KR20160039531A

KR20160039531A - Integrated circuit and method of designing layout of the integrated circuit

Info

Publication number: KR20160039531A
Application number: KR1020150085145A
Authority: KR
Inventors: 서재우; 김하영; 노현정
Original assignee: 삼성전자주식회사
Priority date: 2014-10-01
Filing date: 2015-06-16
Publication date: 2016-04-11
Also published as: TWI690817B; TW201629813A; CN105701268B; KR102397391B1; CN105701268A

Abstract

The present invention relates to a layout design method of an integrated circuit including first and second cells. At least two patterns in the first cell adjacent to a first boundary have different colors from each other. The first cell is designed to ensure that boundary spaces between each of the two patterns and the first boundary are different from one another, and the first and second cells are arranged to be adjacent each other in the first boundary. The purpose of the present invention is to provide an integrated circuit with simplified design.

Description

[0001] DESCRIPTION [0002] INTEGRATED CIRCUIT AND METHOD FOR DESIGNING LAYOUT [0003]

본 발명의 기술적 사상은 집적 회로에 관한 것으로, 더욱 상세하게는, 적어도 하나의 표준 셀을 포함하는 집적 회로 및 상기 집적 회로의 레이아웃 설계 방법에 관한 것이다.Technical aspects of the present invention relate to an integrated circuit, and more particularly, to an integrated circuit including at least one standard cell and a layout design method for the integrated circuit.

반도체 집적 회로의 설계는, 반도체 시스템으로부터 얻고자 하는 동작을 기술하는 칩에 대한 행위(behavior) 모델을, 필요한 구성 요소들 간의 연결을 기술하는 구체적인 구조 모델로 변환하는 작업이다. 이러한 반도체 집적 회로의 설계 과정에서 반도체 집적 회로에 포함되는 셀들에 대한 라이브러리(library)를 생성하고, 생성된 라이브러리를 이용하여 반도체 집적 회로를 구현하는 경우 반도체 집적 회로의 설계 및 구현에 소요되는 시간과 비용을 줄일 수 있는 장점이 있다.The design of a semiconductor integrated circuit is the task of transforming a behavioral model for a chip that describes an operation to be obtained from a semiconductor system into a concrete structural model that describes the connections between the required components. In the process of designing such a semiconductor integrated circuit, when a library of cells included in the semiconductor integrated circuit is generated and a semiconductor integrated circuit is implemented using the generated library, the time required for designing and implementing the semiconductor integrated circuit There is an advantage that the cost can be reduced.

본 발명의 기술적 사상이 해결하려는 과제는 멀티 패터닝 기술을 이용하여 제조되는 집적 회로에 대하여 공간 효율성을 향상시킬 수 있는 집적 회로, 상기 집적 회로의 레이아웃 설계 방법 및 상기 집적 회로에 따른 반도체 장치의 제조 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide an integrated circuit capable of improving space efficiency for an integrated circuit manufactured using a multi-patterning technique, a layout designing method for the integrated circuit, In order to solve the problem.

또한, 본 발명의 다른 기술적 사상이 해결하려는 과제는 멀티 패터닝 기술을 이용하여 제조되는 집적 회로에 대한 설계 용이성을 향상시킬 수 있는 집적 회로, 상기 집적 회로의 레이아웃 설계 방법 및 상기 집적 회로에 따른 반도체 장치의 제조 방법을 제공하는 데에 있다.According to another aspect of the present invention, there is provided an integrated circuit capable of improving the ease of designing an integrated circuit manufactured using a multi-patterning technique, a layout designing method of the integrated circuit, And a method for producing the same.

본 발명의 기술적 사상에 따른 집적 회로의 레이아웃의 설계 방법은, 제1 및 제2 셀들을 포함하는 집적 회로의 레이아웃 설계 방법으로서, 제1 바운더리에 인접한, 상기 제1 셀 내의 적어도 두 개의 패턴들이 서로 다른 컬러들을 가지고, 상기 적어도 두 개의 패턴들의 각각과 상기 제1 바운더리 사이의 바운더리 스페이스들이 서로 다르도록, 상기 제1 셀을 디자인하는 단계; 및 상기 제1 및 제2 셀들이 상기 제1 바운더리에서 서로 인접하도록 상기 제1 및 제2 셀들을 배치하는 단계를 포함한다.A method of designing an integrated circuit layout according to the technical idea of the present invention is a layout design method of an integrated circuit including first and second cells, characterized in that at least two patterns in the first cell, adjacent to a first boundary, Designing the first cell with different colors such that boundary spaces between each of the at least two patterns and the first boundary are different from each other; And disposing the first and second cells such that the first and second cells are adjacent to each other at the first boundary.

본 발명의 다른 기술적 사상에 따른 집적 회로의 레이아웃의 설계 방법은, 제1 및 제2 셀들을 포함하는 집적 회로의 레이아웃 설계 방법으로서, 제1 바운더리에 인접한 제1 구역에서, 동일 컬러로 할당된 패턴들 사이의 최소 간격에 대한 제1 스페이스 조건을 만족하는 제1 컬러리스 패턴들을 포함하는 제1 셀을 디자인하는 단계; 및 상기 제1 및 제2 셀들이 상기 제1 바운더리에서 서로 인접하도록 상기 제1 및 제2 셀들을 배치하는 단계를 포함하고, 상기 제1 구역은 상기 제1 바운더리에 실질적으로 평행하도록 연장된다.A method of designing an integrated circuit layout according to another technical idea of the present invention is a layout design method of an integrated circuit including first and second cells, characterized in that in a first zone adjacent to a first boundary, Designing a first cell comprising first colorless patterns satisfying a first space condition for a minimum spacing between the first colorless patterns; And disposing the first and second cells such that the first and second cells are adjacent to each other at the first boundary, the first zone extending substantially parallel to the first boundary.

본 발명의 다른 기술적 사상에 따른 집적 회로는, 복수의 셀들을 포함하는 집적 회로로서, 상기 복수의 셀들의 각각은, 바운더리에 인접한 복수의 패턴들을 포함하고, 상기 복수의 패턴들은 서로 다른 마스크들에 각각 대응하는 서로 다른 컬러들을 갖고, 상기 복수의 패턴들의 각각과 상기 바운더리 사이의 바운더리 스페이스들은 서로 다르다.An integrated circuit according to another technical aspect of the present invention is an integrated circuit including a plurality of cells, each of the plurality of cells including a plurality of patterns adjacent to a boundary, Each having corresponding different colors, wherein the boundary spaces between each of the plurality of patterns and the boundary are different.

본 발명의 다른 기술적 사상에 따른 표준 셀은, 표준 셀 라이브러리에 저장된 표준 셀로서, 제1 바운더리에 인접한 제1 구역 내에서, 동일 컬러로 할당된 패턴들 사이의 최소 간격에 대한 제1 스페이스 조건을 만족하는 제1 컬러리스 패턴들; 및 상기 제1 바운더리에 대향하는 제2 바운더리에 인접한 제2 구역 내에서, 상기 제1 스페이스 조건을 만족하는 제2 컬러리스 패턴들을 포함한다.A standard cell according to another technical idea of the present invention is a standard cell stored in a standard cell library and has a first space condition for a minimum interval between patterns assigned in the same color in a first zone adjacent to a first boundary Satisfying first colorless patterns; And second colorless patterns that satisfy the first space condition, in a second region adjacent to the second boundary opposite the first boundary.

본 발명의 다른 기술적 사상에 따른 반도체 장치의 제조 방법은, 집적 회로를 정의하는 복수의 셀들 중 적어도 하나의 셀의 제1 바운더리에 인접한, 상기 적어도 하나의 셀 내의 복수의 패턴들 중 적어도 두 개의 패턴들이 서로 다른 컬러들을 가지고, 상기 적어도 두 개의 패턴들의 각각과 상기 제1 바운더리 사이의 바운더리 스페이스들이 서로 다르도록, 상기 복수의 셀들 디자인하는 단계; 디자인된 상기 복수의 셀들을 서로 인접하는 배치함으로써 상기 집적 회로에 대한 레이아웃을 설계하는 단계; 및 상기 서로 다른 컬러들에 각각 대응하는 서로 다른 마스크들을 이용하여 상기 복수의 패턴들에 대한 멀티 패터닝 동작을 수행함으로써, 설계된 상기 레이아웃에 따라 반도체 장치를 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to another technical aspect of the present invention is a method of manufacturing a semiconductor device including at least two patterns among a plurality of patterns in the at least one cell adjacent to a first boundary of at least one of a plurality of cells defining an integrated circuit Designing the plurality of cells such that the first boundary has different colors, and the boundary spaces between each of the at least two patterns and the first boundary are different from each other; Designing a layout for the integrated circuit by arranging the plurality of designed cells adjacent to each other; And forming a semiconductor device according to the designed layout by performing a multi-patterning operation on the plurality of patterns using different masks respectively corresponding to the different colors.

본 발명의 다른 기술적 사상에 따른 반도체 장치의 제조 방법은, 집적 회로를 정의하는 복수의 셀들 중 적어도 하나의 셀이, 제1 바운더리에 인접하고, 동일 컬러로 할당된 패턴들 사이의 최소 간격에 대한 제1 스페이스 조건을 만족하는 제1 컬러리스 패턴들이 배치된 제1 구역을 포함하도록 상기 복수의 셀들을 디자인하는 단계; 상기 제1 바운더리에 인접하고 제1 컬러를 갖는 패턴을 갖는 추가 셀과 상기 적어도 하나의 셀이 상기 제1 바운더리에서 인접하도록, 상기 적어도 하나의 셀과 상기 추가 셀을 배치하는 단계; 상기 제1 컬러리스 패턴들에 제2 컬러를 할당함으로써, 상기 집적 회로에 대한 레이아웃을 설계하는 단계; 및 상기 제1 및 제2 컬러들에 각각 대응하는 제1 및 제2 마스크들을 이용하여 상기 제1 컬러를 갖는 상기 패턴 및 상기 제2 컬러가 할당된 상기 제1 컬러리스 패턴들에 대한 멀티 패터닝 동작을 수행함으로써, 상기 레이아웃에 따른 반도체 장치를 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to another technical idea of the present invention is characterized in that at least one cell of a plurality of cells defining an integrated circuit is provided with a plurality of cells adjacent to a first boundary, Designing the plurality of cells to include a first zone in which first colorless patterns satisfying a first space condition are disposed; Disposing the at least one cell and the additional cell such that the at least one cell is adjacent to the first boundary with an additional cell having a pattern adjacent to the first boundary and having a first color; Designing a layout for the integrated circuit by assigning a second color to the first colorless patterns; And a second pattern generator for generating the pattern having the first color and the pattern for the first colorless patterns assigned to the second color using the first and second masks respectively corresponding to the first and second colors Thereby forming a semiconductor device according to the layout.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 집적 회로의 레이아웃 설계 방법을 나타내는 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 제1 및 제2 스페이스 조건들을 만족하는 패턴들을 포함하는 집적 회로의 일부를 나타낸다.
도 4는 컬러 컨플릭트 문제에 대한 해결 방법의 예들을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 셀의 디자인 방법을 나타내는 흐름도이다.
도 6a는 본 발명의 일 실시예에 대한 비교예에 따라 디자인된 셀을 포함하는 집적 회로의 예를 나타낸다.
도 6b는 본 발명의 일 실시예에 따라 디자인된 셀을 포함하는 집적 회로의 예를 나타낸다.
도 7a 내지 도 7f는 본 발명의 일 실시예에 따라 디자인된 셀을 포함하는 집적 회로의 예들을 나타낸다.
도 7b는 본 발명의 일 실시예에 대한 비교예에 따라 디자인된 셀을 포함하는 집적 회로에 대한 컬러 인버팅 동작의 적용 예를 나타낸다.
도 8은 본 발명의 일 실시예에 따른 셀의 디자인 방법의 일 변형 예를 나타내는 흐름도이다.
도 9는 도 8의 방법에 따라 디자인된 셀의 일 예를 나타낸다.
도 10a는 본 발명의 일 실시예에 대한 비교예에 따른 집적 회로에 컬러 인버팅 동작을 적용한 예를 나타낸다.
도 10b는 본 발명의 일 실시예에 따른 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다.
도 11은 본 발명의 일 실시예에 따른 셀의 디자인 방법의 다른 변형 예를 나타내는 흐름도이다.
도 12는 도 11의 방법에 따라 디자인된 셀의 일 예를 나타낸다.
도 13은 본 발명의 다른 실시예에 따른 집적 회로에 컬러 인버팅 동작을 적용한 예를 나타낸다.
도 14는 본 발명의 다른 실시예에 따른 셀의 디자인 방법을 나타내는 흐름도이다.
도 15는 도 14의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예를 나타낸다.
도 16은 도 14의 방법에 따라 디자인된 셀의 일 예를 나타낸다.
도 17은 도 16에 예시된 셀을 포함하는 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다.
도 18은 도 14의 방법에 따라 디자인된 셀의 다른 예를 나타낸다.
도 19는 도 18에 예시된 셀을 포함하는 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다.
도 20은 본 발명의 다른 실시예에 따른 셀의 디자인 방법을 나타내는 흐름도이다.
도 21은 도 20의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예를 나타낸다.
도 22는 도 20의 방법에 따라 디자인된 셀을 포함하는 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다.
도 23은 본 발명의 다른 실시예에 따른 셀의 디자인 방법을 나타내는 흐름도이다.
도 24는 도 23의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예를 나타낸다.
도 25는 도 23의 방법에 따라 디자인된 셀을 포함하는 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다.
도 26은 본 발명의 실시예들에 따라 디자인된 셀을 포함하는 집적 회로의 레이아웃의 일 예를 나타낸다.
도 27은 본 발명의 다른 실시예에 따른 집적 회로의 설계 방법을 나타내는 흐름도이다.
도 28은 컬러리스 패턴들에 대해 컬러를 할당하는 방법을 나타낸다.
도 29는 네 개의 컬러리스 패턴들에 대해 세 개의 컬러를 할당하는 일 예를 나타낸다.
도 30은 도 27의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예를 나타낸다.
도 31은 본 발명의 다른 실시예에 따른 집적 회로의 설계 방법을 나타내는 흐름도이다.
도 32는 도 31의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예를 나타낸다.
도 33은 본 발명의 실시예들에 따라 디자인된 셀을 포함하는 집적 회로의 레이아웃의 일 예를 나타낸다.
도 34는 본 발명의 실시예들에 따라 디자인된 셀을 포함하는 표준 셀의 일 예를 나타낸다.
도 35는 도 34의 레이아웃을 가지는 반도체 장치의 일 예를 나타내는 사시도이다.
도 36은 도 34의 A-A' 선에 따른 단면도의 일 예이다.
도 37은 도 34의 레이아웃을 가지는 반도체 장치의 다른 예를 나타내는 사시도이다.
도 38는 도 B-B' 선에 따른 단면도의 일 예이다.
도 39는 본 개시의 일 실시예에 따른 저장 매체를 나타내는 블록도이다.
도 40은 본 개시의 일 실시예에 따른 집적 회로를 포함하는 메모리 카드를 나타내는 블록도이다.
도 41은 본 개시의 일 실시예에 따른 집적 회로를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
2 is a flowchart illustrating a layout design method of an integrated circuit according to an embodiment of the present invention.
Figure 3 illustrates a portion of an integrated circuit including patterns that satisfy first and second space conditions in accordance with an embodiment of the present invention.
Figure 4 shows examples of solutions to the color conflict problem.
5 is a flowchart illustrating a method of designing a cell according to an embodiment of the present invention.
6A shows an example of an integrated circuit including a cell designed according to a comparative example of an embodiment of the present invention.
6B shows an example of an integrated circuit including a cell designed according to an embodiment of the invention.
7A-7F illustrate examples of integrated circuits including cells designed in accordance with an embodiment of the invention.
FIG. 7B shows an application of a color inverting operation to an integrated circuit including a cell designed according to a comparative example of an embodiment of the present invention.
Figure 8 is a flow chart illustrating a variation of a method of designing a cell in accordance with an embodiment of the present invention.
Figure 9 shows an example of a cell designed according to the method of Figure 8;
10A shows an example in which a color inverting operation is applied to an integrated circuit according to a comparative example of an embodiment of the present invention.
10B illustrates an example of applying a color inversion operation to an integrated circuit according to an embodiment of the present invention.
11 is a flowchart showing another modification of the method of designing a cell according to an embodiment of the present invention.
Figure 12 shows an example of a cell designed according to the method of Figure 11;
13 shows an example in which a color inverting operation is applied to an integrated circuit according to another embodiment of the present invention.
14 is a flowchart illustrating a method of designing a cell according to another embodiment of the present invention.
15 shows an example of an integrated circuit including a cell designed according to the method of Fig.
Figure 16 shows an example of a cell designed according to the method of Figure 14;
FIG. 17 shows an example of applying a color inversion operation to an integrated circuit including the cell illustrated in FIG.
Fig. 18 shows another example of a cell designed according to the method of Fig.
19 shows an example of applying a color inversion operation to an integrated circuit including the cell illustrated in Fig.
20 is a flowchart showing a method of designing a cell according to another embodiment of the present invention.
21 shows an example of an integrated circuit including a cell designed according to the method of Fig.
FIG. 22 shows an example of applying a color inversion operation to an integrated circuit including cells designed according to the method of FIG.
23 is a flowchart illustrating a method of designing a cell according to another embodiment of the present invention.
24 shows an example of an integrated circuit including a cell designed according to the method of FIG.
25 illustrates an example of applying a color inversion operation to an integrated circuit including a cell designed according to the method of FIG.
26 shows an example of a layout of an integrated circuit including cells designed according to embodiments of the present invention.
27 is a flowchart illustrating a method of designing an integrated circuit according to another embodiment of the present invention.
28 shows a method of assigning colors to colorless patterns.
FIG. 29 shows an example of assigning three colors to four colorless patterns.
Figure 30 shows an example of an integrated circuit including a cell designed according to the method of Figure 27;
31 is a flowchart illustrating a method of designing an integrated circuit according to another embodiment of the present invention.
32 illustrates an example of an integrated circuit including a cell designed according to the method of FIG.
33 illustrates an example of a layout of an integrated circuit including cells designed according to embodiments of the present invention.
Figure 34 illustrates an example of a standard cell including cells designed in accordance with embodiments of the present invention.
35 is a perspective view showing an example of a semiconductor device having the layout of Fig.
36 is an example of a cross-sectional view taken along the line AA 'in FIG.
Fig. 37 is a perspective view showing another example of the semiconductor device having the layout of Fig. 34. Fig.
38 is an example of a cross-sectional view taken along the line BB 'in Fig.
39 is a block diagram illustrating a storage medium according to one embodiment of the present disclosure;
40 is a block diagram illustrating a memory card including an integrated circuit according to one embodiment of the present disclosure;
41 is a block diagram illustrating a computing system including an integrated circuit in accordance with one embodiment of the present disclosure;

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated and described in detail in the drawings. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for similar elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged or reduced from the actual dimensions for the sake of clarity of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. Also, the terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms may be used for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

집적 회로는 복수의 셀들로서 정의될 수 있고, 구체적으로, 복수의 셀들의 특성 정보를 포함하는 셀 라이브러리를 이용하여 설계될 수 있다. 여기서, 셀 라이브러리에는 셀의 명칭, 치수, 게이트 폭, 핀(pin), 딜레이(delay) 특성, 누설 전류, 임계 전압, 기능 등이 정의될 수 있다. 일반적인 셀 라이브러리 세트(set)에는 AND, OR, NOR, 인버터 등과 같은 기본 셀(basic cell), OAI(OR/AND/INVERTER) 및 AOI(AND/OR/INVERTER) 등과 같은 복합 셀(complex cell), 그리고 단순한 마스터-슬레이브 플립플롭(master-slaver flip-flop) 및 래치(latch) 등과 같은 저장 요소(storage element)를 포함할 수 있다.The integrated circuit can be defined as a plurality of cells, and specifically, can be designed using a cell library including characteristic information of a plurality of cells. Here, the cell library may be defined with a cell name, a dimension, a gate width, a pin, a delay characteristic, a leakage current, a threshold voltage, and a function. A typical cell library set includes basic cells such as AND, OR, NOR, and inverters, complex cells such as OAI (OR / AND / INVERTER) and AOI (AND / OR / INVERTER) And may include a storage element such as a simple master-slave flip-flop and a latch.

이하에서 후술되는 본 발명의 실시예들에서, 셀 라이브러리는 표준 셀 라이브러리일 수 있다. 표준 셀 방식은, 여러 기능을 갖는 논리회로 블록(또는 셀)을 미리 준비하고, 이 셀을 임의로 조합시켜 고객이나 이용자의 명세에 맞춘 전용의 대규모 집적 회로(LSI)를 설계하는 방식이다. 셀은 미리 설계와 검증이 행해져서 컴퓨터에 등록되며, 컴퓨터 지원 설계(Computer Aided Design, CAD)를 사용하여 셀을 조합시킨 논리 설계, 배치(placement), 배선(routing)이 행해 진다.In the embodiments of the present invention described below, the cell library may be a standard cell library. In the standard cell method, a logic circuit block (or cell) having various functions is prepared in advance, and these cells are arbitrarily combined to design a dedicated large-scale integrated circuit (LSI) adapted to the specification of a customer or user. Cells are pre-designed and verified and registered on a computer. Logical design, placement, and routing are performed using a combination of cells using a computer aided design (CAD).

구체적으로, 대규모 집적 회로를 설계/제작하는 경우에 어느 규모의 표준화된 논리회로 블록들(또는 셀)이 이미 라이브러리에 보존되어 있으면, 현재의 설계 목적에 맞는 논리회로 블록을 이 중에서 꺼내어, 이것을 칩 상에 복수 개의 셀 열로서 배치하고, 셀과 셀 사이의 배선 공간에 배선 길이가 가장 짧아지는 최적 배선을 하여 전체 회로를 만들어 나갈 수 있다. 라이브러리에 보존되어 있는 셀의 종류가 풍부할수록 설계에 융통성이 생기고, 그만큼 칩의 최적 설계의 가능성도 커진다.Specifically, when a large-scale integrated circuit is designed / manufactured, if standardized logic circuit blocks (or cells) of a certain size are already stored in the library, a logic circuit block suited to the current design purpose is taken out of the library, And the entire circuit can be made by performing the optimum wiring in which the wiring length is the shortest in the wiring space between the cell and the cell. The more kinds of cells stored in the library, the more flexible the design and the more likely the optimum design of the chip.

이와 같이 표준 셀을 이용한 집적 회로는 반주문형 집적 회로의 한 가지로서, 미리 설계되어 표준 셀 라이브러리에 저장된 표준 셀을 사용하고 이들 간의 배선을 최소화하도록 셀들을 배치하여 구현된다. 따라서, 완전 주문형 집적 회로에 비해 개발 비용이 적고 개발 기간을 단축시킬 수 있다.
As such, an integrated circuit using a standard cell is implemented by arranging cells so as to use standard cells stored in a standard cell library and to minimize wiring between them. Therefore, the development cost can be reduced and the development period can be shortened as compared with the fully custom integrated circuit.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 흐름도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 반도체 장치의 제조 방법은 집적 회로의 설계(S10) 및 집적 회로의 제조 공정(S20)으로 구분될 수 있다. 집적 회로의 설계(S10)는 단계 S11 및 S13을 포함하고, 집적 회로에 대한 레이아웃을 디자인하는 단계로서, 집적 회로를 설계하기 위한 툴에서 수행될 수 있다. 이때, 집적 회로를 설계하기 위한 툴은 프로세서에서 수행되는 복수의 명령어들을 포함하는 프로그램일 수 있다. 한편, 집적 회로의 제조 공정(S20)은 디자인된 레이아웃을 기초로 집적 회로에 따른 반도체 장치를 제조하는 단계로서, 반도체 공정 모듈에서 수행될 수 있다.Referring to FIG. 1, the manufacturing method of a semiconductor device according to the present embodiment can be divided into a design S10 of an integrated circuit and a manufacturing process S20 of an integrated circuit. The design S10 of the integrated circuit includes steps S11 and S13 and may be performed in a tool for designing an integrated circuit as a step of designing a layout for the integrated circuit. At this time, the tool for designing the integrated circuit may be a program including a plurality of instructions executed in the processor. On the other hand, the manufacturing process S20 of the integrated circuit can be performed in the semiconductor process module as a step of manufacturing the semiconductor device according to the integrated circuit based on the designed layout.

S11에서, 표준 셀 라이브러리를 제공한다. 여기서, 표준 셀 라이브러리는 복수의 표준 셀들에 대한 정보를 포함할 수 있고, 컴퓨터로 읽을 수 있는 저장매체에 저장될 수 있다. 표준 셀 라이브러리는 표준 셀의 레이아웃 정보 및 타이밍 정보 등을 포함할 수 있다. At S11, a standard cell library is provided. Here, the standard cell library may include information on a plurality of standard cells, and may be stored in a computer-readable storage medium. The standard cell library may include layout information and timing information of a standard cell.

본 실시예에서, 표준 셀 라이브러리를 제공하는 단계는, 표준 셀 라이브러리를 생성하는 단계, 더욱 상세하게는, 표준 셀을 설계하는 단계를 포함할 수 있다. 표준 셀을 설계하는 단계는, 컬러 디컴포지션(color decomposition)을 통해 복수의 마스크들에 각각 대응되는 복수의 컬러들을 이용하여 복수의 패턴들을 디자인할 수 있다.In this embodiment, providing the standard cell library may include creating a standard cell library, and more specifically, designing a standard cell. Designing a standard cell may design a plurality of patterns using a plurality of colors each corresponding to a plurality of masks via a color decomposition.

단계 S13에서, 표준 셀 라이브러리를 사용하여 표준 셀들을 배치 및 배선(place and routing, P&R)함으로써 레이아웃을 설계한다. 구체적으로, 먼저, 집적 회로를 정의하는 입력 데이터를 수신한다. 여기서, 입력 데이터는 집적 회로의 동작(behavior)에 대한 추상적 형태, 예컨대 RTL(Register Transfer Level)에서 정의된 데이터로부터 표준 셀 라이브러리를 이용하여 합성(synthesis)에 의해서 생성된 데이터일 수 있다. 예를 들면, 입력 데이터는 VHDL(VHSIC Hardware Description Language) 및 Verilog와 같은 HDL(Hardware Description Language)로서 정의된 집적 회로가 합성됨으로써 생성된 비트스트림(bitstream) 또는 네트리스트(netlist)일 수 있다.In step S13, the layout is designed by placing and routing (P & R) standard cells using the standard cell library. Specifically, first, input data defining an integrated circuit is received. Here, the input data may be an abstract form of behavior of the integrated circuit, for example, data generated by synthesis using standard cell library from data defined in RTL (Register Transfer Level). For example, the input data may be a bitstream or a netlist generated by synthesizing integrated circuits defined as HDL (Hardware Description Language) such as VHDL (VHSIC Hardware Description Language) and Verilog.

이어서, 표준 셀 라이브러리를 저장하는 저장매체를 액세스하고, 표준 셀 라이브러리에 저장된 복수의 표준 셀들 중 입력 데이터에 따라 선택된 표준 셀들을 배치 및 배선한다. 여기서, 배치 및 배선이란 선택된 표준 셀들을 배치시키고, 배치된 표준 셀들을 연결시키는 작업을 말한다. 배치 및 배선이 완료됨으로써, 집적 회로에 대한 레이아웃이 생성될 수 있다. Then, a storage medium storing a standard cell library is accessed, and standard cells selected and arranged according to input data among a plurality of standard cells stored in the standard cell library are arranged. Here, the placement and wiring refers to the operation of placing the selected standard cells and connecting the arranged standard cells. By completing the layout and wiring, a layout for the integrated circuit can be created.

집적 회로의 설계(S10)는 상술한 단계 S11 및 S13을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 표준 셀 라이브러리의 수정, 레이아웃 검증, 포스트 시뮬레이션 등과 같은 일반적인 집적 회로의 설계 방법에 따른 다양한 단계들을 더 포함할 수 있다.The design S10 of the integrated circuit may include steps S11 and S13 described above. However, the present invention is not limited to this, and may further include various steps according to a general integrated circuit design method such as modification of a standard cell library, layout verification, post simulation, and the like.

단계 S20에서, 레이아웃을 기초로 집적 회로에 따른 반도체 장치를 형성한다. 구체적으로, 먼저, 레이아웃을 기초로 OPC(Optical Proximity Correction)를 수행하여 레이아웃을 변경할 수 있다. 여기서, OPC는 광 근접 효과에 따른 오차를 반영하여 레이아웃을 변경하는 공정을 말한다. 만약 레이아웃을 그대로 이용하여 마스크를 제조하고, 제조된 마스크를 이용하여 포토리소그래피 공정을 수행할 경우, 광 근접 효과에 의해 다른 형태의 패턴을 만들어질 수 있다. 따라서, 광 근접 효과에 따른 오차를 반영하여, 레이아웃을 변경하고, 변경된 레이아웃에 기초하여 마스크를 제작하여 포토리소그래피 공정을 수행함으로써, 레이아웃과 같은 패턴이 형성되도록 할 수 있다.In step S20, a semiconductor device according to the integrated circuit is formed based on the layout. Specifically, first, the layout can be changed by performing OPC (Optical Proximity Correction) based on the layout. Here, OPC refers to a process of changing the layout by reflecting an error due to the optical proximity effect. If a photolithography process is carried out using a mask prepared by using the layout as it is, a different pattern can be formed by the optical proximity effect. Therefore, it is possible to change the layout in accordance with the error due to the optical proximity effect, to produce a mask based on the changed layout, and to perform a photolithography process so as to form a layout-like pattern.

이어서, OPC 수행 결과에 따라 변경된 레이아웃에 따라 마스크를 제조하고, 제조된 마스크를 이용하여 집적 회로를 형성한다. 이때, OPC를 반영한 레이아웃, 예컨대, OPC가 반영된 그래픽 디자인 시스템(Graphic Design System: GDS)을 이용하여 마스크를 제조하고, 제조된 마스크를 이용하여 포토리소그래피 공정을 이용하여 웨이퍼에 집적 회로를 형성할 수 있다. 여기서, 제조된 마스크의 개수는 레이아웃에 포함된 패턴들에 할당된 컬러들의 개수에 대응할 수 있다.
Then, a mask is fabricated in accordance with the modified layout according to the result of the OPC, and an integrated circuit is formed using the fabricated mask. At this time, it is possible to manufacture a mask using a graphic design system (GDS) in which a layout reflecting OPC, for example, OPC is reflected, and an integrated circuit can be formed on the wafer using a photolithography process using the manufactured mask have. Here, the number of produced masks may correspond to the number of colors assigned to the patterns included in the layout.

도 2는 본 발명의 일 실시예에 따른 집적 회로의 레이아웃 설계 방법을 나타내는 흐름도이다. 2 is a flowchart illustrating a layout design method of an integrated circuit according to an embodiment of the present invention.

도 2를 참조하면, 본 실시예에 따른 집적 회로의 레이아웃 설계 방법은 도 1의 단계 S10의 일 예에 대응될 수 있다. 따라서, 도 1을 참조하여 상술된 내용은 본 실시예에도 동일하게 적용될 수 있으며, 중복된 설명은 생략하기로 한다.Referring to FIG. 2, the layout design method of the integrated circuit according to the present embodiment may correspond to an example of step S10 of FIG. Therefore, the above description with reference to FIG. 1 can be applied to this embodiment as well, and a duplicated description will be omitted.

단계 S200에서, 제1 바운더리에 인접한 패턴들이 서로 다른 컬러들 및 서로 다른 바운더리 스페이스들을 가지도록 제1 셀을 디자인한다. 단계 S200은 도 1의 단계 S11의 일 예일 수 있다. 본 실시예에 따르면, 제1 바운더리에 인접한 패턴들 중 적어도 두 개가 서로 다른 컬러들 및 서로 다른 바운더리 스페이스들을 가지도록 제1 셀을 디자인할 수 있다. 따라서, 제1 바운더리에 인접한 패턴들 중 일부는 서로 동일한 컬러들 또는 서로 동일한 바운더리 스페이스들을 가질 수 있다.In step S200, the first cell is designed such that the patterns adjacent to the first boundary have different colors and different boundary spaces. Step S200 may be an example of step S11 in Fig. According to this embodiment, the first cell may be designed such that at least two of the patterns adjacent to the first boundary have different colors and different boundary spaces. Thus, some of the patterns adjacent to the first boundary may have the same colors or the same boundary spaces with each other.

하나의 셀은 네 개의 바운더리 라인들(boundary lines)(이하 "바운더리들"이라고 지칭함)로 이루어진 셀 바운더리(cell boundary)로 한정될 수 있다. 이와 같이, 셀 바운더리는 셀을 한정하는 아웃라인(outline)으로, 배치 및 배선 툴은 셀 바운더리를 이용하여 셀을 인식할 수 있다. 여기서, 제1 바운더리는 네 개의 바운더리들 중 하나일 수 있다. 일 실시예에서, 제1 바운더리는 네 개의 바운더리들 중, 전원 라인들이 배치되지 않은(즉, 전원 라인들과 평행하지 않는) 두 개의 바운더리들 중 하나일 수 있다.One cell may be defined as a cell boundary consisting of four boundary lines (hereinafter referred to as "boundaries"). Thus, the cell boundary is an outline that defines the cell, and the placement and wiring tool can recognize the cell using the cell boundary. Here, the first boundary may be one of the four boundaries. In one embodiment, the first boundary may be one of four boundaries, one of the two boundaries where the power supply lines are not disposed (i.e., not parallel to the power supply lines).

제1 바운더리에 인접한 패턴들은 제1 셀의 일 레이어를 구성하는 복수의 패턴들 중, 제1 바운더리에 대향하는 제2 바운더리보다 제1 바운더리에 상대적으로 인접하게 배치되는 패턴들 또는 피쳐들(features)을 지칭할 수 있다. 일 실시예에서, 제1 바운더리에 인접한 패턴들은 제1 바운더리와 바로 인접하도록(immediately adjacent) 배치될 수 있다. 다시 말해, 제1 바운더리에 인접한 패턴들과 제1 바운더리 사이에는 다른 패턴들이 배치되지 않을 수 있다.The patterns adjacent to the first boundary are patterns or features that are disposed relatively adjacent to the first boundary than the second boundary that opposes the first boundary among the plurality of patterns constituting one layer of the first cell, . &Lt; / RTI > In one embodiment, the patterns adjacent to the first boundary may be immediately adjacent to the first boundary. In other words, no other patterns may be placed between the first boundary and the patterns adjacent to the first boundary.

제1 셀의 일 레이어를 구성하는 복수의 패턴들은 패터닝 레졸루션(patterning resolution)을 고려하여, 복수의 마스크들을 이용하여 형성될 수 있다. 이를 위하여, 셀의 설계 단계에서, 컬러 디컴포지션을 통해 복수의 마스크들에 각각 대응되는 복수의 컬러들을 이용하여 복수의 패턴들을 디자인할 수 있다. 구체적으로, 서로 다른 마스크들을 이용하여 형성되는 패턴들에는 서로 다른 컬러들이 할당될 수 있다. 본 실시예에서, 제1 바운더리에 인접한 패턴들 중 적어도 두 개는 서로 다른 컬러들에 각각 할당할 수 있다.The plurality of patterns constituting one layer of the first cell may be formed using a plurality of masks in consideration of patterning resolution. To this end, in the design stage of the cell, a plurality of patterns can be designed using a plurality of colors each corresponding to a plurality of masks through a color decomposition. In particular, patterns formed using different masks may be assigned different colors. In this embodiment, at least two of the patterns adjacent to the first boundary may be assigned to different colors, respectively.

바운더리 스페이스는 제1 바운더리에 인접한 패턴들과 제1 바운더리 사이의 간격을 지칭할 수 있다. 일 실시예에서, 상기 패턴들의 연장 방향은 제1 바운더리와 실질적으로 평행할 수 있고, 이때, 바운더리 스페이스는 사이드 투 사이드(side-to-side) 간격을 나타낼 수 있다. 다른 실시예에서, 상기 패턴들의 연장 방향은 제1 바운더리와 실질적으로 수직일 수 있고, 이때, 바운더리 스페이스는 사이드 투 팁(side-to-tip) 간격을 나타낼 수 있다. 본 실시예에서, 사이드 투 팁은 사이드 투 사이드보다 크게 설정될 수 있다. 이에 대한 다양한 실시예들에 대해서는 이하에서 도 7a 내지 7f를 참조하여 상술하기로 한다.The boundary space may refer to the distance between the first boundary and the patterns adjacent to the first boundary. In one embodiment, the extending direction of the patterns may be substantially parallel to the first boundary, wherein the boundary space may represent a side-to-side spacing. In another embodiment, the extending direction of the patterns may be substantially perpendicular to the first boundary, wherein the boundary space may represent a side-to-tip spacing. In this embodiment, the side-to-tip can be set larger than the side-to-side. Various embodiments of this will be described in detail below with reference to Figs. 7A to 7F.

단계 S220에서, 제1 및 제2 셀들이 제1 바운더리에서 인접하도록 제1 및 제2 셀들을 배치한다. 구체적으로, 제1 셀을 먼저 배치하고, 배치 방향에 따라, 제1 셀의 제1 바운더리에 인접하게 제2 셀을 배치할 수 있다. 단계 S220은 도 1의 단계 S13의 일 예일 수 있다. 여기서, 제2 셀은 표준 셀 라이브러리에 저장된 임의의 셀일 수 있다.In step S220, the first and second cells are arranged such that the first and second cells are adjacent to each other at the first boundary. Specifically, the first cell may be disposed first, and the second cell may be disposed adjacent to the first boundary of the first cell, depending on the placement direction. Step S220 may be an example of step S13 in Fig. Here, the second cell may be any cell stored in the standard cell library.

일 실시예에서, 제2 셀은 단계 S200에 따라 설계된 셀일 수 있다. 구체적으로, 제2 셀의 일 바운더리에 인접한 패턴들은 다른 컬러들 및 다른 바운더리 스페이스들을 가질 수 있고, 일 바운더리에 대향하는 다른 바운더리에 인접한 패턴들은 동일한 컬러 및 동일한 바운더리 스페이스를 가질 수 있다. 한편, 제2 셀은 다른 바운더리에 인접한 패턴들도 다른 컬러들 및 다른 바운더리 스페이들을 가질 수도 있다. In one embodiment, the second cell may be a cell designed according to step S200. In particular, the patterns adjacent to one boundary of the second cell may have different colors and different boundary spaces, and the patterns adjacent to another boundary opposite the one boundary may have the same color and the same boundary space. On the other hand, the second cell may have other colors and other boundary spaces in patterns adjacent to other boundaries.

다른 실시예에서, 제2 셀은 단계 S200에 따라 설계되지 않은 셀일 수 있다. 구체적으로, 제2 셀의 일 바운더리에 인접한 패턴들은 동일한 컬러 및 동일한 바운더리 스페이스를 가질 수 있고, 일 바운더리에 대향하는 다른 바운더리에 인접한 패턴들도 동일한 컬러 및 동일한 바운더리 스페이스를 가질 수 있다. In another embodiment, the second cell may be a cell not designed according to step S200. Specifically, the patterns adjacent to one boundary of the second cell may have the same color and the same boundary space, and the patterns adjacent to another boundary opposite the one boundary may have the same color and the same boundary space.

일 실시예에서, 제1 및 제2 셀들은 제1 바운더리에서 바로 인접하도록 배치될 수 있으며, 이때, 제1 바운더리는 제2 셀의 일 바운더리와 실질적으로 오버랩될 수 있다. 다른 실시예에서, 제2 셀은 제1 바운더리에 인접하되, 제1 바운더리에서 일정 간격만큼 이격되어 배치될 수 있다 In one embodiment, the first and second cells may be positioned immediately adjacent to the first boundary, wherein the first boundary may substantially overlap one boundary of the second cell. In another embodiment, the second cell may be disposed adjacent to the first boundary, but spaced apart by a certain distance from the first boundary

단계 S240에서, 제1 셀에 포함된 패턴들과 제2 셀에 포함된 패턴들 사이의 간격이, 제1 및 제2 스페이스 조건들을 만족하는지 판단한다. 구체적으로, 제1 셀 내의, 제1 바운더리에 인접한 패턴들과, 제2 셀 내의 제1 바운더리에 인접한 패턴들 사이의 간격이 제1 및 제2 스페이스 조건들을 만족하는지 판단할 수 있다. 판단 결과, 제1 및 제2 스페이스 조건들을 만족하지 않는 경우, 단계 S260이 수행된다. 한편, 제1 및 제2 스페이스 조건들을 만족하는 경우 본 레이아웃 설계 방법은 종료한다. In step S240, it is determined whether the interval between the patterns included in the first cell and the patterns included in the second cell satisfy the first and second space conditions. Specifically, it can be determined whether the spacing between the patterns adjacent to the first boundary in the first cell and the patterns adjacent to the first boundary in the second cell satisfy the first and second space conditions. If it is determined that the first and second space conditions are not satisfied, step S260 is performed. On the other hand, when the first and second space conditions are satisfied, the present layout design method ends.

제1 스페이스는 동일 컬러로 할당된 패턴들 사이의 최소 간격으로, 레이아웃의 설계 단계에서 미리 설정될 수 있다. 제1 스페이스 조건을 만족하는지 판단하는 단계는, 제1 셀 내에 제1 바운더리에 인접한 패턴들과, 제2 셀 내에 제1 바운더리에 인접한 패턴들 중 동일한 컬러로 할당된 패턴들 사이의 간격이 제1 스페이스 이상인지 판단하는 단계일 수 있다. The first space can be preset in the design stage of the layout, with the minimum interval between the patterns assigned in the same color. Wherein the step of determining whether the first space condition is satisfied includes the step of determining whether an interval between the patterns adjacent to the first boundary in the first cell and patterns assigned with the same color among the patterns adjacent to the first boundary in the second cell, It may be a step of judging whether the space is abnormal or not.

제2 스페이스는 서로 다른 컬러들로 할당된 패턴들 사이의 최소 간격으로, 레이아웃의 설계 단계에서 미리 설정될 수 있다. 제2 스페이스 조건을 만족하는지 판단하는 단계는, 제1 셀 내에 제1 바운더리에 인접한 패턴들과, 제2 셀 내에 제1 바운더리에 인접한 패턴들 중 서로 다른 컬러들로 할당된 패턴들 사이의 간격이 제2 스페이스 이상인지 판단하는 단계일 수 있다. 이때, 제2 스페이스는 제1 스페이보다 작다.The second space may be preset in the design stage of the layout, with a minimum interval between patterns assigned with different colors. The step of determining whether the second space condition is satisfied may include determining whether an interval between patterns adjacent to the first boundary in the first cell and patterns assigned to different colors of the patterns adjacent to the first boundary in the second cell is And determining whether the second space is greater than the second space. At this time, the second space is smaller than the first space.

단계 S260에서, 제2 셀 내의 패턴들에 대해 컬러 인버팅(color inverting) 동작을 수행한다. 컬러 인버팅 동작은, 패턴들에 미리 할당된 서로 다른 제1 및 제2 컬러들을 스왑핑하는 동작으로서, 컬러 스왑핑(color swapping) 동작이라고 지칭할 수도 있다. 구체적으로, 제1 및 제2 스페이스 조건들을 만족하기 위하여, 제1 컬러가 할당된 패턴들의 컬러를 제2 컬러로 변경하고, 제2 컬러가 할당된 패턴들의 컬러를 제1 컬러로 변경할 수 있다. 컬러 인버팅 동작에 대한 구체적인 설명은 도 4에 예시된 집적 회로(43)를 참조하여 상술하기로 한다.
In step S260, a color inverting operation is performed on the patterns in the second cell. The color inverting operation may be referred to as a color swapping operation, which is an operation of swapping different first and second colors that are preallocated to the patterns. Specifically, to satisfy the first and second space conditions, the color of the patterns assigned the first color may be changed to the second color, and the color of the patterns assigned the second color may be changed to the first color. A detailed description of the color inverting operation will be given above with reference to the integrated circuit 43 illustrated in Fig.

도 3은 본 발명의 일 실시예에 따른 제1 및 제2 스페이스 조건들을 만족하는 패턴들을 포함하는 집적 회로의 일부를 나타낸다.Figure 3 illustrates a portion of an integrated circuit including patterns that satisfy first and second space conditions in accordance with an embodiment of the present invention.

도 3을 참조하면, 집적 회로(30)는 제1 컬러가 할당된 제1 패턴들(31, 32) 및 제2 컬러가 할당된 제2 패턴(33)을 포함할 수 있다. 이때, 제1 컬러와 제2 컬러는 서로 다른 컬러들일 수 있고, 이에 따라, 제1 패턴들(31, 32)과 제2 패턴(33)은 서로 다른 마스크들을 이용하여 형성될 수 있다. Referring to FIG. 3, the integrated circuit 30 may include first patterns 31 and 32 to which a first color is assigned, and a second pattern 33 to which a second color is assigned. At this time, the first color and the second color may be different colors, and accordingly, the first patterns 31 and 32 and the second pattern 33 may be formed using different masks.

구체적으로, 제1 컬러를 갖는 제1 패턴들(31, 32)은 제1 마스크로 전사(transfer)될 것이고, 제2 컬러를 갖는 제2 패턴(33)은 제2 마스트로 전사될 것이다. 제1 및 제2 마스크들은 광 투과를 허용하는 투명 패턴들 및 광을 차단하는 불투명 패턴들을 갖는 리소그래피 마스크들이다. 제1 및 제2 마스크들은 서로 결합하여 더블 패터닝 마스트 세트를 형성하고, 동일한 레벨의 동일한 타입의 패턴에 대한 포토 레지스트(photo resist)를 노출하는데 이용될 수 있다.Specifically, the first patterns 31 and 32 having the first color will be transferred to the first mask, and the second pattern 33 having the second color will be transferred to the second mast. The first and second masks are lithographic masks having transparent patterns that allow light transmission and opaque patterns to block light. The first and second masks may be coupled to each other to form a set of double patterning masts and may be used to expose a photoresist for the same level of the same type of pattern.

제1 컬러가 할당된 두 개의 제1 패턴들(31, 32) 사이의 간격은 제1 스페이스(S1) 이상일 수 있고, 다시 말해, 제1 패턴들(31, 32)은 제1 스페이스 조건을 만족할 수 있다. 도 2를 참조하여 상술한 바와 같이, 제1 스페이스는 동일 컬러로 할당된 패턴들 사이의 최소 간격이다. 예를 들어, 제1 스페이스(S1)는 100일 수 있고, 이하에서는, 제1 스페이스(S1)가 100인 경우에 대해 상술하기로 한다. The interval between the two first patterns 31 and 32 to which the first color is assigned may be equal to or larger than the first space S1, in other words, the first patterns 31 and 32 may satisfy the first space condition . As described above with reference to Fig. 2, the first space is the minimum interval between patterns assigned in the same color. For example, the first space S1 may be 100, and the case where the first space S1 is 100 will be described in detail below.

또한, 제1 컬러가 할당된 제1 패턴(31)과 제2 컬러가 할당된 제2 패턴(33) 사이의 간격은 제2 스페이스(S2) 이상일 수 있고, 다시 말해, 제1 패턴(31)과 제2 패턴(33)은 제2 스페이스 조건을 만족할 수 있다. 나아가, 제1 컬러가 할당된 제1 패턴(32)과 제2 컬러가 할당된 제2 패턴(33) 사이의 간격은 제2 스페이스(S2) 이상일 수 있고, 다시 말해, 제1 패턴(32)과 제2 패턴(33)은 제2 스페이스 조건을 만족할 수 있다. 도 2를 참조하여 상술한 바와 같이, 제2 스페이스는 서로 다른 컬러들로 할당된 패턴들 사이의 최소 간격이다. 예를 들어, 제2 스페이스(S2)는 50일 수 있고, 이하에서는, 제2 스페이스(S2)가 50인 경우에 대해 상술하기로 한다. The interval between the first pattern 31 to which the first color is assigned and the second pattern 33 to which the second color is assigned may be equal to or greater than the second space S2, And the second pattern 33 can satisfy the second space condition. Further, the interval between the first pattern 32 to which the first color is assigned and the second pattern 33 to which the second color is allocated may be equal to or greater than the second space S2, And the second pattern 33 can satisfy the second space condition. As described above with reference to Fig. 2, the second space is the minimum interval between patterns assigned with different colors. For example, the second space S2 may be 50, and the case where the second space S2 is 50 will be described in detail below.

일 실시예에서, 제1 패턴들(31, 32) 및 제2 패턴(33)은 하나의 셀 내에 포함될 수 있다. 다른 실시예에서, 제1 패턴(31)은 제1 셀 내에 포함되고, 제1 패턴(32) 및 제2 패턴(33)은 제2 셀 내에 포함될 수 있다. 이와 같이, 집적 회로(30)에서는, 동일 셀에 대해서도, 그리고, 인접한 셀들에 대해서도 제1 및 제2 스페이스 조건들을 만족하도록 제1 및 제2 패턴들(31, 32, 33)을 배치해야 한다.
In one embodiment, the first patterns 31 and 32 and the second pattern 33 may be included in one cell. In another embodiment, the first pattern 31 may be included in the first cell, and the first pattern 32 and the second pattern 33 may be included in the second cell. As described above, in the integrated circuit 30, the first and second patterns 31, 32, and 33 must be disposed so as to satisfy the first and second space conditions for the same cell and for adjacent cells.

도 4는 컬러 컨플릭트 문제에 대한 해결 방법의 예들을 나타낸다.Figure 4 shows examples of solutions to the color conflict problem.

도 4를 참조하면, 집적 회로(41)는 인접하게 배치된 제1 내지 제3 표준 셀들(SC1, SC2, SC3)을 포함할 수 있다. 제1 표준 셀(SC1)은 제1 컬러를 갖는 제1 패턴(411) 및 제2 컬러를 갖는 제2 패턴(412)을 포함하고, 제2 표준 셀(SC2)는 제1 컬러를 갖는 제1 패턴(413) 및 제2 컬러를 갖는 제2 패턴(414)을 포함하며, 제3 표준 셀(SC3)은 제2 컬러를 갖는 제2 패턴(415) 및 제1 컬러를 갖는 제1 패턴(416)을 포함할 수 있다. Referring to FIG. 4, the integrated circuit 41 may include first through third standard cells SC1, SC2, and SC3 arranged adjacent to each other. The first standard cell SC1 includes a first pattern 411 having a first color and a second pattern 412 having a second color and the second standard cell SC2 includes a first pattern 411 having a first color and a second pattern 412 having a second color, Pattern 413 and a second pattern 414 having a second color and the third standard cell SC3 includes a second pattern 415 having a second color and a first pattern 416 having a first color ).

제1 및 제2 표준 셀들(SC1, SC2)은 제1 바운더리(BD1)에서 인접할 수 있다. 제1 바운더리(BD1)에 인접한 제1 표준 셀(SC1) 내의 제2 패턴(412)과 제1 바운더리(BD1)에 인접한 제2 표준 셀(SC2) 내의 제1 패턴(413)은 서로 다른 컬러들을 가진다. 따라서, 제2 패턴(412)과 제1 패턴(413)이 제2 스페이스 조건을 만족하는지 판단할 수 있다. 예를 들어, 제2 패턴(412)과 제1 패턴(413) 사이의 간격(D0)이 50 이상인지 판단할 수 있다. The first and second standard cells SC1 and SC2 may be adjacent to each other at the first boundary BD1. The second pattern 412 in the first standard cell SC1 adjacent to the first boundary BD1 and the first pattern 413 in the second standard cell SC2 adjacent to the first boundary BD1 have different colors I have. Therefore, it is possible to determine whether the second pattern 412 and the first pattern 413 satisfy the second space condition. For example, it can be determined whether the distance D0 between the second pattern 412 and the first pattern 413 is 50 or more.

제2 및 제3 표준 셀들(SC2, SC3)은 제2 바운더리(BD2)에서 인접할 수 있다. 제2 바운더리(BD2)에 인접한 제2 표준 셀(SC2) 내의 제2 패턴(414)과 제2 바운더리(BD2)에 인접한 제3 표준 셀(SC3) 내의 제2 패턴(415)은 서로 동일한 컬러를 가진다. 따라서, 제2 패턴(414)과 제2 패턴(415)이 제1 스페이스 조건을 만족하는지 판단할 수 있다. 예를 들어, 제2 패턴(414)과 제2 패턴(415) 사이의 간격(D1)이 100 이상인지 판단할 수 있다.The second and third standard cells SC2 and SC3 may be adjacent at the second boundary BD2. The second pattern 414 in the second standard cell SC2 adjacent to the second boundary BD2 and the second pattern 415 in the third standard cell SC3 adjacent to the second boundary BD2 have the same color I have. Therefore, it is possible to determine whether the second pattern 414 and the second pattern 415 satisfy the first space condition. For example, it can be determined whether the interval D1 between the second pattern 414 and the second pattern 415 is 100 or more.

본 예에서, 제2 패턴(414)과 제2 패턴(415) 사이의 간격(D1)은 제1 스페이스(S1)보다 작을 수 있고, 이에 따라, 제1 스페이스 조건을 만족하지 않을 수 있다. 이와 같이, 동일 컬러가 할당된 두 패턴들 사이의 간격이 제1 스페이스 조건을 만족하지 않는 경우, 두 패턴들 사이에서 컬러 바이올레이션(color violoation)이 발생하게 된다. 이처럼 집적 회로를 정의하는 표준 셀들의 배치 및 배선 단계에서 동일 컬러 바이올레이션에 의해 컬러 컨플릭트(color conflict) 문제가 발생할 수 있다.In this example, the interval D1 between the second pattern 414 and the second pattern 415 may be smaller than the first space S1, and thus the first space condition may not be satisfied. Thus, if the interval between two patterns assigned the same color does not satisfy the first space condition, a color violation occurs between the two patterns. Such a color conflict may occur due to the same color violation in the placement and wiring of standard cells that define the integrated circuit.

집적 회로(42)에서, 컬러 컨플릭트 문제를 해결하기 위하여, 제3 표준 셀(SC3)을 제2 표준 셀(SC2)로부터 일정 간격(d) 이격되도록 배치할 수 있다. 이에 따라, 제2 패턴(414)과 제2 패턴(415) 사이의 간격(D1')은 제1 스페이스(S1) 이상이 될 수 있고, 이에 따라, 제1 스페이스 조건을 만족할 수 있다. 이러한 셀 스페이싱(cell spacing) 방법에 따르면, 집적 회로(42)의 면적이 증가할 수 있다.In the integrated circuit 42, the third standard cell SC3 may be spaced apart from the second standard cell SC2 by a predetermined distance d in order to solve the color conflict problem. Accordingly, the distance D1 'between the second pattern 414 and the second pattern 415 can be equal to or larger than the first space S1, and thus the first space condition can be satisfied. According to this cell spacing method, the area of the integrated circuit 42 can be increased.

집적 회로(43)에서, 컬러 컨플릭트 문제를 해결하기 위하여, 제3 표준 셀(SC3) 내의 제1 및 제2 패턴들(415, 416)에 대해 컬러 인버팅 동작을 수행할 수 있다. 컬러 인버팅 동작의 수행 결과, 제2 패턴(415')은 제1 컬러를 가질 수 있고, 제1 패턴(416')은 제2 컬러를 가질 수 있다. 이에 따라, 제2 패턴(414)과 제2 패턴(415')은 서로 다른 컬러를 가지므로, 제2 스페이스 조건을 만족하면 된다. 본 예에서, 제2 패턴(414)과 제2 패턴(415') 사이의 간격(D1)은 제2 스페이스(S2) 이상일 수 있고, 이에 따라, 제2 스페이스 조건을 만족할 수 있다.
In the integrated circuit 43, color inversion operations may be performed on the first and second patterns 415 and 416 in the third standard cell SC3 to solve the color conflict problem. As a result of performing the color inverting operation, the second pattern 415 'may have a first color and the first pattern 416' may have a second color. Accordingly, since the second pattern 414 and the second pattern 415 'have different colors, the second space condition may be satisfied. In this example, the distance D1 between the second pattern 414 and the second pattern 415 'may be equal to or larger than the second space S2, and thus the second space condition can be satisfied.

도 5는 본 발명의 일 실시예에 따른 셀의 디자인 방법(S200A)을 나타내는 흐름도이다.5 is a flowchart illustrating a method of designing a cell (S200A) according to an embodiment of the present invention.

도 5를 참조하면, 본 실시예에 따른 셀의 디자인 방법은 도 2의 단계 S200의 일 예에 대응될 수 있다. 따라서, 도 2를 참조하여 상술된 내용은 본 실시예에도 동일하게 적용될 수 있으며, 중복된 설명은 생략하기로 한다. Referring to FIG. 5, the method of designing a cell according to this embodiment may correspond to an example of step S200 of FIG. Therefore, the above description with reference to FIG. 2 can be similarly applied to this embodiment, and a duplicate description will be omitted.

단계 S500에서, 제1 및 제2 컬러들을 제1 및 제2 패턴들에 각각 할당한다. 제1 및 제2 컬러들은 서로 다를 수 있고, 제1 및 제2 마스크들에 각각 대응할 수 있다. 제1 및 제2 패턴들은 동일 레이어에 포함된 서로 다른 패턴들일 수 있다. 이하에서는, 제1 컬러가 할당된 패턴을 제1 패턴으로, 제2 컬러가 할당된 패턴을 제2 패턴으로 지칭하기로 한다.In step S500, the first and second colors are assigned to the first and second patterns, respectively. The first and second colors may be different from one another and may correspond to the first and second masks, respectively. The first and second patterns may be different patterns included in the same layer. Hereinafter, the pattern assigned the first color will be referred to as the first pattern, and the pattern assigned the second color will be referred to as the second pattern.

본 실시예에서, 두 개의 컬러들, 즉, 제1 및 제2 컬러들을 이용하여 컬러 디컴포지션을 수행하므로, 제1 및 제2 패턴들은 두 장의 마스크들을 이용하여 형성될 수 있다. 따라서, 본 실시예에 따른 제1 및 제2 패턴들은 DPT(Double Patterning Technology)를 이용하여 형성할 수 있다.In this embodiment, since the color decomposition is performed using the two colors, i.e., the first and second colors, the first and second patterns can be formed using two masks. Therefore, the first and second patterns according to the present embodiment can be formed using DPT (Double Patterning Technology).

단계 S520에서, 제1 스페이스를 기초로 제1 바운더리 스페이스를 결정한다. 제1 스페이스는 동일 컬러로 할당된 패턴들 사이의 최소 간격이다. 제1 바운더리 스페이스는 제1 바운더리에 인접한 제1 패턴과 제1 바운더리 사이의 간격이다.In step S520, the first boundary space is determined based on the first space. The first space is the minimum interval between patterns assigned in the same color. The first boundary space is the distance between the first boundary and the first pattern adjacent to the first boundary.

단계 S540에서, 제2 스페이스를 기초로 제2 바운더리 스페이스를 제1 바운더리 스페이스와 다르게 결정한다. 제2 스페이스는 서로 다른 컬러들로 할당된 패턴들 사이의 최소 간격이다. 제2 바운더리 스페이스는 제1 바운더리에 인접한 제2 패턴과 제1 바운더리 사이의 간격이다. 본 실시예에서, 제2 바운더리 스페이스는 제1 바운더리 스페이스보다 작게 결정될 수 있다.In step S540, based on the second space, the second boundary space is determined differently from the first boundary space. The second space is the minimum spacing between patterns assigned with different colors. The second boundary space is the distance between the first boundary and the second pattern adjacent to the first boundary. In this embodiment, the second boundary space may be determined to be smaller than the first boundary space.

셀의 디자인 단계에서는 인접하게 배치될 셀을 예측할 수 없다. 본 실시예에 따르면, 제1 바운더리에서 인접하게 배치된 두 셀들에서, 제1 바운더리의 양 옆에 위치한 패턴들이 제1 및 제2 스페이스 조건들을 만족하도록, 제1 및 제2 바운더리 스페이스들을 결정할 수 있다. 이러한 제1 및 제2 바운더리 스페이스들은 바운더리 룰(boundary rule)이라고 지칭할 수 있다.
In the design stage of a cell, a cell to be placed adjacent can not be predicted. According to the present embodiment, in the two cells arranged adjacent to each other at the first boundary, the first and second boundary spaces can be determined such that the patterns located on both sides of the first boundary satisfy the first and second space conditions . These first and second boundary spaces may be referred to as boundary rules.

도 6a는 본 발명의 일 실시예에 대한 비교예에 따라 디자인된 셀을 포함하는 집적 회로의 예(61)를 나타낸다.6A shows an example of an integrated circuit 61 including a cell designed according to a comparative example of an embodiment of the present invention.

도 6a를 참조하면, 집적 회로(61)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(601, 602)을 포함할 수 있다. 제1 표준 셀(601)은 제1 컬러가 할당된 제1 패턴들(601a, 601b)을 포함하고, 제1 패턴(601a)과 제1 바운더리(BD1) 사이의 간격(bf)은 제1 패턴(601b)과 제1 바운더리(BD1) 사이의 간격(bf)과 동일할 수 있다. 예를 들어, 상기 간격(bf)은 25일 수 있다. 제2 표준 셀(602)은 제1 컬러가 할당된 제1 패턴(602a) 및 제2 컬러가 할당된 제2 패턴(602b)을 포함하고, 제1 패턴(602a)과 제1 바운더리(BD1) 사이의 간격(bs)은 제2 패턴(602b)과 제1 바운더리(BD1) 사이의 간격(bs)은 서로 동일하다. 예를 들어, 상기 간격(bs)은 75일 수 있다. Referring to FIG. 6A, the integrated circuit 61 may include first and second standard cells 601 and 602 arranged adjacent to each other at a first boundary BD1. The first standard cell 601 includes first patterns 601a and 601b to which a first color is assigned and an interval bf between the first pattern 601a and the first boundary BD1 corresponds to a first pattern 601a, (Bf) between the first boundary (BD1) and the first boundary (BD1). For example, the interval bf may be 25. The second standard cell 602 includes a first pattern 602a assigned a first color and a second pattern 602b assigned a second color and the first pattern 602a and the first boundary BD1, The interval bs between the second pattern 602b and the first boundary BD1 are equal to each other. For example, the interval bs may be 75.

제1 바운더리(BD1)의 양 옆에 배치된 제1 패턴(601a)과 제1 패턴(602a)은 동일 컬러를 가지므로, 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제1 패턴(601a)과 제1 패턴(602a) 사이의 간격은 100일 수 있는바, 제1 스페이스 조건을 만족한다. 한편, 제1 바운더리(BD1)의 양 옆에 배치된 제1 패턴(601b)과 제2 패턴(602b)은 다른 컬러를 가지므로, 제2 스페이스 조건을 만족해야 한다. 본 예에서, 제1 패턴(601b)과 제2 패턴(602b) 사이의 간격은 100일 수 있는바, 제2 스페이스 조건을 만족한다. 그러나, 제1 패턴(601b)과 제2 패턴(602b) 사이의 간격인 100은 제2 스페이스(S2)인 50보다 훨씬 크므로, 공간 효율성이 떨어질 수 있다.Since the first pattern 601a and the first pattern 602a disposed on both sides of the first boundary BD1 have the same color, the first space condition must be satisfied. In this example, the interval between the first pattern 601a and the first pattern 602a may be 100, and the first space condition is satisfied. Meanwhile, since the first pattern 601b and the second pattern 602b disposed on both sides of the first boundary BD1 have different colors, the second space condition must be satisfied. In this example, the interval between the first pattern 601b and the second pattern 602b may be 100, and the second space condition is satisfied. However, since the space 100 between the first pattern 601b and the second pattern 602b is much larger than 50, which is the second space S2, space efficiency may be lowered.

도 6b는 본 발명의 일 실시예에 따라 디자인된 셀을 포함하는 집적 회로의 예(62)를 나타낸다.6B shows an example of an integrated circuit 62 including a cell designed in accordance with an embodiment of the present invention.

도 6b를 참조하면, 집적 회로(62)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(611, 612)을 포함할 수 있다. 제1 표준 셀(611)은 제1 컬러가 할당된 제1 패턴들(611a, 611b)을 포함하고, 제1 패턴(611a)과 제1 바운더리(BD1) 사이의 간격(Bf)은 제1 패턴(611b)과 제1 바운더리(BD1) 사이의 간격(Bf)과 동일할 수 있다. 예를 들어, 상기 간격(Bf)는 25일 수 있다. 제2 표준 셀(612)은 제1 컬러가 할당된 제1 패턴(612a) 및 제2 컬러가 할당된 제2 패턴(612b)을 포함하고, 제1 패턴(612a)과 제1 바운더리(BD1) 사이의 간격인 제1 바운더리 스페이스(B1)는, 제2 패턴(612b)과 제1 바운더리(BD1) 사이의 간격인 제2 바운더리 스페이스(B2)와 서로 다르다. Referring to FIG. 6B, the integrated circuit 62 may include first and second standard cells 611, 612 disposed adjacent at a first boundary BD1. The first standard cell 611 includes first patterns 611a and 611b assigned a first color and an interval Bf between the first pattern 611a and the first boundary BD1 is a first pattern (Bf) between the second boundary 611b and the first boundary BD1. For example, the interval Bf may be 25. The second standard cell 612 includes a first pattern 612a assigned a first color and a second pattern 612b assigned a second color and the first pattern 612a and the first boundary BD1, The first boundary space B1 which is an interval between the second boundary 612b and the first boundary BD1 is different from the second boundary space B2 which is the interval between the second pattern 612b and the first boundary BD1.

본 실시예에 따르면, 제2 바운더리 스페이스(B2)는 제1 바운더리 스페이스(B1)보다 작게 결정될 수 있다. 예를 들어, 제1 바운더리 스페이스(B1)는 75이고, 제1 바운더리 스페이스(B2)는 25일 수 있다. 따라서, 제1 바운더리(BD1)의 양 옆에 배치된, 서로 다른 컬러를 가지는 제1 패턴(611b)과 제2 패턴(612b) 사이의 간격은 50일 수 있는바, 제2 스페이스 조건을 만족할 뿐 아니라, 공간 효율성이 향상될 수 있다.According to the present embodiment, the second boundary space B2 can be determined to be smaller than the first boundary space B1. For example, the first boundary space B1 may be 75, and the first boundary space B2 may be 25. Therefore, the interval between the first pattern 611b and the second pattern 612b, which are disposed on both sides of the first boundary BD1 and have different colors, can be 50, and only the second space condition is satisfied However, space efficiency can be improved.

한편, 집적 회로(62)에 포함된 제2 표준 셀(612)에서 제1 바운더리(BD1)에 대향하는 제2 바운더리(BD2)와 제2 패턴(612b) 사이의 간격(RS')은, 집적 회로(61)에 포함된 제2 표준 셀(602)에서 제1 바운더리(BD1)에 대향하는 제2 바운더리(BD2)와 제2 패턴(602b) 사이의 간격(RS)보다 클 수 있다. 따라서, 일 실시예에서, 제2 표준 셀(612) 내에 상기 간격(RS')에 다른 패턴들을 더 배치할 수 있다. 다른 실시예에서, 제2 표준 셀(612)의 가로 방향의 사이즈를 감소시킬 수 있다. 이와 같이, 본 실시예에 따르면, 상기 간격(RS')의 증가에 따라 면적(area) 최적화가 가능하다.
On the other hand, the interval RS 'between the second boundary BD2 and the second pattern 612b facing the first boundary BD1 in the second standard cell 612 included in the integrated circuit 62, (RS) between the second boundary (BD2) and the second pattern (602b) facing the first boundary (BD1) in the second standard cell (602) included in the circuit (61). Thus, in one embodiment, other patterns may be further placed in the second standard cell 612 in the interval RS '. In another embodiment, the lateral size of the second standard cell 612 may be reduced. As described above, according to the present embodiment, the area can be optimized according to the increase of the interval RS '.

도 7a 내지 도 7f는 본 발명의 일 실시예에 따라 디자인된 셀을 포함하는 집적 회로의 예들을 나타낸다.7A-7F illustrate examples of integrated circuits including cells designed in accordance with an embodiment of the invention.

도 7a를 참조하면, 집적 회로(71)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(711, 712)을 포함할 수 있다. 제1 표준 셀(711)은 제1 컬러가 할당된 제1 패턴(711a) 및 제2 컬러가 할당된 제2 패턴(711b)을 포함하고, 제2 표준 셀(712)은 제1 컬러가 할당된 제1 패턴(712a)을 포함한다. Referring to FIG. 7A, the integrated circuit 71 may include first and second standard cells 711, 712 disposed adjacent at a first boundary BD1. The first standard cell 711 includes a first pattern 711a assigned a first color and a second pattern 711b assigned a second color and the second standard cell 712 includes a first color assigned And a first pattern 712a.

제1 표준 셀(711) 내의 제1 및 제2 패턴들(711a, 711b)의 연장 방향은 제1 바운더리(BD1)에 실질적으로 평행할 수 있다. 이때, 제1 및 제2 패턴들(711a, 711b)을 수직 패턴들이라고 지칭할 수 있다. 본 실시예에서, 제1 패턴(711a)과 제1 바운더리(BD1) 사이의 간격인 제1 바운더리 스페이스(B1)는, 제2 패턴(711b)과 제1 바운더리(BD1) 사이의 간격인 제2 바운더리 스페이스(B2)와 서로 다르다. 본 실시예에서, 제1 바운더리 스페이스(B1)는 제2 바운더리 스페이스(B2)보다 클 수 있다.The extending direction of the first and second patterns 711a and 711b in the first standard cell 711 may be substantially parallel to the first boundary BD1. At this time, the first and second patterns 711a and 711b may be referred to as vertical patterns. In this embodiment, the first boundary space B1, which is the interval between the first pattern 711a and the first boundary BD1, is the distance between the second pattern 711b and the first boundary BD1, which is the interval between the second pattern 711b and the first boundary BD1, Is different from the boundary space (B2). In this embodiment, the first boundary space B1 may be larger than the second boundary space B2.

제1 바운더리(BD1)의 양 옆에 배치된 제1 패턴들(711a, 712a)은 제1 컬러가 할당되었으므로, 제1 스페이스 조건을 만족해야 한다. 이때, 제1 패턴들(711a, 712a) 사이의 간격, 즉, 제1 패턴(712a)과 제1 바운더리(BD1) 사이의 간격(Bf)과 제1 바운더리 스페이스(B1)의 합은 사이드-투-사이드 간격으로서, 제1 스페이스(S1) 이상일 수 있다. Since the first patterns 711a and 712a disposed on both sides of the first boundary BD1 are assigned the first color, the first space condition must be satisfied. At this time, the distance between the first patterns 711a and 712a, that is, the distance Bf between the first pattern 712a and the first boundary BD1 and the sum of the first boundary space B1, -Side spacing, which may be more than the first space S1.

한편, 제1 바운더리(BD1)의 양 옆에 배치된 제1 패턴(712a) 및 제2 패턴(711b)은 제1 및 제2 컬러들이 각각 할당되었으므로, 제2 스페이스 조건을 만족해야 한다. 이때, 제1 패턴들(712a, 711b) 사이의 간격, 즉, 제1 패턴(712a)과 제1 바운더리(BD1) 사이의 간격(Bf)과 제2 바운더리 스페이스(B2)의 합은 사이드-투-사이드 간격으로서, 제2 스페이스(S2) 이상일 수 있다. On the other hand, the first pattern 712a and the second pattern 711b disposed on both sides of the first boundary BD1 must satisfy the second space condition since the first and second colors are respectively allocated. At this time, the distance between the first patterns 712a and 711b, that is, the distance Bf between the first pattern 712a and the first boundary BD1 and the sum of the second boundary space B2, -Side spacing, which may be more than the second space S2.

도 7b를 참조하면, 집적 회로(72)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(721, 712)을 포함할 수 있다. 제1 표준 셀(721)은 제1 컬러가 할당된 제1 패턴(721a) 및 제2 컬러가 할당된 제2 패턴(711b)을 포함하고, 제2 표준 셀(712)은 제1 컬러가 할당된 제1 패턴(712a)을 포함한다. 본 실시예에 따른 집적 회로(72)는, 도 7a의 집적 회로(71)와 비교하면, 제1 표준 셀(721) 내의 제1 패턴(721a)이 다르고, 다른 구성은 실질적으로 동일할 수 있다. Referring to FIG. 7B, the integrated circuit 72 may include first and second standard cells 721, 712 disposed adjacent at a first boundary BD1. The first standard cell 721 includes a first pattern 721a assigned a first color and a second pattern 711b assigned a second color and the second standard cell 712 includes a first color assigned And a first pattern 712a. The integrated circuit 72 according to this embodiment may be different from the integrated circuit 71 of FIG. 7A in that the first pattern 721a in the first standard cell 721 is different and the other configurations are substantially the same .

제1 표준 셀(721) 내의 제1 패턴(721a)의 연장 방향은 제1 바운더리(BD1)에 실질적으로 수직할 수 있고, 제2 패턴(711b)의 연장 방향은 제1 바운더리(BD1)에 실질적으로 평행할 수 있다. 이때, 제1 패턴(721a)을 수평 패턴이라고 지칭하고, 제2 패턴(711b)을 수직 패턴이라고 지칭할 수 있다. 본 실시예에서, 제1 바운더리 스페이스(B1')는 도 7a에 예시된 제1 바운더리 스페이스(B1)보다 클 수 있다.The extending direction of the first pattern 721a in the first standard cell 721 may be substantially perpendicular to the first boundary BD1 and the extending direction of the second pattern 711b may be substantially perpendicular to the first boundary BD1, . At this time, the first pattern 721a may be referred to as a horizontal pattern, and the second pattern 711b may be referred to as a vertical pattern. In this embodiment, the first boundary space B1 'may be larger than the first boundary space B1 illustrated in FIG. 7A.

제1 바운더리(BD1)의 양 옆에 배치된 제1 패턴들(721a, 712a)은 제1 컬러가 할당되었으므로, 제1 스페이스 조건을 만족해야 한다. 이때, 제1 패턴들(721a, 712a) 사이의 간격, 즉, 제1 패턴(712a)과 제1 바운더리(BD1) 사이의 간격(Bf)과 제1 바운더리 스페이스(B1')의 합은 사이드-투-팁 간격으로서, 제1 스페이스(S1') 이상일 수 있다. 이때, 제1 스페이스(S1')는 도 7a의 제1 스페이스(S1)보다 클 수 있다.Since the first patterns 721a and 712a disposed on both sides of the first boundary BD1 are assigned the first color, the first space condition must be satisfied. At this time, the distance between the first patterns 721a and 712a, that is, the sum of the distance Bf between the first pattern 712a and the first boundary BD1 and the sum of the first boundary space B1 ' Tip-to-tip spacing, which may be greater than or equal to the first space S1 '. At this time, the first space S1 'may be larger than the first space S1 of FIG. 7A.

도 7c를 참조하면, 집적 회로(73)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(731, 712)을 포함할 수 있다. 제1 표준 셀(731)은 제1 컬러가 할당된 제1 패턴(711a) 및 제2 컬러가 할당된 제2 패턴(731b)을 포함하고, 제2 표준 셀(712)은 제1 컬러가 할당된 제1 패턴(712a)을 포함한다. 본 실시예에 따른 집적 회로(73)는, 도 7a의 집적 회로(71)와 비교하면, 제1 표준 셀(721) 내의 제2 패턴(731b)이 다르고, 다른 구성은 실질적으로 동일할 수 있다. Referring to FIG. 7C, the integrated circuit 73 may include first and second standard cells 731 and 712 arranged adjacent to each other at the first boundary BD1. The first standard cell 731 includes a first pattern 711a assigned a first color and a second pattern 731b assigned a second color and the second standard cell 712 includes a first color assigned And a first pattern 712a. The integrated circuit 73 according to the present embodiment may be different from the integrated circuit 71 of FIG. 7A in that the second pattern 731b in the first standard cell 721 is different and the other structures may be substantially the same .

제1 표준 셀(731) 내의 제1 패턴(711a)의 연장 방향은 제1 바운더리(BD1)에 실질적으로 평행할 수 있고, 제2 패턴(731b)의 연장 방향은 제1 바운더리(BD1)에 실질적으로 수직할 수 있다. 본 실시예에서, 제2 바운더리 스페이스(B2')는 도 7a에 예시된 제2 바운더리 스페이스(B2)보다 클 수 있다.The extending direction of the first pattern 711a in the first standard cell 731 may be substantially parallel to the first boundary BD1 and the extending direction of the second pattern 731b may be substantially parallel to the first boundary BD1, . &Lt; / RTI > In this embodiment, the second boundary space B2 'may be larger than the second boundary space B2 illustrated in FIG. 7A.

제1 바운더리(BD1)의 양 옆에 배치된 제1 및 제2 패턴들(712a, 731b)은 제1 및 제2 컬러들이 각각 할당되었으므로, 제2 스페이스 조건을 만족해야 한다. 이때, 제1 및 제2 패턴들(712a, 731b) 사이의 간격, 즉, 제1 패턴(712a)과 제1 바운더리(BD1) 사이의 간격(Bf)과 제2 바운더리 스페이스(B2')의 합은 사이드-투-팁 간격으로서, 제2 스페이스(S2') 이상일 수 있다. 이때, 제2 스페이스(S2')는 도 7a의 제2 스페이스(S2)보다 클 수 있다.The first and second patterns 712a and 731b disposed on both sides of the first boundary BD1 must satisfy the second space condition since the first and second colors are respectively allocated. At this time, the distance between the first and second patterns 712a and 731b, that is, the distance Bf between the first pattern 712a and the first boundary BD1 and the sum of the second boundary space B2 ' May be more than the second space S2 ', as a side-to-tip spacing. At this time, the second space S2 'may be larger than the second space S2 of FIG. 7A.

도 7d를 참조하면, 집적 회로(74)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(741, 712)을 포함할 수 있다. 제1 표준 셀(741)은 제1 컬러가 할당된 제1 패턴(721a) 및 제2 컬러가 할당된 제2 패턴(731b)을 포함하고, 제2 표준 셀(712)은 제1 컬러가 할당된 제1 패턴(712a)을 포함한다. 본 실시예에 따른 집적 회로(74)는, 도 7a의 집적 회로(71)와 비교하면, 제1 표준 셀(721) 내의 제1 및 제2 패턴들(721a, 731b)이 다르고, 다른 구성은 실질적으로 동일할 수 있다. Referring to FIG. 7D, the integrated circuit 74 may include first and second standard cells 741 and 712 disposed adjacent at a first boundary BD1. The first standard cell 741 includes a first pattern 721a assigned a first color and a second pattern 731b assigned a second color and the second standard cell 712 includes a first color assigned And a first pattern 712a. The integrated circuit 74 according to this embodiment differs from the integrated circuit 71 of FIG. 7A in that the first and second patterns 721a and 731b in the first standard cell 721 are different, May be substantially the same.

제1 표준 셀(741) 내의 제1 및 제2 패턴들(721a, 731b)의 연장 방향은 제1 바운더리(BD1)에 실질적으로 수직할 수 있다. 본 실시예에서, 제1 바운더리 스페이스(B1')는 도 7a에 예시된 제1 바운더리 스페이스(B1)보다 클 수 있고, 제2 바운더리 스페이스(B2')는 도 7a에 예시된 제2 바운더리 스페이스(B2)보다 클 수 있다.The extending direction of the first and second patterns 721a and 731b in the first standard cell 741 may be substantially perpendicular to the first boundary BD1. In this embodiment, the first boundary space B1 'may be larger than the first boundary space B1 illustrated in FIG. 7A, and the second boundary space B2' may be larger than the second boundary space illustrated in FIG. B2).

제1 바운더리(BD1)의 양 옆에 배치된 제1 패턴들(721a, 712a)은 제1 컬러가 할당되었으므로, 제1 스페이스 조건을 만족해야 한다. 이때, 제1 패턴들(721a, 712a) 사이의 간격, 즉, 제1 패턴(712a)과 제1 바운더리(BD1) 사이의 간격(Bf)과 제1 바운더리 스페이스(B1')의 합은 사이드-투-팁 간격으로서, 제1 스페이스(S1') 이상일 수 있다. 한편, 제1 바운더리(BD1)의 양 옆에 배치된 제1 및 제2 패턴들(712a, 731b)은 제1 및 제2 컬러들이 각각 할당되었으므로, 제2 스페이스 조건을 만족해야 한다. 이때, 제1 및 제2 패턴들(712a, 731b) 사이의 간격, 즉, 제1 패턴(712a)과 제1 바운더리(BD1) 사이의 간격(Bf)과 제2 바운더리 스페이스(B2')의 합은 사이드-투-팁 간격으로서, 제2 스페이스(S2') 이상일 수 있다.Since the first patterns 721a and 712a disposed on both sides of the first boundary BD1 are assigned the first color, the first space condition must be satisfied. At this time, the distance between the first patterns 721a and 712a, that is, the sum of the distance Bf between the first pattern 712a and the first boundary BD1 and the sum of the first boundary space B1 ' Tip-to-tip spacing, which may be greater than or equal to the first space S1 '. On the other hand, the first and second patterns 712a and 731b disposed on both sides of the first boundary BD1 must satisfy the second space condition since the first and second colors are respectively allocated. At this time, the distance between the first and second patterns 712a and 731b, that is, the distance Bf between the first pattern 712a and the first boundary BD1 and the sum of the second boundary space B2 ' May be more than the second space S2 ', as a side-to-tip spacing.

도 7e를 참조하면, 집적 회로(75)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(711, 752)을 포함할 수 있다. 제1 표준 셀(711)은 제1 컬러가 할당된 제1 패턴(711a) 및 제2 컬러가 할당된 제2 패턴(711b)을 포함하고, 제2 표준 셀(752)은 제1 컬러가 할당된 제1 패턴(752a)을 포함한다. 본 실시예에 따른 집적 회로(75)는, 도 7a의 집적 회로(71)와 비교하면, 제2 표준 셀(751) 내의 제1 패턴(752a)이 다르고, 다른 구성은 실질적으로 동일할 수 있다. Referring to FIG. 7E, the integrated circuit 75 may include first and second standard cells 711, 752 disposed adjacent at a first boundary BD1. The first standard cell 711 includes a first pattern 711a assigned a first color and a second pattern 711b assigned a second color and the second standard cell 752 includes a first color assigned Gt; pattern 752a. &Lt; / RTI > The integrated circuit 75 according to this embodiment may be different from the integrated circuit 71 of FIG. 7A in that the first pattern 752a in the second standard cell 751 is different and the other configuration may be substantially the same .

제2 표준 셀(752) 내의 제1 패턴(752a)의 연장 방향은 제1 바운더리(BD1)에 실질적으로 수직할 수 있고, 제1 패턴(752a)은 제1 표준 셀(711) 내의 제1 패턴(711a)에 인접하게 배치될 수 있다. 본 실시예에서, 제1 패턴(752a)과 제1 바운더리(BD1) 사이의 간격(Bf')은, 도 7a에 예시된 간격(Bf)보다 클 수 있다. The extending direction of the first pattern 752a in the second standard cell 752 may be substantially perpendicular to the first boundary BD1 and the first pattern 752a may be substantially perpendicular to the first pattern 752a in the first standard cell 711, (711a). In this embodiment, the interval Bf 'between the first pattern 752a and the first boundary BD1 may be larger than the interval Bf illustrated in FIG. 7A.

제1 바운더리(BD1)의 양 옆에 배치된 제1 패턴들(711a, 752a)은 제1 컬러가 할당되었으므로, 제1 스페이스 조건을 만족해야 한다. 이때, 제1 패턴들(711a, 752a) 사이의 간격, 즉, 제1 패턴(752a)과 제1 바운더리(BD1) 사이의 간격(Bf')과 제1 바운더리 스페이스(B1)의 합은 팁-투-사이드 간격으로서, 제1 스페이스(S1') 이상일 수 있다. Since the first patterns 711a and 752a disposed on both sides of the first boundary BD1 are assigned the first color, the first space condition must be satisfied. At this time, the distance between the first patterns 711a and 752a, that is, the sum of the distance Bf 'between the first pattern 752a and the first boundary BD1 and the first boundary space B1, To-side spacing, which may be more than the first space S1 '.

도 7f를 참조하면, 집적 회로(76)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(711, 762)을 포함할 수 있다. 제1 표준 셀(711)은 제1 컬러가 할당된 제1 패턴(711a) 및 제2 컬러가 할당된 제2 패턴(711b)을 포함하고, 제2 표준 셀(762)은 제1 컬러가 할당된 제1 패턴(752a')을 포함한다. 본 실시예에 따른 집적 회로(76)는, 도 7a의 집적 회로(71)와 비교하면, 제2 표준 셀(751) 내의 제1 패턴(752a')이 다르고, 다른 구성은 실질적으로 동일할 수 있다. Referring to FIG. 7F, the integrated circuit 76 may include first and second standard cells 711, 762 disposed adjacent at a first boundary BD1. The first standard cell 711 includes a first pattern 711a assigned a first color and a second pattern 711b assigned a second color and a second standard cell 762 includes a first color assigned And a first pattern 752a '. The integrated circuit 76 according to the present embodiment is different from the integrated circuit 71 shown in Fig. 7A in that the first pattern 752a 'in the second standard cell 751 is different and the other structures are substantially the same have.

제2 표준 셀(762) 내의 제1 패턴(752a')의 연장 방향은 제1 바운더리(BD1)에 실질적으로 수직할 수 있고, 제1 패턴(752a')은 제1 표준 셀(711) 내의 제2 패턴(711b)에 인접하게 배치될 수 있다. 본 실시예에서, 제1 패턴(752a')과 제1 바운더리(BD1) 사이의 간격(Bf')은, 도 7a에 예시된 간격(Bf)보다 클 수 있다. The extending direction of the first pattern 752a 'in the second standard cell 762 may be substantially perpendicular to the first boundary BD1 and the first pattern 752a' 2 pattern 711b. In this embodiment, the interval Bf 'between the first pattern 752a' and the first boundary BD1 may be larger than the interval Bf illustrated in Fig. 7A.

제1 바운더리(BD1)의 양 옆에 배치된 제1 및 제2 패턴들(752a', 711b)은 제1 및 제2 컬러들이 각각 할당되었으므로, 제2 스페이스 조건을 만족해야 한다. 이때, 제1 및 제2 패턴들(752a', 711b) 사이의 간격, 즉, 제1 패턴(752a')과 제1 바운더리(BD1) 사이의 간격(Bf')과 제2 바운더리 스페이스(B2)의 합은 팁-투-사이드 간격으로서, 제2 스페이스(S2') 이상일 수 있다.
The first and second patterns 752a 'and 711b disposed on both sides of the first boundary BD1 must satisfy the second space condition since the first and second colors are respectively allocated. At this time, the distance between the first and second patterns 752a 'and 711b, that is, the distance Bf' between the first pattern 752a 'and the first boundary BD1 and the second boundary space B2, May be more than the second space S2 ', as a tip-to-side spacing.

도 8은 본 발명의 일 실시예에 따른 셀의 디자인 방법의 일 변형 예를 나타내는 흐름도이다. Figure 8 is a flow chart illustrating a variation of a method of designing a cell in accordance with an embodiment of the present invention.

도 8을 참조하면, 본 실시예에 따른 셀의 디자인 방법은 도 5의 단계 S540 이후에 수행될 수 있다. 따라서, 도 8을 참조하여 상술된 내용은 본 실시예에도 동일하게 적용될 수 있으며, 중복된 설명은 생략하기로 한다.Referring to FIG. 8, a method of designing a cell according to the present embodiment may be performed after step S540 of FIG. Therefore, the above description with reference to FIG. 8 can be similarly applied to this embodiment, and a duplicated description will be omitted.

단계 S800에서, 제2 바운더리에 인접한 패턴에 제1 및 제2 컬러들 중 하나를 할당한다. 본 실시예에서, 제2 바운더리는 동일 셀에서 제1 바운더리에 대향하는 바운더리일 수 있다. 일 실시예에서, 단계 S800은 단계 S500과 실질적으로 동일한 단계로 수행될 수 있다. 예를 들어, 도 5의 제1 바운더리는 우측 바운더리이고, 제1 바운더리에 인접한 제1 및 제2 패턴들은 우측 패턴들이라고 지칭할 수 있다. 이때, 제2 바운더리는 좌측 바운더리이고, 제2 바운더리에 인접한 패턴은 좌측 패턴이라고 지칭할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 다른 실시예에서, 제1 바운더리는 좌측 바운더리이고, 제2 바운더리는 우측 바운더리일 수 있다.In step S800, one of the first and second colors is assigned to the pattern adjacent to the second boundary. In this embodiment, the second boundary may be a boundary opposite the first boundary in the same cell. In one embodiment, step S800 may be performed with substantially the same steps as step S500. For example, the first boundary of FIG. 5 is the right boundary, and the first and second patterns adjacent to the first boundary may be referred to as right patterns. At this time, the second boundary is the left boundary, and the pattern adjacent to the second boundary is the left pattern. However, the present invention is not so limited, and in another embodiment, the first boundary may be the left boundary, and the second boundary may be the right boundary.

단계 S820에서, 제2 바운더리에 인접한 패턴과 제2 바운더리 사이의 바운더리 스페이스를, 제1 및 제2 바운더리 스페이스들 중 최소 값 이상으로 결정한다. 이때, 제1 바운더리 스페이스는 제1 바운더리에 인접한 제1 우측 패턴과 제1 바운더리 사이의 간격이고, 제2 바운더리 스페이스는 제1 바운더리에 인접한 제2 우측 패턴과 제1 바운더리 사이의 간격이다.
In step S820, the boundary space between the pattern adjacent to the second boundary and the second boundary is determined to be equal to or larger than a minimum one of the first and second boundary spaces. The first boundary space is an interval between the first right pattern and the first boundary adjacent to the first boundary, and the second boundary space is a distance between the second right pattern and the first boundary adjacent to the first boundary.

도 9는 도 8의 방법에 따라 디자인된 셀의 일 예(90)를 나타낸다.FIG. 9 shows an example of a cell 90 designed according to the method of FIG.

도 9를 참조하면, 셀(90)은 제1 바운더리(BD1) 및 제2 바운더리(BD2)를 포함하는 셀 바운더리(CB)에 의해 한정될 수 있다. 제1 바운더리(BD1)는 우측 바운더리로, 제2 바운더리(BD2)는 좌측 바운더리로 지칭할 수 있다. 셀(90)은 제1 컬러를 갖는 제1 우측 패턴(91), 제2 컬러를 갖는 제2 우측 패턴(92) 및 제1 컬러를 갖는 좌측 패턴(93)을 포함할 수 있다. Referring to Fig. 9, the cell 90 may be defined by a cell boundary CB including a first boundary BD1 and a second boundary BD2. The first boundary BD1 may be referred to as a right boundary, and the second boundary BD2 may be referred to as a left boundary. The cell 90 may include a first right pattern 91 having a first color, a second right pattern 92 having a second color, and a left pattern 93 having a first color.

본 실시예에서, 제1 우측 패턴(91)과 제1 바운더리(BD1) 사이의 제1 바운더리 스페이스(B1)는 제2 우측 패턴(92)과 제1 바운더리(B1) 사이의 제2 바운더리 스페이스(B2)보다 클 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 제1 우측 패턴(91)과 제1 바운더리(BD1) 사이의 제1 바운더리 스페이스(B1)는 제2 우측 패턴(92)과 제1 바운더리(BD1) 사이의 제2 바운더리 스페이스(B2)보다 작을 수 있다.In this embodiment, the first boundary space B1 between the first right pattern 91 and the first boundary BD1 is the second boundary space between the second right pattern 92 and the first boundary B1 B2). However, the present invention is not limited to this. In another embodiment, the first boundary space B1 between the first right pattern 91 and the first boundary BD1 is formed by the second right pattern 92 and the first boundary (B2) between the first boundary space (BD1) and the second boundary space (B2).

본 실시예에서, 좌측 패턴(93)과 제2 바운더리(BD2) 사이의 좌측 바운더리 스페이스(Bf)는 제1 및 제2 바운더리 스페이스들(B1, B2) 중 최소 값 이상으로 결정될 수 있다. 이에 따라, 배치 단계에서, 셀(90)의 좌측 방향으로 인접하게 배치될 셀에 포함된 패턴들과 셀(90)에 포함된 좌측 패턴(93) 사이에서 제1 및 제2 스페이스 조건들을 만족할 수 있다.
In this embodiment, the left boundary space Bf between the left pattern 93 and the second boundary BD2 may be determined to be equal to or larger than a minimum value among the first and second boundary spaces B1 and B2. Thereby, in the arrangement step, the first and second space conditions can be satisfied between the patterns included in the cell to be arranged adjacent to the left side of the cell 90 and the left pattern 93 included in the cell 90 have.

도 10은 본 발명의 일 실시예에 따른 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다. 10 illustrates an example of applying a color inverting operation to an integrated circuit according to an embodiment of the present invention.

도 10을 참조하면, 집적 회로(101)는 제1 방향(DR1)을 따라 배치되는 제1 내지 제4 표준 셀들(1001 내지 1004)을 포함할 수 있다. 제1 표준 셀(1001)은 제1 및 제2 좌측 패턴들(1001a, 1001b) 및 우측 패턴(1001c)을 포함할 수 있다. 제1 좌측 패턴(1001a)의 바운더리 스페이스(B2)(예를 들어, 25)는 제2 좌측 패턴(1001b)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 우측 패턴(1001c)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(a1, a2) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. Referring to FIG. 10, the integrated circuit 101 may include first to fourth standard cells 1001 to 1004 arranged along a first direction DR1. The first standard cell 1001 may include first and second left patterns 1001a and 1001b and a right pattern 1001c. The boundary space B2 (for example, 25) of the first left pattern 1001a may be smaller than the boundary space B1 (for example, 75) of the second left pattern 1001b. The boundary space Bf of the right pattern 1001c may be equal to or greater than the minimum of the left boundary spaces a1 and a2 and may be 25, for example.

제2 표준 셀(1002)은 제1 및 제2 좌측 패턴들(1002a, 1002b) 및 우측 패턴(1002c)를 포함할 수 있다. 제1 좌측 패턴(1002a)의 바운더리 스페이스(B1)(예를 들어, 75)는 제2 좌측 패턴들(1002b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 클 수 있다. 우측 패턴(1002c)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The second standard cell 1002 may include first and second left patterns 1002a and 1002b and a right pattern 1002c. The boundary space B1 (for example, 75) of the first left pattern 1002a may be larger than the boundary space B2 (for example, 25) of the second left patterns 1002b. The boundary space Bf of the right pattern 1002c may be equal to or greater than the minimum of the left boundary spaces B1 and B2 and may be 25, for example.

이때, 우측 패턴(1001c)과 제1 좌측 패턴(1002a)은 동일한 컬러를 가지므로, 우측 패턴(1001c)과 제1 좌측 패턴(1002a) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(1001c)과 제1 좌측 패턴(1002a) 사이의 간격은 100일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. 또한, 우측 패턴(1001c)과 제2 좌측 패턴(1002b)은 서로 다른 컬러를 가지므로, 우측 패턴(1001c)과 제2 좌측 패턴(1002b) 사이의 간격은 제2 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(1001c)과 제2 좌측 패턴(1002b) 사이의 간격은 50일 수 있으므로, 제2 스페이스 조건을 만족할 수 있다.At this time, since the right pattern 1001c and the first left pattern 1002a have the same color, the gap between the right pattern 1001c and the first left pattern 1002a must satisfy the first space condition. In this example, since the interval between the right pattern 1001c and the first left pattern 1002a can be 100, the first space condition can be satisfied. In addition, since the right pattern 1001c and the second left pattern 1002b have different colors, the gap between the right pattern 1001c and the second left pattern 1002b must satisfy the second space condition. In this example, since the interval between the right pattern 1001c and the second left pattern 1002b may be 50, the second space condition can be satisfied.

제3 표준 셀(1003)은 제1 및 제2 우측 패턴들(1003a, 1003b) 및 좌측 패턴(1003c)을 포함하고, 제1 우측 패턴(1003a)의 바운더리 스페이스(B1)(예를 들어, 75)는 제2 우측 패턴(1003b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 클 수 있다. 좌측 패턴(1003c)의 바운더리 스페이스(Bf)는 우측 바운더리 스페이스들(B1, B2) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The third standard cell 1003 includes the first and second right patterns 1003a and 1003b and the left pattern 1003c and has a boundary space B1 (for example, 75 May be larger than the boundary space B2 (for example, 25) of the second right pattern 1003b. The boundary space Bf of the left pattern 1003c may be equal to or greater than a minimum value of the right boundary spaces B1 and B2 and may be 25, for example.

이때, 우측 패턴(1002c)과 좌측 패턴(1003c)은 동일 컬러를 가지므로, 우측 패턴(1002c)과 좌측 패턴(1003c) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(1002c)과 좌측 패턴(1003c) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 우측 패턴(1002c)과 좌측 패턴(1003c) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the right pattern 1002c and the left pattern 1003c have the same color, the interval between the right pattern 1002c and the left pattern 1003c must satisfy the first space condition. In this example, since the interval between the right pattern 1002c and the left pattern 1003c may be 50, the first space condition is not satisfied. Therefore, a color confluence problem may occur between the right pattern 1002c and the left pattern 1003c.

제4 표준 셀(1004)은 제1 및 제2 좌측 패턴들(1004a, 1004b) 및 우측 패턴(1004c)를 포함하고, 제1 좌측 패턴(1004a)의 바운더리 스페이스(B1)(예를 들어, 75)는 제2 좌측 패턴(1004b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 클 수 있다. 우측 패턴(1004c)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The fourth standard cell 1004 includes the first and second left patterns 1004a and 1004b and the right pattern 1004c and has a boundary space B1 (for example, 75 May be greater than the boundary space B2 (e.g., 25) of the second left pattern 1004b. The boundary space Bf of the right pattern 1004c may be greater than or equal to the minimum of the left boundary spaces B1 and B2 and may be, for example, 25.

이때, 제2 우측 패턴(1003b)과 제2 좌측 패턴(1004b)은 동일 컬러를 가지므로, 제2 우측 패턴(1003b)과 제2 좌측 패턴(1004b) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제2 우측 패턴(1003b)과 제2 좌측 패턴(1004b) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 제2 우측 패턴(1003b)과 제2 좌측 패턴(1004b) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the second right pattern 1003b and the second left pattern 1004b have the same color, the interval between the second right pattern 1003b and the second left pattern 1004b must satisfy the first space condition do. In this example, since the interval between the second right pattern 1003b and the second left pattern 1004b may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the second right pattern 1003b and the second left pattern 1004b.

집적 회로(102)는 제2 표준 셀(1002)과 제3 표준 셀(1003) 사이의 컬러 컨플릭트 문제 및 제3 표준 셀(1003)과 제4 표준 셀(1004) 사이의 컬러 컨플릭트 문제를 해결하기 위해, 제3 표준 셀(1003)에 대해 컬러 인버팅 동작을 수행할 수 있다. 이에 따라, 우측 패턴(1003c') 및 제2 좌측 패턴(1003b')은 제2 컬러에서 제1 컬러로 변경될 수 있고, 제1 좌측 패턴(1003a')은 제1 컬러에서 제2 컬러로 변경될 수 있다. The integrated circuit 102 is able to solve the color conflict problem between the second standard cell 1002 and the third standard cell 1003 and the color conflict problem between the third standard cell 1003 and the fourth standard cell 1004 , It is possible to perform a color inversion operation on the third standard cell 1003. Accordingly, the right pattern 1003c 'and the second left pattern 1003b' can be changed from the second color to the first color, and the first left pattern 1003a 'is changed from the first color to the second color .

이로써, 우측 패턴(1002c)과 좌측 패턴(1003c')은 서로 다른 컬러를 가질 수 있고, 우측 패턴(1002c)과 좌측 패턴(1003c') 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다. 또한, 제2 우측 패턴(1003b')과 제2 좌측 패턴(1004b)은 서로 다른 컬러를 가질 수 있고, 제2 우측 패턴(1003b')과 제2 좌측 패턴(1004b) 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다.
Thus, the right pattern 1002c and the left pattern 1003c 'can have different colors, and the interval between the right pattern 1002c and the left pattern 1003c' can satisfy the second space condition, , The color conflict problem can be solved. In addition, the second right pattern 1003b 'and the second left pattern 1004b may have different colors, and the interval between the second right pattern 1003b' and the second left pattern 1004b may have a different color, Condition can be satisfied, and thus the color conflict problem can be solved.

도 11은 본 발명의 일 실시예에 따른 셀의 디자인 방법의 다른 변형 예를 나타내는 흐름도이다.11 is a flowchart showing another modification of the method of designing a cell according to an embodiment of the present invention.

도 11을 참조하면, 본 실시예에 따른 셀의 디자인 방법은 도 5의 단계 S540 이후에 수행될 수 있다. 따라서, 도 8을 참조하여 상술된 내용은 본 실시예에도 동일하게 적용될 수 있으며, 중복된 설명은 생략하기로 한다.Referring to FIG. 11, a method of designing a cell according to this embodiment may be performed after step S540 of FIG. Therefore, the above description with reference to FIG. 8 can be similarly applied to this embodiment, and a duplicated description will be omitted.

단계 S1100에서, 제2 바운더리에 인접한 패턴들에 제1 및 제2 컬러들 중 하나를 할당한다. 본 실시예에서, 제2 바운더리는 동일 셀에서 제1 바운더리에 대향하는 바운더리일 수 있다. 일 실시예에서, 단계 S800은 단계 S1100과 실질적으로 동일한 단계로 수행될 수 있다. 예를 들어, 도 5의 제1 바운더리는 우측 바운더리이고, 제1 바운더리에 인접한 제1 및 제2 패턴들은 우측 패턴들이라고 지칭할 수 있다. 이때, 제2 바운더리는 좌측 바운더리이고, 제2 바운더리에 인접한 패턴은 좌측 패턴이라고 지칭할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 다른 실시예에서, 제1 바운더리는 좌측 바운더리이고, 제2 바운더리는 우측 바운더리일 수 있다.In step S1100, one of the first and second colors is assigned to the patterns adjacent to the second boundary. In this embodiment, the second boundary may be a boundary opposite the first boundary in the same cell. In one embodiment, step S800 may be performed with substantially the same steps as step S1100. For example, the first boundary of FIG. 5 is the right boundary, and the first and second patterns adjacent to the first boundary may be referred to as right patterns. At this time, the second boundary is the left boundary, and the pattern adjacent to the second boundary is the left pattern. However, the present invention is not so limited, and in another embodiment, the first boundary may be the left boundary, and the second boundary may be the right boundary.

단계 S1120에서, 제2 바운더리에 인접한 패턴들과 제2 바운더리 사이의 바운더리 스페이스들을, 제1 및 제2 바운더리 스페이스들 중 최소 값 이상으로, 서로 동일하게 결정한다. 이때, 제1 바운더리 스페이스는 제1 바운더리에 인접한 제1 우측 패턴과 제1 바운더리 사이의 간격이고, 제2 바운더리 스페이스는 제1 바운더리에 인접한 제2 우측 패턴과 제1 바운더리 사이의 간격이다.
In step S1120, the boundary spaces between the patterns adjacent to the second boundary and the second boundary are determined to be equal to each other, not less than a minimum value of the first and second boundary spaces. The first boundary space is an interval between the first right pattern and the first boundary adjacent to the first boundary, and the second boundary space is a distance between the second right pattern and the first boundary adjacent to the first boundary.

도 12는 도 11의 방법에 따라 디자인된 셀의 일 예(120)를 나타낸다.FIG. 12 shows an example of a cell 120 designed according to the method of FIG.

도 12를 참조하면, 셀(120)은 제1 바운더리(BD1) 및 제2 바운더리(BD2)를 포함하는 셀 바운더리(CB)에 의해 한정될 수 있다. 제1 바운더리(BD1)는 우측 바운더리로, 제2 바운더리(BD2)는 좌측 바운더리로 지칭할 수 있다. 셀(120)은 제1 컬러를 갖는 제1 우측 패턴(121), 제2 컬러를 갖는 제2 우측 패턴(122) 및 제1 컬러를 갖는 좌측 패턴들(123, 124)을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 좌측 패턴들(123, 124)은 제2 컬러를 가질 수도 있다.Referring to FIG. 12, the cell 120 may be defined by a cell boundary CB including a first boundary BD1 and a second boundary BD2. The first boundary BD1 may be referred to as a right boundary, and the second boundary BD2 may be referred to as a left boundary. The cell 120 may include a first right pattern 121 having a first color, a second right pattern 122 having a second color, and left patterns 123 and 124 having a first color. However, the present invention is not limited to this, and the left patterns 123 and 124 may have a second color.

본 실시예에서, 제1 우측 패턴(121)과 제1 바운더리(BD1) 사이의 제1 바운더리 스페이스(B1)는 제2 우측 패턴(122)과 제1 바운더리(B1) 사이의 제2 바운더리 스페이스(B2)보다 클 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 제1 우측 패턴(121)과 제1 바운더리(BD1) 사이의 제1 바운더리 스페이스(B1)는 제2 우측 패턴(122)과 제1 바운더리(B1) 사이의 제2 바운더리 스페이스(B2)보다 작을 수 있다.In this embodiment, the first boundary space B1 between the first right pattern 121 and the first boundary BD1 is the second boundary space between the second right pattern 122 and the first boundary B1 B2). However, the present invention is not limited to this. In another embodiment, the first boundary space B1 between the first right pattern 121 and the first boundary BD1 is formed by the second right pattern 122 and the first boundary May be smaller than the second boundary space B2 between the first boundary space B1 and the second boundary space B2.

본 실시예에서, 좌측 패턴(123)과 제2 바운더리(BD2) 사이의 제1 좌측 바운더리 스페이스(Bf)는 좌측 패턴(124)과 제2 바운더리(BD2) 사이의 제2 좌측 바운더리 스페이스(Bf)와 동일할 수 있다. 이때, 제1 및 제2 좌측 바운더리 스페이스들(Bf)은 제1 및 제2 바운더리 스페이스들(B1, B2) 중 최소 값 이상으로 결정될 수 있다. 이에 따라, 배치 단계에서, 셀(120)의 좌측 방향으로 인접하게 배치될 셀에 포함된 패턴들과 셀(120)에 포함된 좌측 패턴들(123, 124) 사이에서 제1 및 제2 스페이스 조건들을 만족할 수 있다.
The first left boundary space Bf between the left pattern 123 and the second boundary BD2 corresponds to the second left boundary space Bf between the left pattern 124 and the second boundary BD2, &Lt; / RTI > At this time, the first and second left boundary spaces Bf may be determined to be equal to or greater than a minimum value of the first and second boundary spaces B1 and B2. Thereby, in the arrangement step, between the patterns included in the cell to be disposed adjacent to the left side of the cell 120 and the left patterns 123 and 124 included in the cell 120, the first and second space conditions Can be satisfied.

도 13은 본 발명의 다른 실시예에 따른 집적 회로에 컬러 인버팅 동작을 적용한 예를 나타낸다.13 shows an example in which a color inverting operation is applied to an integrated circuit according to another embodiment of the present invention.

도 13을 참조하면, 집적 회로(131)는 제1 방향(DR1)을 따라 배치되는 제1 내지 제4 표준 셀들(1301 내지 1304)을 포함할 수 있다. 제1 표준 셀(1301)은 제1 및 제2 좌측 패턴들(1301a, 1301b) 및 제1 및 제2 우측 패턴들(1301c, 1301d)을 포함할 수 있다. 제1 우측 패턴(1301c)의 바운더리 스페이스(B1)(예를 들어, 75)는 제2 우측 패턴(1301d)의 바운더리 스페이스(B2)(예를 들어, 25)보다 클 수 있다. 제1 및 제2 좌측 패턴들(1301a, 1301b)의 바운더리 스페이스(Bf)는 우측 바운더리 스페이스들(B1, B2) 중 최소 값 보다 이상일 수 있으며, 예를 들어, 25일 수 있다. Referring to FIG. 13, the integrated circuit 131 may include first to fourth standard cells 1301 to 1304 arranged along a first direction DR1. The first standard cell 1301 may include first and second left patterns 1301a and 1301b and first and second right patterns 1301c and 1301d. The boundary space B1 (for example, 75) of the first right pattern 1301c may be larger than the boundary space B2 (for example, 25) of the second right pattern 1301d. The boundary space Bf of the first and second left patterns 1301a and 1301b may be larger than the minimum one of the right boundary spaces B1 and B2 and may be 25, for example.

제2 표준 셀(1302)은 제1 및 제2 좌측 패턴들(1302a, 1302b) 및 제1 및 제2 우측 패턴들(1302c, 1302d)을 포함할 수 있다. 제1 우측 패턴(1302c)의 바운더리 스페이스(B1)(예를 들어, 75)는 제2 우측 패턴(1302d)의 바운더리 스페이스(B2)(예를 들어, 25)보다 클 수 있다. 제1 및 제2 좌측 패턴들(1302a, 1302b)의 바운더리 스페이스(Bf)는 우측 바운더리 스페이스들(B1, B2) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The second standard cell 1302 may include first and second left patterns 1302a and 1302b and first and second right patterns 1302c and 1302d. The boundary space B1 (for example, 75) of the first right pattern 1302c may be larger than the boundary space B2 (for example, 25) of the second right pattern 1302d. The boundary space Bf of the first and second left patterns 1302a and 1302b may be equal to or greater than a minimum value of the right boundary spaces B1 and B2 and may be 25, for example.

이때, 제1 우측 패턴(1301c)과 제1 좌측 패턴(1302a)은 동일한 컬러를 가지므로, 제1 우측 패턴(1301c)과 제1 좌측 패턴(1302a) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제1 우측 패턴(1301c)과 제1 좌측 패턴(1302a) 사이의 간격은 100일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. 또한, 제2 우측 패턴(1301d)과 제2 좌측 패턴(1302b)은 서로 다른 컬러를 가지므로, 제2 우측 패턴(1301d)과 제2 좌측 패턴(1302b) 사이의 간격은 제2 스페이스 조건을 만족해야 한다. 본 예에서, 제2 우측 패턴(1301d)과 제2 좌측 패턴(1302b) 사이의 간격은 50일 수 있으므로, 제2 스페이스 조건을 만족할 수 있다.At this time, since the first right pattern 1301c and the first left pattern 1302a have the same color, the interval between the first right pattern 1301c and the first left pattern 1302a must satisfy the first space condition do. In this example, since the interval between the first right pattern 1301c and the first left pattern 1302a can be 100, the first space condition can be satisfied. In addition, since the second right pattern 1301d and the second left pattern 1302b have different colors, the interval between the second right pattern 1301d and the second left pattern 1302b satisfies the second space condition Should be. In this example, since the interval between the second right pattern 1301d and the second left pattern 1302b may be 50, the second space condition can be satisfied.

제3 표준 셀(1303)은 제1 및 제2 좌측 패턴들(1303a, 1303b) 및 제1 및 제2 우측 패턴들(1303c, 1303d)을 포함하고, 제1 좌측 패턴(1303a)의 바운더리 스페이스(B1)(예를 들어, 75)는 제2 좌측 패턴(1303b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 클 수 있다. 제1 및 제2 우측 패턴들(1303c, 1303d)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The third standard cell 1303 includes the first and second left patterns 1303a and 1303b and the first and second right patterns 1303c and 1303d and has a boundary space of the first left pattern 1303a B1) (e.g., 75) may be greater than the boundary space B2 (e.g., 25) of the second left pattern 1303b. The boundary space Bf of the first and second right patterns 1303c and 1303d may be equal to or greater than the minimum of the left boundary spaces B1 and B2 and may be 25, for example.

이때, 제1 우측 패턴(1302c)과 제1 좌측 패턴(1303a)은 동일 컬러를 가지므로, 제1 우측 패턴(1302c)과 제1 좌측 패턴(1303a) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제1 우측 패턴(1302c)과 제1 좌측 패턴(1303a) 사이의 간격은 150일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다.At this time, since the first right pattern 1302c and the first left pattern 1303a have the same color, the interval between the first right pattern 1302c and the first left pattern 1303a must satisfy the first space condition do. In this example, since the interval between the first right pattern 1302c and the first left pattern 1303a can be 150, the first space condition can be satisfied.

한편, 제2 우측 패턴(1302d)과 제2 좌측 패턴(1303b)은 동일 컬러를 가지므로, 제2 우측 패턴(1302d)과 제2 좌측 패턴(1303b) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제2 우측 패턴(1302d)과 제2 좌측 패턴(1302b) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 제2 우측 패턴(1302d)과 제2 좌측 패턴(1303b) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.On the other hand, since the second right pattern 1302d and the second left pattern 1303b have the same color, the interval between the second right pattern 1302d and the second left pattern 1303b must satisfy the first space condition do. In this example, since the interval between the second right pattern 1302d and the second left pattern 1302b may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the second right pattern 1302d and the second left pattern 1303b.

제4 표준 셀(1304)은 제1 및 제2 좌측 패턴들(1304a, 1304b) 및 제1 및 제2 우측 패턴들(1304c, 1304d)을 포함하고, 제1 우측 패턴(1304c)의 바운더리 스페이스(B1)(예를 들어, 75)는 제2 우측 패턴(1304d)의 바운더리 스페이스(B2)(예를 들어, 25)보다 클 수 있다. 제1 및 제2 좌측 패턴들(1304a, 1304b)의 바운더리 스페이스(Bf)는 우측 바운더리 스페이스들(B1, B2) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The fourth standard cell 1304 includes first and second left patterns 1304a and 1304b and first and second right patterns 1304c and 1304d and has a boundary space of the first right pattern 1304c B1) (e.g., 75) may be greater than the boundary space B2 (e.g., 25) of the second right pattern 1304d. The boundary space Bf of the first and second left patterns 1304a and 1304b may be equal to or greater than a minimum value of the right boundary spaces B1 and B2 and may be 25, for example.

집적 회로(132)는 제2 표준 셀(1302)과 제3 표준 셀(1303) 사이의 컬러 컨플릭트 문제 및 제3 표준 셀(1303)과 제4 표준 셀(1304) 사이의 컬러 컨플릭트 문제를 해결하기 위해, 제3 표준 셀(1303)에 대해 컬러 인버팅 동작을 수행할 수 있다. 이에 따라, 제1 좌측 패턴(1303a') 및 제1 및 제2 우측 패턴들(1303c', 1303d')은 제1 컬러에서 제2 컬러로 변경될 수 있고, 제2 좌측 패턴(1303b')은 제2 컬러에서 제1 컬러로 변경될 수 있다. The integrated circuit 132 may be used to solve the color conflict problem between the second standard cell 1302 and the third standard cell 1303 and the color conflict problem between the third standard cell 1303 and the fourth standard cell 1304. [ , It is possible to perform a color inversion operation on the third standard cell 1303. Accordingly, the first left pattern 1303a 'and the first and second right patterns 1303c' and 1303d 'can be changed from the first color to the second color, and the second left pattern 1303b' And may be changed from the second color to the first color.

이로써, 제2 우측 패턴(1302d)과 제2 좌측 패턴(1303b')은 서로 다른 컬러를 가질 수 있고, 제2 우측 패턴(1302d)과 제2 좌측 패턴(1303b') 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다. 또한, 제1 우측 패턴(1303c')과 제1 좌측 패턴(1304a)은 서로 다른 컬러를 가질 수 있고, 제1 우측 패턴(1303c')과 제1 좌측 패턴(1304a) 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다. 나아가, 제2 우측 패턴(1303d')과 제2 좌측 패턴(1304b)은 서로 다른 컬러를 가질 수 있고, 제2 우측 패턴(1303d')과 제2 좌측 패턴(1304b) 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다.
Thus, the second right pattern 1302d and the second left pattern 1303b 'can have different colors, and the interval between the second right pattern 1302d and the second left pattern 1303b' Condition can be satisfied, and thus the color conflict problem can be solved. In addition, the first right pattern 1303c 'and the first left pattern 1304a may have different colors, and the interval between the first right pattern 1303c' and the first left pattern 1304a may be different from the second space Condition can be satisfied, and thus the color conflict problem can be solved. Further, the second right pattern 1303d 'and the second left pattern 1304b may have different colors, and the space between the second right pattern 1303d' and the second left pattern 1304b may have a different color, Condition can be satisfied, and thus the color conflict problem can be solved.

도 14는 본 발명의 다른 실시예에 따른 셀의 디자인 방법(S200B)을 나타내는 흐름도이다.14 is a flowchart showing a cell design method (S200B) according to another embodiment of the present invention.

도 14를 참조하면, 본 실시예에 따른 셀의 디자인 방법은 도 2의 단계 S200의 일 예에 대응될 수 있다. 따라서, 도 2를 참조하여 상술된 내용은 본 실시예에도 동일하게 적용될 수 있으며, 중복된 설명은 생략하기로 한다.Referring to FIG. 14, the method of designing a cell according to this embodiment may correspond to an example of step S200 of FIG. Therefore, the above description with reference to FIG. 2 can be similarly applied to this embodiment, and a duplicate description will be omitted.

단계 S1400에서, 제1 내지 제3 컬러들을 제1 내지 제3 패턴들에 각각 할당한다. 제1 내지 제3 컬러들은 서로 다를 수 있고, 제1 내지 제3 마스크들에 각각 대응할 수 있다. 제1 내지 제3 패턴들은 동일 레이어에 포함된 서로 다른 패턴들일 수 있다. 이하에서는, 제1 컬러가 할당된 패턴을 제1 패턴으로, 제2 컬러가 할당된 패턴을 제2 패턴으로, 제3 컬러가 할당된 패턴을 제3 패턴으로 지칭하기로 한다.In step S1400, the first to third colors are assigned to the first to third patterns, respectively. The first to third colors may be different from each other, and may correspond to the first to third masks, respectively. The first to third patterns may be different patterns included in the same layer. Hereinafter, the pattern assigned with the first color will be referred to as a first pattern, the pattern assigned with the second color will be referred to as a second pattern, and the pattern assigned with the third color will be referred to as a third pattern.

본 실시예에서, 세 개의 컬러들, 즉, 제1 내지 제3 컬러들을 이용하여 컬러 디컴포지션을 수행하므로, 제1 내지 제3 패턴들은 세 장의 마스크들을 이용하여 형성될 수 있다. 따라서, 본 실시예에 따른 제1 내지 제3 패턴들은 TPT(Triple Patterning Technology)를 이용하여 형성할 수 있다.In this embodiment, since the color decomposition is performed using the three colors, i.e., the first to third colors, the first to third patterns may be formed using three masks. Therefore, the first to third patterns according to the present embodiment can be formed using TPT (Triple Patterning Technology).

단계 S1420에서, 제1 스페이스를 기초로 제1 바운더리 스페이스를 결정한다. 제1 스페이스는 동일 컬러로 할당된 패턴들 사이의 최소 간격이다. 제1 바운더리 스페이스는 제1 바운더리에 인접한 제1 패턴과 제1 바운더리 사이의 간격이다.In step S1420, the first boundary space is determined based on the first space. The first space is the minimum interval between patterns assigned in the same color. The first boundary space is the distance between the first boundary and the first pattern adjacent to the first boundary.

단계 S1440에서, 제2 스페이스를 기초로 제2 바운더리 스페이스를 제1 바운더리 스페이스와 다르게 결정한다. 제2 스페이스는 서로 다른 컬러들로 할당된 패턴들 사이의 최소 간격이다. 제2 바운더리 스페이스는 제1 바운더리에 인접한 제2 패턴과 제1 바운더리 사이의 간격이다. 본 실시예에서, 제2 바운더리 스페이스는 제1 바운더리 스페이스보다 작게 결정될 수 있다.In step S1440, based on the second space, the second boundary space is determined differently from the first boundary space. The second space is the minimum spacing between patterns assigned with different colors. The second boundary space is the distance between the first boundary and the second pattern adjacent to the first boundary. In this embodiment, the second boundary space may be determined to be smaller than the first boundary space.

셀의 디자인 단계에서는 인접하게 배치될 셀을 예측할 수 없다. 본 실시예에 따르면, 제1 바운더리에서 인접하게 배치된 두 셀들에서, 제1 바운더리의 양 옆에 위치한 패턴들이 제1 및 제2 스페이스 조건들을 만족하도록, 제1 및 제2 바운더리 스페이스들을 결정할 수 있다. 이러한 제1 및 제2 바운더리 스페이스들은 바운더리 룰이라고 지칭할 수 있다.In the design stage of a cell, a cell to be placed adjacent can not be predicted. According to the present embodiment, in the two cells arranged adjacent to each other at the first boundary, the first and second boundary spaces can be determined such that the patterns located on both sides of the first boundary satisfy the first and second space conditions . These first and second boundary spaces may be referred to as boundary rules.

단계 S1460에서, 제1 스페이스를 기초로 제3 바운더리 스페이스를 결정한다. 본 실시예에서, 제3 바운더리 스페이스는 제2 바운더리 스페이스 이상이고, 제1 바운더리 스페이스 이하일 수 있다.
In step S1460, a third boundary space is determined based on the first space. In this embodiment, the third boundary space is equal to or greater than the second boundary space and may be equal to or smaller than the first boundary space.

도 15는 도 14의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예(150)를 나타낸다.FIG. 15 shows an example 150 of an integrated circuit including a cell designed according to the method of FIG.

도 15를 참조하면, 집적 회로(150)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(1501, 1502)을 포함할 수 있다. 제1 표준 셀(1501)은 제1 컬러가 할당된 제1 패턴들(1501a, 1501b)을 포함하고, 제1 패턴(1501a)과 제1 바운더리(BD1) 사이의 간격(Bf)은 제1 패턴(1501b)과 제1 바운더리(BD1) 사이의 간격(Bf)과 동일할 수 있다. 예를 들어, 상기 간격(Bf)는 25일 수 있다. Referring to FIG. 15, the integrated circuit 150 may include first and second standard cells 1501 and 1502 arranged adjacent to each other at a first boundary BD1. The first standard cell 1501 includes first patterns 1501a and 1501b to which a first color is assigned and an interval Bf between the first pattern 1501a and the first boundary BD1 is a first pattern 1501a, (Bf) between the second boundary 1501b and the first boundary BD1. For example, the interval Bf may be 25.

제2 표준 셀(1502)은 제1 컬러가 할당된 제1 패턴(1502a), 제2 컬러가 할당된 제2 패턴(1502b) 및 제3 컬러가 할당된 제3 패턴(1502c)을 포함하고, 제1 패턴(1502a)과 제1 바운더리(BD1) 사이의 간격인 제1 바운더리 스페이스(B1), 제2 패턴(1502b)과 제1 바운더리(BD1) 사이의 간격인 제2 바운더리 스페이스(B2) 및 제3 패턴(1502c)과 제1 바운더리(BD1) 사이의 간격인 제3 바운더리 스페이스(B3) 중 적어도 두 개는 서로 다르다. The second standard cell 1502 includes a first pattern 1502a assigned a first color, a second pattern 1502b assigned a second color, and a third pattern 1502c assigned a third color, A second boundary space B2 which is an interval between the first boundary 1501a and the first boundary BD1 and a first boundary space B1 and a second boundary 1502b between the first pattern 1502a and the first boundary BD1, At least two of the third boundary 1502c and the third boundary space B3 which is the interval between the first boundary BD1 and the third boundary 1502c are different from each other.

본 실시예에 따르면, 제2 바운더리 스페이스(B2)는 제1 바운더리 스페이스(B1)보다 작게 결정될 수 있다. 예를 들어, 제1 바운더리 스페이스(B1)는 75이고, 제1 바운더리 스페이스(B2)는 25일 수 있다. 또한, 제3 바운더리 스페이스(B3)은 제2 바운더리 스페이스(B2) 이상이고, 제1 바운더리 스페이스(B1) 이하로 결정될 수 있다. 예를 들어, 제3 바운더리 스페이스(B3)는 50일 수 있다.According to the present embodiment, the second boundary space B2 can be determined to be smaller than the first boundary space B1. For example, the first boundary space B1 may be 75, and the first boundary space B2 may be 25. The third boundary space B3 is equal to or greater than the second boundary space B2 and can be determined to be equal to or smaller than the first boundary space B1. For example, the third boundary space B3 may be 50.

본 실시예에 따르면, 제1 바운더리(BD1)의 양 옆에 배치된, 동일한 컬러를 가지는 제1 패턴들(1501a, 1502a) 사이의 간격은 100일 수 있는바, 제1 스페이스 조건을 만족할 수 있다. 또한, 제1 바운더리(BD1)의 양 옆에 배치된, 서로 다른 컬러를 가지는 제1 패턴(1501b)과 제2 패턴(1502b) 사이의 간격은 50일 수 있는바, 제2 스페이스 조건을 만족할 수 있다.
According to the present embodiment, the interval between the first patterns 1501a and 1502a having the same color disposed on both sides of the first boundary BD1 can be 100, and the first space condition can be satisfied . In addition, the interval between the first pattern 1501b and the second pattern 1502b having different colors disposed on both sides of the first boundary BD1 may be 50, and the second space condition may be satisfied have.

도 16은 도 14의 방법에 따라 디자인된 셀의 일 예(160)를 나타낸다.Figure 16 shows an example of a cell 160 designed according to the method of Figure 14.

도 16을 참조하면, 셀(160)은 제1 바운더리(BD1) 및 제2 바운더리(BD2)를 포함하는 셀 바운더리(CB)에 의해 한정될 수 있다. 제1 바운더리(BD1)는 우측 바운더리로, 제2 바운더리(BD2)는 좌측 바운더리로 지칭할 수 있다. 셀(160)은 제1 컬러를 갖는 제1 우측 패턴(161), 제2 컬러를 갖는 제2 우측 패턴(162), 제3 컬러를 갖는 제3 우측 패턴(163) 및 제1 컬러를 갖는 좌측 패턴(164)을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 좌측 패턴(164)은 제2 컬러 또는 제3 컬러를 가질 수도 있다.Referring to FIG. 16, the cell 160 may be defined by a cell boundary CB including a first boundary BD1 and a second boundary BD2. The first boundary BD1 may be referred to as a right boundary, and the second boundary BD2 may be referred to as a left boundary. The cell 160 includes a first right pattern 161 having a first color, a second right pattern 162 having a second color, a third right pattern 163 having a third color, Pattern 164 may be included. However, the present invention is not limited to this, and the left pattern 164 may have a second color or a third color.

제1 내지 제3 우측 패턴들(161, 162, 163)은 도 14의 방법에 따라 생성될 수 있다. 본 실시예에서, 제1 우측 패턴(161)과 제1 바운더리(BD1) 사이의 제1 바운더리 스페이스(B1)는 제2 우측 패턴(162)과 제1 바운더리(B1) 사이의 제2 바운더리 스페이스(B2)보다 클 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 제1 우측 패턴(161)과 제1 바운더리(BD1) 사이의 제1 바운더리 스페이스(B1)는 제2 우측 패턴(162)과 제1 바운더리(B1) 사이의 제2 바운더리 스페이스(B2)보다 작을 수 있다. The first to third right patterns 161, 162, and 163 may be generated according to the method of FIG. In this embodiment, the first boundary space B1 between the first right pattern 161 and the first boundary BD1 is the second boundary space B1 between the second right pattern 162 and the first boundary B1 B2). However, the present invention is not limited to this. In another embodiment, the first boundary space B1 between the first right pattern 161 and the first boundary BD1 is formed by the second right pattern 162 and the first boundary May be smaller than the second boundary space B2 between the first boundary space B1 and the second boundary space B2.

본 실시예에서, 제3 우측 패턴(163)과 제1 바운더리(BD1) 사이의 제3 바운더리 스페이스(B3)는 제2 바운더리 스페이스(B2) 이상이고, 제1 바운더리 스페이스(B1) 이하일 수 있다. 다른 실시예에서, 제2 바운더리 스페이스(B2)가 제1 바운더리 스페이스(B1) 보다 큰 경우, 제3 바운더리 스페이스(B3)는 제1 바운더리 스페이스(B1) 이상이고, 제2 바운더리 스페이스(B2) 이하일 수 있다.In this embodiment, the third boundary space B3 between the third right pattern 163 and the first boundary BD1 is equal to or greater than the second boundary space B2 and may be equal to or smaller than the first boundary space B1. In another embodiment, when the second boundary space B2 is larger than the first boundary space B1, the third boundary space B3 is equal to or greater than the first boundary space B1, and the second boundary space B2 is equal to or smaller than the second boundary space B2. .

한편, 좌측 패턴(164)은 도 8의 방법과 실질적으로 유사한 방법에 따라 생성될 수 있다. 구체적으로, 먼저 제2 바운더리(BD2)에 인접한 좌측 패턴(164)에 제1 내지 제3 컬러들 중 하나를 할당하고, 이어서, 제2 바운더리(BD2)에 인접한 좌측 패턴(164)과 제2 바운더리(BD) 사이의 바운더리 스페이스(Bf)를, 제1 내지 제3 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상으로 결정할 수 있다. 이에 따라, 배치 단계에서, 셀(160)의 좌측 방향으로 인접하게 배치될 셀에 포함된 패턴들과 셀(160)에 포함된 좌측 패턴(164) 사이에서 제1 및 제2 스페이스 조건들을 만족할 수 있다.
On the other hand, the left pattern 164 may be generated according to a method substantially similar to the method of Fig. Specifically, first of all, one of the first to third colors is assigned to the left pattern 164 adjacent to the second boundary BD2, and then the left pattern 164 adjacent to the second boundary BD2 and the second boundary The boundary space Bf between the first boundary spaces BD and the second boundary spaces BD can be determined to be equal to or larger than a minimum value among the first to third boundary spaces B1, B2, and B3. Accordingly, in the arrangement step, the first and second space conditions can be satisfied between the patterns included in the cell to be disposed adjacent to the left side of the cell 160 and the left pattern 164 included in the cell 160 have.

도 17은 도 16에 예시된 셀을 포함하는 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다.FIG. 17 shows an example of applying a color inversion operation to an integrated circuit including the cell illustrated in FIG.

도 17을 참조하면, 집적 회로(171)는 제1 방향(DR1)을 따라 배치되는 제1 내지 제4 표준 셀들(1701 내지 1704)을 포함할 수 있다. 제1 표준 셀(1701)은 제1 내지 제3 좌측 패턴들(1701a 내지 1701c) 및 우측 패턴(1701d)을 포함할 수 있다. 제3 좌측 패턴(1701c)의 바운더리 스페이스(B3)(예를 들어, 50)는 제1 좌측 패턴(1701a)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제2 좌측 패턴(1701b)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 우측 패턴(1701d)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. Referring to FIG. 17, the integrated circuit 171 may include first to fourth standard cells 1701 to 1704 arranged along a first direction DR1. The first standard cell 1701 may include first through third left patterns 1701a through 1701c and a right pattern 1701d. The boundary space B3 (for example, 50) of the third left pattern 1701c is larger than the boundary space B2 (for example, 25) of the first left pattern 1701a and the second left pattern 1701b (For example, 75) of the boundary space B1 (e.g. The boundary space Bf of the right pattern 1701d may be equal to or greater than the minimum of the left boundary spaces B1, B2, and B3, and may be 25, for example.

제2 표준 셀(1702)은 제1 내지 제3 좌측 패턴들(1702a 내지 1702c) 및 우측 패턴(1702d)을 포함할 수 있다. 제3 좌측 패턴(1702c)의 바운더리 스페이스(B3)(예를 들어, 50)는 제2 좌측 패턴(1702b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 좌측 패턴(1702a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 우측 패턴(1702d)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The second standard cell 1702 may include first through third left patterns 1702a through 1702c and a right pattern 1702d. The boundary space B3 (for example, 50) of the third left pattern 1702c is larger than the boundary space B2 (for example, 25) of the second left pattern 1702b and the first left pattern 1702a (For example, 75) of the boundary space B1 (e.g. The boundary space Bf of the right pattern 1702d may be equal to or greater than the minimum of the left boundary spaces B1, B2, B3 and may be, for example, 25.

이때, 우측 패턴(1701d)과 제1 좌측 패턴(1702a)은 동일한 컬러를 가지므로, 우측 패턴(1701d)과 제1 좌측 패턴(1702a) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(1701d)과 제1 좌측 패턴(1702a) 사이의 간격은 100일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. 또한, 우측 패턴(1701d)과 제2 좌측 패턴(1702b)은 서로 다른 컬러를 가지므로, 우측 패턴(1701d)과 제2 좌측 패턴(1702b) 사이의 간격은 제2 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(1701d)과 제2 좌측 패턴(1702b) 사이의 간격은 50일 수 있으므로, 제2 스페이스 조건을 만족할 수 있다.At this time, since the right pattern 1701d and the first left pattern 1702a have the same color, the gap between the right pattern 1701d and the first left pattern 1702a must satisfy the first space condition. In this example, since the interval between the right pattern 1701d and the first left pattern 1702a can be 100, the first space condition can be satisfied. In addition, since the right pattern 1701d and the second left pattern 1702b have different colors, the gap between the right pattern 1701d and the second left pattern 1702b must satisfy the second space condition. In this example, since the interval between the right pattern 1701d and the second left pattern 1702b may be 50, the second space condition can be satisfied.

제3 표준 셀(1703)은 제1 내지 제3 우측 패턴들(1703a 내지 1703c) 및 좌측 패턴(1703d)을 포함할 수 있다. 제3 우측 패턴(1703c)의 바운더리 스페이스(B3)(예를 들어, 50)는 제2 우측 패턴(1703b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 우측 패턴(1703a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 좌측 패턴(1703d)의 바운더리 스페이스(Bf)는 우측 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The third standard cell 1703 may include first through third right patterns 1703a through 1703c and a left pattern 1703d. The boundary area B3 (for example, 50) of the third right pattern 1703c is larger than the boundary space B2 (for example, 25) of the second right pattern 1703b and the first right pattern 1703a (For example, 75) of the boundary space B1 (e.g. The boundary space Bf of the left pattern 1703d may be greater than or equal to the minimum of the right boundary spaces B1, B2, and B3, and may be, for example, 25.

이때, 우측 패턴(1702d)과 좌측 패턴(1703d)은 동일 컬러를 가지므로, 우측 패턴(1702d)과 좌측 패턴(1703d) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(1702d)과 좌측 패턴(1703d) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 우측 패턴(1702d)과 좌측 패턴(1703d) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the right pattern 1702d and the left pattern 1703d have the same color, the interval between the right pattern 1702d and the left pattern 1703d must satisfy the first space condition. In this example, since the interval between the right pattern 1702d and the left pattern 1703d may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the right pattern 1702d and the left pattern 1703d.

제4 표준 셀(1704)은 제1 내지 제3 좌측 패턴들(1704a 내지 1704c) 및 우측 패턴(1704d)을 포함하고, 제3 좌측 패턴(1704c)의 바운더리 스페이스(B3)(예를 들어, 50)는 제2 좌측 패턴(1704b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 좌측 패턴(1704a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 우측 패턴(1704d)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The fourth standard cell 1704 includes first through third left patterns 1704a through 1704c and a right pattern 1704d and a boundary space B3 of the third left pattern 1704c May be greater than the boundary space B2 (e.g., 25) of the second left pattern 1704b and less than the boundary space B1 (e.g., 75) of the first left pattern 1704a. The boundary space Bf of the right pattern 1704d may be equal to or greater than the minimum of the left boundary spaces B1, B2, B3 and may be, for example, 25.

이때, 제2 우측 패턴(1703b)과 제2 좌측 패턴(1704b)은 동일한 컬러를 가지므로, 제2 우측 패턴(1703b)과 제2 좌측 패턴(1704b) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제2 우측 패턴(1703b)과 제2 좌측 패턴(1704b) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 제2 우측 패턴(1703b)과 제2 좌측 패턴(1704b) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the second right pattern 1703b and the second left pattern 1704b have the same color, the interval between the second right pattern 1703b and the second left pattern 1704b must satisfy the first space condition do. In this example, since the interval between the second right pattern 1703b and the second left pattern 1704b may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the second right pattern 1703b and the second left pattern 1704b.

한편, 제3 우측 패턴(1703c)과 제3 좌측 패턴(1704c)은 동일한 컬러를 가지므로, 제3 우측 패턴(1703c)과 제3 좌측 패턴(1704c) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제3 우측 패턴(1703c)과 제3 좌측 패턴(1704c) 사이의 간격은 100일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. 마찬가지로, 제2 우측 패턴(1703b)과 제2 좌측 패턴(1704b) 사이의 간격은 150일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다.On the other hand, since the third right pattern 1703c and the third left pattern 1704c have the same color, the interval between the third right pattern 1703c and the third left pattern 1704c must satisfy the first space condition do. In this example, since the interval between the third right pattern 1703c and the third left pattern 1704c can be 100, the first space condition can be satisfied. Likewise, since the interval between the second right pattern 1703b and the second left pattern 1704b may be 150, the first space condition can be satisfied.

집적 회로(172)는 제2 표준 셀(1702)과 제3 표준 셀(1703) 사이의 컬러 컨플릭트 문제 및 제3 표준 셀(1703)과 제4 표준 셀(1704) 사이의 컬러 컨플릭트 문제를 해결하기 위해, 제3 표준 셀(1703)에 대해 컬러 인버팅 동작을 수행할 수 있다. 본 실시예에서, 제1 컬러와 제2 컬러 사이에서 컬러 인버팅 동작을 수행할 수 있고, 제3 컬러에 대해서는 컬러 인버팅 동작이 수행되지 않을 수 있다. 이에 따라, 좌측 패턴(1703d') 및 제2 우측 패턴(1703b')은 제2 컬러에서 제1 컬러로 변경될 수 있고, 제1 우측 패턴(1703a')은 제1 컬러에서 제2 컬러로 변경될 수 있다. The integrated circuit 172 may be used to solve the color conflict problem between the second standard cell 1702 and the third standard cell 1703 and the color conflict problem between the third standard cell 1703 and the fourth standard cell 1704. [ , It is possible to perform a color inversion operation on the third standard cell 1703. In this embodiment, a color inversion operation may be performed between the first color and the second color, and a color inversion operation may not be performed with respect to the third color. Accordingly, the left pattern 1703d 'and the second right pattern 1703b' can be changed from the second color to the first color, and the first right pattern 1703a 'is changed from the first color to the second color .

이로써, 우측 패턴(1702d)과 좌측 패턴(1703d')은 서로 다른 컬러를 가질 수 있고, 우측 패턴(1702d)과 좌측 패턴(1703d') 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다. 또한, 제2 우측 패턴(1702b')과 제2 좌측 패턴(1704b)은 서로 다른 컬러를 가질 수 있고, 제2 우측 패턴(1702b')과 제2 좌측 패턴(1704b) 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다.
Thus, the right pattern 1702d and the left pattern 1703d 'can have different colors, and the interval between the right pattern 1702d and the left pattern 1703d' can satisfy the second space condition, , The color conflict problem can be solved. In addition, the second right pattern 1702b 'and the second left pattern 1704b may have different colors, and the gap between the second right pattern 1702b' and the second left pattern 1704b may have a different color, Condition can be satisfied, and thus the color conflict problem can be solved.

도 18은 도 14의 방법에 따라 디자인된 셀의 다른 예(180)를 나타낸다.FIG. 18 shows another example 180 of a cell designed according to the method of FIG.

도 18을 참조하면, 셀(180)은 제1 바운더리(BD1) 및 제2 바운더리(BD2)를 포함하는 셀 바운더리(CB)에 의해 한정될 수 있다. 제1 바운더리(BD1)는 우측 바운더리로, 제2 바운더리(BD2)는 좌측 바운더리로 지칭할 수 있다. 셀(180)은 제1 컬러를 갖는 제1 우측 패턴(181), 제2 컬러를 갖는 제2 우측 패턴(182), 제3 컬러를 갖는 제3 우측 패턴(183) 및 제1 컬러를 갖는 제1 및 제2 좌측 패턴들(184, 185)을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 제1 및 제2 좌측 패턴들(184, 185)은 제2 컬러 또는 제3 컬러를 가질 수도 있다.Referring to FIG. 18, the cell 180 may be defined by a cell boundary CB including a first boundary BD1 and a second boundary BD2. The first boundary BD1 may be referred to as a right boundary, and the second boundary BD2 may be referred to as a left boundary. The cell 180 includes a first right pattern 181 having a first color, a second right pattern 182 having a second color, a third right pattern 183 having a third color, 1 and second left patterns 184, 185. In this case, However, the present invention is not limited to this, and the first and second left patterns 184 and 185 may have a second color or a third color.

제1 내지 제3 우측 패턴들(181, 182, 183)은 도 14의 방법에 따라 생성될 수 있다. 본 실시예에서, 제1 우측 패턴(181)과 제1 바운더리(BD1) 사이의 제1 바운더리 스페이스(B1)는 제2 우측 패턴(182)과 제1 바운더리(B1) 사이의 제2 바운더리 스페이스(B2)보다 클 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 제1 우측 패턴(181)과 제1 바운더리(BD1) 사이의 제1 바운더리 스페이스(B1)는 제2 우측 패턴(182)과 제1 바운더리(B1) 사이의 제2 바운더리 스페이스(B2)보다 작을 수 있다. The first through third right patterns 181, 182, and 183 may be generated according to the method of FIG. In this embodiment, the first boundary space B1 between the first right pattern 181 and the first boundary BD1 is the second boundary space between the second right pattern 182 and the first boundary B1 B2). However, the present invention is not limited to this. In another embodiment, the first boundary space B1 between the first right pattern 181 and the first boundary BD1 is formed by the second right pattern 182 and the first boundary < RTI ID = May be smaller than the second boundary space B2 between the first boundary space B1 and the second boundary space B2.

본 실시예에서, 제3 우측 패턴(183)과 제1 바운더리(BD1) 사이의 제3 바운더리 스페이스(B3)는 제2 바운더리 스페이스(B2) 이상이고, 제1 바운더리 스페이스(B1) 이하일 수 있다. 다른 실시예에서, 제2 바운더리 스페이스(B2)가 제1 바운더리 스페이스(B1) 보다 큰 경우, 제3 바운더리 스페이스(B3)는 제1 바운더리 스페이스(B1) 이상이고, 제2 바운더리 스페이스(B2) 이하일 수 있다.In this embodiment, the third boundary space B3 between the third right pattern 183 and the first boundary BD1 is equal to or greater than the second boundary space B2 and may be equal to or smaller than the first boundary space B1. In another embodiment, when the second boundary space B2 is larger than the first boundary space B1, the third boundary space B3 is equal to or greater than the first boundary space B1, and the second boundary space B2 is equal to or smaller than the second boundary space B2. .

한편, 제1 및 제2 좌측 패턴들(184, 185)은 도 11의 방법과 실질적으로 유사한 방법에 따라 생성될 수 있다. 구체적으로, 먼저 제2 바운더리(BD2)에 인접한 제1 및 제2 좌측 패턴들(184, 185)에 제1 내지 제3 컬러들 중 하나를 할당하고, 이어서, 제2 바운더리(BD2)에 인접한 제1 및 제2 좌측 패턴들(184, 185)과 제2 바운더리(BD) 사이의 바운더리 스페이스(Bf)를, 제1 내지 제3 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상으로, 서로 동일하게 결정할 수 있다. 이에 따라, 배치 단계에서, 셀(180)의 좌측 방향으로 인접하게 배치될 셀에 포함된 패턴들과 셀(180)에 포함된 제1 및 제2 좌측 패턴들(184, 185) 사이에서 제1 및 제2 스페이스 조건들을 만족할 수 있다.
On the other hand, the first and second left patterns 184 and 185 may be generated according to a method substantially similar to the method of Fig. Specifically, first of all, one of the first to third colors is assigned to the first and second left patterns 184 and 185 adjacent to the second boundary BD2, and then, The boundary space Bf between the first and second left patterns 184 and 185 and the second boundary BD is greater than or equal to the minimum one of the first to third boundary spaces B1 to B3, The same determination can be made. Thereby, in the arrangement step, between the patterns included in the cells to be arranged adjacent to the left side of the cell 180 and the first and second left patterns 184 and 185 included in the cell 180, And second space conditions.

도 19는 도 18에 예시된 셀을 포함하는 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다.19 shows an example of applying a color inversion operation to an integrated circuit including the cell illustrated in Fig.

도 19를 참조하면, 집적 회로(191)는 제1 방향(DR1)을 따라 배치되는 제1 내지 제4 표준 셀들(1901 내지 1904)을 포함할 수 있다. 제1 표준 셀(1901)은 제1 내지 제3 우측 패턴들(1901a 내지 1901c) 및 제1 및 제2 좌측 패턴들(1901d, 1901e)을 포함할 수 있다. 제3 우측 패턴(1901c)의 바운더리 스페이스(B3)(예를 들어, 50)는 제2 우측 패턴(1901b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 우측 패턴(1901a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 제1 및 제2 좌측 패턴들(1901d, 1901e)의 바운더리 스페이스(Bf)는 우측 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. Referring to FIG. 19, the integrated circuit 191 may include first through fourth standard cells 1901 through 1904 arranged along a first direction DR1. The first standard cell 1901 may include first through third right patterns 1901a through 1901c and first and second left patterns 1901d and 1901e. The boundary area B3 (for example, 50) of the third right pattern 1901c is larger than the boundary space B2 (for example, 25) of the second right pattern 1901b and the first right pattern 1901a (For example, 75) of the boundary space B1 (e.g. The boundary space Bf of the first and second left patterns 1901d and 1901e may be equal to or greater than a minimum value of the right boundary spaces B1, B2 and B3 and may be 25, for example.

제2 표준 셀(1902)은 제1 내지 제3 우측 패턴들(1902a 내지 1902c) 및 제1 및 제2 좌측 패턴들(1902d, 1902e)을 포함할 수 있다. 제3 우측 패턴(1902c)의 바운더리 스페이스(B3)(예를 들어, 50)는 제2 우측 패턴(1902b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 우측 패턴(1902a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 제1 및 제2 좌측 패턴들(1902d, 1902e)의 바운더리 스페이스(Bf)는 우측 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The second standard cell 1902 may include first through third right patterns 1902a through 1902c and first and second left patterns 1902d and 1902e. The boundary area B3 (for example, 50) of the third right pattern 1902c is larger than the boundary space B2 (for example, 25) of the second right pattern 1902b and the boundary area B3 (For example, 75) of the boundary space B1 (e.g. The boundary space Bf of the first and second left patterns 1902d and 1902e may be equal to or greater than the minimum of the right boundary spaces B1, B2 and B3 and may be 25, for example.

이때, 제1 우측 패턴(1901a)과 제1 좌측 패턴(1902d)은 동일한 컬러를 가지므로, 제1 우측 패턴(1901a)과 제1 좌측 패턴(1902d) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제1 우측 패턴(1901d)과 제1 좌측 패턴(1902d) 사이의 간격은 100일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. 또한, 제2 우측 패턴(1901b)과 제2 좌측 패턴(1902e)은 서로 다른 컬러를 가지므로, 제2 우측 패턴(1901b)과 제2 좌측 패턴(1902e) 사이의 간격은 제2 스페이스 조건을 만족해야 한다. 본 예에서, 제2 우측 패턴(1901b)과 제2 좌측 패턴(1902e) 사이의 간격은 50일 수 있으므로, 제2 스페이스 조건을 만족할 수 있다.At this time, since the first right pattern 1901a and the first left pattern 1902d have the same color, the interval between the first right pattern 1901a and the first left pattern 1902d must satisfy the first space condition do. In this example, since the interval between the first right pattern 1901d and the first left pattern 1902d can be 100, the first space condition can be satisfied. Since the second right pattern 1901b and the second left pattern 1902e have different colors, the interval between the second right pattern 1901b and the second left pattern 1902e satisfies the second space condition Should be. In this example, since the interval between the second right pattern 1901b and the second left pattern 1902e can be 50, the second space condition can be satisfied.

제3 표준 셀(1903)은 제1 내지 제3 좌측 패턴들(1903a 내지 1903c) 및 제1 및 제2 우측 패턴들(1903d, 1903e)을 포함할 수 있다. 제3 좌측 패턴(1903c)의 바운더리 스페이스(B3)(예를 들어, 50)는 제2 좌측 패턴(1903b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 좌측 패턴(1903a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 제1 및 제2 우측 패턴들(1903d, 1903e)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다.The third standard cell 1903 may include first through third left patterns 1903a through 1903c and first and second right patterns 1903d and 1903e. The boundary space B3 (for example, 50) of the third left pattern 1903c is larger than the boundary space B2 (for example, 25) of the second left pattern 1903b and the first left pattern 1903a (For example, 75) of the boundary space B1 (e.g. The boundary space Bf of the first and second right patterns 1903d and 1903e may be equal to or greater than the minimum of the left boundary spaces B1, B2 and B3 and may be 25, for example.

이때, 제2 우측 패턴(1902b)과 제2 좌측 패턴(1903b)은 동일 컬러를 가지므로, 제2 우측 패턴(1902b)과 제2 좌측 패턴(1903b) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제2 우측 패턴(1902b)과 제2 좌측 패턴(1903b) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 제2 우측 패턴(1902b)과 제2 좌측 패턴(1903b) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the second right pattern 1902b and the second left pattern 1903b have the same color, the interval between the second right pattern 1902b and the second left pattern 1903b must satisfy the first space condition do. In this example, since the interval between the second right pattern 1902b and the second left pattern 1903b may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the second right pattern 1902b and the second left pattern 1903b.

한편, 제3 우측 패턴(1902c)과 제3 좌측 패턴(1903c)은 동일 컬러를 가지므로, 제3 우측 패턴(1902c)과 제3 좌측 패턴(1903c) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제3 우측 패턴(1902c)과 제3 좌측 패턴(1903c) 사이의 간격은 100일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. 마찬가지로, 제1 우측 패턴(1902a)과 제1 좌측 패턴(1903a) 사이의 간격은 150일수 있으므로, 제1 스페이스 조건을 만족할 수 있다.On the other hand, since the third right pattern 1902c and the third left pattern 1903c have the same color, the interval between the third right pattern 1902c and the third left pattern 1903c must satisfy the first space condition do. In this example, since the interval between the third right pattern 1902c and the third left pattern 1903c can be 100, the first space condition can be satisfied. Likewise, since the interval between the first right pattern 1902a and the first left pattern 1903a is 150 days, the first space condition can be satisfied.

제4 표준 셀(1904)은 제1 내지 제3 우측 패턴들(1904a 내지 1904c) 및 제1 및 제2 좌측 패턴들(1904d, 1904e)를 포함하고, 제3 우측 패턴(1904c)의 바운더리 스페이스(B3)(예를 들어, 50)는 제2 좌측 패턴(1904b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 우측 패턴(1904a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 제1 및 제2 좌측 패턴들(1904d, 1904e)의 바운더리 스페이스(Bf)는 우측 바운더리 스페이스들(B1, B2, B3) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The fourth standard cell 1904 includes first through third right patterns 1904a through 1904c and first and second left patterns 1904d and 1904e and a boundary space 1904c of the third right pattern 1904c B3) (e.g., 50) is greater than the boundary space B2 (e.g., 25) of the second left pattern 1904b and is greater than the boundary space B1 of the first right pattern 1904a , 75). The boundary space Bf of the first and second left patterns 1904d and 1904e may be equal to or greater than the minimum of the right boundary spaces B1, B2 and B3 and may be 25, for example.

이때, 제1 우측 패턴(1903d)과 제1 좌측 패턴(1904d)은 동일한 컬러를 가지므로, 제1 우측 패턴(1903d)과 제1 좌측 패턴(1904d) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제1 우측 패턴(1903d)과 제1 좌측 패턴(1904d) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 제1 우측 패턴(1903d)과 제1 좌측 패턴(1904d) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the first right pattern 1903d and the first left pattern 1904d have the same color, the interval between the first right pattern 1903d and the first left pattern 1904d must satisfy the first space condition do. In this example, since the interval between the first right pattern 1903d and the first left pattern 1904d may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the first right pattern 1903d and the first left pattern 1904d.

마찬가지로, 제2 우측 패턴(1903e)과 제2 좌측 패턴(1904e)은 동일한 컬러를 가지므로, 제2 우측 패턴(1903e)과 제2 좌측 패턴(1904e) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제2 우측 패턴(1903e)과 제2 좌측 패턴(1904e) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 제2 우측 패턴(1903e)과 제2 좌측 패턴(1904e) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.Similarly, since the second right pattern 1903e and the second left pattern 1904e have the same color, the interval between the second right pattern 1903e and the second left pattern 1904e must satisfy the first space condition do. In this example, since the interval between the second right pattern 1903e and the second left pattern 1904e may be 50, the first space condition is not satisfied. Therefore, a color confluence problem may occur between the second right pattern 1903e and the second left pattern 1904e.

집적 회로(192)는 제2 표준 셀(1902)과 제3 표준 셀(1903) 사이의 컬러 컨플릭트 문제 및 제3 표준 셀(1903)과 제4 표준 셀(1904) 사이의 컬러 컨플릭트 문제를 해결하기 위해, 제3 표준 셀(1903)에 대해 컬러 인버팅 동작을 수행할 수 있다. 본 실시예에서, 제1 컬러와 제2 컬러 사이에서 컬러 인버팅 동작을 수행할 수 있고, 제3 컬러에 대해서는 컬러 인버팅 동작이 수행되지 않을 수 있다. 이에 따라, 제1 좌측 패턴(1903a') 및 제1 및 제2 우측 패턴들(1903d', 1903e')은 제1 컬러에서 제2 컬러로 변경될 수 있고, 제2 좌측 패턴(1903b')은 제2 컬러에서 제1 컬러로 변경될 수 있다. The integrated circuit 192 can be used to solve the color conflict problem between the second standard cell 1902 and the third standard cell 1903 and the color conflict problem between the third standard cell 1903 and the fourth standard cell 1904. [ , It is possible to perform a color inversion operation with respect to the third standard cell 1903. In this embodiment, a color inversion operation may be performed between the first color and the second color, and a color inversion operation may not be performed with respect to the third color. Accordingly, the first left pattern 1903a 'and the first and second right patterns 1903d' and 1903e 'can be changed from the first color to the second color, and the second left pattern 1903b' And may be changed from the second color to the first color.

이로써, 제2 우측 패턴(1902b)과 제2 좌측 패턴(1903b')은 서로 다른 컬러를 가질 수 있고, 제2 우측 패턴(1902b)과 제2 좌측 패턴(1903b') 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다. 또한, 제1 우측 패턴(1903d')과 제1 좌측 패턴(1904d)은 서로 다른 컬러를 가질 수 있고, 제1 우측 패턴(1903d')과 제1 좌측 패턴(1904d) 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다. 나아가, 제2 우측 패턴(1903e')과 제2 좌측 패턴(1904e)은 서로 다른 컬러를 가질 수 있고, 제2 우측 패턴(1903e')과 제2 좌측 패턴(1904e) 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다.
In this way, the second right pattern 1902b and the second left pattern 1903b 'can have different colors, and the interval between the second right pattern 1902b and the second left pattern 1903b' Condition can be satisfied, and thus the color conflict problem can be solved. In addition, the first right pattern 1903d 'and the first left pattern 1904d may have different colors, and the interval between the first right pattern 1903d' and the first left pattern 1904d may be different from the second space 1902d ' Condition can be satisfied, and thus the color conflict problem can be solved. Further, the second right pattern 1903e 'and the second left pattern 1904e may have different colors, and the space between the second right pattern 1903e' and the second left pattern 1904e may have a different color, Condition can be satisfied, and thus the color conflict problem can be solved.

도 20은 본 발명의 다른 실시예에 따른 셀의 디자인 방법(S200C)을 나타내는 흐름도이다.20 is a flowchart showing a cell design method (S200C) according to another embodiment of the present invention.

도 20을 참조하면, 본 실시예에 따른 셀의 디자인 방법(S200C)은 도 2의 단계 S200의 일 예에 대응될 수 있다. 따라서, 도 2를 참조하여 상술된 내용은 본 실시예에도 동일하게 적용될 수 있으며, 중복된 설명은 생략하기로 한다.Referring to FIG. 20, a method of designing a cell (S200C) according to the present embodiment may correspond to an example of step S200 of FIG. Therefore, the above description with reference to FIG. 2 can be similarly applied to this embodiment, and a duplicate description will be omitted.

단계 S2000에서, 제1 내지 제4 컬러들을 제1 내지 제4 패턴들에 각각 할당한다. 제1 내지 제4 컬러들은 서로 다를 수 있고, 제1 내지 제4 마스크들에 각각 대응할 수 있다. 제1 내지 제4 패턴들은 동일 레이어에 포함된 서로 다른 패턴들일 수 있다. 이하에서는, 제1 컬러가 할당된 패턴을 제1 패턴으로, 제2 컬러가 할당된 패턴을 제2 패턴으로, 제3 컬러가 할당된 패턴을 제3 패턴으로, 제4 컬러가 할당된 패턴을 제4 패턴으로 지칭하기로 한다.In step S2000, the first to fourth colors are assigned to the first to fourth patterns, respectively. The first to fourth colors may be different from each other, and may correspond to the first to fourth masks, respectively. The first to fourth patterns may be different patterns included in the same layer. Hereinafter, the pattern assigned the first color will be referred to as the first pattern, the pattern assigned the second color will be referred to as the second pattern, the pattern assigned the third color will be referred to as the third pattern, Will be referred to as a fourth pattern.

본 실시예에서, 네 개의 컬러들, 즉, 제1 내지 제4 컬러들을 이용하여 컬러 디컴포지션을 수행하므로, 제1 내지 제4 패턴들은 네 장의 마스크들을 이용하여 형성될 수 있다. 따라서, 본 실시예에 따른 제1 내지 제4 패턴들은 QPT(Quadruple Patterning Technology)를 이용하여 형성할 수 있다.In this embodiment, since the color decomposition is performed using the four colors, i.e., the first to fourth colors, the first to fourth patterns can be formed using four masks. Accordingly, the first to fourth patterns according to the present embodiment can be formed using QPT (Quadruple Patterning Technology).

단계 S2020에서, 제1 스페이스를 기초로 제1 바운더리 스페이스를 결정한다. 제1 스페이스는 동일 컬러로 할당된 패턴들 사이의 최소 간격이다. 제1 바운더리 스페이스는 제1 바운더리에 인접한 제1 패턴과 제1 바운더리 사이의 간격이다.In step S2020, the first boundary space is determined based on the first space. The first space is the minimum interval between patterns assigned in the same color. The first boundary space is the distance between the first boundary and the first pattern adjacent to the first boundary.

단계 S2040에서, 제2 스페이스를 기초로 제2 바운더리 스페이스를 제1 바운더리 스페이스와 다르게 결정한다. 제2 스페이스는 서로 다른 컬러들로 할당된 패턴들 사이의 최소 간격이다. 제2 바운더리 스페이스는 제1 바운더리에 인접한 제2 패턴과 제1 바운더리 사이의 간격이다. 본 실시예에서, 제2 바운더리 스페이스는 제1 바운더리 스페이스보다 작게 결정될 수 있다.In step S2040, based on the second space, the second boundary space is determined differently from the first boundary space. The second space is the minimum spacing between patterns assigned with different colors. The second boundary space is the distance between the first boundary and the second pattern adjacent to the first boundary. In this embodiment, the second boundary space may be determined to be smaller than the first boundary space.

단계 S2060에서, 제1 스페이스를 기초로 제3 바운더리 스페이스를 결정한다. 본 실시예에서, 제3 바운더리 스페이스는 제2 바운더리 스페이스 이상이고, 제1 바운더리 스페이스 이하일 수 있다.
In step S2060, a third boundary space is determined based on the first space. In this embodiment, the third boundary space is equal to or greater than the second boundary space and may be equal to or smaller than the first boundary space.

도 21은 도 20의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예(210)를 나타낸다.FIG. 21 shows an example 210 of an integrated circuit including cells designed in accordance with the method of FIG.

도 21을 참조하면, 집적 회로(210)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(2101, 2102)을 포함할 수 있다. 제1 표준 셀(2101)은 제1 컬러가 할당된 제1 패턴들(2101a, 2101b)을 포함하고, 제1 패턴(2101a)과 제1 바운더리(BD1) 사이의 간격(Bf)은 제1 패턴(2101b)과 제1 바운더리(BD1) 사이의 간격(Bf)과 동일할 수 있다. 예를 들어, 상기 간격(Bf)는 25일 수 있다. Referring to FIG. 21, the integrated circuit 210 may include first and second standard cells 2101 and 2102 disposed adjacent to each other at a first boundary BD1. The first standard cell 2101 includes first patterns 2101a and 2101b to which a first color is assigned and an interval Bf between the first pattern 2101a and the first boundary BD1 includes a first pattern 2101a, (Bf) between the second boundary 2101b and the first boundary BD1. For example, the interval Bf may be 25.

제2 표준 셀(2102)은 제1 컬러가 할당된 제1 패턴(2102a), 제2 컬러가 할당된 제2 패턴(2102b), 제3 컬러가 할당된 제3 패턴(2102c) 및 제4 컬러가 할당된 제4 패턴(2102d)을 포함한다. 제1 패턴(2102a)과 제1 바운더리(BD1) 사이의 간격인 제1 바운더리 스페이스(B1), 제2 패턴(2102b)과 제1 바운더리(BD1) 사이의 간격인 제2 바운더리 스페이스(B2), 제3 패턴(2102c)과 제1 바운더리(BD1) 사이의 간격인 제3 바운더리 스페이스(B3) 및 제4 패턴(2102d)과 제1 바운더리(BD1) 사이의 간격인 제4 바운더리 스페이스(B4) 중 적어도 두 개는 서로 다르다. The second standard cell 2102 includes a first pattern 2102a assigned a first color, a second pattern 2102b assigned a second color, a third pattern 2102c assigned a third color, Lt; RTI ID = 0.0 > 2102d < / RTI > A second boundary space B2 which is a space between the first pattern 2102a and the first boundary BD1 and a first boundary space B1 and a space between the second pattern 2102b and the first boundary BD1, A third boundary space B3 between the third pattern 2102c and the first boundary BD1 and a fourth boundary space B4 between the fourth pattern 2102d and the first boundary BD1 At least two are different.

본 실시예에 따르면, 제2 바운더리 스페이스(B2)는 제1 바운더리 스페이스(B1)보다 작게 결정될 수 있다. 예를 들어, 제1 바운더리 스페이스(B1)는 75이고, 제1 바운더리 스페이스(B2)는 25일 수 있다. 본 실시예에 따르면, 제3 바운더리 스페이스(B3)는 제4 바운더리 스페이스(B4)와 동일하게 결정될 수 있다. 제3 및 제4 바운더리 스페이스들(B3, B4)은 제2 바운더리 스페이스(B2) 이상이고, 제1 바운더리 스페이스(B1) 이하로 결정될 수 있다. 예를 들어, 제3 및 제4 바운더리 스페이스들(B3, B4)은 50일 수 있다.According to the present embodiment, the second boundary space B2 can be determined to be smaller than the first boundary space B1. For example, the first boundary space B1 may be 75, and the first boundary space B2 may be 25. According to the present embodiment, the third boundary space B3 can be determined in the same manner as the fourth boundary space B4. The third and fourth boundary spaces B3 and B4 are equal to or greater than the second boundary space B2 and can be determined to be equal to or smaller than the first boundary space B1. For example, the third and fourth boundary spaces B3 and B4 may be fifty.

본 실시예에 따르면, 제1 바운더리(BD1)의 양 옆에 배치된, 동일한 컬러를 가지는 제1 패턴들(2101a, 2102a) 사이의 간격은 100일 수 있는바, 제1 스페이스 조건을 만족할 수 있다. 또한, 제1 바운더리(BD1)의 양 옆에 배치된, 서로 다른 컬러를 가지는 제1 패턴(2101b)과 제2 패턴(2102b) 사이의 간격은 50일 수 있는바, 제2 스페이스 조건을 만족할 수 있다.
According to the present embodiment, the interval between the first patterns 2101a and 2102a having the same color disposed on both sides of the first boundary BD1 can be 100, and the first space condition can be satisfied . In addition, the interval between the first pattern 2101b and the second pattern 2102b having different colors disposed on both sides of the first boundary BD1 may be 50, and the second space condition may be satisfied have.

도 22는 도 20의 방법에 따라 디자인된 셀을 포함하는 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다.FIG. 22 shows an example of applying a color inversion operation to an integrated circuit including cells designed according to the method of FIG.

도 22를 참조하면, 집적 회로(221)는 제1 방향(DR1)을 따라 배치되는 제1 내지 제4 표준 셀들(2201 내지 2204)을 포함할 수 있다. 제1 표준 셀(2201)은 제1 내지 제4 좌측 패턴들(2201a 내지 2201d) 및 우측 패턴(2201e)을 포함할 수 있다. 제3 및 제4 좌측 패턴들(2201c, 2201d)의 바운더리 스페이스들(B3, B4)(예를 들어, 50)은 제1 좌측 패턴(2201a)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제2 좌측 패턴(2201b)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 우측 패턴(2201e)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2, B3, B4) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다.Referring to FIG. 22, the integrated circuit 221 may include first to fourth standard cells 2201 to 2204 arranged along a first direction DR1. The first standard cell 2201 may include first through fourth left patterns 2201a through 2201d and a right pattern 2201e. The boundary spaces B3 and B4 (for example, 50) of the third and fourth left patterns 2201c and 2201d are equal to the boundary space B2 (for example, 25) of the first left pattern 2201a. And may be smaller than the boundary space B1 (for example, 75) of the second left pattern 2201b. The boundary space Bf of the right pattern 2201e may be equal to or greater than the minimum of the left boundary spaces B1, B2, B3, and B4, for example, 25.

제2 표준 셀(2202)은 제1 내지 제4 좌측 패턴들(2202a 내지 2202d) 및 우측 패턴(2202e)을 포함할 수 있다. 제3 및 제4 좌측 패턴들(2202c, 2202d)의 바운더리 스페이스들(B3, B4)(예를 들어, 50)은 제2 좌측 패턴(2202b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 좌측 패턴(2202a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 우측 패턴(2202e)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2, B3, B4) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The second standard cell 2202 may include first through fourth left patterns 2202a through 2202d and a right pattern 2202e. The boundary spaces B3 and B4 (for example, 50) of the third and fourth left patterns 2202c and 2202d are set to a boundary space B2 (for example, 25) of the second left pattern 2202b. And may be smaller than the boundary space B1 (for example, 75) of the first left pattern 2202a. The boundary space Bf of the right pattern 2202e may be equal to or greater than the minimum of the left boundary spaces B1, B2, B3, and B4, and may be, for example, 25.

이때, 우측 패턴(2201e)과 제2 좌측 패턴(2202b)은 서로 다른 컬러를 가지므로, 우측 패턴(2201e)과 제2 좌측 패턴(2202b) 사이의 간격은 제2 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(2201e)과 제2 좌측 패턴(2202b) 사이의 간격은 50일 수 있으므로, 제2 스페이스 조건을 만족할 수 있다. 또한, 우측 패턴(2201e)과 제1 좌측 패턴(2202a)은 동일한 컬러를 가지므로, 우측 패턴(2201e)과 제1 좌측 패턴(2202a) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(2201e)과 제1 좌측 패턴(2202a) 사이의 간격은 100일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다.At this time, since the right pattern 2201e and the second left pattern 2202b have different colors, the gap between the right pattern 2201e and the second left pattern 2202b must satisfy the second space condition. In this example, since the interval between the right pattern 2201e and the second left pattern 2202b can be 50, the second space condition can be satisfied. In addition, since the right pattern 2201e and the first left pattern 2202a have the same color, the gap between the right pattern 2201e and the first left pattern 2202a must satisfy the first space condition. In this example, since the interval between the right pattern 2201e and the first left pattern 2202a can be 100, the first space condition can be satisfied.

제3 표준 셀(2203)은 제1 내지 제4 우측 패턴들(2203a 내지 2203d) 및 좌측 패턴(2203e)을 포함할 수 있다. 제3 및 제4 우측 패턴들(2203c, 2203d)의 바운더리 스페이스들(B3, B4)(예를 들어, 50)은 제2 우측 패턴(2203b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 우측 패턴(2203a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 좌측 패턴(2203e)의 바운더리 스페이스(Bf)는 우측 바운더리 스페이스들(B1, B2, B3, B4) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The third standard cell 2203 may include first through fourth right patterns 2203a through 2203d and a left pattern 2203e. The boundary spaces B3 and B4 (for example, 50) of the third and fourth right patterns 2203c and 2203d are equal to the boundary space B2 (for example, 25) of the second right pattern 2203b. And may be smaller than the boundary space B1 (for example, 75) of the first right pattern 2203a. The boundary space Bf of the left pattern 2203e may be equal to or greater than a minimum value of the right boundary spaces B1, B2, B3, and B4, and may be 25, for example.

이때, 우측 패턴(2202e)과 좌측 패턴(2203e)은 동일 컬러를 가지므로, 우측 패턴(2202e)과 좌측 패턴(2203e) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(2202e)과 좌측 패턴(2203e) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 우측 패턴(2202e)과 좌측 패턴(2203e) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the right pattern 2202e and the left pattern 2203e have the same color, the interval between the right pattern 2202e and the left pattern 2203e must satisfy the first space condition. In this example, since the interval between the right pattern 2202e and the left pattern 2203e may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the right pattern 2202e and the left pattern 2203e.

제4 표준 셀(2204)은 제1 내지 제4 좌측 패턴들(2204a 내지 2204d) 및 우측 패턴(2204e)을 포함하고, 제3 및 제4 좌측 패턴들(2204c, 2204d)의 바운더리 스페이스들(B3, B4)(예를 들어, 50)은 제2 좌측 패턴(2204b)의 바운더리 스페이스(B2)(예를 들어, 25)보다 크고, 제1 좌측 패턴(2204a)의 바운더리 스페이스(B1)(예를 들어, 75)보다 작을 수 있다. 우측 패턴(2204e)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1, B2, B3, B4) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The fourth standard cell 2204 includes first through fourth left patterns 2204a through 2204d and a right pattern 2204e and includes boundary spaces B3 (B3) and B4 (B3) of the third and fourth left patterns 2204c and 2204d. B4) (for example, 50) is larger than the boundary space B2 (for example, 25) of the second left pattern 2204b and the boundary space B1 (for example, For example, 75). The boundary pattern Bf of the right pattern 2204e may be equal to or larger than the minimum value of the left boundary spaces B1, B2, B3, and B4, and may be 25, for example.

이때, 제2 우측 패턴(2203b)과 제2 좌측 패턴(2204b)은 동일한 컬러를 가지므로, 제2 우측 패턴(2203b)과 제2 좌측 패턴(2204b) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제2 우측 패턴(2203b)과 제2 좌측 패턴(2204b) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 제2 우측 패턴(2203b)과 제2 좌측 패턴(2204b) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the second right pattern 2203b and the second left pattern 2204b have the same color, the interval between the second right pattern 2203b and the second left pattern 2204b must satisfy the first space condition do. In this example, since the interval between the second right pattern 2203b and the second left pattern 2204b may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the second right pattern 2203b and the second left pattern 2204b.

한편, 제3 우측 패턴(2203c)과 제3 좌측 패턴(2204c)은 동일한 컬러를 가지므로, 제3 우측 패턴(2203c)과 제3 좌측 패턴(2204c) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제3 우측 패턴(2203c)과 제3 좌측 패턴(2204c) 사이의 간격은 100일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. 마찬가지로, 제1 우측 패턴(2203a)과 제1 좌측 패턴(2204a) 사이의 간격은 150일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다.On the other hand, since the third right pattern 2203c and the third left pattern 2204c have the same color, the interval between the third right pattern 2203c and the third left pattern 2204c must satisfy the first space condition do. In this example, since the interval between the third right pattern 2203c and the third left pattern 2204c can be 100, the first space condition can be satisfied. Similarly, since the interval between the first right pattern 2203a and the first left pattern 2204a can be 150, the first space condition can be satisfied.

집적 회로(222)는 제2 표준 셀(2202)과 제3 표준 셀(2203) 사이의 컬러 컨플릭트 문제 및 제3 표준 셀(2203)과 제4 표준 셀(2204) 사이의 컬러 컨플릭트 문제를 해결하기 위해, 제3 표준 셀(2203)에 대해 컬러 인버팅 동작을 수행할 수 있다. 본 실시예에서, 제1 컬러와 제2 컬러 사이에서 컬러 인버팅 동작을 수행할 수 있고, 제3 컬러와 제4 컬러에 대해서는 컬러 인버팅 동작이 수행되지 않을 수 있다. 이에 따라, 좌측 패턴(2203e') 및 제2 우측 패턴(2203b')은 제2 컬러에서 제1 컬러로 변경될 수 있고, 제1 우측 패턴(2203a')은 제1 컬러에서 제2 컬러로 변경될 수 있다.The integrated circuit 222 may be used to solve the color conflict problem between the second standard cell 2202 and the third standard cell 2203 and the color conflict problem between the third standard cell 2203 and the fourth standard cell 2204 , A color inversion operation can be performed on the third standard cell 2203. In this embodiment, a color inversion operation may be performed between the first color and the second color, and a color inversion operation may not be performed for the third color and the fourth color. Accordingly, the left pattern 2203e 'and the second right pattern 2203b' can be changed from the second color to the first color, and the first right pattern 2203a 'is changed from the first color to the second color .

이로써, 우측 패턴(2202e)과 좌측 패턴(2203e')은 서로 다른 컬러를 가질 수 있고, 우측 패턴(2202e)과 좌측 패턴(2203e') 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다. 또한, 제2 우측 패턴(2202b')과 제2 좌측 패턴(2204b)은 서로 다른 컬러를 가질 수 있고, 제2 우측 패턴(2202b')과 제2 좌측 패턴(2204b) 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다.
Thus, the right pattern 2202e and the left pattern 2203e 'can have different colors, and the interval between the right pattern 2202e and the left pattern 2203e' can satisfy the second space condition, , The color conflict problem can be solved. In addition, the second right pattern 2202b 'and the second left pattern 2204b may have different colors, and the gap between the second right pattern 2202b' and the second left pattern 2204b may have a different color, Condition can be satisfied, and thus the color conflict problem can be solved.

도 23은 본 발명의 다른 실시예에 따른 셀의 디자인 방법(S200D)을 나타내는 흐름도이다.23 is a flowchart showing a cell design method (S200D) according to another embodiment of the present invention.

도 23을 참조하면, 본 실시예에 따른 셀의 디자인 방법(S200D)은 도 2의 단계 S200의 일 예에 대응될 수 있다. 따라서, 도 2를 참조하여 상술된 내용은 본 실시예에도 동일하게 적용될 수 있으며, 중복된 설명은 생략하기로 한다.Referring to FIG. 23, the method of designing a cell (S200D) according to the present embodiment may correspond to an example of step S200 of FIG. Therefore, the above description with reference to FIG. 2 can be similarly applied to this embodiment, and a duplicate description will be omitted.

단계 S2300에서, 제1 내지 제4 컬러들을 제1 내지 제4 패턴들에 각각 할당한다. 제1 내지 제4 컬러들은 서로 다를 수 있고, 제1 내지 제4 마스크들에 각각 대응할 수 있다. 제1 내지 제4 패턴들은 동일 레이어에 포함된 서로 다른 패턴들일 수 있다. 이하에서는, 제1 컬러가 할당된 패턴을 제1 패턴으로, 제2 컬러가 할당된 패턴을 제2 패턴으로, 제3 컬러가 할당된 패턴을 제3 패턴으로, 제4 컬러가 할당된 패턴을 제4 패턴으로 지칭하기로 한다.In step S2300, the first to fourth colors are assigned to the first to fourth patterns, respectively. The first to fourth colors may be different from each other, and may correspond to the first to fourth masks, respectively. The first to fourth patterns may be different patterns included in the same layer. Hereinafter, the pattern assigned the first color will be referred to as the first pattern, the pattern assigned the second color will be referred to as the second pattern, the pattern assigned the third color will be referred to as the third pattern, Will be referred to as a fourth pattern.

본 실시예에서, 네 개의 컬러들, 즉, 제1 내지 제4 컬러들을 이용하여 컬러 디컴포지션을 수행하므로, 제1 내지 제4 패턴들은 네 장의 마스크들을 이용하여 형성될 수 있다. 따라서, 본 실시예에 따른 제1 내지 제4 패턴들은 QPT를 이용하여 형성할 수 있다.In this embodiment, since the color decomposition is performed using the four colors, i.e., the first to fourth colors, the first to fourth patterns can be formed using four masks. Therefore, the first to fourth patterns according to the present embodiment can be formed using QPT.

단계 S2320에서, 제1 스페이스를 기초로 제1 바운더리 스페이스를 결정한다. 제1 스페이스는 동일 컬러로 할당된 패턴들 사이의 최소 간격이다. 제1 바운더리 스페이스는 제1 바운더리에 인접한 제1 패턴과 제1 바운더리 사이의 간격이다.In step S2320, the first boundary space is determined based on the first space. The first space is the minimum interval between patterns assigned in the same color. The first boundary space is the distance between the first boundary and the first pattern adjacent to the first boundary.

단계 S2340에서, 제2 스페이스를 기초로 제2 바운더리 스페이스를 제1 바운더리 스페이스와 다르게 결정한다. 제2 스페이스는 서로 다른 컬러들로 할당된 패턴들 사이의 최소 간격이다. 제2 바운더리 스페이스는 제1 바운더리에 인접한 제2 패턴과 제1 바운더리 사이의 간격이다. 본 실시예에서, 제2 바운더리 스페이스는 제1 바운더리 스페이스보다 작게 결정될 수 있다.In step S2340, based on the second space, the second boundary space is determined differently from the first boundary space. The second space is the minimum spacing between patterns assigned with different colors. The second boundary space is the distance between the first boundary and the second pattern adjacent to the first boundary. In this embodiment, the second boundary space may be determined to be smaller than the first boundary space.

단계 S2360에서, 제1 스페이스를 기초로 제3 바운더리 스페이스를 결정한다. 본 실시예에서, 제3 바운더리 스페이스는 제2 바운더리 스페이스 이상이고, 제1 바운더리 스페이스 이하일 수 있다. 단계 S2380에서, 제2 스페이스를 기초로 제4 바운더리 스페이스를 제3 바운더리 스페이스와 다르게 결정한다.
In step S2360, a third boundary space is determined based on the first space. In this embodiment, the third boundary space is equal to or greater than the second boundary space and may be equal to or smaller than the first boundary space. In step S2380, the fourth boundary space is determined differently from the third boundary space on the basis of the second space.

도 24는 도 23의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예(240)를 나타낸다.FIG. 24 shows an example 240 of an integrated circuit including a cell designed according to the method of FIG.

도 24를 참조하면, 집적 회로(240)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(2401, 2402)을 포함할 수 있다. 제1 표준 셀(2401)은 제1 컬러가 할당된 제1 패턴들(2401a, 2401b)을 포함하고, 제1 패턴(2401a)과 제1 바운더리(BD1) 사이의 간격(Bf)은 제1 패턴(2401b)과 제1 바운더리(BD1) 사이의 간격(Bf)과 동일할 수 있다. 예를 들어, 상기 간격(Bf)는 25일 수 있다. 제2 표준 셀(2402)은 제1 컬러가 할당된 제1 패턴(2402a), 제2 컬러가 할당된 제2 패턴(2402b), 제3 컬러가 할당된 제3 패턴(2402c) 및 제4 컬러가 할당된 제4 패턴(2402d)을 포함한다. 제1 패턴(2402a)과 제1 바운더리(BD1) 사이의 간격인 제1 바운더리 스페이스(B1), 제2 패턴(2402b)과 제1 바운더리(BD1) 사이의 간격인 제2 바운더리 스페이스(B2), 제3 패턴(2402c)과 제1 바운더리(BD1) 사이의 간격인 제3 바운더리 스페이스(B3) 및 제4 패턴(2402d)과 제1 바운더리(BD1) 사이의 간격인 제4 바운더리 스페이스(B4) 중 적어도 두 개는 서로 다르다. Referring to FIG. 24, the integrated circuit 240 may include first and second standard cells 2401 and 2402 disposed adjacent to each other at a first boundary BD1. The first standard cell 2401 includes first patterns 2401a and 2401b to which a first color is assigned and an interval Bf between the first pattern 2401a and the first boundary BD1 includes a first pattern 2401a, (Bf) between the second boundary (2401b) and the first boundary (BD1). For example, the interval Bf may be 25. The second standard cell 2402 includes a first pattern 2402a assigned a first color, a second pattern 2402b assigned a second color, a third pattern 2402c assigned a third color, And a fourth pattern 2402d to which the fourth pattern 2402d is assigned. A first boundary space B1 and a second boundary space B2 which are spaces between the first pattern 2402a and the first boundary BD1 and between the second pattern 2402b and the first boundary BD1, The third boundary space B3 and the fourth boundary space B4 that is the interval between the fourth pattern 2402d and the first boundary BD1 that are the gaps between the third pattern 2402c and the first boundary BD1 At least two are different.

본 실시예에 따르면, 제2 바운더리 스페이스(B2)는 제1 바운더리 스페이스(B1)보다 작게 결정될 수 있다. 예를 들어, 제1 바운더리 스페이스(B1)는 75이고, 제1 바운더리 스페이스(B2)는 25일 수 있다. 본 실시예에 따르면, 제3 바운더리 스페이스(B3)는 제4 바운더리 스페이스(B4)와 서로 다르게 결정될 수 있다. 제3 및 제4 바운더리 스페이스들(B3, B4)은 제2 바운더리 스페이스(B2) 이상이고, 제1 바운더리 스페이스(B1) 이하로 결정될 수 있다. 일 실시예예서, 제4 바운더리 스페이스(B4)는 제3 바운더리 스페이스(B3)보다 크게 결정될 수 있다. 예를 들어, 제3 바운더리 스페이스(B3)는 25이고, 제4 바운더리 스페이스(B4)는 75일 수 있다.According to the present embodiment, the second boundary space B2 can be determined to be smaller than the first boundary space B1. For example, the first boundary space B1 may be 75, and the first boundary space B2 may be 25. According to the present embodiment, the third boundary space B3 can be determined differently from the fourth boundary space B4. The third and fourth boundary spaces B3 and B4 are equal to or greater than the second boundary space B2 and can be determined to be equal to or smaller than the first boundary space B1. In one embodiment, the fourth boundary space B4 may be determined to be larger than the third boundary space B3. For example, the third boundary space B3 may be 25, and the fourth boundary space B4 may be 75.

본 실시예에 따르면, 제1 바운더리(BD1)의 양 옆에 배치된, 동일한 컬러를 가지는 제1 패턴들(2401a, 2402a) 사이의 간격은 100일 수 있는바, 제1 스페이스 조건을 만족할 수 있다. 또한, 제1 바운더리(BD1)의 양 옆에 배치된, 서로 다른 컬러를 가지는 제1 패턴(2401b)과 제2 패턴(2402b) 사이의 간격은 50일 수 있는바, 제2 스페이스 조건을 만족할 수 있다.
According to the present embodiment, the interval between the first patterns 2401a and 2402a having the same color disposed on both sides of the first boundary BD1 can be 100, and the first space condition can be satisfied . In addition, the interval between the first pattern 2401b and the second pattern 2402b having different colors disposed on both sides of the first boundary BD1 may be 50, and the second space condition have.

도 25는 도 23의 방법에 따라 디자인된 셀을 포함하는 집적 회로에 컬러 인버팅 동작을 적용한 일 예를 나타낸다.25 illustrates an example of applying a color inversion operation to an integrated circuit including a cell designed according to the method of FIG.

도 25를 참조하면, 집적 회로(251)는 제1 방향(DR1)을 따라 배치되는 제1 내지 제4 표준 셀들(2501 내지 2504)을 포함할 수 있다. 제1 표준 셀(2501)은 제1 내지 제4 좌측 패턴들(2501a 내지 2501d) 및 우측 패턴(2501e)을 포함할 수 있다. 제1 및 제3 좌측 패턴들(2501a, 2501c)의 바운더리 스페이스들(B2, B3)은 서로 동일(예를 들어, 25)할 수 있다. 제2 및 제4 좌측 패턴들(2501b, 2501d)의 바운더리 스페이스들(B1, B4)은 서로 동일(예를 들어, 75)하며, 제1 및 제3 좌측 패턴들(2501a, 2501c)의 바운더리 스페이스(B2, B3)보다 클 수 있다. 우측 패턴(2501e)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1 내지 B4) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다.Referring to FIG. 25, the integrated circuit 251 may include first to fourth standard cells 2501 to 2504 arranged along a first direction DR1. The first standard cell 2501 may include first through fourth left patterns 2501a through 2501d and a right pattern 2501e. Boundary spaces B2 and B3 of the first and third left patterns 2501a and 2501c may be the same (for example, 25). The boundary spaces B1 and B4 of the second and fourth left patterns 2501b and 2501d are the same (for example, 75) and the boundary spaces of the first and third left patterns 2501a and 2501c (B2, B3). The boundary space Bf of the right pattern 2501e may be equal to or larger than the minimum value of the left boundary spaces B1 to B4 and may be 25, for example.

제2 표준 셀(2502)은 제1 내지 제4 좌측 패턴들(2502a 내지 2502d) 및 우측 패턴(2502e)을 포함할 수 있다. 제2 및 제4 좌측 패턴(2502b, 2502d)의 바운더리 스페이스(B2, B3)는 서로 동일(예를 들어, 25)할 수 있다. 제1 및 제3 좌측 패턴들(2502a, 2502c)의 바운더리 스페이스(B1, B4) 는 서로 동일(예를 들어, 75)하고, 제2 및 제4 좌측 패턴들(2502b, 2502d)의 바운더리 스페이스(B2, B3)보다 클 수 있다. 우측 패턴(2502e)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1 내지 B4) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The second standard cell 2502 may include first through fourth left patterns 2502a through 2502d and a right pattern 2502e. The boundary spaces B2 and B3 of the second and fourth left patterns 2502b and 2502d may be the same (for example, 25). The boundary spaces B1 and B4 of the first and third left patterns 2502a and 2502c are equal to each other (for example, 75) and the boundary spaces of the second and fourth left patterns 2502b and 2502d B2, B3). The boundary space Bf of the right pattern 2502e may be equal to or greater than the minimum of the left boundary spaces B1 to B4 and may be, for example, 25.

이때, 우측 패턴(2501e)과 제2 좌측 패턴(2502b)은 다른 컬러를 가지므로, 우측 패턴(2501e)과 제2 좌측 패턴(2502b) 사이의 간격은 제2 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(2501e)과 제2 좌측 패턴(2502b) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. 또한, 우측 패턴(2501e)과 제1 좌측 패턴(2502a)은 동일한 컬러를 가지므로, 우측 패턴(2501e)과 제1 좌측 패턴(2502a) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(2501e)과 제1 좌측 패턴(2502a) 사이의 간격은 100일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다.At this time, since the right pattern 2501e and the second left pattern 2502b have different colors, the gap between the right pattern 2501e and the second left pattern 2502b must satisfy the second space condition. In this example, since the interval between the right pattern 2501e and the second left pattern 2502b can be 50, the first space condition can be satisfied. Since the right pattern 2501e and the first left pattern 2502a have the same color, the gap between the right pattern 2501e and the first left pattern 2502a must satisfy the first space condition. In this example, since the interval between the right pattern 2501e and the first left pattern 2502a can be 100, the first space condition can be satisfied.

제3 표준 셀(2503)은 제1 내지 제4 우측 패턴들(2503a 내지 2503d) 및 좌측 패턴(2503e)을 포함할 수 있다. 제2 및 제4 우측 패턴들(2503b, 2503d)의 바운더리 스페이스들(B2, B3)은 서로 동일(예를 들어, 25)할 수 있다. 제1 및 제3 우측 패턴들(2503a, 2503c)의 바운더리 스페이스(B1, B4)는 서로 동일(예를 들어, 75)하고, 제2 및 제4 우측 패턴들(2503b, 2503d)의 바운더리 스페이스(B2, B4)보다 클 수 있다. 좌측 패턴(2503e)의 바운더리 스페이스(B3)는 우측 바운더리 스페이스들(B1 내지 B4) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The third standard cell 2503 may include first through fourth right patterns 2503a through 2503d and a left pattern 2503e. The boundary spaces B2 and B3 of the second and fourth right patterns 2503b and 2503d may be the same (for example, 25). The boundary spaces B1 and B4 of the first and third right patterns 2503a and 2503c are equal to each other (for example, 75) and the boundary spaces of the second and fourth right patterns 2503b and 2503d B2, B4). The boundary space B3 of the left pattern 2503e may be equal to or larger than a minimum value of the right boundary spaces B1 to B4, for example, 25.

이때, 우측 패턴(2502e)과 좌측 패턴(2503e)은 동일 컬러를 가지므로, 우측 패턴(2502e)과 좌측 패턴(2503e) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 우측 패턴(2502e)과 좌측 패턴(2503e) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 우측 패턴(2502e)과 좌측 패턴(2503e) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the right pattern 2502e and the left pattern 2503e have the same color, the gap between the right pattern 2502e and the left pattern 2503e must satisfy the first space condition. In this example, since the interval between the right pattern 2502e and the left pattern 2503e may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the right pattern 2502e and the left pattern 2503e.

제4 표준 셀(2504)은 제1 내지 제4 좌측 패턴들(2504a 내지 2504d) 및 우측 패턴(2504e)을 포함할수 있다. 제2 및 제4 좌측 패턴(2504b, 2504d)의 바운더리 스페이스들(B2. B3)은 서로 동일(예를 들어, 25)할 수 있다. 제1 및 제3 좌측 패턴들(2504a, 2504c)의 바운더리 스페이스(B1, B4)는 서로 동일(예를 들어, 75)하고, 제2 및 제4 좌측 패턴들(2504b, 2504d)의 바운더리 스페이스(B2, B3)보다 클 수 있다. 우측 패턴(2504e)의 바운더리 스페이스(Bf)는 좌측 바운더리 스페이스들(B1 내지 B4) 중 최소 값 이상일 수 있으며, 예를 들어, 25일 수 있다. The fourth standard cell 2504 may include first through fourth left patterns 2504a through 2504d and a right pattern 2504e. The boundary spaces B2. B3 of the second and fourth left patterns 2504b and 2504d may be the same (for example, 25). The boundary spaces B1 and B4 of the first and third left patterns 2504a and 2504c are equal to each other (for example, 75) and the boundary spaces of the second and fourth left patterns 2504b and 2504d B2, B3). The boundary space Bf of the right pattern 2504e may be equal to or greater than the minimum of the left boundary spaces B1 to B4 and may be 25, for example.

이때, 제2 우측 패턴(2503b)과 제2 좌측 패턴(2504b)은 동일한 컬러를 가지므로, 제2 우측 패턴(2503b)과 제2 좌측 패턴(2504b) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제2 우측 패턴(2503b)과 제2 좌측 패턴(2504b) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족하지 않는다. 따라서, 제2 우측 패턴(2503b)과 제2 좌측 패턴(2504b) 사이에서 컬러 컨플릭트 문제가 발생할 수 있다.At this time, since the second right pattern 2503b and the second left pattern 2504b have the same color, the interval between the second right pattern 2503b and the second left pattern 2504b must satisfy the first space condition do. In this example, since the interval between the second right pattern 2503b and the second left pattern 2504b may be 50, the first space condition is not satisfied. Therefore, a color conflict problem may occur between the second right pattern 2503b and the second left pattern 2504b.

또한, 제4 우측 패턴(2503d)과 제4 좌측 패턴(2504d)은 동일한 컬러를 가지므로, 제4 우측 패턴(2503d)과 제4 좌측 패턴(2504d) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제4 우측 패턴(2503d)과 제4 좌측 패턴(2504d) 사이의 간격은 50일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. Since the fourth right pattern 2503d and the fourth left pattern 2504d have the same color, the interval between the fourth right pattern 2503d and the fourth left pattern 2504d must satisfy the first space condition do. In this example, since the interval between the fourth right pattern 2503d and the fourth left pattern 2504d may be 50, the first space condition can be satisfied.

한편, 제3 우측 패턴(2503c)과 제4 좌측 패턴(2504c)은 동일한 컬러를 가지므로, 제3 우측 패턴(2503c)과 제4 좌측 패턴(2504c) 사이의 간격은 제1 스페이스 조건을 만족해야 한다. 본 예에서, 제3 우측 패턴(2503c)과 제4 좌측 패턴(2504c) 사이의 간격은 150일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다. 마찬가지로, 제1 우측 패턴(2503a)과 제1 좌측 패턴(2504a) 사이의 간격은 150일 수 있으므로, 제1 스페이스 조건을 만족할 수 있다.On the other hand, since the third right pattern 2503c and the fourth left pattern 2504c have the same color, the interval between the third right pattern 2503c and the fourth left pattern 2504c must satisfy the first space condition do. In this example, since the interval between the third right pattern 2503c and the fourth left pattern 2504c can be 150, the first space condition can be satisfied. Similarly, since the interval between the first right pattern 2503a and the first left pattern 2504a can be 150, the first space condition can be satisfied.

집적 회로(252)는 제2 표준 셀(2502)과 제3 표준 셀(2503) 사이의 컬러 컨플릭트 문제 및 제3 표준 셀(2503)과 제4 표준 셀(2504) 사이의 컬러 컨플릭트 문제를 해결하기 위해, 제3 표준 셀(2503)에 대해 컬러 인버팅 동작을 수행할 수 있다. 본 실시예에서, 제1 컬러와 제2 컬러 사이에서 컬러 인버팅 동작을 수행할 수 있고, 제3 컬러와 제4 컬러 사이에서 컬러 인버팅 동작을 수행할 수 있다. The integrated circuit 252 may be used to solve the color conflict problem between the second standard cell 2502 and the third standard cell 2503 and the color conflict problem between the third standard cell 2503 and the fourth standard cell 2504. [ , It is possible to perform a color inversion operation on the third standard cell 2503. In this embodiment, a color inversion operation can be performed between the first color and the second color, and a color inversion operation can be performed between the third color and the fourth color.

이에 따라, 좌측 패턴(2503e') 및 제2 우측 패턴(2503b')은 제2 컬러에서 제1 컬러로 변경될 수 있고, 제1 좌측 패턴(2503a')은 제1 컬러에서 제2 컬러로 변경될 수 있다. 또한, 제3 우측 패턴(2503c')은 제3 컬러에서 제4 컬러로 변경될 수 있고, 제4 우측 패턴(2503d')은 제4 컬러에서 제3 컬러로 변경될 수 있다.Accordingly, the left pattern 2503e 'and the second right pattern 2503b' may be changed from the second color to the first color, and the first left pattern 2503a 'may be changed from the first color to the second color . Also, the third right pattern 2503c 'may be changed from the third color to the fourth color, and the fourth right pattern 2503d' may be changed from the fourth color to the third color.

이로써, 우측 패턴(2502e)과 좌측 패턴(2503e')은 서로 다른 컬러를 가질 수 있고, 우측 패턴(2502e)과 좌측 패턴(2503e') 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다. 또한, 제2 우측 패턴(2502b')과 제2 좌측 패턴(2504b)은 서로 다른 컬러를 가질 수 있고, 제2 우측 패턴(2502b')과 제2 좌측 패턴(2504b) 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다. 나아가, 제4 우측 패턴(2502d')과 제4 좌측 패턴(2504d)은 서로 다른 컬러를 가질 수 있고, 제4 우측 패턴(2502d')과 제4 좌측 패턴(2504d) 사이의 간격은 제2 스페이스 조건을 만족할 수 있고, 이에 따라, 컬러 컨플릭트 문제를 해결할 수 있다.
Thus, the right pattern 2502e and the left pattern 2503e 'can have different colors, and the interval between the right pattern 2502e and the left pattern 2503e' can satisfy the second space condition, , The color conflict problem can be solved. In addition, the second right pattern 2502b 'and the second left pattern 2504b may have different colors, and the space between the second right pattern 2502b' and the second left pattern 2504b may have a different color, Condition can be satisfied, and thus the color conflict problem can be solved. Further, the fourth right pattern 2502d 'and the fourth left pattern 2504d may have different colors, and the interval between the fourth right pattern 2502d' and the fourth left pattern 2504d may be different from the second space Condition can be satisfied, and thus the color conflict problem can be solved.

도 26은 본 발명의 실시예들에 따라 디자인된 셀을 포함하는 집적 회로의 레이아웃의 일 예(260)를 나타낸다.Figure 26 illustrates an example of a layout 260 of an integrated circuit including cells designed in accordance with embodiments of the present invention.

도 26을 참조하면, 집적 회로(260)는 제1 바운더리(BD1)에서 인접한 제1 및 제2 표준 셀들(261, 262)을 포함할 수 있다. 제1 표준 셀(261)은 제1 컬러가 할당된 제1 패턴(2611)을 포함하고, 제2 표준 셀(262)은 제1 컬러가 할당된 제1 패턴(2612a) 및 제2 컬러가 할당된 제2 패턴(2612b)을 포함할 수 있다. 이때, 제1 및 제2 패턴들(2611, 2612a, 2612b)은 동일 레이어를 구성하는 패턴들일 수 있다. 본 실시예에서, 제1 컬러가 할당된 제1 패턴(2611)과 제1 패턴(2612a) 사이의 간격은, 제1 스페이스(S1) 이상일 수 있다.Referring to FIG. 26, the integrated circuit 260 may include adjacent first and second standard cells 261, 262 at a first boundary BD1. The first standard cell 261 includes a first pattern 2611 to which a first color is allocated and the second standard cell 262 includes a first pattern 2612a to which a first color is allocated and a second pattern And a second pattern 2612b. At this time, the first and second patterns 2611, 2612a and 2612b may be patterns constituting the same layer. In this embodiment, the interval between the first pattern 2611 and the first pattern 2612a to which the first color is allocated may be equal to or larger than the first space S1.

또한, 제2 표준 셀(262)은 액티브 영역에 전기적으로 연결되는 컨택들(2622)을 더 포함할 수 있다. 일 예에서, 제1 및 제2 패턴들(2611, 2612a, 2612b)은 컨택들(2622)과 다른 레이어로 형성될 수 있다. 예를 들어, 제1 및 제2 패턴들(2611, 2612a, 2612b)은 컨택들(2622)의 상부에 형성될 수 있다. 나아가, 제2 표준 셀(262)은 제1 및 제2 전원 라인들(VDD, VSS)을 더 포함할 수 있고, 제1 및 제2 전원 라인들(VDD, VSS)의 연장 방향은 제1 바운더리(BD1)에 대해 실질적으로 수직일 수 있다.
In addition, the second standard cell 262 may further include contacts 2622 electrically connected to the active area. In one example, the first and second patterns 2611, 2612a, 2612b may be formed in a different layer from the contacts 2622. [ For example, the first and second patterns 2611, 2612a, 2612b may be formed on top of the contacts 2622. Further, the second standard cell 262 may further include first and second power supply lines VDD and VSS, and the extending direction of the first and second power supply lines VDD and VSS may be a first boundary RTI ID = 0.0 > BD1. &Lt; / RTI >

도 27은 본 발명의 다른 실시예에 따른 집적 회로의 레이아웃 설계 방법을 나타내는 흐름도이다.27 is a flowchart showing a layout design method of an integrated circuit according to another embodiment of the present invention.

도 27을 참조하면, 본 실시예에 따른 집적 회로의 레이아웃 설계 방법은 도 1의 단계 S10의 일 예에 대응될 수 있다. 따라서, 도 1을 참조하여 상술된 내용은 본 실시예에도 동일하게 적용될 수 있으며, 중복된 설명은 생략하기로 한다.Referring to FIG. 27, the layout designing method of the integrated circuit according to the present embodiment may correspond to an example of step S10 of FIG. Therefore, the above description with reference to FIG. 1 can be applied to this embodiment as well, and a duplicated description will be omitted.

단계 S2700에서, 제1 바운더리에 인접한 제1 구역에서, 제1 스페이스 조건을 만족하는 제1 컬러리스 패턴들을 포함하는 제1 셀을 디자인한다. 여기서, 제1 구역은 셀의 디자인 단계에서 생성된 가상 공간(virtual space)일 수 있다. 본 실시예에 따르면, 제1 구역 내에는 서로 다른 컬러를 갖는 패턴들이 생성되지 못하도록 강제할 수 있다. In step S2700, in a first zone adjacent to the first boundary, a first cell including first colorless patterns satisfying a first space condition is designed. Here, the first zone may be a virtual space generated at the design stage of the cell. According to the present embodiment, it is possible to prevent patterns having different colors from being generated in the first zone.

단계 S2720에서, 제1 및 제2 셀들이 제1 바운더리에서 인접하도록 제1 및 제2 셀들을 배치한다. 구체적으로, 제1 셀을 먼저 배치하고, 배치 방향에 따라, 제1 셀의 제1 바운더리에 인접하게 제2 셀을 배치할 수 있다. 단계 S2720은 도 1의 단계 S13의 일 예일 수 있다. 여기서, 제2 셀은 표준 셀 라이브러리에 저장된 임의의 셀일 수 있다.In step S2720, the first and second cells are arranged such that the first and second cells are adjacent to each other at the first boundary. Specifically, the first cell may be disposed first, and the second cell may be disposed adjacent to the first boundary of the first cell, depending on the placement direction. Step S2720 may be an example of step S13 in Fig. Here, the second cell may be any cell stored in the standard cell library.

일 실시예에서, 제2 셀은 단계 S2700에 따라 설계된 셀일 수 있다. 구체적으로, 제2 셀의 일 바운더리에 인접한 구역에서, 제1 스페이스를 만족하는 컬러리스 패턴들이 배치될 수 있다. 다른 실시예에서, 제2 셀은 단계 S2700에 따라 설계되지 않은 셀일 수 있다. 구체적으로, 제2 셀의 일 바운더리에 인접한 구역에서, 제1 스페이스를 만족하지 않는 컬러리스 패턴들이 배치될 수도 있다.In one embodiment, the second cell may be a cell designed according to step S2700. Specifically, in a region adjacent to one boundary of the second cell, colorless patterns satisfying the first space can be arranged. In another embodiment, the second cell may be a cell not designed according to step S2700. Specifically, in a region adjacent to one boundary of the second cell, colorless patterns that do not satisfy the first space may be arranged.

단계 S2740에서, 제1 컬러리스 패턴들에 동일한 컬러를 할당한다. 이와 같이, 본 실시예에 따르면, 셀의 디자인 단계에서 제1 구역 내에 생성된 제1 컬러리스 패턴들의 경우, 셀들의 배치 단계 이후에, 서로 다른 컬러들이 할당되지 못하며, 동일한 컬러가 할당될 수 있다. 이처럼 제1 컬러리스 패턴들은 나중에 동일한 컬러가 할당될 수 있으므로, 제1 구역 내의 임의의 두 개의 제1 컬러리스 패턴들 사이의 간격은 제1 스페이스 이상일 수 있다. 일 실시예에서, 제1 셀을 디자인하는 단계는, 제1 구역에서 제1 컬러리스 패턴들과 동일 레벨의, 다른 컬러를 갖는 패턴은 포함하지 않도록 제1 셀을 디자인할 수 있다.
In step S2740, the same color is assigned to the first colorless patterns. As such, according to the present embodiment, in the case of the first colorless patterns generated in the first region in the design stage of the cell, after the arrangement stage of the cells, different colors are not assigned and the same color can be assigned . As such, the first colorless patterns may later be assigned the same color, so that the spacing between any two first colorless patterns in the first region may be greater than or equal to the first space. In one embodiment, designing the first cell may design the first cell such that it does not include a pattern having the same level as the first colorless patterns in the first region, and a different color.

도 28은 컬러리스 패턴들에 대해 컬러를 할당하는 방법을 나타낸다.28 shows a method of assigning colors to colorless patterns.

도 28을 참조하면, 집적 회로(280)는 제1 바운더리(BD1)에 인접하게 배치된 제1 및 제2 표준 셀들(281, 282)을 포함할 수 있다. 집적 회로(280)는 제1 표준 셀(281)은 컬러가 할당되지 않은 컬러리스 패턴들(281a 내지 281c)을 포함하고, 제2 표준 셀(282)은 컬러가 할당되지 않은 컬러리스 패턴들(282a, 282c)을 포함할 수 있다.28, the integrated circuit 280 may include first and second standard cells 281, 282 disposed adjacent a first boundary BD1. The integrated circuit 280 includes a first standard cell 281 that includes colorless patterns 281a through 281c that are not assigned a color and a second standard cell 282 that includes colorless patterns 282a, 282c.

일 실시예에서, 컬러리스 패턴들(281a 내지 281c, 282a, 282c)은 비아 플러그에 대응할 수 있다. 예를 들어, 컬러리스 패턴들(281a 내지 281c, 282a, 282c)은 컨택과 제1 메탈 레이어를 연결하는 비아 플러그들일 수 있다. 다른 예에서, 컬러리스 패턴들(281a 내지 281c, 282a, 282c)은 제1 메탈 레이어와 제2 메탈 레이어를 연결하는 비아 플러그들일 수 있다.In one embodiment, the colorless patterns 281a through 281c, 282a 282c may correspond to via plugs. For example, the colorless patterns 281a through 281c, 282a and 282c may be via plugs connecting the contact and the first metal layer. In another example, the colorless patterns 281a through 281c, 282a and 282c may be via plugs connecting the first metal layer and the second metal layer.

제1 및 제2 표준 셀들(281, 282)의 배치가 완료된 이후의 임의의 단계에서, 컬러리스 패턴들(281a 내지 281c, 282a, 282c)에 컬러들을 할당하는 컬러링 작업이 수행될 수 있다. 예를 들어, DRC(Design Rule Check) 단계에서 컬러링 작업을 수행할 수 있다. 집적 회로(281)는 제1 및 제2 표준 셀들(281', 282')을 포함하는데, 제1 및 제2 표준 셀들(281', 282')은 컬러리스 패턴들(281a 내지 281c, 282a, 282c)에 컬러들을 할당하는 컬러링 작업이 수행된 결과이다.A coloring operation may be performed to assign colors to the colorless patterns 281a to 281c, 282a and 282c at any stage after the placement of the first and second standard cells 281 and 282 is completed. For example, a coloring operation can be performed in a DRC (Design Rule Check) step. The integrated circuit 281 includes first and second standard cells 281 'and 282', wherein the first and second standard cells 281 'and 282' are connected to the colorless patterns 281a to 281c, 282a, &Lt; / RTI > 282c.

예를 들어, 컬러링 작업에 의해, 컬러리스 패턴들(281a, 282a)에 제1 컬러가 할당될 수 있고, 이에 따라, 컬러리스 패턴들(281a, 282a)은 제1 패턴들(281a', 282a')이라고 지칭할 수 있다. 또한, 컬러링 작업에 의해, 컬러리스 패턴(281b)에 제2 컬러가 할당될 수 있고, 이에 따라, 컬러리스 패턴(281b)은 제2 패턴(281b')이라고 지칭할 수 있다. 나아가, 컬러링 작업에 의해, 컬러리스 패턴(281c)에 제3 컬러가 할당될 수 있고, 이에 따라, 컬러리스 패턴(281c)은 제3 패턴(281c')이라고 지칭할 수 있다.
For example, a coloring operation may assign a first color to the colorless patterns 281a and 282a, so that the colorless patterns 281a and 282a are arranged in the first patterns 281a 'and 282a '). In addition, by the coloring operation, the second color can be assigned to the colorless pattern 281b, and accordingly, the colorless pattern 281b can be referred to as the second pattern 281b '. Further, by the coloring operation, the third color can be assigned to the colorless pattern 281c, and accordingly, the colorless pattern 281c can be referred to as the third pattern 281c '.

도 29는 네 개의 컬러리스 패턴들에 대해 세 개의 컬러를 할당하는 일 예를 나타낸다.FIG. 29 shows an example of assigning three colors to four colorless patterns.

도 29를 참조하면, 집적 회로(290)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(291, 292)을 포함할 수 있다. 제1 바운더리(BD1)에 대해 실질적인 수직한 상부 바운더리(BD_U)에 평행하게 제1 전원 라인(VDD)이 배치될 수 있고, 제1 바운더리(BD1)에 대해 실질적으로 수직인 하부 바운더리(BD_L)에 평행하게 제2 전원 라인(VSS)이 배치될 수 있다. 29, the integrated circuit 290 may include first and second standard cells 291 and 292 disposed adjacent to each other at a first boundary BD1. The first power supply line VDD may be arranged substantially parallel to the substantially vertical upper boundary BD_U with respect to the first boundary BD1 and the first power supply line VDD may be disposed on the lower boundary BD_L that is substantially perpendicular to the first boundary BD1 The second power supply line VSS may be arranged in parallel.

제1 표준 셀(291)은 제1 바운더리(BD1)에 인접한 패턴들(291a, 291b)을 포함할 수 있다. 표준 셀 라이브러리에 저장된 제1 표준 셀(291)에서, 즉, 배치 단계가 수행되기 전 또는 배치 단계가 수행된 직후에, 패턴들(291a, 291b)은 컬러리스 패턴들일 수 있다. 제2 표준 셀(292)은 제1 바운더리(BD1)에 인접한 패턴들(292a, 292b)을 포함할 수 있다. 표준 셀 라이브러리에 저장된 제2 표준 셀(292)에서, 즉, 배치 단계가 수행되기 전 또는 배치 단계가 수행된 직후에, 패턴들(292a, 292b)은 컬러리스 패턴들일 수 있다.The first standard cell 291 may include patterns 291a and 291b adjacent to the first boundary BD1. Patterns 291a and 291b may be colorless patterns in a first standard cell 291 stored in a standard cell library, i.e., before or after a placement step is performed. The second standard cell 292 may include patterns 292a, 292b adjacent to the first boundary BD1. Patterns 292a and 292b may be colorless patterns in a second standard cell 292 stored in a standard cell library, i.e., before or after a placement step is performed.

만약 제1 바운더리(BD1)에 인접한 네 개의 패턴들(291a, 291b, 292a, 292b)을 형성하기 위하여, 세 장의 마스크들을 사용할 경우, 네 개의 패턴들(291a, 291b, 292a, 292b)에 대해 세 개의 컬러들을 할당해야 한다. 이에 따라, 네 개의 패턴들(291a, 291b, 292a, 292b) 중 두 개는 서로 동일한 컬러가 할당된다. 이때, 동일한 컬러가 할당된 임의의 두 개의 패턴들은 제1 스페이스 조건을 만족해야 하므로, 셀 레벨에서는 발생하지 않은 컬러 컨플릭트 문제가 칩 레벨에서 발생할 수 있다.If three masks are used to form the four patterns 291a, 291b, 292a, 292b adjacent to the first boundary BD1, three patterns 291a, 291b, 292a, 292b Must be assigned. Accordingly, two of the four patterns 291a, 291b, 292a, and 292b are assigned the same color to each other. At this time, any two patterns to which the same color is assigned must satisfy the first space condition, so that a color conflict problem that does not occur at the cell level may occur at the chip level.

예를 들어, 패턴(291a)에 제1 컬러를 할당하고, 패턴(292a)에 제2 컬러를 할당하고, 패턴(291b)에 제3 컬러를 할당한다면, 패턴(292b)은 제1 내지 제3 컬러들 중 하나를 할당해야 한다. 이때, 패턴(292b)은 동일 컬러가 할당된 패턴에 대해 제1 스페이스 조건을 만족해야 하므로, 제1 표준 셀(291)과 제2 표준 셀(292) 사이에 일정 간격을 확보하기 위하여, 제2 표준 셀(292)을 제1 표준 셀(291)로부터 일정 간격만큼 이격되도록 배치할 수 있다. 이에 따라, 집적 회로(290)의 면적이 증가하게 될 수 있으므로, 공간의 효율성이 감소할 수 있다.
For example, if a first color is assigned to the pattern 291a, a second color is assigned to the pattern 292a, and a third color is assigned to the pattern 291b, the pattern 292b is divided into the first through third You must assign one of the colors. At this time, since the pattern 292b must satisfy the first space condition for the pattern assigned the same color, in order to secure a certain interval between the first standard cell 291 and the second standard cell 292, The standard cell 292 may be spaced apart from the first standard cell 291 by a predetermined distance. Thus, the area of the integrated circuit 290 can be increased, so that the efficiency of the space can be reduced.

도 30은 도 27의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예(300)를 나타낸다.FIG. 30 shows an example of an integrated circuit 300 including a cell designed in accordance with the method of FIG.

도 30을 참조하면, 집적 회로(300)는 제1 바운더리(BD1)에서 인접하게 배치된 제1 및 제2 표준 셀들(301, 302)을 포함할 수 있다. 제1 바운더리(BD1)에 대해 실질적인 수직한 상부 바운더리(BD_U)에 평행하게 제1 전원 라인(VDD)이 배치될 수 있고, 제1 바운더리(BD1)에 대해 실질적으로 수직인 하부 바운더리(BD_L)에 평행하게 제2 전원 라인(VSS)이 배치될 수 있다. Referring to FIG. 30, the integrated circuit 300 may include first and second standard cells 301 and 302 disposed adjacent to each other at a first boundary BD1. The first power supply line VDD may be arranged substantially parallel to the substantially vertical upper boundary BD_U with respect to the first boundary BD1 and the first power supply line VDD may be disposed on the lower boundary BD_L that is substantially perpendicular to the first boundary BD1 The second power supply line VSS may be arranged in parallel.

본 실시예에 따르면, 제1 표준 셀(301)은 제1 바운더리(BD1)에 인접한 제1 구역(FZ)을 가질 수 있고, 제1 구역(FZ)에는 제1 및 제2 패턴들(301a, 301b)이 배치될 수 있다. 이때, 제1 패턴(301a)과 제2 패턴(301b) 사이의 간격은 제1 스페이스(S1) 이상일 수 있다. 따라서, 컬러링 작업이 수행된 후에, 제1 및 제2 패턴들(301a, 301b)에 동일한 컬러가 할당되더라도 제1 및 제2 패턴들(301a, 301b) 사이에는 컬러 컨플릭트 문제가 발생하지 않을 수 있다.According to the present embodiment, the first standard cell 301 may have a first zone FZ adjacent to the first boundary BD1 and the first zone FZ may have the first and second patterns 301a, 301b may be disposed. At this time, the interval between the first pattern 301a and the second pattern 301b may be equal to or larger than the first space S1. Therefore, even after the coloring operation is performed, even if the same color is assigned to the first and second patterns 301a and 301b, a color conflict problem may not occur between the first and second patterns 301a and 301b .

한편, 제2 표준 셀(302)은 제1 바운더리(BD1)에 인접한 제1 및 제2 패턴들(302a, 302b)을 포함할 수 있고, 제1 패턴(302a)과 제2 패턴(302b) 사이의 간격은 제2 스페이스 이상으로 결정될 수 있다. 이에 따라, 네 개의 패턴들(301a, 301b, 302a, 302b)에 대해 세 개의 컬러들을 할당하더라도, 네 개의 패턴들(301a, 301b, 302a, 302b) 사이에서 컬러 컨플릭트 문제가 발생하지 않을 수 있다.
The second standard cell 302 may include first and second patterns 302a and 302b adjacent to the first boundary BD1 and may be disposed between the first pattern 302a and the second pattern 302b. May be determined to be equal to or larger than the second space. Thus, even if three colors are assigned to the four patterns 301a, 301b, 302a, and 302b, a color conflict problem may not occur between the four patterns 301a, 301b, 302a, and 302b.

도 31은 본 발명의 다른 실시예에 따른 집적 회로의 레이아웃 설계 방법을 나타내는 흐름도이다.31 is a flowchart showing a layout design method of an integrated circuit according to another embodiment of the present invention.

도 31을 참조하면, 본 실시예에 따른 집적 회로의 레이아웃 설계 방법은 도 1의 단계 S10의 일 예에 대응될 수 있다. 따라서, 도 1을 참조하여 상술된 내용은 본 실시예에도 동일하게 적용될 수 있으며, 중복된 설명은 생략하기로 한다. 또한, 본 실시예에 다른 집적 회로의 레이아웃 설계 방법은 도 27의 변형 실시예일 수 있다. 따라서, 도 27을 참조하여 상술된 내용은 본 실시예에도 적용될 수 있으며, 중복된 설명은 생략하기로 한다.Referring to FIG. 31, a layout designing method of an integrated circuit according to this embodiment may correspond to an example of step S10 of FIG. Therefore, the above description with reference to FIG. 1 can be applied to this embodiment as well, and a duplicated description will be omitted. Further, the layout designing method of the integrated circuit according to the present embodiment may be a modified embodiment of Fig. Therefore, the above description with reference to FIG. 27 can be applied to this embodiment, and a duplicated description will be omitted.

단계 S3100에서, 제1 바운더리에 인접한 제1 구역에 배치되고 제1 스페이스 조건을 만족하는 제1 컬러리스 패턴들 및 제2 바운더리에 인접한 제2 구역에 배치되고 제2 스페이스 조건을 만족하는 제2 컬러리스 패턴들을 포함하는 제1 셀을 디자인한다. 여기서, 제1 및 제2 구역들은 셀의 디자인 단계에서 생성된 가상 공간일 수 있다. 본 실시예에 따르면, 제1 구역 내에 서로 다른 컬러를 갖는 패턴들이 생성되지 못하도록 강제할 수 있다. 마찬가지로, 제2 구역 내에 서로 다른 컬러를 갖는 패턴들이 생성되지 못하도록 강제할 수 있다.In step S3100, the first colorless patterns disposed in the first region adjacent to the first boundary and satisfying the first space condition and the second colorless patterns disposed in the second region adjacent to the second boundary and satisfying the second space condition, Designing a first cell including lease patterns. Here, the first and second zones may be virtual spaces generated at the design stage of the cell. According to the present embodiment, it is possible to prevent patterns having different colors from being generated in the first region. Likewise, it is possible to force patterns in the second region not to have different colors.

단계 S3120에서, 제1 및 제2 셀들이 제1 바운더리에서 인접하도록 제1 및 제2 셀들을 배치한다. 구체적으로, 제1 셀을 먼저 배치하고, 배치 방향에 따라, 제1 셀의 제1 바운더리에 인접하게 제2 셀을 배치할 수 있다. 단계 S3120은 도 1의 단계 S13의 일 예일 수 있다. 여기서, 제2 셀은 표준 셀 라이브러리에 저장된 임의의 셀일 수 있다.In step S3120, the first and second cells are arranged such that the first and second cells are adjacent to each other at the first boundary. Specifically, the first cell may be disposed first, and the second cell may be disposed adjacent to the first boundary of the first cell, depending on the placement direction. Step S3120 may be an example of step S13 in Fig. Here, the second cell may be any cell stored in the standard cell library.

단계 S3140에서, 제1 컬러리스 패턴들 및 제2 컬러리스 패턴들에 제1 컬러 및 제2 컬러를 각각 할당한다. 일 실시예에서, 제1 컬러 및 제2 컬러는 동일할 수 있다. 다른 실시예에서, 제1 컬러와 제2 컬러는 서로 다를 수 있다.In step S3140, the first color lease patterns and the second color lease patterns are assigned the first color and the second color, respectively. In one embodiment, the first color and the second color may be the same. In another embodiment, the first color and the second color may be different.

이와 같이, 본 실시예에 따르면, 셀의 디자인 단계에서 제1 구역 내에 생성된 제1 컬러리스 패턴들의 경우, 셀들의 배치 단계 이후에, 서로 다른 컬러들이 할당되지 못하며, 동일한 컬러가 할당될 수 있다. 이처럼 제1 컬러리스 패턴들은 나중에 동일한 컬러가 할당될 수 있으므로, 제1 구역 내의 임의의 두 개의 제1 컬러리스 패턴들 사이의 간격은 제1 스페이스 이상일 수 있다. As such, according to the present embodiment, in the case of the first colorless patterns generated in the first region in the design stage of the cell, after the arrangement stage of the cells, different colors are not assigned and the same color can be assigned . As such, the first colorless patterns may later be assigned the same color, so that the spacing between any two first colorless patterns in the first region may be greater than or equal to the first space.

또한, 셀의 디자인 단계에서 제2 구역 내에 생성된 제2 컬러리스 패턴들의 경우, 셀들의 배치 단계 이후에, 서로 다른 컬러들이 할당되지 못하며, 동일한 컬러가 할당될 수 있다. 이처럼 제2 컬러리스 패턴들은 나중에 동일한 컬러가 할당될 수 있으므로, 제2 구역 내의 임의의 두 개의 제2 컬러리스 패턴들 사이의 간격은 제1 스페이스 이상일 수 있다.
Further, in the case of the second colorless patterns generated in the second zone in the design stage of the cell, after the arrangement stage of the cells, different colors are not assigned, and the same color can be assigned. As such, the second colorless patterns may later be assigned the same color, so that the spacing between any two of the second colorless patterns in the second region may be greater than or equal to the first space.

도 32는 도 31의 방법에 따라 디자인된 셀을 포함하는 집적 회로의 일 예(320)를 나타낸다.32 shows an example of an integrated circuit 320 including a cell designed in accordance with the method of FIG.

도 32를 참조하면, 집적 회로(320)는 제1 방향을 따라 배치되는 제1 내지 제3 표준 셀들(321, 322, 323)을 포함할 수 있다. 제1 및 제2 바운더리들(BD1, BD2)에 대해 실질적인 수직한 상부 바운더리(BD_U)에 평행하게 제1 전원 라인(VDD)이 배치될 수 있고, 제1 바운더리(BD1)에 대해 실질적으로 수직인 하부 바운더리(BD_L)에 평행하게 제2 전원 라인(VSS)이 배치될 수 있다. Referring to FIG. 32, the integrated circuit 320 may include first to third standard cells 321, 322, and 323 disposed along a first direction. The first power supply line VDD may be disposed substantially parallel to the substantially vertical upper boundary BD_U for the first and second boundaries BD1 and BD2 and may be substantially perpendicular to the first boundary BD1, And the second power supply line VSS may be disposed in parallel with the lower boundary BD_L.

제1 표준 셀(321)은 제1 바운더리(BD1)에 인접한 제1 구역(FZ1)을 가질 수 있다. 제1 구역(FZ1)은 서로 다른 컬러들이 할당되는 패턴들의 생성을 금지하는 가상 공간으로서, 제1 구역(FZ1)에는 동일한 컬러가 할당되는 패턴들 또는 동일한 컬러가 할당될 컬러리스 패턴들만 생성될 수 있다. 본 실시예에서, 제1 표준 셀(321)은 제1 구역(FZ1) 내에 컬러리스 패턴(321a)을 포함할 수 있다. The first standard cell 321 may have a first zone FZ1 adjacent to the first boundary BD1. The first zone FZ1 is a virtual space for prohibiting the generation of patterns to which different colors are allocated, in which only the patterns to which the same color is assigned in the first zone FZ1 or only the colorless patterns to which the same color is to be assigned have. In this embodiment, the first standard cell 321 may include a colorless pattern 321a in the first zone FZ1.

제2 표준 셀(322)은 제1 바운더리(BD1)에 인접한 제2 구역(FZ2)을 가질 수 있다. 제2 구역(FZ2)은 서로 다른 컬러들이 할당되는 패턴들의 생성을 금지하는 가상 공간으로서, 제2 구역(FZ2)에는 동일한 컬러가 할당되는 패턴들 또는 동일한 컬러가 할당될 컬러리스 패턴들만 생성될 수 있다. 본 실시예에서, 제2 표준 셀(322)은 제2 구역(FZ2) 내에 컬러리스 패턴(322a)을 포함할 수 있다. The second standard cell 322 may have a second zone FZ2 adjacent to the first boundary BD1. The second zone FZ2 is a virtual space for prohibiting the generation of patterns to which different colors are allocated, and only the colorless patterns to which the same color is assigned or the colorless patterns to which the same color is assigned can be generated in the second zone FZ2 have. In this embodiment, the second standard cell 322 may include a colorless pattern 322a in the second zone FZ2.

일 실시예에서, 제2 표준 셀(322)은 제2 구역(FZ2) 내에 제1 패턴(322b)을 더 포함할 수 있고, 이때, 컬러리스 패턴(322a)과 제1 패턴(322b) 사이의 간격(s1)은 제1 스페이스(S1) 이상일 수 있다. 컬러리스 패턴(322a)과 제1 패턴(322b)은 동일 컬러를 가질 수 있다. In one embodiment, the second standard cell 322 may further include a first pattern 322b in the second zone FZ2, wherein the distance between the colorless pattern 322a and the first pattern 322b The interval s1 may be equal to or larger than the first space S1. The colorless pattern 322a and the first pattern 322b may have the same color.

다른 실시예에서, 제2 표준 셀(322)은 제2 구역(FZ2) 외부에 제2 패턴(322c)을 더 포함할 수 있고, 이때, 컬러리스 패턴(322a)과 제2 패턴(322c) 사이의 간격(s2)은 제1 스페이스(S1)보다 작을 수 있다. 따라서, 제2 패턴(322c)은 컬러리스 패턴(322a)과 서로 다른 컬러를 가질 수 있다. 이와 같이, 제2 구역(FZ2) 내에서는 동일한 컬러를 갖는 패턴들만 위치할 수 있다.The second standard cell 322 may further include a second pattern 322c outside the second zone FZ2 wherein the second standard cell 322 is between the colorless pattern 322a and the second pattern 322c May be smaller than the first space S1. Thus, the second pattern 322c may have a different color from the colorless pattern 322a. Thus, only patterns having the same color can be located in the second zone FZ2.

한편, 제3 패턴(322d)은 컬러리스 패턴(322a)과 다른 컬러를 가지더라도 제2 구역(FZ2)의 경계 또는 제2 구역(FZ2) 내에 위치할 수 없다. 왜냐하면, 제1 표준 셀(321)의 제1 구역(FZ1) 내의 컬러리스 패턴(322a)과 제3 패턴(322d) 사이의 간격이 제1 스페이스(S1) 이하일 수 있으므로, 컬러리스 패턴(322a)과 제3 패턴(322d)에 동일한 컬러가 할당될 경우 컬러리스 패턴(322a)과 제3 패턴(322d) 사이에서 컬러 컨플릭트 문제가 발생할 수 있기 때문이다.On the other hand, the third pattern 322d can not be located in the boundary of the second zone FZ2 or in the second zone FZ2 even though it has a different color from the colorless pattern 322a. This is because the distance between the colorless pattern 322a and the third pattern 322d in the first zone FZ1 of the first standard cell 321 may be equal to or less than the first space S1, And a color conflict problem may occur between the colorless pattern 322a and the third pattern 322d when the same color is assigned to the third pattern 322d and the third pattern 322d.

제2 표준 셀(322)은 제2 바운더리(BD2)에 인접한 제3 구역(FZ3)을 더 가질 수 있다. 제3 구역(FZ3)은 서로 다른 컬러들이 할당되는 패턴들의 생성을 금지하는 가상 공간으로서, 제3 구역(FZ3)에는 동일한 컬러가 할당되는 패턴들 또는 동일한 컬러가 할당될 컬러리스 패턴들만 생성될 수 있다. 본 실시예에서, 제2 표준 셀(322)은 제3 구역(FZ3) 내에 컬러리스 패턴들(322e, 322f)을 포함할 수 있다. 이때, 컬러리스 패턴들(322e, 322f) 사이의 간격은 제1 스페이스(S1) 이상일 수 있다.The second standard cell 322 may further have a third zone FZ3 adjacent to the second boundary BD2. The third zone FZ3 is a virtual space for prohibiting the generation of patterns to which different colors are assigned, and only the colorless patterns to which the same color is assigned or the colorless patterns to which the same color is assigned can be generated in the third zone FZ3 have. In this embodiment, the second standard cell 322 may include colorless patterns 322e and 322f in the third zone FZ3. At this time, the interval between the colorless patterns 322e and 322f may be equal to or larger than the first space S1.

제3 표준 셀(323)은 제2 바운더리(BD1)에 인접한 제4 구역(FZ4)을 가질 수 있다. 제4 구역(FZ4)은 서로 다른 컬러들이 할당되는 패턴들의 생성을 금지하는 가상 공간으로서, 제4 구역(FZ4)에는 동일한 컬러가 할당되는 패턴들 또는 동일한 컬러가 할당될 컬러리스 패턴들만 생성될 수 있다. 본 실시예에서, 제3 표준 셀(323)은 제4 구역(FZ4) 내에 컬러리스 패턴들(323a, 323b)을 포함할 수 있다. 이때, 컬러리스 패턴들(323a, 323b) 사이의 간격은 제1 스페이스(S1) 이상일 수 있다. 본 실시예에서, 제3 구역(FZ3) 내의 컬러리스 패턴들(322e, 322f)과 제4 구역(FZ4) 내의 컬러리스 패턴들(323a, 323b)에 서로 다른 컬러가 할당될 수 있다.The third standard cell 323 may have a fourth zone FZ4 adjacent to the second boundary BD1. The fourth zone FZ4 is a virtual space for prohibiting the generation of patterns assigned different colors, and only the colorless patterns to which the same color is assigned or the colorless patterns to which the same color is assigned can be generated in the fourth zone FZ4 have. In this embodiment, the third standard cell 323 may include colorless patterns 323a and 323b in the fourth zone FZ4. At this time, the interval between the colorless patterns 323a and 323b may be equal to or larger than the first space S1. In this embodiment, different colors may be assigned to the colorless patterns 322e and 322f in the third zone FZ3 and the colorless patterns 323a and 323b in the fourth zone FZ4.

제1 구역(FZ1)은 일 실시예에서, 제1 바운더리(BD1)로부터 일정 간격 이격되도록 생성될 수 있고, 다른 실시예에서, 제1 바운더리(BD1)에 접하게 생성될 수 있다. 제2 구역(FZ2)은 일 실시예에서, 제1 바운더리(BD1)로부터 일정 간격 이격되도록 생성될 수 있고, 다른 실시예에서, 제1 바운더리(BD1)에 접하게 생성될 수 있다. 제3 구역(FZ3)은 일 실시예에서, 제2 바운더리(BD2)로부터 일정 간격 이격되도록 생성될 수 있고, 다른 실시예에서, 제2 바운더리(BD2)에 접하게 생성될 수 있다. 제4 구역(FZ4)은 일 실시예에서, 제2 바운더리(BD2)로부터 일정 간격 이격되도록 생성될 수 있고, 다른 실시예에서, 제2 바운더리(BD2)에 접하게 생성될 수 있다.
The first zone FZ1 may be created to be spaced apart from the first boundary BD1 in one embodiment, and in other embodiments may be created adjacent to the first boundary BD1. The second zone FZ2 may be created to be spaced apart from the first boundary BD1, in one embodiment, and in another embodiment, to the first boundary BD1. The third zone FZ3 may be created to be spaced apart from the second boundary BD2, in one embodiment, and in another embodiment, to the second boundary BD2. The fourth zone FZ4 may be created to be spaced apart from the second boundary BD2, in one embodiment, and in another embodiment, to the second boundary BD2.

도 33은 본 발명의 실시예들에 따라 디자인된 셀을 포함하는 집적 회로의 레이아웃의 일 예를 나타낸다.33 illustrates an example of a layout of an integrated circuit including cells designed according to embodiments of the present invention.

도 33을 참조하면, 집적 회로(331)는 제1 바운더리(BD1)에서 인접한 제1 및 제2 표준 셀들(3311, 3312)을 포함할 수 있다. 제1 표준 셀(3311)은 제1 바운더리(BD)에 인접한 패턴(3311a)을 포함하고, 패턴(3311a) 상에 제1 비아(V1)가 위치할 수 있다. 제2 표준 셀(3312)은 제1 및 제2 패턴들(3312a, 3312b)을 포함하고, 제1 패턴(3312a)은 제1 구역(FZ) 내에 위치할 수 있다. 이때, 제1 패턴(3312a) 상에 제2 및 제3 비아들(V2, V3)이 위치하고, 제2 패턴(3312b) 상에 제4 비아(V4)가 위치할 수 있다.Referring to FIG. 33, the integrated circuit 331 may include adjacent first and second standard cells 3311 and 3312 at the first boundary BD1. The first standard cell 3311 includes a pattern 3311a adjacent to the first boundary BD and the first via V1 may be located on the pattern 3311a. The second standard cell 3312 includes first and second patterns 3312a and 3312b and the first pattern 3312a may be located in the first area FZ. At this time, the second and third vias V2 and V3 may be positioned on the first pattern 3312a, and the fourth vias V4 may be located on the second pattern 3312b.

제1 내지 제3 비아들(V1 내지 V3)을 형성하기 위해, 두 장의 마스크가 이용될 경우, 제1 내지 제3 비아들(V1 내지 V3)은 두 컬러들로 디컴포지션되어야 한다. 제1 구역(FZ)은 다른 컬러들을 갖는 패턴들을 허용하지 않는 공간이므로, 제2 및 제3 비아들(V2, V3)에 동일 컬러를 할당할 수 있다. 이때, 제2 비아(V2)와 제3 비아(V3) 사이의 간격이 제1 스페이스(S1) 보다 작은 경우, 제2 비아(V2)와 제3 비아(V3) 사이에 컬러 컨플릭트 문제가 발생할 수 있다.In order to form the first through third vias V1 through V3, when two masks are used, the first through third vias V1 through V3 must be decomposed into two colors. Since the first area FZ is a space that does not allow patterns having different colors, it is possible to assign the same color to the second and third vias V2 and V3. At this time, if the interval between the second via V2 and the third via V3 is smaller than the first space S1, a color confluence problem may occur between the second via V2 and the third via V3 have.

집적 회로(332)에서는, 제2 비아(V2)와 제3 비아(V3) 사이의 컬러 컨플릭트 문제를 해결하기 위해, 제2 비아(V2')와 제3 비아(V3')가 제1 스페이스 조건을 만족하도록, 제2 비아(V2')와 제3 비아(V3') 사이의 간격이 제1 스페이스(S1) 이상으로 결정할 수 있다.
In the integrated circuit 332, in order to solve the color conflict problem between the second via V2 and the third via V3, the second via V2 'and the third via V3' The interval between the second via V2 'and the third via V3' can be determined to be equal to or larger than the first space S1.

도 34는 본 발명의 실시예들에 따라 디자인된 셀을 포함하는 표준 셀의 일 예(SC)를 나타낸다.Figure 34 illustrates an example (SC) of a standard cell comprising cells designed in accordance with embodiments of the present invention.

도 34를 참조하면, 표준 셀(SC)은 셀 바운더리(CB)에 의해 한정되고, 복수의 핀들(FN), 제1 및 제2 액티브(active) 영역들(AR1, AR2), 복수의 도전 라인들(conductive lines)(CL) 및 복수의 컨택들(contacts)(CA)을 포함할 수 있다. 셀 바운더리(CB)는 표준 셀(SC)을 한정하는 아웃라인으로, 배치 및 배선 툴은 셀 바운더리(CB)를 이용하여 표준 셀(SC)을 인식할 수 있다. 셀 바운더리(CBD)는 네 개의 바운더리 라인들로 구성된다.34, a standard cell SC is defined by a cell boundary CB and includes a plurality of pins FN, first and second active areas AR1 and AR2, And may include conductive lines CL and a plurality of contacts CA. The cell boundary CB is an outline defining the standard cell SC and the placement and wiring tool can recognize the standard cell SC using the cell boundary CB. The Cell Boundary (CBD) consists of four boundary lines.

복수의 핀들(FN)은 제1 방향(예를 들어, X 방향)으로 연장되고, 제1 방향에 수직인 제2 방향(예를 들어, Y 방향)을 따라 서로 평행하게 배치될 수 있다. 제1 액티브 영역(AR1)과 제2 액티브 영역(AR2)은 서로 평행하게 배치될 수 있으며, 서로 다른 도전형을 가질 수 있다. 본 실시예에서는, 제1 및 제2 액티브 영역들(AR1, AR2) 각각에 3개의 핀들(FN)이 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 제1 및 제2 액티브 영역들(AR1, AR2) 각각에 배치된 핀들(FN)의 개수는 다양하게 변경될 수 있다.The plurality of pins FN may extend in a first direction (e.g., the X direction) and may be disposed parallel to each other along a second direction (e.g., Y direction) perpendicular to the first direction. The first active area AR1 and the second active area AR2 may be arranged in parallel with each other and may have different conductivity types. In this embodiment, three pins FN may be disposed in each of the first and second active areas AR1 and AR2. However, the present invention is not limited to this, and the number of fins FN disposed in each of the first and second active areas AR1 and AR2 may be variously changed.

이때, 제1 및 제2 액티브 영역들(AR1, AR2)에 배치되는 복수의 핀들(FN)은 액티브 핀들이라고 지칭할 수 있다. 도 34에서는 액티브 핀들만을 도시하였으나, 본 발명은 이에 한정되지 않으며, 표준 셀(SC)은 셀 바운더리(CB)와 제1 액티브 영역(AR1), 제1 및 제2 액티브 영역들(AR1, AR2) 사이의 영역, 또는 제2 액티브 영역(AR2)과 셀 바운더리(CB) 사이의 영역에 배치되는 더미(dummy) 핀들을 더 포함할 수 있다.At this time, the plurality of pins FN disposed in the first and second active areas AR1 and AR2 may be referred to as active pins. The standard cell SC includes the cell boundary CB and the first active area AR1, the first and second active areas AR1 and AR2, and the first and second active areas AR1 and AR2. However, the present invention is not limited thereto. , Or dummy pins disposed in a region between the second active region AR2 and the cell boundary CB.

복수의 도전 라인들(CL)은 제2 방향(예를 들어, Y 방향)으로 연장될 수 있고, 제1 방향(예를 들어, X 방향)을 따라 서로 평행하게 배치될 수 있다. 이때, 도전 라인들(CL)은 전기 전도성을 갖는 임의의 물질로 구성될 수 있으며, 예를 들어, 폴리 실리콘, 금속, 금속 함금 등을 포함할 수 있다.The plurality of conductive lines CL may extend in a second direction (e.g., Y direction) and may be disposed parallel to each other along a first direction (e.g., X direction). At this time, the conductive lines CL may be made of any material having electrical conductivity, and may include, for example, polysilicon, metal, metal fitting, and the like.

일 실시예에서, 도전 라인들(CL)은 게이트 전극들에 대응될 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 도전 라인들(CL)은 임의의 전도성을 갖는 트레이스(trace) 등일 수 있다. 또한, 도 34에서는 표준 셀(SC)이 세 개의 도전 라인들(CL)을 포함하는 것으로 도시되었으나, 이는 일 실시예에 불과하고, 표준 셀(SC)은 제2 방향으로 연장되고 제1 방향을 따라 서로 평행하게 배치되는 4개 이상의 도전 라인들을 포함할 수 있다.In one embodiment, the conductive lines CL may correspond to the gate electrodes. However, the present invention is not limited thereto, and the conductive lines CL may be a trace having any conductivity or the like. Although the standard cell SC is shown as including three conductive lines CL in FIG. 34, this is merely an example, and the standard cell SC extends in the second direction, And may include four or more conductive lines arranged parallel to each other.

복수의 컨택들(CA)은 제1 및 제2 액티브 영역들(AR1, AR2) 상에 배치될 수 있고, 제1 및 제2 액티브 영역들(AR1, AR2)에 전기적으로 연결될 수 있다. 일 실시예에서, 복수의 컨택들(CA)은 소스/드레인(source/drain) 컨택일 수 있고, 다른 실시예에서, 복수의 컨택들(CA)은 파워(power) 컨택일 수 있다. 도시되지는 않았지만, 표준 셀(SC)은 복수의 도전 라인들(CL) 상에 배치되어, 복수의 도전 라인들(CL)에 전기적으로 연결되는 컨택을 더 포함할 수 있다.
A plurality of contacts CA may be disposed on the first and second active regions AR1 and AR2 and may be electrically connected to the first and second active regions AR1 and AR2. In an embodiment, the plurality of contacts CA may be source / drain contacts, and in other embodiments, the plurality of contacts CA may be power contacts. Although not shown, the standard cell SC may further include a contact disposed on the plurality of conductive lines CL and electrically connected to the plurality of conductive lines CL.

도 35는 도 34의 레이아웃을 가지는 반도체 소자의 일 예(100a)를 나타내는 사시도이다. 도 36은 도 34의 A-A' 선에 따른 단면도이다.35 is a perspective view showing an example of a semiconductor element 100a having the layout of Fig. 36 is a cross-sectional view taken along the line A-A 'in Fig.

도 35 및 도 36을 참조하면, 반도체 소자(100a)는 벌크 형(bulk type) 핀 트랜지스터일 수 있다. 반도체 장치(100a)는 기판(SUB), 제1 절연층(IL1), 제2 절연층(IL2), 제1 내지 제3 핀들(FN) 및 도전 라인(이하 '게이트 전극'이라고 지칭함)(CL)을 포함할 수 있다.35 and 36, the semiconductor device 100a may be a bulk type pin transistor. The semiconductor device 100a includes a substrate SUB, a first insulating layer IL1, a second insulating layer IL2, first to third pins FN, and a conductive line CL ).

기판(SUB)은 반도체 기판일 수 있는데, 예를 들어, 반도체 기판은 실리콘, 실리콘-온-절연체, 실리콘-온-사파이어, 게르마늄, 실리콘-게르마늄 및 갈륨 비소 중 어느 하나를 포함할 수 있다. 여기서, 기판(SUB)은 P형 기판일 수 있고, 제1 액티브 영역(AR1)으로 이용될 수 있다. The substrate SUB may be a semiconductor substrate, for example, the semiconductor substrate may comprise any one of silicon, silicon-on-insulator, silicon-on-sapphire, germanium, silicon-germanium and gallium arsenide. Here, the substrate SUB may be a P-type substrate and may be used as the first active region AR1.

제1 내지 제3 핀들(FN)은 기판(SUB)과 연결되게 배치될 수 있다. 일 실시예에서, 제1 내지 제3 핀들(FN)은 기판(SUB)에서 수직 부분으로 돌출된 부분을 n+ 또는 p+로 도핑한 활성 영역일 수 있다.The first to third pins FN may be arranged to be connected to the substrate SUB. In one embodiment, the first to third fins FN may be active regions doped with n + or p + portions protruding from the substrate SUB to the vertical portion.

제1 및 제2 절연층들(IL1, IL2)은 절연 물질을 포함할 수 있는데, 예를 들어, 절연 물질은 산화막, 질화막 또는 산질화막 중 어느 하나를 포함할 수 있다. 제1 절연층(IL1)은 제1 내지 제3 핀들(FN) 상에 배치될 수 있다. 제1 절연층(IL1)은 제1 내지 제3 핀들(FN)과 게이트 전극(CL) 사이에 배치됨으로써, 게이트 절연막으로써 이용될 수 있다. 제2 절연층(IL2)은 제1 내지 제3 핀들(FN) 사이의 스페이스에서 소정 높이를 가지도록 배치될 수 있다. 제2 절연층(IL2)은 제1 내지 제3 핀들(FN) 사이에 배치됨으로써, 소자 분리막으로써 이용될 수 있다.The first and second insulating layers IL1 and IL2 may include an insulating material, for example, the insulating material may include any one of an oxide layer, a nitride layer, and an oxynitride layer. The first insulating layer IL1 may be disposed on the first to third pins FN. The first insulating layer IL1 is disposed between the first to third pins FN and the gate electrode CL, and thus can be used as a gate insulating film. The second insulating layer IL2 may be arranged to have a predetermined height in a space between the first to third pins FN. The second insulating layer IL2 is disposed between the first to third fins FN, so that it can be used as a device isolation film.

게이트 전극(CL)은 제1 및 제2 절연층들(IL1, IL2)의 상부에 배치될 수 있다. 이로써, 게이트 전극(CL)은 제1 내지 제3 핀들(FN), 제1 절연층(IL1) 및 제2 절연층(IL2)을 둘러싸는 구조를 가질 수 있다. 다시 말해, 제1 내지 제3 핀들(FN)은 게이트 전극(CL)의 내부에 배치되는 구조를 가질 수 있다. 게이트 전극(CL)은 W, Ta 등과 같은 금속 물질, 이들의 질화물, 이들의 실리사이드, 도핑된 폴리실리콘 등을 포함할 수 있고, 증착 공정을 이용하여 형성될 수 있다.
The gate electrode CL may be disposed on top of the first and second insulating layers IL1 and IL2. Thus, the gate electrode CL may have a structure surrounding the first to third pins FN, the first insulating layer IL1, and the second insulating layer IL2. In other words, the first to third pins FN may have a structure disposed inside the gate electrode CL. The gate electrode CL may include a metal material such as W, Ta, etc., a nitride thereof, a silicide thereof, a doped polysilicon, or the like, and may be formed using a deposition process.

도 37은 도 34의 레이아웃을 가지는 반도체 소자의 다른 예를 나타내는 사시도이다. 도 38은 도 34의 A-A' 선에 따른 단면도이다.Fig. 37 is a perspective view showing another example of the semiconductor element having the layout of Fig. 34. Fig. 38 is a cross-sectional view taken along the line A-A 'in Fig.

도 37 및 도 38을 참조하면, 반도체 소자(100b)는 SOI 형 핀 트랜지스터일 수 있다. 반도체 소자(100b)는 기판(SUB'), 제1 절연층(IL1'), 제2 절연층(IL2'), 제1 내지 제3 핀들(FN') 및 도전 라인(이하에서는 '게이트 전극'으로 지칭함)(CL')을 포함할 수 있다. 본 실시예에 따른 반도체 소자(100b)는 도 35 및 도 36에 도시된 반도체 소자(100a)의 변형 실시예이므로, 이하에서는, 반도체 소자(100a)와의 차이점을 중심으로 설명하고, 중복된 부분에 대한 설명은 생략하기로 한다.37 and 38, the semiconductor device 100b may be an SOI type pin transistor. The semiconductor device 100b includes a substrate SUB ', a first insulating layer IL1', a second insulating layer IL2 ', first to third pins FN' and a conductive line (hereinafter, Quot; CL "). Since the semiconductor device 100b according to the present embodiment is a modified embodiment of the semiconductor device 100a shown in FIGS. 35 and 36, the following description will focus on the difference from the semiconductor device 100a, The description of which will be omitted.

제1 절연층(IL1')은 기판(SUB') 상에 배치될 수 있다. 제2 절연층(IL2')은 제1 내지 제3 핀들(FN')과 게이트 전극(CL') 사이에 배치됨으로써, 게이트 절연막으로써 이용될 수 있다. 제1 내지 제3 핀들(FN')은 반도체 물질, 예를 들어, 실리콘 또는 도핑된 실리콘 일 수 있다.The first insulating layer IL1 'may be disposed on the substrate SUB'. The second insulating layer IL2 'is disposed between the first to third pins FN' and the gate electrode CL ', so that it can be used as a gate insulating film. The first to third fins FN 'may be a semiconductor material, for example, silicon or doped silicon.

게이트 전극(CL')은 제2 절연층(IL2')의 상부에 배치될 수 있다. 이로써, 게이트 전극(CL')은 제1 내지 제3 핀들(FN') 및 제2 절연층(IL2')을 둘러싸는 구조를 가질 수 있다. 다시 말해, 제1 및 제2 핀들(FN')은 게이트 전극(CL')의 내부에 배치되는 구조를 가질 수 있다.
The gate electrode CL 'may be disposed on the upper portion of the second insulating layer IL2'. Thus, the gate electrode CL 'may have a structure surrounding the first to third pins FN' and the second insulating layer IL2 '. In other words, the first and second fins FN 'may have a structure disposed inside the gate electrode CL'.

도 39는 본 개시의 일 실시예에 따른 저장 매체(500)를 나타내는 블록도이다.39 is a block diagram illustrating a storage medium 500 in accordance with one embodiment of the present disclosure.

도 39를 참조하면, 저장 매체(500)는 컴퓨터로 읽을 수 있는 저장 매체로서, 컴퓨터에 명령어들 및/또는 데이터를 제공하는데 사용되는 동안 컴퓨터에 의해 읽혀질 수 있는 임의의 저장 매체를 포함할 수 있다. 예를 들면, 컴퓨터로 읽을 수 있는 저장 매체(500)는 디스크, 테이프, CD-ROM, DVD-ROM, CD-R, CD-RW, DVD-R, DVD-RW 등과 같은 자기 또는 광학 매체, RAM, ROM, 플래시 메모리 등과 같은 휘발성 또는 비휘발성 메모리, USB 인터페이스를 통해서 엑세스 가능한 비휘발성 메모리, 그리고 MEMS(microelectromechanical systems) 등을 포함할 수 있다. 컴퓨터로 읽을 수 있는 저장 매체는 컴퓨터에 삽입 가능하거나, 컴퓨터 내에 집적되거나, 네트워크 및/또는 무선 링크와 같은 통신 매개체를 통해서 컴퓨터와 결합될 수 있다.39, storage medium 500 is a computer-readable storage medium, which may include any storage medium that can be read by a computer while being used to provide instructions and / or data to the computer . For example, the computer-readable storage medium 500 may be a magnetic or optical medium such as a disk, a tape, a CD-ROM, a DVD-ROM, a CD-R, a CD-RW, a DVD- Volatile or nonvolatile memory such as ROM, flash memory, etc., nonvolatile memory accessible through a USB interface, and microelectromechanical systems (MEMS). The computer readable storage medium can be embedded in a computer, integrated into a computer, or coupled to a computer via a communication medium such as a network and / or a wireless link.

도 39에 도시된 바와 같이, 컴퓨터로 읽을 수 있는 저장 매체(500)는 배치 및 배선 프로그램(510), 라이브러리(520), 분석 프로그램(530), 데이터 구조(540)를 포함할 수 있다. 배치 및 배선 프로그램(510)은 본 발명의 예시적 실시예에 따른 표준 셀 라이브러리를 사용하여 집적 회로를 설계하는 방법을 수행하기 위하여 복수개의 명령어들을 포함할 수 있다. 예를 들면, 컴퓨터로 읽을 수 있는 저장 매체(500)는 선행하는 도면들 중 하나 이상에서 도시된 표준 셀을 포함하는 표준 셀 라이브러리를 이용하여 집적 회로를 설계하기 위한 임의의 명령들을 포함하는 배치 및 배선 프로그램(510)을 저장할 수 있다. 라이브러리(520)는 집적 회로를 구성하는 단위인 표준 셀에 대한 정보를 포함할 수 있다. As shown in Figure 39, a computer-readable storage medium 500 may include a placement and routing program 510, a library 520, an analysis program 530, and a data structure 540. The placement and routing program 510 may include a plurality of instructions to perform a method of designing an integrated circuit using a standard cell library according to an exemplary embodiment of the present invention. For example, the computer-readable storage medium 500 may include any arrangement for designing an integrated circuit using a standard cell library including standard cells shown in one or more of the preceding figures, and The wiring program 510 can be stored. The library 520 may include information on a standard cell that is a unit constituting an integrated circuit.

분석 프로그램(530)은 집적 회로를 정의하는 데이터에 기초하여 집적 회로를 분석하는 방법을 수행하는 복수개의 명령들을 포함할 수 있다. 데이터 구조(540)는 라이브러리(520)에 포함된 표준 셀 라이브러리를 사용하거나, 라이브러리(520)에 포함된 일반 표준 셀 라이브러리로부터 특정 정보를 추출하거나, 또는 분석 프로그램(530)에 의해서 집적 회로의 특성을 분석하는 과정에서 생성된 데이터를 관리하기 위한 저장 공간 등을 포함할 수 있다.
The analysis program 530 may include a plurality of instructions that perform a method of analyzing an integrated circuit based on data defining the integrated circuit. The data structure 540 may be generated by using the standard cell library included in the library 520 or by extracting specific information from the generic standard cell library included in the library 520 or by analyzing the properties of the integrated circuit And a storage space for managing data generated in the process of analyzing the data.

도 40은 본 개시의 일 실시예에 따른 집적 회로를 포함하는 메모리 카드를 나타내는 블록도이다.40 is a block diagram illustrating a memory card including an integrated circuit according to one embodiment of the present disclosure;

도 40을 참조하면, 메모리 카드(1000)는 제어기(1100)와 메모리(1200)가 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들면, 제어기(1100)에서 명령을 내리면, 메모리(1200)는 데이터를 전송할 수 있다. Referring to FIG. 40, the memory card 1000 may be arranged such that the controller 1100 and the memory 1200 exchange electrical signals. For example, when the controller 1100 issues a command, the memory 1200 can transmit data.

제어기(1100) 및 메모리(1200)는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적 회로를 포함할 수 있다. 일 실시예에서, 제어기(1100) 및 메모리(1200)에 포함된 복수의 반도체 소자들 중 적어도 하나의 반도체 소자는, 바운더리에 인접한 적어도 두 개의 패턴들이 서로 다른 컬러들을 가지고, 서로 다른 바운더리 스페이스들을 가지는 셀을 포함하는 집적 회로에 따라 구현될 수 있다. 일 실시예에서, 제어기(1100) 및 메모리(1200)에 포함된 복수의 반도체 소자들 중 적어도 하나의 반도체 소자는, 바운더리에 인접한 일 구역에서, 제1 스페이스 조건을 만족하는 컬러리스 패턴들을 포함하는 셀을 포함하는 집적 회로에 따라 구현될 수 있다.The controller 1100 and the memory 1200 may include an integrated circuit according to embodiments of the present invention. In one embodiment, the at least one semiconductor element of the plurality of semiconductor elements included in the controller 1100 and the memory 1200 includes at least two patterns adjacent to the boundary having different colors and having different boundary spaces And may be implemented in accordance with an integrated circuit including a cell. In one embodiment, at least one semiconductor element of the plurality of semiconductor elements included in the controller 1100 and memory 1200 may include colorless patterns that satisfy a first space condition in a region adjacent to the boundary And may be implemented in accordance with an integrated circuit including a cell.

메모리 카드(1000)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드 (memory stick card), 스마트 미디어 카드 (smart media card: SM), 씨큐어 디지털 카드 (secure digital card: SD), 미니-씨큐어 디지털 카드 (mini-secure digital card: 미니 SD), 및 멀티미디어 카드 (multimedia card: MMC) 등와 같은 다양한 메모리 카드를 구성할 수 있다.
The memory card 1000 may include various types of cards such as a memory stick card, a smart media card (SM), a secure digital card (SD), a mini-secure digital card a mini-secure digital card (mini SD), and a multimedia card (MMC).

도 41은 본 개시의 일 실시예에 따른 집적 회로를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.41 is a block diagram illustrating a computing system including an integrated circuit in accordance with one embodiment of the present disclosure;

도 41을 참조하면, 컴퓨팅 시스템(2000)은 프로세서(2100), 메모리 장치(2200), 스토리지 장치(2300), 파워 서플라이(2400) 및 입출력 장치(2500)를 포함할 수 있다. 한편, 도 41에는 도시되지 않았지만, 컴퓨팅 시스템(2000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.Referring to Figure 41, a computing system 2000 may include a processor 2100, a memory device 2200, a storage device 2300, a power supply 2400, and an input / output device 2500. 41, the computing system 2000 may further include ports capable of communicating with, or communicating with, video cards, sound cards, memory cards, USB devices, and the like .

이와 같이, 컴퓨팅 시스템(2000)에 포함된 프로세서(2100), 메모리 장치(2200), 스토리지 장치(2300), 파워 서플라이(2400) 및 입출력 장치(2500)는, 본 발명의 기술적 사상에 의한 실시예들에 따른 집적 회로를 포함할 수 있다. 일 실시예에서, 프로세서(2100), 메모리 장치(2200), 스토리지 장치(2300), 파워 서플라이(2400) 및 입출력 장치(2500)에 포함된 복수의 반도체 소자들 중 적어도 하나의 반도체 소자는, 바운더리에 인접한 적어도 두 개의 패턴들이 서로 다른 컬러들을 가지고, 서로 다른 바운더리 스페이스들을 가지는 셀을 포함하는 집적 회로에 따라 구현될 수 있다. 다른 실시예에서, 프로세서(2100), 메모리 장치(2200), 스토리지 장치(2300), 파워 서플라이(2400) 및 입출력 장치(2500)에 포함된 복수의 반도체 소자들 중 적어도 하나의 반도체 소자는, 바운더리에 인접한 일 구역에서, 제1 스페이스 조건을 만족하는 컬러리스 패턴들을 포함하는 셀을 포함하는 집적 회로에 따라 구현될 수 있다.As described above, the processor 2100, the memory device 2200, the storage device 2300, the power supply 2400, and the input / output device 2500 included in the computing system 2000 can be implemented in the embodiment according to the technical idea of the present invention Lt; RTI ID = 0.0 > IC < / RTI > In one embodiment, at least one of the plurality of semiconductor elements included in the processor 2100, the memory device 2200, the storage device 2300, the power supply 2400, and the input / output device 2500 includes a boundary element May be implemented in accordance with an integrated circuit including at least two patterns adjacent to each other having cells having different colors and having different boundary spaces. In another embodiment, at least one of the plurality of semiconductor elements included in the processor 2100, the memory device 2200, the storage device 2300, the power supply 2400, and the input / output device 2500, May be implemented in accordance with an integrated circuit including a cell including colorless patterns that satisfy a first space condition in a region adjacent to the first region.

프로세서(2100)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(2100)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(2100)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등과 같은 버스(2600)를 통하여 메모리 장치(2200), 스토리지 장치(2300) 및 입출력 장치(2500)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(2100)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. Processor 2100 may perform certain calculations or tasks. According to an embodiment, the processor 2100 may be a micro-processor, a central processing unit (CPU). The processor 2100 is coupled to the memory device 2200, the storage device 2300, and the input / output device 2500 via a bus 2600, such as an address bus, a control bus, and a data bus, Lt; / RTI > In accordance with an embodiment, the processor 2100 may also be coupled to an expansion bus, such as a Peripheral Component Interconnect (PCI) bus.

메모리 장치(2200)는 컴퓨팅 시스템(2000)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(2200)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)으로 구현될 수 있다. 스토리지 장치(2300)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. The memory device 2200 may store data necessary for operation of the computing system 2000. For example, the memory device 2200 may be implemented as a DRAM, a mobile DRAM, an SRAM, a PRAM, an FRAM, an RRAM, and / or an MRAM. have. The storage device 2300 may include a solid state drive, a hard disk drive, a CD-ROM, and the like.

입출력 장치(2500)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(2400)는 컴퓨팅 시스템(2000)의 동작에 필요한 동작 전압을 공급할 수 있다.The input / output device 2500 may include input means such as a keyboard, a keypad, a mouse, etc., and output means such as a printer, a display, and the like. The power supply 2400 may supply the operating voltage required for operation of the computing system 2000.

상술한 본 발명의 실시예들에 따른 집적 회로는 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 집적 회로의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.The integrated circuit according to the embodiments of the present invention described above can be implemented in various types of packages. For example, at least some configurations of an integrated circuit may be implemented using a package on package (PoP), ball grid arrays (BGAs), chip scale packages (CSPs), plastic leaded chip carriers (PLCC), plastic dual in- , Die in Waffle Pack, Die in Wafer Form, Chip On Board (COB), Ceramic Dual In-Line Package (CERDIP), Plastic Metric Quad Flat Pack (MQFP), Thin Quad Flatpack (TQFP) (SSOP), Thin Small Outline (TSOP), Thin Quad Flatpack (TQFP), System In Package (SIP), Multi Chip Package (MCP), Wafer-Level Fabricated Package Package (WSP) or the like.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

SC, SC1, SC2, SC3: 표준 셀
100a, 100b: 반도체 소자SC, SC1, SC2, SC3: Standard cell
100a and 100b: semiconductor elements

Claims

1. A layout design method of an integrated circuit including first and second cells,
Designing the first cell such that at least two patterns in the first cell adjacent to the first boundary have different colors and boundary spaces between each of the at least two patterns and the first boundary are different from each other step; And
And disposing the first and second cells such that the first and second cells are adjacent to each other at the first boundary.

The method according to claim 1,
Wherein the first cell includes a first pattern and a second pattern adjacent to the first boundary,
Wherein designing the first cell comprises:
Assigning to the first pattern and the second pattern a first color and a second color respectively corresponding to the first and second masks, respectively; And
Determining the first and second boundary spaces such that a first boundary space between the first pattern and the first boundary and a second boundary space between the second pattern and the first boundary are different from each other And the layout designing method of the integrated circuit.

3. The method of claim 2,
Wherein determining the first and second boundary spaces comprises:
Determining the first boundary space based on a first space that is a minimum space between patterns assigned in the same color; And
Determining a second boundary space different from the first boundary space based on a second space smaller than the first space, the minimum space being a minimum space between patterns assigned with different colors Way.

3. The method of claim 2,
The first cell further comprising an additional pattern adjacent a second boundary opposite the first boundary,
Wherein designing the first cell comprises:
Assigning one of the first and second colors to the additional pattern; And
Further comprising determining a boundary space between the additional pattern and the second boundary to be at least a minimum value of the first and second boundary spaces.

3. The method of claim 2,
The first cell further comprising a plurality of additional patterns adjacent a second boundary opposite the first boundary,
Wherein designing the first cell comprises:
Assigning one of the first and second colors to the plurality of additional patterns; And
Further comprising determining boundary spaces between each of the plurality of additional patterns and the second boundary to be equal to or greater than a minimum value of the first and second boundary spaces, Design method.

3. The method of claim 2,
Wherein the patterns adjacent to the first boundary in the second cell and the first or second pattern are arranged in a first space condition for a minimum interval between patterns assigned with the same color and patterns assigned to different colors Further comprising performing a colored inversion operation on the patterns in the second cell to satisfy a second space for a minimum spacing between the first cell and the second cell.

The method according to claim 1,
Wherein the first cell comprises a first pattern, a second pattern and a third pattern adjacent to the first boundary,
Wherein designing the first cell comprises:
Assigning first to third colors respectively corresponding to the first to third masks to the first to third patterns, respectively; And
At least two of a first boundary space between the first pattern and the first boundary, a second boundary space between the second pattern and the first boundary, and a third boundary space between the third pattern and the first boundary, And determining the first to third boundary spaces so that the first to third boundary spaces are different from each other.

8. The method of claim 7,
Wherein the first color and the second color are buttable in color with each other,
Wherein determining the first through third boundary spaces comprises:
Determining the first boundary space based on a first space that is a minimum space between patterns assigned in the same color; And
Determining a second boundary space different from the first boundary space based on a second space smaller than the first space, the minimum space being a minimum space between patterns assigned with different colors; And
And determining the third boundary space based on the first space.

The method according to claim 1,
Wherein the first cell includes a first pattern, a second pattern, a third pattern and a fourth pattern adjacent to the first boundary,
Wherein designing the first cell comprises:
Assigning first to fourth colors respectively corresponding to the first to fourth masks to the first to fourth patterns, respectively; And
A first boundary space between the first pattern and the first boundary, a second boundary space between the second pattern and the first boundary, a third boundary space between the third pattern and the first boundary, And determining the first to fourth boundary spaces such that at least two of the fourth boundary space between the first boundary and the fourth boundary are different from each other.

10. The method of claim 9,
The first and second colors being colorable to each other,
Wherein the determining of the first through fourth boundary spaces comprises:
Determining the first boundary space based on a first space that is a minimum space between patterns assigned in the same color; And
Determining a second boundary space different from the first boundary space based on a second space smaller than the first space, the minimum space being a minimum space between patterns assigned with different colors; And
And determining the third and fourth boundary spaces equally based on the first space.

10. The method of claim 9,
The first and second colors being colorable to one another, the third and fourth colors being colorable to each other,
Wherein the determining of the first through fourth boundary spaces comprises:
Determining the first boundary space based on a first space that is a minimum space between patterns assigned in the same color;
Determining a second boundary space different from the first boundary space based on a second space smaller than the first space, the minimum space being a minimum space between patterns assigned with different colors;
Determining the third boundary space based on the first space; And
And determining the fourth boundary space differently from the third boundary space based on the second space.

The method according to claim 1,
Wherein the plurality of patterns constitute a conductive line disposed at the same level in the integrated circuit.

The method according to claim 1,
Wherein the at least two patterns comprise at least one of a vertical pattern and a horizontal pattern assigned the same color,
Wherein the extending direction of the vertical pattern is parallel to the first boundary, the extending direction of the horizontal pattern is perpendicular to the first boundary,
Wherein a boundary space between the vertical pattern and the first boundary is smaller than a boundary space between the horizontal pattern and the first boundary.

1. A layout design method of an integrated circuit including first and second cells,
Designing a first cell comprising first colorless patterns satisfying a first space condition for a minimum spacing between patterns assigned in the same color in a first region adjacent to the first boundary; And
Disposing the first and second cells such that the first and second cells are adjacent to each other at the first boundary,
Wherein the first region extends parallel to the first boundary. &Lt; RTI ID = 0.0 > 11. < / RTI >

15. The method of claim 14,
Designing the first cell may include designing the first cell such that the first cell does not include a pattern having a different color at the same level as the first colorless patterns in the first region Wherein the layout design method comprises the steps of:

15. The method of claim 14,
Further comprising assigning a first color to the first colorless patterns after arranging the first and second cells. &Lt; Desc / Clms Page number 21 >

An integrated circuit comprising a plurality of cells,
Each of the plurality of cells including a plurality of patterns adjacent to a boundary,
Wherein the plurality of patterns have different colors respectively corresponding to different masks, and wherein the boundary spaces between each of the plurality of patterns and the boundary are different.

As a standard cell stored in a standard cell library,
First colorless patterns satisfying a first space condition for a minimum spacing between patterns assigned in the same color in a first region adjacent to the first boundary; And
And second colorless patterns satisfying the first space condition in a second region adjacent to a second boundary opposite to the first boundary.

Wherein at least two of the plurality of patterns in the at least one cell adjacent to a first boundary of at least one cell of the plurality of cells defining the integrated circuit have different colors and each of the at least two patterns Designing the plurality of cells such that boundary spaces between the first boundaries are different from each other;
Designing a layout for the integrated circuit by arranging the plurality of designed cells adjacent to each other; And
Forming a semiconductor device according to the designed layout by performing a multi-patterning operation on the plurality of patterns using different masks respectively corresponding to the different colors.

Wherein at least one cell of a plurality of cells defining an integrated circuit is arranged such that first colorless patterns adjacent to a first boundary and satisfying a first space condition for a minimum spacing between patterns assigned with the same color are arranged Designing the plurality of cells to include a first zone;
Disposing the at least one cell and the additional cell such that the at least one cell is adjacent to the first boundary with an additional cell having a pattern adjacent to the first boundary and having a first color;
Designing a layout for the integrated circuit by assigning a second color to the first colorless patterns; And
Patterning operation for the first colorless patterns assigned the second color and the pattern having the first color using first and second masks respectively corresponding to the first and second colors Thereby forming a semiconductor device according to the layout.