KR20160038959A - Flexible display apparatus and method for manufacturing thereof - Google Patents

Flexible display apparatus and method for manufacturing thereof Download PDF

Info

Publication number
KR20160038959A
KR20160038959A KR1020140131013A KR20140131013A KR20160038959A KR 20160038959 A KR20160038959 A KR 20160038959A KR 1020140131013 A KR1020140131013 A KR 1020140131013A KR 20140131013 A KR20140131013 A KR 20140131013A KR 20160038959 A KR20160038959 A KR 20160038959A
Authority
KR
South Korea
Prior art keywords
flexible substrate
back contact
pad
hole pattern
substrate
Prior art date
Application number
KR1020140131013A
Other languages
Korean (ko)
Other versions
KR102200258B9 (en
KR102200258B1 (en
Inventor
권회용
이미름
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140131013A priority Critical patent/KR102200258B1/en
Publication of KR20160038959A publication Critical patent/KR20160038959A/en
Application granted granted Critical
Publication of KR102200258B1 publication Critical patent/KR102200258B1/en
Publication of KR102200258B9 publication Critical patent/KR102200258B9/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

The present invention provides a flexible display apparatus with a thin bezel width and a method for manufacturing the same. The flexible display apparatus according to the present invention may include a flexible substrate including a pixel and a hole pattern; a back contact electrode which is embedded in the hole pattern and is connected to the signal lien of the pixel; and a pad part which is prepared on the lower surface of the flexible substrate to be connected to the back contact electrode.

Description

플렉서블 디스플레이 장치 및 그의 제조 방법{FLEXIBLE DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THEREOF}[0001] FLEXIBLE DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THEREOF [0002]

본 발명은 디스플레이 장치에 관한 것으로, 보다 구체적으로는, 얇은 베젤 폭을 갖는 플렉서블 디스플레이 장치 및 그의 제조 방법에 관한 것이다.The present invention relates to a display device, and more particularly, to a flexible display device having a thin bezel width and a method of manufacturing the same.

평판 디스플레이 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이 장치, 플라즈마 디스플레이 장치, 유기 발광 디스플레이 장치 등의 평판 디스플레이 장치가 상용화되고 있다. 이러한 평판 디스플레이 장치 중에서 유기 발광 표시 장치는 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어 차세대 평판 표시 장치로 주목받고 있다.Flat panel display devices are becoming increasingly important with the development of multimedia. In response to this, flat panel display devices such as a liquid crystal display device, a plasma display device, and an organic light emitting display device have been commercialized. Among such flat panel display devices, organic light emitting display devices are attracting attention as a next generation flat panel display device because they have a high response speed, low power consumption, and self-luminescence, so that there is no problem in viewing angle.

평판 디스플레이 장치 중 유기 발광 디스플레이 장치와 전기 영동 디스플레이 장치는 플렉서블 기판을 이용한 플렉서블 디스플레이 장치로도 구현할 수 있다.Among the flat panel display devices, the organic light emitting display device and the electrophoretic display device can also be realized as a flexible display device using a flexible substrate.

도 1은 종래기술에 따른 플렉서블 디스플레이 장치의 구성을 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing the configuration of a conventional flexible display device.

도 1을 참조하면, 종래의 플렉서블 디스플레이 장치는 표시 영역(AA)과 비표시 영역(NA)을 갖는 플렉서블 기판(10), 플렉서블 기판(10)의 표시 영역(AA)에 구비된 화소(11), 플렉서블 기판(10)의 비표시 영역(NA)에 구비된 패드부(12), 화소(11)의 신호 라인과 패드부(12)를 연결하는 라우팅 라인(13), 화소(11)를 포함하는 표시 영역(AA)과 표시 영역(AA)의 주변 영역을 덮는 밀봉층(14), 패드부(12)에 부착된 연성 회로 필름(15), 및 연성 회로 필름(15)에 실장된 구동 집적 회로(16)를 포함한다.1, a conventional flexible display device includes a flexible substrate 10 having a display area AA and a non-display area NA, a pixel 11 provided in a display area AA of the flexible substrate 10, A pad portion 12 provided in a non-display area NA of the flexible substrate 10, a routing line 13 connecting a signal line of the pixel 11 and the pad portion 12, and a pixel 11 A sealing layer 14 covering the display area AA and the peripheral area of the display area AA, a flexible circuit film 15 attached to the pad part 12, and a driving integrated Circuitry 16.

화소(11)는 데이터 라인과 게이트 라인, 데이터 라인(DL)과 게이트 라인(GL)의 교차에 의해 정의되는 화소 영역에 구비된 박막 트랜지스터, 및 박막 트랜지스터에 연결된 애노드 전극, 애노드 전극의 상면에 형성된 유기 발광층을 갖는 유기 발광 소자, 및 유기 발광 소자에 연결된 캐소드 전극을 포함한다.The pixel 11 includes a thin film transistor provided in a pixel region defined by intersection of a data line and a gate line, a data line DL and a gate line GL, and an anode electrode connected to the thin film transistor. An organic light emitting element having an organic light emitting layer, and a cathode electrode connected to the organic light emitting element.

복수의 데이터 라인과 복수의 게이트 라인 각각은 해당 라우팅 라인(13)을 통해 패드부(12)에 연결된다.Each of the plurality of data lines and the plurality of gate lines is connected to the pad portion 12 through the corresponding routing line 13.

밀봉층(14)은 산소나 수분으로부터 유기 발광 소자를 보호하는 역할을 하며, 패드부(12)를 제외한 화소(11)를 덮도록 플렉서블 기판(10) 상에 형성된다. 여기서, 밀봉층(14)은 스퍼터링 공정에 의해 AlOx 재질로 형성될 수 있다.The sealing layer 14 serves to protect the organic light emitting element from oxygen and moisture and is formed on the flexible substrate 10 so as to cover the pixels 11 except for the pad portions 12. [ Here, the sealing layer 14 may be formed of an AlOx material by a sputtering process.

패드부(12)는 애노드 전극과 동시에 형성되어 외부로 노출되는 복수의 패드를 포함한다.The pad portion 12 includes a plurality of pads formed simultaneously with the anode electrode and exposed to the outside.

이와 같은, 종래기술에 따른 플렉서블 디스플레이 장치의 경우 다음과 같은 문제점이 있다.Such a conventional flexible display device has the following problems.

첫째, 복수의 라우팅 라인(13)을 통해서 화소(11)에 구비된 복수의 데이터 라인을 패드부(12)에 연결하기 때문에 라우팅 라인(13)에 의해 비표시 영역(NA)의 면적이 증가하고, 이로 인하여 베젤(bezel) 폭이 증가한다는 문제점이 있다.First, since a plurality of data lines provided in the pixel 11 are connected to the pad unit 12 through the plurality of routing lines 13, the area of the non-display area NA is increased by the routing line 13 , Which results in an increase in the width of the bezel.

둘째, 패드부(12)가 외부로 노출되기 때문에 패드가 부식된다는 문제점이 있다.Secondly, since the pad portion 12 is exposed to the outside, the pad is corroded.

셋째, 밀봉층(14)은 막질 개선과 높은 투습 방지를 위해 스퍼터링 공정보다는 원자층 증착 공정에 의해 형성되는 것이 보다 바람직지만, 밀봉층(14)을 원자층 증착 공정으로 형성할 경우, 원자층 증착 공정 이후에 패드부(12)를 노출시키는 추가 공정이 필요하게 된다.Third, it is preferable that the sealing layer 14 is formed by an atomic layer deposition process rather than the sputtering process for improvement of the film quality and high moisture permeability. However, when the sealing layer 14 is formed by an atomic layer deposition process, An additional process of exposing the pad portion 12 after the process becomes necessary.

본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 얇은 베젤 폭을 갖는 플렉서블 디스플레이 장치 및 그의 제조 방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention provides a flexible display device having a thin bezel width and a method of manufacturing the flexible display device.

전술한 기술적 과제를 달성하기 위한 본 발명에 따른 플렉서블 디스플레이 장치는 화소와 홀 패턴을 포함하는 플렉서블 기판; 상기 홀 패턴에 매립되어 상기 화소의 신호 라인과 연결된 백 컨택 전극; 및 상기 백 컨택 전극과 연결되도록 상기 플렉서블 기판의 하면에 마련된 패드부를 포함할 수 있다.According to an aspect of the present invention, there is provided a flexible display device including: a flexible substrate including pixels and a hole pattern; A back contact electrode embedded in the hole pattern and connected to a signal line of the pixel; And a pad portion provided on a lower surface of the flexible substrate to be connected to the back contact electrode.

상기 과제의 해결 수단에 의하면, 본 발명은 화소의 신호 라인에 연결되는 패드부를 플렉서블 기판의 하면(또는 배면)에 형성함으로써 화소의 신호 라인과 패드부를 연결하는 라우팅 라인을 플렉서블 기판의 상면 주변 영역에 형성할 필요가 없기 때문에 플렉서블 디스플레이 장치의 베젤 폭을 줄일 수 있다.According to a preferred embodiment of the present invention, a pad portion connected to a signal line of a pixel is formed on a lower surface (or a back surface) of a flexible substrate to form a routing line connecting a signal line of the pixel and a pad portion, It is possible to reduce the width of the bezel of the flexible display device.

위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the effects of the present invention mentioned above, other features and advantages of the present invention will be described below, or may be apparent to those skilled in the art from the description and the description.

도 1은 종래기술에 따른 플렉서블 디스플레이 장치의 구성을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 일 예에 따른 플렉서블 디스플레이 장치의 구성을 개략적으로 나타내는 단면도이다.
도 3은 도 2에 도시된 I-I'선의 단면을 개략적으로 나타내는 단면도이다.
도 4는 도 3에 도시된 복수의 제 1 및 제 2 패드부의 제 1 예를 설명하기 위한 도면이다.
도 5는 도 3에 도시된 복수의 제 1 및 제 2 패드부의 제 2 예를 설명하기 위한 도면이다.
도 6은 도 3에 도시된 복수의 제 1 및 제 2 패드부의 제 3 예를 설명하기 위한 도면이다.
도 7a 내지 도 7k는 본 발명의 일 예에 따른 플렉서블 디스플레이 장치의 제조 방법을 개략적으로 나타내는 공정 단면도로서, 이는 도 2에 도시된 I-I'선의 공정 단면도이다.
1 is a cross-sectional view schematically showing the configuration of a conventional flexible display device.
2 is a cross-sectional view schematically showing a configuration of a flexible display device according to an exemplary embodiment of the present invention.
3 is a cross-sectional view schematically showing a cross section taken along the line I-I 'shown in FIG.
4 is a view for explaining a first example of the plurality of first and second pad portions shown in FIG.
5 is a view for explaining a second example of the plurality of first and second pad portions shown in FIG.
FIG. 6 is a view for explaining a third example of the plurality of first and second pad portions shown in FIG. 3. FIG.
7A to 7K are process sectional views schematically showing a manufacturing method of a flexible display device according to an exemplary embodiment of the present invention, which is a process sectional view of the line I-I 'shown in FIG.

본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. The meaning of the terms described herein should be understood as follows.

단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. "포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. "적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다. "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우 뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.The word " first, "" second," and the like, used to distinguish one element from another, are to be understood to include plural representations unless the context clearly dictates otherwise. The scope of the right should not be limited by these terms. It should be understood that the terms "comprises" or "having" does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof. It should be understood that the term "at least one" includes all possible combinations from one or more related items. For example, the meaning of "at least one of the first item, the second item and the third item" means not only the first item, the second item or the third item, but also the second item and the second item among the first item, Means any combination of items that can be presented from more than one. The term "on" means not only when a configuration is formed directly on top of another configuration, but also when a third configuration is interposed between these configurations.

이하에서는 본 발명에 따른 플렉서블 디스플레이 장치 및 그의 제조 방법의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, preferred embodiments of a flexible display device and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, like reference numerals are used to denote like elements throughout the drawings, even if they are shown on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 2는 본 발명의 일 예에 따른 플렉서블 디스플레이 장치의 구성을 개략적으로 나타내는 단면도이며, 도 3은 도 2에 도시된 I-I'선의 단면을 개략적으로 나타내는 단면도이다.FIG. 2 is a cross-sectional view schematically showing a configuration of a flexible display device according to an exemplary embodiment of the present invention, and FIG. 3 is a cross-sectional view schematically showing a cross section taken along a line I-I 'shown in FIG.

도 2 및 도 3을 참조하면, 본 발명의 일 예에 따른 플렉서블 디스플레이 장치는 플렉서블 기판(100), 화소(P), 복수의 제 1 및 제 2 홀 패턴(200, 300), 복수의 제 1 및 제 2 백 컨택 전극(210, 310), 제 1 및 제 2 패드부(250, 350)를 포함한다.2 and 3, a flexible display device according to an exemplary embodiment of the present invention includes a flexible substrate 100, a pixel P, a plurality of first and second hole patterns 200 and 300, And second back contact electrodes 210 and 310, and first and second pad units 250 and 350.

상기 플렉서블 기판(100)는 유연한 플라스틱 재질, 예를 들어, 불투명 또는 유색 폴리이미드(PI; Polyimide) 재질로 이루어질 수 있다. 일 예에 따른 플렉서블 기판(100)은 상대적으로 두꺼운 하부 캐리어 기판(미도시)에 형성되어 있는 하부 릴리즈층의 상면에 일정 두께로 도포된 플라스틱 물질이 경화되어 형성될 수 있다. 여기서, 하부 캐리어 기판은 레이저 릴리즈 공정을 이용한 하부 릴리즈층의 릴리즈에 의해 상기 플렉서블 기판(100)으로부터 분리된다.The flexible substrate 100 may be made of a flexible plastic material, for example, an opaque or colored polyimide (PI) material. The flexible substrate 100 according to an exemplary embodiment may be formed by curing a plastic material coated on a top surface of a lower release layer formed on a relatively thick lower carrier substrate (not shown) with a predetermined thickness. Here, the lower carrier substrate is separated from the flexible substrate 100 by the release of the lower release layer using a laser-releasing process.

상기 플렉서블 기판(100)은 표시 영역(AA)과 주변 영역을 갖는다. 여기서, 주변 영역은 표시 영역(AA)을 둘러싸는 테두리 영역으로서, 플렉서블 기판(100)의 장변 길이 방향(X)과 나란한 제 1 주변 영역(PA)과 플렉서블 기판(100)의 단변 길이 방향(Y)과 나란한 제 2 주변 영역(PA)으로 이루어질 수 있다. 이러한 제 1 및 제 2 주변 영역(PA1, PA2) 각각은 플렉서블 디스플레이 장치의 베젤 폭(BW)을 최소화하기 위해, 수백 ㎛ 이하의 폭(BW)으로 형성되는 것이 바람직하다.The flexible substrate 100 has a display area AA and a peripheral area. The peripheral area is a border area surrounding the display area AA and is defined by a first peripheral area PA parallel to the longitudinal direction X of the long side of the flexible substrate 100 and a longitudinal direction Y of the short side of the flexible substrate 100 And a second peripheral area PA in parallel with the first peripheral area PA. Each of the first and second peripheral areas PA1 and PA2 is preferably formed to have a width BW of several hundreds of micrometers or less in order to minimize the bezel width BW of the flexible display device.

상기 플렉서블 기판(100)의 표시 영역(AA)은 복수의 게이트 라인(GL), 복수의 게이트 라인(GL)과 교차하는 복수의 데이터 라인(DL), 복수의 데이터 라인(DL) 각각과 나란한 복수의 전원 공급 라인(PL)을 포함한다. 추가적으로, 상기 플렉서블 기판(100)의 표시 영역(AA)에는 화소(P)의 구동 방법에 따라 복수의 보조 전원 라인이 추가로 형성될 수 있다.The display area AA of the flexible substrate 100 is divided into a plurality of gate lines GL, a plurality of data lines DL crossing the plurality of gate lines GL, and a plurality of And a power supply line PL. In addition, a plurality of auxiliary power lines may be additionally formed in the display area AA of the flexible substrate 100 according to the driving method of the pixels P.

상기 화소(P)는 게이트 라인(GL)과 데이터 라인(DL)에 의해 표시 영역(AA) 상에 정의된 화소 영역마다 형성된다. 일 예에 따른 화소(P)는 박막 트랜지스터(110), 애노드 전극(130), 유기 발광 소자(150), 및 캐소드 전극(170)을 포함한다.The pixel P is formed for each pixel region defined on the display region AA by the gate line GL and the data line DL. The pixel P according to one example includes a thin film transistor 110, an anode electrode 130, an organic light emitting element 150, and a cathode electrode 170.

상기 박막 트랜지스터(110)는 액티브층(111), 게이트 전극(113), 드레인 전극(115d), 및 소스 전극(115s)을 포함한다.The thin film transistor 110 includes an active layer 111, a gate electrode 113, a drain electrode 115d, and a source electrode 115s.

상기 액티브층(111)은 플렉서블 기판(100) 상에 패턴 형성되는 것으로, Zinc Oxide, Tin Oxide, Ga-In-Zn Oxide, In-Zn Oxide, 또는 In-Sn Oxide 등의 산화물로 반도체로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘계 반도체로 이루어질 수도 있다. 일 예로서, 액티브층(111)은 도체화 공정에 의해 드레인 영역과 소스 영역, 및 도체화 공정에서 도체화되지 않은 채널 영역을 포함한다. 여기서, 드레인 영역과 소스 영역은 채널 영역을 사이에 두고 서로 나란하게 형성된다. 액티브층(111)의 채널 영역 상에는 게이트 절연막(112)이 형성되어 있다.The active layer 111 is patterned on the flexible substrate 100. The active layer 111 may be formed of an oxide such as Zinc Oxide, Tin Oxide, Ga-In-Zn Oxide, In-Zn Oxide, or In- However, the present invention is not limited thereto, and may be made of a silicon-based semiconductor. As an example, the active layer 111 includes a drain region and a source region by a conducting process, and a channel region that is not conducted in the conducting process. Here, the drain region and the source region are formed in parallel with each other with the channel region therebetween. On the channel region of the active layer 111, a gate insulating film 112 is formed.

상기 게이트 전극(113)은 게이트 라인(GL)과 함께 형성된다. 게이트 전극(113)은 액티브층(111)의 채널 영역에 중첩되도록 게이트 절연막(112) 상에 패턴 형성된다. 게이트 전극(112)은 건식 에칭 공정을 이용한 게이트 절연막(112)의 패터닝 공정시 건식 에칭 가스에 의해 상기 액티브층(111)의 채널 영역이 도체화되지 않도록 하는 마스크 역할을 한다. 이러한 게이트 전극(113)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.The gate electrode 113 is formed together with the gate line GL. The gate electrode 113 is formed in a pattern on the gate insulating film 112 so as to overlap with the channel region of the active layer 111. The gate electrode 112 serves as a mask to prevent the channel region of the active layer 111 from becoming conductive by the dry etching gas during the patterning process of the gate insulating layer 112 using the dry etching process. The gate electrode 113 may be formed of at least one selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Alloy, and may be composed of a single layer of the metal or alloy or multiple layers of two or more layers.

상기 게이트 전극(113)과 액티브층(111)의 드레인 영역 및 소스 영역 상에는 층간 절연막(114)이 형성되어 있다.An interlayer insulating film 114 is formed on the drain region and the source region of the gate electrode 113 and the active layer 111.

상기 드레인 전극(115d)과 소스 전극(115s)은 데이터 라인(DL)과 전원 공급 라인(PL)과 함께 형성된다. 상기 드레인 전극(115d)은 상기 액티브층(111)의 드레인 영역에 중첩되는 층간 절연막(114)의 상면에 패턴 형성되어 액티브층(111)의 드레인 영역에 연결된다. 그리고, 소스 전극(115s)은 액티브층(111)의 소스 영역에 중첩되는 층간 절연막(114)의 상면에 패턴 형성되어 상기 액티브층(111)의 소스 영역에 연결된다. 이를 위해, 상기 층간 절연막(114)은 드레인 전극(115d)과 액티브층(111)의 드레인 영역을 연결시키기 위한 제 1 컨택홀, 및 소스 전극(115s)과 액티브층(111)의 소스 영역을 연결시키기 위한 제 2 컨택홀을 포함한다. 이러한 드레인 전극(115d)과 소스 전극(115s)은 동일한 금속 재질로 이루어지는 것으로, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.The drain electrode 115d and the source electrode 115s are formed together with the data line DL and the power supply line PL. The drain electrode 115d is formed on the upper surface of the interlayer insulating film 114 which overlaps the drain region of the active layer 111 and is connected to the drain region of the active layer 111. [ The source electrode 115s is patterned on the upper surface of the interlayer insulating film 114 overlapping the source region of the active layer 111 and connected to the source region of the active layer 111. [ The interlayer insulating layer 114 may include a first contact hole for connecting the drain electrode 115d and a drain region of the active layer 111 and a source electrode 115s and a source region of the active layer 111 And a second contact hole for allowing the second contact hole to be formed. The drain electrode 115d and the source electrode 115s are made of the same metal and are made of a metal such as Mo, Al, Cr, Au, Ti, Ni, (Nd), copper (Cu), or an alloy thereof, and may be formed of a single layer of the metal or alloy, or multiple layers of two or more layers.

상기 드레인 전극(115d)과 소스 전극(115s) 상에는 보호막(116)이 형성되어 있다. 보호막(116)은 실리콘 산화물 또는 실리콘 질화물과 같은 절연 물질로 이루어질 수 있지만, 이에 한정되지 않고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 절연 물질로 이루어질 수도 있다.A protective film 116 is formed on the drain electrode 115d and the source electrode 115s. The protective film 116 may be made of an insulating material such as silicon oxide or silicon nitride, but not limited thereto, and may be made of an insulating material such as photo acryl or benzocyclobutene (BCB).

상기 애노드 전극(130)은 상기 박막 트랜지스터(110)의 소스 전극(115s)과 연결되도록 보호막(116) 상에 패턴 마련된다. 이때, 화소(P)의 개구 면적을 증가시키기 위하여, 애노드 전극(130)은 보조 전극(120)을 통하여 박막 트랜지스터(110)의 소스 전극(115s)에 연결될 수 있다. 이러한 애노드 전극(130)은 유기 발광 소자(150)에서 방출되는 광을 반사시키기 위하여 높은 반사율을 갖는 전도성 금속 재질로 이루어지며, 예를 들어, 인듐-틴-옥사이드(ITO)/APC(Ag:Pb:Cu)/ITO의 금속층으로 적층된 복층 구조로 형성될 수 있다.The anode electrode 130 is patterned on the passivation layer 116 so as to be connected to the source electrode 115s of the thin film transistor 110. The anode electrode 130 may be connected to the source electrode 115s of the thin film transistor 110 through the auxiliary electrode 120 in order to increase the opening area of the pixel P. [ The anode electrode 130 is made of a conductive metal having a high reflectivity to reflect light emitted from the organic light emitting diode 150. For example, the anode electrode 130 may be formed of indium-tin-oxide (ITO) : Cu) / ITO. ≪ / RTI >

상기 보조 전극(120)은 박막 트랜지스터(110)의 상부를 덮도록 보호막(116) 상에 섬 형태로 형성되어 박막 트랜지스터(110)의 소스 전극(115s)과 연결된다. 이를 위해, 보호막(116)은 보조 전극(120)과 박막 트랜지스터(110)의 소스 전극(115s)을 연결시키기 위한 제 3 컨택홀을 포함한다.The auxiliary electrode 120 is formed in an island shape on the protection film 116 so as to cover the top of the TFT 110 and connected to the source electrode 115s of the TFT 110. The passivation layer 116 includes a third contact hole for connecting the auxiliary electrode 120 to the source electrode 115s of the thin film transistor 110. [

상기 보조 전극(120)과 보호막(116) 상에는 평탄화막(125)이 형성되어 있다.A planarization layer 125 is formed on the auxiliary electrode 120 and the protective layer 116.

상기 애노드 전극(130)은 상기 화소 영역의 평탄화막(125) 상에 패턴 형성되어 보조 전극(120)과 연결된다. 이를 위해, 평탄화막(125)은 애노드 전극(130)과 보조 전극(120)을 연결하기 위한 제 4 컨택홀을 포함한다.The anode electrode 130 is patterned on the planarization layer 125 of the pixel region and connected to the auxiliary electrode 120. For this purpose, the planarization layer 125 includes a fourth contact hole for connecting the anode electrode 130 and the auxiliary electrode 120.

상기 유기 발광 소자(150)는 애노드 전극(130) 상에 정의된 각 화소(P)의 발광 영역 상에 형성된다. 여기서, 각 화소(P)의 발광 영역은 애노드 전극(130)의 가장자리 부분을 제외한 나머지 부분으로서, 보호막(116) 상에 형성되는 뱅크층(140)에 의해 정의된다. 즉, 뱅크층(140)은 애노드 전극(130)의 가장자리 부분과 박막 트랜지스터(TFT)를 덮도록 형성됨으로써 애노드 전극(130)의 가장자리 부분을 제외한 나머지 부분이 노출되도록 한다. 이에 따라, 유기 발광 소자(150)는 뱅크층(140)에 의해 정의된 발광 영역의 애노드 전극(130)의 상면에 형성된다. 이러한 유기 발광 소자(150)는 도시하지는 않았지만, 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층, 및 전자 주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 상기 정공 주입층 및/또는 전자 주입층은 생략이 가능하다. 상기 유기 발광층은 화소(P) 별로 동일한 색, 예로서 화이트(white)의 광을 방출하도록 형성될 수도 있고, 화소(P) 별로 상이한 색, 예로서, 적색, 녹색, 또는 청색의 광을 발광하도록 형성될 수도 있다.The organic light emitting device 150 is formed on the light emitting region of each pixel P defined on the anode electrode 130. The light emitting region of each pixel P is defined by the bank layer 140 formed on the protective film 116 as a remaining portion excluding the edge portion of the anode electrode 130. [ That is, the bank layer 140 is formed so as to cover the edge portion of the anode electrode 130 and the thin film transistor (TFT), thereby exposing the remaining portion except the edge portion of the anode electrode 130. Accordingly, the organic light emitting element 150 is formed on the upper surface of the anode electrode 130 of the light emitting region defined by the bank layer 140. Although not shown, the organic light emitting diode 150 may have a structure in which a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, and an electron injection layer are sequentially stacked. However, the hole injection layer and / or the electron injection layer may be omitted. The organic light emitting layer may be formed to emit light of the same color, for example white, for each pixel P, and may emit light of different colors, for example, red, green, or blue, .

상기 캐소드 전극(170)은 상기 뱅크층(140) 상에 형성되어 유기 발광 소자(150)에 연결된다. 캐소드 전극(170)은 화소(P) 별로 구분되지 않고 전체 화소(P)에 공통되는 전극 형태로 형성되어 각 화소(P)에 형성된 유기 발광 소자(150)에 공통적으로 연결될 수 있다. 이러한 캐소드 전극(170)은 유기 발광 소자(150)에서 방출되는 광을 외부로 방출시키기 위한 투명 전도성 재질로 이루어진다.The cathode electrode 170 is formed on the bank layer 140 and connected to the organic light emitting diode 150. The cathode electrode 170 may be formed in an electrode shape common to all the pixels P and may be connected to the OLED 150 formed in each pixel P without being divided into the pixels P. [ The cathode electrode 170 is made of a transparent conductive material for emitting light emitted from the organic light emitting diode 150 to the outside.

상기 캐소드 전극(170)과 뱅크층(140)의 상면에는 산소, 수분 등의 침투를 방지하기 위한 밀봉층(190)이 형성되어 있다. 이러한 밀봉층(190)의 재료 및 형성 방법은 이 분야에서 공지된 것이라면 특별한 제한 없이 적용될 수 있다. 다만, 본 발명에 따른 밀봉층(190)은 플렉서블 기판(100)의 상면 전체에 형성될 수 있기 때문에 막질 개선과 높은 투습 방지를 위해 스퍼터링 공정보다는 원자층 증착 공정에 의해 형성되는 것이 보다 바람직하다.A sealing layer 190 is formed on the upper surface of the cathode electrode 170 and the bank layer 140 to prevent penetration of oxygen, moisture, and the like. Materials and methods for forming such a sealing layer 190 can be applied without any particular limitation as long as they are well known in the art. However, since the sealing layer 190 according to the present invention can be formed on the entire upper surface of the flexible substrate 100, it is more preferable to form the sealing layer 190 by an atomic layer deposition process, rather than a sputtering process, in order to improve film quality and prevent moisture permeation.

상기 복수의 제 1 홀 패턴(200)은 플렉서블 기판(100)을 상하로 관통하도록 플렉서블 기판(100)의 제 1 주변 영역(PA1)에 형성된다. 일 예에 따른 복수의 제 1 홀 패턴(200)은 복수의 데이터 라인(DL) 각각의 일단에 인접한 플렉서블 기판(100)의 제 1 주변 영역(PA1)에 형성된다.The plurality of first hole patterns 200 are formed in the first peripheral area PA1 of the flexible substrate 100 so as to penetrate the flexible substrate 100 up and down. A plurality of first hole patterns 200 according to an example are formed in the first peripheral area PA1 of the flexible substrate 100 adjacent to one end of each of the plurality of data lines DL.

상기 복수의 제 2 홀 패턴(300)은 플렉서블 기판(100)을 상하로 관통하도록 플렉서블 기판(100)의 제 2 주변 영역(PA2)에 형성된다. 일 예에 따른 복수의 제 2 홀 패턴(300)은 복수의 게이트 라인(GL) 각각의 일단에 인접한 플렉서블 기판(100)의 제 2 주변 영역(PA2)에 형성된다.The plurality of second hole patterns 300 are formed in the second peripheral area PA2 of the flexible substrate 100 so as to penetrate the flexible substrate 100 up and down. A plurality of second hole patterns 300 according to an example are formed in the second peripheral area PA2 of the flexible substrate 100 adjacent to one end of each of the plurality of gate lines GL.

상기 복수의 제 1 및 제 2 홀 패턴(200, 300) 각각은 레이저(laser) 공정 또는 습식 식각 공정에 의해 형성될 수 있지만, 생산성 및 공정 단순화를 위해 레이저 공정에 의해 형성되는 것이 바람직하다. 여기서, 플렉서블 기판(100)이 플라스틱 재질로 이루어지기 때문에 레이저에 의해 형성되는 홀 패턴(200, 300) 주변에 크랙(crack)이 발생되지 않으며, 이로 인해 플렉서블 기판(100)의 신뢰성이 개선될 수 있다. 반면에, 플렉서블 기판(100)이 박형의 유리 재질로 이루어지고, 레이저로 홀 패턴(200, 300)을 형성하게 되면, 홀 패턴(200, 300) 주변에 크랙(crack)이 발생되어 플렉서블 기판(100)의 신뢰성이 저하될 수 있다. 따라서, 본 발명에 따른 플렉서블 기판(100)은 유리 재질이 아닌 플라스틱 재질로 이루어짐으로써 홀 패턴(200, 300)은 레이저를 이용하여 크랙 없이 형성될 수 있다.Each of the plurality of first and second hole patterns 200 and 300 may be formed by a laser process or a wet etching process, but is preferably formed by a laser process for productivity and process simplification. Since the flexible substrate 100 is made of a plastic material, cracks are not generated around the hole patterns 200 and 300 formed by the laser, and the reliability of the flexible substrate 100 can be improved have. On the other hand, when the flexible substrate 100 is made of a thin glass material and the hole patterns 200 and 300 are formed by laser, a crack is generated around the hole patterns 200 and 300, 100 may be deteriorated. Therefore, the flexible substrate 100 according to the present invention is made of a plastic material rather than a glass material, so that the hole patterns 200 and 300 can be formed without cracking using a laser.

상기 복수의 제 1 백 컨택 전극(210) 각각은 복수의 제 1 홀 패턴(200) 각각에 매립되면서 해당 제 1 홀 패턴(200)을 덮도록 플렉서블 기판(100)의 제 1 주변 영역(PA1) 상에 형성되는 것으로, 금속 재질로 이루어질 수 있다. 이러한 복수의 제 1 백 컨택 전극(210) 각각은 복수의 데이터 라인(DL)과 복수의 전원 공급 라인(PL) 각각의 일단과 개별적으로 연결된다. 이를 위해, 제 1 주변 영역(PA1)에는 복수의 제 1 백 컨택 전극(210) 각각과 연결되는 복수의 제 1 및 제 2 백 컨택 패턴(220, 230)이 형성되어 있다. 상기 복수의 제 1 및 제 2 백 컨택 패턴(220, 230)은 제 1 주변 영역(PA1)에서 적어도 2열의 격자 형태 또는 지그재그 형태로 배치될 수 있다.Each of the plurality of first back contact electrodes 210 is embedded in each of the plurality of first hole patterns 200 to cover the first hole pattern 200 and the first peripheral area PA1 of the flexible substrate 100, And may be made of a metal material. Each of the plurality of first back contact electrodes 210 is individually connected to one end of each of a plurality of data lines DL and a plurality of power supply lines PL. To this end, a plurality of first and second back contact patterns 220 and 230 connected to the plurality of first back contact electrodes 210 are formed in the first peripheral area PA1. The plurality of first and second back contact patterns 220 and 230 may be arranged in a lattice form or zigzag form in at least two rows in the first peripheral area PA1.

상기 복수의 제 1 백 컨택 패턴(220) 각각은 상기 층간 절연막(114)에 형성된 제 1 비아홀(222)을 통해 해당하는 제 1 백 컨택 전극(210)에 전기적으로 연결됨과 아울러 데이터 연장 라인(DLe)을 통해 해당하는 데이터 라인(DL)의 일단에 개별적으로 연결된다. 여기서, 상기 데이터 연장 라인(DLe)과 제 1 백 컨택 패턴(220)은 데이터 라인(DL)의 일단으로부터 제 1 주변 영역(PA1)으로 연장되어 형성되고, 제 1 백 컨택 패턴(220)은 화소(P)의 단변 길이보다 작은 범위 내에서 해당하는 제 1 홀 패턴(200)과 중첩되는 면적을 갖도록 형성된다.Each of the plurality of first back contact patterns 220 is electrically connected to a corresponding first back contact electrode 210 through a first via hole 222 formed in the interlayer insulating layer 114 and a data extension line DLe To one end of the corresponding data line DL. The data extension line DLe and the first back contact pattern 220 extend from one end of the data line DL to the first peripheral area PA1, Is formed to have an area overlapping with the corresponding first hole pattern (200) within a range smaller than the short side length of the first hole pattern (P).

상기 복수의 제 2 백 컨택 패턴(230) 각각은 제 1 비아홀(222)과 인접하도록 상기 층간 절연막(114)에 형성된 제 2 비아홀(232)을 통해 해당하는 제 1 백 컨택 전극(210)에 전기적으로 연결됨과 아울러 전원 연장 라인(PLe)을 통해 해당하는 전원 공급 라인(PL)의 일단에 개별적으로 연결된다. 여기서, 상기 전원 연장 라인(PLe)과 제 2 백 컨택 패턴(230)은 전원 공급 라인(PL)의 일단으로부터 제 1 주변 영역(PA1)으로 연장되어 형성되고, 제 2 백 컨택 패턴(230)은 해당하는 제 1 홀 패턴(200)과 중첩되면서 제 1 백 컨택 패턴(220)과 동일한 면적을 갖도록 형성된다.Each of the plurality of second back contact patterns 230 is electrically connected to the corresponding first back contact electrode 210 through a second via hole 232 formed in the interlayer insulating layer 114 so as to be adjacent to the first via hole 222 And is connected to one end of the corresponding power supply line PL through a power extension line PLe. The power extension line PLe and the second back contact pattern 230 extend from one end of the power supply line PL to the first peripheral area PA1 and the second back contact pattern 230 extends The first hole pattern 200 is formed to have the same area as that of the first back contact pattern 220 while overlapping with the corresponding first hole pattern 200.

상기 복수의 제 2 백 컨택 전극(310) 각각은 복수의 제 2 홀 패턴(300) 각각에 매립되면서 해당 제 2 홀 패턴(300)을 덮도록 플렉서블 기판(100)의 제 2 주변 영역(PA2) 상에 형성되는 것으로, 금속 재질로 이루어질 수 있다. 이러한 상기 복수의 제 2 백 컨택 전극(310) 각각은 복수의 게이트 라인(GL)의 일단과 개별적으로 연결된다. 이를 위해, 제 2 주변 영역(PA2)에는 복수의 제 3 백 컨택 전극(310) 각각과 연결되는 복수의 제 3 백 컨택 패턴(320)이 형성되어 있다. 상기 복수의 제 3 백 컨택 패턴(320)은 제 1 주변 영역(PA1)에서 적어도 1열로 배치될 수 있다.Each of the plurality of second back contact electrodes 310 is embedded in each of the plurality of second hole patterns 300 and covers the second peripheral area PA2 of the flexible substrate 100 so as to cover the second hole pattern 300. [ And may be made of a metal material. Each of the plurality of second back contact electrodes 310 is individually connected to one end of the plurality of gate lines GL. To this end, a plurality of third back contact patterns 320 connected to the plurality of third back contact electrodes 310 are formed in the second peripheral area PA2. The plurality of third back contact patterns 320 may be disposed in at least one row in the first peripheral area PA1.

상기 복수의 제 3 백 컨택 패턴(320) 각각은 상기 게이트 절연막(112)에 형성된 제 3 비아홀(322)을 통해 해당하는 제 2 백 컨택 전극(310)에 전기적으로 연결됨과 아울러 게이트 연장 라인(GLe)을 통해 해당하는 게이트 라인(GL)의 일단에 개별적으로 연결된다. 여기서, 상기 게이트 연장 라인(GLe)과 제 3 백 컨택 패턴(320)은 게이트 라인(GL)의 일단으로부터 제 2 주변 영역(PA2)으로 연장되어 형성되고, 제 3 백 컨택 패턴(320)은 화소(P)의 단변 길이보다 작은 범위 내에서 해당하는 제 2 홀 패턴(300)과 중첩되는 면적을 갖도록 형성되거나, 제 2 홀 패턴(300)과 중첩되면서 상기 제 1 백 컨택 패턴(220)과 동일한 면적을 갖도록 형성될 수 있다.Each of the plurality of third back contact patterns 320 is electrically connected to a corresponding second back contact electrode 310 through a third via hole 322 formed in the gate insulating layer 112 and a gate extension line GLe To the one end of the corresponding gate line GL. Here, the gate extension line GLe and the third back contact pattern 320 extend from one end of the gate line GL to the second peripheral area PA2, and the third back contact pattern 320 is formed to extend from the pixel The first hole pattern 300 may be formed so as to have an area overlapping the second hole pattern 300 within a range shorter than the short side length of the first back contact pattern 220 or to be overlapped with the second hole pattern 300, May be formed to have an area.

상기 복수의 제 1 및 제 2 백 컨택 전극(210, 310) 각각은 상기 박막 트랜지스터(110)의 액티브층(111)에 조사되는 광을 차단하기 위해, 플렉서블 기판(100) 상에 형성되는 금속 재질의 광차단층(미도시) 또는 제조 공정시 기판 얼라인을 위해 플렉서블 기판(100) 상에 형성되는 금속 재질의 얼라인 마크와 함께 형성될 수 있다.Each of the plurality of first and second back contact electrodes 210 and 310 may be formed of a metal material formed on the flexible substrate 100 in order to shield light emitted to the active layer 111 of the thin film transistor 110 (Not shown) of the flexible substrate 100 or an alignment mark of a metal material formed on the flexible substrate 100 for substrate alignment in the manufacturing process.

추가적으로, 상기 플렉서블 기판(100)의 상면에는 버퍼층(102)이 형성되어 있다. 이러한 버퍼층(102)은 제 1 및 제 2 무기막(102a, 102b)을 포함할 수 있다.In addition, a buffer layer 102 is formed on the upper surface of the flexible substrate 100. The buffer layer 102 may include first and second inorganic films 102a and 102b.

상기 제 1 무기막(102a)은 상기 하부 릴리즈층과 동일한 물질로 이루어져 상기 복수의 제 1 및 제 2 홀 패턴(200, 300)을 포함하는 상기 플렉서블 기판(100)의 상면 전체에 일정한 두께로 형성된다. 이러한 제 1 무기막(102a)은 상기 레이저 릴리즈 공정을 통해 플렉서블 기판(100)과 하부 캐리어 기판을 분리할 때, 복수의 제 1 및 제 2 홀 패턴(200, 300)의 내부에 형성된 하부 릴리즈층이 완전히 제거할 수 있도록 하는 역할을 한다. 이에 따라, 상기 복수의 백 컨택 전극(210, 310) 각각은 해당하는 홀 패턴(200)에 형성된 상기 제 1 무기막(102a)의 상면에 형성된다. 예를 들어, 상기 제 1 무기막(102a)은 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다.The first inorganic film 102a is formed of the same material as the lower release layer and is formed to have a constant thickness over the entire upper surface of the flexible substrate 100 including the first and second hole patterns 200 and 300 do. When the flexible substrate 100 and the lower carrier substrate are separated from each other through the laser-releasing process, the first inorganic film 102a is formed on the lower release layer formed in the first and second hole patterns 200 and 300, This is to make it possible to remove it completely. Accordingly, each of the plurality of back contact electrodes 210 and 310 is formed on the upper surface of the first inorganic film 102a formed in the corresponding hole pattern 200. [ For example, the first inorganic film 102a may be formed of silicon oxide or silicon nitride.

상기 제 2 무기막(102b)은 상기 복수의 홀 패턴(200, 300) 각각에 매립되고, 그 주변에 형성된 복수의 백 컨택 전극(210, 310)을 제외한 나머지 제 1 무기막(102a)의 상면 전체에 형성된다. 이러한 제 2 무기막(102b)은 박막 트랜지스터(110)의 제조 공정 중 고온 공정시 플렉서블 기판(100)에 함유된 물질이 박막 트랜지스터(100)로 확산되는 것을 차단하는 역할을 하며, 외부의 수분이나 습기가 유기 발광 소자(150)로 침투하는 것을 방지하는 역할도 수행한다. 상기 제 2 무기막(102b)은 상기 제 1 무기막(102a)과 동일한 물질로 형성되거나, 실리콘 산화물 및 실리콘 질화물 중에서 상기 제 1 무기막(102a)과 다른 물질로 형성될 수 있다.The second inorganic film 102b is buried in each of the plurality of hole patterns 200 and 300 and the upper surface of the first inorganic film 102a except the plurality of white contact electrodes 210 and 310 formed in the periphery thereof . The second inorganic film 102b serves to prevent the material contained in the flexible substrate 100 from diffusing into the thin film transistor 100 during the high temperature process during the manufacturing process of the thin film transistor 110, And also prevents moisture from penetrating into the organic light emitting element 150. The second inorganic film 102b may be formed of the same material as the first inorganic film 102a or may be formed of silicon oxide and silicon nitride other than the first inorganic film 102a.

이와 같은, 버퍼층(102)의 상면에는 전술한 박막 트랜지스터(110)와 박막 트랜지스터(110)를 덮는 층간절연막(114)이 형성된다.On the upper surface of the buffer layer 102, an interlayer insulating film 114 covering the thin film transistor 110 and the thin film transistor 110 is formed.

상기 제 1 패드부(250)는 플렉서블 기판(100)의 제 1 주변 영역(PA1) 하면에 형성되어 복수의 제 1 백 컨택 전극(210)에 연결됨으로써 해당하는 제 1 백 컨택 전극(210), 백 컨택 패턴(220, 230), 및 연장 라인(DLe, PLe)을 통해 해당하는 데이터 라인(DL) 및 전원 공급 라인(PL)에 개별적으로 연결된다. 이러한 상기 제 1 패드부(250) 각각은 복수의 데이터 구동부(미도시) 각각과 개별적으로 연결되어, 해당하는 데이터 구동부로부터 공급되는 데이터 신호 및 구동 전압을 해당하는 제 1 백 컨택 전극(210)에 전달한다.The first pad unit 250 is formed on the lower surface of the first peripheral area PA1 of the flexible substrate 100 and is connected to the plurality of first back contact electrodes 210 so that the corresponding first back contact electrode 210, Are individually connected to the corresponding data line DL and the power supply line PL through the back contact patterns 220 and 230 and the extension lines DLe and PLe. Each of the first pad units 250 is connected to each of a plurality of data drivers (not shown), and a data signal and a driving voltage supplied from the corresponding data driver are supplied to the corresponding first back contact electrode 210 .

상기 제 2 패드부(350) 각각은 플렉서블 기판(100)의 제 2 주변 영역(PA2) 하면에 형성되어 복수의 제 2 백 컨택 전극(310)에 연결됨으로써 해당하는 제 2 백 컨택 전극(310), 백 컨택 패턴(320), 및 게이트 연장 라인(DGe)을 통해 해당하는 게이트 라인(GL)에 개별적으로 연결된다. 이러한 상기 제 2 패드부(350) 각각은 복수의 게이트 구동부(미도시) 각각과 개별적으로 연결되어, 해당하는 게이트 구동부로부터 공급되는 게이트 신호를 해당하는 제 2 백 컨택 전극(310)에 전달한다.Each of the second pad portions 350 is formed on the lower surface of the second peripheral region PA2 of the flexible substrate 100 and is connected to the plurality of second back contact electrodes 310 to form a corresponding second back contact electrode 310, The back contact pattern 320, and the gate extension line DGe to the corresponding gate line GL. Each of the second pad portions 350 is individually connected to each of a plurality of gate drivers (not shown), and transmits a gate signal supplied from the corresponding gate driver to the corresponding second back contact electrode 310.

상기 제 1 및 제 2 패드부(250, 350) 각각은 애노드 전극(130)과 달리 광 반사 기능을 수행하지 않고, 신호 전달 역할만을 수행하기 때문에 수분 등에 의해 부식되지 않는 금속 재질로 이루어는 것이 바람직하다.Unlike the anode electrode 130, each of the first and second pad portions 250 and 350 may be formed of a metal material that does not corrode due to moisture, Do.

추가적으로, 본 발명에 일 예에 따른 플렉서블 디스플레이 장치는 상기 밀봉층(190)의 상면에 부착된 투명 기판(500)을 더 포함한다.In addition, the flexible display device according to an exemplary embodiment of the present invention further includes a transparent substrate 500 attached to the upper surface of the sealing layer 190.

상기 투명 기판(500)은 기판 접착 부재(410)에 의해 밀봉층(190)의 상면에 부착된다.The transparent substrate 500 is attached to the upper surface of the sealing layer 190 by the substrate bonding member 410.

일 예에 따른 투명 기판(500)는 투명하고 유연성을 갖는 엔지니어링 플라스틱 재질, 예를 들어, PET(polyethyleneterephthalate) 재질로 이루어질 수 있다. 이러한 일 예에 따른 투명 기판(500)은 기판 접착 부재(410)에 의해 밀봉층(190)의 상면에 부착됨으로써 상기 플렉서블 기판(100)의 하면에 패드부(250, 350)를 형성하기 위한 공정시 지지 기판의 역할을 한다. 그리고, 상기 플렉서블 기판(100)의 하면에 패드부(250, 350)의 형성 공정이 완료된 이후에도 밀봉층(190)의 상면에 부착된 상태를 유지하게 된다.The transparent substrate 500 according to an exemplary embodiment may be made of a transparent and flexible engineering plastic material, for example, a PET (polyethyleneterephthalate) material. The transparent substrate 500 according to this example is attached to the upper surface of the sealing layer 190 by the substrate bonding member 410 to form the pad portions 250 and 350 on the lower surface of the flexible substrate 100 And serves as a support substrate. After the process of forming the pads 250 and 350 is completed on the lower surface of the flexible substrate 100, the upper surface of the sealing layer 190 remains attached.

다른 예에 따른 투명 기판(500)은 유연한 플라스틱 재질, 예를 들어, 투명한 폴리이미드(PI) 재질로 이루어질 수 있다. 이 경우, 다른 예에 따른 투명 기판(500)은 상대적으로 두꺼운 하부 캐리어 기판(미도시)에 형성되어 있는 상부 릴리즈층의 상면에 일정 두께로 도포된 폴리이미드 물질이 경화되어 형성될 수 있다. 이러한 다른 예에 따른 투명 기판(500)은 기판 접착 부재(410)에 의해 밀봉층(190)의 상면에 부착됨으로써 상기 플렉서블 기판(100)의 하면에 패드부(250, 350)를 형성하기 위한 공정시 지지 기판의 역할을 한다. 그리고, 상기 플렉서블 기판(100)의 하면에 패드부(250, 350)의 형성 공정이 완료되면, 레이저 릴리즈 공정을 이용한 상부 릴리즈층의 릴리즈에 의해 상부 캐리어 기판으로부터 분리됨으로써 밀봉층(190)의 상면에 부착된 상태를 유지하게 된다.The transparent substrate 500 according to another example may be made of a flexible plastic material, for example, a transparent polyimide (PI) material. In this case, the transparent substrate 500 according to another example may be formed by curing the polyimide material coated on the upper surface of the upper release layer formed on the relatively lower lower carrier substrate (not shown) with a predetermined thickness. The transparent substrate 500 according to this another example is attached to the upper surface of the sealing layer 190 by the substrate bonding member 410 to form the pad portions 250 and 350 on the lower surface of the flexible substrate 100 And serves as a support substrate. When the process of forming the pad portions 250 and 350 is completed on the lower surface of the flexible substrate 100, the upper release layer is separated from the upper carrier substrate by using the laser release process, As shown in Fig.

도 4는 도 3에 도시된 복수의 제 1 및 제 2 패드부의 제 1 예를 설명하기 위한 도면이다.4 is a view for explaining a first example of the plurality of first and second pad portions shown in FIG.

도 4를 도 3과 결부하면, 제 1 예에 따른 제 1 패드부(250)는 복수의 제 1 배면 컨택 패드(251), 복수의 제 1 배면 패드부(253), 및 복수의 제 1 배면 라우팅 라인(255)을 포함한다.Referring to FIG. 4, the first pad unit 250 according to the first example includes a plurality of first back contact pads 251, a plurality of first back pad units 253, And a routing line 255.

상기 복수의 제 1 배면 컨택 패드(251) 각각은 플렉서블 기판(100)의 제 1 주변 영역(PA1)에 형성된 복수의 제 1 홀 패턴(200) 각각에 형성된 제 1 백 컨택 전극(210)에 전기적으로 연결되도록 제 1 주변 영역(PA1)의 하면에 패턴 형성된다.Each of the plurality of first back contact pads 251 is electrically connected to a first back contact electrode 210 formed in each of a plurality of first hole patterns 200 formed in a first peripheral region PA1 of the flexible substrate 100 A pattern is formed on the lower surface of the first peripheral area PA1.

상기 복수의 제 1 배면 패드부(253) 각각은 복수의 제 1 배면 컨택 패드(251)에 인접한 제 1 주변 영역(PA1)의 하면에 일정한 간격으로 마련되며, 데이터 구동부(500)와 개별적으로 연결된다. 이러한 상기 복수의 제 1 배면 패드부(253) 각각은 데이터 구동부(500)의 채널 개수를 포함하는 복수의 배면 패드를 포함한다.Each of the plurality of first rear pad units 253 is provided at a predetermined interval on the lower surface of the first peripheral area PA1 adjacent to the plurality of first rear contact pads 251 and is connected to the data driver 500 individually do. Each of the plurality of first back pad units 253 includes a plurality of back pads including the number of channels of the data driver 500.

상기 복수의 제 1 배면 라우팅 라인(255) 각각은 제 1 배면 컨택 패드(251)과 제 1 배면 패드부(253) 사이에 위치하도록 플렉서블 기판(100)의 하면에 패턴 형성되고, 복수의 제 1 배면 컨택 패드(251) 각각을 해당하는 제 1 배면 패드부(253)의 제 1 배면 패드에 전기적으로 연결한다. 이에 따라, 상기 복수의 제 1 배면 컨택 패드(251)는 데이터 구동부(500)의 채널 개수에 대응되도록 그룹화되어 제 1 배면 라우팅 라인(255)을 통해 해당하는 제 1 배면 패드부(253)에 그룹별로 연결된다.Each of the plurality of first backside routing lines 255 is pattern-formed on the lower surface of the flexible substrate 100 so as to be positioned between the first backside contact pad 251 and the first backside pad portion 253, And electrically connects each of the rear contact pads 251 to the first rear pad of the corresponding first rear pad portion 253. The plurality of first rear contact pads 251 are grouped so as to correspond to the number of channels of the data driver 500 and connected to the corresponding first back pad 253 through the first back routing line 255, It is very connected.

상기 데이터 구동부(500)는 복수의 제 1 배면 패드부(253) 각각에 개별적으로 연결되는 것으로, 제 1 신호 전달 필름(510), 및 제 1 신호 전달 필름(510)에 실장된 데이터 구동 집적 회로(520)를 포함한다. 상기 제 1 신호 전달 필름(510)은 TAB(Tape Automated Bonding) 공정에 의해 제 1 배면 패드부(253)에 부착되는 것으로, TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Board 또는 Chip On Film)로 이루어질 수 있다. 상기 제 1 신호 전달 필름(510)은 상기 데이터 구동 집적 회로(520)로부터 출력되는 데이터 신호를 해당 제 1 배면 패드부(253)로 전달하고, 외부로부터 공급되는 화소 구동 전압을 해당 제 1 배면 패드부(253)로 전달한다.The data driver 500 is individually connected to each of the plurality of first back pad units 253 and includes a first signal transmission film 510 and a data driving integrated circuit (520). The first signal transfer film 510 is attached to the first rear pad unit 253 by a TAB (Tape Automated Bonding) process and is made of a TCP (Tape Carrier Package), a COF (Chip On Flexible Board or Chip On Film) ≪ / RTI > The first signal transfer film 510 transfers a data signal output from the data driving integrated circuit 520 to the corresponding first backside pad unit 253, (253).

이와 같은, 제 1 예에 따른 제 1 패드부(250)는 제 1 신호 전달 필름(510)으로부터 공급되는 데이터 신호 및 구동 전압을 해당하는 제 1 백 컨택 전극(210)에 전달함으로써 데이터 신호 및 구동 전압 각각이 해당하는 제 1 백 컨택 전극(210)과 백 컨택 패턴(220, 230)을 통해 해당하는 데이터 라인(DL)과 전원 공급 라인(PL)에 공급되도록 한다.The first pad unit 250 according to the first example transmits the data signal and the driving voltage supplied from the first signal transmission film 510 to the corresponding first back contact electrode 210, Voltage is supplied to the corresponding data line DL and the power supply line PL through the first back contact electrode 210 and the back contact patterns 220 and 230, respectively.

제 2 예에 따른 제 2 패드부(350)는 복수의 제 2 배면 컨택 패드(351), 복수의 제 2 배면 패드부(353), 및 복수의 제 2 배면 라우팅 라인(355)을 포함한다.The second pad portion 350 according to the second example includes a plurality of second backside contact pads 351, a plurality of second backside pad portions 353, and a plurality of second backside routing lines 355.

상기 복수의 제 2 배면 컨택 패드(351) 각각은 플렉서블 기판(100)의 제 2 주변 영역(PA2)에 형성된 복수의 제 2 홀 패턴(300) 각각에 형성된 제 2 백 컨택 전극(210)에 전기적으로 연결되도록 제 2 주변 영역(PA2)의 하면에 패턴 형성된다.Each of the plurality of second back contact pads 351 is electrically connected to a second back contact electrode 210 formed in each of the plurality of second hole patterns 300 formed in the second peripheral area PA2 of the flexible substrate 100 A pattern is formed on the lower surface of the second peripheral area PA2.

상기 복수의 제 2 배면 패드부(353) 각각은 복수의 제 2 배면 컨택 패드(351)에 인접한 제 2 주변 영역(PA2)의 하면에 일정한 간격으로 마련되며, 게이트 구동부(600)와 개별적으로 연결된다. 이러한 상기 복수의 제 2 배면 패드부(353) 각각은 게이트 구동부(600)의 채널 개수를 포함하는 복수의 제 2 배면 패드를 포함한다.Each of the plurality of second rear pad portions 353 is provided at a predetermined interval on the lower surface of the second peripheral area PA2 adjacent to the plurality of second rear contact pads 351 and connected to the gate driver 600 individually do. Each of the plurality of second rear pad portions 353 includes a plurality of second rear pads including the number of channels of the gate driver 600.

상기 복수의 제 2 배면 라우팅 라인(355) 각각은 제 2 배면 컨택 패드(351)과 제 2 배면 패드부(353) 사이에 위치하도록 플렉서블 기판(100)의 하면에 패턴 형성되고, 복수의 제 2 배면 컨택 패드(351) 각각을 해당하는 제 2 배면 패드부(353)의 제 2 배면 패드에 전기적으로 연결한다. 이에 따라, 상기 복수의 제 2 배면 컨택 패드(351)는 게이트 구동부(600)의 채널 개수에 대응되도록 그룹화되어 제 2 배면 라우팅 라인(355)을 통해 해당하는 제 2 배면 패드부(353)에 그룹별로 연결된다.Each of the plurality of second backside routing lines 355 is pattern-formed on the lower surface of the flexible substrate 100 so as to be positioned between the second backside contact pad 351 and the second backside pad portion 353, And electrically connects each of the rear contact pads 351 to the second rear pad of the corresponding second rear pad portion 353. The plurality of second rear contact pads 351 are grouped so as to correspond to the number of channels of the gate driver 600 and connected to the corresponding second rear pad 353 through the second rear routing line 355 It is very connected.

상기 게이트 구동부(600)는 복수의 제 2 배면 패드부(353) 각각에 개별적으로 연결되는 것으로, 제 2 신호 전달 필름(610), 및 제 2 신호 전달 필름(610)에 실장된 게이트 구동 집적 회로(620)를 포함한다. 상기 제 2 신호 전달 필름(620)은 TAB 공정에 의해 제 2 배면 패드부(353)에 부착되는 것으로, TCP 또는 COF로 이루어질 수 있다. 상기 제 2 신호 전달 필름(620)은 상기 게이트 구동 집적 회로(620)로부터 출력되는 게이트 신호를 해당 제 2 배면 패드부(353)로 전달한다.The gate driver 600 is individually connected to each of the plurality of second back pad units 353 and includes a second signal transfer film 610 and a gate driver IC 620 mounted on the second signal transfer film 610. [ (620). The second signal transmission film 620 is attached to the second rear pad part 353 by a TAB process, and may be made of TCP or COF. The second signal transfer film 620 transfers a gate signal output from the gate drive integrated circuit 620 to the second rear pad unit 353.

이와 같은, 제 1 예에 따른 제 2 패드부(350)는 제 2 신호 전달 필름(610)을 통해 공급되는 게이트 신호를 해당하는 제 2 백 컨택 전극(310)에 전달함으로써 게이트 신호가 해당하는 제 2 백 컨택 전극(220)과 백 컨택 패턴(320)을 통해 해당하는 게이트 라인(GL)에 공급되도록 한다.The second pad unit 350 according to the first example transfers the gate signal supplied through the second signal transfer film 610 to the corresponding second back contact electrode 310, Contact electrode 220 and the back contact pattern 320 to the corresponding gate line GL.

추가적으로, 플렉서블 기판(100)의 하면에는 배면 절연막(미도시)이 추가로 형성될 수 있으며, 상기 배면 절연막은 신호 전달 필름(610)가 연결되는 패드부(250, 350)의 일 부분을 제외한 플렉서블 기판(100)의 하면 전체에 형성될 수 있다.In addition, a back insulating film (not shown) may be additionally formed on the lower surface of the flexible substrate 100. The back insulating film may be formed of a flexible material, And may be formed on the entire lower surface of the substrate 100.

도 5는 도 3에 도시된 복수의 제 1 및 제 2 패드부의 제 2 예를 설명하기 위한 도면이다.5 is a view for explaining a second example of the plurality of first and second pad portions shown in FIG.

도 5를 도 3과 결부하면, 제 2 예에 따른 제 1 패드부(250)는 복수의 제 1 배면 컨택 패드(251), 복수의 제 1 배면 패드부(253'), 및 복수의 제 1 배면 라우팅 라인(255')을 포함한다.Referring to FIG. 5, the first pad portion 250 according to the second example includes a plurality of first back contact pads 251, a plurality of first back pad portions 253 ', and a plurality of first And a backside routing line 255 '.

상기 복수의 제 1 배면 컨택 패드(251) 각각은 플렉서블 기판(100)의 제 1 주변 영역(PA1)에 형성된 복수의 제 1 홀 패턴(200) 각각에 형성된 제 1 백 컨택 전극(210)에 전기적으로 연결되도록 제 1 주변 영역(PA1)의 하면에 패턴 형성된다.Each of the plurality of first back contact pads 251 is electrically connected to a first back contact electrode 210 formed in each of a plurality of first hole patterns 200 formed in a first peripheral region PA1 of the flexible substrate 100 A pattern is formed on the lower surface of the first peripheral area PA1.

상기 복수의 제 1 배면 패드부(253') 각각은 제 1 주변 영역(PA1)과 나란한 플렉서블 기판(100)의 제 3 주변 영역(PA3)의 하면 가장자리 부분에 일정한 간격으로 마련되며, 전술한 데이터 구동부(500)와 개별적으로 연결된다. 이러한 상기 복수의 제 1 배면 패드부(253') 각각은 데이터 구동부(500)의 채널 개수를 포함하는 복수의 제 1 배면 패드를 포함한다. 여기서, 상기 복수의 제 1 배면 패드부(253') 각각이 플렉서블 기판(100)의 제 3 주변 영역(PA3)의 하면 가장자리 부분에 마련될 경우, 전술한 제 1 신호 전달 필름(520)을 제 1 배면 패드부(253')에 부착하는 본딩 공정이 보다 수월하게 진행될 수 있다.Each of the plurality of first back pad units 253 'is provided at regular intervals on the bottom edge of the third peripheral area PA3 of the flexible substrate 100 parallel to the first peripheral area PA1, And is connected to the driving unit 500 separately. Each of the plurality of first back pad units 253 'includes a plurality of first back pad units including the number of channels of the data driver unit 500. When each of the plurality of first back surface pad portions 253 'is provided at a lower edge portion of the third peripheral area PA3 of the flexible substrate 100, The bonding process of attaching to the first back pad portion 253 'can proceed more easily.

상기 복수의 제 1 배면 라우팅 라인(255') 각각은 제 1 배면 컨택 패드(251)과 제 1 배면 패드부(253') 사이에 위치하도록 플렉서블 기판(100)의 하면에 패턴 형성되고, 복수의 제 1 배면 컨택 패드(251) 각각을 해당하는 제 1 배면 패드부(253')의 제 1 배면 패드에 전기적으로 연결한다. 이에 따라, 상기 복수의 제 1 배면 컨택 패드(251)는 상기 데이터 구동부(500)의 채널 개수에 대응되도록 그룹화되어 제 1 배면 라우팅 라인(255')을 통해 해당하는 제 1 배면 패드부(253')에 그룹별로 연결된다.Each of the plurality of first backside routing lines 255 'is pattern-formed on the lower surface of the flexible substrate 100 so as to be positioned between the first backside contact pad 251 and the first backside pad portion 253' And electrically connects each of the first backside contact pads 251 to the first backside pad of the corresponding first backside pad portion 253 '. Accordingly, the plurality of first rear contact pads 251 are grouped so as to correspond to the number of channels of the data driver 500 and connected to the first rear pad unit 253 'through the first rear routing line 255' ).

제 2 예에 따른 제 2 패드부(350)는 복수의 제 2 배면 컨택 패드(351), 복수의 제 2 배면 패드부(353'), 및 복수의 제 2 배면 라우팅 라인(355')을 포함한다.The second pad portion 350 according to the second example includes a plurality of second backside contact pads 351, a plurality of second backside pad portions 353 ', and a plurality of second backside routing lines 355' do.

상기 복수의 제 2 배면 컨택 패드(351) 각각은 플렉서블 기판(100)의 제 2 주변 영역(PA2)에 형성된 복수의 제 2 홀 패턴(300) 각각에 형성된 제 2 백 컨택 전극(210)에 전기적으로 연결되도록 제 2 주변 영역(PA2)의 하면에 패턴 형성된다.Each of the plurality of second back contact pads 351 is electrically connected to a second back contact electrode 210 formed in each of the plurality of second hole patterns 300 formed in the second peripheral area PA2 of the flexible substrate 100 A pattern is formed on the lower surface of the second peripheral area PA2.

상기 복수의 제 2 배면 패드부(353') 각각은 제 2 주변 영역(PA2)과 나란한 플렉서블 기판(100)의 제 4 주변 영역(PA4)의 하면 가장자리 부분에 일정한 간격으로 마련되며, 전술한 게이트 구동부(600)와 개별적으로 연결된다. 이러한 상기 복수의 제 2 배면 패드부(353) 각각은 게이트 구동부(600)의 채널 개수를 포함하는 복수의 제 2 배면 패드를 포함한다. 여기서, 상기 복수의 제 2 배면 패드부(353') 각각이 플렉서블 기판(100)의 제 4 주변 영역(PA4)의 하면 가장자리 부분에 마련될 경우, 전술한 제 2 신호 전달 필름(620)을 제 2 배면 패드부(353')에 부착하는 본딩 공정이 보다 수월하게 진행될 수 있다.Each of the plurality of second back pad units 353 'is provided at a predetermined interval on the bottom edge of the fourth peripheral area PA4 of the flexible substrate 100 parallel to the second peripheral area PA2, And is connected to the driving unit 600 separately. Each of the plurality of second rear pad portions 353 includes a plurality of second rear pads including the number of channels of the gate driver 600. When each of the plurality of second rear pad portions 353 'is provided at the lower edge portion of the fourth peripheral region PA4 of the flexible substrate 100, So that the bonding process of attaching to the two-sided pad portion 353 'can proceed more easily.

상기 복수의 제 2 배면 라우팅 라인(355') 각각은 제 2 배면 컨택 패드(351)과 제 2 배면 패드부(353') 사이에 위치하도록 플렉서블 기판(100)의 하면에 패턴 형성되고, 복수의 제 2 배면 컨택 패드(351) 각각을 해당하는 제 2 배면 패드부(353')의 제 2 배면 패드에 전기적으로 연결한다. 이에 따라, 상기 복수의 제 2 배면 컨택 패드(351)는 게이트 구동부(600)의 채널 개수에 대응되도록 그룹화되어 제 2 배면 라우팅 라인(355)을 통해 해당하는 제 2 배면 패드부(353)에 그룹별로 연결된다.Each of the plurality of second backside routing lines 355 'is pattern-formed on the lower surface of the flexible substrate 100 so as to be positioned between the second backside contact pad 351 and the second backside pad portion 353' And electrically connects each of the second backside contact pads 351 to the second backside pad of the corresponding second backside pad portion 353 '. The plurality of second rear contact pads 351 are grouped so as to correspond to the number of channels of the gate driver 600 and connected to the corresponding second rear pad 353 through the second rear routing line 355 It is very connected.

이와 같은, 본 발명의 제 1 및 제 2 예에 따른 제 1 및 제 2 패드부 각각은 라우팅 라인(255, 255', 355, 355')과 배면 패드부(253, 353)를 포함함으로써 본 발명은 일반적인 데이터 구동부(510) 및 게이트 구동부(610)의 구조 변경 없이 그대로 사용할 수 있다.Each of the first and second pad portions according to the first and second embodiments of the present invention includes the routing lines 255, 255 ', 355, and 355' and the back pad portions 253 and 353, Can be used as it is without changing the structure of the general data driver 510 and the gate driver 610.

도 6은 도 3에 도시된 복수의 제 1 및 제 2 패드부의 제 3 예를 설명하기 위한 도면이다.FIG. 6 is a view for explaining a third example of the plurality of first and second pad portions shown in FIG. 3. FIG.

도 6을 도 3과 결부하면, 제 3 예에 따른 제 1 패드부(250)는 복수의 제 1 배면 컨택 패드(251), 및 복수의 제 1 배면 패드부(255)를 포함한다.Referring to FIG. 6, the first pad unit 250 according to the third example includes a plurality of first backside contact pads 251 and a plurality of first backside pad units 255.

상기 복수의 제 1 배면 컨택 패드(251) 각각은 플렉서블 기판(100)의 제 1 주변 영역(PA1)에 형성된 복수의 제 1 홀 패턴(200) 각각에 형성된 제 1 백 컨택 전극(210)에 전기적으로 연결되도록 제 1 주변 영역(PA1)의 하면에 패턴 형성된다. 이러한 복수의 제 1 배면 컨택 패드(251)는 복수의 제 1 배면 패드부(255)로 그룹화된다.Each of the plurality of first back contact pads 251 is electrically connected to a first back contact electrode 210 formed in each of a plurality of first hole patterns 200 formed in a first peripheral region PA1 of the flexible substrate 100 A pattern is formed on the lower surface of the first peripheral area PA1. The plurality of first back surface contact pads 251 are grouped into a plurality of first back surface pad parts 255.

상기 복수의 제 1 배면 패드부(255) 각각은 상기 데이터 구동부(500)의 채널 개수에 대응되는 제 1 배면 컨택 패드들(251)로 이루어지며, 전술한 데이터 구동부(500)의 제 1 신호 전달 필름(510)과 물리적으로 결합된다. 여기서, 상기 제 1 신호 전달 필름(510)에는 해당하는 제 1 배면 패드부(255)에 포함된 복수의 제 1 배면 컨택 패드(251) 각각과 개별적으로 연결되는 복수의 신호 전달 패드(미도시)를 포함한다.Each of the plurality of first back pad units 255 includes first back contact pads 251 corresponding to the number of channels of the data driver 500, Lt; RTI ID = 0.0 > 510 < / RTI > Here, the first signal transmission film 510 includes a plurality of signal transmission pads (not shown) individually connected to each of the plurality of first rear contact pads 251 included in the corresponding first rear pad unit 255, .

제 3 예에 따른 제 2 패드부(350)는 복수의 제 2 배면 컨택 패드(351), 및 복수의 제 2 배면 패드부(355)를 포함한다.The second pad portion 350 according to the third example includes a plurality of second backside contact pads 351 and a plurality of second backside pad portions 355.

상기 복수의 제 2 배면 컨택 패드(351) 각각은 플렉서블 기판(100)의 제 2 주변 영역(PA2)에 형성된 복수의 제 2 홀 패턴(200) 각각에 형성된 제 2 백 컨택 전극(310)에 전기적으로 연결되도록 제 2 주변 영역(PA2)의 하면에 패턴 형성된다. 이러한 복수의 제 2 배면 컨택 패드(351)는 복수의 제 2 배면 패드부(355)로 그룹화된다.Each of the plurality of second back contact pads 351 electrically connects the second back contact electrode 310 formed in each of the plurality of second hole patterns 200 formed in the second peripheral area PA2 of the flexible substrate 100 A pattern is formed on the lower surface of the second peripheral area PA2. The plurality of second rear contact pads 351 are grouped into a plurality of second rear pad portions 355.

상기 복수의 제 2 배면 패드부(355) 각각은 상기 게이트 구동부(600)의 채널 개수에 대응되는 제 2 배면 컨택 패드들(351)로 이루어지며, 전술한 게이트 구동부(600)의 제 2 신호 전달 필름(610)과 물리적으로 결합된다. 여기서, 상기 제 2 신호 전달 필름(610)에는 해당하는 제 2 배면 패드부(355)에 포함된 복수의 제 2 배면 컨택 패드(351) 각각과 개별적으로 연결되는 복수의 신호 전달 패드(미도시)를 포함한다.Each of the plurality of second back pad units 355 includes second back contact pads 351 corresponding to the number of channels of the gate driver 600, Lt; RTI ID = 0.0 > 610 < / RTI > The second signal transmission film 610 is provided with a plurality of signal transmission pads (not shown) individually connected to each of a plurality of second rear contact pads 351 included in the corresponding second rear pad unit 355, .

이와 같은, 본 발명의 제 3 예에 따른 제 1 및 제 2 패드부(250, 350) 각각은 도 4 및 도 5의 예와 달리, 라우팅 라인(255, 255', 355, 355') 없이 데이터 구동부(510) 및 게이트 구동부(610)에 연결되기 때문에 일반적인 데이터 구동부(510) 및 게이트 구동부(610)와 연결될 수 있다. 이에 따라, 상기 데이터 구동부(510) 및 게이트 구동부(610) 각각의 신호 전달 필름(510, 610)에 포함된 신호 전달 패드는 해당 패드부(250, 350)의 패드 구조에 따라 구조 변경되어야 한다. 하지만, 본 발명은 일반적인 데이터 구동부(510) 및 게이트 구동부(610)의 신호 전달 패드의 구조 변경이 필요한 반면에, 라우팅 라인(255, 255', 355, 355')의 형성 공정이 필요 없게 된다.4 and 5, each of the first and second pad units 250 and 350 according to the third embodiment of the present invention may include data without data lines 255, 255 ', 355, and 355' And may be connected to the general data driver 510 and the gate driver 610 because it is connected to the driver 510 and the gate driver 610. The signal transmission pads included in the signal transmission films 510 and 610 of the data driver 510 and the gate driver 610 are structurally changed in accordance with the pad structures of the corresponding pads 250 and 350. However, in the present invention, it is necessary to change the structure of the signal transmission pads of the general data driver 510 and the gate driver 610, but it is not necessary to form the routing lines 255, 255 ', 355 and 355'.

이상과 같은, 본 발명에 따른 플렉서블 디스플레이 장치는 화소(P)의 신호 라인(DL, GL, PL)에 연결되는 패드부(250, 350)가 플렉서블 기판(100)의 하면(또는 배면)에 형성됨으로써 화소(P)의 신호 라인(DL, GL, PL)과 패드부(250, 350)를 연결하는 라우팅 라인을 플렉서블 기판(100)의 상면 주변 영역에 형성할 필요가 없기 때문에 수백 ㎛ 이하의 베젤 폭(BW)을 가질 수 있다.In the flexible display device according to the present invention as described above, the pad portions 250 and 350 connected to the signal lines DL, GL and PL of the pixel P are formed on the lower surface (or the back surface) of the flexible substrate 100, It is not necessary to form a routing line connecting the signal lines DL, GL and PL of the pixel P and the pad units 250 and 350 in the peripheral region of the upper surface of the flexible substrate 100, Width (BW).

도 7a 내지 도 7k는 본 발명의 일 예에 따른 플렉서블 디스플레이 장치의 제조 방법을 개략적으로 나타내는 공정 단면도로서, 이는 도 2에 도시된 I-I'선의 공정 단면도이다.7A to 7K are process sectional views schematically showing a manufacturing method of a flexible display device according to an exemplary embodiment of the present invention, which is a process sectional view of the line I-I 'shown in FIG.

이하, 본 발명의 일 예에 따른 플렉서블 디스플레이 장치의 제조 방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a flexible display device according to an exemplary embodiment of the present invention will be described.

먼저, 도 7a에 도시된 바와 같이, 하부 캐리어 기판(700)의 상면에 하부 릴리즈층(710)을 형성한다. 상기 하부 릴리즈층(710)은 실리콘 산화물 또는 실리콘 질화물과 같은 절연 물질로 이루어질 수 있다.First, as shown in FIG. 7A, a lower release layer 710 is formed on the upper surface of the lower carrier substrate 700. The lower release layer 710 may be formed of an insulating material such as silicon oxide or silicon nitride.

이어서, 도 7b에 도시된 바와 같이, 상기 하부 릴리즈층(710)의 상면에 플라스틱 물질을 도포한 후, 경화시킴으로써 상기 하부 릴리즈층(710)의 상면에 플렉서블 기판(100)을 형성한다. 여기서, 상기 플렉서블 기판(100)은 유연한 플라스틱 재질, 예를 들어, 불투명 또는 유색 폴리이미드(PI; Polyimide) 재질로 이루어질 수 있다.7B, a flexible substrate 100 is formed on the upper surface of the lower release layer 710 by applying a plastic material to the upper surface of the lower release layer 710 and then curing the plastic material. Here, the flexible substrate 100 may be made of a flexible plastic material, for example, an opaque or colored polyimide (PI) material.

이어서, 도 7c에 도시된 바와 같이, 상기 플렉서블 기판(100)의 제 1 주변 영역(PA1)에 레이저(laser)를 조사함으로써 플렉서블 기판(100)을 상하로 관통하는 복수의 제 1 홀 패턴(200)을 형성한다. 또한, 상기 플렉서블 기판(100)의 제 2 주변 영역(PA2)에 레이저를 조사함으로써 플렉서블 기판(100)을 상하로 관통하는 복수의 제 2 홀 패턴(300)을 형성한다.7C, a plurality of first hole patterns 200 (see FIG. 7C) passing through the flexible substrate 100 by irradiating a laser to the first peripheral area PA1 of the flexible substrate 100, ). A plurality of second hole patterns 300 passing through the flexible substrate 100 are formed by irradiating a laser to the second peripheral area PA2 of the flexible substrate 100. [

이어서, 도 7d에 도시된 바와 같이, 상기 복수의 제 1 및 제 2 홀 패턴(200, 300)이 형성되어 있는 플렉서블 기판(100)의 상면 전체에 제 1 무기막(102a)을 형성한다. 상기 제 1 무기막(102a)은 하부 하부 릴리즈층(710)과 동일한 물질로 이루어지는 것이 바람직하며, 이는 도 7c에 도시된 바와 같이, 플렉서블 기판(100)에 홀 패턴(200, 300)을 형성할 때, 홀 패턴(200, 300)에 중첩되는 하부 릴리즈층(710)이 레이저에 의해 손상(710a)될 수 있는데, 이 경우에는 후술되는 플렉서블 기판(100)과 하부 캐리어 기판(700)의 분리하는 레이저 릴리즈 공정시, 홀 패턴(200, 300)에 중첩되는 하부 릴리즈층(710)의 손상 부분(710a)이 제거되지 않는 문제점이 있다. 이에 따라, 상기 제 1 무기막(102a)은 하부 하부 릴리즈층(710)과 동일한 물질로 형성되어 플렉서블 기판(100)과 하부 캐리어 기판(700)의 분리시 홀 패턴(200, 300)에 형성된 하부 릴리즈층(710)을 완전히 제거하기 위하여 추가로 형성되는 것이다.7D, a first inorganic film 102a is formed on the entire upper surface of the flexible substrate 100 on which the first and second hole patterns 200 and 300 are formed. It is preferable that the first inorganic film 102a is made of the same material as the lower lower release layer 710. This is because the hole patterns 200 and 300 are formed on the flexible substrate 100 as shown in FIG. The lower release layer 710 overlapped with the hole patterns 200 and 300 may be damaged 710a by the laser. In this case, the flexible substrate 100 and the lower carrier substrate 700 There is a problem that the damaged portion 710a of the lower release layer 710 overlapping with the hole patterns 200 and 300 is not removed during the laser release process. The first inorganic film 102a may be formed of the same material as the lower lower release layer 710 and may be formed on the lower substrate 200 when the flexible substrate 100 and the lower carrier substrate 700 are separated from each other. And is further formed to completely remove the release layer 710.

이어서, 도 7e에 도시된 바와 같이, 상기 제 1 무기막(102a) 상에 금속 물질을 증착한 후, 상기 복수의 제 1 및 제 2 홀 패턴(200, 300) 각각과 중첩되는 금속 물질을 제외한 나머지 금속 물질을 제거하여 복수의 제 1 및 제 2 백 컨택 전극(210, 310)을 각각 형성한다. 이때, 복수의 제 1 및 제 2 백 컨택 전극(210, 310) 각각은 해당 홀 패턴(200, 300)에 매립되면서 그 주변의 제 1 무기막(102a) 상에 패턴 형성된다.7E, after depositing a metal material on the first inorganic film 102a, a metal material is deposited on the first inorganic film 102a except for the metal material overlapping each of the first and second hole patterns 200 and 300 And the remaining metallic material is removed to form a plurality of first and second back contact electrodes 210 and 310, respectively. At this time, each of the plurality of first and second back contact electrodes 210 and 310 is patterned on the first inorganic film 102a around the hole pattern 200 and 300, respectively.

이어서, 복수의 제 1 및 제 2 백 컨택 전극(210, 310) 각각과 제 1 무기막(102a) 상에 제 2 무기막(102b)을 형성한 후, 복수의 제 1 및 제 2 백 컨택 전극(210, 310) 각각 상에 형성된 제 2 무기막(102b)을 제거하여 복수의 제 1 및 제 2 백 컨택 전극(210, 310) 각각의 상면을 외부로 노출시킨다. 여기서, 상기 제 2 무기막(102b)은 제 1 무기막(102a)과 함께 버퍼층(102)을 구성하여, 수소 및 투습 방지막의 역할을 한다.Next, a second inorganic film 102b is formed on each of the first and second back contact electrodes 210 and 310 and the first inorganic film 102a. Then, a plurality of first and second back contact electrodes The second inorganic film 102b formed on each of the first and second back contact electrodes 210 and 310 is removed to expose the upper surfaces of the plurality of first and second back contact electrodes 210 and 310 to the outside. Here, the second inorganic film 102b constitutes the buffer layer 102 together with the first inorganic film 102a, and serves as hydrogen and a moisture-barrier film.

이어서, 도 7f에 도시된 바와 같이, 플렉서브 기판(100)의 표시 영역(AA)에 박막 트랜지스터(110)를 형성한다.Subsequently, as shown in FIG. 7F, the thin film transistor 110 is formed in the display area AA of the flexible sub-substrate 100.

일 예에 따른 박막 트랜지스터(110)의 형성 방법은 다음과 같다.A method of forming the thin film transistor 110 according to an example is as follows.

우선, 플렉서블 기판(100)의 표시 영역(AA) 상에 정의된 화소 영역마다 액티브층(111)을 패턴 형성하고, 액티브층(111)을 덮는 게이트 절연막(112)을 형성한다.The active layer 111 is pattern-formed for each pixel region defined on the display region AA of the flexible substrate 100 and the gate insulating film 112 covering the active layer 111 is formed.

다음으로, 상기 복수의 제 2 백 컨택 전극(310) 각각과 중첩되는 게이트 절연막(112)에 제 3 비아홀(322)을 형성한 다음, 제 3 비아홀(322)을 포함하는 게이트 절연막(112) 상에 게이트 전극 물질을 형성한 후 패터닝함으로써 복수의 게이트 라인(GL), 액티브층(111)과 중첩되는 게이트 절연막(112) 상에 게이트 전극(113), 및 제 3 비아홀(322)을 통하여 복수의 제 2 백 컨택 전극(310) 각각과 연결되는 복수의 제 3 백 컨택 패턴(320)을 동시에 형성한다.Next, a third via hole 322 is formed in the gate insulating film 112 overlapping each of the plurality of second back contact electrodes 310, and then a third via hole 322 is formed on the gate insulating film 112 including the third via hole 322 A gate electrode 113 is formed on the gate insulating film 112 which overlaps the active layer 111 and a plurality of gate electrodes GL are formed through the third via hole 322 A plurality of third back contact patterns 320 connected to each of the second back contact electrodes 310 are simultaneously formed.

다음으로, 복수의 제 3 백 컨택 패턴(320)과 게이트 전극(113)을 마스크로 하여 게이트 절연막(112)을 제거하면서, 액티브층(111)의 드레인 영역 및 소스 영역을 도체화한다.Next, the drain region and the source region of the active layer 111 are made conductive while the gate insulating film 112 is removed using the third plurality of contact patterns 320 and the gate electrode 113 as masks.

다음으로, 플렉서블 기판(100) 상에 층간 절연막(114)을 전면 형성하고, 액티브층(111)의 드레인 영역 및 소스 영역 각각에 중첩되는 층간 절연막(114)에 제 1 및 제 2 컨택홀(CH1, CH2)을 형성함과 동시에 상기 복수의 제 1 백 컨택 전극(210) 각각과 중첩되는 층간 절연막(114)에 제 1 및 제 2 비아홀(222, 232)을 형성한다.Next, an interlayer insulating film 114 is formed on the entire surface of the flexible substrate 100 and the first and second contact holes CH1 (CH1) and CH1 (second contact holes) are formed in the interlayer insulating film 114, which overlaps the drain region and the source region of the active layer 111, And the first and second via holes 222 and 232 are formed in the interlayer insulating film 114 overlapping each of the plurality of first back contact electrodes 210.

다음으로, 상기 층간 절연막(114) 상에 드레인/소스 전극 물질을 형성한 후, 패터닝함으로써 복수의 데이터 라인(DL)과 복수의 전원 공급 라인(PL), 제 1 컨택홀(CH1)을 통하여 액티브층(111)의 드레인 영역에 연결되는 드레인 전극(115d), 제 2 컨택홀(CH2)을 통하여 액티브층(111)의 소스 영역에 연결되는 소스 전극(115d), 제 1 및 제 2 비아홀(222, 232) 각각을 통하여 복수의 제 1 백 컨택 전극(210) 각각과 연결되는 제 1 및 제 2 백 컨택 패턴(220, 230)을 동시에 형성한다.Next, a drain / source electrode material is formed on the interlayer insulating layer 114 and then patterned to form active / inactive regions through a plurality of data lines DL, a plurality of power supply lines PL and a first contact hole CH1, A drain electrode 115d connected to the drain region of the layer 111, a source electrode 115d connected to the source region of the active layer 111 through the second contact hole CH2, The first and second back contact patterns 220 and 230 connected to the plurality of first back contact electrodes 210 are formed at the same time.

그런 다음, 도 7g에 도시된 바와 같이, 상기 박막 트랜지스터(110)의 소스 전극(115s)에 연결되는 애노드 전극(130), 애노드 전극(130) 상의 유기 발광 소자(150), 및 유기 발광 소자(150)에 연결되는 캐소드 전극(170)을 순차적으로 형성한다. 이를 보다 구체적으로 설명하면 다음과 같다.7G, the anode electrode 130 connected to the source electrode 115s of the thin film transistor 110, the organic light emitting element 150 on the anode electrode 130, and the organic light emitting element And a cathode electrode 170 connected to the cathode electrode 150. This will be described in more detail as follows.

상기 박막 트랜지스터(110)와 제 1 및 제 2 백 컨택 패턴(220, 230)이 형성되어 있는 상기 플렉서블 기판(110) 상에 보호막(116)을 전면 형성하고, 소스 전극(115d)에 중첩되는 보호막(116)에 제 3 컨택홀(CH3)을 형성한다.A protective film 116 is formed on the flexible substrate 110 on which the thin film transistor 110 and the first and second back contact patterns 220 and 230 are formed and the protective film 116 overlapped with the source electrode 115d, The third contact hole CH3 is formed in the second interlayer insulating film 116.

다음으로, 제 3 컨택홀(CH3)을 포함하는 보호막(116)의 상면에 금속 물질을 형성하고, 패터닝하여 제 3 컨택홀(CH3)을 통하여 상기 박막 트랜지스터(110)의 소스 전극(115s)에 연결되는 보조 전극(120)을 패턴 형성한다.Next, a metal material is formed on the upper surface of the passivation layer 116 including the third contact hole CH3 and is patterned to be connected to the source electrode 115s of the thin film transistor 110 through the third contact hole CH3 The auxiliary electrode 120 to be connected is pattern-formed.

다음으로, 보조 전극(120)이 형성되어 있는 보호막(116) 상에 평탄화막(125)을 전면 형성하고, 보조 전극(120)의 일부와 중첩되는 평탄화막(125)에 제 4 컨택홀(CH4)을 형성한다.Next, the planarization layer 125 is formed on the protective layer 116 on which the auxiliary electrode 120 is formed, and the fourth contact hole CH4 (not shown) is formed on the planarization layer 125, ).

다음으로, 제 4 컨택홀(CH4)을 포함하는 평탄화막(125)의 상면에 애노드 전극 물질을 형성하고, 패터닝하여 제 4 컨택홀(CH4)을 통하여 보조 전극(120)과 연결되는 애노드 전극(130)을 패턴 형성한다. 여기서, 애노드 전극(130)은 인듐-틴-옥사이드(ITO)/APC(Ag:Pb:Cu)/ITO의 금속층으로 적층된 복층 구조로 형성될 수 있다. 부가적으로, 상기 보조 전극(120)은 생략 가능하며, 보조 전극(120)이 생략될 경우, 애노드 전극(130)은 제 3 컨택홀(CH3)을 통해 상기 박막 트랜지스터(110)의 소스 전극(115s)에 연결된다. 그리고, 보호막(116) 또는 평탄화막(125)은 생략될 수 있다.An anode electrode material is formed on the top surface of the planarization layer 125 including the fourth contact hole CH4 and is patterned to be connected to the anode electrode 120 through the fourth contact hole CH4. 130 are pattern-formed. Here, the anode electrode 130 may be formed as a multi-layer structure in which a metal layer of indium-tin-oxide (ITO) / APC (Ag: Pb: Cu) / ITO is stacked. In addition, the auxiliary electrode 120 may be omitted. When the auxiliary electrode 120 is omitted, the anode electrode 130 is electrically connected to the source electrode (not shown) of the thin film transistor 110 through the third contact hole CH3 115s. The protective film 116 or the planarization film 125 may be omitted.

다음으로, 애노드 전극(130)의 가장자리 부분을 제외한 나머지 부분을 노출시키는 뱅크층(140)을 평탄화막(125) 상에 패턴 형성한다. 뱅크층(140)은 박막 트랜지스터(TFT)과 애노드 전극(130)의 가장자리 부분을 덮도록 형성됨으로써 각 화소(P)의 발광 영역을 정의한다.Next, a bank layer 140 is formed on the planarization film 125 to expose portions of the anode electrode 130 other than the edge portions thereof. The bank layer 140 is formed so as to cover the edge portions of the thin film transistor (TFT) and the anode electrode 130, thereby defining the light emitting region of each pixel P.

다음으로, 뱅크층(140)에 의해 노출된 애노드 전극(130) 상에 유기 발광 소자(150)를 형성한다. 유기 발광 소자(150)는 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층, 및 전자 주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 상기 정공 주입층 및/또는 전자 주입층은 생략이 가능하다. 상기 유기 발광층은 화소(P) 별로 동일한 색, 예로서 화이트(white)의 광을 방출하도록 형성될 수도 있고, 화소(P) 별로 상이한 색, 예로서, 적색, 녹색, 또는 청색의 광을 발광하도록 형성될 수도 있다.Next, the organic light emitting element 150 is formed on the anode electrode 130 exposed by the bank layer 140. The organic light emitting device 150 may have a structure in which a hole injecting layer, a hole transporting layer, an organic light emitting layer, an electron transporting layer, and an electron injecting layer are sequentially stacked. However, the hole injection layer and / or the electron injection layer may be omitted. The organic light emitting layer may be formed to emit light of the same color, for example white, for each pixel P, and may emit light of different colors, for example, red, green, or blue, .

다음으로, 유기 발광 소자(150)와 뱅크층(140) 상에 캐소드 전극(170)을 형성함으로써 플렉서블 기판(100)의 표시 영역(AA)에 화소(P)를 형성한다. 이때, 캐소드 전극(170)은 화소(P) 별로 구분되지 않고 전체 화소(P)에 공통되는 전극 형태로 형성되어 각 화소(P)에 형성된 유기 발광 소자(150)에 공통적으로 연결될 수 있다.Next, the pixel P is formed in the display area AA of the flexible substrate 100 by forming the cathode electrode 170 on the organic light emitting element 150 and the bank layer 140. Next, The cathode electrode 170 may be formed in an electrode shape common to all the pixels P and may be connected to the organic light emitting diode 150 formed in each pixel P,

다음으로, 화소(P)를 덮도록 플렉서블 기판(100)의 전면(全面)에 밀봉층(190)을 형성한다. 이때, 밀봉층(190)은 막질 개선과 높은 투습 방지를 위해 스퍼터링 공정보다는 원자층 증착 공정에 의해 형성되는 것이 보다 바람직하다.Next, the sealing layer 190 is formed on the entire surface of the flexible substrate 100 so as to cover the pixel P. At this time, it is more preferable that the sealing layer 190 is formed by an atomic layer deposition process rather than a sputtering process in order to improve film quality and prevent moisture permeation.

그런 다음, 도 7h에 도시된 바와 같이, 밀봉층(190)의 상면에 기판 접착 부재(410)를 통해 상부 캐리어 기판(800)을 합착한다. 이때, 상부 캐리어 기판(800)에는 상부 릴리즈층(810)과 상부 릴리즈층(810)에 도포되어 경화된 투명 기판(500)이 형성되어 있다. 상기 투명 기판(500)은 기판 접착 부재(410)에 의해 밀봉층(190)과 합착된다. 여기서, 상부 릴리즈층(810)은 상기 하부 릴리즈층(710)과 동일한 물질로 이루어질 수 있다.7H, the upper carrier substrate 800 is bonded to the upper surface of the sealing layer 190 through the substrate bonding member 410. [ At this time, the upper carrier substrate 800 is formed with a transparent substrate 500 coated on the upper release layer 810 and the upper release layer 810. The transparent substrate 500 is adhered to the sealing layer 190 by the substrate bonding member 410. Here, the upper release layer 810 may be made of the same material as the lower release layer 710.

그런 다음, 6i에 도시된 바와 같이, 하부 캐리어 기판(700)과 상부 캐리어 기판(800)를 서로 반전시켜 상부 캐리어 기판(800)을 지지대로 사용하는 레이저 릴리즈 공정을 통해 하부 릴리즈층에 레이저를 조사하여 하부 릴리즈층을 릴리즈시킴으로써 하부 캐리어 기판과 플렉서블 기판(100)을 분리한다. 이에 따라, 플렉서블 기판(100)에 형성된 복수의 제 1 및 제 2 홀 패턴(200, 300) 각각에 형성된 복수의 제 1 및 제 2 백 컨택 전극(210, 310) 각각의 하면(210a, 310a)이 해당하는 홀 패턴(200, 300)을 통해 플렉서블 기판(100)의 배면으로 노출되게 된다. 이때, 복수의 제 1 및 제 2 홀 패턴(200, 300) 각각의 내부에 형성된 하부 릴리즈층은 복수의 제 1 및 제 2 홀 패턴(200, 300)에 형성되어 있는 제 1 무기막(102a)의 릴리즈에 의해 완전히 제거됨으로써 복수의 제 1 및 제 2 백 컨택 전극(210, 310) 각각의 하면(210a, 310a)이 플렉서블 기판(100)의 배면으로 노출될 수 있게 된다.Then, the lower release layer is irradiated with a laser through a laser release process in which the lower carrier substrate 700 and the upper carrier substrate 800 are inverted with each other and the upper carrier substrate 800 is used as a support, Thereby releasing the lower release layer, thereby separating the lower carrier substrate and the flexible substrate 100 from each other. The lower surfaces 210a and 310a of the plurality of first and second back contact electrodes 210 and 310 formed in the plurality of first and second hole patterns 200 and 300 formed on the flexible substrate 100, Is exposed to the back surface of the flexible substrate 100 through the corresponding hole patterns 200 and 300. [ The lower release layer formed in each of the first and second hole patterns 200 and 300 may include a first inorganic film 102a formed on the first and second hole patterns 200 and 300, The lower surfaces 210a and 310a of the plurality of first and second back contact electrodes 210 and 310 can be exposed to the back surface of the flexible substrate 100. [

그런 다음, 도 7j에 도시된 바와 같이, 플렉서블 기판(100)의 배면으로 노출된 복수의 제 1 백 컨택 전극(210)과 연결되는 제 1 패드부(250), 및 복수의 제 2 백 컨택 전극(310)과 연결되는 제 2 패드부(350)를 플렉서블 기판(100)의 하면에 각각 패턴 형성한다. 이때, 제 1 및 제 2 패드부(250, 350) 각각은, 도 4 또는 도 5에 도시된 바와 같이 배면 컨택 패드(251, 351), 복수의 배면 패드부(253, 253', 353, 353'), 및 복수의 배면 라우팅 라인(255, 255', 355, 355')과 같은 형태를 갖도록 플렉서블 기판(100)의 제 1 및 제 2 주변 영역(PA1, PA2) 또는 제 3 및 제 4 주변 영역(PA3, PA4)에 패턴 형성된다.Then, as shown in FIG. 7J, a first pad unit 250 connected to the plurality of first back contact electrodes 210 exposed at the back surface of the flexible substrate 100, and a plurality of second back contact electrodes And a second pad portion 350 connected to the first pad portion 310 are pattern-formed on the lower surface of the flexible substrate 100, respectively. 4 and 5, the first and second pad portions 250 and 350 may include a plurality of back contact pads 251 and 351, a plurality of back pad portions 253, 253 ', 353, and 353 And the first and second peripheral areas PA1 and PA2 or the third and fourth peripheral areas PA1 and PA2 of the flexible substrate 100 so as to have the same shape as the plurality of backside routing lines 255, 255 ', 355 and 355' Are pattern-formed in the regions PA3 and PA4.

그런 다음, 도 7k에 도시된 바와 같이, 플렉서블 기판(100)을 지지대로 하는 레이저 릴리즈 공정을 통해 상부 릴리즈층에 레이저를 조사하여 상부 릴리즈층을 릴리즈시킴으로써 상부 캐리어 기판과 투명 기판(500)을 분리한다. 이에 따라, 투명 기판(500)은 기판 접착 부재(410)에 의해 밀봉층(190)에 부착된 상태를 유지하게 된다.7K, the upper release layer is released by irradiating a laser to the upper release layer through a laser release process using the flexible substrate 100 as a support, thereby separating the upper carrier substrate from the transparent substrate 500 do. Accordingly, the transparent substrate 500 remains attached to the sealing layer 190 by the substrate bonding member 410.

이상과 같은 본 발명에서, 박막 트랜지스터(110)가 탑(top) 게이트 구조로 이루어지는 것으로 설명하였지만, 이에 한정되지 않고, 본 발명은 버텀(bottom) 게이트 구조의 박막 트랜지스터를 포함하여 구성될 수 있다. 또한, 본 발명에서, 게이트 라인를 구동하는 게이트 구동 회로가 박막 트랜지스터와 함께 플렉서블 기판의 일측에 직접 내장되는 경우, 전술한 게이트 라인과 연결되는 제 2 패드부는 생략될 수 있으며, 게이트 내장 구동 회로는 제 1 패드부를 통해 게이트 제어 신호와 클럭 신호를 공급받아 구동될 수 있다.Although the thin film transistor 110 has been described as having a top gate structure in the present invention as described above, the present invention is not limited thereto and the thin film transistor 110 may include a bottom gate transistor. Further, in the present invention, when the gate drive circuit for driving the gate line is directly embedded in one side of the flexible substrate together with the thin film transistor, the second pad portion connected to the aforementioned gate line may be omitted, And may be driven by receiving a gate control signal and a clock signal through one pad portion.

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents. Will be clear to those who have knowledge of. Therefore, the scope of the present invention is defined by the appended claims, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be interpreted as being included in the scope of the present invention.

100: 플렉서블 기판 102a: 제 1 무기막
102b: 제 2 무기막 110: 박막 트랜지스터
130: 애노드 전극 150: 유기 발광 소자
170: 캐소드 전극 190: 밀봉층
200, 300: 홀 패턴 210, 310: 백 컨택 전극
220, 230, 320: 백 컨택 패턴 250, 350: 패드부
400: 투명 기판 500: 데이터 구동부
600: 게이트 구동부 700: 하부 캐리어 기판
800: 상부 캐리어 기판
100: Flexible substrate 102a: First inorganic film
102b: second inorganic film 110: thin film transistor
130: anode electrode 150: organic light emitting element
170: cathode electrode 190: sealing layer
200, 300: hole pattern 210, 310: back contact electrode
220, 230, 320: a back contact pattern 250, 350:
400: transparent substrate 500: data driver
600: gate driver 700: lower carrier substrate
800: upper carrier substrate

Claims (13)

화소와 홀 패턴을 포함하는 플렉서블 기판;
상기 홀 패턴에 매립되어 상기 화소의 신호 라인과 연결된 백 컨택 전극; 및
상기 백 컨택 전극과 연결되도록 상기 플렉서블 기판의 하면에 마련된 패드부를 포함하는, 플렉서블 디스플레이 장치.
A flexible substrate including pixels and a hole pattern;
A back contact electrode embedded in the hole pattern and connected to a signal line of the pixel; And
And a pad portion provided on a lower surface of the flexible substrate to be connected to the back contact electrode.
제 1 항에 있어서,
상기 홀 패턴의 내측면을 포함한 상기 플렉서블 기판의 상면을 덮는 제 1 무기막; 및
상기 백 컨택 전극을 제외한 상기 제 1 무기막의 상면을 덮는 제 2 무기막을 더 포함하며,
상기 백 컨택 전극은 상기 제 1 무기막 상에 형성되는, 플렉서블 디스플레이 장치.
The method according to claim 1,
A first inorganic film covering the upper surface of the flexible substrate including the inner surface of the hole pattern; And
And a second inorganic film that covers an upper surface of the first inorganic film except for the white contact electrode,
And the back contact electrode is formed on the first inorganic film.
제 1 항에 있어서,
상기 화소에 연결된 데이터 라인으로부터 연장되어 상기 백 컨택 전극과 연결되는 백 컨택 패턴을 더 포함하는, 플렉서블 디스플레이 장치.
The method according to claim 1,
And a back contact pattern extending from a data line connected to the pixel and connected to the back contact electrode.
제 1 항에 있어서,
상기 패드부는,
상기 홀 패턴과 중첩되도록 상기 플렉서블 기판의 하면에 형성되어 상기 백 컨택 전극과 연결된 배면 컨택 패드;
상기 컨택 패드로부터 이격된 배면 패드부; 및
상기 배면 컨택 패드와 상기 배면 패드부를 연결하는 배면 라우팅 라인을 포함하는, 플렉서블 디스플레이 장치.
The method according to claim 1,
The pad unit includes:
A back contact pad formed on a lower surface of the flexible substrate so as to overlap with the hole pattern and connected to the back contact electrode;
A back pad spaced apart from the contact pad; And
And a backside routing line connecting the backside contact pad and the backside pad portion.
제 4 항에 있어서,
상기 배면 컨택 패드는 상기 플렉서블 기판의 제 1 주변 영역에 마련되고,
상기 배면 패드부는 상기 제 1 주변 영역과 나란한 상기 플렉서블 기판의 제 2 주변 영역에 마련되는, 플렉서블 디스플레이 장치.
5. The method of claim 4,
Wherein the back contact pad is provided in a first peripheral region of the flexible substrate,
And the rear pad portion is provided in a second peripheral region of the flexible substrate parallel to the first peripheral region.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 화소가 형성되는 표시 영역과 상기 홀 패턴이 형성되는 주변 영역을 포함하는 상기 플렉서블 기판 상면 전체를 덮는 밀봉층; 및
상기 밀봉층에 부착된 투명 기판을 더 포함하는, 플렉서블 디스플레이 장치.
6. The method according to any one of claims 1 to 5,
A sealing layer covering the entire upper surface of the flexible substrate including a display region where the pixel is formed and a peripheral region where the hole pattern is formed; And
And a transparent substrate attached to the sealing layer.
플렉서블 기판을 상하로 관통하는 홀 패턴을 형성하는 공정(A);
상기 홀 패턴에 백 컨택 전극을 매립하는 공정(B);
상기 백 컨택 전극에 연결되는 신호 라인을 갖는 화소를 상기 플렉서블 기판 상에 형성하는 공정(C); 및
상기 백 컨택 전극과 연결되는 패드부를 상기 플렉서블 기판의 하면에 형성하는 공정(D)를 포함하는, 플렉서블 디스플레이 장치의 제조 방법.
(A) forming a hole pattern vertically passing through the flexible substrate;
A step (B) of embedding a white contact electrode in the hole pattern;
(C) forming a pixel having a signal line connected to the white contact electrode on the flexible substrate; And
(D) forming a pad portion connected to the back contact electrode on the lower surface of the flexible substrate.
제 7 항에 있어서,
상기 공정(A)는,
하부 캐리어 기판의 상면에 하부 릴리즈층을 형성하는 공정;
상기 하부 릴리즈층 상에 플라스틱 물질을 도포하고 경화시켜 상기 플렉서블 기판을 형성하는 공정; 및
상기 플렉서블 기판에 레이저를 조사하여 상기 홀 패턴을 형성하는 공정을 포함하는, 플렉서블 디스플레이 장치의 제조 방법.
8. The method of claim 7,
The step (A)
Forming a lower release layer on the upper surface of the lower carrier substrate;
Applying a plastic material on the lower release layer and curing the flexible material to form the flexible substrate; And
And a step of irradiating a laser beam onto the flexible substrate to form the hole pattern.
제 8 항에 있어서,
상기 공정(B)은,
상기 홀 패턴을 포함한 플렉서블 기판의 상면에 제 1 무기막을 형성하는 공정;
상기 홀 패턴에 형성된 제 1 무기막 상에 상기 백 컨택 전극을 형성하는 공정; 및
상기 백 컨택 전극을 제외한 상기 제 1 무기막의 상면을 덮는 제 2 무기막을 형성하는 공정을 포함하며,
상기 제 1 무기막은 상기 홀 패턴의 내부에 형성된 상기 하부 릴리즈층을 덮는, 플렉서블 디스플레이 장치의 제조 방법.
9. The method of claim 8,
The step (B)
Forming a first inorganic film on an upper surface of the flexible substrate including the hole pattern;
Forming the back contact electrode on the first inorganic film formed on the hole pattern; And
And forming a second inorganic film covering the upper surface of the first inorganic film except for the white contact electrode,
Wherein the first inorganic film covers the lower release layer formed inside the hole pattern.
제 9 항에 있어서,
상기 공정(C)는,
투명 기판을 마련하는 공정;
상기 화소가 형성되는 표시 영역과 상기 홀 패턴이 형성되는 주변 영역을 포함하는 상기 플렉서블 기판의 상면 전체에 밀봉층을 형성하는 공정; 및
상기 밀봉층의 상면에 상기 투명 기판을 합착하는 공정을 더 포함하는, 플렉서블 디스플레이 장치의 제조 방법.
10. The method of claim 9,
The step (C)
A step of providing a transparent substrate;
Forming a sealing layer on the entire upper surface of the flexible substrate including a display region where the pixel is formed and a peripheral region where the hole pattern is formed; And
Further comprising the step of bonding the transparent substrate to the upper surface of the sealing layer.
제 10 항에 있어서,
상기 공정(D)는,
상기 투명 기판을 지지대로 사용하고, 상기 하부 릴리즈층에 레이저를 조사하여 상기 하부 캐리어 기판과 상기 플렉서블 기판을 분리하는 공정; 및
상기 투명 기판을 지지대로 사용하고, 상기 홀 패턴을 통하여 상기 백 컨택 전극과 연결되는 상기 패드부를 상기 플렉서블 기판의 하면에 형성하는 공정를 포함하는, 플렉서블 디스플레이 장치의 제조 방법.
11. The method of claim 10,
The step (D)
Separating the lower carrier substrate and the flexible substrate by using the transparent substrate as a support and irradiating a laser to the lower release layer; And
And forming the pad portion connected to the white contact electrode through the hole pattern on the lower surface of the flexible substrate using the transparent substrate as a support base.
제 10 항에 있어서,
상기 투명 기판을 마련하는 공정은,
상부 캐리어 기판의 상면에 상부 릴리즈층을 형성하는 공정; 및
상기 상부 릴리즈층 상에 플라스틱 물질을 도포하고 경화시켜 상기 투명 기판을 형성하는 공정을 포함하는, 플렉서블 디스플레이 장치의 제조 방법.
11. The method of claim 10,
Wherein the step of forming the transparent substrate comprises:
Forming an upper release layer on the upper surface of the upper carrier substrate; And
And a step of applying and curing a plastic material on the upper release layer to form the transparent substrate.
제 12 항에 있어서,
상기 공정(D) 이후에, 상기 상부 릴리즈층에 레이저를 조사하여 상기 상부 캐리어 기판과 상기 투명 기판을 분리하는 공정(E)을 더 포함하는, 플렉서블 디스플레이 장치의 제조 방법.
13. The method of claim 12,
Further comprising the step (E) of irradiating the upper release layer with a laser to separate the upper carrier substrate and the transparent substrate after the step (D).
KR1020140131013A 2014-09-30 2014-09-30 Flexible display apparatus and method for manufacturing thereof KR102200258B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140131013A KR102200258B1 (en) 2014-09-30 2014-09-30 Flexible display apparatus and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140131013A KR102200258B1 (en) 2014-09-30 2014-09-30 Flexible display apparatus and method for manufacturing thereof

Publications (3)

Publication Number Publication Date
KR20160038959A true KR20160038959A (en) 2016-04-08
KR102200258B1 KR102200258B1 (en) 2021-01-08
KR102200258B9 KR102200258B9 (en) 2021-09-17

Family

ID=55907826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140131013A KR102200258B1 (en) 2014-09-30 2014-09-30 Flexible display apparatus and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR102200258B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113924A1 (en) * 2017-06-23 2018-12-27 Osram Oled Gmbh Method for producing an optoelectronic component and optoelectronic component
KR20190048642A (en) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 Display apparatus
EP4203083A1 (en) * 2021-12-27 2023-06-28 Samsung Display Co., Ltd. Display device and method of fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240043832A (en) * 2022-09-27 2024-04-04 삼성디스플레이 주식회사 Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255850A (en) * 2002-03-05 2003-09-10 Pioneer Electronic Corp Display panel substrate and display device
KR20110027082A (en) * 2009-09-09 2011-03-16 삼성모바일디스플레이주식회사 Sealing material and display device using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255850A (en) * 2002-03-05 2003-09-10 Pioneer Electronic Corp Display panel substrate and display device
KR20110027082A (en) * 2009-09-09 2011-03-16 삼성모바일디스플레이주식회사 Sealing material and display device using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113924A1 (en) * 2017-06-23 2018-12-27 Osram Oled Gmbh Method for producing an optoelectronic component and optoelectronic component
KR20190048642A (en) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 Display apparatus
US10777629B2 (en) 2017-10-31 2020-09-15 Lg Display Co., Ltd. Display apparatus and method for manufacturing the same
US11502154B2 (en) 2017-10-31 2022-11-15 Lg Display Co., Ltd. Display apparatus and method for manufacturing the same
EP4203083A1 (en) * 2021-12-27 2023-06-28 Samsung Display Co., Ltd. Display device and method of fabricating the same

Also Published As

Publication number Publication date
KR102200258B9 (en) 2021-09-17
KR102200258B1 (en) 2021-01-08

Similar Documents

Publication Publication Date Title
US11502154B2 (en) Display apparatus and method for manufacturing the same
US20220028946A1 (en) Flexible organic electroluminescent device and method for fabricating the same
CN110352627B (en) Display device and method for manufacturing the same
US20180165996A1 (en) Flexible electronic device and method for manufacturing flexible electronic device
WO2018179047A1 (en) Display device and method for producing same
US10608062B2 (en) Display device
KR102652822B1 (en) Electroluminescent display device
TWI543342B (en) Organic el display device
KR101267529B1 (en) Method of fabricating flexible organic electro luminescent device
US20180124933A1 (en) Display Device and Method for Manufacturing the Same
KR101927334B1 (en) Organic electro luminescence device and method for fabricating the same
KR101695082B1 (en) Display device
KR20190064254A (en) Display apparatus
JP6391917B2 (en) Light emitting element display device and manufacturing method thereof
JP2018049774A (en) Display device
KR20140109271A (en) Method for manufacturing display element, display element, and display device
JP2017123216A (en) Display device and manufacturing method for the same
KR102100656B1 (en) Organic light emitting display device and method of fabricating thereof
JP2018116236A (en) Display divice
KR102200258B1 (en) Flexible display apparatus and method for manufacturing thereof
KR20140080235A (en) Flexible organic luminescence emitted diode device and method for fabricating the same
JP2016095389A (en) Display device manufacturing method, method for exposing display device terminals, and display device
WO2018179133A1 (en) Display device, display device production method, display device production apparatus, deposition apparatus, and controller
WO2018179132A1 (en) Display device production method, display device, display device production apparatus, and deposition apparatus
WO2020194466A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]