KR20160025302A - Chrome mask equipped with electrostatic discharge structure - Google Patents

Chrome mask equipped with electrostatic discharge structure Download PDF

Info

Publication number
KR20160025302A
KR20160025302A KR1020140112372A KR20140112372A KR20160025302A KR 20160025302 A KR20160025302 A KR 20160025302A KR 1020140112372 A KR1020140112372 A KR 1020140112372A KR 20140112372 A KR20140112372 A KR 20140112372A KR 20160025302 A KR20160025302 A KR 20160025302A
Authority
KR
South Korea
Prior art keywords
mask
present
chrome
electrostatic
frame region
Prior art date
Application number
KR1020140112372A
Other languages
Korean (ko)
Other versions
KR101652803B1 (en
Inventor
허봉회
최권일
장재필
Original Assignee
(주)마이크로이미지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)마이크로이미지 filed Critical (주)마이크로이미지
Priority to KR1020140112372A priority Critical patent/KR101652803B1/en
Publication of KR20160025302A publication Critical patent/KR20160025302A/en
Application granted granted Critical
Publication of KR101652803B1 publication Critical patent/KR101652803B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Elimination Of Static Electricity (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

The present invention relates to a chrome mask having an electrostatic discharge structure. The chrome mask has a structure capable of discharging static electricity generated in accordance with attachment/detachment of a dry film to/from the substrate while a printed circuit board (PCB) is exposed through a lead line for electrostatic conduction. To this end, according to the present invention, the mask includes: a glass or quartz substrate; a frame region formed on the glass or quartz substrate and having chrome deposited thereon; and a main chip region located inside the frame region. A predetermined number of lead lines for electrostatic conduction are arranged in a vertical or horizontal direction at each end part on an outer side of the frame region on which the chrome is deposited. According to one embodiment of the present invention, damage to the chrome mask can be prevented.

Description

정전기 배출 구조를 가지는 크롬 마스크{CHROME MASK EQUIPPED WITH ELECTROSTATIC DISCHARGE STRUCTURE}CHROME MASK EQUIPPED WITH ELECTROSTATIC DISCHARGE STRUCTURE < RTI ID = 0.0 >

본 발명은 크롬 마스크에 관한 것으로서, 더욱 상세하게는 반도체 제조 공정 중, PCB 노광 시 기판 상의 드라이 필름(dry film) 탈착에 따라 발생하는 정전기를 정전기 전도용 리드선(Lead Line)을 통해 배출할 수 있는 구조를 가지는 크롬 마스크에 관한 것이다. The present invention relates to a chromium mask, and more particularly, to a chromium mask capable of discharging static electricity generated by desiccation of a dry film on a substrate during a semiconductor manufacturing process through a lead line for electrostatic conduction To the chromium mask.

반도체 제조 공정 중에서 노광 공정은 반도체 칩에 형성될 패턴과 동일한 또는 위상 반전된 패턴이 형성된 마스크에 광을 조사하여, 그 광으로 웨이퍼에 도포된 감광막을 노광하는 공정으로 반도체 제조 과정에서 매우 중요한 공정이다.In the semiconductor manufacturing process, an exposure process is a process of irradiating a mask with a mask formed with a pattern which is the same or a phase-inverted pattern to be formed on a semiconductor chip, and exposing a photosensitive film coated on the wafer with the light, .

이러한 노광 공정에 사용되는 마스크는 석영 또는 유리로 제작되며, 그 표면에 웨이퍼의 칩에 형성될 패턴과 동일한 회로 배선이 형성되는 것으로, 마스크는 석영 또는 유리로 된 기판에 크롬막이 증착된 상태로 제작된다. The mask used in this exposure process is made of quartz or glass, and the same circuit wiring as the pattern to be formed on the chip of the wafer is formed on the surface thereof. The mask is formed by depositing a chromium film on a substrate made of quartz or glass do.

이를 위하여 먼저, 기판에 크롬막이 증착된 마스크는 그 위에 포토 레지스트를 도포한 상태이고, 이 포토 레지스트를 노광한 후 현상, 에칭, 검사 등의 순서로 공정을 진행하여 제작을 완료한다.To this end, a mask having a chromium film deposited thereon is in a state in which a photoresist is applied thereon, and the photoresist is exposed to light, followed by development, etching, inspection, and the like to complete the fabrication.

한편, 정전기 방지용 마스크와 관련해서는, 한국공개특허 제10-2002-0061856호(이하, '선행문헌') 외에 다수 등록 및 공개되어 있다. On the other hand, in relation to the mask for preventing static electricity, a lot of them are registered and disclosed in addition to Korean Patent Laid-Open No. 10-2002-0061856 (hereinafter referred to as "prior art").

상기한 선행문헌은 전도성 이온을 마스크 기판 상에 주입하여 전하 분포 구배를 개선함으로써 정전기를 방지할 수 있는 구성이다. The above-mentioned prior art is a structure capable of preventing static electricity by improving the charge distribution gradient by injecting conductive ions onto the mask substrate.

그러나, 상기한 선행문헌을 포함한 종래에는 PCB 노광 시 기판 상의 드라이 필름(dry film) 탈착에 따라 정전기가 발생하게 되어, 크롬 마스크가 손상되고 수명이 감소하는 문제점이 있었다.However, in the related art including the above-mentioned prior art, static electricity is generated by desiccation of a dry film on a substrate during PCB exposure, thereby damaging the chrome mask and reducing its life.

한국공개특허 제10-2002-0061856호.Korean Patent Publication No. 10-2002-0061856.

본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, PCB 노광 시 기판 상의 드라이 필름(dry film) 탈착에 따라 발생하는 정전기를 정전기 전도용 리드선(Lead Line)을 통해 배출할 수 있는 구조를 가지는 크롬 마스크를 제공함에 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a chromium mask having a structure capable of discharging static electricity generated by dry film removal on a substrate through a lead line for electrostatic conduction And the like.

이러한 기술적 과제를 달성하기 위한 본 발명은 정전기 배출 구조를 가지는 크롬 마스크에 관한 것으로서, 유리 또는 석영 기판, 상기 유리 또는 석영 기판 상에 형성되며 크롬이 증착되어 있는 프레임 영역과, 상기 프레임 영역 내부에 위치하는 메인칩 영역을 가지는 마스크에 있어서, 상기 크롬이 증착되는 프레임 영역의 외측 각 끝부분에서, 수직 또는 수평 방향으로 소정 개수의 정전기 전도용 리드선이 배열된 것을 특징으로 한다. According to an aspect of the present invention, there is provided a chrome mask having an electrostatic discharge structure, including a glass or quartz substrate, a frame region formed on the glass or quartz substrate and deposited with chrome, Wherein a predetermined number of electrostatic conductive lead wires are arranged vertically or horizontally at each outer end of the frame region in which the chromium is deposited.

그리고 상기 정전기 전도용 리드선은, 상기 정전기를 클램프 영역으로 접지시키는 것을 특징으로 한다. And the electrostatic conducting lead wire is configured to ground the static electricity to the clamp area.

상기와 같은 본 발명에 따르면, 크롬이 증착되는 프레임 영역의 외측 각 끝부분에서, 수직 또는 수평 방향으로 소정 개수의 정전기 전도용 리드선을 배열하여, 정전기를 클램프 영역으로 접지시킴으로써 크롬 마스크 손상을 방지할수 있는 효과가 있다. According to the present invention, it is possible to arrange a predetermined number of electrostatic conductive lead wires in the vertical or horizontal direction at each outer end of the frame region where chromium is deposited, and to prevent the chromium mask from being damaged by grounding the static electricity to the clamp region It is effective.

도 1 은 본 발명의 일실시예에 따른 정전기 배출 구조를 가지는 크롬 마스크에 관한 평면도.
도 2 는 본 발명의 일실시예에 따른 PCB 노광 시 기판 상의 드라이 필름 탈착에 따라 발생된 정전기를 보이는 일예시도.
도 3 은 본 발명의 일실시예에 따른 정전기 발생에 따른 방전전압에 의해 메인칩 영역의 패턴이 손상된 모습을 보이는 일예시도.
도 4 는 본 발명의 일실시예에 따른 정전기 전도용 리드선을 통해 발생된 정전기를 배출할 수 있는 크롬 마스크의 구조를 보이는 일예시도.
도 5 는 본 발명의 일실시예에 따른 정전기 전도용 리드선 배열에 따른 클램프 영역으로 접지를 통한 정전기 배출 모습을 보이는 일예시도.
도 6 은 본 발명의 다른 일실시예에 따른 전기 전도성 테이프가 부착된 정전기 배출 구조를 가지는 크롬 마스크에 관한 평면도.1 is a plan view of a chromium mask having an electrostatic discharge structure according to an embodiment of the present invention;
FIG. 2 is an exemplary view showing static electricity generated by desorption of a dry film on a substrate during a PCB exposure according to an embodiment of the present invention. FIG.
FIG. 3 is a view illustrating an example in which a pattern of a main chip region is damaged by a discharge voltage according to an embodiment of the present invention. FIG.
4 is a view illustrating a structure of a chrome mask capable of discharging static electricity generated through a lead for electrostatic conduction according to an embodiment of the present invention.
5 is a view illustrating an electrostatic discharging state through a ground in a clamp area according to an embodiment of the present invention.
6 is a plan view of a chrome mask having an electrostatic discharge structure with an electroconductive tape according to another embodiment of the present invention.

본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.
Specific features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings. It is to be noted that the detailed description of known functions and constructions related to the present invention is omitted when it is determined that the gist of the present invention may be unnecessarily blurred.

이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.

본 발명에 따른 정전기 배출 구조를 가지는 크롬 마스크에 관하여 도 1 내지 도 6 을 참조하여 설명하면 다음과 같다. A chromium mask having an electrostatic discharge structure according to the present invention will be described with reference to FIGS. 1 to 6. FIG.

도 1 은 본 발명의 일실시예에 따른 정전기 배출 구조를 가지는 크롬 마스크에 관한 평면도이며, 도 2 는 본 발명의 일실시예에 따른 PCB 노광 시 기판 상의 드라이 필름(dry film) 탈착에 따라 발생된 정전기를 보이는 일예시도이며, 도 3 은 본 발명의 일실시예에 따른 정전기 발생에 따른 방전전압에 의해 메인칩 영역의 패턴이 손상된 모습을 보이는 일예시도이며, 도 4 는 본 발명의 일실시예에 따른 정전기 전도용 리드선을 통해 발생된 정전기를 배출할 수 있는 크롬 마스크의 구조를 보이는 일예시도이며, 도 5 는 본 발명의 일실시예에 따른 정전기 전도용 리드선 배열에 따른 클램프 영역으로 접지를 통한 정전기 배출 모습을 보이는 일예시도이며, 도 6 은 본 발명의 다른 일실시예에 따른 전기 전도성 테이프가 부착된 정전기 배출 구조를 가지는 크롬 마스크에 관한 평면도이다.
FIG. 1 is a plan view of a chrome mask having an electrostatic discharge structure according to an embodiment of the present invention. FIG. 2 is a cross- FIG. 3 is a view illustrating an example in which a pattern of a main chip region is damaged by a discharge voltage due to the generation of static electricity according to an embodiment of the present invention. FIG. 4 is a cross- FIG. 5 is a view illustrating a structure of a chrome mask capable of discharging static electricity generated through an electrostatic conducting lead according to an exemplary embodiment of the present invention. FIG. 5 is a clamp region according to an embodiment of the present invention, FIG. 6 is a view illustrating an electrostatic discharging structure according to another embodiment of the present invention. FIG. A plan view of the disk.

도 1 은 본 발명의 일실시예에 따른 정전기 배출 구조를 가지는 크롬 마스크에 관한 평면도로서, 도시된 바와 같이 기판(10), 기판(10) 상에 마련된 프레임 영역(20) 및 메인칩 영역(30)을 포함한다. 1 is a plan view of a chrome mask having an electrostatic discharge structure according to an embodiment of the present invention. As shown in the figure, a substrate 10, a frame region 20 provided on the substrate 10, and a main chip region 30 ).

기판(10)는 UV를 투과시킬 수 있는 유리(glass) 또는 석영(quartz) 기판일 수 있다.The substrate 10 may be a glass or quartz substrate that can transmit UV.

프레임 영역(20)은 크롬(chrome)(21)이 증착되어 있으며 차광 역할을 수행한다. A chrome layer 21 is deposited on the frame region 20 and serves as a light shielding layer.

즉, 유리 또는 석영 기판(10) 상에 크롬(21)이 증착된 프레임 영역(20)이 형성된다. That is, a frame region 20 in which chromium 21 is deposited is formed on a glass or quartz substrate 10.

그리고, 프레임 영역(20) 내부에 메인칩 영역(30)이 위치할 수 있다.
In addition, the main chip region 30 can be located inside the frame region 20.

이와 같은 크롬 마스크 구조에 있어, PCB 노광 시 기판 상의 드라이 필름(dry film) 탈착에 따라 도 2 에 도시된 바와 같이 정전기가 발생하게 되고, 이러한 정전기가 외부로 배출되지 않을 경우 크롬(21)이 폭발하는 등의 크롬 마스크(chrome mask)가 손상되어 종국적으로는 크롬 마스크의 수명이 감소하게 된다. In the chromium mask structure, static electricity is generated as shown in FIG. 2 due to the dry film removal on the substrate during the PCB exposure. When such static electricity is not discharged to the outside, the chromium (21) The chrome mask of the chromium mask is damaged, which ultimately reduces the life of the chrome mask.

구체적으로는, 도 3 에 도시된 바와 같이 방전전압에 따른 크롬 정전기 정전기 발생에 따른 방전전압에 의해 메인칩 영역(30)의 패턴이 손상될 수 있다.
Specifically, as shown in FIG. 3, the pattern of the main chip area 30 may be damaged by the discharge voltage due to the generation of the electrostatic static electricity of the chrome according to the discharge voltage.

이러한 문제점을 해결하기 위한 본 발명의 특징적인 일양상에 따른 크롬 마스크는, 발생된 정전기를 정전기 전도용 리드선(Lead Line)(40)을 통해 배출할 수 있는 구조를 가진다.In order to solve such a problem, the chromium mask according to an aspect of the present invention has a structure capable of discharging the generated static electricity through a lead line (40) for electrostatic conduction.

즉, 도 4 에 도시된 바와 같이 크롬(21)이 증착되는 프레임 영역(20)의 외측 각 끝부분에서, 수직 또는 수평 방향으로 소정 개수의 정전기 전도용 리드선(40)을 배열하여, 도 5 에 도시된 바와 같이 클램프(clamp) 영역(50)으로 접지(earth)시킴으로써 정전기를 배출시킬 수 있다. 4, a predetermined number of the electrostatic conductive lead wires 40 are arranged vertically or horizontally at each outer end of the frame region 20 in which the chromium 21 is deposited, The static electricity can be discharged by earthing to the clamp region 50 as shown.

이에 따라, 정전기 방전에 따른 크롬 마스크 내부 메인칩 영역(30)의 패턴 손상을 방지할 수 있다.
Accordingly, it is possible to prevent pattern damage of the main chip area 30 in the chrome mask due to electrostatic discharge.

한편, 도 6 은 본 발명의 다른 실시예에 따른 정전기 배출 구조를 가지는 크롬 마스크에 관한 평면도로서, 도시된 바와 같이 클램프 영역(50) 상부에 전기 전도성 테이프(tape)(60)가 부착된다. FIG. 6 is a plan view of a chromium mask having an electrostatic discharge structure according to another embodiment of the present invention. As shown in FIG. 6, an electrically conductive tape 60 is attached to an upper portion of the clamp region 50.

이에 따라, 클램프 영역(50) 상부에 부착된 전기 전도성 테이프(60)에 의해 정전기를 외부로 배출할 수 있는 효과가 있다.
Thus, there is an effect that static electricity can be discharged to the outside by the electrically conductive tape 60 attached to the upper portion of the clamp area 50. [

이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다. While the present invention has been particularly shown and described with reference to preferred embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It will be appreciated by those skilled in the art that numerous changes and modifications may be made without departing from the invention. Accordingly, all such appropriate modifications and changes, and equivalents thereof, should be regarded as within the scope of the present invention.

10: 유리 또는 석영 기판
20: 프레임 영역
30: 메인칩 영역
40: 정전기 전도용 리드선
50: 클램프 영역
60: 전기 전도성 테이프
21: 크롬10: Glass or quartz substrate
20: frame area
30: main chip area
40: Electrostatic conductive lead wire
50: clamp area
60: electrically conductive tape
21: Chrome

Claims (2)

유리 또는 석영 기판, 상기 유리 또는 석영 기판 상에 형성되며 크롬이 증착되어 있는 프레임 영역과, 상기 프레임 영역 내부에 위치하는 메인칩 영역을 가지는 마스크에 있어서,
상기 크롬이 증착되는 프레임 영역의 외측 각 끝부분에서, 수직 또는 수평 방향으로 소정 개수의 정전기 전도용 리드선이 배열된 것을 특징으로 하는 정전기 배출 구조를 가지는 크롬 마스크.
1. A mask having a glass or quartz substrate, a frame region formed on the glass or quartz substrate and deposited with chromium, and a main chip region located inside the frame region,
Wherein a predetermined number of electrostatic conductive lead wires are arranged in the vertical or horizontal direction at each outer end of the frame region in which the chromium is deposited.
제 1 항에 있어서,
상기 정전기 전도용 리드선은,
상기 정전기를 클램프 영역으로 접지시키는 것을 특징으로 하는 정전기 배출 구조를 가지는 크롬 마스크.The method according to claim 1,
The electrostatic conducting lead wire
Wherein the static electricity is grounded to the clamp area.
KR1020140112372A 2014-08-27 2014-08-27 Chrome mask equipped with electrostatic discharge structure KR101652803B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140112372A KR101652803B1 (en) 2014-08-27 2014-08-27 Chrome mask equipped with electrostatic discharge structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140112372A KR101652803B1 (en) 2014-08-27 2014-08-27 Chrome mask equipped with electrostatic discharge structure

Publications (2)

Publication Number Publication Date
KR20160025302A true KR20160025302A (en) 2016-03-08
KR101652803B1 KR101652803B1 (en) 2016-09-01

Family

ID=55534334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140112372A KR101652803B1 (en) 2014-08-27 2014-08-27 Chrome mask equipped with electrostatic discharge structure

Country Status (1)

Country Link
KR (1) KR101652803B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891317A (en) * 2019-01-17 2019-06-14 长江存储科技有限责任公司 Photomask with electrostatic discharge (ESD) protection
CN112711174A (en) * 2020-12-28 2021-04-27 Tcl华星光电技术有限公司 Photomask, preparation method of array substrate and display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272768A (en) * 2000-03-10 2001-10-05 Internatl Business Mach Corp <Ibm> Photolithography mask
KR20020061856A (en) 2001-01-18 2002-07-25 주식회사 하이닉스반도체 Fabricating method of mask for preventing electrostatic discharge
KR20030085946A (en) * 2002-05-02 2003-11-07 아남반도체 주식회사 Photo Mask having static electricity check module
KR20040069768A (en) * 2003-01-30 2004-08-06 아남반도체 주식회사 Mask for preventing ESD and Method for manufacturing thereof
KR20040069811A (en) * 2003-01-30 2004-08-06 아남반도체 주식회사 Photo mask for manufacturing semiconductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272768A (en) * 2000-03-10 2001-10-05 Internatl Business Mach Corp <Ibm> Photolithography mask
KR20020061856A (en) 2001-01-18 2002-07-25 주식회사 하이닉스반도체 Fabricating method of mask for preventing electrostatic discharge
KR20030085946A (en) * 2002-05-02 2003-11-07 아남반도체 주식회사 Photo Mask having static electricity check module
KR20040069768A (en) * 2003-01-30 2004-08-06 아남반도체 주식회사 Mask for preventing ESD and Method for manufacturing thereof
KR20040069811A (en) * 2003-01-30 2004-08-06 아남반도체 주식회사 Photo mask for manufacturing semiconductor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891317A (en) * 2019-01-17 2019-06-14 长江存储科技有限责任公司 Photomask with electrostatic discharge (ESD) protection
US11493842B2 (en) 2019-01-17 2022-11-08 Yangtze Memory Technologies Co., Ltd. Photomask with electrostatic discharge protection
CN112711174A (en) * 2020-12-28 2021-04-27 Tcl华星光电技术有限公司 Photomask, preparation method of array substrate and display panel

Also Published As

Publication number Publication date
KR101652803B1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
US20060154153A1 (en) Anti-ESD photomask blank
JP2013541804A (en) Self-aligned coating of opaque conductive regions
KR101652803B1 (en) Chrome mask equipped with electrostatic discharge structure
US8748313B2 (en) Electroforming technique for mask formation
CN103560088B (en) The manufacture method of array base palte
TW201723665A (en) Method for protecting silicon wafer edge and photolithography exposure apparatus reducing defects of silicon wafer edge chip pattern in an edge protection area caused by chemical reaction of a developing solution and physical impact in a developing process by using an edge buffer area
US20150189737A1 (en) Method for manufacturing conductive pattern and device having conductive pattern
US6482558B1 (en) Conducting electron beam resist thin film layer for patterning of mask plates
KR102207602B1 (en) Method of forming wiring on side surface of substrate
CN107219648B (en) Exposure machine table, exposure system and exposure method thereof
KR102179672B1 (en) Method of forming wiring on side surface of substrate
US20120204420A1 (en) Method for manufacturing wiring board
US20190094681A1 (en) Photoetching mask plate, manufacture method thereof, and photoetching method
JP2016151695A (en) Photomask blank and manufacturing method thereof
TW201334146A (en) Molded RF structure with selective electromagnetic shielding and forming method thereof
CN113066803A (en) Display panel manufacturing method, display panel and display panel to be cut
JP2000131823A (en) Semiconductor reticule mask
JPH05100410A (en) Reticule
JP6767601B1 (en) Photomask
KR20160034382A (en) Method for preventing metal lines in organic light emitting diode display device from short-circuiting
CN111192855A (en) Manufacturing method of array substrate, display panel and display device
CN104078447B (en) Overvoltage protection element and preparation method thereof
US9099861B2 (en) Over-voltage protection device and method for preparing the same
JPH112893A (en) Photomask
CN104407503B (en) Exposure method and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 4