KR20160023561A - 도금 처리 방법, 도금 처리 장치 및 기억 매체 - Google Patents

도금 처리 방법, 도금 처리 장치 및 기억 매체

Info

Publication number
KR20160023561A
KR20160023561A KR1020150114598A KR20150114598A KR20160023561A KR 20160023561 A KR20160023561 A KR 20160023561A KR 1020150114598 A KR1020150114598 A KR 1020150114598A KR 20150114598 A KR20150114598 A KR 20150114598A KR 20160023561 A KR20160023561 A KR 20160023561A
Authority
KR
South Korea
Prior art keywords
plating
substrate
liquid
speed
supplying
Prior art date
Application number
KR1020150114598A
Other languages
English (en)
Inventor
유이치로 이나토미
타카시 타나까
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160023561A publication Critical patent/KR20160023561A/ko
Priority to KR1020220182891A priority Critical patent/KR102546486B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1642—Substrates other than metallic, e.g. inorganic or organic or non-conductive semiconductor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1675—Process conditions
    • C23C18/1683—Control of electrolyte composition, e.g. measurement, adjustment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

오목부를 가지는 기판에 대하여 균일한 두께를 가지는 도금층을 형성한다. 도금 처리 방법은, 제 1 도금액을 오목부(12)를 가지는 기판(2)에 대하여 공급하고, 제 1 도금층(13)을 형성하는 제 1 도금 공정(S21)과, 제 1 도금 공정(S21)의 후에, 제 2 도금액을 기판(2)에 대하여 공급하고, 제 1 도금층(13) 상에 제 2 도금층(14)을 형성하는 제 2 도금 공정을 포함하고 있다. 여기서, 제 1 도금액에 함유되는 첨가제의 농도와, 제 2 도금액에 함유되는 첨가제의 농도가 상이하다. 제 1 도금 공정(S21)은 기판(2)을 제 1 속도로 회전시켜 기판(2) 상에 불연속의 막 또는 입상의 제 1 도금층을 형성하는 공정과, 제 2 속도와 제 3 속도를 반복하면서 기판(2)을 회전시키는 공정을 가진다.

Description

도금 처리 방법, 도금 처리 장치 및 기억 매체{PLATING METHOD, PLATING APPARATUS AND STORAGE MEDIUM}
본 발명은 오목부를 가지는 기판에 대하여 도금 처리를 행하는 도금 처리 방법, 도금 처리 장치 및 기억 매체에 관한 것이다.
일반적으로, 반도체 장치를 형성하기 위한 반도체 웨이퍼 또는 액정 기판 등의 기판에는, 회로를 형성하기 위한 배선이 형성되어 있다. 배선의 형성 방법으로서는, 구리 등의 배선 재료를 매립하기 위한 비아 또는 트렌치 등의 오목부를 기판에 형성하고, 그들 오목부의 내부에 배선 재료를 매립하는 다마신법 등이 이용되고 있다.
또한 최근, 3 차원 실장(實裝) 기술을 이용하여 복수의 LSI를 기판 상에 실장함으로써, 부품 또는 시스템 전체로서의 실장 면적을 줄이는 시도가 이루어지고 있다. 3 차원 실장 기술에 있어서는, 예를 들면, 기판(예를 들면, 실리콘 기판)에, 각 LSI 간을 접속하는 배선 재료가 매립되는 오목부, 예를 들면 실리콘 관통 전극(TSV)이 형성된다.
기판의 오목부의 내면과, 오목부에 형성되는 배선의 사이에는 일반적으로, 배선 재료를 구성하는 원자가 오목부의 내면의 절연막(산화막, PI '폴리이미드' 등) 및 그 이면측의 기판 내로 확산되는 것을 방지하는 것, 또는 밀착성을 향상시키는 것을 목적으로 하여 배리어막이 마련되어 있다. 또한 배리어막과 배선의 사이에는 일반적으로, 배선 재료의 매립을 용이하게 하기 위한 시드막이 마련되어 있다.
예를 들면 특허 문헌 1에 있어서, 루테늄을 포함하는 배리어막을 스퍼터링에 의해 오목부의 내면에 형성하고, 이어서, 루테늄 및 구리를 포함하는 시드막을 스퍼터링에 의해 배리어막 상에 형성하고, 그 후, 구리를 도금 처리에 의해 오목부 내에 매립하는 방법이 제안되고 있다.
일본특허공개공보 2010-177538호
최근, TSV를 채용한 작성 기술에 있어서는, TSV의 오목부의 높이 또는 깊이가, 종래의 전공정 프로세스의 경우인 수십 ~ 수백 나노미터 사이즈가 아닌, 수 미크론~ 수백 미크론 사이즈가 된다.
배리어막 또는 시드막을 형성하기 위하여 일반적으로 이용되고 있는 스퍼터링법은, 큰 지향성을 가지는 방법이기 때문에, 오목부의 높이 또는 깊이가 클 경우에는, 오목부의 하부에까지 충분히 배리어막 또는 시드막을 형성하는 것이 곤란하다.
이러한 과제를 해결하기 위하여, 기판을 회전시키면서 도금액을 공급하는 전해 도금 처리 또는 무전해 도금 처리 등의 도금법을 이용하는 것이 고려된다. 그런데, 오목부의 직경이 작고, 오목부의 높이 또는 깊이가 클 경우, 오목부 내에 있어서의 도금액의 유동성은 낮다. 이것은, 오목부 내에 있어서의 도금액의 농도 분포가 오목부의 상부와 하부에서 불균일해지는 것을 초래한다. 오목부 내에 있어서의 도금액의 농도 분포가 불균일할 경우, 오목부의 내면에 형성되는, 배리어막 또는 시드막 등의 도금층의 두께가, 오목부 내의 위치에 따라 상이한 것이 상정된다. 예를 들면, 오목부의 하부에 형성되는 도금층의 두께가, 오목부의 상부에 형성되는 도금층의 두께보다 작아지는 것이 상정된다.
이 때문에 기판 상으로 제 1 도금액을 공급하여 제 1 도금층을 형성하고, 이어서 기판 상으로 제 2 도금액을 공급하여 제 1 도금층 상에 제 2 도금층을 형성하는 방법이 개발되고 있다. 이 경우, 기판 표면에 주로 제 1 도금층을 형성하고, 오목부 내면에 제 2 도금층을 형성한다. 그러나, 제 1 도금층과 제 2 도금층을 순차 형성하는 방법을 이용해도, 기판 표면 전역에 제 1 도금층을 균일하게 형성하거나, 오목부 내면에 제 2 도금층을 균일하게 형성하는 것은 어렵다.
본 발명은, 이러한 점을 고려하여 이루어진 것이며, 기판 표면 전역에 균일하게 제 1 도금층을 형성할 수 있고, 또한 오목부의 내면에 제 2 도금층을 균일하게 형성할 수 있고, 기판 표면 전역의 오목부의 내면에 형성되는 도금층을 균일하게 형성할 수 있다. 또한, 기판 표면 전역의 오목부의 내면에 형성된 도금층의 두께의 균일성을 향상시킬 수 있는 도금 처리 방법, 도금 처리 장치 및 기억 매체를 제공하는 것을 목적으로 한다.
본 발명은, 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 방법에 있어서, 상기 오목부가 형성된 기판을 준비하는 공정과, 도금액을 상기 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 기판에 형성하는 도금 공정을 구비하고, 상기 도금 공정은, 제 1 도금액을 기판에 대하여 공급하고, 상기 기판의 표면에 제 1 도금층을 형성하는 제 1 도금 공정과, 상기 제 1 도금 공정 후에, 제 2 도금액을 기판에 대하여 공급하고, 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 공정을 포함하고, 상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고, 상기 제 1 도금 공정은 상기 기판을 제 1 속도로 회전시키고, 상기 제 1 도금액을 공급하여 상기 기판 상에 불연속의 막 또는 입상(粒狀)의 제 1 도금층을 형성하는 공정과, 상기 기판을 상기 제 1 속도보다 큰 제 2 속도와, 제 1 속도보다 작은 제 3 속도를 반복하면서 회전시키고, 상기 제 1 도금액을 공급하여 상기 제 1 도금층의 성장을 촉진하는 공정을 포함하는 것을 특징으로 하는 도금 처리 방법이다.
본 발명은, 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 방법에 있어서, 상기 오목부가 형성된 기판을 준비하는 공정과, 도금액을 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 기판에 형성하는 도금 공정을 구비하고, 상기 도금 공정은, 제 1 도금액을 기판에 대하여 공급하고, 상기 기판의 표면에 제 1 도금층을 형성하는 제 1 도금 공정과, 상기 제 1 도금 공정 후에, 제 2 도금액을 기판에 대하여 공급하고, 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 공정을 포함하고, 상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고, 상기 제 2 도금 공정은 기판을 제 4 속도로 회전시켜, 상기 제 2 도금액을 공급하여 오목부 내면에 제 2 도금층을 형성하는 공정과, 상기 기판을 상기 제 4 속도보다 큰 제 5 속도로 회전시켜 상기 제 2 도금액을 공급하고, 제 2 도금액을 주연부를 향해 방사 형상으로 이동시키는 공정을 포함하는 것을 특징으로 하는 도금 처리 방법이다.
본 발명은, 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 장치에 있어서, 상기 오목부가 형성된 기판을 유지하는 기판 유지 기구와, 도금액을 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 오목부의 내면에 형성하는 도금 기구와, 제어 기구를 구비하고, 상기 도금 기구는, 제 1 도금액을 기판에 대하여 공급하여 제 1 도금층을 형성하는 제 1 도금 기구와, 상기 제 1 도금액의 공급 후에, 제 2 도금액을 기판에 대하여 공급하여 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 기구를 가지고, 상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고, 제어 기구는 상기 기판 유지 기구와, 상기 제 1 도금 기구를 제어하여, 상기 기판을 제 1 속도로 회전시키고 상기 제 1 도금액을 공급하여 상기 기판 상에 불연속의 막 또는 입상의 제 1 도금층을 형성하고, 또한 상기 기판을 상기 제 1 속도보다 큰 제 2 속도와, 제 1 속도보다 작은 제 3 속도를 반복하면서 회전시키고 제 1 도금액을 공급하여 상기 제 1 도금층의 성장을 촉진하는 것을 특징으로 하는 도금 처리 장치이다.
본 발명은, 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 장치에 있어서, 상기 오목부가 형성된 기판을 유지하는 기판 유지 기구와, 도금액을 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 오목부의 내면에 형성하는 도금 기구와, 제어 기구를 구비하고, 상기 도금 기구는, 제 1 도금액을 기판에 대하여 공급하여 제 1 도금층을 형성하는 제 1 도금 기구와, 상기 제 1 도금액의 공급 후에, 제 2 도금액을 기판에 대하여 공급하여 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 기구를 가지고, 상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고, 제어 기구는 상기 기판 유지 기구와, 상기 제 2 도금 기구를 제어하여, 상기 기판을 제 4 속도로 회전시키고 상기 제 2 도금액을 공급하여 오목부 내면에 제 2 도금층을 형성하고, 또한 상기 기판을 제 4 속도보다 큰 제 5 속도로 회전시켜 상기 제 2 도금액을 공급하고, 제 2 도금액을 주연부를 향해 방사 형상으로 이동시키는 것을 특징으로 하는 도금 처리 장치이다.
본 발명은, 도금 처리 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 상기 도금 처리 방법은, 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 방법으로서, 상기 오목부가 형성된 기판을 준비하는 공정과, 도금액을 상기 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 기판에 형성하는 도금 공정을 구비하고, 상기 도금 공정은, 제 1 도금액을 기판에 대하여 공급하고, 상기 기판의 표면에 제 1 도금층을 형성하는 제 1 도금 공정과, 상기 제 1 도금 공정 후에, 제 2 도금액을 기판에 대하여 공급하고, 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 공정을 포함하고, 상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고, 상기 제 1 도금 공정은 상기 기판을 제 1 속도로 회전시키고, 상기 제 1 도금액을 공급하여 상기 기판 상에 제 1 도금층의 불연속의 막 또는 입상의 제 1 도금층을 형성하는 공정과, 상기 기판을 상기 제 1 속도보다 큰 제 2 속도와, 제 1 속도보다 작은 제 3 속도를 반복하면서 회전시키고, 상기 제 1 도금액을 공급하여 상기 제 1 도금층의 성장을 촉진하는 공정을 포함하는 것을 특징으로 하는 기억 매체이다.
본 발명은, 도금 처리 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 상기 도금 처리 방법은, 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 방법으로서, 상기 오목부가 형성된 기판을 준비하는 공정과, 도금액을 상기 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 기판에 형성하는 도금 공정을 구비하고, 상기 도금 공정은, 제 1 도금액을 기판에 대하여 공급하고, 상기 기판의 표면에 제 1 도금층을 형성하는 제 1 도금 공정과, 상기 제 1 도금 공정 후에, 제 2 도금액을 기판에 대하여 공급하고, 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 공정을 포함하고, 상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고, 상기 제 2 도금 공정은 기판을 제 4 속도로 회전시키고, 상기 제 2 도금액을 공급하여 오목부 내면에 제 2 도금층을 형성하는 공정과, 상기 기판을 상기 제 4 속도보다 큰 제 5 속도로 회전시켜 상기 제 2 도금액을 공급하고, 제 2 도금액을 주연부를 향해 방사 형상으로 이동시키는 공정을 포함하는 것을 특징으로 하는 기억 매체이다.
본 발명에 따르면, 기판 표면 전역에 제 1 도금층을 균일하게 형성할 수 있고, 또한 오목부의 내면에 제 2 도금층을 균일하게 형성할 수 있고, 기판 표면 전역의 오목부의 내면에 형성되는 도금층을 균일하게 형성할 수 있다. 또한, 기판 표면 전역의 오목부의 내면에 형성된 도금층의 두께의 균일성을 향상시킬 수 있다.
도 1은 제 1 실시 형태에 따른 도금 처리 장치를 나타낸 측면도이다.
도 2a 및 도 2b는 도 1에 나타낸 도금 처리 장치의 평면도이다.
도 3은 도금 기구로 도금액을 공급하는 도금액 공급 기구를 나타낸 도이다.
도 4는 전처리 기구로 전처리액을 공급하는 전처리액 공급 기구를 나타낸 도이다.
도 5는 본 실시 형태에 따른 도금 처리 방법을 나타낸 순서도이다.
도 6a는 오목부 내가 전처리액에 의해 치환되는 공정을 나타낸 도이다.
도 6b는 제 1 도금액을 공급하는 공정을 나타낸 도이다.
도 6c는 오목부의 내면에 제 1 도금층이 형성되는 모습을 나타낸 도이다.
도 6d는 오목부 내가 전처리액에 의해 치환되는 공정을 나타낸 도이다.
도 6e는 제 2 도금액을 공급하는 공정을 나타낸 도이다.
도 6f는 제 1 도금층 상에 제 2 도금층이 형성되는 모습을 나타낸 도이다.
도 6g는 오목부 내에 배선 재료를 매립하는 공정을 나타낸 도이다.
도 7은 복수의 토출 노즐이 기판에 대하여 도금액을 공급하는 모습을 나타낸 도이다.
도 8은 제 1 도금 공정을 나타낸 순서도이다.
도 9는 제 2 도금 공정을 나타낸 순서도이다.
<발명의 실시 형태>
이하, 도 1 내지 도 9를 참조하여, 본 발명의 실시 형태에 대하여 설명한다. 우선 도 1 ~ 도 2b를 참조하여, 도금 처리 장치(20)의 전체 구성에 대하여 설명한다. 도 1은 도금 처리 장치(20)를 나타낸 측면도이며, 도 2a 및 도 2b는 도금 처리 장치(20)를 나타낸 평면도이다. 또한 본 실시 형태에 있어서는, 도금 처리 장치(20)가 기판(2)에 대하여 도금액을 토출함으로써, 기판(2)에 대한 도금 처리를 한 매씩 실시하는 매엽식의 장치인 예에 대하여 설명한다.
<도금 처리 장치>
도금 처리 장치(20)는, 케이싱(101)의 내부에서 기판(2)을 유지하여 회전시키는 기판 유지 기구(110)와, 기판 유지 기구(110)에 유지된 기판(2)을 향해 도금액을 토출하고, 특정 기능을 가지는 도금층을 기판의 오목부의 내면에 형성하는 도금 기구와, 도금 기구에 접속되고, 도금 기구로 도금액을 공급하는 도금액 공급 기구를 구비하고 있다. 이 중, 도금 기구는, 기판(2)에 대하여 제 1 도금액을 토출하는 제 1 도금 기구(30)와, 기판(2)에 대하여 제 2 도금액을 토출하는 제 2 도금 기구(40)를 가지고 있다. 또한 도금액 공급 기구는, 제 1 도금 기구(30)로 제 1 도금액을 공급하는 제 1 도금액 공급 기구(71)와, 제 2 도금 기구(40)에 제 2 도금액을 공급하는 제 2 도금액 공급 기구(72)를 가지고 있다. 제 1 도금액 및 제 2 도금액의 상세에 대해서는 후술한다.
또한 도금 처리 장치(20)는, 기판(2)을 향해 전처리액을 토출하는 전처리 기구(54)를 더 구비하고 있다. 전처리 기구(54)에는, 전처리 기구(54)로 전처리액을 공급하는 전처리액 공급 기구(73)가 접속되어 있다. 전처리액은, 기판(2)에 대하여 제 1 도금액 또는 제 2 도금액 등의 도금액을 토출하기 전에, 기판(2)에 대하여 토출되는 액이다. 전처리액으로서는, 예를 들면, 탈이온 처리가 실시된 순수, 이른바 탈이온수(DIW)가 이용된다.
또한 도금 처리 장치(20)는, 기판(2)을 향해 프리 웨트액을 토출하는 프리 웨트 기구(57)를 더 구비하고 있어도 된다. 프리 웨트 기구(57)에는, 프리 웨트 기구(57)로 프리 웨트액을 공급하는 프리 웨트액 공급 기구(76)이 접속되어 있다. 프리 웨트액은, 건조 상태의 기판(2)에 대하여 공급되는 액이다. 프리 웨트액을 이용함으로써, 예를 들면, 그 후에 기판(2)에 대하여 공급되는 처리액과, 기판(2) 간의 친화성을 높일 수 있다. 프리 웨트액으로서는, 예를 들면, CO2의 이온등을 포함하는 이온수가 이용된다.
기판 유지 기구(110)의 주위에는, 제 1 개구부(121) 및 제 2 개구부(126)를 가지고, 기판(2)으로부터 비산된 도금액 또는 전처리액 등의 액체를 받는 배액컵(120)과, 기체를 인입하는 개구부(106)를 가지는 배기컵(105)이 배치되어 있다. 배액컵(120)의 제 1 개구부(121) 및 제 2 개구부(126)에 의해 받아진 액체는, 제 1 배액 기구(122) 및 제 2 배액 기구(127)에 의해 배출된다. 배기컵(105)의 개구부(106)로 인입된 기체는, 배기 기구(107)에 의해 배출된다. 또한, 배액컵(120)은 승강 기구(164)에 연결되어 있고, 이 승강 기구(164)는, 배액컵(120)을 상하로 이동시킬 수 있다. 이 때문에, 기판(2)으로부터 비산된 액의 종류에 따라 배액컵(120)을 상하로 이동시킴으로써, 액이 배출되는 경로를 액의 종류에 따라 상이하게 할 수 있다.
(기판 유지 기구)
기판 유지 기구(110)는, 도 2a 및 도 2b에 나타낸 바와 같이, 케이싱(101) 내에서 상하로 연장되는 중공 원통 형상의 회전축 부재(111)와, 회전축 부재(111)의 상단부에 장착된 턴테이블(112)과, 턴테이블(112)의 상면 외주부에 마련되고, 기판(2)을 지지하는 웨이퍼 척(113)과, 회전축 부재(111)에 연결되고, 회전축 부재(111)를 회전 구동하는 회전 기구(162)를 가지고 있다.
이 중 회전 기구(162)는, 제어 기구(160)에 의해 제어되고, 회전축 부재(111)를 회전 구동시키고, 이에 의해, 웨이퍼 척(113)에 의해 지지되어 있는 기판(2)이 회전된다. 이 경우, 제어 기구(160)는, 회전 기구(162)를 제어함으로써, 회전축 부재(111) 및 웨이퍼 척(113)을 회전시키거나, 혹은 정지시킬 수 있다. 또한, 제어 기구(160)는, 회전축 부재(111) 및 웨이퍼 척(113)의 회전수를 상승시키거나 하강시키고, 혹은 일정값으로 유지시키도록 제어하는 것이 가능하다.
(도금 기구)
이어서 제 1 도금 기구(30) 및 제 2 도금 기구(40)에 대하여 설명한다. 또한, 제 1 도금 기구(30) 및 제 2 도금 기구(40)는, 기판(2)에 대하여 토출하는 도금액의 조성이 상이할 뿐이며, 그 외의 구성은 대략 동일하다. 여기서는, 제 1 도금 기구(30)에 대하여 주로 설명한다.
제 1 도금 기구(30)는, 기판(2)을 향해 제 1 도금액을 토출하는 토출 노즐(34)과, 토출 노즐(34)이 마련된 토출 헤드(33)를 가지고 있다. 토출 헤드(33) 내에는, 제 1 도금액 공급 기구(71)로부터 공급된 제 1 도금액을 토출 노즐(34)로 유도하기 위한 배관 또는 제 1 도금액을 보온하기 위한 열매체를 순환시키기 위한 배관 등이 수납되어 있다.
토출 헤드(33)는, 상하 방향 및 수평 방향으로 이동 가능해지도록 구성되어 있다. 예를 들면 토출 헤드(33)는, 암(32)의 선단부에 장착되어 있고, 이 암(32)은, 상하 방향으로 연장 가능하고, 또한 회전 기구(165)에 의해 회전 구동되는 지지축(31)에 고정되어 있다. 이러한 회전 기구(165) 및 지지축(31)을 이용함으로써, 도 2a에 나타낸 바와 같이, 토출 헤드(33)를, 기판(2)을 향해 제 1 도금액을 토출할 시에 위치하는 토출 위치와, 제 1 도금액을 토출하지 않을 시에 위치하는 대기 위치의 사이에서 이동시킬 수 있다.
토출 헤드(33)는, 도 1 및 도 7에 나타낸 바와 같이, 기판(2)의 중심부로부터 기판(2)의 주연부까지의 길이, 즉 기판(2)의 반경 길이에 대응하도록 연장되어 있어도 된다. 이 경우, 토출 헤드(33)에는, 제 1 도금액을 토출하는 토출 노즐(34)이 복수 마련되어 있어도 된다. 이 경우, 제 1 도금액을 토출할 시에 복수의 토출 노즐(34)이 기판(2)의 반경 방향을 따라 배열되도록 토출 헤드(33)를 위치시킴으로써, 기판(2)의 광역에 걸쳐 동시에 제 1 도금액을 공급할 수 있다.
제 2 도금 기구(40)는, 기판(2)을 향해 제 2 도금액을 토출하는 토출 노즐(44)과, 토출 노즐(44)이 마련된 토출 헤드(43)를 가지고 있다. 또한 토출 헤드(43)는, 암(42)의 선단부에 장착되어 있고, 이 암(42)은, 상하 방향으로 연장 가능하고, 또한 회전 기구(167)에 의해 회전 구동되는 지지축(41)에 고정되어 있다.
(도금액 공급 기구)
이어서, 도금 기구(30, 40)로 도금액을 공급하는 도금액 공급 기구(71, 72)에 대하여, 도 3을 참조하여 설명한다. 또한, 제 1 도금액 공급 기구(71) 및 제 2 도금액 공급 기구(72)는, 수용되어 있는 도금액의 조성이 상이할 뿐이며, 그 외의 구성은 대략 동일하다. 여기서는, 제 1 도금액 공급 기구(71)에 대하여 주로 설명한다.
도 3에 나타낸 바와 같이, 제 1 도금액 공급 기구(71)는, 제 1 도금액(71c)을 저장하는 탱크(71b)와, 탱크(71b) 내의 제 1 도금액(71c)을 제 1 도금 기구(30)로 공급하는 공급관(71a)을 가지고 있다. 공급관(71a)에는, 제 1 도금액(71c)의 유량을 조정하기 위한 밸브(71d) 및 펌프(71e)가 장착되어 있다. 또한 탱크(71b)에는, 탱크(71b) 내에 저장되는 제 1 도금액(71c)을 가열하기 위한 가열 유닛(71g)이 마련되어 있다. 마찬가지로, 제 2 도금액 공급 기구(72)는, 공급관(72a), 탱크(72b), 밸브(72d), 펌프(72e) 및 가열 유닛(72g)을 가지고 있다.
그런데, 본 실시 형태에 있어서는, 후술하는 바와 같이, 기판에 형성된, 큰 애스펙트비를 가지는 오목부의 내면에 대한 도금 처리가 실시된다. 또한, 오목부의 깊이는 예를 들면 10 μm 이상으로 되어 있다. 이러한 깊은 오목부에 대하여 도금액을 공급할 경우, 도금액에 포함되는 각 성분은, 주로, 도금액 중에 있어서의 확산에 기초하여 오목부의 하부에까지 도달한다. 그런데, 확산 현상은 시간의 경과와 함께 서서히 진행되는 현상이다. 이 때문에, 오목부의 내부에 있어서의, 도금액의 각 성분의 농도 분포는, 도금 반응에 의해 도금층이 형성되면서, 시간과 함께 변화한다. 따라서, 깊은 오목부에 대하여 도금액을 공급할 경우, 오목부의 내부에 있어서의 도금액의 각 성분의 농도 분포는 일반적으로 불균일하게 되어 있다. 이 때문에, 단일의 도금액을 오목부에 대하여 공급할 경우, 오목부의 내면에 형성되는 도금층의 두께가, 오목부 내에 있어서의 위치에 따라 상이한 것이 상정된다.
여기서 본 실시 형태에 따르면, 특정 기능을 가지는 도금층을 기판의 오목부의 내면에 형성할 시에, 조성이 상이한 2 종류의 도금액을 이용함으로써, 상술의 과제를 해결하고 있다. 이하, 본 실시 형태에 있어서 이용되는 제 1 도금액 및 제 2 도금액에 대하여 설명한다.
(도금액)
제 1 도금액 및 제 2 도금액은, 기판(2)의 표면에 형성되는 특정 기능을 가지는 도금층에 대응하는 재료를 포함하고 있다. 예를 들면, 도금 처리 장치(20)에 의해 기판(2)에 형성되는 도금층이, 배선을 구성하는 금속재료가 절연막 또는 기판(2)의 내부로 침투하는 것을 방지하는 배리어막일 경우, 제 1 도금액 및 제 2 도금액은, 배리어막의 재료가 되는 Co(코발트), W(텅스텐) 또는 Ta(탄탈) 등을 포함하고 있다. 또한, 도금 처리 장치(20)에 의해 기판(2)에 형성되는 도금층이, 배선 재료의 매립을 용이하게 하기 위한 시드막일 경우, 제 1 도금액 및 제 2 도금액은, 배선의 재료가 되는 Cu(구리) 등을 포함하고 있다. 그 외에도, 포함되는 재료 또는 도금 반응의 종류에 따라, 착화제 또는 환원제(B(붕소), P(인)를 포함하는 화합물), 계면활성제 등이 제 1 도금액 및 제 2 도금액에 포함되어 있어도 된다.
또한, 제 1 도금액 및 제 2 도금액 중 적어도 일방의 도금액은, 도금 반응의 속도에 영향을 줄 수 있는 첨가제를 포함하고 있다. 첨가제는 도금액에 포함되는 재료 등에 따라 적절히 선택된다. 예를 들면, 제 1 도금액 및 제 2 도금액이, 배리어막의 재료가 되는 Co 및 W를 포함할 경우, 제 1 도금액 및 제 2 도금액 중 적어도 일방의 도금액은, 첨가제로서, 비스(3-술포프로필)디술피드, 이른바 SPS를 포함하고 있다.
이하, 도금액에 첨가제를 넣는 것의 목적에 대하여 상세하게 설명한다. 본 실시 형태에 있어서는, 제 1 도금액에 함유되는 첨가제의 농도와, 제 2 도금액에 함유되는 첨가제의 농도가 상이하다. 예를 들면 첨가제로서 SPS가 이용될 경우, 제 1 도금액에 함유되는 SPS의 농도가, 제 2 도금액에 함유되는 SPS의 농도보다 낮게 되어 있다. 구체적으로는, 제 2 도금액에 함유되는 SPS의 농도가 5 ppm 이상으로 되어 있고, 제 1 도금액에 함유되는 SPS의 농도가 5 ppm 미만, 예를 들면 0 ppm으로 되어 있다. 이에 의해, 제 1 도금액으로부터 형성되는 제 1 도금층 및 제 2 도금액으로부터 형성되는 제 2 도금층을 포함하는 도금층의 두께의 균일성을 향상시킬 수 있다.
이하, 첨가제의 농도가 상이한 2 종류의 도금액을 이용함으로써, 도금층의 두께의 균일성을 향상시킬 수 있는 것의 메커니즘에 대하여 설명한다.
큰 깊이를 가지는 오목부에 대한 도금 처리에 있어서는, 오목부의 내면 중 도금층이 형성되기 쉬운 부분이, 첨가제의 농도에 따라 변화한다. 예를 들면, SPS가 함유되어 있지 않은 도금액을 이용할 경우, 도금층은, 오목부의 내면의 상부에 우선적으로 형성된다. 한편, SPS가 함유되어 있는 도금액을 이용할 경우, 도금층은 오목부의 내면의 하부에 우선적으로 형성된다. 이와 같이, 도금층이 우선적으로 형성되는 위치가 첨가제의 농도에 따라 변화하는 이유로서는, 다양한 것이 상정된다.
예를 들면, 이유 중 하나로서, 도금액 중에 있어서, 도금층의 재료가 되는 원소의 확산 속도와 첨가제의 확산 속도가 상이한 것이 상정된다.
이러한 지견에 기초하여, 본 실시 형태에 있어서는, 제 1 도금액의 첨가제의 농도는, 기판의 오목부의 상부에 있어서의 도금 반응의 속도가, 오목부의 하부에 있어서의 도금 반응의 속도보다 커지도록 설정되어 있다. 또한, 제 2 도금액의 첨가제의 농도는, 기판의 오목부의 하부에 있어서의 도금 반응의 속도가, 오목부의 상부에 있어서의 도금 반응의 속도보다 커지도록 설정되어 있다. 이러한 2 종류의 도금액을 이용하여, 특정 기능을 가지는 1 개의 도금층, 예를 들면 배리어막 또는 시드막을 형성함으로써, 후술하는 바와 같이, 오목부의 내면에 형성되는 도금층의 두께의 균일성을 향상시킬 수 있다.
(전처리 기구 및 프리 웨트 기구)
이어서 전처리 기구(54) 및 프리 웨트 기구(57)에 대하여 설명한다. 전처리 기구(54)는, 기판(2)을 향해 전처리액(73c)을 토출하는 토출 노즐(54a)을 가지고 있다. 마찬가지로, 프리 웨트 기구(57)는, 기판(2)을 향해 프리 웨트액(76c)을 토출하는 토출 노즐(57a)을 가지고 있다. 도 1에 나타낸 바와 같이, 각 토출 노즐(54a, 57a)은 토출 헤드(53)에 장착되어 있다. 토출 헤드(53)는 상하 방향 및 수평 방향으로 이동 가능하도록 구성되어 있다. 예를 들면 제 1 도금 기구(30)의 토출 헤드(33)의 경우와 마찬가지로, 전처리 기구(54)의 토출 헤드(53)는, 암(52)의 선단부에 장착되어 있다. 암(52)은, 상하 방향으로 연신 가능하고, 또한 회전 기구(166)에 의해 회전 구동되는 지지축(51)에 고정되어 있다. 이 경우, 도 2b에 나타낸 바와 같이, 토출 헤드(53)는, 기판(2)의 중심부에 대응하는 위치와 기판(2)의 주연부에 대응하는 위치의 사이에서 지지축(51)을 축으로 하여 수평 방향으로 이동 가능하게 되어 있다.
(전처리액 공급 기구 및 프리 웨트액 공급 기구)
이어서 도 4를 참조하여, 전처리 기구(54)로 전처리액을 공급하는 전처리액 공급 기구(73) 및 프리 웨트 기구(57)로 프리 웨트액을 공급하는 프리 웨트액 공급 기구(76)에 대하여 설명한다. 또한, 전처리액 공급 기구(73) 및 프리 웨트액 공급 기구(76)는, 수용되어 있는 처리액의 종류가 상이할 뿐이며, 그 외의 구성은 대략 동일하다. 여기서는, 전처리액 공급 기구(73)에 대하여 주로 설명한다.
도 4에 나타낸 바와 같이, 전처리액 공급 기구(73)는, DIW 등의 전처리액(73c)을 저장하는 탱크(73b)와, 탱크(73b) 내의 전처리액(73c)을 전처리 기구(54)로 공급하는 공급관(73a)을 가지고 있다. 공급관(73a)에는, 전처리액(73c)의 유량을 조정하기 위한 밸브(73d) 및 펌프(73e)가 장착되어 있다. 또한 전처리액 공급 기구(73)는, 전처리액(73c) 중의 용존 산소 또는 용존 수소 등의 기체를 제거하는 탈기 수단(73f)을 더 가지고 있어도 된다. 탈기 수단(73f)은, 도 4에 나타낸 바와 같이, 탱크(73b)에 저장되어 있는 전처리액(73c)으로 질소 등의 불활성 가스를 보내는 가스 공급관으로서 구성되어 있어도 된다. 이에 의해, 불활성 가스를 전처리액(73c) 중에 용해시킬 수 있고, 이에 의해, 전처리액(73c) 중에 이미 용존하고 있던 산소 또는 수소 등을 외부로 배출할 수 있다. 즉, 전처리액(73c)에 대하여 이른바 탈가스 처리를 실시할 수 있다.
마찬가지로 프리 웨트액 공급 기구(76)는, 프리 웨트액(76c)을 저장하는 탱크(76b)와, 공급관(76a)과, 밸브(76d)와, 펌프(76e)를 가지고 있다.
이상과 같이 구성되는 도금 처리 장치(20)는, 제어 기구(160)에 설치된 기억 매체(161)에 기록된 각종의 프로그램에 따라 제어 기구(160)에 의해 구동 제어되고, 이에 의해 기판(2)에 대한 다양한 처리가 행해진다. 여기서, 기억 매체(161)는, 각종의 설정 데이터 및 후술하는 도금 처리 프로그램 등의 각종의 프로그램을 저장하고 있다. 기억 매체(161)로서는, 컴퓨터로 판독 가능한 ROM 또는 RAM 등의 메모리 또는, 하드 디스크, CD-ROM, DVD-ROM 또는 플렉시블 디스크 등의 디스크 형상 기억 매체 등의 공지의 것이 사용될 수 있다.
<도금 처리 방법>
이어서, 이러한 구성으로 이루어지는 본 실시 형태의 작용 및 효과에 대하여 설명한다. 여기서는, 기판(2)에 형성된 오목부(12)의 내면에, 무전해 도금법에 따라, CoWB를 포함하는 배리어막을 형성하는 도금 처리 방법에 대하여 설명한다. 도 5 및 도 8 ~ 도 9는 도금 처리 방법을 나타낸 순서도이다. 또한 도 6a 내지 도 6g는 도금 처리 방법의 각 공정 시의 기판(2)의 모습을 나타낸 단면도이다.
먼저, 배선 재료를 매립하기 위한 오목부(12)를 기판(2)에 형성한다. 오목부(12)를 기판(2)에 형성하는 방법으로서는, 종래부터 공지된 방법 중에서 적절히 채용할 수 있다. 구체적으로는, 예를 들면, 드라이 에칭 기술로서, 불소계 또는 염소계 가스 등을 이용한 범용적 기술을 적용할 수 있다. 특히 애스펙트비(홀의 직경에 대한 홀의 깊이의 비)가 큰 오목부(12)를 형성하기 위해서는, 고속의 깊이 파는 에칭이 가능한 ICP-RIE(Inductively Coupled Plasma ReactiveIon Etching : 유도 결합 플라즈마 반응성 이온 에칭)의 기술을 채용한 방법을 보다 적합하게 채용할 수 있다. 특히, 육불화황(SF6)을 이용한 에칭 단계와 C4F8 등의 테플론계 가스를 이용한 보호 단계를 반복하면서 행하는 보슈 프로세스라고 불리는 방법을 적합하게 채용할 수 있다.
오목부(12)의 내부에 있어서의 도금액의 각 성분의 이동이, 유동이 아닌 주로 확산에 기초하는 한에 있어서, 오목부(12)의 구체적인 형상이 특별히 한정되지는 않는다. 예를 들면, 오목부(12)의 애스펙트비는 5 ~ 30의 범위 내로 되어 있다. 구체적으로는, 오목부의 횡단면이 원형 형상일 경우, 오목부(12)의 직경이 0.5 ~ 20 μm의 범위 내, 예를 들면 8 μm로 되어 있다. 또한, 오목부(12)의 높이 또는 깊이가 10 ~ 250 μm의 범위 내, 예를 들면 100 μm로 되어 있다. 그 후, 오목부(12)의 내부에 절연막이 형성된다. 절연막을 형성하는 방법으로서는, 예를 들면, 화학적 기상 성장(CVD : Chemical Vapor Deposition) 법에 의해 퇴적되는 실리콘 산화막(SiO2)을 형성하는 방법이 이용된다.
이어서, 기판(2)을 케이싱(101)의 내부로 이동 재치하고, 프리 웨트 기구(57)를 이용하여, 기판(2)을 향해 프리 웨트액(76c)를 토출한다(프리 웨트 공정 (S10)). 이에 의해, 기판(2)의 표면, 예를 들면 오목부의 내면 및 기판(2)의 상면과, 이후에 기판에 대하여 공급되는 전처리액 간의 친화성을 높일 수 있다. 프리 웨트액으로서는, 예를 들면, CO2의 이온 등을 포함하는 이온수가 이용된다.
이어서 제 1 도금 공정(S21)을 실시한다(도 5 및 도 8 참조).
우선 기판(2)을 회전시키면서, 전처리 기구(54)를 이용하여 기판(2)을 향해 전처리액(73c)을 토출한다. 이 경우, 기판(2)의 회전수는 500 rpm으로 되어 있고, 토출 노즐(54a)로부터 전처리액(73c)을 기판(2) 상으로 토출한다. 전처리액(73c)으로서는, 예를 들면 탈가스가 실시된 DIW가 이용된다.
이어서 기판(2)을 회전시킨 채로, DIW의 공급을 정지하고 토출 노즐(54a)로부터 IPA 공급부(73A)로부터 공급된 IPA(이소프로필 알코올)를 기판(2) 상으로 공급한다.
그 후, 기판(2)을 회전시킨 채로, IPA의 공급을 정지하여 토출 노즐(54a)로부터 다시 전처리액(73c)으로서 DIW를 기판(2) 상으로 토출한다.
이와 같이 토출 노즐(54a)로부터 DIW를 공급하고, 그 후 IPA를 공급하고, 이어서 다시 DIW를 공급함으로써 기판(2)에 대한 제 1 전처리가 행해진다(도 8 참조).
이 제 1 전처리 공정 중, 토출 노즐(54a)은 기판(2)의 중앙부 상방에 정지시켜 둔다. 이와 같이 하여 기판(2)의 오목부(12) 내부가 전처리액(73c)에 의해 충전된다(도 6a 참조).
이어서, 제 1 도금 기구(30)를 이용하여, 기판(2)을 향해, CoWB를 성막하기 위하여 제 1 도금액(71c)을 토출하는 제 1 도금 공정의 개략을 설명한다. 먼저, 제 1 도금액 공급 기구(71)를 이용하여, 제 1 도금액(71c)을 제 1 도금 기구(30)로 공급한다. 공급되는 제 1 도금액(71c)의 온도는, 도금 반응이 적절한 속도로 진행되도록 설정할 수 있다. 이어서 도 7에 나타낸 바와 같이, 기판(2)의 반경 방향을 따라 배열되도록 배치된 복수의 토출 노즐(34)로부터, 기판(2)을 향해 제 1 도금액(71c)이 토출된다. 이에 의해, 기판(2)의 표면 전역에 걸쳐 동시에 제 1 도금액(71c)을 공급할 수 있다. 이에 의해, 기판(2) 상에 있어서의 제 1 도금액(71c)의 온도 분포를, 기판(2) 상의 위치에 관계없이 대략 균일하게 할 수 있다. 예를 들면, 기판(2)의 중심 부분에 도달한 제 1 도금액(71c)의 온도와, 기판(2)의 주연 부분에 도달한 제 1 도금액(71c)의 온도를 대략 동일하게 할 수 있다.
기판(2)을 향해 제 1 도금액(71c)을 토출하면, 도 6b에 나타낸 바와 같이, 오목부(12)의 내부의 전처리액(73c)이 제 1 도금액(71c)에 의해 치환되고, 오목부(12)의 내부에 제 1 도금액(71c)이 충전된다. 이 때, 제 1 도금액(71c)에 있어서의 도금 반응이 진행된다. 이 결과, 도 6c에 나타낸 바와 같이, 기판(2)의 표면 및 오목부(12)의 내면(12a)에 제 1 도금층(13)이 형성된다. 그런데 상술한 바와 같이, 제 1 도금액(71c)에 포함되는 각 성분은, 주로, 도금액 중에 있어서의 확산에 기초하여 오목부(12)의 하부까지 도달한다. 이 때문에, 오목부(12)의 내부에 있어서의 제 1 도금액(71c)의 각 성분의 농도 분포는, 도금 반응의 진행에 의해, 일반적으로 오목부(12)의 상부와 하부에서 불균일하게 되어 있다. 또한, 제 1 도금액(71c)에 함유되는 SPS의 농도는, 제 2 도금액(72c)에 함유되는 SPS의 농도보다 낮게 되어 있고, 예를 들면 0 ppm으로 되어 있다. 이 때문에, 제 1 도금 공정(S21)에 있어서는, 오목부(12)의 상부에 우선적으로 제 1 도금층(13)이 형성된다. 즉 도 6c에 나타낸 바와 같이, 오목부(12)의 내면(12a)에 형성되는 제 1 도금층(13)의 두께가, 오목부(12)의 하부에 비해 오목부(12)의 상부에 있어서 크게 되어 있다.
이어서 제 1 도금액(71c)을 기판(2) 상으로 공급하는 제 1 도금 공정(S21)의 구체적 공정에 대하여 도 8에 의해 상술한다.
우선 상술한 바와 같이 제 1 전처리가 행해진 기판(2)을 500 rpm으로 회전시킨 채로, 토출 노즐(34)로부터 상온의 제 1 도금액(71c)을 기판(2) 상으로 공급하고, 오목부(12) 내부의 DIW와 제 1 도금액(71c)을 치환하여 기판(2) 표면 전역 및 오목부(12) 내면에 제 1 도금액(71c)이 덮이도록 한다.
이어서 기판(2)의 회전수를 100 rpm으로 하고, 제 1 도금액(71c)을 가열하여, 제 1 도금액의 온도를 예를 들면 45℃까지 상승시켜 둔다. 그 후 토출 노즐(34)로부터 제 1 도금액(71c)을 기판(2) 상으로 공급한다. 이와 같이 하여, 기판(2)을 균일하게 가열할 수 있다.
이어서 기판(2)을 100 rpm의 회전수로 고속 회전시키면서 기판(2) 상으로 제 1 도금액(71c)을 간헐적으로 공급한다.
이와 같이 기판(2)을 100 rpm의 고속(제 1 속도)으로 회전시키면서 제 1 도금액(71c)을 간헐적으로 기판(2) 상으로 공급함으로써, 기판(2)의 표면 전역에 불연속의 막 또는 입상의 제 1 도금층(13)을 형성할 수 있다. 이와 같이 제 1 속도로 기판(2)을 회전시키면서 기판(2) 상으로 제 1 도금액(71c)을 간헐적으로 공급하는 사이클은 복수 회 반복된다.
또한, 기판(2)의 회전수(제 1 속도)를, 그 후, 200 rpm까지 상승시켜, 제 1 도금액(71c)의 공급을 계속해도 된다.
그 후, 기판(2)의 표면에 형성된 불연속의 막 또는 입상의 제 1 도금층(13)을 성장시켜 막 형성을 행한다. 구체적으로는 제 1 속도(200 rpm)보다 큰 제 2 속도(300 rpm)의 회전수와, 제 1 속도(200 rpm)보다 작은 제 3 속도(13 ~ 23 rpm)의 회전수를 반복하면서 기판(2)을 회전시켜, 토출 노즐(34)로부터 제 1 도금액(71c)을 기판(2) 상으로 연속적으로 공급한다.
이와 같이 기판(2)을 제 3 속도로 회전시킴으로써, 제 1 도금액(71c)을 기판(2) 상에 유지할 수 있고, 기판(2)의 표면 전역에 제 1 도금액(71c)을 확산시켜, 불연속의 막 또는 입상의 제 1 도금층(13)을 성장시킬 수 있다. 이에 의해 확실하게 제 1 도금층(13)의 막을 형성할 수 있다.
상술한 제 3 속도를 13 ~ 23 rpm으로 정한 이유는 이하와 같다. 즉, 제 3 속도가 13 rpm보다 작으면, 기판(2) 상에 있는 제 1 도금액(71c)의 막 두께가 두꺼워져, 제 1 도금액(71c)의 유동성이 저하되고, 제 1 도금액(71c)의 온도가 저하된다. 이에 의해, 제 1 도금액(71c)의 도금 반응의 진행이 늦어진다. 한편 제 3 속도가 23 rpm보다 크면, 제 1 도금액(71c)이 기판(2)의 주연부로부터 방출되어, 기판(2) 상에 도금 반응이 진행된 제 1 도금액(71c)을 유지하는 것이 어려워져 제 1 도금층(13)이 성장하기 어려워진다.
또한 기판(2)을 제 2 속도로 회전시킴으로써, 기판(2) 상의 제 1 도금액(71c)을 적당히 연속시키면서, 액 끊김 없이 기판(2)의 제 1 도금액(71c)을 주연부로부터 외방으로 배출할 수 있다.
이와 같이 제 1 도금액(71c)을 적당히 외방으로 배출함으로써, 제 1 도금액(71c)이 기판(2) 상에 체류하지는 않고, 이 때문에 제 1 도금액(71c)의 체류에 따른 제 1 도금액(71c)의 온도 저하를 방지할 수 있어, 제 1 도금층(13)의 성장을 촉진할 수 있다.
이러한 제 1 도금층(13)의 막형성 공정은 복수회의 사이클로 행해진다.
이어서 기판(2)을 500 rpm으로 회전시키고, 토출 노즐(54a)로부터 DIW를 공급하여, 기판(2)에 대하여 제 1 린스 처리를 행한다. 이 경우, 토출 노즐(54a)은 기판(2)의 중앙부 상방에 정지시켜 둔다.
이어서 기판(2)을 300 rpm으로 회전시키고, 토출 노즐(54a)로부터 IPA를 기판(2) 상으로 공급하고, 또한 기판(2) 상에 도시하지 않은 N2가스 공급 노즐로부터 N2가스를 공급하여 기판(2)에 대한 제 1 건조 처리를 실시한다.
이어서 제 2 도금 공정(S31)을 실시한다(도 5 및 도 9 참조).
우선 기판(2)을 회전시키면서, 전처리 기구(54)를 이용하여 기판(2)을 향해 전처리액(73c)을 토출한다. 이 경우, 기판(2)의 회전수는 500 rpm으로 되어 있고, 토출 노즐(54a)로부터 전처리액(73c)을 기판(2) 상으로 토출한다. 전처리액(73c)로서는, 예를 들면 탈가스가 실시된 DIW가 이용된다.
이어서 기판(2)을 회전시킨 채로, DIW의 공급을 정지하여 토출 노즐(54a)로부터 IPA 공급부(73A)로부터 공급된 IPA를 기판(2) 상으로 공급한다.
그 후, 기판(2)을 회전시킨 채로, IPA의 공급을 정지하여 토출 노즐(54a)로부터 다시 전처리액(73c)으로서 DIW를 기판(2) 상으로 토출한다.
이와 같이 토출 노즐(54a)로부터 DIW를 공급하고, 그 후, IPA를 공급하고, 이어서 다시 DIW를 공급함으로써 기판(2)에 대한 제 2 전처리가 행해진다(도 9 참조).
이 제 2 전처리 공정 중, 토출 노즐(54a)은 기판(2)의 중앙부 상방에 정지시켜 둔다. 이와 같이 하여 기판(2)의 오목부(12) 내부가 전처리액(73c)에 의해 충전된다(도 6d참조).
이어서, 제 2 도금 기구(40)를 이용하여, 기판(2)을 향해, CoWB를 성막하기 위하여 제 2 도금액(72c)을 토출하는 제 2 도금 공정의 개략을 설명한다. 먼저, 제 2 도금액 공급 기구(72)를 이용하여, 소정의 온도로 가열된 제 2 도금액(72c)을 제 2 도금 기구(40)로 공급한다. 공급되는 제 2 도금액(72c)의 온도는, 도금 반응이 적절한 속도로 진행되도록 설정되어 있고, 예를 들면 45℃로 설정되어 있다. 이어서, 제 1 도금 공정(S21)의 경우와 마찬가지로, 기판(2)의 반경 방향을 따라 배열되도록 배치된 복수의 토출 노즐(44)로부터, 기판(2)을 향해 제 2 도금액(72c)이 토출된다. 이에 의해, 기판(2)의 광역에 걸쳐 동시에 제 2 도금액(72c)을 공급할 수 있다. 이에 의해, 기판(2) 상에 있어서의 제 2 도금액(72c)의 온도 분포를, 기판(2) 상의 위치에 관계없이 대략 균일하게 할 수 있다. 예를 들면, 기판(2)의 중심 부분에 도달한 제 2 도금액(72c)의 온도와, 기판(2)의 주연 부분에 도달한 제 2 도금액(72c)의 온도를 대략 동일하게 할 수 있다.
기판(2)을 향해 제 2 도금액(72c)을 토출하면, 도 6e에 나타낸 바와 같이, 오목부(12)의 내부의 전처리액(73c)이 제 2 도금액(72c)에 의해 치환되고, 오목부(12)의 내부에 제 2 도금액(72c)이 충전된다. 이 때, 제 2 도금액(72c)에 있어서의 도금 반응이 진행된다. 이 결과, 도 6f에 나타낸 바와 같이, 제 1 도금층(13) 상에 제 2 도금층(14)이 형성된다. 그런데, 제 1 도금액(71c)의 경우와 마찬가지로, 제 2 도금액(72c)에 포함되는 각 성분은, 주로, 도금액 중에 있어서의 확산에 기초하여 오목부(12)의 하부까지 도달한다. 이 때문에, 오목부(12)의 내부에 있어서의 제 2 도금액(72c)의 각 성분의 농도 분포는 일반적으로 불균일하게 되어 있다. 또한, 제 2 도금액(72c)에 함유되는 SPS의 농도는, 제 1 도금액(71c)에 함유되는 SPS의 농도보다 높아져 있고, 예를 들면 5 ppm으로 되어 있다. 이 때문에, 제 2 도금 공정(S31)에 있어서는, 오목부(12)의 하부에 우선적으로 제 2 도금층(14)이 형성된다. 즉 도 6f에 나타낸 바와 같이, 오목부(12)의 내면(12a)에 형성되는 제 2 도금층(14)의 두께는, 오목부(12)의 상부에 비해 오목부의 하부에 있어서 크게 되어 있다.
이어서 제 2 도금액(72c)을 기판(2) 상으로 공급하는 제 2 도금 공정(S31)의 구체적 공정에 대하여 도 9에 의해 상술한다.
우선 상술한 바와 같이 제 2 전처리가 행해진 기판(2)을 100 rpm으로 회전시키고, 토출 노즐(44)로부터 상온의 제 2 도금액(72c)을 기판(2) 상으로 공급하고, 오목부(12) 내부의 DIW와 제 2 도금액(72c)을 치환하여, 기판(2) 표면 전역 및 오목부(12) 내면에 제 2 도금액(72c)이 덮이도록 한다.
이어서 기판(2)의 회전수를 100 rpm으로 하고, 제 2 도금액(72c)을 가열하여, 제 2 도금액(72c)의 온도를 예를 들면 45℃까지 상승시켜 둔다.
그 후 토출 노즐(44)로부터 제 2 도금액(72c)을 기판(2) 상으로 공급한다. 이와 같이 하여, 기판(2)을 균일하게 가열할 수 있다.
이어서 기판(2)을 2 rpm의 저속(제 4 속도)으로 회전시키면서 토출 노즐(44)로부터 제 2 도금액(72c)을 기판(2) 상으로 간헐적으로 공급하고, 오목부(12) 내부에 제 2 도금액(72c)을 확산시켜, 이 오목부(12) 내에 제 2 도금액(72c)을 저류한다.
이와 같이 기판(2)을 제 4 속도로 회전시키면서 오목부(12) 내에 제 2 도금액(72c)을 저류함으로써, 오목부(12) 내면에 있어서 제 1 도금층(13) 상에 제 2 도금층(14)을 확실하게 형성할 수 있다.
즉, 기판(2)을 제 4 속도보다 큰 회전수로 회전시켰을 경우, 특히 오목부(12)의 깊이가 비교적 작을 경우에, 오목부(12) 내로 진입한 제 2 도금액(72c)이 오목부(12)로부터 외방으로 흘러, 오목부(12) 내면에 확실하게 제 2 도금층(14)을 형성하지 못하는 것도 상정할 수 있다.
이에 대하여 본 실시 형태에 따르면, 기판(2)을 제 4 속도의 낮은 회전수로 회전시킴으로써, 제 2 도금액(72c)을 오목부(12) 내에 저류하여, 오목부(12) 내면에 있어서 제 1 도금층(13) 상에 제 2 도금층(14)을 확실하게 형성할 수 있다.
이어서 기판(2)을 제 4 속도보다 큰 제 5 속도로 회전시키고, 제 2 도금액(72c)을 기판(2) 상으로 간헐적으로 공급한다. 이에 의해 기판(2) 상에 있어서 제 2 도금액(72c)을 기판(2)의 주연부를 향해 방사 형상으로 이동시킬 수 있다.
이와 같이 하여 기판(2) 상에 주연부를 향하는 제 2 도금액(72c)의 연속적인 층류를 형성함으로써, 제 2 도금액(72c)이 국소적으로 체류하지 않고, 제 2 도금층(14)을 균일한 두께를 가지도록 형성할 수 있다.
또한 기판(2)을 제 5 속도로 회전시킬 경우, 기판(2)의 회전수를 2 rpm에서 18 rpm까지 서서히 상승시킬 수 있다. 이 때, 기판(2)의 회전수가 되는 제 5 속도는 2 ~ 18 rpm의 범위를 가진다.
이어서 기판(2) 상으로 제 2 도금액(72c)을 공급하면서, 기판(2)을 제 5 속도(2 ~ 18 rpm)보다 큰 제6 속도(40 rpm)로 회전시킨 후, 기판(2)을 정지시킨다. 이러한 기판(2)의 제 4 속도 및 제 5 속도에 의한 회전 및 제 6 속도에 의한 회전과 정지를 반복함으로써, 기판(2) 상에 있어서 제 2 도금액(72c)을 교반한다. 또한, 기판(2)의 제 4 속도 및 제 5 속도에 의한 회전 및 제 6 속도에 의한 회전과 정지를 반복하지 않고, 기판(2) 상에 있어서 제 2 도금액(72c)을 교반할 수도 있다.
이어서 기판(2)을 제 5 속도(2 ~ 18 rpm)와 동일한 정도의 제 7 속도(13 ~ 18 rpm)로 회전시키면서 기판(2) 상으로 제 2 도금액(72c)을 간헐적으로 공급한다.
이에 의해, 제 5 속도로 기판(2)을 회전시켜 제 2 도금액(72c)을 기판(2)의 주연부를 향해 방사 형상으로 이동시켰을 시에 발생하는 제 2 도금액(72c)의 방사 불균일을 기판(2)의 표면 전역으로부터 제거할 수 있다.
이어서 기판(2) 상으로 제 2 도금액(72c)을 공급하면서, 기판(2)을 제 5 속도(2 ~ 18 rpm)보다 큰 제 6 속도(40 rpm)로 회전시킨 후, 기판(2)을 정지시킨다. 이러한 기판(2)의 회전과 정지를 반복함으로써, 기판(2) 상에 있어서, 제 2 도금액(72c)을 교반할 수 있다.
또한, 제 2 도금액(72c)의 방사 불균일을 제거하는 공정 후에 제 2 도금액(72c)을 교반할 경우, 제 2 도금액(72c)의 방사 불균일을 제거하는 공정 전에 제 2 도금액(72c)을 교반하는 공정은 반드시 실시할 필요는 없다.
이어서 기판(2)을 300 rpm으로 회전시키고, 토출 노즐(54a)로부터 DIW를 공급하여, 기판(2)에 대하여 제 2 린스 처리를 행한다. 이 경우, 토출 노즐(54a)은 기판(2)의 중앙부 상방에 정지시켜 둔다.
이어서 기판(2)을 300 rpm으로 회전시켜, 토출 노즐(54a)로부터 IPA를 기판(2) 상으로 공급하고, 또한 기판(2) 상에 도시하지 않은 N2 가스 공급 노즐로부터 N2 가스를 공급하여 기판(2)에 대한 제 2 건조 처리를 실시한다.
이와 같이 본 실시 형태에 따르면, 제 1 도금 공정(S21)에 있어서는, 기판(2)의 표면 전역에 균일한 두께의 제 1 도금층(13)을 형성할 수 있고, 또한 오목부(12)의 상부에 우선적으로 제 1 도금층(13)을 형성할 수 있다. 또한 제 2 도금 공정(S31)에 있어서는, 오목부(12)의 하부에 우선적으로 제 2 도금층(14)을 형성할 수 있다. 이 때문에, 제 1 도금층(13) 및 제 2 도금층(14)을 포함하는 도금층(15)으로서 형성되는 배리어막의 두께를, 기판(2)의 표면 전역 및 오목부(12) 내에 있어서 대략 균일하게 할 수 있다. 또한, 상술의 제 1 도금 공정(S21) 및 제 2 도금 공정(S31)이 실시되는 시간은, 도금층(15)의 두께가 오목부(12) 내의 위치에 관계없이 대략 균일하게 되고, 또한, 도금층(15)의 두께가 전체적으로 원하는 두께까지 도달하도록 적절히 조정된다.
이와 같이 하여, 표면 전역 및 오목부(12) 내면에 도금층(15)으로 이루어지는 배리어막이 형성된 기판(2)을 얻을 수 있다.
그 후, 도 6g에 나타낸 바와 같이, 도금층(15)으로 이루어지는 배리어막 상에 시드막(16)이 형성되어도 된다. 또한, 시드막(16)에 의해 덮여진 오목부(12) 내에, 구리 등의 금속재료를 포함하는 배선(17)이 형성되어도 된다. 시드막(16) 및 배선(17)을 형성하는 방법이 특별히 한정되지는 않지만, 예를 들면 무전해 도금법이 이용될 수 있다. 이 때, 도금층(15)으로 이루어지는 배리어막을 형성하는 경우와 마찬가지로, 함유되어 있는 첨가제의 농도가 상이한 2 종류의 도금액이 이용되어도 된다. 또한, 상기의 실시 형태에서는, 오목부(12) 내의 도금층(15)을 제 1 도금층(13)을 형성한 후에 제 2 도금층(14)을 형성하도록 하였지만, 오목부(12) 내에 제 2 도금층(14)을 형성한 후에 제 1 도금층(13)을 형성하도록 해도 된다.
2 : 기판
12 : 오목부
13 : 제 1 도금층
14 : 제 2 도금층
15 : 도금층
20 : 도금 처리 장치
30 : 제 1 도금 기구
40 : 제 2 도금 기구
71 : 제 1 도금액 공급 기구
71c : 제 1 도금액
72 : 제 2 도금액 공급 기구
72c : 제 2 도금액
73c : 전처리액
101 : 케이싱
110 : 기판 유지 기구
160 : 제어 기구

Claims (16)

  1. 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 방법에 있어서,
    상기 오목부가 형성된 기판을 준비하는 공정과,
    도금액을 상기 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 기판에 형성하는 도금 공정을 구비하고,
    상기 도금 공정은 제 1 도금액을 기판에 대하여 공급하고, 상기 기판의 표면에 제 1 도금층을 형성하는 제 1 도금 공정과, 상기 제 1 도금 공정 후에, 제 2 도금액을 기판에 대하여 공급하고, 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 공정을 포함하고,
    상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고,
    상기 제 1 도금 공정은 상기 기판을 제 1 속도로 회전시키고, 상기 제 1 도금액을 공급하여 상기 기판 상에 불연속의 막 또는 입상의 제 1 도금층을 형성하는 공정과,
    상기 기판을 상기 제 1 속도보다 큰 제 2 속도와, 제 1 속도보다 작은 제 3 속도를 반복하면서 회전시키고, 상기 제 1 도금액을 공급하여 상기 제 1 도금층의 성장을 촉진하는 공정을 포함하는 것을 특징으로 하는 도금 처리 방법.
  2. 제 1 항에 있어서,
    상기 제 3 속도로 상기 기판을 회전시키고, 상기 제 1 도금액을 상기 기판 상에 유지하여, 상기 불연속의 막 또는 입상의 제 1 도금층을 이용하여 상기 제 1 도금층을 성장시키고, 또한 제 2 속도로 상기 기판을 회전시켜 상기 제 1 도금액을 액 끊김 없이 외방으로 배출하는 것을 특징으로 하는 도금 처리 방법.
  3. 제 1 항에 있어서,
    상기 제 2 도금 공정은 기판을 제 4 속도로 회전시키고, 상기 제 2 도금액을 공급하여 오목부 내면에 제 2 도금층을 형성하는 공정과,
    상기 기판을 상기 제 4 속도보다 큰 제 5 속도로 회전시켜 상기 제 2 도금액을 공급하고, 제 2 도금액을 주연부를 향해 방사 형상으로 이동시키는 공정을 포함하는 것을 특징으로 하는 도금 처리 방법.
  4. 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 방법에 있어서,
    상기 오목부가 형성된 기판을 준비하는 공정과,
    도금액을 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 기판에 형성하는 도금 공정을 구비하고,
    상기 도금 공정은, 제 1 도금액을 기판에 대하여 공급하고, 상기 기판의 표면에 제 1 도금층을 형성하는 제 1 도금 공정과, 상기 제 1 도금 공정 후에, 제 2 도금액을 기판에 대하여 공급하고, 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 공정을 포함하고,
    상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고,
    상기 제 2 도금 공정은 기판을 제 4 속도로 회전시키고, 상기 제 2 도금액을 공급하여 오목부 내면에 제 2 도금층을 형성하는 공정과,
    상기 기판을 상기 제 4 속도보다 큰 제 5 속도로 회전시켜 상기 제 2 도금액을 공급하고, 제 2 도금액을 주연부를 향해 방사 형상으로 이동시키는 공정을 포함하는 것을 특징으로 하는 도금 처리 방법.
  5. 제 4 항에 있어서,
    상기 기판을 상기 제 5 속도로 회전시킬 시, 상기 제 5 속도의 속도를 서서히 크게 하는 것을 특징으로 하는 도금 처리 방법.
  6. 제 4 항에 있어서,
    상기 기판을 상기 제 5 속도로 회전시켜 상기 제 2 도금액을 공급한 후, 상기 제 5 속도와 동일한 정도의 제 6 속도로 기판을 간헐적으로 회전시켜 상기 제 2 도금액의 방사 불균일을 없애는 것을 특징으로 하는 도금 처리 방법.
  7. 제 4 항에 있어서,
    상기 기판을 상기 제 5 속도로 회전시켜 상기 제 2 도금액을 공급한 후, 상기 제 5 속도보다 큰 제 6 속도로 상기 기판을 간헐적으로 회전시켜, 상기 기판 상의 제 2 도금액을 교반하는 것을 특징으로 하는 도금 처리 방법.
  8. 제 4 항에 있어서,
    상기 제 1 도금 공정은 상기 기판을 제 1 속도로 회전시키고, 상기 제 1 도금액을 공급하여 상기 기판 상에 불연속의 막 또는 입상의 제 1 도금층을 형성하는 공정과,
    상기 기판을 상기 제 1 속도보다 큰 제 2 속도와, 제 1 속도보다 작은 제 3 속도를 반복하면서 회전시키고, 상기 제 1 도금액을 공급하여 상기 제 1 도금층의 성장을 촉진하는 공정을 포함하는 것을 특징으로 하는 도금 처리 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 특정 기능은, 배리어막 또는 시드막인 것을 특징으로 하는 도금 처리 방법.
  10. 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 장치에 있어서,
    상기 오목부가 형성된 기판을 유지하는 기판 유지 기구와,
    도금액을 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 오목부의 내면에 형성하는 도금 기구와,
    제어 기구를 구비하고,
    상기 도금 기구는, 제 1 도금액을 기판에 대하여 공급하여 제 1 도금층을 형성하는 제 1 도금 기구와, 상기 제 1 도금액의 공급 후에, 제 2 도금액을 기판에 대하여 공급하여 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 기구를 가지고,
    상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고,
    제어 기구는 상기 기판 유지 기구와, 상기 제 1 도금 기구를 제어하여, 상기 기판을 제 1 속도로 회전시키고 상기 제 1 도금액을 공급하여 상기 기판 상에 불연속의 막 또는 입상의 제 1 도금층을 형성하고, 또한 상기 기판을 상기 제 1 속도보다 큰 제 2 속도와, 제 1 속도보다 작은 제 3 속도를 반복하면서 회전시키고 제 1 도금액을 공급하여 상기 제 1 도금층의 성장을 촉진하는 것을 특징으로 하는 도금 처리 장치.
  11. 제 10 항에 있어서,
    상기 제어 기구는 상기 기판 유지 기구와, 상기 제 2 도금 기구를 제어하여, 상기 기판을 제 4 속도로 회전시키고 상기 제 2 도금액을 공급하여 오목부 내면에 제 2 도금층을 형성하고, 또한 상기 기판을 제 4 속도보다 큰 제 5 속도로 회전시켜 상기 제 2 도금액을 공급하고, 제 2 도금액을 주연부를 향해 방사 형상으로 이동시키는 것을 특징으로 하는 도금 처리 장치.
  12. 오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 장치에 있어서,
    상기 오목부가 형성된 기판을 유지하는 기판 유지 기구와,
    도금액을 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 오목부의 내면에 형성하는 도금 기구와,
    제어 기구를 구비하고,
    상기 도금 기구는, 제 1 도금액을 기판에 대하여 공급하여 제 1 도금층을 형성하는 제 1 도금 기구와, 상기 제 1 도금액의 공급 후에, 제 2 도금액을 기판에 대하여 공급하여 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 기구를 가지고,
    상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고,
    제어 기구는 상기 기판 유지 기구와, 상기 제 2 도금 기구를 제어하여, 상기 기판을 제 4 속도로 회전시키고 상기 제 2 도금액을 공급하여 오목부 내면에 제 2 도금층을 형성하고, 또한 상기 기판을 제 4 속도보다 큰 제 5 속도로 회전시켜 상기 제 2 도금액을 공급하고, 제 2 도금액을 주연부를 향해 방사 형상으로 이동시키는 것을 특징으로 하는 도금 처리 장치.
  13. 제 12 항에 있어서,
    상기 제어 기구는 상기 기판 유지 기구와, 상기 제 1 도금 기구를 제어하여, 상기 기판을 제 1 속도로 회전시키고 상기 제 1 도금액을 공급하여 상기 기판 상에 불연속의 막 또는 입상의 제 1 도금층을 형성하고, 또한 상기 기판을 상기 제 1 속도보다 큰 제 2 속도와, 제 1 속도보다 작은 제 3 속도를 반복하면서 회전시키고 제 1 도금액을 공급하여 상기 제 1 도금층의 성장을 촉진하는 것을 특징으로 하는 도금 처리 장치.
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 특정 기능은, 배리어막 또는 시드막인 것을 특징으로 하는 도금 처리 장치.
  15. 도금 처리 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    상기 도금 처리 방법은,
    오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 방법으로서,
    상기 오목부가 형성된 기판을 준비하는 공정과,
    도금액을 상기 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 기판에 형성하는 도금 공정을 구비하고,
    상기 도금 공정은, 제 1 도금액을 기판에 대하여 공급하고, 상기 기판의 표면에 제 1 도금층을 형성하는 제 1 도금 공정과, 상기 제 1 도금 공정 후에, 제 2 도금액을 기판에 대하여 공급하고, 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 공정을 포함하고,
    상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고,
    상기 제 1 도금 공정은 상기 기판을 제 1 속도로 회전시키고, 상기 제 1 도금액을 공급하여 상기 기판 상에 제 1 도금층의 불연속의 막 또는 입상의 제 1 도금층을 형성하는 공정과,
    상기 기판을 상기 제 1 속도보다 큰 제 2 속도와, 제 1 속도보다 작은 제 3 속도를 반복하면서 회전시키고, 상기 제 1 도금액을 공급하여 상기 제 1 도금층의 성장을 촉진하는 공정을 포함하는 것을 특징으로 하는 기억 매체.
  16. 도금 처리 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    상기 도금 처리 방법은,
    오목부를 가지는 기판에 대하여 무전해 도금 처리를 행하는 도금 처리 방법으로서,
    상기 오목부가 형성된 기판을 준비하는 공정과,
    도금액을 상기 기판에 대하여 공급하고, 특정 기능을 가지는 도금층을 상기 기판에 형성하는 도금 공정을 구비하고,
    상기 도금 공정은, 제 1 도금액을 기판에 대하여 공급하고, 상기 기판의 표면에 제 1 도금층을 형성하는 제 1 도금 공정과, 상기 제 1 도금 공정 후에, 제 2 도금액을 기판에 대하여 공급하고, 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금 공정을 포함하고,
    상기 제 1 도금액에 함유되는 첨가제의 농도와, 상기 제 2 도금액에 함유되는 첨가제의 농도가 상이하고,
    상기 제 2 도금 공정은 기판을 제 4 속도로 회전시키고, 상기 제 2 도금액을 공급하여 오목부 내면에 제 2 도금층을 형성하는 공정과,
    상기 기판을 상기 제 4 속도보다 큰 제 5 속도로 회전시켜 상기 제 2 도금액을 공급하고, 제 2 도금액을 주연부를 향해 방사 형상으로 이동시키는 공정을 포함하는 것을 특징으로 하는 기억 매체.
KR1020150114598A 2014-08-22 2015-08-13 도금 처리 방법, 도금 처리 장치 및 기억 매체 KR20160023561A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220182891A KR102546486B1 (ko) 2014-08-22 2022-12-23 도금 처리 방법, 도금 처리 장치 및 기억 매체

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-169670 2014-08-22
JP2014169670A JP6184921B2 (ja) 2014-08-22 2014-08-22 めっき処理方法、めっき処理装置および記憶媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220182891A Division KR102546486B1 (ko) 2014-08-22 2022-12-23 도금 처리 방법, 도금 처리 장치 및 기억 매체

Publications (1)

Publication Number Publication Date
KR20160023561A true KR20160023561A (ko) 2016-03-03

Family

ID=55347800

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150114598A KR20160023561A (ko) 2014-08-22 2015-08-13 도금 처리 방법, 도금 처리 장치 및 기억 매체
KR1020220182891A KR102546486B1 (ko) 2014-08-22 2022-12-23 도금 처리 방법, 도금 처리 장치 및 기억 매체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220182891A KR102546486B1 (ko) 2014-08-22 2022-12-23 도금 처리 방법, 도금 처리 장치 및 기억 매체

Country Status (4)

Country Link
US (1) US9922835B2 (ko)
JP (1) JP6184921B2 (ko)
KR (2) KR20160023561A (ko)
TW (1) TWI630285B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6352824B2 (ja) * 2015-01-23 2018-07-04 東芝メモリ株式会社 基板処理装置、制御プログラムおよび制御方法
CN110045522A (zh) * 2019-03-22 2019-07-23 湖南飞优特电子科技有限公司 一种lcd制程pi粉尘污迹不良的控制装置
US20230160089A1 (en) * 2020-12-25 2023-05-25 Ebara Corporation Apparatus for plating and method of controlling apparatus for plating

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177538A (ja) 2009-01-30 2010-08-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689257B2 (en) * 2000-05-26 2004-02-10 Ebara Corporation Substrate processing apparatus and substrate plating apparatus
JPWO2005038088A1 (ja) * 2003-10-20 2006-12-28 関西ティー・エル・オー株式会社 無電解銅めっき液及びそれを用いた配線基板の製造方法
WO2006020565A2 (en) * 2004-08-09 2006-02-23 Blue29, Llc Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
US8927058B2 (en) * 2008-07-07 2015-01-06 United Microelectronics Corp. Photoresist coating process
JP5917297B2 (ja) * 2012-05-30 2016-05-11 東京エレクトロン株式会社 めっき処理方法、めっき処理装置および記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177538A (ja) 2009-01-30 2010-08-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR102546486B1 (ko) 2023-06-22
TW201623690A (zh) 2016-07-01
JP6184921B2 (ja) 2017-08-23
TWI630285B (zh) 2018-07-21
US9922835B2 (en) 2018-03-20
JP2016044331A (ja) 2016-04-04
KR20230005089A (ko) 2023-01-09
US20160053378A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
KR102546486B1 (ko) 도금 처리 방법, 도금 처리 장치 및 기억 매체
US6586342B1 (en) Edge bevel removal of copper from silicon wafers
TWI624567B (zh) 真空電鍍槽
CN105132979B (zh) 用于优化电阻性衬底的电镀性能的晶片边缘的金属化
JP2008019496A (ja) 電解めっき装置および電解めっき方法
WO2004057060A2 (en) Multi-chemistry electrochemical processing system
JP2005097732A (ja) めっき装置
JP5917297B2 (ja) めっき処理方法、めっき処理装置および記憶媒体
WO2021022292A1 (en) Differential contrast plating for advanced packaging applications
US20040062861A1 (en) Method of electroless plating and apparatus for electroless plating
JP2004124235A (ja) 無電解メッキ方法および無電解メッキ装置
US9725810B2 (en) Plating method, plating apparatus and storage medium
JP2011026708A (ja) めっき装置
JP2004115885A (ja) 無電解メッキ方法
JP2006152415A (ja) めっき装置及びめっき方法
KR102052131B1 (ko) 도금 처리 장치, 도금 처리 방법 및 기억 매체
KR101170765B1 (ko) 기판 도금 장치 및 방법
WO2013150828A1 (ja) めっき処理装置、めっき処理方法および記憶媒体
JP2006225715A (ja) めっき装置及びめっき方法
JP4593662B2 (ja) キャップメタル形成方法
JP2019046927A (ja) 基板処理装置および基板処理方法
JP7297905B2 (ja) 基板液処理方法、基板液処理装置、及びコンピュータ読み取り可能な記録媒体
KR20230173151A (ko) 기판 액 처리 방법 및 기록 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
E601 Decision to refuse application
E801 Decision on dismissal of amendment