KR20160020370A - 복수의 슬레이브 디바이스와의 에지-기반 통신 - Google Patents

복수의 슬레이브 디바이스와의 에지-기반 통신 Download PDF

Info

Publication number
KR20160020370A
KR20160020370A KR1020150113648A KR20150113648A KR20160020370A KR 20160020370 A KR20160020370 A KR 20160020370A KR 1020150113648 A KR1020150113648 A KR 1020150113648A KR 20150113648 A KR20150113648 A KR 20150113648A KR 20160020370 A KR20160020370 A KR 20160020370A
Authority
KR
South Korea
Prior art keywords
data
slave device
trigger pulse
slave
sensor
Prior art date
Application number
KR1020150113648A
Other languages
English (en)
Other versions
KR101719421B1 (ko
Inventor
게르하르드 피르헤르
크리스티안 레이들
미카엘 스트라세르
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20160020370A publication Critical patent/KR20160020370A/ko
Application granted granted Critical
Publication of KR101719421B1 publication Critical patent/KR101719421B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Small-Scale Networks (AREA)

Abstract

양방향 에지 기반 펄스 폭 변조 통신 시스템에 관련된 방법, 시스템 및 디바이스가 개시된다. 일부 실시예에서, 사전 결정된 트리거 펄스를 수신함에 따라 적어도 두 개의 슬레이브 디바이스가 동작을 수행한다.

Description

복수의 슬레이브 디바이스와의 에지-기반 통신{EDGE-BASED COMMUNICATION WITH A PLURALITY OF SLAVE DEVICES}
본 출원은 복수의 슬레이브 디바이스와의 에지-기반 통신(edge-based communication)에 관계된 디바이스, 시스템 및 방법에 관한 것이다.
예를 들어, 자동차 애플리케이션 내의 디바이스간의 통신을 위하여 다양한 프로토콜이 사용된다. 자주 채택되는 프로토콜의 하나는 SENT(single edge nibble transmission) 프로토콜이다. 이 프로토콜은 예컨대 고 해상도의 데이터가, 예를 들어, 송신 디바이스로부터 ECU(an electronic control unit)로 전송되는 애플리케이션에서 사용될 수 있다.
SPC 프로토콜(쇼트 PMW 코드: PMW는 펄스 폭 변조(pulse width modulation)를 의미함)은 SENT 프로토콜의 확장형이며, 통신 링크의 성능을 향상시키는 동시에 시스템 비용을 줄이는 것을 목적으로 한다. SPC는 양방향 통신을 어느 정도 허용하며, 에지 기반 PWM 프토콜의 일 예시이다. 예를 들어, SPC는 반이중 동기적 통신(a half-duplex synchronous communication)을 도입한다. 수신기(예컨대, 마스터)는 정의된 시간 동안 마스터 트리거 펄스를 풀링(pulling)함으로써 통신 라인 상에, 예를 들어, 마스터 트리거 펄스를 생성한다. (정의된 시간에 대응하는) 펄스 폭은 예를 들어 센서와 같은 전송기(예컨대, 슬레이브)에 의해 측정되고, 예를 들어 SENT 전송과 같은 전송은 펄스 폭이 정의된 한계 내에 존재하는 경우에만 개시된다. SPC 프로토콜은 다양한 프로토콜 모드 사이에서 선택하는 것을 허용한다. 예를 들어, 네 개까지의 센서가 ECU에 병렬로 접속될 수 있는 동기 모드, 범위 선택을 갖는 동기 모드 또는 (버스모드(busmode)로도 또한 일컬어지는) ID 선택을 갖는 동기 전송이 사용될 수 있다. 마지막 경우에, 상기 언급된 트리거 펄스의 펄스 폭은 어떤 센서 또는 다른 엔티티가 전송을 시작할 것인지를 정의할 수 있다. 예를 들어, 트리거 펄스의 길이는 센서 또는 전송을 위해 선택된 다른 슬레이브 디바이스의 ID를 표시할 수 있다. 센서 또는 다른 엔티티는 트리거 펄스와 겹쳐질 수 있는 그 고유의 동기화에 따라 전송을 시작할 수 있다.
종래의 방식에서는, 상기 언급된 버스모드에서 SPC 프로토콜이 사용되는 경우에, 각각의 센서는 그와 연관된 상이한 길이의 트리거 펄스를 가질 수 있다. 종래의 SPC 프로토콜에서, 트리거 펄스에 의해 센서를 트리거링하는 것은 (예를 들어, 트리거펄스와 같은 어드레싱을 위한 약 90 타임 유닛과 센서의 응답을 위한 적어도 약 281 타임 유닛 동안의) 비교적 긴 지속기간을 가지며, 따라서 비교적 긴 시간이 걸린다. 아울러, 센서로부터 제어기로의 전송의 길이가 전송되는 데이터 컨텐츠에 따라 결정되기 때문에 종래의 방법에서 센서와 같은 상이한 버스에 관련된 장치를 트리거링 하는 사이에 일시정지(pause)가 발생한다. 따라서, 일부 종래의 방법에서 상이한 센서를 트리거링하는 사이에 적어도 발생 가능한 가장 긴 전송 지속기간에 안전 마진(safety margin)이 더해져서 유지되어 왔다.
종래의 방법에서, 예컨대 센서가 트리거 펄스를 수신하는 경우에, 이러한 트리거링은 센서가 센서 데이터를 캡처 또는 샘플링한 후, 그를 제어기 또는 다른 디바이스에 송신하도록 한다. 다수의 센서를 판독하는 경우에, 상이한 센서가 상이한 시간 지점에서 캡처되는 것이 발생할 수 있으며, 이는 일부 애플리케이션에서는 바람직하지 않을 수 있다.
도 1은 일부 실시예에 따른 통신 시스템의 대략적인 블럭도이다.
도 2는 일 실시예에 따른 통신시스템의 블럭도이다.
도 3 내지 도 10은 다양한 실시예의 신호 및 기술을 도시하는 도면이다.
도 11 내지 도 13은 다양한 실시예에 따른 방법을 도시하는 흐름도이다.
하기에서 다양한 실시예가 첨부된 도면을 참조하여 상세하게 설명될 것이다. 실시예들은 단지 설명을 위한 예시로서 간주될 뿐이며, 제한적인 것으로 이해되어서는 안된다. 예를 들어, 실시예들이 복수의 구성요소와 특징부를 포함하는 것으로 설명될 수 있으면서도, 다른 실시예에서 이러한 구성요소 또는 특징부가 제외되고/제외되거나 대안적인 특징부 또는 구성요소와 대체될 수 있다. 또 다른 실시예에서, 부가적인 특징부 또는 구성요소가 제공될 수 있다.
도면에 도시된 또는 명세서에 설명된 임의의 접속부 또는 연결부는, 예를 들어, 특정 종류의 신호를 전송하고/전송하거나 특정 종류의 정보를 전송하는 것과 같은 접속부 또는 연결부의 일반적 목적을 본질적으로 유지하는 한 직접적인 접속부 또는 연결부, 즉, 중간 요소가 없는 접속부 또는 연결부, 또는 비 직접적인 접속부 또는 연결부, 즉, 하나 이상의 중간 요소를 갖는 접속부 또는 연결부로서 구현될 수 있다. 접속부와 연결부는 별도로 언급되지 않는 한 유선 기반 접속부 또는 연결부일 수 있거나, 무선 접속부 또는 연결부일 수도 있다.
아울러, 상이한 실시예의 특징부들은 추가적인 실시예를 형성하도록 결합될 수 있다.
실시예들에서, SPC 프로토콜에 대한 확장이 제안된다. 그러나, 이러한 확장은 예컨대 양방향 에지 기반 PWM(pulse width modulation) 통신 프로토콜과 같은 다른 통신 프로토콜에도 적용가능할 수 있다.
일부 실시예에서, 양방향 에지 기반 PWM 통신 시스템은 마스터와 복수의 슬레이브(즉, 적어도 두 개의 슬레이브)를 포함한다. 일부 실시예에서, 트리거 펄스는 적어도 복수의 슬레이브 디바이스 중 제 1 슬레이브 디바이스와 복수의 슬레이브 디바이스 중 제 2 슬레이브 디바이스에서 동작을 트리거링한다. 예를 들어, 일부 양태에서, 제 1 슬레이브 디바이스와 제 2 슬레이브 디바이스는 센서 디바이스일 수 있으며, 트리거 펄스에 응답하여 적어도 대략적으로 동일한 타이밍에서 센서 데이터를 샘플링할 수 있다. 다른 실시예에서, 제 1 슬레이브 디바이스와 제 2 슬레이브 디바이스는 데이터를 제어기 또는 다른 마스터 디바이스에 전송할 수 있고, 예를 들어, 트리거 펄스에 응답하여 제어기로 데이터를 연속하여 전송할 수 있다. 또 다른 실시예에서, 상기 언급된 두 개의 기술은 결합되어 제 1 슬레이브 디바이스와 제 2 슬레이브 디바이스가 대략적으로 동일한 타이밍에 데이터를 샘플링한 후 트리거 펄스에 응답하여 데이터를 연속적으로 전송할 수 있다. 다른 기술이 또한 채택될 수도 있다.
도 1에서, 수신기(11)와 전송기(12, 14)를 포함하는 일 실시예에 따른 통신 시스템(10)이 도시된다. 수신기(11)는 하나 이상의 통신 경로(13)를 통해 전송기(12, 14)와 통신 가능하도록 연결된다. 일 실시예에서, 수신기(11)는 하나의 집적 회로 칩의 일부이며, 전송기(12, 14)는 다른 집적 회로 칩의 일부이다. 다른 실시예에서, 수신기(11)와 전송기(12, 14)는 동일한 집적 회로 칩의 일부일 수 있다. 일 실시예에서, 수신기(11)는 예컨대 ECU와 같은 제어기일 수 있다. 일부 실시예에서, 전송기(12, 14)는 센서 또는 다른 디바이스일 수 있다. 일부 실시예에서, 수신기(11)와 전송기(12, 14)는 SPC 프로토콜 또는 다른 양방향 에지 기반 PWM 프로토콜을 통해 통신할 수 있다. 에지 기반 PWM 프로토콜은 펄스 폭 변조 신호의 에지에서 검출되는 프로토콜이고, 전송될 데이터와 같은 정보가 예컨대 펄스 폭 변조 신호의 펄스 길이에서 인코딩된다. 다른 실시예에서, 다른 통신 기술이 사용될 수 있다. 두 개의 전송기(12, 14)가 도 1의 예시에 도시되었으나, 다른 실시예에서 두 개 이상의 전송기, 예를 들어, 두 개 이상의 센서와 다른 디바이스가 통신 시스템(10)에 제공될 수 있다. 일부 실시예에서, 수신기(11)는 통신 경로(13)를 통해 트리거 펄스를 송신한다. 일부 실시예에서, 사전 결정된 트리거 펄스가 전송기(12)와 전송기(14) 모두에서 동작을 트리거링할 수 있다. 일부 실시예에서, 트리거 펄스에 응답하여, 전송기(12)와 전송기(14) 모두가 수신기(11)에 응답할 수 있고, 예를 들어, 수신기(11)에 데이터를 연속적으로 전송할 수 있다. 예를 들어, 전송기(14)는 전송기(12)로부터 수신기(11)로의 데이터 전송이 완료됨에 따라 수신기(11)로 데이터를 전송할 수 있다.
부가적으로 또는 대안적으로, 전송기(12, 14)는, 예를 들어, 센서일 수 있으며, 사전 결정된 트리거 펄스의 수신 이후에 전송될 수 있다. 다른 실시예에서, 다른 기술이 또한 채택될 수 있다.
다른 실시예에서, 도 2에 도시된 바와 같이, 수신기 또는 다른 제어기(22)(예컨대, 마스터)가 복수의 전송기, 예를 들어, 시스템(20) 내의 센서(24 및 26)와 통신할 수 있다. 도시된 실시예의 제어기(22)는 세 개의 선으로 구성된 접속부를 통해 센서(24 및 26)의 각각과 전기적으로 연결된다. 다른 실시예에서, 두 개의 선으로 구성된 접속부 또는 임의의 다른 접속부가 사용될 수 있다. 제어기(22)는 예컨대 SPC 프로토콜 또는 다른 양방향 에지 기반 PWM 프로토콜을 통해 센서(24 및 26)와 통신할 수 있다. 도 2에 도시된 실시예에서, 제어기(22)를 제 1 센서(24)와 제 2 센서(26)에 전기적으로 연결하는 세 개의 선으로 구성된 접속부는 VDD 전력 공급 라인(28), 데이터 라인(25) 및 접지 라인(27)과 같은 기준 라인을 포함한다. 일 실시예에서, 시스템(20)은 자동차의 전기 시스템의 일부일 수 있다. 다른 실시예에서, 다른 개수의 센서 또는 다른 요소가 사용될 수 있다. 일 실시예에서, 제어기(22)는 하나 이상의 풀-업(pull-up) 저항기를 포함하는 오픈 드레인/오픈 콜렉터 인터페이스를 통해 제 1 센서(24) 및 제 2 센서(26)와 통신한다. 예를 들어, 시스템(20)은 전력 공급 라인(28)과 전기적으로 연결된 제 1 단자와 데이터 라인(25)에 전기적으로 연결된 제 2 단자를 갖는 풀-업 저항기(23)를 포함하고, 제어기(22)는 데이터 라인(25)에 전기적으로 연결된 그 드레인-소스 경로의 일 단자와 접지 라인(27)에 전기적으로 연결된 다른 단자를 갖는 오픈 드레인 트랜지스터(21)를 포함한다. 센서(24 및 26)는 유사한 오픈 드레인 트랜지스터 또는 전류 싱크(미도시)를 포함할 수 있다. 다른 실시예에서, 푸시-풀 드라이버가 제어기(22) 및/또는 센서(24, 26)에서 사용될 수 있다. 제어기(22)와 제 1 센서(24) 및 제 2 센서(26)의 각각은 데이터 라인(25) 상에서 전압 신호, 예를 들어, PWM 신호를 통해 통신하는 단일 통신 경로를 공유한다. 제어기(22)와 제 1 센서(24) 및 제 2 센서(26)의 각각은 데이터를 전송하고 수신하는 추가적인 회로 요소, 예컨대, 트랜지스터(21)를 제어하기 위한 로직 회로 및/또는 구동 회로 또는 데이터 라인(25) 상에서 대응하는 펄스를 전송하기 위한 다른 드라이버를 포함할 수 있다. 그러한 요소는 하드웨어, 소프트웨어, 펌웨어 또는 이들의 조합으로 구현될 수 있다.
예를 들어 SPC 프로토콜에 따라 통신하는 경우에, 제어기(22)는 데이터 라인(25)을 통해 제 1 센서(24) 및 제 2 센서(26)에 의해 수신된 요청 신호를 전송할 수 있다. 요청 신호는 트리거 신호 (펄스) 및/또는 제 1 센서(24) 및 제 2 센서(26) 중 하나를 선택하는 센서 식별 신호를 포함할 수 있다. 부가적으로, 요청 신호의 나머지 부분은 선택된 센서로 전송될 임의의 다른 명령 및/또는 데이터를 포함할 수 있다. 예를 들어, 트리거 신호는 트랜지스터(21)를 통해 제어기(22)가 데이터 라인(25)을 접지 전압으로 풀링하는 펄스 또는 센서의 식별자를 표시하는 펄스의 지속기간일 수 있다. 다른 실시예에서, 전류 펄스 또는 다른 전기량(electrical quantities)이 동일한 기능을 달성하기 위해 사용될 수 있다.
제 1 센서(24) 및 제 2 센서(26)는 트리거 신호와 센서 식별 신호를 포함하는 요청 신호를 수신한다. 종래의 방식에서, 제 1 센서(24)와 제 2 센서(26) 중 하나가, 예를 들어, 펄스 폭, 펄스 높이 또는 다른 것이 인코딩된 센서 식별 신호를 통해 선택되면, 선택된 센서는 데이터 라인(25)을 통해 응답 신호를 전송한다.
일부 실시예에서, 적어도 하나의 사전 결정된 센서 식별 신호가 두 개의 센서, 예를 들어, 제 1 센서(24) 및 제 2 센서(26) 모두에서 동작을 트리거링한다. 예를 들어, 일부 실시예에서, 사전 결정된 식별 신호는 제 1 센서(24)와 제 2 센서(26)로 하여금 두 개의 센서를 위한 센서 식별 신호를 구분하지 않고 데이터를 연속적으로 전송하도록 한다 (예를 들어, 제 1 센서(24)에 의한 제 1 데이터 전송 이후에 제 2 센서(26)에 의한 제 2 데이터 전송이 후속하도록). 다른 실시예에서, 부가적으로 또는 대안적으로, 사전 결정된 센서 식별 신호는 제 1 센서(24)와 제 2 센서(26) 모두로 하여금 센서 식별 신호의 수신에 따라 적어도 대략적으로 동일한 타이밍에서 데이터를 샘플링하도록 할 수 있다.
예를 들어 도 1 및 도 2를 참조하여 상기 논의된 컨셉 및 기술은 이제 도 3 내지 도 10을 참조하여 예시적인 신호를 사용하여 더 설명될 것이다. 도 3 내지 도 10에 도시된 신호들은 단지 부가적인 설명을 위한 것일 뿐이며 제한적인 것으로 이해되어서는 안된다. 예를 들어, 다른 구현에서, 신호의 구성은 도 3 내지 도 10에 도시된 것과 상이할 수 있다. 예를 들어, 도 3 내지 도 10에서는 별개의 동기화 펄스가 도시되었으나, 다른 구현에서는 동기화 펄스가 트리거 펄스 및/또는 데이터 펄스와 중첩될 수 있다. 예시적인 목적으로, 도 3 내지 도 10의 신호는 예시로서 도 1 및 도 2의 통신 시스템을 사용하여 설명될 수 있다. 그러나, 대응하는 신호는 다른 실시예에 따른 다른 통신 시스템에서 또한 제시될 수 있다. 아울러, 센서 디바이스가 하기의 설명에서 슬레이브 디바이스에 대한 예시로서 사용될 것이나, 다른 실시예에서는 다른 슬레이브 디바이스가 사용될 수 있다.
도 3은 후에 도 4 내지 도 6을 참조하여 설명될 일부 실시예에 따른 신호의 상대적인 예시를 제공하는 종래의 SPC 시스템에서의 신호를 도시한다. 도 3의 예시에서, 도 2의 제어기(22)와 같은 마스터 디바이스는 예를 들어 도 2의 데이터 라인(25)과 같은 버스 상에 제 1 트리거 펄스(30)를 송신한다. 도 2의 예시에서, 트리거 펄스(30)를 생성하기 위해서 트랜지스터(21)가 사전 결정된 기간 동안 데이터 라인(25)을 접지 라인(27)에 연결할 수 있다. 그 후, 데이터 라인(25) 상의 전압은 풀-업 저항기(23)에 의해 VDD로 풀-업될 수 있다. 다른 실시예에서, 다른 기술이 사용될 수 있다. 도 3의 예시에서, 제 1 트리거 펄스(30)의 지속기간은 제 1 센서에 할당된다. 제 1 센서는 예컨대 데이터 라인 상의 신호를 단기간 동안 로우(low)로 풀링한 후, (액티브 드라이버 또는 풀-업 저항기에 의해) 데이터 라인 상의 신호를 다시 하이(high)로 푸싱함으로써 동기화 펄스(31)로 응답한다. 동기화 펄스(31)는 예를 들어 트리거 펄스(30)의 하강 에지 이후에 사전 결정된 시간 후에 시작될 수 있다. 사전 결정된 시간은 예를 들어 주어진 시스템 내의 모든 가능한 길이의 트리거 펄스를 수용하도록 선택될 수 있다. 동기화 펄스(31)에 이어서 데이터 니블(nibbles)로 또한 지칭되는 데이터 펄스(32)가 후속된다. 데이터 펄스의 폭은 각각의 비트 값에 대응할 수 있다. SPC 프로토콜에 따라 동작하는 일부 실시예에서, 사전 결정된 개수의 데이터 펄스, 예를 들어, 7 개의 데이터 펄스가 사용되지만, 다른 구현에서는 그 값이 달라질 수 있다.
데이터 펄스(32) 이후에, 대기 시간(33)으로 표시된 바와 같이 데이터 라인은 하이 상태일 수 있다. 예를 들어, 33에서의 하이 상태의 길이에 32에서의 데이터 펄스의 길이를 더한 것은 (송신된 데이터에 따라 달라지는) 데이터 펄스의 최대 길이와 일부 안전 마진을 더한 것에 대응할 수 있다.
이후, 도 3의 예시에서, 제 2 트리거 펄스(34)가 마스터에 의해 송신된다. 도시된 예시에서 제 2 트리거 펄스(34)는 제 1 트리거 펄스(30)의 지속 기간과 상이한 지속 기간을 갖는다. 제 2 트리거 펄스(34)는 도 2의 센서(26)와 같은 제 2 센서와 연관될 수 있다. 제 2 트리거 펄스(34)에 응답하여, 제 2 센서는 데이터 펄스(36)에 의해 후속되는 동기화 펄스(35)로 응답할 수 있다. 이후, 추가적인 센서 또는 다시 제 1 또는 제 2 센서를 위한 추가적인 트리거 펄스가 각각의 센서에 의한 대응하는 응답에 의해 후속되어 송신될 수 있다.
도 4에서, 일 실시예에 따른 예시적인 신호가 도시된다.
도 4에서, 예컨대 도 2의 제어기(22)와 같은 마스터 디바이스가, 예를 들어, 트랜지스터(21)를 사용함으로써 예컨대 라인(25)과 같은 데이터 라인을 라인(27)과 같은 접지 라인에 연결함으로써 트리거 펄스(40)를 송신한다. 도 4의 예시적인 경우에서, 트리거 펄스(40)는 예를 들어 두 개의 센서와 같은 두 개의 슬레이브로 하여금 응답하도록 하는 길이를 갖는다. 먼저, 도 4의 예시에서, 제 1 센서는 동기화 펄스(41)에 의해 응답하며, 동기화 펄스(41)에 이어 도 4의 예시에서 예를 들어 7 개의 데이터 펄스(42)인 복수의 데이터 펄스(42)가 후속된다. 제 2 센서는 데이터 펄스를 카운트할 수 있다. 7 번째 데이터 펄스 이후에, 제 2 센서는 동기화 펄스(43)를 전송하며 이어서 7 개의 데이터 펄스(44)가 후속된다.
제 1 및 제 2 센서가 응답하는 순서는 사전 결정될 수 있다. 예를 들어, 최하위 어드레스를 갖는 센서는 가장 먼저 응답할 수 있고, 그 후 두 번째 최하위 어드레스 값을 갖는 센서가 응답할 수 있다. 두 개 이상의 센서를 갖는 일부 실시예에서, 이는 세 번째 최하위 어드레스 값을 갖는 센서 등으로부터의 응답에 의해 후속될 수 있다. 다른 실시예에서, 다른 순서가 사용될 수 있다.
다른 실시예에서, 다른 개수의 데이터 펄스(42)가 사용될 수 있다. 예를 들어, 일반적으로 데이터 펄스의 개수는 사전 결정될 수 있고, 제 2 센서는 제 1 센서의 마지막 센서 데이터 펄스 후에 전송하기 시작할 수 있다.
일부 실시예에서, 제 1 센서 및/또는 제 2 센서의 각각은 제 1 센서로부터의 응답만을 트리거링하고/트리거링하거나 제 2 센서로부터의 응답만을 트리거링하기 위하여 그에 연관된 전용 트리거 펄스 길이를 가질 수 있다. 다른 실시예에서, 트리거 펄스(40)만이 제 1 센서 및 제 2 센서로부터의 응답을 트리거링하기 위해 제공될 수 있다.
펄스(42)의 개수를 카운팅하고 마지막 펄스 이후에야 응답함으로써, 충돌 회피(collision avoidance)가 보장되며, 즉, 제 1 및 제 2 센서의 동시적인 전송이 방지될 수 있다. 일부 실시예에서, 데이터 펄스를 카운팅하기 위해서, 예를 들어, 하강 에지, 상승 에지 및 양자 모두가 카운팅될 수 있다.
일부 경우에서, 예를 들어 오류 때문에, 제 1 센서가 응답하지 않을 수 있다. 다른 경우에, 예를 들어 또한 제 1 센서의 오류 때문에 오직 일부 데이터 펄스만이 전송될 수 있다. 다른 실시예에서, 사용되는 프로토콜에 따라 데이터 펄스의 수가 달라질 수 있으나, 데이터 전송의 최대 시간은 고정될 수 있다. 그러한 경우에, 도 5는 어떻게 제 2 센서가 그럼에도 불구하고 전송할 수 있는지에 관한 일 실시예에 따른 기술을 설명한다.
도 5의 예시적인 실시예에서, 마스터는 도 4의 트리거 펄스(40)에 대응할 수 있는 트리거 펄스(50)를 송신한다. 그러나, 51에 의해 표시되는 이러한 경우에서, 제 1 센서는 예를 들어 제 1 센서의 오류 또는 제 1 센서의 접속부의 오류 때문에 응답하지 않는다. 이러한 경우에, 최장 시간의 프레임(예를 들어, 7 개의 데이터 펄스에 최장으로 가능한 데이터 펄스의 동기화 펄스를 더한 것)에 안전 마진 시간(52)를 더한 시간 이후에, 53의 시점에서 제 2 센서는 도 5에 도시된 바와 같이 전송을 시작한다. 도 5의 예시에서 제 2 센서의 전송은 동기화 펄스(54)와 7 개의 데이터 펄스(57)를 포함한다. 안전 마진 시간(52)은 예를 들어 클럭 허용 오차(clock tolerances) 또는 다른 허용 오차를 포함한다.
제 1 센서가 동기화 펄스와 그에 후속하는 일부 데이터 펄스만을 송신하고, 데이터 펄스의 전부를 송신하지는 않는 경우에도 유사한 기술이 적용될 수 있다. 이러한 경우에도 또한, 제 2 센서는 최장 시간의 프레임에 안전 마신 시간을 더한 시간 후에, 즉, 사전 결정된 시간 이후에 전송하기 시작할 수 있다.
도 3과 도 4를 비교하는 경우에 알 수 있듯이, 도 4에서는 대기 시간(33) 및 제 2 트리거 펄스(34)를 위해 필요한 시간이 절약될 수 있고, 이는 일부 실시예에서 궁극적으로 더 빠른 데이터율을 이끌어낼 수 있다.
일부 실시예에서, 도 4에 도시된 바와 같이 공통 트리거 펄스에 의해 트리거링된 센서들은 예를 들어 레거시 센서(legacy sensors)와 같이 도 3에 도시된 바와 같은 개별적인 트리거 펄스에 의해 트리거링된 센서들과 함께 사용될 수 있다. 대응하는 신호에 대한 예시가 도 6에 도시된다.
도 6의 펄스(60 내지 64)는 도 4의 펄스(40 내지 44)에 대응할 수 있으며, 따라서 다시 상세하게 설명되지 않을 것이다. 특히, 도 6에서 트리거 펄스(60)에 후속하여 제 1 센서가 동기화 펄스(61)에 응답하며 이어서 7 개의 데이터 펄스(62)에 의해 후속된다. 7 번째 데이터 펄스 이후에, 제 2 센서가 동기화 펄스(63)에 응답하며, 이어서 7 개의 데이터 펄스(64)에 의해 후속된다.
데이터 펄스(64)와 대기 시간에 후속하여, 도 6의 예시에서 마스터는 제 2 트리거 펄스(65)를 전송한다. 도 6의 예시에서의 제 2 트리거 펄스(65)는 제 1 트리거 펄스(60)와 상이한 펄스 길이를 가지며, 도 6의 예시는 제 3 센서를 식별한다. 제 3 센서는 이전에 설명된 바와 같은 단일한 트리거 펄스에 응답하는 두 개 이상의 센서의 기술에 적용되지 않는 레거시 센서일 수 있다. 제 2 트리거 펄스(65)에 응답하여, 제 3 센서는 도 6에 도시된 바와 같이 동기화 펄스(66)에 응답하며, 이어서 데이터 펄스(67)가 후속된다.
일부 실시예에서는 도 4, 5 또는 6의 제 1 센서가 또한 단순히 그 트리거 펄스(40, 50 또는 60)에 응답하는 레거시 센서일 수 있음을 주목해야 한다. 그러면 제 2 센서는 제 1 센서 이후에 제 1 트리거 펄스에 응답하도록 구성된 일 실시예에 따른 센서가 된다.
일부 실시예에서, 제 1 센서(24) 및 제 2 센서(26)와 같은 센서는 데이터를 전송하기 바로 전에 센서 데이터를 샘플링할 수 있다. 예를 들어, 일부 구현에서, 종래의 SPC 시스템과 유사하게 샘플링이 동기화 펄스를 송신하기 시작하는 시점에서 발생할 수 있다. 이러한 관점에서 샘플링이란 송신될 데이터를 "고정하는" 센서의 동작을 지칭한다. 예를 들어 샘플링의 시점에서 센서에 의해 센싱된 데이터는 나중에 송신될 수 있다. 본 명세서에서 설명되고 일부 도면에서 도시된 바와 같이 동기화 펄스가 송신되기 시작하는 시점에서의 샘플링은 단지 예시적인 것일 뿐이며, 다른 시점 또한 샘플링을 위해 사용될 수 있음이 주목되어야 한다. 예를 들어, 다른 실시예에서 샘플링은 예를 들어 대응하는 트리거 펄스의 하강 에지에서 발생할 수 있으며, 일부 실시예에서는 이러한 대응하는 트리거 펄스가 제어기(예를 들어, 트리거 펄스를 송신하는 ECU와 같은 제어기)가 더욱 정확한, 예컨대, 센서 클럭의 편차로부터 제한된 영향을 받는 샘플링 시점을 "알도록" 할 수 있다. 일부 실시예에서, 데이터를 송신하기 위한 센서의 트리거링이 실패하는 경우, 예를 들어, 센서가 어드레싱되지 않은 것으로 밝혀진 경우에, 샘플링된 데이터는 폐기될 수 있다.
종래의 SPC 시스템과 하기에서 도 8 내지 도 10을 참조하여 설명될 상대적인 예시를 위하여 도 7은 그러한 종래의 시스템을 위한 데이터 샘플링을 도시한다.
도 7의 예시에서, 예를 들어 제어기(22)와 같은 마스터 디바이스는 제 1 트리거 펄스(70)를 전송한다. 제 1 센서는 데이터 펄스(75)가 후속되는 동기화 펄스(71)로써 응답한다. 트리거 펄스(70), 동기화 펄스(71) 및 데이터 펄스(75)는 도 3의 트리거 펄스(30), 동기화 펄스(31) 및 데이터 펄스(32)에 대응할 수 있다.
대기 시간 후에, 마스터 디바이스는 제 1 트리거 펄스(70)와 상이한 펄스 길이를 갖는 제 2 트리거 펄스(76)를 전송한다. 예를 들어, 센서(26)와 같은 제 2 센서가 데이터 펄스(79)에 의해 후속되는 동기화 펄스(77)로 응답한다. 트리거 펄스(76), 동기화 펄스(77) 및 데이터 펄스(79)는 도 3의 트리거 펄스(34), 동기화 펄스(35) 및 데이터펄스(36)에 대응할 수 있다.
73은 제 1 센서 내에서 샘플링된 데이터를 도시한다. 그러한 데이터 값은 예를 들어 제 1 센서의 내부 저장 요소 또는 레지스터에 저장될 수 있으나, 이에 제한되는 것은 아니다. 74는 제 2 데이터 센서에 대해 대응하는 데이터 값을 도시한다. 도 7뿐만 아니라 대응하는 도 8 및 도 9에서 데이터(73 및 74)는 데이터(73)를 위한 두 개의 라인과 데이터(74)를 위한 두 개의 라인의 형태(차동 신호와 유사한)로 도시되었으나, 이는 단지 도시를 위한 목적일 뿐이며 데이터는 예컨대 임의 종류의 편리한 신호를 사용하는 임의의 편리한 형태로 제 1 및 제 2 센서 내에 제공 및/또는 저장될 수 있다.
화살표(72)에 의해 표시된 바와 같이, 제 1 센서에서 데이터는 예를 들어 동기화 펄스(71)와 동시에 발생하는 제 1 트리거 펄스(70)의 종료 이후에 (예를 들어, 데이터 신호 값을 업데이트하는 것에 대응하는) 샘플링된다. 72에서 획득된 데이터 값은 예를 들어 이후 데이터 펄스(75)에서 송신될 수 있다. 마찬가지로, 화살표(78)에 의해 표시된 바와 같이 제 2 센서는, 예를 들어, 제 2 트리거 펄스(76) 이후 동기화 펄스(76)의 시작 시점에서 데이터를 샘플링한다. 78에서 샘플링된 데이터 값은 이후 데이터 펄스(79)에서 전송될 수 있다. 따라서, 그러한 종래의 방식에서 제 1 센서 및 제 2 센서는 상이한 시점에서 데이터를 샘플링한다. 그러나, 일부 적용례에 대하여, 동일한 시점에, 예를 들어, 일관성 체크(consistency checks)를 수행할 수 있도록 데이터를 샘플링하는 것이 요구될 수 있다. 하기에서, 다양한 실시예에 따른 기술이 두 개 이상의 센서에서의 동시적인 데이터 샘플링을 가능하게 하는 도 8 내지 도 10의 예시적인 신호를 사용하여 도시될 것이다.
예를 들어, 일부 실시예에서, 전용 트리거 펄스가 예컨대 제 1 센서와 제 2 센서와 같은 센서로 하여금 데이터를 샘플링하도록 하는데 사용될 수 있다. 그 후, 추가적인 트리거 펄스가 센서로 하여금 데이터를 전송하도록 하는데 사용될 수 있다. 도 8은 그러한 실시예에 대한 예시적인 신호를 도시한다.
도 8에서, 81은 제 1 센서의 샘플링된 데이터를 도시하고, 82는 제 2 센서의 샘플링된 데이터를 도시한다. 도 8의 예시에서, 예를 들어 도 2의 제어기(22)와 같은 마스터 디바이스가 샘플링 트리거 펄스로도 지칭되는 트리거 펄스(80)를 송신한다. 샘플링 트리거 펄스는 센서가 펄스(80)를 샘플링 트리거 펄스로 인지하도록 하는 특정 펄스 길이를 가질 수 있다. 예를 들어, 일부 실시예에서, 샘플링 트리거 펄스(80)는 센서로부터의 데이터 전송을 트리거링하는 트리거 펄스와 상이한 길이를 가질 수 있다.
샘플링 트리거 펄스(80)에 응답하여, 화살표(83)에 의해 표시된 바와 같이 제 1 및 제 2 센서 모두 동일한 시점에서 데이터를 샘플링한다. 일부 실시예에서 동일한 시점이란 예를 들어 상이한 신호 런 타임으로 인한(예를 들어, 센서(24) 및 센서(26)로의 데이터 라인(25)의 상이한 길이로 인한) 및/또는 상이한 센서 구현 및/또는 상이한 클럭킹(clocking)으로 인한 편차가 여전히 발생할 수 있는 것을 의미한다.
샘플링은 예컨대 트리거 펄스(80)의 시작(하강 에지) 이후 사전 결정된 시점, 예를 들어, 데이터 전송을 개시하는 정기적인 트리거 펄스에 대해 동기화 펄스가 개시되는 시점에서 발생할 수 있다. 다른 기술이 또한 채택될 수 있다.
샘플링 트리거 펄스(80)에 후속하여, 도 8의 예시에서 마스터 디바이스는 예를 들어 제 1 센서를 식별하기 위한 길이를 갖는 트리거 펄스(84)를 송신한다. 제 1 센서는 데이터 펄스(86)가 후속되는 동기화 펄스(85)로 응답한다. 화살표(89)에 의해 표시된 바와 같이, 제 1 센서는 83의 시점에서 샘플링된 데이터를 데이터 펄스(86)를 사용하여 전송할 수 있다.
데이터 펄스(86)에 후속하여, 도 8의 예시에서, 마스터 디바이스는 제 2 센서를 식별하기 위한 트리거 펄스(87)를 송신한다. 도 8의 예시에서 제 2 센서는 그 후 데이터 펄스(810)가 후속되는 동기화 펄스(88)로 응답한다. 데이터 펄스(810)에서, 화살표(811)에 의해 표시된 바와 같이 83의 시점에서 제 2 센서에 의해 캡처된 데이터가 전송될 수 있다.
따라서, 도 8의 실시예에서, 제 1 및 제 2 센서를 위하여 상이한 길이를 갖는 세 개의 펄스 - 샘플링 트리거 펄스(80), 제 1 센서를 식별하는 트리거 펄스(84) 및 제 2 센서를 식별하는 트리거 펄스(87) - 가 사용된다. 도 8의 예시에서 트리거 펄스(84)가 제일 짧고 트리거 펄스(80)이 제일 길지만, 다른 실시예에서는 상이한 길이 관계가 사용될 수 있다. 아울러, 일부 실시예에서 두 개 이상의 센서가 사용될 수 있다. 그러한 실시예에서, 트리거 펄스(80)는 두 개 이상의 센서 내에서 샘플링을 트리거링할 수 있고, 그 후 상이한 트리거 펄스가 세 개 이상의 센서로부터의 데이터 전송을 트리거링하는데 사용될 수 있다.
다른 실시예에서, 샘플링 트리거 펄스는 센서들 중 하나로부터 데이터 전송을 개시하기 위해 동시에 사용될 수 있다. 대응하는 실시예에 따른 신호가 도 9에 도시된다.
도 9에서, 91은 제 1 센서에서 샘플링된 데이터를 나타내고, 92는 제 2 센서에서 샘플링된 데이터를 나타낸다.
도 9의 예시에서, 마스터(예를 들어, 도 2의 제어기(22))는 트리거 펄스(90)를 송신한다. 트리거 펄스(90)는 화살표(94)에 의해 표시된 바와 같이 제 1 센서(예를 들어, 도 2의 센서(24))와 제 2 센서(예를 들어, 도 2의 센서(26)) 모두에서 데이터의 샘플링을 트리거링한다. 샘플링과 관련하여, 트리거 펄스(90)는 도 8의 실시예의 샘플링 트리거 펄스(80)와 동일한 기능을 갖는다.
아울러, 도 9의 실시예에서, 트리거 펄스(90)는 제 1 센서로부터의 데이터 전송을 트리거링하는 트리거 펄스로서 동작한다. 그에 상응하여, 도 1의 실시예에서, 제 1 센서는 데이터 펄스(96)가 후속되는 동기화 펄스(93)로 트리거 펄스(90)에 응답한다. 화살표(95)에 의해 표시된 바와 같이 제 1 센서에 의해 94의 시점에서 샘플링된 데이터는 데이터 펄스(96)를 사용하여 전송될 수 있다.
데이터 펄스(96)의 전송 이후에, 도 9의 실시예의 마스터는 제 2 센서로부터의 데이터 전송을 트리거링하는 제 2 트리거 펄스(97)를 전송한다. 트리거 펄스(97)에 응답하여, 제 2 센서는 데이터 펄스(99)가 후속되는 동기화 펄스(98)을 전송한다. 화살표(910)에 의해 표시된 바와 같이, 데이터펄스(99)는 94의 시점에서 제 2 센서에 의해 샘플링된 데이터를 전송할 수 있다.
따라서, 도 9의 실시예에서, 트리거 펄스(90)는 제 1 및 제 2 센서 모두를 위한 샘플링 트리거로서 동작하고 제 1 센서의 데이터 전송을 트리거링한다. 제 2 트리거 펄스(97)는 제 2 센서의 데이터 전송을 트리거링하도록 동작한다.
도 9의 실시예에서, 일부 경우에, 제 1 센서는 예컨대 본 명세서에서 논의된 바와 같은 동시적 샘플링을 위한 기술을 지원하지 않는 레거시 센서일 수 있다. 예를 들어, 도 9에서 제 1 센서는 도 7에 도시된 종래의 경우에서의 제 1 센서와 유사하게 동작할 수 있다. 도 9의 실시예의 제 2 센서는 실시예들에 따른 기술을 채택하고, 제 1 트리거 펄스(90)의 수신에 따라 (즉, 제 1 센서와 동시에) 데이터를 샘플링하고, 그 후에 제 2 트리거 펄스에 응답하여 데이터를 송신하도록 구성된다. 이러한 경우에, 도 7의 종래 기술과 달리 제 2 트리거 펄스(97)는 제 2 센서로 하여금 데이터를 샘플링하도록 하지 않는다. 다른 기술이 또한 채택될 수 있다. 아울러, 도 9의 스킴은 두 개 이상의 센서로 확장될 수 있다.
아울러, 일부 실시예에서 트리거 펄스는 복수의 센서로 하여금 데이터를 샘플링하고 복수의 센서의 데이터 전송을 트리거링하도록 동작할 수 있다. 이는 예컨대 결과적으로 도 4 및 도 8의 실시예의 조합과 같아지게 될 수 있다. 대응하는 실시예가 도 10에 도시된다.
도 10의 실시예에서, 마스터 디바이스(예를 들어 도 2의 제어기(22))는 예를 들어 도 2의 데이터 라인(25)에 트리거 펄스(100)를 송신한다. 그에 응답하여, 화살표(102)에 의해 표시된 바와 같이 제 1 센서와 제 2 센서 모두 동일한 시점에 데이터를 샘플링한다. 따라서, 데이터의 샘플링을 고려한 트리거 펄스(100)에 대한 제 1 센서 및 제 2 센서의 응답은 도 8의 실시예에서의 트리거 펄스(80)에 대한 제 1 센서 및 제 2 센서의 응답과 동일할 수 있다.
아울러, 트리거 펄스(100)에 응답하여 제 1 센서는 데이터 펄스(103)에 의해 후속되는 동기화 펄스(101)를 전송한다. 예를 들어, 제 1 센서는 102의 시점에서 샘플링된 데이터를 데이터 펄스(103)를 사용하여 전송할 수 있다. 제 1 센서의 전송이 완료된 후에, 제 2 센서는 데이터 펄스(105)가 후속되는 동기화 펄스(104)를 전송한다. 예를 들어, 제 2 센서는 제 1 센서에 의해 전송된 데이터 펄스를 카운트하고 마지막 펄스(예를 들어 도시된 예시에서의 7 번째 데이터 펄스)가 검출되면 전송을 시작할 수 있다. 데이터 펄스(105)에서 제 2 센서는 102의 시점에서 샘플링된 데이터를 전송할 수 있다.
따라서, 트리거 펄스(100)에 응답하는 제 1 센서 및 제 2 센서의 데이터 전송은 도 4를 참조하여 설명된 바와 같으며, 아울러 두 개의 센서가 그 데이터를 동일한 시점(즉, 102의 시점)에서 샘플링하는 것은 도 8의 샘플링 트리거(80)에 응답하는 것과 유사하다. 도 10의 실시예에서 제 1 센서가 (예를 들어 오류 때문에) 응답하지 않는 경우에, 도 5를 참조하여 논의된 기술이 적용될 수 있다. 아울러, 도 10의 실시예에서 제 1 센서는 또한 데이터를 샘플링하고 트리거링함으로써 그 트리거 펄스(100)에 단순히 응답하는 레거시 센서일 수 있으며, 제 2 센서는 역시 트리거 펄스(100)에 응답하도록 본 명세서에 논의된 바와 같은 기술을 채택한 센서일 수 있다.
아울러, 도 8 내지 도 10을 참조하여 논의된 실시예들에서는 또한 추가적인 센서가 도 6을 참조하여 논의된 제 3 센서와 유사한 종래의 방식으로 트리거링될 수 있다.
도 3 내지 도 10을 참조하여 논의된 신호의 파형은 단지 예시일 뿐 제한적인 것으로 이해되서는 안됨이 다시 강조되어야 한다. 예를 들어, 마스터 디바이스와 슬레이브 디바이스에서 라인을 구동하기 위해 사용되는 드라이버의 종류에 따라 파형이 달라질 수 있다. 도시된 파형은 예를 들어 마스터 디바이스 상의 트랜지스터(21)와 같은 오픈 드레인 드라이버와 슬레이브 디바이스(센서) 상의 푸시-풀 드라이버에 의해 생성된 파형일 수 있다. 다른 실시예에서, 다른 종류의 드라이버가 예를 들어 에지 경사도(edge steepness)와 관련하여 상이한 신호 파형을 초래할 수 있다.
다음으로, 도 11 내지 도 13을 참조하여 다양한 실시예에 따른 방법이 논의될 것이다. 도 11 내지 도 13을 참조하여 논의되는 방법들은 도 1 및 도 2를 참조하여 논의된 바와 같은 디바이스 및 시스템에서 구현될 수 있고/있거나, 도 3 내지 도 10을 참조하여 논의되는 신호 파형을 채택할 수 있으나, 이제 제한되는 것은 아니다. 방법이 일련의 동작 또는 이벤트로서 설명되었으나, 그러한 동작 또는 이벤트의 제시된 순서는 제한적인 것으로 이해되어서는 안된다. 특히, 다른 실시예에서 그 순서가 달라질 수 있으며, 다양한 동작이 병렬적으로 수행될 수 있는 가능성도 포함된다. 일부 실시예에서, 도 11 내지 도 13의 방법은 양방향 에지 기반 PWM 시스템에서 채택될 수 있다.
도 11로 돌아가서, 110에서 도 11의 방법은 트리거 펄스를 전송하는 단계를 포함한다. 트리거 펄스는 제어기와 같은 마스터 디바이스에 의해 전송될 수 있다. 트리거 펄스를 전송하는 단계는 사전 결정된 시간 동안 데이터 라인을 로우로 풀링하는 단계를 포함할 수 있다.
111에서, 제 1 슬레이브 디바이스, 예컨대 제 1 센서는 110에서 송신된 트리거 펄스에 응답하여 동작을 수행한다. 동작은 예를 들어 데이터의 샘플링이나 데이터 또는 다른 정보의 전송을 포함한다. 아울러, 112에서 제 2 슬레이브는 110에서 송신된 트리거 펄스에 응답하여 동작을 수행한다. 이 동작은 예를 들어 데이터의 샘플링 및/또는 데이터의 전송을 포함할 수 있다.
도 12에서, 추가적인 실시예가 도시된다. 도 12의 실시예는 120에서 트리거 펄스를 전송하는 단계를 포함한다. 121에서, 도 12의 실시예는 트리거 펄스에 응답하는 제 1 슬레이브 전송을 포함한다. 122에서, 도 12의 방법은 트리거 펄스에 응답하는 제 2 슬레이브 전송을 포함한다. 제 2 슬레이브 전송은 예를 들어 제 1 슬레이브 전송에 후속한다. 예를 들어, 일부 실시예에서, 제 2 슬레이브는 제 1 슬레이브 전송을 모니터링하고 제 1 슬레이브 전송의 완료에 따라 그 전송을 시작할 수 있다. 일부 실시예에서, 도 12의 방법은 예를 들어 도 4를 참조하여 논의된 바와 같은 신호를 생성할 수 있다.
도 13에서, 추가적인 실시예의 방법이 도시된다. 도 13의 방법은 130에서 마스터 디바이스로부터 트리거 펄스를 전송하는 단계를 포함한다. 131에서, 방법은 트리거 펄스에 응답하는 제 1 센서의 데이터 캡처(예를 들어, 샘플링)를 포함한다. 아울러, 132에서 방법은 트리거 펄스에 응답하는 제 2 센서의 데이터 캡처(예를 들어, 샘플링)을 포함한다. 제 2 센서의 데이터 캡처, 예를 들어, 132에서의 데이터 샘플링은 131에서의 제 1 센서의 데이터 캡처와 동시에 발생할 수 있다. 일부 실시예에서, 도 13의 방법에 의해 생성된 신호는 도 8 또는 도 9를 참조하여 논의된 바와 같은 신호에 대응할 수 있다. 아울러, 도 12 및 도 13의 방법은 결합될 수 있어, 도 10을 참조하여 논의된 신호와 유사한 신호를 초래할 수 있다. 다른 기술 및 신호 또한 사용될 수 있다.
상기 논의된 실시예들은 단지 예시일 뿐이며 제한적인 것으로 이해되어서는 안됨을 주목해야 한다. 대신에, 상기 논의된 실시예들은 본 명세서에서 논의된 기술의 에시적인 구현에 불과한 것으로 간주되어야 한다.

Claims (25)

  1. 양방향 에지 기반 펄스 폭 변조(pluse width modulation: PWM) 통신 시스템으로서,
    마스터 디바이스와,
    복수의 슬레이브 디바이스와,
    상기 마스터 디바이스를 상기 복수의 슬레이브 디바이스와 연결하는 통신 경로를 포함하고,
    상기 마스터 디바이스는 사전 결정된 트리거 펄스를 상기 복수의 슬레이브 디바이스로 전송하도록 구성되고,
    상기 복수의 슬레이브 디바이스 중 적어도 두 개의 슬레이브 디바이스는 상기 사전 결정된 트리거 펄스에 응답하여 동작을 수행하도록 구성되는
    통신 시스템.
  2. 제 1 항에 있어서,
    상기 동작은 기본적으로 상기 마스터 디바이스로의 데이터 전송을 포함하는
    통신 시스템.

  3. 제 2 항에 있어서,
    상기 적어도 두 개의 슬레이브 디바이스 중 제 2 슬레이브 디바이스는 상기 복수의 슬레이브 디바이스 중 상기 적어도 두 개의 슬레이브 디바이스의 제 1 슬레이브 디바이스의 데이터 전송의 완료 후에 상기 사전 결정된 트리거 펄스에 응답하여 데이터를 전송하도록 구성되는
    통신 시스템.
  4. 제 1 항에 있어서,
    상기 동작은 상기 적어도 두 개의 슬레이브 디바이스에서의 동시적 데이터 샘플링을 포함하는
    통신 시스템.
  5. 제 4 항에 있어서,
    상기 적어도 두 개의 슬레이브 디바이스는 센서를 포함하는
    통신 시스템.

  6. 마스터 디바이스로서,
    양방향 에지 기반 PWM 프로토콜에 기초하여 통신하도록 구성된 드라이버를 포함하고,
    상기 마스터 디바이스는 데이터 라인에 사전 결정된 트리거 펄스를 전송하고, 제 1 슬레이브 디바이스로부터 상기 사전 결정된 트리거 펄스에 대한 응답을 수신하고, 상기 제 1 슬레이브 디바이스와 상이한 제 2 슬레이브 디바이스로부터 상기 사전 결정된 트리거 펄스에 대한 응답을 수신하도록 구성되는
    마스터 디바이스.
  7. 제 6 항에 있어서,
    상기 마스터 디바이스는 상기 제 1 슬레이브 디바이스가 응답하지 않는 경우에 상기 사전 결정된 트리거 펄스 이후의 사전 결정된 시점에서 상기 제 2 슬레이브 디바이스로부터 상기 응답을 수신하도록 구성된
    마스터 디바이스.
  8. 제 6 항에 있어서,
    상기 마스터 디바이스는 상기 제 1 슬레이브 디바이스와 상기 제 2 슬레이브 디바이스의 각각으로부터 동기화 펄스와 이에 후속하는 사전 결정된 개수의 데이터 펄스를 수신하도록 구성된
    마스터 디바이스.
  9. 슬레이브 디바이스로서,
    양방향 에지 기반 PWM 프로토콜에 기초하여 통신하도록 구성된 드라이버를 포함하고,
    상기 슬레이브 디바이스는 사전 결정된 트리거 펄스를 수신하고, 상기 사전 결정된 트리거 펄스에 응답하여 다른 슬레이브 디바이스의 데이터 전송이 완료된 후에 상기 사전 결정된 트리거 펄스에 응답하는 데이터를 전송하도록 구성된
    슬레이브 디바이스.
  10. 제 9 항에 있어서,
    상기 슬레이브 디바이스는 상기 다른 슬레이브 디바이스에 의해 전송된 데이터 펄스의 개수를 카운트하고, 상기 데이터 펄스의 개수가 사전 결정된 개수에 도달하는 경우에 상기 다른 슬레이브 디바이스의 전송이 완료되었다고 판정하도록 구성되는
    슬레이브 디바이스.
  11. 제 9 항에 있어서,
    상기 슬레이브 디바이스는 상기 다른 슬레이브 디바이스의 데이터 전송이 완료되지 않는 경우에 상기 사전 결정된 트리거 펄스 이후의 사전 결정된 시점에서 자신의 전송을 시작하도록 구성되는
    슬레이브 디바이스.
  12. 제 9 항에 있어서,
    상기 데이터 전송은 동기화 펄스와 이에 후속하는 사전 결정된 개수의 데이터 펄스를 포함하는
    슬레이브 디바이스.
  13. 마스터 디바이스로서,
    양방향 에지 기반 PWM 프로토콜에 기초하여 통신하도록 구성된 드라이버를 포함하고,
    상기 마스터 디바이스는 복수의 슬레이브 디바이스에서 제 1 동작을 트리거링하는 제 1 트리거 펄스를 전송하고, 상기 복수의 슬레이브 디바이스 중 하나에서 제 2 동작을 트리거링하기 위해 상기 제 1 트리거 펄스와 상이한 적어도 하나의 제 2 트리거 펄스를 전송하도록 구성되는
    마스터 디바이스.
  14. 제 13 항에 있어서,
    마스터 디바이스는 상기 복수의 슬레이브 디바이스의 각각을 위한 제 2 트리거 펄스를 전송하고, 상기 제 2 트리거 펄스의 각각은 서로 상이하며 상기 제 1 트리거 펄스와도 상이한
    마스터 디바이스.
  15. 제 13 항에 있어서,
    상기 제 1 동작은 상기 복수의 슬레이브 디바이스에 의한 데이터 샘플링을 포함하는
    마스터 디바이스.
  16. 제 15 항에 있어서,
    상기 제 2 동작은 상기 복수의 슬레이브 디바이스 중 하나에 의해 샘플링된 데이터를 전송하는 것을 포함하고, 상기 마스터 디바이스는 상기 제 2 트리거 펄스의 전송 이후에 상기 복수의 슬레이브 디바이스 중 상기 하나에 의해 전송된 상기 샘플링된 데이터를 수신하도록 구성된
    마스터 디바이스.
  17. 슬레이브 디바이스로서,
    양방향 에지 기반 PWM 프로토콜에 기초하여 통신하도록 구성된 드라이버를 포함하고,
    상기 슬레이브 디바이스는 제 1 사전 결정된 트리거 펄스의 수신시에 데이터를 샘플링하고, 상기 제 1 사전 결정된 트리거 펄스와 상이한 제 2 사전 결정된 트리거 펄스의 수신시에 데이터를 전송하도록 구성된
    슬레이브 디바이스.
  18. 제 17 항에 있어서,
    상기 데이터를 전송하는 것은 샘플링된 데이터를 전송하는 것을 포함하는
    슬레이브 디바이스.
  19. 제 17 항에 있어서,
    상기 슬레이브 디바이스는 센서인
    슬레이브 디바이스.
  20. 양방향 에지 기반 PWM 통신 시스템 내의 마스터 디바이스에 의해 트리거 펄스를 전송하는 단계와,
    사전 결정된 트리거 펄스에 응답하여 제 1 슬레이브 디바이스에서 동작을 수행하는 단계와,
    상기 사전 결정된 트리거 펄스에 응답하여 제 2 슬레이브 디바이스에서 동작을 수행하는 단계를 포함하는
    방법.
  21. 제 20 항에 있어서,
    상기 제 1 슬레이브 디바이스에서 동작을 수행하는 단계와 상기 제 2 슬레이브 디바이스 내에서 동작을 수행하는 단계는 상기 제 1 슬레이브 디바이스와 상기 제 2 슬레이브 디바이스 내에서 기본적으로 동시에 데이터를 샘플링하는 단계를 포함하는
    방법.
  22. 제 20 항에 있어서,
    상기 제 1 슬레이브 디바이스에서 동작을 수행하는 단계는 상기 사전 결정된 트리거 펄스에 응답하여 상기 제 1 슬레이브 디바이스에 의해 데이터를 전송하는 단계를 포함하고, 상기 제 2 슬레이브 디바이스에서 동작을 수행하는 단계는 상기 제 1 슬레이브 디바이스에 의해 데이터 전송이 완료된 후에 상기 제 2 슬레이브 디바이스에서 데이터를 전송하는 단계를 포함하는
    방법.
  23. 제 22 항에 있어서,
    상기 제 1 슬레이브 디바이스가 데이터를 완전히 전송하는 것에 실패하는 경우에, 상기 방법은 상기 사전 결정된 트리거 펄스 이후의 사전 결정된 시간에서 상기 제 2 슬레이브 디바이스로부터 데이터를 전송하는 단계를 포함하는
    방법.
  24. 제 23 항에 있어서,
    상기 사전 결정된 시간은 상기 제 1 슬레이브 디바이스의 최대 데이터 전송 시간보다 크거나 같은
    방법.
  25. 제 23 항에 있어서,
    상기 방법은 상기 제 1 슬레이브 디바이스에 의해 송신된 데이터 펄스의 개수를 상기 제 2 슬레이브 디바이스에 의해 카운팅하고, 사전 결정된 개수의 데이터 펄스에 도달하는 경우에 상기 제 2 슬레이브 디바이스에 의해 데이터를 전송하기 시작하는 단계를 포함하는
    방법.
KR1020150113648A 2014-08-13 2015-08-12 복수의 슬레이브 디바이스와의 에지-기반 통신 KR101719421B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/458,745 2014-08-13
US14/458,745 US9762419B2 (en) 2014-08-13 2014-08-13 Edge-based communication with a plurality of slave devices

Publications (2)

Publication Number Publication Date
KR20160020370A true KR20160020370A (ko) 2016-02-23
KR101719421B1 KR101719421B1 (ko) 2017-04-04

Family

ID=55235118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150113648A KR101719421B1 (ko) 2014-08-13 2015-08-12 복수의 슬레이브 디바이스와의 에지-기반 통신

Country Status (5)

Country Link
US (1) US9762419B2 (ko)
JP (1) JP5989865B2 (ko)
KR (1) KR101719421B1 (ko)
CN (1) CN105375991B (ko)
DE (1) DE102015113268B4 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183982B2 (en) * 2007-08-14 2012-05-22 Infineon Technologies Ag System including reply signal that at least partially overlaps request
DE102014014379B3 (de) * 2014-10-02 2015-08-20 Micronas Gmbh Verfahren für eine deterministische Auswahl eines Sensors aus einer Vielzahl von Sensoren
FR3029661B1 (fr) * 2014-12-04 2016-12-09 Stmicroelectronics Rousset Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants
FR3050087B1 (fr) * 2016-04-11 2018-04-13 Peugeot Citroen Automobiles Sa Dispositif et procede de communication selective de signaux
DE102017102417A1 (de) * 2017-02-08 2018-08-09 Infineon Technologies Ag Sensorbauelemente und verfahren zum übertragen von sensordaten und verfahren zum steuern eines sensorbauelements, vorrichtung und verfahren zum decodieren eines sensorsignals
DE102017130933B3 (de) 2017-12-21 2019-05-02 Infineon Technologies Ag Flankenbasierte Kommunikation mit einer Vielzahl von Slave-Vorrichtungen unter Verwendung von Timern
US10855527B2 (en) * 2018-04-03 2020-12-01 Infineon Technologies Ag Bidirectional communication using edge timing in a signal
DE102019101892B4 (de) * 2019-01-25 2020-10-15 Infineon Technologies Ag Kommunikationsvorrichtungen und -verfahren
CN112765073A (zh) * 2019-11-04 2021-05-07 中车株洲电力机车研究所有限公司 一种数据采样方法、系统、存储介质以及计算机设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787132A (en) * 1994-07-25 1998-07-28 Nippondenso Co., Ltd. Data communication system having improved synchronization capability
JP2001237866A (ja) * 1999-12-16 2001-08-31 Caterpillar Inc データ送信方法及び装置
KR100321888B1 (ko) * 1998-03-23 2002-01-26 가네코 히사시 데이터 전송 장치
JP2007300599A (ja) * 2006-04-03 2007-11-15 Denso Corp 通信システム及び通信装置並びにｐｗｍ制御のデューティ決定方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676654A (en) 1979-11-29 1981-06-24 Fujitsu Ltd Bus transmission system
JPS56153866A (en) 1980-04-28 1981-11-28 Casio Comput Co Ltd Time division data communication system
JPS5824925A (ja) 1981-08-06 1983-02-15 Fujitsu Ltd 双方向性バスの制御方式
US4531068A (en) 1983-09-19 1985-07-23 International Business Machines Corporation Bus line precharging tristate driver circuit
EP0727117B1 (en) 1993-11-05 2000-03-15 Lear Automotive Dearborn, Inc. Method for automatic resynchronization of the transmitter/receiver pair in a remote keyless entry system
JP2850282B2 (ja) 1994-07-06 1999-01-27 日本コロムビア株式会社 通信装置
US6201811B1 (en) 1998-03-24 2001-03-13 Telefonaktiebolaget Lm Ericsson (Publ) Transferring Identifier information in a telecommunications system
US6060906A (en) 1998-04-29 2000-05-09 Industrial Technology Research Institute Bidirectional buffer with active pull-up/latch circuit for mixed-voltage applications
US7027773B1 (en) 1999-05-28 2006-04-11 Afx Technology Group International, Inc. On/off keying node-to-node messaging transceiver network with dynamic routing and configuring
US6405337B1 (en) 1999-06-21 2002-06-11 Ericsson Inc. Systems, methods and computer program products for adjusting a timeout for message retransmission based on measured round-trip communications delays
US6496889B1 (en) 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
US6609224B1 (en) 2000-02-04 2003-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Replacement of transport-layer checksum in checksum-based header compression
US6977930B1 (en) 2000-02-14 2005-12-20 Cisco Technology, Inc. Pipelined packet switching and queuing architecture
US7627121B1 (en) 2001-02-15 2009-12-01 At&T Mobility Ii Llc Apparatus, system and method for detecting a loss of key stream synchronization in a communication system
JP3807301B2 (ja) 2001-12-20 2006-08-09 松下電器産業株式会社 モータ駆動装置
CN100514895C (zh) 2002-03-29 2009-07-15 松下电器产业株式会社 在多载波发送中的数据重发方法
US20040107398A1 (en) 2002-07-02 2004-06-03 Johnson Ian Robert Error detection in received data transmissions
US7653757B1 (en) 2004-08-06 2010-01-26 Zilker Labs, Inc. Method for using a multi-master multi-slave bus for power management
US7106103B2 (en) 2003-12-10 2006-09-12 Hewlett-Packard Development Company, L.P. Selectable integrated circuit interface
JP4756340B2 (ja) 2005-10-13 2011-08-24 株式会社デンソー 通信システム及び方法、並びに分散制御システム及び方法
US7627804B2 (en) 2006-06-30 2009-12-01 Intel Corporation Memory device with speculative commands to memory core
US7809870B2 (en) 2006-10-17 2010-10-05 Broadcom Corporation Method and system for interlocking data integrity for network adapters
US7826525B2 (en) 2007-02-16 2010-11-02 Illinois Tool Works, Inc. Pulse-based communication for devices connected to a bus
US8183982B2 (en) 2007-08-14 2012-05-22 Infineon Technologies Ag System including reply signal that at least partially overlaps request
DE102008031498B4 (de) 2008-07-03 2012-03-08 Infineon Technologies Ag Taktbestimmung eines Sensors
US20100262887A1 (en) 2009-04-13 2010-10-14 Lockheed Martin Corporation High Integrity Data Network System and Method
US8301972B2 (en) 2009-05-27 2012-10-30 Seagate Technology Llc Apparatus for correcting single bit insertion or deletion in a data payload with a checksum corrector
GB2470591A (en) 2009-05-29 2010-12-01 Powervation Ltd Pulse width modulation synchronisation of switched mode power converters
US8577634B2 (en) * 2010-12-15 2013-11-05 Allegro Microsystems, Llc Systems and methods for synchronizing sensor data
JP5772311B2 (ja) 2011-07-05 2015-09-02 富士通株式会社 情報処理装置及び情報処理方法
US8849520B2 (en) 2012-03-26 2014-09-30 Infineon Technologies Ag Sensor interface transceiver
US9413418B2 (en) 2012-07-12 2016-08-09 Datalogic Ip Tech S.R.L. Synchronization of a real-time UWB locating system
US8909841B2 (en) 2012-10-04 2014-12-09 Linear Technology Corporation Configurable serial interface
US9172565B2 (en) 2014-02-18 2015-10-27 Allegro Microsystems, Llc Signaling between master and slave components using a shared communication node of the master component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787132A (en) * 1994-07-25 1998-07-28 Nippondenso Co., Ltd. Data communication system having improved synchronization capability
KR100321888B1 (ko) * 1998-03-23 2002-01-26 가네코 히사시 데이터 전송 장치
JP2001237866A (ja) * 1999-12-16 2001-08-31 Caterpillar Inc データ送信方法及び装置
JP2007300599A (ja) * 2006-04-03 2007-11-15 Denso Corp 通信システム及び通信装置並びにｐｗｍ制御のデューティ決定方法

Also Published As

Publication number Publication date
CN105375991A (zh) 2016-03-02
US9762419B2 (en) 2017-09-12
KR101719421B1 (ko) 2017-04-04
JP5989865B2 (ja) 2016-09-07
DE102015113268A1 (de) 2016-02-18
CN105375991B (zh) 2018-12-14
DE102015113268B4 (de) 2021-08-26
US20160050089A1 (en) 2016-02-18
JP2016042688A (ja) 2016-03-31

Similar Documents

Publication Publication Date Title
KR101719421B1 (ko) 복수의 슬레이브 디바이스와의 에지-기반 통신
JP5992565B2 (ja) エッジに基づいた通信
US9444613B2 (en) Sensor, control unit and method to communicate between sensors and control units
CN109951407B (zh) 使用计时器与多个从设备进行基于边沿的通信
US8699371B2 (en) Self synchronizing data communication method and device
CN106063198A (zh) 总线系统的用户站和改善总线系统中的发送质量的方法
US7340023B1 (en) Auto baud system and method and single pin communication interface
CN108989014B (zh) 一种宽时钟容差的单线串行半双工通信方法
US9906385B2 (en) Communication devices
KR101729385B1 (ko) 디바이스들 간의 체크섬 통신을 위한 방법 및 시스템
US20110255560A1 (en) Transmission over an 12c bus
CN111149328B (zh) 用于总线系统的发送/接收装置和用于减小在不同的位状态之间过渡时的振荡趋势的方法
CN104933000A (zh) 基于边沿的通信
US7342984B1 (en) Counting clock cycles over the duration of a first character and using a remainder value to determine when to sample a bit of a second character
CN111164937B (zh) 用于总线系统的发送/接收装置和用于减小在不同的位状态之间过渡时的振荡趋势的方法
CN110504799B (zh) 对外四线马达控制系统及其数据刻录方法与线路
US8407510B1 (en) DDR interface bus control
KR20240006449A (ko) 센서 및 디지털 통신 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant