KR101729385B1 - 디바이스들 간의 체크섬 통신을 위한 방법 및 시스템 - Google Patents

디바이스들 간의 체크섬 통신을 위한 방법 및 시스템 Download PDF

Info

Publication number
KR101729385B1
KR101729385B1 KR1020150038423A KR20150038423A KR101729385B1 KR 101729385 B1 KR101729385 B1 KR 101729385B1 KR 1020150038423 A KR1020150038423 A KR 1020150038423A KR 20150038423 A KR20150038423 A KR 20150038423A KR 101729385 B1 KR101729385 B1 KR 101729385B1
Authority
KR
South Korea
Prior art keywords
checksum
data
information
counter value
trigger pulse
Prior art date
Application number
KR1020150038423A
Other languages
English (en)
Other versions
KR20150110383A (ko
Inventor
크리스챤 리들
볼프강 슈에르
마이클 스트라세르
베이코 수마
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20150110383A publication Critical patent/KR20150110383A/ko
Application granted granted Critical
Publication of KR101729385B1 publication Critical patent/KR101729385B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0046Code rate detection or code type detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Small-Scale Networks (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)

Abstract

체크섬에 피드백이 포함되는 방법과 디바이스가 제공된다. 예시적인 방법은 제 1 디바이스와 제 2 디바이스 사이에서 통신하는 단계를 포함한다. 방법은 제 1 디바이스에 의해 사용된 피드백 정보를 체크섬 계산으로의 입력으로서 포함시키는 단계를 더 포함하고, 피드백 정보는 제 1 디바이스에서 제 2 디바이스로 체크섬과 동시에 통신되지 않는다.

Description

디바이스들 간의 체크섬 통신을 위한 방법 및 시스템{COMMUNICATION OF INFORMATION}
관련 출원에 대한 참조
본 출원은 2014년 3월 20일자로 출원된 미국 가출원 제61/968,049호에 대한 우선권을 주장한다.
배경기술
디바이스 사이의 통신을 위해, 예를 들면 자동차 애플리케이션에서는, 다양한 프로토콜이 사용된다. 자주 활용되는 한 프로토콜은 SENT(single edge nibble transmission) 프로토콜이다. 예를 들면, 이 프로토콜은, 예를 들면, 센서 디바이스로부터 전자 제어 유닛(electronic control unit; ECU)으로 고해상도 데이터가 송신되는 애플리케이션에서 사용될 수도 있다.
SPC(short PWM code; PWM은 펄스폭 변조를 의미함) 프로토콜은 SENT 프로토콜의 확장이며 통신 링크의 성능을 향상시키고 동시에 시스템 비용을 줄이는 것을 목표로 한다. SPC는, 어느 정도는, 양방향 통신을 허용하며 에지 기반(edge based) PWM 프로토콜의 일 예이다. 예를 들면, SPC는 반이중 동기 통신을 도입할 수도 있다. 수신기(예를 들면, 마스터)는 정의된 양의 시간 동안 그것을 로우(low)로 이끄는 것에 의해 통신 라인 상에, 예를 들면, 마스터 트리거 펄스를 생성한다. 펄스폭(정의된 양의 시간에 대응함)은 송신기(예를 들면, 슬레이브), 예를 들면 센서에 의해 측정되고, 송신, 예를 들면 SENT 송신은 펄스폭이 정의된 한계 내에 있을 때에만 개시된다. SPC 프로토콜은 다양한 프로토콜 모드 사이에서의 선택을 허용한다. 예를 들면, 최대 4개의 센서가 ECU에 병렬로 접속될 수도 있는 ID 선택을 갖는 동기 송신, 동기 모드 또는 레인지 선택을 갖는 동기 모드가 사용될 수도 있다. 후자의 경우, 상기 언급된 트리거 펄스의 펄스폭은 어떤 센서 또는 어떤 다른 엔티티가 송신을 시작할 것인지를 정의할 수도 있다. 예를 들면, 트리거 펄스의 길이는 송신을 위해 선택된 센서 또는 다른 슬레이브 디바이스의 ID를 나타낼 수도 있다. 센서 또는 다른 엔티티는, 데이터 펄스와 중첩할 수도 있는 자기 자신의 동기화를 통해 송신을 시작할 수도 있다.
전통적으로, SPC 프로토콜에서는 마스터 요청에 후속하여 어떠한 피드백도 주어지지 않고 있다. 예를 들면, 마스터(예를 들면 ECU)가 (예를 들면 펄스폭을 통해) ID를 갖는 슬레이브(예를 들면 센서)를 트리거하는 경우, 마스터는, 응답에만 기초하여, 실제로 올바른 슬레이브가 응답했는지를 확신할 수 없을 것이다. 마스터 요청에 기초한 섹터, 존, 레인지, 또는 영역(region) 사이의 다른 스위칭 또는 에어리어 스위칭을 사용하는 점대점(point-to-point) 송신에서도 마찬가지의 고려가 적용된다. 몇몇 구현예에서, 피드백을 제공하기 위해 데이터 프레임 내의 비트가 사용되고 있다. 이것은 대역폭을 사용하는데, 그 대역폭은 그렇게 사용되지 않으면 데이터 송신을 위해 사용될 수 있을 것이다.
다른 환경에서, 마스터는, 송신된 데이터가 최신의 것인지 또는 항상 동일한 정보가 송신되는지(이것은 요청이 없는 송신 외에도 이 일반적인 문제점의 가능한 추가적인 에러 모드이며, 이것은 "나불대는 바보(Babbling Idiot)"로도 알려져 있다)를 확신하지 못할 수도 있다.
도 1은 몇몇 실시형태에 따른 통신 시스템의 간략화된 블록도이다.
도 2는 일 실시형태에 따른 통신 시스템의 블록도이다.
도 3은 일 실시형태에 따른 방법을 예시하는 순서도이다.
도 4는 몇몇 실시형태에 따른 기술과 신호를 예시하는 순서도이다.
도 5는 몇몇 실시형태에 따른 기술과 신호를 예시하는 도면이다.
도 6은 일 실시형태에 따른 방법을 예시하는 순서도이다.
도 7a 및 도 7b는 몇몇 실시형태에서 적용가능한 기술과 신호를 예시한다.
도 8은 몇몇 실시형태에서 적용가능한 기술과 신호를 예시한다.
상세한 설명
하기에서, 첨부된 도면을 참조하여 다양한 실시형태가 상세히 설명될 것이다. 실시형태는 단지 예시적인 실시예로서 간주되어야 하며 제한하는 것으로 간주되어선 안된다. 예를 들면, 실시형태가 복수의 피쳐 또는 엘리먼트를 포함하는 것으로 설명될 수도 있지만, 다른 실시형태에서 이들 피쳐 또는 엘리먼트 중 몇몇은 생략될 수도 있고/있거나 대안적인 피쳐 또는 엘리먼트에 의해 대체될 수도 있다. 또 다른 실시형태에서, 추가적인 피쳐 또는 엘리먼트가 제공될 수도 있다.
본원에서 설명되거나 도면에서 도시된 임의의 연결 또는 접속은, 예를 들면 어떤 종류의 신호를 송신하기 위한 및/또는 어떤 종류의 정보를 송신하기 위한 일반적인 목적의 연결 또는 접속이 본질적으로 유지되는 한, 직접 연결 또는 접속, 즉, 개입하는 엘리먼트가 없는 연결 또는 접속으로서, 또는 간접 연결 또는 접속, 즉 하나 이상의 개입하는 엘리먼트를 갖는 연결 또는 접속으로서 구현될 수도 있다. 연결 또는 접속은, 그렇지 않다고 언급되지 않는 한, 유선 기반의 연결 또는 접속일 수도 있거나 또는 무선 연결 또는 접속일 수도 있다.
또한, 상이한 실시형태로부터의 피쳐가 결합되어 추가적인 실시형태를 형성할 수도 있다.
실시형태에서, SPC 프로토콜에 대한 확장이 제안된다. 그러나, 이들 확장은 다른 통신 프로토콜, 예를 들면, 양방향 에지 기반 PWM(펄스폭 변조) 통신 프로토콜에 또한 적용가능할 수도 있다.
몇몇 실시형태에서, 마스터와 같은 통신 디바이스로 피드백과 같은 정보를 송신하기 위해 종래 사용된 비트는 페이로드 데이터를 송신하는 데 사용될 수도 있고, 마스터 또는 다른 통신 디바이스로의 정보/피드백은 몇몇 실시형태에서 예를 들면, 체크섬(checksum)에서 인코딩 될 수도 있다, 즉 체크섬의 계산을 위해 사용될 수도 있다. 본원에서 사용된 바와 같은 체크섬은 전송될 데이터를 포함하는 다른 데이터를 기반으로 계산된 정보, 예를 들면 중복 정보를 참조할 수도 있다. 수신기에서, 수신된 데이터 및 수신된 체크섬에 기초하여 송신 에러를 검출하는 것이 가능할 수도 있다. 이런 의미에서 체크섬에 대한 일 예는 CRC(cyclic redundancy check; 순환 중복 체크)이거나 데이터 무결성을 체크하기 위해 사용될 수도 있는 임의의 다른 중복 정보이다. 또한, 몇몇 실시형태에서 타이밍 정보(날짜로도 칭해짐)를 최신으로 유지하기 위해 정보가 송신될 수도 있다.
몇몇 실시형태에서, 체크섬에 피드백 또는 다른 정보를 인코딩하는 것에 의해, 마스터와 같은 통신 디바이스로의 피드백의 어떠한 별개의 송신, 예를 들면 확인도 불필요하다.
몇몇 실시형태에서, 다음을 포함하는 방법이 제공될 수도 있다:
슬레이브와 마스터 사이에서 통신하는 것, 및
슬레이브로부터 마스터로의 피드백을 체크섬에 포함시키는 것.
몇몇 실시형태에서, 피드백은 슬레이브의 식별자(identification)를 포함할 수도 있다.
몇몇 실시형태에서, 피드백은 카운터 값을 포함할 수도 있다.
몇몇 실시형태에서, 카운터 값은 롤링 카운터 값일 수도 있다.
몇몇 실시형태에서, 그 방법은 송신 에러가 검출된 이후에 카운터 값을 정의된 값으로 설정하는 것을 더 포함할 수도 있다.
몇몇 실시형태에서, 카운터 값을 정의된 값으로 설정하는 것은, 마스터로부터 적어도 하나의 슬레이브로 전용 트리거 펄스를 전송하고, 트리거 펄스에 응답하여 카운터 값을 설정하는 것을 포함할 수도 있다.
몇몇 실시형태에서, 전용 트리거 펄스는 미사용 식별자에 대응할 수도 있다.
몇몇 실시형태에서, 카운터 값을 정의된 값으로 설정하는 것은, 마스터로부터 적어도 하나의 슬레이브로의 트리거 펄스를 생략하는 것, 및 트리거 펄스의 생략을 검출하는 것에 응답하여 카운터를 설정하는 것을 포함할 수도 있다.
몇몇 실시형태에서, 그 방법은 현재의 카운터 값을 결정하기 위해 송신 에러 이후에 상이한 카운터 값을 시도하는 것을 더 포함할 수도 있다.
몇몇 실시형태에서, 마스터는 제어 유닛을 포함할 수도 있다.
몇몇 실시형태에서, 슬레이브는 센서를 포함할 수도 있다.
몇몇 실시형태에서, 마스터와 슬레이브는 SPC 프로토콜 기반으로 통신할 수도 있다.
몇몇 실시형태에서, 상기 설명된 방법 중 적어도 하나를 수행하도록 구성된 디바이스가 제공될 수도 있다.
몇몇 실시형태에서, 그 디바이스는 마스터 디바이스일 수도 있거나 또는 슬레이브 디바이스일 수도 있다.
몇몇 실시형태에서, 상기 설명된 방법은 통신 시스템에서 구현될 수도 있다.
도 1에는, 수신기(11)와 송신기(12)를 포함하는 일 실시형태에 따른 통신 시스템(10)이 도시된다. 수신기(11)는 13에서 하나 이상의 통신 경로를 통해 송신기(12)에 통신가능하게(communicatively) 접속된다. 일 실시형태에서, 수신기(11)는 한 집적 회로 칩의 일부이고 송신기(12)는 다른 집적 회로 칩의 일부이다. 다른 실시형태에서, 수신기(11)와 송신기(12)는 동일한 집적 회로 칩의 일부일 수도 있다. 일 실시형태에서, 수신기(11)는 제어기, 예를 들면 ECU일 수도 있다. 몇몇 실시형태에서, 송신기(12)는 센서 또는 다른 디바이스일 수도 있다. 몇몇 실시형태에서, 수신기(22)와 송신기(24)는, 하기에 추가로 개략적으로 설명되는 바와 같이, SPC 프로토콜 또는 다른 양방향 에지 기반 PWM 프로토콜을 통해 통신할 수도 있다. 에지 기반 PWM 프로토콜은 펄스폭 변조된 신호의 에지가 검출되는 프로토콜이며, 송신될 데이터와 같은 정보는, 예를 들면 펄스폭 변조된 신호의 펄스 길이에 인코딩된다. 다른 실시형태에서, 다른 통신 기술이 사용될 수도 있다. 몇몇 실시형태에서, 예를 들면 송신기로부터 수신기로 송신될 정보는 데이터 필드에서 전송되지 않고, 예를 들면, 체크섬 계산 엔티티(14)에 의해 단지 체크섬에 인코딩만된다. 이러한 정보는 예를 들면 송신기의 식별자(identification; ID)를 포함할 수도 있거나 또는 카운터 값을 포함할 수도 있거나 또는 측정 레인지 설정 또는 이들의 임의의 조합, 예를 들면 카운터 값과 식별자를 포함할 수도 있다. 체크섬을 생성하기 위해, 정보는 체크섬을 생성하는 알고리즘에 대한 입력 값 중 하나이다. 정보 외에, 알고리즘에 대한 다른 입력 값은 데이터 필드에서 송신된 데이터를 포함한다. 그러면, 몇몇 실시형태에서의 수신기(11)의 체크섬 검증 엔티티(15)에서, 체크섬은, 예를 들면 데이터 필드에서 송신된 데이터와 수신기(11)에 존재하는 추가 정보에 기초하여 검증될 수도 있다. 몇몇 실시형태에서, 체크섬 계산을 위해 사용된 정보와 에러 없는 동작에서의 추가 정보는 일관된(consistent) 정보일 수도 있다.
다른 실시형태에서, 도 2에 예시된 바와 같이, 수신기 또는 다른 제어기(22)(예를 들면, 마스터)는 복수의 송신기, 예를 들면 시스템(20)의 센서(24 및 26)와 통신할 수도 있다. 도시된 실시형태에서의 제어기(22)는 3개의 유선 연결을 통해 센서(24 및 26)의 각각에 전기적으로 접속된다. 다른 실시형태에서, 2개의 유선 연결 또는 임의의 다른 연결이 사용될 수도 있다. 제어기(22)는, 하기에 추가로 개략적으로 설명되는 바와 같이, 예를 들면, SPC 프로토콜 또는 다른 양방향 에지 기반 PWM 프로토콜을 통해 센서(24 및 26)와 통신할 수도 있다. 도 2에 도시된 실시형태에서, 3개의 유선 연결을 통해 제어기(22)를 제1의 센서(24)와 제2의 센서(26)에 전기적으로 접속하는 것은, VDD 전원 라인(28), 데이터 라인(25) 및 접지 라인(27)과 같은 기준 라인을 포함한다. 일 실시형태에서, 시스템(20)은 자동차의 전기 시스템의 일부일 수도 있다. 다른 실시형태에서, 다른 수의 센서 또는 다른 컴포넌트가 사용될 수도 있다. 일 실시형태에서, 제어기(22)는 하나 이상의 풀업 레지스터를 포함하는 오픈 드레인/오픈 컬렉터를 통해 제1의 센서(24) 및 제2의 센서(26)와 통신한다. 예를 들면, 시스템(20)은 전원 라인(28)에 전기적으로 접속된 제1의 단(end)과 데이터 라인(25)에 전기적으로 접속된 제2의 단을 갖는 풀업 레지스터(23)를 포함하고, 제어기(22)는 오픈 드레인 트랜지스터를 포함하는데, 오픈 드레인 트랜지스터의 드레인-소스 경로의 일단(one end)은 데이터 라인(25)에 전기적으로 접속되고 타단(other end)은 접지 라인(27)에 전기적으로 접속된다. 센서(24 및 26)는 유사한 오픈 드레인 트랜지스터 또는 전류 싱크(도시되지 않음)를 포함할 수도 있다. 제어기(22)와 제1 및 제2의 센서(24 및 26)의 각각은, 데이터 라인(25) 상의 전압 신호, 예를 들면 PWM 신호를 통해 통신하고 있는 단일의 통신 경로를 공유한다.
예를 들면 SPC 프로토콜에 따라 통신하고 있는 경우, 제어기(22)는 데이터 라인(25)을 통해 제1 및 제2의 센서(24 및 26)에 의해 수신되는 요청 신호를 송신할 수도 있다. 그 요청 신호는, 제1 및 제2의 센서(24 및 26) 중 하나를 선택하는 센서 식별자 신호 및/또는 트리거 신호를 포함할 수도 있다. 또한, 그 요청 신호의 나머지는 선택된 센서로 송신될 임의의 다른 커맨드 및/또는 데이터를 포함할 수도 있다. 예를 들면, 트리거 신호는 펄스일 수도 있으며, 이 펄스에서 제어기(22)는 트랜지스터(21)를 통해 데이터 라인(25)을 접지로 이끌게 되며, 펄스의 지속기간은 센서의 ID를 나타낸다. 다른 실시형태에서는, 동일한 기능성을 달성하기 위해 전류 펄스 또는 다른 전기적 양이 사용될 수도 있다.
제1 및 제2의 센서(24 및 26)는 트리거 신호와 센서 식별자 신호를 포함하는 요청 신호를 수신한다. 제1 및 제2의 센서(24 및 26) 중 하나는, 예를 들면, 펄스폭, 펄스 높이 또는 그 외의 것에 인코딩된 제2의 식별자 신호를 통해 선택되고, 선택된 센서는 데이터 라인(28)을 통해 응답 신호를 송신한다.
도 3에서는, 일 실시형태에 따른 방법을 예시하는 순서도가 예시된다. 도 3의 방법은 도 1 및 도 2에 관해 예시된 바와 같은 디바이스 및 시스템에서 구현될 수도 있지만, 이들과는 독립적으로 또한 구현될 수도 있다. 예를 들면, 도 3의 방법은 도 1의 송신기(12)의 또는 그에 따라 도 2의 센서(24 및/또는 26)의 트랜시버를 디자인하거나 프로그래밍하는 것에 의해 구현될 수도 있다.
30에서, 도 3의 방법은, 예를 들면 SPC 통신 프로토콜 또는 다른 에지 기반 PWM 통신 프로토콜에 따라 트리거 펄스를 수신하는 것을 포함한다. 트리거 펄스의 길이는 마스터-슬레이브 시스템에서 슬레이브의 ID, 예를 들면, 센서(24, 26)와 같은 슬레이브의 ID를 나타낼 수도 있다.
트리거 펄스의 수신에 후속하여, 순환 중복 체크와 같은 체크섬과 함께 데이터가 전송된다. 31에서, 도 3의 방법은 정보, 예를 들면, 상기 언급된 ID와 같은 피드백 또는 롤링 카운터와 같은 카운터를 체크섬의 계산에 포함시키는 것을 포함한다. 32에서, 데이터는, 예를 들면 데이터 프레임에서 체크섬과 함께 송신된다. 그러나, 실시형태에서, 상기 언급된 정보는 데이터 프레임에 포함되지 않고, 단지 체크섬 계산에 대해 사용되기만 한다. 일반적으로, 몇몇 실시형태에서, 정보가 몇몇 시점에서, 예를 들면 초기화 동안 전송되었을 수도 있지만, 그것은 체크섬과 관련되어 전송되지는 않는데, 예를 들면 체크섬이 관련하는 데이터 프레임 또는 다른 데이터 단위에서 전송되지는 않는다.
위에서 설명된 바와 같이 체크섬에 정보를 포함시키는 것의 개념은 도 4 및 도 5를 더 참조하여 이제 예시될 것이다. 도 4 및 도 5는 본원에서 개시된 기술을 예시하는 엘리먼트와 함께 예시적인 신호를 도시한다. 도시된 신호는 단지 비제한적인 예로서만 기능하고, 구현예에 따라 다른 실시형태에서의 신호는 상이한 형상 또는 형태를 가질 수도 있다. 도 4의 신호는, 도 2에서 일 예를 사용하여 예시된 바와 같이, 예를 들면 마스터 디바이스가 복수의 슬레이브 디바이스와 통신하게 되는 버스 모드에서 동작하는 SPC 시스템에서 발생할 수도 있는 신호를 예시한다.
도 4에서, 트리거 펄스에 응답할 슬레이브 디바이스를 나타내기 위해 마스터 디바이스에서 슬레이브 디바이스로 전송될 수도 있는 트리거 펄스(40)가 도시된다. 예를 들면, 트리거 펄스의 길이는 응답할 슬레이브 디바이스의 ID를 나타낼 수도 있다. 도 4에서, 실선은 상대적으로 짧은 트리거 펄스(40)에 대한 예를 도시하고, 점선은 더 긴 트리거 펄스에 대한 가능한 신호 곡선을 예시한다. 실시형태에서, ID는 2비트의 수일 수도 있으며, 도 4의 박스 41에 의해 나타내어진 바와 같이, 00, 01, 10 또는 11의 가능한 값을 갖는다. 그 다음, 트리거 펄스의 각각의 길이는 가능한 ID 중 하나와 관련될 수도 있다. 시스템이 버스 모드가 아니라 레인지 모드에서 동작하는 다른 실시형태에서, 트리거 펄스의 펄스 길이는 레인지를 나타낼 수도 있다.
43에서 나타내어진 바와 같이, 수신하는 슬레이브 디바이스의 2비트의 ID값은 2개의 0과 결합되어(도 4의 43 참조) 4비트의 값을 형성할 수도 있다.
트리거 펄스에 후속하여, 곡선부(44)에 의해 나타내어진 바와 같이, 슬레이브 디바이스는 동기 펄스, 및 전송된 데이터 값에 대한 예인 다양한 값(SCN, D1 내지 DE)과 롤링 카운터(RC) 값으로 응답하고, 체크섬에 대한 일 예로서의 순환 중복 체크(CRC; 45)가 후속된다. SPC 시스템에서, 이들 데이터 값과 CRC는 4비트의 값일 수도 있다. 다른 실시형태에서, 다른 비트 폭이 사용될 수도 있다. 슬레이브 디바이스에 의한 송신은, 도 4에 나타내어진 바와 같이, 포즈 펄스(pause pulse)에 의해 종단된다. 도 4의 46에서 나타내어진 것과 같은 순환 중복 체크의 계산은 실제 전송된 데이터 값, 즉 SCN, D1, D2, D3 및 롤링 카운터(RC)뿐만 아니라, 4비트의 값으로 기록된 ID(도 4의 43)도 포함한다. 이와 같이, ID는 명시적으로 전송되는 것이 아니라, 체크섬에 포함된다.
롤링 카운터(RC)는, 각각의 슬레이브 디바이스가 포즈 펄스로 종단하는 데이터를 전송할 때마다 1비트씩 증가되는 4비트의 값일 수도 있다. 도 4의 예에서, 롤링 카운터는, 예를 들면, 2비트의 값 또는 4비트의 값일 수도 있다. 2비트의 값의 경우에, 11의 값에 도달한 이후, 다음 송신에서 카운팅은 다시 00부터 시작할 수도 있고, 이로부터 "롤링"이라는 이름이 유래한다.
나중에 더 상세히 설명되는 바와 같이, 수신하는 엔티티, 예를 들면 마스터 디바이스가 데이터를 수신하는 경우, 그것은 자기 자신의 체크섬 계산, 예를 들면 CRC 계산에 예상 ID(그것이 전송한 트리거 펄스에 의해 나타내어지는 ID에 대응함)를 포함한다. 체크섬 계산이 수신된 데이터(예상 ID를 포함함)와 매치하지 않으면, 마스터 디바이스는, 데이터가 잘못 수신되었음을, CRC가 잘못 수신되었음을 또는 ID가 잘못된 것을 아는데, ID가 잘못되는 것은 예를 들면 "잘못된" 슬레이브 디바이스가 트리거 펄스에 응답하면 발생할 수도 있다(예를 들면, 트리거 펄스의 잘못된 디코딩으로 인해, 예를 들면 실제로는 트리거 펄스가 00의 ID를 나타내도록 의도되었던 경우 트리거 펄스가 01의 ID를 나타낸다고 가정하는 것).
도 4의 예에서, ID는 롤링 카운터가 실제 전송되는 동안 CRC 계산에서 피드백으로서 인코딩된다. 다른 실시형태에서, 체크섬에 ID를 포함하지 않고 롤링 카운터만이 전송될 수도 있다. 또 다른 실시형태에서, 체크섬 계산에 롤링 카운터가 또한 포함될 수도 있다. 이것은 도 5에서 나타내어진다.
도 5의 트리거 펄스(50)와 도 5에서 가능한 ID(51)를 나타내는 박스는 도 4의 각각의 엘리먼트(40 및 41)에 대응하며, 다시 상세히 설명되지는 않을 것이다. 또한, 도 5의 동기 펄스로 시작하는 슬레이브에 의해 전송된 신호는, 하기에 설명되는 바와 같이, 어떠한 롤링 카운터도 명시적으로 전송되지 않고, 롤링 카운터를 포함하여 CRC(56)가 계산된다는 점을 제외하면, 도 4의 신호(44)에 대응한다. 도 5에서, 슬레이브의 2비트의 ID는 롤링 카운터 값(54)와 결합되어 결합된 롤링 카운터 및 ID 값(53)을 형성한다. 예를 들면, 몇몇 실시형태에서 언급된 바와 같이, 롤링 카운터는, 단지 일 예를 제공하자면, 00, 01, 10, 11을 카운트하고 그 다음 다시 00으로 시작하는 2비트의 값일 수도 있다. 이러한 2비트의 값은, 예를 들면 도 5의 53에서 ID와 결합되어 4비트의 값을 형성한다(예를 들면 4비트의 값 중 처음 2비트의 값은 롤링 카운터에 대응하고 나머지 2비트의 값은 ID에 대응하거나, 또는 그 반대이다). 이 결합된 롤링 카운터 및 ID 값은 순환 중복 체크(CRC)의 계산에 포함되고 그 후 CRC는 56에 의해 나타내어진 바와 같이 전송된다. 따라서, 도 5의 예에서, 롤링 카운터와 ID 둘 다는, 명시적으로 전송되는 것이 아니라 체크섬에 인코?壅풔? 것에 의해 암시적으로 전송되고, 한편 도 4의 예에서는 ID만이 체크섬에서 인코딩되고 롤링 카운터는 명시적으로 전송된다.
일반적으로 체크섬에 정보 또는 피드백을 인코딩하는 기술은, 송신기와 수신기 사이에서 일반적으로 일관되게 유지되는(즉 이 경우 수신기는 예상 값을 알고 있다) 임의의 종류의 정보에 대해 사용될 수도 있다. 예를 들면, 정보는 미리 결정된 방식(scheme)에 따라 송신기와 수신기에서 독립적으로 결정될 수도 있다. 이러한 미리 정의된 방식에 대한 예는, 규칙적인 간격으로 또는 데이터의 전송 또는 수신과 같은 특정 이벤트 시 증가하는 (예를 들면, 위에서 설명된 것과 같은) 롤링 카운터와 같은 카운터이다. 이 경우, 실시형태에서, 이러한 정보를 명시적으로 전송하는 것은 불필요할 수도 있지만, 정보가 더 이상 일관되지 않는 경우를 검출할 수 있기 위해서는 체크섬에만 정보를 포함시키는 것이 충분할 수도 있다.
도 4 및 도 5에서 수신기에 의한 동기 펄스는 트리거 펄스에 후속한다는 것을 주목해야 한다. 다른 실시형태에서, 슬레이브 디바이스에 의한 응답 신호의 동기화 펄스는 트리거 펄스와 중첩할 수도 있는데, 이것은 도 4 및 도 5에서 명시적으로 도시되지 않지만, 이것은 몇몇 실시형태에서 사용될 수도 있다.
이미 언급한 바와 같이, 수신기측에서, 예를 들면 도 1의 수신기(11) 또는 도 2의 제어기(22)와 같은 마스터측에서, 체크섬, 예를 들면 CRC를 체크할 때, 수신기측은, 자기 자신의 체크섬을 계산하기 위해 그리고 체크섬이 올바른지를 평가하기 위해 수신된 데이터에 예상 정보(예를 들면, 예상 ID 및/또는 예상 롤링 카운터)를 포함시킨다. 대응하는 실시형태에 따른 방법은 도 6에 예시된다. 도 6의 실시형태는 도 1 또는 도 2의 시스템에서, 예를 들면 도 1 또는 도 2의 수신기(11) 또는 제어기(22)에서 구현될 수도 있다.
60에서, 도 6의 방법은 관련 체크섬, 예를 들면 순환 중복 체크(CRC)와 함께 데이터를 수신하는 것을 포함한다. 61에서, 도 6의 방법은, 수신된 체크섬이 올바른지를, 즉 수신된 체크섬이, 롤링 카운터 값과 같은 카운터 값 및/또는 ID와 같은 예상 정보와 함께 수신된 데이터를 기반으로 계산된 체크섬과 매치하는지를 결정하는 것을 포함한다. 체크섬이 올바르면(61에서 예), 63에서 그 방법은 수신된 데이터를 처리하는 것을 포함한다. 수신된 체크섬이 올바르지 않은 경우(61에서 아니오), 일 실시형태에서는, 62에서 하나 이상의 일관된 값의 리셋이 나타내어질 수도 있다. 예를 들면, 올바르지 않은 체크섬에 대한 이유는, 롤링 카운터가 송신기와 수신기 사이에서 일관되지 않기 때문일 수도 있다. 이 경우, 체크섬이 올바르지 않으면 롤링 카운터 값의 리셋이 수행될 수도 있다. 이 점에서, 실시형태에서는, 마스터는, 체크섬이 올바르지 않은 정확한 이유를, 단지 잠재적인 이유(예를 들면 잘못된 데이터 송신, 일관되지 않은 롤링 카운터, 틀린 ID, 즉, 잘못된 수신기 전송 등) 외에는 모를 수도 있음을 주목해야 한다. 이들 잠재적인 이유 중 하나가 송신기와 수신기 사이의 데이터의 불일치, 예를 들면 롤링 카운터의 불일치이면, 리셋이 야기될 수도 있다.
몇몇 실시형태에서는, 62에서, 나타내어진 리셋은 슬레이브 디바이스(들)에게, 전송된 마지막 데이터가, 그것이 잘못 송신되었을 수도 있기 때문에, 다시 송신되어야 함을 또한 나타낼 수도 있다.
또 다른 실시형태에서, 예를 들면, 슬레이브와 마스터가 공통의 시간 베이스를 가지며 카운터가 그 시간 베이스에 기초하는 실시형태에서 카운터의 리셋은 불필요할 수도 있음을 주목해야 한다.
하기에서는, SPC 시스템 또는 다른 양방향 에지 기반 PWM 시스템에서 리셋을 나타내는 몇몇 가능성이 도 7 및 도 8을 참조로 설명될 것이다.
몇몇 실시형태에서, 리셋을 나타내기 위해, 소정의 트리거 펄스, 예를 들면 소정의 길이를 갖는 트리거 펄스는 모든 참가자(participant)(예를 들면 슬레이브), 예를 들면 제어기에 접속된 모든 센서에 대한 리셋으로서 정의될 수도 있다. 이러한 리셋 트리거 펄스의 수신에 후속하여, 일관되게 유지될 정보는 미리 정의된 값으로 설정될 수도 있다. 예를 들면, 롤링 카운터와 같은 카운터는 정의된 시작 값, 예를 들면, 다른 값이 또한 사용될 수도 있지만, 2비트의 카운터에 대해 00 또는 4비트의 카운터에 대해 0000으로 리셋될 수도 있다. 예를 들면, 어떠한 슬레이브에 의해서도 사용되지 않는 소정의 트리거 펄스 길이의 ID는 리셋 ID의 한 종류로서 사용될 수도 있다. 다른 실시형태에서, 한 ID와 관련된 임의의 길이보다 더 긴 길이의 트리거 펄스가 사용될 수도 있다. 몇몇 실시형태에서, 한 ID를 리셋 ID로서 사용하는 것은, (그 ID가 리셋 ID에 의해 점유되고 있기 때문에) 하나 적은 참가자가 사용될 수도 있고, 및/또는 레인지 모드에서 하나 적은 레인지가 이용가능할 수도 있음을 의미할 수도 있다. 리셋 펄스로서 특정 트리거 펄스를 사용하는 것은 도 7a 및 도 7b에서 예시된다.
도 7a는, 트리거 펄스(70)의 길이가 "타임아웃 레인지" 내에 있는, 즉, 도 7a의 박스 73에서 나타내어진 바와 같이, ID와 관련된 임의의 길이 보다 더 긴 길이를 갖는 경우를 예시한다. 박스 72에 의해 나타내어진 바와 같이, 이러한 트리거 펄스의 검출은 롤링 카운터(71)의 미리 정의된 값, 예를 들면 00의 값으로의 리셋을 야기한다. 따라서, 도 7a에서, 리셋을 야기하기 위해 임의의 ID(박스 73의 경우 4개의 가능한 ID)보다 더 긴 트리거 펄스가 사용된다.
도 7b의 예에서는, 리셋을 트리거하기 위해 박스 75에 의해 나타내어진 바와 같은 "리셋 ID"에 대응하는 트리거 펄스(74)가 사용된다. 이 경우, 길이가 리셋으로서 사용되는데, 그 길이는 리셋으로서 사용되지 않는 경우 ID와 관련된다. 그 다음, 트리거 펄스(74)와 같은 트리거 펄스는, 박스 76에 의해 나타내어진 바와 같이, 롤링 카운터(77)의 리셋, 예를 들면, 미리 정해진 값으로의 리셋을 야기한다. 도 7의 실시형태의 경우, 리셋 ID로서 사용된 ID는 버스 참가자의 식별자를 위해 사용되지 않을 수도 있고, 따라서 하나 적은 버스 참가자가 사용될 수도 있다(박스 75의 예에서 단지 00, 01, 10의 ID만이 이용가능하다). 대조적으로, 도 7a의 실시형태에서는, (박스 73의 타임아웃 레인지 내에 있는) 임의의 ID보다 더 긴 트리거 펄스가 쉽게 검출될 수 있는 것이 보장되어야 한다.
다른 실시형태에서는, 슬레이브가 카운터의 리셋을 나타내는 타임아웃으로서 인식할 수도 있는 트리거 펄스가 생략될 수도 있다. 이것은 도 8에서 예시된다. 도 8에서는, 트리거 펄스(80, 81 및 82)가 예시된다. 83에서, 트리거 펄스가 생략되는데, 즉 트리거 펄스의 예상 윈도우 내에서 어떠한 트리거 펄스도 전송되지 않는다. 박스 85에 의해 나타내어진 바와 같이, 이것은 리셋으로서 해석될 수도 있고, 예를 들면 롤링 카운터(84)의 미리 정해진 값, 예를 들면 0의 값으로의 리셋을 야기한다. 도 2의 시스템과 같은 시스템에서, 도 7 및 도 8에 예시된 바와 같은 리셋은 모든 슬레이브 디바이스, 예를 들면, 도 2의 두 센서(24, 26)에 적용될 수도 있음을 주목해야 한다. 다시 말하면, 리셋을 나타내는 트리거 펄스(또는 트리거 펄스의 생략)은 모든 슬레이브 디바이스에 의해 수신되고, 따라서 전체적인(global) 카운터 리셋을 야기한다.
실시형태에서의 상기 언급된 리셋 접근법은, 리셋이 인식되지 않는 경우, 추가적인 에러가 검출될 것이고, (타임아웃 또는 리셋 트리거 펄스를 통한) 리셋이 인식되는 경우 카운터는 정의된 값으로 설정되기 때문에, 잘못된 타이밍이 "안전한 폴트"로 이끄는 특성을 갖는다.
대안적인 접근법에서, 마스터 디바이스는, 후속하는 송신에 대한 기초로서 사용될 수도 있는 올바른 카운터 값(이것은 올바른 체크섬에 의해 검출될 수도 있다)을 찾기 위해, 리셋을 송신하는 것 대신, 모든 카운터 값(예를 들면, 2비트의 카운터에 대해 00, 01, 10, 11)을 테스트 할 수도 있다. 이러한 실시형태에서, 마스터측 상의 에러의 처리는 (카운터 값을 테스트하기 때문에) 더 많은 처리 시간을 필요로 할 수도 있고, 한편 리셋 펄스 또는 타임아웃과 같은 어떠한 추가적인 송신도 불필요하다.
상기 설명된 실시형태는 단지 예로서만 기능하고, 제한하는 것으로 간주되어선 안된다.

Claims (25)

  1. 제 1 디바이스에서, 체크섬을 계산하는 단계 - 상기 체크섬은 정보 및 제 2 디바이스에 통신될 데이터를 사용하여 계산됨 - 와,
    상기 정보를 상기 제 2 디바이스에 동시에 통신하지 않으면서, 상기 통신될 데이터와 상기 체크섬을 상기 제 2 디바이스에 통신하는 단계와,
    상기 제 2 디바이스에서, 상기 데이터와 상기 체크섬을 수신하는 단계와,
    상기 제 2 디바이스에서, 상기 수신된 데이터와 상기 제 1 디바이스로부터 상기 제 2 디바이스로 통신되지 않은 추가 정보에 기초하여 상기 체크섬이 올바른지의 여부를 판정하는 단계를 포함하되,
    상기 정보 또는 상기 추가 정보는 상기 제 1 디바이스의 식별자(identification), 상기 제 1 디바이스에서 생성된 카운터 값, 측정을 위해 상기 제 1 디바이스에 의해 사용되는 측정 레인지, 또는 상기 제 1 디바이스의 구성(configuration) 중 적어도 하나를 포함하는
    방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 디바이스와 상기 제 2 디바이스에 의해 상기 제 1 디바이스와 상기 제 2 디바이스 사이의 데이터 통신에 적용되는 미리 정의된 방식(scheme)에 기초하여, 상기 제 1 디바이스에서 상기 정보의 적어도 일부와 상기 제 2 디바이스에서 상기 추가 정보의 적어도 일부를 독립적으로 결정하는 단계, 또는
    상기 제 2 디바이스에서 상기 추가 정보의 적어도 일부를 선택하고 상기 추가 정보의 적어도 일부를 상기 제 1 디바이스에 통신하는 단계 중 적어도 하나를 더 포함하되,
    상기 정보의 적어도 일부는 상기 제 1 디바이스에서 수신된 바와 같은 상기 추가 정보의 적어도 일부에 대응하는
    방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 2 디바이스에서 수신된 상기 체크섬이 상기 제 2 디바이스에 의해 유효하지 않은 것으로 판정되는 경우 상기 카운터 값을 미리 정의된 값으로 설정하는 단계를 더 포함하는
    방법.
  6. 제 5 항에 있어서,
    상기 카운터 값을 정의된 값으로 설정하는 단계는, 전용 트리거 펄스를 상기 제 2 디바이스로부터 상기 제 1 디바이스로 전송하는 단계와, 상기 전용 트리거 펄스를 수신하는 것에 응답하여 미리 정의된 카운터 값을 설정하는 단계를 포함하는
    방법.
  7. 제 6 항에 있어서,
    상기 전용 트리거 펄스는 임의의 사용된 식별자 또는 데이터 펄스와는 상이한 미사용 식별자 또는 트리거 펄스 중 하나에 대응하는
    방법.
  8. 제 5 항에 있어서,
    상기 카운터 값을 정의된 값으로 설정하는 단계는, 상기 제 2 디바이스로부터 상기 제 1 디바이스로의 트리거 펄스를 생략하는 단계와, 상기 트리거 펄스의 생략을 검출하는 것에 응답하여 상기 카운터를 상기 미리 정의된 값으로 설정하는 단계를 포함하는
    방법.
  9. 제 1 항에 있어서,
    상기 제 2 디바이스에서 수신된 상기 체크섬이 상기 제 2 디바이스에 의해 유효하지 않은 것으로 판정되는 경우 현재 카운터 값을 결정하기 위해 상기 제 1 디바이스에서 생성된 카운터 값과 상이한 카운터 값을 시도하는 단계를 더 포함하는
    방법.
  10. 제 1 항에 있어서,
    상기 제 2 디바이스는 마스터 디바이스 또는 제어 유닛 중 적어도 하나를 포함하는
    방법.
  11. 제 1 항에 있어서,
    상기 제 1 디바이스는 센서를 포함하는
    방법.
  12. 제 1 항에 있어서,
    상기 제 1 디바이스와 상기 제 2 디바이스는 에지 기반 펄스폭 변조 프로토콜을 기반으로 통신하는
    방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 1 디바이스와,
    제 2 디바이스와,
    상기 제 1 디바이스와 상기 제 2 디바이스 사이의 통신 경로를 포함하되,
    상기 제 1 디바이스는 체크섬을 계산 - 상기 체크섬은 정보 및 상기 제 2 디바이스에 통신될 데이터를 사용하여 계산됨 - 하고, 상기 정보를 상기 제 2 디바이스에 동시에 통신하지 않으면서, 상기 통신될 데이터와 상기 체크섬을 상기 제 2 디바이스에 통신하도록 구성되고,
    상기 제 2 디바이스는 상기 데이터와 상기 체크섬을 수신하고, 상기 수신된 데이터와 상기 제 1 디바이스로부터 상기 제 2 디바이스로 통신되지 않은 추가 정보에 기초하여 상기 체크섬이 올바른지의 여부를 판정하도록 구성되며,
    상기 정보 또는 상기 추가 정보는 상기 제 1 디바이스의 식별자, 상기 제 1 디바이스에서 생성된 카운터 값, 측정을 위해 상기 제 1 디바이스에 의해 사용되는 측정 레인지, 또는 상기 제 1 디바이스의 구성 중 적어도 하나를 포함하는
    시스템.
  22. 디바이스로서,
    추가 디바이스로부터 데이터와 함께 체크섬을 수신하는 수신기와,
    상기 수신된 데이터 및 상기 데이터와 상기 체크섬과 동시에 수신되지 않은 추가 정보에 기초하여 상기 체크섬이 올바른지의 여부를 판정하는 체크섬 검증 엔티티를 포함하되,
    상기 추가 정보는 상기 추가 디바이스의 식별자, 카운터 값, 측정을 위해 상기 추가 디바이스에 의해 사용되는 측정 레인지, 또는 상기 추가 디바이스의 구성 중 적어도 하나를 포함하는
    디바이스.
  23. 제 22 항에 있어서,
    상기 체크섬과 관련되는 정보는 상기 체크섬과 관련되는 데이터 프레임에 포함된 정보를 포함하는
    디바이스.
  24. 삭제
  25. 삭제
KR1020150038423A 2014-03-20 2015-03-19 디바이스들 간의 체크섬 통신을 위한 방법 및 시스템 KR101729385B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461968049P 2014-03-20 2014-03-20
US61/968,049 2014-03-20
US14/317,661 2014-06-27
US14/317,661 US9509444B2 (en) 2014-03-20 2014-06-27 Efficient checksum communication between devices

Publications (2)

Publication Number Publication Date
KR20150110383A KR20150110383A (ko) 2015-10-02
KR101729385B1 true KR101729385B1 (ko) 2017-04-21

Family

ID=54142220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150038423A KR101729385B1 (ko) 2014-03-20 2015-03-19 디바이스들 간의 체크섬 통신을 위한 방법 및 시스템

Country Status (3)

Country Link
US (1) US9509444B2 (ko)
JP (1) JP6001118B2 (ko)
KR (1) KR101729385B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11055423B2 (en) * 2018-03-30 2021-07-06 Infineon Technologies Ag Signal pattern checksum
JP7205103B2 (ja) * 2018-08-08 2023-01-17 富士電機株式会社 受信装置、受信方法、および受信プログラム
JP2020048387A (ja) * 2018-09-21 2020-03-26 Ntn株式会社 モータ制御装置
DE102019101892B4 (de) * 2019-01-25 2020-10-15 Infineon Technologies Ag Kommunikationsvorrichtungen und -verfahren
US11770194B2 (en) * 2021-10-25 2023-09-26 Renesas Electronics America Inc. Apparatus for a single edge nibble transmission (SENT) multi transmission mode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646996A (en) 1993-11-05 1997-07-08 United Technologies Automotive, Inc. Automatic resynchronization of transmitter in the event of corrupted memory
JP2003522474A (ja) 2000-02-04 2003-07-22 テレフォンアクチーボラゲット エル エム エリクソン(パブル) チェックサムに基づくヘッダ圧縮におけるトランスポート層チェックサムの代替

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676654A (en) 1979-11-29 1981-06-24 Fujitsu Ltd Bus transmission system
JPS56153866A (en) 1980-04-28 1981-11-28 Casio Comput Co Ltd Time division data communication system
JPS5824925A (ja) 1981-08-06 1983-02-15 Fujitsu Ltd 双方向性バスの制御方式
US4531068A (en) 1983-09-19 1985-07-23 International Business Machines Corporation Bus line precharging tristate driver circuit
JP2850282B2 (ja) 1994-07-06 1999-01-27 日本コロムビア株式会社 通信装置
JPH0898284A (ja) 1994-07-25 1996-04-12 Nippondenso Co Ltd データ受信装置,送信装置および通信装置
JP3173457B2 (ja) 1998-03-23 2001-06-04 日本電気株式会社 データ通信装置
US6201811B1 (en) 1998-03-24 2001-03-13 Telefonaktiebolaget Lm Ericsson (Publ) Transferring Identifier information in a telecommunications system
US6060906A (en) 1998-04-29 2000-05-09 Industrial Technology Research Institute Bidirectional buffer with active pull-up/latch circuit for mixed-voltage applications
US7027773B1 (en) * 1999-05-28 2006-04-11 Afx Technology Group International, Inc. On/off keying node-to-node messaging transceiver network with dynamic routing and configuring
US6405337B1 (en) * 1999-06-21 2002-06-11 Ericsson Inc. Systems, methods and computer program products for adjusting a timeout for message retransmission based on measured round-trip communications delays
US6496889B1 (en) 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
US6977930B1 (en) * 2000-02-14 2005-12-20 Cisco Technology, Inc. Pipelined packet switching and queuing architecture
US7627121B1 (en) * 2001-02-15 2009-12-01 At&T Mobility Ii Llc Apparatus, system and method for detecting a loss of key stream synchronization in a communication system
JP3807301B2 (ja) 2001-12-20 2006-08-09 松下電器産業株式会社 モータ駆動装置
CN100514895C (zh) * 2002-03-29 2009-07-15 松下电器产业株式会社 在多载波发送中的数据重发方法
US20040107398A1 (en) * 2002-07-02 2004-06-03 Johnson Ian Robert Error detection in received data transmissions
US7653757B1 (en) 2004-08-06 2010-01-26 Zilker Labs, Inc. Method for using a multi-master multi-slave bus for power management
US7106103B2 (en) 2003-12-10 2006-09-12 Hewlett-Packard Development Company, L.P. Selectable integrated circuit interface
JP4756340B2 (ja) 2005-10-13 2011-08-24 株式会社デンソー 通信システム及び方法、並びに分散制御システム及び方法
US7627804B2 (en) * 2006-06-30 2009-12-01 Intel Corporation Memory device with speculative commands to memory core
US7809870B2 (en) * 2006-10-17 2010-10-05 Broadcom Corporation Method and system for interlocking data integrity for network adapters
US7826525B2 (en) 2007-02-16 2010-11-02 Illinois Tool Works, Inc. Pulse-based communication for devices connected to a bus
DE102008031498B4 (de) 2008-07-03 2012-03-08 Infineon Technologies Ag Taktbestimmung eines Sensors
US8183982B2 (en) 2007-08-14 2012-05-22 Infineon Technologies Ag System including reply signal that at least partially overlaps request
US20100262887A1 (en) * 2009-04-13 2010-10-14 Lockheed Martin Corporation High Integrity Data Network System and Method
US8301972B2 (en) * 2009-05-27 2012-10-30 Seagate Technology Llc Apparatus for correcting single bit insertion or deletion in a data payload with a checksum corrector
GB2470591A (en) 2009-05-29 2010-12-01 Powervation Ltd Pulse width modulation synchronisation of switched mode power converters
JP5772311B2 (ja) 2011-07-05 2015-09-02 富士通株式会社 情報処理装置及び情報処理方法
US9413418B2 (en) 2012-07-12 2016-08-09 Datalogic Ip Tech S.R.L. Synchronization of a real-time UWB locating system
US8909841B2 (en) 2012-10-04 2014-12-09 Linear Technology Corporation Configurable serial interface
US9172565B2 (en) 2014-02-18 2015-10-27 Allegro Microsystems, Llc Signaling between master and slave components using a shared communication node of the master component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646996A (en) 1993-11-05 1997-07-08 United Technologies Automotive, Inc. Automatic resynchronization of transmitter in the event of corrupted memory
JP2003522474A (ja) 2000-02-04 2003-07-22 テレフォンアクチーボラゲット エル エム エリクソン(パブル) チェックサムに基づくヘッダ圧縮におけるトランスポート層チェックサムの代替

Also Published As

Publication number Publication date
US9509444B2 (en) 2016-11-29
KR20150110383A (ko) 2015-10-02
JP2015186260A (ja) 2015-10-22
JP6001118B2 (ja) 2016-10-05
US20150269019A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
KR101729385B1 (ko) 디바이스들 간의 체크섬 통신을 위한 방법 및 시스템
KR101956949B1 (ko) 직렬 데이터 전송의 올바른 기능을 체크하기 위한 방법 및 장치
KR101719421B1 (ko) 복수의 슬레이브 디바이스와의 에지-기반 통신
JP5723062B2 (ja) メモリの大きさに対して調整される直列データ伝送のための方法及び装置
CN109951407B (zh) 使用计时器与多个从设备进行基于边沿的通信
CN108989014B (zh) 一种宽时钟容差的单线串行半双工通信方法
CN113438139B (zh) 用于检查来自通信总线的帧的设备和方法
US20190215100A1 (en) Communication apparatus, communication method, program, and communication system
US20160330051A1 (en) Communication devices
CN104932447B (zh) 信息通信
CN114144996A (zh) 用于串行总线系统的用户站的装置和用于在串行总线系统中进行通信的方法
CN114128221B (zh) 用于串行总线系统的用户站和用于在串行总线系统中通信的方法
JP4968169B2 (ja) 通信システム及び通信方法
CN107465487B (zh) 一种总线数据发送方法、系统和分设备
JP6185371B2 (ja) サブマイコンのプログラム書き換え方法
US11106619B2 (en) Transmission of synchronous data via a serial data bus, in particular a SPI bus
KR101568096B1 (ko) 차량 내 멀티플렉서의 에러 진단 방법 및 장치
US11012195B2 (en) Method, sensor, and controller for transmitting a data packet from a sensor to a controller
US10887074B1 (en) Full duplex communication using edge timing in a signal
CN112737761A (zh) 用于经由总线确认通信的装置和方法
KR19980042588A (ko) 보오 레이트 생성 장치
JPH11234364A (ja) 通信制御方法及び通信モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant