KR20160013015A - Sensor substrate - Google Patents

Sensor substrate Download PDF

Info

Publication number
KR20160013015A
KR20160013015A KR1020157031664A KR20157031664A KR20160013015A KR 20160013015 A KR20160013015 A KR 20160013015A KR 1020157031664 A KR1020157031664 A KR 1020157031664A KR 20157031664 A KR20157031664 A KR 20157031664A KR 20160013015 A KR20160013015 A KR 20160013015A
Authority
KR
South Korea
Prior art keywords
wiring
terminal
formation region
substrate
base resin
Prior art date
Application number
KR1020157031664A
Other languages
Korean (ko)
Inventor
히로후미 에베
다카시 하부
가즈시 이치카와
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20160013015A publication Critical patent/KR20160013015A/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Position Input By Displaying (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Hall/Mr Elements (AREA)

Abstract

센서 기판은, 베이스 절연층과, 집적 회로에 전기적으로 접속되기 위한 도체 패턴을 갖는 배선 회로 기판을 구비한다. 베이스 절연층은, 배선 형성 영역과 단자 형성 영역을 갖는다. 도체 패턴은, 배선 형성 영역에 있어서 베이스 절연층의 두께 방향 일방측에 형성되어, 제 1 방향으로 연장되는 제 1 배선과, 배선 형성 영역에 있어서 베이스 절연층의 두께 방향 타방측에 형성되어, 제 1 방향과 교차하는 제 2 방향으로 연장되고, 두께 방향으로 투영시켰을 때에 제 1 배선과 교차하는 제 2 배선과, 단자 형성 영역에 형성되어, 제 1 배선, 및 단자 형성 영역에 탑재되는 집적 회로에 전기적으로 접속되는 제 1 단자와, 단자 형성 영역에 형성되어, 제 2 배선 및 집적 회로에 전기적으로 접속되는 제 2 단자를 구비한다.The sensor substrate includes a base insulating layer and a wiring circuit substrate having a conductor pattern to be electrically connected to the integrated circuit. The base insulating layer has a wiring formation region and a terminal formation region. The conductor pattern is formed on one side of the base insulating layer in the thickness direction of the base insulating layer in the wiring formation region and is formed on the other side in the thickness direction of the base insulating layer in the wiring formation region, A second wiring extending in a second direction intersecting with the first direction and intersecting with the first wiring when projected in the thickness direction, and a second wiring formed in the terminal formation region, the first wiring, and the integrated circuit mounted on the terminal formation region And a second terminal formed in the terminal formation region and electrically connected to the second wiring and the integrated circuit.

Description

센서 기판{SENSOR SUBSTRATE}Sensor substrate {SENSOR SUBSTRATE}

본 발명은, 센서 기판, 상세하게는, 위치 검출 장치 등에 사용하는 센서 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sensor substrate used in a sensor substrate, and more particularly, a position detecting device.

펜형의 위치 지시기를 위치 검출 평면 상에서 이동시켜 위치를 검출하는, 좌표 입력 장치 등의 위치 검출 장치는, 휴대형 단말 (태블릿형 PC, 스마트폰), 디지타이저 등의 컴퓨터의 입력 장치로서 보급되어 있다. 이 위치 검출 장치는, 위치 검출 평면판과, 그 아래에 배치되어, 루프 코일이 기판의 표면에 형성된 센서 기판 (센스부) 을 구비하고 있다. 그리고, 위치 지시기와 루프 코일에 의해 발생하는 전자 유도를 이용함으로써, 위치 지시기의 위치를 검출한다 (예를 들어, 하기 특허문헌 1 참조).A position detecting device such as a coordinate input device that detects a position by moving a pen-type position indicator on a position detection plane is spread as a computer input device such as a portable terminal (tablet PC, smart phone) or a digitizer. The position detecting device includes a position detecting flat plate, and a sensor substrate (sense portion) disposed below the position detecting flat plate and having a loop coil formed on a surface of the substrate. Then, the position of the position indicator is detected by using the electromagnetic induction generated by the position indicator and the loop coil (see, for example, Patent Document 1).

하기 특허문헌 1 에서는, 복수의 루프 코일 배선의 단자를 기판의 일부분에 집약시킨 단자부가 형성되어 있고, 그리고 컨트롤 회선 기판 및 플랫 케이블이 절곡된 상태에서, 그 단자부에 접속되어 있는 좌표 입력 장치가 제안되어 있다.In the following Patent Document 1, a terminal unit in which terminals of a plurality of loop coil wirings are integrated on a part of a board is formed, and in a state where the control circuit board and the flat cable are bent, a coordinate input device connected to the terminal unit is proposed .

하기 특허문헌 1 에 기재된 좌표 입력 장치에서는, 컨트롤 회선 기판과 루프 코일 배선의 단자부의 접속을 용이하게 하고, 소형화가 도모되어 있다.In the coordinate input device described in Patent Document 1, the connection between the control line substrate and the terminal portions of the loop coil wiring is facilitated, and miniaturization is achieved.

일본 공개특허공보 2005-165432호Japanese Patent Application Laid-Open No. 2005-165432

그런데, 위치 검출 장치에는, 박형화를 도모하고자 하는 요구가 있고, 최근, 특히 그 요구가 강하게 요구되고 있다.[0004] However, there is a demand for a position detection device to be thin, and in recent years, there is a strong demand particularly for the position detection device.

그러나, 상기 특허문헌 1 의 좌표 입력 장치에서는, 컨트롤 회선 기판 및 플랫 케이블이, 센스부의 이면에 되접어 꺾여 장착되어 있다. 특히, 컨트롤 회선 기판에서는, 리지드 기판에 집적 회로가 탑재되어 있다. 그 때문에, 되접어 꺾은 부분의 두께가 증가하고 있다는 문제가 발생하고 있다.However, in the coordinate input device of Patent Document 1, the control line substrate and the flat cable are folded back on the back surface of the sense portion. Particularly, in the control line substrate, an integrated circuit is mounted on the rigid substrate. Therefore, there is a problem that the thickness of the folded back portion increases.

한편, 상기 특허문헌 1 의 좌표 입력 장치에서는, 플랫 케이블 및 컨트롤 회선 기판을 되접어 꺾지 않고, 센스부의 단부에 장착하는 것도 가능하다.On the other hand, in the coordinate input device of Patent Document 1, it is also possible to mount the flat cable and the control circuit board on the end portion of the sense portion without folding back.

그러나, 그 경우에서는, 플랫 케이블 및 컨트롤 회선 기판이, 센스부의 단부로부터 크게 돌출되기 때문에, 소형화를 도모할 수 없다는 문제가 생긴다.However, in this case, since the flat cable and the control circuit board project significantly from the end of the sense unit, there arises a problem that miniaturization can not be achieved.

본 발명의 목적은, 박형화 및 소형화를 도모할 수 있는 센서 기판을 제공하는 것에 있다.An object of the present invention is to provide a sensor substrate which can be thinned and miniaturized.

본 발명의 센서 기판은, 베이스 절연층, 및 집적 회로에 전기적으로 접속되기 위한 도체 패턴을 갖는 배선 회로 기판을 구비하고, 상기 베이스 절연층은, 배선 형성 영역과 단자 형성 영역을 가지고, 도체 패턴은, 상기 배선 형성 영역에 있어서 상기 베이스 절연층의 두께 방향 일방측에 형성되어, 제 1 방향으로 연장되는 제 1 배선과, 상기 배선 형성 영역에 있어서 상기 베이스 절연층의 두께 방향 타방측에 형성되어, 상기 제 1 방향과 교차하는 제 2 방향으로 연장되고, 상기 두께 방향으로 투영시켰을 때에 상기 제 1 배선과 교차하는 제 2 배선과, 상기 단자 형성 영역에 형성되어, 상기 제 1 배선, 및 상기 단자 형성 영역에 탑재되는 상기 집적 회로에 전기적으로 접속되는 제 1 단자와, 상기 단자 형성 영역에 형성되어, 상기 제 2 배선 및 상기 집적 회로에 전기적으로 접속되는 제 2 단자를 구비하는 것을 특징으로 하고 있다.The sensor substrate of the present invention includes a wiring circuit substrate having a base insulating layer and a conductor pattern to be electrically connected to the integrated circuit, wherein the base insulating layer has a wiring formation region and a terminal formation region, A first wiring formed on one side in the thickness direction of the base insulating layer in the wiring formation region and extending in a first direction and a second wiring formed on the other side in the thickness direction of the base insulation layer in the wiring formation region, A second wiring extending in a second direction intersecting with the first direction and intersecting with the first wiring when projected in the thickness direction; and a second wiring formed in the terminal formation region, A first terminal electrically connected to the integrated circuit mounted in the region, and a second terminal formed in the terminal formation region, And it characterized by a second terminal to be electrically connected.

이 센서 기판에서는, 제 1 배선 및 단자 형성 영역에 접속되는 집적 회로에 전기적으로 접속되는 제 1 단자, 그리고 제 2 배선 및 집적 회로에 전기적으로 접속되는 제 2 단자가 베이스 절연층의 단자 형성 영역에 형성되어 있다. 그 때문에, 플랫 케이블 및 집적 회로를 형성하기 위한 리지드 기판이 불필요해져, 소형화를 도모할 수 있다. 또, 플랫 케이블이나 집적 회로를 센서 기판의 두께 방향 일방측에 되접어 꺾을 필요가 없기 때문에, 박막화를 도모할 수 있다.In this sensor substrate, a first terminal electrically connected to the first wiring and the integrated circuit connected to the terminal formation region, and a second terminal electrically connected to the second wiring and the integrated circuit are formed in the terminal formation region of the base insulation layer Respectively. Therefore, the rigid substrate for forming the flat cable and the integrated circuit becomes unnecessary, and miniaturization can be achieved. In addition, since it is not necessary to fold the flat cable or the integrated circuit back to one side in the thickness direction of the sensor substrate, the thin film can be achieved.

또, 본 발명의 센서 기판에서는, 상기 배선 회로 기판은, 상기 베이스 절연층의 두께 방향 일방측에 배치되는 자성층을 추가로 구비하는 것이 바람직하다.In the sensor substrate of the present invention, it is preferable that the wiring circuit substrate further includes a magnetic layer disposed on one side in the thickness direction of the base insulating layer.

이 센서 기판에서는, 자성층에 의해, 배선 회로 기판의 제 1 배선 및 제 2 배선에 발생하는 자속을 자성층 내에 수렴하여, 제 1 배선 및 제 2 배선에 의한 센싱을 효율적으로 실시할 수 있다.In this sensor substrate, the magnetic layer can converge the magnetic fluxes generated in the first wiring and the second wiring of the wiring circuit substrate into the magnetic layer, and the sensing by the first wiring and the second wiring can be performed efficiently.

또, 본 발명의 센서 기판에서는, 상기 배선 회로 기판은, 상기 자성층의 두께 방향 일방측에 배치되는 금속층을 추가로 구비하는 것이 바람직하다.In the sensor substrate of the present invention, it is preferable that the wiring circuit substrate further includes a metal layer disposed on one side in the thickness direction of the magnetic layer.

이 센서 기판에서는, 금속층에 의해, 자성층으로부터 미소하게 누출되어 버린 자속을 소실시킬 수 있고, 위치 검출의 장치를 높일 수 있다.In this sensor substrate, the metal layer can eliminate the magnetic flux leaking from the magnetic layer to a small extent, and the position detecting device can be enhanced.

또, 본 발명의 센서 기판에서는, 상기 배선 회로 기판은, 상기 베이스 절연층과 상기 자성층 사이에 배치되는 절연층을 추가로 구비하는 것이 바람직하다.In the sensor substrate of the present invention, it is preferable that the wiring circuit substrate further includes an insulating layer disposed between the base insulating layer and the magnetic layer.

이 센서 기판에서는, 센서 기판의 두께의 증대를 억제하면서, 자성층을 개재하여 발생하는 제 1 배선의 단락을 방지할 수 있다.In this sensor substrate, it is possible to prevent a short-circuit of the first wiring caused by the magnetic layer while suppressing an increase in the thickness of the sensor substrate.

본 발명의 센서 기판에서는, 박막화 및 소형화가 도모되어 있다.In the sensor substrate of the present invention, thinning and miniaturization are promoted.

도 1 은, 본 발명의 센서 기판의 일 실시형태를 나타내는 개략 평면도를 나타낸다.
도 2 는, 도 1 에 나타내는 센서 기판의 A-A 선을 따른 단면도를 나타낸다.
도 3A 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 베이스 수지 기판을 준비하는 공정, 도 3B 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 도 3A 에 계속해서, 베이스 수지 기판의 하면에 도체 패턴을 형성하는 공정, 도 3C 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 도 3B 에 계속해서, 베이스 수지 기판에 스루홀을 형성하는 공정, 도 3D 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 도 3C 에 계속해서, 베이스 수지 기판의 상면에 도체 패턴을 형성하는 공정, 도 3E 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 도 3D 에 계속해서, 베이스 수지 기판의 상면에 접착제층을 형성하는 공정, 도 3F 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 도 3E 에 계속해서, 접착제층의 상면에 커버층을 적층하는 공정을 나타낸다.
도 4G 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 도 3F 에 계속해서, 베이스 수지 기판의 하면에 제 2 절연층을 형성하는 공정, 도 4H 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 도 4G 에 계속해서, 제 2 절연층의 하면에 자성층을 적층하는 공정, 도 4I 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 도 4H 에 계속해서, 자성층의 하면에 금속층을 적층하는 공정, 도 4J 는, 도 1 에 나타내는 센서 기판의 제조 공정의 A-A 선을 따른 일부 단면도로서, 도 4I 에 계속해서, 집적 회로를 탑재하는 공정을 나타낸다.
도 5 는, 본 발명의 센서 기판의 그 밖의 실시형태 (단자 형성 영역이 평면에서 볼 때 대략 L 자 형상) 를 나타낸다.
1 is a schematic plan view showing an embodiment of a sensor substrate of the present invention.
2 is a cross-sectional view of the sensor substrate along the line AA shown in Fig.
Fig. 3A is a partial cross-sectional view along the line AA in the manufacturing process of the sensor substrate shown in Fig. 1, which shows a step of preparing a base resin substrate, Fig. 3B is a partial cross-sectional view along the line AA in the process of manufacturing the sensor substrate shown in Fig. 3A is a partial cross-sectional view taken along the line AA in the process of manufacturing the sensor substrate shown in FIG. 1, and FIG. 3C is a cross- FIG. 3D is a partial cross-sectional view along the line AA in the manufacturing process of the sensor substrate shown in FIG. 1, and FIG. 3D shows a step of forming a conductor pattern on the upper surface of the base resin substrate Fig. 3E is a partial cross-sectional view along the line AA in the manufacturing process of the sensor substrate shown in Fig. 1. Fig. 3F is a step of forming an adhesive layer on the upper surface of the base resin substrate, And FIG. 3E shows a step of laminating the cover layer on the upper surface of the adhesive layer.
FIG. 4G is a partial cross-sectional view along the line AA in the manufacturing process of the sensor substrate shown in FIG. 1, and FIG. 4H is a step of forming a second insulating layer on the lower surface of the base resin substrate, FIG. 4I is a view showing a step of stacking a magnetic layer on the lower surface of the second insulating layer, and FIG. 4I is a view showing a step of stacking the magnetic layers on the AA line FIG. 4J is a partial cross-sectional view along the line AA in the manufacturing process of the sensor substrate shown in FIG. 1, and FIG. 4C is a cross- Fig. 3 shows a process for mounting an integrated circuit. Fig.
Fig. 5 shows another embodiment of the sensor substrate of the present invention (the terminal formation region is substantially L-shaped in plan view).

도 1 에 있어서, 지면 상측을 「전측」 (제 1 방향 일방측) 으로 하고, 지면 하측을 「후측」 (제 1 방향 타방측) 으로 하고, 지면 좌측을 「좌측」 (제 2 방향 일방측) 으로 하고, 지면 우측을 「우측」 (제 2 방향 타방측) 으로 하고, 종이 두께 방향 안측을 「하측」 (제 3 방향 일방측 또는 후술하는 베이스 수지 기판 (4) 의 두께 방향 일방측) 으로 하고, 종이 두께 방향 앞측을 「상측」 (제 3 방향 타방측 또는 후술하는 베이스 수지 기판 (4) 의 두께 방향 타방측) 으로 하며, 구체적으로는, 도 1 에 기재된 방향 화살표에 준거한다. 도 1 이외의 도면에 대해서도, 도 1 의 방향을 기준으로 한다. 또한, 도 1 에 있어서, 도체 패턴 (5) 의 배치를 명확하게 하기 위해, 커버층 (6) 및 접착제층 (25) 을 생략하고 있다.1 (the first side in the first direction), the lower side in the figure is the "rear side" (the other side in the first direction), the left side in the drawing is the "left side" (The one side in the third direction or one side in the thickness direction of the base resin substrate 4, which will be described later), while the right side in the drawing is the "right side" (the second side in the second direction) (The other side in the third direction or the other side in the thickness direction of the base resin substrate 4, which will be described later), and concretely, it corresponds to the directional arrow described in Fig. 1, the direction of Fig. 1 is referred to. 1, the cover layer 6 and the adhesive layer 25 are omitted in order to clarify the arrangement of the conductor pattern 5. As shown in Fig.

도 1 에 있어서, 이 센서 기판 (1) 은, 배선 회로 기판 (2) 과 집적 회로 (3) 를 구비하고 있다.1, this sensor substrate 1 is provided with a wiring circuit substrate 2 and an integrated circuit 3. [

배선 회로 기판 (2) 은, 도 1 및 도 2 에 나타내는 바와 같이, 베이스 절연층으로서의 베이스 수지 기판 (4) 과, 베이스 수지 기판 (4) 에 접촉하여 형성되는 도체 패턴 (5) 과, 베이스 수지 기판 (4) 의 상측에 형성되는, 도체 패턴 (5) 을 피복하도록 배치되는 커버층 (6) 과, 베이스 수지 기판 (4) 의 하측에 형성되는, 도체 패턴 (5) 을 피복하도록 배치되는 자성층 (7) 과, 자성층 (7) 의 하측에 배치되는 금속층 (8) 을 구비하고 있다.1 and 2, the wiring circuit substrate 2 includes a base resin substrate 4 as a base insulating layer, a conductor pattern 5 formed in contact with the base resin substrate 4, A cover layer 6 formed on the substrate 4 so as to cover the conductor pattern 5 and a magnetic layer 5 formed on the base resin substrate 4 so as to cover the conductor pattern 5, (7), and a metal layer (8) disposed below the magnetic layer (7).

베이스 수지 기판 (4) 은, 평면에서 볼 때, 센서 기판 (1) 의 외형을 이루고, 대략 사각형상으로 형성되고, 그 전단부의 좌우 방향 중앙부가 볼록 형상으로 돌출되도록 형성되어 있다.The base resin substrate 4 is formed in an outer shape of the sensor substrate 1 in a plan view, is formed in a substantially rectangular shape, and is formed such that a central portion of the front end portion thereof protrudes in a convex shape.

베이스 수지 기판 (4) 은, 예를 들어, 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카보네이트 필름 등의 수지 필름으로 형성되어 있다.The base resin substrate 4 is formed of, for example, a resin film such as a polyimide film, a polyester film, a polyethylene terephthalate film, a polyethylene naphthalate film, or a polycarbonate film.

베이스 수지 기판 (4) 은, 배선 형성 영역 (9) 과 단자 형성 영역 (10) 을 갖는다.The base resin substrate 4 has a wiring formation region 9 and a terminal formation region 10.

배선 형성 영역 (9) 은, 도 1 에 나타내는 바와 같이, 평면에서 볼 때 대략 사각형상으로 구획되어 있다.As shown in Fig. 1, the wiring formation region 9 is divided into a substantially rectangular shape when seen in plan view.

배선 형성 영역 (9) 의 전후 방향 길이 및 좌우 방향 길이는, 센서 기판 (1) 의 목적, 용도 등에 따라 적절히 결정된다.The length in the front-rear direction and the length in the left-right direction of the wiring formation region 9 are appropriately determined according to the purpose, application, and the like of the sensor substrate 1. [

배선 형성 영역 (9) 에는, 제 1 루프 코일용 도통부 (28) 에 대응하는 제 1 루프 코일용 스루홀 (27) (도 2 참조), 및 제 2 루프 코일용 도통부에 대응하는 제 2 루프 코일용 스루홀 (도시 생략) 이, 베이스 수지 기판 (4) 의 두께 방향을 관통하도록 형성되어 있다.2) corresponding to the first loop coil conducting portion 28 and the second loop coil conducting portion 27 corresponding to the second loop coil conducting portion are formed in the wiring forming region 9, Through holes (not shown) for loop coils are formed so as to pass through the thickness direction of the base resin substrate 4.

단자 형성 영역 (10) 은, 베이스 수지 기판 (4) 에 있어서, 배선 형성 영역 (9) 의 전단부에 구획되고, 좌우 방향으로 연장되는 평면에서 볼 때 대략 사각형상으로 형성되어 있다. 즉, 단자 형성 영역 (10) 은, 평면에서 볼 때, 베이스 수지 기판 (4) 의 전단부의 좌우 방향 중앙부로부터 돌출되어 있는 볼록부에 상당한다.The terminal formation region 10 is divided into a front end portion of the wiring formation region 9 in the base resin substrate 4 and formed in a substantially rectangular shape as seen from a plane extending in the left and right direction. That is, the terminal forming region 10 corresponds to a convex portion protruding from the center in the lateral direction of the front end portion of the base resin substrate 4 when viewed in plan.

단자 형성 영역 (10) 은, 배선 형성 영역 (9) 과 연속하도록 형성되어 있다. 그리고, 단자 형성 영역 (10) 은, 베이스 수지 기판 (4) 의 두께 방향으로 투영시켰을 때에, 배선 형성 영역 (9) 과 중복되지 않게 형성되어 있다. 또, 단자 형성 영역 (10) 은, 배선 형성 영역 (9) 과 동일 평면 상에 있다. 보다 구체적으로는, 좌우 방향으로 투영시켰을 때에, 단자 형성 영역 (10) 과 배선 형성 영역 (9) 은, 직선상으로 형성되어 있고, 즉, 베이스 수지 기판 (4) 은, 배선 형성 영역 (9) 과 단자 형성 영역 (10) 의 경계 부분에서 절곡되지 않도록 형성되어 있다.The terminal formation region 10 is formed so as to be continuous with the wiring formation region 9. The terminal formation region 10 is formed so as not to overlap with the wiring formation region 9 when projected in the thickness direction of the base resin substrate 4. [ The terminal formation region 10 is on the same plane as the wiring formation region 9. More specifically, the terminal formation region 10 and the wiring formation region 9 are formed in a straight line, that is, the base resin substrate 4 is formed in the wiring formation region 9, And the terminal forming region 10, as shown in Fig.

단자 형성 영역 (10) 에는, 제 1 도통부 (17) 에 대응하는 제 1 단자용 스루홀 (19) (도 2 참조), 및 제 2 도통부 (22) 에 대응하는 제 2 단자용 스루홀 (24) (도 2 참조) 이, 베이스 수지 기판 (4) 의 두께 방향을 관통하도록 형성되어 있다.The terminal forming region 10 is provided with a first terminal through hole 19 (refer to FIG. 2) corresponding to the first conducting portion 17 and a second terminal through hole 19 corresponding to the second conducting portion 22 (See Fig. 2) is formed so as to penetrate through the thickness direction of the base resin substrate 4. As shown in Fig.

단자 형성 영역 (10) 의 좌우 방향 길이 및 전후 방향 길이의 각각은, 배선 형성 영역 (9) 의 좌우 방향 길이 및 전후 방향 길이의 각각보다 짧아지도록 형성되어 있다. 구체적으로는, 단자 형성 영역 (10) 의 전후 방향 길이 및 좌우 방향 길이는, 탑재하는 집적 회로 (3) 의 종류, 크기 등에 따라 적절히 결정되는데, 예를 들어, 배선 형성 영역 (9) 의 전후 방향 길이 및 좌우 방향 길이를 100 % 로 했을 때에, 5 % 이상, 바람직하게는 10 % 이상이며, 또 예를 들어 50 % 이하, 바람직하게는 30 % 이하이다.The length in the left-right direction and the length in the forward-rearward direction of the terminal forming region 10 are each formed to be shorter than the length in the left-right direction and the length in the forward-backward direction of the wiring formation region 9, respectively. Specifically, the length in the longitudinal direction and the length in the left-right direction of the terminal forming region 10 are appropriately determined according to the type, size, and the like of the mounted integrated circuit 3. For example, Is not less than 5%, preferably not less than 10%, and is, for example, not more than 50%, preferably not more than 30% when the length and the lateral length are taken as 100%.

베이스 수지 기판 (4) 의 두께는, 예를 들어 6 ㎛ 이상, 바람직하게는 12 ㎛ 이상이며, 또 예를 들어 50 ㎛ 이하, 바람직하게는 35 ㎛ 이하이다.The thickness of the base resin substrate 4 is, for example, not less than 6 占 퐉, preferably not less than 12 占 퐉, and is, for example, not more than 50 占 퐉, preferably not more than 35 占 퐉.

도체 패턴 (5) 은, 복수 (4 개) 의 제 1 방향 (전후 방향) 으로 연장되는 제 1 루프 코일 (11) 과, 복수 쌍 (4 쌍) 의 제 1 단자 (12) 와, 복수 (3 개) 의 제 2 방향 (좌우 방향) 으로 연장되는 제 2 루프 코일 (13) 과, 복수 쌍 (3 쌍) 의 제 2 단자 (14) 를 구비하고 있다.The conductor pattern 5 includes a first loop coil 11 extending in a plurality of (four) first directions (forward and backward directions), a plurality of pairs (four pairs) of first terminals 12, A second loop coil 13 extending in a second direction (left and right direction) of the first loop coil 13 and a plurality of pairs (three pairs) of second terminals 14.

복수의 제 1 루프 코일 (11) 은, 배선 형성 영역 (9) 의 중앙부에 있어서, 좌우 방향으로 서로 간격을 두고 배치되어 있다.The plurality of first loop coils 11 are arranged at a central portion of the wiring formation region 9 so as to be spaced apart from each other in the left-right direction.

복수의 제 1 루프 코일 (11) 의 각각은, 전후 방향으로 연장되고, 좌우 방향으로 서로 간격을 두고 배치되는, 제 1 배선으로서의 1 쌍의 제 1 장 (長) 배선 (15) 과, 1 쌍의 제 1 장배선 (15) 의 전후 방향 양 단부를 접속하는, 1 쌍의 제 1 단 (短) 배선 (16) 을 일체적으로 구비하고 있다.Each of the plurality of first loop coils 11 includes a pair of first long wiring 15 as a first wiring extending in the front-rear direction and spaced apart from each other in the left-right direction, And a pair of first short wirings 16 for connecting both ends of the first wiring 15 in the front and rear direction.

제 1 장배선 (15) 은, 도 2 에 나타내는 바와 같이, 배선 형성 영역 (9) 에 있어서, 베이스 수지 기판 (4) 의 두께 방향 일방측의 표면 (하면) 에 직접 형성되어 있다.The first wiring 15 is formed directly on the surface (lower surface) on one side in the thickness direction of the base resin substrate 4 in the wiring formation region 9, as shown in Fig.

제 1 단배선 (16) 은, 도 1 에 나타내는 바와 같이, 좌우 방향으로 연장되어, 서로 간격을 두고 배치되고, 그 길이 (좌우 방향 길이) 가 제 1 장배선 (15) 의 길이 (전후 방향 길이) 보다 짧아지도록 형성되어 있다. 제 1 단배선 (16) 은, 도 2 에 나타내는 바와 같이, 배선 형성 영역 (9) 에 있어서 베이스 수지 기판 (4) 의 두께 방향 타방측의 표면 (상면) 에 직접 형성되어 있다. 그리고, 전측의 제 1 단배선 (16) 은, 도 2 에 나타내는 바와 같이, 1 쌍의 제 1 루프 코일용 도통부 (28) 를 개재하여, 1 쌍의 제 1 장배선 (15) 의 전단부에 접속되고, 후측의 제 1 단배선 (16) 은, 1 쌍의 제 1 루프 코일용 도통부 (28) 를 개재하여, 1 쌍의 제 1 장배선 (15) 의 후단부에 접속되어 있다.As shown in Fig. 1, the first-stage wiring 16 extends in the left-right direction and is disposed at an interval from each other. The length (lateral length) of the first- As shown in Fig. As shown in Fig. 2, the first-stage wiring 16 is formed directly on the surface (upper surface) on the other side in the thickness direction of the base resin substrate 4 in the wiring formation region 9. [ As shown in Fig. 2, the first end wiring 16 on the front side is connected to the front end portion of the pair of first wiring 15 via a pair of first loop coil conducting portions 28, And the first end wirings 16 on the rear side are connected to the rear ends of the pair of first long wirings 15 via the pair of first rectangular loop coil conducting portions 28. [

복수 쌍의 제 1 단자 (12) 의 각각이, 복수의 제 1 루프 코일 (11) 의 각각에 대응하도록 단자 형성 영역 (10) 에 형성되어 있다. 제 1 단자 (12) 는, 단자 형성 영역 (10) 에 있어서, 집적 회로 (3) 와 두께 방향으로 중복되도록 형성되어 있다. 즉, 1 쌍의 제 1 단자 (12) 는, 단자 형성 영역 (10) 에 있어서, 전후 방향으로 서로 간격을 두고 대향 배치되어 있고, 복수 쌍의 제 1 단자 (12) 는, 단자 형성 영역 (10) 에 있어서, 좌우 방향으로 서로 간격을 두고 병렬 배치되어 있다.Each of the plurality of pairs of first terminals 12 is formed in the terminal forming region 10 so as to correspond to each of the plurality of first loop coils 11. The first terminal 12 is formed so as to overlap with the integrated circuit 3 in the thickness direction in the terminal formation region 10. That is, the pair of first terminals 12 are arranged opposite to each other in the back-and-forth direction in the terminal forming region 10, and the plurality of pairs of first terminals 12 are arranged in the terminal forming region 10 ) Are arranged in parallel in the left-right direction with an interval therebetween.

도 1 및 도 2 에 나타내는 바와 같이, 복수의 제 1 단자 (12) 의 각각은, 베이스 수지 기판 (4) 의 상면에, 평면에서 볼 때 대략 사각형상으로 형성되어 있다. 제 1 단자 (12) 는, 제 1 도통부 (17) 및 제 1 접속 배선 (18) (도 1 에 있어서 도시 생략) 을 통하여, 제 1 루프 코일 (11) 과 전기적으로 접속되어 있다.As shown in Figs. 1 and 2, each of the plurality of first terminals 12 is formed on the upper surface of the base resin substrate 4 to have a substantially rectangular shape in a plan view. The first terminal 12 is electrically connected to the first loop coil 11 through the first conductive portion 17 and the first connection wiring 18 (not shown in Fig. 1).

제 1 도통부 (17) 는, 제 1 단자용 스루홀 (19) 에 충전되도록 형성되어 있다. 이로써, 제 1 도통부 (17) 는, 제 1 단자 (12) 와 제 1 접속 배선 (18) 을 도통시키고 있다.The first conductive portion 17 is formed to be filled in the first terminal through hole 19. As a result, the first conductive portion 17 conducts the first terminal 12 and the first connection wiring 18.

제 1 접속 배선 (18) 은, 배선 형성 영역 (9) 및 단자 형성 영역 (10) 에 걸쳐, 베이스 수지 기판 (4) 의 하면에 직접 형성되어 있다. 제 1 접속 배선 (18) 의 일단 (후단) 은, 제 1 루프 코일 (11) 에 전기적으로 접속되고, 타단 (전단) 은, 제 1 도통부 (17) 를 개재하여 1 쌍의 제 1 단자 (12) 에 전기적으로 접속되어 있다. 또한, 도 1 에 있어서, 제 1 접속 배선 (18) 을 생략하고 있는데, 공지된 패턴에 의해, 제 1 루프 코일 (11) 과 제 1 단자 (12) 를 전기적으로 접속할 수 있다.The first connection wiring 18 is formed directly on the lower surface of the base resin substrate 4 across the wiring formation region 9 and the terminal formation region 10. [ One end (rear end) of the first connection wiring 18 is electrically connected to the first loop coil 11 and the other end (front end) is connected to the pair of first terminals 12, respectively. 1, the first connection wiring 18 is omitted, but the first loop coil 11 and the first terminal 12 can be electrically connected by a known pattern.

복수의 제 2 루프 코일 (13) 은, 배선 형성 영역 (9) 의 중앙부에 있어서, 전후 방향으로 서로 간격을 두고 배치되어 있다.The plurality of second loop coils 13 are arranged at a distance from each other in the front-rear direction at the central portion of the wiring formation region 9.

복수의 제 2 루프 코일 (13) 의 각각은, 좌우 방향으로 연장되어, 전후 방향으로 서로 간격을 두고 배치되는, 제 2 배선으로서의 1 쌍의 제 2 장배선 (20) 과, 1 쌍의 제 2 장배선 (20) 의 좌우 방향 양 단부를 접속하는, 1 쌍의 제 2 단배선 (21) 을 일체적으로 구비하고 있다.Each of the plurality of second loop coils 13 includes a pair of second long wirings 20 as a second wiring extending in the left and right direction and spaced apart from each other in the back and forth direction, And a pair of second end wirings 21 for connecting both end portions in the left and right direction of the long wirings 20 are integrally provided.

제 2 장배선 (20) 은, 배선 형성 영역 (9) 에 있어서, 베이스 수지 기판 (4) 의 상면에 직접 형성되어 있다.The second wiring 20 is formed directly on the upper surface of the base resin substrate 4 in the wiring formation area 9. [

제 2 장배선 (20) 은, 베이스 수지 기판 (4) 의 두께 방향으로 투영시켰을 때에, 제 1 장배선 (15) 과 교차한다. 상세하게는, 복수의 제 2 장배선 (20) 의 모두는, 베이스 수지 기판 (4) 의 두께 방향으로 투영시켰을 때에, 복수의 제 1 장배선 (15) 의 모두와 교차하고 있다. 제 1 장배선 (15) 과 제 2 장배선 (20) 이 이루는 각도는, 예를 들어 45 ∼ 135 도이고, 바람직하게는 75 ∼ 105 도이며, 보다 바람직하게는 직각이다.The second wiring 20 intersects with the first wiring 15 when projected in the thickness direction of the base resin substrate 4. More specifically, all of the plurality of second wirings 20 intersect with all of the plurality of first wirings 15 when projected in the thickness direction of the base resin substrate 4. The angle formed between the first wiring 15 and the second wiring 20 is, for example, 45 to 135 degrees, preferably 75 to 105 degrees, more preferably, a right angle.

제 2 단배선 (21) 은, 전후 방향으로 연장되어, 서로 간격을 두고 배치되고, 그 길이 (전후 방향 길이) 가 제 2 장배선 (20) 의 길이 (좌우 방향 길이) 보다 짧아지도록 형성되고, 배선 형성 영역 (9) 에 있어서 베이스 수지 기판 (4) 의 하면에 직접 형성되어 있다. 그리고, 좌측의 제 2 단배선 (21) 은, 1 쌍의 제 2 루프 코일용 도통부 (도시 생략) 를 개재하여, 1 쌍의 제 2 장배선 (20) 의 좌단부에 접속되고, 우측의 제 2 단배선 (21) 은, 1 쌍의 제 2 루프 코일용 도통부를 개재하여, 1 쌍의 제 2 장배선 (20) 의 우단부에 접속되어 있다.The second end wirings 21 are formed so as to extend in the front and rear direction and to be spaced apart from each other and to have a length (longitudinal length) shorter than the length (lateral length) of the second longwiring 20, Is directly formed on the lower surface of the base resin substrate 4 in the wiring formation region 9. [ The second end wiring 21 on the left side is connected to the left end portion of the pair of second long wirings 20 via a pair of second loop coil conducting portions (not shown) The second end wiring 21 is connected to the right end portion of the pair of second long wirings 20 via a pair of second loop coil conducting portions.

복수 쌍의 제 2 단자 (14) 의 각각이, 복수의 제 2 루프 코일 (13) 의 각각에 대응하도록 단자 형성 영역 (10) 에 형성되어 있다. 제 2 단자 (14) 는, 단자 형성 영역 (10) 에 있어서, 집적 회로 (3) 와 두께 방향으로 중복되도록 형성되어 있다. 즉, 1 쌍의 제 2 단자 (14) 는, 단자 형성 영역 (10) 에 있어서, 좌우 방향으로 서로 간격을 두고 대향 배치되어 있고, 복수 쌍의 제 2 단자 (14) 는, 단자 형성 영역 (10) 에 있어서, 전후 방향으로 서로 간격을 두고 병렬 배치되어 있다.Each of the plurality of pairs of second terminals 14 is formed in the terminal forming region 10 so as to correspond to each of the plurality of second loop coils 13. [ The second terminal 14 is formed in the terminal formation region 10 so as to overlap with the integrated circuit 3 in the thickness direction. That is, the pair of second terminals 14 are opposed to each other in the lateral direction in the terminal forming region 10, and the plurality of pairs of second terminals 14 are arranged in the terminal forming region 10 ) Are arranged in parallel in the front-rear direction with an interval therebetween.

도 2 에 나타내는 바와 같이, 복수의 제 2 단자 (14) 의 각각은, 베이스 수지 기판 (4) 의 상면에, 평면에서 볼 때 대략 사각형상으로 형성되어 있다. 제 2 단자 (14) 는, 제 2 도통부 (22) 및 제 2 접속 배선 (23) (도 1 에 있어서 도시 생략) 을 통하여, 제 2 루프 코일 (13) 과 전기적으로 접속되어 있다.As shown in Fig. 2, each of the plurality of second terminals 14 is formed on the upper surface of the base resin substrate 4 to have a substantially rectangular shape in plan view. The second terminal 14 is electrically connected to the second loop coil 13 through the second conductive portion 22 and the second connection wiring 23 (not shown in Fig. 1).

제 2 도통부 (22) 는, 제 2 단자용 스루홀 (24) 에 충전되도록 형성되어 있다. 이로써, 제 2 도통부 (22) 는, 제 2 단자 (14) 와 제 2 접속 배선 (23) 을 도통시키고 있다.The second conducting portion 22 is formed to be filled in the second terminal through hole 24. As a result, the second conducting portion 22 conducts the second terminal 14 and the second connecting wiring 23 to each other.

제 2 접속 배선 (23) 은, 배선 형성 영역 (9) 및 단자 형성 영역 (10) 에 걸쳐, 베이스 수지 기판 (4) 의 하면에 직접 형성되어 있다. 제 2 접속 배선 (23) 의 일단 (후단) 은, 제 2 루프 코일 (13) 에 전기적으로 접속되고, 타단 (전단) 은, 제 2 도통부 (22) 를 개재하여 1 쌍의 제 2 단자 (14) 에 전기적으로 접속되어 있다. 또한, 도 1 에 있어서, 제 2 접속 배선 (23) 을 생략하고 있는데, 공지된 패턴에 의해, 제 2 루프 코일 (13) 과 제 2 단자 (14) 를 전기적으로 접속할 수 있다.The second connection wiring 23 is formed directly on the lower surface of the base resin substrate 4 across the wiring formation region 9 and the terminal formation region 10. One end (rear end) of the second connection wiring 23 is electrically connected to the second loop coil 13 and the other end (front end) is connected to the pair of second terminals 14, respectively. Although the second connection wiring 23 is omitted in Fig. 1, the second loop coil 13 and the second terminal 14 can be electrically connected by a known pattern.

도체 패턴 (5) 의 각 부재는, 동일한 도체 재료로 형성된다. 구체적으로는, 제 1 루프 코일 (11), 제 1 단자 (12), 제 1 도통부 (17), 제 1 접속 배선 (18), 제 1 루프 코일용 도통부 (28), 제 2 루프 코일 (13), 제 2 단자 (14), 제 2 도통부 (22), 제 2 접속 배선 (23) 및 제 2 루프 코일용 도통부는, 동일한 도체 재료로 형성되어 있다. 도체 재료로는, 예를 들어, 구리, 니켈, 금, 땜납, 또는 이들의 합금 등을 들 수 있다.Each member of the conductor pattern 5 is formed of the same conductor material. Specifically, the first loop coil 11, the first terminal 12, the first conductive portion 17, the first connection wiring 18, the first loop coil conductive portion 28, The first terminal 13, the second terminal 14, the second conductive portion 22, the second connection wiring 23 and the second loop coil conductive portion are formed of the same conductive material. Examples of the conductor material include copper, nickel, gold, solder, alloys thereof, and the like.

제 1 루프 코일 (11) 및 제 2 루프 코일 (13) 의 두께는, 예를 들어 6 ㎛ 이상, 바람직하게는 9 ㎛ 이상이며, 또 예를 들어 50 ㎛ 이하, 바람직하게는 35 ㎛ 이하이다. 또, 제 1 루프 코일 (11) 의 1 쌍의 제 1 장배선 (15) 의 간격 및 제 2 루프 코일 (13) 의 1 쌍의 제 2 장배선 (20) 의 간격은, 예를 들어 50 ㎛ 이상, 바람직하게는 80 ㎛ 이상이며, 예를 들어 3 ㎜ 이하, 바람직하게는 2 ㎜ 이하이다. 제 1 루프 코일 (11) 및 제 2 루프 코일 (13) 의 배선의 폭은, 예를 들어 6 ㎛ 이상, 바람직하게는 9 ㎛ 이상이며, 또 예를 들어 100 ㎛ 이하, 바람직하게는 75 ㎛ 이하이다.The thickness of the first loop coil 11 and the second loop coil 13 is, for example, not less than 6 占 퐉, preferably not less than 9 占 퐉, and is, for example, not more than 50 占 퐉, and preferably not more than 35 占 퐉. The interval between the pair of first wirings 15 of the first loop coil 11 and the interval between the pair of second wirings 20 of the second loop coil 13 are set to be, Preferably 80 mu m or more, for example, 3 mm or less, preferably 2 mm or less. The width of the wiring of the first loop coil 11 and the second loop coil 13 is, for example, 6 mu m or more, preferably 9 mu m or more, and for example, 100 mu m or less, preferably 75 mu m or less to be.

제 1 단자 (12) 및 제 2 단자 (14) 의 폭은, 예를 들어 0.25 ㎜ 이상, 바람직하게는 0.5 ㎜ 이상이며, 또 예를 들어 3.0 ㎜ 이하, 바람직하게는 2.0 ㎜ 이하이다. 제 1 단자 (12) 및 제 2 단자 (14) 의 두께는, 예를 들어 0.25 ㎛ 이상, 바람직하게는 0.5 ㎛ 이상이며, 또 예를 들어 3.0 ㎛ 이하, 바람직하게는 2.0 ㎛ 이하이다.The widths of the first terminal 12 and the second terminal 14 are 0.25 mm or more, preferably 0.5 mm or more, for example, 3.0 mm or less, and preferably 2.0 mm or less. The thickness of the first terminal 12 and the second terminal 14 is, for example, 0.25 占 퐉 or larger, preferably 0.5 占 퐉 or larger, and is 3.0 占 퐉 or smaller, preferably 2.0 占 퐉 or smaller, for example.

커버층 (6) 은, 공지된 접착제로 이루어지는 접착제층 (25) 을 개재하여, 배선 형성 영역 (9) 에 있어서의 베이스 수지 기판 (4) 의 상면을 피복하도록 배치되어 있다. 보다 구체적으로는, 커버층 (6) 은, 제 2 루프 코일 (13) 의 제 2 장배선 (20) 의 상면, 전면 및 후면, 제 1 루프 코일의 제 1 단배선 (16) 의 상면, 전면 및 후면, 그리고 베이스 수지 기판 (4) 의 상면을 피복한다. 커버층 (6) 은, 베이스 수지 기판 (4) 의 두께 방향으로 투영시켰을 때에, 배선 형성 영역 (9) 과 중복되도록 적층되어 있다.The cover layer 6 is disposed so as to cover the upper surface of the base resin substrate 4 in the wiring formation region 9 via an adhesive layer 25 made of a known adhesive. More specifically, the cover layer 6 covers the upper surface, the front surface and the rear surface of the second wiring 20 of the second loop coil 13, the upper surface of the first-end wiring 16 of the first loop coil, The rear surface, and the upper surface of the base resin substrate 4. The cover layer 6 is laminated so as to overlap with the wiring formation region 9 when projected in the thickness direction of the base resin substrate 4. [

커버층 (6) 은, 베이스 수지 기판 (4) 과 동일한 수지 필름으로 형성되어 있다. 커버층 (6) 의 두께는, 예를 들어 6 ㎛ 이상, 바람직하게는 9 ㎛ 이상이며, 또 예를 들어 25 ㎛ 이하, 바람직하게는 20 ㎛ 이하이다.The cover layer 6 is formed of the same resin film as the base resin substrate 4. [ The thickness of the cover layer 6 is, for example, not less than 6 占 퐉, preferably not less than 9 占 퐉, for example, not more than 25 占 퐉, preferably not more than 20 占 퐉.

접착제층 (25) 의 두께, 구체적으로는, 베이스 수지 기판 (4) 의 상면으로부터 커버층 (6) 의 하면까지의 거리 (접착제층 (25) 의 최대 두께) 는, 예를 들어 20 ㎛ 이상, 바람직하게는 35 ㎛ 이상이며, 또 예를 들어 70 ㎛ 이하, 바람직하게는 50 ㎛ 이하이다.The thickness of the adhesive layer 25, specifically, the distance from the upper surface of the base resin substrate 4 to the lower surface of the cover layer 6 (maximum thickness of the adhesive layer 25) is, for example, Preferably 35 mu m or more, and for example 70 mu m or less, preferably 50 mu m or less.

자성층 (7) 은, 베이스 수지 기판 (4) 에 대해 집적 회로 (3) 의 두께 방향 일방측 (하측) 에 배치되어 있다. 보다 구체적으로는, 자성층 (7) 은, 제 2 절연층 (26) 을 개재하여, 배선 형성 영역 (9) 및 단자 형성 영역 (10) 의 전체 영역에 있어서, 베이스 수지 기판 (4) 의 하면을 피복하도록 형성되어 있다. 즉, 제 1 루프 코일 (11) 의 제 1 장배선 (15) 의 하면, 좌면 및 우면, 제 2 루프 코일의 제 2 단배선 (21) 의 하면, 좌면 및 우면, 제 1 접속 배선 (18), 제 2 접속 배선 (23), 그리고 베이스 수지 기판 (4) 의 하면을 피복한다. 자성층 (7) 은, 베이스 수지 기판 (4) 의 두께 방향으로 투영시켰을 때에, 배선 형성 영역 (9) 및 단자 형성 영역 (10) 과 중복되도록 형성되어 있다. 바꾸어 말하면, 자성층 (7) 은, 평면에서 볼 때, 베이스 수지 기판 (4) 과 동일 형상이 되도록 형성되어 있다.The magnetic layer 7 is disposed on one side (lower side) in the thickness direction of the integrated circuit 3 with respect to the base resin substrate 4. More specifically, the magnetic layer 7 is formed so as to cover the bottom surface of the base resin substrate 4 in the entire region of the wiring formation region 9 and the terminal formation region 10 via the second insulating layer 26 Respectively. The lower surface of the first wiring 15 of the first loop coil 11 is connected to the lower surface of the lower surface of the second loop coil 21, The second connection wiring 23, and the bottom surface of the base resin substrate 4, respectively. The magnetic layer 7 is formed so as to overlap with the wiring formation region 9 and the terminal formation region 10 when projected in the thickness direction of the base resin substrate 4. [ In other words, the magnetic layer 7 is formed so as to have the same shape as the base resin substrate 4 in plan view.

자성층 (7) 은, 자성체 입자 및 수지 성분을 함유하는 자성 조성물로 형성되어 있다.The magnetic layer 7 is formed of a magnetic composition containing magnetic particles and a resin component.

자성체 입자를 형성하는 자성체로는, 예를 들어, 강자성체, 반자성체 등을 들 수 있고, 바람직하게는 강자성체를 들 수 있다.Examples of the magnetic material for forming the magnetic material particles include a ferromagnetic material, a semi-magnetic material and the like, preferably a ferromagnetic material.

강자성체는, 자장에 의해 그 방향으로 강하게 자화되고, 자장을 제거해도 잔류 자화를 남기는 자성체이며, 그러한 강자성체로서, 예를 들어, 연자성체, 경자성체를 들 수 있다. 바람직하게는 연자성체를 들 수 있다.The ferromagnetic substance is a magnetic substance which is strongly magnetized in the direction by the magnetic field and remains in the residual magnetization even when the magnetic field is removed. Examples of such a ferromagnetic substance include a soft magnetic substance and a hard magnetic substance. A soft magnetic material is preferably used.

연자성체로는, 예를 들어, 자성 스테인리스 (Fe-Cr-Al-Si 합금), 센더스트 (Fe-Si-Al 합금), 파머로이 (Fe-Ni 합금), 규소구리 (Fe-Cu-Si 합금), Fe-Si 합금, Fe-Si-B(-Cu-Nb) 합금, Fe-Si-Cr-Ni 합금, Fe-Si-Cr 합금, Fe-Si-Al-Ni-Cr 합금, 페라이트 등을 들 수 있다. 이들 중에서도, 자기 특성 면에서, 바람직하게는 센더스트 (Fe-Si-Al 합금) 를 들 수 있다.Examples of the soft magnetic material include magnetic stainless steel (Fe-Cr-Al-Si alloy), Sendust (Fe-Si-Al alloy), Parmeroy (Fe-Ni alloy) Fe-Si-Cr alloy, Fe-Si-Cr alloy, Fe-Si-Al-Ni-Cr alloy, Fe-Si alloy . Of these, in terms of magnetic properties, a sensor (Fe-Si-Al alloy) is preferably used.

자성체 입자의 형상으로는, 예를 들어, 편평상 (판상) 을 들 수 있다.The shape of the magnetic body particles may be, for example, a flat shape (plate shape).

수지 성분으로는, 예를 들어, 폴리올레핀 (예를 들어, 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌 공중합체 등), 아크릴 수지, 폴리아세트산비닐, 에틸렌-아세트산비닐 공중합체, 폴리염화비닐, 폴리스티렌, 폴리아크릴로니트릴, 폴리아미드 (나일론 (등록 상표)), 폴리카보네이트, 폴리아세탈, 폴리에틸렌테레프탈레이트, 폴리페닐렌옥사이드, 폴리페닐렌술파이드, 폴리술폰, 폴리에테르술폰, 폴리에테르에테르케톤, 폴리알릴술폰, 열가소성 폴리이미드, 열가소성 우레탄 수지, 폴리아미노비스말레이미드, 폴리아미드이미드, 폴리에테르이미드, 비스말레이미드트리아진 수지, 폴리메틸펜텐, 불화 수지, 액정 폴리머, 올레핀-비닐알코올 공중합체, 아이오노머, 폴리아릴레이트, 아크릴로니트릴-에틸렌-스티렌 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 아크릴로니트릴-스티렌 공중합체 등의 열가소성 수지를 들 수 있다. 또, 수지로서, 예를 들어, 에폭시 수지, 열경화성 폴리이미드, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스테르수지, 디알릴프탈레이트 수지, 실리콘 수지, 열경화성 우레탄 수지 등을 들 수 있다.Examples of the resin component include polyolefin (e.g., polyethylene, polypropylene, ethylene-propylene copolymer and the like), acrylic resin, polyvinyl acetate, ethylene-vinyl acetate copolymer, polyvinyl chloride, polystyrene, Polyether sulfone, polyether ether ketone, polyaryl sulfone, polyether sulfone, polyether sulfone, polyether sulfone, polyether sulfone, polyether sulfone, polyether sulfone, polyether sulfone, polyether sulfone, Polyimide, thermoplastic urethane resin, polyamino bismaleimide, polyamideimide, polyetherimide, bismaleimide triazine resin, polymethylpentene, fluorinated resin, liquid crystal polymer, olefin-vinyl alcohol copolymer, ionomer, Acrylonitrile-ethylene-styrene copolymer, acrylonitrile-butadiene-styrene And thermoplastic resins such as acrylonitrile-styrene copolymer. Examples of the resin include an epoxy resin, a thermosetting polyimide, a phenol resin, a urea resin, a melamine resin, an unsaturated polyester resin, a diallyl phthalate resin, a silicone resin, and a thermosetting urethane resin.

바람직하게는 아크릴 수지, 에폭시 수지 및 페놀 수지로 이루어지는 열경화성 수지 성분을 들 수 있다.And a thermosetting resin component composed of an acrylic resin, an epoxy resin and a phenol resin is preferable.

또, 자성 조성물은, 필요에 따라, 열경화 촉매, 무기 첨가제, 가교제 등의 첨가제를 함유할 수도 있다.In addition, the magnetic composition may contain additives such as a heat curing catalyst, an inorganic additive, and a cross-linking agent, if necessary.

자성층 (7) 은, 자성 조성물을 용매에 용해 또는 분산시킨 자성 조성물 용액을 기재에 도포하고, 건조 (필요에 따라 가열) 시킴으로써 얻어진다. 그리고, 자성층 (7) 은, 제 2 절연층 (26) 을 개재하여, 베이스 수지 기판 (4) 의 하면에 첩착된다.The magnetic layer 7 is obtained by applying a magnetic composition solution obtained by dissolving or dispersing a magnetic composition in a solvent to a substrate and drying (heating if necessary). The magnetic layer 7 is bonded to the lower surface of the base resin substrate 4 with the second insulating layer 26 therebetween.

자성층 (7) 의 두께로는, 예를 들어 5 ㎛ 이상, 바람직하게는 50 ㎛ 이상이며, 또 예를 들어 500 ㎛ 이하, 바람직하게는 250 ㎛ 이하이다.The thickness of the magnetic layer 7 is, for example, not less than 5 占 퐉, preferably not less than 50 占 퐉, for example, not more than 500 占 퐉, preferably not more than 250 占 퐉.

제 2 절연층 (26) 은, 평면에서 볼 때, 베이스 수지 기판 (4) 과 동일 형상이 되도록 형성되어 있다.The second insulating layer 26 is formed so as to have the same shape as that of the base resin substrate 4 in plan view.

제 2 절연층은, 절연성, 및 베이스 수지 기판 (4) 과 자성층 (7) 을 접착시키는 접착성을 구비하는 층으로 형성되어 있다.The second insulating layer is formed of a layer having insulating properties and adhesiveness for bonding the base resin substrate 4 and the magnetic layer 7.

제 2 절연층 (26) 의 재료로는, 수지 성분을 함유하고, 자성체 입자를 함유하지 않는 조성물을 들 수 있다. 수지 성분으로는, 자성층 (7) 에서 예시한 수지 성분을 들 수 있고, 바람직하게는 열경화성 수지 성분, 보다 구체적으로는, 아크릴 수지, 에폭시 수지 및 페놀 수지로 이루어지는 열경화성 수지 성분을 들 수 있다.As the material of the second insulating layer 26, a composition containing a resin component and containing no magnetic material particles can be mentioned. Examples of the resin component include the resin component exemplified in the magnetic layer (7), and preferably a thermosetting resin component, more specifically, a thermosetting resin component composed of an acrylic resin, an epoxy resin and a phenol resin.

제 2 절연층 (26) 의 두께, 구체적으로는, 베이스 수지 기판 (4) 의 하면으로부터 자성층 (7) 의 상면까지의 거리 (제 2 절연층의 최대 두께) 는, 예를 들어 7 ㎛ 이상, 바람직하게는 11 ㎛ 이상이며, 또 예를 들어 55 ㎛ 이하, 바람직하게는 40 ㎛ 이하이다.The thickness of the second insulating layer 26, specifically, the distance from the lower surface of the base resin substrate 4 to the upper surface of the magnetic layer 7 (maximum thickness of the second insulating layer) is, for example, Preferably 11 mu m or more, and for example, 55 mu m or less, preferably 40 mu m or less.

금속층 (8) 은, 자성층 (7) 의 두께 방향 일방측 (하측) 에 배치되어 있다. 보다 구체적으로는, 금속층 (8) 은, 배선 형성 영역 (9) 및 단자 형성 영역 (10) 의 전체 영역에 있어서, 자성층 (7) 의 하면을 피복하도록 형성되어 있다. 금속층 (8) 은, 자성층 (7) 의 하면 전체면에 형성되어 있다. 금속층 (8) 은, 두께 방향으로 투영시켰을 때에, 베이스 수지 기판 (4) 의 배선 형성 영역 (9) 및 단자 형성 영역 (10) 과 중복되도록 형성되어 있다. 바꾸어 말하면, 금속층 (8) 은, 평면에서 볼 때, 베이스 수지 기판 (4) 과 동일 형상이 되도록 형성되어 있다.The metal layer 8 is disposed on one side (lower side) in the thickness direction of the magnetic layer 7. More specifically, the metal layer 8 is formed so as to cover the lower surface of the magnetic layer 7 in the entire region of the wiring formation region 9 and the terminal formation region 10. The metal layer 8 is formed on the entire lower surface of the magnetic layer 7. The metal layer 8 is formed so as to overlap the wiring formation region 9 and the terminal formation region 10 of the base resin substrate 4 when projected in the thickness direction. In other words, the metal layer 8 is formed so as to have the same shape as that of the base resin substrate 4 in plan view.

금속층 (8) 은, 예를 들어, 스테인리스, 42 얼로이, 알루미늄, 구리-베릴륨, 인청 구리 등의 금속 재료로 형성되어 있다. 금속층 (8) 의 두께는, 예를 들어 10 ㎛ 이상, 바람직하게는 30 ㎛ 이상이며, 또 예를 들어 100 ㎛ 이하, 바람직하게는 50 ㎛ 이하이다.The metal layer 8 is made of a metal material such as stainless steel, 42 alloy, aluminum, copper-beryllium, phosphorous copper or the like. The thickness of the metal layer 8 is, for example, 10 占 퐉 or more, preferably 30 占 퐉 or more, for example, 100 占 퐉 or less, and preferably 50 占 퐉 or less.

집적 회로 (3) 는, 제 1 루프 코일 (11) 및 제 2 루프 코일 (13) 에 대해 급전 및 신호 송출을 실시하고, 제 1 루프 코일 (11) 및 제 2 루프 코일 (13) 로부터의 신호를 처리하는 제어 회로이다. 집적 회로 (3) 는, 평면에서 볼 때 대략 사각형상으로 형성되고, 도시되지 않은 단자, 반도체층, 및 가요성의 절연층을 구비하고 있다. 한편, 집적 회로 (3) 는, 유리 에폭시 등의 재료로 형성되는 강성의 리지드 기판을 구비하고 있지 않다.The integrated circuit 3 performs power feeding and signal transmission to the first loop coil 11 and the second loop coil 13 so that the signals from the first loop coil 11 and the second loop coil 13 As shown in Fig. The integrated circuit 3 is formed in a substantially rectangular shape in plan view, and includes terminals (not shown), a semiconductor layer, and a flexible insulating layer. On the other hand, the integrated circuit 3 does not have a rigid rigid substrate formed of a material such as glass epoxy.

집적 회로 (3) 는, 단자 형성 영역 (10) 에 탑재되어 있다. 보다 구체적으로는, 집적 회로 (3) 는, 집적 회로 (3) 의 하면에 형성되는 단자 (집적 회로 단자, 도시 생략) 와, 제 1 단자 (12) 및 제 2 단자 (14) 의 상면이 접촉하도록 단자 형성 영역 (10) 에 배치되어 있다. 집적 회로 (3) 의 전후 방향 길이 및 좌우 방향 길이의 각각은, 단자 형성 영역 (10) 의 전후 방향 길이 및 좌우 방향 길이의 각각보다 짧아지도록 구성되어 있고, 집적 회로 (3) 는, 단자 형성 영역 (10) 의 전후 방향의 거의 중앙 및 좌우 방향의 거의 중앙에 배치되어 있다.The integrated circuit 3 is mounted in the terminal formation region 10. [ More specifically, the integrated circuit 3 is connected to the terminals (integrated circuit terminals, not shown) formed on the lower surface of the integrated circuit 3 and the upper surfaces of the first terminal 12 and the second terminal 14 In the terminal forming region 10, as shown in Fig. The longitudinal direction length and the lateral length of the integrated circuit 3 are each made shorter than the longitudinal length and lateral length of the terminal forming region 10, Rear direction of the vehicle body 10 and substantially at the center of the front and rear direction.

다음으로, 센서 기판 (1) 의 제조 방법에 대해 도 3A ∼ 도 3F 및 도 4G ∼ 도 4J 를 참조하여 설명한다.Next, a manufacturing method of the sensor substrate 1 will be described with reference to Figs. 3A to 3F and Figs. 4G to 4J.

먼저, 이 방법에서는, 도 3A 에 나타내는 바와 같이, 베이스 수지 기판 (4) 을 준비한다. 베이스 수지 기판 (4) 은, 배선 형성 영역 (9) 및 단자 형성 영역 (10) 이 획정 (畵定) 되도록 외형 가공되어 있다.First, in this method, as shown in Fig. 3A, a base resin substrate 4 is prepared. The base resin substrate 4 is contoured so that the wiring formation region 9 and the terminal formation region 10 are defined.

이어서, 도 3B 에 나타내는 바와 같이, 베이스 수지 기판 (4) 의 하면에 도체 패턴 (5) 중 하면측의 패턴 (하면측 도체 패턴) 을 형성한다. 보다 구체적으로는, 베이스 수지 기판 (4) 의 하면에 제 1 장배선 (15), 제 2 단배선 (21), 제 1 접속 배선 (18) 및 제 2 접속 배선 (23) 을 형성한다.Subsequently, as shown in Fig. 3B, a lower side pattern (lower side conductor pattern) of the conductor pattern 5 is formed on the lower surface of the base resin substrate 4. [ More specifically, the first wiring 15, the second wiring 21, the first connection wiring 18 and the second connection wiring 23 are formed on the lower surface of the base resin substrate 4.

도체 패턴 (5) 은, 예를 들어, 애디티브법, 서브트랙티브법 등의 공지된 패터닝법, 바람직하게는 애디티브법에 의해, 상기의 도체 패턴을 상기한 패턴으로서 형성한다.The conductor pattern 5 is formed as a pattern as described above by a well-known patterning method such as the additive method or the subtractive method, preferably the additive method.

애디티브법에서는, 먼저, 베이스 수지 기판 (4) 의 하면에 도체 박막 (종막 (種膜)) 을 형성한다. 도체 박막은, 스퍼터링, 바람직하게는 크롬 스퍼터링 및 구리 스퍼터링에 의해, 크롬 박막과 구리 박막을 순차 적층한다.In the additive method, first, a conductor thin film (seed film) is formed on the lower surface of the base resin substrate 4. The conductor thin film is formed by successively depositing a chromium thin film and a copper thin film by sputtering, preferably chromium sputtering and copper sputtering.

이어서, 이 도체 박막의 하면에, 하면측 도체 패턴의 패턴과 역패턴으로 도금 레지스트를 형성한 후, 도금 레지스트로부터 노출되는 도체 박막의 하면에, 전해 도금에 의해, 하면측 도체 패턴을 형성한다. 그 후, 도금 레지스트 및 그 도금 레지스트가 적층되어 있던 부분의 도체 박막을 제거한다.Subsequently, a plating resist is formed on the lower surface of the conductor thin film in a pattern reverse to the pattern of the lower side conductor pattern, and then a lower side conductor pattern is formed on the lower surface of the conductor thin film exposed from the plating resist by electrolytic plating. Thereafter, the plating resist film and the conductor thin film in the portion where the plating resist is laminated are removed.

이어서, 도 3C 에 나타내는 바와 같이, 베이스 수지 기판 (4) 에 스루홀을 형성한다. 즉, 베이스 수지 기판 (4) 에, 제 1 단자용 스루홀 (19) 과, 제 2 단자용 스루홀 (24) 과, 제 1 루프 코일용 스루홀 (27) 과, 제 2 루프 코일용 스루홀 (도시 생략) 을 형성한다.Then, as shown in Fig. 3C, a through hole is formed in the base resin substrate 4. Then, as shown in Fig. That is, the first terminal through-hole 19, the second terminal through-hole 24, the first loop coil through-hole 27, the second loop coil through- Thereby forming a hole (not shown).

스루홀의 형성은, 예를 들어, 에칭에 의해 실시할 수 있다. 에칭으로는, 에칭액, 레이저 등의 공지된 에칭 방법을 들 수 있다.The formation of the through hole can be carried out, for example, by etching. The etching may be a known etching method such as an etching solution or a laser.

이어서, 도 3D 에 나타내는 바와 같이, 스루홀에 도통부를 충전시킴과 함께, 베이스 수지 기판 (4) 의 상면에 도체 패턴 (5) 중 상면측의 도체 패턴 (상면측 도체 패턴) 을 형성한다. 보다 구체적으로는, 제 1 단자용 스루홀 (19), 제 2 단자용 스루홀 (24), 제 1 루프 코일용 스루홀 (27) 및 제 2 루프 코일용 스루홀의 각각에 도통부 (제 1 도통부 (17), 제 2 도통부 (22), 제 1 루프 코일용 도통부 (28) 및 제 2 루프 코일용 도통부 (도시 생략)) 의 각각을 충전시킴과 함께, 베이스 수지 기판 (4) 의 상면에 제 1 단배선 (16), 제 2 장배선 (20), 제 1 단자 (12) 및 제 2 단자 (14) 를 형성한다.Next, as shown in Fig. 3D, a conductor portion (upper surface side conductor pattern) on the upper surface side of the conductor pattern 5 is formed on the upper surface of the base resin substrate 4 while charging the conductive portion in the through hole. More specifically, each of the through holes for the first terminal 19, the second terminal through hole 24, the first loop coil through hole 27 and the second loop coil through hole (Not shown) for the first loop coil and the conductive portion 17, the second conductive portion 22, the first loop coil conductive portion 28 and the second loop coil conductive portion (not shown) The first end wiring 16, the second long wiring 20, the first terminal 12, and the second terminal 14 are formed on the upper surface of the first wiring 16,

도통부의 충전 및 상면측 도체 패턴의 형성은, 도 3B 에 있어서의 패턴의 형성과 동일한 방법으로 실시한다.The filling of the conduction portion and the formation of the upper surface side conductor pattern are carried out in the same manner as the formation of the pattern in Fig. 3B.

이어서, 도 3E 에 나타내는 바와 같이, 배선 형성 영역 (9) 에 있어서의 베이스 수지 기판 (4) 의 상면에 접착제층 (25) 을 형성한다. 보다 구체적으로는, 제 1 단배선 (16) 및 제 2 장배선 (20) 을 피복하도록 접착제층 (25) 을 형성한다.3E, an adhesive layer 25 is formed on the upper surface of the base resin substrate 4 in the wiring formation region 9. Then, as shown in Fig. More specifically, the adhesive layer 25 is formed so as to cover the first end wiring 16 and the second long wiring 20.

접착제층 (25) 은, 예를 들어, 공지된 접착제를, 베이스 수지 기판 (4) 의 상면에, 예를 들어, 롤 코트법, 그라비아 코트법, 스핀 코트법, 바 코트법 등 공지된 도포 방법에 의해 균일하게 도포함으로써 형성된다.The adhesive layer 25 may be formed on the base resin substrate 4 by a known coating method such as a roll coating method, a gravure coating method, a spin coating method or a bar coating method, for example, As shown in Fig.

이어서, 도 3F 에 나타내는 바와 같이, 접착제층 (25) 의 상면에 커버층 (6) 을 배치한다. 보다 구체적으로는, 접착제층 (25) 의 상면 및 측면을 피복하도록 커버층 (6) 을 직접 적층한다.Subsequently, as shown in FIG. 3F, the cover layer 6 is disposed on the upper surface of the adhesive layer 25. More specifically, the cover layer 6 is directly laminated so as to cover the upper surface and the side surface of the adhesive layer 25.

이어서, 도 4G 에 나타내는 바와 같이, 배선 형성 영역 (9) 및 단자 형성 영역 (10) 에 있어서의 베이스 수지 기판 (4) 의 하면에 제 2 절연층 (26) 을 형성한다. 보다 구체적으로는, 베이스 수지 기판 (4) 하면의 제 1 장배선 (15), 제 2 단배선 (21) (도 1 참조), 제 1 접속 배선 (18) 및 제 2 접속 배선 (23) 을 피복하도록 제 2 절연층 (26) 을 형성한다.4G, the second insulating layer 26 is formed on the lower surface of the base resin substrate 4 in the wiring formation region 9 and the terminal formation region 10. Then, as shown in Fig. More specifically, the first wiring 15, the second wiring 21 (see Fig. 1), the first connecting wiring 18 and the second connecting wiring 23 on the bottom surface of the base resin substrate 4 The second insulating layer 26 is formed.

제 2 절연층 (26) 은, 상기 수지 성분을 함유하는 조성물을 용매에 용해 또는 분산시킨 조성물 용액을 조제하고, 그 조성물 용액을 베이스 수지 기판 (4) 의 하면에, 예를 들어, 롤 코트법, 그라비아 코트법, 스핀 코트법, 바 코트법 등 공지된 도포 방법에 의해 균일하게 도포 및 건조시킴으로써, 제 2 절연층 (26) 을 형성한다. 또한, 수지 성분이 열경화성 수지 성분인 경우는, 반경화 (B 스테이지) 상태의 제 2 절연층 (26) 이 형성된다.The second insulating layer 26 is prepared by preparing a composition solution in which the composition containing the resin component is dissolved or dispersed in a solvent and applying the composition solution onto the lower surface of the base resin substrate 4 by, , A gravure coating method, a spin coating method, a bar coating method, and the like, and then the second insulating layer 26 is formed. When the resin component is a thermosetting resin component, the second insulating layer 26 in a semi-cured (B-stage) state is formed.

이어서, 도 4H 에 나타내는 바와 같이, 제 2 절연층 (26) 의 하면에 자성층 (7) 을 배치한다. 보다 구체적으로는, 제 2 절연층 (26) 의 하면 전체면을 피복하도록 자성층 (7) 을 직접 적층한다.Then, as shown in Fig. 4H, the magnetic layer 7 is disposed on the lower surface of the second insulating layer 26. Next, as shown in Fig. More specifically, the magnetic layer 7 is directly laminated so as to cover the entire lower surface of the second insulating layer 26. [

또한, 제 2 절연층 (26) 의 수지 성분이 열경화성 수지 성분인 경우는, 자성층 (7) 이 적층된 반경화 상태의 제 2 절연층 (26) 을 가열함으로써, 경화 (C 스테이지) 상태의 제 2 절연층 (26) 을 형성하고, 자성층 (7) 을 베이스 수지 기판 (4) 의 하측에 확실하게 고정시킨다.In the case where the resin component of the second insulating layer 26 is a thermosetting resin component, the second insulating layer 26 in a semi-cured state in which the magnetic layer 7 is laminated is heated to form a cured (C-stage) 2 insulating layer 26 is formed and the magnetic layer 7 is securely fixed to the lower side of the base resin substrate 4. [

또, 자성층 (7) 의 수지 성분이 열경화성 수지 성분인 경우는, 경화 상태인 자성층 (7) 을 제 2 절연층 (26) 에 적층시켜도 되고, 반경화 상태인 자성층 (7) 을 제 2 절연층 (26) 에 적층시켜도 된다. 반경화 상태의 자성층 (7) 을 제 2 절연층 (26) 에 적층시키는 경우에는, 적층 후에, 예를 들어, 반경화 상태의 자성층 (7) 을 반경화 상태의 제 2 절연층 (26) 과 함께 가열하고, 자성층 (7) 및 제 2 절연층 (26) 을 경화 상태로 한다.When the resin component of the magnetic layer 7 is a thermosetting resin component, the cured magnetic layer 7 may be laminated on the second insulating layer 26 and the semi-cured magnetic layer 7 may be laminated on the second insulating layer 26. [ (26). When the semi-cured magnetic layer 7 is laminated on the second insulating layer 26, for example, the semi-cured magnetic layer 7 is laminated to the semi-cured second insulating layer 26 And the magnetic layer 7 and the second insulating layer 26 are cured.

이어서, 도 4I 에 나타내는 바와 같이, 자성층 (7) 의 하면에 금속층 (8) 을 배치한다. 보다 구체적으로는, 자성층 (7) 의 하면 전체면을 피복하도록 금속층 (8) 을 직접 적층한다.Then, as shown in Fig. 4I, the metal layer 8 is disposed on the lower surface of the magnetic layer 7. [ More specifically, the metal layer 8 is directly laminated so as to cover the entire lower surface of the magnetic layer 7.

이로써, 집적 회로 (3) 이 탑재되기 전의 센서 기판 (1) 을 얻는다.Thereby, the sensor substrate 1 before the integrated circuit 3 is mounted is obtained.

그 후, 도 4J 에 나타내는 바와 같이, 집적 회로 (3) 를 단자 형성 영역 (10) 에 탑재한다. 보다 구체적으로는, 집적 회로 (3) 의 단자 (도시 생략) 를 제 1 단자 (12) 및 제 2 단자 (14) 에 접촉시키고, 고정시킨다. 이로써, 집적 회로 (3) 가 제 1 단자 (12) 및 제 2 단자 (14) 와 전기적으로 접속된다.After that, as shown in Fig. 4J, the integrated circuit 3 is mounted in the terminal formation region 10. More specifically, a terminal (not shown) of the integrated circuit 3 is brought into contact with and fixed to the first terminal 12 and the second terminal 14. As a result, the integrated circuit 3 is electrically connected to the first terminal 12 and the second terminal 14.

이 센서 기판 (1) 은, 예를 들어, 위치 검출 장치용의 센서 기판으로서 바람직하게 사용할 수 있다. 위치 검출 장치의 용도로는, 예를 들어, 스마트폰, 태블릿형 PC 등의 휴대형 단말, 예를 들어, 디지타이저 등을 들 수 있다.The sensor substrate 1 can be preferably used as a sensor substrate for a position detecting device, for example. Examples of the use of the position detecting device include a portable terminal such as a smart phone or a tablet PC, for example, a digitizer.

그리고, 이 센서 기판 (1) 에서는, 베이스 수지 기판 (4), 및 집적 회로 (3) 에 전기적으로 접속되기 위한 도체 패턴 (5) 을 갖는 배선 회로 기판 (2) 을 구비하고 있고, 베이스 수지 기판 (4) 이 배선 형성 영역 (9) 과 단자 형성 영역 (10) 을 가지고 있다. 또, 도체 패턴 (5) 은, 배선 형성 영역 (9) 에 있어서 베이스 수지 기판 (4) 의 하면에 형성되어, 전후 방향으로 연장되는 제 1 장배선 (15) 과, 배선 형성 영역 (9) 에 있어서 베이스 수지 기판 (4) 의 상면에 형성되어, 좌우 방향으로 연장되고, 두께 방향으로 투영시켰을 때에 제 1 장배선 (15) 과 교차하는 제 2 장배선 (20) 을 구비하고 있다. 또, 단자 형성 영역 (10) 에 형성되어, 제 1 장배선 (15) 및 집적 회로 (3) 에 전기적으로 접속되는 제 1 단자 (12) 와, 단자 형성 영역 (10) 에 형성되어, 제 2 장배선 (20) 및 집적 회로 (3) 에 전기적으로 접속되는 제 2 단자 (14) 를 구비하고 있다.The sensor substrate 1 is provided with a base resin substrate 4 and a wiring circuit substrate 2 having a conductor pattern 5 to be electrically connected to the integrated circuit 3, (4) has a wiring formation region (9) and a terminal formation region (10). The conductor pattern 5 is formed on the lower surface of the base resin substrate 4 in the wiring formation region 9 and has a first long wiring 15 extending in the front and back direction and a second long wiring 15 extending in the wiring formation region 9 , And a second long wiring (20) formed on the upper surface of the base resin substrate (4), extending in the left and right direction, and intersecting the first long wiring (15) when projected in the thickness direction. The first terminal 12 formed in the terminal formation region 10 and electrically connected to the first wiring 15 and the integrated circuit 3 and the second terminal 12 formed in the terminal formation region 10, And a second terminal 14 electrically connected to the long wiring 20 and the integrated circuit 3. [

이 센서 기판 (1) 에서는, 제 1 장배선 (15) 및 제 2 장배선 (20) 이 배선 형성 영역 (9) 에 형성되어, 제 1 장배선 (15) 및 집적 회로 (3) 에 전기적으로 접속되는 제 1 단자 (12), 그리고 제 2 장배선 (20) 및 집적 회로 (3) 에 전기적으로 접속되는 제 2 단자 (14) 가, 베이스 수지 기판 (4) 의 단자 형성 영역 (10) 에 형성되어 있다. 그 때문에, 플랫 케이블 및 집적 회로 (3) 를 형성하기 위한 리지드 기판이 불필요해져, 소형화를 도모할 수 있다. 특히, 배선 형성 영역 (9) 의 주위에 있는 단자 형성 영역 (10) 을 소형화할 수 있다. 그 때문에, 개구부와 개구부를 형성하는 프레임을 구비하는 위치 검출 장치용 케이싱에, 배선 형성 영역 (9) 이 개구부로부터 노출시켜 단자 형성 영역 (10) 이 프레임에 피복되도록 센서 기판 (1) 을 수용할 때에, 프레임의 면적을 작게 할 수 있고, 프레임의 폭을 좁게 할 수 있다.In this sensor substrate 1, the first wiring 15 and the second wiring 20 are formed in the wiring formation area 9 and electrically connected to the first wiring 15 and the integrated circuit 3 The first terminal 12 to be connected and the second terminal 14 to be electrically connected to the second wiring 20 and the integrated circuit 3 are connected to the terminal forming region 10 of the base resin substrate 4 Respectively. Therefore, the rigid substrate for forming the flat cable and the integrated circuit 3 becomes unnecessary, and miniaturization can be achieved. In particular, the terminal formation region 10 around the wiring formation region 9 can be downsized. Therefore, the sensor substrate 1 is accommodated in the position detecting device casing having the opening and the opening portion so that the wiring forming region 9 is exposed from the opening portion so that the terminal forming region 10 is covered with the frame The area of the frame can be reduced and the width of the frame can be narrowed.

또, 배선 회로 기판 (2) 에 집적 회로 (3) 를 탑재할 때에, 플랫 케이블 및 리지드 기판 등의 접속 부재를 필요로 하지 않는다. 또한, 단자 형성 영역 (10) 을 센서 기판 (1) 의 하면에 되접어 꺾을 필요가 없는, 즉, 단자 형성 영역 (10) 을, 배선 형성 영역 (9) 과 두께 방향으로 중복되도록 센서 기판 (1) 을 작게 접을 필요가 없다. 따라서, 센서 기판 (1) 의 박막화, 나아가서는, 센서 기판 (1) 을 구비하는 위치 검출 장치의 박막화를 도모할 수 있다.Further, when mounting the integrated circuit 3 on the wiring circuit substrate 2, a connecting member such as a flat cable and a rigid substrate is not required. The terminal formation region 10 is not required to be folded back on the lower surface of the sensor substrate 1, that is, the terminal formation region 10 is formed to overlap with the wiring formation region 9 in the thickness direction. ) Need not be folded small. Therefore, the thickness of the sensor substrate 1 can be made thinner, and further, the thickness of the position detecting device including the sensor substrate 1 can be reduced.

또, 이 센서 기판 (1) 에서는, 배선 회로 기판 (2) 은, 베이스 수지 기판 (4) 의 하면에 배치되는 자성층 (7) 을 추가로 구비하고 있다.In the sensor substrate 1, the wiring circuit substrate 2 further includes a magnetic layer 7 disposed on the lower surface of the base resin substrate 4. [

그 때문에, 이 센서 기판에서는, 자성층 (7) 에 의해, 배선 회로 기판 (2) 의 제 1 장배선 (15) 및 제 2 장배선 (20) 에 발생하는 자속을 자성층 (7) 내부에 수렴하고, 제 1 장배선 (15) 및 제 2 장배선 (20) 에 의한 센싱을 효율적으로 실시할 수 있다.Therefore, in the sensor substrate, the magnetic layer 7 converges the magnetic flux generated in the first wiring 15 and the second wiring 20 of the wiring circuit substrate 2 into the magnetic layer 7 , The first wiring (15) and the second wiring (20) can be efficiently performed.

또, 이 센서 기판 (1) 에서는, 배선 회로 기판 (2) 은, 자성층 (7) 의 하면에 배치되는 금속층 (8) 을 추가로 구비하고 있다.In the sensor substrate 1, the wiring circuit substrate 2 further includes a metal layer 8 disposed on the lower surface of the magnetic layer 7. [

그 때문에, 이 센서 기판 (1) 에서는, 금속층 (8) 에 의해, 자성층 (7) 으로부터 미소하게 누출되어 버린 자속을 소실시킬 수 있어, 위치 검출의 장치를 높일 수 있다.Therefore, in the sensor substrate 1, the metal layer 8 can eliminate the magnetic flux leaking from the magnetic layer 7 to a small extent, and the device for detecting the position can be increased.

또, 이 센서 기판 (1) 에서는, 배선 회로 기판 (2) 은, 베이스 수지 기판 (4) 과 자성층 (7) 사이에 배치되는 제 2 절연층 (26) 을 추가로 구비한다.In the sensor substrate 1, the wiring circuit substrate 2 further includes a second insulating layer 26 disposed between the base resin substrate 4 and the magnetic layer 7.

자성층 (7) 을 베이스 수지 기판 (4) 및 제 1 장배선 (15) 의 하면에 확실하게 고정시키는 관점에서, 접착제층을, 베이스 수지 기판 (4) 과 자성층 (7) 사이에 배치하는 형태가 생각된다. 이 형태에서는, 자성층 (7) 을 베이스 수지 기판 (4) 및 제 1 장배선 (15) 의 하면에 직접 배치하는 것에 의한 제 1 장배선 (15) 의 단락이 발생할 우려가 있다. 또, 이 단락을 개선하기 위해, 커버층 및 그 양면에 부착되는 접착제층으로 이루어지는 접착 커버층을, 베이스 수지 기판 (4) 과 자성층 (7) 사이에 배치하는 형태가 생각된다. 이 형태에서는, 2 층의 접착제층을 필요로 하고, 센서 기판 (1) 의 두께가 증대된다. 이에 대해, 베이스 수지 기판 (4) 과 자성층 (7) 사이에 배치되는 제 2 절연층 (26) 을 추가로 구비하는 실시형태에 의하면, 제 2 절연층 (26) 이, 베이스 수지 기판 (4) 및 자성층 (7) 에 직접 접촉하고, 그것들을 고정시키고 있다. 그 때문에, 제 1 장배선 (15) 의 단락을 방지하면서, 2 층의 접착제층을 필요로 하지 않고, 부재의 두께를 얇게 할 수 있다. 그 결과, 센서 기판 (1) 의 두께의 증대를 억제할 수 있다.The embodiment in which the adhesive layer is disposed between the base resin substrate 4 and the magnetic layer 7 is preferable from the viewpoint of securely fixing the magnetic layer 7 to the lower surface of the base resin substrate 4 and the first wiring 15 I think. In this configuration, there is a risk that shorting of the first wiring 15 due to direct placement of the magnetic layer 7 on the lower surface of the base resin substrate 4 and the first wiring 15 may occur. In order to overcome this shortcoming, a configuration in which an adhesive cover layer composed of a cover layer and an adhesive layer adhered to both surfaces thereof is disposed between the base resin substrate 4 and the magnetic layer 7 is conceivable. In this embodiment, a two-layer adhesive layer is required, and the thickness of the sensor substrate 1 is increased. On the other hand, according to the embodiment further comprising the second insulating layer 26 disposed between the base resin substrate 4 and the magnetic layer 7, the second insulating layer 26 is formed on the base resin substrate 4, And the magnetic layer 7, and fix them. Therefore, it is possible to reduce the thickness of the member without requiring a double-layered adhesive layer while preventing short-circuiting of the first wiring 15. As a result, increase in the thickness of the sensor substrate 1 can be suppressed.

또, 도 2 의 실시형태에서는, 단자 형성 영역 (10) 은, 평면에서 볼 때 대략 사각형상으로 형성되고, 배선 형성 영역 (9) 의 전단부의 좌우 방향 중앙부에 배치되어 있지만, 예를 들어, 도 5 에 나타내는 바와 같이, 평면에서 볼 때 대략 L 자 형상으로 형성하고, 배선 형성 영역 (9) 의 전단부 및 좌단부에 배치할 수도 있다.In the embodiment of Fig. 2, the terminal formation region 10 is formed in a substantially rectangular shape in a plan view and is disposed at the center of the front end portion of the wiring formation region 9 in the right and left direction. However, 5, it may be formed in a substantially L shape in plan view, and may be disposed at the front end portion and the left end portion of the wiring formation region 9.

도 5 의 실시형태에서는, 배선 형성 영역 (9) 및 단자 형성 영역 (10) 으로 이루어지는 베이스 수지 기판 (4) 은, 평면에서 볼 때, 볼록부를 갖지 않는 대략 사각형상으로 형성되어 있다. 또, 집적 회로 (3) 는, 평면에서 볼 때, 대략 L 자 형상으로 형성되어 있다. 제 1 단자 (12) 는, 두께 방향으로 투영시켰을 때에 집적 회로 (3) 의 우측의 후단부와 중복되도록 단자 형성 영역 (10) 에 있어서의 베이스 수지 기판 (4) 의 상면에 형성되어 있고, 제 2 단자 (14) 는, 두께 방향으로 투영시켰을 때에 집적 회로 (3) 의 하측의 우단부와 중복되도록 단자 형성 영역 (10) 에 있어서의 베이스 수지 기판 (4) 의 상면에 형성되어 있다.In the embodiment of Fig. 5, the base resin substrate 4, which is composed of the wiring formation region 9 and the terminal formation region 10, is formed in a substantially rectangular shape having no convex portion when seen from the plane. In addition, the integrated circuit 3 is formed in a substantially L shape when viewed in plan. The first terminal 12 is formed on the upper surface of the base resin substrate 4 in the terminal formation region 10 so as to overlap with the rear end of the right side of the integrated circuit 3 when projected in the thickness direction, The two terminals 14 are formed on the upper surface of the base resin substrate 4 in the terminal formation region 10 so as to overlap the lower right end portion of the integrated circuit 3 when projected in the thickness direction.

바람직하게는 도 1 의 실시형태와 같이, 단자 형성 영역 (10) 은, 평면에서 볼 때 대략 사각형상으로 형성되고, 배선 형성 영역 (9) 의 전단부의 좌우 방향 중앙부에 배치한다. 이 때문에, 센서 기판을 수용하는 케이싱의 프레임을 보다 한층 소형화할 수 있다.Preferably, as in the embodiment of Fig. 1, the terminal formation region 10 is formed in a substantially rectangular shape in plan view, and is disposed at the center of the front end portion of the wiring formation region 9 in the right and left direction. Therefore, the frame of the casing for housing the sensor substrate can be further downsized.

또, 도 2 의 실시형태에서는, 베이스 수지 기판 (4) 의 하면에 금속층 (8) 이 배치되어 있는데, 예를 들어, 도시되지 않지만, 베이스 수지 기판 (4) 의 하면에 금속층 (8) 을 배치하지 않고, 자성층 (7) 을 노출시킬 수 있다.2, the metal layer 8 is disposed on the lower surface of the base resin substrate 4. For example, although not shown, the metal layer 8 is disposed on the lower surface of the base resin substrate 4 The magnetic layer 7 can be exposed.

또, 도 1 및 2 의 실시형태에서는, 커버층 (6) 이 상면으로부터 노출되어 있는데, 예를 들어, 도시되지 않지만, 커버층 (6) 의 상면에 화상 표시 장치를 배치할 수도 있다.1 and 2, the cover layer 6 is exposed from the upper surface. For example, although not shown, the image display device may be disposed on the upper surface of the cover layer 6. [

또한, 상기 발명은, 본 발명의 예시의 실시형태로서 제공했지만, 이것은 단순한 예시에 불과하며, 한정적으로 해석해서는 안된다. 당해 기술 분야의 당업자에 의해 분명한 본 발명의 변형예는, 이후에 기재하는 특허 청구의 범위에 포함되는 것이다.The above-mentioned invention is provided as an exemplary embodiment of the present invention, but this is merely an example, and should not be construed as limiting. Modifications of the invention that are apparent to those skilled in the art are intended to be within the scope of the following claims.

산업상 이용가능성Industrial availability

본 발명의 센서 기판은, 각종 공업 제품에 적용할 수 있고, 구체적으로는, 위치 검출 장치용의 센서 기판에 바람직하게 사용할 수 있다. 위치 검출 장치로는, 예를 들어, 스마트폰, 태블릿형 PC 등의 휴대형 단말, 예를 들어, 디지타이저 등을 들 수 있다.The sensor substrate of the present invention can be applied to various industrial products, and specifically, it can be preferably used for a sensor substrate for a position detecting device. Examples of the position detecting device include a portable terminal such as a smart phone or a tablet PC, for example, a digitizer.

1 : 센서 기판
2 : 배선 회로 기판
3 : 집적 회로
4 : 베이스 수지 기판
5 : 도체 패턴
7 : 자성층
8 : 금속층
9 : 배선 형성 영역
10 : 단자 형성 영역
12 : 제 1 단자
14 : 제 2 단자
15 : 제 1 장배선
20 : 제 2 장배선
1: Sensor substrate
2: Wiring circuit board
3: Integrated circuit
4: base resin substrate
5: Conductor pattern
7:
8: metal layer
9: wiring formation area
10: Terminal forming area
12: First terminal
14: second terminal
15: Chapter 1 Wiring
20: Chapter 2 Wiring

Claims (4)

베이스 절연층, 및 집적 회로에 전기적으로 접속되기 위한 도체 패턴을 갖는 배선 회로 기판을 구비하고,
상기 베이스 절연층은, 배선 형성 영역과 단자 형성 영역을 가지고,
도체 패턴은,
상기 배선 형성 영역에 있어서 상기 베이스 절연층의 두께 방향 일방측에 형성되어, 제 1 방향으로 연장되는 제 1 배선과,
상기 배선 형성 영역에 있어서 상기 베이스 절연층의 두께 방향 타방측에 형성되어, 상기 제 1 방향과 교차하는 제 2 방향으로 연장되고, 상기 두께 방향으로 투영시켰을 때에 상기 제 1 배선과 교차하는 제 2 배선과,
상기 단자 형성 영역에 형성되어, 상기 제 1 배선, 및 상기 단자 형성 영역에 탑재되는 상기 집적 회로에 전기적으로 접속되는 제 1 단자와,
상기 단자 형성 영역에 형성되어, 상기 제 2 배선 및 상기 집적 회로에 전기적으로 접속되는 제 2 단자를 구비하는 것을 특징으로 하는, 센서 기판.
A base insulating layer, and a wiring circuit substrate having a conductor pattern to be electrically connected to the integrated circuit,
Wherein the base insulating layer has a wiring formation region and a terminal formation region,
In the conductor pattern,
A first wiring formed on one side in a thickness direction of the base insulating layer in the wiring formation region and extending in a first direction,
A second wiring formed on the other side in the thickness direction of the base insulating layer in the wiring formation region and extending in a second direction intersecting with the first direction and intersecting with the first wiring when projected in the thickness direction; and,
A first terminal formed in the terminal formation region and electrically connected to the first wiring and the integrated circuit mounted on the terminal formation region,
And a second terminal formed in the terminal formation region and electrically connected to the second wiring and the integrated circuit.
제 1 항에 있어서,
상기 배선 회로 기판은, 상기 베이스 절연층의 두께 방향 일방측에 배치되는 자성층을 추가로 구비하는 것을 특징으로 하는, 센서 기판.
The method according to claim 1,
Wherein the wiring circuit substrate further comprises a magnetic layer disposed on one side in the thickness direction of the base insulating layer.
제 2 항에 있어서,
상기 배선 회로 기판은, 상기 자성층의 두께 방향 일방측에 배치되는 금속층을 추가로 구비하는 것을 특징으로 하는, 센서 기판.
3. The method of claim 2,
Wherein the wiring circuit substrate further comprises a metal layer disposed on one side in the thickness direction of the magnetic layer.
제 3 항에 있어서,
상기 배선 회로 기판은, 상기 베이스 절연층과 상기 자성층 사이에 배치되는 절연층을 추가로 구비하는 것을 특징으로 하는, 센서 기판.
The method of claim 3,
Wherein the wiring circuit substrate further comprises an insulating layer disposed between the base insulating layer and the magnetic layer.
KR1020157031664A 2013-05-20 2014-04-11 Sensor substrate KR20160013015A (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013106264 2013-05-20
JPJP-P-2013-106264 2013-05-20
JPJP-P-2013-169793 2013-08-19
JP2013169793A JP2015005263A (en) 2013-05-20 2013-08-19 Sensor substrate
PCT/JP2014/060498 WO2014188812A1 (en) 2013-05-20 2014-04-11 Sensor substrate

Publications (1)

Publication Number Publication Date
KR20160013015A true KR20160013015A (en) 2016-02-03

Family

ID=51933378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031664A KR20160013015A (en) 2013-05-20 2014-04-11 Sensor substrate

Country Status (5)

Country Link
JP (1) JP2015005263A (en)
KR (1) KR20160013015A (en)
CN (1) CN105308544A (en)
TW (1) TW201445374A (en)
WO (1) WO2014188812A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533399B (en) 2015-04-17 2020-09-25 株式会社和冠 Electromagnetic induction type position detection sensor
JP5984281B1 (en) * 2015-04-17 2016-09-06 株式会社ワコム Electromagnetic induction type position detection sensor and method of manufacturing electromagnetic induction type position detection sensor
CN111886623B (en) * 2018-05-01 2024-05-07 株式会社村田制作所 Electronic device and fingerprint authentication device equipped with same
JP7102611B2 (en) * 2019-03-29 2022-07-19 富士フイルム株式会社 Radiation imaging device
CN112770478A (en) * 2019-11-04 2021-05-07 联想(新加坡)私人有限公司 Electronic substrate and method for manufacturing electronic substrate
US11747273B2 (en) * 2020-09-28 2023-09-05 Asahi Kasei Microdevices Corporation Gas sensor
WO2022256252A1 (en) * 2021-06-01 2022-12-08 Ticona Llc Magnetic polymer composition

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005165432A (en) 2003-11-28 2005-06-23 Wacom Co Ltd Sensing part of coordinate input device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720821Y2 (en) * 1989-03-07 1995-05-15 カシオ計算機株式会社 Key input device
US5218173A (en) * 1991-10-17 1993-06-08 Ibm Corporation Shielding materials for electromagnetic digitizers
JPH08221176A (en) * 1995-02-13 1996-08-30 Graphtec Corp Digitizer
JP4340832B2 (en) * 2001-05-10 2009-10-07 日立電線株式会社 Wiring board and manufacturing method thereof
JP5459795B2 (en) * 2011-06-06 2014-04-02 株式会社ワコム Electronics
KR20130010637A (en) * 2011-07-19 2013-01-29 삼성전기주식회사 Touch panel
KR101821820B1 (en) * 2011-11-09 2018-03-08 삼성전자주식회사 Multi-channel touch sensing apparatus
CN202422099U (en) * 2011-12-16 2012-09-05 汉王科技股份有限公司 Electromagnetic touch pad

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005165432A (en) 2003-11-28 2005-06-23 Wacom Co Ltd Sensing part of coordinate input device

Also Published As

Publication number Publication date
CN105308544A (en) 2016-02-03
JP2015005263A (en) 2015-01-08
WO2014188812A1 (en) 2014-11-27
TW201445374A (en) 2014-12-01

Similar Documents

Publication Publication Date Title
KR20160013015A (en) Sensor substrate
US11367552B2 (en) Inductor component
US20190082563A1 (en) Plate for magnetic shielding of an operational component in a portable electronic device
JP4812777B2 (en) Antenna built-in module, card type information device, and manufacturing method thereof
CN109671551A (en) Inductance component
EP3091483B1 (en) Wireless communication device, method for manufacturing same, and method for producing seal fitted with rfic element
JP2011029678A (en) Antenna element and method for manufacturing the same
JP2007299338A (en) Card type information device
US9837195B2 (en) Mounting structure of flexible inductor and electronic device
CN109216903B (en) Antenna module and electronic device comprising same
US10863616B1 (en) Circuit board including noise removing unit
KR20200019534A (en) Flexible connecting member and electronic device including the same
US9742051B2 (en) High-frequency signal transmission line and manufacturing method thereof
US10224604B2 (en) Antenna device and communication terminal device
JP2006262054A (en) Antenna module and portable information terminal provided with the same
US8884164B2 (en) Circuit board assembly with flexible printed circuit board and reinforcing plate
CN114340143A (en) Circuit board integrated inductor, preparation method thereof and electronic equipment
JP6384747B2 (en) Flexible printed wiring board for wireless communication devices
CN115812187A (en) Foldable display device and manufacturing method thereof
US10188000B2 (en) Component mounting board
JP7351440B2 (en) Substrate module, drive module and electronic equipment
JP6222752B2 (en) Conductive sheet mounting structure and electronic device
EP4142049A1 (en) Antenna apparatus and electronic device
CN108601215B (en) Rigid-flex board and terminal
WO2005089076A2 (en) Film type conductive sheet, method for manufacturing the same, and conductive tape using the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination