KR20160009098A - 발광 다이오드 및 그것을 제조하는 방법 - Google Patents

발광 다이오드 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR20160009098A
KR20160009098A KR1020160003271A KR20160003271A KR20160009098A KR 20160009098 A KR20160009098 A KR 20160009098A KR 1020160003271 A KR1020160003271 A KR 1020160003271A KR 20160003271 A KR20160003271 A KR 20160003271A KR 20160009098 A KR20160009098 A KR 20160009098A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
type semiconductor
conductivity type
current
Prior art date
Application number
KR1020160003271A
Other languages
English (en)
Other versions
KR101679395B1 (ko
Inventor
채종현
서대웅
노원영
장종민
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020160003271A priority Critical patent/KR101679395B1/ko
Publication of KR20160009098A publication Critical patent/KR20160009098A/ko
Application granted granted Critical
Publication of KR101679395B1 publication Critical patent/KR101679395B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시예들에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 메사 상에 위치하여 제2 도전형 반도체층에 오믹 콘택하는 반사 전극; 상기 메사 및 반사 전극 상에 위치함과 아울러, 상기 제1 도전형 반도체층에 오믹콘택하는 전류 분산층; 상기 메사 및 반사 전극과 상기 전류 분산층 사이에 배치되어 상기 전류 분산층을 상기 메사 및 반사 전극으로부터 절연시키는 하부 절연층; 및 상기 전류 분산층을 덮되, 상기 메사 영역 상부에서 상기 전류 분산층을 노출시키는 제1 개구부를 가지는 상부 절연층을 포함하고, 상기 전류 분산층의 일부는 상기 제1 도전형 반도체층의 일측 가장자리 근처에서 상기 제1 도전형 반도체층에 오믹 콘택한다.

Description

발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드에 관한 것으로, 특히 개선된 발광 효율을 갖는 플립칩 형의 발광 다이오드에 관한 것이다.
질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.
질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층 상에 N-전극 패드가 형성되고, 상기 P형 반도체층 상에 P-전극 패드가 형성된다. 상기 발광 다이오드는 상기 전극패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극 패드에서 상기 반도체층들을 거쳐 N-전극 패드로 흐른다.
한편, P-전극 패드에 의한 광 손실을 방지하고 방열 효율을 높이기 위해 플립칩 구조의 발광 다이오드가 사용되고 있으며, 대면적 플립칩 구조의 발광 다이오드에서 전류 분산을 돕기 위한 다양한 전극 구조가 제안되고 있다(US6,486,499 참조). 예컨대, P형 반도체층 상에 반사 전극을 형성하고, P형 반도체층과 활성층을 식각하여 노출된 N형 반도체층 상에 전류 분산을 위한 연장부들을 형성하고 있다.
P형 반도체층 상에 형성된 반사 전극은 활성층에서 생성된 광을 반사시켜 광 추출 효율을 향상시키며 또한 P형 반도체층 내의 전류 분산을 돕는다. 한편, N형 반도체층에 접속된 연장부들은 N형 반도체층 내의 전류 분산을 도와 넓은 활성 영역에서 고르게 광을 생성하도록 한다. 특히, 고출력을 위해 사용되는 약 1㎟ 이상의 대면적 발광 다이오드에 있어서, P형 반도체층 내의 전류분산과 함께 N형 반도체층 내의 전류 분산이 요구된다.
그러나 종래 기술은 선형의 연장부들을 사용함에 따라 연장부들의 저항이 커서 전류를 분산시키는데 한계가 있다. 나아가, 반사 전극이 P형 반도체층 상에 한정되어 위치하므로, 반사 전극에 의해 반사되지 못하고 패드들 및 연장부들에 의해 손실되는 광이 상당히 발생된다.
미국등록특허 US6,486,499호
본 발명이 해결하고자 하는 과제는, 전류 분산 성능을 개선한 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반사율을 높여 광 추출 효율을 개선할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 제조 공정이 복잡해지는 것을 방지하면서 전류 분산 성능을 개선할 수 있는 발광 다이오드 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 메사 상에 위치하여 제2 도전형 반도체층에 오믹 콘택하는 반사 전극; 상기 메사 및 반사 전극 상에 위치함과 아울러, 상기 제1 도전형 반도체층에 오믹콘택하는 전류 분산층; 상기 메사 및 반사 전극과 상기 전류 분산층 사이에 배치되어 상기 전류 분산층을 상기 메사 및 반사 전극으로부터 절연시키는 하부 절연층; 및 상기 전류 분산층을 덮되, 상기 메사 영역 상부에서 상기 전류 분산층을 노출시키는 제1 개구부를 가지는 상부 절연층을 포함하고, 상기 전류 분산층의 일부는 상기 제1 도전형 반도체층의 일측 가장자리 근처에서 상기 제1 도전형 반도체층에 오믹 콘택한다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 서로 이격되어 배치되고, 각각 활성층 및 제2 도전형 반도체층을 포함하는 복수의 메사들; 각각 상기 복수의 메사들 상에 위치하여 제2 도전형 반도체층에 오믹 콘택하는 반사 전극들; 및 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극들을 노출시키는 개구부들을 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 복수의 메사들로부터 절연된 전류 분산층을 포함한다.
상기 전류 분산층이 복수의 메사들 및 제1 도전형 반도체층을 덮기 때문에, 전류 분산층을 통해 전류 분산 성능이 향샹된다.
상기 제1 도전형 반도체층은 연속적이다. 나아가, 상기 복수의 메사들은 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 갖고, 상기 전류 분산층의 개구부들은 상기 복수의 메사들의 동일 단부측에 치우쳐 위치할 수 있다. 따라서, 전류 분산층의 개구부들에 노출된 반사 전극들을 연결하는 패드를 용이하게 형성할 수 있다.
상기 전류 분산층은 Al과 같은 반사 금속을 포함할 수 있다. 이에 따라, 반사 전극들에 의한 광 반사에 더하여, 전류 분산층에 의한 광 반사를 얻을 수 있으며, 따라서, 복수의 메사들 측벽 및 제1 도전형 반도체층을 통해 진행하는 광을 반사시킬 수 있다.
한편, 상기 반사 전극들은 각각 반사 금속층과 장벽 금속층을 포함할 수 있다. 나아가, 상기 장벽 금속층이 상기 반사 금속층의 상면 및 측면을 덮을 수 있다. 이에 따라, 반사 금속층이 외부에 노출되는 것을 방지할 수 있어 반사 금속층의 열화를 방지할 수 있다.
상기 발광 다이오드는, 상기 전류분산층의 적어도 일부를 덮되, 상기 반사 전극들을 노출시키는 개구부들을 갖는 상부 절연층; 및 상기 상부 절연층 상에 위치하고 상기 상부 절연층의 개구부들을 통해 노출된 반사 전극들에 접속하는 제2 패드를 더 포함할 수 있으며, 나아가, 상기 전류 분산층에 접속하는 제1 패드를 더 포함할 수 있다. 상기 제1 패드 및 제2 패드는 동일한 형상 및 크기로 형성될 수 있으며, 따라서 플립칩 본딩을 용이하게 수행할 수 있다.
또한, 상기 발광 다이오드는, 상기 복수의 메사들과 상기 전류 분산층 사이에 위치하여 상기 전류 분산층을 상기 복수의 메사들로부터 절연시키는 하부 절연층을 더 포함할 수 있다. 상기 하부 절연층은 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극들을 노출시키는 개구부들을 가질 수 있다.
나아가, 상기 전류 분산층의 개구부들은 각각 상기 하부 절연층의 개구부들이 모두 노출되도록 상기 하부 절연층의 개구부들보다 더 넓은 폭을 가질 수 있다. 즉, 상기 전류 분산층의 개구부들의 측벽은 상기 하부 절연층 상에 위치한다. 이에 더하여, 상기 발광 다이오드는, 상기 전류분산층의 적어도 일부를 덮고, 상기 반사 전극들을 노출시키는 개구부들을 갖는 상부 절연층을 더 포함할 수 있다. 상기 상부 절연층은 상기 전류 분산층의 개구부들의 측벽들을 덮을 수 있다.
상기 하부 절연층은 반사성 유전층, 예컨대 분포 브래그 반사기(DBR)일 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드는, 상기 전류분산층을 덮되, 상기 반사 전극들을 노출시키는 개구부들 및 상기 전류 분산층을 노출시키는 개구부를 갖는 상부 절연층; 상기 상부 절연층의 개구부를 통해 노출된 상기 전류 분산층에 접속하는 제1 패드; 및 상기 상부 절연층의 개구부를 통해 노출된 상기 반사 전극들에 접속하는 적어도 하나의 제2 패드를 더 포함할 수 있다.
또한, 상기 제1 패드 및 상기 제2 패드를 둘러싸는 지지부를 더 포함할 수 있으며, 상기 지지부는 상기 제1 패드 및 제2 패드로부터 절연될 수 있다. 상기 지지부에 의해 에피층들을 지지할 수 있으며, 따라서 성장기판을 얇게(thinning) 하거나 분리할 때 에피층들에 크랙이 발생하는 것을 방지할 수 있다.
상기 지지부는 상기 제1 패드 및 제2 패드와 동일한 금속재료로 형성될 수 있다. 또한, 상기 제1 패드는 및 상기 제2 패드는 각각 하나씩 형성될 수도 있으며, 각각 복수개일 수도 있다.
상기 지지부는 상기 제1 패드 및 제2 패드 전체를 둘러싸는 외부 프레임과, 상기 제1 패드 및 제2 패드 사이의 영역에 위치하는 내부 연결부를 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 제1 패드 및 제2 패드 중 어느 하나의 패드는 다른 하나의 패드를 둘러쌀 수 있다. 다른 하나의 패드를 둘러싸는 하나의 패드가 지지부의 기능을 함께 수행한다.
한편, 상기 발광 다이오드는 상기 메사들에 대향하여 상기 제1 도전형 반도체층 측에 위치하는 파장변환층을 더 포함할 수 있으며, 상기 파장변환층은 시트 형상 또는 렌즈 형상을 가질 수 있다. 또한, 상기 파장변환층 상에 또는 상기 파장변환층과 상기 제1 도전형 반도체층 사이에 투명 수지가 위치할 수 있다.
나아가, 상기 파장변환층과 상기 제1 도전형 반도체층 사이에 성장 기판이 위치할 수 있으나, 성장 기판이 제거되고 상기 파장변환층은 제1 도전형 반도체층 상에 형성될 수 있다.
본 발명에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고, 상기 제2 도전형 반도체층 및 활성층을 패터닝하여 상기 제1 도전형 반도체층 상에 복수의 메사들을 형성함과 아울러 상기 복수의 메사들 상에 각각 오믹 콘택하는 반사 전극들을 형성하고, 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극들을 노출시키는 개구부들을 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 복수의 메사들로부터 절연된 전류 분산층을 형성하는 것을 포함한다.
한편, 상기 발광 다이오드 제조 방법은, 상기 전류 분산층을 형성하기 전에, 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 개구부들 및 상기 각각의 메사 영역 상부에 위치하고 상기 반사 전극들을 노출시키는 개구부들을 갖는 하부 절연층을 형성하는 것을 더 포함할 수 있다.
또한, 상기 발광 다이오드 제조 방법은, 상기 전류 분산층 상에 상부 절연층을 형성하는 것을 더 포함할 수 있다. 여기서, 상기 상부 절연층은 상기 반사 전극들을 노출시키는 개구부들을 갖되, 상기 전류 분산층의 개구부들의 측벽을 덮을 수 있다.
상기 상부 절연층 상에 제2 패드가 형성될 수 있으며, 상기 제2 패드는 상기 상부 절연층의 개구부들을 통해 노출된 반사 전극들에 접속할 수 있다. 나아가, 상기 제2 패드를 형성하는 동안, 상기 전류 분산층에 접속하는 제1 패드가 형성될 수 있다.
상기 상부 절연층은 상기 전류 분산층을 노출시키는 개구부를 가질 수 있으며, 상기 제1 패드는 상기 전류 분산층을 노출시키는 개구부를 통해 상기 전류 분산층에 접속할 수 있다.
몇몇 실시예들에 있어서, 상기 제1 패드 및 제2 패드를 형성하는 동안, 상기 제1 패드 및 제2 패드를 둘러싸는 지지부가 형성될 수 있다.
또한, 상기 제1 패드, 제2 패드 및 지지부를 형성하는 것은, 상기 상부 절연층 상에 씨드층을 형성하고, 상기 씨드층 상에 제1 패드 영역 및 제2 패드 영역을 한정하는 몰드를 형성하고, 상기 몰드로 둘러싸인 영역 내부 및 외부 영역의 씨드층 상에 도금층을 형성하고, 상기 몰드를 제거하고, 상기 몰드 하부에 위치하는 씨드층을 제거하는 것을 포함할 수 있다. 나아가, 상기 지지부를 덮는 절연층이 추가로 형성될 수 있다.
몇몇 실시예들에 있어서, 상기 제1 패드 및 제2 패드 중 어느 하나의 패드는 다른 하나의 패드를 둘러싸도록 형성될 수 있다.
본 발명의 실시예들에 따르면, 전류 분산 성능이 개선된 발광 다이오드, 특히 플립칩형 발광 다이오드가 제공될 수 있다. 또한, 반사율이 개선되어 광 추출 효율이 향상된 발광 다이오드가 제공될 수 있다. 나아가, 제1 패드 및 제2 패드와 함께 지지부를 형성함으로써 성장 기판을 용이하게 제거할 수 있다. 또한, 복수의 메사 구조를 간단하게 함으로써 발광 다이오드 제조 공정을 단순화할 수 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도이다.
도 6은 메사 구조의 변형예를 설명하기 위한 평면도이다.
도 7 내지 도 16은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 B-B를 따라 취해진 단면도이다.
도 17 및 도 18은 도 16의 발광 다이오드의 다양한 변형예들을 설명하기 위한 단면도들이다.
도 19는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도이다.
도 20 내지 도 22는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도이다.
우선, 도 1을 참조하면, 기판(21) 상에 제1 도전형 반도체층(23)이 형성되고, 상기 제1 도전형 반도체층(23) 상에 서로 이격된 복수의 메사들(M)이 형성된다. 복수의 메사들(M)은 각각 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 활성층(25)이 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 위치한다. 한편, 상기 복수의 메사들(M) 상에는 각각 반사 전극들(30)이 위치한다.
상기 복수의 메사(M)들은 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 에피층을 금속 유기화학 기상 성장법 등을 이용하여 성장시킨 후, 제1 도전형 반도체층(23)이 노출되도록 제2 도전형 반도체층(27) 및 활성층(25)을 패터닝함으로써 형성될 수 있다. 상기 복수의 메사들(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있다. 메사(M) 측면의 경사진 프로파일은 활성층(25)에서 생성된 광의 추출 효율을 향상시킨다.
복수의 메사들(M)은 도시한 바와 같이 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 가질 수 있다. 이러한 형상은 기판(21) 상에서 복수의 칩 영역에 동일한 형상의 복수의 메사들(M)을 형성하는 것을 단순화시킨다.
한편, 상기 반사 전극들(30)은 복수의 메사(M)들이 형성된 후, 각 메사(M) 상에 형성될 수 있으나, 이에 한정되는 것은 아니며, 제2 도전형 반도체층(27)을 성장시키고 메사(M)들을 형성하기 전에 제2 도전형 반도체층(27) 상에 미리 형성될 수도 있다. 반사 전극(30)은 메사(M)의 상면을 대부분 덮으며, 메사(M)의 평면 형상과 대체로 동일한 형상을 갖는다.
반사전극들(30)은 반사층(28)을 포함하며, 나아가 장벽층(29)을 포함할 수 있다. 상기 장벽층(29)은 반사층(28)의 상면 및 측면을 덮을 수 있다. 예컨대, 반사층(28)의 패턴을 형성하고, 그 위에 장벽층(29)을 형성함으로써, 장벽층(29)이 반사층(28)의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사층(28)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성될 수 있다. 한편, 상기 장벽층(29)은 Ni, Cr, Ti, Pt, Rd, Ru, W, Mo, TiW 또는 그 복합층으로 형성될 수 있으며, 반사층의 금속 물질이 확산되거나 오염되는 것을 방지한다.
상기 복수의 메사들(M)이 형성된 후, 상기 제1 도전형 반도체층(23)의 가장자리 또한 식각될 수 있다. 이에 따라, 기판(21)의 상부면이 노출될 수 있다. 상기 제1 도전형 반도체층(23)의 측면 또한 경사지게 형성될 수 있다.
상기 복수의 메사들(M)은 도 1에 도시한 바와 같이 제1 도전형 반도체층(23)의 상부 영역 내부에 한정되어 위치하도록 형성될 수 있다. 즉, 복수의 메사들(M)이 제1 도전형 반도체층(23)의 상부 영역 상에 아일랜드 형태로 위치할 수 있다. 이와 달리, 도 6에 도시한 바와 같이, 일측방향으로 연장하는 메사들(M)은 상기 제1 도전형 반도체층(23)의 상부 가장자리에 도달하도록 형성될 수 있다. 즉, 복수의 메사들(M) 하부면의 상기 일측방향 가장자리는 제1 도전형 반도체층(23)의 일측방향 가장자리와 일치한다. 이에 따라, 상기 제1 도전형 반도체층(23)의 상부면은 상기 복수의 메사들(M)에 의해 구획된다.
도 2를 참조하면, 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는 하부 절연층(31)이 형성된다. 하부 절연층(31)은 특정 영역에서 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 전기적 접속을 허용하기 위한 개구부들(31a, 31b)을 갖는다. 예컨대, 하부 절연층(31)은 제1 도전형 반도체층(23)을 노출시키는 개구부들(31a)과 반사전극들(30)을 노출시키는 개구부들(31b)을 가질 수 있다.
상기 개구부들(31a)은 메사들(M) 사이의 영역 및 기판(21) 가장자리 근처에 위치할 수 있으며, 메사들(M)을 따라 연장하는 기다란 형상을 가질 수 있다. 한편, 개구부들(31b)은 메사(M) 상부에 한정되어 위치하며, 메사들의 동일 단부 측에 치우쳐 위치한다.
상기 하부 절연층(31)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, SiON, MgF2의 절연막으로 형성될 수 있다. 상기 하부 절연층(31)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가, 하부 절연층(31)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)로 형성될 수 있다. 예컨대, SiO2/TiO2나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다.
도 3을 참조하면, 상기 하부 절연층(31) 상에 전류 분산층(33)이 형성된다. 상기 전류 분산층(33)은 상기 복수의 메사들(M) 및 상기 제1 도전형 반도체층(23)을 덮는다. 또한, 전류 분산층(33)은 상기 각각의 메사(M) 상부 영역 내에 위치하고 상기 반사 전극들을 노출시키는 개구부들(33a)을 갖는다. 상기 전류 분산층(33)은 하부 절연층(31)의 개구부들(31a)을 통해 상기 제1 도전형 반도체층(23)에 오믹콘택할 수 있다. 전류 분산층(33)은 하부 절연층(31)에 의해 복수의 메사들(M) 및 반사 전극들(30)로부터 절연된다.
상기 전류 분산층(33)의 개구부들(33a)은 전류 분산층(33)이 반사 전극들(30)에 접속하는 것을 방지하도록 각각 하부 절연층(31)의 개구부들(31b)보다 더 넓은 면적을 갖는다. 따라서, 상기 개구부들(33a)의 측벽은 하부 절연층(31) 상에 위치한다.
상기 전류 분산층(33)은 개구부들(33a)을 제외한 기판(31)의 거의 전 영역 상부에 형성된다. 따라서, 상기 전류 분산층(33)을 통해 전류가 쉽게 분산될 수 있다. 전류 분산층(33)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 상기 전류 분산층(33)은 예컨대, Ti/Al/Ti/Ni/Au의 다층 구조를 가질 수 있다.
도 4를 참조하면, 상기 전류 분산층(33) 상에 상부 절연층(35)이 형성된다. 상부 절연층(35)은 전류 분산층(33)을 노출시키는 개구부(35a)와 함께, 반사 전극들(30)을 노출시키는 개구부들(35b)을 갖는다. 상기 개구부(35a)는 메사(M)의 길이 방향에 수직한 방향으로 기다란 형상을 가질 수 있으며, 개구부들(35b)에 비해 상대적으로 넓은 면적을 갖는다. 개구부들(35b)은 전류 분산층(33)의 개구부들(33a) 및 하부 절연층(31)의 개구부들(31b)을 통해 노출된 반사 전극들(30)을 노출시킨다. 개구부들(35b)은 전류 분산층(33)의 개구부들(33a)에 비해 더 좁은 면적을 갖고, 한편, 하부 절연층(31)의 개구부들(31b)보다 넓은 면적을 가질 수 있다. 이에 따라, 상기 전류 분산층(33)의 개구부들(33a)의 측벽들은 상부 절연층(35)에 의해 덮일 수 있다.
상기 상부 절연층(35)은 산화물 절연층, 질화물 절연층, 이들 절연층의 혼합층 또는 교차층, 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 이용하여 형성될 수 있다.
도 5를 참조하면, 상기 상부 절연층(35) 상에 제1 패드(37a) 및 제2 패드(37b)가 형성된다. 제1 패드(37a)는 상부 절연층(35)의 개구부(35a)를 통해 전류 분산층(33)에 접속하고, 제2 패드(37b)는 상부 절연층(35)의 개구부들(35b)을 통해 반사 전극들(30)에 접속한다. 상기 제1 패드(37a) 및 제2 패드(37b)는 발광 다이오드를 서브마운트, 패키지 또는 인쇄회로보드 등에 실장하기 위해 범프를 접속하거나 SMT를 위한 패드로 사용될 수 있다.
상기 제1 및 제2 패드(37a, 37b)는 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 상기 제1 및 제2 패드(37a, 37b)는 예컨대 Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다.
그 후, 기판(21)을 개별 발광 다이오드 칩 단위로 분할함으로써 발광 다이오드가 완성된다. 상기 기판(21)은 개별 발광 다이오드 칩 단위로 분할되기 전 또는 후에 발광 다이오드 칩에서 제거될 수도 있다.
이하, 본 발명의 일 실시예에 따른 발광 다이오드의 구조에 대해 도 5를 참조하여 상세히 설명한다.
상기 발광 다이오드는, 제1 도전형 반도체층(23), 메사들(M), 반사 전극들(30), 전류 분산층(33)을 포함하며, 기판(21), 하부 절연층(31), 상부 절연층(35) 및 제1 패드(37a)와 제2 패드(37b)를 포함할 수 있다.
기판(21)은 질화갈륨계 에피층들을 성장시키기 위한 성장기판, 예컨대 사파이어, 탄화실리콘, 실리콘, 질화갈륨 기판일 수 있다.
제1 도전형 반도체층(23)은 연속적이며, 제1 도전형 반도체층(23) 상에 복수의 메사들(M)이 서로 이격되어 위치한다. 메사들(M)은 도 1을 참조하여 설명한 바와 같이 활성층(25) 및 제2 도전형 반도체층(27)을 포함하며, 일측을 향해 연장하는 기다란 형상을 갖는다. 여기서 메사들(M)은 질화갈륨계 화합물 반도체의 적층 구조이다. 상기 메사들(M)은, 도 1에 도시한 바와 같이, 제1 도전형 반도체층(23)의 상부 영역 내에 한정되어 위치할 수 있다. 이와 달리, 상기 메사들(M)은, 도 6에 도시한 바와 같이, 일측방향을 따라 제1 도전형 반도체층(23)의 상부면 가장자리까지 연장할 수 있으며, 따라서 제1 도전형 반도체층(23)의 상부면을 복수의 영역으로 구획할 수 있다. 이에 따라, 메사들(M)의 모서리 근처에 전류가 집중되는 것을 완화하여 전류 분산 성능을 더 강화할 수 있다.
반사 전극들(30)은 각각 상기 복수의 메사들(M) 상에 위치하여 제2 도전형 반도체층(27)에 오믹 콘택한다. 반사 전극들(300은 도 1을 참조하여 설명한 바와 같이 반사층(28)과 장벽층(29)을 포함할 수 있으며, 장벽층(29)이 반사층(28)의 상면 및 측면을 덮을 수 있다.
전류 분산층(33)은 상기 복수의 메사들(M) 및 상기 제1 도전형 반도체층(23)을 덮는다. 상기 전류 분산층(33)은 상기 각각의 메사(M) 상부 영역 내에 위치하고 상기 반사 전극들(30)을 노출시키는 개구부들(33a)을 갖는다. 전류 분산층(33)은 또한, 상기 제1 도전형 반도체층(23)에 오믹콘택하고 상기 복수의 메사들(M)로부터 절연된다. 상기 전류 분산층(33)은 Al과 같은 반사 금속을 포함할 수 있다.
상기 전류 분산층(33)은 하부 절연층(31)에 의해 복수의 메사들(M)로부터 절연될 수 있다. 예컨대, 하부 절연층(31)은 상기 복수의 메사들(M)과 상기 전류 분산층(33) 사이에 위치하여 상기 전류 분산층(33)을 상기 복수의 메사들(M)로부터 절연시킬 수 있다. 또한, 상기 하부 절연층(31)은 상기 각각의 메사(M) 상부 영역 내에 위치하고 상기 반사 전극들(30)을 노출시키는 개구부들(31b)을 가질 수 있으며, 제1 도전형 반도체층(23)을 노출시키는 개구부들(31a)을 가질 수 있다. 상기 전류 분산층(33)은 개구부들(31a)을 통해 제1 도전형 반도체층(23)에 접속할 수 있다. 상기 하부 절연층(31)의 개구부들(31b)은 전류 분산층(33)의 개구부들(33a)보다 좁은 면적을 가지며, 개구부들(33a)에 의해 모두 노출된다.
상부 절연층(35)은 상기 전류분산층(33)의 적어도 일부를 덮는다. 또한, 상부 절연층(35)은 상기 반사 전극들(30)을 노출시키는 개구부들(35b)을 갖는다. 나아가, 상부 절연층(35)은 전류 분산층(33)을 노출시키는 개구부(35a)를 가질 수 있다. 상기 상부 절연층(35)은 상기 전류 분산층(33)의 개구부들(33a)의 측벽들을 덮을 수 있다.
제1 패드(37a)는 전류 분산층(33) 상에 위치할 수 있으며, 예컨대 상부 절연층(35)의 개구부(35a)를 통해 전류 분산층(33)에 접속할 수 있다. 또한, 제2 패드(37b)는 개구부들(35b)을 통해 노출된 반사전극들(30)에 접속한다.
본 발명에 따르면, 전류 분산층(33)이 메사들(M) 및 메사들(M) 사이의 제1 도전형 반도체층(23)의 거의 전 영역을 덮는다. 따라서, 전류 분산층(33)을 통해 전류가 쉽게 분산될 수 있다.
나아가, 상기 전류 분산층(23)이 Al과 같은 반사 금속층을 포함하거나, 하부 절연층을 절연 반사층으로 형성함으로써 반사 전극들(30)에 의해 반사되지 않는 광을 전류 분산층(23) 또는 하부 절연층(31)을 이용하여 반사시킬 수 있어 광 추출 효율을 향상시킬 수 있다.
앞서 도 1 내지 도 5를 참조하여 본 발명의 일 실시예에 대해 상세히 설명하였으며, 기판(21)이 최종적으로 제거될 수 있다는 것을 설명하였다. 그러나, 제1 패드(37a) 및 제2 패드(37b)가 서로 분리되어 있고, 또한 에피층들을 지지하는 지지 부재가 없기 때문에, 기판(21)을 얇게 하거나 분리할 경우, 에피층들이 깨지기 쉬운 문제가 있다. 종래, 에피층에 2차 기판을 부착한 후, 화학적 식각 기술 또는 레이저 리프트 오프 기술을 이용하여 성장 기판을 분리하는 기술이 잘 알려져 있다. 그러나 2차 기판을 별도로 부착해야 하기 때문에 비용이 제조 비용이 증가한다. 따라서 기판(21)을 얇게 하거나 분리할 경우에 발생되는 에피층들의 크랙을 방지하기 위해 웨이퍼 레벨에서 2차 기판을 대체하면서, 제1 및 제2 패드를 형성할 수 있는 기술이 또한 요구된다.
도 7 내지 도 16은 본 발명의 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들이며, 각 도면들에서 (a)는 평면도를 (b)는 절취선 B-B를 따라 취해진 단면도를 나타낸다.
도 7을 참조하면, 도 1을 참조하여 설명한 바와 같이, 기판(21) 상에 제1 도전형 반도체층(21), 복수의 메사들(M) 및 반사 전극들(30)이 형성된다. 상기 제1 도전형 반도체층(21), 복수의 메사들(M) 및 반사 전극들(30)은 도 1에서 설명한 것과 동일하므로 상세한 설명은 생략한다. 다만, 도 7(a)에 에 있어서, 일측방향으로 연장하는 메사들(M)이, 도 6에 도시한 바와 같이, 상기 제1 도전형 반도체층(23)의 상부 가장자리에 도달하도록 형성된 것으로 도시하였다. 그러나, 상기 복수의 메사들(M)은 도 1에 도시한 바와 같이 제1 도전형 반도체층(23)의 상부 영역 내부에 한정되어 위치하도록 형성될 수도 있다. 즉, 복수의 메사들(M)이 제1 도전형 반도체층(23)의 상부 영역 상에 아일랜드 형태로 위치할 수도 있다.
도 8을 참조하면, 도 2를 참조하여 설명한 바와 같이, 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는 하부 절연층(31)이 형성되며, 상기 하부 절연층(31)은 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 전기적 접속을 허용하기 위한 개구부들(31a, 31b)을 갖는다. 다만, 도 2(a)에서 개구부들(31b)은 메사들의 동일 단부 측에 치우쳐 위치하는 것으로 설명하였으나, 본 실시예에서, 상기 개구부들(31b)은 동일 단부 측에 치우쳐 위치하는 대신 삼각형 형태로 배치되어 있다. 나아가, 상기 개구부들(31b)은 각 메사(M) 상부에 복수개 형성될 수도 있다.
도 9를 참조하면, 도 3을 참조하여 설명한 바와 같이, 상기 하부 절연층(31) 상에 전류 분산층(33)이 형성되며, 상기 전류 분산층(33)은 상기 복수의 메사들(M) 및 상기 제1 도전형 반도체층(23)을 덮는다. 상기 전류 분산층(33)은, 도 3을 참조하여 설명한 바와 같이, 하부 절연층(31)에 의해 복수의 메사들(M) 및 반사 전극들(30)로부터 절연되며, 상기 각각의 메사(M) 상부 영역 내에 위치하고 상기 반사 전극들을 노출시키는 개구부들(33a)을 갖는다.
도 10을 참조하면, 상기 전류 분산층(33) 상에 상부 절연층(35)이 형성된다. 상부 절연층(35)은 전류 분산층(33)을 노출시키는 개구부(35a)와 함께, 반사 전극들(30)을 노출시키는 개구부들(35b)을 갖는다. 상기 개구부(35a)는 개구부들(35b)과 대략 동일한 면적을 가질 수 있다. 개구부들(35b)은 전류 분산층(33)의 개구부들(33a) 및 하부 절연층(31)의 개구부들(31b)을 통해 노출된 반사 전극들(30)을 노출시킨다. 개구부들(35b)은 전류 분산층(33)의 개구부들(33a)에 비해 더 좁은 면적을 갖고, 한편, 하부 절연층(31)의 개구부들(31b)보다 넓은 면적을 가질 수 있다. 이에 따라, 상기 전류 분산층(33)의 개구부들(33a)의 측벽들은 상부 절연층(35)에 의해 덮일 수 있다.
상기 상부 절연층(35)은 산화물 절연층, 질화물 절연층 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 이용하여 형성될 수 있다.
도 11을 참조하면, 상기 상부 절연층(35) 상에 씨드층(41)이 형성된다. 상기 씨드층(41)은 도금을 위한 씨드층으로, Au 또는 Cu로 형성될 수 있다. 상기 씨드층(41)은 상부 절연층(35)을 덮고 또한 상기 개구부들(35a, 35b) 내부를 덮는다.
도 12를 참조하면, 상기 씨드층(41) 상에 몰드(43)가 형성된다. 상기 몰드(43)는 예를 들어 20um 이상의 두께로 형성될 수 있으며, 포토레지스트, SU8 또는 폴리이미드 등을 이용하여 형성될 수 있다.
도시한 바와 같이, 상기 몰드(43)는 개구부들(35a, 35b)을 둘러싸도록 예컨대 삼각형 링, 사각형 링, 원형 링 등의 링 형상으로 형성될 수 있다.
상기 몰드(43)에 의해 개구부(35a) 상부에 위치하는 제1 패드 영역과, 개구부들(35b) 상부에 위치하는 제2 패드 영역들이 외부 영역으로부터 분리된다.
도 13을 참조하면, 이어서, 상기 몰드(43)로 둘러싸인 제1 패드 영역과 제2 패드 영역들 상에 그리고, 상기 몰드(43)로 둘러싸인 영역들의 외부 영역 상에 도금층이 형성된다. 상기 도금층은 씨드층(41) 상에 Ni, Cu 등으로 형성될 수 있다. 그 후, 상기 도금층과 상기 몰드(43)를 래핑(lapping), CMP 등의 평탄화 공정을 이용하여 평탄화함으로서, 지지부(45; 45a, 45b), 제1 패드(47a) 및 제2 패드(47b)를 형성한다.
상기 제1 패드(47a)는 전류 분산층(33)에 접속되고, 제2 패드(47b)는 반사 전극(30)에 접속된다.
한편, 상기 지지부(45)는 상기 제1 패드(47a)와 제2 패드(47b) 전체를 둘러싸는 외부 프레임(45a) 및 상기 패드들(47a, 47b) 사이에 위치하며 외부 프레임을 연결하는 내부 연결부(45b)를 가질 수 있다.
도 14를 참조하면, 상기 몰드(43) 및 몰드(43) 아래에 위치하는 씨드층(41)을 제거한다. 상기 몰드(43)는 애슁 또는 습식 식각 기술을 이용하여 제거될 수 있으며, 상기 씨드층(41)은 습식 식각 기술을 이용하여 제거될 수 있다. 이에 따라, 상기 지지부(45)는 제1 및 제2 패드들(47a, 47b)로부터 절연된다.
상기 몰드(43)을 제거하기 전에, 제1 패드(47a) 및 제2 패드(47b) 상에 공융 접합을 위한 본딩층(도시하지 않음), 예컨대 Au 또는 AuSn층이 형성될 수 있다.
이어서, 상기 지지부(45)와 제1 및 제2 패드들(47a, 47b)의 단락을 방지하기 위해 절연층(49)이 추가로 형성될 수 있다. 상기 절연층(49)은 지지부(45)의 표면을 덮어 제1 및 제2 패드들(47a, 47b)로부터 상기 지지부(45)를 절연시킨다. 상기 절연층(49)에 의해 후속 본딩 공정에서 제1 패드(47a)와 제2 패드(47b)가 단락되는 것을 방지할 수 있다. 상기 절연층(49)은 산화물계 또는 질화물계 절연층 또는 폴리이미드, 테플론, 파라필렌, 패럴린 등으로 형성될 수 있으며, 제1 패드(47a) 및 제2 패드(47b)를 노출시키는 개구부들(49a, 49b)을 사진 및 건식 식각 공정 등으로 형성할 수 있다.
도 15를 참조하면, 상기 지지부(45)에 의해 강성이 확보된 후, 기판(21)을 얇게 하거나 제1 도전형 반도체층(23)으로부터 분리될 수 있다. 예컨대, 상기 기판(21)은 래핑 및/또는 CMP 기술을 이용하여 부분적으로 또는 완전히 제거될 수 있으며, 또는 화학적 리프트 오프나 레이저 리프트 오프 기술을 이용하여 분리될 수 있다.
제1 도전형 반도체층(23)이 노출된 경우, 상기 제1 도전형 반도체층(23)의 노출된 표면에 광 강화 화학 식각(photo-enhanced chemical etch) 등을 이용하여 거칠어진 표면(R)을 형성할 수 있다.
도 16을 참조하면, 상기 제1 도전형 반도체층(23) 측에 파장변환층(51)이 형성될 수 있다. 상기 파장변환층(51)은 형광체를 함유하여 활성층(25)에서 방출된 광의 파장을 변환시킬 수 있다. 상기 파장변환층(51)은 평평한 면을 갖는 시트 형상일 수 있으며, 상기 파장변환층(51) 상에 렌즈 형상의 투명 수지(53)가 형성될 수 있다. 이와 달리, 도 17에 도시된 바와 같이, 파장변환층(55)이 렌즈 형상으로 형성될 수도 있으며, 도 18에 도시한 바와 같이, 제1 도전형 반도체층(23) 상에 렌즈 형상의 투명 수지(57)를 먼저 형성하고, 그 위에 파장변환층(59)을 형성할 수도 있다.
여기에서는 제1 도전형 반도체층(23) 상에 파장변환층(51, 55, 59) 및 투명 수지(53, 37)가 형성되는 것으로 설명하였지만, 기판(21)이 완전히 제거되지 않고 남아 있는 경우, 이들 파장변환층 및 투명 수지는 기판(21) 상에 형성될 수 있다.
본 실시예에 따르면, 제1 패드(47a) 및 제2 패드(47b)와 함께 지지부(45)를 형성함으로써 기판(21)을 얇게 하거나 분리할 때 에피층들에 크랙이 발생되는 것을 방지할 수 있다.
나아가, 본 실시예에 따라 제조된 발광 다이오드는 별도의 패키징 공정을 필요로 하지 않는 웨이퍼 레벨 패키지로서 제공된다.
도 19는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도이다.
도 19를 참조하면, 앞의 실시예들에 있어서, 하나의 제1 패드(47a)가 형성되고, 각각의 반사 전극(30)에 각각 하나의 제1 패드(47b)가 접속되는 것으로 도시하였으나, 본 실시예에 있어서, 두 개 이상의 제1 패드(47a)들이 형성되어 전류 분산층(33)에 접속되고, 또한 각 반사 전극(30)에 2개 이상의 제2 패드들(47b)이 접속될 수 있다.
상기 제1 패드(47a)들에 대응하여 상부 절연층(35)은 전류 분산층(33)을 노출시키는 개구부를 복수개 가질 수 있으며, 또한 각 메사 상의 반사 전극(30)을 노출시키는 개구부를 복수개 가질 수 있다.
상기 제1 패드(47a) 및 제2 패드들(47b)을 복수개로 분리함으로써 지지부(45)의 내부 연결부들(45b)을 더 많이 형성할 수 있어, 지지부(45)의 강성을 향상시킬 수 있다.
도 20 내지 도 23은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들이다.
도 20을 참조하면, 도 7 내지 도 11을 참조하여 설명한 제조 공정과 동일한 공정을 거쳐 씨드층(41)을 형성한다. 그 후, 도 12를 참조하여 설명한 것과 같이 몰드(43)를 형성하되, 본 실시예에 있어서는, 전류 분산층(33)을 노출시키는 개구부(35a)를 둘러싸는 몰드(43)만 형성되고, 개구부들(35b)을 둘러싸는 몰드는 생략된다. 즉, 본 실시예에 있어서, 상기 몰드(43)는 개구부(35a) 주위의 영역, 즉 제1 패드 영역을 다른 외부 영역으로부터 분리하며, 제2 패드 영역은 별도로 분리되지 않는다.
도 21을 참조하면, 도 13을 참조하여 설명한 바와 같이, 도금층을 형성하고 몰드(43)와 도금층을 평탄화하여 상기 몰드(43)로 둘러싸인 영역 내에 제1 패드(47a)를 형성하고, 상기 몰드(43) 외부에 제2 패드(67b)를 형성한다. 즉, 본 실시예에 있어서, 제2 패드(67b)는 제1 패드(47a)를 둘러싸며, 반사 전극들(30)에 접속되는 패드로서의 기능과 함께 지지부로서의 기능을 동시에 갖는다.
도 22를 참조하면, 도 14를 참조하여 설명한 바와 같이, 몰드(43) 및 몰드(43) 하부의 씨드층(41)을 제거하여 제1 패드(47a)를 제2 패드(67b)로부터 전기적으로 분리하고, 제1 패드(47a)와 제2 패드(67b)의 단락을 방지하기 위한 절연층(69)을 형성한다. 상기 절연층(69)은 제1 패드(47a)를 노출시키는 개구부(69a)와 함께 제2 패드(67b)의 본딩 영역을 노출시키는 개구부(69b)를 가질 수 있다.
본 실시예에 따르면, 제2 패드(67b)가 지지부로서 기능할 수 있도록 형성됨으로써 지지부의 형성 면적을 더욱 증가시켜 강성을 향상시킨다.
한편, 본 실시예에 있어서, 제2 패드(67b)가 제1 패드(47a)를 둘러싸도록 형성되어 지지부의 기능을 갖지만, 반대로 제1 패드(47a)가 제2 패드(67b)를 둘러싸도록 형성되어 지지부의 기능을 가질 수도 있다. 이 경우, 도 20에서, 전류 분산층(33)을 노출시키는 개구부(35a)를 둘러싸는 몰드(43)가 생략되고, 개구부들(35b)을 둘러싸는 몰드가 형성될 것이다.

Claims (19)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 메사 상에 위치하여 제2 도전형 반도체층에 오믹 콘택하는 반사 전극;
    상기 메사 및 반사 전극 상에 위치함과 아울러, 상기 제1 도전형 반도체층에 오믹콘택하는 전류 분산층;
    상기 메사 및 반사 전극과 상기 전류 분산층 사이에 배치되어 상기 전류 분산층을 상기 메사 및 반사 전극으로부터 절연시키는 하부 절연층; 및
    상기 전류 분산층을 덮되, 상기 메사 영역 상부에서 상기 전류 분산층을 노출시키는 제1 개구부를 가지는 상부 절연층을 포함하고,
    상기 전류 분산층의 일부는 상기 제1 도전형 반도체층의 일측 가장자리 근처에서 상기 제1 도전형 반도체층에 오믹 콘택하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 제1 도전형 반도체층의 일측 가장자리 근처에서 상기 제1 도전형 반도체층에 오믹 콘택하는 상기 전류 분산층의 일부는 상기 메사와 상기 제1 도전형 반도체층의 일측 가장자리로부터 떨어져서 상기 제1 도전형 반도체층에 오믹 콘택하는 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 제1 도전형 반도체층의 일측 가장자리 근처에서 상기 제1 도전형 반도체층에 오믹 콘택하는 상기 전류 분산층의 일부는 상기 제1 도전형 반도체층의 일측 가장자리를 따라 기다란 형상으로 상기 제1 도전형 반도체층에 오믹 콘택하는 발광 다이오드.
  4. 청구항 2에 있어서,
    상기 전류 분산층은 또한 상기 제1 도전형 반도체층의 일측 가장자리에 대향하는 타측 가장자리 근처에서 상기 제1 도전형 반도체층에 오믹 콘택하는 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 전류 분산층은 상기 일측 가장자리 근처 및 상기 타측 가장자리 근처에서 상기 제1 도전형 반도체층에 오믹콘택하는 것에 더하여, 상기 일측 가장자리 근처 및 상기 타측 가장자리 근처 사이의 복수개의 영역들에서 상기 제1 도전형 반도체층에 오믹 콘택하는 발광 다이오드.
  6. 청구항 2에 있어서,
    상기 전류 분산층의 일부와 상기 제1 도전형 반도체층의 일측 가장자리 사이 영역은 절연층으로 덮인 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 메사는 상기 제1 도전형 반도체층의 상부 영역 내부에 한정되어 위치하는 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 전류 분산층은 반사 금속을 포함하는 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 전류 분산층에 전기적으로 접속하는 제1 패드; 및
    상기 반사 전극에 전기적으로 접속하는 제2 패드를 더 포함하고,
    상기 제1 패드는 상기 상부 절연층의 제1 개구부를 통해 상기 전류 분산층에 접속하는 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 하부 절연층은 상기 반사 전극을 노출시키는 개구부를 가지고,
    상기 전류 분산층은 상기 반사 전극 상에 상기 하부 절연층의 개구부를 노출시키는 개구부를 가지고,
    상기 상부 절연층은 상기 전류 분산층의 개구부 영역보다 좁은 제2 개구부를 가지며,
    상기 제2 패드는 상기 상부 절연층의 제2 개구부, 상기 전류 분산층의 개구부 및 상기 하부 절연층의 개구부를 통해 상기 반사 전극에 전기적으로 접속하는 발광 다이오드.
  11. 청구항 10에 있어서,
    상기 제2 패드는 상기 상부 절연층의 제2 개구부보다 더 넓은 영역을 갖고 상기 제2 개구부를 덮는 발광 다이오드.
  12. 청구항 10에 있어서,
    상기 전류 분산층의 개구부는 상기 반사 전극을 노출시키는 상기 하부 절연층의 개구부보다 더 넓은 폭을 갖는 발광 다이오드.
  13. 청구항 10에 있어서,
    상기 전류 분산층의 개구부는 상기 메사의 일측 가장자리측에 치우쳐 위치하는 발광 다이오드.
  14. 청구항 1에 있어서,
    상기 반사 전극들은 각각 반사 금속층과 장벽 금속층을 포함하되, 상기 장벽 금속층이 상기 반사 금속층의 상면 및 측면을 덮는 발광 다이오드.
  15. 청구항 1에 있어서,
    상기 메사에 대향하여 상기 제1 도전형 반도체층 측에 위치하는 파장변환층을 더 포함하는 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 파장변환층은 평평한 면을 갖는 발광 다이오드.
  17. 청구항 16에 있어서,
    상기 제1 도전형 반도체층과 상기 파장변환층 사이에 기판을 더 포함하는 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 기판은 상기 제1 도전형 반도체층이 성장된 성장 기판인 발광 다이오드.
  19. 청구항 1에 있어서,
    상기 하부 절연층은 상기 제1 도전형 반도체층을 노출시키는 복수개의 개구부들을 가지며,
    상기 전류 분산층은 상기 하부 절연층의 개구부들을 통해 복수개의 위치에서 상기 제1 도전형 반도체층에 전기적으로 접속하는 발광 다이오드.
KR1020160003271A 2016-01-11 2016-01-11 발광 다이오드 및 그것을 제조하는 방법 KR101679395B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160003271A KR101679395B1 (ko) 2016-01-11 2016-01-11 발광 다이오드 및 그것을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160003271A KR101679395B1 (ko) 2016-01-11 2016-01-11 발광 다이오드 및 그것을 제조하는 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139385A Division KR101691589B1 (ko) 2011-09-16 2011-12-21 발광 다이오드 및 그것을 제조하는 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160130784A Division KR20160121793A (ko) 2016-10-10 2016-10-10 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20160009098A true KR20160009098A (ko) 2016-01-25
KR101679395B1 KR101679395B1 (ko) 2016-11-25

Family

ID=55306932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160003271A KR101679395B1 (ko) 2016-01-11 2016-01-11 발광 다이오드 및 그것을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101679395B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017135763A1 (ko) * 2016-02-05 2017-08-10 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
WO2017138707A1 (ko) * 2016-02-11 2017-08-17 서울바이오시스주식회사 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
KR20180070392A (ko) * 2016-12-16 2018-06-26 삼성전자주식회사 반도체 발광소자
KR20180121208A (ko) * 2017-04-28 2018-11-07 서울바이오시스 주식회사 질화갈륨 기판 및 이를 포함하는 발광 다이오드
US10177278B2 (en) 2016-07-18 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845856B1 (ko) * 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국등록특허 US6,486,499호

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017135763A1 (ko) * 2016-02-05 2017-08-10 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
WO2017138707A1 (ko) * 2016-02-11 2017-08-17 서울바이오시스주식회사 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
KR20170094679A (ko) * 2016-02-11 2017-08-21 서울바이오시스 주식회사 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
US10559720B2 (en) 2016-02-11 2020-02-11 Seoul Viosys Co., Ltd. High-power light-emitting diode and light-emitting module having the same
US10177278B2 (en) 2016-07-18 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20180070392A (ko) * 2016-12-16 2018-06-26 삼성전자주식회사 반도체 발광소자
KR20180121208A (ko) * 2017-04-28 2018-11-07 서울바이오시스 주식회사 질화갈륨 기판 및 이를 포함하는 발광 다이오드

Also Published As

Publication number Publication date
KR101679395B1 (ko) 2016-11-25

Similar Documents

Publication Publication Date Title
KR101691589B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
US10283498B2 (en) LED chip having ESD protection
US8541806B2 (en) Light emitting diode having electrode pads
US20170005232A1 (en) Semiconductor light-emitting device
US20160293818A1 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
KR101679395B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR102013364B1 (ko) 발광 다이오드 및 그것의 어플리케이션
KR20120107874A (ko) 발광 다이오드 패키지 및 그의 제조 방법
US20220190207A1 (en) Semiconductor light-emitting device including a reflector layer having a multi-layered structure
KR101723201B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR102100923B1 (ko) 발광 디바이스 및 제조방법
KR101660020B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US20180254423A1 (en) Light emitting device and method of fabricating the same
KR20150014353A (ko) 발광 다이오드
CN213878132U (zh) 发光元件以及包括该发光元件的led显示装置
KR101910556B1 (ko) 질화갈륨 기판을 갖는 발광 다이오드
KR101826949B1 (ko) 발광 다이오드
KR20120031472A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US12040344B2 (en) Light emitting device and display apparatus having the same
KR20150069228A (ko) 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20160121793A (ko) 발광 다이오드
KR20190129809A (ko) 정전방전 보호 기능을 갖는 발광 다이오드 칩
US20150069444A1 (en) Light emitting diode
US12002912B2 (en) Light emitting device and display apparatus having the same
US20240355867A1 (en) Light emitting device and display apparatus having the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 4