KR20160000083U - 반도체 기판들을 형성하기 위한 장치 - Google Patents

반도체 기판들을 형성하기 위한 장치 Download PDF

Info

Publication number
KR20160000083U
KR20160000083U KR2020150000888U KR20150000888U KR20160000083U KR 20160000083 U KR20160000083 U KR 20160000083U KR 2020150000888 U KR2020150000888 U KR 2020150000888U KR 20150000888 U KR20150000888 U KR 20150000888U KR 20160000083 U KR20160000083 U KR 20160000083U
Authority
KR
South Korea
Prior art keywords
substrate
alone
semiconductor substrates
substrates
epitaxial semiconductor
Prior art date
Application number
KR2020150000888U
Other languages
English (en)
Inventor
타카오 요네하라
칼 제이. 아름스트롱
파티 머트 오즈케스킨
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160000083U publication Critical patent/KR20160000083U/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67383—Closed carriers characterised by substrate supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1121—Using vibration during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1126—Using direct fluid current against work during delaminating
    • Y10T156/1132—Using vacuum directly against work during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1922—Vibrating delaminating means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1944—Vacuum delaminating means [e.g., vacuum chamber, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

독립형(free-standing)이고 실질적으로 단결정질(monocrystalline)인 반도체 기판들을 형성하기 위한 장치가 설명된다. 템플레이트(template) 기판은, 템플레이트 기판의 각각의 주 표면 상에 다공성 층을 형성하는 프로세스를 받는다. 다공성 층은 평활화되고, 그 후에, 각각의 다공성 층 상에 에피택셜 층이 형성된다. 템플레이트 기판으로부터 에피택셜 층들을 분리시키기 위해 기계적인 에너지가 사용되며, 그 템플레이트 기판은 임의의 남아있는 다공성 및 에피택셜 재료를 제거함으로써 재활용된다.

Description

반도체 기판들을 형성하기 위한 장치{APPARATUS FOR FORMING SEMICONDUCTOR SUBSTRATES}
여기에서 설명되는 실시예들은 반도체 기판들을 제조하기 위한 장치에 관한 것이다. 더 구체적으로는, 여기에서 설명되는 실시예들은 단결정질(monocrystalline) 반도체 기판들을 제조하기 위한 장치에 관한 것이다.
반도체 기판들은, 반도체 재료들의 고유한(unique) 전자기 특성들에 기초하여 동작하는 다양한 디바이스들을 제조하는 것에서 널리 사용된다. 다수의 경우들에서, 반도체 기판들은 단결정질 또는 단-결정(single-crystal) 모폴로지(morphology)를 갖는다. 결정질 실리콘 기판들은, 초크랄스키(Czochralski) 또는 플로팅 구역 프로세스(floating zone process)를 사용하여 성장된 단결정 실리콘의 불(boule) 또는 잉곳(ingot)으로부터의 플레이트(plate)를 쏘잉(sawing)함으로써 통상적으로(conventionally) 획득될 수 있다. 기판을 쏘잉하는 프로세스는, 톱(saw) 블레이드의 두께인, 잉곳의 일부의 분쇄된(pulverized) 잔재들인, 커프(kerf)라고 알려져 있는 분말화된(powdered) 실리콘의 웨이스트 스트림(waste stream)을 생성한다. 분말화된 실리콘은 전형적으로, 새로운 잉곳으로 재활용되지만, 커프는 잉곳의 상당한 퍼센티지를 차지하고, 따라서, 잉곳으로부터 획득되는 각각의 개별적인 플레이트의 비용을 증가시킨다.
결정질 실리콘 기판들은 또한, CVD 프로세스를 사용하여 단결정 템플레이트(template) 기판 상에 에피택셜(epitaxial) 층을 성장시킴으로써 통상적으로 획득될 수 있다. 그 후에, 에피택셜 층은, 박리(peeling) 또는 워터 쏘잉(water sawing)에 의해 템플레이트 기판으로부터 클리빙된다(cleaved). 디바이스들은, 템플레이트 기판으로부터의 클리빙 전에 또는 후에 기판 상에 형성될 수 있다. 클리빙은, 템플레이트 기판 상에 에피택셜 층을 성장시키기 전에 템플레이트 기판에 세공(pore)들을 형성함으로써, 또는 클리브 심(cleave seam)을 형성하도록 선택된 깊이로 이온들을 주입함으로써 용이하게 될 수 있다. "핸들(Handle)" 기판들은, 클리빙 후의 핸들링을 용이하게 하기 위해, 에피택셜 층에 빈번하게 본딩된다(bonded).
통상적인 에피택시는 느린 프로세스이다. 위에서 언급된 템플레이트 기판과 같은 기판은 CVD 챔버에 배치되고, 프로세싱 온도로 가열된다. 전구체 가스 혼합물이 챔버에 제공되고, 템플레이트 기판의 표면은 가스에 노출된다. 층은, 원하는 두께에 도달될 때까지, 원자 기초로(atom by atom) 템플레이트 기판 상에 성장된다. 단결정질 재료들에 대한 성장 레이트들이 제한되기 때문에, 단결정질 기판을 500 μm와 같은 적당한(reasonable) 두께로 성장시키는 것은 수시간이 걸릴 수 있다. 액상 에피택시가 매우 엄격한 조건들 하에서 실시될 수 있고, 모폴로지 결과들(morphological results)은 증착 계면의 타이트한(tight) 제어를 유지하는 것에 크게(strongly) 좌우된다. 고상 에피택시가 또한, 단결정질 층들을 생성하기 위해 사용될 수 있지만, 그러한 프로세스들은 일반적으로, 다결정질 또는 비정질 재료들을 재결정화(recrystallize)하기 위해 다량의 에너지를 요구한다.
단결정질 및/또는 에피택셜 반도체 기판들을 고 레이트들로 제조하기 위한 새로운 방법들 및 장치가 필요하다.
독립형(free-standing)이고 실질적으로 단결정질인 반도체 기판들을 형성하기 위한 장치가 설명된다. 템플레이트(template) 기판은, 템플레이트 기판의 각각의 주(major) 표면 상에 다공성(porous) 층을 형성하는 프로세스를 받는다. 다공성 층은 평활화되고(smoothed), 그 후에, 각각의 다공성 층 상에 에피택셜(epitaxial) 층이 형성된다. 템플레이트 기판으로부터 에피택셜 층들을 분리시키기 위해 기계적인 에너지가 사용되며, 그 템플레이트 기판은 임의의 남아있는 다공성 및 에피택셜 재료를 제거함으로써 재활용된다(recycled).
본 고안의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 고안의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 고안의 단지 전형적인 실시예들을 도시하는 것이므로 본 고안의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 고안이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 일 실시예에 따른, 에피택셜 반도체 기판을 제조하는 방법을 요약하는 흐름도.
도 2는 도 1의 방법에서 사용될 수 있는, 템플레이트 기판 상에 다공성 층을 형성하는 방법을 요약하는 흐름도.
도 3은 도 2의 방법을 실시하기 위한 장치의 개략적인 측면도.
도 4는 다른 실시예에 따른 에피택시 방법을 요약하는 흐름도.
도 5a 및 도 5c는 도 4의 방법을 수행하기 위해 사용될 수 있는 에피택시 장치의 2개의 실시예들의 개략적인 측면도들.
도 5b는 도 5a의 장치에서 사용될 수 있는 대안적인 기판 지지 어셈블리의 개략적인 단면도.
도 6은 다른 실시예에 따른, 기판들을 획득하는 방법을 요약하는 흐름도.
도 7a 내지 도 7d는 도 6의 방법을 수행하기 위해 사용될 수 있는 분리 장치의 4개의 실시예들의 개략적인 측면도들.
도 8a 내지 도 8c는 도 1, 도 2, 및 도 4의 방법들을 겪는 기판의 단면도들.
도 9a 내지 도 9f는 도 1, 도 2, 도 4, 및 도 6의 방법들을 겪는 기판의 단면도들.
도 10a 내지 도 10c는 도 6의 방법의 변형들을 겪는 기판의 측면도들.
도 11a는 일 실시예에 따른, 에피택셜 기판들을 제조하기 위한 장치의 개략적인 측면도.
도 11b는 도 11a의 장치의 평면도.
이해를 용이하게 하기 위하여, 도면들에 대해 공통인 동일한 엘리먼트들을 지시하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 실시예에 개시된 엘리먼트들이 구체적인 언급 없이 다른 실시예들에서 유익하게 이용될 수 있다는 것이 고려된다.
여기에서 설명되는 실시예들은 일반적으로, 단결정질, 실질적인 단결정질, 또는 에피택셜 모폴로지를 갖는 반도체 기판들을 형성하기 위한 방법들 및 장치를 제공한다. 그러한 기판들은, 로직, 메모리, 통신, 전력, 광학, 조명, 또는 임의의 다른 유용한 반도체 디바이스들과 같은 반도체 디바이스들을 형성하기 위해 후속 프로세싱에서 사용될 수 있다. 결정질 실리콘 기판들은 통상적으로, 예컨대 광발전(photovoltaic) 애플리케이션들에서 사용되고, 결정질 화합물 반도체 기판은 통상적으로, 발광 반도체 디바이스들을 제조하기 위해 사용된다. 여기에서 설명되는 방법들 및 장치로부터 획득가능한 기판들은 양면(dual-sided) 에피택시 프로세스에 의해 형성되며, 그 양면 에피택시 프로세스에서, 기판 상에 2개의 에피택셜 층들을 형성하기 위해, 템플레이트 기판의 2개의 주 표면들이 동시에 에피택셜 성장 프로세스를 받고, 그 후에, 그 2개의 에피택셜 층들은 기계적인 에너지를 사용하여 클리빙된다.
도 1은 일 실시예에 따른, 에피택셜 반도체 기판들을 형성하는 방법(100)을 요약하는 흐름도이다. 102에서, 템플레이트 기판의 2개의 주 표면들 상에 다공성 층이 형성된다. 템플레이트 기판은, 원하는 에피택셜 기판들의 재료와 유사한 모폴로지를 가질 수 있는 반도체 재료이다. 템플레이트 기판은, 실리콘, 게르마늄과 실리콘과 같은 반도체 엘리먼트들의 조합, 또는 III/V 화합물, II/VI 화합물, III/IV/V 화합물, II/IV/VI 화합물 또는 다른 그러한 화합물들과 같은 화합물 반도체일 수 있다. 템플레이트 기판은 전형적으로, 방법(100)으로부터 획득될 기판들의 원하는 두께보다 더 두꺼운 두께를 갖는다. 템플레이트 기판의 두께는, 약 50 μm 내지 약 5 cm, 예컨대 약 0.1 mm 내지 약 3 cm, 예를 들어 약 2 cm일 수 있다.
다공성 층은 전형적으로, 다공성 층을 통해 템플레이트 기판으로부터 에피택셜 기판을 클리빙하는 것을 지원할 깊이로 형성된다. 각각의 다공성 층은, 약 0.1 μm 내지 약 3 μm, 예컨대 약 0.5 μm 내지 약 2 μm, 예를 들어 약 1 μm의 두께를 가질 수 있다. 다공성 층은 템플레이트 기판 재료의 밀도의 약 25 % 내지 약 75 %의 밀도를 가질 수 있다. 다공성 층을 형성하는 것은, 템플레이트 기판 재료의 밀도를, 그 재료에 세공(pore)들을 형성함으로써 감소시킨다. 감소된 밀도는 고밀도 재료에 대한 다공성 재료의 선택적인 파쇄(fracturing)를 촉진하며, 이는, 다공도(porosity)가 재료의 강도, 및 기계적인 파괴(mechanical failure)에 대한 그 재료의 저항력을 감소시키기 때문이다.
템플레이트 기판의 각각의 표면 상의 다공성 층은, 변화하는 두께 또는 실질적으로 일정한 두께를 가질 수 있다. 예컨대, 다공성 층의 제 1 부분은 제 1 두께를 가질 수 있고, 다공성 층의 제 2 부분은 제 1 두께와 상이한 제 2 두께를 가질 수 있다. 그러한 실시예들은 단일 템플레이트 기판 상에, 변화하는 두께를 갖는 에피택셜 층들을 형성하는데 유용할 수 있다.
104에서, 102에서 형성된 다공성 층들 각각 상에 에피택셜 층이 형성된다. 에피택셜 층들은 템플레이트 기판의 2개의 주 표면들 상에 동시에 또는 순차적으로 형성될 수 있다. 에피택셜 층들은 전형적으로, 이들이 템플레이트 기판으로부터 분리될 수 있고 손상 없이 개별적으로 핸들링(handle)될 수 있도록 하는 두께로 성장된다. 층들의 두께는 약 50 μm 내지 약 500 μm, 예컨대 약 100 μm 내지 약 200 μm, 예를 들어 약 150 μm일 수 있다.
106에서, 에피택셜 층들이 위에 형성된 템플레이트 기판에 기계적인 에너지가 지향된다. 기계적인 에너지는, 기계적인 액추에이터와의 접촉에 의해, 또는 전송(transmission)의 매체를 통해 접촉 없이 기판에 지향될 수 있다. 기계적인 에너지는 템플레이트 기판의 재료에 스트레스를 가하여, 약한 다공성 층들이 파쇄되게 함으로써, 템플레이트 기판으로부터 에피택셜 층들이 분리될 수 있게 한다. 기계적인 에너지는 템플레이트 기판의 주 표면들 양자 모두에 동시에 또는 순차적으로 지향될 수 있다.
108에서, 에피택셜 반도체 층들은 템플레이트 기판으로부터 떨어진다(detached). 템플레이트 기판의 바디(body)와 에피택셜 층들 사이의 다공성 층들은, 106에서 가해진 기계적인 에너지에 의해 약화되거나 또는 파쇄되며, 에피택셜 층들은 힘을 사용하지 않거나 또는 거의 힘을 사용하지 않고 분리될 수 있다. 다공성 층들 중 하나 또는 그 초과의 파쇄가 완료되지 않은 경우에, 에피택셜 층들의 분리를 완료하기 위해, 약간의(some) 박리력(peeling force)이 가해질 수 있다.
110에서, 에피택셜 반도체 기판들을 형성하기 위해, 떨어진 에피택셜 층들에 접착(adhere)될 수 있는 다공성 층들의 임의의 잔여물이 제거된다. 다공성 재료는, 화학적인 수단, 물리적인 수단, 또는 이들의 조합에 의해 제거될 수 있다. 다공성 재료는, 다공성 재료를 고밀도 재료보다 더 빠르게 에칭하는 에칭 케미스트리(chemistry)에 의해 에칭될 수 있다. 수소 함유 플라즈마는 하나의 그러한 케미스트리이다. 다공성 재료는 또한, CMP와 같은 평탄화(planarization) 프로세스로 제거될 수 있다.
112에서, 템플레이트 기판이 재활용된다. 위에서 언급된 것들과 같은 임의의 편리한 프로세스를 사용하여, 임의의 다공성 잔여물이 제거될 수 있다. 템플레이트 기판은, 템플레이트 기판의 두께가 50 μm와 같은 허용 오차 한계 미만으로 떨어질 때까지 재활용될 수 있다.
도 2는, 방법(100)과 함께 사용될 수 있는, 기판 상에 다공성 층들을 형성하는 방법(200)을 요약하는 흐름도이다. 방법(200)은, 템플레이트 기판의 표면에 침투(penetrate)하고 템플레이트 기판의 표면을 분열(disrupt)시킴으로써 밀도를 감소시키도록, 전기장의 강제(compulsion) 하에서, 이온들을 사용한다. 202에서, 템플레이트 기판은 전해질 배스(electrolyte bath)에 배치된다. 전해질 배스는 전형적으로 컨테이너에 보유되고, 템플레이트 기판은 컨테이너에서의 전해질 배스에 침지될(immersed) 수 있다. 템플레이트 기판의 주 표면들 양자 모두는 동시에 또는 순차적으로 전해질 배스에 노출될 수 있다. 전해질 배스는, 극성 유기 용액(polar organic solution) 또는 수성 용액(aqueous solution)일 수 있는 이온들의 용액이다.
204에서, 전해질 배스에 전위(electric potential)가 인가된다. 전위는, 템플레이트 기판의 주 표면과 교차하는(intersect) 방향을 따라 배향되는 전기장을 생성하기 위해 인가된다. 전기장은 템플레이트 기판의 주 표면에 수직할 수 있다.
206에서, 전해질 배스로부터의 이온들은 템플레이트 기판의 주 표면 내로 드라이빙되거나(driven) 또는 표면의 재료와 반응하여, 템플레이트 기판의 표면에 세공(pore)들을 형성한다. 전위는 전기장의 방향으로 전해질 배스에서의 이온들을 가속시킨다. 이온들은, 템플레이트 기판의 표면과 충돌하고, 그리고/또는 템플레이트 기판의 표면과 반응하고, 그리고/또는 템플레이트 기판의 표면 내로 침투하여, 템플레이트 기판의 표면에서의 원자들의 구조를 분열시키거나, 또는 표면으로부터 원자들을 제거하고, 표면에서의 국소 밀도(local density)를 감소시킨다.
원하는 경우에, 템플레이트 기판의 제 2 주 표면을 향하여 전해질 배스로부터의 이온들을 드라이빙하기 위해, 전위의 극성이 반전될 수 있다. 원하는 경우에, 템플레이트 기판의 2개의 주 표면들을 향하여 이온들을 순환적으로(cyclically) 드라이빙하기 위해, 전위의 극성이 교번될(alternated) 수 있다.
전해질 배스는 전기장에 의한 강화(potentiation)에 영향을 받는(subject to) 임의의 이온성 용액(ionic solution)일 수 있다. 일 실시예에서, 전해질 배스는 IPA 내의 HF의 용액일 수 있다. 실리콘 기판이 그러한 용액에 침지되고 용액이 전기장을 받는 경우에, F- 이온들이 실리콘과 반응하여 다공성 실리콘 표면을 형성한다. 다른 실시예에서, 전해질 배스는, 물, 알코올, 또는 이들의 혼합물과 같은 극성 용매(polar solvent) 내의 HX 용액일 수 있으며, 여기서, X는 Cl, F, 또는 Br과 같은 할로겐이다.
208에서, 이온들은 템플레이트 기판의 표면에서의 밀도를 감소시켜서 다공성 층을 형성한다. 처리의 세기(intensity) 및 시간에 따라, 템플레이트 기판의 표면 재료의 밀도는 25 % 내지 75 %만큼 감소될 수 있다. 그렇게 형성된 다공성 층은 전형적으로 밀도 기울기를 가지며, 가장 낮은 밀도 부분은 표면 근처에 있고, 밀도는 템플레이트 기판의 고밀도 바디와 다공성 층 사이의 계면까지 단조적으로(monotonically) 상승된다. 다공성 층은, 템플레이트 기판의 바디의 밀도보다 90 %까지 더 작은, 다공성 층의 표면에서의 밀도를 가질 수 있다.
도 3은 방법(200)에 따른, 다공성 층들을 형성하기 위한 장치(300)의 개략적인 측면도이다. 장치(300)는 임의의 원하는 수의 기판을 동시에 프로세싱할 수 있는 배치(batch) 장치이다. 도 3의 배열에서, 복수의 기판들(306)이 반응기(302)에 배치된다. 기판들(306)은 서로에 대하여 실질적으로 평행하게 배향되고, 수직할 수 있거나, 수평할 수 있거나, 또는 수직과 수평 사이의 임의의 배향으로 있을 수 있다. 전극은 반응기(302)의 어느 하나의 단부에 배치된다. 기판들(306)은 클램프들(304)에 의해 적소에(in place) 보유된다. 도 3에서 6개의 기판들이 도시되어 있지만, 클램프들(304)의 수 및 반응기(302)의 사이즈를 증가시킴으로써, 임의의 수의 기판들을 수용하기 위한 재구성(reconfiguration)이 쉽게 이루어진다. 동시에 프로세싱될 수 있는 기판들의 최대의 수는, 최적의 원하는 풋프린트(foot print), 화학적인 활용(chemical utilization), 요구되는 전력 등에 대한 반응기(302)의 용인가능한 사이즈에 기초한다. 다수의 기판들을 동시에 프로세싱하는 것은, 화학적인 전해질 배스의 공유, 전극들의 단일 쌍의 사용, 및 프로세싱을 위해 요구되는 전체 재료들/성분들의 감소를 허용함으로써 저 비용 및 고 처리량(throughput)을 촉진한다.
전극 어셈블리는 반응기(302)의 양 단부에 배치된 2개의 전극들(314, 316)을 포함한다. 각각의 전극(314, 316)은 솔리드(solid) 전극 플레이트 또는 막일 수 있다. 전극들은 전형적으로, 프로세스 케미스트리에 대해 불활성(inert)인 재료로 형성된다. HF/IPA 용액의 경우에서, 전기화학 반응 동안의 부식(corrosion) 또는 에칭을 피하기 위해, 각각의 전극은 다이아몬드, 흑연, 백금, 또는 임의의 다른 적합한 재료일 수 있다. 전극 어셈블리는 각각의 전극(314, 316)을 위한 전극 챔버(322, 324)를 각각 더 포함할 수 있다. 이러한 경우에서, 전극 챔버들(322, 324)은, 실제(actual) 프로세스 전해질 및 기판들(306)을 보유하는 반응 챔버(310)로부터 분리된다. 각각의 전극 챔버(322, 324)는 전도성 멤브레인(318, 320)에 의해 프로세스 챔버(310)로부터 분리될 수 있으며, 그 전도성 멤브레인(318, 320)은 전기장은 통과하게 허용하지만 화학물질 이온들 및 분자들의 이동은 방지한다. 각각의 멤브레인(318, 320)은 자립형(self-standing)일 수 있거나, 또는 기계적인 안정성을 제공하도록 2개의 천공된(perforated) 비-전도성 플레이트들 사이에 개재될(sandwiched) 수 있다. 이러한 분리 또는 구획화(compartmentalization)는, 전극 챔버들 및 프로세스 챔버들에서, 서로 간섭하지 않으면서, 상이한 전해질 화학물질들(다양한 조성들, 화학 성분들 등)을 사용할 수 있게 한다.
프로세스 챔버(310)는 기판들(306) 및 전해질을 보유한다. 기판들은, 원형(round), 정사각형, 변화하는 정도(degree)들의 더 둥근 코너들을 갖는 의사-정사각형(pseudo square)(절단된(truncated) 코너들을 갖는 정사각형), 뿐만 아니라, 직사각형 구조들과 같지만 이에 제한되지는 않는 다양한 기하형상(geometry)들을 가질 수 있다. 기판들은, 거칠기의 정도가 변화하면서 본질적으로 평탄할 수 있거나, 또는 3-차원 패턴들을 형성하도록 구조화될 수 있거나, 또는 다공성 실리콘 형성을 국소적으로(locally) 억제하거나 가능하게 하는 막들과 함께 구조화될 수 있다.
클램프들(304)은 반응기(302)의 외측 벽 주위에서 연속적일 수 있거나 또는 불연속적일 수 있다. 기판들(306)의 둘레 주위에서의 기판들(306)의 연속적인 클램핑은 기판들 주위에서 이온들의 채널링(channeling)을 방지할 수 있어서, 기판들(306) 사이의 개별적인 구획들을 효과적으로 밀봉할 수 있다. 그러한 실시예에서, 반응기(302)는, 반응기(302)에서 프로세싱될 기판들(306)의 형상을 따르는 단면 형상을 가질 수 있고, 따라서, 클램프들(304)은 반응기(302)의 외측 벽 상에 배치될 수 있다. 대안적으로, 클램프들(304)은, 기판들(306)과의 연속적인 접촉을 제공하기 위하여, 예컨대, 클램프들(304)을 반응기(302)의 벽에 연결하는 배플들에 의해, 반응기(302)의 벽들로부터 지지될 수 있다. 그러한 실시예들에서, 반응기(302)는 전형적으로, 기판들(306)이 클램프들(304)과 정합하여(in registration with) 삽입될 수 있도록 클렘 셀(clam shell)과 같이 하나 또는 그 초과의 섹션들에서 개방하도록 구성된다. 기판(306)이 반응기(302)의 하나의 파트에 삽입되는 경우에, 반응기(302)는 닫히고, 클램프들(304)은 기판들(306) 주위에서 닫혀서, 밀봉을 확립한다(establishing).
반응기(302)의 벽들은 전기장 또는 전해질의 원하지 않는 누설을 방지하기 위해 화학적으로 불활성인 재료로 라이닝될(lined) 수 있다. 라이너(liner) 재료는 단일 층 또는 다수의 층들일 수 있다. HF/IPA 전해질의 경우에서, 라이너 재료는 HF 또는 알코올과의 임의의 반응들에 대해 저항력이 있다. 라이너 재료는, 챔버 벽 또는 클램프들과 기판 에지 사이에 누설이 없는 밀봉(leak-free seal)을 제공하기 위해 절연성 고무 또는 폼(foam)일 수 있다.
구획화된 전극 챔버들(322, 324)을 갖는 장치(300)는 또한 전기 변조(electric modulation)를 허용한다. 전기장에 대한 원하는 균일성을 달성하기 위해, 전극 치수, 전극과 가장 가까운 기판 사이의 거리, 및 기판들 사이의 거리와 같은 파라미터들이 선택될 수 있거나 또는 변경될 수 있다. 위에서 논의된 멤브레인들(318, 320)을 보유하기 위해 사용되는 스페이서들이 또한, 원하는 전기장 균일성을 달성하기 위해, 예컨대 형상 또는 재료들을 변화시킴으로써 변경될 수 있다. 통합된 프로세스 흐름을 위해, 변화하는 전기장(그에 따라, 다공성 실리콘의 변화하는 두께 또는 다공도)이 요구되는 상황들에서, 챔버 설계를 변화시키지 않으면서 전기장을 제어하기 위하여 스페이서 설계가 사용될 수 있다.
챔버는, 반응기(302)의 벽을 통해 형성된 하나 또는 그 초과의 유체 유입구 포트들(308) 및 유체 유출구 포트들(312)을 가질 수 있다. 유체 유입구 포트들(308) 및 유체 유출구 포트들(312)은, 반응기(302)에서 일관된 화학적인 조성을 유지하도록 반응 부산물들의 제거 및 전해질의 보충을 허용한다.
수소는 반응 동안에 전극들(314, 316) 및 기판들(306)의 표면으로부터 방출(evolve)될 수 있다. 배스는 전류 전송을 필수로 하고 있기 때문에, 수소 가스는 반응 표면으로의 화학물질들의 공급 및 전류 흐름을 차단할 수 있고, 따라서, 다공성 실리콘 형성의 균일성 및 연속성에 영향을 미칠 수 있다. 기판들 사이의 거리, 유체 흐름, 및 흐름 포트들의 설계는 수소 가스 제거의 유효성(effectiveness)을 결정한다. 수소를 제거하는 것은 유체 역학의 측면에서 상당히 간단하지만, 유체 포트들을 통한 전류 손실을 완화시키기 위해, 일부 고려사항이 보장된다. 전류 손실은, 각각의 포트를 전기적으로 격리시킴으로써, 그리고/또는 유체 포트들에 연결된 유체 전달 라인들의 직경을 감소시킴으로써, 그리고/또는 유체 전달 라인들의 길이를 증가시킴으로써 완화될 수 있다. 유체 전달 라인들의 길이를 증가시키고 직경을 감소시키는 것은, 전류 손실들을 감소시키는 더 큰 전기 저항을 결과적으로 발생시킨다. 전류장(current field) 라인들이 또한, 기판에 인접한 기하형상에 의해 영향을 받는다. 따라서, 큰 흐름 포트들은 다수의 작은 포트들과 비교하여 덜 바람직하다.
일부 실시예들에서, 도 3의 반응기(302)는 기판 홀더(holder)로서 사용될 수 있고, 더 큰 컨테이너에 포함된 전해질의 배스에 침지될 수 있다. 전해질은 배스로부터 유체 유출구 포트들(312) 및 유체 유입구 포트들(308) 중 임의의 것을 통해 반응기(302) 내로 진입할 수 있고, 그 후에, 전극들(314, 316)이 에너자이징될(energized) 수 있다. 이러한 방식으로, 기판들을 프로세싱하기 위해 다수의 기판 홀더들이 전해질 배스 내로 순환될(cycled) 수 있다.
도 3의 장치(300)는, 배치에서의 기판들의 측(side)들 중 하나 또는 양자 모두 상에 단일-층 또는 다중-층 다공성 실리콘을 형성하기 위해 사용될 수 있다. 다공성 실리콘은, 전류 극성의 변화 없이 하나의 방향으로만 흐르는 전류를 가함으로써, 기판들의 하나의 측 상에만 형성될 수 있다. 다른 한편으로, 다공성 실리콘은, 전류 흐름 방향을 적어도 일 회 또는 다수 회 교번시킴으로써 기판들의 양 측들 상에 형성될 수 있다. 전류 밀도는 (HF 농도와 함께) 층 다공도를 제어한다. 따라서, 층 다공도는, 전류 밀도를 증가시킴으로써 증가될 수 있고, 역으로, 전류 밀도를 감소시킴으로써 감소될 수 있다. 다중-층 다공성 실리콘은, 다공성 실리콘 형성 프로세스 동안에 시간에 따라 전류 레벨을 변화시키거나 또는 변조함으로써 형성될 수 있다. 예컨대, 다공성 실리콘 프로세스를 더 낮은 전류 밀도로 시작하여 더 높은 전류 밀도로 계속하는 것은, 더 높은 다공도 층 아래에 매립된(buried) 더 낮은 다공도 층의 형성을 결과적으로 발생시킬 수 있다. 차등(graded) 다공도 다공성 실리콘 층은, 예컨대, 시간에 따라 전류 밀도를 선형적으로 변조하거나 또는 변화시킴으로써 형성될 수 있다. 1개 내지 다수개의 다공도 값들을 갖는 1개 내지 다수개의 다공성 실리콘 층들을 갖는 임의의 다공성 실리콘 구조를 형성하기 위해, 이러한 접근법이 사용될 수 있다.
도 4는 다른 실시예에 따른 에피택시 방법(400)을 요약하는 흐름도이다. 402에서, 템플레이트 기판의 2개의 주 표면들 상에 다공성 층을 갖는 템플레이트 기판이 프로세싱 챔버에 배치된다. 다공성 층들은, 방법(200)에서 장치(300)를 사용하여 형성될 수 있고, 템플레이트 기판은, 결정질 실리콘, 게르마늄, 실리콘-게르마늄, 실리콘-탄소, 실리콘 탄화물, 게르마늄-탄소, 게르마늄 탄화물, 실리콘-게르마늄-탄소, 실리콘-게르마늄 탄화물, 또는 III/V, II/VI, III/IV/V, 또는 II/IV/VI 화합물과 같은 화합물 반도체일 수 있다. 위에서 설명된 바와 같이, 다공성 층들은 일정한 다공도 및/또는 밀도, 또는 차등 다공도 및/또는 밀도를 갖도록 형성될 수 있다. 다공성 층들은, 다공성 층에 대해 일정할 수 있는 동일한 두께를 가질 수 있거나, 또는 상이한 두께들을 가질 수 있다. 프로세싱 챔버는 에피택시 프로세스와 같은 CVD 프로세스를 수행하기에 유용한 임의의 챔버일 수 있다.
404에서, 템플레이트 기판의 2개의 주 표면들이 전구체 가스에 동시에 노출된다. 가스는 템플레이트 기판을 포함하는 프로세싱 챔버에 제공되고, 템플레이트 기판의 2개의 주 표면들과 접촉하도록 흐른다. 템플레이트 기판은 가스 노출 동안에 회전될 수 있다. 원하는 경우에, 템플레이트 기판의 주 표면들 중 하나 또는 양자 모두 상에서의 증착의 패턴을 조정하기 위해, 템플레이트 기판의 부분들은, 전구체 가스에 대한 노출 전에 마스킹될(masked) 수 있다. 마스크는, 템플레이트 기판의 다공성 표면으로부터 이격되거나 또는 다공성 표면과 접촉하게 배치된 성형된(shaped) 플레이트일 수 있다. 대안적으로, 마스크는 다공성 표면 상에 증착되고 패터닝된 층일 수 있다.
406에서, 전구체 가스 혼합물로부터 템플레이트 기판의 2개의 주 표면들 상에 동시에 에피택셜 층이 형성된다. 층들을 형성하기 위해, 기판은 전형적으로 프로세싱 온도로 가열된다. 열은 챔버 외부에서 생성될 수 있고 챔버 내로 방출될 수 있다. 대안적으로, 열은 챔버 내부에서 생성될 수 있다. 템플레이트 기판의 주 표면들 양자 모두가 동시에 전구체 가스에 노출되기 때문에, 템플레이트 기판의 주 표면들 양자 모두 상에 동시에 층들이 에피택셜 성장한다(grow epitaxially).
도 5a는 다른 실시예에 따른, 방법(400)을 수행하기 위한 장치(500)의 개략적인 측면도이다. 장치(500)는 프로세싱 볼륨을 에워싸는 인클로저(enclosure)(502)를 포함한다. 기판 지지부(504)는 프로세싱 볼륨에 배치되고, 상부 프로세싱 볼륨(528) 및 하부 프로세싱 볼륨(530)을 정의한다. 기판 지지부(504)는, 기판 지지부(504)의 에지에서 템플레이트 기판(503)을 보유하기 위한 하나 또는 그 초과의 에지 그리퍼(edge gripper)들(510)을 갖는다. 에지 그리퍼들(510)은 스핀들(spindle)(508)로부터 연장되는 암(arm)들(506) 상에 지지된다. 스핀들(508)은, 템플레이트 기판(503) 및 기판 지지부(504)를 회전시키기 위해 사용될 수 있는 회전 액추에이터(526)에 인클로저(502)의 벽을 통해 커플링된다. 기판 지지부(504)는 석영과 같은 열 저항성(resistant) 재료로 제조될 수 있다. 전형적으로, 열적 불-균일성들을 생성하는 것을 피하기 위해, 템플레이트 기판을 가열하도록 선택되는 가열 복사선(heating radiation)에 대해 실질적으로 투명한 재료가 선택된다.
도 5a의 실시예에서, 4개의 암들(506)이 제공되며, 그 중 3개의 암들을 볼 수 있다. 임의의 편리한 수의 암들(506)이 제공될 수 있다. 예컨대, 3개 또는 5개의 암들(506)이 제공될 수 있다. 불연속적인 에지 그리퍼의 경우에서, 각각의 암은 엔드 이펙터(end effector)로서 에지 그리퍼를 가질 수 있다.
일 실시예에서, 단일 에지 그리퍼(510)가 사용되고, 기판의 주변(circumference) 주위에서 연속적이다. 연속적인 에지 그리퍼(510)는 장치(500) 외부에서 기판(503)에 적용될 수 있고, 기판과 함께 장치(500) 내로 운반될 수 있다. 그러한 상황들 하에서, 에지 그리퍼(510)는, 암들(506)과 메이팅(mating)하기 위해 에지 그리퍼(510)의 하측(underside) 상에 오목부(indentation)들 또는 그루브(groove)들과 같은 정렬 피쳐(feature)들을 가질 수 있다.
전구체 가스 혼합물은 하나 또는 그 초과의 가스 유입구 포트들(516, 518)을 통해 제공될 수 있다. 장치(500)에서, 2개의 가스 유입구 포트들이 사용되고, 각각의 가스 유입구 포트는 템플레이트 기판(503)의 주 표면을 가로질러 흐르도록 전구체 가스들을 지향시킨다. 가스 유입구 포트(516)는 기판(503)의 제 1 주 표면을 가로질러 흐르도록 전구체 가스 혼합물을 지향시키고, 가스 유입구 포트(518)는 기판의 제 1 주 표면과 대향하는, 기판(503)의 제 2 주 표면을 가로질러 흐르도록 전구체 가스 혼합물을 지향시킨다. 가스 유입구 포트들(516, 518)에 의해 제공되는 전구체 가스 혼합물은 템플레이트 기판(503)의 2개의 주 표면을 가로질러 흐르고, 각각 가스 출구 포털(exit portal)들(512, 514)을 통해 빠져나간다.
상부 열 소스(520) 및 하부 열 소스(524)를 사용하여 장치(500)에 열이 제공될 수 있다. 상부 및 하부 열 소스들 각각은, 각각 상부 및 하부 프로세스 볼륨들(528, 530) 내로 복사 에너지를 방사하는 복사 방사기들(522)을 포함한다. 복사 에너지는 템플레이트 기판(503) 및 프로세스 가스 혼합물을 가열하여, 기판(503)의 표면에서 증착 반응을 에너자이징한다. 기판(503)이 기판(503)의 에지에서 지지되기 때문에, 복사 에너지는, 하부 프로세스 볼륨(530)을 향하는, 기판(503)의 표면을 직접적으로 조명할 수 있다. 열 소스들(520, 524) 각각은, 방사기들(522)이 프로세싱 볼륨들(528, 530)에서의 프로세스 가스들에 노출되지 않도록 프로세스 환경으로부터 방사기들(522)을 차폐(shield)하는 윈도우(532, 534)를 각각 갖는다.
도 5b는, 기판 지지부(504)에 대한 대안으로서 장치(500)에서 사용될 수 있는 기판 지지 어셈블리(540)의 개략적인 단면도이다. 어셈블리(540)에서, 기판(503)은, 기판(503)과의 표면 접촉을 최소화하기 위해 사각(oblique angle)으로 기판(503)과 접촉하는 에지 지지부(542) 상에 지지된다. 에지 지지부(542)는, 장치(500)의 암들(506)과 동일할 수 있는 암들(544)로부터 지지된다. 암들(544)은, 회전 액추에이터(526)에 커플링된 스핀들(508)로부터 연장된다. 복수의 리프트 핀들(546)은, 통상적으로 알려져 있는 바와 같이, 인클로저(502)의 바닥 벽과의 접촉에 의해 전개될(deployed) 수 있거나 또는 작동될 수 있는 리프트 핀 칼라(lift pin collar)(548)에 커플링된다. 도 5b의 기판 지지 어셈블리는, 에지 지지부(542)가 위로부터 닫히지 않기 때문에, 템플레이트 기판(503)을 설치(installing)하고 챔버로부터 회수(retrieving)하는 것에서 이점들을 제공한다. 기판 핸들링 로봇은, 리프트 핀들(546)이 전개되고 에지 지지부(542) 위로 연장되는 경우에 리프트 핀들(546) 상에 기판을 배치할 수 있다. 그 후에, 스핀들(508), 암들(544), 및 에지 지지부(542)는 기판(503)과 맞물리도록 상방으로 이동될 수 있어서, 도 5b에서 도시된 바와 같이, 리프트 핀들(546) 위의 프로세싱 위치로 기판(503)을 리프팅(lifting)할 수 있다. 기판(503)을 회수하기 위해, 반대의 프로세스가 사용될 수 있다.
도 5c는 다른 실시예에 따른, 템플레이트 기판들 상에 에피택셜 층들을 형성하기 위한 배치 프로세싱 챔버(550)의 개략적인 측면도이다. 챔버(552)는, 스템(stem)(560)에 의해 회전 액추에이터(562)에 커플링된 프레임(554)에 커플링되는 복수의 에지 지지부들(556)을 갖는다. 가스 유입구(564)는 챔버(552)에 전구체 가스 혼합물을 제공한다. 기판들(558)은 챔버(552) 외부에서 프레임(554)의 에지 지지부(556) 내로 로딩될(loaded) 수 있고, 그 후에, 프레임은 프로세싱을 위해 챔버(552) 내로 이동될 수 있다. 가스 유입구(564)에서의 개구들(566)은, 증착 프로세스를 수행하도록, 각각의 기판(558)의 2개의 주 표면들을 따라 전구체 가스 혼합물을 흐르게 한다. 가스는, 기판들을 가로질러 흐르는 가스를 수집하기 위한 개구들(570)을 갖는 가스 유출구(568)를 통해 챔버(552)를 빠져나간다. 프레임(554) 뒤에서 가열 엘리먼트들(572)을 볼 수 있다. 가열 엘리먼트들(572)은 증착 프로세스를 에너자이징하기 위해 챔버(552) 내로 복사 에너지를 제공한다. 가열 엘리먼트들(572)은, 적외선 방사 엘리먼트들, 또는 가시 광선 방사 엘리먼트들, 또는 이들의 조합과 같은 임의의 복사 가열 엘리먼트들일 수 있다. 일 실시예에서, 가열 엘리먼트들(572)은, 전류가 저항성 열을 생성하는 저항성 가열 엘리먼트들이다.
도 6은 다른 실시예에 따른 방법(600)을 요약하는 흐름도이다. 602에서, 템플레이트 기판의 2개의 주 표면들 상에 형성된 다공성 층, 및 각각의 다공성 층 상에 형성된 에피택셜 층을 갖는 템플레이트 기판이 프로세싱 챔버에 배치된다. 그러한 템플레이트 기판은 전술한 장치 및 방법들 중 임의의 것을 사용하여 제조될 수 있다. 일부 실시예들에서, 프로세싱 챔버는 유체 배스 챔버일 수 있다.
604에서, 에피택셜 층들을 통해 템플레이트 기판에 기계적인 에너지가 지향된다. 기계적인 에너지는, 다공성 층들에 우선적으로 스트레스를 가하고 다공성 층들의 파쇄를 야기하도록 선택된다. 기계적인 에너지는 음향 에너지 또는 접촉 매개(contact mediated) 기계적인 에너지일 수 있다. 기계적인 에너지가 접촉 매개 기계적인 에너지인 실시예에서, 액추에이터는, 에피택셜 층들 중 하나 또는 그 초과와 접촉하고, 진동하거나 또는 진동 움직임(oscillating motion)에 관여하여(engage in), 에피택셜 층 아래의 다공성 층에 스트레스를 가한다. 기계적인 에너지가 음향 에너지인 실시예에서, 음향 에너지를 기판에 지향시키는 것을 용이하게 하기 위해, 템플레이트 기판은 음향 전송가능 매체(acoustically transmissive medium)에 침지될 수 있다.
음향 실시예에서, 변환기는 기판에 전파되는 압력 웨이브들을 생성하고, 압력 웨이브들이 템플레이트 기판의 층들을 통해 전파되게 한다. 압력 웨이브들의 주파수 및 진폭은 서브소닉, 소닉, 또는 울트라소닉일 수 있고, 기판의 다공성 재료와의 커플링의 효율을 최대화하도록 선택될 수 있다. 압력 웨이브들의 주파수는 약 5 kHz 내지 약 2,000 kHz, 예컨대 약 20 kHz 내지 약 1,000 kHz, 예를 들어 약 26 kHz 또는 약 950 kHz일 수 있다. 압력 웨이브들의 주파수는 단일 처리에서 변화될 수 있다. 예컨대, 하나의 템플레이트 기판은, 약 20 kHz 내지 약 1,000 kHz의 변화하는 주파수를 갖는 압력 웨이브들을 받을 수 있다. 압력 웨이브들의 주파수는, 효율적인 프로세싱을 위해 기판 재료의 상이한 진동 모드들과 커플링하기 위하여 반복적으로 증가될 수 있고 낮아질 수 있다. 압력 웨이브들의 진폭은, 약 300 W 내지 약 2,000 W, 예컨대 약 600 W의 입사 전력(incident power)을 템플레이트 기판에 제공하도록 선택될 수 있다.
음향 또는 접촉 기계적인 스트레스는 템플레이트 기판의 주 표면들 양자 모두에 동시에 또는 순차적으로 가해질 수 있다. 음향 기계적인 에너지를 동시에 템플레이트 기판의 주 표면들 양자 모두에 가함에 있어서, 압력 웨이브 생성 변환기는 템플레이트 기판의 각각의 주 표면을 향하게 배치될 수 있고, 따라서, 2개의 압력 웨이브 생성 변환기들이 사용된다. 각각의 변환기는 기판에 동시에 영향을 미치는 압력 웨이브들을 생성할 수 있다. 2개의 변환기들은, 2개의 변환기들에 의해 생성되는 웨이브필드(wavefield)들이 실질적으로 동일하거나 또는 동기적(synchronous)이도록 동일한 주파수 및 전력을 갖는 압력 웨이브들을 생성할 수 있거나, 또는 2개의 변환기들은 비동기적(asynchronous)일 수 있는 상이한 웨이브필드들을 생성할 수 있다. 2개의 변환기들에 의해 생성되는 웨이브필드들의 패턴은, 2개의 웨이브필드들을 2개의 다공성 층들로 커플링시키는 것의 효율을 최대화하도록 선택될 수 있다. 음향 기계적인 에너지를 순차적으로 가함에 있어서, 하나의 변환기가 사용될 수 있고, 템플레이트 기판은 순차적으로 주 표면들 양자 모두를 프로세싱하는 것을 허용하도록 뒤집어 질 수 있거나, 또는 2개의 변환기들이 사용될 수 있고, 순차적으로 에너자이징될 수 있으며, 따라서, 2개의 변환기들이 동시에 압력 웨이브들을 생성하지 않는다. 2개의 변환기들은, 제 2 변환기가 에너자이징되기 전에, 제 1 변환기를 이용하는 프로세싱이 완료되도록 블록(block) 방식으로 동작될 수 있거나, 또는 2개의 변환기들은 교번 방식으로 동작될 수 있다. 각각의 변환기는 검출기를 포함할 수 있고, 그에 따라, 제 1 변환기가 압력 웨이브들을 생성하고 있는 경우에, 제 2 변환기는, 압력 웨이브들을 검출하고 압력 웨이브들의 주파수 및 전력을 제어하기 위해 사용될 수 있다.
에피택셜 층들의 제조를 용이하게 하기 위한 여기에서 설명되는 다공성 층들은 방법(200) 및/또는 장치(300)를 사용하여 형성될 수 있다. 층들의 다공도는 일반적으로 약 5 % 내지 약 95 %이다. 템플레이트 기판 상의 단일 다공성 층을 이용하는 실시예에서, 층의 다공도는 약 20 % 내지 약 80 %, 예컨대 약 30 % 내지 약 70 %, 예를 들어 약 50 % 또는 60 %일 수 있다. 다공성 층의 다공도는, 정의된 스트레스 패턴을 받는 경우에 원하는 파쇄 거동(behavior)을 제공하도록 선택될 수 있다. 2개의 다공성 층들이 템플레이트 기판의 각각의 측 상에 형성되는 실시예에서, 제 1 다공성 층은 약 5 % 내지 약 25 %의 다공도를 가질 수 있는 한편, 제 1 다공성 층 위에 형성된 제 2 다공성 층은 약 50 % 내지 약 80 %의 다공도를 가질 수 있다.
접촉 매개의 경우에서, 2개의 액추에이터들이 템플레이트 기판의 2개의 주 표면들에 동시에 적용될 수 있거나, 또는 제 2 주 표면에 고정 홀더(static holder)가 적용되면서 단일 액추에이터가 템플레이트 기판의 제 1 주 표면에 적용될 수 있다. 2개의 액추에이터들이 사용되는 경우에, 2개의 액추에이터들은, 기계적인 스트레스가 템플레이트 기판의 주 표면들 양자 모두에 동시에 가해지도록, 동시에 에너자이징될 수 있다. 대안적으로, 2개의 액추에이터들은, 음향 변환기들에 대해 위에서 설명된 바와 같이, 블록 방식 또는 교번 방식으로 순차적으로 에너자이징될 수 있다. 접촉 액추에이터들이 전형적으로, 압력 웨이브 변환기들보다 훨씬 더 높은 진폭들의 기계적인 스트레스를 생성할 수 있기 때문에, 주어진 전력을 기판에 가하기 위해, 더 낮은 주파수가 접촉 액추에이터들에 대해 사용될 수 있다. 압력 웨이브 변환기들과 마찬가지로, 접촉 액추에이터들은, 프로세싱 동안에 변화할 수 있는, 약 1 Hz 내지 약 100 Hz, 예컨대 약 10 Hz의 주파수로 순환할 수 있다. 음향 경우와 마찬가지로, 주파수 패턴은 2개의 액추에이터들 사이에서 동기적으로 또는 비동기적으로 변화할 수 있다.
606에서, 다공성 층들 각각을 통해 균열(fissure)이 형성된다. 균열은, 템플레이트 기판의 각각의 주 표면 상의 다공성 재료가 열극(fracture)들을 발생시키도록 하는 방식으로, 기계적인 에너지를 기판에 가함으로써 형성된다. 균열은 다공성 층을 통해 연속적일 수 있거나, 또는 다수의 불연속적인 균열들이 발생할 수 있다. 연속적인 균열이 발생하는 경우에, 에피택셜 층이 다공성 층으로부터 클리빙될 수 있다. 연속적인 균열이 발생하지 않는 경우에, 적당한(moderate) 분리력(separating force)을 가함으로써 다공성 층으로부터 에피택셜 층을 클리빙하도록, 불연속적인 균열들이 이용된다. 예컨대, 고정 홀더가 에피택셜 층에 적용될 수 있고, 분리력이 에피택셜 층 상에 확립될 수 있다. 그 후에, 위에서 설명된 종류들의 기계적인 에너지가 기판에 지향될 수 있는 한편, 분리력이 또한 기판에 가해진다. 분리력은, 템플레이트 기판으로부터 에피택셜 층을 클리빙하는데 필요한 기계적인 에너지의 양을 감소시킬 수 있다. 따라서, 템플레이트 기판에 가해지는 기계적인 에너지는 고정된 성분과 변화하는 성분의 조합일 수 있다.
608에서, 각각의 에피택셜 층이 템플레이트 기판으로부터 떨어진다. 에피택셜 층들은 일반적으로, 각각의 에피택셜 층에 기판 홀더를 부착시키고 층을 제거함으로써 떨어진다. 템플레이트 기판은, 에피택셜 층에 부착된 홀더들 중 하나에 의해, 다른 에피택셜 층이 제거되는 동안에 안정될 수 있다. 그러한 실시예에서, 하나의 에피택셜 층이 스테이징(staging) 또는 프로세싱 위치로 제거될 수 있고, 에피택셜 층을 제거하기 위해 사용된 기판 홀더는 템플레이트 기판에 재부착될 수 있어서, 제 2 에피택셜 층이 제거되는 동안에 기판을 안정시킬 수 있다. 대안적으로, 템플레이트 기판은, 에피택셜 층들 양자 모두가 제거되는 동안에 에지 그리퍼에 의해 안정될 수 있다.
610에서, 에피택셜 기판을 형성하기 위해, 각각의 에피택셜 층으로부터 임의의 다공성 잔여물이 제거된다. 다공성 잔여물은, 화학적인 수단, 물리적인 수단, 또는 이들의 조합에 의해 제거될 수 있다. 다공성 재료는, 수소 플라즈마에 대한 노출과 같은 화학적인 처리 및/또는 평탄화에 의해 제거될 수 있다.
도 7a는 일 실시예에 따른, 도 6의 방법을 수행하기 위한 분리 장치(700)의 개략적인 단면도이다. 장치(700)는, 하나 또는 그 초과의 기판들(708)이 프로세싱을 위해 배치되는 프로세싱 볼륨(704)을 에워싸는 챔버(702)를 특징으로 한다. 도 7a의 도면에서 3개의 기판들(708)을 볼 수 있지만, 동시에 프로세싱될 기판들의 수 및 사이즈에 적합하도록 장치를 스케일링(scaling)함으로써 장치(700)에서 임의의 수의 기판들이 프로세싱될 수 있다. 기판들(708)은 서셉터(720)에 의해 보유될 수 있고, 서셉터(720)는, 챔버(702)의 대향하는 벽들에 부착될 수 있는 에지 지지부(706)에 의해 지지될 수 있다.
제 1 압력 웨이브 변환기(714)는 기판들(708)의 제 1 측을 향하게 배치되고, 제 2 압력 웨이브 변환기(716)는, 제 1 측과 대향하는, 기판(708)의 제 2 측을 향하게 배치된다. 압력 웨이브 변환기들(714, 716)은, 챔버(702) 내에서, 예컨대 소리(sound) 또는 다른 음향 웨이브필드들과 같은 압력 웨이브들을 생성한다. 변환기들은 압력 웨이브들을, 서셉터(720)에 의해 지지되는 기판들(708)을 향하여 지향시킨다. 챔버(702)는, 변환기들(714, 716)에 의해 생성되는 압력 웨이브들을 고도로(highly) 전송가능하도록 선택된 유체로 충전될(filled) 수 있다. 변환기들(714, 716)은 일반적으로, 약 1 W 내지 약 2,000 W의 전력 레벨들에서 약 1 kHz 내지 약 2,000 kHz의 주파수를 갖는 압력 웨이브들을 생성할 수 있다. 유체는 유체 유입구(710)를 통해 챔버(702)에 제공될 수 있고, 유체 유출구(712)를 통해 챔버로부터 제거될 수 있다. 일 실시예에서, 변환기(714)는, 기판들을 갖는 서셉터가 에지 지지부(706) 상에 배치될 수 있고 에지 지지부(706)로부터 제거될 수 있도록 제거가능하다. 다른 실시예에서, 변환기(714)는, 챔버(702) 내로의 접근을 허용하도록 이동가능하고, 예컨대 힌지된다(hinged).
일부 실시예들에서, 압력 웨이브들을 전송하기 위한 유체는 에천트(etchant)와 같은 클리빙 보조물(cleaving aid)을 포함할 수 있다. 에천트는, 다공성 재료에서의 균열들의 발생을 촉진하기에 충분히 낮은 농도로 존재할 수 있다. 그러한 유체의 하나의 예는 알코올 또는 물 내의 HF의 저강도(low-strength) 용액이다. 유체 그 자체는 압력 웨이브들을 기판에 효율적으로 전송하고, HF는 다공성 층들로부터의 에피택셜 층들의 클리빙을 촉진하기 위한 에천트로서 작용할 수 있다.
도 7b는 다른 실시예에 따른 분리 장치(730)의 개략적인 측면도이다. 도 6의 방법은 장치(730)를 사용하여 수행될 수 있다. 챔버(732)는, 기판 지지부(736)를 기판 지지부(736)의 축에 대해 평행한 방향으로 이동시키는 액추에이터(744)를 갖는 기판 지지부(736)를 에워싼다. 기판(738)은 기판 지지부(736)의 기판 지지 표면 상에 배치될 수 있다.
접촉 액추에이터(734)는 기판 지지부(736)와 대향하게 배치된다. 접촉 액추에이터(734)는, 기판(738)의 표면과 접촉하는 접촉 표면(740)을 갖는다. 접촉 표면(740)은, 정전력 또는 진공과 같은 보유력(holding force)을 기판(738)에 가할 수 있다. 보유력의 소스(742)는 접촉 표면(740)에 보유력을 제공한다. 소스(742)는, 정전 보유력을 제공하기 위한 전력 공급부 또는 진공 소스일 수 있다.
접촉 액추에이터(734)는 또한, 접촉 액추에이터(734)의 주변부로부터 연장되는 차폐부(746)를 가질 수 있다. 차폐부(746)는, 기판에 진공을 가함으로써 작업하는 접촉 액추에이터들을 위해, 접촉 표면(740) 주위의 진공의 유지를 용이하게 하기 위하여, 접촉 표면(740)이 기판(738)과 접촉하는 경우에, 기판 지지부(736)의 지지 표면과 맞물릴 수 있다. 차폐부(746)는, 진공을 유지하기 위한 소스(742)의 용량(capacity) 미만의 레이트로 접촉 표면(740)으로의 가스 흐름을 제어하는, 차폐부와 지지 표면과 기판(738) 사이의 갭을 가지면서 기판(738)의 사방을(on all sides) 둘러싼다.
기계적인 스트레스 소스(743)는, 접촉 액추에이터(734)를 통해 기판(708)에 기계적인 스트레스를 전송하기 위해 접촉 액추에이터(734)에 커플링된다. 기계적인 스트레스 소스(743)는, 접촉 표면(740)으로의 진공의 적용을 변화시키도록 소스(742)를 순환시키는 진공 순환기(cycler)일 수 있다. 대안적으로, 기계적인 스트레스 소스(743)는, 주파수들의 넓은 범위에서 변화하는 및/또는 순환적인 기계적인 스트레스를 생성하도록 신속하게 순환될 수 있는, 용량성 힘 액추에이터 또는 압전(piezoelectric) 액추에이터일 수 있다.
도 7c는 다른 실시예에 따른 분리 장치(750)의 개략적인 측면도이다. 도 6의 방법은 분리 장치(750)를 사용하여 수행될 수 있다. 챔버(732)는, 각각 접촉 표면(740 및 756)을 각각 갖는 제 1 접촉 액추에이터(734) 및 제 2 접촉 액추에이터(737)를 에워싼다. 접촉 표면들(740 및 756) 각각은, 위에서 설명된 바와 같은 진공 멤브레인들일 수 있다. 기판(708)은, 벽 지지부(752)에 의해 챔버(732)의 벽들로부터 지지될 수 있는 에지 지지부(754)를 사용하여 지지된다. 벽 지지부(752)는 측면(lateral) 방향으로 이동하도록 작동될 수 있다. 에지 지지부(754)는, 기판(708)이 에지 지지부(754)로부터 맞물림 해제(disengage)되도록 벽 지지부(752)가 리트랙트(retract)함에 따라, 복수의 피스(piece)들로 분리될 수 있다. 기판 핸들링 로봇(미도시)은, 기판(708)과의 맞물림에서, 기판(708) 아래의 위치로 챔버(732) 내로 삽입될 수 있다. 에지 지지부(754)가 리트랙트됨에 따라, 그 후에, 기판(708)은, 슬릿 밸브 또는 유사한 통상적으로 사용되는 수단을 통한 챔버(732)로부터의 제거를 위해 기판 핸들링 로봇 상에 놓일 수 있다. 진공 표면들(740 및 756)은 각각의 진공 소스들(742 및 744)에 커플링되고, 접촉 액추에이터들(734 및 737)은, 접촉 액추에이터들(734, 737)의 축들을 따라 접촉 액추에이터들(734, 737)을 이동시키기 위한 선형 액추에이터들에 커플링될 수 있다.
대안적으로, 에지 지지부(754)는, 기판(708)의 에지와 맞물리기 위해 챔버의 측면으로부터 연장되는 복수의 암들일 수 있다. 각각의 암은, v-형상 프로파일, u-형상 프로파일, 또는 기판(708)의 에지와 맞물리기 위한 임의의 편리한 프로파일을 갖는 엔드 이펙터를 가질 수 있다. 암들은 챔버로부터의 제거를 위해 기판을 해제하도록 리트랙트될 수 있거나, 또는 프로세싱을 위해 기판과 맞물리고 기판을 보유하도록 연장될 수 있다.
여기에서 설명되는 접촉 액추에이터들은, 다공성 층으로부터의 에피택셜 층의 분리를 용이하게 하기 위해 순환적인 움직임을 채용할 수 있다. 기판에 반복적인 스트레스를 가하기 위해 접촉 액추에이터에 순환적인 견인력(pulling force)이 가해질 수 있다. 반복적인 스트레스의 진폭 및 주파수는, 다공성 층을 우선적으로 피로(fatigue)시키고 파쇄하도록 선택될 수 있다.
도 7d는 다른 실시예에 따른 분리 장치(770)의 개략적인 단면도이다. 분리 장치(770)는 많은 점들에서 도 7c의 분리 장치(750)와 유사하다. 무엇보다도 특히, 기판(708)이 에지 지지부(772)에 의해 지지되고, 기판(708)의 주 표면들 양자 모두가 동시에 또는 순차적으로 프로세싱된다. 제 1 분리 액추에이터(774)는 기판(708)의 제 1 측을 프로세싱하고, 제 2 분리 액추에이터(776)는 기판(708)의 제 2 측을 프로세싱한다. 기판의 대향하는 측들을 프로세싱하는 것을 제외하고는, 2개의 분리 액추에이터들(774/776)은 주요한 점들에서 실질적으로 동일하다.
분리 액추에이터들(774/776) 각각은 진공 소스(776)에 커플링된 진공 헤드(782)를 갖는다. 진공 헤드(782)는, 진공 헤드(782)의 리세스(recess)(786)에서 보유되는 진공 애플리케이터(784)를 갖는다. 진공 애플리케이터(784)의 에지는 진공 애플리케이터(784)의 주변 주위의 리세스(786)에 배치된다. 리세스(786)는 진공 애플리케이터(784)와의 진공 밀봉을 형성하고, 기판(708)으로부터 진공 애플리케이터(784) 반대편에 진공 플리넘(vacuum plenum)(790)을 정의한다. 진공 애플리케이터(784)는, 진공의 균일한 적용을 허용하도록, 예컨대 다공성 세라믹 재료로 제조된 다공성 부재일 수 있다.
진공 헤드(782)는, 리세스(786)로부터 측면방향으로(laterally) 또는 방사상으로(radially) 멀어지게 연장되는 정지부(stop)(788)를 포함할 수 있다. 리세스(786)는, 진공 애플리케이터(784)의 주변 주위에서 진공 애플리케이터(784)의 에지와의 맞물림을 허용하도록, 분리 장치(770)의 중앙 구역을 향하여 내측으로 개방된다. 정지부(788)는 리세스(786)의 벽의 반대편 측으로부터 연장된다. 정지부(788)는, 기판(708)과 진공 애플리케이터(784) 사이에 갭(792)을 정의하도록, 기판(708) 위에서, 정지부(788)의 내측 에지(796)에서 에지 지지부(772)와 맞물리도록 위치될 수 있다. 갭(792)은, 얇은 에피택셜 층이 위에 형성될 수 있는 기판(708)의 표면과의 접촉을 방지하고, 기판(708)의 표면 위의 진공의 유지를 허용한다. 가스는, 기판 표면을 가로질러 갭(792)을 통해, 진공 애플리케이터(784)를 통해, 진공 플리넘(790) 내로 흐르고, 진공 소스(776)의 배기부(exhaust)(미도시)를 통해 흘러 나간다. 진공 애플리케이터(784)와 기판(708) 사이의 간격(clearance)은 전형적으로 약 100 μm 또는 그 미만이다. 진공 헤드(782)와 같은 비-접촉 진공 헤드의 사용은, 최소의 힘을 사용하여 기판(708)으로부터 에피택셜 층들이 떨어지는 것을 허용한다. 떨어지면, 에피택셜 층은 흡입(suction)에 의해 진공 헤드에 접착되고, 후속 프로세싱을 위해 운반될 수 있다.
장치(770)의 진공 헤드들(782)을 사용하여 기판에 순환적인 또는 변화하는 힘이 가해질 수 있다. 진공 압력은 원하는 주파수 및/또는 패턴에 따라 펄싱될(pulsed) 수 있고, 그리고/또는 진공 헤드들(782)은 힘을 변화시키도록 축 방향으로 작동될 수 있다. 진공 헤드들(782)은, 임의의 편리한 타입의 선형 액추에이터일 수 있는 선형 액추에이터들(758/760)에 의해 각각 작동될 수 있다. 선형 액추에이터들(758/760)은 또한, 기판(708)이 진입하고 분리 장치(770)로부터 빠져나가기 위해 진공 헤드들(782)을 기판(708)으로부터 멀어지게 이동시키기 위해 사용될 수 있다. 하나 또는 그 초과의 액추에이터들(794)은 또한, 에지 지지부(772)를 기판(708)의 에지와 맞물리게 하고 맞물림 해제하기 위해 에지 지지부(772)에 커플링될 수 있다.
단순화를 위해, 분리 장치(770)에서 단일 기판이 도시되었지만, 분리 장치(770)는 복수의 기판들을 동시에 프로세싱하도록 구성될 수 있다. 기판들은, 예컨대 도 7a의 서셉터(720)와 같이, 복수의 측면방향으로 변위된(displaced) 기판 위치들을 갖는 서셉터에 배치될 수 있다. 진공 헤드들(782)은 마찬가지로, 서셉터에서의 기판들의 배열에 매칭하기 위해 복수의 진공 애플리케이터들(784)을 가질 수 있다. 진공 애플리케이터들(784)은, 서셉터에서의 기판들 상의 부하(load)들을 밸런싱(balance)하기 위해 공통 진공 플리넘(790)을 공유할 수 있다.
도 8a 내지 도 8c는 방법들(100, 200, 400, 및 600)의 다양한 스테이지들에서의 기판(800)의 단면도들이다. 도 8a에서, 기판(800)은 템플레이트 기판일 수 있고, 기판(800)은 기판(800)의 각각의 주 표면 상에 형성된 다공성 층(802)을 갖는다. 도 8b에서, 에피택셜 층(804)이 다공성 층들(802) 양자 모두 상에 형성되었다. 도 8c에서, 에피택셜 층들(804)이 다공성 층들(802)로부터 분리되었다. 다공성 재료의 얇은 잔존물(remnant)(808)이 에피택셜 층들(804) 상에 남아있고, 다공성 층들(802)의 거칠게 된 표면(806)은, 에피택셜 층들(804)의 분리를 초래하였던, 다공성 층들(802)을 통한 균열들의 형상을 나타낸다. 위에서 기재된 바와 같이, 다공성 잔존물은, 수소 플라즈마 노출과 같은 화학적인 프로세스들을 통해, 또는 평탄화를 통해 에피택셜 층들로부터 제거될 수 있다.
도 9a 내지 도 9f는 방법들(100, 200, 400, 및 600)의 다양한 스테이지들에서의 기판(900)의 단면도들이다. 도 9a에서, 제 1 다공성 층(902)이 기판(900)의 적어도 2개의 주 표면들 상에 형성된다. 기판(900)은 템플레이트 기판일 수 있다. 도 9b에서, 에피택셜 층(904)이, 기판(900)의 주 표면들 양자 모두 상의 제 1 다공성 층(902) 상에 형성되었다. 제 2 다공성 층은 에피택셜 층(904)과 제 1 다공성 층(902) 사이에 형성될 수 있다. 기판의 각각의 표면 상에 2개의 다공성 층들을 형성하는 것은 원하는 위치 또는 층에서의 분리를 촉진하는데 유용할 수 있다. 예컨대, 제 1 다공성 층(902) 및 제 2 다공성 층은 상이한 다공도들을 가질 수 있다. 예컨대, 제 1 다공성 층(902)은 고밀도 또는 저 다공도 층일 수 있고, 제 2 다공성 층은 저밀도 층일 수 있다.
도 9c에서, 에피택셜 층(904)을 덮는 보호 층(906)이 기판에 적용되었다. 보호 층(906)은, 에피택셜 층(904)을 손상시키지 않는, 에피택셜 층(904)의 접촉 핸들링을 허용하기 위해 제공될 수 있다. 보호 층(906)은, 에피택셜 층(904)을 실질적으로 변경하지 않으면서 편리하게 적용 및 제거될 수 있는 임의의 재료일 수 있다. 예들은 특히, 접착제 또는 용융(melting)을 사용하여 적용될 수 있는 테이프, 겔(gel), 왁스, 폴리머, 하드마스크, 글래스, 및 세라믹을 포함한다.
도 9d에서, 제 1 다공성 층(902)으로부터의 분리 후에 에피택셜 층(904)이 제거될 수 있도록 기판의 에지 부분(912)으로부터 측면방향으로 에피택셜 층(904) 및 보호 층(906)을 분리시키기 위해, 기판은 스크라이빙 또는 다이싱 프로세스와 같은 측면방향 분리 프로세스를 받았다. 도 9d의 분리 프로세스는, 예컨대 워터 제트(water jet) 또는 다이아몬드 톱을 사용하는, 쏘잉 프로세스와 같은 기계적인 스크라이빙 프로세스일 수 있거나, 또는 도 9d의 분리 프로세스는 레이저 스크라이빙 프로세스와 같은 복사 스크라이빙(radiant scribing) 프로세스일 수 있다. 도 9d의 측면방향 분리 프로세스는, 에피택셜 층(904)과 보호 층(906)의 제거 부분(910)을 정의하는, 에피택셜 층(904) 및 보호 층(906)을 통하는 개구들(908)을 생성한다. 개구들(908)은 그루브들일 수 있고, 개구들의 깊이는, 기판(900)의 표면에 대한 임의의 손상을 피하기 위해 에피택셜 층(904)과 보호 층(906)의 조합된 두께 미만일 수 있다. 원하는 경우에, 측면방향 분리는 보호 층을 사용하지 않고 채용될 수 있다는 것이 유의되어야 한다. 예컨대, 위에서 설명된 바와 같은 측면방향 분리는 방법(600)과 관련하여 실시될 수 있고, 도 8c에 도시된 에피택셜 층들 및 기판을 산출하기 위한 분리를 수행하기 전에, 도 8b에 도시된 기판에 적용될 수 있다.
도 9e에서, 기판(900)의 제 1 주 표면 상의 제거 부분(910)이 분리되었고, 에피택셜 층(904)이 제 1 주 표면 상의 다공성 층(902)으로부터 분리되었다. 도 9f에서, 기판(900)의 제 2 주 표면 상의 제거 부분(910)이 유사하게 분리되었다. 2개의 제거 부분들(910)은 도 9e 및 도 9f에 도시된 바와 같이 순차적으로 제거될 수 있거나, 또는 2개의 제거 부분들(910)은 동시에 제거될 수 있다. 동시 및 순차적인 제거의 방법들은 방법(600)과 관련하여 위에서 설명된다. 또한 방법(600)과 관련하여 설명된 바와 같이, 에피택셜 층(904)과 분리된 다공성 재료는 기계적인 수단 또는 화학적인 수단을 사용하여 제거될 수 있다. 원하는 경우에, 기판을 재활용하기 전에, 기판(900) 상에 남아있는 제 1 다공성 층(902)이 제거될 수 있다. 대안적으로, 기판(900)은 제 1 다공성 층(902)과 함께 재활용될 수 있다. 예컨대, 템플레이트 기판의 2개의 주 표면들 상에 형성된 저 다공도 층을 갖는 템플레이트 기판은, 방법(200)과 관련하여 설명된 바와 같은, 다공성 층을 형성하는 프로세스를 받을 수 있다. 다공성 층들을 두껍게 하기에 충분한 시간 동안 기판을 전해질에 노출시킴으로써, 저 다공도 층은 고 다공도 층으로 변환될 수 있고, 새로운 저 다공도 층이 고 다공도 층 아래에 형성될 수 있다. 그 후에, 이러한 방식으로 준비된 기판은, 도 9a 내지 도 9f에 나타낸 결과들을 산출하기 위해 방법들(400 및 600)을 받을 수 있다. 제 1 다공성 층(902)은 약 5 % 내지 약 25 %의 다공도를 가질 수 있는 한편, 에피택셜 층(904)과 제 1 다공성 층(902) 사이에 배치된 제 2 다공성 층은 약 50 % 내지 약 80 %의 다공도를 가질 수 있다.
순차적인 분리의 경우에서, 도 9a 내지 도 9f에 도시된 바와 같이, 템플레이트 기판(900)의 2개의 표면들 상의 다공성 층들은, 순차적인 분리 프로세스를 용이하게 하기 위해, 상이한 다공도들, 밀도들, 및/또는 두께들을 가질 수 있다. 도 9e에서, 기판(900)의 제 1 측 상의 제 1 저 다공도 층(902A)은, 기판(900)의 제 2 측 상의 제 2 저 다공도 층(902B)보다 더 높은 다공도 및 더 낮은 밀도를 가질 수 있다. 제 2 저 다공도 층(902B)은 또한, 제 1 저 다공도 층(902A)보다 더 두꺼운 두께를 가질 수 있다. 층들(902, 902A, 902B)의 두께는 일반적으로, 약 100 μm 내지 약 1 mm이다.
순차적인 분리에 대해, 기판의 제 2 측에 고정 홀더가 적용되면서, 기판의 제 1 측에 접촉 액추에이터가 적용될 수 있다. 그 후에, 기판의 제 1 측에 기계적인 스트레스를 가하기 위해 접촉 액추에이터가 에너자이징될 수 있다. 제 1 분리를 위한 접촉 액추에이터에 더 가까운 저 다공도 층(902A)의 다공도가 저 다공도 층(902B)의 다공도보다 더 높은 경우에, 기판(900)의 제 2 측을 따라 균열이 발생하기 전에, 기판(900)의 제 1 측을 따라 균열이 발생하도록, 접촉 액추에이터에 입력되는 전력이 선택될 수 있다. 이러한 방식으로, 에피택셜 층(904)이 기판(900)으로부터 순차적으로 분리될 수 있다.
기판(900)으로부터 에피택셜 층(904)을 분리시킨 후에, 분리된 에피택셜 층에 기판 핸들러를 적용하는 것에 의해, 또는 접촉 액추에이터의 움직임에 의해, 분리된 에피택셜 층(904)이 제거되고, 접촉 액추에이터는 디-에너자이징된다(de-energized). 그 후에, 더 이상 에피택셜 층을 갖고 있지 않은 기판(900)의 제 1 측에 고정 홀더가 적용될 수 있고, 기판(900)의 제 2 측에 접촉 액추에이터가 적용될 수 있으며, 기판(900)의 제 2 측은 여전히 그 위에 형성된 에피택셜 층(904)을 갖는다. 그 후에, 기판(900)의 제 2 측에 기계적인 스트레스를 가하기 위해 접촉 액추에이터가 에너자이징될 수 있다. 저 다공도 층(902B)의 다공도가 저 다공도 층(902A)의 다공도보다 더 낮기 때문에, 접촉 액추에이터에 입력되는 전력은, 에피택셜 층(904)을 기판(900)의 제 2 측으로부터 분리시키는 경우에, 제 1 측으로부터 분리시키는 것보다 더 높을 수 있다.
도 10a 내지 도 10c는 다른 실시예에 따른 분리 프로세스들을 겪는 기판의 측면도들이다. 도 10a에서, 기판(1000)은, 템플레이트 기판일 수 있는 기판(1000)의 적어도 2개의 주 표면들 상에 형성된 다공성 층(1002)을 갖는다. 에피택셜 층(1004)이 다공성 층들(1002) 상에 형성된다. 보호 층(1006)이 에피택셜 층들(1004) 상에 형성된다. 보호 층은, 기판(1000)으로부터의 분리 후에, 에피택셜 층들(1004)을 핸들링하기 위한 접촉 표면을 제공한다. 보호 층(1006)과 같은 보호 층을 사용함으로써, 에피택셜 층들(1004)과의 직접적인 접촉, 및 그러한 접촉으로부터 기인하는 잠재적인 손상이 최소화된다. 보호 층은, 용이하게 제거되는 임의의 재료일 수 있다. 일부 경우들에서, 폴리머릭(polymeric) 또는 비정질(amorphous) 재료와 같은 탄소-함유 재료가 사용될 수 있다. 보호 층(1006)은, 에피택셜 층(1004) 상에 증착될 수 있거나, 에피택셜 층(1004)에 적용될 수 있거나, 또는 에피택셜 층(1004)에 접착될 수 있다. 보호 층(1006)은, 테이프의 일부 또는 전부를 용융시킴으로써, 또는 접착제를 사용하여 적용될 수 있는 테이프 재료일 수 있다.
도 10b는, 다공성 층들(1002), 에피택셜 층들(1004), 및 보호 층들(1006)이 적용된 기판(1000)의 측면도이다. 각각의 접촉 표면들(1012, 1014)이 보호 층들(1006)과 접촉하도록, 접촉 액추에이터들(1008 및 1010)이 전개된다. 따라서, 기판(1000)은, 접촉 액추에이터들에 의해 기계적인 스트레스들을 가함으로써 다공성 층들(1002)로부터 에피택셜 층들(1004)을 기계적으로 분리시키기 위해 준비된다. 보호 층들(1006)은, 다공성 층들(1002)로부터 분리된 다음 추가적인 프로세싱을 위해 다른 스테이션들로 그 후에 이동될 에피택셜 층들(1004)을 위한 손상 저항성 핸들링 표면을 제공한다. 보호 층들(1006)은 기계적인 또는 화학적인 수단에 의해 제거될 수 있다. 테이프 실시예에서, 보호 층들(1006)은, 에피택셜 기판들을 남기도록 에피택셜 층들로부터 박리될 수 있다. 원하는 경우에, 테이프를 제거하기 위해 필요한 박리력을 줄이고 임의의 접착제를 약화시키기 위하여 열이 가해질 수 있다. 대안적으로, 선택적인 케미스트리를 사용하여, 보호 층이 에칭될 수 있다.
도 10c는, 다공성 층들(1002) 및 에피택셜 층들(1004) 위의, 기판(1000)의 주 표면들 양자 모두에 적용되는 연속적인 보호 층(1016)을 특징으로 하는 다른 프로세싱 실시예에서의 기판(1000)의 측면도이다. 연속적인 보호 층들(1016)은, 복수의 템플레이트 기판들이 2개의 테이프 층들 사이에 개재된 연속적인 테이프일 수 있다. 그러한 실시예에서, 다양한 프로세싱 스테이션들을 통해 테이프를 라우팅(routing)함으로써, 일련의 템플레이트 기판들이 프로세싱될 수 있다.
도 11a는 일 실시예에 따른, 에피택셜 기판들을 제조하기 위한 장치(1100)의 개략적인 측면도이다. 장치(1100)는 도 10c에 도시된 연속적인 보호 층들로부터 이익을 얻을 수 있다. 여기에서 설명되는, 다공성 층들 및 에피택셜 층들과 같은 층들을 갖는 템플레이트 기판(1102)이 스테이징 위치(1104)에 위치된다. 연속적인 보호 층(1106)은, 화살표들(1110)에 의해 표시된 바와 같이, 롤러들일 수 있는 디스펜서(dispenser)들(1108)에 의해 템플레이트 기판(1102)의 각각의 주 표면을 따라 전개된다. 기판(1102)에 적용되면, 연속적인 보호 층들(1106)은 부가적으로, 장치(1100)의 다양한 프로세싱 스테이지들을 통해 기판(1102)을 운반하는 역할을 한다. 애플리케이터 스테이션(1112)은, 예컨대 기판(1102) 상에 연속적인 보호 층(1106)을 프레싱(pressing)함으로써, 기판(1102)의 주 표면들 양자 모두에 연속적인 보호 층(1106)을 결합(join)시키기 위해 사용될 수 있다. 애플리케이터 스테이션(1112)은 스퀴지 타입 웨이퍼 라미네이터(squeegee type wafer laminator)를 특징으로 할 수 있다.
연속적인 보호 층(1106)의 두께는 약 10 μm 내지 약 2 mm일 수 있다. 연속적인 보호 층(1106)은 HF와 같은 산(acid)들에 대해 저항력이 있는 재료일 수 있으며, UV에 대한 노출에 의해 디본딩될(debonded) 수 있는 접착제를 특징으로 하는 UV-디본딩가능 테이프일 수 있다. 연속적인 보호 층(1106)은, 기판(1102)을 향하는 측 및 기판(1102)을 향하지 않는 측과 같은, 연속적인 보호 층(1106)의 1개 또는 2개의 측들 상에 접착제를 가질 수 있다. 연속적인 보호 층들(1106)은 기판(1102)의 에지들에서 결합될 수 있어서, 후속 프로세싱이 연속적인 보호 층들(1106)을 변경할 때까지 환경으로부터 기판(1102)을 효과적으로 밀봉할 수 있다.
기판(1102)은, 기판(1102)을 에워싸는 연속적인 보호 층들(1106)의 이동에 의해 측면방향 분리 스테이션(1114)으로 운반될 수 있다. 측면방향 분리 스테이션(1114)은, 템플레이트 기판(1102)으로부터 분리될 에피택셜 기판들의 경계들(boundaries)을 정의하는 에지 라이터(edge writer)들(1116)을 가질 수 있다. 에지 라이터들은, 위에서 설명된 바와 같이, 기계적일 수 있거나 또는 복사형일 수 있다. 그 후에, 기판(1102)은 층 분리 스테이션(1108)으로 이동한다. 층 분리 스테이션(1118)은, 기판(1102)으로부터 에피택셜 층들을 분리시키기 위해 기계적인 스트레스들을 가하는 접촉 액추에이터들(1120)을 가질 수 있다. 그 후에, 층 제거 스테이션(1122)은 기판(1102)으로부터 분리된 에피택셜 층들을 제거할 수 있다. 층 제거 스테이션(1122)은, 기판(1102)의 각각의 측 근처에 배치된 다면(multi-face) 회전 픽업 툴(1124)일 수 있고, 그에 따라, 픽업 툴(1124)의 회전에 의해, 픽업 툴(1124)의 연속적인 면들이 연속적인 기판들과 접촉하게 된다. 제거 툴(1126)은, 후속 프로세싱을 위해 픽업 툴(1124)로부터 기판들을 제거하기 위하여 사용될 수 있다.
템플레이트 기판들(1102)로부터의 에피택셜 기판들의 분리 및 제거 후에, 템플레이트 기판(1102)은 보호 층 디스인게이지먼트(disengagement) 스테이션(1128)으로 라우팅될 수 있다. 디스인게이지먼트 스테이션(1128)은, 열 복사선 또는 UV와 같은 복사선을 가할 수 있고, 기판(1102)의 주변부에 맞물린 채로 남아있는 보호 층(1106)과 접촉할 수 있으며, 남아있는 보호 층(1106)에 박리력 또는 분리력을 가할 수 있다. 일 실시예에서, 디스인게이지먼트 스테이션(1128)은 보호 층(1106)을 디본딩하는 UV 복사 스테이션이다. 그 후에, 보호 층(1106)은, 기판(1102)의 각각의 측 상에 배치된, 롤러일 수 있는 리셉터클(receptacle)(1130) 상으로 리트랙트된다. 그 후에, 기판(1102)은, 층 형성으로 재활용하기 위한 임의의 준비를 위해, 재활용 스테이션(1132)으로 라우팅될 수 있다. 재활용 스테이션(1132)은, 다공성 재료 제거 스테이션, 기판 세정 스테이션, 및/또는 표면 준비 스테이션일 수 있다. 다공성 재료 제거 스테이션은, 폴리싱 스테이션과 같은 기계적인 세정 스테이션, 또는 습식 세정, 건식 세정, 플라즈마 세정, 에칭 또는 플라즈마 에칭 스테이션과 같은 화학적인 세정 스테이션일 수 있다.
재활용 스테이션(1132)에서의 프로세싱 후에, 기판들(1102)은, 보호 층 적용 스테이지로 리터닝(returning)하기 전에, 층 형성의 프로세스를 시작한다. 원하는 경우에, 템플레이트 기판(1102)은, 재활용 스테이션(1132)에서의 프로세싱 후에, 재활용된 기판 스테이징 위치(1138)를 점유할 수 있다. 템플레이트 기판(1102)은, 도 2 및 도 3과 관련하여 설명된 실시예들 중 임의의 실시예일 수 있는 다공성 층 형성 스테이션(1134)으로 라우팅될 수 있다. 그 후에, 기판(1102)은, 기판(1102)의 양 측들 상의 에피택셜 층들의 형성을 위해 에피택시 스테이션(1136)으로 라우팅될 수 있다. 에피택시 스테이션(1136)은, 도 4 및 도 5a 내지 도 5c와 관련하여 설명된 실시예들 중 임의의 실시예일 수 있다. 따라서, 장치(1100)는 연속적인 에피택셜 기판 생산 장치이다.
도 11b는 도 11a의 장치의 일부의 상면도이다. 도 11b에서 볼 수 있는 장치(1100)의 부분은, 스테이징 위치(1104)로부터, 재활용된 기판 스테이징 위치(1138)까지의 부분이다. 도 11b를 고려하면, 원하는 수의 기판들(1102)을 수용하기 위한 측면방향 크기(lateral extent)를 장치(1100)에 제공함으로써, 장치(1100)의 각각의 스테이지에서 다수의 기판들(1102)이 동시에 프로세싱될 수 있다는 것이 명백하다. 연속적인 보호 층(1106)은 또한, 동시에 프로세싱되고 있는 모든 기판을 둘러싸는 측면방향 크기를 갖는다. 복수의 기판 제거 툴들(1126)은, 층 제거 스테이션(1122)에 의해 픽업되는 다수의 기판들을 수용하도록 제공될 수 있다.
기판들은, 기판의 주변부 주위의 에지 배제(edge exclusion)를 결과적으로 발생시키는 방식으로, 여기에서 설명되는 방법들 및 장치 중 임의의 것에서 프로세싱될 수 있다. 프로세싱 환경으로부터 기판의 에지를 실질적으로 차폐하는 에지 그리퍼가 사용될 수 있다. 대안적으로 또는 부가적으로, 프로세싱으로부터 에지를 차폐하기 위해, 기판의 일 측 또는 기판의 양 측들 상의 기판의 에지에 마스크 층이 적용될 수 있다. 에지 배제는, 디바이스 또는 최종 생산물의 부분이 되지 않는, 기판의 핸들링 영역을 제공함으로써, 기판 핸들링을 위한 이점들을 제공할 수 있다.
일부 실시예들에서, 템플레이트 기판으로부터 에피택셜 기판을 디본딩하기 위해 요구되는 힘은, 디본딩될 기판의 경계들을 디마킹(demarking)하는 프로세스에서 최소화될 수 있다. 여기의 다른 곳에서 설명된 바와 같이, 기판은, 기계적일 수 있거나 또는 비-기계적일 수 있는 스크라이빙 프로세스에 의해 디마킹될 수 있다. 쏘잉, 레이저 스크라이빙, 이-빔(e-beam) 스크라이빙 등이 예시적인 방법들이다. 스크라이빙은 일반적으로, 템플레이트 기판으로부터의 에피택셜 층의 분리를 용이하게 하기 위해, 에피택셜 표면에 트렌치 또는 그루브를 생성한다. 트렌치는 임의의 깊이일 수 있지만, 전형적으로는, 에피택셜 층의 두께의 약 10 % 내지 약 200 %이다. 트렌치를 형성하기 위해 에너지-기반 수단을 사용하는 경우에, 예컨대 에피택셜 층의 두께의 약 100 % 내지 200 %와 같이, 에피택셜 층의 전체 두께를 통한 스크라이빙은, 에피택셜 층을 적어도 부분적으로 템플레이트 기판에 용접(weld)할 수 있어서, 디본딩력(debonding force)을 증가시킬 수 있다. 따라서, 에너지-기반 스크라이빙 방법이 사용되는 일부 실시예들에서, 트렌치는 에피택셜 층의 두께의 약 50 % 내지 약 95 %의 깊이를 가질 수 있다. 일 실시예에서, 트렌치의 깊이는 에피택셜 층의 두께의 95 %이다.
부가적으로, 일부 실시예들에서, 디본딩은, 디본딩 프로세스 동안에 기판을 플렉싱(flexing)함으로써 용이하게 될 수 있다. 에피택셜 층이 위에 형성된 템플레이트 기판을 플렉싱하는 것은, 에피택셜 층과 다공성 층 사이에 전단(shear)을 생성하여, 에피택셜 층의 제거를 향상시킨다. 50 내지 75 μm의 두께 및 156 mm x 156 mm의 치수를 갖는 에피택셜 층들에 대해, 디본딩 동안에 템플레이트 기판을 100 내지 300 μm만큼 플렉싱하는 것은, 디본딩 계면에서 전단을 생성함으로써 디본딩력을 감소시키는 것으로 발견되었다.
여기에서 설명되는 방법들 및 프로세스들을 사용하여, 임의의 치수의 독립형이고 실질적으로 단결정질인 반도체 기판들이 제조될 수 있다. 여기에서 설명되는 장치 및 방법들을 사용하여 이용가능한 그러한 기판들의 사이즈에 대한 제한들은, 이들을 제조하기 위해 사용되는 장치의 사이즈로부터만 발생된다. 큰 단결정질 잉곳들이 사용되지 않기 때문에, 여기에서 설명되는 기판들은 이용가능한 잉곳들의 사이즈에 의해 제한되지 않으며, 큰 기판들을 획득하기 위해 매우 큰 잉곳들이 요구되지 않는다. 에피택셜 기판들은, 프로세싱 장비를 적절하게 사이징(sizing)함으로써 그리고 원하는 치수들을 지지하는 템플레이트 기판을 선택함으로써, 사실상 임의의 원하는 형상 및 치수로 제조될 수 있다. 약 0.1 m 내지 약 2 m의 제 1 치수, 및 약 0.1 m 내지 약 2 m의 제 2 치수를 갖는 실질적으로 직사각형인 에피택셜 기판들이 형성될 수 있다. 예컨대, 일 실시예에서, 에피택셜 기판들은, 125 mm x 125 mm, 156 mm x 156 mm, 160 mm x 160 mm, 또는 165 mm x 165 mm의 치수들을 갖는 템플레이트 기판들을 사용함으로써 형성될 수 있다. 여기에서 설명되는 에지 배제 치수들을 적용하는 것은, 정사각형 치수들로 제한되지 않고, 최대 약 164 mm x 164 mm 까지, 120 mm x 120 mm 치수의 에피택셜 기판들을 산출한다. 여기에서 설명되는 장치 및 방법들로부터 이용가능한 반도체 재료들의 에피택셜 기판들은, 임의의 원하는 수의 에지들을 갖는 다각형 형상, 원형 형상, 타원형 형상, 또는 원하는 설계에 따른 불규칙한 형상을 가질 수 있다.
일 양태에서, 에피택셜 반도체 기판을 형성하는 방법은, 반도체 기판의 2개의 주 표면들 상에 다공성 층을 형성하는 단계, 다공성 층들 각각 상에 에피택셜 층을 형성하는 단계, 다공성 층들을 통해 균열들을 형성함으로써 기판으로부터 에피택셜 층들을 분리시키는 단계, 및 분리된 에피택셜 층들을 세정하는 단계를 포함한다. 에피택셜 층들은, 다공성 층들을 전구체 가스 혼합물에 동시에 노출시킴으로써 형성될 수 있다. 에피택셜 층들은, 에피택셜 층들을 통해 기판에 기계적인 에너지를 지향시킴으로써 기판으로부터 분리될 수 있다. 다공성 층들은, 반도체 기판의 2개의 주 표면들에 세공들을 형성함으로써 형성될 수 있다. 기판은 전해질 배스에 배치될 수 있고, 전해질 배스에 전위가 인가될 수 있다. 전위의 극성은 세공 형성 동안에 반전될 수 있다. 다공성 층들은, 에지 그리핑 서셉터를 사용하여 프로세싱 챔버에 반도체 기판을 위치시키고, 반도체 기판의 주 표면들 양자 모두를 가로질러 전구체 가스 혼합물을 흐르게 함으로써, 전구체 가스 혼합물에 동시에 노출될 수 있다. 다공성 층들은, 에피택셜 층들을 형성하기 전에 밀봉될 수 있다. 순환적인 압력일 수 있는 기계적인 에너지는 음향 변환기에 의해 원격으로 가해질 수 있거나, 또는 접촉 액추에이터에 의해 가해질 수 있다.
다른 양태에서, 반도체 기판을 프로세싱하는 방법은, 반도체 기판의 각각의 주 표면 상에 다공성 층을 형성하기 위해 반도체 기판의 2개의 주 표면들에 세공들을 형성하는 단계, 다공성 층들을 평활화하는 단계, 각각의 다공성 층 상에 에피택셜 반도체 층을 형성하는 단계, 유체 매체에 반도체 기판을 침지시키는 단계, 에천트를 가질 수 있는 유체 매체를 통해 에피택셜 층들에 압력 웨이브들을 지향시키는 단계, 다공성 층들을 통해 균열들을 형성하는 단계, 및 다공성 층들로부터 에피택셜 층들을 분리시키는 단계를 포함한다. 유체 매체는 에천트를 포함할 수 있다. 압력 웨이브들은 에피택셜 층들 양자 모두에 동시에 지향될 수 있다. 다공성 층들 각각은, 제 1 다공도를 갖는 제 1 층 및 제 1 다공도와 상이한 제 2 다공도를 갖는 제 2 층의 이중층(bilayer)일 수 있다. 제 2 층이 에피택셜 층에 인접한 경우에, 또는 제 1 층 위에 제 2 층이 형성되는 경우에, 제 1 다공도는 제 2 다공도 미만일 수 있다.
압력 웨이브들은 에피택셜 층들 양자 모두에 동시에 지향될 수 있으며, 변화될 수 있는, 압력 웨이브들의 주파수는, 다공성 층들에 대한 에너지 커플링을 최대화하도록 선택될 수 있다. 압력 웨이브들은, 약 300 W 내지 약 2,000 W의 전력으로 각각의 에피택셜 층에 지향될 수 있다. 에피택셜 층들은, 반도체 기판의 제 1 측 상에 형성된 제 1 에피택셜 층, 및 반도체 기판의 제 2 측 상에 형성된 제 2 에피택셜 층을 포함할 수 있으며, 제 1 에피택셜 층에 지향되는 압력 웨이브들은 제 2 에피택셜 층에 지향되는 압력 웨이브들과 동기될(synchronized) 수 있다. 각각의 에피택셜 층은 약 50 μm 내지 약 500 μm의 두께를 가질 수 있다. 다공성 층들 각각은 약 0.5 μm 내지 약 2 μm의 두께를 가질 수 있다.
다른 양태에서, 기판의 층들을 분리시키기 위한 장치는, 유체 유입구 및 유체 유출구를 가질 수 있는 챔버, 기판 프로세싱 평면을 정의하고 챔버에 배치된, 에지 지지부일 수 있는 기판 지지부, 및 기판 프로세싱 평면을 향하는 기계적인 에너지의 소스를 포함할 수 있다. 기판 지지부는 복수의 기판 위치들을 갖는 서셉터일 수 있고, 그 복수의 기판 위치들 각각은 에지 그리퍼를 포함할 수 있으며, 서셉터는 챔버의 측벽으로부터 지지될 수 있다.
기계적인 에너지의 소스는, 압력 웨이브 검출기 및 압력 웨이브 방사기를 가질 수 있는 음향 변환기일 수 있으며, 기판 프로세싱 평면의 제 1 측을 향하게 배치된 기계적인 에너지의 제 1 소스, 및 제 1 측과 대향하는, 기판 프로세싱 평면의 제 2 측을 향하게 배치된 기계적인 에너지의 제 2 소스를 포함할 수 있다. 기계적인 에너지의 소스는, 서셉터의 대향하는 측들 상에 배치된 음향 변환기들의 쌍일 수 있고, 각각의 음향 변환기는 압력 웨이브 검출기 및 압력 웨이브 방사기를 포함할 수 있다.
기계적인 에너지의 제 1 소스 및 기계적인 에너지의 제 2 소스를 갖는 실시예에서, 기계적인 에너지의 제 1 및 제 2 소스들 각각은, 접촉 표면을 통해 기판과 접촉하고 접촉 표면을 통해 기판에 균일한 기계적인 스트레스를 가하는 접촉 액추에이터일 수 있다. 접촉 액추에이터들 각각은, 진공 애플리케이터, 압전 액추에이터, 또는 용량성 액추에이터일 수 있다. 제어기는, 약 0.5 Hz 내지 약 100 Hz의 주파수로 기계적인 스트레스를 순환시키기 위해 각각의 접촉 액추에이터에 커플링될 수 있다.
다른 양태에서, 기판의 층들을 분리시키기 위한 장치는, 챔버, 기판 프로세싱 평면을 정의하는 기판 지지부, 기판 프로세싱 평면을 향하는 제 1 기판 접촉 표면을 갖는 제 1 접촉 액추에이터, 제 1 접촉 액추에이터로부터 기판 프로세싱 평면 반대편에 배치되고 기판 프로세싱 평면을 향하는 제 2 기판 접촉 표면을 갖는 제 2 접촉 액추에이터, 제 1 접촉 액추에이터에 커플링된 제 1 기계적인 스트레스 소스, 및 제 2 접촉 액추에이터에 커플링된 제 2 기계적인 스트레스 소스를 포함할 수 있다. 제 1 및 제 2 기판 접촉 표면들은 진공 애플리케이터들일 수 있으며, 진공 애플리케이터들 각각은 다공성 세라믹 부재 또는 가요성(flexible) 부재일 수 있고, 진공 소스에 유체적으로 커플링될 수 있다. 각각의 기계적인 스트레스 소스는 진공 펌프, 압전 액추에이터, 또는 용량성 액추에이터일 수 있다. 진공 펌프 실시예들에 대해, 제어기는, 약 0.5 Hz 내지 약 100 Hz의 주파수로 각각의 진공 펌프를 순환시키기 위해 제공될 수 있다.
다른 양태에서, 독립형 에피택셜 반도체 기판들을 형성하기 위한 장치는, 세공 생성 유닛, 에피택시 유닛, 분리 유닛, 세정 유닛, 및 상기 세공 생성 유닛, 상기 에피택시 유닛, 상기 분리 유닛 및 상기 세정 유닛을 연결하는 컨베이어를 포함할 수 있다. 세공 생성 유닛은, 탱크, 복수의 기판 에지 지지부들, 및 탱크의 대향하는 단부들에서의 전극을 포함할 수 있다. 에피택시 유닛은, 프레임에 의해 회전식 액추에이터에 커플링된 복수의 기판 에지 지지부들, 프레임의 회전 축을 따라 배향된 전구체 가스 분배기, 및 프레임의 주변부 주위에 분포된 복사 열 소스를 포함할 수 있다. 분리 유닛은, 챔버, 챔버에 배치된 하나 또는 그 초과의 기판들을 위한 지지부 ― 지지부는 챔버의 측벽에 부착된 레지일 수 있고, 기판 프로세싱 평면을 정의할 수 있음 ―, 및 기판 프로세싱 평면을 향하는 기계적인 에너지 소스를 포함할 수 있다. 세정 유닛은 습식 세정 유닛일 수 있다.
에피택시 유닛은 프로세싱 챔버 및 로딩 챔버를 가질 수 있으며, 프로세싱 동안에 프로세싱 챔버에 프레임이 배치되고, 기판 로딩 및 언로딩을 위해 프레임이 로딩 챔버로 이동된다. 전구체 가스 분배기는, 복수의 기판 에지 지지부들에 배치된 각각의 기판의 2개의 주 표면들에 전구체 가스를 지향시키도록 위치된 복수의 개구들을 가질 수 있다. 기계적인 에너지 소스는 음향 변환기, 또는 기판 프로세싱 평면의 대향하는 측들 상에 배치된 음향 변환기들의 쌍일 수 있다.
다른 양태에서, 독립형 에피택셜 반도체 기판들을 형성하기 위한 장치는, 서셉터에 배치된 템플레이트 기판들을 반송하기 위한 제 1 컨베이어, 복수의 서셉터 지지 위치들을 갖는 세공 생성 스테이션, 프로세싱 챔버에 배치된 복수의 서셉터 지지 위치들을 갖는 에피택시 스테이션에 세공 생성 스테이션을 연결하는 제 2 컨베이어, 보호 막의 제 1 소스, 제 1 소스와 대향하는, 보호 막의 제 2 소스, 및 보호 막들에 기판을 봉입(enclosing)하기 위한 폐쇄 부재를 포함하는 라미네이션 스테이션에 에피택시 스테이션을 연결하기 위한 제 3 컨베이어, 스크라이빙 디바이스를 포함하는 측면방향 분리 스테이션, 기판 프로세싱 평면을 향하는 기계적인 에너지의 2개의 소스들을 포함하는 층 분리 스테이션, 2개의 회전 층 제거 디바이스들을 포함하는 층 제거 스테이션, 및 제 1 컨베이어에 연결된 기판 재활용 스테이션을 포함할 수 있다. 보호 막의 각각의 소스는, UV 해제가능 접착제를 갖는 막의 롤일 수 있다. 측면방향 분리 스테이션은 다수의 기판들을 동시에 스크라이빙하기 위한 복수의 스크라이빙 디바이스들을 가질 수 있다. 각각의 회전 층 제거 디바이스는, 동시에 다수의 기판들과 맞물리기 위해 진공 헤드들과 같은 복수의 픽업 헤드들을 가질 수 있다. 기계적인 에너지의 소스들 각각은 음향 변환기일 수 있다. 기판 재활용 스테이션은 습식 세정 스테이션일 수 있고, 장치는 또한, 보호 막을 해제하기 위한 UV 프로세싱 스테이션을 가질 수 있다. 음향 변환기들을 특징으로 하는 실시예들에서, 각각의 음향 변환기는, 음향 변환기에 의해 생성되는 압력 웨이브들의 전력 및 주파수를 변화시키기 위한 제어기를 가질 수 있다. 측면방향 분리 스테이션은, 동시에 다수의 기판들을 스크라이빙하기 위한 복수의 레이저 스크라이빙 디바이스들을 가질 수 있다.
전술한 바가 본 고안의 실시예들에 관한 것이지만, 본 고안의 다른 그리고 추가적인 실시예들이, 본 고안의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있다.

Claims (40)

  1. 기판의 층들을 분리시키기 위한 장치로서,
    챔버;
    상기 챔버에 배치되고 기판 프로세싱 평면을 정의하는 기판 지지부; 및
    상기 기판 프로세싱 평면을 향하는(facing) 기계적인 에너지(mechanical energy)의 소스
    를 포함하는,
    기판의 층들을 분리시키기 위한 장치.
  2. 제 1 항에 있어서,
    상기 기계적인 에너지의 소스는 음향 변환기(acoustic transducer)인,
    기판의 층들을 분리시키기 위한 장치.
  3. 제 1 항에 있어서,
    상기 기판 지지부는 에지 지지부(edge support)이고, 상기 기계적인 에너지의 소스는 상기 기판 프로세싱 평면의 제 1 측을 향하게 배치된 기계적인 에너지의 제 1 소스이며,
    상기 기판의 층들을 분리시키기 위한 장치는,
    상기 제 1 측과 대향하는(opposite), 상기 기판 프로세싱 평면의 제 2 측을 향하게 배치된 기계적인 에너지의 제 2 소스를 더 포함하는,
    기판의 층들을 분리시키기 위한 장치.
  4. 제 1 항에 있어서,
    상기 기판 지지부는 복수의 기판 위치들을 갖는 서셉터(susceptor)인,
    기판의 층들을 분리시키기 위한 장치.
  5. 제 4 항에 있어서,
    상기 기판 위치들 각각은 에지 그리퍼(gripper)를 포함하는,
    기판의 층들을 분리시키기 위한 장치.
  6. 제 5 항에 있어서,
    상기 서셉터는 상기 챔버의 측벽으로부터 지지되는,
    기판의 층들을 분리시키기 위한 장치.
  7. 제 5 항에 있어서,
    상기 기계적인 에너지의 소스는, 압력 웨이브 방사기(pressure wave emitter) 및 압력 웨이브 검출기를 포함하는 음향 변환기인,
    기판의 층들을 분리시키기 위한 장치.
  8. 제 5 항에 있어서,
    상기 기계적인 에너지의 소스는 상기 서셉터의 대향하는 측들 상에 배치된 음향 변환기들의 쌍이고, 각각의 음향 변환기는 압력 웨이브 방사기 및 압력 웨이브 검출기를 포함하는,
    기판의 층들을 분리시키기 위한 장치.
  9. 제 3 항에 있어서,
    상기 기계적인 에너지의 제 1 및 제 2 소스들 각각은, 접촉 표면을 통해 기판과 접촉하고 상기 접촉 표면을 통해 균일한 기계적인 스트레스(mechanical stress)를 상기 기판에 가하는(apply) 접촉 액추에이터(contact actuator)인,
    기판의 층들을 분리시키기 위한 장치.
  10. 제 7 항에 있어서,
    접촉 액추에이터들 각각은 진공 애플리케이터(vacuum applicator), 압전 액추에이터(piezoelectric actuator), 또는 용량성 액추에이터(capacitive actuator)인,
    기판의 층들을 분리시키기 위한 장치.
  11. 제 10 항에 있어서,
    약 0.5 Hz 내지 약 100 Hz의 주파수로 기계적인 스트레스를 순환(cycling)시키기 위해 각각의 접촉 액추에이터에 커플링된 제어기를 더 포함하는,
    기판의 층들을 분리시키기 위한 장치.
  12. 제 11 항에 있어서,
    상기 챔버는 유체 유입구 및 유체 유출구를 포함하는,
    기판의 층들을 분리시키기 위한 장치.
  13. 기판의 층들을 분리시키기 위한 장치로서,
    챔버;
    기판 프로세싱 평면을 정의하는 기판 지지부;
    상기 기판 프로세싱 평면을 향하는 제 1 기판 접촉 표면을 갖는 제 1 접촉 액추에이터;
    상기 제 1 접촉 액추에이터로부터 상기 기판 프로세싱 평면 반대편에 배치되고, 상기 기판 프로세싱 평면을 향하는 제 2 기판 접촉 표면을 갖는 제 2 접촉 액추에이터;
    상기 제 1 접촉 액추에이터에 커플링된 제 1 기계적인 스트레스 소스; 및
    상기 제 2 접촉 액추에이터에 커플링된 제 2 기계적인 스트레스 소스
    를 포함하는,
    기판의 층들을 분리시키기 위한 장치.
  14. 제 13 항에 있어서,
    상기 제 1 및 제 2 기판 접촉 표면들은 진공 애플리케이터들인,
    기판의 층들을 분리시키기 위한 장치.
  15. 제 14 항에 있어서,
    상기 진공 애플리케이터들 각각은 다공성(porous) 세라믹 부재인,
    기판의 층들을 분리시키기 위한 장치.
  16. 제 15 항에 있어서,
    각각의 기계적인 스트레스 소스는 진공 펌프인,
    기판의 층들을 분리시키기 위한 장치.
  17. 제 16 항에 있어서,
    약 0.5 Hz 내지 약 100 Hz의 주파수로 각각의 진공 펌프를 순환시키기 위한 제어기를 더 포함하는,
    기판의 층들을 분리시키기 위한 장치.
  18. 제 15 항에 있어서,
    각각의 기계적인 스트레스 소스는 압전 액추에이터인,
    기판의 층들을 분리시키기 위한 장치.
  19. 제 18 항에 있어서,
    각각의 진공 애플리케이터에 유체적으로(fluidly) 커플링된 진공 소스를 더 포함하는,
    기판의 층들을 분리시키기 위한 장치.
  20. 독립형(free-standing) 에피택셜(epitaxial) 반도체 기판들을 형성하기 위한 장치로서,
    세공(pore) 생성 유닛;
    에피택시(epitaxy) 유닛;
    분리 유닛;
    세정 유닛; 및
    상기 세공 생성 유닛, 상기 에피택시 유닛, 상기 분리 유닛, 및 상기 세정 유닛을 연결하는 컨베이어
    를 포함하는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  21. 제 20 항에 있어서,
    상기 세공 생성 유닛은 탱크, 복수의 기판 에지 지지부들, 및 상기 탱크의 대향하는 단부들에서의 전극을 포함하는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  22. 제 20 항에 있어서,
    상기 에피택시 유닛은, 프레임에 의해 회전식(rotary) 액추에이터에 커플링된 복수의 기판 에지 지지부들, 상기 프레임의 회전 축을 따라 배향된(oriented) 전구체 가스 분배기(distributor), 및 상기 프레임의 주변부 주위에 분포된(distributed) 복사 열 소스를 포함하는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  23. 제 20 항에 있어서,
    상기 분리 유닛은,
    챔버,
    상기 챔버에 배치된 하나 또는 그 초과의 기판들을 위한 지지부 ― 상기 지지부는 기판 프로세싱 평면을 정의함 ―, 및
    상기 기판 프로세싱 평면을 향하는 기계적인 에너지 소스
    를 포함하는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  24. 제 20 항에 있어서,
    상기 세정 유닛은 습식 세정 유닛을 포함하는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  25. 제 22 항에 있어서,
    상기 에피택시 유닛은 프로세싱 챔버 및 로딩(loading) 챔버를 더 포함하며, 프로세싱 동안에 상기 프레임이 상기 프로세싱 챔버에 배치되고, 기판 로딩 및 언로딩(unloading)을 위해 상기 프레임이 상기 로딩 챔버로 이동되는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  26. 제 25 항에 있어서,
    상기 전구체 가스 분배기는, 상기 복수의 기판 에지 지지부들에 배치된 각각의 기판의 2개의 주 표면들에 전구체 가스를 지향시키도록 위치된 복수의 개구들을 포함하는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  27. 제 23 항에 있어서,
    상기 지지부는 상기 챔버의 측벽에 부착된 레지(ledge)인,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  28. 제 27 항에 있어서,
    상기 기계적인 에너지 소스는 음향 변환기인,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  29. 제 28 항에 있어서,
    상기 기계적인 에너지 소스는 상기 기판 프로세싱 평면의 대향하는 측들 상에 배치된 음향 변환기들의 쌍인,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  30. 독립형 에피택셜 반도체 기판들을 형성하기 위한 장치로서,
    서셉터에 배치된 템플레이트 기판(template substrate)들을 반송(carrying)하기 위한 제 1 컨베이어;
    복수의 서셉터 지지 위치들을 갖는 세공 생성 스테이션;
    프로세싱 챔버에 배치된 복수의 서셉터 지지 위치들을 갖는 에피택시 스테이션에 상기 세공 생성 스테이션을 연결하는 제 2 컨베이어;
    보호 막(protective film)의 제 1 소스, 상기 제 1 소스와 대향하는, 보호 막의 제 2 소스, 및 보호 막들에 기판을 봉입(enclosing)하기 위한 폐쇄 부재(closure member)를 포함하는 라미네이션 스테이션에 상기 에피택시 스테이션을 연결하기 위한 제 3 컨베이어;
    스크라이빙(scribing) 디바이스를 포함하는 측면방향(lateral) 분리 스테이션;
    기판 프로세싱 평면을 향하는 기계적인 에너지의 2개의 소스들을 포함하는 층 분리 스테이션;
    2개의 회전(rotating) 층 제거 디바이스들을 포함하는 층 제거 스테이션; 및
    상기 제 1 컨베이어에 연결된 기판 재활용(recycling) 스테이션
    을 포함하는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  31. 제 30 항에 있어서,
    보호 막의 각각의 소스는 롤(roll)이고, 상기 보호 막은 UV 해제가능한(releasable) 접착제(adhesive)를 갖는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  32. 제 30 항에 있어서,
    상기 측면방향 분리 스테이션은 다수의 기판들을 동시에 스크라이빙하기 위한 복수의 스크라이빙 디바이스들을 갖는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  33. 제 30 항에 있어서,
    각각의 회전 층 제거 디바이스는 다수의 기판들과 동시에 맞물리기(engaging) 위한 복수의 픽업(pickup) 헤드들을 갖는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  34. 제 30 항에 있어서,
    상기 기계적인 에너지의 소스들 각각은 음향 변환기인,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  35. 제 30 항에 있어서,
    상기 기판 재활용 스테이션은 습식 세정 스테이션인,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  36. 제 31 항에 있어서,
    상기 기계적인 에너지의 소스들 각각은 음향 변환기인,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  37. 제 36 항에 있어서,
    각각의 회전 층 제거 디바이스는 다수의 기판들과 동시에 맞물리기 위한 복수의 픽업 헤드들을 갖고, 각각의 픽업 헤드는 진공 헤드인,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  38. 제 37 항에 있어서,
    상기 보호 막을 해제(releasing)하기 위한 UV 프로세싱 스테이션을 더 포함하는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  39. 제 38 항에 있어서,
    각각의 음향 변환기는, 상기 음향 변환기에 의해 생성된 압력 웨이브들의 전력 및 주파수를 변화시키기 위한 제어기를 갖는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
  40. 제 39 항에 있어서,
    상기 측면방향 분리 스테이션은, 다수의 기판들을 동시에 스크라이빙하기 위한 복수의 레이저 스크라이빙 디바이스들을 갖는,
    독립형 에피택셜 반도체 기판들을 형성하기 위한 장치.
KR2020150000888U 2014-02-07 2015-02-06 반도체 기판들을 형성하기 위한 장치 KR20160000083U (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461937205P 2014-02-07 2014-02-07
US61/937,205 2014-02-07

Publications (1)

Publication Number Publication Date
KR20160000083U true KR20160000083U (ko) 2016-01-07

Family

ID=53774448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020150000888U KR20160000083U (ko) 2014-02-07 2015-02-06 반도체 기판들을 형성하기 위한 장치

Country Status (4)

Country Link
US (1) US9523158B2 (ko)
KR (1) KR20160000083U (ko)
CN (1) CN204792709U (ko)
TW (1) TWM514652U (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3767663A1 (en) * 2019-07-16 2021-01-20 FEI Company Method of manufacturing a charged particle detector

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274459B1 (en) * 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6221740B1 (en) * 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6686598B1 (en) * 2000-09-01 2004-02-03 Varian Semiconductor Equipment Associates, Inc. Wafer clamping apparatus and method
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
TWI244774B (en) * 2003-05-06 2005-12-01 Canon Kk Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
CN100369187C (zh) * 2003-06-24 2008-02-13 Sez股份公司 湿处理盘状基片的部件和方法
US7414313B2 (en) * 2004-12-22 2008-08-19 Eastman Kodak Company Polymeric conductor donor and transfer method
US8138445B2 (en) * 2006-03-30 2012-03-20 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
US7575982B2 (en) * 2006-04-14 2009-08-18 Applied Materials, Inc. Stacked-substrate processes for production of nitride semiconductor structures
US7470599B2 (en) * 2006-04-14 2008-12-30 Applied Materials, Inc. Dual-side epitaxy processes for production of nitride semiconductor structures
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US7745313B2 (en) * 2008-05-28 2010-06-29 Solexel, Inc. Substrate release methods and apparatuses
JP5059478B2 (ja) * 2007-04-26 2012-10-24 日本電波工業株式会社 表面実装用の圧電発振器及び圧電振動子
US7902091B2 (en) * 2008-08-13 2011-03-08 Varian Semiconductor Equipment Associates, Inc. Cleaving of substrates
US8151852B2 (en) * 2009-06-30 2012-04-10 Twin Creeks Technologies, Inc. Bonding apparatus and method
US8366873B2 (en) * 2010-04-15 2013-02-05 Suss Microtec Lithography, Gmbh Debonding equipment and methods for debonding temporary bonded wafers
EP2534700A4 (en) * 2010-02-12 2015-04-29 Solexel Inc DOUBLE-SIDED REUSABLE SHAPE FOR MANUFACTURING SEMICONDUCTOR SUBSTRATES FOR MANUFACTURING PHOTOVOLTAIC CELLS AND MICROELECTRONIC DEVICES
US8858756B2 (en) * 2011-10-31 2014-10-14 Masahiro Lee Ultrathin wafer debonding systems

Also Published As

Publication number Publication date
TWM514652U (zh) 2015-12-21
US20150225876A1 (en) 2015-08-13
US9523158B2 (en) 2016-12-20
CN204792709U (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
JP7166893B2 (ja) ウエーハの生成方法
US8241940B2 (en) Double-sided reusable template for fabrication of semiconductor substrates for photovoltaic cell and microelectronics device manufacturing
KR100300279B1 (ko) 반도체기판의제조방법
JP6858587B2 (ja) ウエーハ生成方法
CN104272436A (zh) 用于形成光电子装置的技术
WO2007014320A2 (en) Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
US20130137244A1 (en) Method and apparatus for reconditioning a carrier wafer for reuse
CN101892521A (zh) 单晶金刚石层生长用基板以及单晶金刚石基板的制造方法
KR20140004120A (ko) 얇은 라미나를 형성하기 위한 방법 및 장치
CN116084011A (zh) 一种碳化硅复合衬底及其制造方法
US9523158B2 (en) Methods and apparatus for forming semiconductor
WO2016112596A1 (zh) 金刚石层的分离方法
CN115961342A (zh) 一种复合碳化硅衬底及其制备方法
JP4708185B2 (ja) 特に光学、電子工学、または光電子工学における基板を製造する方法
JP2000068172A (ja) 試料の分離装置及び分離方法
CN108360065A (zh) 一种生长单晶金刚石的方法及生长结构
Sano et al. Dependence of GaN removal rate of plasma chemical vaporization machining on mechanically introduced damage
JP5929683B2 (ja) 半導体基板の分離移載方法及び半導体基板用分離移載装置
KR101289789B1 (ko) 기판을 이용한 박막 반도체 기재의 반복 가공 장치 및 방법
JP2003300793A (ja) 加熱装置および半導体薄膜製造方法
JP6235875B2 (ja) 炭化珪素単結晶の製造方法及び炭化珪素単結晶の製造装置
KR101389030B1 (ko) 재사용을 위한 캐리어를 조정하는 방법과 장치
JP2019529327A (ja) 複数のシード基板を支持体に配置するための方法及びシード基板を有する支持体
CN117316869A (zh) SiC晶体的剥离方法
KR20120123906A (ko) 텍스처링된 표면을 갖는 실리콘 박판 클리빙 방법

Legal Events

Date Code Title Description
A201 Request for examination