KR20150144404A - 반도체 발광소자 - Google Patents
반도체 발광소자 Download PDFInfo
- Publication number
- KR20150144404A KR20150144404A KR1020140072875A KR20140072875A KR20150144404A KR 20150144404 A KR20150144404 A KR 20150144404A KR 1020140072875 A KR1020140072875 A KR 1020140072875A KR 20140072875 A KR20140072875 A KR 20140072875A KR 20150144404 A KR20150144404 A KR 20150144404A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- film
- electrode portion
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 186
- 238000005215 recombination Methods 0.000 claims abstract description 6
- 230000006798 recombination Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 51
- 238000009792 diffusion process Methods 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 32
- 230000003064 anti-oxidating effect Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 261
- 239000010408 film Substances 0.000 description 256
- 239000000463 material Substances 0.000 description 45
- 230000008569 process Effects 0.000 description 34
- 230000031700 light absorption Effects 0.000 description 31
- 229910004298 SiO 2 Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000000758 substrate Substances 0.000 description 21
- 229910010413 TiO 2 Inorganic materials 0.000 description 14
- 230000002265 prevention Effects 0.000 description 14
- 229910052804 chromium Inorganic materials 0.000 description 13
- 238000009826 distribution Methods 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 11
- 230000002829 reductive effect Effects 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 238000005476 soldering Methods 0.000 description 7
- 229910008599 TiW Inorganic materials 0.000 description 6
- 230000005496 eutectics Effects 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 230000003449 preventive effect Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910001128 Sn alloy Inorganic materials 0.000 description 3
- 239000003963 antioxidant agent Substances 0.000 description 3
- 230000003078 antioxidant effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000009172 bursting Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 개시는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 그리고 비도전성 반사막 위에 형성된 절연막;을 포함하며 제1 전극부와 제2 전극부 중의 적어도 하나는: 절연막 위에 형성된 상부전극; 상부전극 아래의 비도전성 반사막과 절연막 사이에 형성된 섬형(island type) 연결전극; 상부전극 아래의 비도전성 반사막과 절연막 사이에서 상부전극 바깥으로 뻗는 연장형(extending type) 연결전극; 절연막을 관통하여 상부전극과 섬형 연결전극 및 연장형 연결전극을 각각 연결하는 복수의 상측 전기적 연결; 그리고 비도전성 반사막을 관통하여 섬형 연결전극 및 연장형 연결전극과 복수의 반도체층을 각각 전기적으로 연결하는 복수의 하측 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.
Description
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 빛 손실을 감소하여 휘도가 향상된 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 그리고 비도전성 반사막 위에 형성된 절연막;을 포함하며 제1 전극부와 제2 전극부 중의 적어도 하나는: 절연막 위에 형성된 상부전극; 상부전극 아래의 비도전성 반사막과 절연막 사이에 형성된 섬형(island type) 연결전극; 상부전극 아래의 비도전성 반사막과 절연막 사이에서 상부전극 바깥으로 뻗는 연장형(extending type) 연결전극; 절연막을 관통하여 상부전극과 섬형 연결전극 및 연장형 연결전극을 각각 연결하는 복수의 상측 전기적 연결; 그리고 비도전성 반사막을 관통하여 섬형 연결전극 및 연장형 연결전극과 복수의 반도체층을 각각 전기적으로 연결하는 복수의 하측 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 도 3에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 5는 도 3에서 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 6은 개구 형성 공정의 일 예를 설명하는 도면,
도 7은 하부전극 및 개구의 평면상의 분포의 일 예를 설명하는 도면,
도 8은 제2 하부전극(81)의 층구조의 일 예를 설명하는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 10은 도 9에서 상부전극이 연장형 연결전극의 단부를 피하여 패터닝된 일 예를 설명하는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 12는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일 예를 설명하는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 16은 본 개시에 따른 반도체 발광소자에서 하부전극의 일 예를 설명하는 도면.
도 2는 일본 공개특허공보 제2006-20913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 도 3에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 5는 도 3에서 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 6은 개구 형성 공정의 일 예를 설명하는 도면,
도 7은 하부전극 및 개구의 평면상의 분포의 일 예를 설명하는 도면,
도 8은 제2 하부전극(81)의 층구조의 일 예를 설명하는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 10은 도 9에서 상부전극이 연장형 연결전극의 단부를 피하여 패터닝된 일 예를 설명하는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 12는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일 예를 설명하는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 16은 본 개시에 따른 반도체 발광소자에서 하부전극의 일 예를 설명하는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이고, 도 4는 도 3에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면이고, 도 5는 도 3에서 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(10), 복수의 반도체층, 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 절연막(95), 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)를 포함한다.
이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 본 예는 기판(10)이 제거되거나 도전성을 가지는 경우에 전극이 기판(10)이 제거된 제1 반도체층(30) 측 또는 도전성 기판(10) 측에 형성되는 반도체 발광소자에도 적용될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
빛흡수 방지막(41)은 제2 반도체층(50) 위에 개구(62)에 대응하여 형성되며, 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 하부전극(81)으로부터의 제2 하부전극(81)의 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
바람직하게는 전류확산 도전막(60)이 구비된다. 전류확산 도전막(60)은 빛흡수 방지막(41)과 제2 하부전극(81) 사이에 형성되며, 투광성을 가지며 대략 제2 반도체층(50)을 전체적으로 덮도록 형성될 수 있지만, 일부에만 형성될 수도 있다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류확산 도전막(60)으로 사용될 수 있다.
비도전성 반사막(91)은 복수의 반도체층 위에 형성되어 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다. 비도전성 반사막(91)이 SiOx로 이루어지는 경우에, p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로, 임계각 이상의 빛을 반도체층(30,40,50) 측으로 일부 반사시킬 수 있게 된다. 한편, 다층 구조의 일 예로, 비도전성 반사막(91)은 순차로 적층된 유전체막(91b), 제1 분포 브래그 리플렉터(91a; Distributed Bragg Reflector) 및 클래드막(91c)을 포함한다. DBR을 포함한 다층구조로 이루어지는 경우에, 더욱 많은 양의 빛을 반도체층(30,40,50) 측으로 반사시킬 수 있게 된다. 비도전성 반사막에는 개구(62,63)가 형성되어 있다. 개구(62,63)는 반도체 발광소자의 상측뿐만 아니라 측면으로 개방된 경우도 포함한다. 비도전성 반사막(91)은 더 후술된다.
절연막(95)은 비도전성 반사막 위에 형성되며, 단일층(예: SiO2) 또는 다층으로 이루어질 수 있다. 절연막은 추가의 반사막으로 기능할 수 있다. 절연막(95)에는 개구(64,65)가 형성되어 있다. 개구(64,65)는 반도체 발광소자의 상측 뿐만 아니라 측면으로 개방된 경우도 포함한다. 금속 반사막을 사용하지 않아 빛흡수를 감소하면서, 복수의 반도체층 측으로 빛의 반사율을 높이기 위해 비도전성 반사막(91) 및 절연막(95) 중 적어도 하나는 분포 브래그 리플렉터(Distributed Bragg Reflector)를 포함하는 것이 바람직하다.
제1 전극부(71,72a,72b,73,77,75)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 제2 전극부(81,82a,82b,83,87,85)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다. 제1 전극부(71,72a,72b,73,77,75)와 제2 전극부(81,82a,82b,83,87,85) 중의 적어도 하나는 절연막(95) 위에 형성된 상부전극(75,85), 상부전극(75,85) 아래의 비도전성 반사막(91)과 절연막(95) 사이에 형성된 섬형(island type) 연결전극(72a,82a), 상부전극(75,85) 아래의 비도전성 반사막(91)과 절연막(95) 사이에서 상부전극(75,85) 바깥으로 뻗는 연장형(extending type) 연결전극(72b,82b), 절연막(95)을 관통하여 상부전극(75,85)과 섬형 연결전극(72a,82a) 및 연장형 연결전극(72b,82b)을 각각 연결하는 복수의 상측 전기적 연결(77,87) 그리고 비도전성 반사막(91)을 관통하여 섬형 연결전극(72a,82a) 및 연장형 연결전극(72b,82b)과 복수의 반도체층을 각각 전기적으로 연결하는 복수의 하측 전기적 연결(73,83)을 포함한다. 섬형(island type)은 원형, 삼각형, 사각형 등의 다각형과 같이 대체로 일 측으로 길게 연장(extending)되지 않는 형상을 의미한다.
본 개시는 기판이 제거된 제1 반도체층에, 또는 도전성을 가지는 기판 아래에 전극이 형성되는 발광소자에도 적용될 수 있다. 본 예에서, 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)는 복수의 반도체층(30,40,50)을 기준으로 모두 기판(10)의 반대측에 형성된다. 본 예에서, 제1 전극부(71,72a,72b,73,77,75)는 제1 상부전극(75), 제1 섬형 연결전극(72a), 제1 연장형 연결전극(72b), 복수의 상측 제1 전기적 연결(77) 및 복수의 하측 제1 전기적 연결(73)을 포함한다. 제2 전극부(81,82a,82b,83,87,85)는 제2 상부전극(85), 제2 섬형 연결전극(82a), 제2 연장형 연결전극(82b), 복수의 상측 제2 전기적 연결(87) 및 복수의 하측 제2 전기적 연결(83)을 포함한다. 제1 연장형 연결전극(72b)은 제2 상부전극(85) 아래로 뻗고, 제2 연장형 연결전극(82b)은 제1 상부전극(75) 아래로 뻗는다. 연장형 연결전극(72b,82b)의 길이 감소를 위해, 섬형 연결전극(72a,82a)은 연장형 연결전극(72b,82b)이 상부전극(75,85) 바깥으로 뻗는 방향의 반대 측에 위치하는 것이 바람직하다.
본 예에서 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)는 복수의 반도체층과 각 하측 전기적 연결(73,83) 사이에 개재되어 전기적 접촉저항을 감소하며 안정적 전기적 접촉을 이루도록 하부전극(71,81)을 포함한다. 하부전극(71,81)은 금속에 의한 빛흡수 감소를 위해 길게 뻗지 않고, 개구(62,63)에 대응하는 섬(island) 형태를 가진다. 제1 하부전극(71)은 비도전성 반사막(91)에 형성된 개구(63)에 의해 적어도 일부가 노출되며, 식각되어 노출된 제1 반도체층(30)에 접촉한다. 하부전극(81)은 비도전성 반사막(91)에 형성된 개구(62)에 의해 적어도 일부가 노출되며, 전류확산 도전막(60)에 접촉한다. 복수의 하측 제1 전기적 연결(73)은 개구(63)를 관통하며 제1 섬형 연결전극(72a) 및 제1 연장형 연결전극(72b)을 복수의 제1 하부전극(71)에 각각 연결한다. 복수의 하측 제2 전기적 연결(83)은 개구(62)를 관통하며 제2 섬형 연결전극(82a) 및 제2 연장형 연결전극(82b)을 복수의 제2 하부전극(81)에 각각 연결한다.
전술된 절연막(95)은 연결전극(72a,72b,82a,82b)을 덮도록 비도전성 반사막(91) 위에 형성된다. 연결전극(72a,72b,82a,82b)으로의 전자 또는 정공을 공급하기 위한 여러 수단이 고려될 수 있다. 본 예에서 제1 전극부(71,72a,72b,73,77,75)와 제2 전극부(81,82a,82b,83,87,85)는 각각 절연막(95) 위에 상부전극(75,85)을 포함한다. 상부전극(75,85)은 외부전극과 유테틱 본딩, 솔더링, 와이어 본딩 등으로 방법으로 전기적으로 연결될 수 있다. 예를 들어, 상부전극(75,85)은 접촉층(예: Cr,Ti 등)/반사층(예; Al,Ag 등)/확산방지층(예;Ni 등)/본딩층(예; Au/Sn 합금, Au/Sn/Cu 합금, Sn, 열처리된 Sn 등)으로 구성될 수 있다.
상부전극(75,85)이 절연막(95) 위에 구비되므로, 연결전극(72a,72b,82a,82b)이 비도전성 반사막(91) 위에서 형태나 분포가 더욱 자유롭게 설계될 수 있다, 따라서 복수의 섬 형태로 형성되는 제1 하부전극(71) 및 제2 하부전극(81)도 위치를 특별히 제한하지 않고, 발광면 전체적으로, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)이 제1 상부전극(75) 및 제2 하부전극(81) 아래에 모두 형성될 수 있다. 일 예로, 제1 하부전극(71) 및 제2 하부전극(81)은 복수의 섬 형태로 발광면(복수의 반도체층(30,40,50)을 평면상(top view)으로 관찰할 때의 평면)에 대체로 균등하게, 또는, 발광면의 중심을 기준으로 대칭적으로 배열될 수 있다. 본 예에서는, 연결전극(72a,72b,82a,82b)도 금속막이므로 빛흡수 감소를 위해 금속막의 면적 또는 길이를 감소하되, 전류확산을 잘하도록 섬형 연결전극(72a,82a)과 연장형 연결전극(72b,82b)이 조합되어 사용된다. 각 상부전극(75,85) 아래에는 섬형 연결전극(72a,82a)을 배치하고, 상측 전기적 연결(77,87) 및 하측 전기적 연결(73,83)을 통해 아래 방향으로 직접 하부전극(71,81)으로 전류를 공급하고, 연장형 연결전극(72b,82b)은 전술된 바와 같이 서로 다른 극성의 하부전극(75,85) 아래로 각각 뻗은 후, 하측 전기적 연결(73,83)을 통해 하부전극(71,81)으로 전기적으로 연통되도록 한다. 전류확산을 향상하기 위해 하부전극(71,81)의 개수 및 분포를 변경할 수 있다.
이와 같이, 비도전성 반사막(91) 위에 연결전극(72a,72b,82a,82b)을 활용함으로써, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 노출된 제1 반도체층(30)에 길게 n측 가지전극을 형성하거나, 전류확산 도전막 위에 길게 p측 가지전극을 형성하지 않아도 섬형 제1 하부전극(71) 및 제2 하부전극(81)을 골고루 분포하게 할 수 있어서 전류분포의 균일화를 달성하면서도 금속에 의한 빛흡수 감소에 더 유리한 구조가 된다. 또한, 연결전극의 길이나 면적도 최대한 경제적으로 구성함으로써, 불필요하게 금속막이 증가하는 것을 억제하여 결과적으로 휘도 향상에 기여한다.
본 예에 따라 반도체 발광소자를 형성함에 있어서, 하부전극(71,81)과 같은 구조물로 인해 높이차가 생기게 된다. 따라서, 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다.
유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 하부전극(71,81)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 개구(62,63) 형성공정에 부담이 될 수 있다. 유전체막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 리플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b)를 형성하면, 상기 높이차가 있는 영역에서 유전체막(91b)이 설계된 두께로 형성되기 어렵고, 이로 인해 빛의 반사율이 저하될 수 있고, 전기적 절연에도 문제가 생길 수 있다. 따라서, 유전체막(91b)은 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막으로서의 기능을 확보할 수 있게 된다.
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 예를 들어, 분포 브래그 리플렉터(91a)가 TiO2/SiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
유전체막(91b) 및 클래드막(91c) 중 하나 이상은 생략될 수 있다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 것이 바람직하다. 유전체막(91b)은 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체막(91b)과 클래드막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
도 6, 도 7 및 도 8은 본 개시에 따른 반도체 발광소자에서 개구 형성방법 및 하부전극의 일 예를 설명하는 도면들로서, 제2 전극부를 중심으로 설명되며, 제1 전극부도 마찬가지의 과정이 진행될 수 있다.
도 6은 개구 형성 공정의 일 예를 설명하는 도면이고, 도 7은 하부전극 및 개구의 평면상의 분포의 일 예를 설명하는 도면으로서, 전류확산 도전막 위에 비도전성 반사막(91)을 형성하고, 식각공정(예: 플라스마 에칭)을 통해, 도 7에 제시된 바와 같이, 개구(62,63)를 형성한다. 개구(62)는 제2 하부전극(81)에 대응하고, 개구(63)는 복수의 반도체층에 형성된 메사식각 홈(61)과 연통되며, 메사식각 홈(61)에는 제1 하부전극(71)이 형성되어 있다. 개구(62,63)는 반도체 발광소자의 상측으로뿐만 아니라 측면으로 개방되는 형태를 배제하는 것은 아니다. 식각공정이 진행됨에 따라 도 6a와 같이 개구(62)가 점차로 형성되며, 도 6b에 도시된 바와 같이, 제2 하부전극(81)의 상면 일부가 노출된다. 여기서, 도 6a보다 도 6b에서 개구(62)의 상부 림(rim; 91r1)과 비도전성 반사막(91)의 상면 간의 높이차가 감소된다. 계속해서 식각공정을 진행하면 도 6c와 같이 제2 하부전극(81) 주변이 개구(62)에 의해 노출되며, 개구(62)로 인해 비도전성 반사막(91)에는 경사면이 형성된다. 그 결과, 개구(62)에 의해 제2 하부전극(81)이 노출된다. 개구(62)의 폭은 필요에 따라 도 6d와 같이 제2 하부전극(81)의 주변을 노출하도록 선택되거나, 도 6b와 같이 제2 하부전극(81)의 일부만 노출하도록 선택될 수 있다. 도 6d와 같이 개구(62)의 주변을 노출하고 제2 연결전극(82)이 제2 하부전극(81)을 감싸도록, 즉 제2 하부전극(81)의 상면 및 측면과 접촉하도록 하면 전기적 연결의 안정성이 더 향상될 수 있다. 또한, 열처리를 통해 제2 하부전극(81)과 제2 연결전극(82) 간의 연결을 더욱더 강화 및 안정화할 수도 있다. 또한, 비도전성 반사막(91)이 식각되어 노출된 면이 개구(62)의 상부림을 이루는데, 도 6b에서 상부림(91r1)보다 도 6d에서 상부림(91r2)의 높이차가 더욱 작아서 후속 공정(특히, 비도전성 반사막 형성 공정)에 더 유리한 점이 있다.
도 8은 제2 하부전극(81)의 층구조의 일 예를 설명하는 도면으로서, 건식식각공정에 의해 형성된 개구(62)의 일부를 확대한 도면이다. 전술된 개구(62) 형성을 위한 건식식각공정(제1 식각공정)에서 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6 등)가 사용될 수 있다. 제2 하부전극(81)은 복수의 층을 포함할 수 있다. 본 예에서는 제2 하부전극(81)은 전류확산 도전막(60) 위에 순차로 형성된 접촉층(81a), 반사층(81b), 확산방지층(81c), 산화방지층(81d) 및 식각방지층(81e; 보호층)을 포함한다. 반사층(81b)는 생략될 수 있다. 또한, 반사층(예; Al)을 두껍게 형성하는 경우, 반사층이 터지거나 삐져 나오는 문제 등을 방지하기 위해 반사층/확산방지층을 복수회 형성(예; Al/Ni/Al/Ni/Al/Ni)하여 각 반사층을 너무 두껍게 형성하지 않도록 하고, 확산방지층이 터짐 방지의 기능까지 하는 실시예도 고려할 수 있다. 제1 하부전극(71)도 제2 하부전극(81)과 동일 또는 유사한 층구성을 가질 수 있다.
접촉층(81a)은 전류확산 도전막(60; 예: ITO)과의 좋은 전기적 접촉을 이루는 물질로 이루어지는 것이 바람직하다. 접촉층(81a)으로는 Cr, Ti와 같은 물질이 주로 사용되며, Ni, TiW 등도 사용될 수 있으며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다. 반사층(81b)은 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(81b)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사한다. 반사층(81b)은 생략될 수 있다. 확산방지층(81c)은 반사층(81b)을 이루는 물질 또는 산화방지층(81d)을 이루는 물질이 다른 층으로 확산되는 것을 방지한다. 확산방지층(81c)은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 산화방지층(81d)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화방지층(81d)으로는 전기 전도도가 좋은 Au가 주로 사용된다. 식각방지층(81e)은 개구(62) 형성을 위한 건식식각공정에서 노출되는 층으로서 본 예에서 식각방지층(81e)이 제2 하부전극(81)의 최상층이다. 식각방지층(81e)으로 Au를 사용하는 경우 비도전성 반사막(91)과 접합력이 약할 뿐만 아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각방지층(81e)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 비도전성 반사막(91)과의 접합력이 유지되어 신뢰성이 향상될 수 있다.
예를 들어, 접촉층(81a)은 5A~500A의 두께를 가질 수 있고, 반사층(81b)은 500A~10000A 정도의 두께를 가질 수 있고, 확산방지층(81c)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 산화방지층(81d)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 식각방지층(81e)은 10A ~ 1000A 정도의 두께를 가질 수 있다. 이와 같은 다층 구조의 하부전극은 필요에 따라 일부의 층이 생략되거나 새로운 층이 추가될 수도 있다.
한편, 건식식각공정에서 식각방지층(81e)은 제2 하부전극(81)을 보호하며 특히, 산화방지층(81d)의 손상을 방지한다. 제1 하부전극(71)도 마찬가지의 과정이 진행될 수 있다. 건식식각공정에는 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6)가 사용될 수 있다. 따라서, 산화방지층(81d)의 손상을 방지하기 위해 식각방지층(81e)은 이러한 건식식각공정에서 식각 선택비가 우수한 재질로 이루어지는 것이 바람직하다. 식각방지층(81e)의 식각 선택비가 좋지 않은 경우 건식식각공정에서 산화방지층(81d)이 손상 또는 훼손될 수 있다. 따라서 식각 선택비 관점에서 Cr 또는 Ni 등이 식각방지층(81e)의 재질로 적합하다. Ni 또는 Cr은 상기 건식식각공정의 식각가스와 반응하지 않거나 미미하게 반응하며, 식각되지 않아서 제2 하부전극(81)을 보호하는 역할을 하게 된다.
또 다른 한편, 개구(62) 형성을 위한 건식식각공정에서 식각가스로 인해 제2 하부전극(81)의 상층부에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다. 예를 들어, F기를 포함하는 상기 할로겐 식각가스와 전극의 상층 금속이 반응하여 물질이 형성될 수 있다. 예를 들어, 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 적어도 일부는, 건식식각공정의 식각가스와 반응하여 물질(예: NiF)이 형성될 수 있다. 이와 같이 형성된 물질은 반도체 발광소자의 전기적 특성의 저하(예: 동작전압의 상승)를 야기할 수 있다. 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 다른 일부는 식각가스와 반응하여 물질을 형성하지 않거나 매우 적은 양의 물질을 형성한다. 물질 생성을 억제하거나 작은 양이 형성되는 것이 바람직하며, 이러한 관점에서 Ni보다 Cr이 식각방지층(81e)의 재질로 적합하다.
본 예에서는 물질이 형성되는 것을 고려하여 제2 하부전극(81)의 상층, 즉 식각방지층(81e)의 개구(62)에 대응하는 부분을 습식식각공정(제2 식각공정)으로 제거하여, 도 8에 도시된 것과 같이, 개구(62)에 대응하는 산화방지층(81d)이 노출된다. 물질은 식각방지층(81e)과 함께 식각되어 제거된다. 이와 같이, 물질이 제거됨으로써 제2 하부전극(81)과 제2 연결전극(82) 간의 전기적 접촉이 좋아지고, 반도체 발광소자의 전기적 특성이 저하되는 것이 방지된다. 제1 하부전극(71) 및 개구(63)에 대해서도 마찬가지 과정 또는 구성이 적용될 수 있음은 물론이다.
한편, 개구(62) 형성을 위해 제1 식각공정이 습식식각으로 수행될 수도 있다. 이 경우, 비도전성 반사막(91)의 식각액으로 HF, BOE, NHO3, HCl 등이 단독으로 또는 적절한 농도의 조합으로 사용될 수 있다. 전술된 건식식각공정에서와 마찬가지로, 비도전성 반사막(91)에 습식식각공정으로 개구(62)를 형성할 때, 산화방지층(81d) 보호를 위해 식각방지층(81e)의 식각 선택비가 우수한 것이 바람직하다. 이러한 관점에서 Cr이 식각방지층(81e)의 재질로 적합하다. 이후, 후속되는 다른 습식식각공정(제2 식각공정)에 의해 개구(62)에 대응하는 식각방지층(81e)이 제거될 수 있다.
계속해서, 도 6d에 제시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 반사율이 높은 Al, Ag와 같은 금속을 사용하여 비도전성 반사막(91) 위에 제2 연결전극(82)이 증착되며 개구(62)를 채워 하측 제2 전기적 연결(83)이 형성된다. 마찬가지로 제1 연결전극(71) 및 하측 제1 전기적 연결(73)이 형성될 수 있다. 제1 연결전극(72) 및 제2 연결전극(82)은 접촉층 및 반사층을 포함할 수 있다, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)과 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 접촉층이 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 사용하여 접촉층 위에 반사층이 형성될 수 있다.
개구 중 일부(63)는 제1 반도체층(30)을 노출하는 홈(61)과 각각 연통되며, 나머지 개구(62)는 전류확산 도전막(60) 위에 형성된 제2 하부전극(81)을 노출한다. 제1 연결전극(72) 및 제2 연결전극(82)은 개구(62,63)를 통해 각각 제1 하부전극(71) 및 제2 하부전극(81)과 전기적으로 연결된다.
한편, 연결전극이 개구로 연장되어 또는 채워져 하측 전기적 연결이 될 수 있지만, 하측 전기적 연결이 개구(62,63)를 통하도록 형성되고, 연결전극이 별도로 하측 전기적 연결을 덮도록 형성되는 것도 가능하다.
전술된 개구의 높이차를 감소하기 위한 식각 공정은 절연막에 개구 형성에도 적용될 수 있다.
이와 같은 반도체 발광소자의 제조방법에 의하면, 하부전극(71,81)과 하측 전기적 연결 사이에 전기적 접촉을 저해하는 물질이 제거되어 반도체 발광소자의 전기적 특성 저하가 방지된다. 또한, 비도전성 반사막(91)과의 접합력이 좋으면서 하측 전기적 연결과의 좋은 전기적 접촉을 이루는 하부전극(71,81)을 구비하는 반도체 발광소자를 제조할 수 있다.
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 절연막(95)의 두께에 따라서는 연장형 연결전극(72b,82b)이 있는 부분과 없는 부분이 높이차가 발생할 수 있는다. 섬형 연결전극(72a,82a)은 개구(64,65)의 상부림의 높이차를 감소하는 공정(예; 도 6 참조)에 의해 비교적 상부림 전체적으로 높이차가 감소될 수 있다. 섬형 연결전극(72a,82a)에 비해 연장형 연결전극(72b,82b)으로 통하는 개구(64,65)는 연장형 연결전극(72b,82b)이 길게 뻗어 있다. 물론, 균일하게 높이차가 감소되는 것이 가능하지만, 연장형 연결전극(72b,82b)의 뻗는 방향과, 그 뻗는 방향에 수직한 방향을 비교할 때, 높이차가 균일하게 감소되지 않아서 요철이 형성되는 것을 고려해야되는 경우가 있을 수 있다. 이러한 높이차는 제1 상부전극(75) 및 제2 상부전극(85)이 외부전극과 본딩되는데 좋지 않은 영향을 줄 수 있다. 본 예와 같이 제1 상부전극(75) 및 제2 상부전극(85)이 각각 연장형 연결전극(72b,82b)과 중첩되지 않게, 또는, 회피하도록 패터닝되어 있다. 이에 의해 제1 상부전극(75) 및 제2 상부전극(85)이 더 평탄하게 형성될 수 있다. 도 10은 도 9에서 상부전극(75,85)이 연장형 연결전극(72b,82b)의 단부를 피하여 패터닝된 일 예를 설명하는 도면으로서, 연장형 연결전극(82b) 위의 개구의 상부림의 높이차 감소가 용하지 않은 경우 도 10에 도시된 바와 같이 상부전극(85)에 연장형 연결전극(82b)의 단부를 회피하는 호, 홈(85a) 또는 노치를 형성할 수 있다.
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 본 예에서 반도체 발광소자는 기판(10), 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 절연막(95), 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)를 포함한다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다.
본 예에서 절연막(95)은 추가의 반사막으로 충분히 기능할 수 있도록 다층 구조로 형성된다. 추가의 반사막(95)은 비도전성 반사막(91)을 투과한 빛을 제1 반도체층(30) 측으로 반사하도록 비도전성 반사막(91) 위에 형성되며, 연결전극(72a,72b,82a,82b)을 덮는다. 비도전성 반사막(91)에 의해 활성층(40)으로부터 발생된 빛을 많이 복수의 반도체층(30,40,50) 측으로 반사하지만, 일부의 빛이 비도전성 반사막(91)을 투과하거나 누설될 수 있다. 추가의 반사막(95)은 이와 같이 비도전성 반사막(91)을 투과한 빛을 복수의 반도체층(30,40,50) 측으로 반사하여 반도체 발광소자의 빛손실을 감소하고 휘도를 향상한다.
도 12는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일 예를 설명하는 도면으로서, 비도전성 반사막(900) 아래의 구조물들(예: 전극 700, 800, 단차 등)로 인해 비도전성 반사막(900)에는 높이차가 발생하는 부분들(점선으로 표시됨)이 있게 된다. 비도전성 반사막(900)은 분포 브래그 리플렉터를 구비할 수 있다. 분포 브래그 리플렉터는 다층의 물질층으로 이루어질 수 있으며, 반사막으로 기능하기 위해서는 각 물질층이 특별히 설계된 두께로 잘 형성되어야 한다. 그러나 비도전성 반사막(900)이 입사한 빛을 전부 반사하는 것은 아니고 일부가 투과될 있다. 특히, 도 12에 예시된 바와 같이, 비도전성 반사막(900) 아래의 전극들(700,800)과 단차 또는 높이차로 인해 비도전성 반사막(900)의 각 물질층이 설계된 두께로 형성되기 어려운 영역(점선으로 표시됨)이 있게 되고, 이 영역에서는 반사효율이 저하되어 빛(L11,L12)이 투과될 수 있다.
다시 도 11을 참조하면, 예들 들어, 추가의 반사막(95)은 빛흡수 감소를 위해 비금속으로 또는 비도전성 물질로 형성되는 것이 좋고, 단일의 유전체막으로 이루어질 수 있지만 반사율을 높이기 위해서는 다층 구조를 가지는 것이 좋다. 다층 구조의 일 예로, 추가의 반사막(95)은 분포 브래그 리플렉터(95a)를 포함할 수 있다. 또한, 추가의 반사막(95)은 분포 브래그 리플렉터(95a)와 비도전성 반사막(91) 사이에 하부 유전체막(95b) 및 분포 브래그 리플렉터(95a)와 상부전극(75,85) 사이의 상부 유전체막(95c) 중 적어도 하나를 포함할 수 있다. 하부 유전체막(95b)은 연결전극(72a,72b,82a,82b)을 덮어서 높이차를 완화할 수 있다. 예를 들어, 분포 브래그 리플렉터(95a)는 도 4 및 도 5에서 설명된 분포 브래그 리플렉터(91a)와 동일 유사한 구조를 가질 수 있다. 또는, 분포 브래그 리플렉터(95a)는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다.
하부 유전체막(95b) 및 상부 유전체막(95c)은 분포 브래그 리플렉터(95a)보다 굴절률이 작은 물질로 형성하여 추가의 반사막(95)이 광 웨이브 가이드 구조를 가지도록 구성하는 것도 고려할 수 있다. 한편, 하부 유전체막(95b)은 연결전극(72a,72b,82a,82b)과 접하므로 연결전극(72a,72b,82a,82b)과 접합력이 좋은 물질로 선택되는 것이 바람직하며, 상부 유전체막(95c)은 상부전극(75,85)과 접합력이 좋은 물질로 선택되는 것이 바람직하다.
본 개시는 추가의 반사막(95)이 금속막을 포함하는 것을 배제하지 않는다. 예를 들어, 반사율이 좋은 금속(예: Al,Ag)로 금속 반사막(95a)을 형성하되, 개구(64,65)가 형성될 부분을 피하여 형성되는 것이 바람직하다. 이 경우, 하부 유전체막(95b) 및 상부 유전체막(95c)에 의해 금속 반사막(95a)이 전기적으로 절연될 수 있다. 또한, 추가의 반사막(95)을 부분적으로, 예를 들어, 비도전성 반사막(91)의 특정 영역(예를 들어 단차 또는, 높이차가 심한 영역)에만 형성하는 실시예도 가능하다.
제1 상부전극(75) 및 제2 상부전극(85)은 추가의 반사막(95) 위에서 서로 대향하게 배치되며, 추가의 반사막(95)에 형성된 개구(64,65)를 통해 각각 제1 연결전극(72) 및 제2 연결전극(82)에 전기적으로 연결된다. 제1 상부전극(75)-연결전극(72a,72b)-제1 하부전극(71)을 통해 제1 반도체층(30)에 전자가 공급되며, 제2 상부전극(85)-연결전극(82a,82b)-제2 하부전극(81)을 통해 제2 반도체층(50)에 정공이 공급된다. 제1 상부전극(75) 및 제2 상부전극(85)은 유테틱 본딩용 전극 또는 솔더링용 전극일 수 있다. 추가의 반사막(95)위에 상부전극(75,85)과 떨어진 방열패드(92)가 구비될 수 있다.
반도체 발광소자는 금속 반사막 대신 비도전성 반사막(91)을 사용하여 빛흡수를 감소시킨다. 또한, 비도전성 반사막(91)에 골고루 섞이도록 형성된 복수의 개구(62,63)를 통한 연결전극(72a,72b,82a,82b)-하부전극(71,81) 구조에 의해 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 따라서, 전류확산을 위해 제1 반도체층(30) 및/또는 제2 반도체층(50) 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수가 더욱 감소된다. 또한, 비도전성 반사막(91)으로 투과된 빛까지도 추가의 반사막(95)으로 반사하여 휘도 향상에 기여한다.
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 기판(10), 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 추가의 반사막(95), 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)를 포함한다. 본 예에서, 비도전성 반사막(91)은 유전체막(91b), 제1 분포 브래그 리플렉터(91a), 클래드막(91c)을 포함한다. 추가의 반사막(95)은 유전체막(95b), 제2 분포 브래그 리플렉터(95a), 클래드막(95c)을 포함한다.
비도전성 반사막(91)에 형성된 개구(62,63)를 통해 연결전극(72a,72b,82a,82b)과 하부전극(71,81)이 접촉한다. 하부전극(71,81)은 다층구조(예; 도 8 참조)를 가질 수 있으며, 개구(62,63)에 대응하는 식각 방지막이 제거되어 있다. 추가의 반사막(95)에 형성된 개구(64,65)를 통해 상부전극(75,85)이 연결전극(72a,72b,82a,82b)에 접촉한다.
비도전성 반사막(91)은 예를 들어, 도 4 및 도 5에서 설명된 비도전성 반사막(91)의 구성을 가질 수 있고, 추가의 반사막(95)은 예를 들어, 도 11에서 설명된 추가의 반사막의 구성을 가질 수 있다.
제1 연장형 연결전극(72b) 및 제2 연장형 연결전극(82b)은 서로 교대로 배치된 스트라이프 형태일 수 있다. 또는, 깍지낀 핑거(finger) 형태를 가질 수 있다. 또 다른 예로, 제1 연장형 연결전극(72b) 및 제2 연장형 연결전극(82b) 중 적어도 하나는 폐루프(closed loop) 형태를 가질 수 있다.
상부전극(75,85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩, 솔더링, 와이어 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결된다. 상부전극(75,85) 중 적어도 하나는 다층 구조를 가질 수 있다. 본 예에서 제1 상부전극(75) 및 제2 상부전극(85)은 각각 다층을 구비한다.
예를 들어, 유테틱 본딩의 경우에, 상부전극(75,85)의 최상부(85a,85b)는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
다른 실시예로서, 제1 상부전극(75) 및 제2 상부전극(85)은 솔더링에 의해 상기 외부와 전기적으로 연결될 수 있다. 이 경우, 제1 상부전극(75) 및 제2 상부전극(85) 순차로 적층된 반사층(75c,85c)/확산방지층(75b,85b)/솔더링층(75a,85a)을 구비할 수 있다. 예를 들어, 반사층(75c,85c)은 Ag, Al 등으로 이루어지며, 반사층(75c,85c) 아래에 접촉층(예: Ti, Cr)이 추가될 수 있다. 확산방지층(75b,85b)은 Ni, Ti, Cr, W, TiW 중에서 선택된 적어도 하나로 이루어지며, 솔더 물질이 복수의 반도체층 측으로 침투하는 것을 방지한다. 솔더링층(75a,85a)은 Au로 이루어지거나, Sn(솔더링층)/Au(산화방지층)으로 이루어지거나, Au를 포함하지 않고 Sn만으로 이루어지거나, 또는, 열처리된 Sn으로 솔더링층(75a,85a)이 이루어질 수 있다. 솔더로는 lead free 솔더가 사용될 수 있다.
상부전극(75,85)과 외부전극을 고정 내지 접합의 과정에서, 열 충격 등에 의해 반도체 발광소자에 크랙이 발생할 가능성이 있다. 상부전극(75,85)의 층구조의 또 다른 예로서, 상부전극(75,85)은 제1 층(75c,85c)과 제2 층(75b,85b)을 구비한다. 제1 층(75c,85c)은 반도체 발광소자가 외부전극에 고정될 때, 크랙을 방지하기 하는 응력 완화층 또는 크랙 방지층으로 형성될 수 있으며, 이 때 제2 층(75b,85b)은 제1 층(75c,85c)의 터짐을 방지하는 터짐 방지층으로 형성될 수 있다. 또한, 제1 층(75c,85c)은 Al, Ag로 이루어져 추가의 반사막(91)을 지나온 빛을 반사시키는 반사층으로 형성될 수 있다. 또한, 제2 층(75b,85b)은 Ti, Ni, Cr, W, TiW와 같은 물질로 이루어져 납땜과 같은 접합시 솔더 물질이 반도체 발광소자 측으로 침투하는 것을 방지하는 확산 방지층(Barrier Layer)으로 형성될 수 있다. 제1 층(75c,85c)과 제2 층(75b,85b)은 이 기능들의 다양한 조합으로 형성될 수 있다. 바람직하게는, Cr, Ti, Ni 등과 같은 금속으로 제1 층(75c,85c) 아래에 접촉층(도시되지 않음)을 더 구비하여 추가의 반사막과의 결합력을 향상시킬 수 있다. 바람직하게는, 그리고 일반적으로, 상부전극(75,85)은 최상층(75a,85a)을 구비한다. 최상층(75a,85a)은 접착력이 좋고, 전기 전도도가 우수하며, 산화에 강한 금속으로 이루어지는 것이 일반적이다. 예를 들어, Au, Sn, AuSn, Ag, Pt 및 이들의 합금 또는 이들의 조합(예: Au/Sn, Au/AuSn, Sn, 열처리된 Sn)으로 이루어질 수 있으며, 이러한 조건을 만족하는 한 특별히 제한되는 것은 아니다.
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자에서 연결전극(72a,72b,82a,82b)에 대응하는 하측 전기적 연결(73,83)과 상측 전기적 연결(77,87)이 수직 방향으로 동일 선상에 배치되지 않고 다른 위치에 형성되어 있다.
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 평면상으로 일 측으로 길게 형성된 직사각 형상을 가진다. 제1 상부전극(75; 예: n측 상부전극)은 본딩을 위해 적당한 면적을 가지되 제2 상부전극(85)보다 작은 면적을 가지며, 전류확산을 위해 제2 상부전극(85; 예: p측 상부전극)은 면적이 더 크고 제1 상부전극(75) 둘레로 뻗어 있다. 제1 연장형 연결전극(72b)은 제1 상부전극(75) 아래에서 제2 상부전극(85) 아래로 뻗어서 전자 공급이 제1 상부전극(75) 아래로만 편중되지 않도록 한다. 이와 같이, 일 측으로 긴 형상에서는 n측 및 p측 중 적어도 하나만 연장형 연결전극(72b)을 가지도록 하는 구성을 고려할 수 있다. 연장형 연결전극(72b)이 생략되는 것도 가능하다.
도 16은 본 개시에 따른 반도체 발광소자에서 하부전극의 일 예를 설명하는 도면으로서, 전술된 도면 및 도 16을 참조하여, 반도체 발광소자의 제조방법이 일 예를 설명한다.
도 3 내지 도 5를 참조하면, 먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다. 버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다(도 4 참조). 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
다음으로, 제2 반도체층(50) 위에 SiO2, TiO2 등을 사용하여 빛흡수 방지막(41)이 형성된다. 빛흡수 방지막(41)은 이후에 형성될 제2 하부전극(81)에 대응하는 위치에 제2 하부전극(81)보다 약간 큰 폭으로 형성될 수 있다. 빛흡수 방지막(41)은 발광면 전체적으로 골고루 분포되는 것이 바람직하며, p-GaN(예: Mg 도핑된 GaN)이 전류확산이 상대적으로 좋지 않은 점을 고려하여 제2 하부전극(81)이 반도체 발광소자의 가장자리로부터 내측까지 분포되므로 빛흡수 방지막(41)도 이에 따라 형성될 수 있다. 본 예에서 빛흡수 방지막(41)은 복수의 섬 형태로 형성된다.
이후, 도 16에 도시된 것과 같이, ITO와 같은 전도성이 좋은 투광성 물질을 사용하여 제2 반도체층(50) 위에 빛흡수 방지막(41)을 덮는 전류확산 도전막(60)이 형성된다. 다음으로, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 제1 반도체층(30)을 노출하는 복수의 홈(61)을 형성한다. 복수의 홈(61)은 섬 형태로 배열되어 있다. 본 예에서 제1 하부전극(71)이 복수의 섬 형태로 골고루 배치되므로 복수의 홈(61)도 이에 따라 형성되어 있다.
계속해서, 증착 방법 등을 통해 복수의 홈(61)으로 노출된 제1 반도체층(30) 위에 제1 하부전극(71)이 형성되며, 빛흡수 방지막(41)에 대응하는 전류확산 도전막(60) 위에 제2 하부전극(81)이 형성된다. 제1 하부전극(71) 및 제2 하부전극(81)의 형성 순서는 어느 것이 먼저 형성되어도 무방하며, 제1 하부전극(71)과 제2 하부전극(81)이 동일한 물질로 이루어지는 경우 동일 공정에 의해 동시에 형성될 수도 있다. 일 예로, 제2 하부전극(81)은 빛흡수 방지막(41)보다 작은 폭으로 형성되며, 제1 하부전극(71)은 홈(61)의 폭보다 작은 폭으로 형성되어 홈(61)의 내측면으로부터 떨어져 있다.
하부전극(71,81)은 다층구조를 가질 수 있고, 개구(62,63)에 대응하는 식각 방지층이 제거되어 동작전압의 상승을 방지하는 구조(예; 도 8 참조)를 가질 수 있다. 빛흡수 감소 측면에서 하부전극(71,81)의 총면적, 또는 평면도 상으로 관찰할 때의 평면적에 대한 하부전극(71,81)의 총면적의 비율이 낮은 것이 좋지만, 하부전극(71,81)의 총면적 또는 상기 비율이 감소하면 동작전압이 상승하는 경향이 있다. 한편, 전류공급이 균일해질수록 발광효율이 좋아져서 휘도가 향상될 수 있다. 본 예와 같이 개구(62,63)에 대응하는 하부전극(71,81)의 식각방지층을 제거하여 동작전압 상승을 막는 구조를 가지는 경우는 그렇지 않은 비교예의 경우에 비하여, 빛흡수 감소, 동작전압 상승 억제, 휘도향상 측면에서 유리하다. 예를 들어, 본 예와 비교예의 반도체 발광소자가 동일한 평면적을 가진다고 할 때, 본 예에서 하부전극을 비교예보다 총면적이 작게 하여도 상기 동작전압 상승을 막는 구조로 인해 동작전압이 비교예보다 더 높지 않게 할 수 있다. 따라서 동작전압을 더 높게 하지 않으면서 빛흡수가 더 감소되어 휘도가 더 좋을 수 있다. 다른 관점에서 본 예와 비교예에서 하부전극의 총면적이 동등하다면, 본 예가 동작전압이 더 낮을 수 있다.
다음으로, 도 4 및 도 5에 제시된 바와 같이, 전류확산 도전막(60) 위에 비도전성 반사막(91)이 형성된다. 예를 들어, 전류확산 도전막(60)을 덮는 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)이 형성된다. 유전체막(91b) 또는 클래드막(91c)은 생략될 수 있다. 제1 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 제1 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 제1 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 제1 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 제1 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 제1 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 제1 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)도 제1 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, 만약 λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려한다면, 클래드막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 개구 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
제1 분포 브래그 리플렉터(91a)와 연결전극(72a,72b,82a,82b)이 직접 접촉하는 경우에는 제1 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 연결전극(72a,72b,82a,82b)에 흡수될 수 있다. 따라서, 전술된 것과 같이 제1 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 연결전극(72a,72b,82a,82b)에 의한 빛흡수가 많이 감소될 수 있다.
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 제1 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 제1 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 제1 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 제1 분포 브래그 리플렉터(91a)가 설계된다면, 제1 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(91)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
이후, 비도전성 반사막(91)에 복수의 개구(62,63)가 형성된다. 개구 형성공정의 일 예로, 도 6 및 도 7에서 설명된 방법이 사용될 수 있다. 또한, 하부전극(71,81)의 층구조의 일 예로 도 8에서 설명된 층구조가 채택될 수 있다. 물론 식각방지층을 제거하지 않는 실시예도 가능하다.
계속해서, 도 3, 도4 및 도 5에 제시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 연결전극(72a,72b,82a,82b)이 증착되며, 하측 전기적 연결(73,83)이 형성된다. 복수의 개구(62,63) 중 일부(63)는 제1 반도체층(30)을 노출하는 복수의 홈(61)과 각각 연통되며, 나머지 개구(62)는 전류확산 도전막(60) 위에 형성된 제2 하부전극(81)을 노출한다. 하측 전기적 연결(73,83)은 개구(62,63)를 통해 연결전극(72a,72b,82a,82b)과 하부전극(71,81)을 각각 전기적으로 연결한다.
연결전극(72a,72b,82a,82b)은 다층 구조를 가질 수 있으며, 연결전극(72,74,82,84)의 형상, 패턴은 다양하게 변경가능하다. 일 예로 도 3에 제시된 것과 같이, 섬형 연결전극 및 연장형 연결전극을 구비할 수 있으며, 복수의 제2 연장형 연결전극이 서로 나란히 제2 상부전극 아래에서 바깥으로 뻗어 제1 상부전극 아래로 연장되고, 복수의 제1 연장형 연결전극이 복수의 제2 연장형 연결전극 사이에서 서로 나란히 제1 상부전극 아래에서 바깥으로 뻗어 제2 상부전극 아래로 연장된다. 이 외에도, 연결전극의 형상을 다양하게 변경할 수 있다.
다음으로, 비도전성 반사막(91) 위에 중립막으로서 절연막(95) 또는 추가의 반사막을 형성한다. 절연막(95)은 연결전극(72a,72b,82a,82b)을 덮도록 형성된다. 절연막(95)이 단일의 절연층(예: SiO2, SiN, TiO2, Al2O3, Su-8 등)으로 이루어질 수도 있지만, 반사율을 향상하기 위해 제2 분포 브래그 리플렉터를 구비하는 것도 가능하다. 이 경우, 제2 분포 브래그 리플렉터는 제1 분포 브래그 리플렉터보다 작은 두께를 가질 수 있다. 또한, 절연막(95)은 하부 유전체막/제2 분포 브래그 리플렉터/상부 유전체막을 구비하는 것도 좋다. 특히, 상부 유전체막의 굴절률을 제2 분포 브래그 리플렉터의 굴절률보다 작게 하여 빛이 상부전극(75,85)에 흡수되는 양을 감소할 수 있다.
이후, 절연막(95)에 개구(64,65)가 형성된다. 개구(64,65)는 제1 상부전극(75)과 제2 상부전극(85)이 각각 연결전극(72a,72b) 및 연결전극(82a,82b)과 전기적으로 연결되기 위해 적절한 위치에 형성되며, 절연막(95)에 형성되는 개구(64,65)는 비도전성 반사막(91)에 형성된 개구(64,65)와 중첩되거나 중첩되지 않도록 형성될 수 있다.
다음으로, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연막(95) 위에 제1 상부전극(75) 및 제2 상부전극(85)이 증착된다. 제1 상부전극(75) 및 제2 상부전극(85)은 서로 대향하게 배치된다. 절연막(95)을 투과하는 일부 빛은 제1 상부전극(75) 및 제2 상부전극(85)에 의해 반사된다. 제1 상부전극(75) 및 제2 상부전극(85)은 개구(64,65)를 통해 각각 연결전극(72a,72b) 및 연결전극(82a,82b)에 연결된다. 제1 상부전극(75) 및 제2 상부전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 제1 상부전극(75) 및 제2 상부전극(85)은 다층 구조(예: 도 13 참조)를 가질 수 있다.
본 개시는 기판이 제거된 제1 반도체층에, 또는 도전성을 가지는 기판 아래에 전극이 형성되는 발광소자에도 적용될 수 있다. 다른 한편, 제1 상부전극(75) 및 제2 상부전극(85) 중 어느 하나가 비도전성 반사막(91)에 형성되고, 나머지 하나는 절연막(95) 위에 형성되는 실시예도 고려할 수 있다. 또는, 제1 상부전극(75)이 메사식각되어 노출된 제1 반도체층 위에 형성되고, 제2 상부전극(85)이 비도전성 반사막 위 또는 절연막(95) 위에 형성되는 실시예도 고려할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 그리고 비도전성 반사막 위에 형성된 절연막;을 포함하며 제1 전극부와 제2 전극부 중의 적어도 하나는: 절연막 위에 형성된 상부전극; 상부전극 아래의 비도전성 반사막과 절연막 사이에 형성된 섬형(island type) 연결전극; 상부전극 아래의 비도전성 반사막과 절연막 사이에서 상부전극 바깥으로 뻗는 연장형(extending type) 연결전극; 절연막을 관통하여 상부전극과 섬형 연결전극(72a,82a) 및 연장형 연결전극(72b,82b)을 각각 연결하는 복수의 상측 전기적 연결; 그리고 비도전성 반사막을 관통하여 섬형 연결전극 및 연장형 연결전극과 복수의 반도체층을 각각 전기적으로 연결하는 복수의 하측 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 제1 전극부 및 제2 전극부는 각각 상부전극, 섬형 연결전극, 연장형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며, 제1 전극부의 연장형 연결전극은 제2 전극부의 상부전극 아래로 뻗고, 제2 전극부의 연장형 연결전극은 제1 전극부의 상부전극 아래로 뻗는 것을 특징으로 하는 반도체 발광소자.
(3) 제1 전극부 및 제2 전극부 중 적어도 하나는: 복수의 반도체층과 각 하측 전기적 연결 사이에 개재된 하부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(4) 비도전성 반사막 및 절연막 중 적어도 하나는 분포 브래그 리플렉터(Distributed Bragg Reflector)를 포함하는 것을 특징으로 하는 반도체 발광소자.
(5) 섬형 연결전극은 연장형 연결전극이 상부전극 바깥으로 뻗는 방향의 반대 측에 위치하는 것을 특징으로 하는 반도체 발광소자.
(6) 제1 전극부의 상부전극은 제2 전극부의 연장형 연결전극과 중첩되지 않게 회피하도록 패터닝되며, 제2 전극부의 상부전극은 제1 전극부의 연장형 연결전극과 중첩되지 않게 회피하도록 패터닝된 것을 특징으로 하는 반도체 발광소자.
(7) 하부전극은: 복수의 반도체층과 비도전성 반사막 사이에 개재된 접촉층; 접촉층 위에 형성된 반사층; 반사층 위에 형성된 확산방지층; 확산방지층 위에 형성된 산화방지층; 그리고 산화방지층 위에 형성된 식각방지층;을 포함하며, 제1 개구에 대응하는 식각방지층은 제거되며, 제1 개구를 채우는 하측 전기적 연결이 산화방지층에 접촉하는 것을 특징으로 하는 반도체 발광소자.
(8) 비도전성 반사막에는 각 하측 전기적 연결이 관통하는 개구가 형성되며, 제2 전극부는 하부전극을 포함하며, 비도전성 반사막에서 식각되어 높이차가 감소된 노출면이 제2 전극부의 하부전극을 노출하는 개구의 상부 림(rim)을 이루는 것을 특징으로 하는 반도체 발광소자.
(9) 비도전성 반사막과 절연막 중 적어도 하나는: 분포 브래그 리플렉터 하면에 접하며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 유전체막; 그리고 분포 브래그 리플렉터의 상면에 접하며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 클래드 막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(10) 제1 전극부 및 제2 전극부는 각각 상부전극, 복수의 섬형 연결전극, 복수의 연장형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며, 복수의 제1 전극부의 연장형 연결전극은 제2 전극부의 상부전극 아래로 뻗고, 각 제2 전극부의 연장형 연결전극은 복수의 제1 전극부의 연장형 연결전극 사이에서 제1 전극부의 상부전극 아래로 뻗는 것을 특징으로 하는 반도체 발광소자.
(11) 평면도 상으로 반도체 발광소자는 일 측으로 길게 형성되며, 제1 전극부 상부전극, 섬형 연결전극, 연장형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며, 제2 전극부는 상부전극, 섬형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며, 제1 전극부의 연장형 연결전극은 제2 전극부의 상부전극 아래로 뻗고, 제2 전극부의 상부전극은 제1 전극부의 상부전극 둘레로 뻗은 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막을 사용하여 빛흡수 손실을 감소함으로써, 휘도가 향상된다.
또한, 비도전성 반사막에 골고루 형성된 복수의 개구를 통한 연결전극-하부전극 구조에 의해 복수의 반도체층으로의 전류 확산을 용이하게 하여 전류 편중에 의한 열화를 방지한다.
또한, 전류확산을 위해 제1 반도체층 및/또는 제2 반도체층 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수 손실이 더욱 감소된다.
또한, 연결전극의 길이 및 면적이 필요 이상으로 증가하지 않도록, 섬형 연결전극과 연장형 연결전극을 적절히 조합하여 빛흡수를 감소한다.
또한, 비도전성 반사막으로 투과된 빛까지도 추가의 반사막으로 반사하여 휘도가 향상된다.
또한, 제1 연결전극 및 제2 연결전극이 개구를 통해 직접 제1 반도체층 또는 전류확산 도전막에 접촉하는 경우 전기적 접촉이 좋지 못할 수 있는데, 제1 하부전극 및 제2 하부전극은 연결전극과 제1 반도체층 및 전류확산 도전막 간의 전기적 접촉을 향상(예: 접촉저항 감소)한다.
또한, 비도전성 반사막에 개구 형성시 하부전극 상면이 영향을 받아 전기적 접촉이 저하되는 것을 방지한다.
30: 제1 반도체층
40: 활성층
50: 제2 반도체층
60: 전류확산 도전막 41: 빛흡수 방지막
62,63: 비도전성 반사막 측 개구 64, 65: 절연막 측 개구
71,81: 하부전극 72a,82a: 섬형 연결전극
72b,82b: 연장형 연결전극 91: 비도전성 반사막
95: 절연막 75: 제1 상부전극 85: 제2 상부전극
60: 전류확산 도전막 41: 빛흡수 방지막
62,63: 비도전성 반사막 측 개구 64, 65: 절연막 측 개구
71,81: 하부전극 72a,82a: 섬형 연결전극
72b,82b: 연장형 연결전극 91: 비도전성 반사막
95: 절연막 75: 제1 상부전극 85: 제2 상부전극
Claims (11)
- 반도체 발광소자에 있어서,
제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부;
제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;
활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 그리고
비도전성 반사막 위에 형성된 절연막;을 포함하며
제1 전극부와 제2 전극부 중의 적어도 하나는:
절연막 위에 형성된 상부전극;
상부전극 아래의 비도전성 반사막과 절연막 사이에 형성된 섬형(island type) 연결전극;
상부전극 아래의 비도전성 반사막과 절연막 사이에서 상부전극 바깥으로 뻗는 연장형(extending type) 연결전극;
절연막을 관통하여 상부전극과 섬형 연결전극 및 연장형 연결전극을 각각 연결하는 복수의 상측 전기적 연결; 그리고
비도전성 반사막을 관통하여 섬형 연결전극 및 연장형 연결전극과 복수의 반도체층을 각각 전기적으로 연결하는 복수의 하측 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
제1 전극부 및 제2 전극부는 각각 상부전극, 섬형 연결전극, 연장형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며,
제1 전극부의 연장형 연결전극은 제2 전극부의 상부전극 아래로 뻗고,
제2 전극부의 연장형 연결전극은 제1 전극부의 상부전극 아래로 뻗는 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
제1 전극부 및 제2 전극부 중 적어도 하나는:
복수의 반도체층과 각 하측 전기적 연결 사이에 개재된 하부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
비도전성 반사막 및 절연막 중 적어도 하나는 분포 브래그 리플렉터(Distributed Bragg Reflector)를 포함하는 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
섬형 연결전극은 연장형 연결전극이 상부전극 바깥으로 뻗는 방향의 반대 측에 위치하는 것을 특징으로 하는 반도체 발광소자. - 청구항 2에 있어서,
제1 전극부의 상부전극은 제2 전극부의 연장형 연결전극과 중첩되지 않게 회피하도록 패터닝되며,
제2 전극부의 상부전극은 제1 전극부의 연장형 연결전극과 중첩되지 않게 회피하도록 패터닝된 것을 특징으로 하는 반도체 발광소자. - 청구항 3에 있어서,
하부전극은:
복수의 반도체층과 비도전성 반사막 사이에 개재된 접촉층;
접촉층 위에 형성된 반사층;
반사층 위에 형성된 확산방지층;
확산방지층 위에 형성된 산화방지층; 그리고
산화방지층 위에 형성된 식각방지층;을 포함하며,
제1 개구에 대응하는 식각방지층은 제거되며, 제1 개구를 채우는 하측 전기적 연결이 산화방지층에 접촉하는 것을 특징으로 하는 반도체 발광소자. - 청구항 3에 있어서,
비도전성 반사막에는 각 하측 전기적 연결이 관통하는 개구가 형성되며,
제2 전극부는 하부전극을 포함하며,
비도전성 반사막에서 식각되어 높이차가 감소된 노출면이 제2 전극부의 하부전극을 노출하는 개구의 상부 림(rim)을 이루는 것을 특징으로 하는 반도체 발광소자. - 청구항 4에 있어서,
비도전성 반사막과 절연막 중 적어도 하나는:
분포 브래그 리플렉터 하면에 접하며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 유전체막; 그리고
분포 브래그 리플렉터의 상면에 접하며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 클래드 막;을 포함하는 것을 특징으로 하는 반도체 발광소자. - 청구항 5에 있어서,
제1 전극부 및 제2 전극부는 각각 상부전극, 복수의 섬형 연결전극, 복수의 연장형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며,
복수의 제1 전극부의 연장형 연결전극은 제2 전극부의 상부전극 아래로 뻗고,
각 제2 전극부의 연장형 연결전극은 복수의 제1 전극부의 연장형 연결전극 사이에서 제1 전극부의 상부전극 아래로 뻗는 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
평면도 상으로 반도체 발광소자는 일 측으로 길게 형성되며,
제1 전극부 상부전극, 섬형 연결전극, 연장형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며,
제2 전극부는 상부전극, 섬형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며,
제1 전극부의 연장형 연결전극은 제2 전극부의 상부전극 아래로 뻗고,
제2 전극부의 상부전극은 제1 전극부의 상부전극 둘레로 뻗은 것을 특징으로 하는 반도체 발광소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140072875A KR101604092B1 (ko) | 2014-06-16 | 2014-06-16 | 반도체 발광소자 |
| PCT/KR2014/009591 WO2015053600A1 (ko) | 2013-10-11 | 2014-10-13 | 반도체 발광소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140072875A KR101604092B1 (ko) | 2014-06-16 | 2014-06-16 | 반도체 발광소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150144404A true KR20150144404A (ko) | 2015-12-28 |
| KR101604092B1 KR101604092B1 (ko) | 2016-03-17 |
Family
ID=55084717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140072875A KR101604092B1 (ko) | 2013-10-11 | 2014-06-16 | 반도체 발광소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101604092B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018117680A3 (ko) * | 2016-12-23 | 2018-08-16 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR20200031249A (ko) * | 2018-09-14 | 2020-03-24 | 엘지이노텍 주식회사 | 발광소자 및 이를 구비한 광원 모듈 |
| CN113937198A (zh) * | 2021-10-14 | 2022-01-14 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5012187B2 (ja) | 2007-05-09 | 2012-08-29 | 豊田合成株式会社 | 発光装置 |
-
2014
- 2014-06-16 KR KR1020140072875A patent/KR101604092B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018117680A3 (ko) * | 2016-12-23 | 2018-08-16 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR20200031249A (ko) * | 2018-09-14 | 2020-03-24 | 엘지이노텍 주식회사 | 발광소자 및 이를 구비한 광원 모듈 |
| CN113937198A (zh) * | 2021-10-14 | 2022-01-14 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
| CN113937198B (zh) * | 2021-10-14 | 2024-05-28 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101604092B1 (ko) | 2016-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748446B2 (en) | Semiconductor light emitting device | |
| US10008635B2 (en) | Semiconductor light-emitting element | |
| KR101368720B1 (ko) | 반도체 발광소자 | |
| KR101561203B1 (ko) | 반도체 발광소자 | |
| CN108475715B (zh) | 半导体发光元件 | |
| KR20150055390A (ko) | 반도체 발광소자 | |
| KR101638120B1 (ko) | 반도체 발광소자 | |
| KR101604092B1 (ko) | 반도체 발광소자 | |
| KR101609763B1 (ko) | 반도체 발광소자 | |
| KR20150141198A (ko) | 반도체 발광소자 | |
| KR101591969B1 (ko) | 반도체 발광소자 | |
| KR101762259B1 (ko) | 반도체 발광소자 | |
| KR101578484B1 (ko) | 반도체 발광소자 | |
| KR101591966B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR101604095B1 (ko) | 반도체 발광소자 | |
| KR20150114446A (ko) | 반도체 발광소자 | |
| KR101628241B1 (ko) | 반도체 발광소자 | |
| KR101544128B1 (ko) | 반도체 발광소자 | |
| KR101541430B1 (ko) | 반도체 발광소자 | |
| KR101704456B1 (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| KR101611481B1 (ko) | 반도체 발광소자 | |
| KR101611480B1 (ko) | 반도체 발광소자 | |
| KR20180096546A (ko) | 반도체 발광소자 | |
| KR102101446B1 (ko) | 반도체 발광소자 | |
| KR101877747B1 (ko) | 반도체 발광소자 및 이를 이용한 반도체 발광소자 구조물 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191231 Year of fee payment: 5 |