KR20150138528A

KR20150138528A - 플래시 메모리를 기반으로 하는 스토리지 시스템 및 그것의 동작 방법

Info

Publication number: KR20150138528A
Application number: KR1020140065309A
Authority: KR
Inventors: 최상훈; 김수정; 임형진; 권문상
Original assignee: 삼성전자주식회사
Priority date: 2014-05-29
Filing date: 2014-05-29
Publication date: 2015-12-10
Also published as: US20150347291A1

Abstract

본 발명의 실시 예에 따른 플래시 메모리를 기반으로 하는 스토리지 시스템은, 소거 유닛 사이즈를 요청하는 호스트; 및 상기 호스트로부터 소거 유닛 사이즈 요청을 받고 상기 플래시 메모리의 소거 유닛 사이즈를 상기 호스트로 제공하는 저장 장치를 포함하되, 상기 호스트는 상기 저장 장치로부터 제공받은 소거 유닛 사이즈를 기초로 논리적 어드레스를 분할한다. 상기 호스트는 소거 유닛 사이즈의 배수로 논리적 어드레스를 분할함으로 호스트 블록을 생성한다. 상기 호스트 블록은 상기 플래시 메모리의 소거 유닛 사이즈의 배수와 얼라인(align)된다. 본 발명에 의하면, 가비지 콜럭센에서 유효 데이터 복사 동작을 수행하지 않기 때문에, 저장 장치의 성능을 향상할 수 있고 수명을 연장할 수 있다.

Description

플래시 메모리를 기반으로 하는 스토리지 시스템 및 그것의 동작 방법{STORAGE SYSTEM BASED ON FLASH MEMORY AND OPERATION METHOD THEREOF}

본 발명은 스토리지 시스템에 관한 것으로, 더욱 상세하게는 플래시 메모리를 기반으로 하는 스토리지 시스템 및 그것의 동작 방법에 관한 것이다.

스토리지 시스템(storage system)은 호스트(host)와 저장 장치(storage device)로 구성되며, UFS(universal flash storage), SATA(serial ATA), SCSI(small computer small interface), SAS(serial attached SCSI), eMMC(embedded MMC) 등과 같은 다양한 인터페이스 표준을 통해 연결된다. 저장 장치는 불휘발성 메모리와 장치 컨트롤러를 포함한다. 불휘발성 메모리에는 플래시 메모리, MRAM, PRAM, FeRAM 등이 포함될 수 있다.

플래시 메모리는 겹쳐 쓰기(over write) 동작을 지원하지 않기 때문에, 쓰기 전 지우기(erase before write) 동작을 수행한다. 이러한 플래시 메모리의 특성으로 인해 가비지 콜렉션(garbage collection)이 수행된다. 가비지 콜렉션은 희생 블록(victim block)을 선택하고, 희생 블록의 유효 페이지(valid page)를 자유 블록(free block)에 복사하고, 희생 블록을 소거한 다음에 그것을 자유 블록으로 만든 동작이다.

가비지 콜렉션을 수행하면, 희생 블록에 유효 페이지가 많을수록 유효 페이지를 복사하는 횟수가 더 많아질 수 있다. 많은 유효 페이지 복사 횟수는 저장 장치의 성능 저하를 유발할 수 있다. 또한, 자유 블록을 확보하기 위해 희생 블록을 소거하고 유효 페이지를 복사하는 횟수가 많을수록 저장 장치의 수명은 더 줄어들 수 있다.

본 발명은 상술한 기술적 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 가비지 콜렉션에서 유효 페이지 복사를 없앰으로 저장 장치의 성능을 향상하고 수명을 연장하는 스토리지 시스템을 제공하는 데 있다.

본 발명의 실시 예에 따른 플래시 메모리를 기반으로 하는 스토리지 시스템은, 소거 유닛 사이즈를 요청하는 호스트; 및 상기 호스트로부터 소거 유닛 사이즈 요청을 받고 상기 플래시 메모리의 소거 유닛 사이즈를 상기 호스트로 제공하는 저장 장치를 포함하되, 상기 호스트는 상기 저장 장치로부터 제공받은 소거 유닛 사이즈를 기초로 논리적 어드레스를 분할한다.

실시 예로서, 상기 호스트는 소거 유닛 사이즈의 배수로 논리적 어드레스를 분할함으로 호스트 블록을 생성한다. 상기 호스트 블록은 상기 플래시 메모리의 소거 유닛 사이즈의 배수와 얼라인(align)된다.

다른 실시 예로서, 상기 호스트 블록은 상기 저장 장치의 소거 유닛을 할당하는 오픈 상태(open state), 상기 저장 장치의 소거 유닛에 데이터를 쓰는 쓰기 상태(write state), 그리고 상기 호스트 블록의 유효 데이터를 무효화 하는 무효 상태(invalidate state)를 포함한다. 상기 호스트 블록은 더 이상 쓰기 동작을 진행하지 않는 종료 상태(close state)를 더 포함할 수 있다.

또 다른 실시 예로서, 상기 호스트는 상기 저장 장치로 벤더 커맨드를 전송함으로 상기 호스트 블록을 오픈 상태 또는 종료 상태로 만들 수 있다. 상기 호스트는 쓰기 커맨드의 아규먼트(argument) 또는 호스트 블록의 논리적 어드레스를 통해 상기 호스트 블록을 오픈 상태 또는 종료 상태로 만들 수 있다.

또 다른 실시 예로서, 상기 호스트는 무효 상태에서 트림 커맨드를 저장 장치로 제공함으로, 상기 호스트 블록에 할당된 소거 유닛의 유효 데이터를 무효화할 수 있다. 상기 호스트는 무효 상태에서 트림 커맨드를 저장 장치로 제공하지 않고, 상태 전이를 통해 맵핑 테이블 정보를 변경함으로 상기 호스트 블록에 할당된 소거 유닛의 유효 데이터를 무효화할 수 있다.

본 발명의 다른 일면은 플래시 메모리를 기반으로 하는 저장 장치에 연결된 호스트의 동작 방법에 관한 것으로, 상기 저장 장치로 소거 유닛 사이즈를 요청하는 단계; 상기 저장 장치로부터 상기 플래시 메모리의 소거 유닛 사이즈를 제공받는 단계; 및 상기 저장 장치로부터 제공받은 소거 유닛 사이즈를 기초로 논리적 어드레스를 분할하는 단계를 포함한다.

실시 예로서, 상기 논리적 어드레스를 분할하는 단계에서, 소거 유닛 사이즈의 배수로 논리적 어드레스를 분할함으로 호스트 블록을 생성하고, 상기 호스트 블록은 상기 플래시 메모리의 소거 유닛 사이즈의 배수와 얼라인(align)된다.

본 발명의 또 다른 일면은 호스트에 연결되는 저장 장치에 관한 것으로, 데이터를 저장하는 플래시 메모리; 및 상기 호스트로부터 소거 유닛 사이즈 요청을 받고 상기 플래시 메모리의 소거 유닛 사이즈를 상기 호스트로 제공하는 장치 컨트롤러를 포함하되, 소거 유닛 사이즈를 기초로 분할된 호스트의 논리적 어드레스의 각 영역(이하, 호스트 블록이라 함)에 하나 또는 그 이상의 소거 유닛이 할당된다.

실시 예로서, 상기 호스트 블록은 소거 유닛을 할당하는 오픈 상태(open state), 소거 유닛에 데이터를 쓰는 쓰기 상태(write state), 유효 데이터를 무효화 하는 무효 상태(invalidate state), 그리고 더 이상 쓰기 동작을 진행하지 않는 종료 상태(close state)를 포함한다. 상기 장치 컨트롤러는 상기 호스트로부터 오픈 상태 전이 커맨드를 받으면, 상기 호스트 블록을 위한 소거 유닛을 할당한다. 상기 장치 컨트롤러는 상기 호스트로부터 종료 상태 전이 커맨드를 받으면, 상기 호스트 블록에 할당된 소거 유닛에 더 이상 쓰기 동작을 수행하지 않는다.

본 발명의 실시 예에 따른 스토리지 시스템은 가비지 콜럭센에서 유효 데이터 복사 동작을 수행하지 않기 때문에, 저장 장치의 성능을 향상할 수 있고 수명을 연장할 수 있다.

도 1은 스토리지 시스템을 보여주는 블록도이다.
도 2는 플래시 메모리를 기반으로 하는 SSD 시스템을 보여주는 블록도이다.
도 3은 도 2에 도시된 플래시 메모리를 예시적으로 보여주는 블록도이다.
도 4는 도 3에 도시된 메모리 블록을 예시적으로 보여주는 회로도이다.
도 5는 플래시 메모리를 기반으로 하는 저장 장치의 가비지 콜렉션 동작을 설명하기 위한 순서도이다.
도 6은 도 2에 도시된 호스트와 저장 장치 사이에서 주고 받는 커맨드를 예시적으로 보여주는 개념도이다.
도 7은 도 6에 도시된 호스트의 분할된 논리적 어드레스의 각 영역을 예시적으로 보여주는 개념도이다.
도 8은 도 7에 도시된 호스트 블록의 오픈 상태를 설명하기 위한 개념도이다.
도 9는 도 7에 도시된 호스트 블록의 쓰기 상태를 설명하기 위한 개념도이다.
도 10은 도 7에 도시된 호스트 블록의 종료 상태를 설명하기 위한 개념도이다.
도 11 내지 도 14는 도 10은 도 7에 도시된 호스트 블록의 무효 상태를 설명하기 위한 개념도이다.
도 12는 제 4 호스트 블록의 유효 데이터가 제 6 호스트 블록으로 모두 옮겨진 다음에, 트림 커맨드가 저장 장치로 제공되어, 제 2 소거 유닛에 유효 데이터가 남아 있지 않은 예를 보여주는 개념도이다.
도 13은 제 4 호스트 블록의 유효 데이터가 제 6 호스트 블록으로 모두 옮겨진 다음에, 제 2 소거 유닛에 유효 데이터가 남아 있는 예를 보여주는 개념도이다.
도 14는 도 13에 도시된 제 2 소거 유닛이 트림 커맨드 없이 무효로 되는 예를 보여주는 개념도이다.
도 15는 호스트 블록의 상태 전이를 보여주는 다이어그램이다.
도 16은 멀티플 호스트 블록 쓰기(multiple host block write)를 설명하기 위한 개념도이다.
도 17은 하나의 소거 유닛이 복수의 메모리 블록에 해당하는 것을 보여주는 개념도이다.
도 18은 본 발명에 사용되는 3차원 플래시 메모리를 예시적으로 보여주는 블록도이다.
도 19는 도 18에 도시된 메모리 블록(BLK1)의 3차원 구조를 예시적으로 보여주는 사시도이다.
도 20은 도 19에 도시된 메모리 블록(BLK1)의 등가 회로도이다.
도 21은 본 발명의 실시 예에 따른 사용자 장치의 저장 장치를 메모리 카드에 적용한 예를 보여준다.
도 22는 본 발명의 실시 예에 따른 저장 장치를 솔리드 스테이트 드라이브(SSD)에 적용한 예를 보여주는 블록도이다.
도 23은 도 22 도시된 SSD 컨트롤러(4210)의 구성을 예시적으로 보여주는 블록도이다.
도 24는 본 발명의 실시 예에 따른 저장 장치를 전자 장치로 구현한 예를 보여주는 블록도이다.

이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 스토리지 시스템을 보여주는 블록도이다. 도 1을 참조하면, 스토리지 시스템(1000)은 호스트(1100)와 저장 장치(1200)를 포함한다. 호스트(1100)와 저장 장치(1200)는 SATA(serial ATA), SCSI(small computer small interface), SAS(serial attached SCSI), eMMC(embedded MMC), UFS(universal flash storage) 등과 같은 표준 인터페이스를 통해 연결될 수 있다.

도 1을 참조하면, 호스트 인터페이스(1101)와 장치 인터페이스(1201)는 데이터나 신호를 주고 받기 위한 데이터 라인(DIN, DOUT)과 전원을 제공하기 위한 전원 라인(PWR)으로 연결될 수 있다. 호스트(1100)는 애플리케이션(1110), 파일 시스템(1115), 장치 드라이버(1120), 호스트 컨트롤러(1130), 그리고 버퍼 메모리(1140)를 포함한다.

애플리케이션(1110)은 호스트(1100)에서 실행되는 다양한 응용 프로그램들이다. 파일 시스템(1115)은 파일 또는 데이터를 버퍼 메모리(1140) 또는 저장 장치(1200)와 같은 저장 영역에 저장하는 경우에 이를 조직화한다. 파일 시스템(1115)은 쓰기 또는 읽기 커맨드에 따른 어드레스 정보를 저장 장치(1200)로 제공할 수 있다. 파일 시스템(1115)은 호스트(1100)에서 실행되는 특정한 운영 체제에 따라 사용될 수 있다.

장치 드라이버(1120)는 호스트(1100)에 연결되어 사용되는 주변 장치들을 구동하기 위한 것으로, 도 1에서는 저장 장치(1200)를 구동한다. 애플리케이션(1110), 파일 시스템(1115), 장치 드라이버(1120)는 소프트웨어(software) 또는 펌웨어(firmware) 등을 통해 구현될 수 있다. 호스트 컨트롤러(1130)는 호스트 인터페이스(1101)를 통해, 데이터를 저장 장치(1200)로 제공하거나 저장 장치(1200)로부터 데이터를 입력 받는다.

버퍼 메모리(1140)는 호스트(1100)의 메인 메모리(main memory) 또는 캐시 메모리로 사용될 수 있다. 또한, 버퍼 메모리(1140)는 애플리케이션(1110), 파일 시스템(1115), 장치 드라이버(1120) 등과 같은 소프트웨어를 구동하기 위한 구동 메모리(driving memory)로 사용될 수도 있다.

저장 장치(1200)는 장치 인터페이스(1201)를 통해서 호스트(1100)와 연결될 수 있다. 저장 장치(1200)는 불휘발성 메모리(1210), 장치 컨트롤러(1230), 그리고 버퍼 메모리(1240)를 포함한다. 불휘발성 메모리(1210)에는 플래시 메모리, MRAM, PRAM, FeRAM 등이 포함될 수 있다. 장치 컨트롤러(1230)는 불휘발성 메모리(1210)의 쓰기, 읽기, 소거 등과 같은 전반적인 동작을 제어한다. 장치 컨트롤러(1230)는 어드레스 또는 데이터 버스를 통해 불휘발성 메모리(1210) 또는 버퍼 메모리(1240)와 데이터를 주고 받는다.

버퍼 메모리(1240)는 불휘발성 메모리(1210)에 저장될 또는 불휘발성 메모리(1210)로부터 읽은 데이터를 임시 저장하는 데 사용될 수 있다. 버퍼 메모리(1240)는 휘발성 메모리 또는 불휘발성 메모리로 구현될 수 있다.

도 1에 도시된 스토리지 시스템(1000)은 플래시 메모리(flash memory)를 기반으로 하는 모바일 장치 또는 다른 전자 장치에 적용될 수 있다. 이하에서는 SSD(Solid State Drive)를 예로 하여, 도 1에 도시된 스토리지 시스템(1000)의 구성이나 동작 방법이 좀 더 자세하게 설명될 것이다.

도 2는 플래시 메모리를 기반으로 하는 스토리지 시스템을 보여주는 블록도이다. 도 2를 참조하면, 스토리지 시스템(2000)은 호스트(2100)와 저장 장치(2200)를 포함한다.

호스트(2100)는 애플리케이션(2110), 파일 시스템(2115), 장치 드라이버(2120), 호스트 컨트롤러(2130), 그리고 버퍼 램(2140)을 포함한다. 그리고 호스트 컨트롤러(2130)는 커맨드 관리자관리자(CMD manager, 2131), 호스트 DMA(2132), 그리고 전원 관리자(2133)를 포함한다. 커맨드 관리자(2131), 호스트 DMA(2132), 그리고 전원 관리자(2133)는 호스트 컨트롤러(2130) 내에서 알고리즘, 소프트웨어, 또는 펌웨어로 동작할 수 있다.

호스트(2100)의 애플리케이션(2110), 파일 시스템(2115), 장치 드라이버(2120)를 통해 생성된 커맨드(예를 들면, 쓰기 커맨드)는 호스트 컨트롤러(2130)의 커맨드 관리자(2131)에 의해 관리될 수 있다. 예를 들면, 커맨드 관리자(2131)는 저장 장치(2200)로 제공될 커맨드를 순서대로 관리할 수 있다. 커맨드 관리자(2131)에 의해 관리된 커맨드는 호스트 DMA(2132)로 제공된다. 호스트 DMA(2132)는 커맨드를 호스트 인터페이스(2101)를 통해 저장 장치(2200)로 보낸다.

계속해서 도 2를 참조하면, 저장 장치(2200)는 플래시 메모리(2210), 장치 컨트롤러(2230), 그리고 버퍼 램(2240)을 포함한다. 그리고 장치 컨트롤러(2230)는 중앙처리장치(CPU, 2231), 장치 DMA(2232), 플래시 DMA(2233), 커맨드 관리자(CMD manager, 2234), 버퍼 관리자(2235), 플래시 변환 계층(FTL; Flash Translation Layer, 2236), 그리고 플래시 관리자(2237)를 포함한다.

여기에서, 커맨드 관리자(2234), 버퍼 관리자(2235), 플래시 변환 계층(2236), 그리고 플래시 관리자(2237)는 장치 컨트롤러(2230) 내에서 알고리즘, 소프트웨어, 또는 펌웨어로 동작할 수 있다.

호스트(2100)로부터 저장 장치(2200)로 입력된 커맨드는 장치 인터페이스(2201)를 통해 장치 DMA(2232)로 제공된다. 장치 DMA(2232)는 입력된 커맨드를 커맨드 관리자(2234)로 제공한다. 커맨드 관리자(2234)는 버퍼 관리자(2235)를 통해 데이터를 입력받을 수 있도록 버퍼 램(2240)을 할당한다. 커맨드 관리자(2234)는 데이터 전송 준비가 완료되면, 호스트(2100)로 전송 준비 신호(ready to transfer)를 보낼 수 있다.

호스트(2100)는 전송 준비 신호에 응답하여 데이터를 저장 장치(2200)로 전송한다. 데이터는 호스트 DMA(2132)와 호스트 인터페이스(2101)를 통해 저장 장치(2200)로 전송된다. 저장 장치(2200)는 제공받은 데이터를 장치 DMA(2232)와 버퍼 관리자(2235)를 통해 버퍼 램(2240)에 저장한다. 버퍼 램(2240)에 저장된 데이터는 플래시 DMA(2233)를 통해 플래시 관리자(2237)로 제공된다. 플래시 관리자(2237)는 플래시 변환 계층(2236)의 어드레스 맵핑 정보를 참조하여, 플래시 메모리(2210)의 선택된 주소에 데이터를 저장한다.

저장 장치(2200)는 커맨드에 필요한 데이터 전송과 프로그램이 완료되면, 인터페이스를 통해 호스트(2100)로 응답 신호(response)를 보내고, 커맨드 완료를 알린다. 호스트(2100)는 응답 신호를 전달받은 커맨드에 대한 완료 여부를 장치 드라이버(2120), 파일 시스템(2115), 애플리케이션(2110)에 알려주고, 해당 커맨드에 대한 동작을 종료한다.

도 3은 도 2에 도시된 플래시 메모리를 예시적으로 보여주는 블록도이다. 플래시 메모리(2210)는 메모리 셀 어레이(110), 데이터 입출력 회로(120), 어드레스 디코더(130), 그리고 제어 로직(140)을 포함한다.

메모리 셀 어레이(110)는 복수의 메모리 블록(BLK1~BLKz)을 포함한다. 각각의 메모리 블록은 복수의 페이지(page)로 구성된다. 각각의 페이지(예를 들면, 111)는 복수의 메모리 셀로 구성된다. 플래시 메모리(2210)는 메모리 블록 단위로 소거 동작을 수행하고, 페이지 단위로 쓰기 또는 읽기 동작을 수행한다.

각각의 메모리 셀은 한 비트의 데이터 또는 두 비트 이상의 데이터를 저장할 수 있다. 하나의 메모리 셀에 한 비트의 데이터를 저장할 수 있는 메모리 셀은 싱글 레벨 셀(SLC; Single Level Cell) 또는 싱글 비트 셀(single bit cell)이라 부른다. 하나의 메모리 셀에 두 비트 이상의 데이터를 저장할 수 있는 메모리 셀은 멀티 레벨 셀(MLC; Multi Level Cell) 또는 멀티 비트 셀(multi bit cell)이라 부른다.

싱글 레벨 셀(SLC)은 문턱 전압에 따라, 소거 상태(erase state) 또는 프로그램 상태(program state)를 가질 수 있다. 멀티 레벨 셀(MLC)은 문턱 전압에 따라, 소거 상태(erase state) 또는 복수의 프로그램 상태 중 하나를 가질 수 있다. 플래시 메모리(2210)는 싱글 레벨 셀과 멀티 레벨 셀을 동시에 가질 수도 있다.

데이터 입출력 회로(120)는 복수의 비트 라인(BLs)을 통해 메모리 셀 어레이(110)와 연결된다. 데이터 입출력 회로(120)는 프로그램 동작 시에 외부로부터 데이터(DATA)를 입력받고, 선택 페이지(111)에 프로그램 데이터(program data)를 전송한다. 데이터 입출력 회로(120)는 읽기 동작 시에 선택 페이지(111)로부터 데이터를 읽고, 외부로 데이터(DATA)를 출력한다.

어드레스 디코더(130)는 복수의 워드 라인(WLs)을 통해 메모리 셀 어레이(110)와 연결된다. 어드레스 디코더(130)는 어드레스(ADDR)를 입력받고 메모리 블록 또는 페이지를 선택한다. 여기에서, 메모리 블록을 선택하기 위한 어드레스를 블록 어드레스(block address)라고, 페이지를 선택하기 위한 어드레스를 페이지 어드레스(page address)라 한다. 이하에서는 제 1 메모리 블록(BLK1)의 한 페이지(111)가 선택된 것으로 가정한다.

제어 로직(140)은 플래시 메모리(2210)의 프로그램, 읽기, 소거 등의 동작을 제어할 수 있다. 예를 들면, 제어 로직(140)은 프로그램 동작 시에, 어드레스 디코더(130)를 제어함으로 선택 워드 라인으로 프로그램 전압이 제공되도록 하고, 데이터 입출력 회로(120)를 제어함으로 선택 페이지(111)에 프로그램 데이터가 제공되도록 할 수 있다. 제어 로직(1140)은 장치 컨트롤러(도 2 참조, 2230)로부터 제공되는 제어 신호(CTRL)에 따라, 프로그램, 읽기, 소거 등의 동작을 수행할 수 있다.

도 4는 도 3에 도시된 메모리 블록을 예시적으로 보여주는 회로도이다. 도 4를 참조하면, 메모리 블록(BLK1)은 셀 스트링 구조(cell string structure)로 되어 있다. 하나의 셀 스트링은 스트링 선택 라인(SSL; String Selection Line)에 연결되는 스트링 선택 트랜지스터, 복수의 워드 라인(WL1~WLn)에 연결되는 복수의 메모리 셀, 그리고 접지 선택 라인(GSL; Ground Selection Line)에 연결되는 접지 선택 트랜지스터를 포함한다. 스트링 선택 트랜지스터는 비트 라인(BL1~BLm)에 연결되고, 접지 선택 트랜지스터는 공통 소스 라인(CSL; Common Source Line)에 연결된다.

하나의 워드 라인(예를 들면, WLi)에는 복수의 메모리 셀이 연결될 수 있다. 선택 워드 라인(WLi)에 연결되고, 동시에 프로그램되는 메모리 셀들의 집합을 페이지(page)라 부른다. 도 4에서, 선택 페이지(111)는 프로그램 동작이 동시에 수행된다. 한편, 하나의 페이지는 메인 데이터를 저장하기 위한 메인 영역(main area)과 패러티 비트와 같은 부가 데이터 등을 저장하기 위한 스페어 영역(spare area)으로 구분될 수 있다.

다시 도 2를 참조하면, 저장 장치(2200)는 그 내부에서 가비지 콜렉션(garbage collection)을 수행할 수 있다. 가비지 콜렉션이 수행되면, 읽기/쓰기 레이턴시(read/write latency)의 변동성이 커지고, 수명도 줄어들 수 있다. 본 발명의 실시 예에 따른 스토리지 시스템(2000)은 저장 장치(2200) 내부에서 가비지 콜렉션(garbage collection)이 발생하지 않도록 함으로, 성능을 개선하고 수명을 늘릴 수 있다.

도 5는 플래시 메모리를 기반으로 하는 저장 장치의 가비지 콜렉션 동작을 설명하기 위한 순서도이다. 플래시 메모리는 겹쳐 쓰기(over write) 동작을 지원하지 않기 때문에, 쓰기 전 지우기(erase before write) 동작을 수행한다. 이러한 플래시 메모리의 특성으로 인해 가비지 콜렉션(garbage collection)이 수행된다.

가비지 콜렉션은 도 5에 도시된 바와 같이 3단계로 진행될 수 있다. 먼저, 저장 장치는 희생 블록(victim block)을 선택한다(S110). 다음으로 희생 블록의 유효 페이지(valid page)를 자유 블록(free block)에 복사한다(S120). 마지막으로 희생 블록을 소거하고 그것을 자유 블록으로 만든 다음에 재사용한다(S130).

S120 단계에서, 희생 블록에 유효 페이지가 많을수록 유효 페이지를 복사하는 횟수가 더 많아질 수 있다. 많은 유효 페이지 복사 횟수는 저장 장치의 성능을 떨어뜨릴 수 있다. 또한, 자유 블록을 확보하기 위해 희생 블록을 소거하고 유효 페이지를 복사하는 횟수가 많을수록 저장 장치의 수명은 더 줄어들 수 있다.

본 발명의 실시 예에 따른 스토리지 시스템(2000)은 도 5의 S120 단계, 즉 유효 페이지를 복사하는 동작을 수행하지 않을 수 있다. 희생 블록(victim block) 내에 유효 페이지(valid page)가 없을 경우에, 유효 페이지를 복사하는 S120 단계는 수행될 필요가 없다. 본 발명은 희생 블록(victim block) 내에 유효 페이지(valid page)를 없애기 위해, 호스트(2100)와 저장 장치(2200) 사이에 주고 받을 수 있는 새로운 커맨드를 정의할 수 있다.

도 6은 도 2에 도시된 호스트와 저장 장치 사이에서 주고 받는 커맨드를 예시적으로 보여주는 개념도이다. 도 6을 참조하면, 호스트(2100)는 저장 장치(2200)로 소거 유닛 사이즈(erase unit size)를 요청한다(S210). 저장 장치(2200)는 소거 유닛 사이즈 요청에 응답하여 내부적으로 플래시 메모리(도 2 참조, 2210)의 소거 유닛 사이즈를 체크한다(S220). 저장 장치(2200)는 호스트(2100)로 소거 유닛 사이즈를 제공한다(S230).

여기에서, 소거 유닛 사이즈(erase unit size)는 플래시 메모리(2210)의 소거 단위를 뜻하는 것으로, 메모리 셀 어레이(도 3 참조, 110)의 각 메모리 블록(BLK1~BLKz)의 크기를 의미한다. 또한, 소거 유닛 사이즈는 한꺼번에 소거되는 둘 또는 그 이상의 메모리 블록을 뜻할 수도 있다.

계속해서 도 6을 참조하면, 호스트(2100)는 저장 장치(2200)로부터 소거 유닛 사이즈를 제공받고 논리적 어드레스(logical address)를 분할한다(S240). 호스트(2100)의 논리적 어드레스 분할 단위는 저장 장치(2200)로부터 제공받은 소거 유닛 사이즈이다. 즉, 호스트(2100)는 소거 유닛 사이즈 또는 그 배수를 기본 단위로 하여, 논리적 어드레스를 분할한다. 이하에서는 분할된 논리적 어드레스의 각 영역을 호스트 블록(host block)이라 한다.

도 7은 도 6에 도시된 호스트의 분할된 논리적 어드레스의 각 영역을 예시적으로 보여주는 개념도이다. 도 7을 참조하면, 호스트(도 6 참조, 2100)는 저장 장치(도 6 참조, 2200)의 소거 유닛 크기에 근거하여, 논리적 어드레스를 N개의 영역으로 분할한다. 도 7에 도시된 바와 같이, 분할된 논리적 어드레스의 각 영역은 제 1 내지 제 N 호스트 블록(host block 1~host block N)으로 구분된다.

도 7을 참조하면, 저장 장치(2200)는 M개의 소거 유닛을 갖는다. 즉, 저장 장치(2200)는 제 1 내지 제 M 소거 유닛을 갖는다. 도 7에 도시된 제 1 내지 제 M 소거 유닛은 호스트(2100)의 논리적 어드레스에 의해 지정되는 논리적 블록(logical block)을 의미한다. 각각의 논리적 블록은 플래시 메모리(2210)의 물리적 블록에 대응된다. 논리적 블록과 물리적 블록은 맵핑 테이블(mapping table)에 의해 관리된다. 맵핑 테이블은 저장 장치(2200) 내의 FTL(도 2 참조, 2236)에 의해 운용될 수 있다.

계속해서 도 7을 참조하면, 각각의 소거 유닛은 복수의 논리적 페이지로 구성될 수 있다. 도 7의 예에서는, 각각의 소거 유닛은 8개의 논리적 페이지(logical page)로 구성되어 있다. 제 4 호스트 블록(host block 4)은 제 2 소거 유닛(erase unit 2)에 대응될 수 있다. 여기에서, 제 2 소거 유닛은 하나 또는 그 이상의 물리적 블록에 대응될 수 있다. 따라서 호스트 블록은 플래시 메모리(2210)의 물리적 블록(physical block), 즉 메모리 블록의 배수와 얼라인(align) 될 수 있다.

한편, 제 4 호스트 블록은 도 7에 도시된 바와 같이, n(n은 자연수)개의 소거 유닛에 대응될 수도 있다. 즉, 호스트(2100)는 저장 장치(2200)로부터 소거 유닛 사이즈를 제공받고, 하나 또는 그 이상의 소거 유닛에 기초하여 호스트 블록을 할당할 수 있다.

본 발명의 실시 예에 따른 스토리지 시스템(2000)은 소거 유닛의 배수와 얼라인되는 호스트 블록을 호스트(2100) 쪽에서 관리한다. 이를 통해 호스트(2100)는 가비지 콜렉션에서 수행되는 저장 장치(2200)의 유효 페이지 복사를 없앨 수 있다. 이것은 이하에서 좀 더 상세하게 설명될 것이다. 호스트 블록은 저장 장치(2200)를 호스트(2100)에 연결하는 초기화 과정에서 세트업 될 수 있다.

한편, 호스트 블록(host block)은 해당 소거 유닛의 상태에 따라, 오픈 상태(open state), 쓰기 상태(write state), 무효 상태(invalidate state), 그리고 종료 상태(close state) 중 어느 하나를 가질 수 있다. 호스트(2100)는 호스트 블록의 상태에 따라 서로 다른 동작을 수행할 수 있다.

도 8은 도 7에 도시된 호스트 블록의 오픈 상태를 설명하기 위한 개념도이다. 호스트 블록이 오픈 상태인 경우에, 호스트(2100)는 저장 장치(2200)로 호스트 블록에 대한 쓰기 준비를 요청한다. 즉, 호스트(2100)는 호스트 블록에 할당된 소거 유닛에 대한 쓰기 준비를 요청한다.

저장 장치(2200)는 오픈 상태 전이 요청을 받으면 소거 유닛을 새롭게 할당한다. 도 8의 예에서는, 제 2 소거 유닛(erase unit 2)이 새롭게 할당되어 있다. 소거 유닛이 할당된 이후에 쓰기 요청이 있으면, 할당된 소거 유닛에 데이터를 저장한다. 오픈 상태로의 상태 전이를 위해, 별도의 벤더 커맨드(vendor command)가 사용될 수 있다. 또한, 호스트(2100)는 쓰기 커맨드의 아규먼트(argument)나 호스트 블록의 논리적 어드레스를 통해 호스트 블록을 오픈 상태로 만들 수 있다.

도 9는 도 7에 도시된 호스트 블록의 쓰기 상태를 설명하기 위한 개념도이다. 호스트 블록이 쓰기 상태인 경우에, 호스트(2100)는 저장 장치(2200)에 해당 호스트 블록에 대한 쓰기를 요청한다. 저장 장치(2200)는 선택된 호스트 블록에 대한 쓰기 요청이 있는 경우에, 호스트 블록에 할당된 소거 유닛에 대한 쓰기 동작을 수행한다. 쓰기 동작의 전체 데이터 사이즈는 호스트 블록의 사이즈와 같거나 그보다 크지 않다. 도 9를 참조하면, 제 4 호스트 블록에 할당된 제 2 소거 유닛의 해당 페이지(빗금 부분)에 데이터가 저장된다.

도 10은 도 7에 도시된 호스트 블록의 종료 상태를 설명하기 위한 개념도이다. 종료 상태인 경우에, 호스트 블록에 대한 쓰기 동작이 더 이상 수행되지 않는다. 종료 상태로의 상태 전이를 위해, 별도의 벤더 커맨드(vendor command)가 사용될 수 있다. 호스트(2100)는 쓰기 커맨드의 아규먼트(argument)나 호스트 블록의 논리적 어드레스를 통해 호스트 블록을 종료 상태로 만들 수 있다.

도 10을 참조하면, 호스트(2100)에서 제 4 호스트 블록에 대한 쓰기 동작이 완료된 경우에, 호스트(2100)는 벤더 커맨드(vendor command)를 통해 저장 장치(2200)에 종료 요청을 한다. 저장 장치(2200)는 종료 요청을 받고, 제 4 호스트 블록에 할당된 제 2 소거 유닛에 데이터를 더 이상 쓰지 않는다. 한편, 쓰기 진행 중인 소거 유닛의 수가 늘어나면, 메모리 사용량이 늘어날 수 있다. 호스트(2100)는 메모리 사용량을 줄이기 위해, 쓰기 동작이 완료된 호스트 블록에 대한 정보를 저장 장치(2200)에 제공할 수 있다.

도 11 내지 도 14는 도 7에 도시된 호스트 블록의 무효 상태를 설명하기 위한 개념도이다. 호스트 블록이 무효 상태(invalidate state)인 경우에, 호스트(2100)는 호스트 블록(이하, 소스 호스트 블록이라 함)에 있는 유효 데이터를 다른 호스트 블록(이하, 타겟 호스트 블록이라 함)에 옮긴다. 무효 상태 완료 시에, 소스 호스트 블록에는 유효 데이터가 남지 않는다.

소스 호스트 블록에 더 이상 유효 데이터가 남아 있지 않기 때문에, 소스 호스트 블록에 할당된 소거 유닛에도 유효 데이터가 남지 않게 된다. 이러한 이유 때문에, 본 발명의 실시 예에 따른 스토리지 시스템(도 2 참조, 2000)은 가비지 콜렉션(garbage collection)의 유효 페이지 복사 동작(도 5 참조, S120)을 수행하지 않는다. 본 발명은 유효 페이지 복사 동작을 수행하지 않지만, 새로운 소거 유닛을 생성할 수 있다.

도 11은 제 4 호스트 블록이 무효 상태로 전이된 예를 보여주는 개념도이다. 도 11을 참조하면, 호스트(2100)는 제 4 호스트 블록의 유효 데이터를 제 6 호스트 블록으로 옮긴다. 호스트(2100)는 무효 상태에 있는 제 4 호스트 블록의 유효 데이터를 읽고, 제 6 호스트 블록에 쓰는 과정을 반복한다. 호스트(2100)는 제 4 호스트 블록 내의 모든 데이터를 무효로 하기까지 이 과정을 반복 수행한다. 호스트(2100)는 유효 데이터를 모두 옮긴 경우에, 트림 커맨드(trim command)를 저장 장치(2200)로 제공한다. 저장 장치(2200)는 트림 커맨드에 응답하여 제 2 소거 유닛의 유효 데이터를 무효로 한다.

여기에서, 제 2 소거 유닛의 유효 데이터를 무효로 한다는 것은 맵핑 테이블의 논리적 어드레스와 물리적 어드레스의 연결 관계를 제거하는 것을 의미한다. 도 12는 제 4 호스트 블록의 유효 데이터가 제 6 호스트 블록으로 모두 옮겨진 다음에, 트림 커맨드가 저장 장치로 제공됨으로, 맵핑 테이블의 연결 관계가 모두 제거되고, 제 2 소거 유닛에 유효 데이터가 남아 있지 않은 예를 보여주는 개념도이다.

도 12를 참조하면, 제 4 호스트 블록 내의 유효 데이터가 모두 제 6 호스트 블록으로 옮겨지면, 제 4 호스트 블록의 데이터 정보를 저장하고 있는 제 2 소거 유닛 내에 유효 데이터가 남아 있지 않게 된다. 제 2 소거 유닛에 유효 데이터가 없기 때문에, 저장 장치(2200)는 제 2 소거 유닛에 대한 유효 페이지 복사 동작을 수행할 필요가 없다. 저장 장치(2200)는 제 2 소거 유닛에 대한 유효 페이지 복사 동작 없이 바로 소거 동작을 수행할 수 있다.

도 13은 트림 커맨드 없이 제 4 호스트 블록이 무효 상태로 되는 예를 보여주는 개념도이다. 호스트(2100)는 무효 상태에 있는 제 4 호스트 블록의 유효 데이터가 제 6 호스트 블록으로 옮겨진 후에, 트림 커맨드를 저장 장치(2200)로 제공하지 않을 수 있다. 제 2 소거 유닛에 있는 유효 데이터에 대한 무효화는 제 4 호스트 블록의 상태 전이에 의해 발생할 수 있다.

도 13을 참조하면, 제 4 호스트 블록의 유효 데이터가 제 6 호스트 블록으로 모두 옮겨진 다음에, 제 2 소거 유닛에 유효 데이터가 남아 있다. 제 4 호스트 블록이 오픈 상태에서 쓰기 상태로 된 다음에 종료 상태로 전이하면, 유효 데이터를 저장한 위치에서 겹쳐 쓰기(over write)가 발생할 수 있다. 겹쳐 쓰기가 발생하면, 맵핑 업데이트(mapping update)에 의해 유효 데이터를 저장한 영역이 새로운 데이터 영역으로 전환될 수 있다. 이때 유효 데이터를 저장한 영역은 무효로 되고, 유효 데이터가 남지 않게 된다.

도 14는 도 13에 도시된 제 2 소거 유닛이 트림 커맨드 없이 무효로 되는 예를 보여주는 개념도이다. 도 14를 참조하면, 제 4 호스트 블록의 유효 데이터가 모두 제 6 호스트 블록으로 옮겨지면, 제 4 호스트 블록은 오픈 상태에서 쓰기 상태로 전이할 수 있다.

쓰기 상태에서, 제 4 호스트 블록에 새로운 데이터가 완전히 쓰여지면, 제 4 호스트 블록은 새로운 소거 유닛, 즉 제 1 소거 유닛을 할당 받을 수 있다. 이때 맵핑 정보가 업데이트되기 때문에, 제 2 소거 유닛 내의 유효 데이터는 무효로 될 수 있다. 제 2 소거 유닛은 유효 데이터 복사 없이 소거 동작만으로 자유 블록으로 될 수 있다.

도 15는 호스트 블록의 상태 전이를 보여주는 다이어그램이다. 도 15를 참조하면, 호스트 블록은 쓰기 커맨드를 제공하고 오픈 상태에서 쓰기 상태로 전이할 수 있다. 호스트 블록은 종료 커맨드를 제공하고 쓰기 상태에서 종료 상태로 전이하고, 종료 상태에서 무효 상태로 전이할 수 있다. 호스트 블록은 오픈 커맨드를 제공하고 무효 상태에서 다시 오픈 상태로 전이할 수 있다. 여기에서, 종료 상태는 선택적으로 수행될 수 있다. 즉, 호스트 블록의 상태는 오픈 상태, 쓰기 상태, 무효 상태만으로 구성될 수 있다.

호스트(2100)는 소스 호스트 블록의 유효 데이터를 타겟 호스트 블록으로 옮기거나 트림 커맨드를 제공함으로, 소스 호스트 블록을 무효화(invalidate)할 수 있다. 이때 소스 호스트 블록에 할당된 소거 유닛은 완전하게 무효화될 수 있다. 이러한 이유로, 본 발명은 가비지 콜렉션의 유효 데이터 복사 동작 없이 자유 블록을 생성할 수 있다.

도 16은 멀티플 호스트 블록 쓰기(multiple host block write)를 설명하기 위한 개념도이다. 본 발명은 2개 이상의 호스트 블록을 쓰기 상태로 할 수 있다. 호스트(2100)가 복수의 호스트 블록에 대해 쓰기 요청을 하면, 저장 장치(2200)는 각각의 호스트 블록에 할당된 소거 유닛에 데이터를 구분하여 저장할 수 있다. 도 16을 참조하면, 제 2 및 제 4 호스트 블록은 쓰기 상태에 있다. 호스트(2100)가 제 2 및 제 4 호스트 블록에 대해 쓰기 요청을 하면, 저장 장치(2200)는 각각의 호스트 블록에 할당된 제 1 및 제 2 소거 유닛에 데이터를 구분하여 저장한다.

도 17은 하나의 소거 유닛이 복수의 물리적 블록에 대응하는 것을 보여주는 개념도이다. 플래시 메모리(2110)는 두 개 이상의 메모리 블록을 묶어서 동시에 소거 동작을 수행할 수도 있다. 이때 동시에 소거되는 복수의 메모리 블록을 하나의 소거 유닛으로 정의할 수 있다. 호스트(2100)는 논리적 어드레스를 분할하는 경우에, 저장 장치(2200)로부터 제공받은 소거 유닛을 기초로, 하나의 소거 유닛의 배수의 사이즈로 분할할 수 있다.

이상에서 설명한 바와 같이, 본 발명은 저장 장치 내부의 가비지 콜렉션을 회피하기 위하여 호스트와 저장 장치 사이에 새로운 커맨드를 정의할 수 있다. 호스트는 소거 유닛 사이즈를 요청하고, 저장 장치는 플래시 메모리의 소거 유닛 사이즈를 제공할 수 있다. 호스트는 소거 유닛 사이즈를 기초로 논리적 어드레스를 분할하고 각각의 영역을 호스트 블록으로 할 수 있다. 각각의 호스트 블록은 오픈 상태, 쓰기 상태, 종료 상태, 무효 상태 순으로 전이될 수 있다.

본 발명은 소거 유닛 내에 유효 페이지가 남아 있지 않기 때문에, 가비지 콜렉션의 유효 페이지 복사 동작이 발생하지 않는다. 본 발명에 의하면, 가비지 콜렉션에 의한 성능 저하 및 많은 유효 페이지 복사로 인한 수명 감소를 막을 수 있다.

본 발명의 실시 예에 따른 사용자 장치는 2차원 구조를 갖는 플래시 메모리뿐만 아니라, 3차원 구조를 갖는 플래시 메모리에도 적용될 수 있다.

도 18은 본 발명에 사용되는 3차원 플래시 메모리를 예시적으로 보여주는 블록도이다. 도 18을 참조하면, 플래시 메모리(2210)는 3차원 셀 어레이(210), 데이터 입출력 회로(220), 어드레스 디코더(230), 그리고 제어 로직(240)을 포함한다.

데이터 입출력 회로(220)는 복수의 비트 라인(BLs)을 통해 3차원 셀 어레이(210)와 연결된다. 데이터 입출력 회로(220)는 외부로부터 데이터(DATA)를 입력받거나, 3차원 셀 어레이(210)로부터 읽은 데이터(DATA)를 외부로 출력한다. 어드레스 디코더(230)는 복수의 워드 라인(WLs) 및 선택 라인(GSL, SSL)을 통해 3차원 셀 어레이(210)와 연결된다. 어드레스 디코더(230)는 어드레스(ADDR)를 입력받고 워드 라인을 선택한다.

제어 로직(240)은 플래시 메모리(2210)의 프로그램, 읽기, 소거 등의 동작을 제어한다. 예를 들면, 제어 로직(240)은 프로그램 동작 시에, 어드레스 디코더(230)를 제어함으로 선택 워드 라인으로 프로그램 전압이 제공되도록 하고, 데이터 입출력 회로(220)를 제어함으로 데이터가 프로그램되도록 할 수 있다.

도 19는 도 18에 도시된 메모리 블록(BLK1)의 3차원 구조를 예시적으로 보여주는 사시도이다. 도 19를 참조하면, 메모리 블록(BLK1)은 기판(SUB)과 수직 방향으로 형성된다. 기판(SUB)에는 n+ 도핑 영역이 형성된다.

기판(SUB) 위에는 게이트 전극막(gate electrode layer)과 절연막(insulation layer)이 교대로 증착된다. 게이트 전극막(gate electrode layer)과 절연막(insulation layer) 사이에는 정보 저장막(information storage layer)이 형성될 수 있다.

게이트 전극막과 절연막을 수직 방향으로 패터닝(vertical patterning)하면, V자 모양의 필라(pillar)가 형성된다. 필라는 게이트 전극막과 절연막을 관통하여 기판(SUB)과 연결된다. 필라(Pillar)의 내부는 충전 유전 패턴(filing dielectric pattern)으로 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 구성될 수 있다. 필라의 외부는 수직 활성 패턴(vertical active pattern)으로 채널 반도체로 구성될 수 있다.

메모리 블록(BLK1)의 게이트 전극막(gate electrode layer)은 접지 선택 라인(GSL), 복수의 워드 라인(WL1~WL8), 그리고 스트링 선택 라인(SSL)에 연결될 수 있다. 그리고 메모리 블록(BLK1)의 필라(pillar)는 복수의 비트 라인(BL1~BL3)과 연결될 수 있다. 도 19에서는, 하나의 메모리 블록(BLK1)이 2개의 선택 라인(GSL, SSL), 8개의 워드 라인(WL1~WL8), 그리고 3개의 비트 라인(BL1~BL3)을 갖는 것으로 도시되어 있으나, 실제로는 이것들보다 더 많거나 적을 수 있다.

도 20은 도 19에 도시된 메모리 블록(BLK1)의 등가 회로도이다. 도 20을 참조하면, 비트 라인(BL1~BL3)과 공통 소스 라인(CSL) 사이에는 셀 스트링(CS11~CS33)이 연결되어 있다. 각각의 셀 스트링(예를 들면, CS11)은 접지 선택 트랜지스터(GST), 복수의 메모리 셀(MC1~MC8), 그리고 스트링 선택 트랜지스터(SST)를 포함한다.

스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL; String Selection Line)에 연결된다. 스트링 선택 라인(SSL)은 제 1 내지 제 3 스트링 선택 라인(SSL1~SSL3)으로 분리되어 있다. 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)에 연결된다. 각 셀 스트링의 접지 선택 라인(GSL)은 연결되어 있다. 스트링 선택 트랜지스터(SST)는 비트 라인(BL)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL; Common Source Line)에 연결된다.

복수의 메모리 셀(MC1~MC8)은 각각 대응하는 워드 라인(WL1~WL8)에 연결된다. 하나의 워드 라인에 연결되고, 동시에 프로그램되는 메모리 셀들의 집합을 페이지(page)라 부른다. 메모리 블록(BLK1)은 복수의 페이지로 구성된다. 또한, 하나의 워드 라인에는 복수의 페이지가 연결될 수 있다. 도 20를 참조하면, 공통 소스 라인(CSL)으로부터 동일 높이의 워드 라인(예를 들면, WL4)은 3개의 페이지에 공통으로 연결되어 있다.

한편, 본 발명의 실시 예에 따른 사용자 장치는 여러 가지 제품에 적용 또는 응용될 수 있다. 본 발명의 실시 예에 따른 사용자 장치는 퍼스널 컴퓨터, 디지털 카메라, 캠코더, 휴대 전화, MP3, PMP, PSP, PDA 등과 같은 전자 장치에 구현될 수 있다. 그리고 사용자 장치의 저장 매체는 메모리 카드, USB 메모리, 솔리드 스테이트 드라이브(Solid State Drive, 이하 SSD라 함) 등과 같은 저장 장치로 구현될 수 있다.

도 21은 본 발명의 실시 예에 따른 사용자 장치의 저장 장치를 메모리 카드에 적용한 예를 보여준다. 메모리 카드 시스템(3000)은 호스트(3100)와 메모리 카드(3200)를 구비한다. 호스트(3100)는 호스트 컨트롤러(3110) 및 호스트 접속 유닛(3120)을 포함한다. 메모리 카드(3200)는 카드 접속 유닛(3210), 카드 컨트롤러(3220), 그리고 플래시 메모리(3230)를 포함한다.

호스트(3100)는 메모리 카드(3200)에 데이터를 쓰거나, 메모리 카드(3200)에 저장된 데이터를 읽는다. 호스트 컨트롤러(3110)는 커맨드(예를 들면, 쓰기 커맨드), 호스트(3100) 내의 클록 발생기(도시되지 않음)에서 발생한 클록 신호(CLK), 그리고 데이터(DAT)를 호스트 접속 유닛(3120)을 통해 메모리 카드(3200)로 전송한다.

카드 컨트롤러(3220)는 카드 접속 유닛(3210)을 통해 수신된 쓰기 커맨드에 응답하여, 카드 컨트롤러(3220) 내에 있는 클록 발생기(도시되지 않음)에서 발생한 클록 신호에 동기하여 데이터를 플래시 메모리(3230)에 저장한다. 플래시 메모리(3230)는 호스트(3100)로부터 전송된 데이터를 저장한다. 예를 들어, 호스트(3100)가 디지털 카메라인 경우에는 영상 데이터를 저장한다.

도 22는 본 발명의 실시 예에 따른 저장 장치를 솔리드 스테이트 드라이브(SSD)에 적용한 예를 보여주는 블록도이다. 도 22를 참조하면, SSD 시스템(4000)은 호스트(4100)와 SSD(4200)를 포함한다.

SSD(4200)는 신호 커넥터(signal connector, 4211)를 통해 호스트(4100)와 신호를 주고 받으며, 전원 커넥터(power connector, 4221)를 통해 전원을 입력받는다. SSD(4200)는 복수의 플래시 메모리(4201~420n), SSD 컨트롤러(4210), 그리고 보조 전원 장치(4220)를 포함할 수 있다.

복수의 플래시 메모리(4201~420n)는 SSD(4200)의 저장 매체로서 사용된다. SSD(4200)는 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리 장치가 사용될 수도 있다. 복수의 플래시 메모리(4201~420n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(4210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 플래시 메모리가 연결될 수 있다. 하나의 채널에 연결되는 플래시 메모리는 동일한 데이터 버스에 연결될 수 있다.

SSD 컨트롤러(4210)는 신호 커넥터(4211)를 통해 호스트(4100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(4210)는 호스트(4100)의 커맨드에 따라 해당 플래시 메모리 에 데이터를 쓰거나 해당 플래시 메모리로부터 데이터를 읽어낸다. SSD 컨트롤러(4210)의 내부 구성은 도 23을 참조하여 상세하게 설명된다.

보조 전원 장치(4220)는 전원 커넥터(4221)를 통해 호스트(4100)와 연결된다. 보조 전원 장치(4220)는 호스트(4100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 한편, 보조 전원 장치(4220)는 SSD(4200) 내에 위치할 수도 있고, SSD(4200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(4220)는 메인 보드에 위치하며, SSD(4200)에 보조 전원을 제공할 수도 있다.

도 23은 도 22 도시된 SSD 컨트롤러(4210)의 구성을 예시적으로 보여주는 블록도이다. 도 23을 참조하면, SSD 컨트롤러(4210)는 NVM 인터페이스(4211), 호스트 인터페이스(4212), ECC 회로(4213), 중앙 처리 장치(CPU, 4214), 그리고 버퍼 메모리(4215)를 포함한다.

NVM 인터페이스(4211)는 버퍼 메모리(4215)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)한다. 그리고 NVM 인터페이스(4211)는 플래시 메모리(4201~420n)로부터 읽은 데이터를 버퍼 메모리(4215)로 전달한다. 여기에서, NVM 인터페이스(4211)는 플래시 메모리의 인터페이스 방식을 사용할 수 있다. 즉, SSD 컨트롤러(4210)는 플래시 메모리 인터페이스 방식에 따라 프로그램, 읽기, 또는 소거 동작 등을 수행할 수 있다.

호스트 인터페이스(4212)는 호스트(4100)의 프로토콜에 대응하여 SSD(4200)와의 인터페이싱을 제공한다. 호스트 인터페이스(4212)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등을 이용하여 호스트(4100)와 통신할 수 있다. 또한, 호스트 인터페이스(4212)는 호스트(4100)가 SSD(4200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.

ECC 회로(4213)는 플래시 메모리(4201~420n)로 전송되는 데이터를 이용하여, 에러 정정 코드(ECC)를 생성한다. 그렇게 생성된 에러 정정 코드(ECC)는 플래시 메모리(4201~420n)의 스페어 영역(spare area)에 저장된다. ECC 회로(4213)는 플래시 메모리(4201~420n)로부터 읽은 데이터의 에러를 검출한다. 만약 검출된 에러가 정정 용량 내이면, ECC 회로(4213)는 검출된 에러를 정정한다.

중앙 처리 장치(4214)는 호스트(4100, 도 22 참조)로부터 입력된 신호(SGL)를 분석하고 처리한다. 중앙 처리 장치(4214)는 호스트 인터페이스(4212)나 NVM 인터페이스(4211)를 통해 호스트(4100)나 플래시 메모리(4201~420n)를 제어한다. 중앙 처리 장치(4214)는 SSD(4200)을 구동하기 위한 펌웨어에 따라서 플래시 메모리(4201~420n)의 동작을 제어한다.

버퍼 메모리(4215)는 호스트(4100)로부터 제공되는 쓰기 데이터 또는 플래시 메모리로부터 읽은 데이터를 임시로 저장한다. 또한, 버퍼 메모리(4215)는 플래시 메모리(4201~420n)에 저장될 메타 데이터나 캐시 데이터를 저장할 수 있다. 서든 파워 오프 동작 시에, 버퍼 메모리(4215)에 저장된 메타 데이터나 캐시 데이터는 플래시 메모리(4201~420n)에 저장된다. 버퍼 메모리(4215)에는 DRAM, SRAM 등이 포함될 수 있다.

도 24는 본 발명의 실시 예에 따른 저장 장치를 전자 장치로 구현한 예를 보여주는 블록도이다. 여기에서, 전자 장치(5000)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(Personal Digital Assistant), 그리고 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.

도 24를 참조하면, 전자 장치(5000)는 메모리 시스템(5100), 전원 장치(5200), 보조 전원 장치(5250), 중앙처리장치(5300), 램(5400), 그리고 사용자 인터페이스(5500)를 포함한다. 메모리 시스템(5100)은 플래시 메모리(5110) 및 메모리 컨트롤러(5120)를 포함한다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

1000, 2000: 스토리지 시스템
1100, 2100: 호스트
1200, 2200: 저장 장치

Claims

플래시 메모리를 기반으로 하는 스토리지 시스템에 있어서:
소거 유닛 사이즈를 요청하는 호스트; 및
상기 호스트로부터 소거 유닛 사이즈 요청을 받고 상기 플래시 메모리의 소거 유닛 사이즈를 상기 호스트로 제공하는 저장 장치를 포함하되,
상기 호스트는 상기 저장 장치로부터 제공받은 소거 유닛 사이즈를 기초로, 상기 소거 유닛 사이즈 또는 그것의 배수와 얼라인(align)되도록 논리적 어드레스를 분할(partition)하는 스토리지 시스템.
제 1 항에 있어서,
상기 소거 유닛 사이즈는 상기 플래시 메모리의 물리적 블록의 사이즈 또는 그것의 배수인 스토리지 시스템.
제 1 항에 있어서,
상기 호스트는 소거 유닛 사이즈의 배수로 논리적 어드레스를 분할함으로 호스트 블록을 생성하는 스토리지 시스템.
제 3 항에 있어서,
상기 호스트 블록은 상기 저장 장치의 소거 유닛을 할당하는 오픈 상태(open state), 상기 저장 장치의 소거 유닛에 데이터를 쓰는 쓰기 상태(write state), 그리고 상기 호스트 블록의 유효 데이터를 무효화하는 무효 상태(invalidate state)를 포함하는 스토리지 시스템.
제 3 항에 있어서,
상기 호스트 블록은 상기 저장 장치의 소거 유닛을 할당하는 오픈 상태(open state), 상기 저장 장치의 소거 유닛에 데이터를 쓰는 쓰기 상태(write state), 더 이상 쓰기 동작을 진행하지 않는 종료 상태(close state), 그리고 상기 호스트 블록의 유효 데이터를 무효화하는 무효 상태(invalidate state)를 포함하는 스토리지 시스템.
제 5 항에 있어서,
상기 호스트는 상기 저장 장치로 벤더 커맨드를 전송함으로 상기 호스트 블록을 오픈 상태 또는 종료 상태로 만드는 스토리지 시스템.
제 5 항에 있어서,
상기 호스트는 쓰기 커맨드의 아규먼트(argument) 또는 호스트 블록의 논리적 어드레스를 통해 상기 호스트 블록을 오픈 상태 또는 종료 상태로 만드는 스토리지 시스템.
제 5 항에 있어서,
상기 호스트는 무효 상태에서 트림 커맨드를 상기 저장 장치로 제공함으로, 상기 호스트 블록에 할당된 소거 유닛의 유효 데이터를 무효화하는 스토리지 시스템.
제 5 항에 있어서,
상기 호스트는 무효 상태에서 트림 커맨드를 상기 저장 장치로 제공하지 않고, 상태 전이를 통해 맵핑 테이블 정보를 제거함으로 상기 호스트 블록에 할당된 소거 유닛의 유효 데이터를 무효화하는 스토리지 시스템.
제 1 항에 있어서,
상기 저장 장치는 솔리드 스테이트 드라이브(SSD)인 스토리지 시스템.