KR20150137150A - 홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지 - Google Patents

홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지 Download PDF

Info

Publication number
KR20150137150A
KR20150137150A KR1020140064169A KR20140064169A KR20150137150A KR 20150137150 A KR20150137150 A KR 20150137150A KR 1020140064169 A KR1020140064169 A KR 1020140064169A KR 20140064169 A KR20140064169 A KR 20140064169A KR 20150137150 A KR20150137150 A KR 20150137150A
Authority
KR
South Korea
Prior art keywords
cavity
chip
conductive
chip substrate
groove
Prior art date
Application number
KR1020140064169A
Other languages
English (en)
Inventor
한신석
최수영
남기명
Original Assignee
에이비엠 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이비엠 주식회사 filed Critical 에이비엠 주식회사
Priority to KR1020140064169A priority Critical patent/KR20150137150A/ko
Publication of KR20150137150A publication Critical patent/KR20150137150A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 칩 실장용 칩 기판에 관한 것으로, 본 발명에 따른 홈부를 포함하는 칩 기판은 일 방향으로 적층되어 칩 기판을 구성하는 도전부; 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 상기 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목하게 형성된 캐비티; 및 상기 캐비티의 외부에서 상기 캐비티와 이격되어 소정의 깊이로 오목하게 형성되는 홈부를 포함한다. 본 발명에 따르면, 미리 형성된 홈에 접합제가 도포되어 광소자로부터 방출되는 빛으로부터의 노출을 막아 접합제가 변성되는 것을 방지할 수 있으며, 렌즈 접합의 신뢰성을 향상시킬 수 있다. 또한 고가의 내성 있는 접합제를 사용하지 않아도 되고, 기존의 사용 재료를 그대로 이용가능 하므로 비용 절감의 효과가 있으며, 저비용의 기존 접합 재료를 이용하여 고비용의 UV-C(Deep UV) 패키지에 응용할 수 있는 장점이 있다.

Description

홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지{Chip substrate comprising a groove portion and chip package using the chip substrate}
본 발명은 칩 실장용 칩 기판에 관한 것으로 보다 상세하게는 홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지에 관한 것이다.
종래에는 칩 원판에 대하여 칩을 실장하기 위한 공간으로 칩 원판의 상부면에 기계적인 가공이나 화학적인 식각으로 형성하였다. 즉, 가공되지 않은 사각판 모양의 금속원판의 상부를 에칭하여 실장공간을 형성하는 과정을 통해 제조하는 방법이 대한민국 등록특허공보에 등록번호 10-0986211호로 공고된 바 있다.
이러한 칩 원판을 절단하여 절단된 단위 칩 기판에 UV나 LED와 같은 광소자 칩이 실장되는 경우에는 광반사 성능을 높이기 위해 상광하협(上廣下陜) 형상의 공간을 형성하였다. 형성된 공간에 칩을 실장하고 실장 공간을 성형된 렌즈로 봉지하는 것을 통해 칩 패키지를 제조하였다.
이때, 렌즈를 통한 봉지에 있어 이용되는 접합제(Si 등)는 UV와 같은 광소자 칩으로부터 방출되는 빛에 노출되게 되고 이에 대한 내성이 없어, 시간이 지나게 되면 변성되거나 경화되어 패키지의 신뢰성을 저하시키는 문제가 있었다.
상기 기술적 과제를 해결하기 위하여 본 발명은 홈을 구비하여 광소자에서 방출되는 빛으로부터 접합제의 노출을 차단시키는 칩 기판 구조를 제안하는 것을 목적으로 한다.
보다 상세하게는 렌즈 접합제를 도포할 수 있는 홈을 구비하여 방출되는 빛으로부터 접합제의 노출을 차단시키는 칩 기판 및 렌즈 구조를 제안하는 것을 목적으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 홈부를 포함하는 칩 기판은 일 방향으로 적층되어 칩 기판을 구성하는 도전부; 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 상기 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목하게 형성된 캐비티; 및 상기 캐비티의 외부에서 상기 캐비티와 이격되어 소정의 깊이로 오목하게 형성되는 홈부를 포함한다.
상기 홈부는 상기 캐비티의 외면을 따라 연속적으로 형성되는 것을 특징으로 하는 홈부를 포함한다.
상기 홈부를 포함하는 칩 기판은, 상기 캐비티와 이격된 공간에 형성되며, 상기 캐비티와 상기 홈부의 형성 공간을 분리하는 외벽을 더 포함한다.
상기 외벽의 높이는 상기 칩 기판을 봉지하기 위한 봉지 부재의 두께에 따라 결정되는 것이 바람직하다.
상기 도전부 및 절연부는 복수로 형성되며, 상기 캐비티는 적어도 세개 이상의 상기 도전부와 적어도 두개 이상의 상기 절연부를 포함하는 영역에서 오목하게 형성되는 것이 바람직하다.
상기 절연부는 도전부의 적어도 한 면에 형성된 아노다이징 층을 통하여 상기 도전부에 접합되어 상기 도전부를 전기적으로 분리시키는 것이 바람직하다.
상기 칩 실장용 기판은 상기 캐비티 내의 상기 절연부로 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 실장되는 칩에 형성된 전극부와 접합되는 범프를 더 포함한다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 홈부를 포함하는 칩 기판의 봉지부재는 일 방향으로 적층된 도전부와 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부로 구성된 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목하게 형성된 캐비티를 봉지하기 위한 봉지부; 및 상기 캐비티의 외부에서 상기 캐비티와 이격되어 소정의 깊이로 오목하게 형성되는 홈부와 대응되도록 상기 봉지부의 일면에 형성되는 차폐부를 포함한다.
상기 차폐부의 두께는 상기 홈부의 두께 및 상기 캐비티와 상기 홈부의 이격 거리를 고려하여 결정되는 것이 바람직하다.
상기 차폐부는 상기 봉지부의 일면에 반사되어 들어오는 광선의 상기 홈부의 진입을 차페시키기 위하여 상기 홈부를 포함하는 두께로 상기 봉지부의 일면에 형성되는 것이 바람직하다.
상기 차폐부는 상기 봉지부의 일면에 반사되어 들어오는 광선의 상기 홈부의 진입을 차페시키기 위하여 상기 광선을 차단하기 위한 물질로 형성되는 것이 바람직하다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 홈부를 포함하는 칩 패키지는 일 방향으로 적층되어 칩 기판을 구성하는 도전부와, 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부로 구성되며, 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목하게 형성된 캐비티와 상기 캐비티의 외부에서 상기 캐비티와 이격되어 소정의 깊이로 오목하게 형성되는 홈부를 포함하는 칩 기판; 상기 캐비티 내에 실장되는 광소자; 및 상기 캐비티를 봉지하기 위하여 상기 홈부에 형성되는 접합제를 통해 접합되며, 상기 홈부와 대응되는 일면에 차폐부가 형성된 봉지부재를 포함한다.
본 발명에 따르면, 미리 형성된 홈에 접합제가 도포되어 광소자로부터 방출되는 빛으로부터의 노출을 막아 접합제가 변성되는 것을 방지할 수 있으며, 렌즈 접합의 신뢰성을 향상시킬 수 있다. 또한 고가의 내성 있는 접합제를 사용하지 않아도 되고, 기존의 사용 재료를 그대로 이용가능 하므로 비용 절감의 효과가 있으며, 저비용의 기존 접합 재료를 이용하여 고비용의 UV-C(Deep UV) 패키지에 응용할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 홈부를 포함하는 칩 기판을 나타내는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 홈부를 포함하는 칩 기판의 봉지부재를 나타내는 도이다.
도 3은 본 발명의 일 실시예에 따른 홈부를 포함하는 칩 기판을 이용한 칩 패키지의 봉지부재를 나타내는 도이다.
도 4은 본 발명의 일 실시예에 따른 홈부를 포함하는 칩 기판을 이용한 칩 패키지의 차폐 예를 나타내는 도이다.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하에는 첨부한 도면을 참조하여 본 발명에 따른 홈부를 포함하는 칩 기판의 바람직한 실시예에 대해 상세하게 설명하는데, 편의상 칩으로서 UV LED를 예로 들어 설명한다.
도 1은 본 발명의 일 실시예에 따른 홈부(140)를 포함하는 칩 기판(100)을 나타내는 사시도이다.
도 1을 참조하면 본 실시예에 따른 홈부(140)를 포함하는 칩 기판(100)은 도전부(110), 절연부(120), 캐비티(130), 홈부(140), 외벽(150), 범프(160) 및 전극 표시부(170)를 포함한다.
본 실시예에서 도전부(110)는 실장되는 칩(300)에 전극을 인가한다. 즉 도전부(110)는 칩(300)에 전극을 인가하기 위하여 도전성 물질로 형성되며, 도전부(110)의 하부는 전극이 형성된 PCB 기판 등과 접합하여 외부로부터 전극을 인가 받는다. 본 실시예에서 도전부(110)는 알루미늄 판재를 이용하여 형성될 수 있다.
절연부(120)는 칩(300)의 전극부 각각에 전극을 인가하기 위하여 도전부(110)를 전기적으로 분리시킨다. 즉, 칩(300)에 양극과 음극의 전극을 각각 인가하기 위하여 도전부(110)를 전기적으로 분리시키며, 분리된 각각의 도전부(110)는 외부로 부터 양극과 음극을 각각 인가 받을 수 있다.
나아가 본 실시예에서 도전부(110)는 적어도 두개 이상의 칩에 전극을 인가하기 위하여 복수로 형성될 수 있다. 즉 도 1을 참조하면, 하나의 단위 기판(100)에서 도전부(110)는 세개가 접합될 수 있다.
또한, 본 실시예에서 절연부(120)는 적어도 두개 이상의 칩에 다른 전극을 인가하기 위하여 복수의 도전부(110)를 분리하기 위하여 복수로 형성된다. 즉 도 1을 참조하면, 하나의 단위 기판(100)에서 절연부(120)는 세개의 도전부(110) 사이에서 두개가 형성될 수 있다.
본 실시예에서 절연부(120)는 합성수지 재질의 절연 필름으로 구현될 수 있다. 이 경우 액상 접합제등을 사용하여 도전부(110)와 절연부(120)를 접합하는데, 접합력을 증진시키기 위해 합성수지 재질의 접합 필름을 개재시킨 상태에서 접합할 수도 있다. 이때 접합력을 더욱 증진시키기 위해 상온상압보다 높은 온도와 압력의 유지가 가능한 고온고압실에서 접합 공정을 수행할 수도 있을 것이며, 이외에도 접합면에 기계적 또는 화학적 방법으로 거칠기를 부여한 후에 접합 공정을 수행할 수도 있을 것이다.
즉, 본 실시예에서 도전부(110)와 절연부(120)는 도전부(110)의 적어도 한면, 바람직하게는 절연부(120)와 마주보는 면에 대하여 아노다이징(anodizing) 처리가 되고 이를 통해 절연부(120)와 접합될 수 있다. 즉 도전부(110)가 알루미늄 재질로 이루어진 경우에 접합력을 증진시키기 위해 접합 공전 전에 각각의 접합면을 아노다이징 처리할 수도 있으며, 이렇게 아노다이징 처리된 표면에 상기한 거칠기를 부여할 수도 있을 것이다.
나아가 본 실시예에서 절연부(120)는 도전부(110)가 알루미늄 기판(100)인 경우에는 도전부(110)의 마주보는 면을 아노다이징하고 이를 접합하는 것을 통해 형성할 수도 있을 것이다.
다음, 본 실시예에서 홈부(140)를 포함하는 칩 기판(100)은 칩(300)이 실장되는 공간을 형성하기 위하여 도전부(110)의 내측방향으로 오목한 캐비티(130)를 형성한다. 즉 도 1 및 2를 참조하면, 칩(300)이 실장되는 기판(100)의 표면은 외부면 보다 오목한 형상으로 형성된다. 즉, 기판(100)은 칩(300)이 실장되는 부분 주위로 외벽(150)이 형성된 형상이 된다.
즉, 본 실시예에서 칩은 캐비티(130) 내에서 형성된 공간에서 도전부 상에 실장되며 칩의 실장 후 캐비티(130)를 렌즈 등으로 봉지하여 칩 패키지를 제조할 수 있다.
나아가, 본 실시예에서 칩 기판(100)은 홈부(140)를 더 포함할 수 있다.
도 1을 참조하면, 본 실시예에 따른 홈부(140)는 캐비티(130)의 외부에서 상기 캐비티(130)와 이격되어 소정의 깊이로 오목하게 형성된다.
캐비티(130)의 외부라는 것은 칩 기판(100)상에서 캐비티(130)보다 바깥 쪽으로 형성된다는 것을 의미하며 이격된다는 것은 캐비티(130)의 오목한 부분과 겹치지 않고 도 1과 같이 간격을 가지고 형성된다는 것을 의미한다.
이때의 간격을 통해 도 2와 같이 캐비티(130)와 홈부(140)의 형성 공간을 분리하는 외벽(150)이 형성되고, 외벽(150)은 UV LED로부터 방출되는 UV선의 홈부(140) 내로의 진입을 차폐시킨다.
본 실시예에서 홈부(140)는 캐비티(130)를 따라 연속으로 형성되는 것이 바람직하다. 즉 칩 패키지 제조시 봉지하기 위한 봉지부재(200)와 접촉면적을 넓히기 위하여 연속적으로 형성되어 봉지부재(200)와 칩 기판(100)의 접합력을 더욱 높일 수 있다. 또한 연속적으로 형성됨에 따라 접합제(400)를 홈부(140)에 주입하는 경우 한번의 주입 공정을 통해 주입 할 수 있으므로 공정상 이점이 있다.
다만, 홈부(140)의 형성을 위한 공정을 고려하여 예를 들어 두개의 홈부(140)로 분할하여 형성될 수 있음은 물론이다.
즉, 도 4를 참조하면, 본 실시예에 따른 홈부(140)의 형성을 통하여 1차적으로 방출되는 UV 선으로부터의 접합제(400)의 노출을 막아 접합제(400)가 변성되는 것을 방지할 수 있으며, 렌즈 접합의 신뢰성을 향상시킬 수 있다.
또한, 본 실시예에서 칩 실장용 기판(100)은 범프(160)를 더 포함할 수 있다.
본 실시예에서 범프(160)는 캐비티(130) 내의 절연부로 분리된 도전부 각각의 표면상에서 소정의 높이로 형성되어 칩에 형성된 전극부와 접합된다.
본 실시예에서 범프(160)는, 절연부(120)로 분리된 도전부(110) 각각의 표면상에서 소정의 높이로 형성되어 칩(300)에 형성된 전극부와 접합된다. 즉 범프(160)는 도전부(110)의 표면, 도 1을 참조하면 절연부를 중심으로 양 측에서 도전부(110)의 표면 상에 형성될 수 있다.
즉, 절연부(120)로 분리된 양 도전부(110)의 표면 상에 소정의 높이로 형성된다. 범프(160)는 도전부(110)에 인가된 전극을 실장되는 칩(300)의 전극부에 인가하기 위하여 도전성 물질로 형성되는 것이 바람직하며, 금을 재료로 하는 골드 범프(160)일 수 있다.
본 실시예에서 실장되는 칩(1300)으로 광소자가 광소자 하단에 전극부가 위치하는 플립 칩(300) 구조인 경우 전극부는 캐비티(130)가 형성된 도전부(110)의 표면에 대향하는 칩(300)의 일면에 형성되며, 범프(160)는 대향하는 일면에 형성된 전극부와 접합되어 전극을 인가 받을 수 있다.
도 3을 참조하면, 도 3은 상술한 실시예에 따른 칩(300) 실장용 기판(100)에 칩(300)이 실장된 칩(300) 패키지를 나타내는 도로서, 도 3에서 칩(300)의 전극부는 칩(300)의 바닥면에 형성되며, 칩(300)이 기판(100)에 실장되면 칩(300)의 전극부는 기판(100)에 형성된 범프(160)와 접하게 된다.
따라서, 본 실시예에서 범프(160)는, 알루미늄 기판(100)상에 칩(300)이 위치하는 곳(전극부위)에 형성되며, 또는 다른 실시예에서 범프(160)는 칩의 전극부에 미리 형성되거나, 칩의 전극부 자체를 범프(160) 역할을 할 수 있는 두께로 형성하여, 알루미늄 기판(100)상에 접합하는 것도 가능하다.
나아가, 도 3을 참조하면, 칩(300) 실장용 기판(100)은 전극부와 범프(160)의 솔더링을 위하여 범프(160)의 표면상에 형성되는 솔더(미도시)를 더 포함할 수 있다. UV chip 전극부위에 형성된 도금층(미도시)과 범프(160)는 써모 소닉(thermo-sonic)으로 접합 가능하나, 범프(160)의 표면상에 솔더(미도시)를 형성하여 이를 통해 솔더링하여 접합하는 것도 가능하다.
나아가 본 실시예에 따른 홈부(140)를 포함하는 칩 기판(100)은 전극 표시부(170)를 더 포함할 수 있다.
도 1을 참조하면, 상술한 바와 같이 본 실시예에서 칩 기판(100)은 두개의 도전부(110) 사이에 절연부(120)가 형성되며, 따라서 절연부(120)로 분리된 도전부(110)는 각각의 다른 전극이 인가될 수 있다. 따라서 하나의 도전부(110)의 표면에만 마킹을 하여 마킹된 부분의 도전부(110)가 예를 들어 (+)극이 인가된 것으로 미리 약속하여 보다 용이하게 도전부(110)의 전극을 판단할 수 있다.
이하 도 2를 참조하여, 본 실시예에 따른 홈부(140)를 포함하는 칩 기판(100)의 봉지부재(200)에 대하여 설명한다.
본 실시예에 따른 봉지부재(200)는 봉지부(210)와 차폐부(220)를 포함한다.
봉지부(210)는 일 방향으로 적층된 도전부와 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부로 구성된 칩 기판(100)의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목하게 형성된 캐비티(130)를 봉지한다.
즉, 도 2를 참조하면, 봉지부(210)는 원형의 렌즈로 형성됨이 바람직하다. 이때 원형은 봉지하는 캐비티(130) 및 캐비티(130)의 바깥으로 형성되는 홈부(140)의 형상에 따라 결정되는 것으로 도 1에 따른 칩 기판(100)은 원형의 캐비티(130)와 원형의 홈부(140)를 포함하고 있으므로 이에 따라 봉지부(210)의 형상도 원형으로 형성된다. 따라서 봉지부(210)의 형상은 칩 기판(100)의 캐비티(130) 및 홈부(140)의 형상에 따라 달라질 수 있다.
차폐부(220)는 캐비티(130)의 외부에서 상기 캐비티(130)와 이격되어 소정의 깊이로 오목하게 형성되는 홈부(140)와 대응되도록 상기 봉지부(210)의 일면에 형성된다.
즉, 도 2를 참조하면 봉지부(210)의 원형의 외곽선을 따라서 소정 두께의 링형으로 형성될 수 있다.
이때, 차폐부(220)의 차폐부(220)의 두께는 상기 홈부(140)의 두께 및 상기 캐비티(130)와 상기 홈부(140)의 이격 거리를 고려하여 결정될 수 있다.
즉, 차폐부(220)의 두께가 홈부(140)의 두께 보다 얇은 경우에는 도 4와 같이 렌즈면에 반사된 광선의 홈부(140)로의 진입을 차폐할 수 없게 된다. 또한 바람직하게는 도 3와 같이 홈부(140)와 외벽(150)을 모두 포함하는 영역에서 형성되는 것이 더욱 안전하게 광선의 진입을 2차적으로 차폐할 수 있다.
이하 도 3을 참조하여, 본 발명의 일 실시예에 따른 홈부(140)를 포함하는 칩 패키지에 대하여 설명한다.
본 실시예에 따른 칩 패키지는 칩 기판(100), 광소자(300) 및 봉지부재(200)를 포함한다.
본 실시예에서 칩 기판(100)은 일 방향으로 적층되어 칩 기판(100)을 구성하는 도전부(110)와, 도전부(110)와 교호로 적층되어 도전부(110)를 전기적으로 분리시키는 절연부(120)로 구성되며, 절연부(120)를 포함하는 영역에서 소정의 깊이로 오목하게 형성된 캐비티(130)와 캐비티(130)의 외부에서 캐비티(130)와 이격되어 소정의 깊이로 오목하게 형성되는 홈부(140)를 포함한다.
광소자는 캐비티(130) 내에 실장된다.
또한 봉지부재(200)는 캐비티(130)를 봉지하기 위하여 홈부(140)에 형성되는 접합제(400)를 통해 접합되며, 홈부(140)와 대응되는 일면에 차폐부(220)가 형성된다.
이상의 본 실시예에 따른 칩 기판(100), 광소자 및 봉지부재(200)는 상술한 실시예의 각 구성에 대응되는 것으로서 이에 대한 상세한 설명은 중복되므로 생략한다.
이상 본 발명에 따르면, 도 4와 같이 미리 형성된 홈에 접합제(400)가 도포되어 광소자로부터 방출되는 빛으로부터의 노출을 막아 접합제(400)가 변성되는 것을 방지할 수 있으며, 봉지부재(렌즈) 접합의 신뢰성을 향상시킬 수 있다. 또한 고가의 내성 있는 접합제(400)를 사용하지 않아도 되고, 기존의 사용 재료를 그대로 이용가능 하므로 비용 절감의 효과가 있으며, 저비용의 기존 접합 재료를 이용하여 고비용의 UV-C(Deep UV) 패키지에 응용할 수 있는 장점이 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.
따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 일 방향으로 적층되어 칩 기판을 구성하는 도전부;
    상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부;
    상기 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목하게 형성된 캐비티; 및
    상기 캐비티의 외부에서 상기 캐비티와 이격되어 소정의 깊이로 오목하게 형성되는 홈부를 포함하는 것을 특징으로 하는 홈부를 포함하는 칩 기판.
  2. 제 1 항에 있어서,
    상기 홈부는 상기 캐비티의 외면을 따라 연속적으로 형성되는 것을 특징으로 하는 홈부를 포함하는 칩 기판.
  3. 제 1 항에 있어서,
    상기 홈부를 포함하는 칩 기판은,
    상기 캐비티와 이격된 공간에 형성되며, 상기 캐비티와 상기 홈부의 형성 공간을 분리하는 외벽을 더 포함하는 것을 특징으로 하는 홈부를 포함하는 칩 기판.
  4. 제 3 항에 있어서,
    상기 외벽의 높이는 상기 칩 기판을 봉지하기 위한 봉지 부재의 두께에 따라 결정되는 것을 특징으로 하는 홈부를 포함하는 칩 기판.
  5. 제 1 항에 있어서,
    상기 도전부 또는 절연부는 복수로 형성되며, 상기 캐비티는 적어도 두개 이상의 상기 도전부와 적어도 한개 이상의 상기 절연부를 포함하는 영역에서 오목하게 형성되는 것을 특징으로 하는 홈부를 포함하는 칩 기판.
  6. 제 1 항에 있어서,
    상기 절연부는 도전부의 적어도 한 면에 형성된 아노다이징 층을 통하여 상기 도전부에 접합되어 상기 도전부를 전기적으로 분리시키는 것을 특징으로 하는 홈부를 포함하는 칩 기판.
  7. 제 1 항에 있어서,
    상기 칩 실장용 기판은 상기 캐비티 내의 상기 절연부로 분리된 상기 도전부 각각의 표면상에서 소정의 높이로 형성되어 실장되는 칩에 형성된 전극부와 접합되는 범프를 더 포함하는 것을 특징으로 하는 칩 실장용 기판.
  8. 일 방향으로 적층된 도전부와 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부로 구성된 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목하게 형성된 캐비티를 봉지하기 위한 봉지부; 및
    상기 캐비티의 외부에서 상기 캐비티와 이격되어 소정의 깊이로 오목하게 형성되는 홈부와 대응되도록 상기 봉지부의 일면에 형성되는 차폐부를 포함하는 것을 특징으로 하는 홈부를 포함하는 칩 기판의 봉지부재.
  9. 제 8 항에 있어서,
    상기 차폐부의 두께는 상기 홈부의 두께 및 상기 캐비티와 상기 홈부의 이격 거리를 고려하여 결정되는 것을 특징으로 하는 홈부를 포함하는 칩 기판의 봉지부재.
  10. 제 8 항에 있어서,
    상기 차폐부는 상기 봉지부의 일면에 반사되어 들어오는 광선의 상기 홈부의 진입을 차페시키기 위하여 상기 홈부를 포함하는 두께로 상기 봉지부의 일면에 형성되는 것을 특징으로 하는 홈부를 포함하는 칩 기판의 봉지부재.
  11. 제 8 항에 있어서,
    상기 차폐부는 상기 봉지부의 일면에 반사되어 들어오는 광선의 상기 홈부의 진입을 차페시키기 위하여 상기 광선을 차단하기 위한 물질로 형성되는 것을 특징으로 하는 홈부를 포함하는 칩 기판의 봉지부재.
  12. 제 8 항에 있어서,
    상기 차폐부는 상기 봉지부의 상기 칩 기판과의 접합면에 형성되는 것을 특징으로 하는 홈부를 포함하는 칩 기판의 봉지 부재.
  13. 일 방향으로 적층되어 칩 기판을 구성하는 도전부와, 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부로 구성되며, 상기 절연부를 포함하는 영역에서 소정의 깊이로 오목하게 형성된 캐비티와 상기 캐비티의 외부에서 상기 캐비티와 이격되어 소정의 깊이로 오목하게 형성되는 홈부를 포함하는 칩 기판;
    상기 캐비티 내에 실장되는 광소자; 및
    상기 캐비티를 봉지하기 위하여 상기 홈부에 형성되는 접합제를 통해 접합되며, 상기 홈부와 대응되는 일면에 차폐부가 형성된 봉지부재를 포함하는 것을 특징으로 하는 홈부를 포함하는 칩 패키지.
KR1020140064169A 2014-05-28 2014-05-28 홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지 KR20150137150A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140064169A KR20150137150A (ko) 2014-05-28 2014-05-28 홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140064169A KR20150137150A (ko) 2014-05-28 2014-05-28 홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지

Publications (1)

Publication Number Publication Date
KR20150137150A true KR20150137150A (ko) 2015-12-09

Family

ID=54873117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140064169A KR20150137150A (ko) 2014-05-28 2014-05-28 홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지

Country Status (1)

Country Link
KR (1) KR20150137150A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024027776A1 (zh) * 2022-08-02 2024-02-08 维信诺科技股份有限公司 显示面板、显示装置及显示面板的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024027776A1 (zh) * 2022-08-02 2024-02-08 维信诺科技股份有限公司 显示面板、显示装置及显示面板的制备方法

Similar Documents

Publication Publication Date Title
US9356206B2 (en) Light emitting device
TWI476962B (zh) 發光裝置
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
US20130127034A1 (en) Semiconductor device
TWI466336B (zh) 發光二極體製造方法
KR20150135299A (ko) 반도체 부품 그리고 반도체 부품을 제조하는 방법
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
US20120001310A1 (en) Package for semiconductor device, and method of manufacturing the same and semiconductor device
TWI555227B (zh) 側向發光二極體及其封裝方法
KR20130087249A (ko) 반도체 장치 및 이를 이용한 이미지 센서 패키지
JP6228686B2 (ja) オプトエレクトロニクス半導体コンポーネントを製造する方法及びオプトエレクトロニクス半導体コンポーネント
US9653664B2 (en) Chip substrate comprising a groove portion and chip package using the chip substrate
KR20130083249A (ko) 반도체 장치 및 이를 이용한 이미지 센서 패키지
KR20130127838A (ko) 발광소자 패키지
KR102290763B1 (ko) 차폐부를 포함하는 칩 패키지
JP2012033884A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
US9818913B2 (en) Chip substrate
TWI509834B (zh) 發光二極體封裝結構及其製造方法
KR20150137150A (ko) 홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지
KR101668353B1 (ko) 칩 기판 및 칩 패키지 모듈
US10680033B2 (en) Chip packaging method and chip package
KR20140058698A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9520539B2 (en) Optoelectronic component and method for the production thereof
JP2016146458A (ja) 半導体装置
KR101516371B1 (ko) 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application