KR20150128998A - 채널 추정치를 컴퓨팅하기 위한 디바이스 및 방법 - Google Patents

채널 추정치를 컴퓨팅하기 위한 디바이스 및 방법 Download PDF

Info

Publication number
KR20150128998A
KR20150128998A KR1020157029139A KR20157029139A KR20150128998A KR 20150128998 A KR20150128998 A KR 20150128998A KR 1020157029139 A KR1020157029139 A KR 1020157029139A KR 20157029139 A KR20157029139 A KR 20157029139A KR 20150128998 A KR20150128998 A KR 20150128998A
Authority
KR
South Korea
Prior art keywords
samples
registers
subset
value
channel estimate
Prior art date
Application number
KR1020157029139A
Other languages
English (en)
Other versions
KR101636368B1 (ko
Inventor
디팍 매튜
아제이 아난트 잉글
마오 정
마크 엠. 호프만
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150128998A publication Critical patent/KR20150128998A/ko
Application granted granted Critical
Publication of KR101636368B1 publication Critical patent/KR101636368B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0212—Channel estimation of impulse response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
    • H04B1/70752—Partial correlation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

장치는, 제 1 세트의 레지스터들에 저장된 제 1 세트의 샘플들의 제 1 서브세트를 선택하도록 구성된 선택 로직을 포함한다. 제 1 서브세트는, 제 1 세트의 레지스터들 중 제 1 레지스터에 저장된 제 1 샘플을 포함하고, 제 1 세트의 레지스터들 중 제 2 레지스터에 저장된 제 2 샘플을 더 포함한다. 장치는, 제 2 세트의 레지스터들에 저장된 제 2 세트의 샘플들을 시프트하도록 구성된 시프트 로직을 더 포함한다. 장치는, 제 1 서브세트에 기초하여 그리고 시프트된 제 2 세트의 샘플들의 제 2 서브세트에 추가로 기초하여, 채널 추정치와 연관된 제 1 값을 발생시키도록 구성된 채널 추정기를 더 포함한다.

Description

채널 추정치를 컴퓨팅하기 위한 디바이스 및 방법{DEVICE AND METHOD FOR COMPUTING A CHANNEL ESTIMATE}
관련 출원들에 대한 상호-참조
[0001] 본 출원은, 본 출원과 소유주가 동일한, 2013년 3월 15일 출원된 미국 정규 특허 출원 번호 제 13/842,663호를 우선권으로 주장하고, 그 미국 정규 특허 출원의 내용은 명백하게, 인용에 의해 그 전체가 본 명세서에 포함된다.
분야
[0002] 본 개시내용은 일반적으로, 전자 디바이스들 및 전자 디바이스들을 동작시키기 위한 기법들에 관한 것이다.
[0003] 기술의 발전들은 더 작고 더 강력한 전자 디바이스들을 초래했다. 예를 들어, 무선 전화들, PDA(personal digital assistant)들, 및 페이징 디바이스들과 같은 다양한 모바일 디바이스들이 현재 존재하고 있다. 모바일 디바이스들은 소형이며, 경량이어서 사용자들이 용이하게 휴대할 수 있다. 셀룰러 전화들 및 인터넷 프로토콜(IP) 전화들과 같은 무선 전화들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 게다가, 많은 무선 전화들은 거기에 통합되는 다른 유형들의 디바이스들을 포함한다. 예를 들어, 무선 전화는 또한 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 무선 전화들은 인터넷에 액세스하기 위해 이용될 수 있는 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 포함하는 실행가능 명령들을 프로세싱할 수 있다. 이와 같이, 무선 전화들 및 다른 모바일 디바이스들은 중요한 컴퓨팅 능력들을 포함할 수 있다.
[0004] 점점 더, 사용자들은 모바일 디바이스들이 고성능(예를 들어, "빠른(fast)" 성능)을 제공하면서, 또한 낮은 전력을 소비하기를(예를 들어, 긴 배터리 수명을 갖기를) 기대한다. 그러나, 이러한 프로세싱 능력들을 가능하게 하기 위해, 모바일 디바이스들은 많은 수의 명령들을 저장하고 프로세싱할 수 있는데, 이는 전력을 소비한다. 배터리 수명은, 명령들의 수를 감소시킴으로써 또는 명령들이 프로세싱되는 속도를 감소시킴으로써 보존될 수 있다. 그러나, 이러한 방식으로 배터리 수명을 보존하는 것은, 모바일 디바이스들의 성능을 둔화시킬 수 있어서, 사용자들을 불만스럽게 한다. 일부 모바일 디바이스들은 특정 연산들을 수행하기 위해 스칼라 하드웨어(scalar hardware)를 사용한다. 스칼라 하드웨어는 (예를 들어, 통신 시스템 내의 모바일 디바이스에 의해 전송된 신호를 복원하기 위해 채널 임펄스 응답을 신속하게 추정하기 위한) 일부 애플리케이션들에 대해서는 충분한 성능을 특징으로 하지 않을 수 있다. 벡터 하드웨어(vector hardware)는 계산적으로는 강건할 수 있지만, 구현하기 복잡할 수 있다.
[0005] 통신 시스템들은, 네트워크 디바이스가 무선 채널을 통해 다수의 모바일 디바이스들과 통신하는 것을 가능하게 하기 위해 코드 분할 다중 액세스(CDMA) 기법을 이용할 수 있다. 예를 들어, CDMA 통신 시스템의 수신기는, 무선 채널과 연관된 채널 임펄스 응답을 추정하기 위해(예를 들어, 채널 추정치를 컴퓨팅하기 위해), 수신된 신호의 데이터 시퀀스를 CDMA 코드(예를 들어, CDMA "칩" 시퀀스)와 상관시킬 수 있다. 채널 추정치는, 이를테면, 수신된 신호에 대한 무선 채널의 영향들(예를 들어, 페이딩(fading))을 보상하기 위해 채널 추정치를 이용함으로써, 무선 채널을 통해 모바일 디바이스에 의해 전송된 데이터를 복원하기 위해 이용될 수 있다.
[0006] 채널 추정치를 결정하기 위해 데이터 시퀀스를 코드 시퀀스(예를 들어, CDMA "칩" 시퀀스)에 관해 상관시키는 것은, 계산 집약적일 수 있고, 따라서, CDMA 통신 시스템의 디바이스들의 프로세싱 자원들을 소비하는 것이 종종 발생될 수 있다. 예를 들어, 디바이스는 다음의 방정식들에 따라 채널 추정치(h(n))를 계산할 수 있다:
Figure pct00001
[0007] 아래에서 추가로 설명되는 바와 같이, 전술한 방정식들에서, r은 데이터 샘플 벡터를 표시하고, c는 코드 시퀀스 벡터를 표시하고,
Figure pct00002
는 코드 시퀀스 벡터의 복소 켤레(complex conjugate)를 표시하고,
Figure pct00003
는 r과 c 사이의 내적(dot product)을 표시하고, 그리고 n은 타임 래그(time lag)를 표시한다.
[0008] 본 개시내용에 따른 디바이스는, 데이터 시퀀스의 데이터 샘플들을 "스플라이싱(splice)"하고, 데이터 샘플들을 시프트하는 대신에 코드 시퀀스의 코드 샘플들을 "시프트"(예를 들어, 회전(rotate))한다. 데이터 샘플들 대신에 코드 샘플들을 시프트하는 것은, 특정한 복잡한 계산들을 회피할 수 있고, 단순화된 벡터 하드웨어를 이용한 채널 추정을 가능하게 할 수 있다. 예를 들어, 아래에서 추가로 설명되는 바와 같이, 각각의 데이터 샘플이 16-비트 벡터를 포함하고 각각의 코드 샘플이 2-비트 벡터를 포함하는 경우에, 코드 샘플들을 시프트하는 것은, 데이터 샘플들을 시프트하는 것보다 더 단순할 수 있다.
[0009] 특정 실시예에서, 장치는, 제 1 세트의 레지스터들에 저장된 제 1 세트의 샘플들의 제 1 서브세트를 선택하도록 구성된 선택 로직을 포함한다. 제 1 서브세트는 제 1 세트의 레지스터들 중 제 1 레지스터에 저장된 제 1 샘플을 포함하고 그리고 제 1 세트의 레지스터들 중 제 2 레지스터에 저장된 제 2 샘플을 더 포함한다. 장치는, 제 2 세트의 레지스터들에 저장된 제 2 세트의 샘플들을 시프트하도록 구성된 시프트 로직을 더 포함한다. 장치는, 제 1 서브세트에 기초하여 그리고 시프트된 제 2 세트의 샘플들의 제 2 서브세트에 추가로 기초하여, 채널 추정치와 연관된 제 1 값을 발생시키도록 구성된 채널 추정기를 더 포함한다.
[0010] 다른 특정 실시예에서, 채널 추정치를 컴퓨팅하는 방법은, 제 1 세트의 샘플들을 제 1 세트의 레지스터들에 저장하고, 제 2 세트의 샘플들을 제 2 세트의 레지스터들에 저장하는 단계를 포함한다. 방법은, 제 1 세트의 샘플들의 제 1 서브세트를 선택하는 단계를 더 포함한다. 제 1 서브세트는 오프셋 값에 따라 선택되고, 제 1 세트의 샘플들 중 제 1 샘플 및 제 1 세트의 샘플들 중 제 2 샘플을 포함한다. 제 1 샘플은 제 1 세트의 레지스터들 중 제 1 레지스터에 저장되고, 제 2 샘플은 제 1 세트의 레지스터들 중 제 2 레지스터에 저장된다. 방법은, 채널 추정치와 연관된 제 1 값을 발생시키기 위해, 제 1 세트의 샘플들의 제 1 서브세트를 제 2 세트의 샘플들과 상관시키는 단계를 더 포함한다. 제 1 값을 발생시키는 것에 응답하여, 시프트된 제 2 세트의 샘플들을 발생시키기 위해 스텝 값(step value)에 따라 제 2 세트의 샘플들이 시프트된다.
[0011] 다른 특정 실시예에서, 장치는, 제 1 세트의 레지스터들에 저장된 제 1 세트의 샘플들의 제 1 서브세트를 선택하기 위한 수단을 포함한다. 제 1 서브세트는 제 1 세트의 레지스터들 중 제 1 레지스터에 저장된 제 1 샘플을 포함하고 그리고 제 1 세트의 레지스터들 중 제 2 레지스터에 저장된 제 2 샘플을 더 포함한다. 장치는, 시프트된 제 2 세트의 샘플들을 발생시키기 위해, 제 2 세트의 레지스터들에 저장된 제 2 세트의 샘플들을 시프트하기 위한 수단을 더 포함한다. 장치는, 제 1 서브세트에 기초하여 그리고 시프트된 제 2 세트의 샘플들의 제 2 서브세트에 추가로 기초하여, 채널 추정치와 연관된 제 1 값을 발생시키기 위한 수단을 더 포함한다.
[0012] 다른 특정 실시예에서, 컴퓨터-판독가능 저장 매체는, 무선 주파수(RF) 인터페이스로 하여금, 제 1 세트의 샘플들을 제 1 세트의 레지스터들에 저장하고 제 2 세트의 샘플들을 제 2 세트의 레지스터들에 저장하는 것을 포함하는 동작들을 수행하게 하도록 프로세서에 의해 실행가능한 명령들을 저장한다. 동작들은, 제 1 세트의 샘플들의 제 1 서브세트를 선택하는 것을 더 포함한다. 제 1 서브세트는 오프셋 값에 따라 선택되고, 제 1 세트의 샘플들 중 제 1 샘플 및 제 1 세트의 샘플들 중 제 2 샘플을 포함한다. 제 1 샘플은 제 1 세트의 레지스터들 중 제 1 레지스터에 저장되고, 제 2 샘플은 제 1 세트의 레지스터들 중 제 2 레지스터에 저장된다. 동작들은, 채널 추정치와 연관된 제 1 값을 발생시키기 위해, 제 1 세트의 샘플들의 제 1 서브세트를 제 2 세트의 샘플들과 상관시키는 것을 더 포함한다. 동작들은, 제 1 값을 발생시키는 것에 응답하여, 시프트된 제 2 세트의 샘플들을 발생시키기 위해 스텝 값에 따라 제 2 세트의 샘플들을 시프트하는 것을 더 포함한다.
[0013] 개시된 실시예들 중 적어도 하나의 의해 제공되는 하나의 특정한 이점은, (예를 들어, 데이터 샘플들을 시프트하는 대신에) 코드 샘플들을 시프트하는 것에 의한 채널 추정치의 계산이다. 데이터 샘플들 대신에 코드 샘플들을 시프트하는 것은, 특정한 복잡한 계산들을 회피할 수 있고, 단순화된 벡터 하드웨어를 이용한 채널 추정을 가능하게 할 수 있다. 각각의 데이터 샘플이 16-비트 벡터를 포함할 수 있고 각각의 코드 샘플이 2-비트 벡터를 포함할 수 있기 때문에, 데이터 샘플들을 시프트하는 대신에 코드 샘플들을 시프트하는 것은, 데이터 샘플들을 시프트하는 디바이스와 비교하여, 단순화된 하드웨어 설계 및 더 낮은 전력 소비를 가능하게 할 수 있다. 본 개시내용의 다른 양상들, 이점들, 및 특징들은, 다음의 부분들: 도면의 간단한 설명, 발명을 실시하기 위한 구체적인 내용, 및 청구범위를 포함하는 전체 출원의 리뷰 후에 명백해질 것이다.
[0014] 도 1은 제 1 특정 동작 시간에서의 디바이스의 특정한 예시적 실시예의 블록도이고;
[0015] 도 2는 제 2 특정 동작 시간에서의, 도 1의 디바이스의 특정한 예시적 실시예의 블록도이고;
[0016] 도 3a는 도 1의 디바이스에 의해 수행되는 방법의 특정한 예시적 실시예의 흐름도이고;
[0017] 도 3b는 도 1의 디바이스에 의해 수행되는 다른 방법의 특정한 예시적 실시예의 흐름도이고; 그리고
[0018] 도 4는 도 1의 디바이스를 포함하는 통신 디바이스의 블록도이다.
[0019] 도 1을 참조하면, 제 1 특정 동작 시간에서의 디바이스의 특정한 예시적 실시예가 도시되며, 일반적으로 100으로 지정된다. 특정 실시예에서, 디바이스(100)는 모뎀과 같은 무선 주파수(RF) 인터페이스의 일부에 대응한다. 디바이스(100)는, 아래에 추가로 설명되는 바와 같이, 채널을 통해 전송되는 신호들을 수신하기 위해 이용되는 채널 추정치들을 결정하기 위해 벡터들에 대한 연산들을 수행하는 벡터 머신에 대응할 수 있다.
[0020] 디바이스(100)는 제 1 세트의 샘플들을 저장하기 위한 제 1 세트의 레지스터들(예를 들어, 데이터 샘플들의 세트를 저장하기 위한 데이터 레지스터들(104)) 및 제 2 세트의 샘플들을 저장하기 위한 제 2 세트의 레지스터들(예를 들어, CDMA 코드 시퀀스와 같은 코드 샘플들의 세트를 저장하기 위한 코드 레지스터들(108))을 포함한다. 디바이스(100)는 선택 로직(112), 채널 추정기(116), 및 시프트 로직(124)을 더 포함한다. 선택 로직(112)은 데이터 레지스터들(104) 및 코드 레지스터들(108)에 응답한다. 채널 추정기(116)는 선택 로직(112)에 응답한다. 코드 레지스터들(108)은, 아래에 추가로 설명되는 바와 같이, 코드 레지스터들(108)에 저장된 코드 샘플들의 세트를 시프트(예를 들어, 수평으로 시프트 또는 "회전")하기 위한 시프트 로직(124)에 응답할 수 있다.
[0021] 도 1의 특정한 예에서, 데이터 레지스터들(104)에 저장된 데이터 샘플들의 세트는, 데이터 샘플들(r0, r1, ... r191)을 포함한다. 도 1에 예시된 바와 같이, 코드 레지스터들(108)에 저장된 코드 샘플들의 세트는, 코드 샘플들(c0, c1, ... c63)을 포함한다. 도 1의 예는, 데이터 레지스터들(104)이 제 1 데이터 레지스터(128), 제 2 데이터 레지스터(132), 및 제 3 데이터 레지스터(136)를 포함함을 추가로 도시한다. 데이터 레지스터들(104)은 목적지 레지스터(destination register)들(138)을 더 포함하고, 목적지 레지스터(138)는 아래에 추가로 설명되는 바와 같이, 부분 상관들과 같은, 채널 추정기(116)에 의해 수행되는 계산들의 결과들을 저장할 수 있다.
[0022] 동작에서, 채널 추정기(116)는, 선택 로직(112)에 의해 선택된 데이터 샘플들 및 코드 샘플들에 기초하여 채널 추정치를 발생시킬 수 있다. 채널 추정치는 앞서 설명된 h(n)에 대응할 수 있다. 채널 추정치는, 각각의 시간에서의 채널 추정치에 각각 대응할 수 있는 h(0), h(1), ... h(31)과 같은 부분적 채널 추정치들을 포함할 수 있다. 예를 들어, h(0)은 제 1 시간(즉, n=0)에서의 채널 추정치에 대응할 수 있고, h(1)은 제 2 시간(즉, n=1)에서의 채널 추정치에 대응할 수 있고, 그리고 h(31)은 제 32 시간(즉, n=31)에서의 채널 추정치에 대응할 수 있다.
[0023] 특정 실시예에서, 각각의 시간에서의 채널 추정치는, 데이터 레지스터들(104)의 데이터 샘플들의 세트의 서브세트들과 코드 레지스터들(108)의 코드 샘플들의 세트 사이의 부분 상관들의 조합(예를 들어, 합)으로서 결정된다. 채널 추정치(h(0))가 부분 상관들(h0(0) 및 h1(0))(본 명세서에서 부분 프러덕트(partial product)들 및 부분 채널 추정치들로 또한 지칭됨)과 같은 값들의 조합으로서 결정되는 특정한 예시가 아래에서 제공된다.
[0024] h0(0)을 결정하기 위해, 선택 로직(112)은 데이터 샘플들의 제 1 서브세트 및 코드 샘플들(또는 코드 샘플들의 제 2 서브세트)을 선택할 수 있다. 선택 로직(112)은 코드 샘플들 및 데이터 샘플들의 제 1 서브세트를 채널 추정기(116)에 제공할 수 있다. 채널 추정기(116)는 코드 샘플들 및 제 1 서브세트에 기초하여 (예를 들어, 코드 샘플들과 제 1 서브세트 사이의 내적을 계산함으로써) 제 1 값(120)(예를 들어, h0(0))을 발생시킬 수 있다. 예를 들어, 채널 추정기(116)는 다음을 계산하기 위해, 코드 샘플들 및 제 1 서브세트에 기초하여 부분 상관을 수행할 수 있다:
[0025]
Figure pct00004
[0026] 제 1 값(120)은 목적지 레지스터들(138)에 저장될 수 있다. 게다가, 제 2 부분 상관(h1(0))과 같은 제 2 값이 다음에 따라 결정될 수 있다:
[0027]
Figure pct00005
[0028] h1(0)을 결정하기 위해, 일부 디바이스들은 데이터 샘플들 각각을 시프트할 수 있다. 예를 들어, 디바이스는 데이터 샘플들 각각을 좌측으로 1 포지션 시프트하고(즉, 그래서, 제 1 데이터 레지스터(128)의 최좌측(leftmost) 데이터 샘플은 r0 대신 r1인 등등임), 그 다음으로, 제 1 시프트된 데이터 샘플에서 시작하여(즉, r1에서 시작하여) 데이터 샘플들을 판독할 수 있다. 그러나, 이러한 디바이스들은, 데이터 샘플들 각각을 시프트하기 위해 복잡한 하드웨어를 요구할 수 있으며, 이는 데이터 샘플들 각각이 큰 벡터를 포함하는 경우에는 구현하기가 특히 어려울 수 있다. 특정 실시예에서, 디바이스(100)는, 데이터 레지스터들(104)에 저장된 데이터 샘플들을 시프트하기보다는, 코드 레지스터들(108)에 저장된 코드 샘플들을 시프트한다.
[0029] 예를 들어, 도 2는 제 2 특정 동작 시간에서의, 도 1의 디바이스(100)를 도시한다. 도 2의 예에서, 데이터 샘플들 대신에, 코드 레지스터들(108)의 코드 샘플들이 시프트된다. 따라서, 도 2는, 시프트 로직(124)이 스텝 값(148)에 따라 코드 샘플들의 세트를 좌측-시프트(left-shift)함을 도시한다. 도 2에서, 스텝 값(148)은 1과 동등하다. 따라서, 코드 샘플들의 세트의 각각의 샘플은 1 포지션 우측-시프트(right-shift)되어서, 최좌측 샘플은 c63이고, 최우측 샘플은 c62이다. 따라서, 채널 추정기(116)는, 시프트된 세트의 코드 샘플들(예를 들어, c63, c0, c1, ... c62)에 부분적으로 기초하여 h1(0)을 결정할 수 있다. 게다가, 도 2에서, 선택 로직(112)은 오프셋 값(140)에 기초하여 데이터 값들의 세트의 제 2 서브세트(예를 들어, 미리 결정된 수의 연속적인 샘플들)를 선택한다. 도 2의 예에서, 오프셋 값(140)은 1과 동등하다(즉, 제 2 서브세트를 선택하기 위해 1개의 데이터 샘플, 즉, r0이 "스킵"됨). 특정 애플리케이션에 따라, 오프셋 값(140)은 상이한 값일 수 있다.
[0030] 앞서의 예를 계속하면, 채널 추정기(116)는, 시프트된 코드 샘플들(또는 시프트된 코드 샘플들의 서브세트)에 기초하여 그리고 제 2 서브세트에 추가로 기초하여, 다음과 같도록 제 2 값(예를 들어, h1(0))을 컴퓨팅할 수 있다:
[0031]
Figure pct00006
[0032] 제 2 값은 목적지 레지스터들(138)에 저장될 수 있다. 데이터 레지스터들(104)의 데이터 샘플들 대신에, 코드 레지스터들(108)의 코드 샘플들을 시프트함으로써, 데이터 샘플들의 큰 시프트 연산들이 회피될 수 있다. 예를 들어, 데이터 샘플들 각각이 16-비트 데이터 벡터를 포함하고, 코드 샘플들 각각이 2-비트 코드 벡터를 포함하는 경우, 코드 샘플들을 시프트하는 것은, 큰 데이터 샘플들을 시프트하는 것과 연관된 큰 시프트 연산들을 회피할 수 있다. 특정 실시예에서, 코드 레지스터들(108)은 2-비트 벡터들의 CDMA "칩 시퀀스"를 저장하고, 여기서 2-비트 벡터들 각각은 각각의 값 1, -1, sqrt(-1), 또는 -sqrt(-1)을 표시한다. 대안적으로, 2-비트 벡터들 각각은 1 + sqrt(-1), 1 - sqrt(-1), -1 + sqrt(-1), 또는 -1 - sqrt(-1), 또는 값들의 다른 조합을 각각 표시할 수 있다.
[0033] 게다가, 선택 로직(112)이 다수의 연속적인 레지스터들에서의 데이터 샘플들을 선택할 수 있기 때문에, 데이터 샘플들은, 데이터 샘플들을 (예를 들어, 단일 레지스터로) 시프트하거나 이동시킴이 없이 선택될 수 있고, 따라서 연산을 단순화한다. 예를 들어, 데이터 샘플들을 이동시킴이 없이(예를 들어, R64를 제 1 데이터 레지스터(128)의 콘텐츠에 부가하여 그 후에 제 1 데이터 레지스터(128)의 전체 콘텐츠를 선택함이 없이) 비-연속적 데이터 샘플들(예를 들어, R1 및 R64)이 선택될 수 있다. 비-연속적 데이터 샘플들을 선택함으로써, 특정한 통상의 회로소자, 이를테면, "탭 지연 라인(tapped delay line)"이 회피될 수 있다(예를 들어, 데이터 레지스터들(104)에서 데이터 값들을 시프트 또는 오버라이트(overwrite)하기 위한 큰 회로가 회피될 수 있음).
[0034] 부가적인 부분 상관들(예를 들어, h2(0), h3(0), ... h15(0))이 유사한 방식으로 발생될 수 있다. 채널 추정기(116)는, 제 1 시간에서 채널 추정치(220)를 결정하기 위해(예를 들어, 앞서 설명된 바와 같이, h(0)을 결정하기 위해) 부분 상관들(예를 들어, h0(0), h1(0)) ... h15(0))을 조합할 수 있다. 유사하게, 채널 추정기(116)는, 제 2 시간에서 채널 추정치(220)(즉, h(1))를 결정하기 위해 부가적인 부분 채널 추정치들(예를 들어, h0(1), h1(1), ... h15(1))을 조합할 수 있다. 제 1 시간에서의 채널 추정치(220)는 제 1 시간에서의 채널의 제 1 응답을 표시할 수 있고, 제 2 시간에서의 채널 추정치(220)는 제 2 시간(예를 들어, 제 1 시간으로부터 제 2 시간까지의 타임 "래그")에서의 채널의 제 2 응답을 표시할 수 있다.
[0035] 오프셋 값(140) 및 스텝 값(148)은, 데이터 레지스터들(104) 중 특정 레지스터들의 콘텐츠를 선택하기 위해 선택 로직(112)에 의해 이용된다. 오프셋 값(140) 및 스텝 값(148)은, 채널 추정치(220)가 추정될 특정 시간에 대응하는 레지스터 위치들을 표시할 수 있다. 예를 들어, 시간(n=0)에서, 오프셋 값(140) 및 스텝 값(148)은, 각각, 데이터 레지스터들(104) 및 코드 레지스터들(108)의 0번째 레지스터 위치를 표시하는 값 0을 각각 가질 수 있다. 시간(n=1)에서, 오프셋 값(140) 및 스텝 값(148)은, 각각, 데이터 레지스터들(104) 및 코드 레지스터들(108)의 첫번째 레지스터 위치를 표시하는 값 1을 각각 가질 수 있다. 게다가, 오프셋 값(140) 및 스텝 값(148)은 데이터 샘플들의 비트들의 수 및 코드 샘플들의 비트들의 수에 대응할 수 있다. 도 2의 특정한 예에서, 타임 래그는 1과 동등하고(즉, 제 1 시간으로부터 제 2 시간까지), 오프셋 값(140)은 16 비트와 동등하고(즉, r0 내지 r1이 16 비트에 걸쳐 있음), 그리고 스텝 값(148)은 2 비트와 동등하다(즉, c63 내지 c0이 2 비트에 걸쳐 있음).
[0036] 도 2와 관련하여, 제 2 서브세트는, 제 1 데이터 레지스터(128)의 오프셋 값(140)에 대응하는 레지스터에서(즉, r1에서) 시작되어 제 3 데이터 레지스터(136)에서 오프셋 값(140) 마이너스 1을 통해 "랩핑 어라운드(wrapping around)"되는(즉, r128까지) 데이터 샘플들을 포함한다. 따라서, 제 2 서브세트는, 오프셋 값(140)(예를 들어, n번째 컬럼 또는 "레인(lane)")에서 시작하여 제 1 데이터 레지스터(128)의 마지막 샘플(예를 들어, 레지스터의 "최대치", 이는 도 2의 r63에 대응함)까지의 데이터 샘플들을 선택함으로써, 그리고 제 3 데이터 레지스터(136)의 시작 샘플(즉, r128)부터 오프셋 값(140) 마이너스 1(즉, n-1번째 컬럼 또는 "레인", 이는 도 2의 특정한 예에서, 1 마이너스 1, 또는 0에 대응함)까지 "랩핑 어라운드"함으로써 선택된다. 따라서, 데이터 레지스터들 중 하나의 데이터 레지스터(즉, 제 1 데이터 레지스터(128))의 오프셋 값(140)에서 시작되어, 데이터 레지스터들(104)의 다른 데이터 레지스터(즉, 제 3 데이터 레지스터(136))의 오프셋 값(140) 마이너스 1에서 종료되는 미리 결정된 수의 연속적인 데이터 샘플들이 데이터 레지스터들(104)로부터 판독된다. 따라서, 선택 로직(112)은 오프셋 값(140)에 기초하여 데이터 레지스터들(104) 중 다수의 연속적인 레지스터들로부터의 데이터 샘플들을 "스플라이싱"함으로써, 제 2 서브세트를 선택할 수 있다.
[0037] 특정한 예시적 실시예에서, 채널 추정기(116)는 상이한 타임 래그들에 대한 채널 추정치(220)를 동시에 결정하도록 구성된 프로세서를 포함한다. 예를 들어, 프로세서에서 단일 명령을 실행시킴으로써, 제 1 시간에서의 채널 추정치(220)(즉, h(0))(또는 그 일부)는, 제 2 시간에서의 채널 추정치(220)(즉, h(1))(또는 그 일부)와 동시에 결정될 수 있다. 추가로 예시하자면, 프로세서는 부분 상관들을 동시에 결정하도록(예를 들어, h1(1)과 동시에 h0(1)을 결정하도록) 단일 명령을 실행시킬 수 있다.
[0038] 적어도 하나의 대안적인 실시예에서, 제 2 세트의 샘플들은 코드 샘플들 대신에 제 2 세트의 데이터 샘플들을 포함할 수 있다. 예를 들어, 제 2 세트의 데이터 샘플들은, 채널 추정기(116)가 채널 추정치(220)를 발생시키기 위해 (예를 들어, 상관 계산들 대신에) 공분산 계산들을 수행하는 애플리케이션들에서 이용될 수 있다. 따라서, 목적지 레지스터들(138)은, 부분 상관들(예를 들어, h0(0), h1(0), ... h15(0)), 공분산 계산들의 결과들, 또는 이들의 조합을 일시적으로 저장하도록 구성될 수 있다. 특정 실시예에서, 제 1 세트의 레지스터들의 각각의 컬럼(예를 들어, "레인")은 부분 상관을 저장하기 위한 대응하는 목적지 레지스터를 갖는다. 도 2의 예를 계속하면, 제 1 목적지 레지스터는 제 1 세트의 레지스터들의 제 1 레인(즉, r0, r64, 및 r128을 저장하는 레인)에 대응할 수 있고, 제 1 부분 상관(h0(0))을 저장할 수 있다. 다른 예로서, 제 2 목적지 레지스터는 제 1 세트의 레지스터들의 제 2 레인(즉, r1, r65, 및 r129를 저장하는 레인)에 대응할 수 있고, 제 2 부분 상관(h1(0))을 저장할 수 있다. 목적지 레지스터들은, h(0)을 발생시키기 위해 부분 상관들(h0(0), h1(0), ... h15(0))이 조합될 때까지, 부분 상관들(h0(0), h1(0), ... h15(0))을 일시적으로 저장할 수 있고, 이 시간에서, h(1)에 대응하는 부분 상관들(즉, h0(1), h1(1), ... h15(1))은 목적지 레지스터들에 기록된다.
[0039] 데이터 레지스터들(104) 및 코드 레지스터들(108)은 특정 애플리케이션을 위한 적절한 크기들일 수 있다. 예를 들어, 레지스터들(104, 108)은 128개의 샘플들을 저장하도록 구성될 수 있다. 특정 실시예에서, 코드 레지스터들(108)은, 64개의 샘플들을 저장하도록 각각 구성된 2개의 레지스터들(예를 들어, 도 1 및 도 2에 도시된 바와 같이, c0...c63을 저장하도록 구성된 제 4 레지스터, 및 c64...c127을 저장하도록 구성되는 제 5 레지스터(도시되지 않음))을 포함한다. 시프트 로직(124)은 추가로, 제 4 레지스터 및 제 5 레지스터 양쪽 모두의 샘플들을 시프트함으로써 (예를 들어, 도 1 및 도 2에 도시된 바와 같이, c63을 c0에 관해 좌측-시프트하고, 그리고 추가로 c127을 c64에 관해 좌측-시프트함) 코드 샘플들을 시프트하도록 구성될 수 있다. 대안적으로, 레지스터들(104, 108)은 256개의 샘플들, 또는 다른 수의 샘플들을 저장하도록 구성될 수 있다. 레지스터들(104, 108)이 256개의 샘플들을 저장하는 경우, 연산들은 128개의 연산들의 2개의 세트들로 "분리(broken)"될 수 있다.
[0040] 도 3a를 참조하면, 디바이스(100)에 의해 수행되는 방법의 특정한 예시적 실시예가 도시되며, 일반적으로 300으로 지정된다. 방법(300)의 동작들은 채널 추정기(116)에 의해 수행될 수 있다.
[0041] 방법(300)은 304에서, 제 1 세트의 레지스터들에 제 1 세트의 샘플들(예를 들어, 수신된 신호와 연관된 데이터 샘플들)을 저장하는 단계를 포함한다. 제 1 세트의 샘플들은 도 1 및 도 2를 참조하여 설명된 데이터 샘플들(즉, r0, r1, ... r191)에 대응할 수 있다. 제 1 세트의 레지스터들은 도 1 및 도 2와 관련하여 설명된 데이터 레지스터들(104)에 대응할 수 있다.
[0042] 308에서, 방법(300)은, 제 2 세트의 레지스터들에 제 2 세트의 샘플들(예를 들어, 1 및 -1 또는 sqrt(-1) 및 -sqrt(-1)과 같은 통합 값들(unity values)을 포함하는 CDMA "칩" 시퀀스와 같은 코드 시퀀스와 연관된 코드 샘플들)을 저장하는 단계를 더 포함한다. 제 2 세트의 샘플들은 도 1 및 도 2와 관련하여 설명된 코드 샘플들(즉, c0, c1, ... c63)에 대응할 수 있다. 제 2 세트의 레지스터들은 도 1 및 도 2와 관련하여 설명된 코드 레지스터들(108)에 대응할 수 있다.
[0043] 312에서, 방법(300)은 제 1 세트의 샘플들의 제 1 서브세트를 선택하는 단계를 더 포함한다. 제 1 서브세트는, 도 1과 관련하여 설명된 바와 같은 r0, r1, r2, r3, r64, r65, r66, r67에 대응할 수 있다. 제 1 서브세트는, 제 1 세트의 샘플들을 시프트함이 없이, 선택 로직(112)에 의해 선택될 수 있다. 제 1 서브세트는 오프셋 값에 따라 선택되고, 제 1 세트의 샘플들 중 제 1 샘플 그리고 제 1 세트의 샘플들 중 제 2 샘플을 포함한다. 제 1 샘플은 제 1 세트의 레지스터들 중 제 1 레지스터에 저장되고, 제 2 샘플은 제 1 세트의 레지스터들 중 제 2 레지스터에 저장된다. 예를 들어, 제 1 샘플은 데이터 레지스터들(128, 132, 136) 중 하나의 데이터 레지스터에 저장될 수 있고, 제 2 샘플은 데이터 레지스터들(128, 132, 136) 중 다른 데이터 레지스터에 저장될 수 있다. 오프셋 값은 도 2의 오프셋 값(140)에 대응할 수 있다.
[0044] 316에서, 방법(300)은, 채널 추정치와 연관된 제 1 값을 발생시키기 위해 (예를 들어, 내적 연산을 이용하여) 제 1 세트의 샘플들의 제 1 서브세트를 제 2 세트의 샘플들(또는 제 2 세트의 샘플들의 제 2 서브세트)과 상관시키는 단계를 더 포함한다. 제 1 서브세트를 제 2 세트의 샘플들과 상관시키는 단계는 채널 추정기(116)에 의해 수행될 수 있다. 제 1 값은 도 1과 관련하여 설명된 제 1 값(120)(예를 들어, h0(0))에 대응할 수 있다. 채널 추정치는 도 2의 채널 추정치(220)에 대응할 수 있다. 제 1 값은 목적지 레지스터들(138)에 저장될 수 있다.
[0045] 320에서, 제 1 값을 발생시키는 것에 응답하여, 방법(300)은 시프트된 제 2 세트의 샘플들을 발생시키기 위해 스텝 값에 따라 제 2 세트의 샘플들을 시프트하는 단계를 더 포함한다. 스텝 값은 도 2의 스텝 값(148)에 대응할 수 있다. 제 2 세트의 샘플들은 도 1 및 도 2의 시프트 로직(124)에 의해 시프트될 수 있다.
[0046] 324에서, 제 2 값은, 제 1 세트의 샘플들의 제 2 서브세트에 기초하여 그리고 시프트된 제 2 세트의 샘플들에 추가로 기초하여 발생된다. 예를 들어, 제 2 값은 h1(0)에 대응할 수 있고, 도 2와 관련하여 설명된 바와 같이 발생될 수 있다.
[0047] 도 3b를 참조하면, 디바이스(100)에 의해 수행되는 다른 방법의 특정한 예시적 실시예가 도시되며, 일반적으로 350으로 지정된다. 방법(350)의 동작들은 채널 추정기(116)에 의해 수행될 수 있고, 도 3a의 방법(300)을 수행하는 것에 응답하여 수행될 수 있다.
[0048] 방법(350)은 328에서, 제 1 세트의 샘플들의 제 2 서브세트를 선택하는 단계를 포함한다. 제 2 서브세트는 도 2와 관련하여 설명된 바와 같이, r1, r2, r3, r64, r65, r66, r67, r128에 대응할 수 있다. 제 2 서브세트는, 제 1 세트의 샘플들을 시프트함이 없이, 선택 로직(112)에 의해 선택될 수 있다.
[0049] 332에서, 제 2 서브세트는, 채널 추정치와 연관된 제 2 값을 발생시키기 위해, 시프트된 제 2 세트의 샘플들(또는 시프트된 제 2 세트의 샘플들의 제 2 서브세트)과 (예를 들어, 내적 연산을 이용하여) 상관된다. 앞서 설명된 바와 같이, 제 2 값은 h1(0)에 대응할 수 있고, 목적지 레지스터들(138)에 저장될 수 있다. 제 1 값 및 제 2 값은 제 1 시간(n=0)에 대한 채널 추정치와 연관된 부분 상관들에 대응할 수 있다.
[0050] 336에서, 제 2 값을 발생시키는 것에 응답하여, 시프트된 제 2 세트의 샘플들은 스텝 값에 따라, 재-시프트(re-shift)된다. 예를 들어, 시프트된 제 2 세트의 샘플들은 코드 레지스터들(108)에서 시퀀스(c62, c63, c0, c1, c2, ... c61)를 발생시키기 위해 재-시프트될 수 있다. 방법(350)은, h2(0), h3(0), ... h15(0)과 같은, 제 1 시간(n=0)에 대한 부가적인 부분 채널 추정치들을 발생시키는 단계(도 3b에 도시되지 않음)를 포함할 수 있다.
[0051] 340에서, 방법(350)은, 제 1 시간에서 채널 추정치를 발생시키기 위해 적어도 제 1 부분 상관 및 제 2 부분 상관을 조합하는 단계를 더 포함한다. 예를 들어, h0(0), h1(0), ... h15(0)는, 제 1 시간(n=0)에서 채널 추정치를 발생시키기 위해(즉, h(0)를 발생시키기 위해) 조합될 수 있다(예를 들어, 더해질 수 있음).
[0052] 344에서, 제 3 부분 상관 및 제 4 부분 상관이 발생된다. 제 3 부분 상관 및 제 4 부분 상관은 h0(1) 및 h1(1)에 각각 대응할 수 있고, 이는 제 2 시간(n=1)에 대응할 수 있다. h2(1), h3(1), ... h15(1)과 같은 부가적인 부분 상관들이 제 2 시간(n=1)에 대해 발생될 수 있다. 방법(350)은, 348에서, 제 2 시간(n=1)에서 채널 추정치를 발생시키기 위해(즉, h(1)을 발생시키기 위해) (예를 들어, h0(1), h1(1), h2(1), ... h15(1)을 더함으로써) 적어도 제 3 부분 상관 및 제 4 부분 상관을 조합하는 단계를 더 포함한다. 제 2 시간(n=1)은 제 1 시간(n=0) 이후의 "타임 래그"이고, 오프셋 값 및 스텝 값은 타임 래그에 기초한다(즉, 오프셋 값 및 스텝 값은 타임 래그에 기초하여 선택됨).
[0053] 도 3a 및 도 3b의 방법들(300, 350)을 이용한 채널 추정치들의 계산은, 계산들의 복잡성을 감소시킬 수 있고, 단순화된 벡터 하드웨어를 가능하게 할 수 있다. 예를 들어, 데이터 샘플들을 시프트하는 대신에 코드 샘플들을 시프트하는 것은, 각각의 데이터 샘플이 16-비트 벡터를 포함하고 각각의 코드 샘플이 2-비트 벡터를 포함하는 경우에서 특정한 복잡한 계산들을 회피할 수 있다. 따라서, 데이터 샘플들을 시프트하는 대신에 코드 샘플들을 시프트하는 것은, 데이터 샘플들을 시프트하는 디바이스들과 비교하여, 단순화된 하드웨어 설계 및 더 낮은 전력 소비를 가능하게 할 수 있다.
[0054] 도 4를 참조하면, 통신 디바이스의 특정한 예시적 실시예의 블록도가 도시되며, 일반적으로 400으로 지정된다. 통신 디바이스(400)는 디지털 신호 프로세서(DSP)와 같은 프로세서(410)를 포함할 수 있다. 프로세서(410)는 메모리(432)(예를 들어, 비-일시적 컴퓨터-판독가능 매체)와 같은 컴퓨터-판독가능 저장 매체에 커플링될 수 있다. 메모리(432)는 프로세서(410)에 의해 실행가능한 명령들(454), 프로세서(410)에 액세스가능한 데이터(456), 또는 이들의 조합을 저장할 수 있다.
[0055] 도 4는 또한, 프로세서(410)에 그리고 디스플레이(428)에 커플링되는 디스플레이 제어기(426)를 도시한다. 코더/디코더(CODEC)(434)가 또한 프로세서(410)에 커플링될 수 있다. 스피커(436) 및 마이크로폰(438)은 CODEC(434)에 커플링될 수 있다. 카메라(446)는 카메라 제어기(490)에 커플링될 수 있다. 카메라 제어기(490)는 프로세서(410)에 커플링될 수 있다.
[0056] 도 4는 또한, 무선 제어기(440)가 프로세서(410)에 커플링될 수 있음을 표시한다. 무선 제어기는 무선 주파수(RF) 인터페이스(450)를 통해 안테나(442)에 추가로 커플링될 수 있다. RF 인터페이스(450)는 도 1 및 도 2의 디바이스(100)를 포함할 수 있다. 특정 실시예에서, 디바이스(100)는 RF 인터페이스(450)에 포함된 모뎀(또는 모뎀의 일부)에 대응한다. 무선 제어기(440), RF 인터페이스(450), 및 안테나(442)는, CDMA 네트워크를 통해 전송된 신호들과 같은 신호들을 수신하기 위해 이용될 수 있다. 특정 실시예에서, 데이터 레지스터들(104)은 수신된 신호들과 연관된 데이터 샘플들을 저장하고, 코드 레지스터들(108)은 CDMA 네트워크와 연관된 코드 시퀀스(예를 들어, CDMA "칩" 시퀀스)를 저장한다.
[0057] 특정 실시예에서, 프로세서(410), 메모리(432), 디스플레이 제어기(426), 카메라 제어기(490), CODEC(434), 무선 제어기(440), 및 RF 인터페이스(450)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(422)에 포함된다. 입력 디바이스(430) 및 전원(444)은 시스템-온-칩 디바이스(422)에 커플링될 수 있다.
[0058] 더욱이, 특정 실시예에서, 그리고 도 4에서 예시된 바와 같이, 디스플레이(428), 입력 디바이스(430), 카메라(446), 스피커(436), 마이크로폰(438), 안테나(442), 및 전원(444)은 시스템-온-칩 디바이스(422) 외부에 있다. 그러나, 디스플레이(428), 입력 디바이스(430), 카메라(446), 스피커(436), 마이크로폰(438), 안테나(442), 및 전원(444) 각각은, 시스템-온-칩 디바이스의 컴포넌트에, 이를테면, 인터페이스에 또는 제어기에 커플링될 수 있다.
[0059] 설명된 실시예들과 관련하여, 컴퓨터-판독가능 저장 매체(예를 들어, 메모리(432))는, 무선 주파수(RF) 인터페이스(예를 들어, RF 인터페이스(450))로 하여금, 도 3a 및 도3b의 방법들(300, 350)에 대응하는 하나 또는 둘 이상의 동작들과 같은 동작들을 수행하게 하기 위해 프로세서(예를 들어, 프로세서(410))에 의해 실행가능한 명령들(예를 들어, 명령들(454))을 저장한다. 특정 실시예에서, 동작들은, 제 1 세트의 레지스터들(예를 들어, 데이터 레지스터들(104))의 제 1 세트의 샘플들(예를 들어, 안테나(442) 및 RF 인터페이스(450)를 통해 수신된 신호에 대응할 수 있는 r0, r1, ... r191)을 저장하는 것을 포함한다. 동작들은, 제 2 세트의 레지스터들(예를 들어, 코드 레지스터들(108))의 제 2 세트의 샘플들(예를 들어, CDMA 코드 시퀀스와 같은 코드 시퀀스에 대응할 수 있는 c0, c1, ... c63)을 저장하는 것을 더 포함한다. 동작들은, 제 1 세트의 샘플들의 제 1 서브세트(예를 들어, 도 2와 관련하여 설명된 제 1 서브세트)를 선택하는 것을 더 포함한다. 제 1 서브세트는 오프셋 값(예를 들어, 오프셋 값(140))에 따라 선택되고, 제 1 세트의 샘플들 중 제 1 샘플 및 제 1 세트의 샘플들 중 제 2 샘플을 포함한다. 제 1 샘플은 제 1 세트의 레지스터들 중 제 1 레지스터(예를 들어, 데이터 레지스터들(128, 132, 136) 중 하나의 데이터 레지스터)에 저장되고, 제 2 샘플은 제 1 세트의 레지스터들 중 제 2 레지스터(예를 들어, 데이터 레지스터들(128, 132, 136) 중 다른 데이터 레지스터)에 저장된다. 동작들은, 채널 추정치와 연관된 제 1 값(예를 들어, h0(0)과 같은 부분 상관)을 발생시키기 위해, 제 1 세트의 샘플들의 제 1 서브세트를 제 2 세트의 샘플들과 상관시키는 것을 더 포함한다. 동작들은, 제 1 값을 발생시키는 것에 응답하여, 시프트된 제 2 세트의 샘플들을 발생시키기 위해(예를 들어, 도 2에 도시된 바와 같은 c63, c0, ...c62를 발생시키기 위해) 스텝 값에 따라 제 2 세트의 샘플들을 시프트하는 것을 더 포함한다.
[0060] 설명된 실시예들과 관련하여, 장치(예를 들어, 시스템-온-칩 디바이스(422))는, 제 1 세트의 레지스터들(예를 들어, 데이터 레지스터들(104))에 저장된 제 1 세트의 샘플들(예를 들어, r0, r1, ... r191)의 제 1 서브세트를 선택하기 위한 수단(예를 들어, 선택 로직(112))을 포함한다. 제 1 서브세트는 제 1 세트의 레지스터들 중 제 1 레지스터(예를 들어, 데이터 레지스터들(128, 132, 136) 중 하나의 데이터 레지스터)에 저장된 제 1 샘플을 포함하고, 제 1 세트의 레지스터들 중 제 2 레지스터(예를 들어, 데이터 레지스터들(128, 132, 136) 중 다른 데이터 레지스터)에 저장된 제 2 샘플을 더 포함한다. 장치는, 시프트된 제 2 세트의 샘플들(예를 들어, c63, c0, c1 ... c62)을 발생시키기 위해, 제 2 세트의 레지스터들(예를 들어, 코드 레지스터들(108))에 저장된 제 2 세트의 샘플들(예를 들어, c0, c1, ... c63)을 시프트하기 위한 수단(예를 들어, 시프트 로직(124))을 더 포함한다. 장치는, 제 1 서브세트에 기초하여 그리고 시프트된 제 2 세트의 샘플들의 제 2 서브세트에 추가로 기초하여, 채널 추정치와 연관된 제 1 값(예를 들어, h0(0)과 같은 부분 상관)을 발생시키기 위한 수단을 더 포함한다.
[0061] 당업자들은, 앞서 개시된 디바이스들 및 기능성들이 컴퓨터 판독가능 매체들 상에 저장된 컴퓨터 파일들(예를 들어, RTL, GDSII, GERBER 등)로 설계되고 구성될 수 있음을 이해할 것이다. 일부 또는 모든 이러한 파일들은 이러한 파일들에 기초하여 디바이스들을 제조하는 제조 핸들러들에게 제공될 수 있다. 결과적인 제품들은 반도체 웨이퍼들을 포함하며, 이 반도체 웨이퍼들은 이후 반도체 다이들로 분리되고 반도체 칩들로 패키지화된다. 반도체 칩들은 이후, 디바이스(100), 통신 디바이스(400), 또는 이들의 조합과 같은 디바이스들에서 사용된다.
[0062] 당업자들은 본 명세서에서 개시된 실시예들과 관련하여 설명되는 다양한 예시적인 논리 블록들, 구성들, 모듈들, 회로들 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 모두의 조합들로서 구현될 수 있음을 추가로 이해할 것이다. 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들 및 단계들이 이들의 기능성의 관점에서 일반적으로 전술되었다. 이러한 기능성이 하드웨어로 구현될지 또는 소프트웨어로서 구현될지는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 의존한다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들은 본 개시내용의 범위로부터의 이탈을 야기하는 것으로서 해석되지 않아야 한다.
[0063] 본 명세서에서 개시된 실시예들과 관련하여 설명된 알고리즘 또는 방법의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로 또는 이들 둘의 조합으로 구현될 수 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독-전용 메모리(ROM), 프로그램가능 판독-전용 메모리(PROM), 소거가능 프로그램가능 판독-전용 메모리(EPROM), 전기적 소거가능 프로그램가능 판독-전용 메모리(EEPROM), 레지스터들, 하드 디스크, 착탈식 디스크, 컴팩트 디스크 판독-전용 메모리(CD-ROM), 또는 당해 기술분야에 알려진 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 비-일시적 (예를 들어, 유형의(tangible)) 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서와 일체화될 수 있다. 프로세서 및 저장 매체는 주문형 집적 회로(ASIC)에 상주할 수 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말 내에서 이산 컴포넌트들로서 상주할 수 있다.
[0064] 개시된 실시예들의 이전 설명은 당업자가 개시된 실시예들을 실시 또는 사용하는 것을 가능하게 하기 위해 제공된다. 이러한 실시예들에 대한 다양한 수정들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에서 정의된 원리들은 본 개시내용의 범위로부터 벗어남이 없이 다른 실시예들에 적용될 수 있다. 따라서, 본 개시내용은 본 명세서에서 도시된 실시예들로 제한되도록 의도되는 것이 아니라 후속하는 청구항들에 의해 정의되는 바와 같은 원리들 및 신규한 특징들과 부합하는 가능한 가장 넓은 범위에 따르도록 의도된다.

Claims (26)

  1. 장치로서,
    제 1 세트의 레지스터들에 저장된 제 1 세트의 샘플들의 제 1 서브세트를 선택하도록 구성된 선택 로직 ― 상기 제 1 서브세트는 상기 제 1 세트의 레지스터들 중 제 1 레지스터에 저장된 제 1 샘플을 포함하고 그리고 상기 제 1 세트의 레지스터들 중 제 2 레지스터에 저장된 제 2 샘플을 더 포함함 ―;
    제 2 세트의 레지스터들에 저장된 제 2 세트의 샘플들을 시프트하도록 구성된 시프트 로직; 및
    상기 제 1 서브세트에 기초하여 그리고 시프트된 제 2 세트의 샘플들의 제 2 서브세트에 추가로 기초하여, 채널 추정치와 연관된 제 1 값을 발생시키도록 구성된 채널 추정기
    를 포함하는,
    장치.
  2. 제 1 항에 있어서,
    상기 제 1 값은 상기 제 1 서브세트와 상기 시프트된 제 2 세트의 샘플들의 제 2 서브세트 사이의 제 1 부분 상관이고, 그리고
    상기 채널 추정기는 추가로, 상기 제 1 부분 상관과 적어도 제 2 부분 상관을 조합함으로써, 상기 채널 추정치를 발생시키도록 구성되는,
    장치.
  3. 제 1 항에 있어서,
    상기 선택 로직은 추가로, 상기 제 1 세트의 샘플들을 시프트함이 없이 상기 제 1 서브세트를 선택하도록 구성되는,
    장치.
  4. 제 1 항에 있어서,
    상기 제 1 세트의 샘플들 각각은 16-비트 데이터 벡터를 포함하고, 그리고
    상기 제 2 세트의 샘플들 각각은 코드 분할 다중 액세스(CDMA) 코드와 연관된 2-비트 벡터를 포함하는,
    장치.
  5. 제 4 항에 있어서,
    각각의 2-비트 벡터는 값 1, 값 -1, 값 sqrt(-1), 또는 값 -sqrt(-1)을 갖는,
    장치.
  6. 제 1 항에 있어서,
    상기 채널 추정기는 추가로, 제 1 서브세트 및 상기 시프트된 제 2 세트의 샘플들의 제 2 서브세트에 대한 내적(dot product) 연산을 수행함으로써, 상기 제 1 값을 발생시키도록 구성되는,
    장치.
  7. 제 1 항에 있어서,
    상기 제 1 세트의 레지스터들은 제 3 레지스터를 더 포함하고, 그리고
    상기 제 1 서브세트는 상기 제 3 레지스터 상에 저장된 제 3 샘플을 더 포함하는,
    장치.
  8. 제 1 항에 있어서,
    상기 제 1 세트의 레지스터들 및 상기 제 2 세트의 레지스터들은 각각, 128개의 샘플들을 저장하도록 구성되는,
    장치.
  9. 제 8 항에 있어서,
    상기 제 2 세트의 레지스터들은 64개의 값들을 저장하도록 구성된 제 3 레지스터를 포함하고 그리고 64개의 값들을 저장하도록 구성된 제 4 레지스터를 더 포함하고, 그리고
    상기 시프트 로직은 추가로, 상기 제 3 레지스터 및 상기 제 4 레지스터 양쪽 모두에 저장된 상기 제 2 세트의 샘플들의 값들을 시프트하도록 구성되는,
    장치.
  10. 제 1 항에 있어서,
    상기 제 1 세트의 레지스터들 및 상기 제 2 세트의 레지스터들은 각각, 256개의 값들을 저장하도록 구성되는,
    장치.
  11. 제 1 항에 있어서,
    상기 제 1 세트의 샘플들은 수신된 신호와 연관된 데이터 샘플들의 세트를 포함하고,
    상기 제 2 세트의 샘플들은 코드 시퀀스와 연관된 코드 샘플들의 세트를 포함하고, 그리고
    상기 채널 추정기는 추가로, 상기 데이터 샘플들의 세트와 상기 코드 샘플들의 세트 사이의 상관을 결정함으로써, 상기 채널 추정치를 결정하도록 구성되는,
    장치.
  12. 제 1 항에 있어서,
    상기 제 1 세트의 샘플들은 수신된 신호와 연관된 제 1 세트의 데이터 샘플들을 포함하고,
    상기 제 2 세트의 샘플들은 상기 수신된 신호와 연관된 제 2 세트의 데이터 샘플들을 포함하고, 그리고
    상기 채널 추정기는 추가로, 상기 제 1 세트의 데이터 샘플들과 상기 제 2 세트의 데이터 샘플들 사이의 공분산(covariance)을 결정함으로써, 상기 채널 추정치를 결정하도록 구성되는,
    장치.
  13. 제 1 항에 있어서,
    모뎀
    을 더 포함하고,
    상기 시프트 로직, 상기 선택 로직, 및 상기 채널 추정기는 상기 모뎀 내에 통합되는,
    장치.
  14. 방법으로서,
    제 1 세트의 샘플들을 제 1 세트의 레지스터들에 저장하는 단계;
    제 2 세트의 샘플들을 제 2 세트의 레지스터들에 저장하는 단계;
    상기 제 1 세트의 샘플들의 제 1 서브세트를 선택하는 단계 ― 상기 제 1 서브세트는 오프셋 값에 따라 선택되고 그리고 상기 제 1 세트의 샘플들 중 제 1 샘플 및 상기 제 1 세트의 샘플들 중 제 2 샘플을 포함하고, 상기 제 1 샘플은 상기 제 1 세트의 레지스터들 중 제 1 레지스터에 저장되고, 상기 제 2 샘플은 상기 제 1 세트의 레지스터들 중 제 2 레지스터에 저장됨 ―;
    채널 추정치와 연관된 제 1 값을 발생시키기 위해, 상기 제 1 세트의 샘플들의 제 1 서브세트를 상기 제 2 세트의 샘플들과 상관시키는 단계; 및
    상기 제 1 값을 발생시키는 것에 응답하여, 시프트된 제 2 세트의 샘플들을 발생시키기 위해 스텝 값(step value)에 따라 상기 제 2 세트의 샘플들을 시프트하는 단계
    를 포함하는,
    방법.
  15. 제 14 항에 있어서,
    상기 제 1 세트의 샘플들의 제 2 서브세트를 선택하는 단계;
    상기 채널 추정치와 연관된 제 2 값을 발생시키기 위해, 상기 제 2 서브세트를 상기 시프트된 제 2 세트의 샘플들과 상관시키는 단계; 및
    상기 제 2 값을 발생시키는 것에 응답하여, 상기 스텝 값에 따라 상기 시프트된 제 2 세트의 샘플들을 재-시프트(re-shift)하는 단계
    를 더 포함하는,
    방법.
  16. 제 15 항에 있어서,
    상기 제 1 값은 상기 채널 추정치와 연관된 제 1 부분 상관에 대응하고,
    상기 제 2 값은 상기 채널 추정치와 연관된 제 2 부분 상관에 대응하고, 그리고
    상기 방법은,
    제 1 시간에서 상기 채널 추정치를 발생시키기 위해 적어도 상기 제 1 부분 상관과 상기 제 2 부분 상관을 조합하는 단계
    를 더 포함하는,
    방법.
  17. 제 16 항에 있어서,
    제 3 부분 상관을 발생시키는 단계;
    제 4 부분 상관을 발생시키는 단계; 및
    제 2 시간에서 상기 채널 추정치를 발생시키기 위해 적어도 상기 제 3 부분 상관과 상기 제 4 부분 상관을 조합하는 단계
    를 더 포함하고,
    상기 제 2 시간은 상기 제 1 시간 이후의 타임 래그(time lag)이고, 그리고
    상기 오프셋 값 및 상기 스텝 값은 상기 타임 래그에 기초하는,
    방법.
  18. 제 17 항에 있어서,
    프로세서로 하여금, 상기 제 2 시간에서 상기 채널 추정치를 결정하는 것과 동시에 상기 제 1 시간에서 상기 채널 추정치를 결정하게 하는 단일 명령을 실행시키는 단계
    를 더 포함하는,
    방법.
  19. 장치로서,
    제 1 세트의 레지스터들에 저장된 제 1 세트의 샘플들의 제 1 서브세트를 선택하기 위한 수단 ― 상기 제 1 서브세트는 상기 제 1 세트의 레지스터들 중 제 1 레지스터에 저장된 제 1 샘플을 포함하고 그리고 상기 제 1 세트의 레지스터들 중 제 2 레지스터에 저장된 제 2 샘플을 더 포함함 ―;
    시프트된 제 2 세트의 샘플들을 발생시키기 위해, 제 2 세트의 레지스터들에 저장된 제 2 세트의 샘플들을 시프트하기 위한 수단; 및
    상기 제 1 서브세트에 기초하여 그리고 시프트된 제 2 세트의 샘플들의 제 2 서브세트에 추가로 기초하여, 채널 추정치와 연관된 제 1 값을 발생시키기 위한 수단
    을 포함하는,
    장치.
  20. 제 19 항에 있어서,
    상기 제 1 서브세트를 선택하기 위한 수단은, 상기 제 1 세트의 샘플들 중 어떠한 샘플도 시프트함이 없이, 상기 제 1 서브세트를 선택하도록 구성된 선택 로직을 포함하는,
    장치.
  21. 제 20 항에 있어서,
    상기 제 1 값을 발생시키기 위한 수단은 상기 선택 로직에 커플링된 프로세서를 포함하는,
    장치.
  22. 제 19 항에 있어서,
    상기 제 2 세트의 샘플들을 시프트하기 위한 수단은 시프트 로직을 포함하고, 상기 시프트 로직은 상기 제 2 세트의 레지스터들에 커플링되는,
    장치.
  23. 무선 주파수(RF) 인터페이스로 하여금 동작들을 수행하게 하도록 프로세서에 의해 실행가능한 명령들을 저장하는 컴퓨터-판독가능 저장 매체로서,
    상기 동작들은,
    제 1 세트의 샘플들을 제 1 세트의 레지스터들에 저장하는 것,
    제 2 세트의 샘플들을 제 2 세트의 레지스터들에 저장하는 것,
    상기 제 1 세트의 샘플들의 제 1 서브세트를 선택하는 것 ― 상기 제 1 서브세트는 오프셋 값에 따라 선택되고 그리고 상기 제 1 세트의 샘플들 중 제 1 샘플 및 상기 제 1 세트의 샘플들 중 제 2 샘플을 포함하고, 상기 제 1 샘플은 상기 제 1 세트의 레지스터들 중 제 1 레지스터에 저장되고, 상기 제 2 샘플은 상기 제 1 세트의 레지스터들 중 제 2 레지스터에 저장됨 ―;
    채널 추정치와 연관된 제 1 값을 발생시키기 위해, 상기 제 1 세트의 샘플들의 제 1 서브세트를 상기 제 2 세트의 샘플들과 상관시키는 것, 및
    상기 제 1 값을 발생시키는 것에 응답하여, 시프트된 제 2 세트의 샘플들을 발생시키기 위해 스텝 값에 따라 상기 제 2 세트의 샘플들을 시프트하는 것
    을 포함하는,
    컴퓨터-판독가능 저장 매체.
  24. 제 23 항에 있어서,
    상기 동작들은,
    상기 제 1 세트의 샘플들의 제 2 서브세트를 선택하는 것,
    상기 채널 추정치와 연관된 제 2 값을 발생시키기 위해, 상기 제 2 서브세트를 상기 시프트된 제 2 세트의 샘플들과 상관시키는 것, 및
    상기 제 2 값을 발생시키는 것에 응답하여, 상기 스텝 값에 따라 상기 시프트된 제 2 세트의 샘플들을 재-시프트하는 것
    을 더 포함하는,
    컴퓨터-판독가능 저장 매체.
  25. 제 23 항에 있어서,
    상기 제 1 값은 상기 채널 추정치와 연관된 제 1 부분 상관에 대응하고,
    상기 제 2 값은 상기 채널 추정치와 연관된 제 2 부분 상관에 대응하고, 그리고
    상기 동작들은,
    제 1 시간에서 상기 채널 추정치를 발생시키기 위해 적어도 상기 제 1 부분 상관과 상기 제 2 부분 상관을 조합하는 것
    을 더 포함하는,
    컴퓨터-판독가능 저장 매체.
  26. 제 25 항에 있어서,
    상기 동작들은,
    제 3 부분 상관을 발생시키는 것,
    제 4 부분 상관을 발생시키는 것, 및
    제 2 시간에서 상기 채널 추정치를 발생시키기 위해 적어도 상기 제 3 부분 상관과 상기 제 4 부분 상관을 조합하는 것
    을 더 포함하고,
    상기 제 2 시간은 상기 제 1 시간 이후의 타임 래그이고, 그리고
    상기 오프셋 값 및 상기 스텝 값은 상기 타임 래그에 기초하는,
    컴퓨터-판독가능 저장 매체.
KR1020157029139A 2013-03-15 2014-03-12 채널 추정치를 컴퓨팅하기 위한 디바이스 및 방법 KR101636368B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/842,663 US9130786B2 (en) 2013-03-15 2013-03-15 Device and method for computing a channel estimate
US13/842,663 2013-03-15
PCT/US2014/024089 WO2014150733A1 (en) 2013-03-15 2014-03-12 Device and method for computing a channel estimate

Publications (2)

Publication Number Publication Date
KR20150128998A true KR20150128998A (ko) 2015-11-18
KR101636368B1 KR101636368B1 (ko) 2016-07-05

Family

ID=50478941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157029139A KR101636368B1 (ko) 2013-03-15 2014-03-12 채널 추정치를 컴퓨팅하기 위한 디바이스 및 방법

Country Status (8)

Country Link
US (1) US9130786B2 (ko)
EP (1) EP2974051B1 (ko)
JP (2) JP6165962B2 (ko)
KR (1) KR101636368B1 (ko)
CN (1) CN105075133B (ko)
ES (1) ES2738492T3 (ko)
HU (1) HUE044331T2 (ko)
WO (1) WO2014150733A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016217013A1 (de) 2015-09-11 2017-03-16 Mando Corporation Fahrzeug-Steuervorrichtung und -verfahren

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2618941C2 (ru) * 2015-09-15 2017-05-11 Иван Владимирович Малыгин Коррелятор
RU2716027C1 (ru) * 2019-03-07 2020-03-05 Иван Владимирович Малыгин Коррелятор полезного сигнала с обнаружением и классификацией помех

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010038667A1 (en) * 2000-05-01 2001-11-08 Kenzo Urabe Matched filter and receiver for mobile radio communication system

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629931B1 (fr) 1988-04-08 1991-01-25 Lmt Radio Professionelle Correlateur numerique asynchrone et demodulateurs comportant un tel correlateur
GB2354413B (en) * 1996-07-23 2001-05-30 Roke Manor Research Randomised code acquisition
JP3884115B2 (ja) * 1996-12-10 2007-02-21 三菱電機株式会社 デジタルマッチドフィルタ
US5931893A (en) * 1997-11-11 1999-08-03 Ericsson, Inc. Efficient correlation over a sliding window
KR100268445B1 (ko) * 1997-11-18 2000-10-16 윤종용 획득 시간을 단축할수 있는 확산 대역 통신 시스템의 수신장치
JP2000091951A (ja) * 1998-09-09 2000-03-31 Sanyo Electric Co Ltd デジタルマッチドフィルタ、受信機、及び通信システム
US6442193B1 (en) * 1999-03-30 2002-08-27 Koninklijke Philips Electronics N.V. Combining sub-chip resolution samples in arms of a spread-spectrum rake receiver
KR20010028099A (ko) 1999-09-17 2001-04-06 박종섭 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법
JP2001267969A (ja) * 2000-03-23 2001-09-28 Toshiba Corp マッチドフィルタとこのマッチドフィルタを備えたディジタル信号受信装置
JP2002094413A (ja) * 2000-09-18 2002-03-29 Toshiba Corp Ｒａｋｅ受信機
US7567636B2 (en) * 2001-05-18 2009-07-28 Global Locate, Inc. Method and apparatus for performing signal correlation using historical correlation data
CN100566222C (zh) 2001-09-28 2009-12-02 富士通株式会社 信道预测设备和方法
US7039134B1 (en) * 2002-01-22 2006-05-02 Comsys Communication & Signal Processing Ltd. Reduced complexity correlator for use in a code division multiple access spread spectrum receiver
US6788731B2 (en) * 2002-04-26 2004-09-07 Motorola, Inc. Flexible correlation and queueing in CDMA communication systems
US7912999B2 (en) * 2002-07-03 2011-03-22 Freescale Semiconductor, Inc. Buffering method and apparatus for processing digital communication signals
JP2004328420A (ja) * 2003-04-25 2004-11-18 Sanyo Electric Co Ltd 受信方法および装置
JP2005130283A (ja) * 2003-10-24 2005-05-19 Matsushita Electric Ind Co Ltd マッチトフィルタ回路および相関演算方法
US7362790B2 (en) 2004-05-07 2008-04-22 Samsung Electronics Co., Ltd. Apparatus and method for generating pseudo-replica signals in a CDMA communication system
KR101031566B1 (ko) * 2004-09-08 2011-04-27 노키아 코포레이션 다수의 프로세싱 사이클에서 데이터 워드를 처리하는 방법
WO2007071810A1 (en) 2005-12-23 2007-06-28 Nokia Corporation Performing a correlation in reception of a spread spectrum signal
WO2007102684A1 (en) 2006-03-06 2007-09-13 Airpoint Co., Ltd. Appararus and method for cancellating interference signal of mobile communication repeater
US8300675B2 (en) * 2009-05-13 2012-10-30 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry, Through The Communications Research Centre Canada Spreading code acquisition for direct sequence spread spectrum signals
GB2473674A (en) * 2009-09-22 2011-03-23 Sony Corp OFDM receiver with a plurality of prediction filters to reduce noise in channel transfer function estimates
US20130266099A1 (en) * 2012-04-04 2013-10-10 Advanced Receiver Technologies, Llc Multiple signal timing control for joint detection interference cancellation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010038667A1 (en) * 2000-05-01 2001-11-08 Kenzo Urabe Matched filter and receiver for mobile radio communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016217013A1 (de) 2015-09-11 2017-03-16 Mando Corporation Fahrzeug-Steuervorrichtung und -verfahren

Also Published As

Publication number Publication date
ES2738492T3 (es) 2020-01-23
CN105075133B (zh) 2017-05-17
EP2974051B1 (en) 2019-05-08
JP2017147730A (ja) 2017-08-24
US9130786B2 (en) 2015-09-08
JP2016519455A (ja) 2016-06-30
EP2974051A1 (en) 2016-01-20
JP6165962B2 (ja) 2017-07-19
WO2014150733A1 (en) 2014-09-25
US20140270017A1 (en) 2014-09-18
JP6286592B2 (ja) 2018-02-28
HUE044331T2 (hu) 2019-10-28
KR101636368B1 (ko) 2016-07-05
CN105075133A (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
WO2017036325A1 (zh) 信号同步的方法和信号同步的装置
JP6286592B2 (ja) チャネル推定を計算するためのデバイスおよび方法
US20070230638A1 (en) Method and apparatus to efficiently configure multi-antenna equalizers
WO2011051769A2 (en) Method and system for determining a quotient value
CN109495418B (zh) Ofdm信号同步方法、装置和计算机可读存储介质
US8583716B2 (en) Method and system for efficient full resolution correlation
CN109478199B (zh) 分段线性逼近的系统及方法
CA2990249A1 (en) Simd sliding window operation
WO2016000344A1 (zh) 一种多径选择方法和设备、存储介质
KR101428154B1 (ko) 무선 통신 시스템들에서 1.5 샘플링 레이트로 작동하는 효율적인 골레이 상관기를 이용하는 장치 및 방법
US8572149B2 (en) Apparatus and methods for dynamic data-based scaling of data such as staged fast fourier transform (FFT) while enhancing performance
CN111970673B (zh) 一种蓝牙定时同步方法、装置、计算机设备及存储介质
JP2004159323A (ja) 移動通信システムの初期同期検索装置及びその方法
KR20170064990A (ko) 통신 링크 메커니즘을 갖는 컴퓨팅 시스템
US9860017B2 (en) Method of generating data
CN108123742B (zh) 一种数据处理方法、数据发送装置以及数据接收装置
AU2017438213B2 (en) Method and apparatus for resampling audio signal
US11784785B2 (en) Synchronization signal (Sync Mark) detection using multi-frequency sinusoidal (MFS) signal-based filtering
CN116455719B (zh) 频偏估计方法、装置、通信设备和可读存储介质
JP2019176368A (ja) 相関器、通信機、相関判定方法及びプログラム
US20130046804A1 (en) Method for implementing 32 bit complex multiplication by using 16-bit complex multipliers
JP2005150821A (ja) 信号受信方法及び信号受信装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 4