KR20150128112A - Apparatus for testing semiconductor device - Google Patents

Apparatus for testing semiconductor device Download PDF

Info

Publication number
KR20150128112A
KR20150128112A KR1020140054938A KR20140054938A KR20150128112A KR 20150128112 A KR20150128112 A KR 20150128112A KR 1020140054938 A KR1020140054938 A KR 1020140054938A KR 20140054938 A KR20140054938 A KR 20140054938A KR 20150128112 A KR20150128112 A KR 20150128112A
Authority
KR
South Korea
Prior art keywords
test
test boards
boards
semiconductor device
present
Prior art date
Application number
KR1020140054938A
Other languages
Korean (ko)
Inventor
김성래
김선운
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020140054938A priority Critical patent/KR20150128112A/en
Publication of KR20150128112A publication Critical patent/KR20150128112A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof

Abstract

In an apparatus for testing semiconductor devices includes a plurality of test boards configured to provide an electrical signal to each of the semiconductor devices when electrical tests are performed on the semiconductor devices, the test boards are arranged to be adjacent to one another in a limited space, and a cooling unit is composed of a thermoelement and a heat sink on each test board to cool down the heat generated from the test boards. The cooling unit sufficiently cools each test board even if the test boards are arranged at minimum intervals in a limited space.

Description

반도체 소자 테스트 장치{Apparatus for testing semiconductor device}[0001] Apparatus for testing semiconductor device [0002]

본 발명은 반도체 소자 테스트 장치에 관한 것으로써, 보다 상세하게는 반도체 소자들에 대한 전기 테스트를 수행할 때 반도체 소자들 각각에 전기적 신호를 제공하도록 구비되는 다수개의 테스트 보드를 포함하는 반도체 소자 테스트 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device testing apparatus, and more particularly, to a semiconductor device testing apparatus including a plurality of test boards, which are provided to provide electrical signals to each of semiconductor elements when performing electrical tests on semiconductor elements. .

집적회로 소자 등과 같은 전자 부품의 제조에서는 패키징된 집적회로 소자(이하, '반도체 소자'라 함)를 대상으로 전기적 성능, 열적 스트레스 등과 같은 테스트를 수행한다. 특히, 언급한 반도체 소자를 전기적으로 테스트하기 위한 장치의 예로서는 테스트 핸들러를 들 수 있다.In the manufacture of electronic components such as integrated circuit devices, tests such as electrical performance, thermal stress, and the like are performed on packaged integrated circuit devices (hereinafter referred to as "semiconductor devices"). Particularly, an example of a device for electrically testing the semiconductor device mentioned above is a test handler.

그리고 상기 테스트 핸들러를 이용한 상기 반도체 소자의 테스트에서는 주로 테스트 트레이(test tray)에 수용되는 상기 반도체 소자들을 테스트 보드(test board)에 전기적으로 접속시킴에 의해 달성될 수 있다.In the test of the semiconductor device using the test handler, it can be achieved mainly by electrically connecting the semiconductor elements accommodated in a test tray to a test board.

여기서, 상기 테스트 보드는 한정된 공간 내에 다수개가 서로 인접하게 배치되도록 구비될 수 있다. 그리고 상기 테스트 보드들 각각에는 상기 반도체 소자들 각각으로 전기적 신호를 제공함에 의해 발열하는 발열 소자들이 구비될 수 있다. 이에, 상기 테스트 보드 각각에는 상기 발열 소자들로부터 발생하는 발열을 냉각시키는 냉각부로써 방열판이 구비될 수 있다. 즉, 상기 테스트 보드 각각에는 상기 발열 소자들로부터 발생되는 발열에 대해 냉각판 구조로 열을 흡수함과 아울러 외부로부터 찬 공기를 강제로 유입시켜 상기 발열 소자들을 냉각하는 방열판이 구비될 수 있는 것이다.Here, the test board may include a plurality of test boards disposed adjacent to each other in a limited space. Each of the test boards may include heating elements that generate heat by providing an electrical signal to each of the semiconductor devices. Each of the test boards may include a heat sink as a cooling unit for cooling the heat generated from the heat generating elements. That is, each of the test boards may include a heat sink for absorbing heat with respect to heat generated from the heat generating elements by a cooling plate structure, and forcibly introducing cold air from the outside to cool the heat generating elements.

그러나 상기 방열판은 그 사이즈가 크기 때문에 상기 방열판을 구비하는 상기 테스트 보드들 각각을 조밀하게 배치시키기에는 한계가 있고, 이에 한정된 공간 내에 상기 테스트 보드들을 조밀하게 배치하지 못하는 문제점이 있다. 또한, 상기 테스트 보드들의 배치 간격이 넓어짐에 의해 상기 방열판으로 이루어지는 냉각부는 서로 이웃하는 상기 테스트 보드들에 대한 냉각에 한계가 있는 문제점이 있다.However, since the heat sink has a large size, it is difficult to densely arrange each of the test boards having the heat sink, and the test boards can not be arranged in a limited space. Also, since the interval between the test boards is widened, there is a problem that the cooling unit formed of the heat sink has a limit to cooling adjacent test boards.

본 발명의 목적은 한정된 공간 내에 최소 간격을 갖도록 다수개의 테스트 보드들을 배치함에도 불구하고 테스트 보드들 각각을 충분하게 냉각시킬 수 있는 냉각부를 구비하는 반도체 소자 테스트 장치를 제공하는데 있다.It is an object of the present invention to provide a semiconductor device test apparatus including a cooling unit capable of sufficiently cooling each test board despite having a plurality of test boards arranged with a minimum interval in a limited space.

언급한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치는 반도체 소자들에 대한 전기 테스트를 수행할 때 상기 반도체 소자들 각각에 전기적 신호를 제공하도록 구비되는 다수개의 테스트 보드를 포함하는 반도체 소자 테스트 장치에 있어서, 상기 테스트 보드들은 한정된 공간 내에 서로 인접하게 배치되도록 구비되고, 상기 테스트 보드들로부터 발생하는 발열을 냉각하도록 상기 테스트 보드 각각에는 열전 소자 및 히트 싱크로 이루어지는 냉각부가 구비될 수 있다.In order to accomplish the above object, a semiconductor device testing apparatus according to an embodiment of the present invention includes a plurality of test boards provided to provide electrical signals to each of the semiconductor devices when performing electrical tests on the semiconductor devices The test boards are provided so as to be adjacent to each other within a limited space, and each of the test boards is provided with a cooling unit including a thermoelectric element and a heat sink to cool the heat generated from the test boards. have.

언급한 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치에서, 상기 테스트 보드들 각각에는 상기 반도체 소자들 각각에 전기적 신호를 제공함에 의해 발열하는 발열 소자가 구비될 수 있다.In the semiconductor device testing apparatus according to an embodiment of the present invention, each of the test boards may include a heating element that generates heat by providing an electrical signal to each of the semiconductor devices.

언급한 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치에서, 상기 냉각부는 상기 테스트 보드들 각각에 표면 실장되는 구조를 갖도록 구비될 수 있다.In the semiconductor device testing apparatus according to an embodiment of the present invention, the cooling unit may be configured to be surface mounted on each of the test boards.

언급한 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치에서, 상기 테스트 보드들 각각의 이면에는 서로 이웃하는 상기 테스트 보드들 각각으로부터 발열에 의해 전달되는 열적 스트레스를 차단하기 위한 열차단부가 더 구비될 수 있다.In the semiconductor device test apparatus according to an embodiment of the present invention, a trailing end for blocking thermal stress transmitted from each of the adjacent test boards by heat is further provided on the back surface of each of the test boards .

언급한 본 발명에 따른 반도체 소자 테스트 장치는 테스트 보드들 각각에 열전 소자 및 히트 싱크로 이루어지는 냉각부를 구비할 수 있다. 특히, 상기 열전 소자 및 히티 싱크로 이루어지는 냉각부는 상기 테스트 보드들 각각에 표면 실장되는 구조로 구비될 수 있다.The semiconductor device test apparatus according to the present invention may include a cooling section formed of a thermoelectric element and a heat sink on each of the test boards. Particularly, the cooling unit including the thermoelectric element and the heat sink may be provided on the surface of each of the test boards.

이와 같이, 본 발명의 상기 반도체 소자 테스트 장치는 상기 열전 소자 및 히트 싱크로 이루어지는 냉각부를 구비함으로써 테스트 보드들 각각을 충분하게 냉각시킬 수 있을 뿐만 아니라 한정된 공간 내에 최소 간격을 갖도록 다수개의 테스트 보드들을 배치할 수 있다.As described above, the semiconductor device testing apparatus of the present invention includes the cooling section formed of the thermoelectric element and the heat sink, so that not only the test boards can be sufficiently cooled, but also a plurality of test boards are arranged so as to have a minimum interval in a limited space .

따라서 본 발명의 반도체 소자 테스트 장치는 한정된 공간 내에 최소 간격을 갖도록 다수개의 테스트 보드들을 배치할 수 있기 때문에 기존 대비 동일 공간 내에 더 많은 테스트 보드를 구비함으로써 한 번에 보다 많은 반도체 소자들에 대한 전기 테스트를 용이하게 수행할 수 있는 이점이 있다.Therefore, since the semiconductor device testing apparatus of the present invention can arrange a plurality of test boards so as to have a minimum interval in a limited space, it is possible to provide more test boards in the same space as compared with the prior art, Can be easily performed.

도 1은 본 발명의 반도체 소자 테스트 장치에 구비되는 테스트 보드들을 나타내는 개략적인 구성도이다.FIG. 1 is a schematic configuration diagram showing test boards included in a semiconductor device testing apparatus of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예를 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야한다.While the present invention has been described in connection with certain exemplary embodiments, it is obvious to those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the term "comprises" or "comprising ", etc. is intended to specify that there is a stated feature, figure, step, operation, component, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하, 본 발명의 반도체 소자 테스트 장치에 대하여 설명하기로 한다.Hereinafter, a semiconductor device testing apparatus according to the present invention will be described.

본 발명의 반도체 소자 테스트 장치는 테스트 핸들러로써 반도체 소자들 각각에 대한 전기적 검사를 수행한다. 이에, 이하에서는 본 발명의 반도체 소자 테스트 장치와 테스트 핸들러를 혼용하여 설명하기로 한다.The semiconductor device testing apparatus of the present invention performs electrical inspection for each of the semiconductor elements as a test handler. Hereinafter, the semiconductor device testing apparatus and the test handler of the present invention will be described in combination.

그리고 상기 반도체 소자들은 후술하는 테스트 트레이에 수납될 수 있고, 상기 반도체 소자들 각각은 매치 플레이트에 구비되는 푸셔에 의해 가압됨으로써 테스트 보드에 전기적으로 연결될 수 있다. 특히, 상기 테스트 보드에 전기적으로 연결되는 상기 반도체 소자들 각각은 상기 테스트 보드에 구비되는 테스트 소켓에 전기적으로 연결되는 것으로 이해할 수 있다. 또한, 상기 테스트 소켓 각각에는 상기 반도체 소자들 각각의 리드선, 볼(ball) 등과 전기적으로 접속할 수 있는 접속핀이 구비될 수 있다.The semiconductor elements may be housed in a test tray described later, and each of the semiconductor elements may be electrically connected to the test board by being pressed by a pusher provided on the match plate. In particular, it can be understood that each of the semiconductor devices electrically connected to the test board is electrically connected to a test socket provided on the test board. Each of the test sockets may be provided with a connection pin electrically connectable with a lead wire, a ball, or the like of each of the semiconductor devices.

특히, 이하에서는 상기 반도체 소자들 각각이 상기 테스트 보드들에 전기적으로 연결되는 것으로 설명하기로 한다.In particular, the semiconductor devices are electrically connected to the test boards in the following description.

상기 테스트 트레이는 테스트 핸들러에서 다수개의 반도체 소자 각각을 고정한 상태로 반송하기 위한 것으로써, 사각틀 형태의 금속 프레임에 상기 반도체 소자를 각각을 고정 및 해제하는 다수개의 캐리어 모듈 각각이 일정 간격으로 설치되는 구조를 갖는다. 특히, 상기 캐리어 모듈 각각은 상기 금속 프레임에 탄성 부재를 매개로 결합되는 구조를 갖는 것으로써, 상기 금속 프레임에 대하여 탄력적으로 이동 가능하도록 설치될 수 있다.The test tray is for transporting a plurality of semiconductor elements in a fixed state in a test handler. The test tray includes a plurality of carrier modules for fixing and releasing the semiconductor devices, . Particularly, each of the carrier modules has a structure that is coupled to the metal frame via an elastic member, so that the carrier module can be installed to be movable with respect to the metal frame.

상기 테스트 보드는 상기 테스트 핸들러에서 전기적 신호를 전달하기 위한 것으로써, 외부 기기와 전기적으로 연결되어 상기 반도체 소자들 각각으로 전기적 신호를 전달할 수 있다. 특히, 상기 테스트 보드는 다수개가 구비될 수 있는 것으로써, 한 번에 상기 반도체 소자들을 전기적으로 연결할 수 있는 개수로 구비될 수 있다. 즉, 한 번에 256개의 반도체 소자들 각각에 대하여 전기적으로 연결할 경우에는 상기 테스트 보드도 256개로 구비될 수 있고, 한 번에 512개의 반도체 소자들 각각에 대하여 전기적으로 연결할 경우에는 상기 테스트 보드도 512개로 구비될 수 있다.The test board is for transmitting an electrical signal in the test handler, and may be electrically connected to an external device to transmit an electrical signal to each of the semiconductor devices. In particular, the test board may include a plurality of test boards, and may be provided in a number that allows the semiconductor devices to be electrically connected at a time. That is, when electrically connecting each of the 256 semiconductor elements at one time, the test board may be provided in 256, and if electrically connected to 512 semiconductor elements at a time, the test board is also 512 May be provided.

이때, 상기 테스트 보드는 한정된 공간 내에 다수개가 배치되도록 구비되는 것으로써, 동일 공간 내에 보다 많은 상기 테스트 보드들을 배치할 경우 한 번에 보다 많은 반도체 소자들에 대한 전기 테스트를 수행할 수 있다.At this time, since the test boards are disposed in a limited space, if more test boards are disposed in the same space, electrical testing of more semiconductor elements can be performed at a time.

이와 같이, 본 발명에서의 테스트 핸들러는 다수개의 반도체 소자들을 수납할 수 있는 테스트 트레이 및 상기 반도체 소자들 각각과 대응되도록 구비되는 테스트 보드들을 사용함으로써 다수개의 반도체 소자들에 대한 전기적 검사를 한 번에 수행할 수 있는 것이다.As described above, the test handler of the present invention uses a test tray capable of accommodating a plurality of semiconductor elements and test boards corresponding to each of the semiconductor elements, thereby electrically inspecting a plurality of semiconductor elements at one time It can be done.

본 발명의 테스트 핸들러는 상기 반도체 소자들 각각을 상기 테스트 보드들 각각에 전기적으로 접속시킬 때 상기 반도체 소자들 각각을 상기 테스트 보드들 각각으로 푸싱해야 한다. 이에, 본 발명의 테스트 핸들러는 상기 반도체 소자들 각각을 상기 테스트 보드들 각각으로 푸싱하는 푸셔를 구비한다. 여기서, 상기 푸셔의 경우에도 다수개가 구비되어야 한다. 이는, 언급한 바와 같이 다수개의 반도체 소자들에 대한 전기적 검사를 한 번에 수행해야 하기 때문이다. 즉, 한 번에 다수개의 반도체 소자들 각각을 푸싱해야 하기 때문에 본 발명의 테스트 핸들러에서는 상기 푸셔가 다수개 구비될 수 있는 것이다. 또한, 상기 푸셔가 다수개로 구비될 경우에는 동일면에 서로 동일한 높이를 갖도록 일정한 위치에 배치될 필요가 있다. 이는, 상기 푸셔들 각각이 서로 다른 높이를 갖도록 배치될 경우 상기 반도체 소자들 각각을 일정하게 푸싱할 수 없기 때문이다. 따라서 상기 푸셔들은 매치 플레이트라는 구조물에 배치되도록 구비될 수 있다. 즉, 본 발명의 테스트 핸들러에서는 상기 매치 플레이트를 구비하여 상기 매치 플레이트의 동일면에 상기 푸셔들 각각을 서로 동일한 높이를 갖도록 일정한 위치에 배치되도록 구비하는 것이다.The test handler of the present invention must push each of the semiconductor elements to each of the test boards when electrically connecting each of the semiconductor elements to each of the test boards. Accordingly, the test handler of the present invention has a pusher for pushing each of the semiconductor elements to each of the test boards. Here, a plurality of pushers must be provided. This is because the electrical inspection for a plurality of semiconductor devices must be performed at a time as mentioned above. That is, since each of the plurality of semiconductor elements must be pushed at one time, the test handler of the present invention can be provided with a plurality of pushers. In addition, when the pushers are provided in a plurality of the pushers, the pushers need to be disposed at the same position on the same plane so as to have the same height. This is because it is not possible to push each of the semiconductor elements constantly when the pushers are arranged to have different heights. Accordingly, the pushers may be arranged to be disposed in a structure called a match plate. That is, in the test handler of the present invention, the pusher is provided on the same surface of the match plate so that the pusher is disposed at a predetermined position with the same height.

그리고 본 발명의 반도체 소자 테스트 장치에서 상기 테스드 보드들은 언급한 바와 같이 한정된 공간 내에 서로 인접하게 배치되도록 구비될 수 있다.In the semiconductor device test apparatus of the present invention, the test boards may be disposed adjacent to each other in a limited space as mentioned above.

아울러, 상기 테스트 보드들 각각에는 FPGA(field programmable gate array), ASIC(application specific integrted circuit), PLL(phase locked loop), Multiplxer, CPLD(complex programmable logic device), CPU, CAL relay, relay controller 등과 같은 단위 소자들이 실장될 수 있고, 아울러 전원을 구성하는 전원 소자들 및 회로, 그리고 DC/AC 컨버터 등이 실장될 수 있다.Each of the test boards may include a field programmable gate array (FPGA), an application specific integrated circuit (ASIC), a phase locked loop (PLL), a multiplplier, a complex programmable logic device (CPLD), a CPU, a CAL relay, The unit elements can be mounted, and the power source elements and circuitry constituting the power source and the DC / AC converter can be mounted.

이에, 상기 반도체 소자 테스트 장치를 사용하여 상기 반도체 소자들에 전기 테스트를 수행할 때 상기 반도체 소자들 각각에 전기적 신호를 제공함에 의해 상기 단위 소자들, 전원 소자들 및 컨버터 등은 발열이 이루어진다. 이에, 이하에서는 상기 단위 소자들, 전원 소자들 및 컨버터 등을 발열 소자로 설명하기로 한다.When an electric test is performed on the semiconductor devices using the semiconductor device test apparatus, the unit devices, the power devices, the converters, and the like generate heat by providing an electrical signal to each of the semiconductor devices. Hereinafter, the unit elements, the power supply elements, the converter, and the like will be described as heating elements.

이와 같이, 상기 테스트 보드 각각에는 상기 발열 소자가 구비되기 때문에 상기 테스트 보드 각각을 냉각시킬 필요가 있다. 이에, 상기 테스트 보드 각각에는 상기 테스트 보드들로부터 발생하는 발열을 냉각할 수 있는 냉각부가 구비될 수 있다.As described above, since each of the test boards is provided with the heating elements, it is necessary to cool the test boards. Each of the test boards may include a cooling unit for cooling the heat generated from the test boards.

이하, 첨부하는 도면을 참조하여 본 발명의 반도체 소자 테스트 장치에 구비되는 테스트 보드에 대하여 설명하기로 한다.Hereinafter, a test board included in the semiconductor device testing apparatus of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 반도체 소자 테스트 장치에 구비되는 테스트 보드들을 나타내는 개략적인 구성도이다.FIG. 1 is a schematic configuration diagram showing test boards included in a semiconductor device testing apparatus of the present invention.

도 1을 참조하면, 상기 테스트 보드(11)들은 한정된 공간 내에 서로 인접하게 배치되도록 구비될 수 있다. 그리고 상기 테스트 보드(11)들 각각에는 상기 발열 소자(19)들이 구비될 수 있다.Referring to FIG. 1, the test boards 11 may be disposed adjacent to each other within a limited space. Each of the test boards 11 may be provided with the heat generating elements 19.

아울러, 상기 테스트 보드(11)들 각각에는 상기 발열 소자(19)들로부터 발생하는 발열을 냉각하는 냉각부(17)가 구비될 수 있고, 특히 상기 냉각부(17)는 열전 소자(13) 및 히트 싱크(15)로 이루어질 수 있다. 여기서, 상기 냉각부(17)는 상기 열전 소자(13) 및 상기 히트 싱크(15)로 이루어질 수 있기 때문에 상기 발열 소자(19)들과 같이 상기 테스트 보드(11) 각각에 표면 실장되는 구조로 구비될 수 있다.Each of the test boards 11 may be provided with a cooling unit 17 for cooling the heat generated from the heating devices 19. The cooling unit 17 may include a thermoelectric element 13, And a heat sink 15. Since the cooling unit 17 may include the thermoelectric elements 13 and the heat sink 15, the cooling unit 17 may be mounted on each of the test boards 11 such as the heating elements 19 .

이와 같이, 본 발명에서의 상기 테스트 보드(11)들 각각은 상기 냉각부(17)를 표면 실장되는 구조를 갖도록 구비할 수 있기 때문에 한정된 공간 내에 보다 많은 개수의 상기 테스트 보드(11)들을 배치시킬 수 있다. 즉, 본 발명에서의 상기 테스트 보드(11)들은 상기 냉각부(17)를 표면 실장되는 구조를 갖도록 구비함으로써 서로 이웃하는 상기 테스트 보드(11)들에 대한 간섭을 최소화함으로써 동일 공간 내에 보다 많은 개수의 상기 테스트 보드(11)들이 배치되도록 구비시킬 수 있는 것이다.As described above, since each of the test boards 11 according to the present invention can have a structure in which the cooling unit 17 is surface-mounted, it is possible to arrange a larger number of the test boards 11 in a limited space . That is, the test boards 11 according to the present invention have a structure in which the cooling unit 17 is surface-mounted, thereby minimizing the interference to neighboring test boards 11, And the test boards 11 of the test board 11 are arranged.

실제로, 기존의 방열판을 갖는 테스트 보드를 256개 배치할 수 있는 공간에 본 발명의 상기 냉각부(17)를 갖는 상기 테스트 보드(11)를 512개 배치할 수 있다.Actually, 512 test boards 11 having the cooling unit 17 of the present invention can be arranged in a space where 256 test boards having an existing heat sink can be arranged.

이와 같이, 본 발명의 반도체 소자 테스트 장치는 표면 실장 구조를 갖는 상기 냉각부(17)를 상기 테스트 보드(11)들 각각에 구비시킴으로써 상기 테스트 보드(11)들 각각을 충분하게 냉각시킬 수 있을 뿐만 아니라 한정된 공간 내에 최소 간격을 갖도록 다수개의 상기 테스트 보드(11)들을 배치할 수 있다.As described above, the semiconductor device testing apparatus of the present invention can sufficiently cool each of the test boards 11 by providing the cooling unit 17 having the surface mounted structure on each of the test boards 11 A plurality of test boards 11 may be arranged so as to have a minimum interval in a limited space.

또한, 본 발명에서의 상기 테스트 보드(11)들 각각의 이면에는 서로 이웃하는 상기 테스트 보드(11)들 각각으로부터 발열에 의해 전달되는 열적 스트레스를 차단하기 위한 열차단부(21)가 더 구비될 수 있다. 이와 같이, 본 발명에서의 상기 테스트 보드(11)들 각각의 이면에 상기 열차단부(21)를 구비함으로써 서로 이웃하는 상기 테스트 보드(11)들로부터 전달되는 발열로 인한 열적 스트레스를 보다 충분하게 차단시킬 수 있다.The test board 11 may further include a heat-conducting end 21 for blocking thermal stress transmitted from each of the adjacent test boards 11 by heat, have. As described above, since the heat-conducting ends 21 are provided on the back surfaces of the test boards 11 in the present invention, the thermal stresses due to the heat transmitted from the neighboring test boards 11 are more sufficiently blocked .

따라서 본 발명에서의 반도체 소자 테스트 장치는 상기 테스트 보드(11)들 각각을 충분하게 냉각시킬 수 있을 뿐만 아니라 한정된 공간 내에 최소 간격을 갖도록 다수개의 상기 테스트 보드(11)들을 배치할 수 있다.Therefore, the semiconductor device testing apparatus of the present invention can sufficiently cool each of the test boards 11, and can arrange a plurality of the test boards 11 so as to have a minimum interval in a limited space.

이와 같이, 본 발명의 반도체 소자 테스트 장치는 한정된 공간 내에 최소 간격을 갖도록 다수개의 테스트 보드들을 배치할 수 있기 때문에 기존 대비 동일 공간 내에 더 많은 테스트 보드를 구비함으로써 한 번에 보다 많은 반도체 소자들에 대한 전기 테스트를 용이하게 수행할 수 있고, 그 결과 반도체 소자의 제조에 따른 생산성의 향상을 기대할 수 있다.As described above, since the semiconductor device testing apparatus of the present invention can arrange a plurality of test boards so as to have minimum intervals in a limited space, it is possible to provide more test boards in the same space as compared with the conventional test apparatuses, Electric test can be easily performed, and as a result, improvement in productivity due to the manufacture of semiconductor devices can be expected.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.

11 : 테스트 보드 13 : 열전 소자
15 : 히트 싱크 17 : 냉각부
19 : 발열 소자 21 : 열차단부11: test board 13: thermoelectric element
15: heat sink 17: cooling section
19: Heating element 21: Train end

Claims (4)

반도체 소자들에 대한 전기 테스트를 수행할 때 상기 반도체 소자들 각각에 전기적 신호를 제공하도록 구비되는 다수개의 테스트 보드를 포함하는 반도체 소자 테스트 장치에 있어서,
상기 테스트 보드들은 한정된 공간 내에 서로 인접하게 배치되도록 구비되고, 상기 테스트 보드들로부터 발생하는 발열을 냉각하도록 상기 테스트 보드 각각에는 열전 소자 및 히트 싱크로 이루어지는 냉각부가 구비되는 것을 특징으로 하는 반도체 소자 테스트 장치.A semiconductor device test apparatus comprising a plurality of test boards, each of the test boards being provided to provide an electrical signal to each of the semiconductor devices when performing an electrical test on the semiconductor devices,
Wherein the test boards are provided so as to be adjacent to each other within a limited space and each of the test boards is provided with a cooling unit including a thermoelectric element and a heat sink to cool the heat generated from the test boards. 제1 항에 있어서, 상기 테스트 보드들 각각에는 상기 반도체 소자들 각각에 전기적 신호를 제공함에 의해 발열하는 발열 소자가 구비되는 것을 특징으로 하는 반도체 소자 테스트 장치.The semiconductor device test apparatus according to claim 1, wherein each of the test boards is provided with a heating element that generates heat by providing an electrical signal to each of the semiconductor elements. 제1 항에 있어서, 상기 냉각부는 상기 테스트 보드들 각각에 표면 실장되는 구조를 갖도록 구비되는 것을 특징으로 하는 반도체 소자 테스트 장치.2. The semiconductor device test apparatus according to claim 1, wherein the cooling unit is configured to be surface-mounted on each of the test boards. 제1 항에 있어서, 상기 테스트 보드들 각각의 이면에는 서로 이웃하는 상기 테스트 보드들 각각으로부터 발열에 의해 전달되는 열적 스트레스를 차단하기 위한 열차단부가 더 구비되는 것을 특징으로 하는 테스트 장치.The test apparatus according to claim 1, further comprising a heat-conducting end for blocking thermal stress transmitted from each of the neighboring test boards by heat generation.
KR1020140054938A 2014-05-08 2014-05-08 Apparatus for testing semiconductor device KR20150128112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140054938A KR20150128112A (en) 2014-05-08 2014-05-08 Apparatus for testing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140054938A KR20150128112A (en) 2014-05-08 2014-05-08 Apparatus for testing semiconductor device

Publications (1)

Publication Number Publication Date
KR20150128112A true KR20150128112A (en) 2015-11-18

Family

ID=54838768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054938A KR20150128112A (en) 2014-05-08 2014-05-08 Apparatus for testing semiconductor device

Country Status (1)

Country Link
KR (1) KR20150128112A (en)

Similar Documents

Publication Publication Date Title
KR101214033B1 (en) Test apparatus and connecting apparatus
US10139449B2 (en) Automatic test system with focused test hardware
KR101228207B1 (en) Pushing apparatus for testing a semiconductor device and test handler including the same
JP2007525672A (en) Equipment and method for energization test
TW200704809A (en) Test equipment of semiconductor devices
JP2015158493A (en) package-on-package thermal forcing device
US20210003631A1 (en) Semiconductor package test apparatus
TWI499782B (en) Stand alone multi-cell probe card for at-speed functional testing
US8400173B2 (en) Method and apparatus for thermally conditioning probe cards
KR101265973B1 (en) Probe device and testing system
JP2012237669A (en) Electronic component testing device, socket board assembly, and interface device
TWI403260B (en) A water jacket for cooling the electronic components on the substrate
KR101594242B1 (en) Semiconductor device test socket
US20160370428A1 (en) Portable test apparatus for a semiconductor apparatus, and test method using the same
JP2014169964A (en) Method of manufacturing semiconductor device
KR20150128112A (en) Apparatus for testing semiconductor device
US10969440B2 (en) Monitoring unit for a power converter
US9476936B1 (en) Thermal management for microcircuit testing system
KR101173190B1 (en) Test socket assembly for heat package
US10200187B2 (en) Methods and systems for dissipating heat in optical communications modules
JP2009186351A (en) Dut substrate cooling system
Boiadjieva et al. Novel heat spreader for the optical probing of PC board mounted flip chips [microprocessor debug]
RU176244U1 (en) Chip Control Panel
TWI397802B (en) Dual-die simulator and dual-die simulation cooling system
KR102301686B1 (en) Apparatus for testing semiconductor chip

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2020101001992; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20200810

Effective date: 20210504