KR102301686B1 - Apparatus for testing semiconductor chip - Google Patents

Apparatus for testing semiconductor chip Download PDF

Info

Publication number
KR102301686B1
KR102301686B1 KR1020140067044A KR20140067044A KR102301686B1 KR 102301686 B1 KR102301686 B1 KR 102301686B1 KR 1020140067044 A KR1020140067044 A KR 1020140067044A KR 20140067044 A KR20140067044 A KR 20140067044A KR 102301686 B1 KR102301686 B1 KR 102301686B1
Authority
KR
South Korea
Prior art keywords
connector
board
socket board
semiconductor chips
socket
Prior art date
Application number
KR1020140067044A
Other languages
Korean (ko)
Other versions
KR20150138705A (en
Inventor
장용석
김선운
이윤석
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020140067044A priority Critical patent/KR102301686B1/en
Publication of KR20150138705A publication Critical patent/KR20150138705A/en
Application granted granted Critical
Publication of KR102301686B1 publication Critical patent/KR102301686B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Abstract

반도체 칩들과 전기 접속하는 소켓 보드 및 상기 소켓 보드와 전기 접속하는 베이스 보드를 구비하는 반도체 칩 검사 장치에 있어서, 상기 베이스 보드와 마주하는 상기 소켓 보드의 일면으로부터 돌출 구조를 갖도록 구비되는 제1 커넥터; 상기 제1 커넥터와 결합함에 의해 전기 접속하게 상기 소켓 보드와 마주하는 상기 베이스 보드의 일면으로부터 돌출 구조를 갖도록 구비되는 제2 커넥터; 및 상기 제1 커넥터 및 상기 제2 커넥터를 사용하여 상기 소켓 보드 및 상기 베이스 보드를 전기 접속하게 결합시킬 때 상기 제1 커넥터 및 상기 제2 커넥터가 돌출 구조를 가짐으로써 상기 소켓 보드의 일면과 상기 베이스 보드의 일면 사이에 형성되는 공간 내에 상기 전기 검사 수행시 상기 반도체 칩들에 공급되는 메인 전원이 불안정할 때 이를 보상하는 보상 전원을 공급하도록 구비되는 배터리를 포함할 수 있다.A semiconductor chip inspection apparatus comprising a socket board electrically connected to semiconductor chips and a base board electrically connected to the socket board, comprising: a first connector provided to have a protruding structure from one surface of the socket board facing the base board; a second connector provided to have a protruding structure from one surface of the base board facing the socket board for electrical connection by coupling with the first connector; and when the socket board and the base board are electrically connected using the first connector and the second connector, the first connector and the second connector have a protruding structure, so that one surface of the socket board and the base and a battery provided to supply compensating power for compensating for unstable main power supplied to the semiconductor chips when performing the electrical test in a space formed between one surfaces of the board.

Description

반도체 칩 검사 장치{Apparatus for testing semiconductor chip}Semiconductor chip testing apparatus {Apparatus for testing semiconductor chip}

본 발명은 반도체 칩 검사 장치에 관한 것으로써, 보다 상세하게는 반도체 칩들과 전기 접속하는 소켓 보드 및 소켓 보드와 전기 접속하는 베이스 보드를 구비하는 반도체 칩 검사 장치에 관한 것이다.The present invention relates to a semiconductor chip inspection apparatus, and more particularly, to a semiconductor chip inspection apparatus including a socket board electrically connected to semiconductor chips and a base board electrically connected to the socket board.

집적회로 소자 등과 같은 전자 부품의 제조에서는 패키징된 집적회로 소자(이하, '반도체 칩'이라 함)를 대상으로 전기적 성능, 열적 스트레스 등과 같은 검사를 수행한다. 특히, 최근의 상기 검사에서는 한 번에 많은 양의 반도체 칩들을 빠르게 수행하기 위하여 자동화 검사 장치(Automated Test Equipment; ATE)를 이용하고 있다.In the manufacture of electronic components such as integrated circuit devices, tests such as electrical performance and thermal stress are performed on packaged integrated circuit devices (hereinafter, referred to as 'semiconductor chips'). In particular, in the recent test, an automated test equipment (ATE) is used to quickly perform a large number of semiconductor chips at a time.

상기 자동화 검사 장치는 상기 반도체 칩들을 로딩 및 언로링하는 핸들러, 상기 반도체 칩들을 검사하는 테스트 헤드, 상기 핸들러와 상기 테스트 헤드 사이를 전기적으로 연결하는 소켓 보드 및 베이스 보드, 상기 테스트 헤드와 연결되어 상기 반도체 칩들에 대한 검사 과정을 제어하는 제어부 등을 포함한다. 그리고 상기 자동화 검사 장치를 이용한 상기 반도체 칩들의 검사에서는 상기 자동화 검사 장치의 자체 전원, 즉 메인 전원을 상기 소켓 보드 및 상기 베이스 보드를 통하여 상기 반도체 칩들에 공급하는 구성을 갖는다.The automated testing apparatus includes a handler for loading and unloading the semiconductor chips, a test head for testing the semiconductor chips, a socket board and a base board for electrically connecting the handler and the test head, and a test head connected to the test head. and a controller for controlling an inspection process for semiconductor chips. And, in the inspection of the semiconductor chips using the automated inspection device, a self-power supply of the automated inspection device, that is, a main power supply, is supplied to the semiconductor chips through the socket board and the base board.

그러나 상기 반도체 칩들이 고속화(high speed), 고주파(high frequency) 등을 요구하는 추세로 발전함에 따라 상기 자동화 검사 장치의 메인 전원의 공급만으로는 상기 반도체 칩들에 대한 검사를 안정적으로 수행하지 못하는 실정이다.However, as the semiconductor chips develop in a trend requiring high speed, high frequency, etc., it is impossible to stably test the semiconductor chips only by supplying the main power of the automated inspection apparatus.

이에, 최근에는 상기 메인 전원 이외에 외부로부터 전원을 공급하는 외부 전원을 부가적으로 구비하여 상기 메인 전원과 함께 외부 전원을 공급받아 상기 반도체 칩들에 대한 검사를 수행하고 있다.Accordingly, recently, in addition to the main power, an external power supply for supplying power from the outside is additionally provided, and the semiconductor chips are inspected by receiving external power along with the main power.

그러나 상기 외부 전원을 공급받기 위해서는 외부 전원의 공급을 위한 별도의 케이블 등을 연결해야 하지만, 상기 소켓 보드와 상기 베이스 보드 사이의 공간이 협소한 관계로 상기 케이블 등을 연결하는 것이 용이하지 않기 때문에 상기 외부 전원을 용이하게 공급받기에는 한계가 있고, 그 결과 상기 반도체 칩들에 대한 검사를 안정적으로 수행하지 못하는 문제점이 있다.However, in order to receive the external power, it is necessary to connect a separate cable for supplying external power. There is a limit in easily receiving external power, and as a result, there is a problem in that the inspection of the semiconductor chips cannot be stably performed.

본 발명의 목적은 메인 전원 이외에도 외부 전원을 안정적으로 공급할 수 있는 반도체 칩 검사 장치를 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor chip testing apparatus capable of stably supplying external power in addition to main power.

언급한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 칩 검사 장치는 반도체 칩들과 전기 접속하는 소켓 보드 및 상기 소켓 보드와 전기 접속하는 베이스 보드를 구비하는 반도체 칩 검사 장치에 있어서, 상기 베이스 보드와 마주하는 상기 소켓 보드의 일면으로부터 돌출 구조를 갖도록 구비되는 제1 커넥터; 상기 제1 커넥터와 결합함에 의해 전기 접속하게 상기 소켓 보드와 마주하는 상기 베이스 보드의 일면으로부터 돌출 구조를 갖도록 구비되는 제2 커넥터; 및 상기 제1 커넥터 및 상기 제2 커넥터를 사용하여 상기 소켓 보드 및 상기 베이스 보드를 전기 접속하게 결합시킬 때 상기 제1 커넥터 및 상기 제2 커넥터가 돌출 구조를 가짐으로써 상기 소켓 보드의 일면과 상기 베이스 보드의 일면 사이에 형성되는 공간 내에 상기 전기 검사 수행시 상기 반도체 칩들에 공급되는 메인 전원이 불안정할 때 이를 보상하는 보상 전원을 공급하도록 구비되는 배터리를 포함할 수 있다.A semiconductor chip inspection apparatus according to an embodiment of the present invention for achieving the above object is a semiconductor chip inspection apparatus comprising a socket board electrically connected to semiconductor chips and a base board electrically connected to the socket board, the base a first connector provided to have a protruding structure from one surface of the socket board facing the board; a second connector provided to have a protruding structure from one surface of the base board facing the socket board for electrical connection by coupling with the first connector; and when the socket board and the base board are electrically connected using the first connector and the second connector, the first connector and the second connector have a protruding structure, so that one surface of the socket board and the base and a battery provided to supply compensation power to compensate for unstable main power supplied to the semiconductor chips when performing the electrical test in a space formed between one surfaces of the board.

언급한 본 발명의 일 실시예에 따른 반도체 칩 검사 장치에서, 상기 제1 커넥터 및 상기 제2 커넥터 각각은 상기 소켓 보드 및 상기 베이스 보드 각각에 실장되는 구조를 갖도록 구비될 수 있다.In the aforementioned semiconductor chip testing apparatus according to an embodiment of the present invention, each of the first connector and the second connector may be provided to have a structure to be mounted on each of the socket board and the base board.

언급한 본 발명의 일 실시예에 따른 반도체 칩 검사 장치에서, 상기 제1 커넥터 및 상기 제2 커넥터 중 어느 하나는 암-커넥터로 구비되고, 나머지 하나는 수-커넥터로 구비될 수 있다.In the aforementioned semiconductor chip inspection apparatus according to an embodiment of the present invention, one of the first connector and the second connector may be provided as a female connector, and the other one may be provided as a male connector.

언급한 본 발명의 일 실시예에 따른 반도체 칩 검사 장치에서, 상기 배터리는 상기 제1 커넥터가 구비되는 영역과 다른 영역의 상기 소켓 보드의 일면에 배치될 수 있다.In the above-mentioned semiconductor chip testing apparatus according to an embodiment of the present invention, the battery may be disposed on one surface of the socket board in an area different from the area in which the first connector is provided.

언급한 본 발명의 일 실시예에 따른 반도체 칩 검사 장치에서, 상기 배터리는 상기 소켓 보드의 일면으로부터 상기 제1 커넥터가 돌출되는 높이보다 낮은 높이를 갖도록 구비될 수 있다.In the above-mentioned semiconductor chip testing apparatus according to an embodiment of the present invention, the battery may be provided to have a height lower than a height at which the first connector protrudes from one surface of the socket board.

언급한 본 발명의 일 실시예에 따른 반도체 칩 검사 장치에서, 상기 배터리는 상기 배터리를 충전할 수 있는 충전 회로와 일체 구조를 갖도록 구비될 수 있다.In the above-mentioned semiconductor chip testing apparatus according to an embodiment of the present invention, the battery may be provided to have an integrated structure with a charging circuit capable of charging the battery.

언급한 본 발명의 일 실시예에 따른 반도체 칩 검사 장치에서, 상기 충전 회로는 상기 배터리가 상기 보상 전원을 공급하지 않을 때 상기 메인 전원으로부터 전원을 공급받아 충전하도록 구비될 수 있다.In the above-mentioned semiconductor chip testing apparatus according to an embodiment of the present invention, the charging circuit may be provided to receive power from the main power supply and charge the battery when the battery does not supply the compensation power.

언급한 본 발명의 반도체 칩 검사 장치에 따르면, 소켓 보드 및 베이스 보드를 커넥터를 사용하여 연결할 때 소켓 보드 및 베이스 보드 사이에 형성되는 공간 내에 외부 전원의 공급 기능을 갖는 배터리를 구비할 수 있다. 이에, 고속화, 고주파 등을 요구하는 최근의 반도체 칩들에 대한 검사의 수행시 메인 전원의 공급이 불안정할 때 배터리가 외부 전원으로써 보상 전원을 공급할 수 있는 것이다.According to the above-mentioned semiconductor chip inspection apparatus of the present invention, when the socket board and the base board are connected using a connector, a battery having a function of supplying an external power can be provided in a space formed between the socket board and the base board. Accordingly, when the supply of main power is unstable when performing inspection of recent semiconductor chips requiring high speed and high frequency, the battery can supply compensation power as an external power source.

따라서 언급한 본 발명의 반도체 칩 검사 장치를 사용하는 반도체 칩들의 검사에서는 메인 전원과 함께 보상 전원을 안정적으로 공급할 수 있기 때문에 반도체 칩들의 검사에 따른 신뢰도의 향상을 기대할 수 있다.Therefore, in the above-mentioned inspection of semiconductor chips using the semiconductor chip inspection apparatus of the present invention, since the compensation power can be stably supplied together with the main power, it is possible to expect improvement in reliability according to the inspection of the semiconductor chips.

또한, 언급한 바와 같이 소켓 보드 및 베이스 보드 사이에 형성되는 공간을 활용할 수 있기 때문에 본 발명의 반도체 칩 검사 장치의 공간 활용도의 향상을 기대할 수 있을 뿐만 아니라 본 발명의 반도체 칩 검사 장치의 구조에 대한 간소화도 기대할 수 있을 것이다.In addition, since the space formed between the socket board and the base board can be utilized as mentioned above, it is possible to not only expect improvement in space utilization of the semiconductor chip inspection apparatus of the present invention, but also to improve the structure of the semiconductor chip inspection apparatus of the present invention. Simplification can also be expected.

도 1은 본 발명의 일 실시예에 따른 반도체 칩 검사 장치를 나타내는 개략적인 구성도이다.
도 2는 도 1의 소켓 보드 및 베이스 보드의 결합 구조를 설명하기 위한 도면이다.1 is a schematic configuration diagram illustrating an apparatus for inspecting a semiconductor chip according to an embodiment of the present invention.
FIG. 2 is a view for explaining a coupling structure of the socket board and the base board of FIG. 1 .

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예를 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야한다.Since the present invention may have various changes and may have various forms, embodiments will be described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention. In describing each figure, like reference numerals have been used for like components. Terms such as first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In this application, terms such as "comprises" or "consisting of" are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification is present, but one or more other features It is to be understood that this does not preclude the possibility of addition or existence of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

이하, 첨부하는 도면들을 참조하여 본 발명의 일 실시예에 대하여 상세하게 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 칩 검사 장치를 나타내는 개략적인 구성도이고, 도 2는 도 1의 소켓 보드 및 베이스 보드의 결합 구조를 설명하기 위한 도면이다.1 is a schematic configuration diagram showing a semiconductor chip testing apparatus according to an embodiment of the present invention, and FIG. 2 is a diagram for explaining a coupling structure of the socket board and the base board of FIG. 1 .

도 1 및 도 2를 참조하면, 본 발명의 반도체 칩 검사 장치(100)는 반도체 칩들을 검사하는 테스트 헤드(160), 상기 검사가 이루어지도록 일정 수량의 상기 반도체 칩들을 로딩 및 언로딩하고 검사 결과에 따라 반도체 칩들을 등급별로 분류하여 적재하는 핸들러(110), 상기 테스트 헤드(160)와 상기 핸들러(110) 사이에 개재되어 상기 검사를 위한 상기 반도체 칩들과 상기 테스트 헤드(160) 사이를 전기 연결하는 소켓 보드(120) 및 베이스 보드(130), 상기 테스트 헤드(160)에 연결되어 반도체 칩들의 검사 과정 전반을 제어하는 제어부(170) 등을 포함할 수 있다.1 and 2 , the semiconductor chip inspection apparatus 100 of the present invention includes a test head 160 for inspecting semiconductor chips, loading and unloading a predetermined number of the semiconductor chips to be inspected, and the inspection result A handler 110 for classifying and loading semiconductor chips according to the class, interposed between the test head 160 and the handler 110 to electrically connect the semiconductor chips for the inspection and the test head 160 and a socket board 120 and a base board 130 , a controller 170 connected to the test head 160 to control the overall inspection process of semiconductor chips, and the like.

상기 테스트 헤드(160)는 기판 및 상기 기판에 실장된 각종 회로 소자들을 포함할 수 있다. 아울러 상기 테스트 헤드(160)의 내부에는 상기 반도체 칩들의 검사를 위한 하드웨어(Hardware)가 내장되어 있으며, 다수개의 보드를 장착함으로써 채널수를 확장할 수 있다.The test head 160 may include a substrate and various circuit devices mounted on the substrate. In addition, hardware for testing the semiconductor chips is built in the test head 160 , and the number of channels can be expanded by mounting a plurality of boards.

상기 핸들러(110)는 상기 반도체 칩들을 로딩 및 언로딩하는 것으로써, 상기 핸들러(110) 내에 구비되는 테스트 트레이 등을 이용하여 상기 반도체 칩들의 로딩 및 언로딩할 수 있다. 그리고 상기 테스트 트레이는 상기 검사를 위한 상기 반도체 칩들을 수납하는 부재로써 상기 소켓 보드(120)와 결합될 수 있다. 이에, 상기 테스트 트레이에 수납된 상기 반도체 칩들과 상기 소켓 보드(120)가 전기 연결될 수 있는 것이다.The handler 110 loads and unloads the semiconductor chips, and may load and unload the semiconductor chips using a test tray provided in the handler 110 . In addition, the test tray may be coupled to the socket board 120 as a member for accommodating the semiconductor chips for the test. Accordingly, the semiconductor chips accommodated in the test tray may be electrically connected to the socket board 120 .

따라서 언급한 바와 같이 검사 대상인 상기 반도체 칩들이 상기 소켓 보드(120)와 전기 연결됨에 의해 상기 소켓 보드(120) 및 상기 베이스 보드(130)를 통하여 상기 테스트 헤드(160) 까지 전기적으로 연결됨으로써 상기 반도체 칩들에 대한 검사가 수행될 수 있는 것이다.Therefore, as mentioned above, the semiconductor chips to be tested are electrically connected to the socket board 120 and electrically connected to the test head 160 through the socket board 120 and the base board 130 , so that the semiconductor Inspection of the chips may be performed.

그리고 상기 반도체 칩들에 대한 검사가 종료되면 상기 핸들러(110)는 상기 반도체 칩들을 상기 테스트 헤드(160), 즉 상기 소켓 보드(120)로부터 분리하여 검사 결과에 따라 양품과 불량품으로 분류할 수 있다.And when the inspection of the semiconductor chips is finished, the handler 110 may separate the semiconductor chips from the test head 160 , that is, the socket board 120 , and classify the semiconductor chips into good products and defective products according to the inspection results.

상기 제어부(170)는 상기 반도체 칩들을 검사하기 위해 미리 규정된 검사 기준에 의거하여 검사 과정을 제어할 수 있다. 상기 제어부(170)로의 예로서는 반도체 칩 검사 프로그램이 내장된 개인용 컴퓨터, 워크스테이션 등을 들 수 있다. 이에, 상기 제어부(170)는 상기 테스트 헤드(160)에 연결되어 상기 테스트 헤드(160)에 상기 반도체 칩 검사 프로그램을 전송하거나 상기 테스트 헤드(160)로부터 상기 반도체 칩들에 대한 검사 결과를 수신할 수 있다.The controller 170 may control an inspection process based on a pre-defined inspection standard to inspect the semiconductor chips. Examples of the control unit 170 include a personal computer, a workstation, and the like, in which a semiconductor chip inspection program is embedded. Accordingly, the controller 170 may be connected to the test head 160 to transmit the semiconductor chip test program to the test head 160 or receive test results for the semiconductor chips from the test head 160 . have.

상기 소켓 보드(120) 및 상기 베이스 보드(130)를 포함하는 부재를 하이픽스 보드(Hi-Fix board)로 이해할 수 있는 것으로써, 상기 소켓 보드(120)는 상기 반도체 칩들에 대한 전기 검사시 상기 테스트 트레이에 수납되는 상기 반도체 칩들과 결합하고, 상기 반도체 칩들과 전기적으로 연결될 수 있고, 그리고 상기 베이스 보드(130)는 상기 소켓 보드(120)와 결합되게 구비되는 것으로써, 상기 소켓 보드(120)와 전기적으로 연결될 수 있다.A member including the socket board 120 and the base board 130 may be understood as a Hi-Fix board, and the socket board 120 is used for electrical inspection of the semiconductor chips. The socket board 120 may be coupled to the semiconductor chips accommodated in the test tray, may be electrically connected to the semiconductor chips, and the base board 130 may be coupled to the socket board 120 . can be electrically connected to.

이에, 상기 소켓 보드(120) 및 상기 베이스 보드(130)가 상기 핸들러(110) 및 상기 테스트 헤드(160) 사이에 개재됨으로써 상기 반도체 칩들에 대한 검사시 상기 반도체 칩들과 상기 테스트 헤드(160) 사이에서의 전원 공급 및 신호 전달을 담당할 수 있는 것이다.Accordingly, when the socket board 120 and the base board 130 are interposed between the handler 110 and the test head 160 , the semiconductor chips are interposed between the semiconductor chips and the test head 160 when the semiconductor chips are inspected. It can be in charge of power supply and signal transmission in

그리고 본 발명의 반도체 칩 검사 장치(100)에서 상기 소켓 보드(120)의 일면에는 제1 커넥터(141)가 구비될 수 있다. 아울러, 상기 베이스 보드(130)의 일면에는 제2 커넥터(143)가 구비될 수 있다.In addition, in the semiconductor chip testing apparatus 100 of the present invention, a first connector 141 may be provided on one surface of the socket board 120 . In addition, a second connector 143 may be provided on one surface of the base board 130 .

상기 제1 커넥터(141)는 상기 베이스 보드(130)와 마주하는 상기 소켓 보드(120)의 일면으로부터 돌출 구조를 갖도록 구비될 수 있고, 상기 제2 커넥터(143)는 상기 소켓 보드(120)와 마주하는 상기 베이스 보드(130)의 일면으로부터 돌출 구조를 갖도록 구비될 수 있다. 이에, 상기 제1 커넥터(141)와 상기 제2 커넥터(143)를 결합시킴으로써 상기 소켓 보드(120)와 상기 베이스 보드(130)는 전기적으로 연결될 수 있는 것이다.The first connector 141 may be provided to have a protruding structure from one surface of the socket board 120 facing the base board 130 , and the second connector 143 may be connected to the socket board 120 . It may be provided to have a protruding structure from one surface of the base board 130 facing it. Accordingly, the socket board 120 and the base board 130 may be electrically connected by coupling the first connector 141 and the second connector 143 .

특히, 상기 제1 커넥터(141)는 상기 소켓 보드(120)의 일면에 실장되는 구조를 갖도록 상기 소켓 보드(120)의 일면으로부터 돌출되게 구비될 수 있고, 상기 제2 커넥터(143)는 상기 베이스 보드(130)의 일면에 실장되는 구조를 갖도록 상기 베이스 보드(130)의 일면으로부터 돌출되게 구비될 수 있다.In particular, the first connector 141 may be provided to protrude from one surface of the socket board 120 so as to have a structure to be mounted on one surface of the socket board 120 , and the second connector 143 may be configured to be mounted on one surface of the socket board 120 . It may be provided to protrude from one surface of the base board 130 to have a structure to be mounted on one surface of the board 130 .

또한, 상기 제1 커넥터(141) 및 상기 제2 커넥터(143) 중 어느 하나는 암-커넥터로 구비될 수 있고, 나머지 하나는 수-커넥터로 구비될 수 있다. 즉, 상기 제1 커넥터(141)가 암-커넥터로 구비될 경우에는 상기 제2 커넥터(143)가 수-커넥터로 구비될 수 있고, 상기 제1 커넥터(141)가 수-커넥터로 구비될 경우에는 상기 제2 커넥터(143)가 암-커넥터로 구비될 수 있는 것이다.In addition, one of the first connector 141 and the second connector 143 may be provided as a female connector, and the other one may be provided as a male connector. That is, when the first connector 141 is provided as a female connector, the second connector 143 may be provided as a male connector, and when the first connector 141 is provided as a male connector. In this case, the second connector 143 may be provided as a female connector.

언급한 바와 같이, 상기 소켓 보드(120)의 제1 커넥터(141) 및 상기 베이스 보드(130)의 제2 커넥터(143)를 서로 결합시켜 전기적으로 연결함으로써 본 발명의 반도체 칩 검사 장치(100)를 사용하는 반도체 칩들에 대한 검사시 상기 반도체 칩들에 메인 전원을 공급할 수 있다.As mentioned, the first connector 141 of the socket board 120 and the second connector 143 of the base board 130 are coupled to each other and electrically connected to the semiconductor chip testing apparatus 100 of the present invention. Main power may be supplied to the semiconductor chips using the .

그리고 본 발명의 반도체 칩 검사 장치(100)를 사용하여 최근의 고속화, 고주파 등을 요구하는 상기 반도체 칩들을 검사할 때 상기 반도체 칩 검사 장치(100)의 메인 전원 이외에도 별도 전원을 공급해야만 한다. 즉, 상기 메인 전원만으로는 충분하게 전원을 공급하지 못할 경우 보상 전원을 함께 공급해야 하는 것이다.In addition, when the semiconductor chip testing apparatus 100 of the present invention is used to test the semiconductor chips requiring high speed, high frequency, etc., it is necessary to supply a separate power in addition to the main power of the semiconductor chip testing apparatus 100 . That is, when the main power alone cannot supply sufficient power, the compensation power must be supplied together.

이에, 본 발명의 반도체 칩 검사 장치(100)는 상기 제1 커넥터(141) 및 상기 제2 커넥터(143)를 사용하여 상기 소켓 보드(120) 및 상기 베이스 보드(130)를 전기 접속하게 결합시킬 때 상기 제1 커넥터(141) 및 상기 제2 커넥터(143)가 돌출 구조를 가짐으로써 상기 소켓 보드(120)의 일면과 상기 베이스 보드(130)의 일면 사이에 형성되는 공간 내에 별도 전원, 즉 상기 보상 전원을 공급할 수 있는 배터리(150)를 구비시킬 수 있다. 다시 말해, 본 발명의 반도체 칩 검사 장치(100)는 상기 제1 커넥터(141)와 상기 제2 커넥터(143)에 의해 상기 소켓 보드(120)와 상기 베이스 보드(130) 사이에 형성되는 공간 내에 상기 배터리(150)를 구비시킬 수 있는 것이다.Accordingly, the semiconductor chip testing apparatus 100 of the present invention is to electrically connect the socket board 120 and the base board 130 using the first connector 141 and the second connector 143 . When the first connector 141 and the second connector 143 have a protruding structure, a separate power source in the space formed between the one surface of the socket board 120 and the one surface of the base board 130, that is, the A battery 150 capable of supplying compensation power may be provided. In other words, the semiconductor chip testing apparatus 100 of the present invention is located in a space formed between the socket board 120 and the base board 130 by the first connector 141 and the second connector 143 . The battery 150 may be provided.

특히, 상기 배터리(150)는 상기 소켓 보드(120)의 일면으로부터 상기 베이스 보드(130)의 일면을 향하도록 구비시킬 수 있다. 즉, 상기 배터리(150)는 상기 소켓 보드(120)의 일면으로부터 실장되는 구조를 갖도록 구비될 수 있는 것이다. 이때, 상기 배터리(150)는 상기 소켓 보드(120)의 일면으로부터 상기 제1 커넥터(141)가 돌출되는 높이보다 낮은 높이를 갖도록 구비될 수 있다.In particular, the battery 150 may be provided to face one surface of the base board 130 from one surface of the socket board 120 . That is, the battery 150 may be provided to have a structure mounted from one surface of the socket board 120 . In this case, the battery 150 may be provided to have a height lower than a height at which the first connector 141 protrudes from one surface of the socket board 120 .

또한, 상기 배터리(150)는 상기 제1 커넥터(141)가 구비되는 영역과 다른 영역의 상기 소켓 보드(120)의 일면에 배치되게 구비될 수 있다. 이에, 상기 베터리(150)는 상기 제1 커넥터(141)가 구비됨에 의해 형성되는 상기 소켓 보드(120)의 단차진 일면에 구비될 수 있다.In addition, the battery 150 may be provided to be disposed on one surface of the socket board 120 in an area different from the area in which the first connector 141 is provided. Accordingly, the battery 150 may be provided on a stepped surface of the socket board 120 formed by the first connector 141 being provided.

그리고 상기 소켓 보드(120)는 회로 패턴이 형성되는 보드를 포함할 수 있기 때문에 상기 배터리(150)를 상기 회로 패턴과 전기적으로 연결되도록 구비시킴으로써 상기 반도체 칩들에 대한 검사시 상기 소켓 보드(120)에 결합되는 상기 반도체 칩들로 상기 보상 전원을 안정적으로 공급할 수 있다.In addition, since the socket board 120 may include a board on which a circuit pattern is formed, the battery 150 is electrically connected to the circuit pattern, so that when the semiconductor chips are inspected, the socket board 120 is attached to the socket board 120 . The compensation power may be stably supplied to the semiconductor chips to be coupled.

따라서 본 발명의 반도체 칩 검사 장치(100)를 사용한 상기 전기 검사 수행시 상기 반도체 칩들에 공급되는 메인 전원이 불안정할 때 상기 배터리(150)를 사용하여 상기 보상 전원을 공급함으로써 보다 안정적인 전기 검사를 수행할 수 있는 것이다.Therefore, when the main power supplied to the semiconductor chips is unstable when performing the electrical test using the semiconductor chip testing apparatus 100 of the present invention, the battery 150 is used to supply the compensation power to perform a more stable electrical test. it can be done

그러므로 본 발명의 반도체 칩 검사 장치(100)는 상기 소켓 보드(120)와 상기 베이스 보드(130) 사이에 형성되는 공간을 활용하여 상기 배터리(150)를 상기 공간 내에 구비시키기 때문에 별도의 외부 전원의 공급을 위한 부재의 설치에 대한 염려를 해소할 수 있다.Therefore, the semiconductor chip testing apparatus 100 of the present invention utilizes the space formed between the socket board 120 and the base board 130 to provide the battery 150 in the space, so that a separate external power supply is required. It is possible to eliminate concerns about the installation of the member for supply.

그리고 상기 배터리(150)는 충전이 가능한 것으로써 리튬 이온 배터리를 포함할 수 있고, 이에 상기 배터리(150)는 상기 배터리(150)를 충전할 수 있는 충전 회로(도시되지 않음)와 일체 구조를 갖도록 구비될 수 있다. 즉, 상기 배터리(150)는 상기 충전 회로와 함께 모듈(module) 구조를 갖도록 구비될 수 있는 것이다.In addition, the battery 150 may include a lithium ion battery as a rechargeable one, and thus the battery 150 has an integrated structure with a charging circuit (not shown) capable of charging the battery 150 . can be provided. That is, the battery 150 may be provided to have a module structure together with the charging circuit.

여기서, 상기 충전 회로는 상기 배터리(150)가 상기 보상 전원을 공급하지 않을 때 상기 메인 전원으로부터 전원을 공급받아 충전하도록 구비될 수 있다. 아울러, 본 발명의 반도체 칩 검사 장치(100)를 사용한 반도체 칩들에 대한 검사가 일시 중단되는 시점이 있을 경우 상기 메인 전원을 공급받아 충전할 수 있도록 상기 충전 회로를 구비시킬 수도 있다.Here, the charging circuit may be provided to receive power from the main power supply and charge the battery 150 when the compensation power is not supplied. In addition, the charging circuit may be provided to receive and charge the main power when the inspection of semiconductor chips using the semiconductor chip inspection apparatus 100 of the present invention is temporarily stopped.

이와 같이, 본 발명의 반도체 칩 검사 장치(100)는 상기 제1 커넥터(141)와 상기 제2 커넥터(143)를 구비하여 상기 소켓 보드(120) 및 상기 베이스 보드(130)를 결합시킴에 의해 상기 소켓 보드(120) 및 상기 베이스 보드(130) 사이에 형성되는 공간 내에 상기 배터리(150)를 구비시킴으로써 상기 반도체 칩들에 대한 검사 수행시 상기 반도체 칩들에 공급되는 상기 메인 전원이 불안정할 때 이를 보상하는 상기 보상 전원을 공급할 수 있는 것이다.As described above, the semiconductor chip testing apparatus 100 of the present invention includes the first connector 141 and the second connector 143 by coupling the socket board 120 and the base board 130 . By providing the battery 150 in a space formed between the socket board 120 and the base board 130 , when the semiconductor chips are inspected, the main power supplied to the semiconductor chips is unstable when it is compensated. It is possible to supply the compensation power.

또한, 본 발명의 반도체 칩 검사 장치(100)는 상기 소켓 보드(120) 및 상기 베이스 보드(130) 사이에 형성되는 공간을 보다 적극적으로 활용할 수 있기 때문에 본 발명의 반도체 칩 검사 장치(100)의 공간 활용도를 극대화할 수 있다.In addition, since the semiconductor chip inspection apparatus 100 of the present invention can more actively utilize the space formed between the socket board 120 and the base board 130 , the semiconductor chip inspection apparatus 100 of the present invention Space utilization can be maximized.

따라서 본 발명의 반도체 칩 검사 장치는 소켓 보드 및 베이스 보드 사이에 형성되는 공간 내에 배터리를 구비함으로써 고속화, 고주파 등을 요구하는 최근의 반도체 칩들에 대한 검사의 수행시 메인 전원의 공급이 불안정할 때 보상 전원을 공급할 수 있기 때문에 반도체 칩들에 대한 검사를 안정적으로 수행할 수 있고, 그 결과 반도체 칩들에 대한 제품 경쟁력의 향상을 기대할 수 있다.Therefore, the semiconductor chip inspection apparatus of the present invention compensates when the supply of main power is unstable when performing inspection on recent semiconductor chips that require high speed and high frequency by providing a battery in the space formed between the socket board and the base board. Since the power can be supplied, it is possible to stably perform the inspection on the semiconductor chips, and as a result, the improvement of product competitiveness for the semiconductor chips can be expected.

그리고 본 발명의 반도체 칩 검사 장치는 공간 활용도의 향상을 통하여 반도체 칩 검사 장치의 구조에 대한 간소화를 달성할 수 있기 때문에 반도체 칩들의 제조에 따른 가격 경쟁력의 향상을 기대할 수 있다.In addition, since the semiconductor chip inspection apparatus of the present invention can achieve simplification of the structure of the semiconductor chip inspection apparatus through improvement of space utilization, improvement in price competitiveness according to the manufacture of semiconductor chips can be expected.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the following claims. You will understand that you can.

100 : 반도체 칩 검사 장치
110 : 핸들러 120 : 소켓 보드
130 : 베이스 보드 141 : 제1 커넥터
143 : 제2 커넥터 150 : 배터리
160 : 테스트 헤드 170 : 제어부100: semiconductor chip inspection device
110: handler 120: socket board
130: base board 141: first connector
143: second connector 150: battery
160: test head 170: control unit

Claims (9)

반도체 칩들과 전기 접속하는 소켓 보드 및 상기 소켓 보드와 전기 접속하는 베이스 보드를 구비하는 반도체 칩 검사 장치에 있어서,
상기 베이스 보드와 마주하는 상기 소켓 보드의 일면으로부터 돌출 구조를 갖도록 구비되는 제1 커넥터;
상기 제1 커넥터와 결합함에 의해 전기 접속하게 상기 소켓 보드와 마주하는 상기 베이스 보드의 일면으로부터 돌출 구조를 갖도록 구비되는 제2 커넥터;
상기 제1 커넥터 및 상기 제2 커넥터를 서로 결합시켜 전기적으로 연결함으로써 반도체 칩들에 대한 전기 검사 수행시 반도체 칩들에 메인 전원을 공급하도록 구비되는 메인 전원; 및
상기 제1 커넥터 및 상기 제2 커넥터를 사용하여 상기 소켓 보드 및 상기 베이스 보드를 전기 접속하게 결합시킬 때 상기 제1 커넥터 및 상기 제2 커넥터가 돌출 구조를 가짐으로써 상기 소켓 보드의 일면과 상기 베이스 보드의 일면 사이에 형성되는 공간 내에 전기 검사 수행시 상기 반도체 칩들에 공급되는 상기 메인 전원이 불안정할 때 이를 보상하는 보상 전원을 공급하도록 구비되는 배터리를 포함하되,
상기 제1 커넥터 및 상기 제2 커넥터 중 어느 하나는 암-커넥터로 구비되고, 나머지 하나는 수-커넥터로 구비될 수 있고,
상기 배터리는 상기 제1 커넥터가 구비되는 영역과 다른 영역의 상기 소켓 보드의 일면에 실장되는 구조를 갖도록 배치되면서 상기 소켓 보드의 일면으로부터 상기 제1 커넥터가 돌출되는 높이보다 낮은 높이를 갖도록 구비될 수 있고, 그리고 상기 반도체 칩들에 대한 전기 검사가 일시 중단되는 시점이 있을 경우 상기 메인 전원을 공급받아 충전할 수 있는 충전 회로가 일체 구조를 갖게 모듈 구조를 갖도록 구비되는 것을 특징으로 하는 반도체 칩 검사 장치.A semiconductor chip inspection apparatus comprising: a socket board electrically connected to semiconductor chips; and a base board electrically connected to the socket board;
a first connector provided to have a protruding structure from one surface of the socket board facing the base board;
a second connector provided to have a protruding structure from one surface of the base board facing the socket board for electrical connection by coupling with the first connector;
a main power supply provided to supply main power to the semiconductor chips when performing an electrical test on the semiconductor chips by electrically connecting the first connector and the second connector to each other; and
When the socket board and the base board are electrically connected using the first connector and the second connector, the first connector and the second connector have a protruding structure, so that one surface of the socket board and the base board A battery provided to supply compensation power for compensating when the main power supplied to the semiconductor chips is unstable when performing an electrical test in a space formed between one surface of the
Any one of the first connector and the second connector may be provided as a female connector, and the other one may be provided as a male connector,
The battery may be disposed to have a structure to be mounted on one surface of the socket board in an area different from that in which the first connector is provided, and to have a height lower than a height at which the first connector protrudes from one surface of the socket board. and a charging circuit capable of receiving and charging the main power when the electrical inspection of the semiconductor chips is temporarily suspended is provided to have a module structure so as to have an integrated structure. 제1 항에 있어서, 상기 제1 커넥터 및 상기 제2 커넥터 각각은 상기 소켓 보드 및 상기 베이스 보드 각각에 실장되는 구조를 갖도록 구비되는 것을 특징으로 하는 반도체 칩 검사 장치.The semiconductor chip testing apparatus of claim 1 , wherein each of the first connector and the second connector is mounted on the socket board and the base board, respectively. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서, 상기 소켓 보드가 회로 패턴이 형성되는 보드를 포함할 때, 상기 배터리는 상기 회로 패턴과 전기적으로 연결되는 구조를 갖도록 구비되는 것을 특징으로 하는 반도체 칩 검사 장치.The apparatus of claim 1 , wherein when the socket board includes a board on which a circuit pattern is formed, the battery has a structure electrically connected to the circuit pattern.
KR1020140067044A 2014-06-02 2014-06-02 Apparatus for testing semiconductor chip KR102301686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140067044A KR102301686B1 (en) 2014-06-02 2014-06-02 Apparatus for testing semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140067044A KR102301686B1 (en) 2014-06-02 2014-06-02 Apparatus for testing semiconductor chip

Publications (2)

Publication Number Publication Date
KR20150138705A KR20150138705A (en) 2015-12-10
KR102301686B1 true KR102301686B1 (en) 2021-09-13

Family

ID=54979081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140067044A KR102301686B1 (en) 2014-06-02 2014-06-02 Apparatus for testing semiconductor chip

Country Status (1)

Country Link
KR (1) KR102301686B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172116A (en) * 2002-11-16 2004-06-17 Motorola Inc Rechargeable battery assembly and interconnect system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1123655A (en) * 1997-06-30 1999-01-29 Ando Electric Co Ltd Tester for semiconductor integrated circuit
KR100385399B1 (en) * 2000-04-19 2003-05-23 삼성전자주식회사 Board for testing semiconductor device and testing apparatus for semiconductor device comprising the same
KR100981165B1 (en) * 2008-03-15 2010-09-10 (주)테크윙 Semiconductor device test system and test handler

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172116A (en) * 2002-11-16 2004-06-17 Motorola Inc Rechargeable battery assembly and interconnect system

Also Published As

Publication number Publication date
KR20150138705A (en) 2015-12-10

Similar Documents

Publication Publication Date Title
US7595631B2 (en) Wafer level assemble chip multi-site testing solution
US20100244873A1 (en) Apparatus and method of testing singulated dies
US20110248737A1 (en) Test apparatus and connection device
KR102123989B1 (en) Tester and testing equipment for semiconductor devices having the same
USRE41516E1 (en) Socketless/boardless test interposer card
KR101173391B1 (en) Pushing apparatus for testing a semiconductor device and test handler including the same
KR20120110612A (en) Handler tray and system for testing an object including the same
US20090108859A1 (en) Testing circuit board
US9506980B2 (en) Integrated circuit testing architecture
KR102301686B1 (en) Apparatus for testing semiconductor chip
KR20140124065A (en) Facility and method for testing semiconductor devices
JP2008008895A (en) Apparatus and method for inspecting semiconductor device
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
KR101913274B1 (en) Probe Card Electrical Characteristic Measuring Device
KR102287237B1 (en) Insert assembly for receiving semiconductor device and test tray including the same
KR20120107379A (en) System for testing multi chip package
US10871516B2 (en) Inspection system
US8487642B2 (en) Burn-in socket and testing fixture using the same
KR102037924B1 (en) Test tray for using test handler
CN219715670U (en) Test panel and performance test assembly
KR102322780B1 (en) Interface board and method of manufacturing the interface board
KR102212615B1 (en) Reverse support type test device for flexible printed circuit board and test method using that
KR102162813B1 (en) Flexible support type test device for flexible printed circuit board and test method using that
KR102175111B1 (en) Test device for flexible printed circuit board with compound flexion and test method using that
CN219608984U (en) Burn-in test seat, burn-in test assembly and burn-in test device

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant