KR20150123538A - Method of growing nitride semiconductor and light emitting device fabricated by using the same - Google Patents
Method of growing nitride semiconductor and light emitting device fabricated by using the same Download PDFInfo
- Publication number
- KR20150123538A KR20150123538A KR1020140050041A KR20140050041A KR20150123538A KR 20150123538 A KR20150123538 A KR 20150123538A KR 1020140050041 A KR1020140050041 A KR 1020140050041A KR 20140050041 A KR20140050041 A KR 20140050041A KR 20150123538 A KR20150123538 A KR 20150123538A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- type
- nitride semiconductor
- superlattice
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
Abstract
Description
본 발명은 질화물 반도체 성장 방법 및 이를 이용하여 제조된 발광소자에 관한 것으로, 특히, 중간층을 포함하여 결정질을 우수하게 할 수 있는 질화물 반도체 성장 방법 및 순방향 전압이 감소된 발광소자에 관한 것이다.The present invention relates to a nitride semiconductor growth method and a light emitting device manufactured using the same, and more particularly, to a nitride semiconductor growth method capable of improving crystallinity including an intermediate layer and a light emitting device having a reduced forward voltage.
Ⅲ-V족 화합물 반도체들 중 질화물 반도체((Al, Ga, In)N)는 그 전자기적 특성이 우수하여, 최근 발광 다이오드, 광 검출기, 고속 전자소자 등에 다양하게 사용된다. 특히, 질화갈륨(GaN)은 에너지 밴드갭이 3.4 eV이고, 직접 천이형 특성을 가지므로, 다양한 반도체 소자 제조에 폭넓게 응용되고 있다.Among the group III-V compound semiconductors, nitride semiconductors ((Al, Ga, In) N) have excellent electromagnetic characteristics and are recently used in various fields such as light emitting diodes, photodetectors, and high speed electronic devices. Particularly, gallium nitride (GaN) has an energy band gap of 3.4 eV and has a direct transition type property, so that it is widely used for manufacturing various semiconductor devices.
질화물 반도체 제조시 질화갈륨 기판과 같은 동종 기판을 이용할 수도 있으나, 질화갈륨의 녹는점이 2000℃ 이상이고, 질소 증기압이 매우 높아 잉곳 형태의 제조가 어렵다. 따라서 일반적으로 질화물 반도체는 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si) 등과 같은 이종 기판을 이용하여 제조된다. 이들 이종 기판들 중 C면을 성장면으로 갖는 사파이어 기판이 가장 폭 넓게 이용된다.A similar substrate such as a gallium nitride substrate may be used in the production of a nitride semiconductor, but it is difficult to produce an ingot type because gallium nitride has a melting point of 2000 ° C or higher and a very high nitrogen vapor pressure. Therefore, the nitride semiconductor is generally manufactured using a different substrate such as sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), or the like. Among these different types of substrates, a sapphire substrate having a C plane as a growth surface is the most widely used.
그러나, 이종 기판을 이용하여 제조된 질화물 반도체는 성장 기판과 질화물 반도체 간의 격자상수 차이 및 열팽창계수 차이로 인한 높은 결함 밀도를 갖는다. 특히, 이종 기판 상에 성장된 질화물 반도체에는 격자상수 차이에 기인한 스트레스와 스트레인이 발생하고, 이에 따른 압전 분극이 발생한다. 더욱이, C면 사파이어 기판 상에 성장된 질화물 반도체는 C면을 성장면으로 갖게 되고, C면에 수직한(normal) 방향으로 성장된 질화물 반도체는 자발 분극이 존재한다. However, nitride semiconductors fabricated using heterogeneous substrates have high defect densities due to differences in lattice constant and thermal expansion coefficient between the growth substrate and the nitride semiconductor. Particularly, stress and strain due to the lattice constant difference are generated in the nitride semiconductor grown on the different substrate, and the piezoelectric polarization is generated accordingly. Furthermore, the nitride semiconductor grown on the C-plane sapphire substrate has the C-plane as the growth plane, and the nitride semiconductor grown in the normal direction to the C-plane has spontaneous polarization.
이와 같은 압전 분극과 자발 분극에 의한 분극 현상으로 인하여 질화물 반도체의 에너지 밴드가 휘는 현상이 발생하고, 이는 활성층에서의 정공과 전자의 분포를 분리시키게 된다. 이에 따라, 전자와 전공의 재결합 효율이 감소되어 발광 효율이 낮아지고, 발광의 적색 편이 현상이 발생하며, 발광 소자의 순방향 전압(Vf)의 증가를 야기시킨다.Such a piezoelectric polarization and a polarization phenomenon by spontaneous polarization cause a phenomenon in which the energy band of the nitride semiconductor bends, which separates the distribution of holes and electrons in the active layer. As a result, the recombination efficiency between the electrons and the electrons is reduced to lower the luminous efficiency, the red shift phenomenon of light emission occurs, and the forward voltage Vf of the light emitting element is increased.
이와 같은 질화물 반도체에 발생하는 문제점들을 개선하기 위하여, 종래에 n형 반도체층 내에 중간층을 삽입하여 결함들을 차단하는 기술이 개시된바 있다. 상기 중간층은 AlGaN층을 포함한다. 그런데, AlGaN층으로 형성된 중간층은 n형 GaN층에 비해 밴드갭 에너지가 커서, 활성층으로 전자가 주입되는 것을 방해하게 되고, 이에 따라, 발광 소자의 순방향 전압을 증가시키게 된다.In order to solve the problems occurring in the nitride semiconductor, a technique has been disclosed in which an intermediate layer is inserted into the n-type semiconductor layer to block defects. The intermediate layer includes an AlGaN layer. However, the intermediate layer formed of the AlGaN layer has a bandgap energy larger than that of the n-type GaN layer, thereby interfering with the injection of electrons into the active layer, thereby increasing the forward voltage of the light emitting element.
따라서, 질화물 반도체의 결함을 차단하여 결정성을 향상시키면서, 활성층으로의 전자 주입 효율을 유지할 수 있는 중간층이 요구된다.Therefore, there is a need for an intermediate layer capable of maintaining the electron injection efficiency into the active layer while improving the crystallinity by blocking defects of the nitride semiconductor.
본 발명이 해결하고자 하는 과제는, 활성층으로의 전자 주입 효율을 향상시킬 수 있는 질화물 반도체 구조 및 그 성장 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a nitride semiconductor structure and a growth method thereof capable of improving electron injection efficiency into an active layer.
본 발명이 해결하고자 하는 또 다른 과제는 상기 질화물 반도체 구조를 포함하여, 발광 효율이 향상되고 순방향 전압이 낮은 발광소자를 제공하는 것이다.A further object of the present invention is to provide a light emitting device including the nitride semiconductor structure with improved luminous efficiency and low forward voltage.
본 발명의 일 태양에 따른 발광소자는, 중간층을 포함하는 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 위치하는 활성층; 및 상기 활성층 상에 위치하는 p형 질화물 반도체층을 포함하고, 상기 중간층은, 제1 질화물층과 상기 제1 질화물층 보다 작은 밴드갭 에너지를 갖는 제2 질화물층이 반복하여 적층된 초격자층을 포함하며, 상기 제1 질화물층은 5×1019 atoms/cm3 이상의 도핑농도의 n형으로 도핑된다.A light emitting device according to one aspect of the present invention includes: an n-type nitride semiconductor layer including an intermediate layer; An active layer located on the n-type nitride semiconductor layer; And a p-type nitride semiconductor layer disposed on the active layer, wherein the intermediate layer includes a super lattice layer in which a first nitride layer and a second nitride layer having a band gap energy smaller than that of the first nitride layer are repeatedly stacked And the first nitride layer is doped with an n-type doping concentration of 5 x 10 19 atoms / cm 3 or more.
이에 따라, 활성층으로의 전자 주입 효율이 증가될 수 있다.Thus, the electron injection efficiency into the active layer can be increased.
나아가, 상기 제1 질화물층은 2.9×1020 atoms/cm3 이상의 도핑농도의 n형으로 도핑될 수 있다.Further, the first nitride layer may be doped with an n-type doping concentration of 2.9 x 10 20 atoms / cm 3 or more.
상기 제1 질화물층 및 상기 제2 질화물층은 Al, Ga, 및 In 중 적어도 하나를 포함하는 2원계 내지 4원계 질화물층일 수 있다.The first nitride layer and the second nitride layer may be a binary to quaternary nitride layer including at least one of Al, Ga, and In.
상기 제1 질화물층은 AlGaN층이고, 상기 제2 질화물층은 GaN층 또는 InGaN층이며, 상기 제2 질화물층은 언도핑 상태일 수 있다.The first nitride layer is an AlGaN layer, the second nitride layer is a GaN layer or an InGaN layer, and the second nitride layer may be in an undoped state.
또한, 상기 AlGaN층에 있어서, 상기 Al의 조성비는 0.02 이상 0.2 이하일 수 있다.In the AlGaN layer, the composition ratio of Al may be 0.02 or more and 0.2 or less.
복수의 상기 제1 질화물층들에 있어서, 상대적으로 상기 활성층에 더 인접하는 위치에 배치된 제1 질화물층의 도핑농도는 상대적으로 상기 활성층으로부터 더 먼 위치에 배치된 제1 질화물층의 도핑농도보다 높을 수 있다.In the plurality of first nitride layers, the doping concentration of the first nitride layer disposed at a position relatively closer to the active layer is less than the doping concentration of the first nitride layer disposed relatively far from the active layer Can be high.
한편, 상기 발광소자는 상기 n형 질화물 반도체층과 상기 활성층 사이에 위치하는 제1 초격자층을 더 포함할 수 있다.The light emitting device may further include a first superlattice layer positioned between the n-type nitride semiconductor layer and the active layer.
상기 제1 초격자층은 GaN층과 InGaN층이 반복하여 적층된 구조를 포함할 수 있다.The first superlattice layer may include a structure in which a GaN layer and an InGaN layer are repeatedly stacked.
상기 중간층은, 상기 제1 초격자층의 바로 아래에 위치할 수 있다.The intermediate layer may be located directly below the first superlattice layer.
상기 발광소자는, 상기 제1 초격자층 상에 위치하는 제2 초격자층을 더 포함할 수 있고, 상기 제2 초격자층은 AlxGa(1-x)N층(0 < x < 1)과 AlyGa(1-y)N층(0 < y < 1)이 반복 적층된 구조를 포함하며, 상기 x는 y보다 클 수 있다.The light emitting device may further include a second superlattice layer positioned on the first superlattice layer, and the second superlattice layer may include an Al x Ga (1-x) N layer (0 < ) And an Al y Ga (1-y) N layer (0 <y <1) are repeatedly stacked, and x may be larger than y.
또한, 상기 발광소자는, 상기 n형 반도체층 아래에 위치하는 기판; 및 상기 기판과 상기 n형 반도체층 사이에 위치하는 언도프 질화물 반도체층을 더 포함할 수 있다.The light emitting device may further include: a substrate located below the n-type semiconductor layer; And an undoped nitride semiconductor layer disposed between the substrate and the n-type semiconductor layer.
나아가, 상기 p형 질화물 반도체층, 활성층 및 n형 질화물 반도체층의 일부가 제거되어 상기 n형 반도체층의 상면이 부분적으로 노출된 영역에 위치하는 제1 전극; 및 상기 p형 질화물 반도체층 상에 위치하는 제2 전극을 더 포함할 수 있다.Further, a first electrode having a part of the p-type nitride semiconductor layer, the active layer and the n-type nitride semiconductor layer removed and located in a region where the top surface of the n-type semiconductor layer is partially exposed; And a second electrode located on the p-type nitride semiconductor layer.
상기 발광소자는, 상기 n형 질화물 반도체층 아래에 위치하는 제1 전극; 및 상기 p형 질화물 반도체층 상에 위치하는 제2 전극을 더 포함할 수 있다.The light emitting device includes: a first electrode located under the n-type nitride semiconductor layer; And a second electrode located on the p-type nitride semiconductor layer.
본 발명의 또 다른 태양에 따른 질화물 반도체 성장 방법은, 기판 상에 중간층을 포함하는 n형 질화물 반도체층을 형성하고; 상기 n형 질화물 반도체층 상에 활성층을 형성하고; 및 상기 활성층 상에 p형 질화물 반도체층을 형성하는 것을 포함하고, 상기 중간층은, 제1 질화물층과 상기 제1 질화물층보다 작은 밴드갭 에너지를 갖는 제2 질화물층이 반복하여 적층된 초격자층을 포함하며, 상기 제1 질화물층은 5×1019 atoms/cm3 이상의 도핑농도의 n형으로 도핑될 수 있다.According to another aspect of the present invention, there is provided a nitride semiconductor growth method comprising: forming an n-type nitride semiconductor layer including an intermediate layer on a substrate; Forming an active layer on the n-type nitride semiconductor layer; And forming a p-type nitride semiconductor layer on the active layer, wherein the intermediate layer comprises a super lattice layer in which a first nitride layer and a second nitride layer having a smaller band gap energy than the first nitride layer are repeatedly stacked And the first nitride layer may be doped with an n-type doping concentration of 5 x 10 19 atoms / cm 3 or more.
상기 제1 질화물층은 2.9×1020 atoms/cm3 이상의 도핑농도의 n형으로 도핑될 수 있다.The first nitride layer may be doped with an n-type doping concentration of 2.9 x 10 20 atoms / cm 3 or more.
상기 중간층은 MOCVD를 이용하여 성장될 수 있으며, 상기 제1 질화물층은 AlGaN층이고, 상기 제2 질화물층은 GaN층 또는 InGaN층일 수 있으며, 상기 제2 질화물층은 언도핑 상태일 수 있다.The intermediate layer may be grown using MOCVD, the first nitride layer may be an AlGaN layer, the second nitride layer may be a GaN layer or an InGaN layer, and the second nitride layer may be undoped.
상기 AlGaN층에 있어서, Al의 조성비는 0.02 이상 0.2 이하일 수 있다.In the AlGaN layer, the composition ratio of Al may be 0.02 or more and 0.2 or less.
상기 중간층을 형성하는 것은, Al 소스 가스, Ga 소스 가스, N 소스 가스 및 n형 도펀트 전구체를 MOCVD 챔버 내에 도입하여 제1 질화물층을 성장시키고; 상기 Al 소스 가스 및 n형 도펀트 전구체 도입을 중단하고; 상기 Ga 소스 가스 및 N 소스 가스를 지속적으로 MOCVD 챔버 내에 도입하여 제2 질화물층을 성장시켜 제1 질화물층과 제2 질화물층의 적층 구조를 형성하고; 상기 제1 질화물층과 제2 질화물층의 적층 구조를 형성하는 과정을 반복하여 초격자 구조를 형성하는 것을 포함할 수 있다.Forming the intermediate layer comprises introducing an Al source gas, a Ga source gas, an N source gas, and an n-type dopant precursor into the MOCVD chamber to grow a first nitride layer; Stopping the introduction of the Al source gas and the n-type dopant precursor; Continuously introducing the Ga source gas and the N source gas into the MOCVD chamber to grow a second nitride layer to form a laminated structure of the first nitride layer and the second nitride layer; And forming a superlattice structure by repeating a process of forming a laminated structure of the first nitride layer and the second nitride layer.
상기 제2 질화물층을 성장시키는 동안, In 소스 가스를 추가적으로 더 도입시킬 수 있고, 상기 Ga 소스 가스는 TEGa를 포함할 수 있다.During the growth of the second nitride layer, an In source gas may be additionally introduced, and the Ga source gas may comprise TEGa.
상기 제1 질화물층들 중, 상대적으로 상부에 위치하는 제1 질화물층의 도핑농도가 상대적으로 하부에 위치하는 제1 질화물층의 도핑농도보다 높게 형성되도록, 상기 n형 도펀트 전구체의 도입량을 조절할 수 있다.The amount of the n-type dopant precursor can be adjusted so that the doping concentration of the first nitride layer located on the relatively upper portion of the first nitride layers is higher than the doping concentration of the first nitride layer located on the relatively lower portion of the first nitride layers have.
상기 성장 방법은, 상기 활성층을 형성하기 전에, 상기 n형 질화물 반도체층 상에 제1 초격자층을 형성하는 것을 더 포함할 수 있고, 상기 제1 초격자층은 GaN층과 InGaN층이 반복하여 적층된 구조를 포함할 수 있다.The growth method may further include forming a first superlattice layer on the n-type nitride semiconductor layer before forming the active layer, wherein the first superlattice layer includes a GaN layer and an InGaN layer repeatedly And may include a laminated structure.
상기 성장 방법은, 상기 제1 초격자층 상에 위치하는 제2 초격자층을 형성하는 것을 더 포함할 수 있고, 상기 제2 초격자층은 AlxGa(1-x)N층(0 < x < 1)과 AlyGa(1-y)N층(0 < y < 1)이 반복 적층된 구조를 포함하며, 상기 x는 y보다 클 수 있다.The growth method may further include forming a second superlattice layer located on the first superlattice layer, wherein the second superlattice layer comprises an Al x Ga (1-x) N layer (0 < x <1) and Al y Ga (1-y) N layers (0 <y <1) are repeatedly stacked.
본 발명에 따른 질화물 반도체 구조는 고농도 도핑층을 포함하는 초격자 구조를 포함하는 중간층을 포함하여, 활성층으로의 전자 주입 효율을 향상시킬 수 있음과 동시에, 활성층에 결함 등이 전파되는 것을 방지할 수 있다.The nitride semiconductor structure according to the present invention may include an intermediate layer including a superlattice structure including a high concentration doping layer so as to improve electron injection efficiency into the active layer and prevent defects and the like from propagating to the active layer have.
또한, 본 발명의 질화물 반도체 구조를 포함하는 발광소자는 낮은 순방향 전압을 가질 수 있고, 나아가, 전류 분산 효율이 증가되어 발광소자의 발광 효율이 증가될 수 있다.Further, the light emitting device including the nitride semiconductor structure of the present invention can have a low forward voltage, and further, the current dispersion efficiency can be increased, so that the light emitting efficiency of the light emitting device can be increased.
도 1 및 도 2는 본 발명의 일 실시예에 따른 질화물 반도체의 구조 및 그 성장 방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 또 다른 실시예에 따른 질화물 반도체의 구조 및 그 성장 방법을 설명하기 위한 단면도이다.
도 4 및 도 5는 본 발명의 다른 실시예들에 따른 발광소자를 설명하기 위한 단면도들이다.FIG. 1 and FIG. 2 are cross-sectional views illustrating a structure of a nitride semiconductor according to an embodiment of the present invention and a growth method thereof.
3 is a cross-sectional view illustrating a structure of a nitride semiconductor according to another embodiment of the present invention and a method of growing the same.
4 and 5 are cross-sectional views illustrating a light emitting device according to another embodiment of the present invention.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께, 각도 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can sufficiently convey the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, angle, and the like of the components may be exaggerated for convenience. It is also to be understood that when an element is referred to as being "above" or "above" another element, But also includes the case where there are other components in between. Like reference numerals designate like elements throughout the specification.
본 발명의 실시예들에 있어서, 질화물 반도체층들은 MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내에서 성장됨으로써 형성될 수 있다. 따라서, 이하 설명에서 제시되는 성장 조건 등은 MOCVD를 이용하여 질화물 반도체층들을 성장하는 경우에 적용될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy) 등을 이용하여 질화물 반도체를 성장시키는 경우도 본 발명의 범위에 포함될 수 있다.In embodiments of the present invention, the nitride semiconductor layers may be formed by growing in a MOCVD (Metal Organic Chemical Vapor Deposition) chamber. Therefore, the growth conditions and the like shown in the following description can be applied to the case where the nitride semiconductor layers are grown using MOCVD. However, the present invention is not limited thereto, and the case of growing a nitride semiconductor using MBE (Molecular Beam Epitaxy) or HVPE (Hydride Vapor Phase Epitaxy) may also be included in the scope of the present invention.
도 1 및 도 2는 본 발명의 일 실시예에 따른 질화물 반도체의 구조 및 그 성장 방법을 설명하기 위한 단면도들이다. 도 1 및 도 2의 구조는 하부로부터 상부로 순차적으로 반도체층들을 성장시킴으로 형성될 수 있다. 이하, 이와 관련하여 상세하게 설명한다.FIG. 1 and FIG. 2 are cross-sectional views illustrating a structure of a nitride semiconductor according to an embodiment of the present invention and a growth method thereof. The structures of FIGS. 1 and 2 may be formed by sequentially growing semiconductor layers from bottom to top. Hereinafter, this will be described in detail.
도 1을 참조하면, 질화물 반도체 구조는 n형 질화물 반도체층(110), 활성층(130), 및 p형 질화물 반도체층(140)을 포함한다. 특히, n형 질화물 반도체층(110)은 중간층(115)을 포함할 수 있다. 나아가, 상기 질화물 반도체 구조는, 기판(210), 버퍼층(220), 언도프(undoped) 질화물 반도체층(230), 및 제1 초격자층(120)을 더 포함할 수 있다.Referring to FIG. 1, the nitride semiconductor structure includes an n-type
기판(210)은 질화물 반도체층을 성장시킬 수 있는 기판이면 한정되지 않으며, 절연성 또는 도전성 기판일 수 있다. 기판(210)은, 예를 들어, 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판, 질화알루미늄 기판, 또는 질화갈륨 기판일 수 있다. 본 실시예에 있어서, 기판(210)은 상면에 요철 패턴(미도시)을 갖는 패터닝된 사파이어 기판(Patterned Sapphire Substrate; PSS)일 수 있고, 또한, 상기 PSS는 성장면으로서 C면을 포함할 수 있다. 본 발명에 있어서, 기판(210)은 질화물 반도체와 이종의 기판일 수 있다.The
버퍼층(220)은 AlGaN 및/또는 GaN을 포함할 수 있고, 약 500 내지 600℃의 온도에서 기판(210) 상에 성장될 수 있다. 버퍼층(220)은 기판(210)이 질화물 반도체와 이종의 기판인 경우에, 질화물 반도체가 성장할 수 있는 핵층 역할을 할 수 있고, 또한, 버퍼층(220) 상에 성장되는 질화물 반도체와 기판(210) 간의 격자상수 부정합에 따른 스트레스 및 스트레인을 완화시키는 역할을 할 수도 있다.The
다만, 버퍼층(220)은 생략될 수도 있다.However, the
언도프 질화물 반도체층(230)은 버퍼층(220) 상에 위치할 수 있다. 언도프 질화물 반도체층(230)은 (Al, Ga, In)N을 포함할 수 있고, 예를 들어, 언도프 질화물 반도체층(230)은 언도프 GaN을 포함할 수 있다. 언도프 질화물 반도체층(230)은 3족 원소 소스 및 N 소스를 챔버 내에 도입하되, n형 또는 p형 도펀트 전구체(precursor)는 도입하지 않고 반도체층을 성장시킴으로써 형성될 수 있다.The undoped
이와 같이, 언도프 질화물 반도체층(230)은 n형 질화물 반도체층(110)의 성장 전에 버퍼층(220) 상에 형성될 수 있다. 언도프 질화물 반도체층(230)은 n형 또는 p형 도펀트와 같은 불순물을 포함하지 않으므로, 상대적으로 결정 품질이 우수하므로, 이후 공정에 따라 언도프 질화물 반도체층(230) 상에 성장되는 다른 반도체층들의 결정 품질을 향상시킬 수 있다.Thus, the undoped
n형 질화물 반도체층(110)은 언도프 질화물 반도체층(230) 상에 위치할 수 있다. n형 질화물 반도체층(110)은 n형층(111) 및 중간층(115)을 포함할 수 있다.The n-type
n형 질화물 반도체층(110)은 (Al, Ga, In)N와 같은 질화물 반도체를 포함할 수 있으며, 또한, Si와 같은 n형 도펀트를 더 포함하여 n형으로 도핑될 수 있다. n형 질화물 반도체층(110)은 3족 원소 소스, N 소스, 및 n형 도펀트 전구체를 챔버 내에 도입하여 성장시킴으로써 제공될 수 있고, 예를 들어, TMGa(Trimethylgallum) 또는 TEGa(Triethylgallium)와 같은 Ga 소스, NH3와 같은 N 소스, 및 Si 도펀트 전구체를 챔버 내에 도입하여 n형 GaN층을 성장시켜 n형층(111)을 형성할 수 있다.The n-type
한편, n형 질화물 반도체층(110)은 중간층(115)을 포함한다. 중간층(115)은 n형 질화물 반도체층(110) 내에 위치할 수 있으며, 대체로 n형 질화물 반도체층(110)의 상부 영역에 배치되도록 형성될 수 있다. 특히, 도 1에 도시된 바와 같이, 중간층(115)은 n형 질화물 반도체층(110)의 최상부 영역에 형성될 수도 있다.On the other hand, the n-type
중간층(115)과 관련하여, 이하, 도 2를 참조하여 상세하게 설명한다. 도 2는 본 발명의 실시예들에 따른 중간층(115)의 구조를 설명하기 위한 단면도들이다.The
먼저, 도 2의 (a)를 참조하면, 중간층(115)은 제1 질화물층(115a) 및 제2 질화물층(115b)이 반복하여 적층된 초격자층을 포함한다. 이때, 제1 질화물층(115a)과 제2 질화물층(115b)은 Al, Ga, 및 In 중 적어도 하나를 포함하는 2원계 내지 4원계 질화물층일 수 있고, 제1 질화물층(115a)의 밴드갭 에너지는 제2 질화물층(115b)의 밴드갭 에너지에 비해 더 클 수 있다. 제1 질화물층(115a)은 n형으로 도핑될 수 있고, 이때 도핑농도는 5×1019 atoms/cm3 이상일 수 있고, 특히, 2.9×1020 atoms/cm3 이상일 수 있다. 이때, 제1 질화물층(115a)들의 도핑 농도는 서로 다를 수도 있고, 같을 수도 있다. 한편, 제2 질화물층(115b)은 언도핑 상태일 수 있다. First, referring to FIG. 2A, the
예를 들어, 제1 질화물층(115a)은 Si를 도펀트로서 포함하는 n형 AlGaN층일 수 있고, 이때, Al의 조성비는 0.02 이상 0.2 이하 일 수 있다. 제1 질화물층(115a)의 Si 농도는 2.9×1020 atoms/cm3 이상일 수 있다. 제2 질화물층(115b)은 언도프 GaN층 또는 InGaN층일 수 있고, 이에 따라, 제2 질화물층(115b)의 밴드갭 에너지는 제1 질화물층(115a)의 밴드갭 에너지보다 작다.For example, the
이와 같이, 초격자층이 중간층(115)으로서 형성됨으로써, 전위 등과 같은 결함이 활성층(130)으로 전파되는 것을 방지할 수 있다. 나아가, 중간층(115)이 상대적으로 고농도로 도핑된 제1 질화물층(115a)을 포함함으로써, 활성층(130)으로의 전자 주입 효율을 증가시킬 수 있고, 발광 소자의 순방향 전압이 증가하는 것을 방지하거나 오히려 낮출 수 있다. 구체적으로 설명하면, 밴드갭 에너지가 큰 제1 질화물층(115a)과 상대적으로 밴드갭 에너지가 작은 제2 질화물층(115b)이 초격자 구조로 형성됨으로써, 양자 우물 구조가 형성될 수 있다. 이때, 제1 질화물층(115a)은 고농도로 도핑됨으로써 중간층에 다수의 전자를 제공할 수 있고, 전도대에 위치하는 전자들 중 많은 양이 양자 우물에 고립되지 않고 활성층으로 이동할 수 있다. 이에 따라, 종래의 중간층에 의해 전자 주입 효율이 떨어지는 것을 방지하면서도, 결함 방지와 같은 다른 역할은 동일하게 수행할 수 있는 중간층이 제공될 수 있다.As described above, since the superlattice layer is formed as the
한편, 제1 질화물층(115a)과 제2 질화물층(115b)의 반복 적층 구조에 의해, 각각의 계면에 2DEG(2-Dimensional Electron Gas)가 형성될 수도 있고, 이 경우, 수직 방향 및 수평 방향 양 방향에 대한 전자의 이동이 용이해질 수 있다. 따라서, 수직 방향 및 수평 방향 양 방향에 대한 저항이 낮아져, 본 실시예의 질화물 반도체층 구조를 포함하는 발광 소자의 순방향 전압을 낮출 수 있고, 또한 소자 내에서의 전류 분산 효율도 향상시킬 수 있다.On the other hand, a 2DEG (2-Dimensional Electron Gas) may be formed at each interface by the repetitive lamination structure of the
중간층(115)은 Al 소스 가스, Ga 소스 가스, N 소스 가스, 및 n형 도펀트 전구체를 챔버 내에 도입하여 제1 질화물층(115a)을 성장시키고, 상기 Al 소스 가스 n형 도펀트 전구체 도입을 중단한 후, 상기 Ga 소스 가스 및 N 소스 가스를 지속적으로 챔버 내에 도입하여 제2 질화물층(115b)을 성장시켜 제1 질화물층(115a)과 제2 질화물층(115b)의 적층 구조를 형성하는 것을 반복함으로써 형성될 수 있다. The
한편, 제2 질화물층(115b)을 성장시키는 동안, In 소스 가스를 추가적으로 더 도입시켜 InGaN층을 형성할 수도 있으며, 이 경우 Ga 소스 가스는 TEGa를 이용할 수 있다. TEGa를 이용하는 경우 더 낮은 성장온도에서 제2 질화물층(115b)을 형성할 수 있고, 따라서, InGaN층의 In 함량을 증가시킬 수 있다. 제2 질화물층(115b)에 In 함량이 증가되면 전자의 이동성(mobility)이 향상될 수 있고, 따라서 본 실시예의 질화물 반도체 구조가 발광 소자에 적용되면 발광 효율이 향상될 수 있다.Meanwhile, while the
도 2의 (b)는 다른 실시예들에 따른 중간층(115)의 구조를 설명하기 위한 단면도이다.2 (b) is a cross-sectional view for explaining the structure of the
도 2의 (b)를 참조하면, 중간층(115)은 제1 질화물층(115c, 115d, 115e) 및 제2 질화물층(115f)이 반복하여 적층된 초격자층을 포함한다. 도 2의 (b) 실시예는 도 2 (a)의 실시예와 달리, 제1 질화물층(115c, 115d, 115e)의 도핑 농도가 위치에 따라 순차적으로 변화할 수 있다.Referring to FIG. 2 (b), the
구체적으로, 제1 질화물층들(115c, 115d, 115e) 중 활성층(130)에서 먼 위치에 배치된 제1 질화물층(115c)으로부터 활성층(130)에서 더 가까운 위치에 배치된 제1 질화물층(115e)으로 갈수록 도핑 농도가 증가할 수 있다. 즉, 제1 질화물층(115d)의 도핑농도는 제1 질화물층(115c)의 도핑농도보다 높고, 제1 질화물층(115e)의 도핑농도는 제1 질화물층(115d)의 도핑농도보다 높을 수 있다. 따라서, 상대적으로 상부에 배치된 제1 질화물층의 도핑농도가 상대적으로 하부에 배치된 제1 질화물층의 도핑농도보다 더 높게 형성될 수 있다. 이에 따라, 활성층(130)에 주입되는 전자의 주입 효율이 더 향상될 수 있다.Specifically, a
제2 질화물층(115f)은 도 2 (a)의 제2 질화물층(115b) 유사한 특성을 가질 수 있는바, 이하 상세한 설명은 생략한다.The
본 실시예에 있어서, 중간층(115)은 Al 소스 가스, Ga 소스 가스, N 소스 가스, 및 n형 도펀트 전구체를 챔버 내에 도입하여 제1 질화물층(115a)을 성장시키고, 상기 Al 소스 가스 n형 도펀트 전구체 도입을 중단한 후, 상기 Ga 소스 가스 및 N 소스 가스를 지속적으로 챔버 내에 도입하여 제2 질화물층(115b)을 성장시켜 제1 질화물층(115a)과 제2 질화물층(115b)의 적층 구조를 형성하는 것을 반복함으로써 형성될 수 있다. 이때, 제1 질화물층들(115c, 115d, 115e) 중, 상대적으로 상부에 위치하는 제1 질화물층의 도핑 농도가 상대적으로 하부에 위치하는 제1 질화물층의 도핑 농도보다 높게 형성되도록, 상기 n형 도펀트 전구체의 도입량을 조절할 수 있다. n형 도펀트는, 예를 들어, Si 일 수 있다.In the present embodiment, the
제1 초격자층(120)은 n형 질화물 반도체층(110) 상에 위치할 수 있고, (Al, In, Ga)N을 포함하는 반도체층들이 복수층 적층된 구조를 포함할 수 있다. 예를 들어, 제1 초격자층(120)은 InGaN층과 GaN층이 반복 적층된 구조를 포함할 수 있다.The
제1 초격자층(120)은 MOCVD 챔버 내에서, n형 질화물 반도체층(110) 상에 성장되어 형성될 수 있고, 제1 초격자층(120)은 격자 부정합으로 인한 스트레스 및 스트레인이 활성층(130)에 전달되는 것을 방지하고, 전위와 같은 결함이 전파되는 것을 방지하여 활성층(130)의 결정 품질을 향상시킬 수 있다.The
활성층(130)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 n형 질화물 반도체층(110) 상에 성장될 수 있다. 또한, 활성층(153)은 복수의 장벽층과 우물층을 포함하는 다중양자우물 구조(MQW)를 가질 수 있다. 이때, 상기 다중 양자우물구조를 이루는 반도체층들이 원하는 피크 파장의 광을 방출하도록, 상기 반도체층들을 이루는 원소 및 그 조성이 조절될 수 있다.The active layer 130 may include a nitride semiconductor such as (Al, Ga, In) N and may be grown on the n-type
p형 질화물 반도체층(140)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 활성층(130) 상에 성장될 수 있다. p형 질화물 반도체층(140)은 p형 도펀트를 포함할 수 있으며, 예를 들어, Mg을 도펀트로서 포함할 수 있다.The p-type
본 실시예의 질화물 반도체 구조는 중간층(115)을 포함함으로써, 결함의 전파를 차단하고 스트레스 및 스트레인을 완화시킴과 동시에, 고농도로 도핑되어 활성층에 전자가 주입되는 효율을 향상시킬 수 있다.By including the
도 3은 본 발명의 또 다른 실시예에 따른 질화물 반도체의 구조 및 그 성장 방법을 설명하기 위한 단면도이다.3 is a cross-sectional view illustrating a structure of a nitride semiconductor according to another embodiment of the present invention and a method of growing the same.
도 3의 질화물 반도체 구조는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여, 제2 초격자층(240)을 더 포함하는 점에서 차이가 있다. 이하, 차이점에 대해서 상세히 설명하며, 동일한 구성에 대한 구체적인 설명은 생략한다.The nitride semiconductor structure of FIG. 3 differs from the embodiment described with reference to FIGS. 1 and 2 in that it further includes a second superlattice layer 240. Hereinafter, differences will be described in detail, and a detailed description of the same configuration will be omitted.
제2 초격자층(240)은 활성층(130)과 제1 초격자층(120) 사이에 위치할 수 있다. 제2 초격자층(240)은 AlxGa(1-x)N층과 AlyGa(1-y)N층이 반복 적층된 구조를 포함할 수 있고(0 < x < 1, 0 < y < 1), 이때, x는 y보다 크며, AlxGa(1-x)N층은 언도핑 상태이고, AlyGa(1-y)N층은 n형으로 도핑될 수 있다. 나아가, AlxGa(1-x)N층의 밴드갭 에너지는 활성층(130)의 장벽층의 밴드갭 에너지보다 크고, AlyGa(1-y)N층의 밴드갭 에너지는 활성층(130)의 우물층의 밴드갭 에너지보다 크도록 그 조성비가 결정될 수 있다. 이에 따라, 제2 초격자층(240) 내에서 전자의 운동량이 감퇴되어, 본 실시예의 질화물 반도체 구조가 적용된 발광 소자의 발광 효율이 더욱 향상될 수 있다.The second superlattice layer 240 may be positioned between the active layer 130 and the
도 4 및 도 5는 본 발명의 다른 실시예들에 따른 발광소자를 설명하기 위한 단면도들이다.4 and 5 are cross-sectional views illustrating a light emitting device according to another embodiment of the present invention.
도 4 및 도 5의 발광소자는 도 1 및 도 2의 실시예에 따른 질화물 반도체 구조를 포함한다. 따라서, 중복되는 구성에 대해서는 상세한 설명을 생략한다.The light emitting device of Figs. 4 and 5 includes a nitride semiconductor structure according to the embodiment of Figs. Therefore, detailed description of overlapping configurations will be omitted.
도 4를 참조하면, 발광소자는 n형 질화물 반도체층(110), 활성층(130), p형 질화물 반도체층(140)을 포함한다. 나아가, 상기 발광소자는 제1 초격자층(120), 제1 전극(251) 및 제2 전극(253)을 더 포함할 수 있다.Referring to FIG. 4, the light emitting device includes an n-type
도 4의 발광소자는 본 발명의 실시예들에 따른 질화물 반도체 구조를 포함하는 수직형 구조의 발광소자일 수 있다. 이에 따라, 상기 발광소자는 n형 질화물 반도체층(110) 아래에 위치하여 이와 전기적으로 연결된 제1 전극(251), 및 p형 질화물 반도체층(140) 상에 위치하여 이와 전기적으로 연결된 제2 전극(253)을 포함할 수 있다.The light emitting device of FIG. 4 may be a vertical light emitting device including a nitride semiconductor structure according to embodiments of the present invention. Accordingly, the light emitting device includes a
도 4의 발광소자는 도 1 내지 도 3의 실시예들에 따른 질화물 반도체 구조에서, 기판(210), 버퍼층(220) 및 언도프 질화물 반도체층(230)을 제거하여 제조될 수 있다. n형 질화물 반도체층(110)으로부터 기판(210)을 제거하는 것은 레이저 리프트 오프, 화학적 리프트 오프, 또는 응력 리프트 오프 등의 방법을 이용하여 기판(210)을 분리시키는 방법을 이용할 수도 있고, 또는 물리, 화학적인 방법으로 기판(210)을 제거하는 방법을 이용할 수도 있다.The light emitting device of FIG. 4 may be fabricated by removing the
도 5를 참조하면, 발광소자는 n형 질화물 반도체층(110), 활성층(130), p형 질화물 반도체층(140)을 포함한다. 나아가, 상기 발광소자는 제1 초격자층(120), 제1 전극(261) 및 제2 전극(253)을 더 포함할 수 있다.Referring to FIG. 5, the light emitting device includes an n-type
도 5의 발광소자는 본 발명의 실시예들에 따른 질화물 반도체 구조를 포함하는 수평형 구조의 발광소자일 수 있다. 이에 따라, 상기 발광소자는 p형 질화물 반도체층(140), 활성층(130), 제1 초격자층(120) 및 n형 질화물 반도체층(110)의 일부가 제거되어 n형층(111)이 부분적으로 노출된 영역을 가질 수 있다. 상기 노출된 영역 상에는 제1 전극(261)이 위치할 수 있으며, 제2 전극(263)은 p형 질화물 반도체층(140) 상에 위치할 수 있다.The light emitting device of FIG. 5 may be a light emitting device having a horizontal structure including the nitride semiconductor structure according to the embodiments of the present invention. Accordingly, the light emitting device is formed by partially removing the p-type
본 발명의 실시예들에 따른 발광소자들은, 중간층(115)을 포함하는 n형 질화물 반도체층(110)을 갖는다. 이에 따라, 우수한 결정 품질을 갖는 활성층(130)이 제공될 수 있으며, 활성층(130)에 전자가 주입되는 효율이 향상되어 낮은 순방향 전압을 가질 수 있다. 또한, 중간층(115)에 의해 수직 방향 및 수평 방향 양 방향에 대한 저항이 낮아져, 순방향 전압을 낮게 유지하면서도 전류 분산 효율이 우수한 발광소자가 제공될 수 있다.The light emitting devices according to embodiments of the present invention have an n-type
본 실시예들에서는 일반적인 수직형 또는 수평형 구조의 발광소자만을 예시하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 다양한 구조의 발광소자에 대해서도 본 발명의 질화물 반도체 구조가 적용될 수 있다.However, the present invention is not limited thereto, and the nitride semiconductor structure of the present invention can also be applied to light emitting devices having various structures.
이상, 상기 실시예들은 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하고, 본 발명은 특허청구범위에 의한 기술적 사상을 모두 포함한다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims.
Claims (18)
상기 n형 질화물 반도체층 상에 위치하는 활성층; 및
상기 활성층 상에 위치하는 p형 질화물 반도체층을 포함하고,
상기 중간층은, 제1 질화물층과 상기 제1 질화물층 보다 작은 밴드갭 에너지를 갖는 제2 질화물층이 반복하여 적층된 초격자층을 포함하며,
상기 제1 질화물층은 5×1019 atoms/cm3 이상의 도핑농도의 n형으로 도핑된 발광소자.An n-type nitride semiconductor layer including an intermediate layer;
An active layer located on the n-type nitride semiconductor layer; And
And a p-type nitride semiconductor layer located on the active layer,
Wherein the intermediate layer comprises a super lattice layer in which a first nitride layer and a second nitride layer having a smaller band gap energy than the first nitride layer are repeatedly laminated,
Wherein the first nitride layer is doped with an n-type doping concentration of 5 x 10 19 atoms / cm 3 or more.
상기 제1 질화물층은 2.9×1020 atoms/cm3 이상의 도핑농도의 n형으로 도핑된 발광소자.The method according to claim 1,
And the first nitride layer is doped with an n-type doping concentration of 2.9 x 10 20 atoms / cm 3 or more.
상기 제1 질화물층 및 상기 제2 질화물층은 Al, Ga, 및 In 중 적어도 하나를 포함하는 2원계 내지 4원계 질화물층인 발광소자.The method according to claim 1,
Wherein the first nitride layer and the second nitride layer are a binary to quaternary nitride layer including at least one of Al, Ga, and In.
상기 제1 질화물층은 AlGaN층이고, 상기 제2 질화물층은 GaN층 또는 InGaN층이며, 상기 제2 질화물층은 언도핑 상태인 발광소자.The method of claim 3,
Wherein the first nitride layer is an AlGaN layer, the second nitride layer is a GaN layer or an InGaN layer, and the second nitride layer is an undoped state.
복수의 상기 제1 질화물층들에 있어서, 상대적으로 상기 활성층에 더 인접하는 위치에 배치된 제1 질화물층의 도핑농도는 상대적으로 상기 활성층으로부터 더 먼 위치에 배치된 제1 질화물층의 도핑농도보다 높은 발광소자.The method of claim 4,
In the plurality of first nitride layers, the doping concentration of the first nitride layer disposed at a position relatively closer to the active layer is less than the doping concentration of the first nitride layer disposed relatively far from the active layer High luminous element.
상기 n형 질화물 반도체층과 상기 활성층 사이에 위치하는 제1 초격자층을 더 포함하는 발광소자.The method according to claim 1,
And a first superlattice layer positioned between the n-type nitride semiconductor layer and the active layer.
상기 제1 초격자층은 GaN층과 InGaN층이 반복하여 적층된 구조를 포함하는 발광소자.The method of claim 6,
Wherein the first superlattice layer comprises a structure in which a GaN layer and an InGaN layer are repeatedly laminated.
상기 중간층은, 상기 제1 초격자층의 바로 아래에 위치하는 발광소자.The method of claim 6,
And the intermediate layer is located immediately below the first superlattice layer.
상기 제1 초격자층 상에 위치하는 제2 초격자층을 더 포함하고,
상기 제2 초격자층은 AlxGa(1-x)N층(0 < x < 1)과 AlyGa(1-y)N층(0 < y < 1)이 반복 적층된 구조를 포함하며, 상기 x는 y보다 큰 발광소자.The method of claim 6,
And a second superlattice layer positioned on the first superlattice layer,
The second superlattice layer includes a structure in which an Al x Ga 1-x N layer (0 <x <1) and an Al y Ga (1-y) N layer (0 <y <1) , X is larger than y.
상기 n형 질화물 반도체층 상에 활성층을 형성하고; 및
상기 활성층 상에 p형 질화물 반도체층을 형성하는 것을 포함하고,
상기 중간층은, 제1 질화물층과 상기 제1 질화물층보다 작은 밴드갭 에너지를 갖는 제2 질화물층이 반복하여 적층된 초격자층을 포함하며,
상기 제1 질화물층은 5×1019 atoms/cm3 이상의 도핑농도의 n형으로 도핑된 질화물 반도체 성장 방법.Forming an n-type nitride semiconductor layer including an intermediate layer on a substrate;
Forming an active layer on the n-type nitride semiconductor layer; And
And forming a p-type nitride semiconductor layer on the active layer,
Wherein the intermediate layer comprises a super lattice layer in which a first nitride layer and a second nitride layer having a smaller band gap energy than the first nitride layer are repeatedly laminated,
Wherein the first nitride layer is doped with an n-type doping concentration of 5 x 10 19 atoms / cm 3 or more.
상기 제1 질화물층은 2.9×1020 atoms/cm3 이상의 도핑농도의 n형으로 도핑된 질화물 반도체 성장 방법.The method of claim 10,
Wherein the first nitride layer is doped with an n-type doping concentration of 2.9 x 10 20 atoms / cm 3 or more.
상기 중간층은 MOCVD를 이용하여 성장되며, 상기 제1 질화물층은 AlGaN층이고, 상기 제2 질화물층은 GaN층 또는 InGaN층이며,
상기 제2 질화물층은 언도핑 상태인 질화물 반도체 성장 방법.The method of claim 10,
Wherein the intermediate layer is grown using MOCVD, the first nitride layer is an AlGaN layer, the second nitride layer is a GaN layer or an InGaN layer,
Wherein the second nitride layer is in an undoped state.
상기 AlGaN층에 있어서, Al의 조성비는 0.02 이상 0.2 이하인 질화물 반도체 성장 방법.The method of claim 12,
Wherein the composition ratio of Al in the AlGaN layer is 0.02 or more and 0.2 or less.
상기 중간층을 형성하는 것은,
Al 소스 가스, Ga 소스 가스, N 소스 가스 및 n형 도펀트 전구체를 MOCVD 챔버 내에 도입하여 제1 질화물층을 성장시키고;
상기 Al 소스 가스 및 n형 도펀트 전구체 도입을 중단하고;
상기 Ga 소스 가스 및 N 소스 가스를 지속적으로 MOCVD 챔버 내에 도입하여 제2 질화물층을 성장시켜 제1 질화물층과 제2 질화물층의 적층 구조를 형성하고;
상기 제1 질화물층과 제2 질화물층의 적층 구조를 형성하는 과정을 반복하여 초격자 구조를 형성하는 것을 포함하는 질화물 반도체 성장 방법.The method of claim 12,
The formation of the above-
Introducing an Al source gas, a Ga source gas, an N source gas, and an n-type dopant precursor into the MOCVD chamber to grow a first nitride layer;
Stopping the introduction of the Al source gas and the n-type dopant precursor;
Continuously introducing the Ga source gas and the N source gas into the MOCVD chamber to grow a second nitride layer to form a laminated structure of the first nitride layer and the second nitride layer;
And forming a superlattice structure by repeating a process of forming a laminated structure of the first nitride layer and the second nitride layer.
상기 제2 질화물층을 성장시키는 동안, In 소스 가스를 추가적으로 더 도입시키고,
상기 Ga 소스 가스는 TEGa를 포함하는 질화물 반도체 성장 방법.15. The method of claim 14,
During the growth of the second nitride layer, an additional source of In source gas is introduced,
Wherein the Ga source gas comprises TEGa.
상기 제1 질화물층들 중, 상대적으로 상부에 위치하는 제1 질화물층의 도핑농도가 상대적으로 하부에 위치하는 제1 질화물층의 도핑농도보다 높게 형성되도록, 상기 n형 도펀트 전구체의 도입량을 조절하는 질화물 반도체 성장 방법.15. The method of claim 14,
The doping concentration of the n-type dopant precursor is adjusted so that the doping concentration of the first nitride layer located on the relatively upper portion of the first nitride layers is higher than the doping concentration of the first nitride layer located on the relatively lower portion of the first nitride layers A method for growing a nitride semiconductor.
상기 활성층을 형성하기 전에, 상기 n형 질화물 반도체층 상에 제1 초격자층을 형성하는 것을 더 포함하고,
상기 제1 초격자층은 GaN층과 InGaN층이 반복하여 적층된 구조를 포함하는 질화물 반도체 성장 방법.The method of claim 10,
Further comprising forming a first superlattice layer on the n-type nitride semiconductor layer before forming the active layer,
Wherein the first superlattice layer includes a structure in which a GaN layer and an InGaN layer are repeatedly stacked.
상기 제1 초격자층 상에 위치하는 제2 초격자층을 형성하는 것을 더 포함하고,
상기 제2 초격자층은 AlxGa(1-x)N층(0 < x < 1)과 AlyGa(1-y)N층(0 < y < 1)이 반복 적층된 구조를 포함하며, 상기 x는 y보다 큰 질화물 반도체 성장 방법.
18. The method of claim 17,
Further comprising forming a second superlattice layer located on the first superlattice layer,
The second superlattice layer includes a structure in which an Al x Ga 1-x N layer (0 <x <1) and an Al y Ga (1-y) N layer (0 <y <1) , Wherein x is greater than y.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140050041A KR20150123538A (en) | 2014-04-25 | 2014-04-25 | Method of growing nitride semiconductor and light emitting device fabricated by using the same |
US14/599,300 US10109767B2 (en) | 2014-04-25 | 2015-01-16 | Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same |
CN201910357453.2A CN110233190B (en) | 2014-04-25 | 2015-04-13 | Light emitting device |
CN201510172657.0A CN105023981B (en) | 2014-04-25 | 2015-04-13 | Luminaire |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140050041A KR20150123538A (en) | 2014-04-25 | 2014-04-25 | Method of growing nitride semiconductor and light emitting device fabricated by using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20150123538A true KR20150123538A (en) | 2015-11-04 |
Family
ID=54600011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140050041A KR20150123538A (en) | 2014-04-25 | 2014-04-25 | Method of growing nitride semiconductor and light emitting device fabricated by using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20150123538A (en) |
-
2014
- 2014-04-25 KR KR1020140050041A patent/KR20150123538A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10522716B2 (en) | Semiconductor light emitting device | |
US9287367B2 (en) | Semiconductor device and method of manufacturing the same | |
US10109767B2 (en) | Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same | |
US20140191192A1 (en) | Semiconductor light-emitting device | |
US20150091047A1 (en) | Method of growing nitride semiconductor, method of manufacturing template for semiconductor fabrication and method of manufacturing semiconductor light emitting device using the same | |
KR20130097390A (en) | Gallium nitride-based light emitting diode | |
KR20130063378A (en) | Nitride semiconductor device and method of fabricating the same | |
KR101669638B1 (en) | METHOD OF GROWING n-TYPE NITRIDE SEMICONDUCTOR, LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME | |
JP2009076864A (en) | Nitride-based light emitting device | |
JP2008066555A (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR102553985B1 (en) | Group III nitride semiconductor | |
KR102299362B1 (en) | Green light emitting device including quaternary quantum well on a vicinal c-plane | |
KR101876576B1 (en) | Nitride semiconductor light emitting device and method for fabricating the same | |
KR100906972B1 (en) | Nitride based light emitting device | |
KR102224109B1 (en) | Light emitting device, Method for fabricating the same and Lighting system | |
KR20150123538A (en) | Method of growing nitride semiconductor and light emitting device fabricated by using the same | |
KR101373804B1 (en) | White light emitting diode and fabrication method thereof | |
KR101387543B1 (en) | Nitride semiconductor light emitting device | |
US20240120440A1 (en) | Semiconductor structure | |
KR20130108935A (en) | Gallium nitride-based light emitting diode | |
KR101910563B1 (en) | Nitride semiconductor device having electron blocking layer and method of growing electron blocking layer | |
KR101850537B1 (en) | Semiconductor device | |
US10672948B2 (en) | Methods for producing light extraction structures for semiconductor devices | |
KR20120029674A (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
KR20150085950A (en) | light emitting diode including multiple quantum well structure and method for thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |