KR20150121374A - 발광 다이오드 및 그 제조방법 - Google Patents

발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20150121374A
KR20150121374A KR1020140046883A KR20140046883A KR20150121374A KR 20150121374 A KR20150121374 A KR 20150121374A KR 1020140046883 A KR1020140046883 A KR 1020140046883A KR 20140046883 A KR20140046883 A KR 20140046883A KR 20150121374 A KR20150121374 A KR 20150121374A
Authority
KR
South Korea
Prior art keywords
layer
region
type semiconductor
semiconductor layer
light emitting
Prior art date
Application number
KR1020140046883A
Other languages
English (en)
Inventor
박성주
김상조
이광재
오세미
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020140046883A priority Critical patent/KR20150121374A/ko
Publication of KR20150121374A publication Critical patent/KR20150121374A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드 및 그 제조방법을 제공한다. 발광 다이오드는 n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하고, 적어도 한 쌍 이상의 장벽층과 우물층을 포함하는 활성층을 포함하되, 상기 장벽층 중 적어도 상기 p형 반도체층에 가장 인접한 제1 장벽층은 제1 영역 및 제2 영역을 포함하고, 상기 제2 영역은 상기 제1 영역보다 상기 n형 반도체층에 가깝게 위치하고, 상기 제2 영역의 에너지 밴드갭은 상기 제1 영역의 에너지 밴드갭보다 작고, 상기 우물층의 에너지 밴드갭보다 큰 것을 특징으로 한다. 따라서, 장벽층 내부에 정공 에너지 완화층을 삽입함으로써, 활성층 내부로의 정공 주입효율을 향상 시킬 수 있고 정공 오버 플로우 현상을 최소화할 수 있다.

Description

발광 다이오드 및 그 제조방법{Light emitting diode and method of fabricating the same}
본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 더욱 자세하게는 고출력 근자외선 발광다이오드 및 그 제조방법에 관한 것이다.
발광다이오드(light-emitting diode: LED)는 p-n접합 다이오드의 일종으로, 순방향으로 전압이 걸릴 때 단파장광(monochromatic light)이 방출되는 현상인 전기발광효과(electroluminescence)를 이용한 반도체 소자이다.
발광다이오드의 동작은 양극과 음극으로 표현되는 2개의 전극에 전압을 인가하고, 전압의 인가에 따른 전류의 공급에 의해 발광동작이 수행되는 메커니즘이다. 특히, 다중양자우물 구조가 형성된 활성층에는 n형 반도체층과 p형 반도체층이 상하부에 접촉된다. n형 반도체층은 활성층에 전자를 공급하고, p형 반도체층은 활성층에 정공을 공급한다. 다중양자우물 구조에 투입된 전자 및 정공은 양자구속효과에 의해 우물층 내부에 정의되고, 재결합에 의해 발광동작이 수행된다.
발광다이오드의 외부양자효율은 내부양자효율 및 광 추출효율에 의해 결정되는데 내부양자효율은 활성층 내에서의 전자와 정공의 재결합 확률로 결정된다.
한편, 발광다이오드는 다중양자우물구조가 형성된 활성층 내의 우물층과 장벽층의 격자불일치에 의한 압전분극으로 인하여 활성층 안에서의 전자와 정공의 재결합 확률이 저하되며 전자들이 장벽층을 넘어 p형 반도체층으로 침투하는 전자오버플로우 현상이 일어난다. 또한 이러한 압전분극은 정공이 활성층 내로 주입되는데 있어 에너지 장벽을 형성하여 발광다이오드의 효율저하 문제점을 야기시킨다.
특히, 인듐 조성이 적게 들어가는 근자외선 영역에서는 전자와 정공을 활성층 내부에 구속시키는 에너지가 감소함에 따라 전자의 오버플로우 뿐만 아니라 정공의 오버플로우 현상이 일어나게 된다.
따라서, 고효율 근자외선 영역 발광다이오드를 제작하기 위해서는 전자 뿐만 아니라 정공의 오버플로우 현상을 차단할 필요가 있다.
본 발명이 해결하고자 하는 과제는 정공의 오버플로우 현상을 최소화할 수 있는 발광다이오드 및 그 제조방법을 제공하는 데에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광 다이오드를 제공한다. 발광 다이오드는 n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하고, 적어도 한 쌍 이상의 장벽층과 우물층을 포함하는 활성층을 포함한다. 이 때, 상기 장벽층 중 적어도 상기 p형 반도체층에 가장 인접한 제1 장벽층은 제1 영역 및 제2 영역을 포함하고, 상기 제2 영역은 상기 제1 영역보다 상기 n형 반도체층에 가깝게 위치하고, 상기 제2 영역의 에너지 밴드갭은 상기 제1 영역의 에너지 밴드갭보다 작고, 상기 우물층의 에너지 밴드갭보다 큰 것을 특징으로 한다.
또한, 상기 제2 영역의 에너지 밴드갭은 상기 n형 반도체층 방향으로 계단 형태로 감소되는 것을 특징으로 한다.
또한, 상기 우물층은 InxGa1-xN층(0<x<1)이고, 상기 제1 영역은 GaN층이고, 상기 제2 영역은 InyGa1-yN층(0<y<x)일 수 있다. 이때의 제2 영역은 인듐의 도핑 농도가 상기 n형 반도체층 방향으로 계단 형태로 증가하는 것을 특징으로 한다.
또한, 상기 제2 영역은 정공의 오버플로우 현상을 최소화하는 정공 에너지 완화층인 것을 특징으로 한다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광 다이오드 제조방법을 제공한다. 이러한 발광 다이오드 제조방법은 기판 상에 n형 반도체층을 형성하는 단계, 상기 n형 반도체층 상에 적어도 한 쌍 이상의 장벽층과 우물층을 포함하는 활성층을 형성하는 단계, 상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함할 수 있다. 이때, 상기 활성층을 형성하는 단계 중 상기 장벽층 중 적어도 상기 p형 반도체층에 가장 인접한 제1 장벽층을 형성하는 단계는, 제2 영역을 형성하는 단계 및 상기 제2 영역 상에 제1 영역을 형성하는 단계를 포함하되, 상기 제2 영역의 에너지 밴드갭을 상기 제1 영역의 에너지 밴드갭보다 작고, 상기 우물층의 에너지 밴드갭보다 크게 형성하는 것을 특징으로 한다.
또한, 상기 우물층은 InxGa1-xN층(0<x<1)이고, 상기 제1 영역은 GaN층이고, 상기 제2 영역은 InyGa1-yN층(0<y<x)일 수 있다.
또한, 상기 제2 영역을 형성하는 단계는, 인듐의 도핑 농도가 상기 n형 반도체층 방향으로 계단 형태로 증가되도록 제2 영역을 형성하는 것을 특징으로 한다.
본 발명에 따르면, 장벽층 내부에 정공 에너지 완화층을 삽입함으로써, 활성층 내부로의 정공 주입효율을 향상 시킬 수 있다. 또한, 정공 오버 플로우 현상을 최소화할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 일 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 발광 다이오드의 일 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 다이오드의 일 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드의 에너지 밴드다이어그램을 나타낸 그래프이다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.
도 6은 비교예 1에 따른 발광 다이오드의 에너지 밴드 다이어그램이다.
도 7은 제조예 1에 따른 발광 다이오드의 에너지 밴드 다이어그램이다.
도 8은 비교예 1에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
도 9는 제조예 1에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
도 10은 비교예 1에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
도 11은 제조예 1에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
도 12는 비교예 1및 제조예 1에 따른 발광 다이오드의 전류에 따른 output power를 나타낸 그래프이다.
도 13은 비교예 1 및 제조예 1에 따른 발광 다이오드의 전류밀도변화에 따른 IQE(Internal Quantum Efficiency)를 나타낸 그래프이다.
도 14는 비교예 1 및 제조예 1에 따른 발광 다이오드의 전류밀도변화에 따른 활성층으로의 캐리어 주입 효율(Injection efficiency)을 나타낸 그래프이다.
도 15는 비교예 2에 따른 발광 다이오드의 에너지 밴드 다이어그램이다.
도 16은 제조예 2에 따른 발광 다이오드의 에너지 밴드 다이어그램이다.
도 17은 제조예 3에 따른 발광 다이오드의 에너지 밴드 다이어그램이다.
도 18은 비교예 2에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
도 19는 제조예 2에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
도 20는 제조예 3에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
도 21은 비교예 2, 제조예 2 및 제조예 3에 따른 발광 다이오드의 전류에 따른 output power를 나타낸 그래프이다.
도 22는 비교예 2, 제조예 2 및 제조예 3에 따른 발광 다이오드의 전류밀도변화에 따른 IQE(Internal Quantum Efficiency)를 나타낸 그래프이다.
도 23은 비교예 2, 제조예 2 및 제조예 3에 따른 발광 다이오드의 전류밀도변화에 따른 활성층으로의 캐리어 주입 효율(Injection efficiency)을 나타낸 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
또한, 본 발명에서 사용하는 용어 “A/B/C 다층구조”는 A층 상에 B층 및 C층이 차례도 위치하는 구조를 의미한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 일 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드는 n형 반도체층(200), p형 반도체층(400) 및 상기 n형 반도체층(200)과 상기 p형 반도체층(400) 사이에 위치하고, 적어도 한 쌍 이상의 장벽층(320)과 우물층(310)을 포함하는 활성층(300)을 포함한다.
n형 반도체층(200)은 질화물계 물질 예컨대, 질화갈륨(GaN)을 포함할 수 있다. 이러한 n형 반도체층(200)의 도판트로는 4족 원소가 사용되며, 예컨대 Si 또는 Ge이 도판트로 사용될 수 있다.
p형 반도체층(400)은 질화물계 물질 예컨대, 질화갈륨(GaN)을 포함할 수 있다. p형 반도체층(400)의 도판트로는 2족 원소가 사용될 수 있으며, Mg이 사용됨이 바람직하다.
활성층(300)은 n형 반도체층(200)과 상기 p형 반도체층(400) 사이에 위치한다. 이러한 활성층(300)은 n형 반도체층(200) 및 p형 반도체층(400)으로부터 주입된 전자와 정공이 결합되어 빛이 생성되는 영역이다.
이러한 활성층(400)은 n형 반도체층(300)과 동종의 결정구조를 가지는 물질로 형성함이 바람직하다. 예를 들어, n형 반도체층(300)이 GaN 계열인 경우, 활성층(400)도 GaN 계열로 형성됨이 바람직하다.
활성층(400)은 적어도 한 쌍 이상의 장벽층(320)과 우물층(310)을 포함할 수 있다. 도 1의 경우 한 쌍의 장벽층(320)과 우물층(310)을 포함하고 있는 단일 양자 우물(Single Quantum Well) 구조이다.
상기 장벽층(320) 중 적어도 상기 p형 반도체층(400)에 가장 인접한 제1 장벽층(320)은 제1 영역(321) 및 제2 영역(322)을 포함할 수 있다.
이때의 제2 영역(322)은 상기 제1 영역(321)보다 상기 n형 반도체층(200)에 가깝게 위치하고, 제2 영역(322)의 에너지 밴드갭은 상기 제1 영역(321)의 에너지 밴드갭보다 작고, 상기 우물층(310)의 에너지 밴드갭보다 큰 것을 특징으로 한다.
따라서, 장벽층(320) 내에 정공의 에너지를 낮춰주는 제2 영역(322)을 삽입시킴으로써, 정공의 구속 효과를 증가시켜, 정공이 n형 반도체층(200)으로 오버플로우 되는 현상을 최소화할 수 있다.
즉, 이러한 제2 영역(322)은 정공의 오버플로우 현상을 최소화하는 정공 에너지 완화층 역할을 한다.
특히, 청색 및 근자외선 발광다이오드의 경우, 인듐 함유량이 적어 offset energy가 작아지기 때문에 활성층 내부에 전자 뿐만 아니라 정공까지 구속되지 못하는 문제가 크다. 따라서, 청색 및 근자외선 발광다이오드를 제조 시, 정공 오버플로우 현상을 최소화하기 위하여 본 발명과 같이 장벽층 내에 정공 에너지 완화층을 삽입하는 것이 매우 유효할 것이다.
본 발명과 달리, 장벽층이 아닌 우물층 내에 정공 에너지 완화층을 삽입할 경우, 원하는 파장대가 변하는 문제가 발생할 수 있고, 발광 영역이 줄게 될 수 있다. 또한, 우물층의 에너지 밴드갭 구조를 계단형으로 바꾼다 해도 정공 오버플로우 현상을 방지하기는 어려울 것이다.
한편, 이러한 제2 영역(322)의 에너지 밴드갭은 상기 n형 반도체층(200) 방향으로 계단 형태로 감소될 수 있다.
즉, 제2 영역(322)은 밴드갭이 동일한 단일층 형태의 구조일 수도 있고, 에너지 밴드갭이 다른 복수층 형태의 구조일 수도 있다.
예를 들어, 우물층(310)이 InxGa1-xN층(0<x<1)인 경우, 장벽층(320)의 제1 영역(321)은 GaN층이고, 장벽층(320)의 제2 영역(322)은 InyGa1-yN층(0<y<x)일 수 있다. 또한, 이러한 제2 영역(322)은 인듐의 도핑 농도가 상기 n형 반도체층(200) 방향으로 계단 형태로 증가할 수 있다.
본 발명에 따르면, 장벽층(320) 내부에 정공 에너지 완화층인 제2 영역(322)을 삽입함으로써, 활성층(300) 내부로의 정공 주입효율을 향상 시킬 수 있다. 또한, 정공 오버 플로우 현상을 최소화할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 발광 다이오드의 일 단면도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 발광 다이오드는 n형 반도체층(200), p형 반도체층(400) 및 상기 n형 반도체층(200)과 상기 p형 반도체층(400) 사이에 위치하고, 적어도 한 쌍 이상의 장벽층(320)과 우물층(310)을 포함하는 활성층을 포함한다.
도 2의 활성층의 구조는 장벽층(320)과 우물층(310)이 교대로 반복 적층된 다중 양자 우물(Multi Quantum Well) 구조이다.
이러한 장벽층(320) 중 적어도 상기 p형 반도체층에 가장 인접한 제1 장벽층(320a)은 제1 영역(321) 및 제2 영역(322)을 포함할 수 있다.
이때의 제2 영역(322)은 상기 제1 영역(321)보다 상기 n형 반도체층(200)에 가깝게 위치하고, 제2 영역(322)의 에너지 밴드갭은 상기 제1 영역(321)의 에너지 밴드갭보다 작고, 상기 우물층의 에너지 밴드갭보다 큰 것을 특징으로 한다.
한편, 이러한 제2 영역(322)의 에너지 밴드갭은 상기 n형 반도체층(200) 방향으로 계단 형태로 감소될 수 있다.
즉, 제2 영역(322)은 밴드갭이 동일한 단일층 형태의 구조일 수도 있고, 에너지 밴드갭이 다른 복수층 형태의 구조일 수도 있다.
한편, 이러한 제1 장벽층(320a)이외의 장벽층들은 제1 영역(321)과 동일한 에너지 밴드갭을 가진 층들일 것이다.
따라서, 장벽층(320) 내에 정공의 에너지를 낮춰주는 정공 에너지 완화층인 제2 영역(322)을 삽입시킴으로써, 정공의 구속 효과를 증가시켜, 정공이 n형 반도체층(200)으로 오버플로우 되는 현상을 최소화할 수 있다.
한편, 도 2의 활성층의 구조와 달리 제1 장벽층(320a)이외의 장벽층들 중 일부 역시 제1 장벽층(320a)과 동일한 구조를 가지도록 설계할 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 다이오드의 일 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 발광 다이오드는 n형 반도체층(200), p형 반도체층(400) 및 상기 n형 반도체층(200)과 상기 p형 반도체층(400) 사이에 위치하고, 적어도 한 쌍 이상의 장벽층(320)과 우물층(310)을 포함하는 활성층(300)을 포함한다.
도 3의 활성층(300)의 구조는 장벽층(320)과 우물층(310)이 복수회 반복 적층된 다중 양자 우물(Multi Quantum Well) 구조이다.
이때, 활성층(300)의 장벽층들(320)은 제1 영역(321) 및 제2 영역(322)을 포함할 수 있다.
이때의 제2 영역(322)은 상기 제1 영역(321)보다 상기 n형 반도체층(200)에 가깝게 위치하고, 제2 영역(322)의 에너지 밴드갭은 상기 제1 영역(321)의 에너지 밴드갭보다 작고, 상기 우물층(310)의 에너지 밴드갭보다 큰 것을 특징으로 한다.
한편, 이러한 제2 영역(322)의 에너지 밴드갭은 상기 n형 반도체층(200) 방향으로 계단 형태로 감소될 수 있다.
즉, 제2 영역(322)은 밴드갭이 동일한 단일층 형태의 구조일 수도 있고, 에너지 밴드갭이 다른 복수층 형태의 구조일 수도 있다.
따라서, 장벽층(320) 내에 정공의 에너지를 낮춰주는 정공 에너지 완화층인 제2 영역(322)을 삽입시킴으로써, 정공의 구속 효과를 증가시켜, 정공이 n형 반도체층(200)으로 오버플로우 되는 현상을 최소화할 수 있다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드의 에너지 밴드다이어그램을 나타낸 그래프이다.
도 4를 참조하면, n-GaN층 및 p-GaN층 사이에 양자우물층(QW) 및 양자장벽층(QB)을 포함하는 활성층이 위치하는 구조이다.
이 때, 양자장벽층(QB) 내에 정공의 에너지를 낮춰주는 정공 에너지 완화층을 삽입함으로써, 계단 형태의 정공 주입 구조를 형성하였다.
따라서, 양자장벽층(QB) 내에 정공의 에너지를 순차적으로 낮추어 활성층으로의 정공 주입을 향상시켜, n-GaN층으로의 정공 오버플로우 현상을 최소화할 수 있다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.
도 5를 참조하면, 먼저 기판(100)을 준비한다. 이러한 기판(100)은 발광 다이오드의 성장 기판으로서, 소정의 광투과도를 가지고 n형 반도체층의 성장을 용이하게 할 수 있는 재질이라면 어느 것이나 가능할 것이다. 예를 들어, 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 스피넬 또는 실리콘 기판이 이용될 수 있다.
그 다음에, 기판(100) 상에 n형 반도체층(200)을 형성할 수 있다.
이러한 n형 반도체 층(200)은 MOCVD법(Metal organic chemical vapor deposition), HVPE법(Hydride vapor phase epitaxy) 또는 MBE법(Molecular beam epitaxy) 등을 사용하여 형성할 수 있다.
그 다음에 n형 반도체층(300) 상에 적어도 한 쌍 이상의 장벽층(320)과 우물층(310)을 포함하는 활성층(300)을 형성할 수 있다. 이러한 활성층(300)의 형성단계는 도 2의 활성층 구조를 함께 참조하여 설명한다.
이러한 활성층(300)은 MOCVD법, HVPE법 또는 MBE법 등을 사용하여 형성할 수 있다.
상기 활성층(300)을 형성하는 단계 중 상기 장벽층(320) 중 적어도 상기 p형 반도체층(400)에 가장 인접한 제1 장벽층(320a)을 형성하는 단계는, 제2 영역(322)을 형성하는 단계 및 상기 제2 영역(322) 상에 제1 영역(321)을 형성하는 단계를 포함하되, 상기 제2 영역(322)의 에너지 밴드갭을 상기 제1 영역(321)의 에너지 밴드갭보다 작고, 상기 우물층(310)의 에너지 밴드갭보다 크게 형성하는 것을 특징으로 한다.
예를 들어, 우물층(310)은 InxGa1-xN층(0<x<1)이고, 상기 제1 영역(321)은 GaN층이고, 상기 제2 영역(322)은 InyGa1-yN층(0<y<x)일 수 있다.
한편, 인듐의 도핑 농도가 상기 n형 반도체층(200) 방향으로 계단 형태로 증가하도록 제2 영역(322)을 형성할 수 있다.
그 다음에, 활성층(300) 상에 p형 반도체층(400)을 형성할 수 있다.
이러한 p형 반도체층(400)은 MOCVD법, HVPE법 또는 MBE법 등을 사용하여 형성할 수 있다.
그 다음에, n형 반도체층(200)에 전기적으로 연결되는 n형 전극(500)을 형성할 수 있다.
이러한 n형 전극(500)은 스퍼터링법, RF 스퍼터링법 또는 RF 마그네트론 스퍼터링법 등 공지된 다양한 증착방법을 이용하여 형성할 수 있다.
또한, n형 전극(500)은 n형 반도체층(200)의 노출된 표면 상에 형성할 수 있다. 예를 들어, 발광 다이오드는 n형 반도체층(200)의 일부가 드러나도록 하는 개구부를 형성한 후, 이 개구부에 n형 반도체층(200)과 전기적으로 연결되는 n형 전극(500)을 형성할 수 있다.
이러한 n형 전극(500)은 n형 반도체층(200)과 오믹 접합을 이룰 수 있는 물질이라면 어느 것이나 가능할 것이다. 이러한 n형 전극(500)은 Ni, Cr, W, Rh, In, Au, Sn, Zr, Ta, Al, Ti 및 이들의 화합물로 구성된 군에서 선택된 어느 하나를 포함할 수 있다.
그 다음에, p형 반도체층(400)에 전기적으로 연결되는 p형 전극(600)을 형성할 수 있다.
이러한 p형 전극(600)은 스퍼터링법, RF 스퍼터링법 또는 RF 마그네트론 스퍼터링법 등 공지된 다양한 증착방법을 이용하여 형성할 수 있다.
이러한 p형 전극(600)은 p형 반도체층(400)과 오믹 접합을 이룰 수 있는 물질이라면 어느 것이나 가능할 것이다. 이러한 p형 전극(600)은 Ni, Cr, W, Rh, In, Au, Sn, Zr, Ta, Al, Ti 및 이들의 화합물로 구성된 군에서 선택된 어느 하나를 포함할 수 있다.
비교예 1
n-GaN층/활성층/p-GaN층 구조의 발광다이오드를 제조하였다.
이때의 활성층은 우물층(In0.11GaN)/장벽층(GaN) 구조로 제조하였다. 이때의 장벽층은 10 nm 두께의 GaN층으로 제조하였다.
제조예 1
n-GaN층/활성층/p-GaN층 구조의 발광다이오드를 제조하였다.
이때의 활성층은 우물층(In0.11GaN)/장벽층(In0.07GaN/In0.04GaN/GaN) 구조로 제조하였다. 이때의 장벽층은 1.5 nm 두께의 In0.07GaN층, 1.5 nm 두께의 In0.04GaN층 및 7 nm 두께의 GaN층으로 제조하였다.
실험예 1
도 6은 비교예 1에 따른 발광 다이오드의 에너지 밴드 다이어그램이고, 도 7은 제조예 1에 따른 발광 다이오드의 에너지 밴드 다이어그램이다.
도 7을 참조하면, 제조예 1의 경우, 장벽층에 삽입된 정공 에너지 완화층에 의하여, 계단 구조(점선 동그라미 친 부분)의 에너지 밴드 다이어그램 구조를 가짐을 알 수 있다.
도 8은 비교예 1에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이고, 도 9는 제조예 1에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
또한, 하기 표 1은 비교예 1 및 제조예 1의 발광다이오드의 홀 농도고 홀 오버플로우 농도를 측정한 결과표이다.
20 mA 비교예 1 제조예 1
홀 농도(hole concentration) 7.62 E18 1.2 E19
홀 오버플로우(hole overflow) 7.79 E13 1.9 E13
도 8, 도 9 및 표 1을 참조하면, 20 mA 주입 전류시, 비교예 1에 비하여 제조예 1의 경우 홀 농도가 증가하고, 홀 오버플로우 농도도 감소함을 알 수 있다.
도 10은 비교예 1에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이고, 도 11은 제조예 1에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
또한, 하기 표 2은 비교예 1 및 제조예 1의 발광다이오드의 홀 농도고 홀 오버플로우 농도를 측정한 결과표이다.
300 mA 비교예 1 제조예 1
홀 농도(hole concentration) 2.22 E18 2.78 E19
홀 오버플로우(hole overflow) 2.07 E15 7.65 E14
도 10, 도 11 및 표 2을 참조하면, 300 mA 주입전류시, 비교예 1에 비하여 제조예 1의 경우 홀 농도가 증가하고, 홀 오버플로우 농도도 감소함을 알 수 있다.
도 12는 비교예 1및 제조예 1에 따른 발광 다이오드의 전류에 따른 output power를 나타낸 그래프이다.
도 12를 참조하면, 비교예 1에 비하여 제조예 1의 경우, 발광 다이오드의 output power가 20 mA 주입전류에서 약 21%로 증가하였고, 300 mA 주입전류에서 약 44% 증가함을 알 수 있다.
도 13은 비교예 1 및 제조예 1에 따른 발광 다이오드의 전류밀도변화에 따른 IQE(Internal Quantum Efficiency)를 나타낸 그래프이다.
도 13을 참조하면, 비교예 1에 비하여 제조예 1의 경우, 모든 전류밀도 영역에서 내부양자효율이 약 10% 증가함을 알 수 있다.
도 14는 비교예 1 및 제조예 1에 따른 발광 다이오드의 전류밀도변화에 따른 활성층으로의 캐리어 주입 효율(Injection efficiency)을 나타낸 그래프이다.
도 14를 참조하면, 비교예 1에 비하여 제조예 1의 경우, 모든 전류밀도 영역에서 활성층으로의 캐리어 주입 효율이 약 10% 증가함을 알 수 있다.
비교예 2
n-GaN층/활성층/p-GaN층 구조의 발광다이오드를 제조하였다.
이때의 활성층은 우물층(In0.11GaN)/장벽층(GaN) 구조가 5회 반복 적층된 구조로 제조하였다. 이때의 장벽층은 10 nm 두께의 GaN층으로 제조하였다.
제조예 2
n-GaN층/활성층/p-GaN층 구조의 발광다이오드를 제조하였다.
비교예 2와 동일하게 제조하되, 장벽층들 중 적어도 상기 p-GaN층에 가장 인접한 장벽층은 In0.07GaN/In0.04GaN/GaN 구조로 제조하였다. 이때의 장벽층은 1.5 nm 두께의 In0.07GaN층, 1.5 nm 두께의 In0.04GaN층 및 7 nm 두께의 GaN층로 제조하였다.
제조예 3
n-GaN층/활성층/p-GaN층 구조의 발광다이오드를 제조하였다.
비교예 2와 동일하게 제조하되, 장벽층들은 모두 In0.07GaN/In0.04GaN/GaN 구조로 제조하였다. 이때의 장벽층들은 1.5 nm 두께의 In0.07GaN층, 1.5 nm 두께의 In0.04GaN층 및 7 nm 두께의 GaN층으로 제조하였다.
실험예 2
도 15는 비교예 2에 따른 발광 다이오드의 에너지 밴드 다이어그램이고, 도 16은 제조예 2에 따른 발광 다이오드의 에너지 밴드 다이어그램이고, 도 17은 제조예 3에 따른 발광 다이오드의 에너지 밴드 다이어그램이다.
도 16을 참조하면, 제조예 2의 경우, 장벽층들 중 p-GaN층에 가장 인접한 장벽층에 삽입된 정공 에너지 완화층에 의하여, 계단 구조(점선 동그라미 친 부분)의 에너지 밴드 다이어그램 구조를 가짐을 알 수 있다.
도 17을 참조하면, 제조예 3의 경우, 모든 장벽층들에 삽입된 정공 에너지 완화층에 의하여, 계단 구조(점선 동그라미 친 부분)의 에너지 밴드 다이어그램 구조를 가짐을 알 수 있다.
도 18은 비교예 2에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이고, 도 19는 제조예 2에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이고, 도 20는 제조예 3에 따른 발광 다이오드의 전자 및 정공 분포를 나타낸 그래프이다.
또한, 하기 표 3은 비교예 2, 제조예 2 및 제조예 3의 발광다이오드의 홀 농도고 홀 오버플로우 농도를 측정한 결과표이다.
20 mA 비교예 2 제조예 2 제조예 3
홀 농도(hole concentration) 6.07 E18 7.32 E18 1.01 E19
홀 오버플로우(hole overflow) 8.33 E12 5.88 E12 1.86 E12
도 18 내지 도 20 및 표 3을 참조하면, 20 mA 주입전류시, 비교예 1에 비하여 제조예 2 및 제조예 3의 경우 홀 농도가 증가하고, 홀 오버플로우 농도도 감소함을 알 수 있다.
도 21은 비교예 2, 제조예 2 및 제조예 3에 따른 발광 다이오드의 전류에 따른 output power를 나타낸 그래프이다.
도 21을 참조하면, 비교예 2에 비하여 제조예 2의 경우, 발광 다이오드의 output power가 20 mA 주입전류에서 약 7.5%로 증가하였고, 300 mA 주입전류에서 약 11% 증가함을 알 수 있다.
또한, 비교예 2에 비하여 제조예 3의 경우, 발광 다이오드의 output power가 20 mA 주입전류에서 약 9.6%로 증가하였고, 300 mA 주입전류에서 약 15.8% 증가함을 알 수 있다.
도 22는 비교예 2, 제조예 2 및 제조예 3에 따른 발광 다이오드의 전류밀도변화에 따른 IQE(Internal Quantum Efficiency)를 나타낸 그래프이다.
도 22를 참조하면, 비교예 2에 비하여 제조예 2의 경우, 모든 전류밀도 영역에서 내부양자효율이 약 4% 증가함을 알 수 있다. 또한, 비교예 2에 비하여 제조예 3의 경우, 모든 전류밀도 영역에서 내부양자효율이 약 6.3% 증가함을 알 수 있다.
도 23은 비교예 2, 제조예 2 및 제조예 3에 따른 발광 다이오드의 전류밀도변화에 따른 활성층으로의 캐리어 주입 효율(Injection efficiency)을 나타낸 그래프이다.
도 23을 참조하면, 비교예 2에 비하여 제조예 2 및 제조예 3의 경우, 모든 전류밀도 영역에서 활성층으로의 캐리어 주입 효율이 증가함을 알 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 기판 200: n형 반도체층
300: 활성층 310: 우물층
320: 장벽층 321: 제1 영역
322: 제2 영역 400: p형 반도체층
500: n형 전극 600: p형 전극

Claims (8)

  1. n형 반도체층;
    p형 반도체층; 및
    상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하고, 적어도 한 쌍 이상의 장벽층과 우물층을 포함하는 활성층을 포함하되,
    상기 장벽층 중 적어도 상기 p형 반도체층에 가장 인접한 제1 장벽층은 제1 영역 및 제2 영역을 포함하고,
    상기 제2 영역은 상기 제1 영역보다 상기 n형 반도체층에 가깝게 위치하고,
    상기 제2 영역의 에너지 밴드갭은 상기 제1 영역의 에너지 밴드갭보다 작고, 상기 우물층의 에너지 밴드갭보다 큰 것을 특징으로 하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 제2 영역의 에너지 밴드갭은 상기 n형 반도체층 방향으로 계단 형태로 감소되는 것을 특징으로 하는 발광 다이오드.
  3. 제1항에 있어서,
    상기 우물층은 InxGa1-xN층(0<x<1)이고,
    상기 제1 영역은 GaN층이고,
    상기 제2 영역은 InyGa1-yN층(0<y<x)인 발광 다이오드.
  4. 제3항에 있어서,
    상기 제2 영역은 인듐의 도핑 농도가 상기 n형 반도체층 방향으로 계단 형태로 증가하는 것을 특징으로 하는 발광 다이오드.
  5. 제1항에 있어서,
    상기 제2 영역은 정공의 오버플로우 현상을 최소화하는 정공 에너지 완화층인 것을 특징으로 하는 발광 다이오드.
  6. 기판 상에 n형 반도체층을 형성하는 단계;
    상기 n형 반도체층 상에 적어도 한 쌍 이상의 장벽층과 우물층을 포함하는 활성층을 형성하는 단계;
    상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하고,
    상기 활성층을 형성하는 단계 중 상기 장벽층 중 적어도 상기 p형 반도체층에 가장 인접한 제1 장벽층을 형성하는 단계는,
    제2 영역을 형성하는 단계 및 상기 제2 영역 상에 제1 영역을 형성하는 단계를 포함하되,
    상기 제2 영역의 에너지 밴드갭을 상기 제1 영역의 에너지 밴드갭보다 작고, 상기 우물층의 에너지 밴드갭보다 크게 형성하는 것을 특징으로 하는 발광 다이오드 제조방법.
  7. 제6항에 있어서,
    상기 우물층은 InxGa1-xN층(0<x<1)이고,
    상기 제1 영역은 GaN층이고,
    상기 제2 영역은 InyGa1-yN층(0<y<x)인 발광 다이오드 제조방법.
  8. 제7항에 있어서,
    상기 제2 영역을 형성하는 단계는,
    인듐의 도핑 농도가 상기 n형 반도체층 방향으로 계단 형태로 증가되도록 제2 영역을 형성하는 것을 특징으로 하는 발광 다이오드 제조방법.
KR1020140046883A 2014-04-18 2014-04-18 발광 다이오드 및 그 제조방법 KR20150121374A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140046883A KR20150121374A (ko) 2014-04-18 2014-04-18 발광 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140046883A KR20150121374A (ko) 2014-04-18 2014-04-18 발광 다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20150121374A true KR20150121374A (ko) 2015-10-29

Family

ID=54430380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140046883A KR20150121374A (ko) 2014-04-18 2014-04-18 발광 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20150121374A (ko)

Similar Documents

Publication Publication Date Title
KR100580752B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
TWI517431B (zh) 形成發光二極體裝置的方法
JP2012195616A (ja) 発光素子
JP2010028072A (ja) 窒化物半導体発光素子
KR101262725B1 (ko) 누설전류 차단 효과가 우수한 질화물 반도체 발광소자 및 그 제조 방법
US20110140077A1 (en) Light emitting device
US10580936B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
TW201421733A (zh) 氮化物半導體結構及半導體發光元件
KR20130078345A (ko) 스트레인 완충층을 이용하여 발광효율이 우수한 질화물계 발광소자
KR101007078B1 (ko) 발광소자 및 그 제조방법
KR101903361B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN107833956B (zh) 氮化物半导体结构及半导体发光元件
KR20140102422A (ko) 질화물계 반도체 발광소자
CN108574027B (zh) 氮化镓基led芯片及制造方法
US7012284B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR101761310B1 (ko) 발광 소자 및 그 제조 방법
CN105405947A (zh) 新型发光二极管外延片及其制备方法
US10263145B2 (en) Ultraviolet light emitting device
CN103972343B (zh) 氮化物半导体结构及半导体发光元件
KR20150121374A (ko) 발광 다이오드 및 그 제조방법
KR101387543B1 (ko) 질화물 반도체 발광 소자
KR20130061155A (ko) 누설전류 차단 효과가 우수한 질화물 반도체 발광소자 및 그 제조 방법
KR101196961B1 (ko) 발광 다이오드 및 그 제조 방법
KR101140679B1 (ko) 질화갈륨계 화합물 반도체
KR20110132159A (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment