KR20150120588A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150120588A
KR20150120588A KR1020140046176A KR20140046176A KR20150120588A KR 20150120588 A KR20150120588 A KR 20150120588A KR 1020140046176 A KR1020140046176 A KR 1020140046176A KR 20140046176 A KR20140046176 A KR 20140046176A KR 20150120588 A KR20150120588 A KR 20150120588A
Authority
KR
South Korea
Prior art keywords
electrode
pixel electrode
liquid crystal
region
domains
Prior art date
Application number
KR1020140046176A
Other languages
English (en)
Other versions
KR102158543B1 (ko
Inventor
박재홍
권오정
신동철
박흥식
이혁진
신기철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140046176A priority Critical patent/KR102158543B1/ko
Priority to US14/523,471 priority patent/US9500914B2/en
Publication of KR20150120588A publication Critical patent/KR20150120588A/ko
Application granted granted Critical
Publication of KR102158543B1 publication Critical patent/KR102158543B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 액정 표시 장치는 제1 화소 전극, 제2 화소 전극, 공통 전극, 및 액정층을 포함한다. 상기 제1 화소 전극은 제1 영역에 구비되고, 서로 이격된 복수의 외곽 가지부들을 포함한다. 상기 제2 화소 전극은 상기 제1 영역과 전극 갭을 사이에 두고 서로 이격되고, 상기 제1 영역에 의해 둘러싸인 제2 영역에 구비되고, 서로 이격된 복수의 중간 가지부들을 포함한다. 상기 전극 갭의 연장 방향은 상기 외곽 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이루고, 상기 전극 갭의 연장 방향은 상기 중간 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이룬다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY APPARATUS AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로, 좀 더 상세하게는 텍스쳐를 감소시킬 수 있는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 복수의 화소들에 대응되는 복수의 화소 전극들을 포함하는 제1 기판, 제1 기판과 마주보며 공통 전극이 형성된 제2 기판, 및 제1 기판과 제2 기판 사이에 개재된 액정층을 포함한다. 화소 전극들에 인가되는 데이터 전압과 공통 전극에 인가되는 공통 전압에 의해 형성된 전기장에 의해 액정층의 액정 분자들의 배열이 변화된다. 액정 분자들의 배열에 따라서 광 투과율이 조절되어 영상이 표시된다.
표시 장치는 다른 표시장치에 비해 낮은 시야각 성능을 갖는다. 측면 시인성이 정면 시인성에 가까워져야 시야각 성능이 개선될 수 있다. 시야각 문제를 개선하기 위해 피브이에이(Patterned Vertical Alignment: PVA) 모드, 엠브이에이(Multi-domain Vertical Alignment: MVA) 모드 및 에스-피브이에이(Super-Patterned Vertical Alignment: S-PVA) 모드 등의 구동방식이 개발되었다.
S-PVA 모드 표시 장치의 화소들 각각은 하이 전압을 수신하는 제1 화소 전극과 로우 전압을 수신하는 제2 화소 전극을 포함한다. 상기 제1 화소 전극과 상기 제2 화소 전극은 서로 이격되므로, 상기 제1 화소 전극 및 상기 제2 화소 전극 사이에서 액정 분자들의 배향이 결정되지 않아 텍스쳐(texture)가 발생한다.
본 발명은 화소 전극들 사이의 영역에서 시인되는 텍스쳐를 감소할 수 있는 액정 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 액정 표시 장치는 제1 화소 전극, 제2 화소 전극, 공통 전극, 및 액정층을 포함한다.
상기 제1 화소 전극은 제1 영역에 구비되고, 서로 이격된 복수의 외곽 가지부들을 포함한다. 상기 제2 화소 전극은 상기 제1 영역과 전극 갭을 사이에 두고 서로 이격되고, 상기 제1 영역에 의해 둘러싸인 제2 영역에 구비되고, 서로 이격된 복수의 중간 가지부들을 포함한다.
상기 공통 전극은 상기 제1 화소 전극 및 상기 제2 화소 전극과 마주한다. 상기 액정층은 복수의 액정 분자들을 포함하고, 상기 제1 화소 전극, 상기 제2 화소 전극, 및 상기 공통 전극에 인가된 전압에 의해 상기 액정 분자들의 배열 상태를 변경한다.
상기 전극 갭의 연장 방향은 상기 외곽 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이루고, 상기 전극 갭의 연장 방향은 상기 중간 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이룬다.
상기 제2 화소 전극은 가로 줄기부 및 세로 줄기부를 더 포함할 수 있다. 상기 가로 줄기부는 제1 방향으로 연장될 수 있다. 상기 세로 줄기부는 상기 제1 방향에 수직한 제2 방향으로 연장되어 상기 가로 줄기부와 교차할 수 있다.
상기 전극 갭의 연장 방향은 상기 제1 방향 및 상기 제2 방향일 수 있다.
상기 중간 가지부들은 상기 가로 줄기부 및 상기 세로 줄기부에 경사지게 연결될 수 있다.
상기 가로 줄기부 및 상기 세로 줄기부는 상기 제2 영역을 복수의 중간 도메인들로 구획하고, 상기 중간 가지부들은 상기 중간 도메인들 각각 내에서 서로 평행하게 연장되며 상기 중간 도메인들 각각 마다 서로 다른 방향으로 연장될 수 있다.
상기 중간 도메인들 각각은 사각 형상을 가질 수 있다.
상기 제2 화소 전극은 상부 가로 줄기부 및 하부 가로 줄기부를 더 포함할 수 있다. 상기 상부 가로 줄기부는 상기 제1 방향으로 연장되고, 상기 가로 줄기부와 이격되고, 상기 중간 가지부들에 경사지게 연결될 수 있다. 상기 하부 가로 줄기부는 상기 제1 방향으로 연장되고, 상기 가로 줄기부와 이격되고, 상기 가로 줄기부를 사이에 두고 상기 상부 가로 줄기부와 마주하고, 상기 중간 가지부들에 경사지게 연결될 수 있다.
상기 상부 가로 줄기부 및 상기 하부 가로 줄기부 각각은 1㎛ 내지 5㎛ 범위의 폭을 가질 수 있다.
상기 상부 가로 줄기부, 상기 하부 가로 줄기부, 상기 중간 가지부들, 및 상기 중간 가지부들 사이의 슬릿들이 이루는 형상은 사각형일 수 있다.
상기 상부 가로 줄기부, 상기 하부 가로 줄기부, 및 상기 세로 줄기부는 상기 제1 영역을 복수의 외곽 도메인들로 구획하고, 상기 외곽 가지부들은 상기 외곽 도메인들 각각 내에서 서로 평행하게 연장되며 상기 외곽 도메인들 마다 서로 다른 방향으로 연장될 수 있다.
상기 외곽 도메인들 각각은 사각 형상을 가질 수 있다.
상기 제1 화소 전극은 상기 제1 영역의 외곽을 따라 형성되고, 상기 외각 가지부들에 경사지게 연결된 테두리부를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은, 제1 영역에 구비되고 서로 이격된 복수의 외곽 가지부들을 포함하는 제1 화소 전극, 상기 제1 영역과 전극 갭을 사이에 두고 서로 이격되고 상기 제1 영역에 의해 둘러싸인 제2 영역에 구비되고 서로 이격된 복수의 중간 가지부들을 포함하는 제2 화소 전극을 포함하고, 상기 전극 갭의 연장 방향은 상기 외곽 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이루고, 상기 전극 갭의 연장 방향은 상기 중간 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이루는 제1 기판을 형성하는 단계; 공통 전극이 형성된 제2 기판을 형성하는 단계; 상기 제1 기판 및 상기 제2 기판 사이에 액정층을 형성하는 단계; 상기 제1 화소 전극과 상기 공통 전극 사이에 제1 전압을 형성하고, 상기 제2 화소 전극과 상기 공통 전극 사이에 상기 제1 전압과 서로 다른 제2 전압을 형성하는 단계; 및 상기 액정층에 광을 조사하여 배향하는 단계를 포함할 수 있다.
상기 제2 전압에 대한 상기 제1 전압의 전압비(제2 전압/제1 전압)는 0.9 이상 1 이하일 수 있다.
본 발명의 액정 표시 장치 및 그 제조 방법에 의하면, 화소 전극들 사이의 영역에서 시인되는 텍스쳐를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 평면도이다.
도 3는 도 2의 I-I’선에 따른 단면도이다.
도 4는 도 2의 II-II’선에 따른 단면도이다.
도 5는 도 2의 제1 화소 전극 및 제2 화소 전극을 도시한 평면도이다.
도 6은 제1 영역 및 제2 영역을 도시한 개념도이다.
도 7은 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이다.
도 8은 전극 갭에 오버랩된 텍스쳐 액정 분자들의 배향 방향을 설명하기 위한 제1 화소 전극의 일부 및 제2 화소 전극의 일부를 도시한 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치(1000)를 나타낸 사시도이다.
도 1을 참조하면, 상기 액정 표시 장치(1000)는 제1 기판(100), 제2 기판(200), 및 액정층(LC)을 포함한다.
상기 제1 기판(100)에는 복수의 화소 영역들(PXL)이 정의될 수 있다. 상기 화소 영역들(PXL) 각각에는 화소가 구비될 수 있다. 상기 제2 기판(200)은 상기 제1 기판(100)에 대항할 수 잇다. 상기 액정층(LC)은 상기 제1 기판(100) 및 상기 제2 기판(200) 사이에 배치될 수 있다.
각 화소는 서로 다른 두 개의 서브 화소들을 포함할 수 있다. 상기 서브 화소들 각각은 상기 제1 기판(100)에 구비된 화소 전극과 상기 제2 기판(200)에 구비된 공통 전극을 포함할 수 있다. 상기 두 개의 서브 화소들은 서로 다른 전압으로 충전되므로, 서로 다른 계조를 표현할 수 있다. 이에 대한 구체적인 내용은 후술된다.
상기 액정층(LC)은 유전율 이방성을 가지는 복수의 액정 분자들을 포함한다. 상기 액정층(LC)의 상기 액정 분자들은 상기 화소 전극과 상기 공통 전극 사이에 전계가 형성되면 상기 제1 기판(100)과 상기 제2 기판(200) 사이에서 특정 방향으로 회전하며, 이에 따라 상기 액정층(LC)으로 입사되는 광의 투과도를 조절한다.
상기 표시 장치(1000)는 상기 제1 기판(100)의 하부에 배치된 백라이트 유닛(미도시)을 더 포함할 수 있다. 상기 백라이트 유닛(미도시)은 상기 제1 기판(100)으로 광을 제공하는 역할을 한다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 평면도이고, 도 3는 도 2의 I-I’선에 따른 단면도이고, 도 4는 도 2의 II-II’선에 따른 단면도이다.
도 3에는 하나의 화소(PX)만을 도시하였으나, 다른 화소들 역시 동일한 구성을 가질 것이다. 이하, 설명의 편의를 위해 하나의 화소(PX)의 구성이 설명될 것이다.
도 2 내지 도 4을 참조하면, 상기 제1 기판(100)은 제1 절연 기판(110), 게이트 라인들(GL1, GL2), 데이터 라인들(DL1, DL2), 스토리지 전극부(SL, STE1, STE2), 복수의 박막 트랜지스터들(T1, T2, T3), 및 화소 전극들(PE1, PE2)을 포함한다. 도 2에서 상기 게이트 라인들(GL1, GL2)은 서로 이격된 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)을 일 예로 도시하였고, 상기 데이터 라인들(DL1, DL2)은 서로 이격된 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)을 일 예로 도시하였다.
상기 박막 트랜지스터들(T1, T2, T3)은 제1 내지 제3 박막 트랜지스터들(T1, T2, T3)을 포함할 수 있다.
상기 화소 전극들(PE1, PE2)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)을 포함할 수 있다. 상기 화소 전극들(PE1, PE2)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 물질로 구성될 수 있다.
상기 제1 절연 기판(110)은 투명 또는 반투명한 절연 기판으로, 실리콘, 유리, 또는 플라스틱으로 형성될 수 있다.
상기 게이트 라인들(GL1, GL2)은 상기 제1 절연 기판(110) 상에 형성되고, 제1 방향(DR1)으로 연장될 수 있다. 상기 게이트 라인들(GL1, GL2)을 덮도록 상기 제1 절연 기판(110) 상에 제1 절연막(120)이 형성될 수 있다. 상기 제1 절연막(120)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 예를 들어, 상기 제1 절연막(120)은 실리콘 질화물 또는 실리콘 산화물을 포함할 수 있다. 상기 데이터 라인들(DL1, DL2)은 상기 제1 절연 기판(110) 상에 상기 게이트 라인들(GL1, GL2)과 절연되며 교차하게 배치될 수 있다. 상기 데이터 라인들(DL1, DL2)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 한편, 이에 제한되는 것은 아니고, 실시 형태에 따라 상기 게이트 라인들(GL1, GL2)과 상기 데이터 라인들(DL1, DL2)의 위치 관계는 서로 바뀔 수 있다. 예를 들어, 본 발명의 다른 실시예에서, 게이트 라인들이 데이터 라인들 상에 배치될 수 있다.
상기 스토리지 전극부(SL, STE1, STE2)는 상기 게이트 라인들(GL1, GL2)과 동일한 층 상에 배치되고, 상기 게이트 라인들(GL1, GL2)과 이격될 수 있다. 상기 스토리지 전극부(SL, STE1, STE2)는 스토리지 라인(SL), 제1 스토리지 전극(STE1), 및 제2 스토리지 전극(STE2)을 포함할 수 있다. 상기 스토리지 라인(SL)은 상기 게이트 라인들(GL1, GL2)과 상기 제2 방향(DR2)으로 이격되고, 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 스토리지 라인(SL)은 상기 제1 게이트 라인(GL1)에 인접한 상기 화소 전극들(PE1, PE2)의 측단과 중첩하며 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 제1 스토리지 전극(STE1) 및 상기 제2 스토리지 전극(STE2) 각각은 상기 스토리지 라인(SL)으로부터 분기될 수 있다. 상기 제1 스토리지 전극(STE1)은 상기 데이터 라인(DL1)과 인접한 상기 화소 전극들(PE1, PE2)의 측단과 중첩하며 상기 제2 방향(DR2)으로 연장될 수 있다. 상기 제2 스토리지 전극(STE2)은 상기 데이터 라인(DL2)과 인접한 상기 화소 전극들(PE1, PE2)의 측단과 중첩하며 상기 제2 방향(DR2)으로 연장될 수 있다. 상기 스토리지 라인(SL), 상기 제1 스토리지 전극(STE1), 및 상기 제2 스토리지 전극(STE2)은 스토리지 전압을 인가받을 수 있다.
상기 제2 기판(200)은 제2 절연 기판(210) 및 공통 전극(CE)을 포함할 수 있다.
상기 제2 절연 기판(210)은 투명 또는 반투명한 절연 기판으로, 실리콘, 유리, 또는 플라스틱으로 형성될 수 있다. 상기 공통 전극(CE)은 상기 제2 절연 기판(210) 상에 형성된다. 상기 공통 전극(CE)은 상기 액정층(LC)을 사이에 두고 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)과 마주하게 배치될 수 있다. 상기 공통 전극(CE)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 물질로 구성될 수 있다.
도시하지는 않았으나, 상기 제2 기판(200)은 상기 제2 절연 기판(210) 상에 배치된 컬러 필터를 더 포함할 수 있다. 상기 컬러 필터는 적색, 녹색, 및 청색 컬러 필터들 중 적어도 하나 이상을 포함할 수 있다.
상기 화소(PX)는 제1 서브 화소(SP1) 및 제2 서브 화소(SP2)를 포함한다. 상기 제1 서브 화소(SP1)는 상기 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 상기 제1 화소 전극(PE1), 및 상기 공통 전극(CE)의 제1 일부를 포함한다. 상기 제2 서브 화소(SP2)는 상기 제1 박막 트랜지스터(T1), 상기 제2 화소 전극(PE2), 및 상기 공통 전극(CE)의 제2 일부를 포함한다. 상기 공통 전극(CE)의 제1 일부는 평면상에서 상기 제1 화소 전극(PE1)과 동일한 형상 및 크기를 갖는 것으로 정의할 수 있고, 상기 공통 전극(CE)의 제2 일부는 평면상에서 상기 제2 화소 전극(PE2)과 동일한 형상 및 크기를 갖는 것으로 정의할 수 있다.
상기 제1 화소 전극(PE1)은 상기 스토리지 라인(SL), 상기 제1 스토리지 전극(STE1), 및 상기 제2 스토리지 전극(STE2)과 부분적으로 오버랩되어 제1 스토리지 커패시터를 형성한다. 상기 제1 스토리지 커패시터는 상기 제1 화소 전극(PE1)과 상기 공통 전극(CE) 사이에 충전된 전압을 한 프레임 동안 유지시키는 역할을 한다.
상기 제2 화소 전극(PE2)은 상기 스토리지 라인(SL), 상기 제1 스토리지 전극(STE1), 및 상기 제2 스토리지 전극(STE2)과 부분적으로 오버랩되어 제2 스토리지 커패시터를 형성한다. 상기 제2 스토리지 커패시터는 상기 제2 화소 전극(PE1)과 상기 공통 전극(CE) 사이에 충전된 전압을 한 프레임 동안 유지시키는 역할을 한다.
상기 제1 박막 트랜지스터(T1)는 상기 제1 게이트 라인(GL1), 상기 제1 데이터 라인(DL1), 및 상기 제2 화소 전극(PE2)에 연결될 수 있다.
상기 제1 박막 트랜지스터(T1)는 제1 게이트 전극(GE1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 반도체 층(SM1)을 포함한다.
상기 제1 게이트 전극(GE1)은 상기 제1 게이트 라인(GL1)으로부터 분기되어 형성된다. 상기 제1 절연막(120)은 상기 제1 게이트 전극(GE1) 상에 형성되어 상기 제1 게이트 전극(GE1)을 덮을 수 있다. 상기 제1 반도체 층(SM1)은 상기 제1 절연막(120) 상에 형성된다. 도시하지는 않았으나, 상기 제1 반도체 층(SM1)은 액티브 층 및 오믹 콘택층을 포함할 수 있다.
상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 상기 제1 절연막(120) 상에 서로 이격되어 형성된다. 상기 제1 소스 전극(SE1)은 상기 제1 데이터 라인(DL1)으로부터 분기되어 형성된다. 상기 제1 반도체 층(SM1)은 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1) 사이에서 전도 채널(conductive channel)을 형성한다.
상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1) 상에는 패시베이션막(130)이 형성된다. 상기 패시베이션막(130)은 유기 절연물질 또는 무기 절연물질로 이루어질 수 있다. 상기 패시베이션막(130)은 상기 제1 드레인 전극(DE1)의 일부를 노출하는 제1 콘택홀(H1)을 구비한다. 상기 제1 화소 전극(PE1)은 상기 제1 콘택홀(H1)을 통해 상기 제1 드레인 전극(DE1)에 접촉하여 전기적으로 연결될 수 있다.
상기 제2 박막 트랜지스터(T2)는 상기 제1 게이트 라인(GL1), 상기 제1 데이터 라인(DL1), 및 상기 제1 화소 전극(PE1)에 연결될 수 있다.
상기 제2 박막 트랜지스터(T2)는 제2 게이트 전극(GE2), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 및 제2 반도체 층을 포함한다.
상기 제2 박막 트랜지스터(T2)의 각 구성들은 상기 제1 박막 트랜지스터(T1)의 대응되는 각 구성들과 서로 동일한 층상에 배치될 수 있다. 이하, 상기 제2 박막 트랜지스터(T2)의 각 구성들의 평면상 구조에 대해 설명하고, 단면상 구조에 대한 설명은 생략한다.
상기 제2 게이트 전극(GE2)은 상기 제1 게이트 라인(GL1)으로부터 분기되어 형성된다. 상기 제2 게이트 전극(GE2)은 상기 제1 게이트 전극(GE1)과 일체로 형성될 수 있다.
상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)은 서로 이격되어 형성된다. 상기 제2 소스 전극(SE2)은 상기 제1 소스 전극(SE1)에 연결되어 형성될 수 있다. 상기 제2 반도체 층은 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2) 사이에서 전도 채널(conductive channel)을 형성한다.
상기 패시베이션막(130)은 상기 제2 드레인 전극(DE2)의 일부를 노출하는 제2 콘택홀(H2)을 구비한다. 상기 제2 화소 전극(PE2)은 상기 제2 콘택홀(H2)을 통해 상기 제2 드레인 전극(DE2)에 접촉하여 전기적으로 연결될 수 있다.
상기 제3 박막 트랜지스터(T3)는 상기 제1 게이트 라인(GL1), 상기 스토리지 라인(SL), 및 상기 제2 화소 전극(PE1)에 연결될 수 있다.
상기 제3 박막 트랜지스터(T3)는 제3 게이트 전극(GE3), 제3 소스 전극(SE3), 제3 드레인 전극(DE3), 및 제3 반도체 층(SM3)을 포함한다.
상기 제3 박막 트랜지스터(T3)의 각 구성들은 상기 제1 박막 트랜지스터(T1)의 대응되는 각 구성들과 서로 동일한 층상에 배치될 수 있다. 이하, 상기 제3 박막 트랜지스터(T3)의 각 구성들의 평면상 구조에 대해 설명하고, 단면상 구조에 대한 설명은 생략한다.
상기 제2 게이트 전극(GE2)은 상기 제1 게이트 라인(GL1)으로부터 분기되어 형성된다.
상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)은 서로 이격되어 형성된다. 상기 제2 소스 전극(SE2)은 상기 스토리지 라인(SL)에 연결될 수 있다. 상기 제3 드레인 전극(DE3)은 상기 제2 드레인 전극(DE2)에 연결될 수 있다. 상기 제3 반도체 층(SM3)은 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3) 사이에서 전도 채널(conductive channel)을 형성한다.
상기 제1 게이트 라인(GL1)을 통해 제공된 게이트 신호에 의해 제1 내지 제3 박막 트랜지스터들(T1, T2, T3)은 턴 온 된다. 상기 제1 데이터 라인(DL1)을 통해 인가된 제1 데이터 전압은 턴 온된 제1 박막 트랜지스터(T1)를 통해 상기 제2 화소 전극(PE2)에 인가된다.
턴 온된 제2 박막 트랜지스터(T2)와 턴 온된 제3 박막 트랜지스터(T3)을 통해 상기 제1 데이터 전압 보다 낮은 레벨의 전압이 상기 제1 화소 전극(PE1)에 인가된다. 상기 제1 화소 전극(PE1)에 인가되는 전압은 상기 제2 드레인 전극(DE2)에 인가된 제1 데이터 전압과 상기 제3 드레인 전극(DE3)에 인가된 스토리지 전압 사이의 전압 레벨을 가질 수 있다.
상기 제1 서브 화소(SP1)에는 상기 제2 서브 화소(SP2) 보다 낮은 전압이 충전된다. 상기 화소(PX)의 제1 및 제2 서브 화소들(SP1, SP2)에 서로 다른 크기의 제1 및 제2 화소 전압들이 충전될 경우, 액정 표시 장치(도 1의 1000)를 바라보는 사용자는 제1 및 제2 화소 전압들의 중간값에 대응하는 계조를 시인한다. 이러한 경우, 중간 계조 이하에서 감마 커브의 왜곡에 의해 발생되는 측면 시야각의 저하가 방지될 수 있어 측면 시인성이 개선될 수 있다.
도 5는 도 2의 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)을 도시한 평면도이고, 도 6은 제1 영역 및 제2 영역을 도시한 개념도이다.
도 2, 도 5, 및 도 6을 참조하면, 상기 제1 화소 전극(PE1)은 제1 영역(AR1)에 구비되고, 상기 제2 화소 전극(PE2)은 제2 영역(AR2)에 구비될 수 있다.
상기 제1 영역(AR1) 및 상기 제2 영역(AR2)은 도 2에서 상기 게이트 라인들(GL1, GL2) 및 상기 데이터 라인들(DL1, DL2)에 의해 둘러싸인 영역의 일부일 수 있다. 상기 제1 영역(AR1)은 상기 제1 화소 전극(PE1)의 개략적인 형상을 나타내는 영역이고, 상기 제2 영역(AR2)은 상기 제2 화소 전극(PE2)의 개략적인 형상을 나타내는 영역이다. 상기 제1 영역(AR1)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)으로 연장되는 선들로 설정되고, 상기 제1 화소 전극(PE1)을 포함할 수 있는 최소 영역일 수 있다. 상기 제2 영역(AR2)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)으로 연장되는 선들로 설정되고, 상기 제2 화소 전극(PE2)을 포함할 수 있는 최소 영역일 수 있다. 상기 제2 영역(AR2)은 상기 제1 영역(AR1)에 의해 포위되거나 둘러싸인 영역일 수 있다. 상기 제1 영역(AR1)은 내부가 닫혀진 형상을 갖지는 않으나, 상기 제2 영역(AR2)을 전체적으로 둘러싸는 형상을 가질 수 있다.
상기 제1 영역(AR1)과 상기 제2 영역(AR2)은 전극 갭(GP)을 사이에 두고 이격될 수 있다. 상기 전극 갭(GP)은 상기 제1 영역(AR1)과 상기 제2 영역(AR2)의 형상에 따라 결정되므로, 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)으로 연장될 수 있다.
상기 제1 화소 전극(PE1)은 복수의 외곽 가지부들(EE) 및 테두리부(EF)를 포함할 수 있다.
상기 외곽 가지부들(EE)은 서로 이격될 수 있다. 상기 외곽 가지부들(EE) 각각은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)에 교차하는 방향으로 길게 연장된 형상을 가질 수 있다.
상기 테두리부(EF)는 상기 제1 영역(AR1)의 외곽을 따라 형성되고, 상기 외곽 가지부들(EE)에 경사지게 연결될 수 있다.
상기 제2 화소 전극(PE2)은 복수의 중간 가지부들(EC), 가로 줄기부(EH), 세로 줄기부(EV), 상부 가로 줄기부(EHU), 및 하부 가로 줄기부(EHL)을 포함할 수 있다.
상기 중간 가지부들(EC)은 서로 이격될 수 있다. 상기 중간 가지부들(EC) 각각은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)에 교차하는 방향으로 길게 연장된 형상을 가질 수 있다.
상기 가로 줄기부(EH)는 상기 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 상기 세로 줄기부(EV)는 상기 제2 방향(DR2)으로 연장된 형상을 갖고, 상기 가로 줄기부(EH)와 교차할 수 있다. 상기 중간 가지부들(EC)은 상기 가로 줄기부(EH) 및 상기 세로 줄기부(EC)에 경사지게 연결될 수 있다.
상기 상부 가로 줄기부(EHU)는 상기 제1 방향(DR1)으로 연장되고, 상기 가로 줄기부(EH)와 이격될 수 있다. 도 5에서 상기 상부 가로 줄기부(EHU)는 상기 가로 줄기부(EH)의 상부에 배치된 것으로 도시하였다. 상기 상부 가로 줄기부(EHU)는 상기 중간 가지부들(EC)에 경사지게 연결될 수 있다.
상기 하부 가로 줄기부(EHL)는 상기 제1 방향(DR1)으로 연장되고, 상기 가로 줄기부(EH)와 이격될 수 있다. 상기 하부 가로 줄기부(EHL)는 상기 가로 줄기부(EH)를 사이에 두고 상기 상부 가로 줄기부(EHU)와 마주하게 배치될 수 있다. 도 5에서 상기 하부 가로 줄기부(EHL)는 상기 가로 줄기부(EH)의 하부에 배치된 것으로 도시하였다. 상기 하부 가로 줄기부(EHL)는 상기 중간 가지부들(EC)에 경사지게 연결될 수 있다.
상기 가로 줄기부(EH) 및 상기 세로 줄기부(EV)는 상기 제2 영역(AR2)을 복수의 중간 도메인들(DA1~DA4)로 구획할 수 있다. 상기 중간 도메인들(DA1~DA4) 각각은 사각 형상을 가질 수 있다. 상기 상부 가로 줄기부(EHU), 상기 하부 가로 줄기부(EHL), 상기 중간 가지부들(EC), 및 상기 중간 가지부들(EC) 사이의 슬릿들이 이루는 형상은 사각형일 수 있다. 상기 중간 가지부들(EC)은 상기 중간 도메인들(DA1~DA4) 각각 내에서 서로 평행하게 연장되며 상기 중간 도메인들(DA1~DA4) 각각 마다 서로 다른 방향으로 연장될 수 있다.
상기 중간 도메인들(DA1~DA4)은 서로 인접한 제1 내지 제4 중간 도메인들(DA1~DA4)을 포함할 수 있다. 도 5에서 상기 중간 도메인들(DA1~DA4) 중 왼쪽 위에 배치된 중간 도메인이 상기 제1 중간 도메인(DA1)인 것으로 도시하고, 상기 제1 중간 도메인(DA1)을 기준으로 시계 방향을 따라 상기 제2 내지 제4 중간 도메인들(DA2~DA4)을 도시하였다.
상기 중간 가지부들(EC)은 제1 내지 제4 중간 가지부들(EC1~EC4)을 포함할 수 있다. 상기 제1 중간 가지부(EC1)는 상기 제1 중간 도메인(DA1) 내에 배치되고, 상기 제2 중간 가지부(EC2)는 상기 제2 중간 도메인(DA2) 내에 배치되고, 상기 제3 중간 가지부(EC3)은 상기 제3 중간 도메인(DA3) 내에 배치되고, 상기 제4 중간 가지부(EC4)는 상기 제4 중간 도메인(DA4) 내에 배치될 수 있다. 상기 제1 중간 가지부(EC1)는 상기 가로 줄기부(EH) 또는 상기 세로 줄기부(EV)로부터 왼쪽 위로 경사지게 연장되고, 상기 제2 중간 가지부(EC2)는 상기 가로 줄기부(EH) 또는 상기 세로 줄기부(EV)로부터 오른쪽 위로 경사지게 연장되고, 상기 제3 중간 가지부(EC3)는 상기 가로 줄기부(EH) 또는 상기 세로 줄기부(EV)로부터 오른쪽 아래로 경사지게 연장되고, 상기 제4 중간 가지부(EC4)는 상기 가로 줄기부(EH) 또는 상기 세로 줄기부(EV)로부터 왼쪽 아래로 경사지게 연장될 수 있다. 상기 제1 화소 전극(PE1)과 중첩하는 상기 액정층(LC)의 액정 분자들은 상기 제1 내지 제4 중간 가지부들(EC1~EC4) 각각의 연장 방향으로 기울어지게 배치될 수 있다.
상기 상부 가로 줄기부(EHU), 상기 하부 가로 줄기부(EHL), 및 상기 세로 줄기부(EV)는 상기 제1 영역(AR1)을 복수의 외곽 도메인들(DB1~DB4)로 구획할 수 있다. 상기 외곽 도메인들(DB1~DB4) 각각은 사각 형상을 가질 수 있다. 상기 외곽 가지부들(EE)은 상기 외곽 도메인들(DB1~DB4) 각각 내에서 서로 평행하게 연장되며 상기 외곽 도메인들(DB1~DB4) 마다 서로 다른 방향으로 연장될 수 있다.
상기 외곽 도메인들(DB1~DB4)은 제1 내지 제4 외곽 도메인들(DB1~DB4)을 포함할 수 있다. 상기 제1 내지 제4 외곽 도메인들(DB1~DB4) 각각은 상기 가로 줄기부(EH) 및 상기 세로 줄기부(EV)에 의해 구획된 영역들 각각 내에서 상기 제1 내지 제4 중간 도메인들(DA1~DA4) 각각과 인접할 수 있다.
상기 외곽 가지부들(EE)은 제1 내지 제4 외곽 가지부들(EE1~EE4)을 포함할 수 있다. 상기 제1 외곽 가지부(EE1)는 상기 제1 외곽 도메인(DB1) 내에 배치되고, 상기 제2 외곽 가지부(EE2)는 상기 제2 외곽 도메인(DB2) 내에 배치되고, 상기 제3 외곽 가지부(EE3)은 상기 제3 외곽 도메인(DB3) 내에 배치되고, 상기 제4 외곽 가지부(EE4)는 상기 제4 외곽 도메인(DB4) 내에 배치될 수 있다. 상기 제1 외곽 가지부(EE1)는 상기 제1 중간 가지부(EC1)와 평행하게 연장되고, 상기 제2 외곽 가지부(EE2)는 상기 제2 중간 가지부(EC2)와 평행하게 연장되고, 상기 제3 외곽 가지부(EE3)는 상기 제3 중간 가지부(EC3)와 평행하게 연장되고, 상기 제4 외곽 가지부(EE4)는 상기 제4 중간 가지부(EC4)와 평행하게 연장될 수 있다. 상기 제2 화소 전극(PE2)과 중첩하는 상기 액정층(LC)의 액정 분자들은 상기 제1 내지 제4 외곽 가지부들(EE1~EE4) 각각의 연장 방향으로 기울어지게 배치될 수 있다.
상기 전극 갭(GP)의 연장 방향은 상기 외곽 가지부들(EE) 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이룰 수 있다. 또한, 상기 전극 갭(GP)의 연장 방향은 상기 중간 가지부들(EC) 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이룰 수 있다.
상기 전극 갭(GP)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)으로 연장되고, 상기 외곽 가지부들(EE) 및 상기 중간 가지부들(EC) 각각은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)에 대해 경사진 방향으로 연장되므로, 상기 전극 갭(GP)의 연장 방향과 상기 외곽 가지부들(EE) 및 상기 중간 가지부들(EC)의 연장 방향은 직교하지 않는다.
도 7은 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이다.
도 2 내지 도 4 및 도 7을 참조하여, 액정 분자들(310)이 선경사를 가지도록 초기 배향하는 방법에 대하여 설명한다.
우선 자외선 등의 광에 의한 중합 반응(polymerization)에 의해 경화되는 단량체(monomer) 등의 전중합체(prepolymer)(330)를 액정 물질과 함께 제1 기판(100) 및 제2 기판(200) 사이에 형성한다. 전중합체(330)는 자외선 등의 광에 의해 중합 반응을 하는 반응성 메소젠(reactive mesogen)일 수 있다.
이후, 상기 제1 화소 전극(PE1)과 상기 공통 전극(CE) 사이에 제1 전압을 형성하고, 상기 제2 화소 전극(PE2)과 상기 공통 전극(CE) 사이에 상기 제1 전압과 서로 다른 제2 전압을 형성한다. 상기 제1 전압 및 상기 제2 전압에 의해 상기 액정층(LC)에는 전기장이 형성된다. 상기 액정층(LC)의 액정 분자들(310)은 상기 전기장에 응답하여 외곽 가지부들(EE)의 길이 방향 또는 중간 가지부들(EC)의 길이 방향으로 기울어진다. 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)에 중첩하는 액정 분자들(310)의 기울어지는 방향은 총 네 방향이 된다.
상기 액정층(LC)에 상기 전기장을 생성한 다음 자외선 등의 광을 조사하면 전중합체(330)가 중합 반응을 하여 도 7에 도시한 바와 같이 제1 중합체(350)와 제2 중합체(370)을 형성한다.
상기 제1 중합체(350)는 상기 액정층(LC) 내에 형성되며 상기 제2 중합체(370)는 상기 제1 기판(100) 및 상기 제2 기판(200)에 접하여 형성된다. 상기 제1 및 제2 중합체(350, 370)에 의해 액정 분자들(310)은 상기 외곽 가지부들(EE)의 길이 방향 또는 상기 중간 가지부들(EC)의 길이 방향으로 선경사를 가지도록 배향 방향이 정해진다. 액정 분자들(310)의 배향 방향이 정해진 이후, 상기 제1 화소 전극(PE1), 상기 제2 화소 전극(PE2), 및 상기 공통 전극(CE)에 전압을 가하지 않더라도 액정 분자들(310)은 서로 다른 네 방향으로 선경사를 가지고 배열하게 된다.
한편, 상기 전극 갭(GP)에 오버랩된 액정 분자들(이하, 텍스쳐 액정 분자)은 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)과 중첩하지 않으므로, 상기 제1 전압 및 상기 제2 전압에 의해 배향되지 않는다. 상기 전극 갭에 오버랩된 액정 분자들이 인접한 중간 가지부들(EC) 또는 인접한 외곽 가지부들(EE)의 연장 방향과 다른 방향으로 배열되는 경우, 텍스쳐(texture)가 시인될 수 있다.
상기 제2 전압에 대한 상기 제1 전압의 전압비(제2 전압/제1 전압, 이하 전압비)가 작은 경우(0에 가까울수록), 텍스쳐 액정 분자들은 인접한 중간 가지부들(EC) 또는 인접한 외곽 가지부들(EE)과 동일한 방향으로 배열될 가능성이 높지만, 상기 전압비가 높은 경우(1에 가까울수록), 텍스쳐 액정 분자들은 인접한 중간 가지부들(EC) 또는 인접한 외곽 가지부들(EE)과 반대 방향으로 배열될 가능성이 높아 텍스쳐가 더욱 문제된다. 특히, 상기 전압비가 0.9 이상 1 이하인 경우 텍스쳐가 매우 심하게 시인될 수 있다.
도 8은 전극 갭에 오버랩된 텍스쳐 액정 분자들의 배향 방향을 설명하기 위한 제1 화소 전극의 일부 및 제2 화소 전극의 일부를 도시한 평면도이다. 도 5 및 도 8을 참조하여, 텍스쳐 액정 분자들의 배향 방향을 설명한다.
이하, 제1 일부 영역(AA) 내의 텍스쳐 액정 분자들과 제2 일부 영역(BB) 내의 텍스쳐 액정 분자들을 예로 설명한다.
상기 제1 일부 영역(AA) 내에서, 텍스쳐 액정 분자들은 외곽 가지부들(EE)의 연장 방향에 평행하게 배열되려는 제1 힘(F1)과 상기 상부 가로 줄기부(EHU)의 연장 방향에 수직한 방향으로 배열되려는 제2 힘(F2)을 동시에 받게 된다. 상기 상부 가로 줄기부(EHU)의 폭은 1㎛ 내지 5㎛ 범위를 가질 때 가장 적절한 크기의 상기 제2 힘(F2)이 형성될 수 있다. 상기 상부 가로 줄기부(EHU)의 폭이 1㎛ 보다 작으면 일정 크기 이상의 상기 제2 힘(F2)을 형성할 수 없고, 상기 상부 가로 줄기부(EHU)의 폭이 5㎛보다 크면 상기 제2 힘(F2)의 크기가 상기 제1 힘(F1) 보다 커질 수 있다. 상기 하부 가로 줄기부(EHL)는 상기 상부 가로 줄기부(EHU)와 동일한 폭을 가질 수 있다.
상기 텍스쳐 액정 분자들은 최종적으로 상기 제1 힘(F1)과 상기 제2 힘(F2)의 합 벡터인 제3 힘(F3)을 받게 된다. 이때, 상기 제1 힘(F1)이 상기 제2 힘(F2)에 비해 크기가 크므로 상기 제3 힘(F3)의 방향은 상기 제1 힘(F1)의 방향과 유사하게 대체적으로 오른쪽 아래 방향이다. 따라서, 상기 제1 일부 영역(AA)에서 텍스쳐 액정 분자들의 배향 방향이 결정되므로, 텍스쳐가 시인되지 않을 수 있다.
상기 제2 일부 영역(BB) 내에서, 텍스쳐 액정 분자들은 외곽 가지부들(EE)의 연장 방향에 평행하게 배열되려는 제4 힘(F4)과 상기 세로 줄기부(EV)의 연장 방향에 수직한 방향으로 배열되려는 제5 힘(F5)을 동시에 받게 된다. 상기 텍스쳐 액정 분자들은 최종적으로 상기 제4 힘(F4)과 상기 제5 힘(F5)의 합 벡터인 제6 힘(F6)을 받게 된다. 이때, 상기 제4 힘(F4)이 상기 제5 힘(F5)에 비해 크기가 크므로 상기 제6 힘(F6)의 방향은 상기 제4 힘(F4)의 방향과 유사하게 대체적으로 오른쪽 아래 방향이다. 따라서, 상기 제2 일부 영역(BB)에서 텍스쳐 액정 분자들의 배향 방향이 결정되므로, 텍스쳐가 시인되지 않을 수 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
1000: 액정 표시 장치 100: 제1 기판
200: 제2 기판 PX: 화소
SP1: 제1 서브 화소 SP2: 제2 서브 화소
PE1: 제1 화소 전극 PE2: 제2 화소 전극

Claims (18)

  1. 제1 영역에 구비되고, 서로 이격된 복수의 외곽 가지부들을 포함하는 제1 화소 전극;
    상기 제1 영역과 전극 갭을 사이에 두고 서로 이격되고, 상기 제1 영역에 의해 둘러싸인 제2 영역에 구비되고, 서로 이격된 복수의 중간 가지부들을 포함하는 제2 화소 전극;
    상기 제1 화소 전극 및 상기 제2 화소 전극과 마주하는 공통 전극; 및
    복수의 액정 분자들을 포함하고, 상기 제1 화소 전극, 상기 제2 화소 전극, 및 상기 공통 전극에 인가된 전압에 의해 상기 액정 분자들의 배열 상태를 변경하는 액정층을 포함하고,
    상기 전극 갭의 연장 방향은 상기 외곽 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이루고, 상기 전극 갭의 연장 방향은 상기 중간 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이루는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 제2 화소 전극은,
    제1 방향으로 연장되는 가로 줄기부; 및
    상기 제1 방향에 수직한 제2 방향으로 연장되어 상기 가로 줄기부와 교차하는 세로 줄기부를 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 전극 갭의 연장 방향은 상기 제1 방향 및 상기 제2 방향인 것을 특징으로 하는 액정 표시 장치.
  4. 제2항에 있어서,
    상기 중간 가지부들은 상기 가로 줄기부 및 상기 세로 줄기부에 경사지게 연결된 것을 특징으로 하는 액정 표시 장치.
  5. 제2항에 있어서,
    상기 가로 줄기부 및 상기 세로 줄기부는 상기 제2 영역을 복수의 중간 도메인들로 구획하고, 상기 중간 가지부들은 상기 중간 도메인들 각각 내에서 서로 평행하게 연장되며 상기 중간 도메인들 각각 마다 서로 다른 방향으로 연장되는 것을 특징으로 하는 액정 표시 장치.
  6. 제5항에 있어서,
    상기 중간 도메인들 각각은 사각 형상을 갖는 것을 특징으로 하는 액정 표시 장치.
  7. 제5항에 있어서,
    상기 제2 화소 전극은,
    상기 제1 방향으로 연장되고, 상기 가로 줄기부와 이격되고, 상기 중간 가지부들에 경사지게 연결된 상부 가로 줄기부; 및
    상기 제1 방향으로 연장되고, 상기 가로 줄기부와 이격되고, 상기 가로 줄기부를 사이에 두고 상기 상부 가로 줄기부와 마주하고, 상기 중간 가지부들에 경사지게 연결된 하부 가로 줄기부를 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 상부 가로 줄기부 및 상기 하부 가로 줄기부 각각은 1㎛ 내지 5㎛ 범위의 폭을 갖는 것을 특징으로 하는 액정 표시 장치.
  9. 제7항에 있어서,
    상기 상부 가로 줄기부, 상기 하부 가로 줄기부, 상기 중간 가지부들, 및 상기 중간 가지부들 사이의 슬릿들이 이루는 형상은 사각형인 것을 특징으로 하는 액정 표시 장치.
  10. 제7항에 있어서,
    상기 상부 가로 줄기부, 상기 하부 가로 줄기부, 및 상기 세로 줄기부는 상기 제1 영역을 복수의 외곽 도메인들로 구획하고, 상기 외곽 가지부들은 상기 외곽 도메인들 각각 내에서 서로 평행하게 연장되며 상기 외곽 도메인들 마다 서로 다른 방향으로 연장되는 것을 특징으로 하는 액정 표시 장치.
  11. 제10항에 있어서,
    상기 외곽 도메인들 각각은 사각 형상을 갖는 것을 특징으로 하는 액정 표시 장치.
  12. 제10항에 있어서,
    상기 중간 도메인들은 서로 인접한 제1 내지 제4 중간 도메인들을 포함하고,
    상기 외곽 도메인들은 상기 가로 줄기부 및 상기 세로 줄기부에 의해 구획된 영역들 각각 내에서 상기 제1 내지 제4 중간 도메인들 각각과 인접한 제1 내지 제4 외곽 도메인들을 포함하는 것을 특징으로 하는 액정 표시 장치.
  13. 제12항에 있어서,
    상기 중간 가지부들은,
    상기 제1 중간 도메인 내에 배치된 제1 중간 가지부;
    상기 제2 중간 도메인 내에 배치된 제2 중간 가지부;
    상기 제3 중간 도메인 내에 배치된 제3 중간 가지부; 및
    상기 제4 중간 도메인 내에 배치된 제4 중간 가지부를 포함하는 것을 특징으로 하는 액정 표시 장치.
  14. 제13항에 있어서,
    상기 외곽 가지부들은,
    상기 제1 외곽 도메인 내에 배치된 제1 외곽 가지부;
    상기 제2 외곽 도메인 내에 배치된 제2 외곽 가지부;
    상기 제3 외곽 도메인 내에 배치된 제3 외곽 가지부; 및
    상기 제4 외곽 도메인 내에 배치된 제4 외곽 가지부를 포함하는 것을 특징으로 하는 액정 표시 장치.
  15. 제14항에 있어서,
    상기 제1 중간 가지부와 상기 제1 외곽 가지부는 동일한 방향으로 연장되고,
    상기 제2 중간 가지부와 상기 제2 외곽 가지부는 동일한 방향으로 연장되고,
    상기 제3 중간 가지부와 상기 제3 외곽 가지부는 동일한 방향으로 연장되고,
    상기 제4 중간 가지부와 상기 제4 외곽 가지부는 동일한 방향으로 연장되는 것을 특징으로 하는 액정 표시 장치.
  16. 제1항에 있어서,
    상기 제1 화소 전극은 상기 제1 영역의 외곽을 따라 형성되고, 상기 외각 가지부들에 경사지게 연결된 테두리부를 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  17. 제1 영역에 구비되고 서로 이격된 복수의 외곽 가지부들을 포함하는 제1 화소 전극, 상기 제1 영역과 전극 갭을 사이에 두고 서로 이격되고 상기 제1 영역에 의해 둘러싸인 제2 영역에 구비되고 서로 이격된 복수의 중간 가지부들을 포함하는 제2 화소 전극을 포함하고, 상기 전극 갭의 연장 방향은 상기 외곽 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이루고, 상기 전극 갭의 연장 방향은 상기 중간 가지부들 각각의 연장 방향과 예각 및 둔각 중 어느 하나를 이루는 제1 기판을 형성하는 단계;
    공통 전극이 형성된 제2 기판을 형성하는 단계;
    상기 제1 기판 및 상기 제2 기판 사이에 액정층을 형성하는 단계;
    상기 제1 화소 전극과 상기 공통 전극 사이에 제1 전압을 형성하고, 상기 제2 화소 전극과 상기 공통 전극 사이에 상기 제1 전압과 서로 다른 제2 전압을 형성하는 단계; 및
    상기 액정층에 광을 조사하여 배향하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제2 전압에 대한 상기 제1 전압의 전압비(제2 전압/제1 전압)는 0.9 이상 1 이하인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020140046176A 2014-04-17 2014-04-17 액정 표시 장치 및 그 제조 방법 KR102158543B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140046176A KR102158543B1 (ko) 2014-04-17 2014-04-17 액정 표시 장치 및 그 제조 방법
US14/523,471 US9500914B2 (en) 2014-04-17 2014-10-24 Liquid crystal display apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140046176A KR102158543B1 (ko) 2014-04-17 2014-04-17 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150120588A true KR20150120588A (ko) 2015-10-28
KR102158543B1 KR102158543B1 (ko) 2020-09-23

Family

ID=54321939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140046176A KR102158543B1 (ko) 2014-04-17 2014-04-17 액정 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9500914B2 (ko)
KR (1) KR102158543B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107589602A (zh) * 2017-10-17 2018-01-16 深圳市华星光电半导体显示技术有限公司 一种具有新型像素设计的液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100089248A (ko) * 2009-02-03 2010-08-12 삼성전자주식회사 액정 표시 장치
US20130002625A1 (en) * 2011-06-29 2013-01-03 Au Optronics Corporation Pixel structure and method of driving the same
KR20130086880A (ko) * 2012-01-26 2013-08-05 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090103461A (ko) 2008-03-28 2009-10-01 삼성전자주식회사 액정 표시 장치
KR20100056613A (ko) * 2008-11-20 2010-05-28 삼성전자주식회사 표시 기판 및 이를 포함하는 표시 패널
KR101855300B1 (ko) * 2011-04-04 2018-05-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101952935B1 (ko) 2012-03-05 2019-02-28 삼성디스플레이 주식회사 액정 표시 장치
KR20130104029A (ko) 2012-03-12 2013-09-25 삼성디스플레이 주식회사 전기 영동 표시장치
KR20150071550A (ko) 2013-12-18 2015-06-26 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100089248A (ko) * 2009-02-03 2010-08-12 삼성전자주식회사 액정 표시 장치
US20130002625A1 (en) * 2011-06-29 2013-01-03 Au Optronics Corporation Pixel structure and method of driving the same
KR20130086880A (ko) * 2012-01-26 2013-08-05 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US20150301413A1 (en) 2015-10-22
KR102158543B1 (ko) 2020-09-23
US9500914B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
US10838267B2 (en) Liquid crystal display comprising a pixel electrode having a transverse stem, a longitudinal stem, and a plurality of minute branches
US10088720B2 (en) TFT array substrate and display device with tilt angle between strip-like pixel electrodes and direction of initial alignment of liquid crystals
US8804085B2 (en) Liquid crystal display
US8427621B2 (en) Liquid crystal display
US9046713B2 (en) Liquid crystal display
US8810761B2 (en) Liquid crystal display
US8817212B2 (en) Liquid crystal display panel
US20140168582A1 (en) Liquid crystal display device
US8098358B2 (en) Liquid crystal display
KR102162367B1 (ko) 곡면 표시 장치
US9417488B2 (en) Liquid crystal display device
US20150098047A1 (en) Liquid crystal display
US9588383B2 (en) Curved liquid crystal display device
US9341895B2 (en) Liquid crystal display and method of manufacturing the same
KR102362770B1 (ko) 곡면형 표시 장치 및 곡면형 표시 장치의 제조 방법
KR102160112B1 (ko) 액정 표시 장치
KR20160064322A (ko) 액정 표시 장치
KR20160084548A (ko) 액정 표시 장치
KR20150106489A (ko) 액정표시패널
KR102158543B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102289839B1 (ko) 액정 표시 장치
US8976329B2 (en) Array substrate and LCD panel
KR20160041165A (ko) 액정 표시 장치
KR20160041161A (ko) 액정 표시 장치
KR102243469B1 (ko) 어레이 기판 및 이를 포함하는 액정표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant