KR20150120104A - 박막 트랜지스터 및 박막 트랜지스터 제조 방법 - Google Patents
박막 트랜지스터 및 박막 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR20150120104A KR20150120104A KR1020140045876A KR20140045876A KR20150120104A KR 20150120104 A KR20150120104 A KR 20150120104A KR 1020140045876 A KR1020140045876 A KR 1020140045876A KR 20140045876 A KR20140045876 A KR 20140045876A KR 20150120104 A KR20150120104 A KR 20150120104A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- metal oxide
- layer
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title description 17
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 161
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 161
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000001257 hydrogen Substances 0.000 claims abstract description 47
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 47
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000007789 gas Substances 0.000 claims description 38
- 230000035699 permeability Effects 0.000 claims description 27
- 238000000231 atomic layer deposition Methods 0.000 claims description 25
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 239000002243 precursor Substances 0.000 claims description 24
- 238000010926 purge Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 244
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 229910052814 silicon oxide Inorganic materials 0.000 description 27
- 239000000376 reactant Substances 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 150000002431 hydrogen Chemical class 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 229920000638 styrene acrylonitrile Polymers 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- SCUZVMOVTVSBLE-UHFFFAOYSA-N prop-2-enenitrile;styrene Chemical compound C=CC#N.C=CC1=CC=CC=C1 SCUZVMOVTVSBLE-UHFFFAOYSA-N 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- BNEMLSQAJOPTGK-UHFFFAOYSA-N zinc;dioxido(oxo)tin Chemical compound [Zn+2].[O-][Sn]([O-])=O BNEMLSQAJOPTGK-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터가 제공된다. 박막 트랜지스터는 기판, 산화물 반도체층, 제1 금속 산화물층이 순서대로 적층된다. 박막 트랜지스터는 제1 금속 산화물층 상에 형성된 게이트 전극, 산화물 반도체층과 각각 전기적으로 연결된 소스 전극 및 드레인 전극을 포함한다. 제1 금속 산화물층은 수소 함유량이 10% 미만인 알루미늄 산화물로 이루어진 것을 특징으로 한다. 산화물 반도체층과 접하는 제1 금속 산화물층의 수소 함유량이 10% 미만인 경우, 산화물 반도체층으로 확산되는 수소가 감소하여 박막 트랜지스터의 내구성이 향상된다.
Description
본 발명은 박막 트랜지스터 및 박막 트랜지스터의 제조 방법에 관한 것으로서, 보다 상세하게는 내구성이 향상된 박막 트랜지스터 및 박막 트랜지스터의 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관심이 고조되고, 휴대 가능한 전자 장치에 대한 요구가 높아지면서 경량 박막형 표시 장치 및 고해상도의 대형 표시 장치에 대한 연구 및 상업화가 널리 이루어지고 있다. 이러한 다양한 표시 장치 중 특히, 액정 표시 장치(Liquid Crystal Display; LCD)와 유기 발광 표시 장치(Organic Light Emitting Display; OLED)에 대한 연구가 널리 이루어지고 있으며, 액정 표시 장치와 유기 발광 표시 장치에서는 스위칭 소자 및/또는 구동 소자로서 박막 트랜지스터(Thin Film Transistor; TFT)가 사용되고 있다.
박막 트랜지스터는 액티브층으로 사용되는 물질에 따라 비정질 실리콘(amorphous-silicon)을 사용하는 박막 트랜지스터, 다결정 실리콘(poly-silicon)을 사용하는 박막 트랜지스터 및 산화물 반도체를 사용하는 박막 트랜지스터로 나뉜다. 그중에서, 산화물 반도체를 사용하는 박막 트랜지스터의 경우 비정질 실리콘을 사용하는 박막 트랜지스터 대비 이동도가 높고, 비정질 실리콘이나 다결정 실리콘을 사용하는 박막 트랜지스터 대비 누설 전류(leakage current)가 현저히 낮으며, 신뢰성이 높다. 또한, 산화물 반도체를 사용하는 박막 트랜지스터는 다결정 실리콘을 사용하는 박막 트랜지스터 대비 문턱 전압의 산포가 균일한 특성이 확보된다는 유리함이 있다.
한편, 산화물 반도체를 사용하는 박막 트랜지스터를 제조하는데 있어서, 게이트 전극과 액티브층 사이에 형성되는 게이트 절연층은 일반적으로 실리콘 산화물층이 사용되었다. 그러나, 실리콘 산화물층을 형성하는 공정에서 실리콘 산화물층의 표면에 완전하지 않은 결합(dangling bond)이 형성되면, 완전하지 않은 결합은 실리콘 산화물층의 어닐링 과정에서 수소와 결합한다. 실리콘 산화물층의 표면에 존재하는 수소는 고온이나 전기적 스트레스 하에서 실리콘 산화물층에 인접한 산화물 반도체층으로 확산될 수 있다. 실리콘 산화물층으로부터 확산된 수소는 산화물 반도체층의 내구성을 감소시켜 박막 트랜지스터의 특성 및 신뢰성을 저하킬 수 있다.
이에, 본 발명의 발명자들은 게이트 절연층의 표면에서의 완전하지 않은 결합을 최소화하여 게이트 절연층의 수소 함유량을 최소화하기 위해, O3을 반응물로 사용하는 원자층 증착(Atomic layer deposition, ALD)에 의해 금속 산화물층을 형성하였다. 본 발명의 발명자들은 상술한 방식으로 형성된 금속 산화물층으로 게이트 전극과 산화물 반도체층을 절연시키는 경우, 금속 산화물층에서 산화물 반도체층으로의 수소의 확산이 최소화될 수 있을 뿐만 아니라, 금속 산화물층이 종래의 실리콘 산화물층보다 우수한 투습도를 가진다는 것을 인식하였다.
또한, 본 발명의 발명자들은 상술한 금속 산화물층의 형성 방식과 동일한 방식으로 패시베이션층을 형성하는 경우, 플렉서블 기판 상에서 박막 트랜지스터가 벤딩되어도, 패시베이션층에 크랙(crack)이 발생하지 않고, 금속 산화물층이 우수한 투습도를 가질 수 있다는 점도 인식하였다.
이에, 본 발명의 해결하고자 하는 과제는 금속 산화물층과 산화물 반도체층 사이 계면에서의 수소가 산화물 반도체로 확산되지 않도록, 수소 함유량이 최소화된 금속 산화물층을 포함하는 박막 트랜지스터 및 박막 트랜지스터 제조 방법을 제공하는 것이다.
본 발명의 해결하고자 하는 다른 과제는 수소 함유량을 최소화하면서 종래의 실리콘 산화물층보다 우수한 투습도를 갖는 금속 산화물층을 포함하는 박막 트랜지스터 및 박막 트랜지스터 제조 방법을 제공하는 것이다.
본 발명의 해결하고자 하는 또 다른 과제는 플렉서블 기판 상에 형성되어 박막 트랜지스터가 벤딩되는 경우에도, 크랙이 발생하지 않는 금속 산화물층을 포함하는 박막 트랜지스터 및 박막 트랜지스터 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터가 제공된다. 박막 트랜지스터는 기판, 기판 상에 형성된 게이트 전극, 게이트 전극 상에 형성된 산화물 반도체를 포함한다. 소스 전극 및 드레인 전극은 산화물 반도체층과 각각 전기적으로 연결된다. 박막 트랜지스터는 게이트 전극과 산화물 반도체 사이에 개재된 제1 금속 산화물층을 포함한다. 제1 금속 산화물층의 두께는 30 내지 50 nm인 것을 특징으로 한다. 박막 트랜지스터는, 종래의 실리콘 산화물층을 포함하는 박막 트랜지스터와 비교할 때, 제1 금속 산화물층이 실리콘 산화물층보다 낮은 두께로 형성되어도 더 우수한 투습도를 갖는다.
본 발명의 다른 특징에 따르면, 제1 금속 산화물층은 수소 함유량이 10% 미만인 산화 알루미늄으로 이루어진 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 제1 금속 산화물층은 O3을 전구체로 사용하는 원자층 증착에 의해 형성된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터는 소스 전극 및 드레인 전극 상에 형성된 제2 금속 산화물층을 더 포함하고, 제2 금속 산화물층의 두께는 30 내지 50 nm인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 제1 금속 산화물층은 10-4 g/m2day 이하의 투습도를 갖는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 기판은 플렉서블 기판인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 플렉서블 기판이 0.5 mm 이하의 곡률반경으로 벤딩된 경우 제1 금속 산화물층은 10-4 g/m2day 이하의 투습도를 갖는 것을 특징으로 한다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터가 제공된다. 박막 트랜지스터는 기판, 산화물 반도체층, 제1 금속 산화물층이 순서대로 적층된다. 박막 트랜지스터는 제1 금속 산화물층 상에 형성된 게이트 전극, 산화물 반도체층과 각각 전기적으로 연결된 소스 전극 및 드레인 전극을 포함한다. 제1 금속 산화물층은 수소 함유량이 10% 미만인 알루미늄 산화물로 이루어진 것을 특징으로 한다. 산화물 반도체층과 접하는 제1 금속 산화물층의 수소 함유량이 10% 미만인 경우, 산화물 반도체층으로 확산되는 수소가 감소하여 박막 트랜지스터의 내구성이 향상된다.
본 발명의 다른 특징에 따르면, 제1 금속 산화물층의 두께는 30 내지 50 nm인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터는 소스 전극 및 드레인 전극 상에 형성된 제2 금속 산화물층을 더 포함하고, 제2 금속 산화물층의 두께 30 내지 50 nm이고, 제2 금속 산화물층은 알루미늄 산화물로 이루어진 것을 특징으로 한다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터 제공 방법이 제공된다. 박막 트랜지스터 제공 방법은 기판 상에 게이트 전극을 형성하는 단계를 포함한다. 다음으로, 박막 트랜지스터 제공 방법은 또한 게이트 전극상에 원자층 증착에 의해 수소 함유량이 10% 미만인 제1 금속 산화물층을 성막하는 단계를 포함한다. 그리고, 제1 금속 산화물층에 접하여 산화물 반도체층이 형성되며, 산화물 반도체층 상에 소스 전극 및 드레인 전극이 이격되어 형성된다. 박막 트랜지스터 제공 방법은 수소 함유량이 10% 미만인 고순도 제1 금속 산화물층을 통해 산화물 반도체층으로의 수소 확산을 최소화할 수 있다.
본 발명의 다른 특징에 따르면, 게이트 전극 전면에 원자층 증착에 의해 수소 함유량이 10% 미만인 제1 금속 산화물층을 성막하는 단계는 금속 전구체 가스를 도입하는 단계, 금속 전구체 가스를 퍼지하는 단계, O3 가스를 도입하는 단계, 및 O3 가스를 퍼지하는 단계를 포함하고, 제2 금속 산화물층을 성막하는 단계는 제1 금속 산화물층의 두께가 30 내지 50 nm에 도달할 때까지 반복되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 소스 전극 및 드레인 전극 상에 제2 금속 산화물층을 성막하는 단계를 더 포함하고, 제2 금속 산화물층을 성막하는 단계는, 금속 전구체 가스를 도입하는 단계, 금속 전구체 가스를 퍼지하는 단계, O3 가스를 도입하는 단계, 및 O3 가스를 퍼지하는 단계를 포함하고, 제2 금속 산화물층을 성막하는 단계는 제2 금속 산화물층의 두께가 30 내지 50 nm에 도달할 때까지 반복되는 것을 특징으로 한다.
본 발명은 금속 산화물층의 수소 함유량이 최소화되어 금속 산화물층으로부터 산화물 반도체로의 수소 확산이 최소화되므로, 산화물 반도체의 특성이 더 오랜기간 유지되어 박막 트랜지스터의 신뢰성이 개선되는 효과가 있다.
또한, 본 발명은 금속 산화물층이 산화물 반도체로의 수소 확산을 최소화하는 동시에 낮은 투습도를 가지므로, 높은 신뢰성의 박막 트랜지스터 및 박막 트랜지스터 제조 방법을 제공할 수 있다.
나아가, 본 발명은 플렉서블 기판 상에서 박막 트랜지스터가 벤딩되어도 크랙 발생이 최소화되는 금속 산화물층을 포함하는 박막 트랜지스터 및 박막 트랜지스터 제조 방법을 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제1 금속 산화물층의 투습도를 나타내는 도표이다.
도 3은 본 발명의 일 실시예에 따른, 제2 금속 산화물층이 추가된 박막 트랜지스터의 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 박막 트랜지스터가 플렉서블 기판 상에 형성된 경우 플렉서블 기판의 곡률반경을 도시하기 위한 개략도이다.
도 4b는 본 발명의 일 실시예에 따른 박막 트랜지스터가 플렉서블 기판 상에 형성되어 다양한 곡률반경을 갖는 경우의 제2 금속 산화물층에 대한 주사 전자 현미경(scaning, electron microscope; SEM) 이미지이다.
도 5는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법의 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법으로 제조된 박막 트랜지스터에서 금속 산화물층의 물질 함유량을 나타내는 표이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제1 금속 산화물층의 투습도를 나타내는 도표이다.
도 3은 본 발명의 일 실시예에 따른, 제2 금속 산화물층이 추가된 박막 트랜지스터의 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 박막 트랜지스터가 플렉서블 기판 상에 형성된 경우 플렉서블 기판의 곡률반경을 도시하기 위한 개략도이다.
도 4b는 본 발명의 일 실시예에 따른 박막 트랜지스터가 플렉서블 기판 상에 형성되어 다양한 곡률반경을 갖는 경우의 제2 금속 산화물층에 대한 주사 전자 현미경(scaning, electron microscope; SEM) 이미지이다.
도 5는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법의 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법으로 제조된 박막 트랜지스터에서 금속 산화물층의 물질 함유량을 나타내는 표이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다. 도 1을 참조하면, 박막 트랜지스터(100A)는 기판(110), 게이트 전극(120), 제1 금속 산화물층(130), 산화물 반도체층(140), 소스 전극(150) 및 드레인 전극(160)을 포함한다. 도 1에서는 박막 트랜지스터(100A)가 바텀 게이트(bottom gate) 구조의 박막 트랜지스터인 것으로 도시되나, 이에 제한되지 않고 박막 트랜지스터(100A)는 다른 구조의 박막 트랜지스터일 수도 있다.
기판(110)은 기판(110) 상에 형성될 수 있는 다양한 엘리먼트들을 지지한다. 기판(110)은 절연 물질로 구성될 수 있고, 예를 들어, 유리 또는 플라스틱 등으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 형성될 수 있다.
기판(110) 상에는 게이트 전극(120)이 형성된다. 게이트 전극(120)은 스캔 배선으로부터 분지되어, 게이트 배선을 통해 전달되는 스캔 신호를 박막 트랜지스터(100A)에 전달한다. 게이트 전극(120)은 산화물 반도체층(140)과 적어도 일부가 중첩한다. 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 제한되지 않는다.
게이트 전극(120) 상에는 제1 금속 산화물층(130)이 형성된다. 제1 금속 산화물층(130)은 기판(110)의 전면(全面)에 걸쳐 형성된다. 제1 금속 산화물층(130)은 게이트 전극(120)과 중첩되는 산화물 반도체층(140)을 전기적으로 절연시켜 게이트 절연층으로서 기능한다.
제1 금속 산화물층(130)은 금속 산화물로 이루어진다. 구체적으로, 제1 금속 산화물층(130)은 알루미늄 산화물, 아연 산화물, 지르코늄 산화물, 티타늄 산화물, 하프늄 산화물, 란타늄 산화물 등 중 하나로 이루어질 수 있다. 제1 금속 산화물층(130)은 게이트 전극(120)에 접하여 형성된다. 종래의 실리콘 산화물층은 화학 기상 증착(chemical vapor deposition; CVD)을 통해 형성되어 스택 커버리지(stack coverage)가 우수하지 않고, 공정상의 난점들이 있어 게이트 전극(120)과의 접착력이 낮다. 이에 따라 게이트 전극(120)으로부터 실리콘 산화물층의 막 뜯김 현상이 발생할 수 있었다. 그러나, 제1 금속 산화물층(130)은 원자층 증착에 의해 형성되어 스택 커버리지가 우수하고, 공정상의 다양한 이점들에 의해, 제1 금속 산화물층(130)이 사용되는 구조는 실리콘 산화물층이 사용되는 구조보다 향상된 계면 접착력을 갖는다.
한편, 종래의 실리콘 산화물층은, 예를 들어, 화학 기상 증착 방식에 의해 증착되는데, 증착 과정에서 실리콘에 완전하지 않은 결합(dangling bond)이 형성된다. 그 후, 어닐링(annealing) 과정에서는 실리콘 산화물층의 표면에서 완전하지 않은 결합 위치에 수소가 결합을 하게 된다. 일반적으로 화학 기상 증착을 통해 적층된 실리콘 산화물층은 약 20% 내지 30%의 수소 함유량을 갖는다. 결합된 수소는 특정한 온도 조건이나 전기적 스트레스 하에서 실리콘 산화물층에 인접한 산화물 반도체층으로 확산될 수 있다. 산화물 반도체층으로 확산된 수소는 박막 트랜지스터의 내구성을 감소시킨다.
이에 반해, 본 발명의 일 실시예에 따른 박막 트랜지스터(100A)는 제1 금속 산화물층(130)으로부터의 수소 확산이 최소화되는 산화물 반도체층(130)을 포함한다. 박막 트랜지스터(100A)의 제1 금속 산화물층(130)은 10% 미만의 수소 함유량을 갖는다. 산화물 반도체층(140)과 접하는 제1 금속 산화물층(130)의 수소 함유량이 10% 미만인 경우, 산화물 반도체층(140)이 형성된 후 산화물 반도체층(140)으로 확산되는 수소가 감소하여 박막 트랜지스터(100A)의 내구성이 향상된다.
제1 금속 산화물층(130)이 10% 미만의 수소 함유량을 갖도록, 제1 금속 산화물층(130)은 원자층 증착(atomic layer deposition)에 의해 증착된다. 본 발명의 일 실시예에 따른 박막 트랜지스터(100A)에서는 산화물 반도체층(140)으로의 수소 확산과 관련하여 수소 함유량이 중요한 요소이므로, 제1 금속 산화물층(130)은 O3 반응물 가스를 통한 원자층 증착에 의해 형성되는 것이 바람직하다. 구체적인 제1 금속 산화물층(130)의 형성 공정에 대해서는 도 6의 박막 트랜지스터 제조 방법에 대한 설명에서 후술한다.
제1 금속 산화물층(130)은 원자층 증착에 의해 30 내지 50 nm의 두께로 형성된다. 제1 금속 산화물층(130)이 30 nm 이하의 두께를 갖는 경우, 층이 충분히 균일하게 형성되지 않을 수 있다. 50 nm 이상의 두께를 갖는 경우, 증착 시간이 과도하게 늘어나고, 기판(110)이 벤딩될 때 플렉서빌리티(flexibility) 관점에서 불리할 수 있다.
제1 금속 산화물층(130)은 50 nm 이하의 두께를 갖더라도 원자층 증착을 통해 달성되는 제1 금속 산화물층(130)의 높은 알루미늄 산화물 밀도에 의하여 충분한 절연성과 투습도를 가질 수 있다. 제1 금속 산화물층(130)의 투습도는 제1 금속 산화물층(130)과 기판(110)의 계면을 따라 박막 트랜지스터(100A)의 산화물 반도체로 유입되는 수분이 침투되는 정도를 나타낸다. 제1 금속 산화물층(130)은 종래의 실리콘 산화물층과 비교하여 같거나 낮은 투습도를 가질 수 있다.
제1 금속 산화물층(130)은 30 내지 50 nm의 두께를 가지며, 10-4 g/m2day 이하의 투습도를 갖는다. 제1 금속 산화물층(130)은 원자층 증착을 통해 고밀도로 형성되므로 30 내지 50 nm의 두께로 형성됨에도 불구하고, 산화물 반도체를 수분으로부터 보호하기 위한 10-4 g/m2day 이하의 투습도를 가질 수 있다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제1 금속 산화물층의 투습도를 나타내는 도표이다. 도 2에서는 TMA(Trimethylaluminum)를 전구체로, O3를 반응물로 사용하여 약 100 ℃ 부근의 저온에서 원자층 증착을 통해 알루미늄 산화물층을 50 nm의 두께로 형성하고, 1.0*10-5 g/m2day의 정밀도로 측정 가능한, Mocon 사의 투습도 측정 장비를 이용하여 실험조건 온도 90 ℃, 상대습도 40 % 의 측정 환경에서 투습도(WVTR, Water Vapor Transmittance Ratio)를 측정한 결과를 나타내었다.
도 2를 참조하면, 알루미늄 산화물층의 투습도는 7.7*10-5 g/m2day 로 측정되었다. 7.7*10-5 g/m2day의 투습도는 유사한 환경에서 동일한 두께로 화학 기상 증착법에 따라 형성된 알루미늄 산화물층의 투습도가 약 10-2 g/m2day 인 점에 따르면, 현저하게 낮은 값이다.
즉, 원자층 증착을 사용하여 30 내지 50 nm로 형성된 제1 금속 산화물층은, 상이한 방식으로 형성된 금속 산화물층보다 동일한 두께에서 투습도가 더 우수하며, 산화물 반도체층의 열화를 늦추고, 박막 트랜지스터의 수명을 향상시킨다.
다시 도 1을 참조하면, 제1 금속 산화물층(130) 상에는 산화물 반도체층(140)이 형성된다. 산화물 반도체층(140)은 다양한 금속 산화물이 사용될 수 있다. 예를 들어, 산화물 반도체층(110)의 구성 물질로서 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO), 인듐 주석 아연 산화물(InSnZnO), 인듐 아연 산화물(InZnO), 주석 아연 산화물(SnZnO) 등이 사용될 수 있다. 또한, 산화물 반도체층(140)의 두께도 다양하게 조정될 수 있으나, 산화물 반도체층(140)은 약 10 내지 1000 nm 정도의 두께로 형성될 수 있다.
산화물 반도체층(140) 상에는 소스 전극(150) 및 드레인 전극(160)이 형성된다. 소스 전극(150) 및 드레인 전극(160) 각각은 산화물 반도체층(140)과 접촉한다. 소스 전극(150) 및 드레인 전극(160)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 형성될 수 있다.
도 3은 본 발명의 일 실시예에 따른, 제2 금속 산화물층이 추가된 박막 트랜지스터의 단면도이다. 도 3의 박막 트랜지스터(100B)는 제2 금속 산화물층(390)이 추가된 점을 제외하고는 도 1의 박막 트랜지스터(100A)와 실질적으로 동일하므로, 중복되는 구성에 대한 설명은 생략한다.
도 3을 참조하면, 소스 전극(150) 및 드레인 전극(160) 상에 제2 금속 산화물층(390)이 형성된다. 제2 금속 산화물층(390)은 박막 트랜지스터(100B)를 수분으로부터 보호하기 위한 층으로, 박막 트랜지스터(100B)의 전면에 걸쳐 형성된다. 제2 금속 산화물층(390)은 원자층 증착을 통해 형성되고, 제1 금속 산화물층(130)과 동일한 물질로 형성된다. 제2 금속 산화물층(390)의 두께는 30 내지 50 nm일 수 있다.
종래에는 박막 트랜지스터를 보호하기 위한 패시베이션층으로서 실리콘 산화물층이나 실리콘 질화물층이 사용되었다. 그러나, 실리콘 산화물층은 투습도가 충분히 낮지 않고, 실리콘 질화물층은 취성을 가져 플렉서블 기판이 채용되는 경우, 크랙이 쉽게 발생하였다. 또한, 실리콘 질화물층이나 실리콘 산화물층은 화학 기상 증착법으로 형성되어, 소스 전극과 드레인 전극과의 접착력도 우수하지 못하였다.
제2 금속 산화물층(390)은 원자층 증착에 의해 형성되어, 공정상 이점에 따라 소스 전극(150)과 드레인 전극(160)과의 계면 접착력이 종래의 실리콘 산화물층이나 실리콘 질화물층보다 우수하다. 또한, 종래의 실리콘 산화물층이나 실리콘 질화물층은 적어도 100 nm 이상의 두께로 증착되나, 본 발명의 일 실시예에 따른 박막 트랜지스터(100B)의 제2 금속 산화물층(390)은 더 얇은 30 내지 50 nm로 형성된다. 제2 금속 산화물층(390)은 제1 금속 산화물층(130)과 동일하게 원자층 증착에 의해 형성되므로, 화학 기상 증착 등으로 형성된 금속 산화물층보다 금속 산화물의 밀도가 더 높아 제2 금속 산화물층(390)이 더 얇게 형성됨에도 불구하고 종래보다 더 높은 투습도를 갖는다.
또한, 제2 금속 산화물층(390)은 종래의 실리콘 질화물층 및 실리콘 산화물층보다 더 높은 플렉서빌리티를 가진다. 따라서, 박막 트랜지스터(100B)의 기판(110)이 벤딩되는 경우에도 제2 금속 산화물층(390)에 크랙이 종래의 실리콘 질화물층 또는 실리콘 산화물층보다 더 적은 빈도로 발생하며, 이에 따라 벤딩되는 경우에도 제2 금속 산화물층(300)은 낮은 투습도를 유지할 수 있다.
도 4a는 본 발명의 일 실시예에 따른 박막 트랜지스터가 플렉서블 기판 상에 형성된 경우 플렉서블 기판의 곡률반경을 도시하기 위한 개략도이다. 도 4a에서는 설명의 편의를 위해 기판(410)과 기판(410) 상에 형성된 제2 금속 산화물층(490)만을 도시하고, 다른 구성 요소들은 생략하였다.
기판(410)은 플렉서빌리티를 갖는 물질로 형성된다. 여기서, 사용 가능한 플렉서빌리티를 갖는 물질은 폴리이미드(polyimide; PI)를 비롯하여 폴리에테르 이미드(polyetherimide; PEI), 폴리에틸렌 테레프탈레이드(polyethyelene terephthalate; PET), 폴리카보네이트(PC), 폴리스타이렌(PS), 스타이렌아크릴나이트릴코폴리머(SAN), 실리콘-아크릴 수지 등이 사용될 수 있다.
제2 금속 산화물층(490)은 원자층 증착을 사용하여 50 nm의 두께를 갖는 알루미늄 산화물층으로 형성된다. 제2 금속 산화물층(490)은 기판(410)이 벤딩되는 경우에도 크랙이 발생하지 않고, 10-4 g/m2day 이하의 투습도를 가질 수 있다. 기판(410)은 곡률반경(R)에 따라 벤딩될 수 있으며, 기판(410)이 벤딩되는 정도와 제2 금속 산화물층(490)에서의 크랙 발생에 대해서는 이하의 도 4b를 참조하여 설명한다.
도 4b는 본 발명의 일 실시예에 따른 박막 트랜지스터가 플렉서블 기판 상에 형성되어 다양한 곡률반경을 갖는 경우의 제2 금속 산화물층에 대한 주사 전자 현미경(scaning electron microscope; SEM) 이미지이다.
실시예에서는 4개의 기판 각각에 동일한 방식으로 제2 금속 산화물층을 형성하고, 곡률반경을 달리하여 기판을 벤딩한 후 제2 금속 산화물층에 크랙이 발생하였는지를 관찰하였다. 기판은 두께가 12 μm인 폴리이미드를 사용하였다. 제2 금속 산화물층은 TMA를 금속 전구체로, O3을 기체 상태의 반응물로 사용하여 원자층 증착을 통해 두께 50 nm로 형성되었다. 기판을 지지체로부터 릴리즈한 후 4개 기판을 각각 0.5 mm R, 1.0 mm R, 2.0 mm R, 3.0 mm R로 벤딩시켜 크랙이 발생하였는지를 관찰하였다.
비교예에서는 4개의 기판 각각에 동일한 방식으로 실리콘 질화물층을 형성하고, 곡률반경을 달리하여 기판을 벤딩한 후 실리콘 질화물층에 크랙이 발생하였는지를 관찰하였다. 기판은 두께가 12 μm인 폴리이미드를 사용하였다. 실리콘 질화물층은 화학 기상 증착법으로 100 nm의 두께로 형성하였다. 기판을 지지체로부터 릴리즈한 후 4개 기판을 각각 0.5 mm R, 1.0 mm R, 2.0 mm R, 3.0 mm R로 벤딩시켜 실리콘 질화물층에 크랙이 발생하였는지를 관찰하였다.
도 4b를 참조하면, 비교예에서는 3.0 mm R, 2.0 mm R, 1.0 mm R에서는 크랙이 발생되지 않았으나, 0.5 mm R의 곡률반경을 갖도록 기판이 벤딩된 경우 실리콘 질화물층에 크랙이 발생하였다.
이에 반해, 실시예에서는 0.5 내지 3.0 mm R 모든 경우에 있어서 제2 금속 산화물층에 크랙이 관찰되지 않았다. 특히, 실시예에서는 0.5 mm R로 벤딩되어도 제2 금속 산화물층에서 크랙이 발생하지 않았다. 따라서, 제2 금속 산화물층이 플렉서블 표시 장치에 적용되는 경우, 벤딩되더라도 낮은 투습도가 유지되어 박막 트랜지스터를 수분으로부터 보호할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 단면도이다. 도 5는 코플라나(coplanar) 구조의 박막 트랜지스터를 도시한 것이다. 도 5의 구성요소 중 도 1에서와 실질적으로 동일한 구성요소에 대한 구체적인 설명은 생략한다.
도 5를 참조하면, 기판(510) 상에 산화물 반도체층(540)이 형성되고, 산화물 반도체층(540) 상에 제1 금속 산화물층(530)이 형성된다. 제1 금속 산화물층(530)은 산화물 반도체층(540)과 접하여 형성되며, 알루미늄 산화물로 이루어진다. 제1 금속 산화물층(530)은 산화물 반도체층(540)으로의 수소 확산을 최소화하도록 10% 미만의 수소 함유량을 갖는다. 코플라나 구조를 갖는 박막 트랜지스터(500)에서도 제1 금속 산화물층(530)은 기판(510)의 전면에 형성될 수도 있으나 도 5에서는 산화물 반도체층(540)과 게이트 전극(520)이 중첩되는 영역 사이에만 형성된다. 제1 금속 산화물층(530)의 두께는 30 내지 50 nm일 수 있다.
제1 금속 산화물층(530) 상에는 게이트 전극(520)이 형성되고, 산화물 반도체층(540)과 게이트 전극(520) 상에 층간 절연층(535)이 형성된다. 소스 전극(550)과 드레인 전극(560) 각각은 층간 절연층(535)에 형성된 홀을 통해 산화물 반도체층(540)에 접하도록 형성된다.
박막 트랜지스터(500)는 소스 전극(550)과 드레인 전극(560) 상의 알루미늄 산화물로 이루어진 제2 금속 산화물층(590)을 포함한다. 제2 금속 산화물층(590)은 30 내지 50 nm의 두께를 갖는 동시에 10-4 g/m2day 이하의 투습도를 갖는다. 제2 금속 산화물층(590)은 플렉서블한 기판(510)에서 벤딩되는 경우에도 10-4 g/m2day 이하의 투습도를 가진다.
도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법의 흐름도이다. 도 6과 관련하여 설명되는 박막 트랜지스터 제조 방법은 도 1에 도시된 바텀 게이트 구조의 박막 트랜지스터를 제조하는 방법이다.
먼저, 기판 상에 게이트 전극을 형성한다(S610). 이어서, 게이트 전극 전면에 원자층 증착에 의해 수소 함유량이 10% 미만인 금속 산화물층이 성막된다(S620). 전술한 바와 같이 금속 산화물층의 성막 시 O3 가스가 반응물로 사용된다.
보다 구체적으로, 원자층 증착에 의해 수소 함유량이 10% 미만인 제1 금속 산화물층을 성막하는 단계는 다음과 같은 단계들을 포함한다. 먼저, 게이트 전극이 형성된 기판에 금속 전구체 가스가 도입된다(S621). 제1 금속 산화물층으로 알루미늄 산화물층이 형성되는 경우, 금속 전구체 가스는 예를 들어 TMA일 수 있으나, 제1 금속 산화물층으로 다른 금속 산화물층이 형성되는 경우 적합한 다른 금속 전구체가 선택될 수 있다. 금속 전구체 가스는 약 80 내지 100℃의 온도하에서 도입된다. 금속 전구체 가스는 기판과 게이트 전극 표면에 충분히 고르게 흡착되도록 공급된다.
다음으로, 금속 전구체 가스의 도입을 중단하고 퍼지 가스를 도입하여 남은 금속 전구체 가스를 퍼지(purge)한다(S622). 퍼지 가스로는 아르곤을 포함한 다양한 불활성 가스가 사용될 수 있다. 퍼지 가스는 금속 전구체 가스에 포함된 잔류물들 특히 수소를 포함한 잔류물들이 완전히 제거되도록 충분한 시간동안 공급된다.
이어서, 퍼지 가스의 도입을 중단하고, O3 반응물 가스를 도입한다(S623). O3 반응물 가스는 기판 표면에 흡착된 금속과 반응하여 금속 산화물을 형성한다. 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법에서는 H2O을 반응물 가스를 사용하지 않고 O3을 사용함으로써, 제1 금속 산화물층의 수소 함유량을 최소화한다. 제1 금속 산화물층은 10% 미만의 수소 함유량을 갖게 되므로 인접하는 산화물 반도체로 확산되는 수소량이 극히 적다. 따라서, 산화물 반도체의 수명이 종래 실리콘 산화물층이 인접하여 형성된 경우보다 늘어나게 된다.
다음으로, O3 반응물 가스의 도입이 중단되고, 잔류하는 O3 반응물이 퍼지된다(S624). 퍼지 가스는 아르곤을 포함한 다양한 불활성 가스가 사용될 수 있다 단계 S621 내지 S624는 제1 금속 산화물층의 두께가 30 내지 50 nm에 도달할 때까지 반복된다.
제1 금속 산화물층이 형성된 후, 제1 금속 산화물층 상에 산화물 반도체층이 형성된다(S630). 산화물 반도체층은 게이트 전극과 중첩되도록 형성되며, 액티브층으로 기능한다. 산화물 반도체층은 예를 들어 인듐 갈륨 아연 산화물(InGaZnO)로 형성될 수 있다.
이어서, 산화물 반도체층 상에 소스 전극 및 드레인 전극이 형성된다(S640). 소스 전극과 드레인 전극은 각각 산화물 반도체층에 접하여 형성된다. 소스 전극과 드레인 전극은 동일한 물질로 형성된 후 패터닝되어 형성된다.
소스 전극 및 드레인 전극 상에는 추가적으로 제2 금속 산화물층이 성막될 수 있다. 제2 금속 산화물층은 제1 금속 산화물층과 실질적으로 동일한 방식으로 성막될 수 있다. 예를 들어 제2 금속 산화물층은, 금속 전구체 가스를 도입하고, 금속 전구체 가스를 퍼지하고, O3 반응물 가스를 도입하고, O3 반응물 가스를 퍼지하는 복수의 싸이클을 30 내지 50 nm의 두께에 도달할 때까지 반복하여 형성될 수 있다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법에 의해 제조된 박막 트랜지스터에서 제1 금속 산화물층의 물질 함유량을 나타내는 표이다. 도 7은 TMA를 금속 전구체로 사용하고, O3를 반응물로 사용한 원자층 증착(좌측), 동일 금속 전구체와 H2O 반응물을 사용한 원자층 증착(중앙) 및 일반적인 화학 기상 증착법(우측) 각각을 통해 기판 상에 알루미늄 산화물을 형성한 후, RBS(Rutherford Backscattering Spectroscopy)를 통해 분석된 알루미늄 산화물층의 조성을 나타낸다. 도 7은 예시적으로 제1 금속 산화물층으로 알루미늄 산화물을 사용하였다.
도 7을 참조하면, 화학 기상 증착법으로 형성된 알루미늄 산화물층에서 산소와 결합한 알루미늄의 비율은 74.3%이고, 산화되지 않은 알루미늄의 비율은 25.7%이다. H2O 반응물로 이용한 원자층 증착에 의해 형성된 알루미늄 산화물층에서 산소와 결합한 알루미늄의 비율은 81.4%이고, 산화되지 않은 알루미늄의 비율은 18.6%이다. 이에 반해, O3 반응물로 사용한 원자층 증착에 의해 형성된 알루미늄 산화물층에서 산소와 결합한 알루미늄의 비율은 97.2%이고, 알루미늄의 비율은 2.8%이다. 산화되지 않은 알루미늄이 산소와 결합하므로, O3를 이용한 원자층 증착에 의해 형성된 알루미늄 산화물층은 현저하게 낮은 수소 함유량을 갖는다. 낮은 수소 함유량을 갖는 고순도의 제1 금속 산화물층은 전술한 바와 같이 인접한 반도체 산화물층으로의 수소 확산을 감소시키므로, 박막 트랜지스터의 내구성 향상에 도움이 된다. 또한, 고순도의 알루미늄 산화물층의 알루미늄 산화물 밀도는 다른 방법에 의해 형성된 층들의 알루미늄 산화물 밀도보다 높아 상대적으로 구조가 치밀하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B, 500 : 박막 트랜지스터
110, 510 : 기판
120, 520 : 게이트 전극
130, 530 : 제1 금속 산화물층
140, 540 : 산화물 반도체층
150, 550 : 소스 전극
160, 560 : 드레인 전극
390, 490, 590 : 제2 금속 산화물층
410 : 플렉서블 기판
535 : 층간 절연층
110, 510 : 기판
120, 520 : 게이트 전극
130, 530 : 제1 금속 산화물층
140, 540 : 산화물 반도체층
150, 550 : 소스 전극
160, 560 : 드레인 전극
390, 490, 590 : 제2 금속 산화물층
410 : 플렉서블 기판
535 : 층간 절연층
Claims (13)
- 기판;
기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 산화물 반도체;
상기 산화물 반도체층과 각각 전기적으로 연결된 소스 전극 및 드레인 전극; 및
상기 게이트 전극과 상기 산화물 반도체 사이에 개재된 제1 금속 산화물층을 포함하고,
상기 제1 금속 산화물층의 두께는 30 내지 50 nm인 것을 특징으로 하는, 박막 트랜지스터. - 제1항에 있어서,
상기 제1 금속 산화물층은 수소 함유량이 10% 미만인 산화 알루미늄으로 이루어진 것을 특징으로 하는, 박막 트랜지스터. - 제1항에 있어서,
상기 제1 금속 산화물층은 O3을 전구체로 사용하는 원자층 증착에 의해 형성된 것을 특징으로 하는, 박막 트랜지스터. - 제1항에 있어서,
상기 소스 전극 및 상기 드레인 전극 상에 형성된 제2 금속 산화물층을 더 포함하고,
상기 제2 금속 산화물층의 두께는 30 내지 50 nm인 것을 특징으로 하는, 박막 트랜지스터. - 제1항에 있어서,
상기 제1 금속 산화물층은 10-4 g/m2day 이하의 투습도를 갖는 것을 특징으로 하는, 박막 트랜지스터. - 제1항에 있어서,
상기 기판은 플렉서블 기판인 것을 특징으로 하는, 박막 트랜지스터. - 제6항에 있어서,
상기 플렉서블 기판이 0.5 mm 이하의 곡률반경으로 벤딩된 경우 상기 제1 금속 산화물층은 10-4 g/m2day 이하의 투습도를 갖는 것을 특징으로 하는, 박막 트랜지스터. - 기판;
기판 상에 형성된 산화물 반도체층;
상기 산화물 반도체층 상에 적층된 제1 금속 산화물층;
상기 제1 금속 산화물층 상에 형성된 게이트 전극;
상기 산화물 반도체층과 각각 전기적으로 연결된 소스 전극 및 드레인 전극; 및
상기 제1 금속 산화물층은 수소 함유량이 10% 미만인 알루미늄 산화물로 이루어진 것을 특징으로 하는, 박막 트랜지스터. - 제8항에 있어서,
상기 제1 금속 산화물층의 두께는 30 내지 50 nm인 것을 특징으로 하는, 박막 트랜지스터. - 제8항에 있어서,
상기 소스 전극 및 상기 드레인 전극 상에 형성된 제2 금속 산화물층을 더 포함하고,
상기 제2 금속 산화물층의 두께는 30 내지 50 nm이고, 상기 제2 금속 산화물층은 알루미늄 산화물로 이루어진 것을 특징으로 하는, 박막 트랜지스터. - 기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상에 원자층 증착에 의해 수소 함유량이 10% 미만인 제1 금속 산화물층을 성막하는 단계;
상기 제1 금속 산화물층에 접하여 산화물 반도체층을 형성하는 단계; 및
상기 산화물 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는, 박막 트랜지스터 제조 방법. - 제11항에 있어서,
상기 제1 금속 산화물층을 성막하는 단계는,
상기 금속 전구체 가스를 도입하는 단계;
상기 금속 전구체 가스를 퍼지하는 단계;
상기 O3 가스를 도입하는 단계; 및
상기 O3 가스를 퍼지하는 단계를 포함하고,
상기 제1 금속 산화물층을 성막하는 단계는 상기 제1 금속 산화물층의 두께가 30 내지 50 nm에 도달할 때까지 반복되는 것을 특징으로 하는, 박막 트랜지스터 제조 방법. - 제11항에 있어서,
상기 소스 전극 및 드레인 전극 상에 제2 금속 산화물층을 성막하는 단계를 더 포함하고,
상기 제2 금속 산화물층을 성막하는 단계는,
상기 금속 전구체 가스를 도입하는 단계;
상기 금속 전구체 가스를 퍼지하는 단계;
상기 O3 가스를 도입하는 단계; 및
상기 O3 가스를 퍼지하는 단계를 포함하고,
상기 제2 금속 산화물층을 성막하는 단계는, 상기 제2 금속 산화물층의 두께가 30 내지 50 nm에 도달할 때까지 반복되는 것을 특징으로 하는, 박막 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140045876A KR20150120104A (ko) | 2014-04-17 | 2014-04-17 | 박막 트랜지스터 및 박막 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140045876A KR20150120104A (ko) | 2014-04-17 | 2014-04-17 | 박막 트랜지스터 및 박막 트랜지스터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150120104A true KR20150120104A (ko) | 2015-10-27 |
Family
ID=54428420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140045876A KR20150120104A (ko) | 2014-04-17 | 2014-04-17 | 박막 트랜지스터 및 박막 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20150120104A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220001466A (ko) * | 2020-06-29 | 2022-01-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 수소 매개 임계 전압 변조를 사용하는 반도체성 금속 산화물 메모리 디바이스 및 그것을 형성하기 위한 방법 |
-
2014
- 2014-04-17 KR KR1020140045876A patent/KR20150120104A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220001466A (ko) * | 2020-06-29 | 2022-01-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 수소 매개 임계 전압 변조를 사용하는 반도체성 금속 산화물 메모리 디바이스 및 그것을 형성하기 위한 방법 |
| US11942147B2 (en) | 2020-06-29 | 2024-03-26 | Taiwan Semiconductor Manufacturing Company Limited | Semiconducting metal oxide memory device using hydrogen-mediated threshold voltage modulation and methods for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210288173A1 (en) | Flexible display and method of manufacturing the same | |
| EP2195849B1 (en) | Oxide semiconductor device including insulating layer and display apparatus using the same | |
| JP6321356B2 (ja) | 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置 | |
| KR101623961B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR101538898B1 (ko) | 유연한 기판상의 장치를 감싸는 보호 구조 | |
| US20140252350A1 (en) | Thin film transistor and method of manufacturing the same | |
| Kim et al. | Optimization of Al 2 O 3/TiO 2 nanolaminate thin films prepared with different oxide ratios, for use in organic light-emitting diode encapsulation, via plasma-enhanced atomic layer deposition | |
| TW201427034A (zh) | 顯示裝置 | |
| KR20090124329A (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
| US20160172384A1 (en) | Thin film transistor substrate and display | |
| US9484362B2 (en) | Display substrate and method of manufacturing a display substrate | |
| US8872173B2 (en) | Thin film transistor structure and array substrate using the same | |
| US10797146B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| US10658400B2 (en) | Method of manufacturing display device having a multilayered undercoating layer of silicon oxide and silicon nitride | |
| EP2800134B1 (en) | Substrate for display apparatus, and display apparatus using the same | |
| KR20150120104A (ko) | 박막 트랜지스터 및 박막 트랜지스터 제조 방법 | |
| US11991917B2 (en) | Display panel and manufacturing method thereof | |
| KR101876011B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| US20200312889A1 (en) | Active matrix substrate, microfluidic device including active matrix substrate, and method of manufacturing active matrix substrate and microfluidic device | |
| KR101761804B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20160118243A1 (en) | Methods for preparing a titanium oxide film and a composite film comprising the same | |
| CN103199114A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN113661574B (zh) | 显示基板及其制备方法、显示面板 | |
| KR101993383B1 (ko) | 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법 | |
| KR102434935B1 (ko) | 반도체 산화물막 및 그 제조 방법, 그리고 이를 포함하는 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |