KR20150117602A - Substrate processing apparatus - Google Patents

Substrate processing apparatus Download PDF

Info

Publication number
KR20150117602A
KR20150117602A KR1020150037339A KR20150037339A KR20150117602A KR 20150117602 A KR20150117602 A KR 20150117602A KR 1020150037339 A KR1020150037339 A KR 1020150037339A KR 20150037339 A KR20150037339 A KR 20150037339A KR 20150117602 A KR20150117602 A KR 20150117602A
Authority
KR
South Korea
Prior art keywords
time
unit
substrate
polishing
cleaning
Prior art date
Application number
KR1020150037339A
Other languages
Korean (ko)
Other versions
KR102168354B1 (en
Inventor
미츠노리 스기야마
마사후미 이노우에
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20150117602A publication Critical patent/KR20150117602A/en
Application granted granted Critical
Publication of KR102168354B1 publication Critical patent/KR102168354B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/007Cleaning of grinding wheels
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/34Accessories
    • B24B37/345Feeding, loading or unloading work specially adapted to lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/017Devices or means for dressing, cleaning or otherwise conditioning lapping tools
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715Changing the direction of the conveying path

Abstract

The purpose of the present invention is to reduce a standby state of a substrate during the time from insertion of the substrate into a CMP apparatus to completion of a washing process on the substrate. The CMP apparatus includes: a polishing unit (3) of a wafer; a cleaning unit (4) of the wafer; and a load/unload unit (2) which transfers the substrate to the polishing unit (3) and receives the substrate from the cleaning unit (4); and a control unit (5) which controls a returning unit of the wafer and the timing for inserting the wafer to the CMP apparatus. The control unit (5) prepares a time table in which each of the wafers, inserted to the CMP apparatus, is matched with process completion times or predicted process completion times in the polishing unit, the cleaning unit, and the returning unit, and controls the timing of inserting the wafers to the CMP apparatus based on the time table in order to prevent occurrence of a standby state during the time from the insertion of the substrate into the CMP apparatus to the completion of the washing process on the substrate.

Description

기판 처리 장치{SUBSTRATE PROCESSING APPARATUS}[0001] SUBSTRATE PROCESSING APPARATUS [0002]

본 발명은 기판 처리 장치에 관한 것이다. The present invention relates to a substrate processing apparatus.

최근, 반도체 웨이퍼 등의 기판에 대하여 각종 처리를 행하기 위해 기판 처리 장치가 이용되고 있다. 기판 처리 장치의 일례로는, 기판의 연마 처리를 행하기 위한 CMP(Chemical Mechanical Polishing) 장치를 들 수 있다. 2. Description of the Related Art In recent years, a substrate processing apparatus has been used to perform various processes on a substrate such as a semiconductor wafer. An example of the substrate processing apparatus is a CMP (Chemical Mechanical Polishing) apparatus for polishing the substrate.

CMP 장치는, 기판의 연마 처리를 행하기 위한 연마 유닛, 기판의 세정 처리 및 건조 처리를 행하기 위한 세정 유닛, 연마 유닛에 기판을 전달하고 세정 유닛에 의해 세정 처리 및 건조 처리된 기판을 수취하는 로드/언로드 유닛 등을 구비한다. 또한, CMP 장치는, 연마 유닛, 세정 유닛 및 로드/언로드 유닛 내에서 기판의 반송을 행하는 반송 유닛을 구비하고 있다. CMP 장치는, 반송 유닛에 의해 기판을 반송하면서 연마, 세정 및 건조의 각종 처리를 순차적으로 행한다. The CMP apparatus includes a polishing unit for performing a polishing process of a substrate, a cleaning unit for performing a cleaning process and a drying process of the substrate, a cleaning unit for transferring the substrate to the polishing unit, A load / unload unit, and the like. The CMP apparatus also includes a polishing unit, a cleaning unit, and a transfer unit for transferring the substrate in the load / unload unit. The CMP apparatus sequentially performs various processes of polishing, cleaning, and drying while conveying the substrate by the conveyance unit.

그런데, CMP 장치에 있어서 복수의 기판을 연속 반송하는 경우에는, 선행하는 기판의 처리 대기, 또는, 상이한 루트로 반송되는 기판과 공유하는 처리부의 공간 대기 등에 의해 기판의 대기 상태가 생길 수 있다. 예컨대, 연마 처리가 개시되고 나서 세정 처리가 종료하기까지의 동안에 기판의 대기 상태가 발생하면, 경시 변화(부식 등) 또는 외란(더스트 등)에 의해 기판의 상태가 불안정해질 우려가 있다. 특히, 기판의 연마 대상물에 구리(Cu)가 포함되어 있는 경우에는, 연마가 종료한 후, 세정 개시까지의 대기 시간이 길면 부식의 영향이 커진다. However, in the case where a plurality of substrates are continuously transported in the CMP apparatus, the waiting state of the substrate may occur due to the waiting time of the preceding substrate or the space atmosphere of the processing unit shared with the substrate transported on different routes. For example, when a standby state of the substrate occurs during the period from the start of the polishing process to the end of the cleaning process, there is a possibility that the state of the substrate becomes unstable due to aging (corrosion) or disturbance (dust). Particularly, in the case where copper (Cu) is contained in the object to be polished of the substrate, the influence of corrosion becomes large if the waiting time from the end of polishing to the start of cleaning is long.

이러한 점에서, 종래 기술에서는, 세정 유닛에서의 세정 개시 시각을 예측함으로써 연마 유닛으로부터 세정 유닛까지의 기판의 대기 시간을 삭감하는 것이 제안되어 있다. In this respect, in the prior art, it has been proposed to reduce the standby time of the substrate from the polishing unit to the cleaning unit by predicting the cleaning start time in the cleaning unit.

특허문헌 1 : 일본 특허 제5023146호 공보Patent Document 1: Japanese Patent No. 5023146

그러나, 종래 기술은, 세정 유닛에서의 세정 처리 및 반송 루트의 자유도가 높은 기판 처리 장치에 있어서, CMP 장치에 투입되고 나서 세정 처리가 종료하기까지의 동안의 기판의 대기 상태를 삭감하는 것은 고려되고 있지 않다. However, in the related art, it is considered to reduce the standby state of the substrate during the period from the time when the substrate is introduced into the CMP apparatus to the end of the cleaning process in the substrate processing apparatus having a high degree of freedom in the cleaning process and the transfer route in the cleaning unit It is not.

즉, 종래 기술에서는, 기판 처리 장치는, 연마 유닛에 의해 연마 처리가 행해진 기판을, 세정 유닛의 복수의 세정부에 의해 순차적으로 세정하고, 그 후 건조시켜 로드/언로드 유닛으로 복귀시키는 것을 전제로 한 것이다. 따라서, 종래 기술에서는, 예컨대, 세정 유닛에 있어서 병렬로 세정 처리를 행할 수 있는 복수의 세정부를 갖는 것에 의해 세정 유닛 내에서의 기판의 반송 루트가 복잡화하는 경우에, 세정 유닛 내에서 기판의 대기 상태가 발생할 우려가 있다. 세정 유닛 내에서 기판의 대기 상태가 일단 발생하면, 그 기판이 위치하는 장소를 통과할 예정의 후속 기판에도 대기 상태가 발생할 우려가 있다. That is, in the prior art, it is assumed that the substrate processing apparatus is configured such that the substrate on which the polishing process is performed by the polishing unit is sequentially cleaned by a plurality of cleaning units of the cleaning unit and then dried and returned to the load / unload unit It is. Therefore, in the prior art, for example, in the case where the conveying route of the substrate in the cleaning unit is complicated by having a plurality of cleaning units capable of performing the cleaning treatment in parallel in the cleaning unit, There is a possibility that a state may occur. If a standby state of the substrate once occurs in the cleaning unit, a standby state may also occur in a subsequent substrate to be passed through the place where the substrate is located.

따라서, 본원발명은, 세정 유닛에서의 세정 처리 및 반송 루트의 자유도가 높은 기판 처리 장치에 있어서, CMP 장치에 투입되고 나서 세정 처리가 종료하기까지의 동안의 기판의 대기 상태를 삭감하는 것을 과제로 한다. Therefore, it is an object of the present invention to reduce the standby state of the substrate during the period from the time when the substrate is put into the CMP apparatus to the end of the cleaning process in the substrate processing apparatus having a high degree of freedom in the cleaning process and the transfer route in the cleaning unit do.

본원발명의 기판 처리 장치의 일형태는, 상기 과제를 감안하여 이루어진 것으로, 기판을 연마 처리하는 적어도 하나의 연마부를 포함하는 연마 유닛과, 상기 연마 유닛에 의해 연마된 기판을 세정 처리하는 적어도 하나의 세정부를 포함하는 세정 유닛과, 상기 연마 유닛에 기판을 전달하고 상기 세정 유닛으로부터 기판을 수취하는 로드/언로드 유닛과, 상기 기판을 반송 처리하는 적어도 하나의 반송부를 포함하는 반송 유닛을 구비하는 기판 처리 장치로서, 상기 기판 처리 장치에 대한 상기 기판의 투입 타이밍을 제어하는 제어부를 구비하고, 상기 제어부는, 상기 기판이 상기 기판 처리 장치에 투입되고 나서 세정 처리가 종료할 때까지 대기 상태가 발생하지 않도록 상기 기판 처리 장치에 투입하는 복수의 기판마다 상기 연마부, 상기 세정부 및 상기 반송부에서의 처리 종료 시각 또는 처리 종료 예정 시각을 대응시킨 시각표를 작성하고, 상기 시각표에 기초하여, 상기 복수의 기판의 상기 기판 처리 장치에 대한 투입 타이밍을 제어하는 것을 특징으로 한다. One aspect of the substrate processing apparatus of the present invention, which has been made in view of the above problems, is a polishing apparatus comprising a polishing unit including at least one polishing section for polishing a substrate, at least one cleaning section for cleaning the substrate polished by the polishing section, And a transfer unit including a cleaning unit including a cleaner, a load / unload unit for transferring the substrate to the polishing unit and receiving the substrate from the cleaning unit, and a transfer unit including at least one transfer unit for transferring the substrate, The substrate processing apparatus according to any one of claims 1 to 3, further comprising a control unit for controlling the timing of feeding the substrate to the substrate processing apparatus, wherein the control unit causes a standby state to occur until the substrate is brought into the substrate processing apparatus, The polishing section, the cleaning section, and the cleaning section for each of a plurality of substrates, Creating a time table associating a processing end time or processing time ends at the transfer section, and based on the time schedule, characterized by controlling the input timing for the apparatus of said plurality of substrates.

또한, 기판 처리 장치의 일형태에 있어서, 상기 제어부는, 상기 연마부 및 상기 세정부의 적어도 한쪽에 있어서 처리에 요한 시간, 및, 상기 반송부에 있어서 상기 연마 유닛으로부터 상기 세정 유닛으로의 반송 처리에 요한 시간의 과거의 실적에 기초하여 상기 시각표를 작성할 수 있다.In one aspect of the substrate processing apparatus, the control unit may control the time required for the processing in at least one of the polishing unit and the cleaning unit, and the time required for the substrate to be transferred from the polishing unit to the cleaning unit It is possible to create the timetable based on the past performance of the time required for the operation.

또한, 기판 처리 장치의 일형태에 있어서, 상기 제어부는, 상기 기판 처리 장치에 신규로 투입하는 기판에 관한 상기 시각표를 작성할 때에는, 상기 신규로 투입하는 기판의 상기 연마부, 상기 세정부 및 상기 반송부에 대한 가상의 도착 시각을 계산하고, 상기 가상의 도착 시각과, 상기 기판 처리 장치에 선행하여 투입한 기판의 상기 연마부, 상기 세정부 및 상기 반송부에서의 처리 종료 시각 또는 처리 종료 예정 시각을 비교하여, 동일 또는 경합하는 처리부에 있어서 상기 처리 종료 시각 또는 처리 종료 예정 시각보다 빠른 가상의 도착 시각이 있는 경우에는, 상기 빠른 가상의 도착 시각과 상기 처리 종료 시각 또는 처리 종료 예정 시각과의 차를, 상기 연마부, 상기 세정부 및 상기 반송부에 대한 가상의 도착 시각에 가산함으로써 실제의 도착 시각을 작성하고, 상기 실제의 도착 시각에 기초하여 상기 시각표를 작성할 수 있다.In addition, in one aspect of the substrate processing apparatus, when the timetable regarding the substrate to be newly charged into the substrate processing apparatus is created, the control unit controls the polishing unit, the cleaning unit, And the virtual arrival time is calculated based on the virtual arrival time and the processing end time at the polishing section, the cleaning section, and the return section of the substrate inserted before the substrate processing apparatus, And when there is a virtual arrival time that is earlier than the processing end time or the processing end scheduled time in the same or a contending processing unit, a difference between the fast virtual arrival time and the processing end time or the processing end scheduled time To the virtual arrival time of the polishing section, the cleaning section, and the carry section, thereby obtaining the actual arrival time , And can create the timetable based on the actual arrival time.

또한, 기판 처리 장치의 일형태에 있어서, 상기 제어부는, 상기 빠른 가상의 도착 시각이 복수 존재하는 경우에는, 상기 빠른 가상의 도착 시각과 상기 처리 종료 시각 또는 처리 종료 예정 시각과의 차가 가장 큰 가상의 도착 시각과 상기 처리 종료 시각 또는 처리 종료 예정 시각과의 차를, 상기 연마부, 상기 세정부 및 상기 반송부에 대한 가상의 도착 시각에 가산함으로써 실제의 도착 시각을 작성하고, 상기 실제의 도착 시각에 기초하여 상기 시각표를 작성할 수 있다.In the substrate processing apparatus, when the plurality of fast virtual arrival times are present, the controller determines that the difference between the fast virtual arrival time and the processing end time or the processing end scheduled time is the largest virtual To the virtual arrival time of the polishing section, the cleaning section, and the carry section by adding the difference between the arrival time of the actual arrival time and the actual arrival time The timetable can be created based on the time.

또한, 기판 처리 장치의 일형태에 있어서, 상기 제어부는, 상기 동일 또는 경합하는 처리부에 있어서 상기 처리 종료 시각 또는 처리 종료 예정 시각보다 빠른 가상의 도착 시각이 없는 경우에는, 상기 가상의 도착 시각에 기초하여 상기 시각표를 작성할 수 있다.In the substrate processing apparatus, when there is no virtual arrival time that is earlier than the process end time or the process ending time in the same or a competing processing unit, the control unit determines, based on the virtual arrival time So that the timetable can be created.

이러한 본원발명에 의하면, 세정 유닛에서의 세정 처리 및 반송 루트의 자유도가 높은 기판 처리 장치에 있어서, CMP 장치에 투입되고 나서 세정 처리가 종료하기까지의 동안의 기판의 대기 상태를 삭감할 수 있다. According to the present invention, in the substrate processing apparatus having a high degree of freedom of the cleaning process and the transfer route in the cleaning unit, the standby state of the substrate during the period from the time when the cleaning process is completed to the end of the cleaning process can be reduced.

도 1은, 본 발명의 일실시형태에 따른 기판 처리 장치의 전체 구성을 나타내는 평면도이다.
도 2는, CMP 장치에 웨이퍼가 투입되고 나서 세정 처리가 종료하기까지의 동안의 웨이퍼의 반송 루트의 일례를 나타내는 도면이다.
도 3은, CMP 장치에 웨이퍼가 투입되고 나서 세정 처리가 종료하기까지의 동안의 웨이퍼의 반송 루트의 일례를 나타내는 도면이다.
도 4는, 본 실시형태의 CMP 장치의 동작을 나타내는 플로우차트이다.
도 5는, 시각표의 작성 과정을 설명하기 위한 개략도이다.
도 6은, 시각표의 일례를 나타내는 도면이다.
도 7은, 그래프화한 시각표의 일례를 나타내는 도면이다.
1 is a plan view showing the entire configuration of a substrate processing apparatus according to an embodiment of the present invention.
2 is a view showing an example of a wafer transfer route from the time the wafer is charged into the CMP apparatus to the end of the cleaning process.
Fig. 3 is a diagram showing an example of a wafer transfer route from the time the wafer is charged into the CMP apparatus to the end of the cleaning process. Fig.
4 is a flowchart showing the operation of the CMP apparatus of the present embodiment.
5 is a schematic diagram for explaining a process of creating a timetable.
6 is a diagram showing an example of a timetable.
Fig. 7 is a diagram showing an example of a time schedule graph.

이하, 본원발명의 일실시형태에 따른 기판 처리 장치를 도면에 기초하여 설명한다. 이하에서는, 기판 처리 장치의 일례로서 CMP 장치를 설명하지만, 이것에 한정되지는 않는다. 또한, 이하에서는, 로드/언로드 유닛(2)과, 연마 유닛(3)과, 세정 유닛(4)을 구비하는 기판 처리 장치에 관해 설명하지만, 이것에 한정되지는 않는다. Hereinafter, a substrate processing apparatus according to an embodiment of the present invention will be described with reference to the drawings. Hereinafter, a CMP apparatus is described as an example of the substrate processing apparatus, but the present invention is not limited thereto. The substrate processing apparatus including the load / unload unit 2, the polishing unit 3, and the cleaning unit 4 will be described below, but the present invention is not limited thereto.

우선, CMP 장치의 구성에 관해 설명하고, 그 후에 기판의 대기 상태의 삭감에 관해 설명한다. First, the configuration of the CMP apparatus will be described, and then the reduction of the standby state of the substrate will be described.

<기판 처리 장치> <Substrate Processing Apparatus>

도 1은, 본 발명의 일실시형태에 따른 기판 처리 장치의 전체 구성을 나타내는 평면도이다. 도 1에 나타낸 바와 같이, 이 CMP 장치는, 대략 직사각형의 하우징(1)을 구비하고 있다. 하우징(1)의 내부는 격벽(1a, 1b)에 의해 로드/언로드 유닛(2)과 연마 유닛(3)과 세정 유닛(4)으로 구획되어 있다. 로드/언로드 유닛(2), 연마 유닛(3) 및 세정 유닛(4)은 각각 독립적으로 조립되어 독립적으로 배기된다. 또한, 세정 유닛(4)은, 기판 처리 동작을 제어하는 제어부(5)를 갖고 있다. 제어부(5)는, CMP 장치의 전체 동작을 제어하지만, 본 실시형태에서는, 특히 연마 유닛(3)에 대한 기판의 투입 타이밍을 제어한다. 이 점에 관한 상세한 것은 후술한다. 1 is a plan view showing the entire configuration of a substrate processing apparatus according to an embodiment of the present invention. As shown in Fig. 1, this CMP apparatus is provided with a housing 1 having a substantially rectangular shape. The interior of the housing 1 is partitioned into a load / unload unit 2, a polishing unit 3 and a cleaning unit 4 by partition walls 1a and 1b. The load / unload unit 2, the polishing unit 3, and the cleaning unit 4 are independently assembled and independently evacuated. Further, the cleaning unit 4 has a control section 5 for controlling the substrate processing operation. The control unit 5 controls the entire operation of the CMP apparatus, but in this embodiment, in particular, controls the injection timing of the substrate with respect to the polishing unit 3. [ Details on this point will be described later.

<로드/언로드 유닛> <Load / Unload Unit>

로드/언로드 유닛(2)은, 다수의 웨이퍼(기판)를 스톡하는 웨이퍼 카세트가 배치되는 2개 이상(본 실시형태에서는 4개)의 프론트 로드부(20)를 구비하고 있다. 이들 프론트 로드부(20)는 하우징(1)에 인접하여 배치되고, 기판 처리 장치의 폭방향(길이 방향과 수직인 방향)을 따라서 배열되어 있다. 프론트 로드부(20)에는, 오픈 카세트, SMIF(Standard Manufacturing Interface) 파드, 또는 FOUP(Front Opening Unified Pod) 등의, 웨이퍼를 저장하기 위한 캐리어를 탑재할 수 있게 되어 있다. 여기서, SMIF, FOUP는, 내부에 웨이퍼 카세트를 수납하고, 격벽으로 덮는 것에 의해, 외부 공간과는 독립된 환경을 유지할 수 있는 밀폐 용기이다. The load / unload unit 2 has two or more (four in this embodiment) front rod portions 20 in which wafer cassettes for stocking a plurality of wafers (substrates) are disposed. These front rod portions 20 are arranged adjacent to the housing 1 and are arranged along the width direction (direction perpendicular to the longitudinal direction) of the substrate processing apparatus. The front rod section 20 can be loaded with a carrier for storing wafers, such as an open cassette, SMIF (Standard Manufacturing Interface) pad, or FOUP (Front Opening Unified Pod). Here, SMIF and FOUP are hermetically sealed containers capable of maintaining an environment independent of the external space by accommodating wafer cassettes therein and covering them with barrier ribs.

또한, 로드/언로드 유닛(2)에는, 웨이퍼 표면에서의 막두께 등을 측정하는 측정부로서의 ITM(In-line Thickness Monitor)(24)를 구비하고 있다. 또한, 로드/언로드 유닛(2)에는, 프론트 로드부(20)의 배열을 따라서 이동 가능한 반송 로보트(로더, 반송 기구)(22)가 설치되어 있다. 반송 로보트(22)는 프론트 로드부(20)에 탑재된 웨이퍼 카세트에 액세스할 수 있게 되어 있다. 각 반송 로보트(22)는 상하에 2개의 핸드를 구비하고 있다. 상측의 핸드는, 처리된 웨이퍼를 웨이퍼 카세트로 복귀시킬 때에 사용된다. 하측의 핸드는, 처리전의 웨이퍼를 웨이퍼 카세트로부터 취출할 때에 사용된다. 또한, 반송 로보트(22)의 하측의 핸드는, 그 축심 둘레에 회전시킴으로써, 웨이퍼를 반전시킬 수 있도록 구성되어 있다. In addition, the load / unload unit 2 is provided with an ITM (In-line Thickness Monitor) 24 as a measuring section for measuring the film thickness or the like on the wafer surface. The load / unload unit 2 is provided with a transport robot (loader, transport mechanism) 22 that can move along the arrangement of the front load section 20. [ The carrying robot 22 is capable of accessing the wafer cassette mounted on the front load section 20. [ Each of the carrier robots 22 has two hands on the upper and lower sides. The upper hand is used to return the processed wafer to the wafer cassette. The lower hand is used when the wafer before processing is taken out from the wafer cassette. Further, the hand on the lower side of the carrying robot 22 is configured to be able to reverse the wafer by rotating around its axis.

로드/언로드 유닛(2)은 가장 깨끗한 상태를 유지할 필요가 있는 영역이므로, 로드/언로드 유닛(2)의 내부는, CMP 장치 외부, 연마 유닛(3) 및 세정 유닛(4)의 어느 것보다도 높은 압력으로 항상 유지되고 있다. 연마 유닛(3)은 연마액으로서 슬러리를 이용하기 때문에 가장 더러운 영역이다. 따라서, 연마 유닛(3)의 내부에는 부압이 형성되고, 그 압력은 세정 유닛(4)의 내부 압력보다 낮게 유지되고 있다. 로드/언로드 유닛(2)에는, HEPA 필터, ULPA 필터 또는 케미컬 필터 등의 클린 에어 필터를 갖는 필터팬 유닛(도시하지 않음)이 설치되어 있고, 이 필터팬 유닛으로부터는 파티클이나 유독 증기, 유독 가스가 제거된 클린 에어가 항상 분출되고 있다. The inside of the load / unload unit 2 is higher than any of the outside of the CMP apparatus, the polishing unit 3 and the cleaning unit 4, since the load / unload unit 2 is an area which needs to maintain the cleanest state It is always maintained by pressure. The polishing unit 3 is the most dirty area because it uses slurry as an abrasive liquid. Therefore, a negative pressure is formed inside the polishing unit 3, and the pressure thereof is kept lower than the internal pressure of the cleaning unit 4. [ The load / unload unit 2 is provided with a filter fan unit (not shown) having a clean air filter such as a HEPA filter, an ULPA filter, or a chemical filter. Particulate or toxic vapor, toxic gas Clean air is always being sprayed.

<연마 유닛> <Polishing unit>

연마 유닛(3)은, 웨이퍼의 연마(평탄화)가 행해지는 영역이다. 연마 유닛(3)은, 제1 연마부(3A), 제2 연마부(3B), 제3 연마부(3C) 및 제4 연마부(3D)를 구비하고 있다. 제1 연마부(3A), 제2 연마부(3B), 제3 연마부(3C) 및 제4 연마부(3D)는, 도 1에 나타낸 바와 같이, 기판 처리 장치의 길이 방향을 따라서 배열되어 있다. The polishing unit 3 is a region where polishing (planarization) of the wafer is performed. The polishing unit 3 is provided with a first polishing section 3A, a second polishing section 3B, a third polishing section 3C and a fourth polishing section 3D. The first polishing section 3A, the second polishing section 3B, the third polishing section 3C and the fourth polishing section 3D are arranged along the longitudinal direction of the substrate processing apparatus as shown in Fig. 1 have.

제1 연마부(3A)는, 연마 패드가 부착된 연마 테이블을 구비한다. 제1 연마부(3A)는, 웨이퍼를 유지하고 또한 웨이퍼를 연마 테이블 상의 연마 패드에 압박하면서 연마하기 위한 톱링을 구비한다. 제1 연마부(3A)는, 연마 패드에 연마액이나 드레싱액(예컨대 순수)을 공급하기 위한 연마액 공급 노즐을 구비한다. 제1 연마부(3A)는, 연마 패드의 연마면의 드레싱을 행하기 위한 드레서를 구비한다. 제1 연마부(3A)는, 액체(예컨대 순수)와 기체(예컨대 질소 가스)의 혼합 유체 또는 액체(예컨대 순수)를 안개형으로 하여 연마면에 분사하는 아토마이저를 구비한다. 제2 연마부(3B), 제3 연마부(3C) 및 제4 연마부(3D)도, 제1 연마부(3A)와 동일한 구성을 구비하고 있다. The first polishing section 3A is provided with a polishing table to which a polishing pad is attached. The first polishing section 3A has a top ring for holding the wafer and polishing the wafer while pressing the wafer against the polishing pad on the polishing table. The first polishing section 3A is provided with a polishing liquid supply nozzle for supplying a polishing liquid or a dressing liquid (e.g., pure water) to the polishing pad. The first polishing section 3A is provided with a dresser for dressing the polishing surface of the polishing pad. The first polishing section 3A is provided with an atomizer for spraying a mixed fluid or liquid (for example, pure water) of a liquid (for example, pure water) and a gas The second polishing section 3B, the third polishing section 3C and the fourth polishing section 3D also have the same configuration as the first polishing section 3A.

<반송 유닛><Transfer unit>

다음으로, 웨이퍼를 반송하기 위한 반송 기구(반송 유닛)에 관해 설명한다. 도 1에 나타낸 바와 같이, 제1 연마부(3A) 및 제2 연마부(3B)에 인접하여 제1 리니어 트랜스포터(6)가 배치되어 있다. 이 제1 리니어 트랜스포터(6)는, 연마부(3A, 3B)가 배열되는 방향을 따른 4개의 반송 위치(로드/언로드 유닛측으로부터 순서대로 제1 반송 위치(LTP1), 제2 반송 위치(LTP2), 제3 반송 위치(LTP3), 제4 반송 위치(LTP4)로 함)의 사이에서 웨이퍼를 반송하는 기구이다. Next, a transport mechanism (transport unit) for transporting the wafers will be described. As shown in Fig. 1, the first linear transporter 6 is disposed adjacent to the first polishing portion 3A and the second polishing portion 3B. The first linear transporter 6 has four transport positions along the direction in which the polishing units 3A and 3B are arranged (the first transport position LTP1 and the second transport position LTP2), a third transfer position LTP3, and a fourth transfer position LTP4).

또한, 제3 연마부(3C) 및 제4 연마부(3D)에 인접하여 제2 리니어 트랜스포터(7)가 배치되어 있다. 제2 리니어 트랜스포터(7)는, 연마부(3C, 3D)가 배열되는 방향을 따른 3개의 반송 위치(로드/언로드 유닛측으로부터 순서대로 제5 반송 위치(LTP5), 제6 반송 위치(LTP6), 제7 반송 위치(LTP7)로 함)의 사이에서 웨이퍼를 반송하는 기구이다. In addition, the second linear transporter 7 is disposed adjacent to the third polishing section 3C and the fourth polishing section 3D. The second linear transporter 7 has three transport positions along the direction in which the polishing units 3C and 3D are arranged (a fifth transport position LTP5, a sixth transport position LTP6 , And a seventh transfer position LTP7).

웨이퍼는, 제1 리니어 트랜스포터(6)에 의해 연마부(3A, 3B)에 반송된다. 제1 연마부(3A)의 톱링은, 톱링 헤드의 스윙 동작에 의해 연마 위치와 제2 반송 위치(LTP2)의 사이를 이동한다. 따라서, 톱링에 대한 웨이퍼의 전달은 제2 반송 위치(LTP2)에서 행해진다. 마찬가지로, 제2 연마부(3B)의 톱링은 연마 위치와 제3 반송 위치(LTP3)의 사이를 이동한다. 톱링에 대한 웨이퍼의 전달은 제3 반송 위치(LTP3)에서 행해진다. 제3 연마부(3C)의 톱링은 연마 위치와 제6 반송 위치(LTP6)의 사이를 이동한다. 톱링에 대한 웨이퍼의 전달은 제6 반송 위치(LTP6)에서 행해진다. 제4 연마부(3D)의 톱링은 연마 위치와 제7 반송 위치(LTP7)의 사이를 이동한다. 톱링에 대한 웨이퍼의 전달은 제7 반송 위치(LTP7)에서 행해진다. The wafer is transported to the polishing units 3A and 3B by the first linear transporter 6. The top ring of the first polishing section 3A moves between the polishing position and the second carrying position LTP2 by the swinging motion of the top ring head. Therefore, the wafer is transferred to the top ring at the second transport position LTP2. Similarly, the top ring of the second polishing section 3B moves between the polishing position and the third carrying position LTP3. The transfer of the wafer to the top ring is performed at the third transfer position LTP3. The top ring of the third polishing section 3C moves between the polishing position and the sixth carrying position LTP6. The transfer of the wafer to the top ring is performed in the sixth transport position LTP6. The top ring of the fourth polishing section 3D moves between the polishing position and the seventh transfer position LTP7. The transfer of the wafer to the top ring is performed at the seventh transfer position LTP7.

제1 반송 위치(LTP1)에는, 반송 로보트(22)로부터 웨이퍼를 수취하기 위한 리프터(11)가 배치되어 있다. 웨이퍼는 이 리프터(11)를 통해 반송 로보트(22)로부터 제1 리니어 트랜스포터(6)에 전달된다. 리프터(11)와 반송 로보트(22) 사이에 위치하여, 셔터(도시하지 않음)가 격벽(1a)에 설치되어 있고, 웨이퍼의 반송시에는 셔터가 개방되어 반송 로보트(22)로부터 리프터(11)에 웨이퍼가 전달되도록 되어 있다. 또한, 제1 리니어 트랜스포터(6)와, 제2 리니어 트랜스포터(7)와, 세정 유닛(4)의 사이에는 스윙 트랜스포터(STP)(12)가 배치되어 있다. 이 스윙 트랜스포터(12)는, 제4 반송 위치(TP4)와 제5 반송 위치(TP5)의 사이를 이동 가능한 핸드를 갖고 있다. 제1 리니어 트랜스포터(6)로부터 제2 리니어 트랜스포터(7)로의 웨이퍼의 전달은, 스윙 트랜스포터(12)에 의해 행해진다. 웨이퍼는, 제2 리니어 트랜스포터(7)에 의해 제3 연마부(3C) 및/또는 제4 연마부(3D)에 반송된다. 또한, 연마 유닛(3)에 의해 연마된 웨이퍼는 스윙 트랜스포터(12)를 경유하여 세정 유닛(4)에 반송된다. 또한, 반송 유닛에는, 웨이퍼의 임시 배치대(WS1)(180)가 설치된다. In the first transport position LTP1, a lifter 11 for receiving wafers from the transport robot 22 is disposed. The wafer is transferred from the transport robot 22 to the first linear transporter 6 through the lifter 11. [ A shutter (not shown) is provided between the lifter 11 and the transport robot 22 and is provided on the partition wall 1a. When the wafer is transported, the shutter is opened and the lifter 11 is lifted from the transport robot 22, So that the wafer is transferred. A swing transporter (STP) 12 is disposed between the first linear transporter 6, the second linear transporter 7, and the cleaning unit 4. The swing transporter 12 has a hand which can move between the fourth transport position TP4 and the fifth transport position TP5. The transfer of the wafer from the first linear transporter 6 to the second linear transporter 7 is performed by the swing transporter 12. The wafer is transported to the third polishing section 3C and / or the fourth polishing section 3D by the second linear transporter 7. Further, the wafer polished by the polishing unit 3 is conveyed to the cleaning unit 4 via the swing transporter 12. The transfer unit is provided with a temporary placement table (WS1) 180 of the wafer.

<세정 유닛> <Cleaning Unit>

세정 유닛(4)은, 제1 세정실(190)과, 제1 반송실(191)과, 제2 세정실(192)과, 제2 반송실(193)과, 제3 세정실(194)로 구획되어 있다. 제1 세정실(190) 내에는, 2개의 세정부(CL1A, CL1B) 및 웨이퍼의 임시 배치대(WS2)가 배치된다. 제2 세정실(192) 내에는, 2개의 세정부(CL2A, CL2B) 및 웨이퍼의 임시 배치대(WS3)가 배치된다. 제3 세정실(194) 내에는, 기판을 세정하는 2개의 세정부(CL3A, CL3B)가 배치되어 있다. 세정부(CL3A, CL3B)는 서로 격리되어 있다. 세정부(CL1A, CL1B, CL2A, CL2B, CL3A, CL3B)는, 세정액을 이용하여 웨이퍼를 세정하는 세정기이다.The cleaning unit 4 includes a first cleaning chamber 190, a first transport chamber 191, a second cleaning chamber 192, a second transport chamber 193, a third cleaning chamber 194, Respectively. In the first cleaning chamber 190, two cleaning units CL1A and CL1B and a temporary placement table WS2 of a wafer are disposed. In the second cleaning chamber 192, two cleaning units CL2A and CL2B and a temporary placement table WS3 of a wafer are disposed. In the third cleaning chamber 194, two cleaning portions CL3A and CL3B for cleaning the substrate are disposed. The cleaning units (CL3A, CL3B) are isolated from each other. The cleaning units CL1A, CL1B, CL2A, CL2B, CL3A, and CL3B are cleaners that clean the wafer using a cleaning liquid.

제1 반송실(191)에는 반송 로보트(반송 기구)(RB1U, RB1L)가 배치되고, 제2 반송실(193)에는 반송 로보트(RB2)가 배치되어 있다. 반송 로보트(RB1U, RB1L)는, 임시 배치대(180), 세정부(CL1A, CL1B), 임시 배치대(WS2), 세정부(CL2A, CL2B)의 사이에서 웨이퍼를 반송하도록 동작한다. 반송 로보트(RB2)는, 세정부(CL2A, CL2B), 임시 배치대(WS3), 세정부(CL3A, CL3B)의 사이에서 웨이퍼를 반송하도록 동작한다. 반송 로보트(RB2)는 세정된 웨이퍼만을 반송하기 때문에, 하나의 핸드만을 구비하고 있다. 반송 로보트(22)는, 세정부(CL3A, CL3B)로부터 웨이퍼를 추출하고, 그 웨이퍼를 웨이퍼 카세트로 복귀시킨다. The transporting robots RB1U and RB1L are disposed in the first transport chamber 191 and the transport robot RB2 is disposed in the second transport chamber 193. [ The transporting robots RB1U and RB1L operate to transport wafers between the temporary placement table 180, the cleaning sections CL1A and CL1B, the temporary placement table WS2 and the cleaning sections CL2A and CL2B. The transport robot RB2 operates to transport the wafer between the cleaning units CL2A and CL2B, the temporary placement table WS3 and the cleaning units CL3A and CL3B. Since the carrying robot RB2 carries only the cleaned wafer, it has only one hand. The transport robot 22 extracts wafers from the cleaning units CL3A and CL3B and returns the wafers to the wafer cassettes.

<기판의 대기 상태의 삭감>&Lt; Reduction of standby state of substrate &

다음으로, 연마 처리가 개시되고 나서 세정 처리가 종료하기까지의 동안의 기판의 대기 상태의 삭감에 관해 설명한다. Next, the reduction of the standby state of the substrate from the start of the polishing process to the end of the cleaning process will be described.

우선, 기판의 대기 상태가 생기는 원인에 관해 설명한다. 도 2, 3은, CMP 장치에 웨이퍼가 투입되고 나서 세정 처리가 종료하기까지의 동안의 웨이퍼의 반송 루트의 일례를 나타내는 도면이다. 도 2, 3에 있어서는, 각 처리부 사이에서 웨이퍼를 반송하는 반송 유닛에 관해서는 설명을 간략화하고 있다. First, the cause of the standby state of the substrate will be described. Figs. 2 and 3 are views showing an example of a wafer transfer route from the time the wafer is charged into the CMP apparatus to the end of the cleaning process. Fig. In Figs. 2 and 3, the description of the transfer unit for transferring wafers between the respective processing sections is simplified.

도 2, 3에 나타낸 바와 같이, 본 실시형태에서는 연마 처리 및 세정 처리가 각각 2계통 있다. 이 때문에, 웨이퍼의 반송 루트의 자유도가 높아져 있다. 또한, 도 2, 3에 나타낸 바와 같이, 연마 처리를 행하지 않고 세정 처리를 행하는 레시피도 가능하다. 또한, 도 3에 나타낸 바와 같이, 세정부(CL2A)에서 세정 처리를 끝낸 후, 일단 되돌아가 다른 계통의 세정부(CL2B)에 반송되는 등, 복잡한 웨이퍼의 반송 루트가 가능하게 되어 있다. As shown in Figs. 2 and 3, in this embodiment, there are two systems of polishing and cleaning, respectively. For this reason, the degree of freedom of the wafer transfer route is increased. Also, as shown in Figs. 2 and 3, it is also possible to make a recipe to perform the cleaning treatment without performing the polishing treatment. Further, as shown in Fig. 3, after the cleaning process is completed in the cleaning section CL2A, a complicated transfer route of wafers can be performed, such as once being returned to another cleaning section CL2B of another system.

이와 같이, 세정 유닛(4)에 있어서 병렬로 세정 처리를 행할 수 있는 복수의 세정부를 갖는 경우에는, 세정 유닛 내에서의 웨이퍼의 반송 루트가 복잡화한다. 그 결과, 세정 유닛 내에서 웨이퍼의 대기 상태가 발생할 우려가 있다. 세정 유닛 내에서 웨이퍼의 대기 상태가 일단 발생하면, 그 웨이퍼가 위치하는 장소를 통과할 예정의 후속 웨이퍼에도 대기 상태가 발생할 우려가 있다. As described above, in the case where the cleaning unit 4 has a plurality of cleaning units capable of performing a cleaning treatment in parallel, the conveying route of the wafer in the cleaning unit is complicated. As a result, a standby state of the wafer may occur in the cleaning unit. Once the waiting state of the wafer in the cleaning unit once occurs, there is a possibility that a standby state also occurs in the subsequent wafer to be passed through the place where the wafer is located.

이에 비해 본 실시형태에서는, 제어부(5)는, 웨이퍼가 CMP 장치에 투입되고 나서 세정 처리가 종료할 때까지 대기 상태가 발생하지 않도록 시각표를 작성한다. 시각표는, CMP 장치에 투입하는 복수의 웨이퍼마다 연마부, 세정부 및 반송부에서의 처리 종료 시각 또는 처리 종료 예정 시각을 대응시킨 표이다. 제어부(5)는, 시각표에 기초하여, 복수의 웨이퍼의 CMP 장치에 대한 투입 타이밍을 제어한다. In contrast, in the present embodiment, the control unit 5 prepares a timetable so that the waiting state does not occur until the cleaning process is completed after the wafer is put in the CMP apparatus. The timetable is a table that associates the processing end time or the processing end scheduled time in the polishing section, cleaning section, and carry section with respect to each of a plurality of wafers inputted into the CMP apparatus. The control unit 5 controls the timing of putting the plurality of wafers into the CMP apparatus based on the timetable.

이 점에 관해, CMP 장치의 전체 동작과 함께 상세히 설명한다. 도 4는, 본 실시형태의 CMP 장치의 동작을 나타내는 플로우차트이다. 도 4에 나타낸 바와 같이, 제어부(5)는, 우선 레시피에 기초하여, CMP 장치에 투입하는 모든 웨이퍼에 관한 반송 루트를 예측한다(단계 S101). This point will be described in detail together with the overall operation of the CMP apparatus. 4 is a flowchart showing the operation of the CMP apparatus of the present embodiment. As shown in Fig. 4, the control unit 5 first predicts the transfer route related to all the wafers to be charged into the CMP apparatus based on the recipe (step S101).

계속해서, 제어부(5)는, CMP 장치에 투입하는 모든 웨이퍼에 관한 동작 시간을 예측한다(단계 S102). 구체적으로는, 제어부(5)는, 레시피에 설정된 예측 시간 또는 과거의 실적치에 기초하여, 각 웨이퍼에 관한 동작 시간을 예측한다. 이 동작 시간의 예측은, 시각표를 작성할 때에 이용되는 것이다. 즉, 제어부(5)는, 연마부 및 세정부의 적어도 한쪽에 있어서 처리에 요한 시간, 및, 반송부에 있어서 연마 유닛(3)으로부터 세정 유닛(4)으로의 반송 처리에 요한 시간의 과거의 실적에 기초하여 시각표를 작성한다. Subsequently, the control unit 5 predicts the operation time of all the wafers put into the CMP apparatus (step S102). Specifically, the control unit 5 predicts the operation time of each wafer based on the predicted time set in the recipe or the past actual value. The prediction of the operation time is used when a timetable is created. That is, the control section 5 determines whether or not the time required for the processing in at least one of the polishing section and the cleaning section and the time required for the transporting process from the polishing unit 3 to the cleaning unit 4 Create timetable based on performance.

계속해서, 제어부(5)는, 단계 S102에 있어서 예측된 각 웨이퍼의 동작 시간에 기초하여, 각 웨이퍼의 각 처리부(연마부, 반송부 및 세정부)에 대한 도착 시각을 계산한다(단계 S103). 계속해서, 제어부(5)는, 각 웨이퍼의 각 처리부에서의 대기 시간을 계산한다(단계 S104). Subsequently, the control unit 5 calculates an arrival time for each of the processing units (polishing unit, carrying unit, and cleaning unit) of each wafer based on the operation time of each wafer predicted at step S102 (step S103) . Subsequently, the control unit 5 calculates the waiting time at each processing unit of each wafer (step S104).

이 점에 관해 도면을 이용하여 설명한다. 도 5는, 시각표의 작성 과정을 설명하기 위한 개략도이다. 도 5는, 웨이퍼 1∼웨이퍼 3에 관해서는 이미 시각표가 작성되어 있고, 신규로 CMP 장치에 투입하는 웨이퍼 4에 관한 시각표를 작성하는 과정을 나타내고 있다. This point will be described with reference to the drawings. 5 is a schematic diagram for explaining a process of creating a timetable. Fig. 5 shows a process of creating a timetable for the wafers 1 to 3 that has already been created with the timetable and that is newly inserted into the CMP apparatus.

도 5에 나타낸 바와 같이, 시각표(210)에는, 웨이퍼 1∼웨이퍼 3마다 연마부(Poli.A), 세정부(CL1A, CL2A) 및 반송부(LTP3, WS1, RB1L, RB1U)에서의 처리 종료 시각 또는 처리 종료 예정 시각이 대응되어 있다. 한편, 제어부(5)는, CMP 장치에 신규로 투입하는 웨이퍼 4에 관한 시각표를 작성할 때에는, 신규로 투입하는 웨이퍼 4의 연마부, 세정부 및 반송부에 대한 가상의 도착 시각을 계산한다. 가상의 도착 시각표(220)는, 웨이퍼 4의 연마부(Poli.A), 세정부(CL1A, CL2A) 및 반송부(LTP3, WS1, RB1L, RB1U)에 대한 도착 예정 시각이 대응된다. As shown in Fig. 5, in the timetable 210, processing ends in the polishing unit (Poli.A), the cleaning units (CL1A, CL2A) and the transfer units (LTP3, WS1, RB1L, RB1U) The time or the scheduled end time is associated with each other. On the other hand, when creating a time schedule on the wafer 4 to be newly inserted into the CMP apparatus, the control unit 5 calculates a virtual arrival time for the polishing unit, the cleaning unit, and the carry unit of the wafer 4 to be newly inserted. The virtual arrival timetable 220 corresponds to the estimated arrival time of the polishing section Poli.A of the wafer 4, the cleaning sections CL1A and CL2A and the transport sections LTP3, WS1, RB1L and RB1U.

제어부(5)는, 가상의 도착 시각(가상의 도착 시각표(220))과, CMP 장치에 선행하여 투입한 웨이퍼의 연마부, 세정부 및 반송부에서의 처리 종료 시각 또는 처리 종료 예정 시각(시각표(210))을 비교한다. 제어부(5)는, 예컨대 이 예에서는, 웨이퍼 3의 RB1U에서의 처리 종료 예정 시각(0:04:35)과, RB1U에서의 처리와 경합하는 처리부인 WS1에서의 도착 예정 시각(0:04:10)을 비교한다. 그 결과, WS1에서의 도착 예정 시각쪽이 25초 빠르다. 환언하면, 가상의 도착 시각표(220)에 따라서 웨이퍼 4를 CMP 장치에 투입한 경우, 웨이퍼 4는 WS1에서 25초 대기하게 된다. 또, 경합하는 처리부라는 것은, 예컨대 WS1과 RB1U와 같이, 한쪽의 처리부(WS1)가 동작(웨이퍼의 반송을 위해 전달)하기 위해서는 다른쪽의 처리부(RB1U)의 동작(웨이퍼를 WS1로부터 수취)이 필요해지는 관계의 처리부이다. The control unit 5 determines whether or not the virtual arrival time (virtual arrival timetable 220) and the processing end time at the polishing unit, the cleaning unit, and the transfer unit of the wafer inserted before the CMP apparatus, (210). In this example, for example, the control unit 5 sets the scheduled finish time (0:04:35) in the RB1U of the wafer 3 and the expected arrival time (0:04: 10). As a result, the expected arrival time at WS1 is 25 seconds. In other words, when the wafer 4 is put into the CMP apparatus in accordance with the virtual arrival time schedule 220, the wafer 4 waits for 25 seconds at WS1. The competing processing unit is a processing unit in which the operation of the other processing unit RB1U (the wafer is received from the WS1) is required in order for one processing unit WS1 to operate (transfer for conveying the wafer), such as WS1 and RB1U It is the processing part of the relationship that becomes necessary.

도 4에 나타낸 바와 같이, 제어부(5)는 대기 시간의 유무를 판정한다(단계 S105). 제어부(5)는, 대기 시간이 있는 경우에는(단계 S105, Yes), 대기 시간이 최장인 처리부를 검색한다(단계 S106). As shown in Fig. 4, the control unit 5 determines whether there is a waiting time (step S105). If there is a waiting time (step S105, Yes), the control unit 5 searches the processing unit having the longest waiting time (step S106).

예컨대, 도 5의 예에서는, 전술한 바와 같이 웨이퍼 3의 RB1U와 웨이퍼 4의 WS1라는 관련된 처리부 사이에서 25초의 대기 시간이 발생한다. 이에 더하여, 제어부(5)는, 웨이퍼 3의 CL1A에서의 처리 예정 시각(0:04:30)과 웨이퍼 4의 CL1A에서의 도착 시각(0:04:15)을 비교한다. 그 결과, CL1A에서의 도착 예정 시각쪽이 15초 빠르기 때문에 15초의 대기 시간이 발생한다. For example, in the example of FIG. 5, a waiting time of 25 seconds occurs between the RB1U of the wafer 3 and the WS1 of the wafer 4, as described above. In addition, the control unit 5 compares the scheduled processing time (0:04:30) in the CL1A of the wafer 3 with the arrival time (0:04:15) in the CL1A of the wafer 4. As a result, the expected arrival time at CL1A is 15 seconds, which causes a waiting time of 15 seconds.

이 경우, 제어부(5)는 최장 대기 시간은 25초이며, 대기 시간이 최장인 처리부는 웨이퍼 4의 WS1이라고 인식한다. 환언하면, 제어부(5)는, 빠른 가상의 도착 시각이 복수(예컨대 15초와 25초) 존재하는 경우에는, 빠른 가상의 도착 시각과 처리 종료 시각 또는 처리 종료 예정 시각과의 차가 가장 큰 가상의 도착 시각과 처리 종료 시각 또는 처리 종료 예정 시각과의 차(25초)를, 연마부, 세정부 및 반송부에 대한 가상의 도착 시각에 가산함으로써 실제의 도착 시각을 작성한다. In this case, the control section 5 recognizes that the longest waiting time is 25 seconds and that the processing section having the longest waiting time is WS1 of the wafer 4. [ In other words, when there are a plurality of fast virtual arrival times (for example, 15 seconds and 25 seconds), the control unit 5 determines whether or not the time difference between the fast virtual arrival time and the processing end time An actual arrival time is created by adding the difference (25 seconds) between the arrival time and the processing end time or the processing completion scheduled time to the virtual arrival time for the polishing section, the cleaning section, and the carry section.

계속해서, 도 4에 나타낸 바와 같이, 제어부(5)는, 최장 대기 시간을 가상의 도착 시각표(220)에 적산함으로써 실제의 도착 시각표(230)를 작성한다(단계 S107). 즉, 도 5에 나타낸 바와 같이, 제어부(5)는, 가상의 도착 시각표(220)의 각 처리부에 대하여 최장 대기 시간(25초)을 가산한다. 예컨대, 웨이퍼 4의 LTP3에 대한 도착 시각은, 가상의 도착 시각표(220)에서는 0:04:00이었지만, 실제의 도착 시각표(230)에서는 0:04:25가 된다. 또한, 웨이퍼 4의 WS1에 대한 도착 시각은, 가상의 도착 시각표(220)에서는 0:04:10이었지만, 실제의 도착 시각표(230)에서는 0:04:35이 된다. Subsequently, as shown in Fig. 4, the control unit 5 creates an actual arrival time table 230 by accumulating the longest waiting time in the virtual arrival timetable 220 (step S107). That is, as shown in Fig. 5, the control unit 5 adds the longest waiting time (25 seconds) to each processing unit of the virtual arrival time table 220. [ For example, the arrival time of LTP3 of the wafer 4 is 0:04:00 in the virtual arrival time table 220, but 0:04:25 in the actual arrival time table 230. [ The arrival time of the wafer 4 with respect to WS1 is 0:04:10 in the virtual arrival time table 220 but 0:04:35 in the actual arrival time table 230. [

이와 같이, 제어부(5)는, 동일 또는 경합하는 처리부에 있어서 처리 종료 시각 또는 처리 종료 예정 시각보다 빠른 가상의 도착 시각이 있는 경우에는, 빠른 가상의 도착 시각과 처리 종료 시각 또는 처리 종료 예정 시각과의 차를, 연마부, 세정부 및 반송부에 대한 가상의 도착 시각에 가산함으로써 실제의 도착 시각을 작성한다. In this way, when there is a virtual arrival time that is earlier than the process end time or the process end time in the same or a competing processing unit, the control unit 5 determines whether or not the virtual arrival time, the process end time, To the virtual arrival time of the polishing section, the cleaning section, and the carry section, thereby creating an actual arrival time.

계속해서, 도 4에 나타낸 바와 같이, 제어부(5)는, 단계 S107에 있어서 작성한 실제의 도착 시각(실제의 도착 시각표(230))에 기초하여 시각표를 작성한다(단계 S108). 즉, 실제의 도착 시각표(230)는, 웨이퍼 4의 각 처리부에 대한 도착 시각을 대응시킨 것이다. 따라서, 제어부(5)는, 실제의 도착 시각표(230)에 각 처리부에서의 처리 시간을 가하는 것에 의해, 각 처리부에서의 처리 종료 시각 또는 처리 종료 예정 시각을 대응시킨 시각표를 작성한다. 4, the control unit 5 creates a time schedule based on the actual arrival time (actual arrival time table 230) created in step S107 (step S108). That is, the actual arrival time table 230 corresponds to the arrival time of each processing section of the wafer 4. Therefore, the control unit 5 prepares a time schedule in which the processing end time or the processing end scheduled time in each processing unit is associated by adding the processing time in each processing unit to the actual arrival time table 230. [

한편, 제어부(5)는, 단계 S105에 있어서 대기 시간이 없다고 판정한 경우에는(단계 S105, No), 실제의 도착 시각표(230)를 작성하지 않고, 가상의 도착 시각표(220)에 기초하여 시각표를 작성한다(단계 S108). 즉, 제어부(5)는, 동일 또는 경합하는 처리부에 있어서 처리 종료 시각 또는 처리 종료 예정 시각보다 빠른 가상의 도착 시각이 없는 경우에는, 가상의 도착 시각에 기초하여 시각표를 작성한다. On the other hand, when it is determined in step S105 that there is no waiting time (step S105, No), the control unit 5 does not create the actual arrival time table 230 and, based on the virtual arrival time table 220, (Step S108). That is, the control unit 5 creates a time schedule based on the virtual arrival time when there is no virtual arrival time that is earlier than the process end time or the scheduled end time in the same or a competing processing unit.

도 6은, 시각표(240)의 일례를 나타내는 도면이다. 도 6에 나타낸 바와 같이, 시각표(240)는, CMP 장치에 투입하는 복수의 웨이퍼마다 일련의 처리의 개시 시각(Start), 현재의 웨이퍼의 위치(Pos), 각 처리부에서의 처리 종료 시각 또는 처리 종료 예정 시각이 대응된 표이다. 시각표(240)는, 웨이퍼가 CMP 장치에 투입되고 나서 세정 처리가 종료할 때까지 대기 상태가 발생하지 않도록 하기 위한 표이다. 시각표(240)는, 도 4에 나타내는 일련의 동작을 실행함으로써 작성된다. 제어부(5)는, 시각표(240)에 기초하여 복수의 웨이퍼의 CMP 장치에 대한 투입 타이밍을 제어한다. Fig. 6 is a diagram showing an example of the time schedule 240. Fig. As shown in FIG. 6, the timetable 240 indicates the start time (Start) of a series of processes, the position (Pos) of the current wafer, the process end time at each process unit, This is the table corresponding to the scheduled end time. The timetable 240 is a table for preventing the waiting state from occurring after the wafer is put into the CMP apparatus and the cleaning process is completed. The timetable 240 is created by executing a series of operations shown in Fig. The control unit 5 controls the timing of turning on the CMP apparatuses of a plurality of wafers based on the timetable 240.

이상, 본 실시형태에 의하면, CMP 장치에 투입하는 모든 웨이퍼에 관해, 반송 경로 상에 있는 모든 처리부에 대한 반송 시각을 계산하여 시각표를 작성한다. 이것에 의해, 본 실시형태의 제어부(5)는, 각 웨이퍼 사이에서 공유 처리부의 사용 대기가 발생하지 않도록, 또한, 연마 개시부터 세정 종료까지의 모든 공정을 대기없이 최단으로 처리하도록, 반송 개시 타이밍 및 루트를 제어한다. 따라서, 웨이퍼의 CMP 장치 내에서의 대기 시간이 삭감된다. 그 결과, 본 실시형태에 의하면, 경시 변화(부식 등) 또는 외란(더스트 등)에 의해 웨이퍼의 상태가 불안정해지는 것을 방지할 수 있다. 특히, 웨이퍼의 연마 대상물에 구리(Cu)가 포함되어 있는 경우에는, 연마가 종료한 후, 세정 개시까지의 대기 시간이 길면 부식의 영향이 커지지만, 대기 시간을 삭감함으로써 구리의 부식을 방지할 수 있다. As described above, according to the present embodiment, with respect to all the wafers to be supplied to the CMP apparatus, the transportation time for all the processing units on the transportation path is calculated and a time schedule is created. Thus, the control unit 5 of the present embodiment is configured so as not to cause the wait for use of the shared processing unit between the wafers, and to perform the shortest processing without waiting until all of the processes from the start of polishing to the end of cleaning, And route. Therefore, the waiting time in the CMP apparatus of the wafer is reduced. As a result, according to the present embodiment, it is possible to prevent the state of the wafer from becoming unstable due to aging (such as corrosion) or disturbance (dust, etc.). Particularly, in the case where copper (Cu) is contained in the object to be polished of the wafer, although the influence of corrosion increases when the waiting time from the end of polishing to the start of cleaning is large, the waiting time is reduced to prevent corrosion of copper .

또한, 본 실시형태의 CMP 장치(제어부(5))는, 예컨대 CMP 장치의 일부 처리부의 메인터넌스 등으로 웨이퍼의 처리를 할 수 없는 처리부가 발생한 경우는, 메인터넌스 등을 행하고 있는 처리부를 우회하는 루트를 작성할 수 있다. Further, in the CMP apparatus (control unit 5) of the present embodiment, when a processing unit that can not process wafers due to maintenance of, for example, a part of the processing unit of the CMP apparatus has occurred, a route bypassing the processing unit Can be created.

또한, 본 실시형태의 CMP 장치는, 일단 작성한 시각표(240)를 적절하게 갱신할 수 있다. 예컨대, 제어부(5)는, 각 처리부에 대한 웨이퍼의 실제의 도착 시각과 예측 도착 시각의 시간차를 산출하여, 그 처리부를 통과하는 후속 웨이퍼(지연의 영향이 있는 웨이퍼)에 관한 시각표(240)를 갱신할 수 있다. 또한, 제어부(5)는, CMP 장치에 투입이 끝난 웨이퍼에도 지연 정보를 피드백할 수 있다. 또, 제어부(5)는, 웨이퍼의 실제의 도착 시각과 예측 도착 시각의 시간차가 임계값(예컨대 0.5초 등)보다 작은 경우에는, 그 시간차는 오차라고 간주할 수 있기 때문에, 지연 정보의 피드백을 행하지 않도록 할 수도 있다. Further, the CMP apparatus of the present embodiment can appropriately update the timeline 240 once created. For example, the control unit 5 calculates the time difference between the actual arrival time of the wafer and the predicted arrival time for each processing unit, and calculates the time table 240 about the subsequent wafer (wafer with delay influence) Can be updated. Also, the control unit 5 can feed back the delay information to the wafer that has been put into the CMP apparatus. When the time difference between the actual arrival time and the expected arrival time of the wafer is smaller than a threshold value (for example, 0.5 seconds or the like), the control unit 5 can regard the time difference as an error, You can also avoid doing it.

또한, 본 실시형태의 CMP 장치(제어부(5))는, CMP 장치의 고장이나 반송 정지 기능에 의해 웨이퍼의 반송이 일시 정지한 경우는, 반송 재개시에 시각표(240)의 재작성을 행함으로써 제어 반송을 속행할 수 있다. 제어부(5)는, 시각표(240)를 재작성하는 경우에는, 웨이퍼의 반송 루트의 하류측으로부터 행한다. 또한, 제어부(5)는, 예컨대 웨이퍼의 이상 등에 의해 CMP 장치에 투입된 웨이퍼가 CMP 장치로부터 제거된 경우에는, 그 웨이퍼를 시각표(240)로부터 삭제하여 제어 대상 외로 함과 함께, 시각표(240)를 재작성할 수 있다. When the CMP apparatus (control unit 5) of the present embodiment temporarily stops the transfer of the wafer due to the failure of the CMP apparatus or the transfer stop function, the time table 240 is rewritten at the time of the transfer restart The control conveyance can be continued. When rewriting the timetable 240, the control unit 5 performs the process from the downstream side of the wafer transfer route. When the wafer inserted into the CMP apparatus is removed from the CMP apparatus due to an abnormality of the wafer or the like, the control unit 5 deletes the wafer from the timetable 240 and excludes it from the control target, Can be rewritten.

또한, 본 실시형태의 CMP 장치(제어부(5))는, 웨이퍼가 처리부를 공유하는 경우는, 선행 웨이퍼 이후에 다음 웨이퍼가 처리되도록 계산하여 제어를 행한다. 한편, 제어부(5)는, 시각표(240)를 변경하지 않고 인터럽트할 수 있는 경우는, 인터럽트하는 시각표(240)를 작성하여, 후속 웨이퍼를 선행 웨이퍼보다 먼저 처리할 수 있도록 할 수 있다. Further, in the CMP apparatus (control unit 5) of the present embodiment, when the wafer shares the processing section, the next wafer is processed after the preceding wafer so as to be processed. On the other hand, when the control unit 5 can interrupt without changing the timetable 240, the control unit 5 can create a time table 240 for interrupting and can process the subsequent wafers before the preceding wafers.

또한, 본 실시형태의 CMP 장치(제어부(5))는, 일단 시각표(240)를 작성한 후, 처리부의 메인터넌스 등에 의해 웨이퍼의 반송 루트가 크게 변한 경우 등에는, 시각표(240)의 재작성에 장시간을 요한다. 따라서, 제어부(5)는, 이러한 경우에는, 시각표(240)의 재작성을 행하지 않고, CMP 장치 내의 웨이퍼가 CMP 장치 밖으로 반출될 때까지 신규 웨이퍼의 투입을 정지할 수 있다. 또한, 제어부(5)는, 시각표(240)의 작성 또는 재작성에 장시간을 요하는 경우에는, 시각표(240)의 작성 또는 재작성 기능을 무효로 전환할 수도 있다. In addition, the CMP apparatus (control unit 5) of the present embodiment is configured such that, once the timetable 240 is once created, the transport route of the wafer is largely changed by the maintenance of the processing unit or the like, . Therefore, in this case, the control unit 5 can stop the input of new wafers until the wafers in the CMP apparatus are taken out of the CMP apparatus without rewriting the timetable 240. When the control unit 5 requires a long time to create or rewrite the time table 240, the control unit 5 may invalidate the function of creating or rewriting the time table 240. [

또한, 본 실시형태의 CMP 장치(제어부(5))는, 작업원 등이 복수의 웨이퍼의 반송 상태를 모니터링할 수 있도록, 복수의 웨이퍼의 반송 상태를 비주얼화할 수 있다. 예컨대, 제어부(5)는, 도 6에 나타내는 시각표(240)를 CMP 장치의 출력 인터페이스(모니터 등)에 표시할 수 있다. 또한, 제어부(5)는, 시각표(240)를 그래프화하여 출력 인터페이스에 실시간으로 표시할 수 있다. In addition, the CMP apparatus (control unit 5) of the present embodiment can visualize the conveying states of a plurality of wafers so that the worker or the like can monitor the conveying states of the plurality of wafers. For example, the control unit 5 can display the timetable 240 shown in Fig. 6 on the output interface (monitor or the like) of the CMP apparatus. In addition, the control unit 5 can graph the timetable 240 and display it on the output interface in real time.

도 7은, 그래프화한 시각표(240)의 일례를 나타내는 도면이다. 도 7에 있어서 횡축(t)은 시간 경과를 나타내고 있다. 도 7에 나타낸 바와 같이, 제어부(5)는, 복수의 웨이퍼마다, 웨이퍼에 대한 처리를 행하는 처리부를 시계열로 나열하여 표시할 수 있다. 또한, 제어부(5)는, 처리부마다 상이한 색 또는 모양을 부여할 수 있다. 이것에 의해, 작업원 등은, 동일 또는 경합하는 처리부가 동일 시각에 사용되지 않는 것을 용이하게 확인할 수 있다. 또한, 제어부(5)는, 어떤 원인에 의해 웨이퍼에 대기 상태가 발생한 경우에는, 대기 상태의 남은 시간을 인디케이터 등에 의해 표시할 수 있다. 7 is a diagram showing an example of the time table 240 shown in a graph. In Fig. 7, the horizontal axis (t) indicates the elapsed time. As shown in Fig. 7, the control unit 5 can display, by time series, processing units for performing processing on wafers for each of a plurality of wafers. Further, the control unit 5 can assign different colors or shapes to the processing units. Thus, the worker or the like can easily confirm that the same or competing processing unit is not used at the same time. Further, when a waiting state occurs in the wafer for some reason, the control unit 5 can display the remaining time of the waiting state by an indicator or the like.

2 : 언로드 유닛
3 : 연마 유닛
3A∼3D : 연마부
4 : 세정 유닛
5 : 제어부
210, 240 : 시각표
220 : 가상의 도착 시각표
230 : 실제의 도착 시각표
CL1A, CL1B, CL2A, CL2B, CL3A, CL3B : 세정부
2: unloading unit
3: Polishing unit
3A to 3D:
4: Cleaning unit
5:
210, 240: timetable
220: Virtual arrival timetable
230: actual arrival timetable
CL1A, CL1B, CL2A, CL2B, CL3A, CL3B:

Claims (5)

기판을 연마 처리하는 적어도 하나의 연마부를 포함하는 연마 유닛과,
상기 연마 유닛에 의해 연마된 기판을 세정 처리하는 적어도 하나의 세정부를 포함하는 세정 유닛과,
상기 연마 유닛에 기판을 전달하고 상기 세정 유닛으로부터 기판을 수취하는 로드/언로드 유닛과,
상기 기판을 반송 처리하는 적어도 하나의 반송부를 포함하는 반송 유닛을 구비하는 기판 처리 장치로서,
상기 기판 처리 장치에 대한 상기 기판의 투입 타이밍을 제어하는 제어부를 구비하고,
상기 제어부는, 상기 기판이 상기 기판 처리 장치에 투입되고 나서 세정 처리가 종료할 때까지 대기 상태가 발생하지 않도록 상기 기판 처리 장치에 투입하는 복수의 기판마다 상기 연마부, 상기 세정부 및 상기 반송부에서의 처리 종료 시각 또는 처리 종료 예정 시각을 대응시킨 시각표를 작성하고, 상기 시각표에 기초하여, 상기 복수의 기판의 상기 기판 처리 장치에 대한 투입 타이밍을 제어하는 것을 특징으로 하는 기판 처리 장치.
A polishing unit including at least one polishing unit for polishing the substrate;
A cleaning unit including at least one cleaning unit for cleaning the substrate polished by the polishing unit;
A load / unload unit for transferring the substrate to the polishing unit and receiving the substrate from the cleaning unit;
And a transfer unit including at least one transfer section for transferring the substrate, the substrate processing apparatus comprising:
And a control unit for controlling an input timing of the substrate with respect to the substrate processing apparatus,
Wherein the control unit controls the polishing unit, the cleaning unit, and the conveyance unit for each of the plurality of substrates to be charged into the substrate processing apparatus so that the standby state does not occur until the cleaning process is completed after the substrate is inserted into the substrate processing apparatus, And the control unit controls the timing of closing the plurality of substrates with respect to the substrate processing apparatus based on the time schedule.
제1항에 있어서,
상기 제어부는, 상기 연마부 및 상기 세정부의 적어도 한쪽에 있어서 처리에 요한 시간 및 상기 반송부에 있어서 상기 연마 유닛으로부터 상기 세정 유닛으로의 반송 처리에 요한 시간의 과거의 실적에 기초하여 상기 시각표를 작성하는 것을 특징으로 하는 기판 처리 장치.
The method according to claim 1,
Wherein the control unit sets the time schedule based on a past time history of the time required for the treatment in at least one of the polishing unit and the cleaning unit and the time required for the transportation process from the polishing unit to the cleaning unit The substrate processing apparatus comprising:
제1항 또는 제2항에 있어서,
상기 제어부는, 상기 기판 처리 장치에 신규로 투입하는 기판에 관한 상기 시각표를 작성할 때에는, 상기 신규로 투입하는 기판의 상기 연마부, 상기 세정부 및 상기 반송부에 대한 가상의 도착 시각을 계산하고, 상기 가상의 도착 시각과, 상기 기판 처리 장치에 선행하여 투입한 기판의 상기 연마부, 상기 세정부 및 상기 반송부에서의 처리 종료 시각 또는 처리 종료 예정 시각을 비교하여, 동일 또는 경합하는 처리부에 있어서 상기 처리 종료 시각 또는 처리 종료 예정 시각보다 빠른 가상의 도착 시각이 있는 경우에는, 상기 빠른 가상의 도착 시각과 상기 처리 종료 시각 또는 처리 종료 예정 시각과의 차를, 상기 연마부, 상기 세정부 및 상기 반송부에 대한 가상의 도착 시각에 가산함으로써 실제의 도착 시각을 작성하고, 상기 실제의 도착 시각에 기초하여 상기 시각표를 작성하는 것을 특징으로 하는 기판 처리 장치.
3. The method according to claim 1 or 2,
Wherein the control unit calculates an imaginary arrival time for the polishing unit, the cleaning unit, and the carry unit of the substrate to be newly inserted when creating the time schedule for the substrate to be newly inserted into the substrate processing apparatus, The virtual end time and the ending time of the process in the polishing section, the cleaning section, and the carry section of the substrate inserted before the substrate processing apparatus are compared with each other, And when there is a virtual arrival time that is earlier than the end-of-processing time or the end-of-processing time, a difference between the fast virtual arrival time and the processing end time or the processing end scheduled time is determined by the polishing unit, The actual arrival time is added to the virtual arrival time for the carry section, The substrate processing apparatus, characterized in that to create the time table.
제3항에 있어서,
상기 제어부는, 상기 빠른 가상의 도착 시각이 복수 존재하는 경우에는, 상기 빠른 가상의 도착 시각과 상기 처리 종료 시각 또는 처리 종료 예정 시각과의 차가 가장 큰 가상의 도착 시각과 상기 처리 종료 시각 또는 처리 종료 예정 시각과의 차를, 상기 연마부, 상기 세정부 및 상기 반송부에 대한 가상의 도착 시각에 가산함으로써 실제의 도착 시각을 작성하고, 상기 실제의 도착 시각에 기초하여 상기 시각표를 작성하는 것을 특징으로 하는 기판 처리 장치.
The method of claim 3,
Wherein when the plurality of quick virtual arrival times exist, the control unit determines whether or not the virtual arrival time, the processing end time, or the processing end time, The actual arrival time is created by adding the difference from the scheduled time to the virtual arrival time for the polishing section, the cleaning section, and the carry section, and the time table is created based on the actual arrival time .
제3항에 있어서,
상기 제어부는, 상기 동일 또는 경합하는 처리부에 있어서 상기 처리 종료 시각 또는 처리 종료 예정 시각보다 빠른 가상의 도착 시각이 없는 경우에는, 상기 가상의 도착 시각에 기초하여 상기 시각표를 작성하는 것을 특징으로 하는 기판 처리 장치.
The method of claim 3,
Wherein the control unit creates the time schedule based on the virtual arrival time when there is no virtual arrival time that is earlier than the process end time or the process end time at the same or a competing processing unit Processing device.
KR1020150037339A 2014-04-10 2015-03-18 Substrate processing apparatus KR102168354B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014081012A JP6370084B2 (en) 2014-04-10 2014-04-10 Substrate processing equipment
JPJP-P-2014-081012 2014-04-10

Publications (2)

Publication Number Publication Date
KR20150117602A true KR20150117602A (en) 2015-10-20
KR102168354B1 KR102168354B1 (en) 2020-10-22

Family

ID=54264319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150037339A KR102168354B1 (en) 2014-04-10 2015-03-18 Substrate processing apparatus

Country Status (6)

Country Link
US (1) US20150290766A1 (en)
JP (1) JP6370084B2 (en)
KR (1) KR102168354B1 (en)
CN (1) CN104972386B (en)
SG (1) SG10201502813TA (en)
TW (1) TWI673809B (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201598A (en) * 2014-04-10 2015-11-12 株式会社荏原製作所 Substrate processor
CN206541804U (en) * 2016-05-03 2017-10-03 K.C.科技股份有限公司 Base plate processing system
US10438828B2 (en) 2016-10-03 2019-10-08 Applied Materials, Inc. Methods and apparatus to prevent interference between processing chambers
CN108857858A (en) * 2017-05-15 2018-11-23 株式会社荏原制作所 Device and method, Wafer Backside Cleaning device and the substrate board treatment at the back side of cleaning base plate
JP6740292B2 (en) * 2018-07-20 2020-08-12 ファナック株式会社 Air blow method and processing system
TW202044394A (en) * 2019-05-22 2020-12-01 日商荏原製作所股份有限公司 Substrate processing system
JP7310320B2 (en) 2019-06-03 2023-07-19 ブラザー工業株式会社 LIQUID EJECTION HEAD AND LIQUID EJECTION APPARATUS INCLUDING THE SAME
JP7371381B2 (en) * 2019-07-31 2023-10-31 セイコーエプソン株式会社 Liquid ejection head and liquid ejection device
JP7224265B2 (en) * 2019-09-18 2023-02-17 株式会社荏原製作所 machine learning device, substrate processing device, trained model, machine learning method, machine learning program
JP2022072570A (en) * 2020-10-30 2022-05-17 株式会社荏原製作所 Method for determining extraction timing of substrate from cassette in substrate processing apparatus, device, program, and substrate processing apparatus
CN113299587B (en) * 2021-05-21 2022-04-26 无锡亚电智能装备有限公司 Wafer cleaning process task arrangement method and device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023146B1 (en) 1969-12-31 1975-08-05
WO2008133286A1 (en) * 2007-04-20 2008-11-06 Ebara Corporation Polishing apparatus and program for the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788533B2 (en) * 1996-09-30 2006-06-21 東京エレクトロン株式会社 Polishing apparatus and polishing method
JP3797822B2 (en) * 1999-06-30 2006-07-19 株式会社荏原製作所 Polishing device
JP3995478B2 (en) * 2000-01-17 2007-10-24 株式会社荏原製作所 Substrate transfer control device and substrate transfer method
US7097534B1 (en) * 2000-07-10 2006-08-29 Applied Materials, Inc. Closed-loop control of a chemical mechanical polisher
JP2003241818A (en) * 2002-02-19 2003-08-29 Dainippon Screen Mfg Co Ltd Schedule creation method for substrate treatment system and its program
JP2004106084A (en) * 2002-09-17 2004-04-08 Ebara Corp Polishing device and substrate machining device
JP2007103741A (en) * 2005-10-05 2007-04-19 Tokyo Electron Ltd Apparatus, method and program for cleaning substrate
JP2008091698A (en) * 2006-10-03 2008-04-17 Matsushita Electric Ind Co Ltd Substrate treating device, and substrate treating method
DE102007035836B4 (en) * 2007-07-31 2017-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Two-dimensional transfer station that serves as an interface between a process plant and a transport system, and methods for operating the station
JP6046933B2 (en) * 2012-07-10 2016-12-21 株式会社荏原製作所 Polishing method
JP5932537B2 (en) * 2012-07-18 2016-06-08 株式会社Screenホールディングス Substrate processing apparatus, substrate processing method, and program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023146B1 (en) 1969-12-31 1975-08-05
WO2008133286A1 (en) * 2007-04-20 2008-11-06 Ebara Corporation Polishing apparatus and program for the same
KR20100019445A (en) * 2007-04-20 2010-02-18 가부시키가이샤 에바라 세이사꾸쇼 Polishing apparatus and program for the same
KR101430053B1 (en) * 2007-04-20 2014-08-13 가부시키가이샤 에바라 세이사꾸쇼 Polishing apparatus and program for the same

Also Published As

Publication number Publication date
CN104972386B (en) 2019-05-31
TWI673809B (en) 2019-10-01
SG10201502813TA (en) 2015-11-27
JP2015199181A (en) 2015-11-12
KR102168354B1 (en) 2020-10-22
JP6370084B2 (en) 2018-08-08
CN104972386A (en) 2015-10-14
TW201539631A (en) 2015-10-16
US20150290766A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
KR102168354B1 (en) Substrate processing apparatus
JP6002532B2 (en) Vacuum processing apparatus and vacuum processing method
TWI665142B (en) Storage device and storage method
TWI610385B (en) Substrate treating method and substrate treating apparatus
CN105575853B (en) The aging process of base plate processing system and substrate board treatment
KR101357889B1 (en) Vacuum processing device and vacuum processing method
TW201842568A (en) Substrate processing apparatus and method of controlling the same
KR20150117601A (en) Substrate processing apparatus
JP4745099B2 (en) Substrate processing apparatus, transport pick cleaning method, control program, and computer-readable storage medium
JP6535649B2 (en) Substrate processing apparatus, discharge method and program
JP6430889B2 (en) Vacuum processing apparatus and operation method thereof
CN104952775B (en) Substrate processing method
JP6106370B2 (en) Vacuum processing apparatus and operating method of vacuum processing apparatus
KR20240020189A (en) Substrate processing apparatus and program
KR101992825B1 (en) aging wafer change method of Apparatus for Processing Substrate
JP2011054679A (en) Substrate processor
JP2004119628A (en) Substrate treating device
JP6091976B2 (en) Liquid supply apparatus and substrate processing apparatus
US10497596B2 (en) Overhead manufacturing, processing and storage system
JP4657528B2 (en) Processing system and processing method
JP6216258B2 (en) Substrate processing equipment
JP2003243480A (en) Automatic conveying system and method for semiconductor wafer
JP2018093131A (en) Transport system

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right