JP6370084B2 - Substrate processing equipment - Google Patents

Substrate processing equipment Download PDF

Info

Publication number
JP6370084B2
JP6370084B2 JP2014081012A JP2014081012A JP6370084B2 JP 6370084 B2 JP6370084 B2 JP 6370084B2 JP 2014081012 A JP2014081012 A JP 2014081012A JP 2014081012 A JP2014081012 A JP 2014081012A JP 6370084 B2 JP6370084 B2 JP 6370084B2
Authority
JP
Japan
Prior art keywords
unit
substrate
time
polishing
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014081012A
Other languages
Japanese (ja)
Other versions
JP2015199181A (en
Inventor
光徳 杉山
光徳 杉山
正文 井上
正文 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2014081012A priority Critical patent/JP6370084B2/en
Priority to KR1020150037339A priority patent/KR102168354B1/en
Priority to TW104111220A priority patent/TWI673809B/en
Priority to CN201510167195.3A priority patent/CN104972386B/en
Priority to US14/682,661 priority patent/US20150290766A1/en
Priority to SG10201502813TA priority patent/SG10201502813TA/en
Publication of JP2015199181A publication Critical patent/JP2015199181A/en
Application granted granted Critical
Publication of JP6370084B2 publication Critical patent/JP6370084B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/007Cleaning of grinding wheels
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/34Accessories
    • B24B37/345Feeding, loading or unloading work specially adapted to lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/017Devices or means for dressing, cleaning or otherwise conditioning lapping tools
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、基板処理装置に関するものである。   The present invention relates to a substrate processing apparatus.

近年、半導体ウェハなどの基板に対して各種処理を行うために基板処理装置が用いられている。基板処理装置の一例としては、基板の研磨処理を行うためのCMP(Chemical Mechanical Polishing)装置が挙げられる。   In recent years, a substrate processing apparatus has been used to perform various processes on a substrate such as a semiconductor wafer. As an example of the substrate processing apparatus, there is a CMP (Chemical Mechanical Polishing) apparatus for polishing a substrate.

CMP装置は、基板の研磨処理を行うための研磨ユニット、基板の洗浄処理及び乾燥処理を行うための洗浄ユニット、研磨ユニットへ基板を受け渡すとともに洗浄ユニットによって洗浄処理及び乾燥処理された基板を受け取るロード/アンロードユニットなどを備える。また、CMP装置は、研磨ユニット、洗浄ユニット、及びロード/アンロードユニット内で基板の搬送を行う搬送ユニットを備えている。CMP装置は、搬送ユニットによって基板を搬送しながら研磨、洗浄、及び乾燥の各種処理を順次行う。   The CMP apparatus is a polishing unit for performing a polishing process on a substrate, a cleaning unit for performing a cleaning process and a drying process on a substrate, a substrate that is transferred to the polishing unit and receives a substrate that has been cleaned and dried by the cleaning unit. Equipped with a load / unload unit. In addition, the CMP apparatus includes a polishing unit, a cleaning unit, and a transfer unit that transfers the substrate in the load / unload unit. The CMP apparatus sequentially performs various processes of polishing, cleaning, and drying while transporting the substrate by the transport unit.

ところで、CMP装置において複数の基板を連続搬送する場合には、先行する基板の処理待ち、又は、異なるルートで搬送される基板と共有する処理部の空き待ちなどによって基板の待機状態が生じ得る。例えば、研磨処理が開始されてから洗浄処理が終了するまでの間に基板の待機状態が発生すると、経時変化(腐食など)、又は、外乱(ダストなど)によって、基板の状態が不安定になるおそれがある。特に、基板の研磨対象物に銅(Cu)が含まれている場合には、研磨が終了した後、洗浄開始までの待機時間が長いと腐食の影響が大きくなる。   By the way, when a plurality of substrates are continuously transported in the CMP apparatus, the substrate may be in a standby state due to waiting for processing of the preceding substrate or waiting for a processing unit shared with a substrate transported by a different route. For example, if a standby state of the substrate occurs between the start of the polishing process and the end of the cleaning process, the substrate state becomes unstable due to changes over time (such as corrosion) or disturbance (such as dust). There is a fear. In particular, when copper (Cu) is contained in the object to be polished of the substrate, the influence of corrosion increases if the waiting time from the end of polishing to the start of cleaning is long.

この点、従来技術では、洗浄ユニットにおける洗浄開始時刻を予測することによって研磨ユニットから洗浄ユニットまでの基板の待ち時間を削減することが提案されている。   In this regard, in the prior art, it has been proposed to reduce the waiting time of the substrate from the polishing unit to the cleaning unit by predicting the cleaning start time in the cleaning unit.

特許第5023146号公報Japanese Patent No. 5023146

しかしながら、従来技術は、洗浄ユニットにおける洗浄処理及び搬送ルートの自由度が高い基板処理装置において、CMP装置に投入されてから洗浄処理が終了するまでの間の基板の待機状態を削減することは考慮されていない。   However, in the conventional technology, in the substrate processing apparatus having a high degree of freedom in the cleaning process and the transfer route in the cleaning unit, it is considered to reduce the waiting state of the substrate after the cleaning process is completed after being put into the CMP apparatus. It has not been.

すなわち、従来技術では、基板処理装置は、研磨ユニットによって研磨処理が行われた基板を、洗浄ユニットの複数の洗浄部によって順次洗浄し、その後乾燥させてロード/アンロードユニットに戻すことを前提にしたものである。したがって、従来技術では、例えば、洗浄ユニットにおいて並列に洗浄処理を行うことができる複数の洗浄部を有することによって洗浄ユニット内での基板の搬送ルートが複雑化する場合に、洗浄ユニット内で基板の待機状態が発生するおそれがある。洗浄ユニット内で基板の待機状態がいったん発生すると、その基板が位置する場所を通る予定の後続の基板にも待機状態が発生するおそれがある。   That is, in the prior art, the substrate processing apparatus is based on the premise that the substrate subjected to the polishing process by the polishing unit is sequentially cleaned by a plurality of cleaning units of the cleaning unit and then dried and returned to the load / unload unit. It is a thing. Therefore, in the conventional technology, for example, when the cleaning unit has a plurality of cleaning units that can perform cleaning processing in parallel, the transport route of the substrate in the cleaning unit becomes complicated. There is a risk of waiting. Once a standby state of a substrate occurs in the cleaning unit, there is a possibility that the standby state may also occur on subsequent substrates that pass through the place where the substrate is located.

そこで、本願発明は、洗浄ユニットにおける洗浄処理及び搬送ルートの自由度が高い基板処理装置において、CMP装置に投入されてから洗浄処理が終了するまでの間の基板の
待機状態を削減することを課題とする。
Accordingly, the present invention has an object to reduce the standby state of a substrate from when it is put into the CMP apparatus until the cleaning process is completed in a substrate processing apparatus having a high degree of freedom in the cleaning process and the transfer route in the cleaning unit. And

本願発明の基板処理装置の一形態は、上記課題に鑑みなされたもので、基板を研磨処理する少なくとも1つの研磨部を含む研磨ユニットと、前記研磨ユニットによって研磨された基板を洗浄処理する少なくとも1つの洗浄部を含む洗浄ユニットと、前記研磨ユニットへ基板を受け渡すとともに前記洗浄ユニットから基板を受け取るロード/アンロードユニットと、前記基板を搬送処理する少なくとも1つの搬送部を含む搬送ユニットと、を備える基板処理装置であって、前記基板処理装置への前記基板の投入タイミングを制御する制御部を備え、前記制御部は、前記基板が前記基板処理装置に投入されてから洗浄処理が終了するまでに待機状態が発生しないように前記基板処理装置へ投入する複数の基板ごとに前記研磨部、前記洗浄部、及び前記搬送部における処理終了時刻又は処理終了予定時刻を対応付けた時刻表を作成し、前記時刻表に基づいて、前記複数の基板の前記基板処理装置への投入タイミングを制御する、ことを特徴とする。   One form of the substrate processing apparatus of the present invention is made in view of the above problems, and includes a polishing unit including at least one polishing unit for polishing the substrate, and at least one for cleaning the substrate polished by the polishing unit. A cleaning unit including two cleaning units; a load / unload unit that delivers a substrate to the polishing unit and receives the substrate from the cleaning unit; and a transport unit that includes at least one transport unit that transports the substrate. A substrate processing apparatus comprising: a control unit that controls the timing of loading the substrate into the substrate processing apparatus; the control unit from when the substrate is loaded into the substrate processing apparatus until the cleaning process is completed The polishing unit, the cleaning unit, and the plurality of substrates to be introduced into the substrate processing apparatus so that a standby state does not occur Creating a time table in which processing end time or scheduled processing end time in the transfer unit is associated, and controlling the timing of loading the plurality of substrates into the substrate processing apparatus based on the time table. To do.

また、基板処理装置の一形態において、前記制御部は、前記研磨部及び前記洗浄部の少なくとも一方において処理に要した時間、及び、前記搬送部において前記研磨ユニットから前記洗浄ユニットへの搬送処理に要した時間、の過去の実績に基づいて前記時刻表を作成する、ことができる。   Further, in one embodiment of the substrate processing apparatus, the control unit performs time required for processing in at least one of the polishing unit and the cleaning unit, and transport processing from the polishing unit to the cleaning unit in the transport unit. The timetable can be created based on the past results of the required time.

また、基板処理装置の一形態において、前記制御部は、前記基板処理装置へ新規に投入する基板についての前記時刻表を作成する際には、前記新規に投入する基板の前記研磨部、前記洗浄部、及び前記搬送部への仮の到着時刻を計算し、前記仮の到着時刻と、前記基板処理装置へ先行して投入した基板の前記研磨部、前記洗浄部、及び前記搬送部における処理終了時刻又は処理終了予定時刻と、を比較し、同一又は競合する処理部において前記処理終了時刻又は処理終了予定時刻より早い仮の到着時刻がある場合には、前記早い仮の到着時刻と前記処理終了時刻又は処理終了予定時刻との差を、前記研磨部、前記洗浄部、及び前記搬送部への仮の到着時刻に加算することによって実の到着時刻を作成し、前記実の到着時刻に基づいて前記時刻表を作成する、ことができる。   In one embodiment of the substrate processing apparatus, when the control unit creates the timetable for the substrate to be newly input to the substrate processing apparatus, the polishing unit for the newly input substrate, the cleaning Tentative arrival time to the transfer unit and the transfer unit, and the processing in the polishing unit, the cleaning unit, and the transfer unit of the temporary arrival time and the substrate previously introduced into the substrate processing apparatus is completed The time or the scheduled process end time is compared, and if there is a temporary arrival time earlier than the process end time or the scheduled process end time in the same or competing processing units, the earlier temporary arrival time and the process end Create the actual arrival time by adding the time or the difference from the scheduled processing end time to the temporary arrival time to the polishing unit, the cleaning unit, and the transport unit, and based on the actual arrival time The time To create a can.

また、基板処理装置の一形態において、前記制御部は、前記早い仮の到着時刻が複数存在する場合には、前記早い仮の到着時刻と前記処理終了時刻又は処理終了予定時刻との差が最も大きい仮の到着時刻と前記処理終了時刻又は処理終了予定時刻との差を、前記研磨部、前記洗浄部、及び前記搬送部への仮の到着時刻に加算することによって実の到着時刻を作成し、前記実の到着時刻に基づいて前記時刻表を作成する、ことができる。   In one embodiment of the substrate processing apparatus, when there are a plurality of the early provisional arrival times, the control unit has the largest difference between the early provisional arrival time and the processing end time or the scheduled processing end time. Create the actual arrival time by adding the difference between the large temporary arrival time and the processing end time or the scheduled processing end time to the temporary arrival time to the polishing unit, the cleaning unit, and the transport unit. The timetable can be created based on the actual arrival time.

また、基板処理装置の一形態において、前記制御部は、前記同一又は競合する処理部において前記処理終了時刻又は処理終了予定時刻より早い仮の到着時刻がない場合には、前記仮の到着時刻に基づいて前記時刻表を作成する、ことができる。   In one embodiment of the substrate processing apparatus, the control unit may set the temporary arrival time when the same or competing processing units do not have a temporary arrival time earlier than the processing end time or the scheduled processing end time. Based on this, the timetable can be created.

かかる本願発明によれば、洗浄ユニットにおける洗浄処理及び搬送ルートの自由度が高い基板処理装置において、CMP装置に投入されてから洗浄処理が終了するまでの間の基板の待機状態を削減することができる。   According to the present invention, in the substrate processing apparatus having a high degree of freedom in the cleaning process and the transfer route in the cleaning unit, it is possible to reduce the standby state of the substrate from when the cleaning process is completed until the cleaning process is completed. it can.

図1は、本発明の一実施形態に係る基板処理装置の全体構成を示す平面図である。FIG. 1 is a plan view showing the overall configuration of a substrate processing apparatus according to an embodiment of the present invention. 図2は、CMP装置へウェハが投入されてから洗浄処理が終了するまでの間のウェハの搬送ルートの一例を示す図である。FIG. 2 is a diagram illustrating an example of a wafer transfer route from when a wafer is loaded into the CMP apparatus until the cleaning process is completed. 図3は、CMP装置へウェハが投入されてから洗浄処理が終了するまでの間のウェハの搬送ルートの一例を示す図である。FIG. 3 is a diagram illustrating an example of a wafer transfer route from when a wafer is loaded into the CMP apparatus until the cleaning process is completed. 図4は、本実施形態のCMP装置の動作を示すフローチャートである。FIG. 4 is a flowchart showing the operation of the CMP apparatus of this embodiment. 図5は、時刻表の作成過程を説明するための概略図である。FIG. 5 is a schematic diagram for explaining a timetable creation process. 図6は、時刻表の一例を示す図である。FIG. 6 is a diagram illustrating an example of a time table. 図7は、グラフ化した時刻表の一例を示す図である。FIG. 7 is a diagram illustrating an example of a graphed time table.

以下、本願発明の一実施形態に係る基板処理装置を図面に基づいて説明する。以下では、基板処理装置の一例として、CMP装置を説明するが、これには限られない。また、以下では、ロード/アンロードユニット2と、研磨ユニット3と、洗浄ユニット4と、を備える基板処理装置について説明するが、これには限られない。   Hereinafter, a substrate processing apparatus according to an embodiment of the present invention will be described with reference to the drawings. Hereinafter, a CMP apparatus will be described as an example of a substrate processing apparatus, but the present invention is not limited to this. Hereinafter, a substrate processing apparatus including the load / unload unit 2, the polishing unit 3, and the cleaning unit 4 will be described, but the present invention is not limited to this.

まず、CMP装置の構成について説明し、その後に、基板の待機状態の削減について説明する。   First, the configuration of the CMP apparatus will be described, and then the reduction of the standby state of the substrate will be described.

<基板処理装置>
図1は、本発明の一実施形態に係る基板処理装置の全体構成を示す平面図である。図1に示すように、このCMP装置は、略矩形状のハウジング1を備えており、ハウジング1の内部は隔壁1a,1bによってロード/アンロードユニット2と研磨ユニット3と洗浄ユニット4とに区画されている。ロード/アンロードユニット2、研磨ユニット3、及び洗浄ユニット4は、それぞれ独立に組み立てられ、独立に排気される。また、洗浄ユニット4は、基板処理動作を制御する制御部5を有している。制御部5は、CMP装置の全体の動作を制御するが、本実施形態では、特に、研磨ユニット3への基板の投入タイミングを制御する。この点についての詳細は後述する。
<Substrate processing equipment>
FIG. 1 is a plan view showing the overall configuration of a substrate processing apparatus according to an embodiment of the present invention. As shown in FIG. 1, the CMP apparatus includes a substantially rectangular housing 1, and the inside of the housing 1 is divided into a load / unload unit 2, a polishing unit 3, and a cleaning unit 4 by partition walls 1a and 1b. Has been. The load / unload unit 2, the polishing unit 3, and the cleaning unit 4 are assembled independently and exhausted independently. Further, the cleaning unit 4 includes a control unit 5 that controls the substrate processing operation. The control unit 5 controls the overall operation of the CMP apparatus. In the present embodiment, the control unit 5 particularly controls the timing of loading the substrate into the polishing unit 3. Details of this point will be described later.

<ロード/アンロードユニット>
ロード/アンロードユニット2は、多数のウェハ(基板)をストックするウェハカセットが載置される2つ以上(本実施形態では4つ)のフロントロード部20を備えている。これらのフロントロード部20はハウジング1に隣接して配置され、基板処理装置の幅方向(長手方向と垂直な方向)に沿って配列されている。フロントロード部20には、オープンカセット、SMIF(Standard Manufacturing Interface)ポッド、またはFOUP(Front Opening Unified Pod)などの、ウェハを格納するためのキャリアを搭載することができるようになっている。ここで、SMIF、FOUPは、内部にウェハカセットを収納し、隔壁で覆うことにより、外部空間とは独立した環境を保つことができる密閉容器である。
<Load / Unload unit>
The load / unload unit 2 includes two or more (four in this embodiment) front load units 20 on which wafer cassettes for stocking a large number of wafers (substrates) are placed. These front load portions 20 are arranged adjacent to the housing 1 and are arranged along the width direction (direction perpendicular to the longitudinal direction) of the substrate processing apparatus. A carrier for storing a wafer, such as an open cassette, a SMIF (Standard Manufacturing Interface) pod, or a FOUP (Front Opening Unified Pod), can be mounted on the front load unit 20. Here, SMIF and FOUP are sealed containers that can maintain an environment independent of the external space by accommodating a wafer cassette inside and covering with a partition wall.

また、ロード/アンロードユニット2には、ウェハ表面における膜厚などを測定する測定部としてのITM(In−line Thickness Monitor)24を備えている。また、ロード/アンロードユニット2には、フロントロード部20の並びに沿って移動可能な搬送ロボット(ローダー、搬送機構)22が設置されている。搬送ロボット22はフロントロード部20に搭載されたウェハカセットにアクセスできるようになっている。各搬送ロボット22は上下に2つのハンドを備えている。上側のハンドは、処理されたウェハをウェハカセットに戻すときに使用される。下側のハンドは、処理前のウェハをウェハカセットから取り出すときに使用される。さらに、搬送ロボット22の下側のハンドは、その軸心周りに回転することで、ウェハを反転させることができるように構成されている。   Further, the load / unload unit 2 includes an ITM (In-line Thickness Monitor) 24 as a measurement unit for measuring the film thickness on the wafer surface. The load / unload unit 2 is provided with a transfer robot (loader, transfer mechanism) 22 that can move along the front load unit 20. The transfer robot 22 can access a wafer cassette mounted on the front load unit 20. Each transfer robot 22 has two hands up and down. The upper hand is used when returning processed wafers to the wafer cassette. The lower hand is used when a wafer before processing is taken out from the wafer cassette. Furthermore, the lower hand of the transfer robot 22 is configured to be able to reverse the wafer by rotating around its axis.

ロード/アンロードユニット2は最もクリーンな状態を保つ必要がある領域であるため、ロード/アンロードユニット2の内部は、CMP装置外部、研磨ユニット3、及び洗浄
ユニット4のいずれよりも高い圧力に常時維持されている。研磨ユニット3は研磨液としてスラリーを用いるため最もダーティな領域である。したがって、研磨ユニット3の内部には負圧が形成され、その圧力は洗浄ユニット4の内部圧力よりも低く維持されている。ロード/アンロードユニット2には、HEPAフィルタ、ULPAフィルタ、またはケミカルフィルタなどのクリーンエアフィルタを有するフィルタファンユニット(図示せず)が設けられており、このフィルタファンユニットからはパーティクルや有毒蒸気、有毒ガスが除去されたクリーンエアが常時吹き出している。
Since the load / unload unit 2 is an area where it is necessary to maintain the cleanest state, the load / unload unit 2 has a higher pressure inside the CMP apparatus, the polishing unit 3 and the cleaning unit 4 than the CMP apparatus. Always maintained. The polishing unit 3 is the most dirty region because slurry is used as the polishing liquid. Therefore, a negative pressure is formed inside the polishing unit 3, and the pressure is maintained lower than the internal pressure of the cleaning unit 4. The load / unload unit 2 is provided with a filter fan unit (not shown) having a clean air filter such as a HEPA filter, a ULPA filter, or a chemical filter. From the filter fan unit, particles, toxic vapor, Clean air from which toxic gases have been removed is constantly blowing out.

<研磨ユニット>
研磨ユニット3は、ウェハの研磨(平坦化)が行われる領域であり、第1研磨部3A、第2研磨部3B、第3研磨部3C、及び、第4研磨部3Dを備えている。第1研磨部3A、第2研磨部3B、第3研磨部3C、及び第4研磨部3Dは、図1に示すように、基板処理装置の長手方向に沿って配列されている。
<Polishing unit>
The polishing unit 3 is a region where the wafer is polished (flattened), and includes a first polishing unit 3A, a second polishing unit 3B, a third polishing unit 3C, and a fourth polishing unit 3D. The first polishing unit 3A, the second polishing unit 3B, the third polishing unit 3C, and the fourth polishing unit 3D are arranged along the longitudinal direction of the substrate processing apparatus, as shown in FIG.

第1研磨部3Aは、研磨パッドが取り付けられた研磨テーブルと、ウェハを保持しかつウェハを研磨テーブル上の研磨パッドに押圧しながら研磨するためのトップリングと、研磨パッドに研磨液やドレッシング液(例えば、純水)を供給するための研磨液供給ノズルと、研磨パッドの研磨面のドレッシングを行うためのドレッサと、液体(例えば純水)と気体(例えば窒素ガス)の混合流体または液体(例えば純水)を霧状にして研磨面に噴射するアトマイザとを備えている。第2研磨部3B、第3研磨部3C、及び、第4研磨部3Dも、第1研磨部3Aと同様の構成を備えている。   The first polishing unit 3A includes a polishing table to which a polishing pad is attached, a top ring for holding the wafer and pressing the wafer against the polishing pad on the polishing table, and polishing liquid and dressing liquid on the polishing pad. A polishing liquid supply nozzle for supplying (for example, pure water), a dresser for dressing the polishing surface of the polishing pad, and a mixed fluid or liquid (for example, pure water) and gas (for example, nitrogen gas) For example, an atomizer that sprays pure water) on the polishing surface. The second polishing unit 3B, the third polishing unit 3C, and the fourth polishing unit 3D also have the same configuration as the first polishing unit 3A.

<搬送ユニット>
次に、ウェハを搬送するための搬送機構(搬送ユニット)について説明する。図1に示すように、第1研磨部3A及び第2研磨部3Bに隣接して、第1リニアトランスポータ6が配置されている。この第1リニアトランスポータ6は、研磨部3A,3Bが配列する方向に沿った4つの搬送位置(ロード/アンロードユニット側から順番に第1搬送位置LTP1、第2搬送位置LTP2、第3搬送位置LTP3、第4搬送位置LTP4とする)の間でウェハを搬送する機構である。
<Transport unit>
Next, a transfer mechanism (transfer unit) for transferring the wafer will be described. As shown in FIG. 1, the 1st linear transporter 6 is arrange | positioned adjacent to the 1st grinding | polishing part 3A and the 2nd grinding | polishing part 3B. The first linear transporter 6 has four transport positions (first transport position LTP1, second transport position LTP2, and third transport in order from the load / unload unit side) along the direction in which the polishing units 3A and 3B are arranged. This is a mechanism for transferring the wafer between the position LTP3 and the fourth transfer position LTP4.

また、第3研磨部3C及び第4研磨部3Dに隣接して、第2リニアトランスポータ7が配置されている。第2リニアトランスポータ7は、研磨部3C,3Dが配列する方向に沿った3つの搬送位置(ロード/アンロードユニット側から順番に第5搬送位置LTP5、第6搬送位置LTP6、第7搬送位置LTP7とする)の間でウェハを搬送する機構である。   Further, the second linear transporter 7 is disposed adjacent to the third polishing unit 3C and the fourth polishing unit 3D. The second linear transporter 7 has three transfer positions along the direction in which the polishing units 3C and 3D are arranged (the fifth transfer position LTP5, the sixth transfer position LTP6, and the seventh transfer position in order from the load / unload unit side). LTP7).

ウェハは、第1リニアトランスポータ6によって研磨部3A,3Bに搬送される。第1研磨部3Aのトップリングは、トップリングヘッドのスイング動作により研磨位置と第2搬送位置LTP2との間を移動する。したがって、トップリングへのウェハの受け渡しは第2搬送位置LTP2で行われる。同様に、第2研磨部3Bのトップリングは研磨位置と第3搬送位置LTP3との間を移動し、トップリングへのウェハの受け渡しは第3搬送位置LTP3で行われる。第3研磨部3Cのトップリングは研磨位置と第6搬送位置LTP6との間を移動し、トップリングへのウェハの受け渡しは第6搬送位置LTP6で行われる。第4研磨部3Dのトップリングは研磨位置と第7搬送位置LTP7との間を移動し、トップリングへのウェハの受け渡しは第7搬送位置LTP7で行われる。   The wafer is transferred to the polishing units 3A and 3B by the first linear transporter 6. The top ring of the first polishing unit 3A moves between the polishing position and the second transport position LTP2 by the swing operation of the top ring head. Therefore, the transfer of the wafer to the top ring is performed at the second transfer position LTP2. Similarly, the top ring of the second polishing unit 3B moves between the polishing position and the third transfer position LTP3, and the delivery of the wafer to the top ring is performed at the third transfer position LTP3. The top ring of the third polishing unit 3C moves between the polishing position and the sixth transfer position LTP6, and the transfer of the wafer to the top ring is performed at the sixth transfer position LTP6. The top ring of the fourth polishing unit 3D moves between the polishing position and the seventh transfer position LTP7, and the transfer of the wafer to the top ring is performed at the seventh transfer position LTP7.

第1搬送位置LTP1には、搬送ロボット22からウェハを受け取るためのリフタ11が配置されている。ウェハはこのリフタ11を介して搬送ロボット22から第1リニアトランスポータ6に渡される。リフタ11と搬送ロボット22との間に位置して、シャッタ(図示せず)が隔壁1aに設けられており、ウェハの搬送時にはシャッタが開かれて搬送
ロボット22からリフタ11にウェハが渡されるようになっている。また、第1リニアトランスポータ6と、第2リニアトランスポータ7と、洗浄ユニット4との間にはスイングトランスポータ(STP)12が配置されている。このスイングトランスポータ12は、第4搬送位置TP4と第5搬送位置TP5との間を移動可能なハンドを有しており、第1リニアトランスポータ6から第2リニアトランスポータ7へのウェハの受け渡しは、スイングトランスポータ12によって行われる。ウェハは、第2リニアトランスポータ7によって第3研磨部3C及び/または第4研磨部3Dに搬送される。また、研磨ユニット3で研磨されたウェハはスイングトランスポータ12を経由して洗浄ユニット4に搬送される。また、搬送ユニットには、ウェハの仮置き台(WS1)180が設けられる。
A lifter 11 for receiving a wafer from the transfer robot 22 is disposed at the first transfer position LTP1. The wafer is transferred from the transfer robot 22 to the first linear transporter 6 through the lifter 11. A shutter (not shown) is provided between the lifter 11 and the transfer robot 22 in the partition wall 1a. When the wafer is transferred, the shutter is opened so that the wafer is transferred from the transfer robot 22 to the lifter 11. It has become. A swing transporter (STP) 12 is disposed between the first linear transporter 6, the second linear transporter 7, and the cleaning unit 4. The swing transporter 12 has a hand that can move between the fourth transfer position TP4 and the fifth transfer position TP5, and transfers the wafer from the first linear transporter 6 to the second linear transporter 7. Is performed by the swing transporter 12. The wafer is transferred to the third polishing unit 3C and / or the fourth polishing unit 3D by the second linear transporter 7. Further, the wafer polished by the polishing unit 3 is conveyed to the cleaning unit 4 via the swing transporter 12. The transfer unit is provided with a temporary wafer table (WS1) 180.

<洗浄ユニット>
洗浄ユニット4は、第1洗浄室190と、第1搬送室191と、第2洗浄室192と、第2搬送室193と、第3洗浄室194とに区画されている。第1洗浄室190内には、2つの洗浄部CL1A,CL1B、及びウェハの仮置き台WS2が配置される。第2洗浄室192内には、2つの洗浄部CL2A,CL2B、及びウェハの仮置き台WS3が配置される。第3洗浄室194内には、基板を洗浄する2つの洗浄部CL3A,CL3Bが配置されている。洗浄部CL3A,CL3Bは互いに隔離されている。洗浄部CL1A,CL1B,CL2A,CL2B,CL3A,CL3Bは、洗浄液を用いてウェハを洗浄する洗浄機である。
<Washing unit>
The cleaning unit 4 is divided into a first cleaning chamber 190, a first transfer chamber 191, a second cleaning chamber 192, a second transfer chamber 193, and a third cleaning chamber 194. In the first cleaning chamber 190, two cleaning units CL1A and CL1B and a temporary wafer holder WS2 are arranged. In the second cleaning chamber 192, two cleaning parts CL2A and CL2B and a temporary wafer holder WS3 are arranged. In the third cleaning chamber 194, two cleaning parts CL3A and CL3B for cleaning the substrate are arranged. The cleaning parts CL3A and CL3B are isolated from each other. The cleaning units CL1A, CL1B, CL2A, CL2B, CL3A, and CL3B are cleaning machines that clean the wafer using a cleaning liquid.

第1搬送室191には、搬送ロボット(搬送機構)RB1U,RB1Lが配置され、第2搬送室193には、搬送ロボットRB2が配置されている。搬送ロボットRB1U,RB1Lは、仮置き台180、洗浄部CL1A,CL1B、仮置き台WS2、洗浄部CL2A,CL2Bの間でウェハを搬送するように動作する。搬送ロボットRB2は、洗浄部CL2A,CL2B、仮置き台WS3、洗浄部CL3A,CL3Bの間でウェハを搬送するように動作する。搬送ロボットRB2は、洗浄されたウェハのみを搬送するので、1つのハンドのみを備えている。搬送ロボット22は、洗浄部CL3A,CL3Bからウェハを取り出し、そのウェハをウェハカセットに戻す。   In the first transfer chamber 191, transfer robots (transfer mechanisms) RB1U and RB1L are arranged, and in the second transfer chamber 193, a transfer robot RB2 is arranged. The transfer robots RB1U and RB1L operate to transfer wafers between the temporary placement table 180, the cleaning units CL1A and CL1B, the temporary storage table WS2, and the cleaning units CL2A and CL2B. The transfer robot RB2 operates to transfer wafers between the cleaning units CL2A and CL2B, the temporary placement table WS3, and the cleaning units CL3A and CL3B. Since the transfer robot RB2 transfers only the cleaned wafer, it has only one hand. The transfer robot 22 takes out the wafer from the cleaning parts CL3A and CL3B and returns the wafer to the wafer cassette.

<基板の待機状態の削減>
次に、研磨処理が開始されてから洗浄処理が終了するまでの間の基板の待機状態の削減について説明する。
<Reduction of substrate standby state>
Next, reduction of the standby state of the substrate between the start of the polishing process and the end of the cleaning process will be described.

まず、基板の待機状態が生じる原因について説明する。図2,3は、CMP装置へウェハが投入されてから洗浄処理が終了するまでの間のウェハの搬送ルートの一例を示す図である。図2,3においては、各処理部間でウェハを搬送する搬送ユニットについては説明を簡略化している。   First, the cause of the standby state of the substrate will be described. 2 and 3 are diagrams showing an example of a wafer transfer route from when a wafer is loaded into the CMP apparatus until the cleaning process is completed. 2 and 3, the description of the transfer unit that transfers the wafer between the processing units is simplified.

図2,3に示すように、本実施形態では、研磨処理及び洗浄処理がそれぞれ2系統あるため、ウェハの搬送ルートの自由度が高くなっている。また、図2,3に示すように、研磨処理を行わずに洗浄処理を行うようなレシピも可能である。さらに、図3に示すように、洗浄部CL2Aで洗浄処理を終えた後、いったん戻って別の系統の洗浄部CL2Bへ搬送されるなど、複雑なウェハの搬送ルートが可能になっている。   As shown in FIGS. 2 and 3, in the present embodiment, since there are two systems of polishing processing and cleaning processing, the degree of freedom of the wafer transfer route is high. Moreover, as shown in FIGS. 2 and 3, a recipe that performs the cleaning process without performing the polishing process is also possible. Further, as shown in FIG. 3, a complicated wafer transfer route is possible, for example, after the cleaning process is completed in the cleaning unit CL2A, the wafer is returned to the cleaning unit CL2B of another system.

このように、洗浄ユニット4において並列に洗浄処理を行うことができる複数の洗浄部を有する場合には、洗浄ユニット内でのウェハの搬送ルートが複雑化し、洗浄ユニット内でウェハの待機状態が発生するおそれがある。洗浄ユニット内でウェハの待機状態がいったん発生すると、そのウェハが位置する場所を通る予定の後続のウェハにも待機状態が発生するおそれがある。   As described above, when the cleaning unit 4 includes a plurality of cleaning units that can perform cleaning processing in parallel, the wafer transfer route in the cleaning unit becomes complicated, and a standby state of the wafer occurs in the cleaning unit. There is a risk. Once a standby state of a wafer occurs in the cleaning unit, the standby state may occur in subsequent wafers that are scheduled to pass through the location where the wafer is located.

これに対して本実施形態では、制御部5は、ウェハがCMP装置に投入されてから洗浄処理が終了するまでに待機状態が発生しないように時刻表を作成する。時刻表は、CMP装置へ投入する複数のウェハごとに研磨部、洗浄部、及び搬送部における処理終了時刻又は処理終了予定時刻を対応付けた表である。制御部5は、時刻表に基づいて、複数のウェハのCMP装置への投入タイミングを制御する。   On the other hand, in the present embodiment, the control unit 5 creates a time table so that a standby state does not occur after the wafer is put into the CMP apparatus until the cleaning process is completed. The time table is a table in which processing end times or scheduled processing end times in the polishing unit, the cleaning unit, and the transfer unit are associated with each of a plurality of wafers to be input into the CMP apparatus. The control unit 5 controls the timing of loading a plurality of wafers into the CMP apparatus based on the timetable.

この点について、CMP装置の全体動作とともに詳細に説明する。図4は、本実施形態のCMP装置の動作を示すフローチャートである。図4に示すように、制御部5は、まず、レシピに基づいて、CMP装置に投入する全てのウェハについての搬送ルートを予測する(ステップS101)。   This point will be described in detail together with the overall operation of the CMP apparatus. FIG. 4 is a flowchart showing the operation of the CMP apparatus of this embodiment. As shown in FIG. 4, the control unit 5 first predicts a transfer route for all wafers to be put into the CMP apparatus based on the recipe (step S101).

続いて、制御部5は、CMP装置に投入する全てのウェハについての動作時間を予測する(ステップS102)。具体的には、制御部5は、レシピに設定された予測時間、又は、過去の実績値、に基づいて、各ウェハについての動作時間を予測する。この動作時間の予測は、時刻表を作成する際に用いられるものである。すなわち、制御部5は、研磨部及び洗浄部の少なくとも一方において処理に要した時間、及び、搬送部において研磨ユニット3から洗浄ユニット4への搬送処理に要した時間、の過去の実績に基づいて時刻表を作成する。   Subsequently, the control unit 5 predicts the operation time for all the wafers to be input into the CMP apparatus (step S102). Specifically, the control unit 5 predicts the operation time for each wafer based on the predicted time set in the recipe or the past actual value. This prediction of the operation time is used when creating a timetable. That is, the control unit 5 is based on the past results of the time required for processing in at least one of the polishing unit and the cleaning unit, and the time required for transfer processing from the polishing unit 3 to the cleaning unit 4 in the transfer unit. Create a timetable.

続いて、制御部5は、ステップS102において予測された各ウェハの動作時間に基づいて、各ウェハの各処理部(研磨部、搬送部、及び洗浄部)への到着時刻を計算する(ステップS103)。続いて、制御部5は、各ウェハの各処理部における待機時間を計算する(ステップS104)。   Subsequently, the control unit 5 calculates the arrival time of each wafer at each processing unit (polishing unit, transfer unit, and cleaning unit) based on the operation time of each wafer predicted in step S102 (step S103). ). Subsequently, the control unit 5 calculates a standby time in each processing unit of each wafer (step S104).

この点について、図を用いて説明する。図5は、時刻表の作成過程を説明するための概略図である。図5は、ウェハ1〜ウェハ3については既に時刻表が作成されており、新規にCMP装置へ投入するウェハ4についての時刻表を作成する過程を示している。   This point will be described with reference to the drawings. FIG. 5 is a schematic diagram for explaining a timetable creation process. FIG. 5 shows a process of creating a timetable for the wafer 4 to be newly input to the CMP apparatus, because a timetable has already been created for the wafers 1 to 3.

図5に示すように、時刻表210には、ウェハ1〜ウェハ3ごとに、研磨部(Poli.A)、洗浄部(CL1A,CL2A)、及び搬送部(LTP3、WS1、RB1L、RB1U)における処理終了時刻又は処理終了予定時刻が対応付けられている。一方、制御部5は、CMP装置へ新規に投入するウェハ4についての時刻表を作成する際には、新規に投入するウェハ4の研磨部、洗浄部、及び搬送部への仮の到着時刻を計算する。仮の到着時刻表220は、ウェハ4の、研磨部(Poli.A)、洗浄部(CL1A,CL2A)、及び搬送部(LTP3、WS1、RB1L、RB1U)への到着予定時刻が対応付けられる。   As shown in FIG. 5, the timetable 210 includes a polishing unit (Poli.A), a cleaning unit (CL1A, CL2A), and a transfer unit (LTP3, WS1, RB1L, RB1U) for each of the wafers 1 to 3. The process end time or the scheduled process end time is associated. On the other hand, when the control unit 5 creates a timetable for the wafer 4 to be newly input to the CMP apparatus, the control unit 5 determines the temporary arrival times of the wafer 4 to be newly input to the polishing unit, the cleaning unit, and the transfer unit. calculate. The provisional arrival time table 220 correlates the estimated arrival times of the wafer 4 to the polishing unit (Poli.A), the cleaning unit (CL1A, CL2A), and the transfer unit (LTP3, WS1, RB1L, RB1U).

制御部5は、仮の到着時刻(仮の到着時刻表220)と、CMP装置へ先行して投入したウェハの研磨部、洗浄部、及び搬送部における処理終了時刻又は処理終了予定時刻(時刻表210)と、を比較する。例えば、この例では、ウェハ3のRB1Uにおける処理終了予定時刻(0:04:35)と、RB1Uにおける処理と競合する処理部であるWS1における到着予定時刻(0:04:10)と、を比較すると、WS1における到着予定時刻のほうが25秒早い。言い換えると、仮の到着時刻表220にしたがってウェハ4をCMP装置へ投入した場合、ウェハ4はWS1で25秒待機することになる。なお、競合する処理部というのは、例えばWS1とRB1Uのように、一方の処理部(WS1)が動作する(ウェハを搬送のために受け渡す)ためには他方の処理部(RB1U)の動作(ウェハをWS1から受け取る)が必要になるような関係の処理部である。   The control unit 5 includes a provisional arrival time (temporary arrival time table 220) and a processing end time or a processing end scheduled time (time table) in the polishing unit, the cleaning unit, and the transfer unit of the wafer that has been introduced into the CMP apparatus in advance. 210). For example, in this example, the processing end scheduled time (0:04:35) of the wafer 3 in RB1U is compared with the scheduled arrival time (0:04:10) in WS1, which is a processing unit competing with the processing in RB1U. Then, the estimated arrival time at WS1 is 25 seconds earlier. In other words, when the wafer 4 is loaded into the CMP apparatus according to the provisional arrival time table 220, the wafer 4 waits for 25 seconds at WS1. Note that competing processing units are, for example, the operation of the other processing unit (RB1U) in order for one processing unit (WS1) to operate (deliver the wafer for transfer), such as WS1 and RB1U. It is a processing unit having such a relationship as to require (receive wafer from WS1).

図4に示すように、制御部5は、待機時間があるか否かを判定し(ステップS105)、待機時間がある場合には(ステップS105,Yes)、待ち時間が最長である処理部
を検索する(ステップS106)。
As shown in FIG. 4, the control unit 5 determines whether or not there is a waiting time (step S105). If there is a waiting time (step S105, Yes), the processing unit with the longest waiting time is determined. Search is performed (step S106).

例えば、図5の例では、上述のとおりウェハ3のRB1Uとウェハ4のWS1という関連する処理部間で25秒の待機時間が発生する。これに加えて、ウェハ3のCL1Aにおける処理予定時刻(0:04:30)とウェハ4のCL1Aにおける到着時刻(0:04:15)を比較すると、CL1Aにおける到着予定時刻のほうが15秒早いので15秒の待機時間が発生する。   For example, in the example of FIG. 5, a waiting time of 25 seconds occurs between the related processing units of RB1U of wafer 3 and WS1 of wafer 4 as described above. In addition to this, when comparing the scheduled processing time (0:04:30) of the wafer 3 with CL1A and the arrival time (0:04:15) of the wafer 4 with CL1A, the estimated arrival time with CL1A is 15 seconds earlier. A waiting time of 15 seconds occurs.

この場合、制御部5は、最長待ち時間は25秒であり、待ち時間が最長である処理部はウェハ4のWS1であると認識する。言い換えると、制御部5は、早い仮の到着時刻が複数(例えば15秒と25秒)存在する場合には、早い仮の到着時刻と処理終了時刻又は処理終了予定時刻との差が最も大きい仮の到着時刻と処理終了時刻又は処理終了予定時刻との差(25秒)を、研磨部、洗浄部、及び搬送部への仮の到着時刻に加算することによって実の到着時刻を作成する。   In this case, the control unit 5 recognizes that the longest waiting time is 25 seconds, and the processing unit with the longest waiting time is the WS 1 of the wafer 4. In other words, if there are a plurality of early provisional arrival times (for example, 15 seconds and 25 seconds), the control unit 5 has the largest difference between the early provisional arrival time and the process end time or the scheduled process end time. The actual arrival time is created by adding the difference (25 seconds) between the arrival time and the processing end time or scheduled processing end time to the temporary arrival time to the polishing unit, the cleaning unit, and the transport unit.

続いて、図4に示すように、制御部5は、最長待ち時間を仮の到着時刻表220へ積算することによって実の到着時刻表230を作成する(ステップS107)。すなわち、図5に示すように、制御部5は、仮の到着時刻表220の各処理部に対して、最長待ち時間(25秒)を加算する。例えば、ウェハ4のLTP3への到着時刻は、仮の到着時刻表220では0:04:00であったが、実の到着時刻表230では0:04:25となる。また、ウェハ4のWS1への到着時刻は、仮の到着時刻表220では0:04:10であったが、実の到着時刻表230では0:04:35となる。   Subsequently, as illustrated in FIG. 4, the control unit 5 creates an actual arrival time table 230 by adding the longest waiting time to the provisional arrival time table 220 (step S <b> 107). That is, as shown in FIG. 5, the control unit 5 adds the longest waiting time (25 seconds) to each processing unit of the temporary arrival time table 220. For example, the arrival time of the wafer 4 at the LTP 3 is 0:00 in the provisional arrival time table 220, but is 0:04:25 in the actual arrival time table 230. Further, the arrival time of the wafer 4 at WS1 is 0:04:10 in the temporary arrival time table 220, but 0:04:35 in the actual arrival time table 230.

このように、制御部5は、同一又は競合する処理部において処理終了時刻又は処理終了予定時刻より早い仮の到着時刻がある場合には、早い仮の到着時刻と処理終了時刻又は処理終了予定時刻との差を、研磨部、洗浄部、及び搬送部への仮の到着時刻に加算することによって実の到着時刻を作成する。   As described above, when there is a temporary arrival time earlier than the processing end time or the scheduled processing end time in the same or competing processing units, the control unit 5 determines the earlier temporary arrival time and the processing end time or the scheduled processing end time. The actual arrival time is created by adding the difference to the provisional arrival time to the polishing unit, the cleaning unit, and the transport unit.

続いて、図4に示すように、制御部5は、ステップS107において作成した実の到着時刻(実の到着時刻表230)に基づいて時刻表を作成する(ステップS108)。つまり、実の到着時刻表230は、ウェハ4の各処理部への到着時刻を対応付けたものである。そこで、制御部5は、実の到着時刻表230に各処理部における処理時間を加えることによって、各処理部における処理終了時刻又は処理終了予定時刻を対応付けた時刻表を作成する。   Subsequently, as shown in FIG. 4, the control unit 5 creates a time table based on the actual arrival time (actual arrival time table 230) created in step S107 (step S108). That is, the actual arrival time table 230 associates the arrival times of the wafers 4 with each processing unit. Therefore, the control unit 5 creates a time table in which the processing end time or the scheduled processing end time in each processing unit is associated with the actual arrival time table 230 by adding the processing time in each processing unit.

一方、制御部5は、ステップS105において待機時間がないと判定した場合には(ステップS105,No)、実の到着時刻表230を作成することなく、仮の到着時刻表220に基づいて時刻表を作成する(ステップS108)。すなわち、制御部5は、同一又は競合する処理部において処理終了時刻又は処理終了予定時刻より早い仮の到着時刻がない場合には、仮の到着時刻に基づいて時刻表を作成する。   On the other hand, if the control unit 5 determines in step S105 that there is no standby time (No in step S105), the control unit 5 does not create the actual arrival time table 230, but based on the temporary arrival time table 220. Is created (step S108). That is, when there is no provisional arrival time earlier than the processing end time or the processing end scheduled time in the same or competing processing units, the control unit 5 creates a time table based on the provisional arrival time.

図6は、時刻表240の一例を示す図である。図6に示すように、時刻表240は、CMP装置へ投入する複数のウェハごとに、一連の処理の開始時刻(Start)、現在のウェハの位置(Pos)、各処理部における処理終了時刻又は処理終了予定時刻が対応付けられた表である。時刻表240は、ウェハがCMP装置に投入されてから洗浄処理が終了するまでに待機状態が発生しないようにするための表である。時刻表240は、図4に示す一連の動作を実行することによって作成される。制御部5は、時刻表240に基づいて複数のウェハのCMP装置への投入タイミングを制御する。   FIG. 6 is a diagram illustrating an example of the time table 240. As shown in FIG. 6, the time table 240 shows a start time (Start) of a series of processes, a current wafer position (Pos), a process end time in each processing unit, or a plurality of wafers to be input to the CMP apparatus. It is a table | surface with which process end scheduled time was matched. The time table 240 is a table for preventing a standby state from occurring after the wafer is put into the CMP apparatus until the cleaning process is completed. The timetable 240 is created by executing a series of operations shown in FIG. The control unit 5 controls the timing of loading a plurality of wafers into the CMP apparatus based on the timetable 240.

以上、本実施形態によれば、CMP装置に投入する全てのウェハについて、搬送経路上
にある全ての処理部への搬送時刻を計算して時刻表を作成することによって、各ウェハ間で共有処理部の使用待ちが発生しないよう、かつ、研磨開始から洗浄終了までの全工程を待機がなく最短で処理するよう、搬送開始タイミング及びルートを制御する。したがって、ウェハのCMP装置内での待機時間が削減される。その結果、本実施形態によれば、経時変化(腐食など)、又は、外乱(ダストなど)によって、ウェハの状態が不安定になることを防止することができる。特に、ウェハの研磨対象物に銅(Cu)が含まれている場合には、研磨が終了した後、洗浄開始までの待機時間が長いと腐食の影響が大きくなるが、待機時間を削減することによって銅の腐食を防止することができる。
As described above, according to the present embodiment, for all the wafers to be input into the CMP apparatus, by calculating the transfer time to all the processing units on the transfer path and creating a timetable, the shared processing among the wafers The transfer start timing and the route are controlled so that no waiting for use of the parts occurs and all processes from the start of polishing to the end of cleaning are processed in the shortest time without waiting. Therefore, the standby time of the wafer in the CMP apparatus is reduced. As a result, according to the present embodiment, it is possible to prevent the wafer state from becoming unstable due to changes over time (such as corrosion) or disturbances (such as dust). In particular, when copper (Cu) is contained in the object to be polished on the wafer, the influence of corrosion increases when the waiting time until the start of cleaning after polishing is finished, but the waiting time should be reduced. Thus, corrosion of copper can be prevented.

また、本実施形態のCMP装置(制御部5)は、例えば、CMP装置の一部の処理部のメンテナンスなどでウェハの処理ができない処理部が発生した場合は、メンテナンス等を行っている処理部を迂回するルートを作成することができる。   Further, the CMP apparatus (control unit 5) of the present embodiment, for example, when a processing unit that cannot process a wafer occurs due to maintenance of a part of the processing unit of the CMP apparatus, the processing unit that performs maintenance or the like You can create a route that bypasses.

また、本実施形態のCMP装置は、いったん作成した時刻表240を適宜更新することができる。例えば、制御部5は、各処理部へのウェハの実際の到着時刻と予測到着時刻との時間差を算出し、当該処理部を通る後続のウェハ(遅延の影響があるウェハ)についての時刻表240を更新することができる。また、制御部5は、CMP装置へ投入済みのウェハにも遅延情報をフィードバックすることができる。なお、ウェハの実際の到着時刻と予測到着時刻との時間差が閾値(例えば0.5秒など)より小さい場合には、その時間差は誤差とみなせるので、遅延情報のフィードバックを行わないようにすることもできる。   In addition, the CMP apparatus of the present embodiment can update the time table 240 once created as appropriate. For example, the control unit 5 calculates the time difference between the actual arrival time and the predicted arrival time of the wafer to each processing unit, and the timetable 240 for the subsequent wafers (wafers affected by delay) that pass through the processing unit. Can be updated. In addition, the control unit 5 can feed back delay information to a wafer that has been put into the CMP apparatus. If the time difference between the actual arrival time and the predicted arrival time of the wafer is smaller than a threshold (for example, 0.5 seconds), the time difference can be regarded as an error, so that delay information is not fed back. You can also.

また、本実施形態のCMP装置(制御部5)は、CMP装置の故障や搬送停止機能によってウェハの搬送が一時停止した場合は、搬送再開時に時刻表240の再作成を行うことによって制御搬送を続行することができる。制御部5は、時刻表240を再作成する場合いは、ウェハの搬送ルートの下流側から行う。また、制御部5は、例えばウェハの異常などによってCMP装置に投入されたウェハがCMP装置から取り除かれた場合には、当該ウェハを時刻表240から削除し制御対象外とするとともに、時刻表240を再作成することができる。   Further, the CMP apparatus (control unit 5) of the present embodiment performs the control transfer by re-creating the timetable 240 when the transfer is resumed when the transfer of the wafer is temporarily stopped due to the failure of the CMP apparatus or the transfer stop function. You can continue. When re-creating the timetable 240, the control unit 5 performs the process from the downstream side of the wafer transfer route. In addition, when a wafer put into the CMP apparatus is removed from the CMP apparatus due to, for example, an abnormality of the wafer, the control unit 5 deletes the wafer from the timetable 240 and removes the wafer from the control table. Can be recreated.

また、本実施形態のCMP装置(制御部5)は、ウェハが処理部を共有する場合は、先行ウェハの後に次のウェハが処理されるように計算して制御を行うが、時刻表240を変更せず割り込める場合は、割り込む時刻表240を作成し、後続ウェハが先行ウェハより先に処理できるようにすることができる。   Further, when the wafer shares the processing unit, the CMP apparatus (control unit 5) of the present embodiment performs calculation and control so that the next wafer is processed after the preceding wafer. If interrupts can be made without change, an interrupt timetable 240 can be created so that subsequent wafers can be processed before the preceding wafers.

また、本実施形態のCMP装置(制御部5)は、いったん時刻表240を作成した後、処理部のメンテナンス等によってウェハの搬送ルートが大きく変わった場合などには、時刻表240の再作成に長時間を要する。そこで、制御部5は、このような場合には、時刻表240の再作成を行わず、CMP装置内のウェハがCMP装置外へ搬出されるまで、新規ウェハの投入を停止することができる。また、時刻表240の作成又は再作成に長時間を要する場合には、時刻表240の作成又は再作成機能を無効に切り替えることもできる。   In addition, the CMP apparatus (control unit 5) of the present embodiment once creates the timetable 240 and then re-creates the timetable 240 when the wafer transport route changes significantly due to maintenance of the processing unit or the like. It takes a long time. Therefore, in such a case, the control unit 5 can stop the introduction of a new wafer until the wafer in the CMP apparatus is carried out of the CMP apparatus without re-creating the timetable 240. In addition, when it takes a long time to create or recreate the timetable 240, the timetable 240 creation or recreation function can be switched to invalid.

また、本実施形態のCMP装置(制御部5)は、作業員などが複数のウェハの搬送状態をモニタリングできるように、複数のウェハの搬送状態をビジュアル化することができる。例えば、制御部5は、図6に示す時刻表240をCMP装置の出力インターフェース(モニタなど)に表示することができる。また、制御部5は、時刻表240をグラフ化して出力インターフェースにリアルタイムに表示することができる。   Further, the CMP apparatus (control unit 5) of the present embodiment can visualize the transfer states of a plurality of wafers so that an operator or the like can monitor the transfer states of the plurality of wafers. For example, the control unit 5 can display the timetable 240 shown in FIG. 6 on the output interface (monitor, etc.) of the CMP apparatus. Moreover, the control part 5 can graph the timetable 240, and can display it on an output interface in real time.

図7は、グラフ化した時刻表240の一例を示す図である。図7において横軸(t)は時間経過を示している。図7に示すように、制御部5は、複数のウェハごとに、ウェハに
対する処理を行う処理部を時系列に並べて表示することができる。また、制御部5は、処理部ごとに異なる色又は模様を付すことができる。これによって、作業員等は、同一又は競合する処理部が同一時刻に使用されていないことを容易に確認することができる。また、制御部5は、何らかの原因によってウェハに待機状態が発生した場合には、待機状態の残り時間をインジケータ等によって表示することができる。
FIG. 7 is a diagram illustrating an example of the timetable 240 that is graphed. In FIG. 7, the horizontal axis (t) indicates the passage of time. As shown in FIG. 7, the control unit 5 can display the processing units that perform processing on the wafers arranged in time series for each of the plurality of wafers. Moreover, the control part 5 can attach | subject a different color or pattern for every process part. Thereby, the worker or the like can easily confirm that the same or competing processing units are not used at the same time. In addition, when the standby state occurs on the wafer for some reason, the control unit 5 can display the remaining time of the standby state with an indicator or the like.

2 アンロードユニット
3 研磨ユニット
3A〜3D 研磨部
4 洗浄ユニット
5 制御部
210,240 時刻表
220 仮の到着時刻表
230 実の到着時刻表
CL1A,CL1B,CL2A,CL2B,CL3A,CL3B 洗浄部
2 Unload unit 3 Polishing unit 3A-3D Polishing unit 4 Cleaning unit 5 Control unit 210, 240 Time table 220 Temporary arrival time table 230 Actual arrival time table CL1A, CL1B, CL2A, CL2B, CL3A, CL3B Cleaning unit

Claims (4)

基板を研磨処理する少なくとも1つの研磨部を含む研磨ユニットと、
前記研磨ユニットによって研磨された基板を洗浄処理する少なくとも1つの洗浄部を含む洗浄ユニットと、
前記研磨ユニットへ基板を受け渡すとともに前記洗浄ユニットから基板を受け取るロード/アンロードユニットと、
前記基板を搬送処理する少なくとも1つの搬送部を含む搬送ユニットと、を備える基板処理装置であって、
前記基板処理装置への前記基板の投入タイミングを制御する制御部を備え、
前記制御部は、前記基板が前記基板処理装置に投入されてから洗浄処理が終了するまでに待機状態が発生しないように前記基板処理装置へ投入する複数の基板ごとに前記研磨部、前記洗浄部、及び前記搬送部における処理終了時刻又は処理終了予定時刻を対応付けた時刻表を作成し、前記時刻表に基づいて、前記複数の基板の前記基板処理装置への投入タイミングを制御
前記制御部は、前記基板処理装置へ新規に投入する基板についての前記時刻表を作成する際には、前記新規に投入する基板の前記研磨部、前記洗浄部、及び前記搬送部への仮の到着時刻を計算し、前記仮の到着時刻と、前記基板処理装置へ先行して投入した基板の前記研磨部、前記洗浄部、及び前記搬送部における処理終了時刻又は処理終了予定時刻と、を比較し、同一又は競合する処理部において前記処理終了時刻又は処理終了予定時刻より早い仮の到着時刻がある場合には、前記早い仮の到着時刻と前記処理終了時刻又は処理終了予定時刻との差を、前記研磨部、前記洗浄部、及び前記搬送部への仮の到着時刻に加算することによって実の到着時刻を作成し、前記実の到着時刻に基づいて前記時刻表を作成する、
ことを特徴とする基板処理装置。
A polishing unit including at least one polishing unit for polishing the substrate;
A cleaning unit including at least one cleaning unit for cleaning the substrate polished by the polishing unit;
A load / unload unit that delivers the substrate to the polishing unit and receives the substrate from the cleaning unit;
A substrate processing apparatus comprising: a conveyance unit including at least one conveyance unit that conveys the substrate;
A control unit for controlling the timing of loading the substrate into the substrate processing apparatus;
The control unit includes the polishing unit and the cleaning unit for each of a plurality of substrates that are input to the substrate processing apparatus so that a standby state does not occur after the substrate is input to the substrate processing apparatus until the cleaning process is completed. and create a timetable which associates processing end time or processing end scheduled time in the transport unit, on the basis of the timetable, to control the charged timing to the substrate processing apparatus of said plurality of substrates,
When the control unit creates the timetable for a substrate to be newly input to the substrate processing apparatus, a temporary provision to the polishing unit, the cleaning unit, and the transport unit of the newly input substrate is performed. The arrival time is calculated, and the temporary arrival time is compared with the processing end time or the processing end scheduled time in the polishing unit, the cleaning unit, and the transfer unit of the substrate previously introduced into the substrate processing apparatus. If there is a tentative arrival time earlier than the process end time or the expected process end time in the same or competing processing units, the difference between the earlier provisional arrival time and the process end time or the expected process end time is calculated. The actual arrival time is created by adding to the temporary arrival time to the polishing unit, the cleaning unit, and the transport unit, and the timetable is created based on the actual arrival time.
A substrate processing apparatus.
請求項1の基板処理装置において、
前記制御部は、前記研磨部及び前記洗浄部の少なくとも一方において処理に要した時間
、及び、前記搬送部において前記研磨ユニットから前記洗浄ユニットへの搬送処理に要した時間、の過去の実績に基づいて前記時刻表を作成する、
ことを特徴とする基板処理装置。
The substrate processing apparatus of claim 1,
The control unit is based on past results of time required for processing in at least one of the polishing unit and the cleaning unit, and time required for transfer processing from the polishing unit to the cleaning unit in the transfer unit. To create the timetable,
A substrate processing apparatus.
請求項の基板処理装置において、
前記制御部は、前記早い仮の到着時刻が複数存在する場合には、前記早い仮の到着時刻と前記処理終了時刻又は処理終了予定時刻との差が最も大きい仮の到着時刻と前記処理終了時刻又は処理終了予定時刻との差を、前記研磨部、前記洗浄部、及び前記搬送部への仮の到着時刻に加算することによって実の到着時刻を作成し、前記実の到着時刻に基づいて前記時刻表を作成する、
ことを特徴とする基板処理装置。
The substrate processing apparatus of claim 1 ,
The control unit, when there are a plurality of the early provisional arrival times, the provisional arrival time and the processing end time having the largest difference between the early provisional arrival time and the processing end time or scheduled processing end time. Alternatively, an actual arrival time is created by adding the difference from the scheduled processing end time to the temporary arrival time to the polishing unit, the cleaning unit, and the transport unit, and based on the actual arrival time Create timetables,
A substrate processing apparatus.
請求項1から3のいずれか一項に記載の基板処理装置において、
前記制御部は、前記同一又は競合する処理部において前記処理終了時刻又は処理終了予定時刻より早い仮の到着時刻がない場合には、前記仮の到着時刻に基づいて前記時刻表を作成する、
ことを特徴とする基板処理装置。
In the substrate processing apparatus according to any one of claims 1 to 3 ,
The control unit creates the timetable based on the temporary arrival time when there is no temporary arrival time earlier than the processing end time or the scheduled processing end time in the same or competing processing units,
A substrate processing apparatus.
JP2014081012A 2014-04-10 2014-04-10 Substrate processing equipment Active JP6370084B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014081012A JP6370084B2 (en) 2014-04-10 2014-04-10 Substrate processing equipment
KR1020150037339A KR102168354B1 (en) 2014-04-10 2015-03-18 Substrate processing apparatus
TW104111220A TWI673809B (en) 2014-04-10 2015-04-08 Substrate processing device
CN201510167195.3A CN104972386B (en) 2014-04-10 2015-04-09 Substrate board treatment
US14/682,661 US20150290766A1 (en) 2014-04-10 2015-04-09 Substrate processing apparatus
SG10201502813TA SG10201502813TA (en) 2014-04-10 2015-04-10 Substrate Processing Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014081012A JP6370084B2 (en) 2014-04-10 2014-04-10 Substrate processing equipment

Publications (2)

Publication Number Publication Date
JP2015199181A JP2015199181A (en) 2015-11-12
JP6370084B2 true JP6370084B2 (en) 2018-08-08

Family

ID=54264319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014081012A Active JP6370084B2 (en) 2014-04-10 2014-04-10 Substrate processing equipment

Country Status (6)

Country Link
US (1) US20150290766A1 (en)
JP (1) JP6370084B2 (en)
KR (1) KR102168354B1 (en)
CN (1) CN104972386B (en)
SG (1) SG10201502813TA (en)
TW (1) TWI673809B (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201598A (en) * 2014-04-10 2015-11-12 株式会社荏原製作所 Substrate processor
CN206541804U (en) * 2016-05-03 2017-10-03 K.C.科技股份有限公司 Base plate processing system
US10438828B2 (en) 2016-10-03 2019-10-08 Applied Materials, Inc. Methods and apparatus to prevent interference between processing chambers
CN108857858A (en) * 2017-05-15 2018-11-23 株式会社荏原制作所 Device and method, Wafer Backside Cleaning device and the substrate board treatment at the back side of cleaning base plate
JP6740292B2 (en) 2018-07-20 2020-08-12 ファナック株式会社 Air blow method and processing system
TW202044394A (en) * 2019-05-22 2020-12-01 日商荏原製作所股份有限公司 Substrate processing system
JP7310320B2 (en) 2019-06-03 2023-07-19 ブラザー工業株式会社 LIQUID EJECTION HEAD AND LIQUID EJECTION APPARATUS INCLUDING THE SAME
JP7371381B2 (en) 2019-07-31 2023-10-31 セイコーエプソン株式会社 Liquid ejection head and liquid ejection device
JP7224265B2 (en) * 2019-09-18 2023-02-17 株式会社荏原製作所 machine learning device, substrate processing device, trained model, machine learning method, machine learning program
JP2022072570A (en) * 2020-10-30 2022-05-17 株式会社荏原製作所 Method for determining extraction timing of substrate from cassette in substrate processing apparatus, device, program, and substrate processing apparatus
CN113299587B (en) * 2021-05-21 2022-04-26 无锡亚电智能装备有限公司 Wafer cleaning process task arrangement method and device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023146B1 (en) 1969-12-31 1975-08-05
JP3788533B2 (en) * 1996-09-30 2006-06-21 東京エレクトロン株式会社 Polishing apparatus and polishing method
JP3797822B2 (en) * 1999-06-30 2006-07-19 株式会社荏原製作所 Polishing device
JP3995478B2 (en) * 2000-01-17 2007-10-24 株式会社荏原製作所 Substrate transfer control device and substrate transfer method
US7097534B1 (en) * 2000-07-10 2006-08-29 Applied Materials, Inc. Closed-loop control of a chemical mechanical polisher
JP2003241818A (en) * 2002-02-19 2003-08-29 Dainippon Screen Mfg Co Ltd Schedule creation method for substrate treatment system and its program
JP2004106084A (en) * 2002-09-17 2004-04-08 Ebara Corp Polishing device and substrate machining device
JP2007103741A (en) * 2005-10-05 2007-04-19 Tokyo Electron Ltd Apparatus, method and program for cleaning substrate
JP2008091698A (en) * 2006-10-03 2008-04-17 Matsushita Electric Ind Co Ltd Substrate treating device, and substrate treating method
EP2141737B1 (en) * 2007-04-20 2013-07-03 Ebara Corporation Polishing apparatus and program thereof
DE102007035836B4 (en) * 2007-07-31 2017-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Two-dimensional transfer station that serves as an interface between a process plant and a transport system, and methods for operating the station
JP6046933B2 (en) * 2012-07-10 2016-12-21 株式会社荏原製作所 Polishing method
JP5932537B2 (en) * 2012-07-18 2016-06-08 株式会社Screenホールディングス Substrate processing apparatus, substrate processing method, and program

Also Published As

Publication number Publication date
TWI673809B (en) 2019-10-01
KR102168354B1 (en) 2020-10-22
US20150290766A1 (en) 2015-10-15
TW201539631A (en) 2015-10-16
SG10201502813TA (en) 2015-11-27
CN104972386A (en) 2015-10-14
CN104972386B (en) 2019-05-31
KR20150117602A (en) 2015-10-20
JP2015199181A (en) 2015-11-12

Similar Documents

Publication Publication Date Title
JP6370084B2 (en) Substrate processing equipment
JP6002532B2 (en) Vacuum processing apparatus and vacuum processing method
JP6425639B2 (en) Substrate processing system
JP5305729B2 (en) Polishing method, polishing apparatus, and program for controlling polishing apparatus
TWI665142B (en) Storage device and storage method
JP6250406B2 (en) Abnormality detection apparatus for substrate processing apparatus and substrate processing apparatus
TWI610385B (en) Substrate treating method and substrate treating apparatus
WO2014010403A1 (en) Substrate treatment device, program and substrate treatment method
US20190019698A1 (en) Substrate treating apparatus
KR102479206B1 (en) Substrate processing device and substrate transfer method
TW201824343A (en) Substrate processing apparatus and substrate processing method
JP2015201598A (en) Substrate processor
JP2024022025A (en) Substrate treatment apparatus and program
JP6259698B2 (en) Substrate processing method
JP2020205338A (en) Control system for controlling semiconductor manufacturing device system, and control method of semiconductor manufacturing device system
JP2011054679A (en) Substrate processor
JP2017103431A (en) Exhaust device of substrate processing apparatus
KR101992825B1 (en) aging wafer change method of Apparatus for Processing Substrate
JP6216258B2 (en) Substrate processing equipment
JP4657528B2 (en) Processing system and processing method
JP2016092132A (en) Substrate processing apparatus
JP2003243480A (en) Automatic conveying system and method for semiconductor wafer
JP2005050857A (en) Carrying method of semiconductor wafer, carrying system of semiconductor wafer, and manufacturing method of semiconductor device
JP2015128808A (en) Control device of substrate treatment device and substrate treatment device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180710

R150 Certificate of patent or registration of utility model

Ref document number: 6370084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250