KR20150115240A - 패킷 스위치 시스템 및 이의 트래픽 제어방법 - Google Patents

패킷 스위치 시스템 및 이의 트래픽 제어방법 Download PDF

Info

Publication number
KR20150115240A
KR20150115240A KR1020140039937A KR20140039937A KR20150115240A KR 20150115240 A KR20150115240 A KR 20150115240A KR 1020140039937 A KR1020140039937 A KR 1020140039937A KR 20140039937 A KR20140039937 A KR 20140039937A KR 20150115240 A KR20150115240 A KR 20150115240A
Authority
KR
South Korea
Prior art keywords
weight
packet
virtual output
output queue
suppression signal
Prior art date
Application number
KR1020140039937A
Other languages
English (en)
Inventor
권율
김민택
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140039937A priority Critical patent/KR20150115240A/ko
Priority to US14/626,943 priority patent/US20150288613A1/en
Publication of KR20150115240A publication Critical patent/KR20150115240A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/622—Queue service order
    • H04L47/6225—Fixed service order, e.g. Round Robin
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3045—Virtual queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/505—Corrective measures
    • H04L49/506—Backpressure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • H04L43/0894—Packet rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Environmental & Geological Engineering (AREA)

Abstract

본 발명은 스위치 패브릭의 규모나 기능에 관계없이 입력 모듈과 출력 모듈에서 버퍼의 상태와 패킷 전달 속도를 측정하여 트래픽을 제어하는 패킷 스위치 시스템 및 이의 트래픽 제어방법에 관한 것으로, 상기 패킷 스위치 시스템은, 다수의 입력 모듈로 구성되는 입력부; 다수의 출력 모듈로 구성되는 출력부; 및 다수의 스위치 컴포넌트로 구성되며, 상기 입력부로부터 전달되는 패킷을 수신하여, 상기 출력부로 전달하는 스위치 패브릭으로 구성되고, 상기 입력 모듈은, 다수의 가상 출력 큐; 및 상기 다수의 가상 출력 큐에 저장된 패킷을 가중치 라운드 로빈(Weighted Round Robin) 방식으로 선택하여 출력하는 액세스 속도 제어기로 구성된다.

Description

패킷 스위치 시스템 및 이의 트래픽 제어방법{Packet switch system and traffic control method thereof}
본 발명은 패킷 스위치 시스템 및 이의 트래픽 제어방법에 관한 것으로, 상세하게는 스위치 패브릭의 규모나 기능에 관계없이 입력 모듈과 출력 모듈에서 버퍼의 상태와 패킷 전달 속도를 측정하여 트래픽을 제어하는 패킷 스위치 시스템 및 이의 트래픽 제어방법에 관한 것이다.
최근 인터넷 서비스의 급속한 성장에 따라 패킷 네트워크 노드에 있는 패킷 스위치의 용량도 같은 규모로 빠르게 커지고 있다.
특히, 패킷 데이터가 집중되는 데이터 센터는 서비스를 제공하는 각종 서버들이 폭발적으로 증가함에 따라 수십 또는 수백 테라급의 스위치는 물론, 향후에는 페타급의 초대용량의 패킷 스위치가 필요한 상황이다.
그런데, 패킷 스위치는 스위칭 과정에서 패킷 간의 충돌이 일어나지 않도록 스위치 컴포넌트 하나하나를 잘 제어하여야 한다. 또한, 입력 모듈과 출력 모듈에서도 과도한 패킷의 유입으로 트래픽 충돌이 일어나지 않게 하여야 한다.
그러나, 스위치의 용량이 커지면 스위치 컴포넌트의 개수가 지수함수적으로 증가하고 이에 따라 제어의 복잡도는 더욱 증가하여 실시간 제어가 어렵게 된다. 특히, 수십, 수백 테라급 이상의 초대용량의 패킷 스위칭에는 기존의 방법으로 제어가 불가능하다.
도 1은 종래 중소 용량의 패킷 스위치 시스템에서 트래픽 제어 방법을 나타낸 것이다.
도 1을 참조하면, 패킷은 입력 모듈(10)로부터 출력되어, 스위치 패브픽(20)을 거쳐 출력 모듈(30)로 전달되며, 이때, 스위치 패브릭(20)은 다수의 스위치 컴포넌트(21)와 중재기(23)로 구성된다.
스위치 패브릭(20)의 중재기(23)는 패킷 스위칭 과정에서 패킷 간의 충돌이 일어나지 않도록 스위치 컴포넌트(21)를 제어하며, 입력 모듈(10)과 출력 모듈(20)도 과도한 트래픽의 유입으로 패킷 충돌이 일어나지 않도록 제어한다.
따라서, 스위치 패브릭(20)과 입출력 모듈(10, 30)이 서로 긴밀히 연동하여 시스템의 트래픽을 제어한다. 그러나, 스위치 패브릭(20)의 용량이 테라급 이상으로 커지면 실시간으로 긴밀한 연동 제어가 불가능해진다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 스위치 패브릭의 규모나 기능에 관계없이 입력 모듈과 출력 모듈에서 버퍼의 상태와 패킷 전달 속도를 측정함으로써 트래픽을 제어하는 패킷 스위치 시스템 및 이의 트래픽 제어방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 패킷 스위치 시스템은, 다수의 입력 모듈로 구성되는 입력부; 다수의 출력 모듈로 구성되는 출력부; 및 다수의 스위치 컴포넌트로 구성되며, 상기 입력부로부터 전달되는 패킷을 수신하여, 상기 출력부로 전달하는 스위치 패브릭으로 구성되고, 상기 입력 모듈은, 다수의 가상 출력 큐(VOQ : Virtual Out Queue); 및 상기 다수의 가상 출력 큐에 저장된 패킷을 가중치 라운드 로빈(Weighted Round Robin) 방식으로 선택하여 출력하는 액세스 속도 제어기로 구성된다.
한편, 입력 모듈에서는 패킷 스위치 시스템 외부로부터 입력된 패킷에 대해 그 패킷이 최종적으로 시스템에서 출력될 출력 모듈을 결정하고, 그 출력 모듈에 대응하는 가상 출력큐에 그 패킷을 저장한다.
그리고, 상기 다수의 가상 출력 큐 중에서 하나를 가중치 라운드 로빈 방식으로 선택하고, 선택한 가상 출력큐에 저장된 패킷을 출력하는 상기 액세스 속도 제어기는 상기 가상 출력 큐에 저장된 패킷의 저장 양을 측정하여, 저장 임계치 이상으로 패킷을 저장하고 있는 상기 가상 출력 큐가 있으면 해당 가상 출력 큐의 가중치를 높이고 이에 따라 선택 빈도가 높아져서 결과적으로는 해당 패킷을 더 빠른 속도로 출력하게 하도록 구성된다.
이때, 상기 액세스 속도 제어기는 가중치가 높아진 상기 가상 출력 큐에 대해, 다음 사이클 처리 시에 저장 패킷 양이 저장 임계치 이하인 경우 높아진 상기 가중치를 원래 값으로 복구시킨다.
또한, 상기 출력 모듈은 패킷을 보낸 입력 모듈 별로 입력되는 패킷의 전달 속도를 측정하여, 패킷 전달 속도가 속도 임계값 이상이면, 역방향 억제 신호 1(Backpressure Signal 1)을 속도 임계값 이상으로 패킷을 보낸 입력 모듈의 상기 액세스 속도 제어기로 전달하는 속도 측정부를 포함할 수 있다.
이때, 상기 액세스 속도 제어기는 상기 역방향 억제 신호 1을 수신하고, 상기 역방향 억제 신호 1을 반영하여 상기 가상 출력 큐의 가중치를 조절한다.
여기서, 상기 가상 출력 큐의 가중치를 조절할 때, 상기 액세스 속도 제어기는 상기 역방향 억제 신호1을 보낸 출력 모듈에 대응되는 가상 출력 큐의 가중치를 감소시키는 한편, 타이머 1을 동작시킨다.
또한, 상기 액세스 속도 제어기는 상기 역방향 억제 신호 1을 수신하지 않는 경우, 상기 타이머 1이 0인지를 판단하고, 0이 아닌 경우, 상기 타이머 1을 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 1을 수신함에 따라 감소된 상기 가중치를 한 단계씩 복구시키기 위해 가중치 감소값을 상기 타이머 1의 초기 세팅값으로 나눈 수(한 단계 복구값에 해당)만큼 해당 가상 출력 큐의 상기 가중치를 증가시킨다.
한편, 상기 출력 모듈은 상기 입력 모듈로부터 전달되는 패킷을 버퍼에 저장하며, 저장된 패킷 양을 측정하여, 저장 임계값 이상이면, 역방향 억제 신호 2를 모든 입력 모듈의 상기 액세스 속도 제어기로 전달하는 버퍼를 포함할 수 있다.
이때, 상기 액세스 속도 제어기는 상기 역방향 억제 신호 2를 수신하고, 상기 역방향 억제 신호 2(Backpressure Signal 2)를 반영하여 상기 가상 출력 큐의 가중치를 조절한다.
여기에서, 상기 가상 출력 큐의 가중치를 조절할 때, 상기 액세스 속도 제어기는 상기 역방향 억제 신호 2를 보낸 출력 모듈에 대응되는 가상 출력 큐의 상기 가중치를 감소시키는 한편, 타이머 2를 동작시킨다.
또한, 상기 액세스 속도 제어기는 상기 역방향 억제 신호 2를 수신하지 않는 경우, 상기 타이머 2가 0인지를 판단하고, 0이 아닌 경우, 상기 타이머 2를 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 2를 수신함에 따라 감소된 상기 가중치를 한 단계씩 복구시키기 위해 가중치 감소값을 상기 타이머 2의 초기 세팅값으로 나눈 수(한 단계 복구값에 해당)만큼 해당 가상 출력 큐의 상기 가중치를 증가시킨다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 패킷 스위치 시스템의 트래픽 제어방법은, 입력 모듈에 입력된 패킷을 전달할 출력 모듈에 대응되는 가상 출력 큐에 저장하고, 다수의 가상 출력 큐에 저장된 패킷을 가중치 라운드 로빈 방식에 따라 선택하여 출력하는 단계; 상기 입력 모듈이 패킷을 저장하면서, 상기 가상 출력 큐에 저장된 패킷 양을 측정하고, 저장 임계치와 비교하여, 저장 임계치 이상인지를 판단하는 단계; 상기 저장 패킷 양이 상기 저장 임계치 이상인 경우, 해당 가상 출력 큐의 가중치를 증가시키는 단계; 및 입력 모듈에서 출력 모듈로 전달되는 패킷의 전달 속도가 속도 임계값 이상인 경우에 출력 모듈로부터 출력되는 역방향 억제 신호 1의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계;를 포함할 수 있다.
이때, 상기 가상 출력 큐에 저장된 패킷 양이 상기 저장 임계치 미만인 경우, 이전 사이클에서 상기 저장 패킷 양이 상기 저장 임계치 이상인 경우에 해당되어 가중치가 증가된 가상 출력 큐인 경우, 증가된 가중치만큼 상기 가중치를 감소시킨다.
한편, 상기 역방향 억제 신호 1의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계에 있어서, 상기 역방향 억제 신호 1을 수신하면, 상기 역방향 억제 신호 1을 보낸 출력 모듈에 대응되는 가상 출력 큐의 상기 가중치를 감소시키는 한편, 타이머 1을 동작시킨다.
또한, 상기 역방향 억제 신호 1의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계에 있어서, 상기 역방향 억제 신호 1을 수신하지 않는 경우, 상기 타이머 1이 0인지를 판단하고, 0이 아닌 경우, 상기 타이머 1을 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 1을 수신함에 따라 감소된 상기 가중치를 한 단계씩 복구시키기 위해, 가중치 감소값을 상기 타이머 1의 초기 세팅값으로 나눈 수(한 단계 복구값에 해당)만큼 해당 가상 출력 큐의 상기 가중치를 증가시킨다.
상기 역방향 억제 신호 1의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계 이후에, 출력 모듈의 버퍼에 저장된 패킷 양이 버퍼의 저장 임계값 이상인 경우, 상기 출력 모듈로부터 모든 입력 모듈에게로 전달되는 역방향 억제 신호 2의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계를 더 포함할 수 있다.
이때, 상기 역방향 억제 신호 2의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계에 있어서, 상기 역방향 억제 신호 2를 수신하면, 상기 역방향 억제 신호 2를 보낸 출력 모듈에 대응되는 가상 출력 큐의 가중치를 감소시키는 한편, 타이머 2를 동작시킨다.
또한, 상기 역방향 억제 신호 2의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계에 있어서, 상기 역방향 억제 신호 2를 수신하지 않는 경우, 상기 타이머 2가 0인지를 판단하고, 0이 아닌 경우, 상기 타이머 2를 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 2를 수신함에 따라 감소된 상기 가중치를 한 단계씩 복구시키기 위해 가중치 감소값을 상기 타이머 2의 초기 세팅값으로 나눈 수(한 단계 복구값에 해당)만큼 해당 가상 출력 큐의 가중치를 증가시킨다.
이와 같은 본 발명에 따르면, 초대용량의 스위치 패브릭을 가진 패킷 스위치 시스템에서 스위치 패브릭과 무관하게 입력 모듈과 출력 모듈 간에 트래픽의 속도를 제어하는 신호를 주고 받음으로써 패킷 스위치 시스템의 트래픽을 제어할 수 있다.
따라서, 입력 모듈 및 출력 모듈에서 트랙픽 속도와 패킷 버퍼 상태를 측정하고, 이를 기반으로 트래픽을 제어하기 때문에 스위치 패브릭의 용량에 무관하게 트래픽을 제어할 수 있다.
도 1은 종래 중소 용량의 패킷 스위치 시스템에서 트래픽 제어 방법을 나타낸 것이다.
도 2는 본 발명의 실시 예에 따른 패킷 스위치 시스템의 구성을 도시한 구성도이다.
도 3은 본 발명의 실시 예에 따른 패킷 스위치 시스템에 있어서의 단일 입력 모듈의 구성도이다.
도 4는 본 발명의 실시 예에 따른 패킷 스위치 시스템에 있어서의 단일 출력 모듈의 구성도이다.
도 5는 본 발명의 실시 예에 따른 패킷 스위치 시스템의 입력 모듈의 트래픽 제어 방법을 나타낸 순서도이다.
도 6은 본 발명의 실시 예에 따른 패킷 스위치 시스템의 출력 모듈의 트래픽 제어 방법을 나타낸 순서도이다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면들을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 실시 예에 따른 패킷 스위치 시스템의 구성을 도시한 구성도이고, 도 3은 본 발명의 실시 예에 따른 패킷 스위치 시스템에 있어서의 단일 입력 모듈의 구성도이고, 도 4는 본 발명의 실시 예에 따른 패킷 스위치 시스템에 있어서의 단일 출력 모듈의 구성도이다. 이때, 도 2와 도 3 및 도 4에는 구성과 함께 신호의 흐름이 함께 도시되어 있다.
도 2와 도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 패킷 스위치 시스템은 다수의 입력 모듈(100-1 ~ 100-N)을 포함하는 입력부(100), 스위치 패브릭(200) 및 다수의 출력 모듈(300-1 ~ 300-N)을 포함하는 출력부(300)로 구성될 수 있다.
상기 입력부(100)를 구성하는 다수의 입력 모듈(100-1 ~ 100-N)은 각각 동일한 구조로 이루어져 동일한 기능을 수행하며, 마찬가지로 상기 출력부(300)를 구성하는 다수의 출력 모듈(300-1 ~ 300-N) 각각 역시 동일한 구조로 이루어져, 동일한 기능을 수행하므로, 이하에서는 단일 입력 모듈(100-1) 및 단일 출력 모듈(300-1)을 중심으로 설명하도록 한다.
한편, 상기 스위치 패브릭(200)은 다수의 스위치 컴포넌트로 구성되어, 입력부(100)로부터 입력되는 패킷을 출력부(200)로 전달하는 통상의 스위치 패브릭(200)인 바 이에 대한 상세한 설명은 생략하도록 한다.
이때, 본 발명의 실시 예에 따른 패킷 스위치 시스템에서 패킷 트래픽 제어는 스위치 패브릭(200)에 의해 이루어지는 것이 아니라 각각의 입력 모듈 및 출력 모듈에 의해 이루어지는 것을 특징으로 한다.
도 3을 참조하면, 상기 단일 입력 모듈(100-1)은 다수의 가상 출력 큐(VOQ: Virtual Out Queue)(110)와 액세스 속도 제어기(120)로 구성될 수 있다.
다수의 가상 출력 큐(110)를 구성하는 각 큐는 출력 모듈(300-1 ~ 300-N)과 일대일로 대응된다. 즉, 첫번째 가상 출력 큐(110)에 저장된 패킷은 출력 모듈(300-1)로 전달될 패킷들이다.
상기 다수의 가상 출력 큐(100)는 각각 독립적으로 동작하며, 각 가상 출력 큐로 들어온 패킷들이 들어온 순서대로 저장되고 그 순서대로 출력되는 FIFO(First In First Out) 메모리이다. 상기 다수의 가상 출력 큐(110)에 저장되어 있는 패킷 양을 상기 액세스 속도 제어기(120)가 측정하여 항상 파악하고 있다.
상기 액세스 속도 제어기(120)는 가중치 라운드 로빈(WRR: Weighted Round Robin) 방식으로 상기 다수의 가상 출력 큐(110) 중에서 하나의 가상 출력 큐를 선택하고 거기에 저장된 패킷을 출력한다.
즉, 상기 액세스 속도 제어기(120)는 상기 입력 모듈(100-1) 내의 다수의 가상 출력 큐(110)를 돌아가면서 가중치에 따라 하나씩 선택함으로써, 가상 출력 큐(110)에 저장된 패킷을 출력한다.
이때, 상기 액세스 속도 제어기(120)는 가상 출력 큐(110)마다 가중치를 두고, 가중치가 높은 가상 출력 큐(110)에 대한 선택의 빈도를 더 높여, 패킷을 더 빠른 속도로 출력하도록 구성된다.
한편, 상기 다수의 가상 출력 큐(110)에 저장된 패킷 양은 상기 액세스 속도 제어기(120)가 측정하여 알고 있으므로, 상기 액세스 속도 제어기(120)는 상기 다수의 가상 출력 큐(110)로부터 출력되는 패킷 양을 가중치로서 조절한다.
따라서, 상기 액세스 속도 제어기(120)는 많은 패킷을 저장하고 있는 가상 출력 큐를 더 많이 선택하여 패킷을 더 빠르게 출력함으로써, 패킷 스위치 시스템에서 임의의 어느 출력 모듈로 전달하여야 하는 패킷의 양이 많은 경우 그것을 허용하여 그곳으로 많은 패킷이 전달될 수 있도록 한다.
또한, 상기 액세스 속도 제어기(120)는 상기 출력 모듈(300-1)로부터 전달되는 역방향 억제 신호들(Backpressure Signals)(BS1, BS2)을 수신하고, 수신된 역방향 억제 신호들(BS1, BS2)을 반영하여 상기 다수의 가상 출력 큐(110)에 대한 가중치를 조절한다.
즉, 상기 액세스 속도 제어기(120)는 상기 출력 모듈(300-1)로부터 전달되는 역방향 억제 신호들(BS1, BS2)을 반영하여 상기 역방향 억제 신호 1을 보낸 출력 모듈에 대응되는 가상 출력 큐(110)를 더 낮은 빈도로 선택한다.
그리고, 상기 액세스 속도 제어기(120)는 상기 역방향 억제 신호 1(BS1)을 수신하면, 상기 역방향 억제 신호 1(BS1)을 보낸 출력 모듈에 대응되는 가상 출력 큐의 가중치를 감소시키는 한편, 시간이 지나면 상기 가중치를 원상태로 복구시키기 위해 타이머 1을 세팅하여 동작시킨다.
또한, 상기 액세스 속도 제어기(120)는 상기 역방향 억제 신호 1(BS1)을 수신하지 않는 경우, 타이머 1이 0인지를 판단하고, 0이 아닌 경우, 타이머 1을 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 1(BS1)을 수신함에 따라 감소된 가중치를 한 단계씩 복구시키기 위해, 한 단계에 해당되는, 가중치 감소값을 타이머 1의 초기 세팅값으로 나눈 수만큼, 해당 가상 출력 큐의 가중치를 증가시킨다.
이때, 타이머 1이 0인 경우에는 상기 역방향 억제 신호 1(BS1)에 따라 가중치가 감소된 것이 원래값으로 이미 복구가 완료된 것이므로, 상기 액세스 속도 제어기(120)는 현재 가중치를 그대로 유지한다.
다른 한편, 상기 액세스 속도 제어기(120)는 상기 역방향 억제 신호 2(BS2)를 수신하면, 상기 역방향 억제 신호 2를 보낸 출력 모듈에 대응되는 가상 출력 큐의 가중치를 감소시키는 한편, 타이머 2를 세팅하여 동작시킨다.
또한, 상기 액세스 속도 제어기(120)는 상기 역방향 억제 신호 2(BS2)를 수신하지 않는 경우, 타이머 2가 0인지를 판단하고, 0이 아닌 경우, 타이머 2를 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 2(BS2)를 수신함에 따라 감소된 가중치를 한 단계씩 복구시키기 위해, 한 단계 복구값에 해당되는, 가중치 감소값을 타이머 2의 초기 세팅값으로 나눈 수만큼, 해당 가상 출력 큐의 가중치를 증가시킨다.
이때, 타이머 2가 0인 경우에는 상기 역방향 억제 신호 2(BS2)에 따라 가중치가 감소된 것이 원래값으로 이미 복구가 완료된 것이므로, 상기 액세스 속도 제어기(120)는 현재 가중치를 그대로 유지한다.
또한, 서비스 품질(QoS : Quality of Service)을 위해, 각 가상 출력 큐(110) 내에 클래스 큐(class queue)를 둘 수 있다. 즉, 각 가상 출력 큐(110) 내에는 다시 등급별로 큐가 있고, 이들 큐 간에는 우선순위에 따라 결정된다. 따라서 우선 순위가 높은 등급의 큐에 있는 패킷이 해당 가상 출력 큐의 출력 패킷으로 선택된다. 이러한 클래스 큐에 대한 처리 방법 통상적으로 사용되고 있는 것인 바, 이에 대한 상술은 생략하기로 한다.
도 4를 참조하면, 상기 단일 출력 모듈(300-1)은 속도 측정부(310)와 버퍼(320)로 구성될 수 있다.
상기 속도 측정부(310)는 입력되는 패킷의 전달 속도를 패킷을 보낸 입력 모듈 별로 측정하여 속도 임계값 이상이면 해당 패킷을 보낸 입력 모듈로 역방향 억제 신호 1을 보낸다. 여기에서 역방향이란 용어는 패킷의 전달 방향과는 반대 방향이라는 뜻이다.
상기 버퍼(320)는 단일 출력 모듈(300-1)에서 패킷이 최종적으로 출력되기 전에 일시 저장되는 FIFO 메모리이다.
이때, 상기 버퍼(320)는 버퍼에 저장된 패킷 양을 측정하여, 저장 임계값 이상이면, 모든 입력 모듈로 역방향 억제 신호 2를 전달한다.
따라서, 요약하면, 상기 단일 출력 모듈(300-1)은 패킷 입력 속도를 측정하여 역방향 억제 신호 1(BS1)을 출력하고, 저장된 패킷 양을 측정하여 역방향 억제 신호 2(BS2)를 출력하며, 상기 역방향 억제 신호 1(BS1) 및 상기 역방향 억제 신호 2(BS2)는 해당 입력 모듈로 전달된다.
한편, 상기 버퍼(320)가 다수의 클래스 큐로 구성되도록 하여, 우선 순위가 높은 클래스 큐에 저장된 패킷을 먼저 출력하도록 구성될 수 있다.
도 5는 본 발명의 실시 예에 따른 패킷 스위치 시스템의 입력 모듈의 트래픽 제어 방법을 나타낸 순서도이다.
도 5를 참조하면, 입력 모듈(100-1)의 가중치 라운드 로빈 방식에서 가중치를 초기에는 모든 가상 출력 큐(110)에 대해 모두 동일한 값으로 설정하고, 가상 출력 큐(110)의 저장 임계치도 모두 동일한 값으로 설정한다(S10).
그리고, 입력 모듈(100-1)의 액세스 속도 제어기(120)는 가중치 라운드 로빈 방식으로 상기 다수의 가상 출력 큐(110) 중에서 하나의 가상 출력 큐를 선택하고, 그 큐에 저장된 패킷을 출력한다(S11). 초기에는 모든 가상 출력 큐(110)의 가중치가 동일하며, 동작 사이클이 반복 진행됨에 따라 가중치는 계속 변경된다.
또한, 상기 입력 모듈(110-1)은 외부로부터 입력된 패킷에 대해 그 패킷이 전달될 출력 모듈을 정하고, 그 출력 모듈에 대응되는 가상 출력 큐(110)에 입력된 패킷을 저장한다. 그리고 다수의 가상 출력 큐(110)에 저장된 패킷 양을 측정하여, 저장 임계치를 넘는지를 조사한다(S12).
이때, 저장 패킷 양이 저장 임계치(예를 들면, 가상 출력 큐 용량의 50%)보다 크면(S12-예), 해당 가상 출력 큐(110)의 가중치를 증가시키고(S13), 저장 패킷 량이 임계치 미만인 경우(S12-아니오), 이전 사이클에서 가중치가 증가된 가중치이면, 가중치를 원래대로 감소시킨다(S14).
이때, 증가되는 가중치의 크기와 감소되는 가중치의 크기는 동일하도록 설정되는 것이 바람직하다.
이에 따라, 상기 입력 모듈(110-1)은 트래픽이 증가하여 패킷이 많이 입력되는 가상 출력 큐(110)에 대해 패킷을 더 높은 빈도로 선택되게 하여, 트래픽이 많은 노드로 가는 출력 모듈에 더 많은 패킷을 많이 보낼 수 있도록 한다.
다음으로, 출력 모듈(300-1)로부터 전달된 역방향 억제 신호 1(BS1) 및 역방향 억제 신호 2(BS2)의 수신 여부에 따라, 입력 모듈(100-1)은 가상 출력 큐의 가중치를 변경한다.
구체적으로, 입력 모듈(100-1)은 출력 모듈(300-1)로부터 역방향 억제 신호 1이 수신되는지를 판단하고(S15), 역방향 억제 신호 1이 수신된 것으로 판단하면(S15-예), 해당 가상 출력 큐의 가중치를 감소시킨다(S16).
이때, 해당 가상 출력 큐의 가중치를 감소시키면서, 타이머1을 동작시킨다. 타이머1은 입력 모듈(100-1)의 동작이 한 사이클씩 반복될 때 카운트 다운 하는데, 이때 가중치를 한 단계씩 증가시켜 최종적으로는 감소된 가중치를 원래값으로 원상복구하기 위한 것이다.
만약, 역방향 억제 신호 1이 수신되지 않은 것으로 판단하면(S15-아니오), 타이머 1이 0인지를 판단하여, 0이 아닌 경우, 타이머 1을 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 1을 수신함에 따라 감소된 해당 가상 출력 큐의 가중치를 한 단계만큼(가중치 감소값을 타이머 초기 설정치로 나눈 값) 증가시킨다(S17).
즉, 이전 사이클에서 역방향 억제 신호 1에 따라 해당 가상 출력 큐의 가중치가 △W 만큼 감소되었고 그때 타이머가 T로 설정되어 카운트 다운 한다고 하면, 이번 사이클에 가중치가 한 단계인 △W/T만큼 증가된다.
따라서, 역방향 억제 신호 1에 따른 가중치의 감소량은 여러 사이클을 거치면서 조금씩 단계별로 증가하여 원래의 값으로 된다.
다음으로, 입력 모듈(100-1)은 출력 모듈(300-1)로부터 역방향 억제 신호 2가 수신되는지를 판단하고(S18), 역방향 억제 신호 2가 수신된 것으로 판단하면(S18-예), 해당 가상 출력 큐의 가중치를 감소시킨다(S19).
이때, 해당 가상 출력 큐의 가중치를 감소시키면서, 타이머1을 동작시킨다. 타이머1은 입력 모듈(100-1)의 동작이 한 사이클씩 반복될 때 카운트 다운 하는데, 이때 가중치를 한 단계씩 증가시켜 최종적으로는 감소된 가중치를 원래값으로 원상복구하기 위한 것이다.
만약, 역방향 억제 신호 2가 수신되지 않은 것으로 판단하면(S18-아니오), 타이머2가 0인지를 판단하여, 0이 아닌 경우, 타이머2를 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 2를 수신함에 따라 감소된 해당 가상 출력 큐의 가중치를 한 단계만큼(가중치 감소값을 타이머 초기 설정치로 나눈 값) 증가시킨다(S20).
즉, 이전 사이클에서 역방향 억제 신호 2에 따라 해당 가상 출력 큐의 가중치가 △W만큼 감소되었고 그때 타이머가 T로 설정되어 카운트 다운 한다고 하면, 이번 사이클에 가중치가 한 단계인 △W/T만큼 증가된다.
따라서, 역방향 억제 신호 2에 따른 가중치의 감소량은 여러 사이클을 거치면서 조금씩 단계별로 증가하여 원래의 값으로 된다.
도 6은 본 발명의 실시 예에 따른 패킷 스위치 시스템의 출력 모듈의 트래픽 제어 방법을 나타낸 순서도이다.
도 6을 참조하면, 출력 모듈(300-1)은 초기값을 설정한다. 이때, 패킷 전달 속도 임계값과 버퍼의 패킷 저장 임계값이 설정된다(S100).
그리고 입력 모듈(100-1)로부터 전달되는 패킷을 수신한다(S110).
출력 모듈(300-1)은 패킷을 수신하면서, 수신되는 패킷의 속도를 그 패킷을 보낸 입력 모듈별로 측정하고, 버퍼에 저장한다(S120). 이때 패킷 전달 속도가 설정된 속도 임계값 이상인 경우(S130-예), 역방향 억제 신호 1(BS1)을 해당 입력 모듈로 전달한다(S140).
또한, 패킷 전달 속도가 설정된 속도 임계값 미만이거나(S130-아니요), 역방향 억제 신호 1(BS1)을 해당 입력 모듈로 전달한 후(S140), 출력 모듈(300-1)은 버퍼에 저장되는 패킷 양을 측정하고(S150), 저장된 패킷 양이 설정된 저장 임계값 이상인 경우(S150-예), 역방향 억제 신호 2(BS2)를 모든 입력 모듈로 전달한다(S160).
그리고, 저장된 패킷 양이 설정된 저장 임계값 미안인 경우(S150-아니요)이거나 역방향 억제 신호 2(BS2)를 모든 입력 모듈로 전달한 후(S160), 출력 모듈(300-1)은 버퍼에 저장된 패킷 중 가장 먼저 들어온 것(가장 오래된 것)을 출력하고(S170), 다음 사이클의 동작을 한다(S110).
즉, 본 발명의 실시 예에 따른 패킷 스위치 시스템은 입력 모듈의 가상 출력 큐에 저장된 패킷 양, 출력 모듈로 전달되는 패킷의 전달 속도 및 출력 모듈의 버퍼에 저장된 패킷의 양에 따라, 입력 모듈의 가상 출력 큐의 가중치를 조절하면서, 입력 모듈로부터 출력되는 패킷의 양을 조절하는 것을 특징으로 한다.
따라서, 패킷 스위치 시스템에서 스위치 패브릭과 무관하게 입력 모듈과 출력 모듈 간에 트래픽의 속도를 제어하는 역방향 억제 신호를 주고 받음으로써 패킷 스위치 시스템의 트래픽을 제어할 수 있으므로, 스위치 패브릭의 용량이 큰 초대용량의 패킷 스위치 시스템에도 적용이 가능하다.
한편, 본 발명에 따른 패킷 스위치 시스템 및 이의 트래픽 제어방법을 실시 예에 따라 설명하였지만, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
따라서, 본 발명에 기재된 실시 예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 입력부 100-1 ~ 100-N : 입력 모듈
110 : 가상 출력 큐 120 : 액세스 속도 제어기
200 : 스위치 패브릭 300 : 출력부
300-1 ~ 300-N : 출력 모듈 310 : 속도 측정부
320 : 버퍼

Claims (18)

  1. 다수의 입력 모듈로 구성되는 입력부;
    다수의 출력 모듈로 구성되는 출력부; 및
    다수의 스위치 컴포넌트로 구성되며, 상기 입력부로부터 전달되는 패킷을 수신하여, 상기 출력부로 전달하는 스위치 패브릭으로 구성되고,
    상기 입력 모듈은,
    다수의 가상 출력 큐; 및
    상기 다수의 가상 출력 큐에 저장된 패킷을 가중치 라운드 로빈(Weighted Round Robin) 방식으로 선택하여 출력하는 액세스 속도 제어기;
    를 포함하는 패킷 스위치 시스템.
  2. 제 1 항에 있어서,
    액세스 속도 제어기는 상기 가상 출력 큐에 저장된 패킷의 저장 양을 측정하여, 저장 임계치 이상으로 패킷을 저장하고 있는 상기 가상 출력 큐가 있으면 해당 가상 출력 큐의 가중치를 높이고 이에 따라 선택 빈도가 높아져서 결과적으로는 해당 패킷을 더 빠른 속도로 출력하게 하는 패킷 스위치 시스템.
  3. 제 2 항에 있어서,
    상기 액세스 속도 제어기는 가중치가 높아진 상기 가상 출력 큐에 대해, 다음 사이클 처리 시에 저장 패킷 양이 저장 임계치 이하인 경우 높아진 상기 가중치를 원래 값으로 복구시키는 패킷 스위치 시스템.
  4. 제 1 항에 있어서,
    상기 출력 모듈은 패킷을 보낸 입력 모듈별로 입력되는 패킷의 전달 속도를 측정하여, 패킷 전달 속도가 속도 임계값 이상이면, 역방향 억제 신호 1을 속도 임계값 이상으로 패킷을 보낸 입력 모듈의 상기 액세스 속도 제어기로 전달하는 속도 측정부를 포함하는 것인 패킷 스위치 시스템.
  5. 제 4 항에 있어서,
    상기 액세스 속도 제어기는 상기 역방향 억제 신호 1을 수신하고, 상기 역방향 억제 신호 1을 반영하여 상기 가상 출력 큐의 가중치를 조절하는 것인 패킷 스위치 시스템.
  6. 제 5 항에 있어서,
    상기 액세스 속도 제어기는 상기 역방향 억제 신호 1을 수신하면, 상기 역방향 억제 신호1을 보낸 출력 모듈에 대응되는 가상 출력 큐의 가중치를 감소시키는 한편, 타이머 1을 동작시키는 것인 패킷 스위치 시스템.
  7. 제 6 항에 있어서,
    상기 액세스 속도 제어기는 상기 역방향 억제 신호 1을 수신하지 않는 경우, 상기 타이머 1이 0인지를 판단하고, 0이 아닌 경우, 상기 타이머 1을 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 1을 수신함에 따라 감소된 상기 가중치를 한 단계씩 복구시키기 위해 가중치 감소값을 상기 타이머 1의 초기 세팅값으로 나눈 수만큼 해당 가상 출력 큐의 상기 가중치를 증가시키는 것인 패킷 스위치 시스템.
  8. 제 1 항에 있어서,
    상기 출력 모듈은 상기 입력 모듈로부터 전달되는 패킷을 버퍼에 저장하며, 저장된 패킷 양을 측정하여, 저장 임계값 이상이면, 역방향 억제 신호 2를 모든 입력 모듈의 상기 액세스 속도 제어기로 전달하는 버퍼를 포함하는 것인 패킷 스위치 시스템.
  9. 제 8 항에 있어서,
    상기 액세스 속도 제어기는 상기 역방향 억제 신호 2를 수신하고, 상기 역방향 억제 신호 2를 반영하여 상기 가상 출력 큐의 가중치를 조절하는 것인 패킷 스위치 시스템.
  10. 제 9 항에 있어서,
    상기 액세스 속도 제어기는 상기 역방향 억제 신호 2를 수신하면, 상기 역방향 억제 신호 2를 보낸 출력 모듈에 대응되는 가상 출력 큐의 상기 가중치를 감소시키는 한편, 타이머 2를 동작시키는 것인 패킷 스위치 시스템.
  11. 제 10 항에 있어서,
    상기 액세스 속도 제어기는 상기 역방향 억제 신호 2를 수신하지 않는 경우, 상기 타이머 2가 0인지를 판단하고, 0이 아닌 경우, 상기 타이머 2를 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 2를 수신함에 따라 감소된 상기 가중치를 한 단계씩 복구시키기 위해 가중치 감소값을 상기 타이머 2의 초기 세팅값으로 나눈 수만큼 해당 가상 출력 큐의 상기 가중치를 증가시키는 패킷 스위치 시스템.
  12. 입력 모듈에 입력된 패킷을 전달할 출력 모듈에 대응되는 가상 출력 큐에 저장하고, 다수의 가상 출력 큐에 저장된 패킷을 가중치 라운드 로빈 방식에 따라 선택하여 출력하는 단계;
    상기 입력 모듈이 패킷을 저장하면서, 상기 가상 출력 큐에 저장된 패킷 양을 측정하고, 저장 임계치와 비교하여, 저장 임계치 이상인지를 판단하는 단계;
    상기 저장 패킷 양이 상기 저장 임계치 이상인 경우, 해당 가상 출력 큐의 가중치를 증가시키는 단계; 및
    입력 모듈에서 출력 모듈로 전달되는 패킷의 전달 속도가 속도 임계값 이상인 경우에 출력 모듈로부터 출력되는 역방향 억제 신호 1의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계;
    를 포함하는 패킷 스위치 시스템의 트래픽 제어방법.
  13. 제 12 항에 있어서,
    상기 가상 출력 큐에 저장된 패킷 양이 상기 저장 임계치 미만인 경우, 이전 사이클에서 상기 저장 패킷 양이 상기 저장 임계치 이상인 경우에 해당되어 가중치가 증가된 가상 출력 큐인 경우, 증가된 가중치만큼 상기 가중치를 감소시키는 것인 패킷 스위치 시스템의 트래픽 제어방법.
  14. 제 12 항에 있어서,
    상기 역방향 억제 신호 1의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계에 있어서, 상기 역방향 억제 신호 1을 수신하면, 상기 역방향 억제 신호 1을 보낸 출력 모듈에 대응되는 가상 출력 큐의 상기 가중치를 감소시키는 한편, 타이머 1을 동작 시키는 것인 패킷 스위치 시스템의 트래픽 제어방법.
  15. 제 12 항에 있어서,
    상기 역방향 억제 신호 1의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계에 있어서, 상기 역방향 억제 신호 1을 수신하지 않는 경우, 상기 타이머 1이 0인지를 판단하고, 0이 아닌 경우, 상기 타이머 1을 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 1을 수신함에 따라 감소된 상기 가중치를 한 단계씩 복구시키기 위해, 가중치 감소값을 상기 타이머 1의 초기 세팅값으로 나눈 수만큼 해당 가상 출력 큐의 상기 가중치를 증가시키는 것인 패킷 스위치 시스템의 트래픽 제어방법.
  16. 제 12 항에 있어서,
    상기 역방향 억제 신호 1의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계 이후에, 출력 모듈의 버퍼에 저장된 패킷 양이 버퍼의 저장 임계값 이상인 경우, 상기 출력 모듈로부터 모든 입력 모듈에게로 전달되는 역방향 억제 신호 2의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계를 더 포함하는 패킷 스위치 시스템의 트래픽 제어방법.
  17. 제 16 항에 있어서,
    상기 역방향 억제 신호 2의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계에 있어서, 상기 역방향 억제 신호 2를 수신하면, 상기 역방향 억제 신호 2를 보낸 출력 모듈에 대응되는 가상 출력 큐의 가중치를 감소시키는 한편, 타이머 2를 동작 시키는 것인 패킷 스위치 시스템의 트래픽 제어방법.
  18. 제 16 항에 있어서,
    상기 역방향 억제 신호 2의 수신 여부에 따라 가상 출력 큐의 가중치를 조절하는 단계에 있어서, 상기 역방향 억제 신호 2를 수신하지 않는 경우, 상기 타이머 2가 0인지를 판단하고, 0이 아닌 경우, 상기 타이머 2를 하나 감소시키고, 이전 사이클에서 상기 역방향 억제 신호 2를 수신함에 따라 감소된 상기 가중치를 한 단계씩 복구시키기 위해 가중치 감소값을 상기 타이머 2의 초기 세팅값으로 나눈 수만큼 해당 가상 출력 큐의 가중치를 증가시키는 것인 패킷 스위치 시스템의 트래픽 제어방법.
KR1020140039937A 2014-04-03 2014-04-03 패킷 스위치 시스템 및 이의 트래픽 제어방법 KR20150115240A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140039937A KR20150115240A (ko) 2014-04-03 2014-04-03 패킷 스위치 시스템 및 이의 트래픽 제어방법
US14/626,943 US20150288613A1 (en) 2014-04-03 2015-02-20 Packet switch system and traffic control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140039937A KR20150115240A (ko) 2014-04-03 2014-04-03 패킷 스위치 시스템 및 이의 트래픽 제어방법

Publications (1)

Publication Number Publication Date
KR20150115240A true KR20150115240A (ko) 2015-10-14

Family

ID=54210742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140039937A KR20150115240A (ko) 2014-04-03 2014-04-03 패킷 스위치 시스템 및 이의 트래픽 제어방법

Country Status (2)

Country Link
US (1) US20150288613A1 (ko)
KR (1) KR20150115240A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180070872A (ko) * 2016-12-19 2018-06-27 주식회사 엘지유플러스 패킷 처리 방법 및 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102610846B1 (ko) * 2016-05-13 2023-12-07 한국전자통신연구원 고속 분산 저장 장치 및 방법
US11182205B2 (en) * 2019-01-02 2021-11-23 Mellanox Technologies, Ltd. Multi-processor queuing model

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635880T2 (de) * 1995-09-18 2006-10-05 Kabushiki Kaisha Toshiba, Kawasaki Anlage und Methode zur Übertragung von Paketen, geeignet für eine grosse Anzahl von Eingangstoren
US7586909B1 (en) * 2002-03-06 2009-09-08 Agere Systems Inc. Striping algorithm for switching fabric
US20060165071A1 (en) * 2002-10-02 2006-07-27 Koninklijke Philips Electroncis N.V. Weight adaption in packet switches
US7414973B2 (en) * 2005-01-24 2008-08-19 Alcatel Lucent Communication traffic management systems and methods
CN101958824B (zh) * 2009-07-14 2012-06-27 华为技术有限公司 一种数据交换方法及数据交换结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180070872A (ko) * 2016-12-19 2018-06-27 주식회사 엘지유플러스 패킷 처리 방법 및 장치

Also Published As

Publication number Publication date
US20150288613A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
EP1457008B1 (en) Methods and apparatus for network congestion control
EP2642704B1 (en) Reducing headroom
EP3229425B1 (en) Packet forwarding method and device
US11070481B2 (en) Predictive management of a network buffer
US7180862B2 (en) Apparatus and method for virtual output queue feedback
US7668104B1 (en) Inter-device flow control
US8411574B2 (en) Starvation free flow control in a shared memory switching device
US10069701B2 (en) Flexible allocation of packet buffers
US9197570B2 (en) Congestion control in packet switches
WO2003048903A2 (en) Rate shaping in packet-based computer network
WO2012172691A1 (ja) スイッチ及びそれを用いた計算機システム及びパケット転送制御方法
EP1810466A1 (en) Directional and priority based flow control between nodes
JP5673664B2 (ja) 高速通信システム及び高速通信方法
US7164687B2 (en) Queue control method and relay apparatus using the method
JP5034491B2 (ja) スイッチにおける優先度帯域制御方法
KR20150115240A (ko) 패킷 스위치 시스템 및 이의 트래픽 제어방법
US9237103B2 (en) Congestion alleviation in network systems
KR20170101537A (ko) 무선 채널을 공유하는 무선 네트워크에서의 동적 큐 관리 방법 및 통신 노드
US7734808B1 (en) End-to-end congestion control in a Fibre Channel network
JP5617625B2 (ja) データ中継装置および通信優先制御方法
JP6258376B2 (ja) 無瞬断切替システム、無瞬断受信装置、無瞬断切替方法および無瞬断切替プログラム
WO2011039808A1 (ja) データ転送装置、及びデータ転送方法
WO2018166798A1 (en) Method and telecommunications network for organising data flow to satisty low latency requirements

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid