KR20150112778A

KR20150112778A - 하나의 아키텍처의 코드 모듈이 다른 아키텍처의 라이브러리 모듈을 사용할 수 있게 하는 아키텍처 간 호환성 모듈

Info

Publication number: KR20150112778A
Application number: KR1020150027602A
Authority: KR
Inventors: 니란잔 하사브니스; 수레쉬 스리니바스; 자야람 보바
Original assignee: 인텔 코포레이션
Priority date: 2014-03-28
Filing date: 2015-02-26
Publication date: 2015-10-07
Also published as: JP6124463B2; TW201545058A; GB201500818D0; US10120663B2; JP2015191657A; KR101817397B1; GB2524616A; GB2524616B; TWI567646B; CN104951296B; DE102015002582A1; US20150277867A1; CN104951296A

Abstract

일 양상의 아키텍처 간 호환성 장치는 제1 아키텍처 코드 모듈로부터 제1 아키텍처 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하는 제어 흐름 이동 수신 모듈을 포함한다. 이러한 제1 호출 프로시저 작업은 제1 복수의 입력 파라미터들을 포함한다. ABI(Application Binary Interface) 변경 모듈이 제어 흐름 이동 수신 모듈과 연결된다. ABI 변경 모듈은, 제1 복수의 입력 파라미터들을 포함하는 제1 호출 프로시저 작업을, 제2 복수의 입력 파라미터들을 포함하는 대응 제2 호출 프로시저 작업으로 변환하는 ABI 변경들을 행한다. 제2 호출 프로시저 작업은 제2 아키텍처 라이브러리 모듈과 호환된다. 제어 흐름 이동 출력 모듈이 ABI 변경 모듈과 연결된다. 제어 흐름 이동 출력 모듈은 제2 호출 프로시저 작업을 제2 아키텍처 라이브러리 모듈에 제공한다.

Description

하나의 아키텍처의 코드 모듈이 다른 아키텍처의 라이브러리 모듈을 사용할 수 있게 하는 아키텍처 간 호환성 모듈{INTER-ARCHITECTURE COMPATABILITY MODULE TO ALLOW CODE MODULE OF ONE ARCHITECTURE TO USE LIBRARY MODULE OF ANOTHER ARCHITECTURE}

본 명세서에 개시되는 실시예들은 일반적으로 전자 디바이스들 상에서 코드의 실행에 관한 것이다. 특히, 본 명세서에 개시되는 실시예들은 일반적으로 전자 디바이스들 상에서 상이한 아키텍처들의 코드의 실행에 관한 것이다.

최근까지 대부분의 스마트폰들, 셀룰러 폰들, 태블릿 컴퓨터들 등은 32 비트 아키텍처들에 기초하여 왔다. 이들은 32 비트 아키텍처 프로세서들 및 32 비트 운영 체제들을 갖는다. 이들 32 비트 아키텍처들에 대해 매우 다양한 32 비트 코드가 작성되어 왔다. 예를 들어, 이들 디바이스들에 대해 다수의 모바일 애플리케이션들이 작성되어 왔다. 또한, 이들 32 비트 아키텍처들에 대해 32 비트 라이브러리들이 작성되어 왔다.

최근, 64 비트 아키텍처들을 가진 스마트폰들이 이용할 수 있게 되었다. 이러한 64 비트 아키텍처들은 64 비트 아키텍처 프로세서들 및 64 비트 운영 체제들에 기초한다. 예를 들어, iPhone 5S가 최근 Apple Corporation으로부터 이용할 수 있게 되었다. iPhone 5S는 iOS 7으로 알려진 64 비트 아키텍처 및 64 비트 운영 체제를 갖는 A7 프로세서 칩을 포함한다. 다른 64 비트 아키텍처 스마트폰들 또한 발표되었고 및/또는 개발중에 있다.

적어도 이들 64 비트 아키텍처 스마트폰들의 전개의 초기 단계들 동안에는, 이미 개발된 32 비트 코드가 이들 스마트폰들 상에서 작동될 수 있도록 하위 호환성(backward compatibility)을 제공할 수 있는 것이 바람직할 것이다. 이는 광범위한 기존 32 비트 모바일 애플리케이션들 및 다른 32 비트 코드가 계속 사용되도록 할 것이다.

iPhone 5S 및 iOS 7은 이러한 하위 호환성을 제공한다. 이들은 64 비트 코드 뿐만 아니라 32 비트 코드를 실행할 수 있다. 또한, 32 비트 코드는 32 비트 라이브러리들을 사용할 수 있다.

본 발명은 실시예들을 예시하는데 사용되는 이하의 설명 및 첨부 도면들을 참조함으로써 가장 잘 이해될 수 있다. 도면에서:
도 1은 본 발명의 실시예들이 구현될 수 있는 컴퓨터 시스템의 제1 실시예의 블럭도이다.
도 2은 본 발명의 실시예들이 구현될 수 있는 컴퓨터 시스템의 제2 실시예의 블럭도이다.
도 3은 본 발명의 실시예들이 구현될 수 있는 컴퓨터 시스템의 제3 실시예의 블럭도이다.
도 4는 본 발명의 실시예들이 구현될 수 있는 컴퓨터 시스템의 제4 실시예의 블럭도이다.
도 5는 아키텍처 간 호환성 모듈의 일 실시예의 블럭도이다.
도 6은 래퍼 라이브러리(wrapper library)를 갖는 아키텍처 간 호환성 모듈의 일 실시예의 블럭도이다.
도 7은 펑션 삽입(function inter-positioning)을 사용하여 아키텍처 간 호환성 모듈의 래퍼 라이브러리에 의해 제어 흐름 이동들을 인터셉트하는 방법의 일 실시예의 블럭 흐름도이다.
도 8은 다이나믹 로더 모듈의 런타임 구조를 사용하여 언제 호환성 모드들을 변경할 것인지를 판정하도록 작동가능한 아키텍처 간 호환성 모듈의 블럭도이다.
도 9a는 순차적(in-order) 파이프라인의 일 실시예 및 비순차적(out-of-order) 발행/실행 파이프라인을 리네이밍하는 레지스터의 일 실시예를 도시하는 블럭도이다.
도 9b는 실행 엔진 유닛에 연결되는 프론트 엔드 유닛 및 이들 양자 모두에 연결되는 메모리 유닛을 포함하는 프로세서 코어의 일 실시예의 블럭도이다.
도 10a는 싱글 프로세서 코어의 일 실시예의 블럭도로, 온-다이(on-die) 상호접속 네트워크에 대한 접속, 및 L2(Level 2) 캐시의 로컬 서브세트를 함께 보여준다.
도 10b는 도 10a의 프로세서 코어의 일부의 확대도의 실시예의 블럭도이다.
도 11은, 하나 보다 많은 코어를 가질 수 있고, 통합 메모리 컨트롤러를 가질 수 있으며, 통합 그래픽들을 가질 수 있는 프로세서의 일 실시예의 블럭도이다.
도 12는 컴퓨터 아키텍처의 제1 실시예의 블럭도이다.
도 13은 컴퓨터 아키텍처의 제2 실시예의 블럭도이다.
도 14는 컴퓨터 아키텍처의 제3 실시예의 블럭도이다.
도 15는 시스템-온-칩 아키텍처의 실시예의 블럭도이다.
도 16은, 본 발명의 실시예들에 따라, 소프트웨어 명령어 변환기를 사용하여 소스 명령어 세트에서의 바이너리 명렁어들을 타겟 명령어 세트에서의 바이너리 명령어들로 변환하는 블럭도이다.

배경기술 부분에서 논의된 바와 같이, iPhone 5S 및 iOS 7은 하위 호환성을 허용한다. 32 비트 코드 및 64 비트 코드의 양자 모두가 iPhone 5S 상에서 실행될 수 있다. 32 비트 코드는 32 비트 라이브러리들의 세트를 사용한다. 마찬가지로, 64 비트 코드는 64 비트 라이브러리들의 세트를 사용한다. 그러나, 하위 호환성을 제공하기 위한 이러한 접근방식의 단점 중 하나는 iPhone 5S가 이들 라이브러리들의 32 비트 및 64 비트 버전들 양자 모두를 포함할 필요가 있다는 점이다. 특히, 32 비트 라이브러리들의 세트는 32 비트 코드에 대해 포함되고, 32 비트 코드에 링크되며, 32 비트 코드에 의해 사용된다. 64 비트 라이브러리들의 다른 세트는 64 비트 코드에 대해 포함되고, 64 비트 코드에 링크되고, 64 비트 코드에 의해 사용된다. 32 비트 라이브러리들 및 64 비트 라이브러리들 양자 모두를 저장하는 것은 단일 라이브러리를 저장하는데 필요한 것보다 많은 저장 공간을 소모한다.

본 명세서에는 주어진 아키텍처의 코드(예를 들어, 32 비트 코드, 레거시 코드 등)가 상이한 아키텍처(예를 들어, 64 비트 코드, 보다 새로운 아키텍처 등)의 라이브러리들을 사용할 수 있게 하는 아키텍처 간 호환성 모듈들이 개시된다. 이하의 설명에서는, 많은 특정 상세들이 제시된다(예를 들어, 특정 아키텍처 프로세서들 및 운영 체제들, 새로운 아키텍처와 레거시 아키텍처 사이의 차이, 아키텍처 간 호환성 모듈들의 예들, 프로세서 구성들, 작업들의 시퀀스들 등). 그러나, 실시예들은 이러한 특정 상세들 없이 실시될 수 있다. 다른 경우들에서, 잘 알려진 회로들, 구조들 및 기술들은 본 설명의 이해를 모호하게 하는 것을 회피하기 위해 상세하게 나타내지 않았다.

도 1은 본 발명의 실시예들이 구현될 수 있는 컴퓨터 시스템(100)의 제1 실시예의 블럭도이다. 다양한 실시예들에서, 컴퓨터 시스템은, 관련 기술분야들에 알려진 스마트폰, 셀룰러 폰, 모바일 폰, PDA(Personal Digital Assistant), 휴대용 미디어 플레이어, 핸드 헬드 디바이스, 태블릿 컴퓨터, 패드 컴퓨터, 랩톱 컴퓨터, 데스크톱 컴퓨터, 워크스테이션, 비디오 게임 콘솔, 셋-톱 박스, 서버, 네트워크 디바이스 또는 기타 전자 디바이스를 포함할 수 있다. 일부 실시예들에서, 컴퓨터 시스템은, 본 발명의 범위가 이에 제한되는 것은 아니지만, 예를 들어, 스마트폰, 셀룰러폰, PDA, 태블릿 컴퓨터 또는 핸드헬드 디바이스 등 메모리 리소스가 제한된 소형 핸드헬드 컴퓨터 시스템을 나타낼 수 있다.

컴퓨터 시스템은 프로세서(102)의 실시예 및 메모리(110)의 실시예를 포함한다. 프로세서 및 메모리는 종래의 연결 메커니즘(108)에 의해(예를 들어, 하나 이상의 버스들, 허브들, 메모리 컨트롤러들, 칩셋 컴포넌트들 등을 통해) 함께 연결되거나 또는 그렇지 않으면 상호 통신할 수 있다. 관련 기술분야에 알려진 여러가지 상이한 연결 메커니즘들이 적합하다. 메모리는 이러한 컴퓨터 시스템들에 통상적으로 사용되는 바와 같이 하나 이상의 메모리 디바이스들 및/또는 하나 이상의 상이한 타입들의 메모리를 포함할 수 있다.

도시된 실시예에서, 본 발명의 범위가 이에 제한되는 것은 아니지만, 프로세서는 64 비트 아키텍처 프로세서이다. 일부 실시예들에서, 프로세서는 범용 프로세서일 수 있다. 대안적으로, 프로세서는 특수 목적 프로세서일 수 있다. 적절한 특수 목적 프로세서들의 예들은, 몇몇 예를 들자면, 통신 프로세서들, 그래픽 프로세서들, 네트워크 프로세서들, 암호화 프로세서들, 코-프로세서들, 임베디드 프로세서들, 디지털 신호 프로세서들(DSP) 및 컨트롤러들(예를 들어, 마이크로컨트롤러들)을 포함하며, 이에 제한되는 것은 아니다. 프로세서는 다양한 CISC(Complex Instruction Set Computing) 프로세서들, RISC(Reduced Instruction Set Computing) 프로세서들, VLIW(Very Long Instruction Word) 프로세서들, 이들의 하이브리드들, 또는 다른 타입들의 프로세서들 중 임의의 것일 수 있거나, 또는 (예를 들어, 상이한 코어들에서) 이러한 상이한 프로세서들의 조합을 가질 수 있다.

일부 실시예들에서, 보여지는 바와 같이, 64 비트 아키텍처 프로세서는 64 비트 아키텍처 리소스들(104)을 가지고 있을 수 있고, 이는 32 비트 아키텍처 프로세서에 이용할 수 없다. 예를 들어, 64 비트 아키텍처 리소스들은 개선된 아키텍처의 리소스들 및/또는 성능 강화 특징들을 포함할 수 있고, 이는 32 비트 프로세스에서 발견되지 않는다. 예를 들어, 64 비트 프로세서는, 추가적 아키텍처의 레지스터들, 강화된 ABI(Application Binary Interface), 프로시저 호출들을 위한 개선된 파라미터 전달 로직 등을 가질 수 있다. 예를 들어, IA-32 아키텍처에 비해, Intel® 64 아키텍처는, 더 많은 수의 레지스터들, 추가적 부동 소수점 SIMD(Single Instruction Multiple Data) 능력들, 스택 액세스들을 통하는 대신에 레지스터에 의한 파라미터 전달을 허용하는 64 비트 ABI를 갖는다. 이들 개선된 아키텍처의 리소스들 및/또는 성능 강화 특징들은 소프트웨어의 성능을 향상시키는데 도움을 줄 수 있다. 이들 리소스들 또는 특징들은 64 비트 컴퓨팅을 향하여 증가하는 추세에 대한 이유들 중 하나이다.

다시 도 1을 참조하면, 메모리(110)는 여러 상이한 타입들의 소프트웨어 모듈들을 포함한다. 예시된 실시예에서, 소프트웨어 모듈들은 64 비트 운영 체제 모듈(112)을 포함한다. 64 비트 운영 체제 모듈은 프로세서의 64 비트 ABI와 호환가능한 시스템 레벨 소프트웨어를 포함할 수 있다. 64 비트 운영 체제 모듈은 일반적으로 64 비트 프로세서의 64 비트 아키텍처 리소스들(104)의 일부 또는 전부를 이용할 수 있게 설계된다.

메모리는 또한 하나 이상의 32 비트 코드 모듈들(116) 및 선택적으로 하나 이상의 64 비트 코드 모듈들(114)을 포함한다. 일부 실시예들에서, 이들은 컴파일된 및/또는 바이너리 코드를 포함할 수 있다. 이러한 32 비트 및 64 비트 코드 모듈들의 예들은, 애플리케이션 모듈들을 포함하며, 이에 한정되는 것은 아니다. 스마트폰 또는 기타 모바일 디바이스의 특별한 경우에, 애플리케이션 모듈들은 모바일 애플리케이션들 또는 앱들을 나타낼 수 있다. 일 양상에서, 본 발명의 범위가 이에 제한되지는 것은 아니지만, 이전의 32 비트 코드 모듈(들)은 32 비트 아키텍처를 위해 이전에 작성된 레거시 또는 기존 코드 모듈들을 나타낼 수 있다. 다른 양상에서, 32 비트 코드 모듈(들)은 그 대신 새롭게 작성되는 32 비트 코드 모듈들일 수 있다. 32 비트 코드 모듈들은 32 비트 아키텍처 프로세서를 위해 컴파일되었을 수 있다.

메모리는 또한 64 비트 라이브러리 모듈들(118)을 포함한다. 일부 실시예들에서는, 점선들에 의해 도시되는 바와 같이, 메모리 및/또는 컴퓨터 시스템이 선택적으로 32 비트 라이브러리 모듈들(120)을 포함할 수 있다. 대안적으로, 다른 실시예들에서는, 32 비트 라이브러리 모듈들을 통해 "X"에 의해 도시되는 바와 같이, 심지어 32 비트 코드 모듈(들)이 메모리에 저장되고 64 비트 프로세서 상에서 실행될 수 있을 때조차, 메모리 및/또는 컴퓨터 시스템이 이러한 32 비트 라이브러리 모듈들을 선택적으로 생략할 수 있다. 32 비트 및 64 비트 라이브러리 모듈들의 예들은, C 표준 라이브러리, 수학 라이브러리들, 시스템 라이브러리들 및 이와 유사한 것에 대한 것들을 포함하며, 이에 제한되는 것은 아니다.

작동 동안, 32 비트 코드 및 64 비트 코드 양자 모두가 64 비트 프로세서 상에서 동작할 수 있다. 예를 들어, 64 비트 운영 체제 모듈, 32 비트 코드 모듈(들) 및 64 비트 라이브러리 모듈들의 명령어들 또는 코드가 64 비트 프로세서 상에서 실행하거나 동작할 수 있다. 이는 레거시 32 비트 애플리케이션들이 보다 새로운 64 비트 프로세서 상에서 동작하게 함으로써 하위 호환성을 제공하는데 잠재적으로 이용될 수 있다. 일부 실시예들에서는, 32 비트 및 64 비트 코드 양자 모두가 동일한 스레드 내에서 동작할 수 있다. 일부 실시예들에서, 64 비트 프로세서는, 64 비트 코드 또는 32 비트 코드(또는 일부 실시예들에서 32 비트 코드 및 또한 64 비트 코드)가 프로세서에 의해 현재 실행중인지 여부를 나타내기 위한 선택적 32 비트 또는 64 비트 코드 실행 모드(106)를 가질 수 있다. 예를 들어, 일 실시예에서, 모드(106)는, 64 비트 프로세서 상에서 64 비트 코드는 실행을 허용하지만 32 비트 코드는 허용하지 않는 제1 64 비트 모드, 및 64 비트 프로세스 상에서 32 비트 코드 실행을 허용하는 제2 32 비트 모드를 나타낼 수 있다. 일 양상에서, 32 비트 모드는 또한 64 비트 프로세서 상에서 64 비트 코드 실행을 허용할 수 있다. 다른 양상에서, 32 비트 모드는 64 비트 프로세서 상에서 64 비트 코드 실행을 허용하지 않을 수 있다. 32 비트 모드에 진입하도록 모드 변경이 이루어질 때까지, 64 비트 프로세서는 선택적으로 디폴트로 64 비트 모드에서 동작할 수 있고, 이것이 요구되지는 않는다. 상이한 타입들의 코드를 실행하기 위해 상이한 모드들을 다른 프로세서들이 반드시 가지고 있을 필요는 없다(예를 들어, 32 비트/64 비트 혼합 모드를 가질 수 있음).

위에 논의된 바와 같이, iPhone 5S는 또한 32 비트 코드가 64 비트 아키텍처 상에서 동작할 수 있게 함으로써 하위 호환성을 허용한다. 이는 라이브러리들의 32 비트 버전 및 64 비트 버전 양자 모두를 가짐으로써 행해진다. 32 비트 라이브러리들의 제1 세트는 32 비트 코드에 대해 포함되고, 32 비트 코드에 링크되고, 32 비트 코드에 의해 사용된다(예를 들어, 32 비트 레거시 모바일 애플리케이션들). 64 비트 라이브러리들의 제2 세트는 64 비트 코드에 대해 포함되고, 64 비트 코드에 링크되고, 64 비트 코드에 의해 사용된다. 32 비트 코드는 32 비트 라이브러리 모듈들을 이용할 수만 있다. 그러나, 이러한 접근방식에 의한 잠재적 단점 중 하나는 32 비트 코드에 의한 용도의 32 비트 라이브러리들을 계속 제공해야 하는 필요성이다. 한 예를 든다면, 32 비트 라이브러리들을 저장하기 위한 추가적 저장 공간이 필요하다. 특히 스마트폰들, 태블릿 컴퓨터들 및 기타 소형 전자 디바이스들에 대해, 저장 공간의 양은 일반적으로 제한되는 경향이 있다. 또한, 32 비트 라이브러리들을 수용하는데 필요한 추가적 저장 공간은 디바이스의 전체적인 제조 비용을 증가시키는 경향이 있을 수 있다.

이러한 접근방식에 의한 다른 잠재적 단점은 32 비트 코드가 64 비트 라이브러리들은 아니고 32 비트 라이브러리들만 사용할 수 있다는 점이다. 32 비트 라이브러리들은 일반적으로 64 비트 아키텍처 리소스들(104)(예를 들어, 개선된 아키텍처의 및/또는 성능 강화 리소스들)을 사용할 수 있도록 설계되지 않기 때문에, 이는 성능을 제한하는 경향이 있을 수 있다. 이들 리소스들은 32 비트 라이브러리들이 동작하도록 의도된 상대 (예를 들어, 이전 모델) 32 비트 아키텍처 프로세서에 대하여 일반적으로 이용할 수 없다. 32 비트 라이브러리들은 이러한 모든 64 비트 아키텍처 리소스들을 사용하도록 설계되지 않았고, 이들을 사용할 수 없다. 결과적으로, 32 비트 라이브러리들은 64 비트 라이브러리들에 의해 실현될 수 있는 64 비트 아키텍처 리소스들에 기인하는 성능의 증가를 일반적으로 실현할 수 없다.

다시 도 1을 참조하면, 컴퓨터 시스템은 32 비트를 64 비트로 및/또는 64 비트로부터 32비트로의 (32 비트/64 비트) 호환성 모듈(122)의 실시예를 포함한다. 다른 실시예들에서 다른 아키텍처들이 그 대신에 사용될 수 있을지라도, 32 비트/64 비트 호환성 모듈은 32 비트 및 64 비트 아키텍처들에 대한 아키텍처 간 호환성 모듈의 일 예이다. 일부 실시예들에서, 32 비트/64 비트 호환성 모듈은, 32 비트 모듈(들)(116)이 64 비트 라이브러리 모듈들(118)(예를 들어, C 표준 라이브러리, 수학 라이브러리들, glibc, 시스템 라이브러리들, 기타 등등)에 인터페이스하고 이를 사용하는 것을 허용하도록 구성되거나 또는 작동될 수 있다. 일부 실시예들에서, 호환성 모듈은 32 비트 코드가 자신의 어드레스 스페이스에서 어떠한 임의의 64 비트 라이브러리 모듈을 사용하게 할 수 있다(예를 들어, WoW64.dll, WoW64Win.dll, Wow64Cpu.dll 또는 Ntdll.dll과 같은 특수 모듈들의 단지 제한된 세트와 대조됨). 32 비트/64 비트 호환성 모듈은 32 비트 코드 모듈(들)이 64 비트 라이브러리 모듈들을 사용하도록 허용하기에 적절한 다양한 호환성 변경들을 행하도록 구성되거나 또는 작동될 수 있다. 예를 들어, 이러한 변경들은, 32 비트 코드 모듈(들)과 64 비트 라이브러리 모듈들의 ABI들 사이의 차이점들을 설명하는(account for) 변경들을 포함할 수 있다. 일부 실시예들에서, 32 비트/64 비트 호환성 모듈은 바이너리 변환 모듈을 포함할 수 있다. 일부 실시예들에서, 32 비트/64 비트 호환성 모듈은 코드 타입 실행 모드 변경들을 행하도록(예를 들어, 32 비트 및 64 비트 코드 실행 모드들 사이에서 변경하도록) 구성되거나 또는 작동될 수 있다. 다양한 실시예들에서, 32 비트/64 비트 호환성 모듈은 하드웨어(예를 들어, 집적 회로, 트랜지스터들 또는 기타 회로 소자들 등), 펌웨어(예를 들어, ROM, EPROM, 플래시 메모리 또는 기타 영구 메모리 또는 불-휘발성 메모리 및 마이크로코드, 마이크로명령어들 또는 이들에 저장되는 기타 보다 낮은-레벨의 명령어들), 소프트웨어(예를 들어, 메모리에 저장되는 보다 높은-레벨의 명령어들) 또는 이들의 조합으로 구현될 수 있다.

유리하게도, 호환성 모듈은, 하위 호환성을 제공하는데 도움이 될 수 있고, 32 비트 코드 모듈(들)이 64 비트 운영 체제 모듈을 갖는 시스템에서의 64 비트 프로세서 상에서 실행되거나 동작되는 것을 허용할 수 있다. 32 비트 코드 모듈(들)이 64 비트 라이브러리 모듈들을 사용할 수 있고, 32 비트 라이브러리 모듈들을 사용할 것이 요구되지 않기 때문에, 32 비트 라이브러리 모듈들은 일부 실시예들에서 선택적으로 생략될 수 있다. 즉, 일부 실시예들에서, 메모리 및/또는 컴퓨터 시스템은 32 비트 라이브러리 모듈들을 가지지 않을 수 있다. 유리하게도, 32 비트 라이브러리 모듈들을 생략하는 것은, 그렇지 않으면 그들을 저장할 필요가 있을 저장 공간을 자유롭게 하는데 도움이 될 수 있고 및/또는 저장 공간의 보다 적은 전체량을 제공할 필요가 있는 것에 의해 시스템을 제조하는 비용을 감소하는데 도움이 될 수 있다. 특히 스마트폰들, 태블릿 컴퓨터들 및 기타 상대적으로 소형인 전자 디바이스들에 대해, 32 비트 라이브러리 모듈들을 저장하기 위한 요구를 회피하는 것은 장점을 제공할 수 있다. 대안적으로, 다른 실시예들에서는, 요구되는 경우 32 비트 라이브러리 모듈들이 포함될 수 있다. 일부 실시예들에서는, 다른 32 비트 코드 모듈들이 32 비트 라이브러리 모듈들을 사용하더라도, 적어도 하나의 32 비트 코드 모듈이 호환성 모듈의 사용에 의해 적어도 하나의 64 비트 라이브러리 모듈을 사용할 수 있다.

유리하게도, 32 비트 코드 모듈들이 64 비트 라이브러리 모듈들을 사용하는 것을 허용하는 것은 또한 성능을 개선하는데 도움이 될 수 있다. 예를 들어, 32 비트 라이브러리 모듈들과 비교하여 64 비트 라이브러리 모듈들은, 64 비트 프로세서의 64 비트 아키텍처 리소스들(104)(예를 들어, 개선된 아키텍처의 및/또는 성능 강화 리소스들)을 보다 잘 이용할 수 있다. 예를 들어, 64 비트 라이브러리 모듈들은 32 비트 라이브러리 모듈들에 사용될 수 있는 것보다 많은 레지스터들을 사용할 수 있고, 64 비트 라이브러리 모듈들은 32 비트 라이브러리 모듈들 등의 경우에서와 같이 스택 대신에 레지스터들을 통해 파라미터들을 전달할 수 있다. 결과적으로, 32 비트 코드 모듈(들)이, 32 비트 라이브러리 모듈들 대신에, 64 비트 라이브러리 모듈들로 하여금 특정 요구되는 처리를 수행하게 할 수 있으면, 64 비트 라이브러리 모듈들은 해당 처리를 보다 빠르게 수행하고 및/또는 요구되는 결과들을 보다 빨리 전달할 수 있다. 이는 32 비트 라이브러리 모듈들이 이러한 처리를 수행하는데 대신 사용되는 경우 달성될 수 있었던 것에 비해 성능을 향상시키는데 도움이 될 수 있다.

도 1은, 64 비트 프로세서, 64 비트 운영 체제 및 64 비트와 32 비트 코드 및 라이브러리 모듈들을 도시한다. 그러나, 본 발명의 범위가 이에 제한되는 것은 아니다. 다른 실시예들에서는, 다른 아키텍처들이 선택적으로 사용될 수 있다. 예를 들어, 일부 실시예들에서는, X 비트 아키텍처 코드 모듈이 Y 비트 아키텍처 라이브러리 모듈을 사용할 수 있고, Y 비트 아키텍처 운영 체제를 사용하는 Y 비트 아키텍처 프로세서 상에서 동작할 수 있으며, 여기서 X와 Y는 상이하다.

더욱 예시하기 위해, 도 2-4는 본 발명의 실시예들이 구현될 수 있는 컴퓨터 시스템들의 몇몇 다른 실시예들을 도시한다. 도 2-4의 컴퓨터 시스템들 및 이들의 컴포넌트들은 도 1의 컴퓨터 시스템에 대해 특정 유사성들을 갖는다. 설명을 모호하게 하는 것을 회피하기 위해서, 이들 컴퓨터 시스템들 및 그 컴포넌트들의 상이한 및/또는 추가적인 특징들은 유사한 모든 특징들을 반복하지 않고 주로 개시될 것이다. 그러나, 이들 컴퓨터 시스템들 및 컴포넌트들은 도 1의 대응 컴포넌트들과 동일한, 유사한 또는 대응하는 특징들을 가질 수 있다는 점이 이해되어야 한다.

도 2는 16 비트를 32 비트로 및/또는 32 비트로부터 16 비트로의 (16 비트/32 비트) 호환성 모듈(222)을 갖는 컴퓨터 시스템(200)의 제2 실시예의 블럭도이다. 컴퓨터 시스템은 32 비트 프로세서(202) 및 메모리(210)를 포함한다. 메모리는 32 비트 운영 체제 모듈(212), 하나 이상의 16 비트 코드 모듈(들)(216) 및 32 비트 라이브러리 모듈들(218)을 저장한다. 16 비트/32 비트 호환성 모듈은 16 비트 코드 모듈(들)이 32 비트 라이브러리 모듈들을 사용하는 것을 허용할 수 있다. 메모리는 또한 선택적으로 하나 이상의 32 비트 코드 모듈(들)(도시되지 않음)을 저장할 수 있고, 이는 또한 선택적으로 32 비트 라이브러리 모듈들을 사용할 수 있다. 일부 실시예들에서, 메모리 및/또는 컴퓨터 시스템은 또한 16 비트 라이브러리 모듈들을 가질 수 있다. 대안적으로, 16 비트 라이브러리 모듈들은 선택적으로 생략될 수 있다.

도 3은 64 비트를 128 비트로 및/또는 128 비트로부터 64 비트로의 (64 비트/128 비트) 호환성 모듈(322)을 갖는 컴퓨터 시스템(300)의 제3 실시예의 블럭도이다. 컴퓨터 시스템은 또한 128 비트 프로세서(302) 및 메모리(310)를 포함한다. 메모리는 128 비트 운영 체제 모듈(312), 하나 이상의 64 비트 코드 모듈(들)(316) 및 128 비트 라이브러리 모듈들(318)을 저장한다. 64 비트/128 비트 호환성 모듈은 64 비트 코드 모듈(들)이 128 비트 라이브러리 모듈들을 사용하는 것을 허용할 수 있다. 메모리는 또한 선택적으로 하나 이상의 128 비트 코드 모듈(들)(도시되지 않음)을 저장할 수 있고, 이는 또한 선택적으로 128 비트 라이브러리 모듈들을 사용할 수 있다. 일부 실시예들에서, 메모리 및/또는 컴퓨터 시스템은 또한 64 비트 라이브러리 모듈들을 가질 수 있다. 대안적으로, 64 비트 라이브러리 모듈들은 선택적으로 생략될 수 있다.

도 4는 16 비트를 32 비트로 및/또는 32 비트로부터 16 비트로의 (16 비트/32 비트) 호환성 모듈(422)을 갖는 컴퓨터 시스템(400)의 제4 실시예의 블럭도이다. 컴퓨터 시스템은 또한 16 비트 프로세서(402) 및 메모리(410)를 포함한다. 메모리는 16 비트 운영 체제 모듈(412), 하나 이상의 32 비트 코드 모듈(들)(416) 및 16 비트 라이브러리 모듈들(418)을 저장한다. 16 비트/32 비트 호환성 모듈은 32 비트 코드 모듈(들)이 16 비트 라이브러리 모듈들을 사용하는 것을 허용할 수 있다. 메모리는 또한 선택적으로 하나 이상의 16 비트 코드 모듈(들)(도시되지 않음)을 저장할 수 있고, 이는 또한 선택적으로 16 비트 라이브러리 모듈들을 사용할 수 있다. 일부 실시예들에서, 메모리 및/또는 컴퓨터 시스템은 또한 32 비트 라이브러리 모듈들을 가질 수 있다. 대안적으로, 32 비트 라이브러리 모듈들은 선택적으로 생략될 수 있다.

이들은 몇몇 추가적인 예들에 불과하다. 또 다른 실시예들이 고려된다. 예를 들어, 또 다른 실시예에서, 32 비트를 64 비트로 및/또는 64 비트로부터 32 비트로의 (32 비트/64 비트) 호환성 모듈은, 64 비트 코드 모듈들이 32 비트 라이브러리 모듈들을 사용하는 것을 허용할 수 있고, 32 비트 운영 체제를 갖는 32 비트 프로세서 상에서 동작할 수 있다. 특정 개념들을 설명하기 위해, 32 비트 코드 모듈들, 64 비트 프로세서들, 64 비트 운영 체제들 및 32 비트/64 비트 호환성 모듈들은 종종 도면들에 도시되고 설명될 것이다. 그러나, 다른 실시예들에서는 본 명세서의 다른 곳에 설명되는 다른 아키텍처의 변형들이 적합할 수 있다는 점이 이해되어야 한다.

도 5는 제1 아키텍처(예를 들어, 32 비트)를 제2 아키텍처(예를 들어, 64 비트)로 및/또는 제2 아키텍처로부터 제1 아키텍처로의 호환성 모듈(522)의 일 실시예의 블럭도이다. 제1 아키텍처/제2 아키텍처 호환성 모듈은, 하나 이상의 제1 아키텍처(예를 들어, 32 비트) 코드 모듈(들)(516)이, 제2 아키텍처(예를 들어, 64 비트) 라이브러리 모듈들(518)의 세트와 호환될 수 있게 하고, 이를 사용할 수 있게 하도록 동작될 수 있다. 제1 아키텍처/제2 아키텍처 호환성 모듈은, 제1 아키텍처 코드 모듈(들)과 제2 아키텍처 라이브러리 모듈들 사이에 연결되거나, 또는 그렇지 않으면 이들 사이에서 통신한다. 도면에서, 제1 아키텍처 코드 모듈(들) 및 제2 아키텍처 라이브러리 모듈들은 점선들로 표시되어 이들이 본 발명의 일부가 아니라는 점을 나타낸다.

호환성 모듈은 제어 흐름 이동 수신 모듈(530)을 포함한다. 제어 흐름 이동 수신 모듈은, 예를 들어, 제1 아키텍처 코드 모듈로부터의 호출 프로시저 작업, 또는 제2 아키텍처 라이브러리 모듈로부터의 프로시저로부터의 리턴 작업(return from procedure operation) 등 입력 제어 흐름 이동 작업을 인터셉트하거나 또는 그렇지 않으면 수신하도록 구성되거나 또는 작동될 수 있다. 제어 흐름 이동 수신 모듈은, 또한 수신된 입력 제어 흐름 이동 작업에 대응하는 하나 이상의 입력 인수들 또는 기타 파라미터들을 수신하도록 구성되거나 또는 작동될 수 있다. 예를 들어, 이들 파라미터들은 스택으로부터 검색될 수 있거나, 이러한 파라미터들을 전달하는데 사용되는 레지스터들로부터 검색될 수 있거나, 다른 방식으로 검색될 수 있다.

호환성 모듈은 또한 ABI 변경 모듈(532)을 포함한다. ABI는 일반적으로 2개의 프로그램 모듈들 사이의 인터페이스를 나타내고, 이 중 하나는 종종 머신 코드의 레벨에서, 라이브러리 모듈 또는 운영 체제 모듈이다. ABI는 사이즈들, 레이아웃들 및 데이터의 정렬 등의 상세들, 펑션들이 호출되는 방법, 규약 호출의 상세들 및 프로그램 모듈들 사이에서 정보가 전달되어야 하는 방법(예를 들어, 인수들이 전달되고 리턴 값들이 검색되는 방법) 등을 보통 포함한다. 예를 들어, ABI는 파라미터들이 스택 또는 레지스터들을 통해 모듈들 사이에 전달되는지, 어느 특정 레지스터들이 사용되는지, 어떠한 순서로 파라미터들이 스택에 놓이는지 등을 특정할 수 있다. 보통 제1 아키텍처(예를 들어, 32 비트) 코드 모듈(들)의 ABI와 제2 아키텍처(예를 들어, 64 비트) 라이브러리 모듈들의 ABI 사이에는 적어도 일부 차이점들이 존재할 것이다. ABI 변경 모듈은 이들 ABI 차이점들 사이의 갭에 가교 역할을 하는 것을 돕는 변경들을 행하도록 구성되거나 또는 작동될 수 있다. ABI 변경 모듈은 특정 제1 및 제2 아키텍처들 및 관련 ABI들에 따라 여러가지 상이한 타입의 ABI 변경들을 행할 수 있다. 예를 들어, ABI 변경 모듈은 입력 제어 흐름 이동 작업 및 이와 관련된 파라미터들을 대응 출력 제어 흐름 이동 작업 및 이와 관련된 파라미터들에 맵핑하거나 또는 중계하는데 필요한 ABI 변경들을 행할 수 있다. 일 예로서, ABI 변경 모듈은 제1 아키텍처 코드 모듈(들)로부터 수신되는 호출 프로시저 작업을 제2 아키텍처 라이브러리 모듈들에 출력될 대응 호출 프로시저 작업의 상이한 호출 규약에 맵핑하거나 또는 중계하는데 필요한 ABI 변경들을 행할 수 있다(예를 들어, 스택을 통해 제공되는 입력 파라미터들을 레지스터들에 전달되는 대응 출력 파라미터들로 맵핑할 수 있음). 일부 실시예들에서는, 특정 ABI들에 따라, 입력 파라미터들의 데이터 사이즈들 또는 포맷들 또한 출력 파라미터들의 대응 사이즈들 또는 포맷들로 변경될 수 있다. 다른 예로서, ABI 변경 모듈은 제2 아키텍처 라이브러리 모듈로부터 수신되는 프로시저로부터의 리턴 작업을 제1 아키텍처 코드 모듈(들)에 제공될 대응하는 프로시저로부터의 리턴 작업의 상이한 호출 규약들에 맵핑하거나 또는 중계하는데 필요한 ABI 변경들을 행할 수 있다(예를 들어, 레지스터들에 전달되는 입력 파라미터들을 스택을 통해 제공되는 대응 출력 파라미터들로 맵핑할 수 있음).

다시 도 5를 참조하면, 호환성 모듈은 또한 프로세서 모드 변경 모듈(534)을 포함한다. 프로세서 모드 변경 모듈은 실행될 코드의 특정 타입(예를 들어, 32 비트 또는 64 비트 코드)을 나타내기 적절할 때 프로세서의 코드 타입 실행 모드를 변경하도록 구성되거나 또는 작동될 수 있다. 이미 언급된 바와 같이, 일부 프로세서들은, 이들 상이한 타입들의 코드가 실행될 수 있는 상이한 모드들을 가질 수 있는데, 이것도 요구되는 것은 아니다. 예를 들어, 일부 실시예들에서, 64 비트 프로세서는, 64 비트 코드는 실행을 허용하지만 32 코드는 실행을 허용하지 않는 제1 64 비트 모드, 및 32 비트 코드 실행을 허용하는 제2 32 비트 모드를 가질 수 있다. 일부 경우들에서 제2 32 비트 모드는 또한 64 비트 코드 실행을 허용할 수 있지만, 다른 경우들에서 32 비트 모드는 64 비트 코드 실행을 허용하지 않을 수 있다. 다른 프로세서들은 상이한 모드들(32 비트 및/또는 64 비트 코드 이외의 코드용), 추가적인 모드들(예를 들어, 32 비트 및 64 비트 코드에 추가되는 16 비트 코드용) 등을 가질 수 있다. 또 다른 프로세서들이 상이한 타입들의 코드에 대한 상이한 모드들을 반드시 가져야 하는 것은 아니다. 예를 들어, 프로세서는 단일 혼합형 모드(예를 들어, 32 비트/64 비트 혼합형 모드)를 선택적으로/잠재적으로 가질 수 있고, 여기서 상이한 타입들의 코드가 실행될 수 있다. 이러한 경우들에서는, 프로세서 모드 변경 모듈이 선택적으로 생략될 수 있다.

상이한 타입들의 프로세서들은 상이한 방식들로 상이한 코드 타입 실행 모드들을 구현할 수 있다. 하나의 예시적인 예로서, 캘리포니아주 산타 클라라의 인텔사로부터 이용가능한 특정 64 비트 프로세서들은, 코드 세그멘트 서술자를 통해 64 비트 및 32 비트/64 비트 혼합형 호환성 모드들을 나타낸다. 코드 세그멘트 서술자는 메모리 세그멘테이션에 사용된다. 메모리 세그멘테이션은 일반적으로 메모리를 세그멘트들 또는 섹션들로 분할하는 것을 말한다. 메모리 위치 또는 메모리 어드레스에 대한 참조는 일반적으로 식별되는 세그멘트 내의 세그멘트 식별자 및 오프셋을 포함한다. 구체적으로, 이들 64 비트 프로세서들에서, 코드 세그멘트 서술자는 특정 비트를 가지며, 이는 코드 타입 실행 모드를 나타내는 L 비트로 알려진다. 채택된 규약에 따라, L 비트는 2진수 제로(즉, 0)로 클리어되어 64 비트 모드를 나타내고, 여기서 64 비트 코드는 실행이 허용되고 32 비트 코드는 실행이 허용되지 않는다. 반대로, L 비트가 2진수 1(즉, 1)로 설정되어 32 비트/64 비트 혼합형 호환성 모드를 나타내고, 여기서 32 비트 코드 및 64 비트 코드의 양자 모두 실행할 수 있다.

이러한 실시예들에서, 코드 타입 실행 모드는 코드 세그멘트 서술자를 통해 나타나고, 프로세서 모드 변경 모듈은, L 비트, 코드 세그멘트 서술자에 기초하여, 실행될 코드가 어느 세그멘트에 있는지 등에 기초하여 모드 변경 판정들을 행하도록 동작될 수 있거나 또는 구성될 수 있다. 예를 들어, 일부 실시예들에서는, 상이한 타입들의 코드가 상이한 세그멘트들에 유지될 수 있지만, 이것이 다른 실시예에들에서는 요구되지 않는다. 예를 들어, 32 비트 코드는 갖지만 64 비트 코드는 갖지 않는 하나 이상의 32 비트 코드 세그멘트들, 및 64 비트 코드는 갖지만 32 비트 코드는 갖지 않는 하나 이상의 64 비트 코드 세그멘트들이 존재할 수 있다. 일 예에서는, 단일의 32 비트 코드 세그멘트, 64 비트 운영 체제 코드용 하나의 64 비트 코드 세그멘트, 및 64 비트 사용자 레벨 코드 및 64 비트 라이브러리들용 하나의 64 비트 코드 세그멘트가 존재하지만, 본 발명의 범위가 이에 제한되는 것은 아니다. 이들 32 비트 및 64 비트 코드 세그멘트들은 LDT(Local Descriptor Table)에 제시될 수 있다. 이러한 실시예들에서는, 32 비트 코드 세그멘트(들)와 64 비트 세그멘트(들) 사이의 모든 제어 흐름 이동 작업들이 세그멘트 간 또는 소위 "먼(far)" 제어 흐름 이동들을 사용할 수 있다. 환언하면, 64 비트 코드를 실행하는 것으로부터 32 비트 코드를 실행하는 것으로의, 또는 32 비트 코드를 실행하는 것으로부터 64 비트 코드를 실행하는 것으로의 이행은, 다른 세그멘트로부터의 먼 또는 세그멘트 간 제어 흐름 이동에 후속하여서만 발생할 수 있다. 이러한 실시예들에서는, 이러한 먼 또는 세그멘트 간 제어 흐름 이동 작업들이 검사되어 언제 상이한 타입들의 코드용 세그멘트들 사이에 해당 이동이 있는지 알 수 있다. 이러한 경우에는, 이것이 프로세서 코드 타입 실행 모드 변경 판정을 행하는데 사용될 수 있다. 다른 프로세서들은 이러한 코드 타입 실행 모드들을 나타낼 수 있고/있거나 모드 변경 판정들을 상이하게 행할 수 있다.

위에 언급된 바와 같이, 일부 실시예들에서는, 하나 이상의 32 비트 코드 세그멘트들이 존재할 수 있다. 일부 실시예들에서, 32 비트 코드 모듈들(예를 들어, 레거시 코드를 가짐)은 플랫 어드레싱(flat addressing)에 기초하여 컴파일되었을 수 있다. 플랫 어드레싱에서는, 코드 및 데이터 세그멘트들의 베이스 어드레스가 제로로 설정되었을 수 있다. 또한, 코드 및 데이터 세그멘트들 양자 모두는 4 기가바이트의 한계 또는 최대로 설정되었을 수 있다. 일부 실시예들에서, 이들 32 비트 코드 모듈들을 갖는 하나 이상의 생성된 32 비트 코드 세그멘트(들) 또한 이러한 플랫 어드레싱 접근방식을 사용하도록 구성될 수 있다. 이는 32 비트 코드 모듈들의 초기 컴파일 동안 이루어지는 가정들을 중단하는 것 및/또는 32 비트 코드 모듈들을 다시 컴파일할 필요성을 회피하는데 도움이 될 수 있다.

다시 도 5를 참조하면, 호환성 모듈은 또한 제어 흐름 이동 출력 모듈(536)을 포함한다. 제어 흐름 이동 출력 모듈은 제어 흐름 이동 수신 모듈에 의해 이미 수신된 입력 제어 흐름 이동 작업에 대응하는 출력 제어 흐름 이동 작업을 출력하거나 또는 제공하도록 구성될 수 있거나 또는 작동될 수 있다. 제어 흐름 이동 출력 모듈은, 또한, 타겟 또는 목적지 모듈에 적절한 호출 규약 지침들을 사용하고 ABI 변경 모듈에 의해 행해진 ABI 변경들에 따라 출력 제어 흐름 이동 작업을 수행하도록 구성될 수 있거나 또는 작동될 수 있다. 예를 들어, 제어 흐름 이동 출력 모듈은, 제어 흐름 이동 수신 모듈에 의해 제1 아키텍처 코드 모듈(들)로부터 수신되는 초기 호출 프로시저 작업에 대응하고 ABI 변경 모듈에 의해 행해지는 변경들을 반영하는 호출 프로시저 작업을 제2 아키텍처 라이브러리 모듈들에 출력할 수 있다.

도 6은 래퍼 라이브러리(640)를 갖는 32 비트/64 비트 호환성 모듈(622)의 일 실시예의 블럭도이다. 일부 실시예들에서, 래퍼 라이브러리는 주어진 아키텍처의 하나 이상의 대응하는 실제 라이브러리들(620)에 대응할 수 있고 이를 반영(mirror)할 수 있고, 이는 도면에서 32 비트 라이브러리(620)이다. 일부 실시예들에서, 래퍼 라이브러리는 실제 라이브러리 또는 라이브러리들(예를 들어, 32 비트 라이브러리)에 각각의 대응하는 펑션 모듈용 래퍼 모듈을 가질 수 있다. 도시된 실시예에서, 32 비트 라이브러리는 제1 32 비트 펑션 모듈(644-1)(예를 들어, "코사인(cosine)"이라는 이름을 가짐) 내지 제N 32 비트 펑션 모듈(644-N)을 포함하고, 여기서 N은 특정 구현에 적절한 임의의 수일 수 있다. 유사하게, 래퍼 라이브러리는 제1 래퍼 모듈(642-1)(예를 들어, 또한 "코사인"이라는 이름을 가짐) 내지 제N 래퍼 모듈(642-N)을 포함한다. 제1 32 비트 펑션 모듈은 제1 래퍼 모듈에 대응하고 계속해서 제N 32 비트 펑션 모듈은 제N 래퍼 모듈에 대응한다. 일부 실시예들에서는, 래퍼 라이브러리가, 32 비트 C 표준 라이브러리에 각각의 펑션 모듈용 래퍼 모듈을 포함할 수 있고, 하나 또는 일 세트의 라이브러리들(예를 들어, 32 비트 스레딩 라이브러리, 32 비트 수학 라이브러리, 32 비트 시스템 라이브러리 등)에 각각의 펑션 모듈용 래퍼 모듈을 포함할 수 있으며, 본 발명의 범위가 이에 제한되지는 않는다. 일부 실시예들에서, 64 비트 라이브러리 모듈들(618)의 세트(예를 들어, 64 비트 라이브러리)는, 32 비트 라이브러리(620)에 각각의 대응하는 펑션 모듈용 및/또는 래퍼 라이브러리(640)에 각각의 래퍼 모듈용 64 비트 라이브러리 모듈을 가질 수 있는데, 이것이 요구되는 것은 아니다.

일부 실시예들에서, 래퍼 라이브러리는 32 비트 라이브러리를 대상으로 하는 32 비트 코드 모듈로부터 제어 흐름 이동 작업들을 인터셉트하거나 또는 그렇지 않으면 수신할 수 있다. 예를 들어, 32 비트 코드 모듈은 제1 32 비트 펑션 모듈(예를 들어, "코사인"이라는 이름을 가짐)에 제어 흐름 이동 작업(예를 들어, 호출 프로시저 작업)을 발행할 수 있고, 대응하는 제1 래퍼 모듈(예를 들어, 또한 "코사인"이라는 이름을 가짐)은 이러한 제어 흐름 이동 작업을 인터셉트할 수 있다. 래퍼 모듈은, 본 명세서에서 다른 곳에 개시되는 바와 같이, 수신된 제어 흐름 이동 작업을 처리할 수 있다. 예를 들어, 도시된 제1 래퍼 모듈은 제어 흐름 이동 수신 모듈(630), ABI 변경 모듈(632), 프로세서 모드 변경 모듈(634) 및 제어 흐름 이동 출력 모듈(636)을 갖고 있다. 이들 각각은, 본 명세서에서 다른 곳에(예를 들어, 도 5와 관련하여) 개시되는 것들과 유사할 수 있거나 또는 동일한 것일 수 있다.

제어 흐름 이동 출력 모듈은 대응하거나 또는 파생된 호출 프로시저 펑션을 64 비트 라이브러리 모듈들에 제공할 수 있다. 일부 실시예들에서, 래퍼 라이브러리는 또한 64 비트 라이브러리 모듈들로부터 제어 흐름 이동 작업들을 인터셉트하거나 또는 그렇지 않으면 수신할 수 있다. 예를 들어, 64 비트 라이브러리 모듈(들)은 프로시저로부터의 응답성 리턴 작업을 발행할 수 있고, 대응 제1 래퍼 모듈은 이러한 제어 흐름 이동 작업을 인터셉트할 수 있다. 제1 래퍼 모듈은, (예를 들어, ABI 변경들을 행하는 등) 이미 개시된 바와 같이 프로시저로부터의 수신 리턴 작업을 처리하여, 대응하는 또는 파생된 프로시저로부터의 리턴 작업을 32 비트 코드 모듈에 제공할 수 있다. 일부 실시예들에서, 래퍼 모듈은, 호출자 32 비트 코드 모듈로부터 64 비트 라이브 모듈로 (예를 들어, 호출에 관한) 제어를 이동하는 트램펄린(trampoline) 모듈, 및 64 비트 라이브러리 모듈로부터 32 비트 코드 모듈로 (예를 들어, 리턴에 관한) 제어를 이동하는 리버스 트램펄린(reverse trampoline) 또는 리턴 스터브(return stub)로 논리적으로 분할될 수 있다.

위에 개시된 실시예는 32 비트 코드 모듈, 32 비트 라이브러리, 64 비트 라이브러리 및 32 비트/64 비트 호환성 모듈을 참조하며, 본 발명의 범위가 이에 제한되는 것은 아니다. 다른 실시예들에서는, 32 비트 코드 모듈, 32 비트 라이브러리, 64 비트 라이브러리 및 32 비트/64 비트 호환성 모듈에 대한 이러한 참조가 본 명세서에서 다른 곳에 개시되는 다른 아키텍처의 변형들(예를 들어, 도 2-4에 대해 도시되고 설명된 것들)에 의해 대체될 수 있다.

도 7은 펑션 삽입을 사용하여 아키텍처 간 호환성 모듈의 래퍼 라이브러리에 의해 제어 흐름 이동들을 인터셉트하는 방법(750)의 일 실시예의 블럭 흐름도이다. 일부 실시예들에서, 본 방법은 도 6의 래퍼 라이브러리(640)에 의해 수행될 수 있다. 대안적으로, 유사하거나 또는 상이한 래퍼 라이브러리들이 선택적으로 사용될 수 있다.

본 방법은, 블럭 751에서, 하나 이상의 다른 라이브러리들이 탐색되기에 앞서 펑션 모듈들에 대해 탐색되도록 래퍼 라이브러리를 구성하는 것을 포함한다. 예를 들어, 이것은 64 비트 라이브러리가 펑션 모듈에 대해 탐색되기에 앞서 및/또는 선택적인 32 비트 라이브러리(하나가 존재하면)가 펑션 모듈에 대해 탐색되기에 앞서 펑션 모듈에 대해 탐색되도록 래퍼 라이브러리를 구성하는 것을 포함할 수 있다. 선택적으로, 래퍼 라이브러리는 임의의 다른 라이브러리가 탐색되기에 앞서 탐색되도록 구성될 수 있다. 일부 실시예들에서, 하나 이상의 다른 라이브러리들에 앞서 탐색되도록 래퍼 라이브러리를 구성하는 것은 다이나믹 링커 모듈이 펑션들을 탐색하는 순서를 이용함으로써 행해질 수 있다. 보통, 다이나믹 링커 모듈은 라이브러리들이 로드된 순서로 라이브러리들에서 런타임으로 펑션을 탐색할 수 있다. 제1 라이브러리가 제2 라이브러리에 앞서 로드되면, 다이나믹 링커 모듈은 요구되는 펑션을 제2 라이브러리에서 탐색하기에 앞서 요구되는 펑션을 제1 라이브러리에서 탐색할 수 있다. 따라서, 래퍼 라이브러리는 래퍼 라이브러리가 먼저 탐색될 것이 의도되거나 요구되는 임의의 다른 라이브러리들에 앞서 로드될 수 있다. 일부 실시예들에서, 이것은, 예를 들어, LD_PRELOAD 커맨드를 사용하는 것에 의해서 등, 래퍼 라이브러리를 프리로드하는 것(preloading)에 의해 수행될 수 있다. 대안적으로, 래퍼 라이브러리를 로드하는 다른 방식들이 사용될 수 있다. 일 양상에서, 래퍼 라이브러리는 래퍼 모듈에 의해 인터셉트될 것이 요구되는 라이브러리 모듈을 포함하는 코드 모듈로부터 제1 제어 흐름 이동 작업 이전에 프리로드될 수 있거나 또는 로드될 수 있다.

본 방법은, 블럭 752에서, 32 비트 라이브러리 모듈들의 세트의 32 비트 펑션 모듈을 대상으로 하는 32 비트 코드 모듈로부터 제어 흐름 이동 시도를 수신하는 것을 포함한다. 예를 들어, 이것은 특정 32 비트 라이브러리 펑션 모듈(예를 들어, 특정 펑션 이름을 가짐)을 나타내는 호출 프로시저 작업을 수신하는 것을 포함할 수 있다.

본 방법은, 블럭 753에서, (예를 들어, 32 비트 라이브러리 모듈들이 존재하는 경우 이들을 탐색하기에 앞서 및/또는 64 비트 라이브러리 모듈들을 탐색하기에 앞서) 래퍼 라이브러리를 탐색하는 것, 및 32 비트 펑션 모듈에 대응하는 래퍼 모듈을 식별하는 것을 포함한다. 일부 실시예들에서, 식별된 래퍼 모듈은 요구되는 실제 라이브러리 모듈(예를 들어, 32 비트 라이브러리 모듈)과 동일한 펑션 이름을 가질 수 있다. 예를 들어, 래퍼 라이브러리는 "코사인"이라는 이름의 32 비트 라이브러리 펑션 모듈에 대해 탐색될 수 있고, 또한 "코사인"이라는 이름의 래퍼 모듈이 식별될 수 있다. 대안적으로, 그들의 이름들에 기초하는 것 이외에 래퍼 모듈들과 32 비트 라이브러리 펑션 모듈들 사이의 대응성을 제공하는 매핑 테이블 또는 다른 방식이 선택적으로 사용될 수 있다.

본 방법은, 블럭 754에서, 식별된 래퍼 모듈에 제어 흐름을 이동시키는 것을 포함한다. 유리하게도, 래퍼 라이브러리가 하나 이상의 다른 라이브러리들에 앞서 탐색되도록 구성되었기 때문에, 제어 흐름 이동은 실제 라이브러리 모듈로 향하는 대신에 식별된 래퍼 모듈로 향하였다. 래퍼 모듈은 본질적으로 32 비트 코드 모듈과 실제 라이브러리 모듈들 사이에 논리적으로 배치되었거나 또는 삽입되었다.

래퍼 모듈은, 블럭 755에서, 32 비트 펑션 모듈로의 시도된 제어 흐름 이동을 하나 이상의 64 비트 펑션 모듈(들)로의 제어 흐름 이동과 호환될 수 있게 한다. 이것은 본 명세서에서 다른 곳에 개시되는 바와 같이 행해질 수 있다. 예를 들어, 입력 파라미터들은 출력 파라미터들에 매핑될 수 있고, 다른 ABI 변경들이 행해질 수 있고, 출력 호출 규약을 따를 수 있는 등등이다.

래퍼 모듈은, 블럭 756에서, 하나 이상의 64 비트 펑션 모듈(들)로의 제어 흐름 이동을 초래한다. 예를 들어, 래퍼 모듈은, 블럭 752에서 수신된 제어 흐름 이동 시도에 대응하며 일반적으로 이를 반영하는 제어 흐름 이동 작업을 제공할 수 있다.

위에 개시된 방법은 32 비트 코드 모듈, 32 비트 라이브러리 펑션 모듈 및 64 비트 라이브러리 펑션 모듈을 참조하며, 본 발명의 범위가 이에 제한되는 것은 아니다. 다른 실시예들에서는, 32 비트 코드 모듈, 32 비트 라이브러리 펑션 모듈 및 64 비트 라이브러리 펑션 모듈에 대한 이러한 참조들이 본 명세서에서 다른 곳에 개시되는 다른 아키텍처의 변형들(예를 들어, 도 2-4에 대해 도시되고 설명된 것들)에 의해 대체될 수 있다.

도 8은 런타임 구조(868)를 액세스함으로써 상이한 타입들의 코드(816, 818) 사이의 이동을 판정하도록 구성되거나 또는 작동될 수 있는 아키텍처 간 호환성 모듈(822)을 갖는 컴퓨터 시스템(800)의 블럭도이다. 컴퓨터 시스템은 어드레스 스페이스(860)를 갖는다. 어드레스 스페이스는 상이한 타입들의 코드(816, 818)를 포함한다. 도시된 예시적 실시예에서, 이러한 상이한 타입들의 코드는, 32 비트 코드 모듈(816) 및 64 비트 코드 모듈(818)을 포함하며, 본 발명의 범위가 이에 제한되는 것은 아니다. 따라서, 일부 실시예들에서는, 2 이상의 상이한 타입들의 코드(예를 들어, 32 비트 및 64 비트 코드)가 동일 어드레스 스페이스에 포함될 수 있거나 또는 혼합될 수 있다. 통상적으로는, 이러한 상이한 타입들의 코드 모듈들을 동일한 어드레스 스페이스에 포함하는 것이 일반적으로 행해지지 않는다. 32 비트 코드 모듈은 32 비트 코드 타입을 나타내는 헤더(862)를 갖는다. 유사하게, 64 비트 코드 모듈은 상이한 64 비트 코드 타입을 나타내는 헤더(864)를 갖는다. 적합한 타입의 헤더의 가능한 일 예는 ELF(Executable and Linkable Format) 헤더이다.

컴퓨터 시스템은 또한 런타임 또는 다이나믹 로더 모듈(866)을 포함한다. 다이나믹 로더 모듈은 2진 실행가능 코드(binary executables)를 런타임 로드하는 펑션을 가질 수 있다. 런타임 로더 모듈은 2 이상의 상이한 타입들의 코드(예를 들어, 32 비트 코드 및 64 비트 코드)가 동일 어드레스 스페이스에 포함되거나 또는 혼합되는 것을 허용한다. 런타임 로더 등 종래의 런타임 라이브러리들은 일반적으로 이러한 상이한 타입들의 코드가 동일 어드레스 스페이스에 포함되거나 또는 혼합되는 것을 허용하지 않는다. 런타임 로더 모듈은 런타임 구조(868)(예를 들어, 데이터 구조)를 갖는다. 런타임 로더 모듈은 코드 또는 라이브러리 모듈을 어드레스 스페이스에 로드할 때 해당 코드 또는 라이브러리 모듈의 타입(예를 들어, 32 비트인지 아니면 64 비트인지)을 추적하도록 구성될 수 있거나 또는 작동될 수 있다. 예를 들어, 런타임 로더 모듈은, 32 비트 및 64 비트 코드 모듈들의 헤더들(862, 864)을 액세스하여, 표시된 타입들의 코드를 판정할 수 있다. 런타임 로더 모듈은 런타임 구조에 코드 타입들(869)을 저장할 수 있다. 런타임 로더 모듈은, 또한, 런타임 구조에 코드 어드레스들(870)(예를 들어, 코드 섹션의 베이스 런타임 어드레스) 및/또는 코드 사이즈들(871)을 선택적으로 저장할 수 있으며, 이것이 요구되는 것은 아니다. 일부 실시예들에서는, 런타임 로더 모듈(866)을 구성하는 및/또는 다이나믹 로딩의 양상들을 구현하는데 도움이 되는 다른 시스템 바이너리 모듈들이 또한 변형될 수 있다. 예를 들어, 링커, 로더 및 glibc는 상이한 타입들의 코드가 동일 어드레스 스페이스에 포함되거나 또는 혼합되는 것을 허용하도록 변형될 수 있다. 예를 들어, 이러한 모듈들은 런타임 구조(868) 및 코드 타입들(869)에 인터페이스하여 이를 사용할 수 있도록 변형될 수 있다.

다시 도 8을 참조하면, 컴퓨터 시스템은 또한 아키텍처 간 호환성 모듈(822)을 포함한다. 도시된 예에서, 호환성 모듈은 32 비트/64 비트 호환성 모듈이고, 본 발명의 범위가 이에 제한되는 것은 아니다. 32 비트/64 비트 호환성 모듈은 프로세서 모드 변경 모듈(834)을 포함한다. 프로세서 모드 변경 모듈 및/또는 32 비트/64 비트 호환성 모듈은, 런타임 로더 모듈 및/또는 런타임 구조와 연결되거나, 그렇지 않으면 이들과 통신한다. 프로세서 모드 변경 모듈 및/또는 32 비트/64 비트 호환성 모듈은, 또한, 프로세서의 코드 타입 실행 모드(806)와 연결되거나, 또는 그렇지 않으면 이와 통신한다.

일부 실시예들에서, 32 비트/64 비트 호환성 모듈(822)은, 런타임 구조(868)에 액세스함으로써, 상이한 타입들의 코드 사이에, 예를 들어 32 비트와 64 비트 코드 사이에, 제어 흐름 이동들이 존재하는지 여부를 판정하도록 구성되거나 또는 작동될 수 있다. 예를 들어, 호환성 모듈은 런타임 구조를 사용하여 제어 흐름 이동이 이루어지고 있는 타겟 코드가 32 비트 코드인지 아니면 64 비트 코드인지를 판정할 수 있다. 일부 실시예들에서는, 제어 흐름 이동 작업이 수행될 때마다(또는 일부 실시예들에서는 먼 또는 세그멘트 간 제어 흐름 이동 작업이 수행될 때마다), 프로세서 모드 변경 모듈이 런타임 구조에서 코드 타입들(869)을 액세스할 수 있다. 일부 실시예들에서는, 호환성 모듈이 이러한 제어 흐름 이동 작업의 표시(872)를 수신할 수 있다. 프로세서 모드 변경 모듈은 이들 코드 타입들을 사용하여 타겟 위치에서의 코드의 타입이 코드의 현재 타입과 동일한지 및/또는 프로세서의 현재 코드 타입 실행 모드(806)가 변경될 필요가 있는지를 판정하도록 작동될 수 있다.

본 명세서에 개시되는 아키텍처 간 호환성 모듈들은 상이한 실시예들에서 상이한 방식들로 구현될 수 있다. 특정 개념들을 더욱 예시하기 위해서는, 아키텍처 간 호환성 모듈이 64 비트 버전의 안드로이드 환경에서 구현될 수 있는 방식의 가능한 일 예의 추가 상세들을 고려하는 것이 도움이 될 수 있다. 안드로이드는 스마트폰들 및 태블릿 컴퓨터들 등 터치스크린 모바일 디바이스들에 대해 널리 사용되는 리눅스 커널 기반의 운영 체제이다. 예상되는 64 비트 안드로이드 환경은 64-ABI 호환가능한 버전의 안드로이드 프레임워크(Dalvik, zygote, libc 등의 시스템 라이브러리들 등) 및 64 비트 프로세서 상에서 동작하는 리눅스 커널을 포함할 수 있다. 안드로이드의 프로세스 가상 머신인, 64 비트 ABI 호환성 Dalvik은, 64 비트 라이브러리로의 JNI 호출을 다루고 64 비트 JIT(Just-in-Time) 코드를 생성하는 Dalvik의 능력을 포함할 수 있다.

상이한 타입들의 안드로이드 애플리케이션들이 존재한다. 하나의 타입은 순수 자바 애플리케이션들이다. 순수 자바 애플리케이션들은 자바 바이트 코드만을 포함하고 네이티브(native) 또는 아키텍처-특정 코드는 포함하지 않는다. 안드로이드는 Dalvik 가상 머신을 불러옴으로써 이러한 순수 자바 애플리케이션들을 실행할 수 있다. 일반적으로, 순수 자바 애플리이션들은 안드로이드 환경에 대한 다른 변경들 없이도 실행될 수 있다.

다른 타입의 안드로이드 애플리케이션은 네이티브 애플리케이션이다. 네이티브 애플리케이션들은 네이티브 또는 아키텍처-특정 코드를 포함한다. 예를 들어, 네이티브 애플리케이션들은 자바 바이트 코드 및 네이티브 코드 양자 모두를 가질 수 있다. 수학 라이브러리들, 그래픽스 라이브러리들, 시스템 라이브러리들, C 표준 라이브러리들 등이 이러한 카테고리에 들어갈 수 있다. 네이티브 코드는 자바의 JNI(Java Native Interface) 기술을 사용하여 실행될 수 있다. 예를 들어, 네이티브 애플리케이션은 JNI 인터페이스를 사용하여 네이티브 메소드들을 호출할 수 있다. 네이티브 메소드로의 호출은 덱스(Dex) 파일에 invoke_direct Dalvik 바이트 코드를 사용하여 나타낼 수 있다. invoke_direct는 파라미터들을 갖는 메소드를 호출할 수 있고 및/또는 호출에 대한 메소드를 나타낼 수 있다. 일부 실시예들에서, Dalvik에서의 invoke_direct 바이트 코드가 구현되는 방식은 아키텍처 간 작업성 및 호환성을 허용하도록 변형될 수 있다(예를 들어, 32 비트 코드 모듈이 64 비트 라이브러리 모듈 및 64 비트 ABI를 사용하는 것을 허용함).

더욱 예시하기 위해, Dalvik에 invoke_direct 바이트 코드를 구현하는데 사용되는 대표 호출 스택 흐름을 고려하자. 애플리케이션이 네이티브 라이브러리 모듈을 호출할 때, Dalvik은 System.loadLibrary 호출을 사용하여 어드레스 스페이스에 네이티브 라이브러리 모듈을 로드한다. 그리고, Dalvik의 System.loadLibrary는 Runtime.loadLibrary로 소환한다. 그리고, Runtime.loadLibrary는 매ad에 JNI 호출을 행한다. 그리고, nativeLoad는 dvmLoadNativeCode에게 호출한다. 이러한 모듈, dvmLoadNativeCode는 loadLibrary의 코어를 구현한다. 예를 들어, 통상적으로, dvmLoadNativeCode는 32 비트 코드 모듈로부터 32 비트 네이티브 라이브러리 모듈로의 호출에 응답하여 32 비트 네이티브 라이브러리 모듈을 로딩할 것이다.

일부 실시예들에서, invoke_direct는 본 명세서에서 다른 곳에 개시되는 바와 같이 아키텍처 간 작업성 및 호환성을 허용하도록 변형될 수 있다. 예를 들어, invoke_direct는 32 비트 코드 모듈이 64 비트 라이브러리 모듈 및 64 비트 ABI를 사용하는 것을 허용하도록 변형될 수 있다(예를 들어, 32 비트 네이티브 라이브러리 모듈에 대한 호출을 64 비트 네이티브 라이브러리 모듈에 대한 호출에 매핑함). 예를 들어, invoke_direct는, 32 비트 네이티브 라이브러리 모듈을 대상으로 하는 32 비트 코드 모듈(예를 들어, 모바일 앱)로부터의 호출을 인터셉트하여, 수신된 호출을 64 비트 네이티브 라이브러리 모듈에 대한 대응 출력 호출에 매핑하기에 적절한 ABI 변경들을 행하도록 변형될 수 있다. 일부 실시예들에서는, invoke_direct가 본 명세서에서 다른 곳에 개시되는 바와 같을 특징들을 갖는 래퍼 모듈들을 선택적으로 포함할 수 있으며, 이것이 요구되는 것은 아니다. 일부 실시예들에서, 네이티브 라이브러리 모듈들이 탐색되는 순서는, 래퍼 모듈이 먼저(예를 들어, 32 비트 네이티브 라이브러리 모듈 및/또는 64 비트 라이브러리 모듈에 앞서) 식별되도록 제어될 수 있다. 예를 들어, 래퍼 모듈들에 대한 경로들의 우선 순위들은 32 비트 및 64 비트 네이티브 라이브러리 모듈들에 대한 경로들에 비해 보다 우선 순위를 받을 수 있다. 이것은 래퍼 모듈이 (예를 들어, 32 비트 라이브러리 모듈에 대한) 호출을 인터셉트하는 것을 허용하는데 사용될 수 있다.

일부 실시예들에서, dvmLoadNativeCode는 또한 (예를 들어, 프로세서 코드 타입 실행 모드 스위치들을 구현하기 위해) 실행중인 코드의 타입(예를 들어, 32 비트 코드 또는 64 비트 코드)을 추적하도록 변형될 수 있다. 예를 들어, dvmLoadNativeCode는 런타임 구조 및/또는 코드 타입 정보(예를 들어, 도 8의 코드 타입(869)과 유사함)를 포함하고 사용하도록 변형될 수 있다.

예시적인 코어 아키텍처들, 프로세서들 및 컴퓨터 아키텍처들

프로세서 코어들은 상이한 방식으로, 상이한 목적들을 위해, 상이한 프로세서들에서 구현될 수 있다. 예를 들어, 이러한 코어들의 구현들은: 1) 범용 컴퓨팅을 대상으로 하는 범용 순차적 코어; 2) 범용 컴퓨팅을 대상으로 하는 고 성능 범용 비순차적 코어; 3) 그래픽 및/또는 과학적 (쓰루풋) 컴퓨팅을 주로 대상으로 하는 특수 목적 코어를 포함할 수 있다. 상이한 프로세서들의 구현들은: 1) 범용 컴퓨팅을 대상으로 하는 하나 이상의 범용 순차적 코어들 및/또는 범용 컴퓨팅을 대상으로 하는 하나 이상의 범용 비순차적 코어들을 포함하는 CPU; 및 2) 그래픽 및/또는 과학적 (쓰루풋) 컴퓨팅을 주로 대상으로 하는 하나 이상의 특수 목적 코어들을 포함하는 코프로세서를 포함할 수 있다. 이러한 상이한 프로세서들은 상이한 컴퓨터 시스템 아키텍처들로 이어지며, 이는: 1) CPU와는 별개인 칩 상의 코프로세서; 2) CPU와 동일한 패키지 내의 별개의 다이 상의 코프로세서; 3) CPU와 동일한 다이 상의 코프로세서(이 경우에, 이러한 코프로세서를 때때로 통합 그래픽 및/또는 과학적 (쓰루풋) 로직 등의 특수 목적 로직이라고 하거나, 또는 특수 목적 코어들이라고 함); 및 4) 설명된 CPU(때때로 애플리케이션 코어(들) 또는 애플리케이션 프로세서(들)라고 함), 위에 개시된 코프로세서, 및 부가적인 기능성을 동일한 다이 상에 포함할 수 있는 시스템 온 칩(system on a chip)을 포함할 수 있다. 예시적인 코어 아키텍처들이 다음에 개시되고, 예시적인 프로세서들 및 컴퓨터 아키텍처들의 개시들이 후속된다.

예시적인 코어 아키텍처들

순차적 및 비순차적 코어 블럭도

도 9a는 본 발명의 실시예들에 따라 예시적인 순차적 파이프라인 및 예시적인 레지스터 리네이밍, 비순차적 발행/실행 파이프라인 양자 모두를 도시하 블럭도이다. 도 9b는 본 발명의 실시예들에 따라 프로세서에 포함될 순차적 아키텍처 코어 및 예시적인 레지스터 리네이밍, 비순차적 발행/실행 아키텍처 코어 양자 모두의 예시적인 실시예를 도시하는 블럭도이다. 도 9a-b에서 실선 박스들은 순차적 파이프라인 및 순차적 코어를 도시하는 한편, 점선 박스들의 선택적 추가는 레지스터 리네이밍, 비순차적 발행/실행 파이프라인 및 코어를 도시한다. 순차적 양상이 비순차적 양상의 서브세트라는 점을 고려하여, 비순차적 양상이 설명될 것이다.

도 9a에서, 프로세서 파이프라인(900)은 페치 스테이지(902), 길이 디코드 스테이지(904), 디코드 스테이지(906), 할당 스테이지(908), 리네이밍 스테이지(910), (디스패치 또는 발행으로도 알려진) 스케줄링 스테이지(912), 레지스터 판독/메모리 판독 스테이지(914), 실행 스테이지(916), 라이트 백(write back)/메모리 기입 스테이지(918), 예외 처리 스테이지(922) 및 커미트(commit) 스테이지(924)를 포함한다.

도 9b는 실행 엔진 유닛(950)에 연결되는 프론트 엔드 유닛(930)을 포함하는 프로세서 코어(990)를 도시하며, 이들 양자 모두는 메모리 유닛(970)에 연결된다. 코어(990)는 RISC(Reduced Instruction Set Computing) 코어, CISC(Complex Instruction Set Computing) 코어, VLIW(Very Long Instruction Word) 코어, 또는 하이브리드 또는 대안적인 코어 타입일 수 있다. 또 다른 옵션으로서, 코어(990)는, 예를 들어 네트워크 또는 통신 코어, 압축 엔진, 코프로세서 코어, GPGPU(General Purpose computing Graphics Processing Unit) 코어, 그래픽 코어 또는 이와 유사한 것 등의 특수 목적 코어일 수 있다.

프론트 엔드 유닛(930)은 명령어 캐시 유닛(934)에 연결되는 분기 예측 유닛(932)을 포함하고, 명령어 캐시 유닛(934)은 명령어 TLB(Translation Lookaside Buffer)(936)에 연결되고, 명령어 TLB(936)는 명령어 페치 유닛(938)에 연결되고, 명령어 페치 유닛(938)은 디코드 유닛(940)에 연결된다. 디코드 유닛(940)(또는 디코더)은 명령어들을 디코딩할 수 있으며, 오리지널 명령어들로부터 디코딩되거나, 또는 그렇지 않으면 이들을 반영하거나, 또는 이들로부터 유도되는, 하나 이상의 마이크로-연산들, 마이크로-코드 엔트리 포인트들, 마이크로명령어들, 다른 명령어들 또는 다른 제어 신호들을 출력으로서 생성할 수 있다. 디코드 유닛(940)은 여러가지 상이한 메커니즘들을 사용하여 구현될 수 있다. 적합한 메커니즘들의 예들은, 이에 제한되는 것은 아니지만, 룩-업 테이블들, 하드웨어 구현들, PLA들(Programmable Logic Arrays), 마이크로코드 ROM(Read Only Memory)들 등을 포함한다. 일 실시예에서 코어(990)는 (예를 들어, 디코드 유닛(940)에 또는 그렇지 않으면 프론트 엔드 유닛(930) 내에) 특정 매크로 명령어들에 대한 마이크로코드를 저장하는 마이크로코드 ROM 또는 다른 매체를 포함한다. 디코드 유닛(940)은 실행 엔진 유닛(950)에서의 리네임/할당자 유닛(952)에 연결된다.

실행 엔진 유닛(950)은 회수 유닛(954) 및 하나 이상의 스케줄러 유닛(들)(956)의 세트에 연결되는 리네임/할당자 유닛(952)을 포함한다. 스케줄러 유닛(들)(956)은 예약 스테이션들, 중앙 명령어 윈도우 등을 포함하는 임의 수의 상이한 스케줄러들을 나타낸다. 스케줄러 유닛(들)(956)은 물리적 레지스터 파일(들) 유닛(들)(958)에 연결된다. 물리적 레지스터 파일(들) 유닛들(958) 각각은 하나 이상의 물리적 레지스터 파일들을 나타내고, 이들 중 상이한 것들은 스칼라 정수, 스칼라 부동 소수점, 팩킹된 정수, 팩킹된 부동 소수점, 벡터 정수, 벡터 부동 소수점, 상태(예를 들어, 실행될 다음 명령어의 어드레스인 명령어 포인터) 등의 하나 이상의 상이한 데이터 타입들을 저장한다. 일 실시예에서, 물리적 레지스터 파일(들) 유닛(958)은 벡터 레지스터 유닛, 기입 마스크 레지스터 유닛 및 스칼라 레지스터 유닛을 포함한다. 이러한 레지스터 유닛들은 아키텍처의 벡터 레지스터들, 벡터 마스크 레지스터들 및 범용 레지스터들을 제공할 수 있다. 물리적 레지스터 파일(들) 유닛(들)(958)은, 레지스터 리네이밍 및 비순차적 실행이 (예를 들어, 재배열 버퍼(들) 및 회수 레지스터 파일(들)을 사용하여; 미래 파일(들), 이력 버퍼(들) 및 회수 레지스터 파일(들)을 사용하여; 레지스터 맵들 및 레지스터들의 풀(pool)을 사용하여 등) 구현될 수 있는 다양한 방식들을 도시하도록 회수 유닛(954)에 의해 오버랩된다. 회수 유닛(954) 및 물리적 레지스터 파일(들) 유닛(들)(958)은 실행 클러스터(들)(960)에 연결된다. 실행 클러스터(들)(960)는 하나 이상의 실행 유닛들(962)의 세트 및 하나 이상의 메모리 액세스 유닛들(964)의 세트를 포함한다. 실행 유닛들(962)은 다양한 타입의 데이터(예를 들어, 스칼라 부동 소수점, 팩킹된 정수, 팩킹된 부동 소수점, 벡터 정수, 벡터 부동 소수점)에 대해 다양한 작업들(예로서, 시프트, 가산, 감산, 승산)을 수행할 수 있다. 일부 실시예들은 특정 펑션들이나 펑션들의 세트들에 전용의 다수의 실행 유닛들을 포함할 수 있지만, 다른 실시예들은 단 하나의 실행 유닛, 또는 모두가 모든 펑션들을 수행하는 다수의 실행 유닛을 포함할 수 있다. 스케줄러 유닛(들)(956), 물리적 레지스터 파일(들) 유닛(들)(958) 및 실행 클러스터(들)(960)는 복수 개일 수 있는 것으로 도시되는데, 그 이유는 특정 실시예들이 특정 타입들의 데이터/작업들에 대해 개별 파이프라인들(예를 들어, 자신들의 스케줄러 유닛, 물리적 레지스터 파일(들) 유닛 및/또는 실행 클러스터를 각각 갖는 스칼라 정수 파이프라인, 스칼라 부동 소수점/팩킹된 정수/팩킹된 부동 소수점/벡터 정수/벡터 부동 소수점 파이프라인 및/또는 메모리 액세스 파이프라인 - 그리고 개별 메모리 액세스 파이프라인의 경우, 이러한 파이프라인의 실행 클러스터만이 메모리 액세스 유닛(들)(964)을 갖는 특정 실시예들이 구현됨)을 생성하기 때문이다. 개별 파이프라인들이 사용되는 경우, 이들 파이프라인들 중 하나 이상은 비순차적 발행/실행일 수 있고 나머지는 순차적일 수 있다는 점도 이해되어야 한다.

메모리 액세스 유닛들(964)의 세트는, 레벨 2(L2) 캐시 유닛(976)에 연결되는 데이터 캐시 유닛(974)에 연결되는 데이터 TLB 유닛(972)을 포함하는 메모리 유닛(970)에 연결된다. 예시적인 일 실시예에서, 메모리 액세스 유닛들(964)은 로드 유닛, 저장 어드레스 유닛 및 저장 데이터 유닛을 포함할 수 있으며, 이들 각각은 메모리 유닛(970) 내의 데이터 TLB 유닛(972)에 연결된다. 명령어 캐시 유닛(934)은 메모리 유닛(970) 내의 레벨 2(L2) 캐시 유닛(976)에 더 연결된다. L2 캐시 유닛(976)은 하나 이상의 다른 레벨들의 캐시에 그리고 궁극적으로 메인 메모리에 연결된다.

예를 들어, 예시적인 레지스터 리네이밍, 비순차적 발행/실행 코어 아키텍처는 다음과 같이 파이프라인(900)을 구현할 수 있다: 1) 명령어 페치(938)는 페치 및 길이 디코딩 스테이지들(902, 904)을 수행하고; 2) 디코드 유닛(940)은 디코드 스테이지(906)를 수행하고; 3) 리네임/할당자 유닛(952)은 할당 스테이지(908) 및 리네이밍 스테이지(910)를 수행하고; 4) 스케줄러 유닛(들)(956)은 스케줄 스테이지(912)를 수행하고; 5) 물리적 레지스터 파일(들) 유닛(들)(958) 및 메모리 유닛(970)은 레지스터 판독/메모리 판독 스테이지(914)를 수행하고; 실행 클러스터(960)는 실행 스테이지(916)를 수행하고; 6) 메모리 유닛(970) 및 물리적 레지스터 파일(들) 유닛(들)(958)은 라이트 백/메모리 기입 스테이지(918)를 수행하고; 7) 다양한 유닛들이 예외 처리 스테이지(922)에 관련될 수 있고; 8) 회수 유닛(954) 및 물리적 레지스터 파일(들) 유닛(들)(958)은 커미트 스테이지(924)를 수행한다.

코어(990)는, 본 명세서에서 개시되는 명령어(들)를 포함하는, 하나 이상의 명령어 세트들(예를 들어, (보다 새로운 버전들과 함께 추가된 일부 확장들을 갖는) x86 명령어 세트; 캘리포니아 서니베일의 MIPS 테크놀로지스의 MIPS 명령어 세트; 캘리포니아 서니베일의 ARM 홀딩스의 (NEON 등의 선택적 추가 확장들을 갖는) ARM 명령어 세트)을 지원할 수 있다. 일 실시예에서, 코어(990)는 팩킹된 데이터 명령어 세트 확장(예를 들어, AVX1, AVX2)을 지원하는 로직을 포함하며, 따라서 많은 멀티미디어 애플리케이션들에 의해 사용되는 작업들이 팩킹된 데이터를 사용하여 수행되는 것을 허용한다.

코어는 (2 이상의 병렬 세트들의 작업이나 쓰레드들을 실행하는) 멀티쓰레딩을 지원할 수 있고, 시분할 멀티쓰레딩(time sliced multithreading), (단일의 물리적 코어가, 물리적 코어가 동시에 멀티쓰레딩할 수 있는 쓰레드들 각각에 대해 논리적 코어를 제공하는) 동시 멀티쓰레딩, 또는 이들의 조합(예를 들어, Intel® Hyperthreading 기술에서 등의 시분할 페칭 및 디코딩과 그 이후의 동시 멀티쓰레딩)을 포함하는 다양한 방식으로 멀티쓰레딩을 지원할 수 있다는 점이 이해되어야 한다.

레지스터 리네이밍이 비순차적 실행의 정황에서 설명되었지만, 레지스터 리네이밍은 순차적 아키텍처에서 사용될 수도 있다는 점이 이해되어야 한다. 도시된 프로세서의 실시예는 또한 개별 명령어 및 데이터 캐시 유닛들(934/974) 및 공유 L2 캐시 유닛(976)을 포함하지만, 대안적인 실시예들은, 예를 들어, 레벨 1(L1) 내부 캐시 또는 다수 레벨들의 내부 캐시 등, 명령어들 및 데이터 양자 모두에 대해 단일 내부 캐시를 가질 수 있다. 일부 실시예들에서, 시스템은 내부 캐시와, 코어 및/또는 프로세서에 대해 외부에 있는 외부 캐시의 조합을 포함할 수 있다. 대안적으로, 모든 캐시는 코어 및/또는 프로세서에 대해 외부에 있을 수 있다.

특정 예시적인 순차적 코어 아키텍처

도 10a-b는, 코어가 칩 내의 (동일 타입 및/또는 상이한 타입들의 다른 코어들을 포함하는) 여러 논리 블럭 중 하나인, 보다 구체적인 예시적인 순차적 코어 아키텍처의 블럭도를 도시한다. 논리 블럭들은 애플리케이션에 따라 일부 고정된 펑션 로직, 메모리 I/O 인터페이스들 및 다른 필요한 I/O 로직과 고-대역폭 상호접속 네트워크(예를 들어, 링 네트워크)를 통해 통신한다.

도 10a는, 본 발명의 실시예들에 따른, 싱글 프로세서 코어의 블럭도로, 온-다이(on-die) 상호접속 네트워크(1002)에 대한 접속, 및 레벨 2(L2) 캐시(1004)의 로컬 서브세트와 함께 보여준다. 일 실시예에서, 명령어 디코더(1000)는 팩킹된 데이터 명령어 세트 확장을 갖는 x86 명령어 세트를 지원한다. L1 캐시(1006)는 스칼라 및 벡터 유닛들 내로의 캐시 메모리에 대한 저-지연(low-latency) 액세스들을 허용한다. 일 실시예에서는 (설계를 단순화하기 위해) 스칼라 유닛(1008) 및 벡터 유닛(1010)이 별개의 레지스터 세트들(각각, 스칼라 레지스터들(1012) 및 벡터 레지스터들(1014))을 사용하고 이들 간에 이동되는 데이터는 메모리에 기입된 다음 레벨 1(L1) 캐시(1006)로부터 다시 판독되지만, 본 발명의 대안적 실시예들은 상이한 접근방식을 사용할 수 있다(예를 들어, 단일 레지스터 세트를 사용하거나, 또는 기입 및 다시 판독되지 않고 2개의 레지스터 파일들 사이에서 데이터가 이동되는 것을 허용하는 통신 경로를 포함함).

L2 캐시(1004)의 로컬 서브세트는, 프로세서 코어 당 하나씩인 개별 로컬 서브세트들로 분할되는 글로벌 L2 캐시의 일부이다. 각각의 프로세서 코어는 L2 캐시(1004)의 자신의 로컬 서브세트에 대한 직접 액세스 경로를 갖는다. 프로세서 코어에 의해 판독된 데이터는 자신의 L2 캐시 서브세트(1004)에 저장되며, 다른 프로세서 코어들이 그들 자신의 로컬 L2 캐시 서브세트들에 액세스하는 것과 병렬로 빠르게 액세스될 수 있다. 프로세서 코어에 의해 기록된 데이터는 자신의 L2 캐시 서브세트(1004)에 저장되며, 필요한 경우에는, 다른 서브세트들로부터 제거된다. 링 네트워크는 공유 데이터에 대한 코히어런시(coherency)를 보장한다. 링 네트워크는 양-방향성이어서, 프로세서 코어들, L2 캐시들 및 다른 논리 블럭들 등의 에이전트들이 칩 내에서 상호 통신하는 것을 허용한다. 각각의 링 데이터-경로는 방향 당 1012-비트 폭이다.

도 10b는 본 발명의 실시예들에 따른 도 10a에서의 프로세서 코어의 부분 확대도이다. 도 10b는, L1 캐시(1004)의 L1 데이터 캐시(1006A) 부분은 물론, 벡터 유닛(1010) 및 벡터 레지스터들(1014)에 관한 보다 많은 상세를 포함한다. 구체적으로, 벡터 유닛(1010)은 정수, 단일 정밀도 부동 및 이중 정밀도 부동 명령어들 중 하나 이상을 실행하는 16-폭 VPU(Vector Processing Unit)(16-폭 ALU(1028) 참조)이다. VPU는, 스위즐(swizzle) 유닛(1020)에 의한 레지스터 입력들의 스위즐링, 수치 변환 유닛들(1022A-B)에 의한 수치 변환 및 메모리 입력에 대한 복제 유닛(1024)에 의한 복제를 지원한다. 기입 마스크 레지스터들(1026)은 결과적인 벡터 기입들을 서술하는 것(predicating)을 허용한다.

통합 메모리 컨트롤러 및 그래픽들을 갖는 프로세서

도 11은, 본 발명의 실시예들에 따라, 둘 이상의 코어를 가질 수 있고, 통합 메모리 컨트롤러를 가질 수 있고, 및 통합 그래픽을 가질 수 있는 프로세서(1100)의 블럭도이다. 도 11의 실선 박스들은 싱글 코어(1102A), 시스템 에이전트(1110), 하나 이상의 버스 컨트롤러 유닛들(1116)의 세트를 갖는 프로세서(1100)를 도시하는 한편, 옵션인 점선 박스들의 추가는 다수의 코어들(1102A-N), 시스템 에이전트 유닛(1110) 내의 하나 이상의 통합 메모리 컨트롤러 유닛(들)(1114)의 세트, 및 특수 목적 로직(1108)을 갖는 대안적인 프로세서(1100)를 도시한다.

따라서, 프로세서(1100)의 상이한 구현들은: 1) 통합 그래픽 및/또는 과학적 (쓰루풋) 로직(하나 이상의 코어들을 포함할 수 있음)인 특수 목적 로직(1108) 및 하나 이상의 범용 코어들(예를 들어, 범용 순차적 코어들, 범용 비순차적 코어들, 이 두 가지의 조합)인 코어들(1102A-N)을 갖는 CPU; 2) 그래픽 및/또는 과학적 (쓰루풋) 컴퓨팅을 주로 대상으로 하는 다수의 특수 목적 코어들인 코어들(1102A-N)을 갖는 코프로세서; 및 3) 다수의 범용 순차적 코어들인 코어들(1102A-N)을 갖는 코프로세서를 포함할 수 있다. 따라서, 프로세서(1100)는 범용 프로세서, 코프로세서 또는 특수 목적 프로세서, 예를 들어 네트워크 또는 통신 프로세서, 압축 엔진, 그래픽 프로세서, GPGPU(General Purpose Graphics Processing Unit), 하이-쓰루풋 MIC(Many Integrated Core) 코프로세서(30개 이상의 코어를 포함함), 임베디드 프로세서, 또는 이와 유사한 것 등일 수 있다. 프로세서는 하나 이상의 칩들 상에 구현될 수 있다. 프로세서(1100)는, 예를 들어, BiCMOS, CMOS, 또는 NMOS 등의 다수의 프로세스 기술들 중 임의의 것을 사용하여 하나 이상의 기판들의 일부가 될 수 있고 및/또는 이들 기판 상에 구현될 수 있다.

메모리 계층구조는 코어들 내의 하나 이상의 레벨들의 캐시, 하나 이상의 공유 캐시 유닛들(1106)의 세트, 및 통합 메모리 컨트롤러 유닛들(1114)의 세트에 연결되는 외부 메모리(도시되지 않음)를 포함한다. 공유 캐시 유닛들(1106)의 세트는, 예를 들어 레벨 2(L2), 레벨 3(L3), 레벨 4(L4) 또는 다른 레벨의 캐시 등의 하나 이상의 중간 레벨 캐시들, 최종 레벨 캐시(LLC) 및/또는 이들의 조합들을 포함할 수 있다. 일 실시예에서는 링 기반 상호접속 유닛(1112)이 통합 그래픽 로직(1108), 공유 캐시 유닛들(1106)의 세트 및 시스템 에이전트 유닛(1110)/통합 메모리 컨트롤러 유닛(들)(1114)을 상호접속하지만, 대안 실시예들은 이러한 유닛들을 상호접속하는 임의 수의 공지된 기술들을 이용할 수 있다. 일 실시예에서, 하나 이상의 캐시 유닛들(1106)과 코어들(1102A-N) 사이에는 코히어런시가 유지된다.

일부 실시예들에서, 코어들(1102A-N) 중 하나 이상은 멀티-쓰레딩이 가능하다. 시스템 에이전트(1110)는 코어들(1102A-N)을 조정 및 조작하는 컴포넌트들을 포함한다. 시스템 에이전트 유닛(1110)은 예를 들어 PCU(Power Control Unit) 및 디스플레이 유닛을 포함할 수 있다. PCU는 코어들(1102A-N) 및 통합 그래픽 로직(1108)의 전력 상태를 조절하는 데 필요한 로직 및 컴포넌트들이거나 이들을 포함할 수 있다. 디스플레이 유닛은 하나 이상의 외부 접속되는 디스플레이들을 구동하기 위한 것이다.

코어들(1102A-N)은 아키텍처 명령어 세트와 관련하여 동종 또는 이종일 수 있다; 즉, 코어들(1102A-N) 중 둘 이상은 동일 명령어 세트를 실행할 수 있는 반면, 다른 코어들은 그 명령어 세트의 서브세트 또는 상이한 명령어 세트만을 실행할 수 있다.

예시적인 컴퓨터 아키텍처

도 12-15는 예시적인 컴퓨터 아키텍처들의 블럭도들이다. 랩톱들, 데스크톱들, 핸드헬드 PC들, 퍼스널 디지털 어시스턴트들, 엔지니어링 워크스테이션들, 서버들, 네트워크 디바이스들, 네트워크 허브들, 스위치들, 임베디드 프로세서들, 디지털 신호 프로세서들(DSPs), 그래픽 디바이스들, 비디오 게임 디바이스들, 셋-톱 박스들, 마이크로 컨트롤러들, 셀 폰들, 휴대용 미디어 플레이어들, 핸드헬드 디바이스들 및 다양한 다른 전자 디바이스들에 대한 기술분야에 알려진 다른 시스템 설계들 및 구성들도 적합하다. 일반적으로, 본 명세서에 개시된 바와 같은 프로세서 및/또는 다른 실행 로직을 통합할 수 있는 매우 다양한 시스템들 또는 전자 디바이스들이 일반적으로 적합하다.

이제 도 12를 참조하면, 본 발명의 일 실시예에 따른 시스템(1200)의 블럭도가 도시된다. 시스템(1200)은 하나 이상의 프로세서들(1210, 1215)을 포함할 수 있고, 이는 컨트롤러 허브(1220)에 결합된다. 일 실시예에서, 컨트롤러 허브(1220)는 GMCH(Graphics Memory Controller Hub)(1290) 및 IOH(Input/Ouput Hub)(1250)(개별 칩들 상에 존재할 수 있음)를 포함하고; GMCH(1290)는 메모리(1240) 및 코프로세서(1245)에 연결되는 메모리 및 그래픽 컨트롤러들을 포함하고; IOH(1250)는 I/O(Input/Output) 디바이스들(1260)을 GMCH(1290)에 연결한다. 대안적으로, 메모리 및 그래픽 컨트롤러들 중 하나 또는 양자 모두는 (본 명세서에서 개시되는 바와 같이) 프로세서 내에 통합되고, 메모리(1240) 및 코프로세서(1245)는 프로세서(1210) 및 IOH(1250)와 단일 칩에 있는 컨트롤러 허브(1220)에 직접 연결된다.

추가적인 프로세서들(1215)의 옵션적 속성이 도 12에 파선들로 표시된다. 각각의 프로세서(1210, 1215)는 본 명세서에 개시되는 처리 코어들 중 하나 이상을 포함할 수 있고, 프로세서(1100)의 일부 버전일 수 있다.

메모리(1240)는, 예를 들어, DRAM(Dynamic Random Access Memory), PCM(Phase Change Memory), 또는 이 둘의 조합일 수 있다. 적어도 하나의 실시예에 대해, 컨트롤러 허브(1220)는 FSB(Front Side Bus), QPI(QuickPath Interconnect) 등의 지점-대-지점 인터페이스, 또는 유사한 접속(1295) 등의 멀티-드롭 버스를 통해 프로세서(들)(1210, 1215)와 통신한다.

일 실시예에서, 코프로세서(1245)는 예를 들어 하이-스루풋 MIC 프로세서, 네트워크 또는 통신 프로세서, 압축 엔진, 그래픽 프로세서, GPGPU, 임베디드 프로세서 등의 특수 목적 프로세서이다. 일 실시예에서, 컨트롤러 허브(1220)는 통합 그래픽 가속기를 포함할 수 있다.

아키텍처, 마이크로 아키텍처, 열, 전력 소비 특성들 등을 포함하는 장점의 다양한 메트릭들과 관련하여 물리적 리소스들(1210, 1215) 사이에는 다양한 차이점들이 존재할 수 있다.

일 실시예에서, 프로세서(1210)는 일반적인 타입의 데이터 처리 작업들을 제어하는 명령어들을 실행한다. 명령어들 내에는 코프로세서 명령어들이 내장될 수 있다. 프로세서(1210)는 이러한 코프로세서 명령어들을 부속된 코프로세서(1245)에 의해 실행되어야 하는 타입의 것으로 인식한다. 따라서, 프로세서(1210)는 이러한 코프로세서 명령어들(또는 코프로세서 명령어들을 나타내는 제어 신호들)을 코프로세서 버스 또는 다른 상호접속 상에서 코프로세서(1245)에 발행한다. 코프로세서(들)(1245)는 수신된 코프로세서 명령어들을 수락 및 실행한다.

이제, 도 13을 참조하면, 본 발명의 일 실시예에 따른 제1의 보다 구체적인 예시적인 시스템(1300)의 블럭도가 도시된다. 도 13에 도시된 바와 같이, 멀티프로세서 시스템(1300)은 지점-대-지점 상호접속 시스템이며, 지점-대-지점 상호접속(1350)을 통해 연결되는 제1 프로세서(1370) 및 제2 프로세서(1380)를 포함한다. 프로세서들(1370, 1380) 각각은 일부 버전의 프로세서(1100)일 수 있다. 본 발명의 일 실시예에서, 프로세서들(1370, 1380)은 각각 프로세서들(1210, 1215)이고, 코프로세서(1338)는 코프로세서(1245)이다. 다른 실시예에서는, 프로세서들(1370, 1380)이 각각 프로세서(1210) 및 코프로세서(1245)이다.

프로세서들(1370, 1380)은 각각 IMC(Integrated Memory Controller) 유닛들(1372, 1382)을 포함하는 것으로 도시된다. 프로세서(1370)는 또한 그의 버스 컨트롤러 유닛들의 일부로서 P-P(Pont-to-Point) 인터페이스들(1376, 1378)을 포함한다; 유사하게 제2 프로세서(1380)는 P-P 인터페이스들(1386, 1388)을 포함한다. 프로세서들(1370, 1380)은 P-P 인터페이스(Pont-to-Point) 회로들(1378, 1388)을 이용하여 P-P 인터페이스(1350)를 통해 정보를 교환할 수 있다. 도 13에 도시된 바와 같이, IMC들(1372 및 1382)은 프로세서들을 각자의 메모리, 즉 메모리(1332) 및 메모리(1334)에 연결하며, 이들 메모리는 각 프로세서에 국부적으로 부속되는 메인 메모리의 일부일 수 있다.

프로세서들(1370, 1380)은 지점 대 지점 인터페이스 회로들(1376, 1394, 1386, 1398)을 사용하여 개별 P-P 인터페이스들(1352, 1354)을 통해 칩셋(1390)과 정보를 각각 교환할 수 있다. 칩셋(1390)은 고-성능 인터페이스(1339)를 통해 코프로세서(1338)와 정보를 선택적으로 교환할 수 있다. 일 실시예에서, 코프로세서(1338)는 예를 들어 하이-쓰루풋 MIC 프로세서, 네트워크 또는 통신 프로세서, 압축 엔진, 그래픽 프로세서, GPGPU, 임베디드 프로세서 등 특수 목적 프로세서이다.

공유된 캐시(도시되지 않음)는 어느 한 프로세서에 포함되거나, 양자 모두의 프로세서의 외부이지만 여전히 P-P 상호접속을 통해 프로세서들과 접속될 수 있어서, 프로세서가 저 전력 모드에 놓이는 경우 어느 한쪽 또는 양자 모두의 프로세서의 로컬 캐시 정보가 공유된 캐시에 저장될 수 있다.

칩셋(1390)은 인터페이스(1396)를 통해 제1 버스(1316)에 연결될 수 있다. 일 실시예에서, 제1 버스(1316)는 PCI(Peripheral Component Interconnect) 버스일 수 있거나, 또는 PCI 익스프레스 버스 또는 다른 3세대 I/O 상호접속 버스 등의 버스일 수 있지만, 본 발명의 범위가 이에 제한되는 것은 아니다.

도 13에 도시된 바와 같이, 다양한 I/O 디바이스들(1314)이 제1 버스(1316)에 연결될 수 있으며, 이와 함께 버스 브릿지(1318)가 제1 버스(1316)를 제2 버스(1320)에 연결한다. 일 실시예에서는, 코프로세서들, 하이-쓰루풋 MIC 프로세서들, GPGPU들, 가속기들(예를 들어, 그래픽 가속기 또는 DSP(Digital Signal Processing) 유닛 등), 필드 프로그래머블 게이트 어레이들 또는 임의의 다른 프로세서 등 하나 이상의 추가적인 프로세서(들)(1315)가 제1 버스(1316)에 연결된다. 일 실시예에서, 제2 버스(1320)는 LPC(Low Pin Count) 버스일 수 있다. 일 실시예에서는, 예를 들어 키보드 및/또는 마우스(1322), 통신 디바이스들(1327) 및 명령어들/코드 및 데이터(1330)를 포함할 수 있는 디스크 드라이브 또는 기타 대용량 저장 디바이스 등의 저장 유닛(1328)을 포함하는 다양한 디바이스들이 제2 버스(1320)에 연결될 수 있다. 또한, 오디오 I/O(1324)가 제2 버스(1320)에 연결될 수 있다. 다른 아키텍처들도 가능하다는 점에 주의한다. 예를 들어, 도 13의 지점-대-지점 아키텍처 대신에, 시스템은 멀티-드롭 버스 또는 다른 그러한 아키텍처를 구현할 수 있다.

이제, 도 14를 참조하면, 본 발명의 일 실시예에 따른 제2의 보다 구체적인 예시적인 시스템(1400)의 블럭도가 도시된다. 도 13 및 14에서 동일한 엘리먼트들은 동일한 참조 번호들을 가지며, 도 13의 특정 양상들은 도 14의 다른 양상들을 모호하게 하는 것을 회피하기 위해 도 14로부터 생략되었다.

도 14는 프로세서들(1370, 1380)이 각각 통합 메모리 및 I/O 제어 로직("CL")(1372, 1382)을 포함할 수 있다는 점을 도시한다. 따라서, CL(1372, 1382)은 통합 메모리 컨트롤러 유닛들을 포함하며, I/O 제어 로직을 포함한다. 도 14는 메모리들(1332, 1334)이 CL(1372, 1382)에 연결될 뿐만 아니라, I/O 디바이스들(1414) 또한 제어 로직(1372, 1382)에 연결된다는 것을 도시한다. 레거시 I/O 디바이스들(1415)은 칩셋(1390)에 연결된다.

이제, 도 15를 참조하면, 본 발명의 일 실시예에 따른 SoC(1500)의 블럭도가 도시된다. 도 11에서의 유사한 엘리먼트들은 동일한 참조 번호를 갖는다. 또한, 점선 박스는 더욱 개선된 SoC들에 관한 선택적 특징들이다. 도 15에서, 상호접속 유닛(들)(1502)은: 하나 이상의 코어들(202A-N)의 세트 및 공유 캐시 유닛(들)(1106)을 포함하는 애플리케이션 프로세서(1510); 시스템 에이전트 유닛(1110); 버스 컨트롤러 유닛(들)(1116); 통합 메모리 컨트롤러 유닛(들)(1114); 통합 그래픽 로직, 이미지 프로세서, 오디오 프로세서 및 비디오 프로세서를 포함할 수 있는 하나 이상의 코프로세서들(1520)의 세트; SRAM(Static Random Access Memory) 유닛(1530); DMA(Direct Memory Access) 유닛(1532); 및 하나 이상의 외부 디스플레이들에 연결하기 위한 디스플레이 유닛(1540)에 연결된다. 일 실시예에서, 코프로세서(들)(1520)는, 예를 들어, 네트워크 또는 통신 프로세서, 압축 엔진, GPGPU, 하이-쓰루풋 MIC 프로세서, 임베디드 프로세서 등의 특수 목적 프로세서를 포함한다.

본 명세서에 개시되는 메커니즘들의 실시예들은 하드웨어, 소프트웨어, 펌웨어 또는 이러한 구현 접근방식들의 조합으로 구현될 수 있다. 본 발명의 실시예들은 적어도 하나의 프로세서, 스토리지 시스템(휘발성 및 불휘발성 메모리 및/또는 스토리지 엘리먼트들을 포함함), 적어도 하나의 입력 디바이스, 및 적어도 하나의 출력 디바이스를 포함하는 프로그래머블 시스템들 상에서 실행되는 컴퓨터 프로그램들 또는 프로그램 코드로서 구현될 수 있다.

도 13에 도시된 코드(1330) 등의 프로그램 코드는 본 명세서에 개시되는 펑션들을 수행하고 출력 정보를 생성하기 위한 입력 명령어들에 적용될 수 있다. 출력 정보는 알려진 방식으로 하나 이상의 출력 디바이스에 적용될 수 있다. 본 출원의 목적으로, 처리 시스템은, 예를 들어, DSP(Digital Signal Processor), 마이크로컨트롤러, ASIC(Application Specfic Integrated Circuit) 또는 마이크로프로세서 등의 프로세서를 갖는 임의의 시스템을 포함한다.

프로그램 코드는 하이 레벨 절차적 또는 객체 지향적 프로그래밍 언어로 구현되어 처리 시스템과 통신할 수 있다. 프로그램 코드는, 또한, 요구되는 경우, 어셈블리 또는 기계 언어로 구현될 수 있다. 사실상, 본 명세서에 개시되는 메커니즘들이 임의의 특정 프로그래밍 언어로 범위가 제한되는 것은 아니다. 어느 경우에나, 언어는 컴파일되거나 또는 해석되는 언어일 수 있다.

적어도 일 실시예의 하나 이상의 양상은, 머신에 의해 판독될 때 머신으로 하여금 본 명세서에서 개시되는 기술들을 수행하는 로직을 제조하게 하는, 프로세서 내의 다양한 로직을 표현하는, 머신 판독-가능 매체 상에 저장되는 대표적인 명령어들에 의해 구현될 수 있다. "IP 코어들"로서 알려진 그러한 표현들은 유형의 머신 판독가능 매체 상에 저장될 수 있으며, 다양한 고객들 또는 제조 설비에 공급되어, 로직 또는 프로세서를 실제로 제작하는 제조 머신들 내에 로드될 수 있다.

이러한 머신-판독가능 스토리지 매체들은, 하드 디스크들, 플로피 디스크들, 광 디스크들, CD-ROM들(Compact Disk Read-Only Memories), CD-RW들(Compact Disk ReWritable's) 및 광자기 디스크들 포함하는 임의의 다른 타입의 디스크들, ROM들(Read-Only Memories), DRAM들(Dynamic Random Access Memories), SRAM들(Static Random Access Memories) 등의 RAM들(Random Access Memories), EPROM들(Electrically Erasable Programmable Read-Only Memories), 플래시 메모리들, EEPROM들(Electrically Erasable Programmable Read-Only Memories), PCM(Phase Change Memory) 등의 반도체 장치, 자기 또는 광학 카드, 또는 전자적 명령어들을 저장하기에 적합한 임의의 다른 타입의 매체와 같은 스토리지 매체를 포함하는 머신 또는 디바이스에 제조되거나 또는 형성되는 물품들의 비-일시적이고 유형인 배열들을 포함할 수 있고, 이에 제한되는 것은 아니다.

따라서, 본 발명의 실시예들은, 또한, 명령어들을 포함하거나, 또는 본 명세서에 개시되는 구조들, 회로들, 장치들, 프로세서들 및/또는 시스템 특징들을 정의하는, HDL(Hardware Description Language) 등의 설계 데이터를 포함하는 비-일시적이고 유형인 머신 판독가능 매체를 포함한다. 이러한 실시예들은 또한 프로그램 제품들이라고 할 수 있다.

에뮬레이션(바이너리 해석, 코드 모핑 등을 포함함)

일부 경우에는, 명령어 변환기가 소스 명령어 세트로부터 타겟 명령어 세트로 명령어를 변환하는데 사용될 수 있다. 예를 들어, 명령어 변환기는 코어에 의해 처리될 하나 이상의 다른 명령어들로 명령어를 (예를 들어, 정적 바이너리 해석, 동적 컴필레이션을 포함하는 동적 바이너리 해석을 이용하여) 해석하거나, 모프하거나, 에뮬레이트하거나, 또는 다른 방식으로 변환할 수 있다. 명령어 변환기는 소프트웨어, 하드웨어, 펌웨어, 또는 그의 조합으로 구현될 수 있다. 명령어 변환기는 온 프로세서(on processor), 오프 프로세서(off processor), 또는 부분 온 및 부분 오프 프로세서(part on and part off processor)일 수 있다.

도 16은 본 발명의 실시예들에 따라 소스 명령어 세트 내의 바이너리 명령어들을 타겟 명령어 세트 내의 바이너리 명령어들로 변환하는 소프트웨어 명령어 변환기의 사용을 대조하는 블럭도이다. 도시된 실시예에서, 명령어 변환기는 소프트웨어 명령어 변환기이지만, 대안적으로 명령어 변환기가 소프트웨어, 펌웨어, 하드웨어, 또는 이들의 다양한 조합들로 구현될 수 있다. 도 16은 하이 레벨 언어(1602)의 프로그램을 x86 컴파일러(1604)를 사용하여 컴파일하여, 적어도 하나의 x86 명령어 세트 코어를 갖는 프로세서(1616)에 의해 선천적으로 실행될 수 있는 x86 바이너리 코드(1606)를 생성할 수 있다는 것을 도시한다. 적어도 하나의 x86 명령어 세트 코어를 갖는 프로세서(1616)는, 적어도 하나의 x86 명령어 세트 코어를 갖는 인텔 프로세서와 실질적으로 동일한 결과를 달성하기 위해서, (1) 인텔 x86 명령어 세트 코어의 명령어 세트의 상당 부분 또는 (2) 적어도 하나의 x86 명령어 세트 코어를 갖는 인텔 프로세서 상에서 실행되는 것을 목적으로 하는 오브젝트 코드 버전들의 애플리케이션들 또는 다른 소프트웨어를 호환가능하게 실행하거나 또는 다른 방식으로 처리함으로써, 적어도 하나의 x86 명령어 세트 코어를 갖는 인텔 프로세서와 실질적으로 동일한 펑션을 수행할 수 있는 임의의 프로세서를 나타낸다. x86 컴파일러(1604)는 추가적인 링크 처리(linkage processing)를 갖거나 갖지 않고서 적어도 하나의 x86 명령어 세트 코어를 갖는 프로세서(1616) 상에서 실행될 수 있는 x86 바이너리 코드(1606)(예를 들어, 오브젝트 코드)를 생성하도록 작동될 수 있는 컴파일러를 나타낸다. 유사하게, 도 16은 하이 레벨 언어(1602)의 프로그램을 대안적인 명령어 세트 컴파일러(1608)를 사용하여 컴파일하여, 적어도 하나의 x86 명령어 세트 코어를 갖지 않는 프로세서(1614)(예를 들어, 캘리포니아주 서니베일의 MIPS 테크놀로지스의 MIPS 명령어 세트를 실행하고/실행하거나 캘리포니아주 서니베일의 ARM 홀딩스의 ARM 명령어 세트를 실행하는 코어들을 갖는 프로세서)에 의해 선천적으로 실행될 수 있는 대안적인 명령어 세트 바이너리 코드(1610)를 생성할 수 있다는 점을 도시한다. 명령어 변환기(1612)는 x86 바이너리 코드(1606)를, x86 명령어 세트 코어(1614)를 갖지 않는 프로세서에 의해 선천적으로 실행될 수 있는 코드로 변환하는데 사용된다. 이러한 변환된 코드는 대안적인 명령어 세트 바이너리 코드(1610)와 동일할 가능성이 없는데, 그 이유는 이를 행할 수 있는 명령어 변환기를 제조하기 어렵기 때문이다; 그러나, 변환된 코드는 일반적인 작업을 달성할 것이며, 대안적인 명령어 세트로부터의 명령어들로 이루어질 것이다. 따라서, 명령어 변환기(1612)는, 에뮬레이션, 시뮬레이션 또는 임의의 다른 프로세스를 통해 x86 명령어 세트 프로세서 또는 코어를 갖지 않는 프로세서 또는 다른 전자 디바이스가 x86 바이너리 코드(1606)를 실행하는 것을 허용하는 소프트웨어, 펌웨어, 하드웨어 또는 이들의 조합을 나타낸다.

도 6-8 중 임의의 것에 대해 개시되는 컴포넌트들, 특징들 및 상세들은 또한 도 1-5 중 임의의 것에 선택적으로 사용될 수 있다. 또한, 본 명세서에 개시되는 장치 중 임의의 것에 대해 본 명세서에 개시되는 컴포넌트들, 특징들 및 상세들은 또한, 실시예들에서 그러한 장치에 의해 및/또는 그러한 장치를 가지고 수행될 수 있는 본 명세서에 개시되는 방법들 중 임의의 것에 선택적으로 사용될 수 있고 및/또는 이에 적용될 수 있다. 본 명세서에 개시되는 프로세서들 중 임의의 것은 본 명세서에 개시되는 컴퓨터 시스템들 또는 다른 시스템들 중 임의의 것에 포함될 수 있다.

설명 및 청구범위에서, "연결되는(coupled)" 및/또는 "접속되는(connected)"이라는 용어들이, 이들의 파생어와 함께, 사용될 수 있다. 이들 용어가 상호 동의어로서 의도되는 것은 아니다. 오히려, 실시예들에서, "접속되는"이란 2 이상의 엘리먼트들이 상호 직접적인 물리적 및/또는 전기적 접촉을 이루고 있다는 점을 나타내는데 사용될 수 있다. "연결되는"이란 2 이상의 엘리먼트들이 상호 직접적인 물리적 및/또는 전기적 접촉을 이루고 있다는 점을 의미할 수 있다. 그러나, "연결되는"이란 2 이상의 엘리먼트들이 상호 직접적인 접촉을 이루고 있지는 않지만, 여전히 상호 협력하거나 상호작용하고 있다는 점을 또한 의미할 수 있다. 도면들에서, 화살표들은 접속들 및 연결들을 보여주는데 사용된다.

"및/또는(and/or)"이란 용어가 사용되었을 수 있다. 본 명세서에서 사용되는 바와 같이, "및/또는"이란 용어는 하나 또는 나머지 또는 양자 모두를 의미한다(예를 들어, A 및/또는 B는 A 또는 B 또는 A와 B 양자 모두를 의미한다).

위의 설명에서는, 실시예들의 철저한 이해를 제공하기 위하여 특정 상세들이 제시되었다. 그러나, 다른 실시예들은 이들 특정 상세들 중 일부가 없어도 실시될 수 있다. 본 발명의 범위는 위에 제공되는 특정 예들에 의해서 결정되어야 하는 것이 아니라, 이하 청구범위에 의해서만 결정되어야 한다. 다른 경우들에서, 잘 알려진 회로들, 구조들, 장치들, 및 동작들은 설명의 이해를 모호하게 하는 것을 회피하기 위해 블럭도 형태로 및/또는 상세 없이 도시되었다. 적절한 것으로 간주되는 경우, 참조 번호들 또는 참조 번호들의 끝 부분들은, 달리 특정되거나 명백히 분명하지 않는 한, 선택적으로 유사하거나 동일한 특성들을 가질 수 있는, 대응하는 또는 유사한 엘리먼트들을 나타내기 위해 도면들 사이에서 반복되었다. 여러 컴포넌트들이 도시되고 개시되는 일부 경우에는, 적절하다면, 이들은 그 대신에 선택적으로 단일의 컴포넌트로서 함께 통합될 수 있다. 단일의 컴포넌트가 도시되고 개시되는 다른 경우들에는, 적절하다면, 이는 선택적으로 2 이상 컴포넌트들로 분리될 수 있다.

다양한 작업들 및 방법들이 개시되었다. 방법들 중 일부는 흐름도에서 비교적 기본적인 형태로 개시되었지만, 작업들은 선택적으로 방법들에 추가될 수 있거나 및/또는 방법들에서 제거될 수 있다. 또한, 흐름도들이 실시예들에 따른 작업의 특정 순서를 도시하지만, 그 순서는 예시적이다. 대안적인 실시예들은 상이한 순서로 작업들을 수행할 수 있고, 특정 작업들을 조합할 수 있고, 특정 작업들을 중복할 수 있는 등등이다.

일부 실시예들은 머신-판독가능 매체를 포함하는 제조 물품(예를 들어, 컴퓨터 프로그램 제품)을 포함한다. 매체는 머신에 의해 판독가능한 형태로 정보를 제공하는, 예를 들어, 저장하는 메커니즘을 포함할 수 있다. 머신-판독가능 매체는 머신에 의해 실행되면 및/또는 실행될 때 머신으로 하여금 본 명세서에 개시되는 하나 이상의 작업들, 방법들, 또는 기술들을 수행하게 하고 및/또는 수행하는 결과가 머신에 생기게 하도록 동작가능한 명령어들의 시퀀스를 제공하거나 저장할 수 있다.

일부 실시예들에서, 머신-판독가능 매체는 유형의 및/또는 비-일시적 머신-판독가능 저장 매체를 포함할 수 있다. 예를 들어, 유형의 및/또는 비-일시적 머신-판독가능 저장 매체는 플로피 디스켓, 광 스토리지 매체, 광 디스크, 광 데이터 스토리지 디바이스, CD-ROM, 자기 디스크, 광자기 디스크, ROM(Read Only Memory), PROM(Programmable ROM), EPROM(Erasable-and-Programmable ROM), EEPROM(Electrically-Erasable-and-Programmable ROM), RAM(Random Access Memory), SRAM(Static-RAM), DRAM(Dynamic-RAM), 플래시 메모리, 상 변경 메모리, 상 변경 데이터 스토리지 재료, 불휘발성 메모리, 불휘발성 데이터 스토리지 디바이스, 비-일시적 메모리, 비-일시적 데이터 스토리지 디바이스 등을 포함할 수 있다. 비-일시적 머신-판독가능 스토리지 매체는 일시적 전파되는 신호(transitory propagated signal)로 이루어지지 않는다.

적절한 머신들의 예들은, 하나 이상의 프로세서들을 포함하는 컴퓨팅 디바이스들 또는 다른 전자 디바이스들을 포함하며, 이에 제한되는 것은 아니다. 이러한 컴퓨팅 디바이스들 및 전자 디바이스들의 예들은 몇몇 예를 들자면, 셀룰러 폰들, 스마트폰들, 태블릿 컴퓨터들, 넷북들, MID들(Mobile Internet devices), 미디어 플레이어들, 랩톱 컴퓨터들, 노트북 컴퓨터들, 데스크톱 컴퓨터들, 스마트 텔레비전들, 넷톱들, 셋-톱 박스들 및 비디오 게임 컨트롤러들을 포함하고, 이에 제한되는 것은 아니다.

본 명세서 전반에 걸쳐서 예를 들어, "일 실시예", "실시예", "하나 이상의 실시예들", "일부 실시예들"에 대한 언급은, 특정 특징이 본 발명의 실시에 포함될 수 있지만 반드시 그러할 것이 요구되는 것은 아니라는 점을 나타낸다. 유사하게, 본 명세서를 간소화하고 다양한 본 발명의 양상들의 이해를 도울 목적으로, 설명에서는 다양한 특징들이 때때로 단일 실시예, 도면, 또는 그의 설명에서 함께 그룹화된다. 그러나, 이러한 개시의 방법이, 본 발명은 각 청구범위에 명백하게 기재된 것보다 많은 특징들을 요구하는 의도를 반영하는 것으로서 해석되어서는 안 된다. 오히려, 이하 청구범위들이 반영하는 바에 따라, 본 발명의 양상들은 단일 개시된 실시예의 모든 특징보다 적게 놓인다. 따라서, 상세한 설명에 후속하는 청구범위들은 이로써 본 상세한 설명에 명백하게 통합되고, 각 청구범위는 본 발명의 개별 실시예로서 자립한다.

예시적인 실시예들

이하의 예들은 다른 실시예들과 관련된다. 이러한 예들에서의 상세들은 하나 이상의 실시예들에서 어디에서나 사용될 수 있다.

예 1은 아키텍처 간 호환성 장치를 포함하고, 이는 제1 아키텍처 코드 모듈로부터 제1 아키텍처 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하는 제어 흐름 이동 수신 모듈을 포함한다. 제1 호출 프로시저 작업은 제1 복수의 입력 파라미터들을 포함한다. ABI(Application Binary Interface) 변경 모듈이 제어 흐름 이동 수신 모듈과 연결된다. ABI 변경 모듈은, 제1 복수의 입력 파라미터들을 포함하는 제1 호출 프로시저 작업을, 제2 복수의 입력 파라미터들을 포함하는 대응 제2 호출 프로시저 작업으로 변환하는 ABI 변경들을 행한다. 제2 호출 프로시저 작업은 제2 아키텍처 라이브러리 모듈과 호환된다. 제어 흐름 이동 출력 모듈이 ABI 변경 모듈과 연결된다. 제어 흐름 이동 출력 모듈은 제2 호출 프로시저 작업을 제2 아키텍처 라이브러리 모듈에 제공한다.

예 2는 예 1의 장치를 포함하고, ABI 변경 모듈은, 스택으로부터 제1 복수의 입력 파라미터들 중 제1 파라미터를 수신하고, 제2 복수의 입력 파라미터들 중, 제1 파라미터에 대응하는, 제2 파라미터를 제2 아키텍처 라이브러리 모듈에 의해 제2 파라미터에 대해 사용될 것으로 예상되는 레지스터에 저장한다.

예 3은 예 1의 장치를 포함하고, 제어 흐름 이동 수신 모듈, ABI 변경 모듈 및 제어 흐름 이동 출력 모듈은 제1 아키텍처 라이브러리 모듈에 대응하는 제1 래퍼 모듈(wrapper module)의 일부이다.

예 4는 예 3의 장치를 포함하고, 상이한 제1 아키텍처 라이브러리 모듈에 각각 대응하는 복수의 래퍼 모듈들을 더 포함하고, 복수의 래퍼 모듈들 각각은 제어 흐름 이동 수신 모듈, ABI 변경 모듈 및 제어 흐름 이동 출력 모듈을 갖는다.

예 5는 예 4의 장치를 포함하고, 제1 래퍼 모듈은 제1 아키텍처 라이브러리 모듈과 동일한 이름을 갖고, 복수의 래퍼 모듈들 각각은 대응하는 상이한 제1 아키텍처 라이브러리 모듈과 동일한 이름을 갖는다.

예 6은 예 1의 장치를 포함하고, 제1 아키텍처 코드 및 제2 아키텍처 코드로부터 선택되는 실행될 코드의 타입을 판정하는 프로세서 모드 변경 모듈을 더 포함하고, 프로세서 모드 변경 모듈은 프로세서의 코드 타입 실행 모드를 판정된 실행될 코드의 타입과 호환되도록 변경한다.

예 7은 예 6의 장치를 포함하고, 프로세서 모드 변경 모듈은, 모든 제1 아키텍처 코드를 갖는 제1 세그멘트와 모든 제2 아키텍처 코드를 갖는 제2 세그멘트 사이의 세그멘트 간 제어 흐름 이동들에 기초하여, 실행될 코드의 타입을 판정한다.

예 8은 예 1 내지 7 중 어느 하나의 장치를 포함하고, 제어 흐름 이동 수신 모듈은 32 비트 코드 모듈로부터 32 비트 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하고, ABI 변경 모듈은 제1 호출 프로시저 작업을 64 비트 라이브러리 모듈과 호환되는 대응하는 제2 호출 프로시저 작업으로 변환하며, 제어 흐름 이동 출력 모듈은 제2 호출 프로시저 작업을 64 비트 라이브러리 모듈에 제공한다.

예 9는 예 1 내지 7 중 어느 하나의 장치를 포함하고, 제1 아키텍처 코드 모듈에 의해 사용될 수 있는 아키텍처의 정수 레지스터들의 최대 비트 폭은 제2 아키텍처 코드 모듈에 의해 사용될 수 있는 아키텍처의 정수 레지스터들의 최대 비트 폭과는 상이하다.

예 10은 아키텍처 간 호환성 방법으로서, 본 방법은 제1 아키텍처 코드 모듈로부터 제1 아키텍처 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하는 것을 포함한다. 제1 호출 프로시저 작업은 제1 복수의 입력 파라미터들을 포함한다. 본 방법은 또한 제2 복수의 입력 파라미터들을 포함하는 대응하는 제2 호출 프로시저 작업을 제2 아키텍처 라이브러리 모듈에 제공하는 것을 포함한다.

예 11은 예 10의 방법을 포함하고, 수신은 32 비트 코드 모듈로부터 32 비트 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하는 것을 포함하고, 제공은 제2 호출 프로시저 작업을 64 비트 라이브러리 모듈에 제공하는 것을 포함한다.

예 12는 예 10의 방법을 포함하고, 스택으로부터 제1 복수의 입력 파라미터들 중 제1 파라미터를 수신하는 것, 및 제2 복수의 입력 파라미터들 중, 제1 파라미터에 대응하는, 제2 파라미터를 제2 아키텍처 라이브러리 모듈이 제2 파라미터를 수신하는데 사용한 레지스터에 저장하는 것을 더 포함한다.

예 13은 예 10의 방법을 포함하고, 수신은 제1 아키텍처 라이브러리 모듈과 동일한 이름을 갖는 래퍼 모듈에 의해 제1 호출 프로시저 작업을 수신하는 것을 포함한다.

예 14는 예 13의 방법을 포함하고, 제1 아키텍처 라이브러리 모듈 및 제2 아키텍처 라이브러리 모듈 양자 모두에 앞서 래퍼 모듈을 다이다믹 링커에 의해 탐색되도록 구성하는 것을 더 포함한다.

예 15는 제1 아키텍처 라이브러리 모듈을 갖지 않는 전자 디바이스에서 수행되는 예 10의 방법을 포함한다.

예 16은 32 비트 코드 모듈 및 64 비트 라이브러리 모듈을 저장하는 메모리를 포함하는 컴퓨터 시스템이다. 64 비트 프로세서가 메모리와 연결된다. 본 시스템은 또한 32 비트 코드 모듈로부터 32 비트 라이브러리 모듈에 대한 호출 프로시저 작업을 인터셉트하고, 대응하는 호출 프로시저 작업을 64 비트 라이브러리 모듈에 제공하는 아키텍처 간 호환성 모듈을 포함한다.

예 17은 예 16의 컴퓨터 시스템을 포함하고, 아키텍처 간 호환성 모듈은, 32 비트 라이브러리 모듈에 대한 호출 프로시저 작업을 64 비트 라이브러리 모듈에 대한 대응하는 호출 프로시저 작업으로 변환하는 ABI(Application Binary Interface) 변경들을 행한다.

예 18은 예 16의 컴퓨터 시스템을 포함하고, 32 비트 코드 모듈 및 64 비트 라이브러리 코드 모듈은 메모리에서 상이한 세그멘트들에 저장되고, 32 비트 코드 모듈을 저장하는 세그멘트는 플랫 어드레싱(flat addressing)을 사용한다.

예 19는 예 16의 컴퓨터 시스템을 포함하고, 아키텍처 간 호환성 모듈은, 32 비트 코드 모듈로부터 호출 프로시저 작업을 인터셉트하는, 32 비트 라이브러리 모듈과 이름이 동일한 래퍼 모듈을 포함한다.

예 20은 예 16 내지 19 중 어느 하나의 컴퓨터 시스템을 포함하고, 컴퓨터 시스템은 32 비트 라이브러리 모듈을 갖지 않는다.

예 21은 예 20의 컴퓨터 시스템을 포함하고, 컴퓨터 시스템은 임의의 32 비트 라이브러리 모듈들을 갖지 않는다.

예 22는 예 16 내지 19 중 어느 하나의 컴퓨터 시스템을 포함하고, 컴퓨터 시스템은 스마트폰을 포함한다.

예 23은 명령어들을 저장하는 비-일시적 머신-판독가능 스토리지 매체를 포함하는 제조 물품으로서, 명령어들은, 머신에 의해 실행되면, 머신으로 하여금, 제1 아키텍처 코드 모듈로부터 제1 아키텍처 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하는 것을 포함하는 작업들을 수행하게 하고, 제1 호출 프로시저 작업은 제1 복수의 입력 파라미터들을 포함한다. 이러한 작업들은, 또한, 제1 복수의 입력 파라미터들을 포함하는 제1 호출 프로시저 작업을, 제2 복수의 입력 파라미터들을 포함하는 대응하는 제2 호출 프로시저 작업으로 변환하는 ABI(Application Binary Interface) 변경을 행하는 것을 포함한다. 이러한 작업들은, 또한, 제2 호출 프로시저 작업을 제2 아키텍처 라이브러리 모듈에 제공하는 것을 포함한다.

예 24는 예 23의 제조 물품을 포함하고, 명령어들은, 머신에 의해 실행되면, 머신으로 하여금, 32 비트 코드 모듈로부터 32 비트 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하고, 제2 호출 프로시저 작업을 64 비트 라이브러리 모듈에 제공하는 것을 포함하는 작업들을 수행하게 한다.

예 25는 예 23 또는 예 24의 제조 물품을 포함하고, 머신에 의해 실행되면, 머신으로 하여금, 스택으로부터 제1 복수의 입력 파라미터들 중 제1 파라미터를 수신하고, 제2 복수의 입력 파라미터들 중, 제1 파라미터에 대응하는, 제2 파라미터를 제2 아키텍처 라이브러리 모듈이 제2 파라미터를 수신하는데 사용한 레지스터에 저장하는 것을 포함하는 작업들을 수행하게 한다.

예 26은 예 10 내지 15 중 어느 하나의 방법을 수행하도록 작동될 수 있는 장치를 포함한다.

예 27은 예 10 내지 15 중 어느 하나의 방법을 수행하는 수단들을 포함하는 장치를 포함한다.

예 28은 예 10 내지 15 중 어느 하나의 방법을 수행하는 모듈들, 유닛들, 수단들 또는 이들의 임의의 조합을 포함하는 장치를 포함한다.

예 29는 프로세서, 컴퓨터 시스템 또는 다른 머신에 의해 실행되면 및/또는 실행될 때, 컴퓨터 시스템 또는 다른 머신으로 하여금, 예 10 내지 15 중 어느 하나의 방법을 수행하게 하도록 작동될 수 있는 명령어들을 선택적으로 저장하거나 또는 다른 방식으로 제공하는 선택적으로 비-일시적인 머신-판독가능 매체를 포함하는 제조 물품을 포함한다.

예 30은 버스 또는 다른 상호접속, 상호 접속과 연결되는 프로세서, 상호 접속과 연결되는 플래시 메모리 및 상호 접속과 연결되는 선택적인 안테나를 포함하는 컴퓨터 시스템 또는 다른 전자 디바이스를 포함하고, 컴퓨터 시스템 또는 다른 전자 디바이스는 예 10 내지 15 중 어느 하나의 방법을 수행하도록 작동될 수 있다.

예 31은 실질적으로 본 명세서에 개시되는 바와 같은 하나 이상의 작업들 또는 임의의 방법을 수행하도록 작동될 수 있는 장치를 포함한다.

예 32는 실질적으로 본 명세서에 개시되는 바와 같은 아키텍처 간 호환성 모듈을 포함한다.

Claims

아키텍처 간 호환성 장치(inter-architecture compatibility apparatus)로서,
제1 아키텍처 코드 모듈로부터 제1 아키텍처 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하는 제어 흐름 이동 수신 모듈 - 상기 제1 호출 프로시저 작업은 제1 복수의 입력 파라미터들을 포함함 -;
상기 제어 흐름 이동 수신 모듈과 연결되는 ABI(Application Binary Interface) 변경 모듈 - 상기 ABI 변경 모듈은, 상기 제1 복수의 입력 파라미터들을 포함하는 상기 제1 호출 프로시저 작업을, 제2 복수의 입력 파라미터들을 포함하고 제2 아키텍처 라이브러리 모듈과 호환되는 대응 제2 호출 프로시저 작업으로 변환하는 ABI 변경들을 행함 -; 및
상기 ABI 변경 모듈과 연결되는 제어 흐름 이동 출력 모듈 - 상기 제어 흐름 이동 출력 모듈은 상기 제2 호출 프로시저 작업을 상기 제2 아키텍처 라이브러리 모듈에 제공함 -
을 포함하는 장치.
제1항에 있어서,
상기 ABI 변경 모듈은:
스택으로부터 상기 제1 복수의 입력 파라미터들 중 제1 파라미터를 수신하고;
상기 제2 복수의 입력 파라미터들 중, 상기 제1 파라미터에 대응하는, 제2 파라미터를 상기 제2 아키텍처 라이브러리 모듈에 의해 상기 제2 파라미터에 대해 사용될 것으로 예상되는 레지스터에 저장하는 장치.
제1항에 있어서,
상기 제어 흐름 이동 수신 모듈, 상기 ABI 변경 모듈 및 상기 제어 흐름 이동 출력 모듈은 상기 제1 아키텍처 라이브러리 모듈에 대응하는 제1 래퍼 모듈(wrapper module)의 일부인 장치.
제3항에 있어서,
상이한 제1 아키텍처 라이브러리 모듈에 각각 대응하는 복수의 래퍼 모듈들을 더 포함하고, 상기 복수의 래퍼 모듈들 각각은 제어 흐름 이동 수신 모듈, ABI 변경 모듈 및 제어 흐름 이동 출력 모듈을 갖는 장치.
제4항에 있어서,
상기 제1 래퍼 모듈은 상기 제1 아키텍처 라이브러리 모듈과 동일한 이름을 갖고, 상기 복수의 래퍼 모듈들 각각은 상기 대응하는 상이한 제1 아키텍처 라이브러리 모듈과 동일한 이름을 갖는 장치.
제1항에 있어서,
제1 아키텍처 코드 및 제2 아키텍처 코드로부터 선택되는 실행될 코드의 타입을 판정하는 프로세서 모드 변경 모듈을 더 포함하고, 상기 프로세서 모드 변경 모듈은 프로세서의 코드 타입 실행 모드를 상기 판정된 실행될 코드의 타입과 호환되도록 변경하는 장치.
제6항에 있어서,
상기 프로세서 모드 변경 모듈은, 모든 제1 아키텍처 코드를 갖는 제1 세그멘트와 모든 제2 아키텍처 코드를 갖는 제2 세그멘트 사이의 세그멘트 간 제어 흐름 이동들에 기초하여, 상기 실행될 코드의 타입을 판정하는 장치.
제1항에 있어서,
상기 제어 흐름 이동 수신 모듈은 32 비트 코드 모듈로부터 32 비트 라이브러리 모듈을 대상으로 하는 상기 제1 호출 프로시저 작업을 수신하고, 상기 ABI 변경 모듈은 상기 제1 호출 프로시저 작업을 64 비트 라이브러리 모듈과 호환되는 상기 대응하는 제2 호출 프로시저 작업으로 변환하며, 상기 제어 흐름 이동 출력 모듈은 상기 제2 호출 프로시저 작업을 상기 64 비트 라이브러리 모듈에 제공하는 장치.
제1항에 있어서,
상기 제1 아키텍처 코드 모듈에 의해 사용될 수 있는 아키텍처의 정수 레지스터들의 최대 비트 폭은 상기 제2 아키텍처 코드 모듈에 의해 사용될 수 있는 아키텍처의 정수 레지스터들의 최대 비트 폭과는 상이하고, 상기 제2 아키텍처 라이브러리 모듈은 수학 라이브러리 모듈 및 C 표준 라이브러리 모듈로부터 선택되는 장치.
아키텍처 간 호환성 방법으로서,
제1 아키텍처 코드 모듈로부터 제1 아키텍처 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하는 단계 - 상기 제1 호출 프로시저 작업은 제1 복수의 입력 파라미터들을 포함함 -; 및
제2 복수의 입력 파라미터들을 포함하는 대응하는 제2 호출 프로시저 작업을 제2 아키텍처 라이브러리 모듈에 제공하는 단계
를 포함하는 방법.
제10항에 있어서,
상기 수신하는 단계는 32 비트 코드 모듈로부터 32 비트 라이브러리 모듈을 대상으로 하는 상기 제1 호출 프로시저 작업을 수신하는 단계를 포함하고, 상기 제공하는 단계는 상기 제2 호출 프로시저 작업을 64 비트 라이브러리 모듈에 제공하는 단계를 포함하는 방법.
제10항에 있어서,
스택으로부터 상기 제1 복수의 입력 파라미터들 중 제1 파라미터를 수신하는 단계; 및
상기 제2 복수의 입력 파라미터들 중, 상기 제1 파라미터에 대응하는, 제2 파라미터를 상기 제2 아키텍처 라이브러리 모듈이 상기 제2 파라미터를 수신하는데 사용한 레지스터에 저장하는 단계를 더 포함하는 방법.
제10항에 있어서,
상기 수신하는 단계는 상기 제1 아키텍처 라이브러리 모듈과 동일한 이름을 갖는 래퍼 모듈에 의해 상기 제1 호출 프로시저 작업을 수신하는 단계를 포함하는 방법.
제13항에 있어서,
상기 제1 아키텍처 라이브러리 모듈 및 상기 제2 아키텍처 라이브러리 모듈 양자 모두에 앞서 상기 래퍼 모듈을 다이다믹 링커에 의해 탐색되도록 구성하는 단계를 더 포함하는 방법.
제10항에 있어서,
상기 제1 아키텍처 라이브러리 모듈을 갖지 않는 전자 디바이스에서 수행되는 방법.
컴퓨터 시스템으로서,
32 비트 코드 모듈 및 64 비트 라이브러리 모듈을 저장하는 메모리;
상기 메모리와 연결되는 64 비트 프로세서; 및
상기 32 비트 코드 모듈로부터 32 비트 라이브러리 모듈에 대한 호출 프로시저 작업을 인터셉트하고, 대응하는 호출 프로시저 작업을 상기 64 비트 라이브러리 모듈에 제공하는 아키텍처 간 호환성 모듈
을 포함하는 컴퓨터 시스템.
제16항에 있어서,
상기 아키텍처 간 호환성 모듈은, 상기 32 비트 라이브러리 모듈에 대한 호출 프로시저 작업을 상기 64 비트 라이브러리 모듈에 대한 대응하는 호출 프로시저 작업으로 변환하는 ABI(Application Binary Interface) 변경들을 행하는 컴퓨터 시스템.
제16항에 있어서,
상기 32 비트 코드 모듈 및 상기 64 비트 라이브러리 모듈은 상기 메모리에서 상이한 세그멘트들에 저장되고, 상기 32 비트 코드 모듈을 저장하는 세그멘트는 플랫 어드레싱(flat addressing)을 사용하는 컴퓨터 시스템.
제16항에 있어서,
상기 아키텍처 간 호환성 모듈은, 상기 32 비트 코드 모듈로부터 호출 프로시저 작업을 인터셉트하는, 상기 32 비트 라이브러리 모듈과 이름이 동일한 래퍼 모듈을 포함하는 컴퓨터 시스템.
제16항에 있어서,
상기 컴퓨터 시스템은 상기 32 비트 라이브러리 모듈을 갖지 않는 컴퓨터 시스템.
제20항에 있어서,
상기 컴퓨터 시스템은 임의의 32 비트 라이브러리 모듈들을 갖지 않는 컴퓨터 시스템.
제16항에 있어서,
상기 컴퓨터 시스템은 스마트폰을 포함하는 컴퓨터 시스템.
명령어들을 저장하는 비-일시적 머신-판독가능 스토리지 매체를 포함하는 제조 물품으로서,
상기 명령어들은, 머신에 의해 실행되면, 상기 머신으로 하여금:
제1 아키텍처 코드 모듈로부터 제1 아키텍처 라이브러리 모듈을 대상으로 하는 제1 호출 프로시저 작업을 수신하는 단계 - 상기 제1 호출 프로시저 작업은 제1 복수의 입력 파라미터들을 포함함 -;
상기 제1 복수의 입력 파라미터들을 포함하는 상기 제1 호출 프로시저 작업을, 제2 복수의 입력 파라미터들을 포함하는 대응하는 제2 호출 프로시저 작업으로 변환하는 ABI(Application Binary Interface) 변경들을 행하는 단계; 및
상기 제2 호출 프로시저 작업을 제2 아키텍처 라이브러리 모듈에 제공하는 단계
를 포함하는 작업들을 수행하게 하는 제조 물품.
제23항에 있어서,
상기 명령어들은, 상기 머신에 의해 실행되면, 상기 머신으로 하여금:
32 비트 코드 모듈로부터 32 비트 라이브러리 모듈을 대상으로 하는 상기 제1 호출 프로시저 작업을 수신하는 단계; 및
상기 제2 호출 프로시저 작업을 64 비트 라이브러리 모듈에 제공하는 단계
를 포함하는 작업들을 수행하게 하는 제조 물품.
제23항에 있어서,
상기 머신에 의해 실행되면, 상기 머신으로 하여금:
스택으로부터 상기 제1 복수의 입력 파라미터들 중 제1 파라미터를 수신하는 단계; 및
상기 제2 복수의 입력 파라미터들 중, 상기 제1 파라미터에 대응하는, 제2 파라미터를 상기 제2 아키텍처 라이브러리 모듈이 상기 제2 파라미터를 수신하는데 사용한 레지스터에 저장하는 단계
를 포함하는 작업들을 수행하게 하는 명령어들을 더 저장하는 제조 물품.