KR20150112482A - 반도체 소자 및 그 제조 방법 - Google Patents

Abstract

반도체 소자가 개시되며, 상기 반도체 소자는, 반도체층; 및 저항 변화 물질로 이루어지고, 상기 반도체층의 일면 상에 형성되는 투명전극을 포함하되, 상기 투명전극은 전자가 호핑 가능한 채널 및 임계 전압 이상의 전압 인가를 통해 형성되는 전도성 패스를 포함하며, 상기 채널에 의해, 상기 전도성 패스를 형성시키는 상기 임계 전압이 낮추어진다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본원은 반도체 소자 및 그 제조 방법에 관한 것이다.

투명전극은 발광 다이오드(Light Emitting Diode: LED), 태양전지, 의료용 자외선 소독기, 수산업 등 다양한 분야에서 이용되고 있고, 점점 그 응용 분야와 그 수요가 증대되는 추세에 있다. 특히, 투명전극은 LED 분야에서 많이 이용되고 있고, LED에 적용되는 현재의 투명전극기술은 가시광 영역(400nm-800nm)과 전체 자외선 영역(10nm-400nm) 중 일부 영역(365nm~400nm)까지 적용될 수 있는 ITO(Indium Tin Oxide) 기반의 기술이 주를 이루고 있다.

최근에는, 자외선 영역의 빛을 발생시키는 UV LED에 대한 수요가 급속히 증가하고 있으나, 자외선 영역에서 고전도성과 고투과도를 나타내는 투명전극이 현재까지 개발되지 못하여, 자외선 LED는 상용화되기 어려운 실정이다.

예컨대, 현재 가장 많이 이용되고 있는 ITO 투명전극이 형성된 UV LED의 경우에, 활성층에서 생성된 단파장의 자외선 영역(10nm~320nm)의 빛은 대부분 ITO에서 흡수되어, ITO를 투과하여 외부로 추출되는 빛이 1%정도에 불과하다.

도 1은 종래기술에 따른 LED 구조에서의 투과도를 도시한 도면이다.

P-GaN 반도체층에 종래의 ITO 투명전극을 형성한 경우의 투과도를 도시한 것이다.

도시된 바와 같이, 파장이 350nm 이상인 영역에서는 80% 이상의 투과도를 나타내지만, 단파장의 자외선 영역에서는 투과도가 급격히 감소하는 것을 확인할 수 있다. 특히, 116nm 이하의 단파장 영역에서는 투과도가 20%이하로 감소하고 있다.

이러한 문제점을 해결하기 위한 다른 종래기술은 p-AlGaN와 같은 반도체층위에 투명전극을 형성하지 않고, 금속 전극 패드를 직접 형성하였으나, 금속과 반도체층 사이의 일함수의 차이가 너무 커서 오믹 접촉(Ohmic Contact)이 이루어지지 않는 문제점이 있다. 또한, 전류가 금속 전극 패드에 집중되고 활성층 전체로 공급되지 않아 활성층에서 발생되는 빛의 양이 현저하게 감소하는 문제점이 발생한다.

이러한 문제를 해결하기 위해서, 다양한 연구들이 진행되고 있으나, 아직까지 자외선 영역에서 고전도성과 고투과도를 동시에 나타내는 투명전극은 개발되지 못한 상태이다. 이는 물질의 전도성과 투과도는 서로 트레이드 오프관계를 가지고 있기 때문이다. 자외선 영역에서 이용될 수 있을 만큼 높은 투과도를 가지는 물질은 큰 밴드갭(band-gap)을 가지므로, 전극으로 이용되기에는 전도성이 매우 낮고, 반도체 물질과 오믹 접촉이 이루어지지 않아 전극으로 이용하는 것이 불가능하다.

이러한 문제점을 해결하기 위해 제안된 기술의 일예로서, 투명전극을 은(Ag) 박막으로 형성하는 기술이 한국특허출원 제 10-2007-0097545 호로서 출원되었다. 그러나, 이러한 종래 기술에서 은(Ag)을 이용하여 투명전극을 형성하는 경우, 오믹 접촉이 이루어지도록 반도체층 위에 은(Ag)을 얇게 증착하는 것이 매우 어려울 뿐만 아니라, 은(Ag)을 반도체층 위에 얇게 증착한다 하더라도 한국특허출원 제 10-2007-0097545 호 도 4의 그래프에 도시된 바와 같이, 빛의 파장이 420nm 이하인 영역에서는 투과도가 80%이하로 급격히 하락하고, 빛의 파장이 380nm 이하인 영역에서는 투과도가 50% 이하로 감소하여, 종래의 ITO 전극과 투과도에서 차이가 없어, 실질적으로 자외선 영역의 투과도 개선을 기대하기 어렵다.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 자외선 영역에 대해서도 높은 투과도를 나타내면서도 반도체층과 양호한 오믹 콘택 특성을 나타내는 투명 전극을 구비하는 반도체 소자 및 그 제조 방법을 제공하는 것이다.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제1 측면에 따른 반도체 소자는, 반도체층; 및 저항 변화 물질로 이루어지고, 상기 반도체층의 일면 상에 형성되는 투명전극을 포함하되, 상기 투명전극은 전자가 호핑 가능한 채널 및 임계 전압 이상의 전압 인가를 통해 형성되는 전도성 패스를 포함하며, 상기 채널에 의해, 상기 전도성 패스를 형성시키는 상기 임계 전압이 낮추어질 수 있다.

또한, 본원의 제2 측면에 따른 발광 소자는, 본원의 제1 측면에 따른 반도체 소자를 포함할 수 있다.

또한, 본원의 제3 측면에 따른 반도체 소자 제조 방법은, 반도체층을 제공하는 단계; 상기 반도체층의 일면 상에 저항 변화 물질로 이루어지는 투명전극을 형성하는 단계; 상기 투명전극에 전자가 호핑 가능한 채널을 형성하는 단계; 및 상기 채널이 형성된 상기 투명전극에 임계 전압 이상의 전압을 인가하여 전도성 패스를 형성하는 단계를 포함하되, 상기 채널은 상기 전도성 패스를 형성시키는 상기 임계 전압을 낮출수 있다.

전술한 본원의 과제 해결 수단에 의하면, 인가되는 전계에 의해서 고저항 상태에서 저저항 상태로 변화되는 투명 재질의 물질로 투명전극을 형성하고, 투명전극에 전압을 인가하여 투명전극의 저항상태를 저저항 상태로 변화시켜 투명전극이 전도성을 갖도록 함으로써, 투명전극의 타면 상에 형성되는 반도체층과 양호한 오믹 특성을 나타내면서도, 가시광 영역뿐만 아니라 단파장의 자외선 영역의 빛에 대해서도 높은 투과도를 나타내는 투명전극 및 이를 포함하는 반도체 소자를 형성할 수 있다.

또한, 본원의 과제 해결 수단에 의하면, 투명전극에 전압을 인가하기 전에, 투명전극에 전자가 호핑 가능한 채널을 형성시킴으로써 투명전극에 전도성 패스를 형성하기 위해 인가해야 하는 전압을 낮출 수 있고, 전도성 패스의 균일도를 향상시킬 수 있어, 신뢰성 및 전도성이 향상된 투명전극 및 이를 포함하는 반도체 소자를 구현할 수 있다.

또한, 이러한 투명전극을 이용하여 다양한 형태의 발광소자를 제조할 수 있다.

도 1은 종래기술에 따른 LED 구조에서의 투과도를 도시한 도면이다.
도 2의 (a)는 투명전극의 타면과 일면을 연결하도록 형성된 채널을 설명하기 위해 도시한 본원의 일 실시예에 따른 반도체 소자의 개략적인 단면도이다.
도 2의 (b)는 투명전극의 타면과 접촉하는 반도체층의 내부까지 연장 형성된 채널을 설명하기 위해 도시한 본원의 일 실시예에 따른 반도체 소자의 개략적인 단면도이다.
도 3은 전류 확산층을 설명하기 위해 본원의 일 실시예에 따른반도체 소자를 포함하는 발광소자를 개략적으로 도시한 단면도이다.
도4는 본원의 일 실시예에 따른 반도체 소자의 제조 방법을 도시한 순서도이다.
도 5는 본원의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 개념도이다.
도 6은 본원의 일 실시예에 따른 발광소자를 설명하기 위해 본원의 일 실시예에 따른 반도체 소자를 포함하는 수직형 형태의 발광소자를 개략적으로 도시한 단면도이다.
도 7은 본원의 일 실시예에 따른 발광소자를 설명하기 위해 본원의 일 실시예에 따른 반도체 소자를 포함하는 플립칩 구조의 발광소자를 개략적으로 도시한 단면도이다.
도 8은 본원의 일 실시예에 따른 발광소자의 제조방법을 설명하기 위한 개념도이다.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.

본원은 반도체 소자 및 그 제조 방법에 관한 것이다.

이하에서는, 본원의 일 실시예에 따른 반도체 소자(이하 '본 반도체 소자'라 함)에 대해 설명한다.

도 2의 (a)는 투명전극의 타면과 일면을 연결하도록 형성된 채널을 설명하기 위해 도시한 본원의 일 실시예에 따른 반도체 소자의 개략적인 단면도이고, 도 2의 (b)는 투명전극의 타면과 접촉하는 반도체층의 내부까지 연장 형성된 채널을 설명하기 위해 도시한 본원의 일 실시예에 따른 반도체 소자의 개략적인 단면도이며, 도 3은 전류 확산층을 설명하기 위해 본원의 일 실시예에 따른반도체 소자를 포함하는 발광소자를 개략적으로 도시한 단면도이다.

도 2를 참조하면, 본 반도체 소자는 반도체층(10) 및 투명전극(20)을 포함한다.

반도체층(10)은 무기 반도체층과 유기 반도체층을 모두 포함할 수 있을 뿐만 아니라, 전하가 유동할 수 있는 모든 물질을 포함할 수 있다.

무기 반도체층은 Si 및 Ge 과 같은 단일 원소로 이루어지는 단일 원소 반도체를 포함한다. 또한, 무기 반도체층은 Nitride 계열의 화합물 반도체층(GaN, AlGaN, InN, InGaN, AlN 등) 및 Oxide 계열의 화합물 반도체층(GaO, ZnO, CoO, IrO2, Rh2O3, Al2O3, SnO 등)과 같은 화합물 반도체층을 포함할 수 있다. 무기 반도체층은 대표적으로 OLED(Organic Light Emitting Diode)의 전자(정공) 주입층 및 전자(정공) 수송층을 구성하는 물질을 포함할 수 있다.

도 2에 나타난 바와 같이, 투명전극(20)은 반도체층(10)의 일면 상에 형성된다.

투명전극(20)은 저항 변화 물질로 이루어진다.

예시적으로, 투명전극(20)은 인가된 전계에 의해서 저항상태가 변화되는 투명 재질의 저항 변화 물질로 이루어질 수 있다. 이러한, 저항 변화 물질은 주로 ReRAM(Resistive RAM) 분야에서 이용되는 것으로서, 고유한 임계치(임계 전압) 이상의 전압을 인가하면, 전자 포밍(electro-forming)이 수행되어, 최초에는 절연체인 물질의 저항 상태가 고저항 상태에서 저저항 상태로 변화되어 전도성을 나타내게 된다.

또한, 도 2를 참조하면, 투명전극(20)은 임계 전압 이상의 전압 인가를 통해 형성되는 전도성 패스(21)를 포함한다.

절연체인 저항 변화 물질에 임계 전압 이상의 전압을 인가하면, 전자 포밍이 수행되어, 전기적 스트레스(forming process)에 의해 박막 내부로 전극 금속 물질이 삽입되거나, 박막 내 결함구조에 의해 저항 변화 물질 내부에 전도성 패스(전도성 필라멘트(conducting filaments) 또는, 금속 필라멘트(metallic filaments))(21)가 형성된다. 이후에는, 저항 변화 물질에 인가된 전압이 제거되어도 전도성 패스(21)는 유지되고, 이러한 전도성 패스(21)를 통해서 전류가 흐르게 되어, 물질의 저항 상태가 저저항 상태로 유지될 수 있다.

자세히 후술하겠지만, 도 2를 참조하면, 전도성 패스(21)는, 투명전극(20)의 타면에 형성되는 금속 전극 패드(30)와 투명전극(20)의 일면에 형성된 반도체층(10)을 전기적으로 연결시키는 가교 역할을 할 수 있다. 이에 따라, 투명전극(20)과 반도체층(10)이 오믹 접촉(Ohmic Contact)될 수 있다.

오믹 접촉이라 함은, 비 정류 접합(non-rectifying junction)을 의미하는 것으로서, I-V 곡선이 옴의 법칙(V=IR)을 따르는 경우를 말하며, 이러한 경우, 전류 I는 전기장의 방향에는 무관하고 크기에만 의존하게 된다. 오믹 접촉 특성이 나타나지 않는 경우, 전류 I가 전기장의 방향과 크기에 모두 의존하게 되는 정류 특성이 나타날 수 있고, 이에 따라, 특정 방향의 전류가 흐르지 않게 될 수 있다. 그러나, 본 반도체 소자는, 전도성 패스(21)를 통해 투명전극(20)과 반도체층(10)을 오믹 접촉시킬 수 있다.

또한, 도 2를 참조하면, 투명전극(20)은 전자가 호핑 가능한 채널(이하 '채널')(23)을 포함한다.

채널(23)에 의해, 전도성 패스(21)를 형성시키는 임계전압이 낮아진다.

채널(23)에서 전자들이 호핑(hopping)할 수 있다. 이에 따라, 전도성 패스(21) 형성을 위한 임계 전압이 낮아질 수 있다. 다시 말해, 채널(23)이 형성되는 경우, 전도성 패스(21) 형성을 위한 임계 전압 값이 채널(23)이 형성되지 않은 경우보다 훨씬 낮아질 수 있기 때문에, 낮은 전기장으로 전도성 패스(21)를 형성할 수 있다.

이에 따라, 전기장에 의한 반도체 소자의 손상을 막을 수 있다.

또한, 채널(23)은 전도성 패스(21)의 균일도를 향상시킬 수 있으며, 반도체층(10)과 투명전극(20)의 오믹 접촉 특성을 더욱 향상시킬 수 있다.

또한, 채널(23)에 의해, 전계 방출(field emission)이 증가될 수 있다.

즉, 이러한 본 반도체 소자에 의하면, 가시광 영역뿐만 아니라 단파장의 자외선 영역의 빛(특히, 340 nm ~ 280 nm 파장 여역 및 280 nm 이하의 파장 영역의 자외선)에 대해서도 높은 광투과율을 나타내면서, 전도도가 높아 반도체층(10)과 양호한 오믹 접촉 특성을 나타낼 수 있는 투명전극 및 이를 포함하는 반도체 소자가 구현될 수 있다. 또한, 본 반도체 소자에 의하면, 전도성 패스(21) 형성을 위해 투명전극(20)에 인가해야 하는 전압이 낮아질 수 있고, 전도성 패스(21)의 균일도를 향상시킬 수 있어, 신뢰성 및 전도성이 향상된 반도체 소자를 구현할 수 있다.

본 반도체 소자와 관련한 구성을 구체적으로 살펴보면 다음과 같다.

전도성 패스(21)는, 투명전극(20)의 일면 상에 형성되는 포밍용 금속 전극(미도시)을 통해 인가된 임계 전압 이상의 전압에 의하여 형성될 수 있다.

포밍용 금속 전극을 통해 투명전극(20)에 고유한 임계 전압 이상의 전압을 인가함으로써, 투명전극(20) 내부에 전도성 패스(21)를 형성시켜, 투명전극(20)의 저항 상태를 고저항 상태에서 저저항 상태로 변화시킬 수 있다.

또한, 도 2를 참조하면, 본 반도체 소자는 투명전극(20)의 일면 상에 형성되는 금속 전극 패드(30)를 포함할 수 있다.

도 2를 참조하면, 금속 전극 패드(30)를 통해 주입된 전류는 투명전극(20) 내부의 전도성 패스(21)를 통해 반도체층(10)의 전체 영역에 걸쳐 주입될 수 있다. 다시 말해, 전도성 패스(21)는 금속 전극 패드(30)와 반도체층(10)을 전기적으로 연결시키는 가교 역할을 할 수 있다.

포밍용 금속 전극은 전도성 패스(21)가 형성된 후 제거될 수 있다. 또한, 금속 전극 패드(30)는 포밍용 금속 전극이 제거된 후 형성될 수 있다. 또는, 다른 구현예로, 전도성 패스(21)가 형성된 후, 포밍용 금속 전극이 제거되지 않고, 포밍용 금속 전극 상에 금속 전극 패드(30)가 추가 형성될 수 있다.

또 다른 구현예로서, 하나의 전극 패드가 포밍용 금속 전극 및 금속 전극 패드(30)의 역할을 수행할 수 있다. 이를 테면, 하나의 전극 패드를 포밍용 금속 전극으로 이용하여 투명전극(20)에 임계 전압 이상의 전압을 인가함으로써 전도성 패스(21)를 형성시킬 수 있다. 또한, 전도성 패스(21)의 형성 이후에는, 포밍용 금속 전극으로 이용했던 전극 패드를 금속 전극 패드(30)로 이용하여 반도체층(10)에 전류를 주입할 수 있다.

한편, 채널(23)은 이온주입법에 의해 형성될 수 있다.

이온주입법(ion implantation)은 일반적으로, 반도체 소자에 불순물(도펀트)을 첨가하기 위해 이용되는 방법으로서, 통상의 기술자에게 자명하므로, 상세한 설명은 생략하기로 한다. 이온주입법에 의해, 투명전극(20)에 이온이 주입됨으로써 채널(23)이 형성될 수 있다.

또한, 채널(23)은 투명전극(20)의 일면과 타면을 연결하도록 형성될 수 있다.

전자는 채널(23)을 따라, 투명전극(20)의 타면과 일면 사이에서 용이하게 호핑될 수 있다. 또한, 채널(23)에 의해, 전계 방출(field emission)이 증가될 수 있다.

또한, 도 2의 (b) 및 도 3을 참조하면, 채널(23)은 투명전극(20)의 타면과 접촉하는 층과 투명전극(20)과의 오믹 접촉 특성이 향상되도록, 투명전극(20)의 타면에서 투명전극(20)의 타면과 접촉하는 층의 내부까지 연장형성될 수 있다.

이에 따라, 투명전극(20)과 투명전극(20)의 타면과 접촉하는 층 사이의 전위 장벽(potential barrier)이 낮아질 수 있고 전계 방출(field emission)이 증가될 수 있다. 이에 따라, contact 특성이 향상될 수 있다.

또한, 채널(23)이 연장형성됨으로써, 전도성 패스(21)는 도 2의 (b) 및 도 3을 참조하면, 투명전극(20)의 타면에서 투명전극(20)과 접촉하는 층의 내부까지 연장형성될 수 있다.

예시적으로, 도 2의 (b)에 나타난 바와 같이, 투명전극(20)의 타면과 접촉하는 층은 반도체층(10)일 수 있다. 다시 말해, 채널(23)은, 도 2의 (b)에 나타난 바와 같이, 투명전극(20)의 타면에서 반도체층(10)의 내부까지 연장 형성될 수 있다.

다만, 투명전극(20)의 타면과 접촉하는 층은 반도체층(10)에만 한정되는 것은 아니다. 예를 들어, 도 3의 (a)를 참조하면, 투명전극(20)의 타면과 접촉하는 층은 전류 확산층(50)(후술함)일 수 있다.

이온주입법에 의하면, 이온이 주입되는 깊이의 조절이 가능하다. 즉, 도 2를 참조하면, 이온이 주입되는 깊이(상하 방향으로의 깊이)를 조절하여 이온을 투명전극(20)의 타면과 접촉하는 층의 내부까지 주입함으로써 채널(23)을 투명전극(20)의 타면과 접촉하는 층의 내부까지 연장 형성시킬 수 있다.

또한, 반도체층(10)은 n형 및 p형 중 하나 이상으로 도핑될 수 있다.

투명전극(20)이 반도체층(10)의 n형 도핑부와 접촉되는 경우, 채널(23)은 n형 이온의 주입에 의해 형성될 수 있다.

또는, 투명전극(20)이 반도체층(10)의 p형 도핑부와 접촉되는 경우, 채널(23)은 p형 이온의 주입에 의해 형성될 수 있다.

다시 말해, 반도체층(10)의 p/n 타입(type)에 따라, 오믹 컨택(오믹 접촉)에 유리한 이온이 주입됨으로써 채널(23)이 형성될 수 있다. 이에 따라, 오믹 접촉 특성이 극대화될 수 있다.

예시적으로, 반도체층(10)이 p형으로 도포되는 경우, 이를테면, 반도체층(10)이 p-type의 GaN인 경우, 투명전극(20)에는 마그네슘 이온이 이온주입법에 의해 주입됨으로써 채널(23)이 형성될 수 있다. 이에 따르면, 투명전극(20)과 반도체층(10)의 오믹 접촉 특성이 매우 극대화될 수 있다.

또한, 투명전극(20)은 투명한 Oxide 계열의 물질, 투명한 Nitride 계열의 물질, 투명한 폴리머 계열의 물질, 및 투명한 나노 물질들 중 하나 이상의 물질로 형성될 수 있다.

예시적으로, 투명한 전도성 Oxide 계열의 물질로는 SiO2, Ga2O3, Al2O3, ZnO, ITO 등 중 하나 이상이 이용될 수 있다. 또한, 투명한 전도성 Nitride 계열의 물질로는 Si3N4, AlN, GaN, InN 등 중 하나 이상이 이용될 수 있다. 또한, 투명한 전도성 폴리머 계열의 물질로는 polyaniline (PANI), poly(ethylenedioxythiophene)-polystyrene sulfonate(PEDOT: PSS) 등 중 하나 이상이 이용될 수 있다. 또한, 투명한 전도성 나노 물질로는 CNT, CNT-oxide, Graphene, Graphene-oxide 등 중 하나 이상이 이용될 수 있다.

또한, 상술한 물질 이외에도 투명하고 상술한 저항 변화 특성을 나타내는 물질이라면 본 발명의 투명전극(20)을 형성하는데 이용될 수 있다. 다만, 상기 물질들이 전도성을 갖는다는 의미는, 포밍 공정(전도성 패스가 형성되도록 전압을 가하는 공정)에 의해서 전도성을 갖는다는 의미이다.

또한, 도 3의 (a)를 참조하면, 본 반도체 소자는, 상기 투명전극(20)과 반도체층(10) 사이에 형성되는 전류 확산층(50)을 포함할 수 있다.

전류 확산층(50)은 투명전극(20)에 형성된 전도성 패스(21)들을 상호 연결시킬 수 있다. 이에 따라, 투명전극(20)으로 유입된 전류를 반도체층(10) 전체 영역으로 확산시킬 수 있어 전류 집중 현상을 방지할 수 있다. 다시 말해, 투명전극(20)의 전류 확산 특성(current spreading)이 향상될 수 있다.

전류 확산층(50)은 CNT(Carbon Nano Tube)층 또는 그래핀(graphene) 층을 포함할 수 있다.

CNT 또는 그래핀은 전도성 및 빛의 투과도가 뛰어난 특성이 있고, 본 발명은 이러한 특성을 이용하여 투명전극(20)의 일면에 전류 확산층(50)을 형성하여 투명전극(20)의 전도성 패스(21)를 상호 연결함으로써, 투명전극(20)으로 유입된 전류가 반도체층(10) 전체 영역으로 확산되도록 할 수 있다.

이 때, 전류 확산층(50)이 두껍게 형성될수록 전류 확산층(50) 내부의 CNT 또는 그래핀이 상호 연결되고, 이에 따라서 전도성 패스(21)들이 상호 연결될 확률이 높아져서 투명전극(20)층의 전도성은 향상되지만 투과도가 낮아진다. 따라서, 본 발명의 전류 확산층(50)은 투명전극(20)의 전도성 패스(21)를 상호 연결시키기에 충분하면서도 투과도가 저해되지 않는 한도 내에서 가능한 얇게 형성되는 것이 바람직하다.

예시적으로, 전류 확산층(50)은 약 2nm 내지 약 100nm의 두께로 형성될 수 있다. 참고로, 2nm는 CNT 또는 그래핀을 단일층으로 형성할 수 있는 최소의 두께이고, 100nm는 빛의 투과도를 80% 이상으로 유지할 수 있는 최대의 두께이다.

또한, 도 3의 (b)를 참조하면, 본 반도체 소자는, 금속 전극 패드(30)와 투명전극(20) 사이에 형성된 전류 확산층(50)을 포함할 수 있다.

금속 전극 패드(30)와 투명전극(20) 사이에 형성된 전류 확산층(50)은 금속 전극 패드(30)로부터 인가된 전류가 보다 균일하게 투명전극(20)으로 인가되도록 할 수 있다. 금속 전극 패드(30)와 투명전극(20) 사이에 형성된 전류 확산층(50)은, 상술한 투명전극(20)과 반도체층(10) 사이에 형성된 전류 확산층과 유사한 작용 및 구성을 가질 수 있다.

즉, 본 반도체 소자에 있어서, 전류 확산층(50)은 투명전극(20)의 일면 및 타면(상면 및 하면) 중 어느 위치에나 형성될 수 있다.

상술한 본 반도체 소자는, 수평형 LED 소자, 플립칩 LED 소자, 수직형 LED 소자, OLED 소자 등과 같은 여러 광소자에 적용될 수 있다.

또한, 본원의 투명전극(20)은 투명전극(20)이 적용되는 반도체 장치에 따라서 다양한 변형이 가능하다.

이하에서는 본원의 일 실시예에 따른 반도체 소자 제조 방법(이하 '본 반도체 소자 제조 방법'이라 함)에 관하여 살핀다. 다만, 앞서 살핀 구성과 동일하거나 유사한 구성에 대해서는 동일한 도면 부호를 사용하고 중복되는 설명은 간략히 하거나 생략하기로 한다.

도4는 본원의 일 실시예에 따른 반도체 소자의 제조 방법을 도시한 순서도이고, 도 5는 본원의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 개념도이다.

도 4를 참조하면, 본 반도체 소자 제조 방법은, 반도체층(10)을 제공하는 단계(S110)를 포함한다.

또한, 도 4를 참조하면, 본 반도체 소자 제조 방법은, 반도체층(10)의 일면 상에 저항 변화 물질로 이루어지는 투명전극(20)을 형성하는 단계(S130)를 포함한다.

다시 말해, 반도체층(10)의 일면 상에 저항 변화 물질층을 형성함으로써, 반도체층(10)의 일면 상에 투명전극(20)을 형성할 수 있다.

또한, 도 4 및 도 5의 (a)를 참조하면, 본 반도체 소자 제조 방법은, 투명전극(20)에 전자가 호핑 가능한 채널(23)을 형성하는 단계(S150)를 포함한다.

또한, 도 4 및 도 5의 (b)를 참조하면, 본 반도체 소자 제조 방법은, 채널(23)이 형성된 투명전극(20)에 임계 전압 이상의 전압을 인가하여 전도성 패스(21)를 형성하는 단계(S170)(포밍 공정)를 포함한다.

예시적으로, 도 4 및 도 5에 나타난 바와 같이, 채널(23)을 형성하는 단계(S150)가 수행된 후(도 5의 (a) 참조), 전도성 패스(21)를 형성하는 단계(S170)가 수행될 수 있다(도 5의 (b) 참조).

또한, 상술한 바와 같이, 채널(23)은 전도성 패스를 형성시키는 임계 전압을 낮춘다.

즉, 채널(23)이 형성되는 경우, 전도성 패스(21) 형성을 위한 임계 전압 값이 채널(23)이 형성되지 않은 경우보다 훨씬 낮아질 수 있다. 이에 따라, 본 반도체 소자 제조 방법에 의하면, 낮은 전기장으로 전도성 패스(21)를 형성할 수 있다.

또한, 채널(23)은 전도성 패스(21)의 균일도를 향상시킬 수 있다. 다시 말해, 채널(23)은 전도성 패스(23)가 스캐터링(scattering)되게 할 수 있다. 이에 따라, 투명전극(20)으로 유입되는 전류의 반도체층(10) 전체 영역으로의 확산이 극대화되는 반도체 소자가 제조될 수 있다. 또한, 채널(23)을 포함함으로써, 반도체층(10)과 투명전극(20)의 오믹 접촉 특성이 극대화된 반도체 소자를 제조할 수 있다.

본 반도체 소자 제조 방법과 관련한 구성을 구체적으로 살펴보면 다음과 같다.

채널(23)을 형성하는 단계(S150)에서, 채널(23)은 투명전극(20)의 일면과 타면을 연결하도록 형성될 수 있다.

또한, 채널(23)을 형성하는 단계(S150)에서, 채널(23)은, 투명전극(20)의 타면과 접촉하는 층과 투명전극(20)과의 오믹 접촉 특성이 향상되도록, 투명전극(20)의 타면에서 투명전극(20)의 타면과 접촉하는 층의 내부까지 연장 형성될 수 있다.

또한, 투명전극(20)의 타면과 접촉하는 층은 반도체층(10)일 수 있다.

채널(23)을 형성하는 단계(S150)에서, 채널(23)은 이온주입법에 의해 형성될 수 있다.

또한, 채널(23)을 형성하는 단계(S150)에서, 채널(23)은, 특정 지점에 한하여 형성될 수 있다. 예시적으로, 특정 지점에 대응하여 포토레지스트 패턴을 형성한 후, 이온 주입이 수행됨으로써, 채널(23)은 특정 지점에 한하여 형성될 수 있다.

한편, 전도성 패스(21)를 형성하는 단계(S170)는, 투명전극(20)의 타면 상에 포밍용 금속 전극을 형성하는 단계를 포함할 수 있다.

포밍용 금속 전극을 형성하는 단계(S170)는, 투명전극(20)의 타면 상에 포토레지스트(PR)를 적층하는 단계, 포토레지스트에 전극 패턴을 형성하는 단계, 포토레지스트에 전극 패턴을 형성하는 단계 및 포토레지스트를 제거하는 단계를 포함할 수 있다.

보다 구체적으로, 투명전극(20)의 타면 상에 포토레지스트층을 형성하고, 마스크를 이용하여 전도성 패스를 형성하기 위한(포밍을 수행하기 위한) 전극을 형성할 위치를 노광하고 현상하여, 포토레지스트층 위에 포밍용 전극 패턴을 형성할 수 있다. 이때, 전압의 인가를 위하여 적어도 두 개의 전극이 구비되도록 전극 패턴을 형성할 수 있다. 다음으로, 패턴이 형성된 포토레지스트층 위에 금속을 증착하여 패턴 내부를 채우고 리프트 오프(Lift Off) 공정을 수행하여 포토레지스트층을 제거함으로써, 전도성 패스(21)를 형성하기 위한 포밍용 금속 전극을 형성할 수 있다. 다만, 이와 같은 공정은 일 실시예로서 다양한 공정을 통해 포밍용 금속 전극을 형성할 수 있다.

또한, 전도성 패스(21)를 형성하는 단계(S170)는, 포밍용 금속 전극을 통해 임계 전압 이상의 전압을 인가하는 단계를 포함할 수 있다.

포밍용 금속 전극을 통해 저항 변화 물질로 이루어진 투명전극(20)에 고유한 임계 전압 이상의 전압을 인가하면, 저항 변화 물질로 이루어진 투명전극(20) 내부에 전도성 패스(21)가 형성될 수 있다. 이에 따라, 투명전극(20)의 저항 상태가 고저항 상태에서 저저항 상태로 변화될 수 있다. 이때, 전도성 패스(21)는 투명전극(20) 내에서 수직한 방향(상하 방향)으로 진행하거나, 또는, 수평한 방향으로 진행할 수 있다.

포밍용 금속 전극은 예시적으로, 투명전극(20)의 타면 상에 형성될 수 있다.

또한, 본 반도체 소자 제조 방법은, 전도성 패스(21)를 형성하는 단계(S170)의 수행 후, 포밍용 금속 전극을 제거하는 단계를 포함할 수 있다.

또한, 본 반도체 소자 제조 방법은, 전도성 패스(21)를 형성하는 단계(S170)의 수행 후, 투명전극(20)의 타면 상에 전류 확산층(50)을 형성하는 단계를 포함할 수 있다.

또한, 본 반도체 소자 제조 방법은, 전도성 패스(21)를 형성하는 단계(S170)의 수행 후, 전류 확산층(50) 상에 금속 전극 패드(30)를 형성하는 단계를 포함할 수 있다.

즉, 본 반도체 소자 제조 방법에 의하면, 전도성 패스(21)가 형성된 후, 포밍용 금속 전극은 제거될 수 있고, 포밍용 금속 전극이 제거된 투명전극(20)의 타면 상에 전류 확산층(50)이 형성될 수 있으며, 형성된 전류 확산층(50) 상에 금속 전극 패드(30)가 형성될 수 있다.

전류 확산층(50)이 형성되지 않는 경우, 금속 전극 패드(30)를 형성하는 방법은, 포밍용 금속 전극을 제거하고 별도의 금속 전극 패드(30)를 형성할 수 있다. 또는, 마스크를 이용하여 포밍용 금속 전극 위에 추가로 금속을 증착함으로써 금속 전극 패드(30)를 형성할 수 있다.

또 다른 구현예로서, 하나의 전극 패드가 포밍용 금속 전극 및 금속 전극 패드(30)의 역할을 수행할 수 있다. 이를 테면, 하나의 전극 패드를 포밍용 금속 전극으로 이용하여 투명전극(20)에 임계 전압 이상의 전압을 인가함으로써 전도성 패스(21)를 형성시킬 수 있다. 또한, 전도성 패스(21)의 형성 이후에는, 포밍용 금속 전극으로 이용했던 전극 패드를 금속 전극 패드(30)로 이용하여 반도체층(10)에 전류를 주입할 수 있다.

즉, 본 반도체 소자 제조 방법에 따르면, 투명전극(20)에 전도성 패스(21)가 형성되면, 금속 전극 패드(30)가 형성될 수 있다.

전류 확산층(50)은 CNT층 또는 그래핀 층을 포함할 수 있다.

또한, 본 반도체 소자 제조 방법은, 반도체층(10)의 일면에 투명전극(20)을 형성하기 전에 반도체층(10)의 일면에 결합되는 전류 확산층(50)을 형성하는 단계를 더 포함할 수 있다.

다시 말해, 반도체층(10)의 일면에 투명전극(20) 형성을 위한 저항 변화 물질층을 형성하기 전에, 반도체층(10)의 일면에 전류 확산층(50)을 형성시킬 수 있다. 이에 따라, 투명전극(20)과 반도체층(10) 사이에 전류 확산층(50)이 형성될 수 있다.

또한, 전류 확산층(50)은 CNT층 또는 그래핀 층을 포함할 수 있다.

한편, 본 반도체 소자 제조 방법에 있어서, 투명전극(20)은 반도체층(10)과 오믹(ohmic) 접촉될 수 있다.

또한, 반도체층(10) 은, n형 및 p형 중 하나 이상으로 도핑될 수 있다.

투명전극(20)이 반도체층(10)의 n형 도핑부와 접촉되는 경우, 채널(23)은 n형 이온의 주입에 의해 형성될 수 있다. 또한, 투명전극(20)이 반도체층(10)의 p형 도핑부와 접촉되는 경우, 채널(23)의 p형 이온의 주입에 의해 형성될 수 있다.

또한, 투명전극(20)은 투명한 Oxide 계열의 물질, 투명한 Nitride 계열의 물질, 투명한 폴리머 계열의 물질, 및 투명한 나노 물질들 중 하나 이상의 물질로 형성될 수 있다.

지금까지 본원의 일 실시예에 따른 반도체 소자의 제조 방법에 대하여 설명하였다. 본 반도체 소자 제조 방법에 따르면, 투명전극(20)은 반도체층(10)과 접촉하는 모든 투명전극으로 적용될 수 있고, 투명전극이 적용되는 반도체 장치에 따라서 다양한 변형이 가능하다. 예시적으로, 상술한 본 반도체 소자 제조 방법에서는, 반도체층(10) 상에 투명전극(20)이 형성되는 것으로 설명하였으나, OLED (Organic Light Emitting Diode)의 경우에는 유리 기판 위에 투명전극(20)이 형성되고, 채널(23) 및 전도성 패스(21)가 형성된 후, 투명전극(20)이 반도체층(10)과 접촉됨으로써 반도체 소자가 형성될 수도 있다.

즉, 도 4에 도시된 바와 달리, 반도체층(10)이 아닌 기판 상에 투명전극을 형성하고, 채널(23)을 형성하며, 전도성 패스(21)를 형성시킨 후, 기판을 제거하고 투명전극(20)을 반도체층(10)에 접촉시키는 형태로 반도체 소자를 제조할 수 있다. 이에 따르면, 투명전극(20)을 형성하는 공정과 반도체층(10)을 형성하는 공정을 별개로 수행한 투명전극(20)과 반도체층(10)을 결합시키는 형태로 반도체 소자를 제조할 수 있다.

이하에서는 본원의 일 실시예에 따른 발광소자(이하 '본 발광소자'라 함)에 관하여 살핀다. 다만, 앞서 살핀 구성과 동일하거나 유사한 구성에 대해서는 동일한 도면 부호를 사용하고 중복되는 설명은 간략히 하거나 생략하기로 한다.

도 6은 본원의 일 실시예에 따른 발광소자를 설명하기 위해 본원의 일 실시예에 따른 반도체 소자를 포함하는 수직형 형태의 발광소자를 개략적으로 도시한 단면도이고, 도 7은 본원의 일 실시예에 따른 발광소자를 설명하기 위해 본원의 일 실시예에 따른 반도체 소자를 포함하는 플립칩 구조의 발광소자를 개략적으로 도시한 단면도이며, 도 8은 본원의 일 실시예에 따른 발광소자의 제조방법을 설명하기 위한 개념도이다.

본 발광소자는 상술한 본원의 일 실시예에 따른 반도체 소자를 포함한다.

보다 구체적으로, 도 3, 반도체층(10) 및 투명전극(20)을 포함할 수 있다. 또한, 투명전극(20)은 저항 변화 물질로 이루어져, 전자가 호핑 가능한 채널(23) 및 임계 전압 이상의 전압이 인가되면 형성되는 전도성 패스(21)를 포함할 수 있다.

또한, 도 3에 나타난 바와 같이, 본 발광소자는 기판(210)을 포함할 수 있다. 기판(210)은 사파이어 기판과 같이 발광소자 형성에 일반적으로 이용되는 성장 기판일 수 있다.

또한, 본 발광소자는 도 6 및 도 7을 참조하면, 서브마운트(sub mount)기판을 포함할 수 있다. 서브마운트 기판은 전류 주입이 가능한 금속 기판일 수 있다.

또한, 본 발광소자는 도 6 및 도 7을 참조하면, 반사층(Reflector)을 포함할 수 있다. 반사층은, 활성층(MQW)에서 발생된 빛을 반사할 수 있다. 이러한 반사층은 Ag, Al, Pt, Au, Ni, Ti, ITO 또는 이들의 조합으로 형성될 수 있다.

또한, 도 3, 도 6 및 도 7을 참조하면, 본 발광소자는 활성층(MQW)(220)을 포함할 수 있다. 활성층(220)은 자외선 영역의 빛이 발생될 수 있도록 Al(In)GaN/(In)GaN 으로 형성되는 것이 바람직하지만, 자외선 영역의 빛을 발생시킬 수 있는 것이라면 그 재질에 한정이 없다.

또한, 도 3, 도 6 및 도 7을 참조하면, 본 발광소자는 제2 반도체층(230)을 포함할 수 있다. 반도체층(10)과 제2 반도체층(230)은 각각 n타입 및 p타입으로 도핑될 수 있다. 또는, 그 역의 경우도 가능하다. 예시적으로, 도 6 및 도 7에 나타난 바와 같이, 반도체층(10)은 p-GaN으로 도핑될 수 있고, 제2 반도체층(230)은 n-GaN으로 도핑될 수 있다.

예시적으로, 도 3을 참조하면, 전극 패드(251)를 통해서 전류가 유입되면, 유입된 전류는 투명전극(20) 내부의 전도성 패스(21)를 통해 전체 영역으로 확산되어 반도체층(10) 전체 영역으로 유입되고, 이에 따라, 반도체층(10)에서 공급된 전자(또는 정공)과 제2 반도체층(230)에서 공급되는 정공(또는 전자)가 활성층(220)에서 결합하여 빛을 발생시킬 수 있다. 또한, 발생된 빛은 투명전극(20)을 통해 외부로 유출될 수 있다. 특히 활성층(220)에서 발생된 빛 중 자외선 영역의 빛이 외부로 유출될 수 있다.

또한, 도 3, 도 6의 (b), (c) 및 도 7의 (b), (c)를 참조하면, 본 발광소자는 전류 확산층(50)을 포함할 수 있다. 도 3의 (a)에서는 전류 확산층(50)이 투명전극(20)과 반도체층(10) 사이에 형성된 예를 도시하였고, 도 3의 (b)에는 전류 확산층(50)이 투명전극(20)의 반도체층(10)과 접하는 면의 반대면에 형성된 예를 도시하였다. 또는, 도 6의 (b) 및 도 7의 (c)에 나타난 바와 같이, 전류 확산층(50)은 투명전극(20)과 반사층(Reflector) 사이에 형성될 수 있다. 또는, 도 6의 (c) 및 도 7의 (b)에 나타난 바와 같이, 전류 확산층(50)은 투명전극(20)과 반도체층(10) 사이에 형성될 수 있다.

즉, 전류 확산층(50)은 투명전극(20)의 일면 또는 타면에 투명전극(20)과 접촉되며 형성될 수 있다.

전류 확산층(50)은 상술한 바와 같이, 투명전극(20)의 전류 확산 특성(current spreading)을 향상시킬 수 있다. 예시적으로, 전류 확산층(122)은 CNT 및 그래핀 중 하나 이상을 포함할 수 있다.

CNT 또는 그래핀은 전도성 및 빛의 투과도가 뛰어난 특성이 있고, 본 발광소자에 따르면, 이러한 CNT 또는 그래핀으로 형성된 전류 확산층(50)을 통해 투명전극(20)의 전도성 패스(21)를 상호 연결함으로써, 투명전극(20)으로 유입된 전류가 반도체층(10) 전체 영역으로 확산되게 하였다.

한편, 도 6에 도시된 본원의 일 구현예에 따른 발광소자는 일반적인 수직형 발광소자의 구조에 투명전극(20)이 추가됨으로써 구현될 수 있다. 예시적으로, 투명전극(20)이 반사층(Reflector)과 반도체층(예시적으로, 도 7의 (a)를 참조하면, p-GaN층) 사이에 추가된 것일 수 있다.

또한, 도 7에 도시된 본원의 일 구현예에 따른 발광소자는 종래의 플립칩 구조의 발광소자에 투명전극(20)이 추가됨으로써 구현될 수 있다.

한편, 도 8은 본원의 일 실시예에 따른 발광소자 제조 방법을 설명하기 위한 개념도이다.

도 8를 참조하면, 예시적으로, 본 발광소자의 제조 방법은 이하와 같을 수 있다.

본 발광소자의 제조 방법은, 도 8의 (a)를 참조하면, 기판(210)이 제공되는 단계를 포함할 수 있다. 예시적으로, 도 8에 나타난 바와 같이, 기판(210)은 사파이어일 수 있다.

또한, 본 발광소자의 제조 방법은, 도 8의 (b)를 참조하면, 기판(210) 상에 버퍼층(270)이 형성되는 단계를 포함할 수 있다. 버퍼층(270)은 제2 반도체층(230)이 용이하게 성장될 수 있도록 도핑되지 않은 갈륨나이트라이드(Un-doped GaN) 등으로 형성될 수 있으며, 버퍼층(270)은 필요에 따라서는 생략될 수 있다.

또한, 본 발광소자의 제조 방법은, 도 8의 (c)를 참조하면, 버퍼층(270) 상에 제2 반도체층(230)이 형성되는 단계를 포함할 수 있다. 제2 반도체층(230)은 n타입으로 도핑된 반도체층일 수 있다. 예시적으로, 자외선 영역의 빛을 발생시킬 수 있도록 n-GaN으로 형성될 수 있으나, 자외선 영역의 빛을 발생시킬 수 있는 발광소자의 제조에 이용되는 재질로 형성될 수 있다.

또한, 본 발광소자의 제조 방법은, 도 8의 (d)를 참조하면, 제2 반도체층(230) 상에 활성층(220)이 형성되는 단계를 포함할 수 있다.

또한, 본 발광소자의 제조 방법은, 도 8의 (e)를 참조하면, 활성층(220) 상에 반도체층(10)이 형성되는 단계를 포함할 수 있다. 도 8에 나타난 바와 같이, 반도체층(10)은 p타입으로 도핑된 반도체층일 수 있다. 예시적으로, p-GaN으로 형성될 수 있으나, 자외선 영역의 빛을 발생시킬 수 있는 발광소자의 제조에 이용되는 일반적인 재질로 형성될 수 있다.

또한, 본 발광소자의 제조 방법은, 도 8의 (f)를 참조하면, 반도체층(10) 상에 투명전극(20)의 형성을 위한 저항 변화 물질층(25)이 형성되는 단계를 포함할 수 있다.

또한, 본 발광소자의 제조 방법은, 도 8의 (g)에 나타난 바와 같이, 저항 변화 물질층(25)에 채널(23)을 형성하는 단계를 포함할 수 있다. 또한, 본 발광소자의 제조 방법은 도 8의 (h)에 나타난 바와 같이, 저항 변화 물질층(25)에 전도성 패스(21)를 형성하는 단계를 포함할 수 있다.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

10: 반도체층 20: 투명전극
21: 전도성 패스 23: 채널
25: 저항 변화 물질층 30: 금속 전극 패드
50: 전류 확산층 210: 기판
220: 활성층 230: 제2 반도체층
251, 252: 전극 패드 270: 버퍼층

Claims (15)

1. 반도체 소자에 있어서,
   반도체층; 및
   저항 변화 물질로 이루어지고, 상기 반도체층의 일면 상에 형성되는 투명전극을 포함하되,
   상기 투명전극은 전자가 호핑 가능한 채널 및 임계 전압 이상의 전압 인가를 통해 형성되는 전도성 패스를 포함하며,
   상기 채널에 의해, 상기 전도성 패스를 형성시키는 상기 임계 전압이 낮추어지는 것인 반도체 소자.
2. 제1항에 있어서,
   상기 채널은 상기 투명전극의 일면과 타면을 연결하도록 형성되는 것인 반도체 소자.
3. 제1항에 있어서,
   상기 채널은 상기 투명전극의 타면에서 상기 투명전극의 타면과 접촉하는 층의 내부까지 연장 형성되는 것인 반도체 소자.
4. 제3항에 있어서,
   상기 투명전극의 타면과 접촉하는 층은 상기 반도체층인 것인 반도체 소자.
5. 제1항에 있어서,
   상기 채널은 이온주입법에 의해 형성되는 것인 반도체 소자.
6. 제1항에 있어서,
   상기 투명전극의 일면 상에 형성되는 금속 전극 패드를 더 포함하는 반도체 소자.
7. 제1항에 있어서,
   상기 투명전극과 반도체층 사이에 형성되는 전류 확산층을 더 포함하되,
   상기 전류 확산층은 CNT층 또는 그래핀 층을 포함하는 것인 반도체 소자.
8. 제1항에 따른 반도체 소자를 포함하는 발광 소자.
9. 반도체 소자 제조 방법에 있어서,
   반도체층을 제공하는 단계;
   상기 반도체층의 일면 상에 저항 변화 물질로 이루어지는 투명전극을 형성하는 단계;
   상기 투명전극에 전자가 호핑 가능한 채널을 형성하는 단계; 및
   상기 채널이 형성된 상기 투명전극에 임계 전압 이상의 전압을 인가하여 전도성 패스를 형성하는 단계를 포함하되,
   상기 채널은 상기 전도성 패스를 형성시키는 상기 임계 전압을 낮추는 것인 반도체 소자 제조 방법.
10. 제9항에 있어서,
    상기 전도성 패스를 형성하는 단계는,
    상기 투명전극의 타면 상에 포밍용 금속 전극을 형성하는 단계; 및
    상기 포밍용 금속 전극을 통해 상기 임계 전압 이상의 전압을 인가하는 단계를 포함하는 것인 반도체 소자 제조 방법.
11. 제10항에 있어서,
    상기 전도성 패스를 형성하는 단계의 수행 후 상기 포밍용 금속 전극을 제거하는 단계;
    상기 투명전극의 타면 상에 전류 확산층을 형성하는 단계; 및
    상기 전류 확산층 상에 금속 전극 패드를 형성하는 단계를 포함하되, 상기 전류 확산층은 CNT층 또는 그래핀층을 포함하는 것인 반도체 소자 제조 방법.
12. 제9항에 있어서,
    상기 반도체층의 일면에 투명전극을 형성하는 단계 이전에, 상기 반도체층의 일면에 결합되는 전류 확산층을 형성하는 단계를 더 포함하고,
    상기 전류 확산층은 CNT층 또는 그래핀층을 포함하는 반도체 소자 제조 방법.
13. 제9항에 있어서,
    상기 채널을 형성하는 단계에서,
    상기 채널은 상기 투명전극의 일면과 타면을 연결하도록 형성되는 것인 반도체 소자 제조 방법.
14. 제9항에 있어서,
    상기 채널을 형성하는 단계에서,
    상기 채널은, 상기 투명전극의 타면에서 상기 투명전극의 타면과 접촉하는 층의 내부까지 연장 형성되는 것인 반도체 소자 제조 방법.
15. 제9항에 있어서,
    상기 채널을 형성하는 단계에서,
    상기 채널은 이온주입법에 의해 형성되는 것인 반도체 소자 제조 방법.
    

Images