KR20150108182A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150108182A
KR20150108182A KR1020140031047A KR20140031047A KR20150108182A KR 20150108182 A KR20150108182 A KR 20150108182A KR 1020140031047 A KR1020140031047 A KR 1020140031047A KR 20140031047 A KR20140031047 A KR 20140031047A KR 20150108182 A KR20150108182 A KR 20150108182A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
process chamber
gas
metal ions
ohmic contact
Prior art date
Application number
KR1020140031047A
Other languages
English (en)
Inventor
성용헌
홍권
채수진
강현석
문지원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140031047A priority Critical patent/KR20150108182A/ko
Priority to US14/296,133 priority patent/US20150263282A1/en
Priority to CN201510025838.0A priority patent/CN104934532A/zh
Publication of KR20150108182A publication Critical patent/KR20150108182A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 기술에 따른 반도체 장치의 제조 방법은, 프로세스 챔버로 반도체 기판을 위치시키고, 프로세스 챔버 내부를 고온의 환경으로 조성하고, 프로세스 챔버의 내부로 소스가스를 공급하여 소스가스를 열분해하여 반도체 기판 상에 상기 소스가스의 금속이온들을 증착하고, 프로세스 챔버 내부를 플라즈마 환경으로 조성하고 프로세스 챔버의 내부로 반응가스를 공급하여 반응가스를 반도체 기판 상에 증착된 금속이온들 중 일부와 반응시켜 반응된 금속 이온을 반도체 기판으로부터 제거하는 것을 포함할 수 있다.

Description

반도체 장치의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 더욱 상세하게는 얇은 두께의 균일한 금속 실리사이드막을 갖는 반도체 장치의 제조 방법에 관한 것이다.
디지털 기기는 날로 그 보급률이 증가하고 있을 뿐 아니라, 한정된 사이즈 내에서 보다 고속으로 대용량의 데이터를 처리하기 위해 내장되는 메모리 장치의 초고집적화, 초고속화 및 초저전력화가 요구되고 있다.
이러한 요구에 부응하여 저항 소자를 메모리 매체로 사용하는 가변 저항 메모리 장치가 제안되고 있다. 대표적인 가변 저항 메모리 장치로는, FRAM(Ferroelectric RAM), MRMA(Magnetic RAM), PCRAM(Phase Change RAM) 등이 있다.
상기의 가변 저항 메모리 장치는 스위칭 소자 및 저항 소자를 기본 구성으로 하고 있으며, SLC(Single-level Cell) 또는 MLC(multi-level Cell)로 구현할 수 있다.
특히, PCRAM은 열에 의해 결정 상태와 비정질 상태 중 어느 하나로 안정됨으로써 서로 다른 저항 상태 사이에서 스위칭하는 특성을 갖는 상변화 물질층을 포함한다.
한편, 통상의 PCRAM의 구성에 대해 살펴보면 다음과 같다.
PCRMA은 반도체 기판 상에 스위칭 소자층과, 오믹 콘택층과, 하부 전극과, 상변화 물질층과, 상부전극이 순차적으로 형성되어 구성된다.
상기의 PCRMA의 구성 중 오믹 콘택층은 스위칭 소자층과 하부 전극의 사이에서 전기적 접촉 저항을 감소시키기 위해 마련되는 것으로서, 통상적으로 금속 실리사이드막으로 마련될 수 있다.
금속 실리사이드막은 물리 기상 증착법 또는 다이렉트 플라즈마를 이용한 화학 기상 증착법을 통해 형성될 수 있다.
물리 기상 증착법을 통한 금속 실리사이드막은 금속층을 두껍게 증착하고 후속 열처리 공정을 통해 형성된다. 그러나 후속 열처리 공정은 균일한 금속 실리사이드막을 형성하는 것을 어렵게 하는 요인이 된다.
또, 다이렉트 플라즈마를 이용한 화학 기상 증착법을 통한 금속 실리사이드막은, 기상반응에 의한 금속의 성장과 Si 표면과의 반응에 의한 금속 실리사이드막이 동시에 형성된다. 그러나 다이렉트 플라즈마를 이용한 화학 기상 증착법은 플라즈마 또는 고온 증착에 의해 메탈 반응성이 증가됨에 따라, 계단 도포성이 낮아 균일한 금속 실리사이드막을 형성하는데 어려움이 있다.
본 발명의 실시예는 균일하면서도 얇은 두께의 금속 실리사이드막을 원활하게 형성할 수 있는 반도체 장치의 제조 방법을 제공한다.
본 발명의 실시예에 따른 오믹 콘택층을 포함하는 반도체 장치의 제조 방법은, 프로세스 챔버로 반도체 기판을 위치시키는 제1단계와, 상기 프로세스 챔버 내부를 지정된 온도로 상승시키는 제2단계와, 상기 프로세스 챔버의 내부로 소스가스를 공급하여, 상기 소스가스를 열분해하여 상기 반도체 기판 상에 상기 소스가스의 금속이온들을 증착하는 제3단계와, 상기 프로세스 챔버 내부를 플라즈마 환경으로 조성하고, 상기 프로세스 챔버의 내부로 반응가스를 공급하여, 상기 반응가스를 상기 반도체 기판 상에 증착된 금속이온들 중 일부와 반응시켜 상기 반응된 금속 이온을 상기 반도체 기판으로부터 제거하는 제4단계를 포함할 수 있다.
본 기술에 의하면, 소스 가스의 금속 이온들을 열분해시켜 반도체 기판 상에 증착 후, 반응 가스를 통해 반도체 기판의 표면에서 소스 가스의 금속 이온 중 일부를 제거함에 따라 균일한 금속 실리사이드막을 형성할 수 있다.
또, 본 기술에 의하면 상기의 과정을 반복 수행함에 따라 기 설정된 얇은 두께의 금속 실리사이드막을 원활하게 형성할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 개략적으로 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위해 도시한 블록도이다.
도 3은 본 발명의 실시예에 따른 반도체 장치의 제조 방법 중 오믹 콘택층을 형성하는 과정이 진행되는 제조설비의 개략도이다.
도 4는 본 발명의 실시예에 따른 반도체 장치의 제조 방법에서 공정가스의 공급 패턴을 도시한 파형도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
그리고 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하되, PCRAM을 예로 들어 설명하기로 한다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 장치(10)는 반도체 기판(110) 상에 형성되는 스위칭 소자층(120)과, 스위칭 소자층(120) 상에 형성되는 오믹 콘택층(130)과, 오믹 콘택층(130) 상에 형성되는 하부 전극(140)과, 하부 전극(140) 상에 형성되는 상변화 물질층(150)과, 상변화 물질층(150) 상에 형성되는 상부 전극(160)을 포함할 수 있다.
상기의 반도체 장치의 구성 중 오믹 콘택층(130)은 스위칭 소자층(120)과 하부 전극(140)의 사이에서 전기적 저항 감소를 위해 마련된다. 이러한 오믹 콘택층(130)은 반도체 기판(110) 상에 필라 형태로 형성되는 스위칭 소자층(120)의 상면과 측면 둘레를 감싸는 형태로 마련될 수 있다. 이는 오믹 콘택층(130)과 하부 전극(140)과의 접촉면적을 증가시켜 콘택 저항을 감소시키고, 하부 전극(140)과의 콘택 저항이 감소됨에 따라 온 전류(On Current)를 증가시키기 위함이다.
상기의 오믹 콘택층(130)은 금속 실리사이드막으로 마련될 수 있다. 예를 들면, 오믹 콘택층(130)은 티타늄 실리사이드막으로 형성될 수 있다.
미설명 부호 111은 게이트 절연막이고, 미설명 부호 113은 게이트 전극이고, 미설명 부호 115는 셀간 절연막이다.
도 1, 도 2 및 도 3을 참조하여 본 발명의 실시예에 따른 반도체 장치의 오믹 콘택층의 형성 과정을 살펴보면 다음과 같다.
우선, 스위칭 소자층(120)을 갖는 반도체 기판(110)을 프로세스 챔버(20) 내에 배치시킨다(S110).
다음으로, 프로세스 챔버(20)의 내부 환경을 고온으로 조성한다(S120). 예를 들면, 프로세스 챔버(20) 내부의 온도를 450℃ ~ 1000℃의 온도로 조성하되, 온도의 상승 속도를 5~20℃/sec로 할 수 있다.
다음으로, 프로세스 챔버(20) 내에 제1배관(L1)을 통해 일정 시간 동안 소스가스(G1)를 공급한다(S130). 소스가스(G1)는 금속전구체 및 유기금속 전구체를 포함하는 가스 중에서 선택될 수 있다. 예를 들면, 소스가스(G1)는 TiCl4 가스일 수 있으며, 프로세스 챔버(20)의 내부로 1~1000sccm 유량으로 제공될 수 있다.
상기와 같이 프로세스 챔버(20) 내부를 고온의 환경으로 조성한 상태에서 소스가스(G1)를 공급하면, 소스가스(G1)의 전구체가 프로세스 챔버(20)의 내부에서 금속 이온들로 열분해되어 스위칭 소자층(120) 상에 증착될 수 있다. 예를 들면, 소스가스(G1)가 TiCl4 가스일 경우 Ti 금속 이온과 Cl 금속 이온이 열분해 되어 스위칭 소자층(120)을 갖는 반도체 기판(110) 상에 증착될 수 있다.
다음으로 프로세스 챔버(20)의 내부로 제2배관(L2)을 통해 일정시간 동안 반응가스(G2)를 공급하고(S140), 동시에 프로세스 챔버(20) 내부를 플라즈마 환경으로 조성한다(S150). 이때의 반응가스(G2)는 H, NH3, F 가스 중 하나일 수 있다.
상기의 반응가스(G2)는 플라즈마 환경에서 반도체 기판(110) 상에 증착된 금속 이온들 중 하나와 반응할 수 있다. 예를 들면, 반응가스(G2)가 H 가스일 경우 플라즈마 환경에서 반도체 기판(110) 상에 증착되어 있는 Cl 금속 이온과 반응하여 이 Cl 금속 이온을 제거할 수 있다. 이 경우 반도체 기판(110) 상에는 미반응된 Ti 금속 이온만 남게 된다.
또, 상기의 과정에서 프로세스 챔버(20) 내부를 플라즈마 환경으로 조성하기 위해 제3배관(L3)을 통해 불활성가스(G3)를 공급하고 고주파를 인가할 수 있다. 불활성가스(G3)는 Ar, He, Ne, Kr, Xe, Rn 중 하나일 수 있다.
그리고 반응가스(G2)와 반응된 Cl 금속 이온 즉, HCl과 불활성가스(G3)는 프로세스 챔버(20) 내부를 지속적으로 펌핑하는 것을 통해 외부로 배출될 수 있다.
다음으로, 프로세스 챔버(20)의 내부로 제4배관(L4)을 통해 퍼지가스(G4)를 공급한다(S160). 이와 같이 퍼지가스(G4)를 공급하면 프로세스 챔버(20) 내부의 온도를 감소시킬 수 있는 효과가 동반될 수 있다.
한편, 상기와 같은 시퀀스(S120~S160)는 반응가스(G2)와 소스가스(G1)의 기상반응을 억제시키고 반도체 기판(110)의 표면에서 반응가스(G2)와 소스가스(G1)의 일부 금속이온(Cl 금속 이온)을 반응시킴에 따라, 스위칭 소자층(120)을 갖는 반도체 기판(110) 상에 금속 실리사이드막(Ti 금속 이온)을 균일하게 형성시킬 수 있다.
또한, 도 2 및 도 4를 참조하면, 본 발명의 실시예에서는 상기와 같은 시퀀스를 반복 수행함에 따라 얇은 두께의 금속 실리사이드막을 원활하게 형성할 수 있다. 즉, 상기의 시퀀스(S120~S160)를 1 사이클로 정의하면, 다수의 사이클을 반복 수행하여 설정된 두께의 금속 실리사이드막을 형성할 수 있다.
예를 들면, 100Å 두께의 금속 실리사이드막을 형성할 때, 10Å 두께의 금속 실리사이드막을 형성하는 과정을 1 사이클로 하여 10 사이클을 반복 수행할 수 있다. 이와 같이 본 발명의 실시예에서는 얇은 두께의 금속 실리사이드막의 형성을 반복하여 진행함에 따라 설정된 얇은 두께의 균일한 금속 실리사이드막을 형성할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예에서는 프로세스 챔버(20)의 내부에서 소스가스(G1)를 고온의 환경에서 열분해하여 반도체 기판(110) 상에 열분해된 금속 이온을 증착시킨 후 반응가스(G2)를 플라즈마 환경에서 반도체 기판(110)에 증착된 일부 금속 이온과 반응시킴에 따라, 반도체 기판(110)의 표면에 남아있는 금속이온으로 균일한 금속 실리사이드막을 형성시킬 수 있다.
또, 본 발명의 실시예에서는 상기와 같은 과정을 반복 수행하여 설정된 얇은 두께의 균일한 금속 실리사이드막을 원활하게 형성시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
20: 프로세스 챔버 110: 반도체 기판
120: 스위칭 소자층 130: 오믹 콘택층
140: 하부 전극 150: 상변화 물질층
160: 상부 전극 L1,L2,L3,L4: 제1,2,3,4배관

Claims (8)

  1. 오믹 콘택층을 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 오믹 콘택층의 형성 과정은,
    프로세스 챔버로 반도체 기판을 위치시키는 제1단계;
    상기 프로세스 챔버 내부를 지정된 온도로 상승시키는 제2단계;
    상기 프로세스 챔버의 내부로 소스가스를 공급하여 상기 소스가스의 금속 이온들을 열분해시키고, 상기 열분해된 금속 이온들이 상기 반도체 기판 상에 증착되는 제3단계;
    상기 프로세스 챔버의 내부로 반응가스를 공급하여, 상기 반응가스를 상기 반도체 기판 상에 증착된 금속이온들 중 일부와 반응시켜 상기 반응된 금속 이온을 상기 반도체 기판으로부터 제거하는 제4단계;를 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 기판은 스위칭 소자층 갖는 반도체 기판인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 프로세스 챔버는 상기 2단계에서 450℃ ~ 1000℃의 온도로 조성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제4단계는 상기 프로세스 챔버 내부를 플라즈마 환경으로 조성하는 것을 더 포함하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 오믹 콘택층 형성 과정은, 상기 프로세스 챔버로 퍼지 가스를 공급하는 제5단계를 더 포함하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제2단계 내지 제5단계를 하나의 사이클로 정의할 때, 상기 오믹 콘택층의 형성 과정은 상기 오믹 콘택층을 기 설정된 두께로 형성하기 위해 상기 사이클을 다수 회 반복 수행하는 것을 더 포함하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 소스가스는 TiCl4 가스이며,
    상기 소스가스는 상기 제3단계에서 Ti 금속 이온과 Cl 금속 이온으로 열분해되어 상기 반도체 기판 상에 증착되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 반응가스는 H, NH3, F 가스 중 하나이며,
    상기 반응가스는 상기 제4단계에서 상기 반도체 기판 상에 증착된 상기 Cl 금속 이온과 반응하여 상기 반도체 기판에서 상기 Cl 금속 이온을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020140031047A 2014-03-17 2014-03-17 반도체 장치의 제조 방법 KR20150108182A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140031047A KR20150108182A (ko) 2014-03-17 2014-03-17 반도체 장치의 제조 방법
US14/296,133 US20150263282A1 (en) 2014-03-17 2014-06-04 Method for fabricating semiconductor apparatus
CN201510025838.0A CN104934532A (zh) 2014-03-17 2015-01-19 用于制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140031047A KR20150108182A (ko) 2014-03-17 2014-03-17 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150108182A true KR20150108182A (ko) 2015-09-25

Family

ID=54069920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140031047A KR20150108182A (ko) 2014-03-17 2014-03-17 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20150263282A1 (ko)
KR (1) KR20150108182A (ko)
CN (1) CN104934532A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150128384A (ko) * 2014-05-09 2015-11-18 에스케이하이닉스 주식회사 반도체 장치, 저항 변화 메모리 장치 및 반도체 장치의 제조 방법
JP6814116B2 (ja) * 2017-09-13 2021-01-13 キオクシア株式会社 半導体装置の製造方法および半導体製造装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture

Also Published As

Publication number Publication date
CN104934532A (zh) 2015-09-23
US20150263282A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
KR102515236B1 (ko) 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
US20210140043A1 (en) Deposition of pure metal films
KR102339670B1 (ko) 등각 탄소막들을 형성하는 방법, 등각 탄소막을 포함하는 구조체들과 디바이스들, 및 그것을 형성하는 시스템
US9340872B2 (en) Cleaning method, manufacturing method of semiconductor device, substrate processing apparatus, and recording medium
KR102166201B1 (ko) 상 안정화된 박막들, 그 박막들을 포함하는 구조체들 및 디바이스들, 그리고 이들을 형성하는 방법
TWI520268B (zh) 高溫鎢金屬化製程
US9978605B2 (en) Method of forming low resistivity fluorine free tungsten film without nucleation
US20140154883A1 (en) Tungsten nucleation process to enable low resistivity tungsten feature fill
KR102489044B1 (ko) 균일하고 컨포멀한 하이브리드 티타늄 산화물 필름들을 위한 증착 방법들
CN103579184A (zh) 三元钨硼氮薄膜及其形成方法
JP2015531996A (ja) 酸素欠損を有する金属膜を堆積させる方法
KR102207764B1 (ko) 3d nand 메모리 디바이스들을 위한 cvd 기반 산화물-금속 다중 구조물
JP2019044266A (ja) 層形成方法
CN101017793B (zh) 一种扩散阻挡层的制作方法
Yuan et al. Role of NH3 feeding period to realize high-quality nickel films by hot-wire-assisted atomic layer deposition
KR20150108182A (ko) 반도체 장치의 제조 방법
KR101971547B1 (ko) 반도체 소자의 금속층 형성 방법
US7300887B2 (en) Methods of forming metal nitride layers, and methods of forming semiconductor structures having metal nitride layers
KR102270458B1 (ko) 워드라인 저항을 낮추는 방법들
KR20150101359A (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
CN110777351B (zh) 钨沉积方法
CN101894853A (zh) 相变随机存取存储器及制造方法
KR100920455B1 (ko) 열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법
Vitale et al. Interface State Reduction by Plasma-Enhanced Atomic Layer Deposition of Homogeneous Ternary Oxides
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid