KR20150106568A - Method for growing epitaxial layer and semiconductor structure - Google Patents

Method for growing epitaxial layer and semiconductor structure Download PDF

Info

Publication number
KR20150106568A
KR20150106568A KR1020140028784A KR20140028784A KR20150106568A KR 20150106568 A KR20150106568 A KR 20150106568A KR 1020140028784 A KR1020140028784 A KR 1020140028784A KR 20140028784 A KR20140028784 A KR 20140028784A KR 20150106568 A KR20150106568 A KR 20150106568A
Authority
KR
South Korea
Prior art keywords
substrate
layer
mask
ions
epitaxial layer
Prior art date
Application number
KR1020140028784A
Other languages
Korean (ko)
Other versions
KR102185686B1 (en
Inventor
진정근
변동진
김대식
이제행
이창민
강병훈
Original Assignee
엘지이노텍 주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 고려대학교 산학협력단 filed Critical 엘지이노텍 주식회사
Priority to KR1020140028784A priority Critical patent/KR102185686B1/en
Publication of KR20150106568A publication Critical patent/KR20150106568A/en
Application granted granted Critical
Publication of KR102185686B1 publication Critical patent/KR102185686B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/04Pattern deposit, e.g. by using masks
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Provided in an embodiment is a method for growing an epitaxial layer, which comprises the following steps: preparing a substrate including protrusions on the surface; amorphizing a part of the protrusions; and growing an epitaxial layer on the substrate.

Description

에피택셜층의 성장 방법 및 반도체 구조물{METHOD FOR GROWING EPITAXIAL LAYER AND SEMICONDUCTOR STRUCTURE}METHOD FOR GROWING EPITAXIAL LAYER AND SEMICONDUCTOR STRUCTURE < RTI ID = 0.0 >

실시예는 에피택셜층의 성장 방법 및 반도체 구조물에 관한 것으로, 보다 상세하게는 에피택셜층의 성장시에 결정 결함의 발생을 줄이며 성장시키는 방법 및 성장된 반도체 구조물에 관한 것이다.Embodiments relate to a method of growing an epitaxial layer and a semiconductor structure, and more particularly, to a method and a grown semiconductor structure for reducing the occurrence of crystal defects during growth of an epitaxial layer.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as light emitting diodes and laser diodes using semiconductor materials of Group 3-5 or 2-6 group semiconductors have been widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

상술한 발광 다이오드나 레이 다이오드(Laser Diode : LD)는, 단결정의 반도체 기판의 표면 위에 에피택셜 성장(Epitaxial Growth)을 통하여 반도체 구조물을 성장시켜서 제조된다.The light emitting diode and the laser diode (LD) described above are manufactured by growing a semiconductor structure on the surface of a single crystal semiconductor substrate through epitaxial growth.

에피텍셜층 성장을 위한 박막은 물질의 특성상 잉곳(Ingot)과 같은 벌크 형태의 단결정 기판으로 제조하기 매우 어렵기 때문에 하이브리드 기상성장법(Hydride Vapor Phase Epitaxy : HVPE), 분자선 결정성장법(Molecular Beam Epitaxy : MBE), 유기금속기상성장법(Metal Organic Chemical Vapor Deposition : MOCVD) 등의 방법으로 제조하며, 가장 많이 이용되고 있는 방법은 유기금속기상성장법이다.Since the thin film for the epitaxial layer growth is very difficult to be manufactured into a bulk monocrystal substrate such as an ingot due to the nature of the material, it is difficult to fabricate the epitaxial layer by using the hybrid vapor phase epitaxy (HVPE), the molecular beam epitaxy : MBE) and metal organic chemical vapor deposition (MOCVD). The most widely used method is the metal organic vapor phase growth method.

유기금속기상성장법을 이용한 단결정 기판상의 에피텍셜층 성장 방법은 발광 다이오드 분야에서 가장 많이 이용되고 있으며, 단결정의 기판과 동일한 성장을 하게 될 경우에 공정을 호모에피택시(Homoepitaxy)라고 부르고, 에피택셜층과 기판의 재료가 상이한 경우 헤테로에피택시(Heteroepitxy)라고 한다. 대표적인 에피택셜 성장 사용 물질로는 질화갈륨(GaN), 질화알루미늄(AlN) 등이 있다.The epitaxial layer growth method on a single crystal substrate by the metal organic vapor phase epitaxy (MOVPE) method is most widely used in the field of light emitting diodes. When the growth of a single crystal substrate is the same, the process is called homoepitaxy, When the material of the substrate and the substrate are different, it is called heteroepitaxy. Typical epitaxial growth materials include gallium nitride (GaN), aluminum nitride (AlN), and the like.

에피택셜층 성장에 사용되는 단결정 기판으로는 사파이어(sapphire, a-Al2O3) 및 SiC 기판이 대표적이나 박막 성장시에 격자 부정합의 차이에 의해 부정합 전위, 관통전위(threading dislocation), 적층결함 및 반전 도메인경계(Inversion Domain Boundary; IDB) 등의 결함이 관찰된다.Sapphire (a-Al2O3) and SiC substrates are typical examples of monocrystalline substrates used for epitaxial layer growth. However, due to the difference in lattice mismatch at the time of thin film growth, misfit dislocation, threading dislocation, A defect such as an Inversion Domain Boundary (IDB) is observed.

이러한 결함은 소자의 수명과 발광 효율을 결정하는데 매우 중요한 요소이므로, 결함을 개선하는 노력이 여러 방법을 통해 시도되고 있으며, 그 중 대표적인 방법으로는 수평성장법(Epitaxial Lateral Overgrowth : ELOG)이 이용되고 있다.Since these defects are very important factors for determining the lifetime and luminous efficiency of the device, various efforts have been made to improve defects. Among them, Epitaxial Lateral Overgrowth (ELOG) is used as a representative method have.

도 1a는 종래의 발광소자를 나타낸 도면이다.1A is a view showing a conventional light emitting device.

사파이어 등으로 이루어진 기판(110) 위에, 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)이 성장되고, 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 위에는 각각 제1 전극(162)가 제2 전극(164)이 형성됩니다.The light emitting structure 120 including the first conductivity type semiconductor layer 122, the active layer 124 and the second conductivity type semiconductor layer 126 is grown on the substrate 110 made of sapphire or the like, A first electrode 162 and a second electrode 164 are formed on the semiconductor layer 122 and the second conductivity type semiconductor layer 126, respectively.

이때, 도시된 바와 같이 기판(110)의 표면에는 요철 형태의 패턴이 형성될 수 있다. 패턴이 형성된 기판(Patterned Substrate, 110)을 사용할 경우,에피택셜층의 성장시에 관통 전위(threading dislocation)의 밀도를 감소시켜 내부 양자 효율(MQW, Multi Quantum Well)을 상승시킬 수 있고, 활성층(124)으로부터 기판(110) 방향으로 진행된 광을 반사하여 광추출효율이 개선될 수 있다.At this time, as shown in the figure, the surface of the substrate 110 may be formed with a concave-convex pattern. When a patterned substrate 110 is used, the density of threading dislocations can be reduced during growth of the epitaxial layer to increase the internal quantum efficiency (MQW), and the active layer 124) toward the substrate 110, thereby improving light extraction efficiency.

그러나, 상술한 종래의 발광소자는 다음과 같은 문제점이 있다.However, the conventional light emitting device described above has the following problems.

도 1b는 도 1a에서 결정 결함을 나타낸 도면이다.FIG. 1B is a view showing crystal defects in FIG. 1A.

기판(110)의 표면의 요철은 요부와 철부로 이루어지는데, 평평한 요부에서 성장된 에피택셜층(b)과 철부의 특히 상부에서 성장된 에피택셜층(a)의 사이에서 결정 결함이 발생할 수 있다.The irregularities on the surface of the substrate 110 are composed of concave and convex portions, and crystal defects may occur between the epitaxial layer (b) grown on the flat concave portion and the epitaxial layer (a) grown on the convex portion particularly above the convex portion .

즉, 하나의 단결정 기판(100)에서 두 개의 상(phase)이 형성되고 각기 다른 속도와 모드로 성장을 할 때 에피택셜층의 품질 저하가 발생할 수 있으며, 보다 상세하게는 즉, 상술한 철부에서 핵이 성장한 후 수평 방향으로 성장한 에피택셜층(a)과 평평한 요부에서 성장된 에피택셜층(b)의 사이에서 전위(dislocation)이 발생할 수 있다.That is, when two phases are formed in one single crystal substrate 100 and growth is performed at different speeds and modes, degradation of the epitaxial layer may occur. More specifically, in the case of the above- Dislocations may occur between the epitaxial layer (a) grown in the horizontal direction and the epitaxial layer (b) grown in the flat recess after the nuclei are grown.

실시예는, 기판 위에 이종 재료로 에피택셜층으로 반도체 구조물을 성장시킬 때 결정 결함의 발생을 줄이고자 한다.The embodiment attempts to reduce the occurrence of crystal defects when growing a semiconductor structure with an epitaxial layer of different materials on a substrate.

실시예는 표면에 요철이 형성된 기판을 준비하는 단계; 기 요철의 요부 중 일부를 비정질화하는 단계; 및 상기 기판 상에 에피택셜층을 성장시키는 단계를 포함하는 에피택셜층의 성장 방법을 제공한다.An embodiment of the present invention provides a method of manufacturing a semiconductor device, Amorphizing a part of the irregularities of the irregularities; And growing an epitaxial layer on the substrate.

요철의 요부 중 일부를 비정질화하는 단계는, 상기 기판의 표면에 마스크를 도포하는 단계와, 상기 마스크의 일부를 제거하여, 상기 요철의 요부 중 일부를 노출시키는 단계와, 상기 노출된 기판의 요부를 처리하여 비정질화하는 단계를 포함하여 이루어질 수 있다.The step of amorphizing a part of the concavities and convexities includes the steps of applying a mask to the surface of the substrate and removing a part of the mask to expose a part of the concavities and convexities, To thereby amorphize the amorphous semiconductor layer.

마스크를 도포하는 단계는, 실리콘 산화물을 상기 기판의 요부와 철부를 덮도록 도포할 수 있다.The step of applying the mask can be carried out so as to cover the recessed portion and the convex portion of the substrate with silicon oxide.

마스크를 제거하는 단계는, 상기 기판의 철부 중 적어도 일부를 덮는 마스크를 건식 식각 방법으로 제거할 수 있다.The step of removing the mask may remove the mask covering at least a part of the convex portion of the substrate by a dry etching method.

비정질화 단계는, 상기 기판의 노출된 철부에 이온을 주입하여 이루어질 수 있다.The amorphizing step may be performed by implanting ions into the exposed convex portions of the substrate.

기판은 사파이어 기판이고, 상기 이온을 주입하는 단계는 상기 기판에 질소를 주입할 수 있다.The substrate is a sapphire substrate, and the step of implanting ions may inject nitrogen into the substrate.

이온을 상기 기판의 철부의 표면으로부터 적어도 100 나노미터의 깊이로 주입할 수 있다.Ions can be implanted at a depth of at least 100 nanometers from the surface of the convex portion of the substrate.

이온을 1×1017/cm3의 밀도로 주입할 수 있다.Ions at a density of 1 x 10 < 17 > / cm < 3 >.

이온을 상기 요철의 철부의 상부면과 수직하게 주입할 수 있다.Ions can be injected perpendicular to the upper surface of the convex portion of the irregularities.

마스크를 제거하고, 상기 기판을 세정하고 건조하는 단계를 더 포함할 수 있다.Removing the mask, and cleaning and drying the substrate.

마스크를 도포하는 단계는, 상기 에피택셜층과 동일한 조성으로 마스크를 성장시킬 수 있다.The step of applying the mask can grow the mask with the same composition as the epitaxial layer.

실리콘 산화물 또는 실리콘 산화물로 상기 마스크를 도포할 수 있다.The mask can be applied with silicon oxide or silicon oxide.

다른 실시예는 표면에 요철이 형성된 기판; 상기 요철의 철부의 상부에 형성된 비정질층; 및 상기 기판의 상부에 형성된 에피택셜층을 포함하는 반도체 구조물를 제공한다.Another embodiment includes a substrate having a surface with concave and convex portions formed thereon; An amorphous layer formed on the convex portion of the convexo-concave portion; And an epitaxial layer formed on top of the substrate.

기판은 사파이어 기판이고, 상기 에피택셜층은 GaN층이며, 상기 비정질층은 상기 기판에 질소 이온이 주입될 수 있다.The substrate is a sapphire substrate, the epitaxial layer is a GaN layer, and the amorphous layer can be injected with nitrogen ions into the substrate.

비정질층의 두께는 100 나노미터 이상일 수 있다.The thickness of the amorphous layer may be greater than 100 nanometers.

비정질층 내에는 이온이 1×1017/cm3이상의 밀도로 주입될 수 있다.Ions can be implanted into the amorphous layer at a density of 1 x 10 < 17 > / cm < 3 >

비정질층의 두께는 상기 요철의 철부의 상부 영역에서 가장 두꺼울 수 있다.The thickness of the amorphous layer may be thickest in the upper region of the convex portions of the irregularities.

실시예에 따른 에피택셜층의 성장 방법 및 이에 의하여 성장된 반도체 구조물은, 기판에 이온이 선택적으로 주입되어 비정질층이 형성되고 비정질층을 제외한 다른 영역에서 소스 물질의 핵성장이 이루어지므로, 하나의 단결정 기판에서 하나의 상이 동일한 속도와 모드로 성장되어, 전위(dislocation)에 따른 에피택셜층의 결정 결함이 발생하지 않아서, 에피택셜층의 품질이 우수하고 반도체 구조물이 발광소자일 경우 광추출 효율이 향상될 수 있다.The method of growing an epitaxial layer according to an embodiment of the present invention and the semiconductor structure grown by the method have an advantage that ions are selectively implanted into a substrate to form an amorphous layer and nucleation of a source material occurs in regions other than the amorphous layer, In the single crystal substrate, one phase is grown at the same speed and mode, crystal defects of the epitaxial layer due to dislocation do not occur, the quality of the epitaxial layer is excellent, and the light extraction efficiency Can be improved.

도 1a는 종래의 발광소자를 나타낸 도면이고,
도 1b는 도 1a에서 결정 결함을 나타낸 도면이고,
도 2a 및 도 2b는 에피택셜층의 성장 방법의 일실시예의 원리를 나타낸 도면이고,
도 3a 내지 도 3f는 에피택셜층의 성장 방법의 일실시예를 나타낸 도면이고,
도 4는 발광소자의 일실시예를 나타낸 도면이다.
1A is a view showing a conventional light emitting device,
FIG. 1B is a view showing crystal defects in FIG. 1A,
2A and 2B are diagrams showing the principle of an embodiment of a growth method of an epitaxial layer,
3A to 3F are views showing an embodiment of a method of growing an epitaxial layer,
4 is a view showing an embodiment of a light emitting device.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of embodiments according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

도 2a 및 도 2b는 에피택셜층의 성장 방법의 일실시예의 원리를 나타낸 도면이다.2A and 2B are diagrams illustrating the principle of an embodiment of a method of growing an epitaxial layer.

본 실시예에 따른 에피택셜층의 성장 방법은, 도 2a에 도시된 바와 같이 표면에 요철이 형성된 기판에서 요철의 철부에 비정질 영역을 형성한 후, 도 2b에 도시된 바와 같이 비정질 영역을 제외한 기판의 다른 영역에서 에피택셜층을 성장시킨다.2A, an amorphous region is formed on the convex and concave portions of a substrate having concave and convex portions formed on the surface thereof, as shown in FIG. 2A, and then the epitaxial layer is grown on the substrate except for the amorphous region, Lt; RTI ID = 0.0 > a < / RTI >

이때, 기판의 비정질 영역에서는 핵성장이 억제되고, 기판의 요부로부터 핵이 성장되고 수평 성장을 통하여 에피택셜층이 성장되어 전위 밀도가 감소되어 에피택셜층이 수평 방향으로 안정적으로 성장될 수 있다.At this time, the nucleation is suppressed in the amorphous region of the substrate, the nuclei are grown from the recess of the substrate, the epitaxial layer is grown through the horizontal growth, and the dislocation density is decreased, so that the epitaxial layer can be stably grown in the horizontal direction.

도 3a 내지 도 3f는 에피택셜층의 성장 방법의 일실시예를 나타낸 도면이다. 이하에서는, 도 3a 내지 도 3f를 반영하여 상술한 원리에 따른 에피택셜층의 성장 방법의 일실시예를 설명한다.3A to 3F are views showing an embodiment of a method of growing an epitaxial layer. Hereinafter, one embodiment of a method of growing an epitaxial layer according to the above-described principle will be described with reference to FIGS. 3A to 3F.

도 3a에 도시된 바와 같이, 표면에 요철이 형성된 기판(210)을 준비한다.As shown in FIG. 3A, a substrate 210 having unevenness on its surface is prepared.

요철은 요부와 철부로 이루어지는데, 요부와 철부의 배치는 규칙적이거나 불규칙적일 수 있으며, 철부의 형상은 도시된 반구 형상 외에 다른 형상일 수 있으며, 각각의 철부의 배치가 불규칙하고 서로 다른 형상으로 배치될 수도 있다.The irregularities are composed of concave and convex portions. The arrangement of the concave portions and the convex portions may be regular or irregular. The shape of the convex portions may be other than the hemispherical shape shown in the drawing, and the convex portions may be arranged in different shapes irregularly. .

도 3b에 도시된 바와 같이, 기판(210)의 표면에 마스크(300)를 배치한다.As shown in FIG. 3B, the mask 300 is disposed on the surface of the substrate 210.

마스크(300)는 요부와 철부를 모두 덮도록 도포될 수 있으며, 특히 요부는 추후에 비정질화를 위한 이온 주입이 이루어지지 않을 영역이므로 반드시 마스크(300)에 의하여 차폐되어야 한다.The mask 300 may be coated to cover both the recess and the recess. In particular, the recess must be shielded by the mask 300 since it is a region where the ion implantation for amorphization is not to be performed.

일예로, 실리콘 질화물이나 실리콘 산화물이나 포토 레지스트 등을 기판(210)의 요부와 철부를 모두 덮도록 도포하여 마스크(300)를 형성할 수 있다.For example, the mask 300 may be formed by applying silicon nitride, silicon oxide, photoresist, or the like so as to cover both the recessed portion and the convex portion of the substrate 210.

그리고, 도 3c에 도시된 바와 같이 마스크(300)를 일부 제거하여, 기판(210)의 철부가 대부분 노출되도록 하되 기판(210)의 요부는 노출되지 않도록 한다. 본 공정을 통하여, 기판(210)의 철부가 요철되어 후술하는 선택적 이온 주입을 통한 비정질화가 가능할 수 있다.As shown in FIG. 3C, the mask 300 is partially removed to expose most of the convex portions of the substrate 210, but the concave portions of the substrate 210 are not exposed. Through this process, the convex portion of the substrate 210 may be irregularized and amorphous by selective ion implantation described later may be possible.

마스크(300)의 제거는, 예를 들어 실리콘 산화물로 이루어진 마스크의 경우, 건식식각(Dry Etching) 장비를 이용하여 요철 패턴의 상부 즉 철부만 노출되도록 이방성 식각을 한다. 이렇게 부분적으로 기판(210)상부의 철부만이 노출된 기판을 순수(deionized water)로 세정 후 질소 가스를 이용하여 건조시킬 수 있다.In the case of a mask made of, for example, silicon oxide, the mask 300 is anisotropically etched to expose only the upper portion of the concavo-convex pattern using a dry etching equipment. The substrate on which only the convex portion on the upper part of the substrate 210 is partially exposed may be cleaned with deionized water and then dried using nitrogen gas.

도 3b와 도 3c에 도시된 공정을 통하여 마스크(300)가 기판(210)의 요부의 표면에만 남게 되는데, 마스크(300)의 도포 단계에서 기판(210)의 요부에만 도포되게 할 수도 있으며 이때 상술한 마스크의 식각 공정이 생략될 수 있으며, 후에 성장할 에피택셜층과 동일한 재료 예를 들면 GaN으로 마스크를 성장시키면 마스크의 선택적 식각 뿐만 아니라 비정질층의 형성 후에 마사크를 제거하지 않을 수도 있다.3B and 3C, the mask 300 is left only on the surface of the concave portion of the substrate 210, but may be applied only to the concave portion of the substrate 210 during the application of the mask 300, The etching process of one mask may be omitted, and when the mask is grown by the same material as the epitaxial layer to be grown later, for example, GaN, the mask may not be removed after the formation of the amorphous layer as well as the selective etching of the mask.

도 3d에 도시된 바와 같이, 기판(210)의 노출된 표면에 이온(310a)을 주입한다. 이때, 이온(310a)은 기판(210)에서 마스크(300)가 배치되지 않은 영역, 즉 철부에 주입될 수 있으며 기판(210)의 바닥면일 C-면에는 이온이 주입되지 않을 수 있다.As shown in FIG. 3D, ions 310a are implanted into the exposed surface of the substrate 210. At this time, the ions 310a may be injected into the region where the mask 300 is not disposed, that is, the convex portion, on the substrate 210, and ions may not be injected into the C-plane of the bottom surface of the substrate 210.

이온은 예를 들면 질소(N) 이온이 주입될 수 있는데, 질소의 공급 밀도는 5×1017 개/cm3일 수 있고, 이온 주입 영역의 깊이가 300 나노미터가 되려면 이온 주입 에너지를 67.5 KeV로 할 수 있다. 질소 이온보다 크거나 무거운 이온을 주입하려면 이온 주입 에너지를 더 크게 할 수도 있다. 이때, 이온 주입 에너지가 더 커지면, 공급되는 이온의 양이 감소하여도 기판 내부로 침투될 수 있다.The ion may be implanted with, for example, nitrogen (N) ions, the supply density of nitrogen may be 5 x 10 17 ions / cm 3 , and the ion implantation energy should be 67.5 KeV . The ion implantation energy can be increased to implant ions larger or heavier than nitrogen ions. At this time, if the ion implantation energy is increased, even if the amount of ions supplied decreases, the ions can be penetrated into the inside of the substrate.

질소의 공급량은 1×1017 개/cm3이상 주입될 수 있는데, 이보다 적게 주입되면 이온이 기판(210)의 내부로 침투하지 못하고 기판(210)의 표면에만 흡착되어 AlN층을 형성할 수 있다.When the amount of nitrogen is less than 1 x 10 < 17 > atoms / cm < 3 >, the ions can not be penetrated into the substrate 210 and adsorbed only on the surface of the substrate 210 to form an AlN layer. .

이온 주입 공정이 종료된 후 마스크(300)를 제거하면, 도 3e에 도시된 바와 같이 기판(210)의 요철 구조 중 철부에 비정질층(310)이 배치되고 있다. 비정질층(310)은 이온이 주입되어 비정질화된 층이며, 비정질층(310)의 상부 영역의 두께(t1)가 하부 영역의 두께(t2)보다 더 두꺼울 수 있다. 즉, 비정질층(310)의 상부 영역에는 이온이 수직하게 입사되어 비교적 깊게 주입되고, 하부 영역에는 이온이 비스듬하게 입사되어 비교적 얕게 주입될 수 있다.When the mask 300 is removed after the ion implantation process is completed, as shown in FIG. 3E, the amorphous layer 310 is disposed on the convex portion of the concave-convex structure of the substrate 210. The amorphous layer 310 is an amorphous layer implanted with ions and the thickness t 1 of the upper region of the amorphous layer 310 may be thicker than the thickness t 2 of the lower region. That is, the ions are vertically incident on the upper region of the amorphous layer 310 and injected relatively deeply, and the ions may be injected obliquely into the lower region to be injected relatively shallowly.

이온이 주입되는 깊이는 상술한 바와 같이 비정질층(310)의 상부 영역에서 가장 두꺼울 수 있는데, 예를 들면 비정질층(310)의 상부 영역에서의 두께(t1)는 100 나노미터 이상일 수 있으며 그보다 이온이 주입되는 깊이가 얕을 경우 이온이 충분히 주입되지 않아 비정질화가 일어나지 않고, 상술한 바와 같이 AlN층을 형성할 수 있다.The depth at which the ions are implanted may be the thickest in the upper region of the amorphous layer 310, as described above. For example, the thickness t 1 in the upper region of the amorphous layer 310 may be greater than 100 nanometers, If the depth at which the ions are implanted is shallow, the ions are not sufficiently injected, so that the amorphization does not occur and the AlN layer can be formed as described above.

상술한 수치들은 기판(210)의 철부의 상부에서 표면에 이온이 수직하게 주입될 경우이고, 비스듬하게 주입될 경우는 이온의 주입 깊이가 얕아질 수 있으므로 더 많은 개수의 이온 및/또는 더 높은 주입 에너지가 필요할 수 있다.The above-described values are obtained when ions are vertically implanted into the surface at the top of the convex portion of the substrate 210, and when the oblique implantation is performed, the implantation depth of the ions may be shallower, so that a larger number of ions and / Energy may be needed.

선택적으로 이온이 주입된 기판(210)에 마스크를 제거하고 기판(210)을 세정하고 건조할 수 있는데, 예를 들면 아세톤, 메탄올, 순수의 순서로 세정한 후 질소 가스를 이용하여 건조시킬 수 있다.Alternatively, the substrate 210 may be washed with acetone, methanol, pure water, and then dried using a nitrogen gas, for example, .

그리고, 도 3f에 도시된 바와 같이 기판(210) 위에 에피택셜층을 성장시킬 수 있는데, 이때 비정질층(310)에서는 에피택셜층의 핵 성장이 일어나지 않을 수 있다. 즉, 기판(210)에서 이온이 선택적으로 주입된 영역은 격자의 충격에 의한 뒤틀림 현상으로 비정질화되어 에피택셜층 성장을 위한 소스(source)가 공급되어도 핵 성장을 일으키지 않을 수 있다.Then, an epitaxial layer may be grown on the substrate 210 as shown in FIG. 3F. At this time, nucleation of the epitaxial layer may not occur in the amorphous layer 310. That is, the region in which the ions are selectively implanted in the substrate 210 is amorphized due to a shock due to the impact of the lattice, so that even if a source for epitaxial layer growth is supplied, nucleation may not occur.

에피택셜층의 성장은 도 3e의 기판(210)을 MOCVD 반응기에 넣고 저온 질화갈륨(Low Temp GaN) 핵을 형성한 후, 수평성장법을 이용하여 수 마이크로 미터 두께의 질화갈륨(GaN) 박막을 형성할 수 있다.The epitaxial layer is grown by depositing a substrate 210 of FIG. 3E in a MOCVD reactor, forming low-temperature gallium nitride (GeN) nuclei, and then using a horizontal growth method to grow a gallium nitride (GaN) .

이때, 비정질층(310)을 제외한 기판(210)의 다른 영역, 즉 요철 구조의 요부에서 핵 성장 후에 수평 방향 성장이 일어나며 에피택셜층이 기판(210)의 요부와 철부 전체에서 성장할 수 있다.At this time, horizontal growth occurs in the other region of the substrate 210 except the amorphous layer 310, that is, in the recessed structure, after the nucleation, and the epitaxial layer can be grown in all the recesses and convex portions of the substrate 210.

상술한 바와 같이 기판(210)의 요부에서만 핵 성장 후에 에피택셜층의 수평 성장이 일어나므로, 종래의 기판의 요부와 철부에서 각각 핵 성장이 일어한 후 에피택셜층이 성장되었을 때 발생할 수 있었던 결정 결함이 발생하지 않어서, 에피택셜층의 품질이 종래보다 향상될 수 있다.As described above, since the epitaxial layer is horizontally grown after nucleation only in the recesses of the substrate 210, crystals that can be generated when the epitaxial layer is grown after nucleation and nucleation in the recesses and recesses of the conventional substrate, respectively Since defects do not occur, the quality of the epitaxial layer can be improved as compared with the prior art.

도 4는 발광소자의 일실시예를 나타낸 도면이다.4 is a view showing an embodiment of a light emitting device.

실시예에 따른 발광소자(200)는, 기판(210)과 비정질층(310)과 발광 구조물(220)과 제1 전극(262) 및 제2 전극(264)을 포함할 수 있으며, 이러한 구조를 반도체 구조물이라고 할 수 있다.The light emitting device 200 according to the embodiment may include the substrate 210, the amorphous layer 310, the light emitting structure 220, the first electrode 262, and the second electrode 264, It is a semiconductor structure.

기판(210)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.The substrate 210 may be formed of a material suitable for semiconductor material growth or a carrier wafer, may be formed of a material having excellent thermal conductivity, and may include a conductive substrate or a cut-away substrate. For example, at least one of sapphire (Al 2 O 3 ), SiO 2 , SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge and Ga 2 O 3 can be used.

사파이어 등으로 기판(210)을 형성하고, 기판(210) 상에 GaN이나 AlGaN 등이 에피택셜층으로 성장된 발광 구조물(220)이 배치될 때, GaN이나 AlGaN과사파이어 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, AlN 등으로 버퍼층(미도시)을 형성하거나 언도프드 반도체층(미도시)을 형성할 수 있다.The lattice mismatch between GaN and AlGaN superfine light may occur when the substrate 210 is formed of sapphire or the like and the light emitting structure 220 in which GaN or AlGaN is grown as an epitaxial layer is disposed on the substrate 210. [ Melt-back, crack, pit, surface morphology, and the like, which deteriorate the crystallinity, because of the very large difference in the thermal expansion coefficient between them. A buffer layer (not shown) may be formed using AlN or the like, or an undoped semiconductor layer (not shown) may be formed.

기판(210)의 표면에는 요철 구조가 형성되어, 발광 구조물(220)에서 방출되어 기판(210)으로 진행하는 빛을 굴절시킬 수도 있다.A concave-convex structure may be formed on the surface of the substrate 210 to refract the light emitted from the light emitting structure 220 to the substrate 210.

비정질층(310)은 기판(210)에 이온이 주입되어 비정질화된 영역이며, 기판(210)의 요철 중 철부의 표면에 형성될 수 있고, TEM을 이용하여 측정하면 이온이 주입된 영역과 기판(210)의 다른 영역에서 컨트라스트 차이를 관측할 수 있으며, XPS 등으로 분석할 경우 질소 이온이 주입된 경우에는 AlN 등을 검출할 수도 있다.The amorphous layer 310 is an amorphized region formed by implanting ions into the substrate 210. The amorphous layer 310 may be formed on the surface of the convex portion of the substrate 210. When measured using a TEM, The contrast difference can be observed in another area of the display unit 210. When analyzing with XPS or the like, AlN or the like can be detected when nitrogen ions are injected.

발광 구조물(120)은 GaN 등이 에피택셜층을 이룰 수 있으며, 상세하게는 제1 도전형 반도체층(122)과 활성층(124)과 제2 도전형 반도체층(126)으로 이루어질 수 있다.The light emitting structure 120 may include an epitaxial layer of GaN or the like. More specifically, the light emitting structure 120 may include a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126.

제1 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑되어 제1 도전형의 반도체층일 수 있다. 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, 예를 들어 AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 122 may be formed of a compound semiconductor such as a Group III-V or a Group II-VI, and may be doped with a first conductive dopant to form a first conductive semiconductor layer. The first conductivity type semiconductor layer 122 is made of a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + And may be formed of any one or more of AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP, for example.

제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When the first conductive semiconductor layer 122 is an n-type semiconductor layer, the first conductive dopant may include n-type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 122 may be formed as a single layer or a multilayer, but is not limited thereto.

활성층(124)은 제1 도전형 반도체층(122)의 상부면에 배치되며, 다중 양자 우물(MQW:Multi Quantum Well) 구조를 가질 수 있으며, 피에조 전기장의 완화를 위하여 양자 우물과 인접한 양자벽에 제1 도핑 영역과 제2 도핑 영역이 형성될 수 있는데 후술한다.The active layer 124 is disposed on the upper surface of the first conductive semiconductor layer 122 and may have a multi quantum well (MQW) structure. In order to relax the piezoelectric field, a quantum well A first doped region and a second doped region may be formed as described below.

활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.InGaN / InGaN, InGaN / InGaN, AlGaN / GaN, InAlGaN / GaN, GaAs (InGaAs), and AlGaN / AlGaN / InGaN / / AlGaAs, GaP (InGaP) / AlGaP, but is not limited thereto. The well layer may be formed of a material having an energy band gap smaller than the energy band gap of the barrier layer.

제2 도전형 반도체층(126)은 활성층(124)의 표면에 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.The second conductive semiconductor layer 126 may be formed of a semiconductor compound on the surface of the active layer 124. The second conductive semiconductor layer 126 may be formed of a compound semiconductor such as a Group III-V or a Group II-VI, and may be doped with a second conductive dopant. The second conductivity type semiconductor layer 126 may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + And may be formed of any one or more of AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.

제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑되어 제2 도전형의 반도체층일 수 있는데, 제2 도전형 반도체층(126)이 p형 반도체층일 경우 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductive type semiconductor layer 126 may be a second conductive type semiconductor layer doped with a second conductive type dopant. If the second conductive type semiconductor layer 126 is a p-type semiconductor layer, the second conductive type dopant may be Mg , Zn, Ca, Sr, Ba, and the like. The second conductive semiconductor layer 126 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

발광 구조물(120)의 일부 영역에서 제2 도전형 반도체층(126)으로부터 활성층(124)과 제1 도전형 반도체층(122)의 일부가 메사 식각되어, 제1 도전형 반도체층(122)의 표면이 노출된다.A part of the active layer 124 and the first conductivity type semiconductor layer 122 are mesa-etched from the second conductivity type semiconductor layer 126 in a part of the light emitting structure 120 to form the first conductivity type semiconductor layer 122 The surface is exposed.

제2 도전형 반도체층(126) 상에는 투광성 도전층(미도시)이 배치될 수 있는데, 투광성 도전층은 ITO(Indium-Tin-Oxide) 등으로 이루어질 수 있는데, 제2 도전형 반도체층(126)의 전류 스프레딩(spreading) 특성이 좋지 않아 투광성 도전층(250)이 제2 전극(160)으로부터 전류를 공급받을 수 있다.A light transmitting conductive layer (not shown) may be disposed on the second conductive semiconductor layer 126. The light transmitting conductive layer may be formed of ITO (Indium-Tin-Oxide) The current spreading characteristic of the transmissive conductive layer 250 is poor and the current can be supplied from the second electrode 160 to the transmissive conductive layer 250.

노출된 제1 도전형 반도체층(122)의 표면과 제2 도전형 반도체층(126) 상에는 각각 제1 전극(162)과 제2 전극(160)이 배치되는데, 제1 전극(162)과 제2 전극(160)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있으며, 각각 와이어(미도시)에 연결될 수 있다.The first electrode 162 and the second electrode 160 are disposed on the exposed surface of the first conductive type semiconductor layer 122 and the second conductive type semiconductor layer 126, The two electrodes 160 may be formed as a single layer or a multilayer structure including at least one of aluminum (Al), titanium (Ti), chrome (Cr), nickel (Ni), copper (Cu) , Respectively, to a wire (not shown).

도시되지는 않았으나, 발광 구조물(220)의 둘레에는 패시베이션층이 형성될 수 있는데, 패시베이션층은 절연성 물질로 이루어질 수 있고, 상세하게는 산화물이나 질화물로 이루어질 수 있고, 보다 상세하게는 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.Although not shown, a passivation layer may be formed around the light emitting structure 220. The passivation layer may be formed of an insulating material, specifically, an oxide or a nitride, and more specifically, a silicon oxide (SiO 2 ) layer, an oxynitride layer, and an aluminum oxide layer.

상술한 발광소자는 발광소자 패키지 내에 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting devices described above can be mounted in the light emitting device package in one or a plurality of them, but the invention is not limited thereto.

그리고, 상술한 발광소자 패키지는 조명 시스템에서 사용될 수 있는데, 예를 들면 영상표시장치와 조명장치에 사용될 수 있다.The light emitting device package described above can be used in an illumination system, for example, in an image display device and a lighting device.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100, 200: 발광소자 110, 210: 기판
120, 220: 발광 구조물
122, 222: 제1 도전형 반도체층 124, 224: 활성층
126, 226: 제2 도전형 반도체층 162, 262: 제1 전극
164, 264: 제2 전극 300: 마스크
310: 비정질층 310a: 이온
100, 200: light emitting device 110, 210:
120, 220: Light emitting structure
122, 222: first conductivity type semiconductor layers 124, 224: active layer
126, 226: second conductivity type semiconductor layer 162, 262: first electrode
164, 264: second electrode 300: mask
310: amorphous layer 310a: ion

Claims (17)

표면에 요철이 형성된 기판을 준비하는 단계;
상기 요철의 요부 중 일부를 비정질화하는 단계; 및
상기 기판 상에 에피택셜층을 성장시키는 단계를 포함하는 에피택셜층의 성장 방법.
Preparing a substrate having surface irregularities formed thereon;
Amorphizing a part of the concavities and convexities; And
And growing an epitaxial layer on the substrate.
제1 항에 있어서,
상기 요철의 요부 중 일부를 비정질화하는 단계는,
상기 기판의 표면에 마스크를 도포하는 단계와,
상기 마스크의 일부를 제거하여, 상기 요철의 요부 중 일부를 노출시키는 단계와,
상기 노출된 기판의 요부를 처리하여 비정질화하는 단계를 포함하여 이루어지는 에피택셜층의 성장 방법.
The method according to claim 1,
Wherein the step of amorphizing a part of the concavities and convexities comprises:
Applying a mask to a surface of the substrate;
Removing a part of the mask to expose a part of the concavities and convexities,
And treating the exposed portion of the substrate to amorphize the epitaxial layer.
제2 항에 있어서,
상기 마스크를 도포하는 단계는,
실리콘 산화물을 상기 기판의 요부와 철부를 덮도록 도포하는 에피택셜층의 성장 방법.
3. The method of claim 2,
Wherein applying the mask comprises:
Wherein the silicon oxide is applied so as to cover the recessed portion and the convex portion of the substrate.
제2 항에 있어서,
상기 마스크를 제거하는 단계는,
상기 기판의 철부 중 적어도 일부를 덮는 마스크를 건식 식각 방법으로 제거하는 에피택셜층의 성장 방법.
3. The method of claim 2,
Wherein the removing the mask comprises:
And removing the mask covering at least a part of the convex portion of the substrate by a dry etching method.
제2 항에 있어서,
상기 비정질화 단계는,
상기 기판의 노출된 철부에 이온을 주입하여 이루어지는 에피택셜층의 성장 방법.
3. The method of claim 2,
Wherein the amorphizing step comprises:
And implanting ions into the exposed convex portions of the substrate.
제5 항에 있어서,
상기 기판은 사파이어 기판이고, 상기 이온을 주입하는 단계는 상기 기판에 질소를 주입하는 에피택셜층의 성장 방법.
6. The method of claim 5,
Wherein the substrate is a sapphire substrate, and the step of implanting ions includes injecting nitrogen into the substrate.
제5 항에 있어서,
상기 이온을 상기 기판의 철부의 표면으로부터 적어도 100 나노미터의 깊이로 주입하는 에피택셜층의 성장 방법.
6. The method of claim 5,
Wherein the ions are implanted at a depth of at least 100 nanometers from the surface of the convex portion of the substrate.
제5 항에 있어서,
상기 이온을 1×1017개/cm3의 밀도로 주입하는 에피택셜층의 성장 방법.
6. The method of claim 5,
Wherein the ions are implanted at a density of 1 x 10 < 17 > / cm < 3 >.
제5 항에 있어서,
상기 이온을 상기 요철의 철부의 상부면과 수직하게 주입하는 에피택셜층의 성장 방법.
6. The method of claim 5,
And implanting the ions perpendicularly to the upper surface of the convex portions of the irregularities.
제2 항에 있어서,
상기 마스크를 제거하고, 상기 기판을 세정하고 건조하는 단계를 더 포함하는 에피택셜층의 성장 방법.
3. The method of claim 2,
Removing the mask, and cleaning and drying the substrate. ≪ Desc / Clms Page number 19 >
제2 항에 있어서,
상기 마스크를 도포하는 단계는,
상기 에피택셜층과 동일한 조성으로 마스크를 성장시키는 에피택셜층의 성장 방법.
3. The method of claim 2,
Wherein applying the mask comprises:
Wherein the mask is grown in the same composition as the epitaxial layer.
제2 항에 있어서,
실리콘 질화물 또는 실리콘 산화물로 상기 마스크를 도포하는 에피택셜층의 성장 방법.
3. The method of claim 2,
Wherein said mask is applied with silicon nitride or silicon oxide.
표면에 요철이 형성된 기판;
상기 요철의 철부의 상부에 형성된 비정질층; 및
상기 기판의 상부에 형성된 에피택셜층을 포함하는 반도체 구조물.
A substrate having an uneven surface formed thereon;
An amorphous layer formed on the convex portion of the convexo-concave portion; And
And an epitaxial layer formed on the substrate.
제13 항에 있어서,
상기 기판은 사파이어 기판이고, 상기 에피택셜층은 GaN층이며, 상기 비정질층은 상기 기판에 질소 이온이 주입되어 형성된 반도체 구조물.
14. The method of claim 13,
Wherein the substrate is a sapphire substrate, the epitaxial layer is a GaN layer, and the amorphous layer is formed by implanting nitrogen ions into the substrate.
제13 항에 있어서,
상기 비정질층의 두께는 100 나노미터 이상인 반도체 구조물.
14. The method of claim 13,
Wherein the amorphous layer has a thickness of at least 100 nanometers.
제13 항에 있어서,
상기 비정질층 내에는 이온이 1×1017/cm3이상의 밀도로 주입된 반도체 구조물.
14. The method of claim 13,
Wherein the amorphous layer is doped with ions at a density of 1 x 10 < 17 > / cm < 3 >
제13 항에 있어서,
상기 비정질층의 두께는 상기 요철의 철부의 상부 영역에서 가장 두꺼운 반도체 구조물.
14. The method of claim 13,
Wherein the thickness of the amorphous layer is the thickest in the upper region of the convex portion of the irregularities.
KR1020140028784A 2014-03-12 2014-03-12 Method for growing epitaxial layer and semiconductor structure KR102185686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140028784A KR102185686B1 (en) 2014-03-12 2014-03-12 Method for growing epitaxial layer and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140028784A KR102185686B1 (en) 2014-03-12 2014-03-12 Method for growing epitaxial layer and semiconductor structure

Publications (2)

Publication Number Publication Date
KR20150106568A true KR20150106568A (en) 2015-09-22
KR102185686B1 KR102185686B1 (en) 2020-12-02

Family

ID=54245337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140028784A KR102185686B1 (en) 2014-03-12 2014-03-12 Method for growing epitaxial layer and semiconductor structure

Country Status (1)

Country Link
KR (1) KR102185686B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080006207A (en) * 2006-07-11 2008-01-16 전북대학교산학협력단 Semiconductor, method of manufacturing the same and semiconductor light-emitting diode
KR20100032513A (en) * 2008-09-18 2010-03-26 고려대학교 산학협력단 Method for forming nitride semiconductor and light emitting diode that include the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080006207A (en) * 2006-07-11 2008-01-16 전북대학교산학협력단 Semiconductor, method of manufacturing the same and semiconductor light-emitting diode
KR20100032513A (en) * 2008-09-18 2010-03-26 고려대학교 산학협력단 Method for forming nitride semiconductor and light emitting diode that include the same

Also Published As

Publication number Publication date
KR102185686B1 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
KR20100093872A (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2010098336A (en) GaN SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
US10727054B2 (en) Nitride-based semiconductor device and method for preparing the same
KR100809229B1 (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR102094471B1 (en) Method for growing nitride semiconductor layer and Nitride semiconductor formed therefrom
KR102284535B1 (en) Light emitting device and method of making the same
Huang et al. Improving InGaN-LED performance by optimizing the patterned sapphire substrate shape
CN114883460A (en) Light emitting diode epitaxial wafer and preparation method thereof
KR102099877B1 (en) Method for fabricating nitride semiconductor device
CN103094440A (en) Nitride light-emitting diode and manufacture method of nitride luminous diode
US9012934B2 (en) Method of forming semiconductor layer and semiconductor light emitting device
JP4583523B2 (en) III-V nitride semiconductor light emitting device and method for manufacturing the same
KR100722818B1 (en) Method of manufacturing light emitting diode
KR102185686B1 (en) Method for growing epitaxial layer and semiconductor structure
KR100881053B1 (en) Nitride based light emitting device
CN110729383B (en) High-brightness light-emitting diode based on AlN/PSS composite substrate and preparation method thereof
KR101901932B1 (en) Substrate having heterostructure, nitride-based semiconductor light emitting device and method for manufacturing the same
KR101417051B1 (en) A light emitting diode and a method of fabricating the same
KR20120095652A (en) Semiconductor light emitting device
KR101349550B1 (en) Method of fabricating light emitting diode
KR20090002165A (en) Semiconductor light-emitting device and manufacturing method thereof
KR101210646B1 (en) LED having vertical structure and method of making the same
KR102473764B1 (en) Nitride-based semiconductor layer and method for growing the same
Gao et al. Improvement of GaN-based light emitting diodes performance grown on sapphire substrates patterned by wet etching
CN114122200A (en) LED epitaxial structure, preparation method thereof and LED chip

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant