KR20150105917A - 소스 드라이버 - Google Patents

Abstract

본 발명은 디스플레이 장치 및 소스 드라이버를 개시하며, 소스 드라이버는 수직 블랭크 구간, 수평 블랭크 구간, 패널의 로드가 미리 설정된 값 이하로 유지되는 상태, 패널에 공급되는 전류가 미리 설정된 값 이하로 유지되는 상태, 및 해상도가 미리 설정된 값 이하로 유지되는 상태 중 어느 하나에 대응하여 파워 다운 모드를 수행할 수 있으며, 다양한 파워 옵션으로 파워 다운 모드를 구현함으로써 파워 소모가 개선될 수 있다.

Description

소스 드라이버 {SOURCE DRIVER}

본 발명은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 파워 다운 모드를 제공하는 소스 드라이버에 관한 것이다.

최근 디스플레이 장치는 액정 디스플레이 장치, 발광 다이오드 디스플레이 장치 및 유기 발광 다이오드 디스플레이 장치 등 다양하게 개발되고 있다.

디스플레이 장치는 디스플레이 패널 상에 화상을 표현하기 위하여 게이트 드라이버, 소스 드라이버, 타이밍 컨트롤러 및 파워 회로 등 다양한 부품을 실장한다.

디스플레이 장치의 소스 드라이버는 내부 동작을 위한 다양한 파워 옵션을 가질 수 있다. 그러나, 상기한 파워 옵션은 시간이나 환경의 변화를 고려하지 않고 항상 고정된 상태로 적용된다.

소스 드라이버는 부하 상태나 디스플레이 패널의 해상도 등의 변화로 인하여 많은 양의 전류 공급이 불필요한 경우에도 고정된 파워 옵션으로 인하여 많은 양의 전류를 소모하게 된다.

상기와 같이, 소스 드라이버는 부하 상태나 디스플레이 패널의 해상도 등의 변화 등에 무관하게 균일한 많은 양의 전류를 소모하는 문제점을 가지며, 그로 인하여 디스플레이 장치는 불필요한 전류를 소비하게 된다.

일반적으로 디스플레이 패널을 구동할 때 캐패시턴스 성분을 갖는 셀에 저장된 셀 전압이 방전되기 전에 일정 시간 주기로 셀 전압을 유지하기 위한 충전이 필요하다. 디스플레이 패널은 셀을 구성하는 스위칭 소자(박막트랜지스터 : TFT)의 특성이 개선됨에 의하여 셀 전류 누설 특성이 개선되고 있다. 그러므로, 셀 전류의 누설을 보상하기 위하여 리프레시 주기를 짧게 하는 경우, 불필요하게 전류가 소비될 수 있다.

본 발명은 적은 양의 전류를 소모하는 파워 다운 모드를 제공하며, 파워 다운 모드를 실행하기 위한 방법과 파워 옵션을 다양하게 제공함으로써 파워 소비를 줄일 수 있는 소스 드라이버를 제공함을 목적으로 한다.

또한, 본 발명은 수직 블랭크 구간, 수평 블랭크 구간, 패널의 로드가 미리 설정된 값 이하로 유지되는 상태, 패널에 공급되는 전류가 미리 설정된 값 이하로 유지되는 상태, 및 해상도가 미리 설정된 값 이하로 유지되는 상태 등과 같이 적은 양의 전류로 구동될 수 있는 경우에 대응하여 화상을 표현하기 위한 액티브 라인을 구동하는 것에 비하여 적은 양의 전류를 소비하는 파워 다운 모드를 수행함으로써 파워 소비를 줄일 수 있는 소스 드라이버를 제공함을 다른 목적으로 한다.

또한, 본 발명은 파워 다운 모드에 진입한 후 디스플레이 패널의 리프레시에 의한 전류 소비를 줄이기 위하여 출력 버퍼 또는 멀티플렉서를 제어함으로써 리프레시를 위한 소스 구동 신호의 출력을 규제하여서 파워 소비를 줄일 수 있는 소스 드라이버를 제공함을 또다른 목적으로 한다.

상기 기술적 과제를 해결하기 위한 본 발명에 따른 소스 드라이버는, 입력 데이터에서 데이터 및 모드 선택 데이터를 복원하는 인터페이스 유니트; 상기 데이터에 대응하는 아날로그 전압을 출력하며 상기 아날로그 전압의 생성을 위하여 감마 전압을 이용하는 신호 처리 유니트; 상기 아날로그 전압에 대응하는 소스 구동 신호를 출력하는 출력 유니트; 상기 인터페이스 유니트, 상기 신호처리 유니트 및 상기 출력 유니트의 동작에 필요한 구동 전압을 제공하고 상기 신호 처리 유니트에 상기 감마 전압을 제공하는 바이어스 유니트; 및 상기 모드 선택 데이터와 외부에서 제공되는 모드 제어 신호 중 적어도 하나 이상을 참조하여 노멀 모드와 상기 노멀 모드보다 저전류를 소비하는 파워 다운 모드를 구분하기 위한 파워 제어 신호를 제공하는 제어 유니트;를 포함하며, 상기 인터페이스 유니트, 상기 신호 처리 유니트, 상기 출력 유니트 및 상기 바이어스 유니트 중 적어도 하나는 상기 파워 제어 신호에 대응한 상기 파워 다운 모드를 수행함을 특징으로 한다.

또한, 본 발명에 따른 소스 드라이버는, 입력 데이터에 대응한 데이터 전달을 위한 디지털 동작을 수행하는 파워 세이브 블록; 상기 디지털 동작의 결과로 제공되는 디지털 신호를 변환하여서 아날로그 전압을 생성하고 상기 아날로그 전압을 이용하여 소스 구동 신호를 생성하는 아날로그 동작을 수행하는 파워 컨트롤 블록; 및 상기 데이터 패킷에 포함된 모드 선택 데이터와 외부에서 제공되는 모드 제어 신호 중 적어도 하나 이상을 참조하여 파워 다운 모드를 수행하기 위한 파워 제어 신호를 제공하는 제어 유니트;를 포함하며, 상기 파워 제어 신호에 의하여, 상기 파워 세이브 블록과 상기 파워 컨트롤 블록 중 적어도 하나 이상이 노멀 모드보다 저전력을 소모하는 상기 파워 다운 모드를 수행함을 특징으로 한다.

따라서, 본 발명에 의하면 소스 드라이버에 적은 양의 전류를 소모하는 파워 다운 모드를 제공하여 파워 소비를 줄일 수 있으며, 특히 파워 다운 모드에 대응한 파워 옵션을 다양하게 제공할 수 있어서 효과적으로 파워 소비를 줄일 수 있다.

또한, 본 발명에 의하면, 수직 블랭크 구간, 수평 블랭크 구간, 패널의 로드가 미리 설정된 값 이하로 유지되는 상태, 패널에 공급되는 전류가 미리 설정된 값 이하로 유지되는 상태, 및 해상도가 미리 설정된 값 이하로 유지되는 상태 등과 같이 적은 양의 전류로 구동될 수 있는 경우에 대응하여 화상을 표현하기 위한 액티브 라인을 구동하는 것에 비하여 적은 양의 전류를 소비하는 파워 다운 모드를 제공할 수 있고, 결과적으로 소스 드라이버의 파워 소비를 줄일 수 있는 효과가 있다.

또한, 본 발명에 의하면 리프레시 특성이 개선된 디스플레이 패널을 구동할 때 파워 다운 모드를 수행함으로써 리프레시를 위하여 불필요하게 전류가 소모되는 것을 절감할 수 있다.

도 1은 본 발명의 바람직한 실시예에 따른 소스 드라이버의 블록도.
도 2는 마지막 액티브 라인에 인에이블되는 모드 선택 데이터에 의한 파워 다운 모드를 설명하는 파형도.
도 3은 첫번째 수직 블랭크 구간에 인에이블되는 모드 선택 데이터에 의한 파워 다운 모드를 설명하는 파형도.
도 4는 모드 제어 신호에 의한 파워 다운 모드를 설명하는 파형도.
도 5는 모드 선택 데이터와 모드 제어 신호에 의한 파워 다운 모드를 설명하는 파형도.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.

본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.

본 발명은 부하 변경 등과 같은 디스플레이 패널의 환경 변화에 의하여 전류의 소모를 줄일 수 있는 구간을 설정하고, 이 구간에 대하여 파워 다운 모드를 수행하여 불필요한 전류 소모를 방지하기 위한 기술을 개시한다.

본 발명의 파워 다운 모드를 수행하는 구간은 수직 블랭크 구간, 수평 블랭크 구간, 디스플레이 패널의 로드(Load)가 미리 설정된 값 이하로 유지되는 상태, 디스플레이 패널에 공급되는 전류가 미리 설정된 값 이하로 유지되는 상태, 및 디스플레이 패널의 해상도가 미리 설정된 값 이하로 유지되는 상태 중 어느 하나가 선택될 수 있다.

또한, 본 발명은 파워 다운 모드에 진입한 후 디스플레이 패널의 리프레시에 의한 전류 소비를 줄일 수 있다. 이를 위하여, 파워 다운 모드에 대응하여 출력 버퍼 또는 멀티플렉서를 제어함으로써 리프레시를 위한 소스 구동 신호의 출력을 규제할 수 있고, 파워 다운 모드에서 소스 구동 신호(OUT)를 구동하는 출력 버퍼 또는 출력 버퍼의 소스 구동 신호(OUT)를 디스플레이 패널로 전달하는 멀티플렉서의 스위칭 상태를 제어함으로써 구현될 수 있다. 이때, 출력 버퍼는 이전 데이터의 출력을 유지하거나 오프될 수 있으며, 출력 버퍼가 오프되는 경우 출력 버퍼는 출력이 플로팅되는 상태로 설정될 수 있다. 그리고, 멀티플렉서는 소스 구동 신호(OUT)를 전달하는 스위칭 소자들이 턴오프되거나 플로팅될 수 있다.

상기한 파워 다운 모드의 진입에 대응한 출력 버퍼와 멀티플렉서의 제어에 의하여, 소스 드라이버의 소스 구동 신호(OUT)는 입력 데이터(INPUT DATA)와 무관하게 이전 데이터를 유지하거나 플로팅 상태로 제어될 수 있다.

상기와 같은 파워 다운 모드를 수행하는 구간은 외부에서 타이밍 컨트롤러에 제공되는 파워 제어 정보(PKT) 또는 모드 제어 신호(PINo)을 이용하여 정의될 수 있다. 파워 제어 정보(PKT)와 모드 제어 신호(PINo)는 후술한다.

본 발명의 파워 다운 모드를 수행하는 구간은 상기한 경우에 제한되지 않고 제작자에 의하여 다양하게 선택될 수 있다.

디스플레이 장치는 통상적으로 프레임을 수십 Hz의 주기로 구동함으로써 화상을 표현한다. 각 프레임은 해상도에 따라 결정되는 복수의 수평 라인을 포함한다. 프레임과 프레임 간에 무 데이터 구간이 존재할 수 있고 이를 상기한 수직 블랭크 구간이라 한다. 또한, 수평 라인과 수평 라인 간에 무 데이터 구간이 존재할 수 있으며 이를 상기한 수평 블랭크 구간이라 한다. 이하, 본 발명에 따른 실시예에서 수평 라인은 액티브 라인이라 한다.

본 발명은 상기한 예들 중 수직 블랭크 구간에 대응하여 파워 다운 모드를 수행하는 것을 실시한 것으로 예시될 수 있다.

본 발명의 실시예에서, 상기한 프레임 또는 액티브 라인에 의하여 화상이 표현되는 상태는 노멀 모드라 하고, 수직 블랭크 구간 등에 대응하여 낮은 전력으로 디스플레이 장치를 구동하는 상태는 상기한 파워 다운 모드라 한다.

본 발명의 실시예에 따른 디스플레이 장치는 노멀 모드와 파워 다운 모드를 위한 다양한 파워 옵션을 제공할 수 있고, 소스 드라이버는 상기한 파워 옵션에 의하여 구동될 수 있다. 특히, 파워 다운 모드에 대응한 파워 옵션은 낮은 구동 전압이나 낮은 주파수에 의하여 동작되거나 디스에이블되는 것을 포함할 수 있다. 여기에서, 디스에이블은 구동 전압이 '0V' 이거나 클럭 신호가 마스크되어서 주파수가 '0'인 것을 포함할 수 있다. 파워 옵션은 소스 드라이버 전체적으로 동일하거나 또는 소스 드라이버에 내장된 구성 요소 별로 다르게 적용될 수 있다. 일례로, 파워 다운 모드에 대응한 파워 옵션은 후술되는 파워 세이브 블록과 파워 컨트롤 블록 별로 구분될 수 있으며 상세한 예시는 후술한다.

디스플레이 장치에 구성되는 소스 드라이버는 집적 회로로 구현될 수 있고, 소스 드라이버에 내장되는 구성 요소들은 파워 세이브 블록(Power Save Block)과 파워 컨트롤 블록(Power Control Block)으로 구분될 수 있다. 파워 세이브 블록은 디지털 동작을 수행하는 시프트 레지스터나 데이터 레지스터 또는 래치부를 포함할 수 있다. 또한, 파워 컨트롤 블록은 아날로그 동작을 수행하는 수신부(Rx), 감마 버퍼, 출력 버퍼, 멀티플렉서 및 바이어스부를 포함할 수 있다.

파워 다운 모드에 대응하여, 파워 세이브 블록과 파워 컨트롤 블록의 파워 옵션은 다양한 방법으로 제어될 수 있다.

즉, 파워 다운 모드에 대응하여, 파워 세이브 블록은 클럭 신호 및 데이터 신호를 게이팅(Gating) 즉 마스크하여 낮은 주파수에 의하여 동작되거나 디스에이블됨으로써 파워를 절감하도록 구성될 수 있다. 보다 구체적으로, 파워 세이브 블록의 파워 다운 모드에 대응한 파워 옵션은 클럭 신호 및 데이터 신호의 주파수를 낮게 제어하하거나 또는 감소된 다이내믹 전류(Dynamic Current)가 흐르는 로우 바이어스 상태 중 어느 하나로 제공될 수 있다.

이와 달리, 파워 컨트롤 블록의 파워 다운 모드에 대응한 파워 옵션은 저전압을 바이어스하는 상태, 0V 상태로 디스에이블되는 상태, 이전 값을 유지하는 상태, 플로팅 상태 또는 노멀 상태 중 어느 하나로 제공될 수 있다. 감마 버퍼나 바이어스부는 저전압을 바이어스하는 상태, 0V 상태로 디스에이블되는 상태, 또는 노멀 상태 중 어느 하나를 위한 파워 옵션을 제공받을 수 있고, 출력 버퍼는 이전 값을 유지하는 상태 또는 플로팅되는 상태 중 어느 하나를 위한 파워 옵션을 제공받을 수 있다. 그리고, 멀티플렉서는 소스 구동 신호(OUT)를 디스플레이 패널로 전달하는 것을 차단하기 위하여 스위칭 소자가 턴오프되거나 플로팅되는 파워 옵션을 제공받을 수 있다.

본 발명의 디스플레이 장치의 실시예는 타이밍 컨트롤러(10)와 소스 드라이버(12)를 포함한다.

타이밍 컨트롤러(10)는 외부의 데이터 소스의 데이터(DATA)와 클럭 신호(CLK) 및 핀이나 채널과 같은 단자를 통하여 입력되는 모드 제어 신호(PINo)를 수신하도록 구성된다. 또한, 타이밍 컨트롤러(10)는 데이터 패킷(DATA PACKET) 형태의 입력 데이터(INPUT DATA)와 모드 제어 신호(PIN)를 소스 드라이버(12)에 제공하도록 구성된다. 여기에서, 타이밍 컨트롤러(10)는 외부에서 제공되는 파워 관련 정보를 참조하여 파워 제어 정보(PKT)를 생성하거나 데이터(DATA)의 상태를 판단하여 파워 제어 정보(PKT)를 생성할 수 있다. 상기와 같이 생성된 파워 제어 정보(PKT)는 데이터 패킷 형태의 입력 데이터에 포함되어 전송될 수 있다.

보다 구체적으로, 타이밍 컨트롤러(10)는 파워 제어 유니트(20), 전송부(22) 및 모드 제어부(24)를 포함하며, 파워 제어 유니트(20)는 모드 선택부(26)와 옵션 제공부(28) 및 출력부(29)를 포함한다.

상기한 구성에서, 전송부(22)는 외부에서 제공되는 데이터(DATA) 및 클럭 신호(CLK)를 수신하며 데이터(DATA), 클럭 신호(CLK) 및 제어 신호를 포함하는 데이터 패킷(DATA PACKET)을 생성한다. 제어 신호는 클럭 신호(CLK)를 이용하여 제어를 목적으로 생성되는 신호들과 파워 제어 유니트(20)에서 제공되는 파워 제어 정보(PKT) 신호를 포함할 수 있다. 제어 신호들에 포함되는 제어를 목적으로 생성되는 신호들은 후술되는 노멀 모드 선택 신호(NPC)와 같이 소스 드라이버(12)의 구동에 필요한 다양한 목적의 것들을 포함할 수 있다.

타이밍 컨트롤러(10)는 데이터(DATA), 클럭 신호(CLK) 및 제어 신호를 소스 드라이버(12)의 수신부(34)에 다양한 방법으로 전송할 수 있으며, 본 발명의 실시예로 타이밍 컨트롤러(10)는 데이터(DATA), 클럭 신호(CLK) 및 제어 신호를 포함하는 데이터 패킷(Data Packet) 형태로 입력 데이터(IPUT DATA)를 생성하고 입력 데이터(INPUT DATA)를 전송부(22)에서 생성하고 입력 데이터(INPUT DATA)를 전송하도록 구성된다.

전송부(22)는 다양한 형태의 데이터 패킷(DATA PACKET)을 구성하여 입력 데이터(INPUT DATA)로서 전송할 수 있다. 입력 데이터(INPUT DATA)에서 데이터(data)가 없는 구간은 예시적으로 클럭 신호(CLK)를 주기적으로 포함할 수 있다.

한편, 파워 제어 유니트(20)의 출력부(29)는 모드 선택부(26)에서 제공되는 모드 선택 데이터(MD)와 옵션 제공부(28)에서 제공되는 바이어스 옵션 데이터(BD)를 조합한 파워 제어 정보(PKT)를 전송부(22)에 제공하도록 구성된다. 여기에서, 모드 선택부(26)와 옵션 제공부(28)는 외부에서 제공되는 파워 관련 정보를 참조하여 모드 선택 데이터(MD)와 바이어스 옵션 데이터(BD)를 생성하거나 또는 데이터(DATA)의 상태를 판단하여 모드 선택 데이터(MD)와 바이어스 옵션 데이터(BD)를 생성할 있다.

여기에서, 출력부(29)는 모드 선택부(26)에서 제공되는 m비트의 모드 선택 데이터(MD)와 옵션 제공부(28)에서 제공되는 n비트의 바이어스 옵션 데이터(BD)를 조합한 'm+n' 비트의 파워 제어 정보(PKT)를 출력할 수 있다. 여기에서, m과 n은 자연수로 정의될 수 있다.

보다 구체적으로, 모드 선택부(26)에서 1 비트의 '1' 이란 모드 선택 데이터(MD)가 제공되고 옵션 제공부(28)에서 3 비트의 '001' 이란 바이어스 옵션 데이터(BD)가 제공된 경우, 파워 제어 정보(PKT)는 첫째 비트에 모드 선택 데이터(MD)의 값을 적용하고 둘째 내지 넷째 비트에 바이어스 옵션 데이터(BD)를 적용한 값으로 출력될 수 있다. 즉, 출력부(29)는 '1001' 이란 4 비트의 파워 제어 정보(PKT)를 생성할 수 있다.

그리고, 모드 선택부(26)는 수직 블랭크 구간에 대응하여 인에이블되는 모드 선택 데이터(MD)를 제공할 수 있다. 모드 선택부(26)는 외부에서 제공되는 데이터(data)에 포함된 파워 제어 정보(PKT)를 이용하여 모드 선택 데이터(MD)를 제공할 수 있다. 여기에서, 모드 선택 데이터(MD)는 수직 블랭크 구간에 대응한 인에이블을 위하여 논리적 하이 레벨 또는 이진수 값 '1'을 출력하도록 설정될 수 있다.

또한, 모드 선택부(26)는 입력 데이터(INPUT DATA)와 무관하게 미리 설정된 시간에 대하여 인에이블되는 모드 선택 데이터(MD)를 제공할 수 있다. 이 경우는 파워 다운 모드에 진입에 대응하여 소스 드라이버(12)의 소스 구동 신호(OUT)를 입력 데이터(INPUT DATA)와 무관하게 이전 데이터를 유지하거나 플로팅 상태로 제어하기 위한 것이다.

옵션 제공부(28)는 파워 다운 모드에 대응하는 바이어스를 조절하기 위한 파워 옵션을 정의하는 바이어스 옵션 데이터(BD)를 제공할 수 있다. 옵션 제공부(28)는 외부에서 제공되는 데이터 신호(data)에 포함된 파워 제어 정보(PKT)를 이용하여 바이어스 옵션 데이터(BD)를 제공할 수 있다. 즉, 바이어스 옵션 데이터(BD)는 파워 다운 모드를 위한 다양한 파워 옵션을 수행하기 위한 정보를 갖는다.

한편, 모드 제어부(24)도 수직 블랭크 구간에 대응하여 인에이블되는 모드 제어 신호(PIN)를 제공할 수 있다. 모드 제어부(24)는 타이밍 컨트롤러(10) 외부에서 제공되는 핀 옵션(Pin Option)과 같은 제어 신호 또는 외부의 레지스터 등에 저장된 정보를 참조하여 모드 제어 신호(PIN)을 제공할 수 있다. 또한, 모드 제어부(24)는 제작자의 필요에 의하여 파워 제어 유니트(20)와 별도로 구성되는 내부 구성 요소에서 제공되는 제어 신호를 참조하여 수직 블랭크 구간에 대응하거나 입력 데이터(INPUT DATA)와 무관하게 미리 설정된 시간에 파워 다운 모드를 수행하기 위한 모드 제어 신호(PIN)를 제공할 수 있다.

상술한 타이밍 컨트롤러(10)의 구성에서, 모드 선택부(26)의 모드 선택 데이터(MD)와 모드 제어부(24)의 모드 제어 신호(PIN)는 서로 다른 소스 신호를 이용하여 제공될 수 있다.

모드 제어부(24)는 모드 선택부(26)에서 이용하는 것보다 우선 순위가 높은 소스를 이용하여 모드 제어 신호(PIN)를 제공함이 바람직하다. 그에 따라서 모드 제어 신호(PIN)는 모드 선택 데이터(MD)에 의한 파워 다운 모드 동작에 대한 인터럽트(Interrupt) 기능을 가질 수 있다. 즉, 모드 제어 신호(PIN)가 활성화되면, 바이어스 옵션 데이터(BD)에 의한 파워 다운 모드가 모드 선택 데이터(MD) 값에 관계없이(Don't care) 수행될 수 있다.

상술한 바와 같이 모드 선택 데이터(MD)와 모드 제어 신호(PIN)는 저전력상태의 파워 다운 모드를 인에이블하는 신호로 정의될 수 있다.

본 발명의 실시예에서, 타이밍 컨트롤러(10)는 외부에서 모드 선택 신호(PKT)를 수신하면 파워 다운 모드로 동작을 시작한다.

본 발명의 실시예로 구성되는 타이밍 컨트롤러(10)는 입력 데이터(INPUT DATA)에 포함된 모드 선택 데이터(MD) 또는 모드 제어부(24)의 모드 제어 신호(PIN)를 소스 드라이버(12)에 제공한다. 그러므로, 소스 드라이버(12)는 수직 블랭크 구간에 모드 선택 데이터(MD) 또는 모드 제어 신호(PIN)에 의하여 파워 다운 모드를 수행할 수 있다.

상기한 소스 드라이버(12)는 입력 데이터(INPUT DATA)에 포함된 데이터(DATA)와 클럭 신호(CLK)를 복원한 후 소스 구동 신호(OUT)를 생성 및 출력하도록 구성된다.

소스 드라이버(12)는 인터페이스 유니트(30), 제어 유니트(31), 신호 처리 유니트(32), 바이어스 유니트(33) 및 출력 유니트(45)를 포함한다.

인터페이스 유니트(30)는 수신부(34) 및 디코더(36)를 포함하는 것으로 정의할 수 있고, 타이밍 컨트롤러(10)에서 제공되는 입력 데이터(INPUT DATA)를 수신하고 입력 데이터(INPUT DATA)의 데이터 패킷(DATA PACKET)에서 데이터(DATA), 클럭 신호(CLK) 및 파워 제어 정보(PKT)를 복원하도록 구성된다.

보다 상세히 설명하면, 수신부(34)는 입력 데이터(INPUT DATA)를 수신하고 입력 데이터(INPUT DATA)를 디코더(36)에서 수신할 수 있는 레벨로 보상하여 출력한다.

디코더(36)는 데이터 패킷 형태의 입력 데이터(INPUT DATA)를 이용하여 데이터(DATA)의 복원과 클럭 신호(CLK)의 복원 및 파워 제어 정보(PKT)를 포함하는 제어 신호의 복원을 위한 동작을 수행한다. 디코더(36)는 위상동기루프(PLL) 또는 지연동기루프(DLL)를 이용하여 클럭 신호(CLK)를 복원할 수 있다.

또한, 디코더(36)는 복원된 클럭 신호(CLK)를 이용하여 입력 데이터(INPUT DATA)에 포함된 데이터(DATA)와 제어 신호를 복원할 수 있다. 상기한 제어 신호의 복원에 의하여 파워 제어 정보(PKT)가 복원될 수 있다. 상기한 제어 신호를 복원하는 방법은 제작자에 의하여 다양하게 실시될 수 있으므로 이에 대한 구체적인 방법의 설명은 생략한다.

한편, 신호 처리 유니트(32)는 데이터 레지스터(38), 래치부(40), 레벨 시프터(42), 디지털 아날로그 컨버터(44) 및 시프트 레지스터(50)를 포함하는 것으로 정의할 수 있으며, 감마 전압(GV)을 이용하여 데이터(DATA)에 대응하는 소스 구동 신호(OUT)를 생성하기 위한 아날로그 전압을 출력하도록 구성된다.

이 중, 데이터 레지스터(38)는 디코더(36)에서 제공되는 데이터(DATA)를 임시 저장한 후 출력하도록 구성된다.

래치부(40)는 데이터 레지스터(38)에 제공되는 데이터(DATA)를 래치한 후 래치 제어 신호(LC)에 의하여 래치 데이터(LATCH DATA)를 동시에 출력하도록 구성된다.

레벨 시프터(42)는 래치부(40)의 래치 데이터(LATCH DATA)를 수신하고 디지털 아날로그 컨버터(44)에 처리할 수 있도록 래치 데이터(LATCH DATA)의 레벨을 시프트하여 출력하도록 구성된다.

데이터(DATA)는 화상으로 표현되기 위한 계조를 대표하는 데이터값을 갖는다. 디지털 아날로그 컨버터(44)는 래치 데이터(LATCH DATA)의 데이터값에 대응하는 전압 레벨을 갖는 아날로그 전압을 출력하도록 구성된다. 이때, 디지털 아날로그 컨버터(44)는 래치 데이터(LATCH DATA)의 데이터값에 대응하는 감마 전압(GV)을 선택하여 출력하도록 구성될 수 있다.

그리고, 시프트 레지스터(50)는 후술되는 제어 로직부(64)에서 시프트 제어 신호(SC)를 수신하고 시프트 제어 신호(SC)에 대응하는 래치 제어 신호(LC)를 래치부(40)에 제공하도록 구성된다.

구체적으로 도시하지 않았으나, 상술한 데이터 레지스터(38), 래치부(40), 레벨 시프터(42) 및 시프트 레지스터(50)는 디코더(36)에서 복원된 클럭 신호(CLK)에 동기된 동작을 수행하며, 클럭 신호(CLK)에 동기된 동작은 후술되는 제어 로직부(64)의 로직 제어 신호(LCS)를 이용하여 수행될 수 있다.

상술한 바와 같이 신호 처리 유니트(32)는 데이터(DATA)에 대응하는 아날로그 전압을 출력하도록 구성된다.

그리고, 출력 유니트(45)는 출력 버퍼(46)와 멀티플렉서(48)를 포함할 수 있으며, 출력 버퍼(46)는 입력 데이터(INPUT DATA)에 대응하여 디지털 아날로그 컨버터(44)에서 출력되는 아날로그 전압을 구동하여서 소스 구동 신호(OUT)를 출력하도록 구성되며, 멀티플렉서(48)는 출력 버퍼(46)의 소스 구동 신호(OUT)를 디스플레이 패널로 제공하는 것을 스위칭하도록 구성된다. 이때, 출력 버퍼(46)는 극성이 다른 소스 구동 신호(OUT)를 쌍으로 제공할 수 있으며, 멀티플렉서(48)는 극성이 다른 소스 구동 신호(OUT)를 교번적으로 선택하여 출력하도록 구성될 수 있다. 상기한 동작을 위하여 출력 유니트(45)는 제어 로직부(64)에서 출력 제어 신호(OCS)를 제공받을 수 있으며, 출력 제어 신호(OCS)는 출력 버퍼(46)의 구동을 위한 소스 인에이블 신호(SOE)와 멀티플렉서(48)의 스위칭 동작을 위한 스위칭 제어 신호를 포함할 수 있다.

한편, 바이어스 유니트(33)는 바이어스부(66) 및 감마 버퍼(68)를 포함하는 것으로 정의할 수 있다. 바이어스부(66)는 수신 바이어스 전압(RxV)을 인터페이스 유니트(30)에 제공하고, 로직 수신 바이어스 전압(LBV)을 신호 처리 유니트(32)에 제공하며, 출력 버퍼(46)와 멀티플렉서(48)의 구동에 필요한 바이어스 전압(BV)을 출력 유니트(45)에 제공하고, 감마 바이어스 전압(GBV)을 감마 버퍼(68)에 제공하도록 구성된다.

수신 바이어스 전압(RxV)은 수신부(34)와 디코더(36)의 동작에 필요한 다양한 레벨의 전압을 포함할 수 있으며, 특히 수신부(34)와 디코더(36)의 동작을 위하여 제공되는 구동 전압과 로우 바이어스 전압(Low Bias Voltage)이 수신 바이어스 전압(RxV)에 포함될 수 있다. 그리고, 로직 바이어스 전압(LBV)은 데이터 레지스터(38), 래치부(40), 레벨 시프터(42), 디지털 아날로그 컨버터(44), 및 시프트 레지스터(50)에서 필요한 다양한 레벨의 전압을 포함할 수 있다.

감마 버퍼(68)는 바이어스부(66)의 감마 바이어스 전압(GBV)를 이용하여 감마 제어 데이터 GMA<1:n>에 대응하는 감마 전압(GV)을 디지털 아날로그 컨버터(44)에 제공하도록 구성된다. 감마 제어 데이터 GMA<1:n>는 외부에서 제공되는 제어 신호임이 바람직하다.

한편, 제어 유니트(31)는 패킷 레지스터(60), 전원 제어부(62) 및 제어 로직부(64)를 포함하는 것으로 정의할 수 있다.

이 중, 패킷 레지스터(60)는 디코더(36)에서 복원된 제어 신호를 수신하여 저장하고 디코더(36)의 동작에 필요한 제어 신호를 제공할 수 있도록 구성된다. 디코더(36)의 동작에 필요한 제어 신호는 클럭 신호와 데이터를 복원하는데 필요한 정보를 포함할 수 있다. 디코더(36)에서 복원된 제어 신호는 모드 선택 데이터(MD), 바이어스 옵션 데이터(BD), 노멀 모드 선택 데이터(NPC) 및 노멀 동작 제어 데이터(NOC)를 포함할 수 있다. 여기에서, 노멀 모드 선택 데이터(NPC)는 노멀 모드에 대응하여 활성화된다. 그리고, 노멀 동작 제어 데이터(NOC)는 노멀 모드에 대응하여 제어 로직부(64)에서 출력되는 로직 제어 신호(LCS)의 상태를 정의하기 위한 것이다. 패킷 레지스터(60)는 전원 제어부(62)에 모드 선택 데이터(MD), 바이어스 옵션 데이터(BD), 노멀 모드 선택 데이터(NPC)를 제공하고, 제어 로직부(64)에 노멀 동작 제어 데이터(NOC)를 제공하도록 구성된다. 그리고, 패킷 레지스터(60)는 제어 로직부(64)로부터 패킷 제어 신호(PCS)를 수신하여서 모드 선택 데이터(MD), 바이어스 옵션 데이터(BD), 및 노멀 모드 선택 데이터(NPC)의 출력과 디코더(36)의 동작에 필요한 제어 신호의 제공을 제어한다.

전원 제어부(62)는 패킷 레지스터(60)의 모드 선택 데이터(MD)와 모드 제어부(24)의 모드 제어 신호(PIN)를 참조하여 바이어스 옵션 데이터(BD) 또는 노멀 모드 선택 데이터(NPC) 중 어느 하나를 적용한 파워 제어 신호들(S1~S6)을 출력하도록 구성된다. 즉, 전원 제어부(62)는 모드 선택 옵션 데이터(MD)와 모드 제어 신호(PIN) 중 어느 하나에 의해 파워 다운 모드를 활성화 할 수 있다. 전원 제어부(62)는 파워 다운 모드에 대응하여 바이어스 옵션 데이터(BD)를 적용한 파워 제어 신호들(S1~S6)을 제공거나 노멀 모드에 대응하여 노멀 모드 선택 데이터(NPC)를 적용한 파워 제어 신호들(S1~S6)을 제공하도록 구성된다.

전원 제어부(62)는 수신부(34) 및 디코더(36)에 파워 제어 신호(S1)를 제공하며, 데이터 레지스터(38), 래치부(40), 레벨 시프터(42) 및 시프트 레지스터(50)와 같은 파워 세이브 블록에 파워 제어 신호(S2)를 제공하고, 감마 버퍼(68)에 파워 제어 신호(S3)를 제공하며, 바이어스부(66)에 파워 제어 신호(S4)를 제공하고, 출력 버퍼(46)에 파워 제어 신호(S5)를 제공하도록 구성되고, 멀티플렉서(48)에 파워 제어 신호(S6)를 제공하도록 구성된다. 상기한 파워 제어 신호들(S1~S6)은 싱글 비트 또는 복수의 비트를 포함할 수 있으며 서로 동일하거나 다른 파워 옵션을 가질 수 있다.

보다 구체적으로, 파워 제어 신호(S2)는 클럭 신호 및 데이터의 주파수를 제어하거나 감소된 다이내믹 전류(Dynamic Current)가 흐르는 로우 바이어스 상태 중 어느 하나를 선택하도록 제공될 수 있다. 또한, 파워 컨트롤 블록인 수신부(34) 디코더(36), 바이어스부(66) 및 감마 버퍼(68)에 제공되는 파워 제어 신호(S1, S3, S4)는 저전압을 바이어스하는 상태, 0V 상태로 디스에이블되는 상태, 이전 값을 유지하는 상태, 플로팅 상태 또는 노멀 상태 중 어느 하나로 파워 옵션이 제공될 수 있다. 그리고, 파워 컨트롤 블륵인 출력 버퍼(46)에 제공되는 파워 제어 신호(S5)는 이전 값을 유지하는 상태 또는 플로팅 상태 중 어느 하나를 위한 파워 옵션이 제공될 수 있다. 또한, 멀티플렉서(48)에 제공되는 파워 제어 신호(S6)는 출력 버퍼(46)의 소스 구동 신호(OUT)를 디스플레이 패널로 전달하는 것을 차단하기 위하여 멀티플렉서(48) 내부의 스위칭 소자가 턴오프되거나 플로팅되는 스위칭 상태를 선택하도록 파워 옵션이 제공될 수 있다.

제어 로직부(64)는 인터페이스 유니트(30)와 신호 처리 유니트(32)에 로직 제어 신호(LCS)를 제공하며, 시프트 레지스터(50)에 시프트 제어 신호(SC)를 제공하고, 패킷 레지스터(60)에 패킷 제어 신호(PCS)를 제공하도록 구성된다. 로직 제어 신호(LCS)는 각 부의 동작을 제어하기 위한 신호들을 포함할 수 있으며, 각 부에 공통 또는 독립적으로 제공되는 신호들을 포함할 수 있다.

상기한 구성에서, 인터페이스 유니트(30), 신호 처리 유니트(32), 바이어스 유니트(33), 및 출력 유니트(45)는 노멀 모드 또는 파워 다운 모드에 대응한 동작을 수행한다.

본 발명의 실시예는 상술한 도 1과 같이 구성될 수 있으며, 도 1을 참조하여 본 발명의 실시예인 디스플레이 장치 및 소스 드라이버(12)의 동작을 설명한다.

타이밍 컨트롤러(10)는 수직 블랭크 구간에 대응하여 파워 다운 모드를 수행하고 수직 블랭크 구간을 벗어나는 경우 노멀 모드를 수행한다.

모드 선택부(26)는 외부에서 제공되는 데이터(DATA) 및 클럭 신호(CLK) 등을 참조하여 노멀 모드 또는 파워 다운 모드를 인식할 수 있다. 데이터(DATA)에는 제어 데이터가 포함될 수 있다. 이때 데이터(DATA)에 포함된 제어 데이터도 노멀 모드와 파워 다운 모드를 인식하는데 참조될 수 있다. 모드 선택부(26)는 노멀 모드로 인식되는 경우 모드 선택 데이터(MD)를 비활성화 상태로 제공하고 파워 다운 모드로 인식되는 경우 모드 선택 데이터(MD)를 활성화 상태로 제공한다. 상기한 노멀 모드와 파워 다운 모드를 모드 인식을 위한 모드 선택부(26)는 당업자라면 용이하게 설계할 수 있는 것이므로 이에 대한 구체적인 설명은 생략한다.

모드 제어부(24)도 외부의 제어 신호에 의하여 노멀 모드 또는 파워 다운 모드를 인식할 수 있으며, 노멀 모드의 경우 비활성화 상태로 모드 제어 신호(PIN)를 제공하고 파워 다운 모드의 경우 활성화 상태로 모드 제어 신호(PIN)를 제공한다.

그리고, 옵션 제공부(28)는 외부에서 제공되는 데이터(DATA) 및 클럭 신호(CLK) 등을 참조하여 파워 다운 모드에 대응한 파워 옵션을 수행하기 위한 바이어스 옵션 데이터(BD)를 제공한다. 이때, 바이어스 옵션 데이터(BD)는 데이터(DATA)에 포함된 제어 데이터를 참조하여 결정될 수 있다.

먼저, 노멀 모드의 경우, 타이밍 컨트롤러(10)는 논리적인 로우 레벨 또는 이진수 "0"을 모드 선택 데이터(MD)로 제공하거나 로우 레벨의 신호를 모드 제어 신호(PIN)로 제공한다.

상기한 노멀 모드에 대응하여, 전원 제어부(62)는 노멀 모드 선택 데이터(NPC)에 의한 파워 제어 신호(S1~S6)를 생성하고, 파워 제어 신호(S1~S6)를 인터페이스 유니트(30)와 신호 처리 유니트(32), 출력 유니트(45), 및 바이어스 유니트(33)에 제공한다. 이때, 제어 로직부(64)는 노멀 동작 제어 데이터(NOC)를 참조하여 인터페이스 유니트(30)와 신호 처리 유니트(32)에 노멀 모드의 동작을 위한 로직 제어 신호(LCS)를 제공하고, 출력 유니트(45)에 노멀 모드의 동작을 위한 출력 제어 신호(OCS)를 제공한다.

그러므로, 인터페이스 유니트(30)와 신호 처리 유니트(32), 출력 유니트(45), 및 바이어스 유니트(33)는 상기한 노멀 모드에 대응하여 정상적인 전압 환경에서 동작되며, 데이터(DATA), 클럭 신호(CLK) 및 제어 신호의 복원, 복원된 데이터(DATA) 및 클럭 신호(CLK)를 이용한 소스 구동 신호(OUT)의 출력, 소스 구동 신호(OUT)를 위한 감마 전압(GV)의 제공, 및 각 부의 동작을 위한 수신 바이어스 전압(RxV), 로직 바이어스 전압(LBV), 및 바이어스 전압(BV)의 제공을 정상적으로 각각 수행한다.

한편, 수직 블랭크 구간이 시작되면, 소스 드라이버(12)는 파워 다운 모드를 수행한다.

즉, 파워 다운 모드에 대응하여, 타이밍 컨트롤러(10)는 논리적인 하이 레벨 또는 이진수 "1"을 모드 선택 데이터(MD)로 제공하거나 하이 레벨의 신호를 모드 제어 신호(PIN)로 제공한다.

상기한 파워 다운 모드에 대응하여, 전원 제어부(62)는 바이어스 옵션 데이터(BD)를 참조한 파워 제어 신호(S1~S6)를 생성하고, 파워 제어 신호(S1~S6)를 인터페이스 유니트(30)와 신호 처리 유니트(32), 출력 유니트(45), 및 바이어스 유니트(33)에 제공한다.

본 발명의 실시예에 포함되는 파워 세이브 블록은 파워 다운 모드에 대응하여 낮은 주파수에 의하여 동작되거나 디스에이블됨으로써 파워를 절감하도록 동작되고, 본 발명의 실시예에 포함되는 파워 컨트롤 블록은 파워 다운 모드에 대응하여 저전압을 바이어스하거나 또는 디스에이블됨으로써 파워를 절감하도록 동작된다. 또한, 멀티플렉서(48)는 소스 구동 신호(OUT)를 디스플레이 패널로 전달하는 것을 차단하여 파워를 절감하도록 동작된다.

즉, 바이어스 옵션 데이터(BD)를 참조한 파워 제어 신호(S1~S6)에 의하여, 디지털 동작을 수행하는 시프트 레지스터(50)나 데이터 레지스터(38) 또는 래치부(40)는 클럭 신호를 마스크한 낮은 주파수에 의하여 동작되거나 디스에이블됨으로써 파워를 절감하도록 동작된다. 또한, 바이어스 옵션 데이터(BD)를 참조한 파워 제어 신호(S1~S6)에 의하여, 아날로그 동작을 수행하는 수신부(34), 감마 버퍼(68), 출력 버퍼(46), 및 바이어스부(66)는 저전압을 바이어스하거나, 디스에이블 또는 플로팅됨으로써 파워를 절감하도록 동작되고, 멀티플렉서(48)는 소스 구동 신호(OUT)를 디스플레이 패널로 전달하는 것을 차단하여 파워를 절감하도록 동작된다.

한편, 파워 다운 모드로 동작되는 경우, 수신부(34)는 입력 데이터(INPUT DATA)를 수신하기 어렵다. 이때, 소스 드라이버(12)의 각 부품은 파워 다운으로 동작되기 전에 인식된 바이어스 옵션 데이터(BD)를 이용하여 동작될 수 있다.

또한, 소스 드라이버(12)는 입력 데이터(INPUT DATA)와 무관하게 미리 설정된 시간에 대하여 인에이블되는 모드 선택 데이터(MD) 또는 모드 제어 신호(PIN)에 의하여 출력 유니트(45)에 포함된 출력 버퍼(46) 및 멀티플렉서(48)에 대한 파워 다운 모드를 수행할 수 있으며, 상기 파워 다운 모드의 진입에 대응하여, 소스 드라이버(12)는 소스 구동 신호(OUT)를 입력 데이터(INPUT DATA)와 무관하게 이전 데이터를 유지하거나 플로팅 상태로 제어할 수 있다. 즉, 소스 드라이버(12)는 현재 입력 데이터(INPUT DATA)에 대응하는 소스 구동 신호(OUT)의 출력을 차단하고 현재 입력 데이터(INPUT)와 무관하게 소스 구동 신호(OUT)의 상태를 결정할 수 있다. 그러므로, 디스플레이 패널의 리프레시를 위한 전류 소모가 규제됨으로써 파워 소모가 절감될 수 있다.

도 2 내지 도 5를 참조하여, 본 발명의 실시예의 각 경우에 대응한 동작을 설명한다.

도 2는 수직 블랭크 구간에 대응하여 파워 다운 모드가 수행되며, 파워 다운 모드를 위하여 파워 제어 정보(PKT)에 포함된 모드 선택 데이터(MD)가 활성화("H")되고, 수직 블랭크 구간들(VBlank)이 시작되기 전 마지막 액티브 라인(Last line)이 시작하는 시점에 파워 다운 모드의 시작이 동기된 것을 예시한다. 도 2에서 모드 제어 신호(PIN)는 적용되지 않는다.

도 2에서, MD(PKT)는 파워 제어 정보(PKT)에 포함된 모드 선택 데이터를 의미하고, SOE는 제어 로직부(64)에서 제공되는 소스 인에이블 신호를 의미하며 로직 제어 신호(LCS)에 포함되어 각 부에 전달되거나 또는 출력 버퍼(46)와 멀티플렉서(48)에 별도로 각각 전달될 수 있다. 그리고, 래치 데이터(Latch data)는 래치부(40)에 저장되는 데이터 신호(DATA)를 의미하며, MD(Internal)은 패킷 레지스터(60)에서 전원 제어부(62)로 전달되는 모드 선택 데이터를 의미한다. 또한, CD Analog는 아날로그 신호를 처리하는 파워 컨트롤 블록의 모드를 구분하기 위한 것이며, CD Digital은 디지털 신호를 처리하는 파워 세이브 블록의 모드를 구분하기 위한 것이다.

도 2를 참조하면, 노멀 모드의 경우, 프레임에 포함된 각 액티브 라인(Last-2line, Last-1line)의 데이터(DATA)는 인터페이스 유니트(30), 신호 처리 유니트(32), 출력 유니트(45) 및 바이어스 유니트(33)에 의하여 소스 구동 신호(OUT)로 변환되어서 출력된다. 이때, 전원 제어부(62)는 활성화 상태의 노멀 모드 선택 데이터(NPC)에 의하여 현재 상태가 노멀 모드인 것을 판단하고, 노멀 모드를 위한 파워 제어 신호(S1~S6)를 제공한다.

도 2의 경우, 입력 데이터(INPUT DATA)의 마지막 액티브 라인(Last line)에 논리적 하이 레벨의 모드 선택 데이터(MD)가 포함된 상태이다. 그러므로, 마지막 액티브 라인(Last line)의 활성화된 모드 선택 데이터(MD(PKT))가 디코더(36)에서 복원되어서 전원 제어부(62)로 전송되는 동안 파워 다운 모드의 수행은 지연된다.

전원 제어부(62)는 활성화된 모드 선택 데이터(MD(Internal))에 의하여 파워 다운 모드의 수행을 위한 파워 제어 신호(S1~S6)를 제공하며, 파워 제어 신호(S1~S6)의 파워 옵션은 바이어스 옵션 데이터(BD)에 의하여 결정될 수 있다.

즉, 본 발명의 실시예는 노멀 모드시에는 노멀 모드 선택 데이터(NPC)에 의하여 많은 양의 전류를 소모하는 동작을 수행하고, 파워 다운 모드시에는 바이어스 옵션 데이터(BD)에 대응하는 적은 양의 전류를 소모하는 동작을 수행한다.

상기한 파워 다운 모드는 모드 선택 데이터(MD(Internal))가 비활성화되는 시점 즉 수직 블랭크 구간이 종료될 때 까지 유지된다. 수직 블랭크 구간의 종료는 수평 첫째 액티브 라인(1^st line)이 시작되기 전 일정한 위치의 수직 블랭크(VBlank)의 종료 시점으로 설정될 수 있다. 상기와 같이 정의되는 수직 블랭크 구간이 종료되면 모드 선택 데이터(MD(internal))가 비활성화되고, 그 후 본 발명의 실시예는 노멀 모드 선택 데이터(NPC)에 의하여 많은 양의 전류를 소모하는 노멀 모드를 동작을 수행한다. 이때, 입력 데이터(INPUT DATA)에 포함된 모드 선택 데이터(MD(PKT))의 비활성화 시점과 수직 블랭크 구간의 종료 시점 간에도 디코더(36)에서 수행되는 복원에 필요한 지연시간이 적용된다.

본 발명의 실시예는 상기한 파워 다운 모드 동안 적은 양의 전류를 소모할 수 있어서, 과도한 전류 소모를 개선할 수 있다.

도 3은 첫번째 수직 블랭크 구간에 모드 선택 데이터(MD)가 활성화(H)되는 파워 다운 모드를 설명하는 파형도이다. 도 3은 모드 선택 데이터(MD)가 활성화되는 시점에 차이가 있을 뿐 나머지는 도 2와 동일하므로 이에 대한 중복 설명은 생략한다. 도 2는 마지막 액티브 라인(Last Line)의 시작 시점에 모드 선택 데이터(MD(PKT)가 활성되고, 도 3은 첫번째 수직 블랭크의 시작 시점에 모드 선택 데이터(MD(PKT)가 활성화된다.

도 4는 모드 제어 신호에 의한 파워 다운 모드를 설명하는 파형도이다.

도 4와 같이 노멀 모드는 입력 데이터(INPUT DATA)에 포함된 각 액티브 라인(Last-2line, Last-1line)과 일부 수직 블랭크 구간(VBlank)을 포함하는 동안 진행될 수 있다. 그리고, 상기한 노멀 모드 동안 전원 제어부(62)는 활성화 상태의 노멀 모드 선택 데이터(NPC)에 의하여 현재 상태가 노멀 모드인 것을 판단하고, 노멀 모드를 위한 파워 제어 신호(S1~S6)를 제공한다.

모드 제어 신호(PIN)는 모드 선택 데이터(MD)에 비하여 높은 우선 순위를 갖는다. 즉, 모드 제어 신호(PIN)이 활성화되면, 파워 다운 모드는 모드 선택 데이터(MD)를 고려하지 않고 시작된다.

모드 제어 신호(PIN)는 복원 과정을 거치지 않고 모드 제어부(24)에서 제공된다. 그러므로, 전원 제어부(62)는 모드 제어 신호(PIN)가 활성화되는 것과 동일한 시점에 파워 다운 모드를 수행하기 위한 파워 제어 신호(S1~S6)를 제공하며, 파워 제어 신호(S1~S6)의 파워 옵션은 바이어스 옵션 데이터(BD)에 의하여 결정될 수 있다.

이때, 인터페이스 유니트(12)의 수신부(34) 및 디코더(36)가 파워 다운 모드에 대응하여 디스에이블될 수 있으며, 이에 대응하여 클럭 신호(CLK)의 락 상태는 해제될 수 있다. 여기에서, 클럭 신호(CLK)의 락 상태는 클럭 신호의 복원이 정상적일 때 활성화되는 신호로 정의될 수 있으며, 락 상태의 해제를 위하여 락 신호(lock)는 비활성 상태로 천이될 수 있다.

상기한 파워 다운 모드는 모드 제어 신호(PIN)가 활성화가 유지되는 시점 즉 수직 블랭크 구간이 종료될 때 까지 유지된다. 수직 블랭크 구간이 종료되면 모드 제어 신호(PIN)가 비활성화되고, 그 후 본 발명의 실시예는 노멀 모드 선택 데이터(NPC)에 의하여 많은 양의 전류를 소모하는 노멀 모드를 동작을 수행한다. 이때, 전원 제어부(62)는 모드 제어 신호(PIN)가 비활성화된 이후에 노멀 모드를 수행하기 위한 파워 제어 신호(S1~S6)를 제공한다.

또한, 인터페이스 유니트(30), 신호 처리 유니트(32) 및 출력 유니트(45)는 노멀 모드가 활성화되기 전에 클럭 신호(CLK)를 락 상태로 설정하고, 데이터 및 클럭 신호를 복원하고 전달하는데 필요한 구간(Rx start up, Analog start up)을 필요로 한다. 그리고, 상기한 초기의 구간에 클럭 신호(CLK)의 락 상태가 설정되고, 그에 따라 락 신호(LOCK)가 활성화될 수 있다. 인터페이스 유니트(30), 신호 처리 유니트(32) 및 출력 유니트(45)는 상기한 초기 구간을 경과한 후 노멀 모드로 동작될 수 있다.

본 발명의 실시예는 상기와 같이 모드 제어 신호(PIN)에 의하여 파워 다운 모드를 수행할 수 있으며, 파워 다운 모드 동안 적은 양의 전류를 소모할 수 있어서, 과도한 전류 소모를 개선할 수 있다.

도 5는 모드 선택 데이터(MD)와 모드 제어 신호(PIN)에 의한 파워 다운 모드를 설명하는 파형도이다.

본 발명의 실시예는 도 5와 같이 모드 선택 데이터(MD)에 의한 파워 다운 모드를 실행하는 중에 모드 제어 신호(PIN)에 의한 인터럽트에 의하여 파워 다운 모드가 실행될 수 있다.

먼저, 본 발명의 실시예는 도 5와 같이 입력 데이터(INPUT DATA) 상의 마지막 액티브 라인(Last line)이 시작하는 시점에 활성화되는 모드 선택 데이터(MD(PKT))에 의하여 파워 다운 모드가 진행된다. 상기한 입력 데이터(INPUT DATA)에 포함된 모드 선택 데이터(MD(PKT))에 의한 파워 다운 모드는 도 2를 참조하여 설명될 수 있으므로 이에 대한 중복 설명은 생략한다.

그리고, 상기한 도 5의 모드 선택 데이터(MD(PKT or Internal))에 의한 파워 다운 모드는 모드 제어 신호(PIN)의 활성화에 의하여 인터럽트될 수 있다. 즉, 모드 제어 신호(PIN)가 활성화되면, 본 발명의 실시예는 모드 선택 데이터(MD)를 무시하고 모드 제어 신호(PIN)에 의한 파워 다운 모드를 수행한다. 상기한 모드 제어 신호(PIN)에 의한 인터럽트로 파워 다운 모드가 진행되는 것은 도 4를 참조하여 설명될 수 있으므로 이에 대한 중복 설명은 생략한다.

본 발명의 실시예는 모드 선택 데이터(MD) 뿐만 아니라 모드 제어 신호(PIN)를 이용한 파워 다운 모드를 수행할 수 있는 옵션을 제공할 수 있다. 그러므로, 본 발명의 실시예는 보다 다양한 파워 옵션으로 파워 다운 모드를 수행할 수 있으며, 파워 옵션에 대한 확장성을 제공할 수 있는 이점이 있다.

상술한 바와 같이 본 발명의 실시예는 다양한 파워 옵션으로 파워 다운 모드를 수행할 수 있다. 또한, 발명의 실시예는 수직 블랭크 구간, 수평 블랭크 구간, 디스플레이 패널의 로드가 미리 설정된 값 이하로 유지되는 상태, 디스플레이 패널에 공급되는 전류가 미리 설정된 값 이하로 유지되는 상태, 및 해상도가 미리 설정된 값 이하로 유지되는 상태 등에 대응하여 전류 소모를 개선할 수 있는 효과가 있다.

또한, 본 발명의 실시예는 입력 데이터(INPUT DATA)와 무관하게 미리 설정된 시간에 대하여 인에이블되는 모드 선택 데이터(MD) 및 모드 제어 신호(PIN)에 의하여 도 2 내지 도 5를 참조하여 설명한 파워 다운 모드를 수행할 수 있다.

이 경우, 소스 드라이버(12)는 파워 다운 모드의 진입에 대응하여 현재 입력 데이터(INPUT DATA)에 대응하는 소스 구동 신호(OUT)의 출력을 차단하고 현재 입력 데이터(INPUT)와 무관하게 소스 구동 신호(OUT)의 상태를 결정할 수 있다. 그러므로, 디스플레이 패널의 디스플레이 패널의 셀 전류의 누설 특성을 고려한 리프레시를 위한 전류 소모가 규제됨으로써 파워 소모가 절감될 수 있다.

10 : 타이밍 컨트롤러 12 : 소스 드라이버
20 : 파워 제어 유니트 22 : 전송부
24 : 모드 제어부 26 : 모드 선택부
28 : 옵션 제공부 29 : 출력부
30: 인터페이스 유니트 31 : 제어 유니트
32 : 신호 처리 유니트 33 : 바이어스 유니트
34 : 수신부 36 : 디코더
38 : 데이터 레지스터 40 : 래치부
42 : 레벨 시프터 44 : 디지털 아날로그 컨버터
46 : 출력 버퍼 48 : 멀티플렉서
50 : 시프트 레지스터 60 : 패킷 레지스터
62 : 전원 제어부 64 : 제어 로직부
66 : 바이어스부 68 : 감마 버퍼

Claims (18)

1. 입력 데이터에서 데이터 및 모드 선택 데이터를 복원하는 인터페이스 유니트;
   상기 데이터에 대응하는 아날로그 전압을 출력하며 상기 아날로그 전압의 생성을 위하여 감마 전압을 이용하는 신호 처리 유니트;
   상기 아날로그 전압에 대응하는 소스 구동 신호를 출력하는 출력 유니트;
   상기 인터페이스 유니트, 상기 신호 처리 유니트 및 상기 출력 유니트의 동작에 필요한 구동 전압을 제공하고 상기 신호 처리 유니트에 상기 감마 전압을 제공하는 바이어스 유니트; 및
   상기 모드 선택 데이터와 외부에서 제공되는 모드 제어 신호 중 적어도 하나 이상을 참조하여 노멀 모드와 상기 노멀 모드보다 저전류를 소비하는 파워 다운 모드를 구분하기 위한 파워 제어 신호를 제공하는 제어 유니트;를 포함하며,
   상기 인터페이스 유니트, 상기 신호 처리 유니트, 상기 출력 유니트 및 상기 바이어스 유니트 중 적어도 하나는 상기 파워 제어 신호에 대응한 상기 파워 다운 모드를 수행함을 특징으로 하는 소스 드라이버.
2. 제1 항에 있어서,
   상기 모드 선택 데이터 및 상기 모드 제어 신호 중 적어도 하나는 수직 블랭크 구간, 수평 블랭크 구간, 패널의 로드가 미리 설정된 값 이하로 유지되는 상태, 디스플레이 패널에 공급되는 전류가 미리 설정된 값 이하로 유지되는 상태, 및 해상도가 미리 설정된 값 이하로 유지되는 상태 중 어느 하나에 대응하여 상기 파워 다운 모드를 제어하도록 제공되는 소스 드라이버.
3. 제1 항에 있어서,
   상기 입력 데이터는 상기 파워 다운 모드의 파워 옵션을 정의하는 바이어스 옵션 데이터를 포함하고, 상기 인터페이스 유니트는 상기 입력 데이터로부터 상기 바이어스 옵션 데이터를 복원하며, 상기 제어 유니트는 상기 바이어스 옵션 데이터에 대응하는 상기 파워 제어 신호를 제공하는 소스 드라이버.
4. 제1 항에 있어서,
   상기 제어 유니트는 상기 모드 제어 신호에 의해 상기 파워 다운 모드가 인에이블되면 상기 모드 선택 데이터 값과 관계없이 상기 파워 다운 모드를 위한 상기 파워 제어 신호를 제공하는 소스 드라이버.
5. 제1 항에 있어서,
   상기 인터페이스 유니트, 상기 신호 처리 유니트, 상기 출력 유니트 및 상기 바이어스 유니트 중 적어도 하나는 상기 파워 다운 모드에 대응하여 상기 노멀 모드에 비하여 낮은 구동 전압에 의하여 동작하거나 디스에이블 상태를 유지하는 상기 파워 다운 모드를 수행하는 소스 드라이버.
6. 제1 항에 있어서,
   상기 인터페이스 유니트 및 상기 신호 처리 유니트 중 적어도 하나는 상기 파워 다운 모드에 대응하여 상기 노멀 모드에 비하여 낮은 주파수에 의하여 동작하거나 디스에이블 상태를 유지하는 상기 파워 다운 모드를 수행하는 소스 드라이버.
7. 제1 항에 있어서, 상기 인터페이스 유니트는,
   상기 입력 데이터에 대응하는 인터페이스 신호를 출력하는 수신부; 및
   상기 인터페이스 신호를 이용하여 상기 데이터, 클럭 신호 및 상기 모드 선택 데이터를 포함하는 제어 정보를 복원하는 디코더;를 포함하며,
   상기 수신부는 상기 파워 제어 신호에 대응하여 상기 노멀 모드에 비하여 낮은 구동 전압으로 동작하거나 디스에이블 상태를 유지하는 소스 드라이버.
8. 제1 항에 있어서, 상기 신호 처리 유니트는,
   상기 데이터 신호를 저장하는 데이터 레지스터;
   상기 데이터 레지스터에서 출력되는 상기 데이터 신호를 라인 단위로 래치하는 래치부; 및
   상기 데이터 레지스터에서 상기 래치부로 상기 데이터 신호를 전달하는 것을 제어하는 래치 제어 신호를 제공하는 시프트 레지스터;를 포함하며,
   상기 데이터 레지스터, 상기 래치부 및 상기 시프트 레지스터는 상기 파워 제어 신호에 대응하여 클럭 신호를 마스크한 낮은 주파수에서 동작하거나 디스에이블 되는 소스 드라이버.
9. 제1 항에 있어서, 상기 바이어스 유니트는,
   상기 감마 전압을 제공하는 감마 버퍼; 및
   상기 인터페이스부와 상기 신호 처리 유니트의 구동 전압과 상기 감마 버퍼를 위한 감마 바이어스 전압을 제공하는 바이어스부;를 포함하며,
   상기 감마 버퍼와 상기 바이어스부 중 적어도 하나는 상기 파워 제어 신호에 대응하여 상기 노멀 모드에 비하여 낮은 구동 전압으로 동작하거나 디스에이블 상태를 유지하는 소스 드라이버.
10. 제1 항에 있어서, 상기 제어 유니트는,
    상기 인터페이스 유니트에서 제공되는 상기 모드 선택 데이터를 포함하는 제어 정보를 저장하는 패킷 레지스터; 및
    상기 모드 제어 신호와 상기 패킷 레지스터에 저장된 상기 모드 선택 데이터 중 적어도 하나 이상을 참조하여 상기 파워 제어 신호를 제공하는 전원 제어부;를 포함하는 소스 드라이버.
11. 제1 항에 있어서, 상기 출력 유니트는,
    상기 입력 데이터와 무관하게 미리 설정된 시간에 대하여 인에이블되는 상기 모드 선택 데이터 및 상기 모드 제어 신호 중 적어도 하나에 의하여 상기 파워 다운 모드를 수행하는 소스 드라이버.
12. 제11 항에 있어서,
    상기 출력 유니트는 출력 버퍼를 포함하고,
    상기 출력 버퍼는 상기 파워 다운 모드의 파워 옵션에 대응하여 이전 값을 유지하는 상태 또는 플로팅 상태 중 어느 하나를 수행하는 소스 드라이버.
13. 제11 항에 있어서,
    상기 출력 유니트는 멀티플렉서를 포함하고,
    상기 멀티플렉서는 상기 파워 다운 모드에 대응하여 상기 소스 구동 신호의 출력을 차단하는 소스 드라이버.
14. 입력 데이터에 대응한 데이터 전달을 위한 디지털 동작을 수행하는 파워 세이브 블록;
    상기 디지털 동작의 결과로 제공되는 디지털 신호를 변환하여서 아날로그 전압을 생성하고 상기 아날로그 전압을 이용하여 소스 구동 신호를 생성하는 아날로그 동작을 수행하는 파워 컨트롤 블록; 및
    상기 입력 데이터에 포함된 모드 선택 데이터와 외부에서 제공되는 모드 제어 신호 중 적어도 하나 이상을 참조하여 파워 다운 모드를 수행하기 위한 파워 제어 신호를 제공하는 제어 유니트;를 포함하며,
    상기 파워 제어 신호에 의하여, 상기 파워 세이브 블록과 상기 파워 컨트롤 블록 중 적어도 하나 이상이 노멀 모드보다 저전력을 소모하는 상기 파워 다운 모드를 수행함을 특징으로 하는 소스 드라이버.
15. 제14 항에 있어서,
    상기 제어 유니트는 상기 모드 제어 신호에 의해 상기 파워 다운 모드가 인에이블되면 상기 모드 선택 데이터 값과 관계없이 상기 모드 제어 신호가 상기 파워 다운 모드를 수행하기 위한 우선 순위를 갖도록 설정됨을 특징으로 하는 소스 드라이버.
16. 제14 항에 있어서, 상기 파워 컨트롤 블록은 상기 아날로그 전압에 대응하여 상기 소스 구동 신호를 생성하여 출력하는 출력 유니트를 포함하고,
    상기 출력 유니트는 상기 파워 다운 모드에 대응하여 상기 입력 데이터와 무관하게 미리 설정된 시간에 대하여 인에이블되는 상기 모드 선택 데이터 및 상기 모드 제어 신호 중 적어도 하나에 의하여 상기 파워 다운 모드를 수행하는 소스 드라이버.
17. 제16 항에 있어서,
    상기 출력 유니트는 출력 버퍼를 포함하고,
    상기 출력 버퍼는 상기 파워 다운 모드의 파워 옵션에 대응하여 이전 값을 유지하는 상태 또는 플로팅 상태 중 어느 하나를 수행하는 소스 드라이버.
18. 제16 항에 있어서,
    상기 출력 유니트는 멀티플렉서를 포함하고,
    상기 멀티플렉서는 상기 파워 다운 모드에 대응하여 상기 소스 구동 신호의 출력을 차단하는 소스 드라이버.

Images