KR20150104172A

KR20150104172A - 비디오 코딩에서 랜덤 액세스를 위한 비디오 버퍼링 동작들

Info

Publication number: KR20150104172A
Application number: KR1020157021232A
Authority: KR
Inventors: 예-쿠이 왕; 아다르쉬 크리쉬난 라마수브라모니안; 잉 천
Original assignee: 퀄컴 인코포레이티드
Priority date: 2013-01-07
Filing date: 2013-11-26
Publication date: 2015-09-14
Also published as: ES2707892T3; BR112015016361B1; PL2941869T3; CN104904208A; US9402076B2; HUE040707T2; US20140192882A1; PT2941869T; EP2941869B1; SI2941869T1; EP2941869A1; TW201444341A; JP6169723B2; KR101724223B1; BR112015016361A2; WO2014107250A1; JP2016507964A; TWI561059B; DK2941869T3; CN104904208B

Abstract

일 예에 있어서, 본 개시물은 제 1 랜덤 액세스 포인트 (RAP) 픽처를 갖는 액세스 유닛을 비디오 비트스트림에서 수신하고, 비트스트림에서의 액세스 유닛 다음에, 제 2 RAP 픽처를 갖는 후속 액세스 유닛을 비디오 비트스트림에서 수신하는 것을 제공한다. 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들이 수신된 비트스트림에 존재하지 않는 경우, 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 버퍼 제거 시간을 시프트한다. 다른 예는 가설 레퍼런스 디코더 (HRD) 의 더 이른 초기화 후 액세스 유닛을 수신하는 것으로서, 액세스 유닛은 RAP 픽처를 가지며, RASL 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는 액세스 유닛을 수신하는 것, 및 액세스 유닛을 수신하는 것과 RASL 픽처들을 함유하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 초기화하는 것을 제공한다.

Description

비디오 코딩에서 랜덤 액세스를 위한 비디오 버퍼링 동작들{VIDEO BUFFERING OPERATIONS FOR RANDOM ACCESS IN VIDEO CODING}

본 출원은 2013 년 1 월 7 일자로 출원된 미국 가출원 제 61/749,820 호의 이익을 주장하며, 그 전체 내용은 본원에 참조로서 완전히 포함된다.

본 개시물은 비디오 코딩에 관한 것으로, 특히 비디오 디코더의 비디오 버퍼링 동작들을 제어하기 위한 기법들에 관한 것이다.

디지털 비디오 능력들은 디지털 텔레비전들, 디지털 직접 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 휴대정보 단말기 (PDA) 들, 랩탑 또는 데스크탑 컴퓨터들, 테블릿 컴퓨터들, e-북 리더들, 디지털 카메라들, 디지털 리코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 소위 "스마트 폰들", 원격 화상회의 디바이스들, 비디오 스트리밍 디바이스들 등을 포함하는, 매우 다양한 디바이스들에 통합될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, 파트 10, 어드밴스드 비디오 코딩 (AVC), 현재 개발 중인 고효율 비디오 코딩 (HEVC) 표준에 의해 정의된 표준들, 및 이러한 표준들의 확장판들에 기재된 것과 같은 비디오 압축 기법들을 구현한다. 비디오 디바이스들은 그러한 비디오 압축 기법들을 구현하는 것에 의해 디지털 비디오 정보를 보다 효율적으로 송신, 수신, 인코딩, 디코딩 및/또는 저장할 수도 있다.

비디오 압축 기법들은 공간적 (인트라-픽처) 예측 및/또는 시간적 (인터-픽처) 예측을 수행하여 비디오 시퀀스들에 내재하는 리던던시를 감소 또는 제거한다. 블록 기반 비디오 코딩에 대해, 비디오 슬라이스 (즉, 비디오 프레임 또는 비디오 프레임의 일부) 는 비디오 블록들로 파티셔닝될 수도 있는데, 이는 또한 트리블록들, 코딩 유닛(CU)들 및/또는 코딩 노드들로서 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서 이웃하는 블록들의 레퍼런스 샘플들에 관한 공간적 예측을 사용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스에서의 비디오 블록들은 동일한 픽처에서 이웃하는 블록들의 레퍼런스 샘플들에 관한 공간적 예측 또는 다른 레퍼런스 픽처들에서 레퍼런스 샘플들에 관한 시간적 예측을 사용할 수도 있다. 픽처들은 프레임들로서 지칭될 수도 있고, 레퍼런스 픽처들은 레퍼런스 프레임들로서 지칭될 수도 있다.

공간적 또는 시간적 예측은 예측 블록을 사용한다. 잔차 데이터는 코딩될 원래 블록과 예측 블록 사이의 픽셀 차이들을 나타낸다. 인터 코딩된 블록은 예측 블록을 형성하는 레퍼런스 샘플들의 블록들, 및 코딩된 블록과 예측 블록 사이의 차이를 표시하는 잔차 데이터를 가리키는 모션 벡터에 따라 인코딩된다. 인트라 코딩된 블록은 인트라 코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가 압축을 위해, 잔차 데이터가 픽셀 도메인에서 변환 도메인으로 변환되어, 잔차 변환 계수들을 발생할 수도 있는데, 이 잔차 변환 계수들은 그 후 양자화될 수도 있다. 초기에 2 차원 어레이로 배열된 양자화된 변환 계수들은, 변환 계수들의 1 차원 벡터를 생성하기 위해 스캐닝될 수도 있고, 한층 더한 압축을 달성하기 위해 엔트로피 코딩이 적용될 수도 있다.

일반적으로, 본 개시물은 폐기된 리딩 (leading) 픽처들을 갖는 랜덤 액세스 포인트 (RAP) 픽처들에 대한 비디오 디코더에서의 버퍼링 동작들을 제어하기 위한 기법들을 기재한다. 일부 예들에 있어서, 비트스트림이 초기 RAP 픽처를 따르는 후속 RAP 픽처를 포함할 때, 디코더는 후속 RAP 픽처에 대한 랜덤 액세스 스킵된 리딩 (RASL) 픽처들과 같은 리딩 픽처들이 존재하지 않을 때, 후속 RAP 픽처를 따르는 액세스 유닛들에 대한 코딩된 픽처 버퍼 (CPB) 제거 시간을 시프트하도록 구성될 수도 있다.

개시물의 일 예에 있어서, 비디오 데이터를 프로세싱하는 방법은, 제 1 랜덤 액세스 포인트 (RAP) 픽처를 갖는 액세스 유닛을 비디오 비트스트림에서 수신하는 단계, 비트스트림에서의 액세스 유닛 후에, 제 2 RAP 픽처를 갖는 후속 액세스 유닛을, 비디오 비트스트림에서 수신하는 단계, 및 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들이 수신된 비트스트림에 존재하지 않는 경우, 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼 제거 시간을 시프트하는 단계를 포함한다.

개시물의 또 다른 예에 있어서, 비디오 데이터를 프로세싱하는 방법은, 가설 레퍼런스 디코더 (HRD) 의 더 이른 초기화 후 액세스 유닛을 수신하는 단계로서, 액세스 유닛은 랜덤 액세스 포인트 (RAP) 픽처를 갖고, 랜덤 액세스 스킵된 리딩 (RASL) 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는, 액세스 유닛을 수신하는 단계, 및 액세스 유닛을 수신하는 것과 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여, 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 재초기화하는 단계를 포함한다.

또 다른 예에 있어서, 개시물은, RAP 픽처를 갖는 액세스 유닛을 비디오 비트스트림에서 수신하고, 비트스트림에서의 액세스 유닛 후에, 제 2 RAP 픽처를 갖는 후속 액세스 유닛을, 비디오 비트스트림에서 수신하며; 그리고 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들이 수신된 비트스트림에 존재하지 않는 경우, 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼 제거 시간을 시프트하도록 구성된, 프로세서를 포함하는, 비디오 데이터를 프로세싱하는 디바이스를 기재한다.

또 다른 예에 있어서, 개시물은, 가설 레퍼런스 디코더 (HRD) 의 더 이른 초기화 후 액세스 유닛을 수신하는 것으로서, 액세스 유닛은 RAP 픽처를 갖고, RASL 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는, 액세스 유닛을 수신하고; 그리고 액세스 유닛을 수신하는 것과 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여, 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 재초기화하는 것을 포함하는, HRD 를 재초기화하도록 구성된, 프로세서를 포함하는, 비디오 데이터를 프로세싱하는 디바이스를 기재한다.

또 다른 예에 있어서, 개시물은, RAP 픽처를 갖는 액세스 유닛을 비디오 비트스트림에서 수신하는 수단, 비트스트림에서의 액세스 유닛 후에, 제 2 RAP 픽처를 갖는 후속 액세스 유닛을, 비디오 비트스트림에서 수신하는 수단, 및 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들의 경우, 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼 제거 시간을 시프트하는 수단을 포함하는, 비디오 데이터를 프로세싱하는 디바이스를 기재한다.

또 다른 예에 있어서, 개시물은, 가설 레퍼런스 디코더 (HRD) 의 더 이른 초기화 후 액세스 유닛을 수신하는 수단으로서, 액세스 유닛은 RAP 픽처를 갖고, RASL 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는, 액세스 유닛을 수신하는 수단, 및 액세스 유닛을 수신하는 것과 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여, 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 재초기화하는 것을 포함하는, HRD 를 재초기화하는 수단을 포함하는, 비디오 데이터를 프로세싱하는 디바이스를 기재한다.

또 다른 예에 있어서, 개시물은 컴퓨터 판독가능 저장 매체를 기재한다. 컴퓨터 판독가능 저장 매체에는 명령들이 저장되며, 이 명령들은, 실행 시, 하나 이상의 프로세서들로 하여금, RAP 픽처를 갖는 액세스 유닛을 비디오 비트스트림에서 수신하게 하고; 비트스트림에서의 액세스 유닛 후에, 제 2 RAP 픽처를 갖는 후속 액세스 유닛을, 비디오 비트스트림에서 수신하게 하며; 그리고 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들이 수신된 비트스트림에 존재하지 않는 경우, 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼에 대한 픽처 버퍼 제거 시간을 시프트하게 한다.

또 다른 예에 있어서, 개시물은 컴퓨터 판독가능 저장매체를 기재한다. 컴퓨터 판독가능 저장 매체에는 명령들이 저장되며, 이 명령들은, 실행 시, 하나 이상의 프로세서들로 하여금, 가설 레퍼런스 디코더 (HRD) 의 더 이른 초기화 후 액세스 유닛을 수신하는 것으로서, 액세스 유닛은 랜덤 액세스 포인트 (RAP) 픽처를 갖고, 랜덤 액세스 스킵된 리딩 (RASL) 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는, 액세스 유닛을 수신하게 하고, 그리고 액세스 유닛을 수신하는 것과 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여, 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 재초기화하는 것을 포함하는, HRD 를 재초기화하게 한다.

또 다른 예에 있어서, 개시물은, 각각의 CRA 또는 BLA 액세스 유닛에 대해 CPB 제거 지연 오프셋을 시그널링하는 단계, HRD 가 CRA 또는 BLA 액세스 유닛에서 초기화하는지 여부에 관계없이, 연관된 RASL 픽처들이 존재하지 않는 각각의 CRA 또는 BLA 액세스 유닛에 대한 CPB 제거 지연 오프셋에 의해 디코딩 순서에 있어서 더 일찍 CRA 또는 BLA 액세스 유닛 다음에 액세스 유닛들의 각각의 CPB 제거 시간을 시프트하는 단계를 포함하는, 비디오 데이터를 프로세싱하는 방법을 기재한다.

일부 예들에 있어서, 개시물은 다양한 방법들을 기재한다. 매우 다양한 프로세서들, 프로세싱 유닛들 및 장치들이 예시의 방법들을 구현하도록 구성될 수도 있다. 개시물은 또한 예시의 방법들 중 어느 하나 이상의 기능들을 수행하도록 구성될 수도 있는 컴퓨터 판독가능 저장 매체를 기재한다.

하나 이상의 예들의 상세들은 첨부 도면들 및 하기의 설명에서 기술된다. 다른 특성들, 목적들 및 이점들은 설명 및 도면들로부터 그리고 청구항들로부터 명백해질 것이다.

도 1 은 본 개시물에 기재된 기법들을 사용할 수도 있는 일 예의 비디오 인코딩 및 디코딩 시스템을 도시하는 블록 다이어그램이다.
도 2 는 본 개시물에 기재된 기법들을 구현할 수도 있는 일 예의 비디오 인코더를 도시하는 블록 다이어그램이다.
도 3 은 본 개시물에 기재된 기법들을 구현할 수도 있는 일 예의 비디오 디코더를 도시하는 블록 다이어그램이다.
도 4 는 본 개시물에 기재된 하나 이상의 예들에 따른 일 예의 방법을 도시하는 플로우챠트이다.
도 5 는 본 개시물에 기재된 하나 이상의 예들에 따른 일 예의 방법을 도시하는 플로우챠트이다.

본 개시물은 폐기된 리딩 픽처들을 갖는 랜덤 액세스 포인트 (RAP) 픽처들에 대한 비디오 디코더에서 버퍼링 동작들을 제어하기 위한 기법들을 기재한다. 기법들은 개선된 가설 레퍼런스 디코더 (HRD) 동작들을 지원할 수도 있으며, 이는 연관된 랜덤 액세스 스킵된 리딩 (RASL) 액세스 유닛들이 폐기되는, 클린 랜덤 액세스 (CRA) 또는 브로큰 링크 액세스 (BLA) 픽처들을 포함하는 중간 액세스 유닛들 (AU들) 에 걸쳐 적용될 수 있다. CRA 픽처는 I 슬라이스들만을 포함하고, 디코딩 순서에 있어서 제 1 픽처일 수도 있으며, 또는 비트스트림에 있어서 나중에 나타날 수도 있다. CRA 픽처는 연관된 RADL 또는 RASL 픽처들을 가질 수도 있다. CRA 픽처가 디코딩 순서에 있어서 비트스트림에서의 제 1 픽처일 때, CRA 픽처는 디코딩 순서에 있어서 코딩된 비디오 시퀀스에서의 제 1 픽처이고, 임의의 연관된 RASL 픽처들은 디코더에 의해 출력되지 않을 수도 있고 디코딩할 수 없을 수도 있는데, 이는 이들이 비트스트림에 존재하지 않는 픽처들에 대한 레퍼런스들을 포함할 수도 있기 때문이다. BLA 픽처는 I 슬라이스들만을 포함하고, 디코딩 순서에 있어서 비트스트림에서의 제 1 픽처일 수도 있으며, 또는 비트스트림에서 나중에 나타날 수도 있다. 각각의 BLA 픽처는 새로운 코딩된 비디오 시퀀스를 시작하며, 디코딩 프로세스에 IDR 픽처와 동일한 영향을 미친다. 하지만, BLA 픽처는 비공 (non-empty) 레퍼런스 픽처 세트를 특정하는 신택스 엘리먼트들을 포함한다. RASL 픽처들은 연관된 BLA 또는 CRA 픽처의 리딩 픽처들이다. 모든 RASL 픽처들은 연관된 BLA 또는 CRA 픽처의 리딩 픽처들이다. 연관된 RAP 픽처가 BLA 픽처이거나 비트스트림에서의 제 1 코딩된 피처일 때, RASL 픽처는 출력되지 않고 정확하게 디코딩할 수 없을 수도 있는데, 이는 RASL 픽처가 비트스트림에 존재하지 않는 픽처들에 대한 레퍼런스들을 포함할 수도 있기 때문이다. RASL 픽처들은 비 RASL 픽처들의 디코딩 프로세스에 대한 레퍼런스 픽처들로서 사용되지 않는다. 존재할 때, 모든 RASL 픽처들은 디코딩 순서에 있어서 동일한 연관된 RAP 픽처의 모든 트레일링 (trailing) 픽처들을 선행한다.

비디오 코딩 표준들은, 그 스케일러블 비디오 코딩 (SVC) 및 멀티뷰 비디오 코딩 (MVC) 확장들을 포함하여, ITU-T H.261, ISO/IEC MPEG-1 비쥬얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비쥬얼, ITU-T H.263, ISO/IEC MPEG-4 비쥬얼 및 ITU-T H.264 (또한 ISO/IEC MPEG-4 AVC 로서 알려짐) 를 포함한다.

부가적으로, 새로운 비디오 코딩 표준, ITU-T 비디오 코딩 전문가 그룹 (VCEG) 및 ISO/IEC 모션 픽처 전문가 그룹 (MPEG) 의 JCT-VC (the Joint Collaboration Team on Video Coding) 에 의해 개발된, 고효율 비디오 코딩 (HEVC) 이 있다. 이하 HEVC WD9 로서 지칭되고 HEVC 의 워킹 드래프트 (WD), Bross 등의, "High Efficiency Video Coding (HEVC) text specification draft 9" 는, 2013년 1월 7일자, http://phenix.int-evry.fr/jct/doc_end_user/documents/11_Shanghai/wg11/JCTVC-K1003-v13.zip 로부터 입수가능하다.

"HEVC 워킹 드래프트 10" 또는 "WD10" 로서 지칭되는, HEVC 표준의 최근 드래프트는, 문헌 JCTVC-L1003v34, Bross 등의 "High efficiency video coding (HEVC) text specification draft 10 (for FDIS & Last Call)" (ITU-T SG16 WP3 및 ISO/IEC JTC1/SC29/WG11 의 JCT-VC (Joint Collaborative Team on Video Coding), 12 차 미팅: 스위스, 제네바, 2013 년 1월 14-23) 에 기재되어 있으며, 이는 http://phenix.int-evry.fr/jct/doc_end_user/documents/12_Geneva/wg11/JCTVC-L1003-v34.zip 로부터 다운로드 가능하다.

본 명세서에서 "WD10 개정판" 으로서 지칭되는 HEVC 표준의 또 다른 드래프트는, Bross 등의 "“Editors’ proposed corrections to HEVC version 1" (ITU-T SG16 WP3 및 ISO/IEC JTC1/SC29/WG11 의 JCT-VC (Joint Collaborative Team on Video Coding), 13 차 미팅, 한국, 인천, 2013년 4월) 에 기재되어 있으며, 이는 2013 년 6 월 7 일자로, http://phenix.int-evry.fr/jct/doc_end_user/documents/13_Incheon/wg11/JCTVC-M0432-v3.zip 로부터 입수가능하다.

HEVC 표준화 노력들은 HEVC 테스트 모델 (HM) 로서 지칭되는 비디오 코딩 디바이스의 모델에 기초한다. HM 은 다른 이전의 비디오 코딩 표준들, 예를 들어 ITU-T H.264/AVC 의 개발 동안 이용가능한 비디오 코딩 디바이스들에 관하여 현재의 비디오 코딩 디바이스들의 능력들에 있어서의 개선들을 추정한다. 예를 들어, H.264 가 9 개의 인트라 예측 코딩 모드들을 제공하는 반면, HEVC 는 35 개 만큼 많은 인트라 예측 인코딩 모드들을 제공한다. HEVC WD9 및 HEVC WD10 의 전체 내용은 본 명세서에서 참조로서 통합된다.

비디오 코딩 표준들은 통상적으로 비디오 버퍼링 모델의 사양을 포함한다. AVC 및 HEVC 에 있어서, 버퍼링 모델은 가설 레퍼런스 디코더 (HRD) 로서 지칭되며, 이는 코딩된 픽처 버퍼 (CPB) 및 디코딩된 픽처 버퍼 (DPB) 의 양자의 버퍼링 모델을 포함한다. CPB 및 DPB 거동들은 수학적으로 특정된다. HRD 는 상이한 타이밍, 버퍼 사이즈들 및 비트 레이트들에 제약들을 부과하며, 간접적으로 비트스트림 특성들 및 통계에 제약들을 부과한다. HRD 파라미터들의 완전 세트는 5 개의 기본 파라미터들: 초기 CPB 제거 지연, CPB 사이즈, 비트 레이트, 초기 DPB 출력 지연, 및 DPB 사이즈를 포함한다.

AVC 및 HEVC 에 있어서, 비트스트림 적합성 (conformance) 및 디코더 적합성은 HRD 사양의 부분들로서 특정된다. HRD 가 디코더로서 지칭되어 있지만, HRD 사양은 통상적으로 비트스트림 적합성을 보장하기 위해 인코더 측에서 필요하다. 비트스트림 또는 HRD 적합성의 2 가지 유형, 즉 유형 I 및 유형 II 가 특정된다. 부가적으로, 디코더 적합성의 2 가지 유형들 (출력 타이밍 디코더 적합성 및 출력 순서 디코더 적합성) 이 특정된다.

HRD 는 통상적으로 랜덤 액세스 포인트 (RAP) 픽처에서 초기화된다. HEVC 및 AVC 의 양자에 있어서, HRD 가 초기화되면, 그것은 재초기화 없이 비트스트림의 종단까지 동작하는 것을 계속한다.

HEVC WD9 에 있어서, HRD 가 CRA 또는 BLA 액세스 유닛 (이 초기 액세스 유닛은 액세스 유닛 0 으로서 지칭됨) 에서 초기화하는 경우, 디폴트 또는 대안의 초기 CPB 제거 지연 중 어느 하나 그리고 초기 액세스 유닛 0 과 연관된 지연 오프셋은, 액세스 유닛 0 과 연관된 RASL 액세스 유닛들이 존재하는지 여부에 의존하여, HRD 동작들에서 사용되도록 선택된다. 액세스 유닛 0 과 연관된 RASL 액세스 유닛들이 존재하지 않는 경우, 대안의 초기 CPB 제거 지연 및 지연 오프셋은, 예를 들어 비디오 디코더에 의해 선택되며; 그렇지 않으면 (즉, 액세스 유닛 0 과 연관된 RASL 액세스 유닛들이 존재하면), 디폴트 초기 CPB 제거 지연 및 지연 오프셋이, 예를 들어 비디오 디코더에 의해 선택된다. 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트는 그 후 예를 들어 비디오 디코더에 의해 비트스트림의 종단까지 사용된다.

U.S. 특허 공보 2013/0107953 (공개일 2013 년 5 월 2 일, 2012 년 10월 30 일에 출원됨) 에 있어서, 그 전제 내용은 본 명세서에서 참조로서 통합되며, 다음의 방법이 기재된다. CPB 제거 지연 오프셋은 각각의 CRA 액세스 유닛에 대해 시그널링될 수도 있다. HRD 가 그러한 CRA 액세스 유닛 (또한 액세스 유닛 0 으로서 지칭됨) 에서 초기화하고, 연관된 RASL 픽처들이 존재하지 않는 경우, 디코딩 순서에 있어서 CRA 액세스 유닛 다음의 각각의 액세스 유닛들의 CPB 제거 시간은 CPB 제거 지연 오프셋에 의해 더 일찍 시프트된다.

HEVC WD9 에 기재된 바와 같은 HRD 기법들은 다음의 문제들을 나타낸다. 먼저, 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트가, 존재하는 경우, 비트 스트림에서의 디코딩 순서에 있어서 액세스 유닛 0 다음의 모든 CRA 또는 BLA 액세스 유닛들이 존재하는 그 연관된 RASL 액세스 유닛들을 갖는 경우에 적용된다고 가정한다. HEVC WD9 의 현재의 기법들은, 비트스트림에서의 디코딩 순서에 있어서 액세스 유닛 0 을 따르고, 연관된 RASL 액세스 유닛들이 존재하지 않는, CRA 또는 BLA 액세스 유닛이 없는 경우에만 정확하게 작동하게 된다. 하지만, 그러한 CRA 또는 BLA 액세스 유닛이 비트스트림에서 존재하는 경우, CPB 는 우선 그러한 CRAP 또는 BLA 액세스 유닛 후에 오버플로우할 수도 있고, 그 결과 예상치 못한 디코딩 결과들이 발생할 수도 있다.

유사하게, 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트가, 존재하는 경우, 비트스트림에서의 디코딩 순서에 있어서 액세스 유닛 0 다음의 모든 CRA 또는 BLA 가 존재하는 그 연관된 RASL 액세스 유닛들을 갖지 않는 경우에 적용된다고 가정한다. HEVC WD9 의 현재의 기법들은 비트스트림에서의 디코딩 순서에 있어서 액세스 유닛 0 을 따르는 CRA 또는 BLA 액세스 유닛이 없고, 액세스 유닛 0 에 대해 연관된 RASL 액세스 유닛들이 존재하는 경우에만 정확히 작동하게 되고, 그러한 CRA 또는 BLA 액세스 유닛이 비트스트림에 존재하는 경우에는 정확하게 동작하지 않게 된다. HEVC WD9 에 대해 제안된 기법들 하에서, 이것은 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트가, 존재하는 경우, 비트스트림에서의 디코딩 순서에 있어서 액세스 유닛 0 을 따르는 모든 CRA 또는 BLA 액세스 유닛들이 존재하는 그 연관된 RASL 액세스 유닛을 갖지 않는 경우에 적용될 때, 임의의 CRA 또는 BLA 액세스 유닛에 적용된다.

초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트에 대한 다른 가정들은 또한 부정확한 디코딩을 초래할 수도 있다. 예를 들어, 액세스 유닛 0 다음의 일부 CRA 또는 BLA 액세스 유닛들이 존재하는 그 연관된 RASL 액세스 유닛들을 갖고, 액세스 유닛 0 다음의 다른 CRA 또는 BLA 액세스 유닛들이 존재하는 그 연관된 RASL 액세스 유닛들을 갖지 않는 상황은, 또한 다음의 CRA 또는 BLA 액세스 유닛들에 대한 연관된 RASL 액세스 유닛들의 존재 및 부재들에 대한 가정이 유지되지 않는 한, 어느 하나를 정확히 디코딩하지 않을 수도 있다.

일부 경우들에 있어서, CPB 제거 지연 오프셋은 액세스 유닛 0 과 연관된 RASL 액세스 유닛들의 폐기로 인하여, 액세스 유닛 0 다음의 액세스 유닛들에 대한 CPB 제거 시간들만을 보상할 수 있다. 비트스트림에서 존재하는 디코딩 순서에 있어서 액세스 유닛 0 을 따르고 연관된 RASL 액세스 유닛들이 폐기된 CRA 또는 BLA 액세스 유닛들이 1 이상인 경우, CPB 는 우선 그러한 CRA 또는 BLA 액세스 유닛 후에 오버플로우할 수도 있고, 그 결과 예상치 못한 디코딩 결과들이 발생할 수도 있다.

HEVC WD9 에서의 방법과 연관된 또 다른 문제는 다음과 같다. 현재, 액세스 유닛 (AU) 0 이 CRA 또는 BLA AU 일 때, 연관된 RASL AU들이 존재하는 경우, 디폴트 초기 CPB 제거 지연 및 지연 오프셋이 사용되며; 그렇지 않으면 대안의 초기 CPB 제거 지연 및 지연 오프셋이 사용된다. 하지만, 초기 CPB 제거 지연 및 지연 오프셋의 변화는 디코딩 순서에 있어서 AUO 다음의 제 1 비 RASL AU 및 AUO 의 (공칭) 디코딩 시간들 사이의 시간 지속기간을 변화시키지 않는다. 예를 들어, 디코딩 순서에 있어서 AUO 를 바로 다음에 10 RASL 픽처들이 있었고 그 다음 바로 원래 비트스트림에 있어서 트레일링 픽처들이 따르고 있었다고 가정한다. 이러한 상황에 있어서, CPB 제거 시간은 각각의 AU 에 대한 공칭 CPB 제거 시간과 동등하며, 임의의 2 개의 연속 AU들의 디코딩 시간들 사이의 시간 지속기간은 원래 비트스트림이 디코딩될 때의 1 클록 틱이다. HEVC WD9 에 의하면, 제 1 트레일링 픽처 및 AUO 의 디코딩 시간들 사이의 시간 지속기간은 RASL 픽처들이 폐기되는지에 관계없이 동일하게 (11 클록 틱들) 된다. 이로써, 디코딩은 원래 비트스트림에 대해 연속적이지만 RASL 픽처들이 폐기될 때에는 연속적이지 않다.

이들 문제점들을 감안하여, 본 개시물은 비디오 버퍼링을 개선하기 위한 (예를 들어, HEVC WD9 의 HRD 를 개선하기 위한) 다양한 방법들 및 기법들을 제공한다. 다양한 예들이 HEVC WD9 를 참조하여 기재될 것이다. 구체적으로 언급되지 않은 임의의 HRD 기법들은 HEVC WD9 또는 다른 HEVC 사양들에서 현재 특정된 것과 동일하다고 가정될 수도 있다.

본 개시물의 일 예에 있어서, CPB 제거 지연 오프셋은 각각의 CRA 또는 BLA 액세스 유닛에 대한 비디오 인코더에 의해 시그널링된다. 연관된 RASL 픽처들이 존재하지 않는 각각의 CRA 또는 BLA 액세스 유닛에 대하여, HRD (예를 들어, 비디오 디코더) 가 CRA 또는 BLA 액세스 유닛에서 초기화하는지 여부에 관계 없이, 비디오 디코더는 CPB 제거 지연 오프셋에 의해 디코딩 순서에 있어서 CRA 또는 BLA 액세스 유닛 다음의 액세스 유닛들의 각각의 CPB 제거 시간을 더 일찍 시프트한다. 일 예에 있어서, 오프셋은 누적 오프셋일 수도 있다. 그러한 오프셋은 누적량에 의해 디코딩 순서에 있어서 CRA 또는 BLA 액세스 유닛 다음의 액세스 유닛들의 각각의 CPB 제거 시간을 더 일찍 시프트하도록 적용될 수도 있다. 부가적으로, 각각의 "분실 (missing) RASL 픽처" 에 기인한 오프셋이 동일할 때, 그 오프셋은 픽처 당 오프셋일 수도 있다. 그러한 예에 있어서, 오프셋은 분실 픽처들의 수로 곱해질 수도 있다. 액세스 유닛 0 에 대한 대안의 그리고 디폴트 초기 CPB 제거 지연 및 지연 오프셋 사이의 선택은 HEVC WD9 에서와 동일한 방식으로 수행될 수도 있다. 또 다른 예에 있어서, 액세스 유닛 0 에 대한 디폴트 초기 CPB 제거 지연 및 지연 오프셋이 항상 선택되며 (즉, 비디오 디코더에 의해 항상 사용됨), 결과적으로, 대안의 초기 CPB 제거 지연 및 지연 오프셋은, 서브 픽셀 레벨 CPB 파라미터들이 존재하지 않으면 CRA 또는 BLA 액세스 유닛들에 대한 인코더에 의해 시그널링되지 않으며, 그 후 대안의 초기 CPB 제거 지연 및 지연 오프셋은 서브 픽처 레벨 HRD 동작들의 목적을 위해서이다.

비디오 데이터를 프로세싱하는 일 예의 방법에 있어서, 디코더는 비디오 비트스트림에 있어서 랜덤 액세스 포인트 (RAP) 픽처를 갖는 제 1 액세스 유닛을 수신할 수도 있다. 디코더는 또한 RAP 픽처를 갖는 액세스 유닛 후에 RAP 픽처를 갖는 하나 이상의 후속 액세스 유닛들을 수신할 수도 있다. 예를 들어, 디코더는 하나 이상의 CRA 또는 BLA 픽처들을 수신할 수도 있다. 하나 이상의 후속 액세스 유닛들의 후속 액세스 유닛에 대한 하나 이상의 RASL 픽처들이 수신된 비트스트림에 존재하지 않는 경우, 디코더는 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 코딩된 픽처 버퍼 (CPG) 에 대해 픽처 버퍼 제거 시간을 시프트할 수도 있다. 위에서 언급된 바와 같이, 픽처 버퍼 제거 지연 오프셋은 [이것이 어떻게 획득되거나 선택되는지를 다시 설명할 수도 있다]

비디오 데이터를 프로세싱하는 또 다른 예의 방법에 있어서, 디코더는 RAP 픽처를 갖는 액세스 유닛을 수신할 수도 있으며, RASL 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는다. 디코더는 액세스 유닛을 수신하는 것 및 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여 픽처 버퍼 제거 시간 및 픽처 버퍼 지연 오프셋을 초기화할 수도 있다.

개시물의 또 다른 예에 있어서, HRD 는 연관된 RASL 액세스 유닛들이 존재하지 않는 각각의 CRA 또는 BLA 액세스 유닛에서 비디오 디코더가 초기화하거나 재초기화하는 것을 특정한다. 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼 제거 시간을 시프트하는 것과 관련된 위의 예들에 있어서, 그러한 초기화 또는 재초기화가 필요하지 않을 수도 있다.

도 1 은 본 개시물에 기재된 기법들을 이용할 수도 있는 일 예의 비디오 인코딩 및 디코딩 시스템 (10) 을 도시하는 블록 다이어그램이다. 도 1 에 나타낸 바와 같이, 시스템 (10) 은 목적지 디바이스 (14) 에 의해 나중에 디코딩될 인코딩된 비디오 데이터를 생성하는 소스 디바이스 (12) 를 포함한다. 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 데스크탑 컴퓨터들, 노트북 (즉, 랩탑) 컴퓨터들, 테블릿 컴퓨터들, 셋톱 박스들, 이른바 "스마트" 폰들과 같은 전화 핸드셋들, 이른바 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함하는 광범위한 범위의 디바이스들 중 임의의 것을 포함할 수도 있다. 일부 경우들에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 무선 통신을 위해 구비될 수도 있다.

목적지 디바이스 (14) 는 디코딩될 인코딩된 비디오 데이터를 링크 (16) 를 통해 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 에서 목적지 디바이스 (14) 로 이동시킬 수 있는 매체 또는 디바이스의 임의의 유형을 포함할 수도 있다. 일 예에서, 링크 (16) 는 소스 디바이스 (12) 가 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 실시간으로 직접 송신하게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조될 수도 있고, 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 예컨대 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수도 있다. 통신 매체는 패킷 기반 네트워크, 예컨대 근거리 통신망 (local area network), 광역 통신망 (wide-area network), 또는 인터넷과 같은 글로벌 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 에서 목적지 디바이스 (14) 로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.

대안으로, 인코딩된 데이터는 출력 인터페이스 (22) 에서 저장 디바이스 (34) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스 (28) 에 의해 저장 디바이스 (34) 로부터 액세스될 수도 있다. 저장 디바이스 (34) 는 하드 드라이브, 블루레이 디스크들, DVD들, CD-ROM들, 플래시 메모리, 휘발성 또는 비휘발성 메모리와 같은 임의의 다양한 분산된 또는 국부적으로 액세스된 데이터 저장 매체, 또는 인코딩된 비디오 데이터를 저장하는 임의의 다른 적합한 디지털 저장 매체를 포함할 수도 있다. 추가 예에서, 저장 디바이스 (34) 는 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 다른 중간 저장 디바이스 또는 파일 서버에 대응할 수도 있다. 목적지 디바이스 (14) 는 스트리밍 또는 다운로드를 통해 저장 디바이스 (34) 로부터의 저장된 비디오 데이터에 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신할 수 있는 임의의 유형의 서버일 수도 있다. 예시의 파일 서버들은 (예를 들어, 웹사이트용의) 웹 서버, FTP 서버, NAS (network attached storage) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 접속을 포함하는 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 파일 서버 상에 저장된 인코딩된 비디오 데이터를 액세스하는데 적합한 무선 채널 (예를 들어, 와이파이 접속), 유선 접속 (예를 들어, DSL, 케이블 모뎀 등), 또는 이들의 조합을 포함할 수도 있다. 저장 디바이스 (34) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들의 조합일 수도 있다.

본 개시물의 기법들은 무선 어플리케이션들 또는 설정들에 반드시 제한되는 것은 아니다. 기법들은 다양한 멀티미디어 어플리케이션들, 예컨대, 지상파 (over-the-air) 텔레비전 방송들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예를 들어, 인터넷을 통한 스트리밍 비디오 송신들, 데이터 저장 매체 상의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 어플리케이션들 중 임의의 것의 지원에서 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 시스템 (10) 은, 비디오 스트리밍, 비디오 플레이백, 비디오 방송, 및/또는 비디오 전화와 같은 어플리케이션들을 지원하기 위해 일방향 또는 양방향 비디오 송신을 지원하도록 구성될 수도 있다.

도 1 의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20) 및 출력 인터페이스 (22) 를 포함한다. 일부 경우들에서, 출력 인터페이서 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 비디오 캡처 디바이스와 같은 소스, 예를 들어 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브, 비디오 컨텐츠 제공자로부터 비디오를 수신하는 비디오 피드 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽스 데이터를 생성하는 컴퓨터 그래픽스 시스템, 또는 그러한 소스들의 조합을 포함할 수도 있다. 일 예로서, 비디오 소스 (18) 가 비디오 카메라인 경우, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 이른바 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 하지만, 본 개시물에 기재된 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있으며, 무선 및/또는 유선 어플리케이션들에 적용될 수도 있다.

캡처된, 사전 캡처된 또는 컴퓨터 생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해 목적지 디바이스 (14) 에 직접 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안으로) 디코딩 및/또는 플레이백을 위해, 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 이후 액세스를 위해 저장 디바이스 (34) 상에 저장될 수도 있다.

AVC 및 HEVC 에 있어서, 비트스트림 적합성 및 디코더 적합성은 HRD 사양의 부분들로써 특정된다. HRD 는 통상적으로 비트스트림 적합성을 보장하기 위해 비디오 인코더 (20) 에서 필요로 하지만, 통상적으로 디코더 측에서는 필요로 않지 않는다. 비트스트림 또는 HRD 적합성의 2 가지 타입, 즉 유형 I 및 유형 II 가 특정된다. 부가적으로, 디코더 적합성의 2 가지 타입들, 출력 타이밍 디코더 적합성 및 출력 순서 디코더 적합성이 특정된다.

목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30) 및 디스플레이 디바이스 (32) 를 포함한다. 일부 경우들에서, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해 인코딩된 비디오 데이터를 수신한다. 링크 (16) 를 통해 통신되거나 저장 디바이스 (34) 상에 저장된 인코딩된 비디오 데이터는, 비디오 데이터의 디코딩에 있어서, 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 사용을 위해 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 그러한 신택스 엘리먼트들은 통신 매체 상에서 송신되거나, 저장 매체 상에 저장되거나, 또는 파일 서버상에 저장된 인코딩된 비디오 데이터로 포함될 수도 있다.

디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합되거나 목적지 디바이스 (14) 외부에 있을 수도 있다. 일부 예들에서, 목적지 디바이스 (14) 는 통합형 디스플레이 디바이스를 포함할 수도 있고, 또한 외부 디스플레이 디바이스와 인터페이스하도록 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 디스플레이의 다른 유형과 같은 다양한 디스플레이 디바이스들 중 임의의 것을 포함할 수도 있다.

비디오 인코더 (20) 및 비디오 디코더 (30) 는 비디오 압축 표준, 예컨대 현재 개발 중인 고효율 비디오 코딩 (HEVC) 표준에 따라 동작할 수도 있고, HEVC 테스트 모델 (HM) 을 따를 수도 있다. 대안으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는, 다르게는 MPEG-4, 파트 10, 어드밴스드 비디오 코딩 (AVCD) 으로도 지칭되는 ITU-T H.264 표준과 같은 다른 사설 표준 또는 산업 표준, 또는 그러한 표준들의 확장판들에 따라 동작할 수도 있다. 하지만, 본 개시물의 기법들은 임의의 특정 코딩 표준에 제한되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.

도 1 에 도시되지 않았지만, 일부 양태들에서, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 오디오 인코더 및 디코더와 통합될 수도 있고, 공통 데이터 스트림 또는 별도의 데이터 스트림들에서 오디오 및 비디오 양자의 인코딩을 핸들링하기 위해, 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능하다면, 일부 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 사용자 데이터그램 프로토콜 (UDP) 과 같은 다른 프로토콜들에 따를 수도 있다.

비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 임의의 다양한 적합한 인코더 회로부, 예컨대 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들 (DSP들), 주문형 집적 회로들 (ASIC들), 필드 프로그램가능 게이트 어레이들 (FPGA들), 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 또는 이들의 임의의 조합들로서 구현될 수도 있다. 기법이 부분적으로 소프트웨어로 구현될 때, 디바이스는 그 소프트웨어에 대한 명령들을 적합한 비일시적 컴퓨터 판독가능 매체에 저장할 수도 있고, 본 개시물의 기법들을 수행하기 위해 하나 이상의 프로세서들을 사용하여 하드웨어에서 그 명령들을 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있고, 이들 중 어느 하나는 결합된 인코더/디코더 (CODEC) 의 부분으로서 각각의 디바이스에 통합될 수도 있다.

위에서 논의된 바와 같이, JCT-VC는 HEVC 표준을 개발하고 있다. HEVC 표준화 노력들은 HEVC 테스트 모델 (HM) 로서 지칭된 비디오 코딩 디바이스의 모델에 기초한다. HM 은, 예를 들어, ITU-T H.264/AVC 에 따른 기존 디바이스들에 관하여 비디오 코딩 디바이스들의 몇몇 부가적인 능력들을 가정한다. 예를 들어, H.264 가 9 개의 인트라 예측 인코딩 모드들을 제공하는데 반해, HM 은 33 개만큼 많은 인트라 예측 인코딩 모드들을 제공할 수도 있다.

일반적으로, HM 의 작업 모델은 비디오 프레임 또는 픽처가 루마 (luma) 및 크로마 (chroma) 샘플들을 포함하는 최대 코딩 유닛들 (LCU) 또는 트리블록들의 시퀀스로 분할될 수도 있다. 트리블록은 H.264 표준의 매크로블록과 유사한 목적을 갖는다. 슬라이스는 코딩 순서에서 다수의 연속적인 트리블록들을 포함한다. 비디오 프레임 또는 픽처는 하나 이상의 슬라이스들로 파티셔닝될 수도 있다. 각각의 트리블록은 쿼드트리에 따라 코딩 유닛 (CU) 들로 스플릿될 수도 있다. 예를 들어, 쿼드트리의 루트 노드로서 트리블록은 4 개의 자식 노드들로 스플릿될 수도 있고, 그러면 각 자식 노드는 부모 노드일 수도 있고 또 다른 4 개의 자식 노드들로 스플릿될 수도 있다. 쿼드트리의 리프 노드로서 최종, 스플릿되지 않은 자식 노드는, 코딩 노드, 즉 코딩된 비디오 블록을 포함한다. 코딩된 비트스트림과 연관된 신택스 데이터는 트리블록이 스플릿될 수도 있는 최대 회수를 정의할 수도 있고, 또한 코딩 노드들의 최소 사이즈를 정의할 수도 있다.

CU 는 코딩 노드 및 코딩 노드와 연관된 변환 유닛들 (TU들) 및 예측 유닛들 (PU들) 을 포함한다. CU 의 사이즈는 일반적으로 코딩 노드의 사이즈에 대응하고 통상적으로 정사각형 형상이어야 한다. CU 의 사이즈는 8x8 픽셀들에서 최대 64x64 픽셀들 이상의 픽셀들을 갖는 트리블록의 사이즈까지의 범위에 있을 수도 있다. 각각의 CU 는 하나 이상의 PU들 및 하나 이상의 TU들을 포함할 수도 있다. CU 와 연관된 신택스 데이터는, 예를 들어, CU 를 하나 이상의 PU들로 파티셔닝하는 것을 설명할 수도 있다. 파티셔닝 모드들은, CU 가 스킵 또는 다이렉트 모드 인코딩되는지, 인트라 예측 모드 인코딩되는지, 또는 인터 예측 모드 인코딩되는지의 사이에서 상이할 수도 있다. PU들은 비정사각형의 형상으로 파티셔닝될 수도 있다. CU 와 연관된 신택스 데이터는, 예를 들어, CU 를 쿼드트리에 따라 하나 이상의 TU들로 파티셔닝하는 것을 또한 설명할 수도 있다. TU 는 형상이 정사각형 또는 비정사각형일 수 있다.

HEVC 표준은 TU들에 따른 변환들을 허용하는데, 이는 상이한 CU들에 대해 상이할 수도 있다. TU들은 파티셔닝된 LCU 에 대해 정의된 주어진 CU 내에서의 PU들의 사이즈에 기초하여 통상 사이징되지만, 이것이 항상 그 경우는 아닐 수도 있다. TU들은 통상 PU들과 동일한 사이즈이거나 또는 더 작다. 일부 예들에서, CU 에 대응하는 잔차 샘플들은, "잔차 쿼드 트리 (residual quad tree; RQT)" 로서 알려진 쿼드트리 구조를 사용하여 더 작은 유닛들로 세분될 수도 있다. RQT 의 리프 노드들은 변환 유닛들 (TU들) 로 지칭될 수도 있다. TU들과 연관된 픽셀 차이값들은 변환되어 변환 계수들을 생성할 수도 있고, 변환 계수들은 양자화될 수도 있다.

일반적으로, PU 는 예측 프로세스와 관련된 데이터를 포함한다. 예를 들어, PU 가 인트라 모드 인코딩될 때, PU 는 PU 에 대한 인트라 예측 모드를 기술하는 데이터를 포함할 수도 있다. 다른 예로서, PU 가 인터 모드 인코딩될 때, PU 는 PU 에 대한 모션 벡터를 정의하는 데이터를 포함할 수도 있다. PU 에 대한 모션 벡터를 정의하는 데이터는, 예를 들어, 모션 벡터의 수평 성분, 모션 벡터의 수직 성분, 모션 벡터에 대한 해상도 (예를 들어, 1/4 픽셀 정밀도 또는 1/8 픽셀 정밀도), 모션 벡터가 가리키는 레퍼런스 픽처, 및/또는 모션 벡터에 대한 레퍼런스 픽처 리스트 (예를 들어, 리스트 0, 리스트 1, 또는 리스트 C) 를 기술할 수도 있다.

일반적으로, TU 는 변환 및 양자화 프로세스들에 대해 사용된다. 하나 이상의 PU들을 갖는 주어진 CU 는 하나 이상의 변환 유닛들 (TU들) 을 또한 포함할 수도 있다. 예측 다음에, 비디오 인코더 (20) 는 PU 에 따른 코딩 노드에 의해 식별된 비디오 블록으로부터 잔차값들을 계산할 수도 있다. 코딩 노드는 그 후 원래 비디오 블록보다는 잔차값들을 참조하여 업데이트된다. 잔차값들은 TU들에서 특정된 변환들 및 다른 변환 정보를 사용하여 변환 계수들로 변환되고, 양자화되며, 스캐닝되어 엔트로피 코딩을 위해 직렬화된 변환 계수들을 생성할 수도 있는 픽셀 차이값들을 포함한다. 코딩 노드는 이러한 직렬화된 변환 계수들을 지칭하도록 다시 한번 업데이트될 수도 있다. 본 개시물은 통상 용어 "비디오 블록" 을 사용하여 CU 의 코딩 노드를 지칭한다. 일부 특정 경우들에서, 본 개시물은 또한 용어 "비디오 블록" 을 사용하여 트리블록, 즉 LCU, 또는 CU 를 지칭할 수도 있는데, 이는 코딩 노드와 PU들 및 TU들을 포함한다.

비디오 시퀀스는 통상 일련의 비디오 프레임들 또는 픽처들을 포함한다. 픽처들의 그룹 (GOP) 은 일반적으로 일련의 하나 이상의 비디오 픽처들을 포함한다. GOP 는 GOP 의 헤더, GOP 의 하나 이상의 픽처들의 헤더, 또는 그 외의 곳에, GOP 에 포함된 픽처들의 수를 기술하는 신택스 데이터를 포함할 수도 있다. 픽처의 각각의 슬라이스는 각각의 슬라이스에 대한 인코딩 모드를 기술하는 슬라이스 신택스 데이터를 포함할 수도 있다. 비디오 인코더 (20) 는 통상 비디오 데이터를 인코딩하기 위해 개별 비디오 슬라이스들 내의 비디오 블록들 상에서 동작한다. 비디오 블록은 CU 내의 코딩 노드에 대응할 수도 있다. 비디오 블록들은 고정 또는 가변 사이즈들을 가질 수도 있고, 특정 코딩 표준에 따라 사이즈가 상이할 수도 있다.

일 예로서, HM 은 다양한 PU 사이즈들에서의 예측을 지원한다. 특정 CU 의 사이즈가 2Nx2N 이라고 가정하면, HM 은 2Nx2N 또는 NxN 의 PU 사이즈들에서의 인트라 예측, 및 2Nx2N, 2NxN, Nx2N, 또는 NxN 의 대칭 PU 사이즈들에서의 인터 예측을 지원한다. HM 은 또한 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에서 인터 예측에 대한 비대칭 파티셔닝을 지원한다. 비대칭 파티셔닝에서, CU 의 일 방향은 파티셔닝되지 않지만, 다른 방향은 25% 및 75% 로 파티셔닝된다. 25% 파티셔닝에 대응하는 CU 의 부분은 "n" 다음에, "상", "하", "좌", 또는 "우" 의 표시에 의해 표시된다. 따라서, 예를 들어, "2NxnU" 는 상부의 2Nx0.5N PU 와 하부의 2Nx1.5N PU 로 수평적으로 파티셔닝되는 2Nx2N CU 를 지칭한다.

본 개시물에서, "NxN" 및 "N 바이 N", 예컨대 16x16 픽셀들 또는 16 바이 16 픽셀들은 수직 및 수평 치수들의 관점에서 비디오 블록의 픽셀 치수들을 지칭하기 위해 상호 교환적으로 사용될 수도 있다. 일반적으로, 16x16 블록은 수직 방향으로 16 픽셀들 (y=16) 및 수평 방향으로 16 픽셀들 (x=16) 을 가지게 된다. 마찬가지로, NxN 블록은 수직 방향으로 N 픽셀들 및 수평 방향으로 N 픽셀들을 갖는데, 여기서 N 은 음이 아닌 정수값을 나타낸다. 블록에서의 픽셀들은 로우들 및 컬럼들로 배열될 수도 있다. 또한, 블록들은 수평 방향에서의 픽셀들의 수가 수직 방향에서와 반드시 동일할 필요는 없다. 예를 들어, 블록들은 NxM 픽셀들을 포함할 수도 있으며, 여기서 M 은 N 과 반드시 동일하지는 않다.

CU 의 PU들을 사용하는 인트라 예측 또는 인터 예측 코딩 다음에, 비디오 인코더 (20) 는 잔차 데이터를 계산할 수도 있다. 잔차 데이터는 인코딩되지 않은 픽처의 픽셀들과 CU들에 대응하는 예측값들 간의 픽셀 차이들에 대응할 수도 있다. 비디오 인코더 (20) 는 CU 에 대한 잔차 데이터를 형성하고, 그 후 잔차 데이터를 변환하여 변환 계수들을 생성할 수도 있다.

변환 계수들을 생성하기 위한 임의의 변환들 다음에, 비디오 인코더 (20) 는 변환 계수들의 양자화를 수행할 수도 있다. 양자화는 일반적으로 계수들을 표현하기 위해 사용되는 데이터의 양을 가능한 감소시키기 위해 변환 계수들이 양자화되어 추가 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수도 있다. 예를 들어, n-비트값은 양자화 동안 m-비트값으로 내림 (round down) 될 수도 있는데, 여기서 n 은 m 보다 더 크다.

일부 예들에서, 비디오 인코더 (20) 는 엔트로피 인코딩될 수 있는 직렬화된 벡터를 생성하기 위해 양자화된 변환 계수들을 스캔하기 위한 미리 정의된 스캔 순서를 활용할 수도 있다. 다른 예들에서, 비디오 인코더 (20) 는 적응 스캔 (adaptive scan) 을 수행할 수도 있다. 양자화된 변환 계수들을 스캐닝하여 1 차원 벡터를 형성한 후에, 비디오 인코더 (20) 는, 예를 들어, 컨택스트 적응 가변 길이 코딩 (CAVLC), 컨택스트 적응 이진 산술 코딩 (CABAC), 신택스 기반 컨택스트 적응 이진 산술 코딩 (SBAC), 확률 인터벌 파티셔닝 엔트로피 (PIPE) 코딩, 또는 다른 엔트로피 인코딩 방법론에 따라, 1 차원 벡터를 엔트로피 인코딩할 수도 있다. 비디오 인코더 (20) 는 또한 비디오 데이터를 디코딩함에 있어서 비디오 디코더 (30) 에 의한 사용을 위해 인코딩된 비디오 데이터와 연관된 신택스 엘리먼트들을 또한 엔트로피 인코딩할 수도 있다.

CABAC 를 수행하기 위해, 비디오 인코더 (20) 는 컨택스트 모델 내의 콘텍스트를 송신될 심볼에 할당할 수도 있다. 컨택스트는, 예를 들어, 심볼의 이웃하는 값들이 넌제로 (non-zero) 인지 여부에 관련될 수도 있다. CAVLC 를 수행하기 위해, 비디오 인코더 (20) 는 송신될 심볼에 대한 가변 길이 코드를 선택할 수도 있다. VLC 에서의 코드워드들은, 상대적으로 더 짧은 코드들이 고확률 (more probable) 심볼들에 대응하고, 더 긴 코드들이 저확률 (less probable) 심볼들에 대응하도록 구성될 수도 있다. 이러한 방식으로, VLC 의 사용은, 예를 들어 송신될 각각의 심볼에 대해 동일한 길이의 코드워드들을 사용하는 것을 통해 비트 절약들을 달성할 수도 있다. 확률 결정은 심볼에 할당된 컨택스트에 기초할 수도 있다.

일부 예들에 있어서, 목적지 디바이스 (14) 는 비디오 데이터를 프로세싱하는 방법을 구현할 수도 있다. 예를 들어, 비디오 디코더 (30) 는 RAP 픽처를 갖는 액세스 유닛을 수신할 수도 있다. 비디오 디코더는 또한 RAP 픽처를 갖는 액세스 유닛 후에 하나 이상의 후속 액세스 유닛들을 수신할 수도 있다. 하나 이상의 후속 액세스 유닛들의 후속 액세스 유닛이 연관된 RASL 픽처들을 갖지 않는 경우, 비디오 디코더 (30) 는 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼 제거 시간을 시프트한다. 예를 들어, 버퍼링 기간 SEI 메시지는 i 번째 CPB 에 대해 사용될 오프셋을 특정하는 CPB 지연 오프셋값, 예를 들어 cpb_delay_offset[ i ] 을 포함할 수도 있다. 오프셋은, CRA 또는 BLA 액세스 유닛과 연관된 RASL 액세스 유닛들이 존재하지 않을 때, 예를 들어 디코딩 순서에 있어서, 버퍼링 기간 SEI 메시지와 연관된 CRA 또는 BLA 액세스 유닛 다음의 액세스 유닛들의 공칭 CPB 제거 시간의 도출에 있어서 사용될 수도 있다. 신택스 엘리먼트는, au_cpb_removal_delay_length_minus1 + 1 에 의해 주어진 비트들의 길이를 가질 수도 있고 예를 들어 90 kHz 클록의 유닛들에 있을 수도 있다.

다른 예들에 있어서, 목적지 디바이스 (14) 는 비디오 데이터를 프로세싱하는 또 다른 방법을 구현할 수도 있다. 예를 들어, 비디오 디코더 (30) 는 RAP 픽처를 갖는 액세스 유닛을 수신할 수도 있으며, 랜덤 액세스 스킵된 리딩 (RASL) 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는다. 비디오 디코더 (30) 는 액세스 유닛을 수신하는 것과 RASL 픽처들을 포함하는 연관된 액세스 유닛을 수신하지 않는 것에 응답하여 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 초기화할 수도 있다.

또 다른 예에 있어서, 비디오 디코더 (30) 는 RAP 픽처를 갖는 액세스 유닛을 수신할 수도 있으며, RASL 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는다. 비디오 디코더 (30) 는 또한 액세스 유닛을 수신하는 것과 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 초기화할 수도 있다.

도 2 는 본 개시물에 기재된 기법들을 구현할 수도 있는 일 예의 비디오 인코더 (20) 를 도시하는 블록 다이어그램이다. 비디오 인코더 (20) 는 비디오 슬라이스들 내에서 비디오 블록들의 인트라 및 인터 코딩을 수행할 수도 있다. 인트라 코딩은 주어진 비디오 프레임 또는 픽처 내의 비디오에서 공간적 리던던시를 감소 또는 제거하기 위해 공간적 예측에 의존한다. 인터 코딩은 비디오 시퀀스의 인접한 프레임들 또는 픽처들 내의 비디오에서 시간적 리던던시를 감소 또는 제거하기 위해 시간적 예측에 의존한다. 인트라 모드 (I 모드) 는 임의의 몇몇 공간 기반 압축 모드들을 지칭할 수도 있다. 인터 모드들, 예컨대 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 는 임의의 몇몇 시간 기반 압축 모드들을 지칭할 수도 있다.

도 2 의 예에서, 비디오 인코더 (20) 는 파티셔닝 유닛 (35), 예측 프로세싱 유닛 (41), 레퍼런스 픽처 메모리 (64), 합산기 (50), 변환 프로세싱 유닛 (52), 양자화 유닛 (54), 및 엔트로피 인코딩 유닛 (56) 을 포함한다. 예측 프로세싱 유닛 (41) 은 모션 추정 유닛 (42), 모션 보상 유닛 (44), 및 인트라 예측 프로세싱 유닛 (46) 을 포함한다. 비디오 블록 재구성을 위해, 비디오 인코더 (20) 는 역양자화 유닛 (58), 역변환 프로세싱 유닛 (60), 및 합산기 (62) 를 또한 포함한다. 재구성된 비디오로부터 블록키니스 아티팩트들 (blockiness artifacts) 을 제거하기 위해 블록 경계들을 필터링하도록 디블록킹 필터 (deblocking filter)(도 2에 도시되지 않음) 가 또한 포함될 수도 있다. 원한다면, 디블록킹 필터는 통상 합산기 (62) 의 출력을 필터링하게 된다. 부가 루프 필터들 (인 루프 또는 포스트 루프) 이 또한 디블록킹 필터에 부가하여 사용될 수도 있다.

도 2 에 나타낸 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 수신하고, 파티셔닝 유닛 (35) 은 데이터를 비디오 블록들로 파티셔닝한다. 또한, 이러한 파티셔닝은, 예를 들어 LCU들 및 CU들의 쿼드트리 구조에 따라, 비디오 블록 파티셔닝 뿐만 아니라 슬라이스들, 타일들 또는 다른 큰 유닛들로의 파티셔닝을 포함할 수도 있다. 비디오 인코더 (20) 는 일반적으로 인코딩될 비디오 슬라이스 내의 비디오 블록들을 인코딩하는 컴포넌트들을 도시한다. 슬라이스는 다중 비디오 블록들로 (그리고 가능하다면 타일들로서도 지칭되는 비디오 블록들의 세트들로) 분할될 수도 있다. 예측 프로세싱 유닛 (41) 은, 에러 결과들 (예를 들어, 코딩 레이트 및 왜곡의 레벨) 에 기초한 현재 비디오 블록에 대해, 복수의 인트라 코딩 모드들 중 하나 또는 복수의 인터 코딩 모드들 중 하나와 같은, 복수의 가능한 코딩 모드들 중 하나를 선택할 수도 있다. 예측 프로세싱 유닛 (41) 은 결과의 인트라 또는 인터 코딩된 블록을 합산기 (50) 에 제공하여 레퍼런스 픽처로서의 사용을 위해 인코딩된 블록을 재구성할 수도 있다.

예측 프로세싱 유닛 (41) 내의 인트라 예측 프로세싱 유닛 (46) 은 공간적 압축을 제공하기 위해 코딩될 현재 블록과 동일한 프레임 또는 슬라이스에서 하나 이상의 이웃하는 블록들에 관해 현재 비디오 블록의 인트라 예측 코딩을 수행할 수도 있다. 예측 프로세싱 유닛 (41) 내의 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 시간적 압축을 제공하기 위해 하나 이상의 레퍼런스 픽처들에서 하나 이상의 예측 블록들에 관해 현재 비디오 블록의 인터 예측 코딩을 수행한다.

모션 추정 유닛 (42) 은 비디오 시퀀스에 대해 미리 결정된 패턴에 따라 비디오 슬라이스에 대해 인터 예측 모드를 결정하도록 구성될 수도 있다. 미리 결정된 패턴은 P 슬라이스들 또는 B 슬라이스들로서 시퀀스에서 비디오 슬라이스들을 지정할 수도 있다. 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 고도로 통합되지만, 개념적 목적들을 위해 별도로 도시된다. 모션 추정 유닛 (42) 에 의해 수행되는 모션 추정은, 비디오 블록들에 대해 모션을 추정하는, 모션 벡터들을 생성하는 프로세스이다. 모션 벡터는, 예를 들어, 레퍼런스 픽처 내의 예측 블록에 관한 현재 비디오 프레임 또는 픽처 내에서 비디오 블록의 PU 의 변위를 표시할 수도 있다.

예측 블록은 픽셀 차이의 관점에서 코딩될 비디오 블록의 PU 와 밀접하게 매칭하는 것으로 발견된 블록인데, 픽셀 차이는 절대 차의 합 (SAD), 제곱 차의 합 (SSD), 또는 다른 차이 메트릭들 (metrics) 에 의해 결정될 수도 있다. 일부 예들에서, 비디오 인코더 (20) 는 레퍼런스 픽처 메모리 (64) 에 저장된 레퍼런스 픽처들의 서브-정수 픽셀 포지션들에 대한 값들을 계산할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 레퍼런스 픽처의 1/4 픽셀 포지션들, 1/8 픽셀 포지션들, 또는 다른 분수의 픽셀 포지션들의 값들을 보간할 수도 있다. 따라서, 모션 추정 유닛 (42) 은 전체 (full) 픽셀 포지션들 및 분수적 (fractional) 픽셀 포지션들에 관한 모션 검색을 수행하고 분수적 픽셀 정밀도를 갖는 모션 벡터를 출력할 수도 있다.

모션 추정 유닛 (42) 은 PU 의 포지션을 레퍼런스 픽처의 예측 블록의 포지션과 비교함으로써 인터 코딩된 슬라이스에서의 비디오 블록의 PU 에 대한 모션 벡터를 계산한다. 레퍼런스 픽처는 제 1 레퍼런스 픽처 리스트 (List 0) 또는 제 2 레퍼런스 픽처 리스트 (List 1) 로부터 선택될 수도 있는데, 이들 각각은 레퍼런스 픽처 메모리 (64) 에 저장된 하나 이상의 레퍼런스 픽처들을 식별한다. 모션 추정 유닛 (42) 은 계산된 모션 벡터를 엔트로피 인코딩 유닛 (56) 및 모션 보상 유닛 (44) 으로 전송한다.

모션 보상 유닛 (44) 에 의해 수행된 모션 보상은 모션 추정에 의해 결정된 모션 벡터에 기초한 예측 블록의 페칭 (fetching) 또는 생성을 수반하여, 서브 픽셀 정밀도에 대한 보간들을 가능한 수행할 수도 있다. 현재 비디오 블록의 PU 에 대한 모션 벡터를 수신하면, 모션 보상 유닛 (44) 은 레퍼런스 픽처 리스트들 중 하나에서 모션 벡터가 가리키는 예측 블록을 위치시킬 수도 있다. 비디오 인코더 (20) 는 코딩되고 있는 현재 비디오 블록의 픽셀값들로부터 예측 블록의 픽셀값들을 감산함으로써 잔차 비디오 블록을 형성하여, 픽셀 차이값들을 형성한다. 픽셀 차이값들은 블록에 대해 잔차 데이터를 형성하고, 루마 및 크로마 차이 성분들 양자를 포함할 수도 있다. 합산기 (50) 는 이러한 감산 동작을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 모션 보상 유닛 (44) 은 또한 비디오 슬라이스의 비디오 블록들을 디코딩하는데 있어서 비디오 디코더 (30) 에 의한 사용을 위해 비디오 블록들 및 비디오 슬라이스와 연관된 신택스 엘리먼트들을 생성할 수도 있다.

인트라 예측 프로세싱 유닛 (46) 은, 상술한 바와 같이 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 수행된 인터 예측에 대한 대안으로서, 현재 블록을 인트라 예측할 수도 있다. 특히, 인트라 예측 프로세싱 유닛 (46) 은 현재 블록을 인코딩하는데 사용하기 위해 인트라 예측 모드를 결정할 수도 있다. 일부 예들에서, 인트라 예측 프로세싱 유닛 (46) 은, 예를 들어 별도의 인코딩 패스들 동안, 다양한 인트라 예측 모드들을 사용하여 현재 블록을 인코딩할 수도 있고, 인트라 예측 프로세싱 유닛 (46)(또는, 일부 예들에서, 모드 선택 유닛 (40)) 은 테스트된 모드들로부터 사용하기 위해 적합한 인트라 예측 모드를 선택할 수도 있다. 예를 들어, 인트라 예측 프로세싱 유닛 (46) 은 다양한 테스트된 인트라 예측 모드들에 대한 레이트 왜곡 분석을 사용하여 레이트 왜곡값들을 계산하고, 테스트된 모드들 중에서 최상의 레이트 왜곡 특성들을 갖는 인트라 예측 모드를 선택할 수도 있다. 레이트 왜곡 분석은 일반적으로, 인코딩된 블록을 생성하는데 사용된 비트 레이트 (즉, 비트들의 수) 뿐만 아니라, 인코딩되어 인코딩된 블록을 생성하였던 원래의 인코딩되지 않은 블록과 인코딩된 블록 간의 왜곡 (또는 에러) 의 양을 결정한다. 인트라 예측 프로세싱 유닛 (46) 은 왜곡들로부터의 비율들 및 다양한 인코딩된 블록들에 대한 레이트들을 계산하여 어느 인트라 예측 모드가 블록에 대한 최상의 레이트 왜곡값을 나타내는지를 결정할 수도 있다.

임의의 경우, 블록에 대한 인트라 예측 모드를 선택한 후에, 인트라 예측 프로세싱 유닛 (46) 은 블록에 대해 선택된 인트라 예측 모드를 나타내는 정보를 엔트로피 인코딩 유닛 (56) 에 제공할 수도 있다. 엔트로피 인코딩 유닛 (56) 은 본 개시물의 기법들에 따라, 선택된 인트라-예측 모드를 나타내는 정보를 인코딩할 수도 있다. 비디오 인코더 (20) 는 송신된 비트스트림에서 구성 데이터를 포함할 수도 있는데, 이 구성 데이터는 복수의 인트라-예측 모드 인덱스 표들 및 복수의 변경된 인트라-예측 모드 인덱스 표들 (또한, 코드워드 매핑 표들로서 지칭됨), 다양한 블록들에 대한 인코딩 컨택스트들의 정의들, 및 가장 가능성 있는 인트라-예측 모드의 표시들, 인트라-예측 모드 인덱스 표, 및 컨택스트들 각각에 대해 사용하기 위한 변경된 인트라-예측 모드 인덱스 표를 포함할 수도 있다.

예측 프로세싱 유닛 (41) 이 인터 예측 또는 인트라 예측 중 어느 하나를 통해 현재 비디오 블록에 대해 예측 블록을 생성한 후에, 비디오 인코더 (20) 는 현재 비디오 블록으로부터 예측 블록을 감산함으로써 잔차 비디오 블록을 형성한다. 잔차 블록에서의 잔차 비디오 데이터는 하나 이상의 TU들에 포함되고 변환 프로세싱 유닛 (52) 에 적용될 수도 있다. 변환 프로세싱 유닛 (52) 은 변환, 예컨대 이산 코사인 변환 (DCT) 또는 개념적으로 유사한 변환을 사용하여 잔차 비디오 데이터를 잔차 변환 계수들로 변환한다. 변환 프로세싱 유닛 (52) 은 픽셀 도메인에서 변환 도메인, 예컨대 주파수 도메인으로 잔차 비디오 데이터를 컨버팅할 수도 있다.

변환 프로세싱 유닛 (52) 은 결과의 변환 계수들을 양자화 유닛 (54) 에 전송할 수도 있다. 양자화 유닛 (54) 은 비트 레이트를 더욱 감소시키기 위해 변환 계수들을 양자화한다. 양자화 프로세스는 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수도 있다. 양자화의 정도는 양자화 파라미터를 조정함으로써 변경될 수도 있다. 일부 예들에 있어서, 양자화 유닛 (54) 은 그 후 양자화된 변환 계수들을 포함하는 매트릭스의 스캔을 수행할 수도 있다. 대안으로, 엔트로피 인코딩 유닛 (56) 이 스캔을 수행할 수도 있다.

양자화 다음에, 엔트로피 인코딩 유닛 (56) 은 양자화된 변환 계수들을 엔트로피 인코딩한다. 예를 들어, 엔트로피 인코딩 유닛 (56) 은 컨택스트 적응 가변 길이 코딩 (CAVLC), 컨택스트 적응 이진 산술 코딩 (CABAC), 신택스 기반 컨택스트 적응 이진 산술 코딩 (SBAC), 확률 인터벌 파티셔닝 엔트로피 (PIPE) 코딩, 또는 다른 엔트로피 인코딩 방법론 또는 기법을 수행한다. 엔트로피 인코딩 유닛 (56) 에 의한 엔트로피 인코딩 다음에, 인코딩된 비트스트림이 비디오 디코더 (30) 로 송신되거나 비디오 디코더 (30) 에 의한 이후 송신 또는 취출을 위해 아카이브될 수도 있다. 엔트로피 인코딩 유닛 (56) 은 또한 코딩되고 있는 현재 비디오 슬라이스에 대한 모션 벡터들 및 다른 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.

역양자화 유닛 (58) 및 역변환 프로세싱 유닛 (60) 은 각각 역 양자화 및 역 변환을 적용하여, 레퍼런스 픽처의 레퍼런스 블록으로서의 이후 사용을 위해 픽셀 도메인에서 잔차 블록을 재구성한다. 모션 보상 유닛 (44) 은 레퍼런스 픽처 리스트들 중 하나 내에서 레퍼런스 픽처들 중 하나의 예측 블록에 잔차 블록을 가산함으로써 레퍼런스 블록을 계산할 수도 있다. 모션 보상 유닛 (44) 은 또한 모션 추정에서의 사용을 위한 서브 정수 픽셀값들을 계산하기 위해 재구성된 잔차 블록에 하나 이상의 보간 필터들을 적용할 수도 있다. 합산기 (62) 는 레퍼런스 픽처 메모리 (64)(때때로, 디코딩된 픽처 버퍼 (DPB) 라 칭함) 에서 저장을 위한 레퍼런스 블록을 생성하기 위해 모션 보상 유닛 (44) 에 의해 생성된 모션 보상된 예측 블록에 재구성된 잔차 블록을 가산한다. 레퍼런스 블록은 후속 비디오 프레임 또는 픽처에서 블록을 인터 예측하기 위해 레퍼런스 블록으로서 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 사용될 수도 있다.

위에서 논의된 바와 같이, AVC 및 HEVC 에 있어서, 비트스트림 적합성 및 디코더 적합성은 HRD 상세의 부분들로서 특정된다. HRD 가 디코더의 일부 종류로서 지칭되어 있지만, HRD 는 통상적으로 비트스트림 적합성을 보장하기 위해 비디오 디코더 (20) 에서는 필요하지만 디코더 측 에서는 통상적으로 필요하지 않다. 비트스트림 또는 HRD 적합성의 2 가지 유형들, 즉 유형 I 및 유형 II 가 특정된다. 부가적으로, 디코더 적합성의 2 가지 유형들, 출력 타이밍 디코더 적합성 및 출력 순서 디코더 적합성이 특정된다.

HRD 는 통상적으로 랜덤 액세스 포인트 (RAP) 픽처에서 초기화된다. HEVC 및 AVC 양자에 있어서, HRD 가 초기화되면, 그것은 재초기화 없이 비트스트림의 종단까지 동작하는 것을 계속한다.

HEVC WD9 에 있어서, HRD 가 CRA 또는 BLA 액세스 유닛에서 초기화하는 경우, 이 액세스 유닛은 액세스 유닛 0 으로서 지칭된다. 일부 예들에 있어서, 비디오 인코더 (20) 는 HRD 동작들에서 사용될 액세스 유닛 0 과 연관된 디폴트 및 대안의 초기 CPB 제거 지연 및 지연 오프셋의 양자를 송신하거나 저장할 수도 있다. 비디오 인코더 (20) 는 그 후 액세스 유닛 0 과 연관된 디폴트 및 대안의 초기 CPB 제거 지연 및 지연 오프셋을 시그널링할 수도 있다. 액세스 유닛 0 과 연관된 RASL 액세스 유닛들이 존재하지 않는 경우, 대안의 초기의 CPB 제거 지연 및 지연 오프셋이 선택되고, 그렇지 않으면 (액세스 유닛 0 과 연관된 RASL 액세스 유닛들이 존재하면), 디폴트 초기 CPB 제거 지연 및 지연 오프셋이 선택된다. 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트는 그 후 비트스트림에서 시그널링될 수도 있다. 그 후 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트는 또한 비트스트림의 종단까지 사용될 수도 있다. 이러한 정보는, i 번째 CPB 를 사용될 오프셋에 대해 특정하는 CPB 지연 오프셋값, 예를 들어 cpb_delay_offset[ i ] 을 포함하는 버퍼링 기간 SEI 메시지를 사용하여, 예를 들어 비디오 인코더로부터 시그널링될 수도 있다.

일 예에 있어서, 비디오 인코더 (20) 는 각각의 CRA 또는 BLA 액세스 유닛에 대해 CPB 제거 지연 오프셋을 시그널링할 수도 있다. 연관된 RASL 픽처들이 존재하지 않는 각각의 CRA 또는 BLA 액세스 유닛에 대하여, HRD 가 CRA 또는 BLA 액세스 유닛에서 초기화하는지 여부에 관계 없이, 디코딩 순서에 있어서 CRA 또는 BLA 액세스 유닛 다음의 액세스 유닛들의 각각의 CPB 제거 시간은, 예를 들어 비디오 인코더 (30) 에서, CPB 제거 지연 오프셋에 의해 더 일찍 시프트된다. 액세스 유닛 0 에 대한 대안의 그리고 디폴트 초기 CPB 제거 지연 및 지연 오프셋은 HEVC WD9 에서와 동일한 방식으로 수행된다. 대안으로, 액세스 유닛 0 에 대한 디폴트 초기 CPB 제거 지연 및 지연 오프셋은 항상 선택되며, 결과적으로 대안의 초기 CPB 제거 지연 및 결과적으로 대안의 초기 CPB 제거 지연 및 지연 오프셋은 서브 픽셀 레벨 CPB 파라미터들이 존재하지 않으면 CRA 또는 BLA 액세스 유닛들에 대해 시그널링되지 않았을 수도 있으며, 그 후 대안의 초기 CPB 제거 지연 및 지연 오프셋은, 예를 들어 비디오 디코더 (30) 에 의해, 서브 픽셀 레벨 HRD 동작들의 목적을 위해 사용된다.

일부 예들에 있어서, 비디오 인코더 (20) 는, 예를 들어 HEVC WD9 의 하위 조항 C.2.3 (디코딩 유닛의 디코딩 및 디코딩 유닛 제거의 타이밍) 에 기재된 바와 같이 신택스 및 시맨틱스로, 버퍼링 기간 보충 인핸스먼트 정보 (SEI) 메시지를 인코딩할 수도 있다. 비디오 인코더 (20) 는, 예를 들어 HEVC WD9 와 함께 본 명세서에 기재된 변화들을 구현할 수도 있다. 언급되지 않은 다른 부분들은, HEVC WD9 또는 다른 HEVC 표준들, 예컨대 후속 HEVC 표준들과 동일할 수도 있다.

도 3 은 본 개시물에 기재된 기법들을 구현할 수도 있는 일 예의 비디오 디코더 (30) 를 도시하는 블록 다이어그램이다. 도 3 의 예에 있어서, 비디오 디코더 (30) 는 코딩된 픽처 버퍼 (CPB)(78), 엔트로피 디코딩 유닛 (80), 예측 프로세싱 유닛 (81), 역양자화 유닛 (86), 역변환 프로세싱 유닛 (88), 합산기 (90), 및 디코딩된 픽처 버퍼 (DPB)(92) 를 포함한다. 예측 프로세싱 유닛 (81) 은 모션 보상 유닛 (82) 및 인트라 예측 프로세싱 유닛 (84) 을 포함한다. 비디오 디코더 (30) 는, 일부 예들에 있어서, 도 2 로부터 비디오 인코더 (20) 에 관하여 설명한 인코딩 패스와 일반적으로 반대로 디코딩 패스를 수행할 수도 있다.

CPB (78) 는 인코딩된 픽처 비트스트림으로부터 코딩된 픽처들을 저장한다. 일 예에 있어서, CPB (78) 는 디코딩 순서에 있어서 액세스 유닛들 (AU) 을 포함하는 선입 선출 버퍼이다. AU 는 특정 분류 규칙에 따라 서로 연관되고, 디코딩 순서에 있어서 연속적이며, 정확하게 하나의 코딩된 픽처를 포함하는, 네트워크 추상 계층 (NAL) 의 세트이다. 디코딩 순서는 픽처들이 디코딩되는 순서이며 픽처들이 디스플레이되는 순서 (즉, 디스플레이 순서) 와 상이할 수도 있다. CPB 의 동작은 HEVC WD9 에서의 가설 레퍼런스 디코더 (HRD) 에 의해 특정될 수도 있다.

디코딩 프로세스 동안, 비디오 디코더 (30) 는 비디오 인코더 (20) 로부터 인코딩된 비디오 슬라이스의 비디오 블록들 및 연관된 신택스 엘리먼트들을 나타내는 인코딩된 비디오 비트스트림을 수신한다. 비디오 디코더 (30) 의 엔트로피 디코딩 유닛 (80) 은 양자화된 계수들, 모션 벡터들 및 다른 신택스 엘리먼트들을 생성하기 위해 비트스트림을 엔트로피 디코딩한다. 엔트로피 디코딩 유닛 (80) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 예측 프로세싱 유닛 (81) 으로 포워딩한다. 비디오 디코더 (30) 는 신택스 엘리먼트들을 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨로 수신할 수도 있다.

비디오 슬라이스가 인트라 코딩된 (I) 슬라이스로서 코딩될 때, 예측 프로세싱 유닛 (81) 의 인트라 예측 프로세싱 유닛 (84) 은 시그널링된 인트라 예측 모드에 기초한 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 데이터 및 현재의 프레임 또는 픽처의 이전에 디코딩된 블록들로부터의 데이터를 생성할 수도 있다. 비디오 프레임이 인터 코딩된 (즉, B, P 또는 GPB) 슬라이스로서 코딩될 때, 예측 프로세싱 유닛 (81) 의 모션 보상 유닛 (82) 은 모션 벡터들 및 엔트로피 디코딩 유닛 (80) 으로부터 수신된 다른 신택스 엘리먼트들에 기초한 현재의 비디오 슬라이스의 비디오 블록에 대해 예측 블록들을 생성한다. 예측 블록들은 레퍼런스 픽처 리스트들 중 하나 내의 레퍼런스 픽처들 중 하나로부터 생성될 수도 있다. 비디오 디코더 (30) 는 DPB (92) 에 저장된 레퍼런스 픽처들에 기초한 디폴트 구성 기법들을 사용하여, 레퍼런스 프레임 리스트들, 리스트 0 및 리스트 1 을 구성할 수도 있다.

모션 보상 유닛 (82) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 파싱함으로써 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하고, 그 예측 정보를 사용하여 디코딩되고 있는 현재의 비디오 블록에 대한 예측 블록들을 생성한다. 예를 들어, 모션 보상 유닛 (82) 은, 비디오 슬라이스의 비디오 블록들을 코딩하기 위해 사용되는 예측 모드 (예를 들어, 인트라 예측 또는 인터 예측), 인터 예측 슬라이스 유형 (예를 들어, B 슬라이스, P 슬라이스 또는 GPB 슬라이스), 슬라이스에 대한 하나 이상의 레퍼런스 픽처 리스트들에 대한 구성 정보, 슬라이스의 각각의 인터 인코딩된 비디오 블록에 대한 모션 벡터들, 슬라이스의 각각의 인터 코딩된 비디오 블록에 대한 인터 예측 스테이터스, 및 현재의 비디오 슬라이스의 비디오 블록들을 디코딩하기 위한 다른 정보를 결정하기 위해, 수신된 신택스 엘리먼트들의 일부를 사용한다.

모션 보상 유닛 (82) 은 보간 필터들에 기초한 보간을 또한 수행할 수도 있다. 모션 보상 유닛 (82) 은 비디오 블록들의 인코딩 동안 비디오 인코더 (20) 에 의해 사용된 바와 같이 보간 필터들을 사용하여 레퍼런스 블록들의 서브-정수 픽셀들에 대해 보간된 값들을 계산할 수도 있다. 이 경우, 모션 보상 유닛 (82) 은 수신된 신택스 엘리먼트들로부터 비디오 인코더 (20) 에 의해 사용된 보간 필터들을 결정하고, 그 보간 필터들을 사용하여 예측 블록들을 생성할 수도 있다.

역양자화 유닛 (86) 은, 비트스트림에 제공되고 엔트로피 디코딩 유닛 (80) 에 의해 디코딩된 양자화된 변환 계수들을 역 양자화, 즉, 양자화해제한다. 역 양자화 프로세스는 양자화의 정도 그리고 마찬가지로, 적용되어야 하는 역 양자화의 정도를 결정하기 위해, 비디오 슬라이스에서 각각의 비디오 블록에 대해 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터의 사용을 포함할 수도 있다. 역변환 프로세싱 유닛 (88) 은, 픽셀 도메인에서 잔차 블록들을 생성하기 위해서 변환 계수들에 역 변환, 예를 들어 역 DCT, 역 정수 변환, 또는 개념적으로 유사한 역 변환 프로세스를 적용한다.

모션 보상 유닛 (82) 이 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 현재의 비디오 블록에 대한 예측 블록을 생성한 후에, 비디오 디코더 (30) 는 역변환 프로세싱 유닛 (88) 로부터의 잔차 블록들을 모션 보상 유닛 (82) 에 의해 생성된 대응하는 예측 블록들과 합산함으로써 디코딩된 비디오 블록을 형성한다. 합산기 (90) 는 이 합산 연산을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 원한다면, 블록키니스 아티팩트들을 제거하기 위해 디코딩된 블록들을 필터링하도록 디블록킹 필터가 또한 적용될 수도 있다. (코딩 루프에서 또는 코딩 루프 후에) 다른 루프 필터들이 또한 픽셀 전이들을 평활화하는데 사용될 수도 있고, 또는 그렇지 않으면 비디오 품질을 개선시킬 수도 있다. 소정의 프레임 또는 픽처에서의 디코딩된 비디오 블록들은 그 후 DPB (92) 에 저장되는데, 레퍼런스 픽처 메모리는 후속 모션 보상을 위해 사용된 레퍼런스 픽처들을 저장한다. DPB (92) 는 도 1 의 디스플레이 디바이스 (32) 와 같은 디스플레이 디바이스 상에서 이후의 프리젠테이션을 위해 디코딩된 비디오를 또한 저장한다. CPB (78) 처럼, 일 예에 있어서, DPB (92) 의 동작은 HVEC WD9 에 있어서 HRD 에 의해 특정될 수도 있다. CPB (78) 및 DPB (92) 는 메모리 유닛 모듈들을 포함할 수도 있고, 또는 CPB (78) 및 DPB (92) 를 정의하기 위해 상이한 영역들로 파티셔닝된 동일한 메모리를 포함할 수도 있다.

개시물의 다음 섹션은 랜덤 액세스, 비트스트림 스위칭, 및 랜덤 액세스 포인트 (RAP) 픽처들의 HEVC 피처들을 논의할 것이다.

랜덤 액세스는 비트스트림에서 제 1 코딩된 픽처가 아닌 코딩된 픽처로부터 시작하는 비디오 비트스트림의 디코딩을 지칭한다. 비트스트림에 대한 랜덤 액세스는, 예를 들어 사용자들이 언제든 프로그램으로 향하거나, 상이한 채널들 사이를 스위칭하거나, 비디오의 특정 부분들로 점핑하거나, 또는 스트림 적응 (예를 들어, 비트 레이트, 프레임 레이트, 공간 해상도 등의 적응) 을 위해 상이한 비트스트림으로 스위칭하기 위해, 많은 비디오 어플리케이션들, 예컨대 브로드캐스팅 및 스트리밍에 있어서 필요하다. 랜덤 액세스는 랜덤 액세스 픽처들 또는 랜덤 액세스 포인트들 (RAP들) 을 정규 간격들에서 여러번 비디오 스트림에 삽입하는 것에 의해 가능하게 된다.

비트스트림 슬라이싱은 2 이상의 비트스트림들 또는 그의 부분들의 연속 (concatenation) 을 지칭한다. 예를 들어, 제 1 비트스트림은 슬라이싱된 비트스트림을 생성하기 위해 비트스트림들의 어느 하나 또는 양자에 제 2 비트스트림과 함께, 가능한 약간의 변경들에 의해 첨부될 수도 있다. 제 2 비트스트림에서의 제 1 코딩된 픽처는 또한 슬라이싱 포인트로서 지칭된다. 이에 따라, 슬라이싱된 비트스트림에서의 슬라이싱 포인트 다음의 픽처들은 제 2 비트스트림으로부터 유래되었고, 슬라이싱된 비트스트림에서의 슬라이싱 포인트를 선행하는 픽처들은 제 1 비트스트림으로부터 유래되었다.

비트스트림의 슬라이싱은 비트스트림 슬라이서들에 의해 수행된다. 비트스트림 슬라이서들은 종종 경량이고 (즉, 프로세싱 면에서 덜 복잡하고 덜 유능함) 비디오 인코더 (20) 보다 훨씬 덜 인텔리전트하다. 예를 들어, 이들은 엔트로피 디코딩 및 인코딩 능력들을 구비하지 않을 수도 있다.

비트스트림 스위칭은 적응적 스트리밍 환경들에서 사용될 수도 있다. 비트스트림으로의 스위칭에 있어서 소정의 픽처들에서의 비트스트림 스위칭 동작은 효과적인 비트스트림 슬라이싱 동작이며, 여기서 슬라이싱 포인트가 비트스트림 스위칭 포인트, 즉 비트스트림으로 스위칭에 있어서의 제 1 픽처이다.

다음의 섹션은 RAP 픽처들을 논의할 것이다. RAP 픽처의 일 예는 IDR (Instantaneous decoding refresh) 픽처이다. IDR 픽처에 있어서, AVC 또는 HEVC 에서 특정된 것이 랜덤 액세스를 위해 사용될 수 있다. 하지만, 디코딩 순서에 있어서 IDR 픽처 다음의 픽처들은 레퍼런스들로서 (예를 들어, 인터 예측을 위해) IDR 픽처 이전에 디코딩된 픽처들을 사용할 수 없기 때문에, 랜덤 액세스를 위해 IDR 픽처들에 의존하는 비트스트림들은 현저하게 낮은 코딩 효율을 가질 수 있다.

코딩 효율을 개선하기 위해서, 클린 랜덤 액세스 (CRA) 픽처들의 개념이 HEVC 에 도입되어 디코딩 순서에 있어서 CRA 픽처를 따르지만, 출력 순서에 있어서 그것을 선행하는 픽처들이 레퍼런스로서의 CRA 픽처 전에 디코딩된 픽처들을 사용하는 것을 허용하였다. 디코딩 순서에 있어서 CRA 픽처를 따르지만 출력 순서에 있어서 CRA 픽처를 선행하는 픽처들은 CRA 와 연관된 리딩 픽처들 (또는 CRA 픽처의 리딩 픽처들) 로서 지칭된다. CRA 픽처의 리딩 픽처들은, 디코딩이 현재의 CRA 픽처 전에 IDR 또는 CRA 픽처로부터 시작하는 경우 정확하게 디코딩가능하다. 하지만, CRA 픽처로부터 랜덤 액세스가 발생할 때 CRA 픽처의 리딩 픽처들이 디코딩가능하지 않을 수도 있으며, 이에 따라 리딩 픽처들은 통상적으로 랜덤 액세스 디코딩 동안 폐기된다. 디코딩이 시작하는 곳에 의존하여 이용가능하지 않을 수도 있는 레퍼런스 픽처들로부터의 에러 전파를 방지하기 위해서, HEVC 에 대한 하나의 제안은, 디코딩 순서 및 출력 순서의 양자에서 CRA 픽처를 따르는 모든 픽처들이 레퍼런스로서 디코딩 순서 또는 출력 순서 (리딩 픽처들을 포함) 중 어느 하나에서 CRA 픽처를 선행하는 임의의 픽처를 사용하지 않게 되는 것을 특정한다.

브로큰 링크 액세스 (BLA) 픽처의 개념은, CRA 픽처들의 도입 이후에 HEVC 에서 추가로 도입되었으며, CRA 픽처들의 개념에 기초한다. BLA 픽처는 통상적으로 CRA 픽처의 포지션에서 비트스트림 슬라이싱으로부터 유래하며, 슬라이싱된 비트스트림에 있어서, 슬라이싱 포인 CRA 픽처가 BLA 픽처로 변화된다.

IDR 픽처들에 있어서, CRA 픽처들 및 BLA 픽처들은 랜덤 액세스 포인트 (RAP) 픽처들로서 집합적으로 지칭된다. BLA 픽처들과 CRA 픽처들 사이의 하나의 중요한 차이는 다음과 같다. CRA 픽처에 대하여, 연관된 리딩 픽처들은, 디코딩이 디코딩 순서에 있어서 CRA 픽처 전에 RAP 픽처로부터 시작하는 경우 정확하게 디코딩가능하며, CRA 픽처로부터 랜덤 액세스가 발생할 때 (즉, CRA 픽처로부터 디코딩이 시작하거나, 또는 다시 말해서, CRA 픽처가 비트스트림에서의 제 1 픽처일 때) 정확하게 디코딩가능하지 않을 수도 있다. BLA 픽처에 대하여, 연관된 리딩 픽처들은, 디코딩 순서에 있어서 BLA 픽처 전에 RAP 픽처로부터 디코딩이 시작할 때에도, 모든 경우들에서 디코딩가능하지 않을 수도 있다.

특별한 CRA 또는 BLA 픽처에 대하여, 연관된 리딩 픽처들의 일부는 CRA 또는 BLA 픽처가 비트스트림에서 제 1 픽처일 때에도 정확하게 디코딩가능하다. 이들 리딩 픽처들은 디코딩가능 리딩 픽처들 (DLP들) 또는 랜덤 액세스 디코딩가능 리딩 (RADL) 픽처들로서 지칭된다. 다른 리딩 픽처들은 디코딩가능하지 않은 리딩 픽처들 (NLP들), 폐기를 위해 태그된 (TFD) 픽처들 또는 랜덤 액세스 스킵된 리딩 (RASL) 픽처들로서 지칭된다.

HEVC WD9 는 하나 이상의 코딩된 비디오 시퀀스들을 형성하는 연관된 데이터 및 코딩된 픽처들의 표현을 형성하는 비트들의 시퀀스로서 비트스트림의 개념들을 특정한다. 비트스트림은 NAL 유닛 스트림 또는 바이트 스트림 중 어느 하나를 지칭하기 위해 사용된 집합적 용어이다. HEVC WD9 는 하나 이상의 비트스트림들의 시퀀스로서 기본 스트림 (ES) 의 개념들을 특정한다.

2 이상의 비트스트림을 구성하는 기초 스트림은 통상적으로 2 이상의 비트스트림 (또는 그의 부분들) 을 함께 슬라이싱하는 것에 의해 형성되게 된다. 기초 스트림이 다중 비트스트림들을 포함하는 경우, 마지막 비트스트림을 제외하고, 다른 비트스트림들의 각각의 종단에서, 통상적으로 비트스트림의 종단 (EOS) NAL 유닛이 있다.

비디오 코딩 표준들은 통상적으로 비디오 버퍼링 모델의 사양을 포함한다. AVC 및 HEVC 에 있어서, 버퍼링 모델은 가설 레퍼런스 디코더 (HRD) 로서 지칭되며, 이는 코딩된 픽처 버퍼 (CPB) 및 디코딩된 픽처 버퍼 (DPB) 의 양자의 버퍼링 모델을 포함한다. CPB 및 DPB 는 수학적으로 특정된다. HRD 는 상이한 타이밍, 버퍼 사이즈들, 및 비트 레이트들에 제약들을 직접 부과하고, 비트스트림 특성들 및 통계에 제약들을 부과한다. HRD 파라미터들의 완전 세트는 5 개의 기본 파라미터들: 초기 CPB 제거 지연, CPB 사이즈, 비트 레이트, 초기 DPB 출력 지연, 및 DPB 사이즈를 포함한다.

AVC 및 HEVC 에 있어서, 비트스트림 적합성 및 디코더 적합성은 HRD 사양의 부분들로서 특정된다. 그것이 디코더로서 지칭되더라도, HRD 사양은 통상적으로 비트스트림 적합성을 보장하기 위해 인코더 측에서 필요하다. 비트스트림 또는 HRD 적합성의 2 가지 유형, 즉 유형 I 및 유형 II 가 특정된다. 부가적으로, 디코더 적합성의 2 가지 유형들 (출력 타이밍 디코더 적합성 및 출력 순서 디코더 적합성) 이 특정된다.

HRD 는 통상적으로 랜덤 액세스 포인트 픽처에서 초기화된다. HEVC 및 AVC 의 양자에 있어서, HRD 가 초기화되면, 그것은 재초기화 없이 비트스트림의 종단까지 동작하는 것을 계속한다.

HEVC WD9 에 있어서, HRD 가 CRA 또는 BLA 액세스 유닛 (이 액세스 유닛은 액세스 유닛 0 으로서 지칭됨) 에서 초기화하는 경우, 액세스 유닛 0 과 연관된 디폴트 또는 대안의 초기 CPB 제거 지연 및 지연 오프셋 중 어느 하나가, 액세스 유닛 0 과 연관된 RASL 액세스 유닛들이 존재하는지 여부에 의존하여, HRD 동작들에서 사용되도록 선택된다. 액세스 유닛 0 과 연관된 RASL 액세스 유닛들이 존재하지 않는 경우, 대안의 초기 CPB 제거 지연 및 지연 오프셋이 선택되며; 그렇지 않으면 (즉, 액세스 유닛 0 과 연관된 RASL 액세스 유닛들이 존재하는 경우), 디폴트 초기 CPB 제거 지연 및 지연 오프셋이 선택된다. 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트는 그 후 비트스트림의 종단까지 비디오 디코더 (30) 에 의해 사용된다.

2012 년 1O 월 30 일에 출원되고 그 전체 내용이 본 명세서에서 참조로서 통합되는, U.S. 특허 출원 제 13/664,279 호에 있어서, 다음의 방법이 기재된다. CPB 제거 지연 오프셋은 각각의 CRA 액세스 유닛에 대해 시그널링될 수도 있다. HRD 가 그러한 CRA 액세스 유닛 (또한, 액세스 유닛 0 으로서 지칭됨) 에서 초기화하고, 연관된 RASL 픽처들이 존재하지 않는 경우, 디코딩 순서에 있어서 CRA 액세스 유닛 다음의 액세스 유닛들의 각각의 CPB 제거 시간이 CPB 제거 지연 오프셋에 의해 더 일찍 시프트된다.

HEVC HD9 에서의 HRD 기법들은 다음의 문제들을 나타낸다. 먼저, 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트가, 존재하는 경우, 비트스트림에서의 디코딩 순서에 있어서 액세스 유닛 0 다음의 모든 CRA 또는 BLA 액세스 유닛들이 존재하는 그 연관된 RASL 액세스 유닛들을 갖는 경우에 적용한다고 가정한다. HEVC WD9 의 현재 기법들은, 비트스트림에서의 디코딩 순서에 있어서 액세스 유닛을 따르고, 연관된 RASL 액세스 유닛들이 존재하지 않는 CRA 또는 BLA 액세스 유닛이 없는 경우에만 정확하게 작동하게 된다. 하지만, 그러한 CRA 또는 BLA 액세스 유닛이 비트스트림에 존재하는 경우, CPB 는 우선 그러한 CRA 또는 BLA 액세스 유닛 다음에 오버플로우할 수도 있고, 결과적으로 예상치 못한 디코딩 결과들이 발생할 수도 있다.

유사하게, 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트가, 존재하는 경우, 비트스트림에서의 디코딩 순서에 있어서 액세스 유닛 0 을 따르는 모든 CRA 또는 BLA 액세스 유닛들이, 존재하는 그 연관된 RASL 액세스 유닛들을 갖지 않는 경우에 적용한다고 가정한다. HEVC WD9 의 현재의 기법들은, 비트스트림에서의 디코딩 순서에 있어서 액세스 유닛 0 을 따르고, 연관된 RASL 액세스 유닛들이 존재하는 CRA 또는 BLA 액세스 유닛이 없는 경우에만 정확하게 작동하게 되고, 비트스트림에 그러한 CRA 또는 BLA 액세스 유닛이 존재하는 경우 정확하게 작동하지 않게 된다.

초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트에 대한 다른 가정들은 또한 부정확한 디코딩을 초래할 수도 있다. 예를 들어, 액세스 유닛 0 다음의 일부 CRA 또는 BLA 액세스 유닛들이 존재하는 그 연관된 RASL 액세스 유닛들을 갖고, 액세스 유닛 0 다음의 다른 CRA 또는 BLA 액세스 유닛들이 존재하는 그 연관된 RASL 액세스 유닛들을 갖지 않는 상황은 또한, 다음의 CRAL 또는 BLA 액세스 유닛들에 대한 연관된 RASL 액세스 유닛들의 존재 및 부재에 대한 가정이 유지되지 않는 한, 어느 하나를 정확히 디코딩할 수 없을 수도 있다.

CPB 제거 지연 오프셋은 액세스 유닛 0 과 연관된 RASL 액세스 유닛들의 폐기에 기인하여 액세스 유닛 0 을 따르는 액세스 유닛들에 대한 CPB 제거 시간들만을 보상할 수 있다. 비트스트림에 존재하는 디코딩 순서에 있어서 액세스 유닛 0 을 따르고 연관된 RASL 액세스 유닛들이 폐기된 하나 이상의 CRA 또는 BLA 액세스 유닛이 있는 경우, CPB 는 우선 그러한 CRA 또는 BLA 액세스 유닛 후에 오버플로우할 수도 있으며, 결과적으로 예상치 못한 디코딩 결과가 발생할 수도 있다.

HEVC WD9 에서의 방법과 연관된 또 다른 문제는 다음과 같다. 현재, 액세스 유닛 (AU) 0 이 CRA 또는 BLA AU 일 때, 연관된 RASL AU들이 존재하는 경우, 디폴트 초기 CPB 제거 지연 및 지연 오프셋이 사용되고; 그렇지 않으면 대안의 초기 CPB 제거 지연 및 지연 오프셋이 사용된다. 하지만, 초기 CPB 제거 지연 및 지연 오프셋의 변화는 디코딩 순서에 있어서 AUO 다음의 첫번째 비 RASL AU 와 AUO 의 (공칭) 디코딩 시간 사이의 시간 지속기간을 변화시키지 않는다. 예를 들어, 디코딩 순서에 있어서 AUO 바로 다음에 10 RASL 픽처들이 있었고 그 다음 원래 비트스트림에 있어서 트레일링 픽처들이 따르고 있었다고 가정한다. 이러한 상황에 있어서, CPB 제거 시간은 각각의 AU 에 대한 공칭 CPB 제거 시간과 동등하고 임의의 2 개의 연속 AU들의 디코딩 시간들 사이의 시간 지속기간은 원래 비트스트림이 디코딩될 때 1 클록 틱이다. HEVC WD9 에 의하면, AUO 와 첫번째 트레일링 픽처의 디코딩 시간들 사이의 시간 지속기간은 RASL 픽처들이 폐기되는지 여부에 관계없이 동일하게 (11 클록 틱들) 된다. 이로써, 디코딩은 원래 비트스트림에 대해 연속적이지만 RASL 픽처들이 폐기될 때에는 연속적이지 않다.

이들 문제들을 감안하여, 본 개시물은 비디오 버퍼링을 개선 (예를 들어, HEVC WD9 의 HRD 를 개선) 하기 위한 다음의 방법들 및 기법들을 제공한다. 다음의 예들은 HEVC WD9 를 참조하여 설명될 것이다. 임의의 HRD 기법들은 HEVC WD9 또는 다른 HEVC 표준들, 예컨대 후속 HEVC 표준들에서 현재 특정된 것과 동일할 수도 있다.

개시물의 제 1 예에 있어서, CPB 제거 지연 오프셋은 각각의 CRA 또는 BLA 액세스 유닛에 대해 비디오 인코더 (20) 에 의해 시그널링된다. 연관된 RASL 픽처들이 존재하지 않는 각각의 CRA 또는 BLA 액세스 유닛에 대하여, HRD (예를 들어, 비디오 디코더 (30)) 가 CRA 또는 BLA 액세스 유닛에서 초기화되는지 여부에 관계 없이, 비디오 디코더 (30) 는 CPB 제거 지연 오프셋에 의해 더 일찍 디코딩 순서에 있어서 CRAL 또는 BLA 액세스 유닛 다음의 액세스 유닛들의 각각의 CPB 제거 시간을 시프트한다. 상술한 바와 같이, 버퍼링 기간 SEI 메시지는, CPB 지연 오프셋값, 예를 들어 사용될 오프셋을, i 번째 CPB 에 대해 특정하는 cpb_delay_offset[ i ] 을 포함할 수도 있다. 오프셋은 예를 들어, CRA 또는 BLA 액세스 유닛과 연관된 RASL 액세스 유닛들이 존재하지 않을 때, 디코딩 순서에 있어서, 버퍼링 기간 SEI 메시지와 연관된 CRA 또는 BLA 액세스 유닛 다음의 액세스 유닛들의 공칭 CPB 제거 시간들의 도출에 있어서 사용될 수도 있다. 신택스 엘리먼트는 au_cpb_removal_delay_length_minus1 + 1 로 주어진 비트들의 길이를 가질 수도 있으며, 예를 들어 90 kHz 클록의 유닛들에 있을 수도 있다.

액세스 유닛 0 에 대한 대안의 그리고 디폴트 초기 CPB 제거 지연 및 지연 오프셋 사이의 선택은, 예를 들어 HEVC WD9 에서와 동일한 방식으로 수행될 수도 있다. 또 다른 예에 있어서, 액세스 유닛 0 에 대한 디폴트 초기 CPB 제거 지연 및 지연 오프셋이 항상 선택된다 (예를 들어, 비디오 디코더 (30) 에 의한 사용을 위한 비디오 인코더 (20) 에서 선택됨). 결과적으로, 비디오 인코더 (20) 는, 서브 픽처 레벨 CPB 파라미터들이 존재하지 않으면 CRA 또는 BLA 액세스 유닛들에 대한 대안의 초기 CPB 제거 지연 및 지연 오프셋을 시그널링하지 않을 수도 있고, 그 후 대안의 초기 CPB 제거 지연 및 지연 오프셋은 서브 픽처 레벨 HRD 동작들의 목적을 위해서이다. 대안의 초기 CPB 제거 지연 및 지연 오프셋은 본 명세서에 기재된 신택스를 갖는 버퍼링 기간 SEI 메시지를 사용하여 시그널링될 수도 있다.

개시물의 제 2 예에 있어서, HRD 는, 예를 들어 사실인 다음의 조건들 중 어느 하나에 의해 식별되는 바와 같이, 연관된 RASL 액세스 유닛들이 존재하지 않는 각각의 CRAL 또는 BLA 액세스 유닛들에서, 비디오 인코더 (예를 들어, 비디오 인코더 (30)) 가 초기화 또는 재초기화하는 것을 특정한다:

a. nal_unit_type 은 CRA_NUT 또는 BLA_W_LP 와 같고, UseAltCpbParamsFlag 는 1 과 같다;

b. nal_unit_type 는 BLA_W_DLP 또는 BLA_N_LP 와 같다.

신택스 엘리먼트 nal_unit_type 은, 네트워크 추상 계층 (NAL) 유닛에 포함된 로우 바이트 시퀀스 페이로드 (RBSP) 데이터의 유형을 특정한다. CRA_NUT 는 CRA 픽처의 코딩된 슬라이스 세그먼트에 대한 NAL 유형이다. BLA_W_LP 는 BLA 픽처의 코딩된 슬라이스 세그먼트에 대한 NAL 유형이다. BLA_W_LP 와 동등한 nal_unit_type 를 갖는 BLA 픽처는 비트스트림에 존재하는 연관된 RASL 또는 RADL 픽처들을 가질 수도 있다. BLA_W_DLP 와 동등한 nal_unit_type 을 갖는 BLA 픽처는 비트스트림에 존재하는 연관된 RASL 픽처들을 갖지 않지만, 비트스트림에서 연관된 RADL 픽처들을 가질 수도 있다. 따라서, BLA 픽처가 BLA_W_LP 와 동등한 nal_unit_type 을 가질 때 (다시 비트스트림에 존재하는 연관된 RASL 또는 RADL 픽처들을 가질 수도 있음), 비디오 디코더 (30) 는 각각의 CRA 또는 BLA 액세스에서 초기화 또는 재초기화할 수도 있다. BLA_N_LP 와 동등한 nal_unit_type 을 갖는 BLA 픽처는 비트스트림에 존재하는 연관된 리딩 픽처들을 갖지 않는다. 따라서, BLA 픽처가 BLA_N_LP 와 동등한 nal_unit_type 을 가질 때, 비디오 디코더 (30) 는 각각의 CRA 또는 BLA 액세스에서 일반적으로 초기화하거나 재초기화하지 않는다. UseAltCpbParamsFlag 는 대안의 CPB 파라미터들이 사용되는지 사용되지 않는지를 표시한다. 대안의 CPG 파라미터들이 사용되는 경우, 비디오 디코더 (30) 는 CPB 지연 오프셋값, 예를 들어 사용될 i 번째 CPB 에 대하여 특정하는 cpb_delay_offset[ i ] 에 의해 특정된 오프셋을 사용할 수도 있다.

개시물의 제 3 예에 있어서, 예를 들어 사실인 다음의 조건들 중 어느 하나에 의해 식별된 바와 같이, 연관된 RASL 액세스 유닛들이 존재하지 않는, 각각의 CRA 또는 BLA 액세스 유닛은, 비트스트림에서의 제 1 액세스 유닛과 같이, 예를 들어 비디오 디코더 (30) 에 의해 고려되며 (즉, 그러한 액세스 유닛은 새로운 비트스트림을 개시함), 이로써 기본 스트림에 있어서 마지막 비트스트림이 아닌 각각의 비트스트림의 종단에서 비트스트림 NAL 유닛의 종단이 존재하는 것이 필요하지 않다:

a. nal_unit_type 은 CRA_NUT 또는 BLA_W_LP 와 같으며, UseAltCpbParamsFlag 은 1 과 같다;

b. nal_unit_type 은 BLA_W_DLP 또는 BLA_N_LP 와 같다.

결과적으로, HRD 모델을 구현하는데 있어서, 비디오 디코더 (30) 는, 예를 들어 HEVC 표준에 따라 액세스 유닛에서 HRD 를 초기화 또는 재초기화한다. 이 제 3 예에 있어서, 위에서 논의된 바와 같이, 연관된 RASL 액세스 유닛들이 존재하지 않는 각각의 CRA 또는 BLA 액세스 유닛은 비트스트림에 있어서 제 1 액세스 유닛으로서 고려된다.

개시물의 제 4 예에 있어서, 예를 들어 사실인 다음의 조건들 중 어느 하나에 의해 식별된 바와 같이, 연관된 액세스 유닛들이 존재하지 않는 각각의 CRA 또는 BLA 액세스 유닛에 대하여, 디코딩 순서에 있어서, 액세스 유닛에서의 제 1 NAL 유닛을 바로 선행하는 비트스트림의 NAL 유닛의 종단이 있는 것이 필요하다:

b. nal_unit_type 은 BLA_W_DLP 또는 BLA_N_LP 와 같다.

결과적으로, HRD 모델을 구현하는데 있어서, 비디오 디코더 (30) 는 예를 들어 HEVC 표준에 따라 액세스 유닛에서 HRD 를 초기화하거나 재초기화할 수도 있다.

위의 제 2, 제 3, 및 제 4 예들에 공통으로, 비디오 디코더 (30) 가 일부 예들에 있어서, CRA 또는 BLA 액세스 유닛에서 초기화하거나 재초기화할 때, 액세스 유닛과 연관된 디폴트 및 대안의 초기 CPB 제거 지연 및 지연 오프셋의 양자가 액세스 유닛과 연관된 RASL 액세스 유닛들이 존재하는지 여부에 의존하여, HRD 동작들에서 사용될 비디오 디코더 (30) 에 의해 송신되거나 저장될 수도 있다. 액세스 유닛과 연관된 RASL 액세스 유닛들이 존재하지 않는 경우 (예를 들어, 위의 2 개의 조건들 a 또는 b 중 어느 하나가 사실일 때), 대안의 초기 CPB 제거 지연 및 지연 오프셋이 선택되며; 그렇지 않으면 (액세스 유닛과 연관된 RASL 액세스 유닛들이 존재하는 경우), 디폴트 초기 CPB 제거 지연 및 지연 오프셋이 선택된다. 초기 CPB 제거 지연 및 지연 오프셋의 선택된 세트는 그 후 HRD 가 재초기화될 때까지 또는 비트스트림의 종단까지 비디오 디코더 (30) 에 의해 사용된다. 일 예에 있어서, 그러한 CRA 또는 BLA 액세스 유닛이 비트스트림에서의 제 1 액세스 유닛이 아닐 때, 단지 CPB 만이 재초기화되고, DPB 는 재초기화되지 않는다. 또 다른 예에서, 그러한 CRA 또는 BLA 액세스 유닛이 비트스트림에서의 제 1 액세스 유닛이 아닐 때, CPB 또는 DPB 도 재초기화되지 않고, 오히려 위의 기재와 유사하게 대안의 또는 디폴트 초기 CPB 제거 지연과 지연 오프셋 사이에서 선택이 이루어진다. 예를 들어, 비디오 디코더 (30) 는 대안의 또는 디폴트 초기 CPB 제거 지연과 지연 오프셋 사이를 선택할 수도 있으며, 그 후 선택된 대안은 HRD 가 재초기화될 때까지 또는 비트스트림의 종단까지, 예를 들어 비디오 디코더 (30) 에 의해 사용될 수도 있다.

제 1 예의 기법의 논의가 하기에 제공된다. 하기의 조항들 및 하위 조항들에 대한 임의의 참조는 HEVC WD9 를 지칭한다. 구체적으로 언급되지 않으면, 모든 신택스 엘리먼트들의 동작 및 의미는 HEVC WD9 에서 정의되며, 일반적으로 후속 HEVC 확장들에 적용될 수도 있다.

본 명세서에 기재된 시스템들 및 방법들에 따라, 예를 들어 HEVC WD9 에 있어서, HEVC WD9 의 하위 조항 C.2.3 에서의 버퍼링 기간 SEI 메시지 신택스 및 시맨틱스 (디코딩 유닛의 디코딩 및 디코딩 유닛 제거의 타이밍) 는 다음과 같이 변경될 수도 있다. 비디오 디코더 (30) 는, 예를 들어 HEVC WD9 의 하위 조항 C.2.3 의 버퍼링 기간 SEI 메시지 신택스 및 시맨틱스의 일부 또는 모든 양태들을 사용하여 디코딩을 구현할 수도 있다. 업데이트된 신택스 엘리먼트들은 굵게 되어 있다. 언급된 다른 부분들은 HEVC WD9 또는 후속 HEVC 표준들과 동일할 수도 있다.

버퍼링 기간 보충 인핸스먼트 정보 (SEI) 메시지는 디코딩 순서에 있어서 연관된 액세스 유닛의 포지션에서 HRD 의 초기화를 위해 초기 CPB 제거 지연 및 초기 CPB 제거 지연 오프셋 정보를 제공한다.

다음은 버퍼링 기간 SEI 메시지 신택스 및 시맨틱스를 적용한다. 첫번째로, 신택스 엘리먼트들 initial_cpb_removal_delay_length_minus1, au_cpb_removal_delay_length_minus1, 및 sub_pic_cpb_params_present_flag, 그리고 변수들 NalHrdBpPresentFlag 및 VclHrdBpPresentFlag 이, 버퍼링 기간 SEI 메시지가 적용되는 동작 포인트들 중 적어도 하나에서 적용가능한 hrd_parameters( ) 신택스 구조에서의 신택스 엘리먼트들로부터, 예를 들어 비디오 디코더 (30) 에서 발견되거나 도출된다. 두번째로, 변수들 CpbSize[ i ], BitRate[ i ] 및 CpbCnt 이, 버퍼링 기간 SEI 메시지가 적용되는 동작 포인트들 중 적어도 하나에 적용가능한 sub_layer_hrd_parameters( ) 신택스 구조에서 발견된 신택스 엘리먼트들로부터, 예를 들어 비디오 디코더 (30) 에 의해 도출된다. 세번째로, 상이한 OpTid 값들 tIdA 및 tIdB 를 갖는, 버퍼링 기간 SEI 메시지가 적용되는 임의의 2 개의 동작 포인트들은, 그 2 개의 동작 포인트들에 적용가능한 hrd_parameters( ) 신택스 구조(들) 에서 코딩된 cpb_cnt_minus1[ tIdA ] 및 cpb_cnt_minus1[ tIdB ] 의 값들이 동일하다는 것을 표시한다. 네번째로, 상이한 OpLayerIdSet 값들 layerIdSetA 및 layerIdSetB 를 갖는, 버퍼링 기간 SEI 메시지가 적용되는 임의의 2 개의 동작 포인트들은, 2 개의 동작 포인트들에 적용가능한 2 개의 hrd_parameters( ) 신택스 구조들에 대해, nal_hrd_parameters_present_flag 및 vcl_hrd_parameters_present_flag 의 값들이 각각 동일하다는 것을 표시한다. 마지막으로, 비트스트림 (또는 그 부분) 은 버퍼링 기간 SEI 메시지가 적용되는 동작 포인트들 중 어느 것과 연관된 비트스트림 서브세트 (또는 그 부분) 를 지칭한다.

신택스 엘리먼트들 NalHrdBpPresentFlag 또는 VclHrdBpPresentFlag 이 1 과 같은 경우, 특정 동작 포인트들에 적용가능한 버퍼링 기간 SEI 메시지는 코딩된 비디오 시퀀스에 있어서 임의의 액세스 유닛과 연관될 수도 있으며, 특정 동작 포인트들에 적용가능한 버퍼링 기간 SEI 메시지는 각각의 RAP 액세스 유닛과 연관될 것이며, 각각의 액세스 유닛은 복구 포인트 SEI 메시지와 연관된다. 그렇지 않으면 (NalHrdBpPresentFlag 및 VclHrdBpPresentFlag 이 모두 0 과 같으면), 본 예에 있어서, 코딩된 비디오 시퀀스에서의 액세스 유닛은 특정 동작 포인트들에 적용가능한 버퍼링 기간 SEI 메시지와 연관되지 않을 것이다.

일부 어플리케이션들에 대하여, 버퍼링 기간 SEI 메시지의 빈번한 존재가 바람직할 수도 있다.

버퍼링 기간 SEI 메시지를 포함하고 0 과 같은 nuh_reserved_zero_6bits 를 갖는 SEI NAL 유닛이 존재할 때, SEI NAL 유닛은, 디코딩 순서에 있어서, 액세스 유닛에서의 제 1 VCL NAL 유닛을 선행할 것이다.

신택스 엘리먼트 bp_seq_parameter_set_id 는 버퍼링 기간 SEI 메시지와 연관된 코딩된 픽처에 대해 활성인 시퀀스 파라미터 세트에 대해 sps_seq_parameter_set_id 를 특정한다. sps_seq_parameter_set_id 의 값은 버퍼링 기간 SEI 메시지와 연관된 코딩된 픽처의 슬라이스 세그먼트 헤더들의 slice_pic_parameter_set_id 에 의해 참조된 픽처 파라미터 세트에서의 pps_seq_parameter_set_id 의 값과 같게 될 것이다. bp_seq_parameter_set_id 의 값은 포괄적인, 0 내지 15 의 모든 범위에 있을 것이다.

1 과 같은 신택스 엘리먼트 rap_cpb_params_present_flag 는 initial_alt_cpb_removal_delay[ i ] 및 initial_alt_cpb_removal_offset[ i ] 신택스 엘리먼트들의 존재를 특정한다. 존재하지 않을 때, rap_cpb_params_present_flag 의 값은 0 과 같다고 추론된다. 연관된 픽처가 CRA 픽처도 아니고 BLA 픽처도 아닐 때, rap_cpb_params_present_flag 의 값은 0 과 같게 될 것이다.

신택스 엘리먼트 initial_cpb_removal_delay[ i ] 및 initial_alt_cpb_removal_delay[ i ] 는, i 번째 CPB 에 대하여, 각각 디폴트 및 대안의 초기 CPB 제거 지연들을 특정한다. 신택스 엘리먼트들은 initial_cpb_removal_delay_length_minus1 + 1 에 의해 주어진 비트들의 길이를 가지며, 90 kHz 클록의 유닛들에 있다. 신택스 엘리먼트들의 값들은 0 과 같지 않게 될 것이고 90000 * ( CpbSize[ i ] ÷ BitRate[ i ] ) 이하가 될 것이며, 90 kHz 클록 유닛들에 있어서 CPB 사이즈의 시간 등가일 것이다.

신택스 엘리먼트 initial_cpb_removal_offset[ i ] 및 initial_alt_cpb_removal_offset[ i ] 는 CPB 에 대한 코딩된 데이터 유닛들의 초기 전달 시간을 특정하기 위해 i 번째 CPB 에 대하여, 각각 디폴트 및 대안의 초기 CPB 제거 오프셋들을 특정한다. 신택스 엘리먼트들은 initial_cpb_removal_delay_length_minus1 + 1 에 의해 주어진 비트들의 길이를 가지며, 90 kHz 클록의 유닛들에 있다.

전체 코딩된 비디오 시퀀스에 걸쳐서, initial_cpb_removal_delay[ i ] 및 initial_cpb_removal_offset[ i ] 의 합은 i 의 각각의 값에 대하여 일정하게 될 것이고, initial_alt_cpb_removal_delay[ i ] 및 initial_alt_cpb_removal_offset[ i ] 의 합은 i 의 각각의 값에 대해 일정하게 될 것이다.

신택스 엘리먼트 cpb_delay_offset[ i ] 는, i 번째 CPB 에 대하여, 디코딩 순서에 있어서, CRA 또는 BLA 액세스 유닛과 연관된 RASL 액세스 유닛들이 존재하지 않을 때 버퍼링 기간 SEI 메시지와 연관된 CRA 또는 BLA 액세스 유닛 다음의 액세스 유닛들의 공칭 CPB 제거 시간들의 도출에 사용될 오프셋을 특정한다. 신택스 엘리먼트는 au_cpb_removal_delay_length_minus1 + 1 에 의해 주어진 비트들의 길이를 가지며, 90 kHz 클록의 유닛들에 있다.

일부 예들에 있어서, 비디오 인코더 (20) 는 디코딩 순서에 있어서 인터리빙되는 연관된 RASL 및 RADL 픽처들을 갖는 CRA 또는 BLA 픽처들과 연관된 버퍼링 기간 SEI 메시지들에 initial_alt_cpb_removal_delay[ i ], initial_alt_cpb_removal_offset[ i ], 및 cpb_delay_offset[ i ] 를 포함하지 않도록 추천된다.

다음 섹션은 디코딩 유닛들의 디코딩 및 디코딩 유닛 제거의 타이밍을 논의하게 될 것이다. 변수들 InitCpbRemovalDelay[ SchedSelIdx ], InitCpbRemovalDelayOffset[ SchedSelIdx ], 및 cpbDelayOffset[ SchedSelIdx ] 는 다음과 같이 도출된다. 첫번째로, 하기에 제시된 조건 (A) 및 조건 (B) 의 하나 이상이 사실인 경우, InitCpbRemovalDelay[ SchedSelIdx ], InitCpbRemovalDelayOffset[ SchedSelIdx ], 및 cpbDelayOffset[ SchedSelIdx ] 는 HVEC WD9 의 하위 조항 C.1 에서 특정된 바와 같이, 각각 NalHrdModeFlag 에 의존하여 선택되는, 버퍼링 기간 SEI 메시지 신택스 엘리먼트들 initial_alt_cpb_removal_delay[ SchedSelIdx ], initial_alt_cpb_removal_offset[ SchedSelIdx ], 및 cpb_delay_offset[ SchedSelIdx ] 의 값들과 동등하게 설정된다. 조건 (A) 는 액세스 유닛 0 이 코딩된 픽처가 BLA_W_DLP 또는 BLA_N_LP 와 같은 nal_unit_type 를 갖는 BLA 액세스 유닛이고, 버퍼링 기간 SEI 메시지의 rap_cpb_params_present_flag 의 값은 1 가 같다는 것이다. 조건 (B) 는 코딩된 픽처가 BLA_W_LP 와 동등한 nal_unit_type 을 갖는 BLA 액세스 유닛이거나 CRA 액세스 유닛이고, 버퍼링 기간 SEI 메시지의 rap_cpb_params_present_flag 의 값은 1 과 같으며, 다음의 조건들 중 하나 이상이 사실이라는 것이다:

(1) 액세스 유닛 0 에 대한 UseAltCpbParamsFlag 는 1 과 같다. DefaultInitCpbParamsFlag 는 0 과 같다, (2) 그렇지 않으면, InitCpbRemovalDelay[ SchedSelIdx ] 및 InitCpbRemovalDelayOffset[ SchedSelIdx ] 는, 각각, 하위 조항 C.1 에서 특정된 바와 같이 NalHrdModeFlag 에 의존하여 선택되는 버퍼링 기간 SEI 메시지 신택스 엘리먼트들 initial_cpb_removal_delay[ SchedSelIdx ] 및 initial_cpb_removal_offset[ SchedSelIdx ] 의 값들로 설정되며, cpbDelayOffset[ SchedSelIdx ] 는 0 과 같다.

CPB 로부터의 액세스 유닛 n 의 공칭 제거 시간은 다음과 같이 특정된다. 먼저, 액세스 유닛 n 이 0 과 같은 n 을 갖는 액세스 유닛 (HRD 를 초기화하는 액세스 유닛) 인 경우, CPB 로부터의 액세스 유닛의 공칭 제거 시간은,

NominalRemovalTime(0) = InitCpbRemovalDelay[ SchedSelIdx ]/90000 (C-9)

로 특정된다. 그렇지 않으면, 액세스 유닛이 HRD 를 초기화하지 않는 버퍼링 기간의 제 1 액세스 유닛일 때, 다음이 적용된다. CPB 로부터 액세스 유닛 n 의 공칭 제거 시간은,

NominalRemovalTime(n) = NominalRemovalTime( firstPicInPrevBuffPeriod ) + ClockTick * ( ( AuCpbRemovalDelayVal( n ) ) - cpbDelayOffset[SchedSelIdx] ) (C-10)

로 특정된다. 여기서, NominalRemovalTime( firstPicInPrevBuffPeriod ) 는 이전의 버퍼링 기간의 제 1 액세스 유닛의 공칭 제거 시간이고, AuCpbRemovalDelayVal( n ) 는 액세스 유닛 n 과 연관된, 하위 조항 C.1 에서 특정된 바와 같이 선택된, 픽처 타이밍 SEI 메시지에서 au_cpb_removal_delay_minus1 에 따라 도출된 AuCpbRemovalDelayVal 의 값이다.

액세스 유닛 n 의 공칭 CPB 제거 시간의 도출 후, cpbDelayOffset[ SchedSelIdx ] 의 값은 다음과 같이 업데이트된다. 다음의 조건들 중 하나 이상이 사실인 경우, cpbDelayOffset[ SchedSelIdx ] 는 HEVC WD9 의 하위 조항 C.1 에서 특정된 바와 같이 NalHrdModeFla 에 의존하여 선택된, 버퍼링 기간 SEI 메시지 신택스 엘리먼트 cpb_removal_delay_offset[ SchedSelIdx ] 의 값과 동등하게 설정된다. 액세스 유닛 n 이, 코딩된 픽처가 BLA_W_DLP 또는 BLA_N_LP 와 동등한 nal_unit_type 을 갖는 BLA 액세스 유닛이고, 버퍼링 SEI 메시지의 rap_cpb_params_present_flag 의 값은 1 과 같다. 액세스 유닛 n 이 코딩된 픽처가 BLA_W_LP 와 동등한 nal_unit_type 를 갖는 BLA 액세스 유닛이거나 CRA 액세스 유닛이고, 버퍼링 기간 SEI 메시지의 rap_cpb_params_present_flag 의 값은 1 과 같으며, 액세스 유닛 n 에 대한 UseAltCpbParamsFlag 는 1 과 같다. 그렇지 않으면, cpbDelayOffset[ SchedSelIdx ] 는 0 과 같다. 액세스 유닛 n 이 버퍼링 기간의 제 1 액세스 유닛이 아닐 때, CPB 로부터 액세스 유닛 n 의 공칭 제거 시간은,

NominalRemovalTime( n ) = NominalRemovalTime(firstPicInCurrBuffPeriod ) +

ClockTick * ( ( AuCpbRemovalDelayVal( n ) ) -

cpbDelayOffset[ SchedSelIdx ] (C-11) 로 특정되고,

여기서 NominalRemovalTime( firstPicInCurrBuffPeriod ) 는 현재 버퍼링 기간의 제 1 액세스 유닛의 공칭 제거 시간이다.

sub_pic_cpb_params_present_flag 이 1 과 같을 때, 다음이 적용된다. 변수 cpbRemovalDelayInc( m ) 은 다음과 같이 도출된다. sub_pic_cpb_params_in_pic_timing_sei_flag 이 0 과 같은 경우, 변수 cpbRemovalDelayInc( m ) 는 디코딩 유닛 m 과 연관된, 하위 조항 C.1 에서 특정된 바와 같이 선택된, 디코딩 유닛 정보 SEI 메시지에 있어서 du_spt_cpb_removal_delay_increment 의 값으로 설정된다. 그렇지 않으면, du_common_cpb_removal_delay_flag 가 0 과 같은 경우, 변수 cpbRemovalDelayInc( m ) 는 액세스 유닛 n 과 연관된, 하위 조항 C.1 에서 특정된 바와 같이 선택된, 픽처 타이밍 SEI 메시지에 있어서 디코딩 유닛 m 에 대해 du_cpb_removal_delay_increment_minus1[ i ] + 1 의 값으로 설정되며, 여기서 i 의 값은, 디코딩 유닛 m 을 포함하는 액세스 유닛에 있어서 제 1 num_nalus_in_du_minus1[ 0 ] + 1 연속 NAL 유닛들에 대해 0 이고, 동일한 액세스 유닛에 있어서 후속 num_nalus_in_du_minus1[ 1 ] + 1 NAL 에 대해 1 이며, 동일한 액세스 유닛에 있어서 후속 num_nalus_in_du_minus1[ 2 ] + 1 NAL 유닛들에 대해 2 등 이다. 그렇지 않으면, 변수 cpbRemovalDelayInc( m ) 는 액세스 유닛 n 과 연관된, 하위 조항 C.1 에서 특정된 바와 같이 선택된, 픽처 타이밍 SEI 메시지에 있어서 du_common_cpb_removal_delay_increment_minus1 + 1 의 값으로 설정된다. CPB 로부터 디코딩 유닛 m 의 공칭 제거 시간은 다음과 같이 특정되며, 여기서 NominalRemovalTime( n ) 는 액세스 유닛 n 의 공칭 제거 시간이다. 디코딩 유닛 m 이 액세스 유닛 n 에서의 마지막 디코딩 유닛인 경우, 디코딩 유닛 m 의 공칭 제거 시간 NominalRemovalTime( m ) 은 NominalRemovalTime( n ) 로 설정된다. 그렇지 않으면 (즉, 디코딩 유닛 m 이 액세스 유닛 n 에서의 마지막 디코딩 유닛이 아닌 경우), 디코딩 유닛 m 의 공칭 제거 시간 NominalRemovalTime( m ) 은 다음과 같이 도출된다.

If( sub_pic_cpb_params_in_pic_timing_sei_flag ); NominalRemovalTime( m ) = NominalRemovalTime( m + 1 ) - ClockSubTick * cpbRemovalDelayInc( m ) (C-12)

else

NominalRemovalTime( m ) = NominalRemovalTime( n ) -

ClockSubTick * cpbRemovalDelayInc( m )

CPB 로부터 액세스 유닛 n 의 제거 시간은 다음과 같이 특정되며, 여기서 FinalArrivalTime( m ) 및 NominalRemovalTime( m ) 은 각각 액세스 유닛 n 의 마지막 디코딩 유닛의 최종 도착 시간 및 공칭 제거 시간이며, FinalArrivalTime( n ) 및 NominalRemovalTime( n ) 은 각각 액세스 유닛 n 의 최종 도착 시간 및 공칭 제거 시간이다.

if( !low_delay_hrd_flag[ HighestTid ] | | NominalRemovalTime( n ) >= FinalArrivalTime( n ) )

CpbRemovalTime( n ) = NominalRemovalTime( n )

else if( sub_pic_cpb_params_present_flag ) (C-13)

CpbRemovalTime( n ) = NominalRemovalTime( n ) +

Max( ( ClockSubTick * Ceil( ( FinalArrivalTime( m ) - NominalRemovalTime( m ) ) / ClockSubTick ) ),

( ClockTick * Ceil( ( FinalArrivalTime( n ) - NominalRemovalTime( n ) ) / ClockTick ) ) )

else

CpbRemovalTime( n ) = NominalRemovalTime( n ) + ClockTick *

Ceil( ( FinalArrivalTime( n ) - NominalRemovalTime( n ) ) / ClockTick )

SubPicCpbFlag 이 1 과 같을 때, 변수 lastDuInAuFlag 는, 디코딩 유닛 m 이 액세스 유닛 n 및 0 의 마지막 디코딩 유닛인 경우 1 과 동등하게 설정되고, 그렇지 않으면, CPB 의 디코딩 유닛 m 의 제거 시간은 다음과 같이 특정된다.

if( !low_delay_hrd_flag[ HighestTid ] | | NominalRemovalTime( m ) >= FinalArrivalTime( m ) )

CpbRemovalTime( m ) = NominalRemovalTime( m )

else if( !lastDuInAuFlag ) (C-14)

CpbRemovalTime( m ) = NominalRemovalTime( m ) + ClockSubTick *

Ceil( ( FinalArrivalTime( m ) - NominalRemovalTime( m ) ) / ClockSubTick )

else

CpbRemovalTime( m ) = CpbRemovalTime( n )

low_delay_hrd_flag[ HighestTid ] 가 1 과 같고 NominalRemovalTime( m ) < FinalArrivalTime( m ) 일 때, 디코딩 유닛 m 의 사이즈는 커서 공칭 제거 시간에서의 제거를 방지한다. 디코딩 유닛 m 의 CPB 제거 시간에서, 디코딩 유닛은 순간적으로 디코딩된다. 픽처 n 은 픽처의 마지막 디코딩 유닛이 디코딩될 때 디코딩되는 것으로 고려된다. 상술한 변화들은 또한, 예를 들어 비트스트림이 비디오 디코더 (30) 에 의해 디코딩될 수 있도록 HEVC WD9 의 하위 조항 C.2.3 및 버퍼링 기간 SEI 메시지 신택스 및 시맨틱스의 일부 또는 모든 양태들을 사용하여 비트스트림을 인코딩하기 위해, 비디오 인코더 (20) 에 의해 구현될 수도 있다.

도 4 는 본 개시물에 기재된 하나 이상의 예들에 따른 일 예의 방법을 도시하는 플로우챠트이다. 목적지 디바이스 (14) 는 비디오 데이터를 프로세싱하는 방법을 구현할 수도 있다. 예를 들어, 비디오 디코더 (30) 는 비디오 비트스트림에서 RAP 픽처를 갖는 액세스 유닛을 수신할 수도 있다 (400). 비디오 디코더는 또한 액세스 유닛 다음에, RAP 픽처를 갖는 후속 액세스 유닛을, 비트스트림에서 수신할 수도 있다 (402). 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들이 수신된 비트스트림에 존재하지 않는 경우, 픽셀 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼 제거 시간을 시프트한다 (404).

일부 예들에 있어서, 픽처 버퍼는 코딩된 픽처 버퍼 (CPB) 를 포함하고, 픽처 버퍼 제거 지연 오프셋은 CPB 제거 지연 오프셋을 포함한다. 다른 예들에 있어서, 픽처 버퍼는 디코딩된 픽처 버퍼 (DPB) 를 포함하고, 픽처 버퍼 제거 지연 오프셋은 DPB 제거 지연 오프셋을 포함한다.

비디오 디코더 (30) 는 액세스 유닛에 대한 픽처 버퍼 제거 지연 오프셋을 수신할 수도 있다. 일부 예들에 있어서, 비디오 디코더 (30) 는 버퍼링 기간 SEI 메시지에서 픽처 버퍼 제거 지연 오프셋을 수신할 수도 있다. 일부 예들에 있어서, RAP 픽처는 클린 랜덤 액세스 (CRA) 픽처 및 브로큰 링크 액세스 (BLA) 픽처 중 하나를 포함한다.

도 5 는 본 개시물에 기재된 하나 이상의 예들에 따른 일 예의 방법을 도시하는 플로우챠트이다. 목적지 디바이스 (14) 는 비디오 데이터를 프로세싱하는 방법을 구현할 수도 있다. 예를 들어, 비디오 디코더 (30) 는, 예를 들어 더 이른 초기화 후에, 액세스 유닛을 수신할 수도 있고, 액세스 유닛은 랜덤 액세스 포인트 (RAP) 픽처를 갖는다. 이것은, 예를 들어 HRD 를 초기화하는 RAP 액세스 유닛 이후일 수도 있다. 연관된 액세스 유닛들은 수신되지 않은 랜덤 액세스 스킵된 리딩 (RASL) 픽처들을 포함할 수도 있다 (500). 비디오 디코더 (30) 는 액세스 유닛을 수신하는 것과 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 초기화할 수도 있다.

픽처 버퍼 제거 시간은 코딩된 픽처 버퍼 (CPB) 제거 시간을 포함하고, 픽처 버퍼 제거 지연 오프셋은 CPB 제거 지연 오프셋을 포함한다. 픽처 버퍼 제거 시간은 디코딩된 픽처 버퍼 (DPB) 제거 시간을 포함하고, 픽처 버퍼 제거 지연 오프셋은 DPB 제거 지연 오프셋을 포함한다. 일 예에 있어서, 비디오 디코더 (30) 는 버퍼링 기간 SEI 메시지에서 픽처 버퍼 제거 지연 오프셋을 수신할 수도 있다.

일 예에 있어서, RAP 픽처는 클린 랜덤 액세스 (CRA) 픽처이다. 또 다른 예에 있어서, RAP 픽처는 연관된 RASL 픽처들 또는 랜덤 액세스 스킵된 디코딩가능 (RADL) 픽처들을 가질 수도 있는 브로큰 링크 액세스 (BLA) 픽처이다. RAP 픽처는 연관된 RASL 픽처들을 갖지 않지만 RADL 픽처들을 갖는 브로큰 링크 액세스 (BLA) 픽처, 및 연관된 리딩 픽처들을 갖지 않는 BLA 픽처 중 하나이다. 일 예는 비트스트림에서 제 1 액세스 유닛으로서 수신된 액세스 유닛을 지정하는 것을 더 포함할 수도 있다.

비디오 데이터를 프로세싱하는 또 다른 예의 방법에 있어서, 비디오 인코더 (20) 또는 비디오 디코더 (30) 와 같은 비디오 코더는 각각의 CRA 또는 BLA 액세스 유닛에 대하여 CPB 제거 지연 오프셋을 시그널링할 수도 있다. 비디오 코더는 또한, HRD 가 CRA 또는 BAL 액세스 유닛에서 초기화하는지 여부에 관계 없이, 연관된 RASL 픽처들이 존재하지 않는 각각의 CRA 또는 BLA 액세스 유닛에 대한 CPB 제거 지연 오프셋에 의해 디코딩 순서에 있어서 CRA 또는 BAL 액세스 유닛 다음의 액세스 유닛들의 각각의 CPB 제거 시간을 더 일찍 시프트할 수도 있다.

비디오 데이터를 프로세싱하는 방법의 또 다른 예에 있어서, 비디오 코더는 각각의 CRA 또는 BLA 액세스 유닛에 대한 CPB 제거 지연 오프셋을 시그널링할 수도 있다. 비디오 코더는 또한 대안의 초기 CPB 제거 지연 및 지연 오프셋이 서브 픽셀 레벨 CPB 파라미터들이 존재하지 않으면 CRA 또는 BLA 액세스 유닛들에 대해 시그널링되지 않도록 액세스 유닛 0 에 대한 디폴트 초기 CPB 제거 지연 및 지연 오프셋을 선택할 수도 있다. 일 예에 있어서, 대안의 초기 CPB 제거 지연 및 지연 오프셋은 서브 픽처 레벨 HRD 동작들을 위해서일 수도 있다.

하나 이상의 예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 기능들은 하드웨어 기반 프로세싱 유닛에 의해 실행되는 하나 이상의 명령들 또는 코드로서 컴퓨터 판독 가능 매체 상에 저장되거나 송신될 수도 있다. 컴퓨터 판독가능 매체들은, 데이터 저장 매체들과 같은 유형의 매체, 또는 예를 들어, 통신 프로토콜에 따라, 한 곳에서 다른 곳으로 컴퓨터 프로그램의 전송을 가능하게 하는 임의의 매체를 포함하는 통신 매체들에 대응하는 컴퓨터 판독가능 저장 매체들일 포함할 수도 있다. 이러한 방식으로, 컴퓨터 판독 가능 매체들은 일반적으로 (1) 비일시적인 유형의 컴퓨터 판독가능 저장 매체들 또는 (2) 신호 또는 반송파와 같은 통신 매체에 대응할 수도 있다. 데이터 저장 매체는 이 개시물에 설명된 기법들의 구현을 위한 명령들, 코드, 및/또는 데이터 구조들을 취출하기 위해 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독가능 매체를 포함할 수도 있다.

한정이 아닌 예시로서, 이러한 컴퓨터 판독가능 저장 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 저장 디바이스들, 플래시 메모리, 또는 원하는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 이송 또는 저장하기 위해 이용될 수 있으며 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 부가적으로, 임의의 접속은 컴퓨터 판독 가능 매체라고 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 회선 (DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 명령들이 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의 내에 포함된다. 하지만, 컴퓨터 판독가능 저장 매체들 및 데이터 저장 매체들은 접속들, 반송파들, 신호들, 또는 다른 일시적 매체들을 포함하지 않고, 대신에 비일시적인, 유형의 저장 매체들에 대한 것임이 이해되어야 한다. 본원에서 이용된 디스크 (disk) 와 디스크 (disc) 는, 컴팩트 디스크(CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크, 및 블루레이 디스크를 포함하며, 여기서 디스크 (disk) 들은 통상 자기적으로 데이터를 재생하는 반면, 디스크(disc) 들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 위의 조합들도 컴퓨터 판독가능 매체들의 범위 내에 포함되어야 한다.

명령들은, 하나 이상의 디지털 신호 프로세서 (DSP) 들, 범용 마이크로프로세서들, 주문형 집적 회로 (ASIC) 들, 필드 프로그래머블 로직 어레이 (FPGA) 들, 또는 다른 등가의 집적 또는 이산 로직 회로와 같은, 하나 이상의 프로세서들에 의해 실행될 수도 있다. 그에 따라, 본원에서 이용되는 바와 같은 용어 "프로세서" 는 앞서 언급한 구조들, 또는 본원에서 설명된 기법들을 구현하기에 적합한 임의의 다른 구조 중 임의의 것을 지칭한다. 따라서, 본원에서 사용된 용어 "프로세서"는 임의의 앞서 설명된 구조 또는 본원에서 설명된 기술들의 구현에 적합한 임의의 다른 구조를 지칭할 수도 있다. 또한, 본원에서 개시된 기술들은 하나 이상의 회로들 또는 로직 소자들에서 완전히 구현될 수 있다.

이 개시물의 기법들은 무선 핸드셋, 집적 회로 (IC), 또는 IC 들의 세트 (예를 들어, 칩셋) 를 포함하여, 매우 다양한 디바이스들 또는 장치들로 구현될 수도 있다. 개시된 기술들을 수행하도록 구성된 디바이스들의 기능적 양태를 강조하기 위해 다양한 소자들, 모듈들, 또는 유닛들이 본 개시에서 설명되었지만, 반드시 상이한 하드웨어 유닛들에 의해 실현될 필요는 없다. 대신, 상술한 바와 같이, 다양한 유닛들은, 적합한 소프트웨어 및/또는 펌웨어와 연계하여, 코덱 하드웨어 유닛에 통합되거나 또는 상술한 하나 이상의 프로세서들을 포함하여 상호 동작적인 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.

다양한 예들이 설명되었다. 이들 및 다른 실시형태들은 하기의 특허청구범위 내에 있다.

Claims

비디오 데이터를 프로세싱하는 방법으로서,
제 1 랜덤 액세스 포인트 (RAP) 픽처를 갖는 액세스 유닛을 비디오 비트스트림에서 수신하는 단계;
상기 비트스트림에서의 상기 액세스 유닛 후에, 제 2 RAP 픽처를 갖는 후속 액세스 유닛을, 상기 비디오 비트스트림에서 수신하는 단계; 및
상기 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들이 상기 수신된 비디오 비트스트림에 존재하지 않는 경우, 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼에 대한 픽처 버퍼 제거 시간을 시프트하는 단계를 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 픽처 버퍼는 코딩된 픽처 버퍼 (CPB) 를 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 CPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 2 항에 있어서,
상기 CPB 제거 지연 오프셋은 상기 후속 액세스 유닛의 상기 RAP 픽처에 대해 시그널링되는, 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 픽처 버퍼는 디코딩된 픽처 버퍼 (DPB) 를 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 DPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 액세스 유닛에 대한 상기 픽처 버퍼 제거 지연 오프셋을 수신하는 단계를 더 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
버퍼링 기간 SEI 메시지에서 상기 픽처 버퍼 제거 지연 오프셋을 수신하는 단계를 더 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 RAP 픽처는 클린 랜덤 액세스 (CRA) 픽처 및 브로큰 링크 액세스 (BLA) 픽처 중 하나를 포함하는, 비디오 데이터를 프로세싱하는 방법.
비디오 데이터를 프로세싱하는 방법으로서,
가설 레퍼런스 디코더 (HRD) 의 더 이른 초기화 후에 액세스 유닛을 수신하는 단계로서, 상기 액세스 유닛은 랜덤 액세스 포인트 (RAP) 픽처를 갖고, 랜덤 액세스 스킵된 리딩 (RASL) 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는, 상기 액세스 유닛을 수신하는 단계; 및
상기 액세스 유닛을 수신하는 것과 상기 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여, 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 재초기화하는 것을 포함하는, 상기 HRD 를 재초기화하는 단계를 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 8 항에 있어서,
상기 픽처 버퍼 제거 시간은 코딩된 픽처 버퍼 (CPB) 제거 시간을 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 CPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 9 항에 있어서,
상기 CPB 제거 지연 오프셋은 후속 액세스 유닛의 상기 RAP 픽처에 대해 시그널링되는, 비디오 데이터를 프로세싱하는 방법.
제 8 항에 있어서,
상기 픽처 버퍼 제거 시간은 디코딩된 픽처 버퍼 (DPB) 제거 시간을 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 DPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 8 항에 있어서,
상기 RAP 픽처는 클린 랜덤 액세스 (CRA) 픽처인, 비디오 데이터를 프로세싱하는 방법.
제 8 항에 있어서,
상기 RAP 픽처는 연관된 RASL 픽처들 또는 랜덤 액세스 스킵된 디코딩가능 (RADL) 픽처들을 가질 수도 있는 브로큰 링크 액세스 (BLA) 픽처인, 비디오 데이터를 프로세싱하는 방법.
제 8 항에 있어서,
상기 RAP 픽처는 연관된 RASL 픽처들을 갖지 않지만 RADL 픽처들을 가질 수도 있는 브로큰 링크 액세스 (BLA) 픽처, 및 연관된 리딩 픽처들을 갖지 않는 BLA 픽처 중 하나인, 비디오 데이터를 프로세싱하는 방법.
제 8 항에 있어서,
상기 수신된 액세스 유닛을 비트스트림에서 제 1 액세스 유닛으로서 프로세싱하는 단계를 더 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 8 항에 있어서,
버퍼링 기간 SEI 메시지에서 상기 픽처 버퍼 제거 지연 오프셋을 수신하는 단계를 더 포함하는, 비디오 데이터를 프로세싱하는 방법.
비디오 데이터를 프로세싱하는 디바이스로서,
제 1 랜덤 액세스 포인트 (RAP) 픽처를 갖는 액세스 유닛을 비디오 비트스트림에서 수신하고;
상기 비트스트림에서의 상기 액세스 유닛 후에, 제 2 RAP 픽처를 갖는 후속 액세스 유닛을, 상기 비디오 비트스트림에서 수신하며; 그리고
상기 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들이 상기 수신된 비디오 비트스트림에 존재하지 않는 경우, 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼에 대한 픽처 버퍼 제거 시간을 시프트하도록 구성된,
프로세서를 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 17 항에 있어서,
상기 픽처 버퍼는 코딩된 픽처 버퍼 (CPB) 를 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 CPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 18 항에 있어서,
상기 CPB 제거 지연 오프셋은 상기 후속 액세스 유닛의 상기 RAP 픽처에 대해 시그널링되는, 비디오 데이터를 프로세싱하는 디바이스.
제 17 항에 있어서,
상기 픽처 버퍼는 디코딩된 픽처 버퍼 (DPB) 를 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 DPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 17 항에 있어서,
상기 프로세서는 또한, 상기 액세스 유닛에 대한 상기 픽처 버퍼 제거 지연 오프셋을 수신하도록 구성되는, 비디오 데이터를 프로세싱하는 디바이스.
제 17 항에 있어서,
버퍼링 기간 SEI 메시지에서 상기 픽처 버퍼 제거 지연 오프셋을 수신하는 것을 더 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 17 항에 있어서,
상기 RAP 픽처는 클린 랜덤 액세스 (CRA) 픽처 및 브로큰 링크 액세스 (BLA) 픽처 중 하나를 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
비디오 데이터를 프로세싱하는 디바이스로서,
가설 레퍼런스 디코더 (HRD) 의 더 이른 초기화 후에 액세스 유닛을 수신하는 것으로서, 상기 액세스 유닛은 랜덤 액세스 포인트 (RAP) 픽처를 갖고, 랜덤 액세스 스킵된 리딩 (RASL) 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는, 상기 액세스 유닛을 수신하고; 그리고
상기 액세스 유닛을 수신하는 것과 상기 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여, 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 재초기화하는 것을 포함하는, 상기 HRD 를 재초기화하도록 구성된,
프로세서를 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 24 항에 있어서,
상기 픽처 버퍼 제거 시간은 코딩된 픽처 버퍼 (CPB) 제거 시간을 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 CPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 25 항에 있어서,
상기 CPB 제거 지연 오프셋은 후속 액세스 유닛의 상기 RAP 픽처에 대해 시그널링되는, 비디오 데이터를 프로세싱하는 디바이스.
제 24 항에 있어서,
상기 픽처 버퍼 제거 시간은 디코딩된 픽처 버퍼 (DPB) 제거 시간을 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 DPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 24 항에 있어서,
상기 RAP 픽처는 클린 랜덤 액세스 (CRA) 픽처인, 비디오 데이터를 프로세싱하는 디바이스.
제 24 항에 있어서,
상기 RAP 픽처는 연관된 RASL 픽처들 또는 랜덤 액세스 스킵된 디코딩가능 (RADL) 픽처들을 가질 수도 있는 브로큰 링크 액세스 (BLA) 픽처인, 비디오 데이터를 프로세싱하는 디바이스.
제 24 항에 있어서,
상기 RAP 픽처는 연관된 RASL 픽처들을 갖지 않지만 RADL 픽처들을 가질 수도 있는 브로큰 링크 액세스 (BLA) 픽처, 및 연관된 리딩 픽처들을 갖지 않는 BLA 픽처 중 하나인, 비디오 데이터를 프로세싱하는 디바이스.
제 24 항에 있어서,
상기 프로세서는 또한, 상기 수신된 액세스 유닛을 비트스트림에서 제 1 액세스 유닛으로서 지정하도록 구성되는, 비디오 데이터를 프로세싱하는 디바이스.
제 24 항에 있어서,
버퍼링 기간 SEI 메시지에서 상기 픽처 버퍼 제거 지연 오프셋을 수신하는 것을 더 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
비디오 데이터를 프로세싱하는 디바이스로서,
제 1 랜덤 액세스 포인트 (RAP) 픽처를 갖는 액세스 유닛을 비디오 비트스트림에서 수신하는 수단;
상기 비트스트림에서의 상기 액세스 유닛 후에, 제 2 RAP 픽처를 갖는 후속 액세스 유닛을, 상기 비디오 비트스트림에서 수신하는 수단; 및
상기 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들이 상기 수신된 비디오 비트스트림에 존재하지 않는 경우, 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼에 대한 픽처 버퍼 제거 시간을 시프트하는 수단을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 33 항에 있어서,
상기 픽처 버퍼는 코딩된 픽처 버퍼 (CPB) 를 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 CPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 33 항에 있어서,
상기 픽처 버퍼는 디코딩된 픽처 버퍼 (DPB) 를 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 DPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 33 항에 있어서,
상기 액세스 유닛에 대한 상기 픽처 버퍼 제거 지연 오프셋을 수신하는 수단을 더 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 33 항에 있어서,
버퍼링 기간 SEI 메시지에서 상기 픽처 버퍼 제거 지연 오프셋을 수신하는 것을 더 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 33 항에 있어서,
상기 RAP 픽처는 클린 랜덤 액세스 (CRA) 픽처 및 브로큰 링크 액세스 (BLA) 픽처 중 하나를 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
비디오 데이터를 프로세싱하는 디바이스로서,
가설 레퍼런스 디코더 (HRD) 의 더 이른 초기화 후 액세스 유닛을 수신하는 수단으로서, 상기 액세스 유닛은 랜덤 액세스 포인트 (RAP) 픽처를 갖고, 랜덤 액세스 스킵된 리딩 (RASL) 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는, 상기 액세스 유닛을 수신하는 수단; 및
상기 액세스 유닛을 수신하는 것과 상기 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여, 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 재초기화하는 것을 포함하는, 상기 HRD 를 재초기화하는 수단을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 39 항에 있어서,
상기 픽처 버퍼 제거 시간은 코딩된 픽처 버퍼 (CPB) 제거 시간을 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 CPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 39 항에 있어서,
상기 픽처 버퍼 제거 시간은 디코딩된 픽처 버퍼 (DPB) 제거 시간을 포함하고, 상기 픽처 버퍼 제거 지연 오프셋은 DPB 제거 지연 오프셋을 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 39 항에 있어서,
상기 RAP 픽처는 클린 랜덤 액세스 (CRA) 픽처인, 비디오 데이터를 프로세싱하는 디바이스.
제 39 항에 있어서,
상기 RAP 픽처는 연관된 RASL 픽처들 또는 랜덤 액세스 스킵된 디코딩가능 (RADL) 픽처들을 가질 수도 있는 브로큰 링크 액세스 (BLA) 픽처인, 비디오 데이터를 프로세싱하는 디바이스.
제 39 항에 있어서,
상기 RAP 픽처는 연관된 RASL 픽처들을 갖지 않지만 RADL 픽처들을 가질 수도 있는 브로큰 링크 액세스 (BLA) 픽처, 및 연관된 리딩 픽처들을 갖지 않는 BLA 픽처 중 하나인, 비디오 데이터를 프로세싱하는 디바이스.
제 39 항에 있어서,
상기 수신된 액세스 유닛을 비트스트림에서 제 1 액세스 유닛으로서 프로세싱하는 것을 더 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
제 39 항에 있어서,
버퍼링 기간 SEI 메시지에서 상기 픽처 버퍼 제거 지연 오프셋을 수신하는 것을 더 포함하는, 비디오 데이터를 프로세싱하는 디바이스.
명령들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체로서,
상기 명령들은 하나 이상의 프로세서들에 의한 실행 시, 상기 하나 이상의 프로세서들로 하여금,
제 1 랜덤 액세스 포인트 (RAP) 픽처를 갖는 액세스 유닛을 비디오 비트스트림에서 수신하게 하고;
상기 비트스트림에서의 상기 액세스 유닛 후에, 제 2 RAP 픽처를 갖는 후속 액세스 유닛을, 상기 비디오 비트스트림에서 수신하게 하며; 그리고
상기 후속 액세스 유닛에 대한 하나 이상의 랜덤 액세스 스킵된 리딩 (RASL) 픽처들이 상기 수신된 비디오 비트스트림에 존재하지 않는 경우, 픽처 버퍼 제거 지연 오프셋에 기초하여 더 일찍 픽처 버퍼에 대한 픽처 버퍼 제거 시간을 시프트하게 하는,
비일시적 컴퓨터 판독가능 저장 매체.
명령들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체로서,
상기 명령들은 하나 이상의 프로세서들에 의한 실행 시, 상기 하나 이상의 프로세서들로 하여금,
랜덤 액세스 포인트 (RAP) 픽처를 갖는 액세스 유닛을 수신하게 하는 것으로서, 랜덤 액세스 스킵된 리딩 (RASL) 픽처들을 포함하는 연관된 액세스 유닛들은 수신되지 않는, 상기 액세스 유닛을 수신하게 하고; 그리고
상기 액세스 유닛을 수신하는 것과 상기 RASL 픽처들을 포함하는 연관된 액세스 유닛들을 수신하지 않는 것에 응답하여, 픽처 버퍼 제거 시간 및 픽처 버퍼 제거 지연 오프셋을 재초기화하는 것을 포함하는, 상기 HRD 를 재초기화하게 하는,
비일시적 컴퓨터 판독가능 저장 매체.
비디오 데이터를 프로세싱하는 방법으로서,
각각의 CRA 또는 BLA 액세스 유닛에 대해 CPB 제거 지연 오프셋을 시그널링하는 단계; 및
HRD 가 상기 CRA 또는 BLA 액세스 유닛에서 초기화하는지 여부에 관계없이, 연관된 RASL 픽처들이 존재하지 않는 각각의 CRA 또는 BLA 액세스 유닛에 대한 상기 CPB 제거 지연 오프셋에 의해 디코딩 순서에 있어서 CRA 또는 BLA 액세스 유닛 다음의 상기 액세스 유닛들의 각각의 상기 CPB 제거 시간을 더 일찍 시프트하는 단계를 포함하는, 비디오 데이터를 프로세싱하는 방법.