KR20150102562A - 트렌치 게이트형 전력 모스 소자 및 그 제조방법 - Google Patents
트렌치 게이트형 전력 모스 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20150102562A KR20150102562A KR1020140024596A KR20140024596A KR20150102562A KR 20150102562 A KR20150102562 A KR 20150102562A KR 1020140024596 A KR1020140024596 A KR 1020140024596A KR 20140024596 A KR20140024596 A KR 20140024596A KR 20150102562 A KR20150102562 A KR 20150102562A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- contact
- region
- gate
- trench gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 4
- 238000000034 method Methods 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000009413 insulation Methods 0.000 claims abstract 4
- 239000012535 impurity Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 일 실시예에 의한 트렌치 게이트형 전력 모스 소자는 드레인 영역을 구성하는 기판 상에 형성된 에피층과, 상기 에피층에 형성된 웰 영역과, 상기 웰 영역의 표면보다 낮으면서 서로 떨어져 위치하는 복수개의 게이트 트렌치들에 형성된 트렌치 게이트 패턴들과, 상기 트렌치 게이트 패턴들의 양측벽의 상부 부분에 형성된 소오스 영역들과, 상기 소오스 영역들 및 트렌치 게이트 패턴들의 상부에 형성된 헤드 절연층과, 상기 소오스 영역들 사이의 상기 웰 영역에 배치되고 상기 헤드 절연층의 양측벽에 셀프 얼라인되어 형성된 복수개의 셀 콘택 영역들과, 상기 셀 콘택 영역들과 전기적으로 연결된 배선층을 포함하여 이루어진다.
Description
본 발명은 전력 모스 소자 및 그 제조방법(power metal oxide semiconductor(MOS) device and fabrication method thereof)에 관한 것으로, 보다 상세하게는 트렌치 게이트형 전력 모스 소자 및 그 제조방법에 관한 것이다.
전력 모스 소자는 대전력을 제어하는 소자로서, 모든 전자기기, 조명기기, 산업기기 등에 널리 사용되며, 사용 용도에 따라 사양이 다르다. 보통 전류를 수 암페어 내지 수백 암페어, 그리고 항복전압이 수십 볼트 내지 수천 볼트 정도가 된다. 전력 모스 소자는 우선 고내압이 확보되어야 하고, 도통(on)시 낮은 도통저항(Ron)을 가져야 하고, 아울러서 외부 교란에 대한 안정성이 확보되어야 한다.
도통 저항(Ron)은 동작시 소자 자체의 내부 발열로 나타나기 때문에 이를 최소화해야 한다. 특히, 도통 저항은 200 볼트 이하를 사용하는 자동차에서와 같이 낮은 전압에 대전력을 제어해야 하는 경우에는 더욱 중요하다.
본 발명이 해결하려는 과제는 도통 저항을 낮추고 외부 교란에 대해 안정성이 확보될 수 있는 트렌치 게이트형 전력 모스 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 상술한 트렌치 게이트형 전력 소자의 신규한 제조 방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 일 실시예에 의한 트렌치 게이트형 전력 모스 소자는 드레인 영역을 구성하는 기판 상에 형성된 에피층과, 상기 에피층에 형성된 웰 영역과, 상기 웰 영역의 표면보다 낮으면서 서로 떨어져 위치하는 복수개의 게이트 트렌치들에 형성된 트렌치 게이트 패턴들과, 상기 트렌치 게이트 패턴들의 양측벽의 상부 부분에 형성된 소오스 영역들과, 상기 소오스 영역들 및 트렌치 게이트 패턴들의 상부에 형성된 헤드 절연층과, 상기 소오스 영역들 사이의 상기 웰 영역에 배치되고 상기 헤드 절연층의 양측벽에 셀프 얼라인되어 형성된 복수개의 셀 콘택 영역들과, 상기 셀 콘택 영역들과 전기적으로 연결된 배선층을 포함하여 이루어진다.
본 발명의 일 실시예에 있어서, 상기 헤드 절연층은 상기 셀 콘택 영역들 사이에 형성되어 있을 수 있다.
본 발명의 일 실시예에 있어서, 상기 셀 콘택 영역은, 상기 헤드 절연층의 양측벽에 셀프얼라인되어 형성된 콘택 트렌치의 바닥에 형성된 콘택 불순물 영역과, 상기 콘택 불순물 영역 상의 상기 콘택 트렌치에 매립된 콘택 플러그를 포함하여 이루어지질 수 있다.
본 발명의 일 실시예에 있어서, 상기 콘택 트렌치는 상기 웰 영역의 바닥 부근까지 형성되고, 상기 콘택 플러그는 상기 웰 영역의 바닥 부근까지 상기 콘택 트렌치를 매립하도록 형성되어 있을 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 게이트 패턴은 상기 게이트 트렌치보다 넓으면서 상기 웰 영역보다 높이가 낮은 연장 트렌치에 형성된 연장 트렌치 게이트 패턴을 더 포함하고, 상기 연장 트렌치 게이트 패턴 상에는 콘택홀을 갖는 필드 절연층 패턴이 형성되어 있고, 상기 필드 절연층 패턴 상에서는 상기 콘택홀을 매립하도록 배선층이 형성되어 있을 수 있다.
또한, 본 발명의 일 실시예에 의한 트렌치 게이트형 전력 모스 소자의 제조방법은 드레인 영역을 구성하는 기판 상에 에피층을 형성하는 단계와, 상기 에피층에 웰 영역을 형성하는 단계와, 상기 웰 영역의 일부 영역을 식각하여 서로 떨어져 위치하는 복수개의 게이트 트렌치들을 형성하는 단계와, 상기 게이트 트렌치 내에 상기 웰 영역의 표면보다 낮게 트렌치 게이트 패턴을 형성하는 단계와, 상기 트렌치 게이트 패턴의 양측벽의 상부 부분에 소오스 영역들을 형성하는 단계와, 상기 소오스 영역 및 트렌치 게이트 패턴의 상부에 헤드 절연층을 형성하는 단계와, 상기 헤드 절연층의 양측벽에 셀프 얼라인되도록 상기 소오스 영역들 사이의 상기 웰 영역을 식각하여 콘택 트렌치를 형성하는 단계와, 상기 콘택 트렌치 내에 매립되는 셀 콘택 영역을 형성하는 단계와, 상기 셀 콘택 영역과 전기적으로 연결되는 배선층을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 게이트 트렌치는 넓은 폭의 제1 트렌치 및 상기 제1 트렌치의 하부에 상기 제1 트렌치보다 좁은 폭의 제2 트렌치로 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 트렌치 게이트 패턴은 상기 제2 트렌치에 매립하여 형성하고, 상기 소오스 영역은 상기 트렌치 게이트 패턴의 양측벽의 상기 제2 트렌치 상부 부분에 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 콘택 트렌치를 형성할 때 상기 콘택 트렌치는 상기 웰 영역의 바닥 부근까지 식각하고, 상기 콘택 플러그는 상기 웰 영역의 바닥 부근까지 상기 콘택 트렌치를 매립하여 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 트렌치를 형성할 때 상기 게이트 트렌치보다 넓으면서 상기 웰 영역보다 높이가 낮은 연장 트렌치를 형성하고, 상기 트렌치 게이트 패턴을 형성할 때 상기 연장 트렌치에는 상기 트렌치 게이트 패턴과 연장되는 연장 트렌치 게이트 패턴들을 형성하고, 상기 연장 트렌치 게이트 패턴 상에는 콘택홀을 갖는 필드 절연층 패턴을 형성하고, 상기 배선층을 형성할 때 상기 필드 절연층 패턴 상에서는 상기 콘택홀을 매립하도록 상기 배선층을 형성할 수 있다.
본 발명의 일실시예에 의한 트렌치 게이트형 전력 모스 소자는 셀 콘택 영역을 셀프 얼라인 트렌치 콘택 영역으로 구비함으로써 셀 어레이 영역을 고밀도화할 수 있어 도통 저항을 최소화할 수 있고, 내부 발열도 억제할 수 있다.
본 발명의 트렌치 게이트형 전력 모스 소자는 콘택 플러그가 웰 영역 바닥까지 확장되어 형성되므로 콘택 면적을 증가시킬 수 있으므로 웰 전압의 플로팅을 방지하고, 소오스 영역으로 주입되는 잉여 정공을 흡입하여 기생 바이폴라 동작을 방지할 수 있고, 드레인 영역, 즉 기판으로 유입되는 과도 전압의 교란에 대한 내성을 증가시킬 수 있다.
본 발명의 트렌치 게이트형 전력 모스 소자는 콘택 플러그가 웰 영역 바닥까지 확장되어 있으므로 방열 효율을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 의한 트렌치 게이트형 전력 모스 소자의 게이트 레벨에서의 평면도이다.
도 2는 도 1의 I-I에 따른 셀 어레이 영역(CA)의 요부 단면도이다.
도 3a는 도 2의 셀 어레이 영역(CA)의 일부 확대도이다.
도 3b는 도 3a과 비교를 위한 비교예의 단면도이다.
도 4a는 도 1의 II-II에 따른 게이트 연장 영역(GE)의 요부 단면도이다.
도 4b는 도 4a와 비교를 위한 비교예의 단면도이다.
도 5 내지 도 20은 본 발명의 일 실시예에 의한 트렌치 게이트형 전력 모스 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 도 1의 I-I에 따른 셀 어레이 영역(CA)의 요부 단면도이다.
도 3a는 도 2의 셀 어레이 영역(CA)의 일부 확대도이다.
도 3b는 도 3a과 비교를 위한 비교예의 단면도이다.
도 4a는 도 1의 II-II에 따른 게이트 연장 영역(GE)의 요부 단면도이다.
도 4b는 도 4a와 비교를 위한 비교예의 단면도이다.
도 5 내지 도 20은 본 발명의 일 실시예에 의한 트렌치 게이트형 전력 모스 소자의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하의 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하의 본 발명의 실시예들은 어느 하나로 구현될 수 있으며, 또한, 이하의 실시예들은 하나 이상을 조합하여 구현될 수 있다.
도 1은 본 발명의 일 실시예에 의한 트렌치 게이트형 전력 모스 소자의 게이트 레벨에서의 평면도이다.
도 1을 참조하면, 도 1은 편의상 트렌치 게이트형 전력 모스 소자의 게이트 레벨에서의 평면도를 제시한다. 도 1의 트렌치 게이트형 전력 모스 소자는 셀 어레이 영역(CA, cell array region)과 상기 셀 어레이 영역의 트렌치 게이트(141)가 연장되는 게이트 연장 영역(GE, gate extension region)을 포함할 수 있다.
셀 어레이 영역(CA)에서 Y축 방향으로 스트라이프(stripe, 줄무늬) 형태로 연장되어 있고, X축 방향으로는 서로 떨어져 위치하는 트렌치 게이트(TG, 141)가 배열되어 있다. Y축 방향으로 트렌치 게이트(141)의 일측으로 게이트 절연층(135)이 배열되어 있다. 트렌치 게이트(141) 및 게이트 절연층(135)는 트렌치 게이트 패턴을 구성한다. Y축 방향으로 게이트 절연층(135)의 일측으로 소오스 영역(149, n+(S))이 배열되어 있다. 소오스 영역(149)는 제2 도전형, 예컨대 n+ 불순물 영역일 수 있다.
그리고, 셀 어레이 영역(CA)에서 Y축 방향으로 소오스 영역(149)의 일측에 셀 콘택 영역(165, 167, CT(p+))이 배열될 수 있다. 셀 콘택 영역(CT, 165, 167)은 후술하는 바와 같이 콘택 플러그(167) 및 콘택 불순물 영역(165)를 포함할 수 있다. 콘택 불순물 영역(165)는 제2 도전형과 반대인 제1 도전형, 예컨대 p+ 불순물 영역일 수 있다.
게이트 연장 영역(GE)은 Y축 방향으로 셀 어레이 영역(CA)의 일측에 배치될 수 있다. 게이트 연장 영역(GE)에서, 게이트 연장 영역(GE)의 트렌치 게이트(141-1)는 셀 어레이 영역(CA)이 연장될 수 있다. 게이트 연장 영역(GE)의 트렌치 게이트(141-1)는 X축 방향으로는 떨어져 위치하고, Y축 방향으로 연장되어 배치될 수 있다. 게이트 연장 영역(GE)에는 연장 콘택 영역(175)이 배치될 수 있다. 연장 콘택 영역(175)에 대해서는 후에 자세히 설명한다. 도 1에서, 참조번호 119는 웰 영역일 수 있다.
도 2는 도 1의 I-I에 따른 셀 어레이 영역(CA)의 요부 단면도이고, 도 3a는 도 2의 셀 어레이 영역(CA)의 일부 확대도이고, 도 3b는 도 3a과 비교를 위한 비교예의 단면도이다.
구체적으로, 도 2의 트렌치 게이트형 전력 모스 소자는 기판(101), 예컨대 제2 도전형인 n+ 기판을 이용하여 구현될 수 있다. 기판(101)을 제1 도전형, 즉 p+ 기판으로 구성할 경우, 에피층, 웰 영역, 소오스 영역, 드레인 영역의 도전형은 하기 설명된 것과 반대의 도전형일 수 있다.
트렌치 게이트형 전력 모스 소자는 기판(101), 예컨대 제2 도전형인 n+ 기판 상에 에피층(103), 예컨대 n-에피층이 형성될 수 있다. 제2 도전형으로 구성된 기판(101)은 드레인 영역으로 이용될 수 있다. 기판(101)의 하부에는 배면 금속층(171)이 형성될 수 있다.
에피층(103)의 일부 영역에는 웰 영역(119), 예컨대 p-웰 영역이 형성될 수 있다. 웰 영역(119)와 이격되어 에피층(103)의 일부 영역에는 가드링 영역(121, Gr 영역)이 형성될 수 있다. 가드링 영역(121)과 이격되어 에피층(103)의 일부 영역에는 채널 스톱 영역(115)가 형성될 수 있다.
웰 영역(119)에는 표면(119s)보다 낮게 서로 떨어져 위치하는 복수개의 게이트 트렌치들(133)이 형성될 수 있다. 게이트 트렌치들(133)의 내벽에는 게이트 절연층(135)가 형성될 수 있다. 상기 게이트 트렌치(133) 내의 게이트 절연층(135) 상에는 게이트 트렌치(133)를 매립하도록 트렌치 게이트(141)가 형성될 수 있다. 트렌치 게이트(141) 및 게이트 절연층(135)는 트렌치 게이트 패턴을 구성한다.
트렌치 게이트 패턴(142)의 양측벽의 상부 부분에는 복수개의 소오스 영역들(149)이 형성될 수 있다. 소오스 영역(149)은 웰 영역(119)에 불순물을 주입하여 형성한 n+ 불순물 영역일 수 있다. 웰 영역(119)의 소오스 영역(149), 게이트 절연층(135) 및 트렌치 게이트(141)의 상부에는 헤드 절연층(158)이 형성될 수 있다. 헤드 절연층(158)은 필드 절연층 패턴(156a) 및 분리 절연층 패턴(155a)으로 구성될 수 있다. 헤드 절연층(158)은 콘택 플러그(167)을 형성하는데 이용될 수 있다. 헤드 절연층(158)은 산화층으로 형성될 수 있다.
트렌치 게이트(141)의 양측벽의 상부 부분에 형성된 소오스 영역들(149) 사이에는 소오스 영역(149)보다 높게 복수개의 셀 콘택 영역들(165, 167)이 형성될 수 있다. 헤드 절연층(158)은 셀 콘택 영역들(165, 167) 사이에 형성되어 있다.
셀 콘택 영역(165, 167)은 헤드 절연층(158)의 양측벽에 셀프 얼라인되어 형성된 셀프 얼라인 트렌치 콘택 영역일 수 있다. 셀 콘택 영역(165, 167)은 콘택 플러그(167) 및 콘택 플러그(167)의 하부에 형성된 콘택 불순물 영역(165)를 포함할 수 있다.
셀 콘택 영역(165, 167)은 상기 헤드 절연층의 양측벽에 셀프얼라인되어 형성된 콘택 트렌치(161)의 바닥에 형성된 콘택 불순물 영역(165) 및 상기 콘택 트렌치(161)에 매립된 콘택 플러그(167)를 포함할 수 있다. 콘택 플러그(167)는 소오스 영역(149)보다 높게 형성될 수 있다. 콘택 플러그(167)은 텅스텐 플러그로 구성될 수 있다. 콘택 불순물 영역(165)는 웰 영역(119)의 하부 표면 및 에피층(103) 상에 형성될 수 있다. 콘택 불순물 영역(165)는 p+ 불순물 영역일 수 있다.
헤드 절연층(158)은 콘택 플러그들(167) 사이를 절연하도록 형성될 수 있다. 헤드 절연층(158) 및 콘택 플러그들(167) 상에는 배선층(169)이 형성될 수 있다. 배선층(169)는 알루미늄층으로 형성될 수 있다. 트렌치 게이트형 전력 모스 소자는 도 2의 화살표로 표시한 바와 같이 소오스 영역(149)에서 n+ 불순물 영역을 갖는 기판(101) 측으로 수직 방향으로 캐리어가 이동될 수 있다.
여기서, 도 3a의 본 발명에 의한 셀 어레이 영역(CA)의 일부 확대도와 도 3B의 비교예를 비교하여 본 발명의 구조를 설명한다.
구체적으로, 도 3a에 도시한 본 발명의 트렌치 게이트형 전력 모스 소자의 트렌치 게이트(141)는 앞서 설명한 바와 같이 웰 영역(119)의 표면(119s)보다 높이가 낮은 리세스 트렌치 게이트이고, 셀 콘택 영역(165, 167)은 헤드 절연층(158)의 양측벽에 셀프 얼라인되어 형성된 셀프 얼라인 트렌치 콘택 영역이다. 셀 콘택 영역(165, 167)은 웰 영역(119)의 바닥 부근까지 형성된 콘택 트렌치(161) 및 콘택 트렌치(161)에 매립된 콘택 플러그(167)를 포함한다. 트렌치 게이트(141)의 일측벽에서 셀 콘택 영역(165, 167)의 콘택 플러그(167)까지의 수평 거리는 d3일 수 있다.
이에 반하여, 도 3b에 도시한 비교예의 트렌치 게이트형 전력 모스 소자는 웰 영역(119)의 표면에서 바닥까지 게이트 트렌치(133a)가 형성되어 있고, 웰 영역(119)의 표면(119s)과 높이가 동일한 트렌치 게이트(141a)를 포함한다. 그리고, 도 3b의 셀 콘택 영역(165a)은 헤드 절연층(158a)을 마스크로 형성한 표면 콘택 영역이다. 셀 콘택 영역(165a)은 소오스 영역(149)의 일측의 웰 영역(119) 상부 표면 부근에 형성된 표면 콘택 영역일 수 있다. 트렌치 게이트(141a)의 일측벽에서 셀 콘택 영역(165a)의 일측벽까지의 수평 거리는 d4일 수 있다. d4는 앞서 d3보다 클 수 있다.
이와 같은 본 발명의 트렌치 게이트형 전력 모스 소자는 셀 콘택 영역(165, 167)을 셀프 얼라인 트렌치 콘택 영역으로 구비함으로써 셀 어레이 영역을 고밀도화할 수 있고 도통 저항을 최소화할 수 있고, 내부 발열도 억제할 수 있다.
본 발명의 트렌치 게이트형 전력 모스 소자는 셀 콘택 영역(165, 167)을 구성하는 콘택 플러그(167)가 웰 영역(119) 바닥까지 확장되어 형성되므로 콘택 면적을 증가시킬 수 있다. 이에 따라, 본 발명의 트렌치 게이트형 전력 모스 소자는 웰 전압의 플로팅을 방지하고, 소오스 영역(149)으로 주입되는 잉여 정공을 흡입하여 기생 바이폴라 동작을 방지할 수 있고, 드레인 영역, 즉 기판(101)으로 유입되는 과도 전압의 교란에 대한 내성을 증가시킬 수 있다.
그리고, 본 발명의 트렌치 게이트형 전력 모스 소자는 셀 콘택 영역(165, 167)을 구성하는 콘택 플러그(167), 예컨대 텅스텐 플러그가 웰 영역(119) 바닥까지 확장되어 있으므로 방열 효율을 개선할 수 있다.
도 4a는 도 1의 II-II에 따른 게이트 연장 영역(GE)의 요부 단면도이고, 도 4b는 도 4a와 비교를 위한 비교예의 단면도이다.
구체적으로, 도 4a에 도시한 본 발명의 게이트 연장 영역의 연장 트렌치 게이트(141-1)는 셀 영역의 트렌치 게이트(141)에서 연장되어 있고, 게이트 트렌치(133)보다 넓은 연장 트렌치(134)에 형성될 수 있다. 트렌치 게이트(141-1) 및 게이트 절연층(135)로 구성된 연장 트렌치 게이트 패턴(142-1)은 웰 영역(119)보다 낮은 연장 트렌치(134)에 형성되어 있다. 연장 트렌치 게이트 패턴(142-1) 상에는 콘택홀(157)을 갖는 필드 절연층 패턴(156a)이 형성되어 있다. 콘택홀(157)에는 배선층(169)이 매립되어 콘택홀(157)에 연장 콘택 영역(175)이 형성될 수 있다.
이에 반하여, 도 4b에 도시한 비교예의 게이트 연장 영역의 연장 트렌치 게이트(141a)는 셀 영역의 트렌치 게이트(141)보다 높이가 높은 웰 영역(119)의 상부로 연장하여 형성되어 있다. 트렌치 게이트(141a) 및 게이트 절연층(135a)로 구성된 연장 트렌치 게이트 패턴들(142a) 상에는 콘택홀(157a)을 갖는 필드 절연층 패턴(156b)이 형성되어 있다. 즉, 웰 영역(119) 상부에 형성된 게이트 연장 영역의 트렌치 게이트(141a) 상에는 콘택홀(157a)을 갖는 필드 절연층 패턴(156b)이 형성되어 있다. 콘택홀(157a)에는 배선층(169)이 매립되어 콘택홀(157a)에 연장 콘택 영역(175a)이 형성될 수 있다.
연장 콘택 영역(175a)은 트렌치 게이트 패턴(142a)보다 높은 부분에 형성되기 때문에, 참조번호 173으로 표시한 바와 같이 높이차가 있는 부분의 게이트 절연층(135a)은 열화 현상이 발생할 수 있다.
이와 같이 본 발명의 트렌치 게이트형 전력 모스 소자의 게이트 연장 영역은 웰 영역(119) 상부에 넓은 연장 트렌치(134) 및 넓은 연장 트렌치(134)에 매립된 연장 트렌치 게이트 패턴(142)이 형성되지 않기 때문에 게이트 절연층(135)의 열화 현상을 방지할 수 있다.
도 5 내지 도 20은 본 발명의 일 실시예에 의한 트렌치 게이트형 전력 모스 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 기판(101) 상에 에피층(103, epitaxial layer) 및 버퍼 산화층(105)를 형성한다. 기판(101)은 실리콘 웨이퍼일 수 있다. 기판(101)은 n+ 기판일 수 있다. 기판(101)은 안티몬(Sb)이 1E18/cm3 내지 5E18/cm3 정도 도핑되어 있을 수 있다. 기판(101)은 비소(As)가 약 1E19/cm3 내지 5E19/cm3 도핑되어 있을 수 있다. 기판(101)의 두께는 600um 내지 700um일 수 있다.
기판(101) 상에 에피층(103)을 형성한다. 에피층(103)은 실리콘층일 수 있다. 에피층(103)은 n-에피층으로써 인(phosphorius)이 도핑되어 있을 수 있다. 저전압용, 예컨대 동작전압이 40V 정도 이하에서, 에피층(103)에 도핑된 인의 농도는 1.6E16/cm3일 수 있고 두께는 3um 정도일 수 있다. 고전압용, 예컨대 동작 전압이 1200V 정도 이하에서, 에피층(103)에 도핑된 인의 농도는 8.3E13/cm3일 수 있고, 두께는 140um정도로서 동작 전압에 따라 두께 차이가 클 수 있다.
에피층(103) 상에 버퍼 산화층(buffer oxide layer, 105)을 성장시킨다. 버퍼 산화층(105)의 두께는 400 내지 500Å, 바람직하게는 450Å 정도일 수 있다. 버퍼 산화층(105)은 습식 산화법으로 성장시킬 수 있다. 버퍼 산화층(105)은 후속 공정을 진행할 때 기판(101)의 표면을 보호하는 역할을 할 수 있다.
도 6을 참조하면, 버퍼 산화층(105) 상에 제1 감광 패턴(107, PR)을 형성한 후, 화살표로 표시한 바와 같이 가드링(guard ring) 및 접합 단말 확장(JTE; junction terminal extension)용 이온(111)을 주입하는 이온 주입(ion implantation) 공정을 수행한다. 가드링 및 접합 단말 확장용 이온 주입은 소자의 항복전압을 개선하기 위하여 수행한다. 가드링용 이온 주입은 B(보론)를 2e13/cm2의 도즈 및 80KeV의 가속 에너지로 수행하고, JTE용 이온 주입은 B를 2e12/cm2의 도즈 및 80KeV의 가속 에너지로 수행할 수 있다.
이어서, 가드링 및 접합 단말 확장용 이온을 에피층(103) 내부로 인도하고 적절한 접합 깊이를 확보하기 위하여 예비 열확산 공정을 수행한다. 예비 열확산 공정은 N2 분위기 및 약 1000 내지 1200℃, 바람직하게는 1150℃의 확산로에서 수행할 수 있다.
도 7을 참조하면, 제1 감광 패턴(107)을 제거한 후, 웰(well) 지역을 오픈하는 제2 감광 패턴(113. PR)을 형성한다. 제2 감광 패턴(113)을 마스크로 웰 지역의 에피층(103)에 화살표로 표시한 바와 같이 웰용 이온(117)을 주입하는 이온 주입 공정을 수행한다.
이온 주입은 고에너지로 주입하므로 두꺼운 제2 감광 패턴(113), 예컨대 3.3um의 제2 감광 패턴(113)을 형성한다. 웰용 이온 주입 조건은 B를 4e13/cm2의 도즈 및 360KeV의 가속 에너지로 1차로 수행하고, B를 2e12/cm2의 도즈 및 160KeV의 가속 에너지로 2차로 수행하고, B를 2e13/cm2의 도즈 및 80KeV의 가속 에너지로 3차로 수행할 수 있다.
이처럼 웰용 이온 주입을 3단계로 진행하는 것은 웰의 도핑 농도를 일정하게 박스(box) 모양으로 형성함으로써 웰 본체(body) 이온 주입을 하지 않고도 드레인에서 인가되는 외부 과도 전압 노이즈에 대한 내성을 증가시키기 위한 것이다.
도 8을 참조하면, 제2 감광 패턴(113, PR)을 제거한다. 이어서, 가드링용 및 접합 단말 확장용 이온(111)과 웰용 이온(117)을 열확산시켜 가드링 영역(121) 및 웰 영역(119)을 형성한다. 가드링용 및 접합 단말 확장용 이온(111)과 웰용 이온(117)의 열확산 공정은 1150℃ 및 질소 분위기의 열확산로에서 수행할 수 있다.
이어서, 버퍼 산화층(105)을 불산(HF) 용액으로 습식 식각(wet etch)으로 제거한다. 넓은 트렌치의 식각을 위한 마스크 산화층(123)을 형성한다. 마스크 산화층(123)은 0.5um 정도의 두께로 형성할 수 있다. 후속공정에서, 넓은 트렌치 식각시에는 제3 감광 패턴(125)보다는 마스킹 능력이 우수한 마스크 산화층(123)을 이용하여 에피층(103)을 수직으로 식각할 수 있다.
도 9 및 도 10을 참조하면, 도 9에 도시한 바와 같이 마스크 산화층(123) 상에 제3 감광 패턴(125)를 형성한다. 제3 감광 패턴(125)을 마스크로 마스크 산화층(123) 및 웰 영역(119)을 식각하여 d1폭(또는 직경)의 넓은 제1 트렌치(127) 및 마스크 산화층 패턴(123a)를 형성한다. 넓은 제1 트렌치(127)의 폭은 1.6um 정도로 형성할 수 있고, 넓은 제1 트렌치(127)의 깊이는 0.5um 정도로 형성할 수 있다. 다음에, 웰 영역(119)의 표면 보호를 위해 버퍼 산화층(미도시)을 150Å 정도를 형성할 수도 있다.
도 10에 도시한 바와 같이, 제3 감광 패턴(125)을 제거한다. 이어서, 넓은 제1 트렌치(127) 및 마스크 산화층 패턴(123a)의 양측벽에 측벽 산화층(129)를 형성한다. 이에 따라, 측벽 산화층(129)의 내부는 참조번호 128로 표시한 바와 같이 d2폭(또는 직경)을 가질 수 있다. 측벽 산화층(129)은 0.4um의 두께로 형성한 후 이방성 식각함으로써 넓은 트렌치 내부벽에 형성할 수 있다.
도 11 및 도 12를 참조하면, 도 11에 도시한 바와 같이 도 10의 측벽 산화층(129)을 식각 마스크로 웰 영역(119)를 식각하여 게이트 트렌치(133)을 형성한다. 게이트 트렌치(133)는 d1폭(또는 직경)의 넓은 제1 트렌치(127) 및 d2폭(또는 직경)의 좁은 제2 트렌치(131)을 포함할 수 있다.
그 다음, 마스크 산화층 패턴(123a) 및 측벽 산화층(129)을 모두 불산 용액(HF 용액)을 사용하여 습식식각으로 제거한다. 게이트 트렌치(133)를 형성할 때, 도 13c에서 도시한 바와 같이 게이트 연장 영역에 게이트 트렌치(133)보다 넓은 연장 트렌치(134)가 형성될 수 있다.
도 12에 도시한 바와 같이 게이트 트렌치(133) 내에 게이트 절연층(135) 및 불순물 도핑된 폴리실리콘층(137)을 형성한다. 게이트 절연층(135)는 산화층으로 형성할 수 있다. 게이트 절연층(135)는 500Å 내지 1000Å 정도의 두께로 형성할 수 있다. 불순물이 도핑된 폴리실리콘층(137)은 LPCVD 방법으로 형성한 폴리실리콘층에 인을 도핑하여 형성할 수 있다. 인(phosphrous)의 도핑 농도는 2E20/cm3 정도일 수 있다. 불순물이 도핑된 폴리실리콘층(137)의 두께는 0.8um 정도일 수 있다.
도 13a 내지 도 13c을 참조하면, 도 13b에 도시한 바와 같이 셀 어레이 영역을 오픈하는 제4 감광 패턴(139)를 형성한다. 특히, 도 13b에 도시한 바와 같이 게이트 연장 영역의 연장 트렌치(134) 상에는 불순물이 도핑된 폴리실리콘층(137)을 보호하기 위하여 제4 감광 패턴(139)이 도포될 수 있다.
이어서, 도 13a 및 도 13c에 도시한 바와 같이 셀 어레이 영역 및 게이트 연장 영역의 불순물이 도핑된 폴리실리콘층(137)을 에치백한다. 에치백은 불순물이 도핑된 폴리실리콘층(137)을 수직으로 식각하는 공정이다. 도 13a에서는 불순물이 도핑된 폴리실리콘층(137)이 게이트 트렌치(133)에만 남아 트렌치 게이트(141)가 된다.
다시 말해, 게이트 절연층(135) 및 트렌치 게이트(141)로 구성된 트렌치 게이트 패턴(142)은 게이트 트렌치(133)를 구성하는 제2 트렌치(131)에 매립하여 형성된다. 그리고, 도 13c에서는 게이트 연장 영역의 넓은 연장 트렌치(134)에 연장 트렌치 게이트(141-1)가 형성될 수 있다. 즉, 연장 트렌치(134)에는 트렌치 게이트 (141)과 연장되는 연장 트렌치 게이트(141-1)가 형성될 수 있다. 이에 따라, 상기 연장 트렌치(134)에는 트렌치 게이트 패턴(142)과 연장되는 연장 트렌치 게이트 패턴(142-1)이 형성될 수 있다.
도 14 내지 도 16을 참조하면, 도 14에 도시한 바와 같이 트렌치 게이트(141) 양측의 웰 영역(119)를 오픈하는 제5 감광 패턴(143)을 형성한다. 이어서, 제5 감광 패턴(143)을 마스크로 하여 화살표로 표시한 바와 같이 소오스 영역용 불순물(145)과 채널스톱(channel stop) 영역용 불순물(147)을 이온주입한다. 소오스 영역용 불순물(145)과 채널스톱(channel stop) 영역용 불순물(147)은 인(phosphorous)을 5e15/cm2의 도즈 및 80KeV 정도의 에너지로 주입한다.
도 15에 도시한 바와 같이, 게이트 절연층(135) 및 트렌치 게이트(141)의 상부에는 게이트 트렌치(133) 상에 분리 산화층(154)을 형성한다. 분리 산화층(154)은 1.2um 정도의 두께로 형성할 수 있다. 분리 산화층(154)을 형성한 후 열처리할 수 있다. 분리 산화층(154)의 열처리는 질소 분위기의 950℃의 확산로에서 수행할 수 있다. 분리 산화층(154)의 형성 및 열처리시에 트렌치 게이트(141)의 양측에 웰 영역(119)의 상부 부분에 소오스 영역(149)이 형성될 수 있다. 소오스 영역(149)은 트렌치 게이트 패턴(142)의 양측벽의 제2 트렌치(131) 상부 부분에 형성될 수 있다.
도 16에 도시한 바와 같이, 분리 산화층(154)을 에치백하여 트렌치 게이트(141) 및 소오스 영역(149)을 절연하는 분리 절연층(155)를 형성한다. 분리 절연층(155)은 소오스 영역들(149)의 사이에서 게이트 절연층(135) 및 트렌치 게이트(141)의 상부에 형성될 수 있다. 분리 절연층(155)은 후속 공정에서 콘택 트렌치를 자기 정렬((self align) 방법으로 형성할 때 이용할 수 있다.
도 17a 및 17b를 참조하면, 웰 영역(119), 분리 절연층(155), 트렌치 게이트(141, 141-1)의 전면에 필드 절연층(156)을 형성한다. 필드 절연층(156)은 산화막으로 형성할 수 있다.
이어서, 도 17b에 도시한 바와 같이 게이트 연장 영역 상에 형성된 필드 절연층(156)을 식각하여 콘택홀(157)을 형성한다. 콘택홀(157)은 게이트 연장 영역의 트렌치 게이트(141-1)을 배선층과 연결하기 위하여 형성할 수 있다.
도 18 및 도 19를 참조하면, 도 18에 도시한 바와 같이 필드 절연층(156) 상에 제6 감광 패턴(159)을 형성한다. 제6 감광 패턴(159)을 식각 마스크로 필드 절연층(156), 분리 절연층(155) 및 웰 영역(119)을 식각하여 콘택 트렌치(161)를 형성함과 아울러 필드 절연층 패턴(156a), 분리 절연층 패턴(155a)를 형성한다. 필드 절연층 패턴(156a) 및 분리 절연층 패턴(155a)은 콘택 트렌치(161)을 셀프 얼라인 방식으로 형성하는데 이용되는 헤드 절연층(158)일 수 있다.
콘택 트렌치(161)는 필드 절연층 패턴(156a) 및 헤드 절연층 패턴(155a)에 셀프 얼라인되고 소오스 영역(149)를 노출하도록 형성될 수 있다. 콘택 트렌치(161)의 깊이는 웰 영역(119)의 바닥으로부터 0.1um 내지 0.5um정도의 거리가 확보되도록 형성할 수 있다.
도 19에 도시한 바와 같이, 콘택 트렌치(161) 내에 화살표로 표시한 바와 같이 불순물을 주입하여 콘택 불순물 영역(165)을 형성한다. 콘택 불순물 영역(165)은 웰 영역(119)의 하부 표면 및 에피층(103) 상에 형성될 수 있다. 콘택 불순물 영역(165)는 p+ 불순물 영역일 수 있다. 콘택 불순물 영역(165)은 콘택 트렌치(161) 내에서 발생하는 누설 전류를 감소시키기 위해 수행할 수 있다. 콘택 불순물 영역(165)은 붕소(boron)를 5e15/cm2, 50KeV의 낮은 에너지로 주입하여 형성한다.
도 20을 참조하면, 콘택 트렌치(161) 내에 배리어 금속층(미도시), 예컨대 Ti 및 TiN막을 형성한 후, 콘택 트렌치(161) 내에 금속층, 예컨대 텅스텐층을 형성하여 콘택 플러그(167)을 형성한다.
이어서, 헤드 절연층(158) 및 콘택 플러그들(167) 상에는 배선층(169)을 형성한다. 배선층(169)는 알루미늄층으로 형성될 수 있다. 트렌치 게이트형 전력 모스 소자는 도 2의 화살표로 표시한 바와 같이 소오스 영역(149)에서 n+ 불순물 영역을 갖는 기판(101) 측으로 수직 방향으로 캐리어가 이동될 수 있다.
계속하여, 기판(101)의 뒷면을 연마하여 두께를 150um 내지 350um정도로 얇게하고, 도 3a 및 도 4a에 도시한 바와 같이 기판(101)의 배면에 배면 금속층(171)을 증착함으로써 완성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형, 치환 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다. 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
101: 기판. 103: 에피층, 105: 버퍼 산화층, 115: 채널 스톱 영역, 119: 웰 영역
121: 가드링 영역, 133: 게이트 트렌치, 134: 연장 트렌치, 135: 게이트 절연층
141, 141-1: 트렌치 게이트, 142, 142-1: 트렌치 게이트 패턴, 149: 소오스 영역
155: 분리 절연층 패턴, 156: 필드 절연층 패턴, 158: 헤드 절연층, 161: 콘택 트렌치, 165: 콘택 불순물 영역, 167: 콘택 플러그, 169: 배선층
121: 가드링 영역, 133: 게이트 트렌치, 134: 연장 트렌치, 135: 게이트 절연층
141, 141-1: 트렌치 게이트, 142, 142-1: 트렌치 게이트 패턴, 149: 소오스 영역
155: 분리 절연층 패턴, 156: 필드 절연층 패턴, 158: 헤드 절연층, 161: 콘택 트렌치, 165: 콘택 불순물 영역, 167: 콘택 플러그, 169: 배선층
Claims (10)
- 드레인 영역을 구성하는 기판 상에 형성된 에피층;
상기 에피층에 형성된 웰 영역;
상기 웰 영역의 표면보다 낮으면서 서로 떨어져 위치하는 복수개의 게이트 트렌치들에 형성된 트렌치 게이트 패턴들;
상기 트렌치 게이트 패턴들의 양측벽의 상부 부분에 형성된 소오스 영역들;
상기 소오스 영역들 및 트렌치 게이트 패턴들의 상부에 형성된 헤드 절연층;
상기 소오스 영역들 사이의 상기 웰 영역에 배치되고 상기 헤드 절연층의 양측벽에 셀프 얼라인되어 형성된 복수개의 셀 콘택 영역들; 및
상기 셀 콘택 영역들과 전기적으로 연결된 배선층을 포함하여 이루어지는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자. - 제1항에 있어서, 상기 헤드 절연층은 상기 셀 콘택 영역들 사이에 형성되어 있는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자.
- 제1항에 있어서, 상기 셀 콘택 영역은,
상기 헤드 절연층의 양측벽에 셀프얼라인되어 형성된 콘택 트렌치의 바닥에 형성된 콘택 불순물 영역; 및
상기 콘택 불순물 영역 상의 상기 콘택 트렌치에 매립된 콘택 플러그를 포함하여 이루어지는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자. - 제3항에 있어서, 상기 콘택 트렌치는 상기 웰 영역의 바닥 부근까지 형성되고, 상기 콘택 플러그는 상기 웰 영역의 바닥 부근까지 상기 콘택 트렌치를 매립하도록 형성되어 있는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자.
- 제1항에 있어서, 상기 트렌치 게이트 패턴은 상기 게이트 트렌치보다 넓으면서 상기 웰 영역보다 높이가 낮은 연장 트렌치에 형성된 연장 트렌치 게이트 패턴을 더 포함하고,
상기 연장 트렌치 게이트 패턴 상에는 콘택홀을 갖는 필드 절연층 패턴이 형성되어 있고, 상기 필드 절연층 패턴 상에서는 상기 콘택홀을 매립하도록 배선층이 형성되어 있는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자. - 드레인 영역을 구성하는 기판 상에 에피층을 형성하는 단계;
상기 에피층에 웰 영역을 형성하는 단계;
상기 웰 영역의 일부 영역을 식각하여 서로 떨어져 위치하는 복수개의 게이트 트렌치들을 형성하는 단계;
상기 게이트 트렌치 내에 상기 웰 영역의 표면보다 낮게 트렌치 게이트 패턴을 형성하는 단계;
상기 트렌치 게이트 패턴의 양측벽의 상부 부분에 소오스 영역들을 형성하는 단계;
상기 소오스 영역 및 트렌치 게이트 패턴의 상부에 헤드 절연층을 형성하는 단계;
상기 헤드 절연층의 양측벽에 셀프 얼라인되도록 상기 소오스 영역들 사이의 상기 웰 영역을 식각하여 콘택 트렌치를 형성하는 단계;
상기 콘택 트렌치 내에 매립되는 셀 콘택 영역을 형성하는 단계; 및
상기 셀 콘택 영역과 전기적으로 연결되는 배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자의 제조방법. - 제6항에 있어서, 상기 게이트 트렌치는 넓은 폭의 제1 트렌치 및 상기 제1 트렌치의 하부에 상기 제1 트렌치보다 좁은 폭의 제2 트렌치로 형성하는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자의 제조방법.
- 제7항에 있어서, 상기 트렌치 게이트 패턴은 상기 제2 트렌치에 매립하여 형성하고, 상기 소오스 영역은 상기 트렌치 게이트 패턴의 양측벽의 상기 제2 트렌치 상부 부분에 형성하는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자의 제조방법.
- 제6항에 있어서, 상기 콘택 트렌치를 형성할 때 상기 콘택 트렌치는 상기 웰 영역의 바닥 부근까지 식각하고, 상기 콘택 플러그는 상기 웰 영역의 바닥 부근까지 상기 콘택 트렌치를 매립하여 형성하는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자의 제조방법.
- 제6항에 있어서, 상기 게이트 트렌치를 형성할 때 상기 게이트 트렌치보다 넓으면서 상기 웰 영역보다 높이가 낮은 연장 트렌치를 형성하고,
상기 트렌치 게이트 패턴을 형성할 때 상기 연장 트렌치에는 상기 트렌치 게이트 패턴과 연장되는 연장 트렌치 게이트 패턴들을 형성하고,
상기 연장 트렌치 게이트 패턴 상에는 콘택홀을 갖는 필드 절연층 패턴을 형성하고,
상기 배선층을 형성할 때 상기 필드 절연층 패턴 상에서는 상기 콘택홀을 매립하도록 상기 배선층을 형성하는 것을 특징으로 하는 트렌치 게이트형 전력 모스 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140024596A KR101572196B1 (ko) | 2014-02-28 | 2014-02-28 | 트렌치 게이트형 전력 모스 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140024596A KR101572196B1 (ko) | 2014-02-28 | 2014-02-28 | 트렌치 게이트형 전력 모스 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150102562A true KR20150102562A (ko) | 2015-09-07 |
| KR101572196B1 KR101572196B1 (ko) | 2015-11-26 |
Family
ID=54243314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140024596A KR101572196B1 (ko) | 2014-02-28 | 2014-02-28 | 트렌치 게이트형 전력 모스 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101572196B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4932088B2 (ja) | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| JP2008109010A (ja) * | 2006-10-27 | 2008-05-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
-
2014
- 2014-02-28 KR KR1020140024596A patent/KR101572196B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101572196B1 (ko) | 2015-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263070B2 (en) | Method of manufacturing LV/MV super junction trench power MOSFETs | |
| US8482062B2 (en) | Semiconductor device having a floating semiconductor zone | |
| US9269806B2 (en) | Semiconductor device and method of fabricating same | |
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| US20170288051A1 (en) | Trench mosfet shield poly contact | |
| US10797167B2 (en) | Superjunction semiconductor device and method of manufacturing the same | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| US8981462B2 (en) | Semiconductor device | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| US11830914B2 (en) | Power semiconductor device and method of fabricating the same | |
| US9496389B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN114744049B (zh) | 碳化硅mosfet半导体器件及制作方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| US10388801B1 (en) | Trench semiconductor device having shaped gate dielectric and gate electrode structures and method | |
| US20200066857A1 (en) | Semiconductor device including junction material in a trench and manufacturing method | |
| KR101572196B1 (ko) | 트렌치 게이트형 전력 모스 소자 및 그 제조방법 | |
| KR102593101B1 (ko) | 파워 모스펫 | |
| KR101640570B1 (ko) | 실리콘 카바이드 트렌치 게이트형 전력 모스 소자 및 그 제조방법 | |
| US20240222498A1 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
| TW201338049A (zh) | 溝渠式井區電場屏護功率金氧半場效電晶體結構及製程方法 | |
| US20240234518A9 (en) | Transistor device and method of fabricating contacts to a semiconductor substrate | |
| US20240136411A1 (en) | Transistor device and method of fabricating contacts to a semiconductor substrate | |
| US20230060069A1 (en) | Metal-oxide semiconductor field effect transistor device and manufacturing method therefor | |
| KR20170137002A (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 4 |