KR20150097440A - 유기 전자 장치의 제조 방법 및 유기 전자 장치 - Google Patents

유기 전자 장치의 제조 방법 및 유기 전자 장치 Download PDF

Info

Publication number
KR20150097440A
KR20150097440A KR1020150025073A KR20150025073A KR20150097440A KR 20150097440 A KR20150097440 A KR 20150097440A KR 1020150025073 A KR1020150025073 A KR 1020150025073A KR 20150025073 A KR20150025073 A KR 20150025073A KR 20150097440 A KR20150097440 A KR 20150097440A
Authority
KR
South Korea
Prior art keywords
layer
passivation
substrate
substrate layer
organic
Prior art date
Application number
KR1020150025073A
Other languages
English (en)
Other versions
KR101811099B1 (ko
Inventor
마이클 스타넬
스테판 모크
Original Assignee
프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베. filed Critical 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베.
Publication of KR20150097440A publication Critical patent/KR20150097440A/ko
Application granted granted Critical
Publication of KR101811099B1 publication Critical patent/KR101811099B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H01L51/5237
    • H01L51/107
    • H01L51/448
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/56
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/1307Organic Field-Effect Transistor [OFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 전자 장치를 제조하기 위한 방법은 도전성 재료를 갖는 기판 층을 제공하는 제 1 단계를 포함한다. 제 2 단계에서, 상기 방법은 플렉소 인쇄에 의해 패시베이션 영역들에 패시베이션 층을 배치하는 단계를 포함한다. 유기 반도체 재료는 상기 방법의 제 3 단계에서 배치된다. 제 4 단계에서, 패시베이션 층 및 유기 반도체 재료가 기판 층과 전극 층 사이에 배치되도록 전극 층이 배치된다.

Description

유기 전자 장치의 제조 방법 및 유기 전자 장치{METHOD FOR PRODUCING AN ORGANIC ELECTRONIC DEVICE AND ORGANIC ELECTRONIC DEVICE}
본 발명은 유기 전자 장치의 제조 방법 및 이러한 제조 방법에 의해 제조된 유기 전자 장치 방법에 것이다.
광범위한 전자 장치, 특히 예를 들어, 유기 태양 전지, 유기 발광 다이오드(OLED) 또는 유기 전계 효과 트랜지스터(OFET)와 같은 유기 전자 장치의 제조 방법에서, 각각의 장치의 층의 특정 표면 영역을 패터닝 또는 패시베이팅(passivating)하기 위한 요구가 있다.
[1]은 예를 들어 플렉소 인쇄 방법[2]에 의해 도전성 금속 페이스트로 격자 구조를 제조하는 방법을 설명한다. [3]은 플렉소 인쇄를 이용하여 도전성 금속 페이스트로 안테나를 제조하는 방법을 설명한다.
[4]는 태양 전지를 제조하기 위해 PEDOT:PSS로 약칭되는 poly(3,4-ethylenedioxythiophene) poly(styrenesulfonate)으로 표면의 습윤을 향상시키기 위해 N 옥탄올로 장치 표면을 프리웨팅(pre-wetting)하는 것을 설명한다. 프리웨팅은 플렉소 인쇄 방법에 의해 수행된다.
[5]는 특정 탈습윤을 이용하여 PEDOT:PSS의 자기 지향을 위한 강한 소수성 재료의 인쇄에 의해 유기 전계 효과 트랜지스터(OFET)를 제조하기 위한 플렉소 인쇄 방법을 설명한다.
[6] 플렉소 인쇄에 의해 센서 소자용 소수성 장벽 구조물을 제조하기 위한 방법을 설명한다.
광범위한 유기 발광 다이오드는 현재 중합체 또는 플라스틱 기판 상에 배치될 수 있다. 플라스틱 기판은 장벽 층 외에도 애노드 층을 포함한다. 애노드 층은 예를 들어 투명 도전성 산화물(TCO)과 같은 투명 도전성 층일 수 있다. 투명 도전성 층으로 장벽 층을 패터닝하는 것은 첨가 또는 차감 방법(additive or subtractive method)에 의해 수행될 수 있다.
유기 전자 장치의 층의 특정 표면 영역을 패터닝 또는 패시베이팅하는 것은 첨가 또는 차감 방법에 의해 수행될 수 있다.
첨가 방법에서, 패시베이팅할 때, 절연 재료는 예시적으로 전류가 패시베이팅된 영역에서 애노드로부터 캐소드로 흐르는 것을 방지하기 위해 애노드 상에 도포될 수 있다. 차감 방법에서, 애노드는 예시적으로 전류가 흐르는 것을 방지하기 위해 패시베이팅되거나 패터닝될 영역에서 제거될 수 있다.
[7]은 애노드가 부분적으로 레이저에 의해 부식되어, 유기 발광 다이오드의 발광 영역이 서로 분리되 차감 방법을 설명한다. 그러나, 이러한 프로세스는 남아 있는 능동 소자 또는 영역을 오염시킬 수 있는 입자를 생성시킨다. 부가적으로, 이러한 프로세스는 TCO 코팅만이 장벽 층을 손상시키지 않고 부식될 수 있기 때문에 플라스틱 장벽막에 거의 롤-투-롤(roll-to-roll) 호환이 이루어지지 않는다. 이것은 예를 들어 기판의 웹 가이딩, 기판의 두께 공차, 장벽 층의 두께 공차 및 레이저의 TCO 코팅 또는 초점 깊이와 같은 프로세스 파라미터의 모두에 대한 최고의 요건을 생성시킨다.
첨가 방법에서, 애노드의 부분적 패시베이션은 패터닝된 유전체를 증착함으로써 수행될 수 있다. [8]은 패터닝된 유전체를 증착하기 위한 포토리소그래피 프로세스를 설명한다. 그러나, 포토리소그래피 프로세스는 복잡하고, 값비싸고, 롤-투-롤 프로세스와 호환 가능하지 않거나 불충분하게만 호환 가능하다.
소위 잉크젯 프린팅 프로세스는 특히 패시베이팅되는 큰 영역에 거의 롤-투-롤 호환이 이루어지지 않고 비효율적이다. 방법 중에, 잘못 어드레스된 드롭(misaddressed drop)은 부가적으로 장치의 능동 소자 또는 영역에 도달하여, 이를 저해하거나 그 기능을 저해할 수 있다. 부가적으로, 저점도 액체만이 잉크젯 방법을 이용하여 인쇄될 수 있다.
스크린 인쇄에서, 인쇄 형태는 패시베이팅되는 영역과 패시베이팅되지 않는 영역 둘 다에 접촉하며, 따라서, 또한 [8]에서 예시적으로 설명된 바와 같은 입자로 이러한 영역을 스크래치(scratch)하거나 오염시킬 수 있는 능동 소자에도 접촉한다. 더욱이, 스크린 인쇄 방법은 로터리 스크린 인쇄 방법을 제외하고 거의 롤-투-롤 호환 가능하지 않다.
요판(intaglio) 인쇄 방법은 롤-투-롤 호환 가능하지만, 본 명세서에서 사용된 인쇄 형태는 능동 소자에 접촉하고, 입자로 이러한 소자를 스크래치하거나 오염시켜, 장치의 기능을 저해할 수 있다. 게다가, 인쇄 실린더에서 벗겨지지 않는 패시베이션 잔류물(residues)은 능동 소자를 오염시킬 수 있다. 요판 인쇄 방법에 의하면, 저점도 인쇄 물질 및 흡수성 기판이 주로 사용된다. 이러한 방법은 플라스틱 또는 금속막과 같이 점성이 있고, 비흡수성 기판일 수 있는 패시베이션 층에 적합하지 않다.
도 5는 요판 인쇄 방법에 의해 패터닝된 기판을 포함하는 OLED(1005)의 사진을 도시하며, 패시베이션 영역은 문자 "COMEDD" 및 "R2flex" 와 발광 영역(1006a-c) 사이의 (어두운) 영역으로서 인지할 수 있다. OLED(1005)는 패시베이션 잔류물에 의한 능동 요소의 오염에 의해 발생되는 얼룩진 OLED 발광 영역(능동 영역)(1006a-c)을 갖는다.
결과적으로, 바람직한 것은 장치의 능동 영역의 높은 처리량(throughput), 신뢰성있는 패시베이션 및 고품질을 가능하게 하는 유기 전자 장치의 영역을 패시베이팅하기 위한 방법이다.
본 발명의 목적은 능동 영역이 낮은 손상도 및/또는 오염도를 나타내고, 높은 처리율에서 제조될 수 있도록 하는 유기 전자 장치 및 특히 유기 발광 다이오드를 제조하기 위한 방법을 제공하는 것이다.
이러한 목적은 제 1 항 또는 제 8 항에 따른 방법 및 제 9 항에 따른 유기 전자 소자에 의해 달성된다.
본 발명의 실시예는 패시베이션 층이 플렉소 인쇄(flexographic printing)에 의해 광범위한(extensive) 애노드와 캐소드 사이의 패시베이션 영역들에 배치(arrange)되는 유기 전자 장치를 제조하기 위한 방법을 제공한다. 부가적으로, 이러한 방법은 유기 반도체 재료를 배치하는 단계와, 패시베이션 층 및 유기 반도체 재료가 기판 층과 전극 층 사이에 배치되도록 전극 층을 배치하는 단계를 포함한다.
본 실시예의 장점은 능동 영역의 오염이 플렉소 인쇄(방법)에 의해 최소화되거나 방지될 수 있고, 패시베이션 영역 외부의 간격 영역 내의 기판으로부터 인쇄 형태를 이격시킴으로써, 기판과 인쇄 형태 사이의 접촉이 이러한 간격 영역에서 방지되며, 따라서 능동 영역의 손상이 최소화되거나 방지될 수 있다는 사실이다. 방법은 이러한 방법을 이용할 때 제조 처리율이 높을 수 있도록 롤-투-롤 방법으로 구현될 수 있다. 게다가, 이러한 방법은 연속적인 방법으로 구현될 수 있다.
대안적인 실시예는 플렉소 인쇄 방법을 이용하여 유기 발광 다이오드를 제조하기 위한 방법을 제공한다.
본 실시예의 장점은 유기 발광 다이오드의 발광 영역이 동질 발광 영역을 나타낼 수 있다는 사실이다.
본 발명의 추가의 실시예는 기판 또는 베이스 전극이 금속 막인 유기 전자 장치를 제조하기 위한 방법을 제공한다.
본 실시예의 장점은 금속 막의 전기 전도도, TCO 기판에 대한 열 전도도, 기계적 응력 및/또는 장벽 특성이 증가될 수 있다는 사실이다.
추가의 유리한 실시예는 종속 항의 발명의 대상(subject)이다.
본 발명의 바람직한 실시예는 첨부된 도면을 참조하여 연속하여 상세히 설명될 것이다.
도 1은 본 발명의 실시예에 따른 유기 장치를 제조하기 위한 방법의 개략적인 흐름도를 도시한다.
도 2는 본 발명의 실시예에 따라 패시베이션 영역에서 기판으로부터 유기 반도체 재료를 이격시키는 베이스 전극, 패시베이션 층을 포함하는 유기 발광 다이오드의 개략적인 측 단면도를 도시한다.
도 3은 본 발명의 방법에 의해 제조될 수 있는 패터닝된 유기 발광 다이오드의 평면도이다.
도 4는 본 발명의 실시예에 따른 플렉소 인쇄 방법의 개략도를 도시한다.
도 5는 종래 기술에 따라 요판 인쇄 방법에 의해 패터닝된 기판과 패시베이션 잔류물에 의해 오염된 발광 영역을 포함하는 패터닝된 유기 발광 다이오드의 사진을 도시한다.
이하, 도면을 참조하여 본 발명의 실시예를 보다 상세하게 논의하기 전에, 동일한 요소, 객체 및/또는 구조 또는 동일한 기능 또는 동등한 효과의 것에는 서로 다른 실시예에 도시된 이러한 요소의 설명이 상호 교환 가능하거나 서로에 대해 적용 가능하도록 도면 전체에 걸쳐 동일한 참조 부호가 제공될 것으로 지적되어야 한다.
그 다음, 기판 층(substrate layer)이라는 용어는 베이스 전극을 포함하는 층을 의미한다. 기판 층은 예시적으로 알루미늄, 강철, 은, 구리 또는 다른 금속으로 이루어지는 금속 막일 수 있다. 기판 층은 예를 들어 금속 막으로 구현될 때 베이스 전극일 수 있다. 대안적으로, 기판 층은 또한 투명한 도전성 층을 가진 (투명한) 중합체 장벽 막이나, 예를 들어 TCO 층 또는 금속 층과 같은 투명한 도전성 층을 가진 가요성 유리일 수 있다. 기판 층이 투명한 도전성 층을 가진 중합체 장벽 막 또는 가요성 유리인 경우, 기판 층은 투명한 도전성 기판일 수 있다. 투명한 도전성 층은 TCO 층, 나노와이어 및/또는 탄소 나노 튜브(CNT)일 수 있다. 투명한 도전성 층 또는 금속 층은 베이스 전극으로서 사용될 수 있다. 예시적으로, 베이스 전극은 은을 포함할 수 있다. 은은 예시적으로 증착 또는 스퍼터링(캐소드 증착)에 의해 기판 층 상에 배치될 수 있다. 기판 층은 베이스 전극(예시적으로 TCO를 가진 플라스틱 막) 및 베이스 전극 자체(예시적으로 금속 막)의 캐리어 둘다일 수 있다. 베이스 전극 및 기판 층이라는 용어는 이 후 동의어로 사용되고, 상호 교환 가능한 것으로 해석될 것이다.
도 1은 유기 장치를 제조하기 위한 방법(100)의 개략적인 흐름도를 도시한다. 방법(100)은 도전성 재료를 갖는 기판 층이 제공되는 제 1 단계(110)를 포함한다.
방법(100)은 패시베이션 층이 플렉소 인쇄에 의해, 즉 플렉소 인쇄 방법에 의해 패시베이션 영역에 배치되는 제 2 단계를 포함한다. 기판 층이 패시베이션 영역 내의 패시베이션 층으로 피복되도록 패시베이션 영역은 기판 층의 표면 영역일 수 있다. 대안적으로 또는 부가적으로, 그것은 또한 예를 들어 유기 또는 무기 도전성 또는 반도체 기능성 재료와 같은 재료 층이 패시베이션 영역이 기능성 재료의 표면 영역을 피복할 수 있도록 기판 상에 배치되는 것이 가능하다.
방법(100)은 유기 반도체 재료를 배치하는 제 3 단계를 포함한다. 유기 반도체 재료는 기판 층의 능동 영역에서의 유기 전자 재료가 능동 영역 또는 베이스 전극에 접촉하도록 기판 층의 영역의 위에 완전히 또는 부분적으로 배치될 수 있고, 패시베이션 층에 의해 패시베이션 영역 내의 기판 층으로부터 이격된다.
방법(100)은 패시베이션 영역에서 패시베이션 층 및 유기 반도체 재료가 기판 층과 전극 층 사이에 배치되도록 전극 층을 배치하는 제 4 단계(140)를 포함한다. 전극 층은 하나 이상의 카운터 전극을 포함할 수 있으며, 즉 전위는 전체 영역에 걸쳐 있거나 (대향 전극의) 서로 다른 영역 내의 전극 층에 인가될 수 있다. 다시 말하면, 전극층은 일체형 또는 몇 개의 조각으로 이루어질 수 있다. 전극층이 여러 조각으로 이루어지는 것으로 구현되는 경우, 전위는 전극 층 중 하나 또는 수 개의 서브영역에 인가될 수 있으며, 이는 여러 대향 전극이 함께 또는 개별적으로 구동될 수 있다는 것을 의미한다.
유기 반도체 재료는 전류가 능동 영역에서 애노드와 캐소드 사이에 흐르게 할 수 있다. 방법(100)에 의해 제조되는 장치는 OLED, 유기 태양 전지 또는 OFET일 수 있다.
베이스 전극과 전극 층 사이의 극성에 기초하여, 베이스 전극 또는 전극 층은 애노드로 사용될 수 있고, 각각의 대향 전극 층 또는 베이스 전극은 캐소드로서 사용될 수 있다. 이것은 기판 층의 도전성 재료가 애노드 및 캐소드의 모두를 형성할 수 있다는 것을 의미한다. 패시베이션 층은 애노드 또는 캐소드에 배치될 수 있다. 다시 말하면, 패시베이션 층은 제 3 단계(130)가 제 2 단계(120)를 따를 수 있거나 제 2 단계(120)가 제 3 단계(130)를 따를 수 있도록 기판 층 또는 전극 층에 배치될 수 있다.
패시베이션 층은 예시적으로 수지, 중합체 또는 플라스틱, 또는 패시베이션 페이스트일 수 있다. 패시베이션 층은, 예를 들어, 1 ㎛ 이상, 15 ㎛ 이상 또는 20㎛ 이상의 층 두께를 나타낼 수 있다.
패시베이션 페이스트의 높은 점도는 패시베이션 페이스트가 증착된 후, 즉 기판 층 또는 유기 전자 재료상에 배치된 후에 "흐름(flow)"이 이루어지고, 따라서 핀 홀을 닫거나 밀봉하며/하거나 균일한 두께의 층 및/또는 매끄러운 층을 형성하며, 즉 낮은 표면 거칠기(roughness)만을 나타낼 수 있게 할 수 있다. 평균 표면 거칠기는 5-1000 nm, 50-800 nm 또는 200-500 nm의 범위 내에 있을 수 있다.
패시베이션 페이스트는 예시적으로 폴리우레탄 수지 또는 에폭시 수지일 수 있고/있거나, 20 ℃에서 500 및 5000, 600 및 2500 또는 1000 및 3000 m/pas 사이의 범위의 점도를 나타내고, 예를 들어, 1-100 N/mm, 5-50 N/mm 또는 7-20 N/mm, 바람직하게는 10 N/mm ± 10%의 범위 내의 접촉 압력을 이용하는 플렉소 인쇄 방법 중에 기판상에 배치될 수 있다. 대안적으로, 패시베이션 페이스트의 패시베이션 층은 중합체 재료를 포함할 수 있다.
대안적으로 또는 부가적으로, 패시베이션 페이스트는 예시적으로 자외선(UV) 광 아래에서 경화하는 수지 또는 중합체일 수 있다. 대안적으로, 수지 또는 중합체는 또한 예시적으로 어닐링 온도에 도달할 때 경화할 수 있다. 어닐링 온도는 예를 들어 50 ℃ 이상, 120 ℃ 이상 또는 400 ℃ 이상일 수 있다. 개시 상태에서, 경화되기 전에, 수지 또는 중합체는 예시적으로 경화되도록 경화하는 시간 동안에 예시적으로 수지 또는 중합체로부터 빠져나오는 용매를 포함할 수 있다.
지금까지, 플렉소 인쇄 방법을 수행하기 위한 장치의 아닐록스 롤러의 스크린 패턴이 또한 완전히 밀봉된 층이 형성하는 것을 방지할 수 있는 인쇄의 결과로 볼 수 있기 때문에 당업자는 본 기술 분야에서 공지된 바와 같이 패시베이션 층을 배치하기 위한 플렉소 인쇄 방법과 다른 방법을 사용했다.
패시베이션 층의 패시베이션 재료는 상술한 특징에 기초하여 "흐름"을 이룰 수 있으며, 따라서 균일한 층 두께가 형성하도록 할 수 있다.
안테나 구조로 잉크젯 방법에 예시적으로 사용되는 바와 같이, 도전성 재료를 이용하여 인쇄하는 것과는 대조적으로, 패시베이션 영역의 보이드(void)는 캐소드와 애노드 사이를 단락시킬 수 있는 반면에, 도전성 재료의 로컬 보이드는 라인 저항을 증가시킬 수 있다. 라인 저항의 증가는 예시적으로 장치의 효율을 감소시킬 수 있지만, 단락은 밀봉되거나 폐쇄된 완성된 표면에 관한 요건이 도전성 층에 대해서보다 패시베이션 층에 대해 더 높을 수 있도록 완성된 장치가 실패하게 할 수 있다.
다시 말하면, 방법(100)이 허용하는 바와 같이 플렉소 인쇄 방법에서 패시베이션 층의 인쇄는 예를 들어 플렉소 인쇄 방법에서 패시베이션 층의 인쇄에 의해 비도전성 패시베이션 재료(절연 층)로 광범위한 가요성 유기 전자 장치의 롤-투-롤 패터닝을 허용한다.
이러한 방법의 장점은 첨가 방법이고, 기판 층의 베이스 전극, 예시적으로 (중합체 장벽 막 또는 금속 막 상의 TCO 층처럼) 애노드가 차감 방법과는 달리 손상되지 않는다는 것이다.
특히, 애노드가 예시적으로 부분적으로 레이저에 의해 부식되는 차감 방법과는 달리, 방법(100)은 기판 층이 금속 막인 경우에 방법(100)이 여전히 적용될 수 있다는 장점을 갖는다.
특히, 방법(100)은 전자 장치의 넓은 영역을 패시베이팅하기 위해 사용될 수 있다. 해상도, 즉 패시베이팅된 영역을 배치하는 위치는 예시적으로 50 μm, 200 μm 또는 1000 μm일 수 있다. 방법은 플렉소 인쇄 방법에서 패시베이션 층을 인쇄하여 롤-투-롤 프로세스로 광범위한 가요성 유기 전자 장치를 제조하는데 사용될 수 있다.
도 2는 베이스 전극(12) 및 패시베이션 층(14)을 포함하는 유기 발광 다이오드(10)의 개략적인 측 단면도를 도시하며, 패시베이션 층(14)은 패시베이션 영역(16)에서 베이스 전극(12)으로부터 유기 반도체 재료(18)를 이격시킨다. 패시베이션 층(14)은 예시적으로 단계(120)에 의해 배치될 수 있다. 대향 전극 층(22)은 유기 반도체 재료(18) 상에 배치된다. 베이스 전극(12), 패시베이션 재료(14), 유기 반도체 재료(18) 및 대향 전극 층(22)은 캡슐화 층(24)에 의해 피복된다. 캡슐화 층(24)은 예를 들어 외부 물체와 대향 전극 층(22), 반도체 재료(18) 및/또는 패시베이션 층(14)의 접촉 또는 기계적 접촉에 의해 기계적인 손상을 방지하고/하거나 물 및 산소 관통으로부터 보호하도록 구성된다.
유기 전자 장치(10)의 베이스 전극(12)은 제 1 전기 접점(26a)에 접속된다. 유기 전자 장치(10)의 대향 전극 층(22)의 대향 전극(22a 및 22b)은, 제 1 전위가 전기 접점(26b)에 결합되는 대향 전극 층(22)의 부분(대향 전극)(22a)과 전기 접점(26a) 또는 베이스 전극(12) 사이에 인가될 수 있도록, 대향 전극 층(22)에 결합되는 전기 접점들(26b, 26c)에 연결된다. 제 2 전위는 전기 접점(26c)에 결합되는 전극 층(22)의 영역(대향 전극)(22b)과 베이스 전극(12) 내에 인가될 수 있다.
이것은 유기 발광 다이오드(10)가 전기 접점(26b 및 26c)에 의해 영역(28a) 및 영역(28b)에서 독립적으로 구동될 수 있다는 것을 의미하며, 전기 접점(26a)에 인가될 수 있는 전압은 영역(28a 및 28b)에 대한 공통(기준) 전위를 형성한다. 전위차의 기호에 기초하여, 베이스 전극(12)의 도전성 재료는 예시적으로 애노드일 수 있고, 전극 층(22)은 유기 장치(10)의 캐소드일 수 있거나, 그 반대일 수 있다.
투명한 도전성 층을 가진 금속 막 또는 중합체 장벽 막, 또는 투명한 도전성 층을 가진 가요성 유리는 유기 전자 장치에 대한 기본적인 전기 접점을 형성할 수 있다. 베이스 전극(12)을 가진 기판 또는 기판 층은 롤-투-롤 방법과의 호환성을 허용하기 위해 유연할 수 있다. 예시적으로 증착되는 유기 전자 (반도체) 층의 기능은 전자 도전성 및 정공 도전성 유기 재료 사이의 헤테로 접합에 의해 가능하게 된다. 능동 영역을 형성하기 위해, 기본적인 전기 접점은 적소에서 절연 층(패시베이션)에 의해 특히 유기 전자 대향 접점으로부터 분리된다. 절연 층, 즉 패시베이션 층에 대한 요건은 기본 및 대향 접점의 효과적인 분리(절연)를 보장하기 위해 완성도(completeness)를 나타낸다는 것, 즉 핀 홀(pin hole)이 없다는 것이다. 부가적으로, 패시베이션 층은 다음 코팅 및 캡슐화 프로세스를 가능한 적게 방해하거나 전혀 방해하지 않도록 하기 위해 낮은 거칠기 및 작은 두께를 나타내는데 필요할 수 있다. 대안적으로, 예를 들어 유기 전자 장치의 미리 정해진 설정 높이를 달성하기 위해서는 높은 두께가 바람직할 수 있다.
바람직하게는, 예를 들어, 능동 영역 또는 요소와 같은 패시베이팅되지 않은 영역은 제한되지 않은 기능을 보장하기 위해 기계적으로 손상되지 않고, 입자로 오염되지 않거나 패시베이션 재료로 오염되지 않는다.
도 3은 본 발명의 방법, 예를 들어 방법(100)에 의해 제조될 수 있는 패터닝된 유기 발광 다이오드(30)의 평면도를 도시한다. 도 5의 유기 발광 다이오드(105)과는 대조적으로, 유기 발광 다이오드(30)는 균일한 발광 영역(32a-c)과 발광 영역 상의 최소 수의 결함 및 패터닝 잔류물을 포함한다.
다시 말하면, 도 3은 플렉소 인쇄 방법에 의해 패터닝된 기판을 포함하는 유기 발광 다이오드(30)를 도시한다. 육안으로, 능동 OLED 발광 영역에서는 결함 또는 패터닝 잔류물의 어느 것도 인식될 수 없다.
도 4는 플렉소 인쇄 방법의 개략도를 도시한다. 패시베이션 재료(52)는 닥터 블레이드 조(doctor blade bath)(54)에 배치되어, 이를 이용하여 아닐록스 롤러(56)에 투여된다. 아닐록스 롤러(56)에 의해, 패시베이션 재료(52)는 인쇄 형태 실린더(58)의 상승된 영역, 또는 인쇄 형태 실린더(58)에 배치된 가요성 인쇄 형태(59)의 상승된 영역에 증착되거나 배치된다.
대향 인쇄 실린더(62)는 인쇄 형태 실린더(58)에 인접하여 배치된다. 예시적으로 도 2의 기판 층 또는 베이스 전극(12)일 수 있거나 이를 포함할 수 있는 기판(64)은 인쇄 형태 실린더(58)와 대향 인쇄 실린더(62) 사이로 전달된다. 가요성 인쇄 형태(59)와 기판(64) 사이의 기계적 접점에 기초하여, 패시베이션 재료(52)는 패시베이션 영역에서 기판(64) 상에 배치된다. 패시베이션 영역은 적어도 부분적으로 인쇄 형태 실린더(58) 또는 가요성 인쇄 형태(59) 상의 상승된 위치에 배치된 영역에 의해 정의될 수 있다. 가요성 인쇄 형태(59)는 상승된 영역에 배치된 패시베이션 재료(52)를 부분적으로 또는 완전히 기판(64)으로 전달할 수 있다. 이것은 가요성 인쇄 형태(59)와 기판(64) 사이에 접점을 형성한 후에, 패시베이션 재료(52)의 잔류물이 가요성 인쇄 형태(59)에 남아 있을 수 있다는 것을 의미한다.
도시된 플렉소 인쇄 방법은 롤-투-롤 방법으로 구현될 수 있고, 기판(64)이 예시적으로 가요성 인쇄 형태(59)의 상승된 영역에 접촉하기 전에 예를 들어 제 1 롤(66)로부터 제공(언롤(unroll))될 수 있도록 실행 가능할 수 있다. 기판(64) 상에 패시베이션 재료(52)를 배치한 후 및 UV 광을 이용하여 패시베이션 재료의 전위 건조 시간 또는 조사 후, 기판은 제 2 롤(68)에 수납될 수 있으며, 즉 받아들여지거나 롤될 수 있다. 대안적으로, 플렉소 인쇄 방법은 또한 기판(64)의 개개의 광범위한 웹이 인쇄 형태 실린더(58)와 대향 인쇄 실린더(62) 사이의 영역으로 안내되고, 웹이 예를 들어 개개의 층으로, 적층 방식으로 또는 서로 인접하여 단계를 더 처리하기 위해 제공될 수 있도록 실행 가능할 수 있다.
다시 말하면, 도 4는 패터닝 방식으로 가요성 유기 전자 장치를 위한 절연 층을 전달하기 위한 플렉소 인쇄 방법을 도시하며, 인쇄 재료(패시베이션 재료(52))는 챔버 닥터 블레이드에 의해 전체 영역에 걸쳐 스크리닝되는 롤러(아닐록스 롤러(56)) 상에 투여되고, 패터닝된 패시베이션 층은 인쇄 형태 실린더(58) 또는 가요성 인쇄 형태(59)가 기판(64)에 접촉하는 위치에서의 기본적인 전기 접점을 가진, 예를 들어 투명한 도전성 산화물 기판과 같은 기판 (64)으로 전달된다.
본 명세서에서의 장점은 기판(64) 또는 여기에 배치된 전극이 변경되지 않은 상태로 유지한다는 사실이다.
본 명세서에 설명된 (플렉소 인쇄) 방법의 추가의 장점은 밀봉된 층이 기판(64) 상으로 전달될 수 있다는 것이다. 밀봉된 층은 작은 두께 및 큰 두께 둘다를 나타낼 수 있다. 두께 및 거칠기는 아닐록스 롤러(56)의 스크리닝, 패시베이션 재료(52)의 점도와 같은 물리적 특성 및 건조 파라미터에 의해 영향을 받을 수 있다. 예를 들어, 능동 상태로 유지하는 영역(인쇄되지 않은 영역)에서, 인쇄 형태 실린더(58) 또는 가요성 인쇄 형태(59)와 기판(64) 사이의 접촉이 방지된다. 이것은 입자 또는 패시베이션 재료(52)로부터/로 능동 소자의 손상 또는 능동 소자의 오염 또는 공해가 감소되거나 방지되는 것을 의미한다. 가요성 또는 탄성 인쇄 형태(59)는 기판(64)에 대한 응력을 감소시키지만, 인쇄 형태 실린더(58) 또는 가요성 인쇄 형태(59)는 이와 접촉한다.
더욱이, 플렉소 인쇄 방법은 고효율적인 롤-투-롤 방법으로 구현될 수 있다. 이것은 유기 전자 장치가 고 처리율, 즉 빠르고 값싸게 제조될 수 있다는 것을 의미한다. 특히, 예를 들어, 플레이트 또는 슬리브의 형태로 저렴하고 빠른 교체 인쇄 형태에 기초하여, 사용된 제조 장비는 적은 시간(small time) 및/또는 비용 요소(cost factor)에 적응될 수 있다.
일부 양태가 장치에 관련하여 설명되었지만, 이러한 양태는 또한 장치의 블록 또는 소자가 또한 대응하는 방법 단계 또는 방법 단계의 특징을 나타내는 것으로 이해되도록 대응하는 방법의 설명을 나타내는 것으로 이해되어야 한다. 유사하게, 방법 단계와 관련하여 또는 방법 단계로서 설명된 양태는 또한 대응하는 장치의 대응하는 블록 또는 상세 사항 또는 특징의 설명을 나타낸다.
상술한 실시예는 단지 본 발명의 원리의 예시를 나타낸다. 본 명세서에서 설명된 배치 및 상세 사항의 수정 및 변형은 당업자에 대해 명백하다는 것이 이해되어야 한다. 본 발명은 다음의 청구항의 범위에 의해서만 제한되도록 의도되지만, 실시예의 설명 및 논의를 이용하여 본 명세서에서 제공된 특정 상세 사항은 제한되지 않는다.
참고 문헌
[1] Yu, J.-S., Kim I., Kim, J.-S., Jo, J., Larsen-Olsen, T. T., Sondergaard, R. R., Hosel, M., Angmo, D., Jorgensen M., Krebs, F. C.: Silver front electrode grids for ITO-free all printed polymer solar cells with embedded and raised topographies, prepared by thermal imprint, flexographic and inkjet roll-to-roll processes. In: Nanoscale 4, Stovring 2012: 6032-6040
[2] Kipphan, H.: Handbook of Print Media, Technologies and Production Methods. Springer-Verlag, Berlin, Heidelberg, New York 2001
[3] Siden, J., Nilsson, H.-E.: Line width limitations of flexographic-screen- and inkjet printed RFID antennas. In: Antennas and Propagation Society Inter-national Symposium, Honolulu 2007
[4] Krebs, F.C., Fyenbo, J., Jorgensen M.: Product integration of compact roll-to roll processed polymer solar cell modules: methods and manufacture using flexographic printing, slot-die coating and rotary screen printing. In: Journal of Materials Chemistry 20, London 2010: 8994-9001
[5] Schmidt, G.: Oberflachenspannungsstrukturiertes Drucken zur Herstellung polymerelektronischer Bauelemente. Dissertation, Chemnitz 2011
[6] Olkkonen, J., Lehtinen, K., Erho, T.: Flexographically Printed Fluidic Structures in Paper. In: Anal.Chem. 82 (24), Urbana-Champaign 2010: 10246-10250
[7] Karnakis, D., Kearsley, A., Knowles, M.: Ultrafast Laser Patterning of OLEDs on Flexible Substrate for Solid-state lightning. In: JLMN-Journal of Laser Micro/Nanoengeniiering Vol. 4, No. 3, Osaka 2009: 218-223
[8] Philipp, A., Hasselgruber, M., Hild, O. R., May, C.: Substratstrukturierung fur organische Leuchtdioden mittels Siebdruck: Technologietag-Siebdruck, Landshut 2010

Claims (9)

  1. 유기 전자 장치(10)의 제조 방법(100)에 있어서,
    도전성 재료를 갖는 기판 층(12;64)을 제공하는 단계(110);
    플렉소 인쇄(flexographic printing)에 의해 패시베이션 영역들(16)에 패시베이션 층(14;52)을 배치(arrange)하는 단계(120);
    유기 반도체 재료(18)를 배치하는 단계(130); 및
    상기 패시베이션 층(14;52) 및 상기 유기 반도체 재료(18)가 상기 기판 층(12;64)과 전극 층(22) 사이에 배치되도록 상기 전극 층(22)을 배치하는 단계(140)를 포함하는, 유기 전자 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 유기 전자 장치(10)는 유기 발광 다이오드인, 유기 전자 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 패시베이션 층(14;52)을 배치하는 단계(120)는 상기 패시베이션 층(14;52)이 상기 기판 층(12;64)에서 적어도 1-20 μm인 상기 전극 층(22)으로의 방향으로 확장(extension)을 갖도록 수행되는, 유기 전자 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 패시베이션 층(14;52)을 배치하는 단계(120)는,
    패시베이션 재료(52)를 제공하는 단계;
    인쇄 형태 실린더(58) 상에 배치된 가요성(flexible) 인쇄 형태(59)의 상승된 영역들에 상기 패시베이션 재료(52)를 배치하는 단계; 및
    상기 가요성 인쇄 형태(59)를 상기 기판 층(12;64) 또는 상기 기판 층(12;64) 상에 배치된 층과 접촉(contact)시키는 단계를 포함하는, 유기 전자 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 패시베이션 재료(52)는 수지 또는 중합체이고, 상기 방법은
    UV 방사를 이용하여 상기 수지 또는 중합체를 경화(curing)시키는 단계; 또는
    상기 수지 또는 중합체를 적어도 경화 온도까지 가열하여 상기 수지 또는 중합체를 경화시키는 단계를 더 포함하는, 유기 전자 장치의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 방법은 롤-투-롤(roll-to-roll) 방법이며,
    상기 패시베이션 층(14;52)을 상기 기판 층(12;64) 상에 배치하기 전에 한번에 제 1 롤(66)로부터 상기 기판 층(12;64)을 제공하는 단계; 및
    상기 패시베이션 층(14;52)을 상기 기판 층(12;64) 상에 배치한 후에 한번에 제 2 롤(68) 상에 상기 기판 층(12;64)을 수납(receive)하는 단계를 더 포함하는, 유기 전자 장치의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기판 층(12;64)을 제공하는 단계(110)는 금속 막을 제공하는 단계를 포함하거나 또는 투명한 도전성 기판을 제공하는 단계를 포함하는, 유기 전자 장치의 제조 방법.
  8. 유기 전자 장치(10)의 제조 방법(100)에 있어서,
    도전성 재료를 갖는 기판 층(12;64)을 제공하는 단계(110);
    플렉소 인쇄에 의해 패시베이션 영역들(16)에 패시베이션 층(14;52)을 배치하는 단계(120);
    유기 반도체 재료(18)를 배치하는 단계(130); 및
    상기 패시베이션 층(14;52) 및 상기 유기 반도체 재료(18)가 상기 기판 층(12;64)과 전극 층(22) 사이에 배치되도록 상기 전극 층(22)을 배치하는 단계(140)를 포함하며,
    상기 패시베이션 층(14;52)을 배치하는 단계(120)는,
    패시베이션 재료(52)를 제공하는 단계;
    인쇄 형태 실린더(58) 상에 배치된 가요성 인쇄 형태(59)의 상승된 영역들에 상기 패시베이션 재료(52)를 배치하는 단계; 및
    상기 가요성 인쇄 형태(59)를 상기 기판 층(12;64) 또는 상기 기판 층(12;64) 상에 배치된 층과 접촉시키는 단계를 포함하며,
    상기 패시베이션 재료(52)는 수지 또는 중합체이고, 상기 방법은,
    UV 방사를 이용하여 상기 수지 또는 중합체를 경화시키는 단계; 또는
    상기 수지 또는 중합체를 적어도 경화 온도까지 가열하여 상기 수지 또는 중합체를 경화시키는 단계를 더 포함하는, 유기 전자 장치의 제조 방법.
  9. 플렉소 인쇄 방법에 의해 기판 층(12;64)과 전극 층(22) 사이에 배치되는 패시베이션 층(14;52)을 포함하는 유기 장치(10).
KR1020150025073A 2014-02-18 2015-02-23 유기 전자 장치의 제조 방법 및 유기 전자 장치 KR101811099B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014202945.7A DE102014202945B4 (de) 2014-02-18 2014-02-18 Verfahren zum Herstellen eines organischen elektronischen Bauelementes und organisches elektronisches Bauelement
DE102014202945.7 2014-02-18

Publications (2)

Publication Number Publication Date
KR20150097440A true KR20150097440A (ko) 2015-08-26
KR101811099B1 KR101811099B1 (ko) 2017-12-20

Family

ID=53758889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025073A KR101811099B1 (ko) 2014-02-18 2015-02-23 유기 전자 장치의 제조 방법 및 유기 전자 장치

Country Status (3)

Country Link
JP (1) JP6050400B2 (ko)
KR (1) KR101811099B1 (ko)
DE (1) DE102014202945B4 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10593574B2 (en) * 2015-11-06 2020-03-17 Applied Materials, Inc. Techniques for combining CMP process tracking data with 3D printed CMP consumables
WO2018106784A2 (en) 2016-12-07 2018-06-14 Djg Holdings, Llc Preparation of large area signage stack
DE102020130230A1 (de) 2020-11-16 2022-05-19 Lightpat Gmbh Anordnung umfassend organische Leuchtdioden auf einem flexiblen Substrat
DE102020008109A1 (de) 2020-11-16 2022-05-19 Lightpat Gmbh Anordnung umfassend organische Leuchtdioden auf einem flexiblen Substrat

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308515B4 (de) * 2003-02-26 2007-01-25 Schott Ag Verfahren zur Herstellung organischer lichtemittierender Dioden und organische lichtemittierende Diode
DE102004036734A1 (de) * 2004-07-29 2006-03-23 Konarka Technologies, Inc., Lowell Kostengünstige organische Solarzelle und Verfahren zur Herstellung
JP2007299616A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 有機el素子の製造方法および有機el素子
JP2008098583A (ja) * 2006-10-16 2008-04-24 Dainippon Printing Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
JP2010283072A (ja) * 2009-06-03 2010-12-16 Sumitomo Chemical Co Ltd 有機薄膜トランジスタ、面状光源及び表示装置
JP2011065801A (ja) * 2009-09-16 2011-03-31 Toppan Printing Co Ltd 有機elパネル製造用印刷機
US9647242B2 (en) * 2009-09-30 2017-05-09 Dai Nippon Printing Co., Ltd. Heat-conductive sealing member and electroluminescent element
JP2011138683A (ja) * 2009-12-28 2011-07-14 Dainippon Printing Co Ltd 電子素子
KR20140050702A (ko) * 2011-08-22 2014-04-29 스미또모 가가꾸 가부시키가이샤 유기 박막 트랜지스터
JP5862439B2 (ja) * 2012-04-26 2016-02-16 コニカミノルタ株式会社 有機半導体素子及びその製造方法

Also Published As

Publication number Publication date
JP6050400B2 (ja) 2016-12-21
DE102014202945B4 (de) 2017-01-05
JP2015164129A (ja) 2015-09-10
KR101811099B1 (ko) 2017-12-20
DE102014202945A1 (de) 2015-08-20

Similar Documents

Publication Publication Date Title
Saengchairat et al. A review: Additive manufacturing for active electronic components
KR101811099B1 (ko) 유기 전자 장치의 제조 방법 및 유기 전자 장치
US8940120B2 (en) Electronic part manufacturing method and electronic part manufactured by the method
CN101154712B (zh) 有机半导体元件及其制造方法、有机晶体管阵列及显示器
US20070200489A1 (en) Large area organic electronic devices and methods of fabricating the same
JP2006186294A (ja) 薄膜トランジスタ及びその製造方法
US8097488B2 (en) Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
Blanchet et al. Printing techniques for plastic electronics
US20090032107A1 (en) Organic solar cell using conductive polymer transparent electrode and fabricating method thereof
JP2010028005A (ja) 半導体複合膜、半導体複合膜の形成方法、薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
GB2514401A (en) Inkjet Devices
CN105981147A (zh) 薄膜晶体管阵列及其制造方法
EP3276692B1 (en) Field-effect transistor and method for the production thereof
JP2009253142A (ja) 半導体素子及びその製造方法と、該半導体素子を備えた電子デバイス
JP4760844B2 (ja) 電子部品の製造方法および該方法で製造された電子部品
WO2014017323A1 (ja) 反転印刷用導電性インキ及び薄膜トランジスタの製造方法及び該製造法方法で形成された薄膜トランジスタ
CN101926015B (zh) 用于光电子器件的横跨丝网形成的方法、设备和辊轴
JP6393937B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
JP2007201056A (ja) 薄膜トランジスタ及びその製造方法
JP6241573B2 (ja) 電子デバイスの製造方法
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP5553189B2 (ja) 素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス
US10847549B2 (en) Thin-film transistor array and method for producing the same
JP2007150030A (ja) 薄膜トランジスタ及びその製造方法
KR101896823B1 (ko) 유기전자소자 제조방법 및 그에 의해 형성된 유기전자소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)