KR20150095572A

KR20150095572A - 부호율이 2/15인 ldpc 부호어를 위한 비균등 16-심볼 신호성상을 이용한 변조기 및 이를 이용한 변조 방법

Info

Publication number: KR20150095572A
Application number: KR1020150017771A
Authority: KR
Inventors: 박성익; 권선형; 이재영; 김흥묵; 허남호
Original assignee: 한국전자통신연구원
Priority date: 2014-02-13
Filing date: 2015-02-05
Publication date: 2015-08-21
Also published as: MX2015001932A; KR20230066534A; KR20210133946A; MX364121B; KR102531459B1; MX347524B; KR102323768B1

Abstract

비균등 16-심볼 신호성상을 이용한 변조기 및 변조 방법이 개시된다. 본 발명의 일실시예에 따른 비균등 16-심볼 신호성상을 이용한 변조기는 부호율이 2/15인 LDPC 부호(LDPC code)에 상응하는 부호어(codeword)를 수신하는 메모리; 및 상기 부호어를 4비트 단위로 비균등 16-심볼 신호성상의 16개 심볼들에 맵핑하는 프로세서를 포함한다.

Description

부호율이 2/15인 LDPC 부호어를 위한 비균등 16-심볼 신호성상을 이용한 변조기 및 이를 이용한 변조 방법 {MODULATOR USING NON-UNIFORM 16-SYMBOL SIGNAL CONSTELLATION FOR LOW DENSITY PARITY CHECK CODEWORD WITH 2/15 CODE RATE, AND METHOD USING THE SAME}

본 발명은 비균등 신호성상(non-uniform signal constellation)을 이용하는 심볼 맵핑에 관한 것으로, 특히 디지털 방송 채널에서 오류정정부호화된 데이터를 전송하기 위한 변조기(modulator)에 관한 것이다.

BICM(Bit-Interleaved Coded Modulation)은 대역-효율적인(bandwidth-efficient) 전송기술로 오류정정부호기(error-correction coder), 비트단위 인터리버(bit-by-bit interleaver) 및 높은 차수의 변조기(modulator)가 결합된 형태이다.

BICM은 오류정정부호기로 LDPC(Low-Density Parity Check) 부호기 또는 터보 부호기를 이용함으로써, 간단한 구조로 뛰어난 성능을 제공할 수 있다. 또한, BICM은 변조 차수(modulation order)와 오류정정부호의 길이 및 부호율 등을 다양하게 선택할 수 있기 때문에, 높은 수준의 플렉서빌러티(flexibility)를 제공한다. 이와 같은 장점 때문에, BICM은 DVB-T2나 DVB-NGH 와 같은 방송표준에서 사용되고 있을 뿐만 아니라 다른 차세대 방송시스템에서도 사용될 가능성이 높다.

이와 같은 장점에도 불구하고, BICM은 커패서티(capacity) 측면에서 쉐넌(Shannon) 한계(limit)와 상당한 차이를 보인다. 이와 같은 쉐넌 한계와의 차이를 줄이기 위해서는 보다 우수한 신호성상을 이용한 변조(modulation)가 필수적이다.

본 발명의 목적은 방송 시스템 채널에서 오류정정 부호화된 데이터를 전송하기 위해 균등 신호성상보다 효율적인 비균등 신호성상을 이용한 변조기 및 변조 방법을 제공하는 것이다.

또한, 본 발명의 목적은 부호율이 2/15인 LDPC 부호기에 최적화되어 ATSC 3.0 등 차세대 방송시스템에 적용될 수 있는, 비균등 16-심볼 맵핑(symbol mapping)을 위한 변조기 및 변조 방법을 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명에 따른 비균등 16-심볼 신호성상을 이용한 변조기는, 부호율이 2/15인 LDPC 부호(LDPC code)에 상응하는 부호어(codeword)를 수신하는 메모리; 및 상기 부호어를 4비트 단위로 비균등 16-심볼 신호성상의 16개 심볼들 중 하나에 맵핑하는 프로세서를 포함한다.

이 때, 상기 16개 심볼들은 심볼들 사이의 거리가 비균등(non-uniform)하고, 1사분면의 4개의 심볼들의 제1 그룹, 상기 제1 그룹의 4개의 심볼들과 허수축을 기준으로 대칭인 4개의 심볼들의 제2 그룹, 상기 제1 그룹의 4개의 심볼들과 원점을 기준으로 대칭인 4개의 심볼들의 제3 그룹 및 상기 제1 그룹의 4개의 심볼들과 실수축을 기준으로 대칭인 제4 그룹을 포함할 수 있다.

이 때, 상기 제1 그룹의 4개의 심볼들(w₀, w₁, w₂, w₃)에 상응하는 벡터는 w이고, 상기 제2 그룹의 4개의 심볼들(w₄, w₅, w₆, w₇)에 상응하는 벡터는 -conj(w)(conj(w)는 w의 모든 요소의 켤레복소수를 출력하는 함수)이고, 상기 제3 그룹의 4개의 심볼들(w₁₂, w₁₃, w₁₄, w₁₅)에 상응하는 벡터는 -w이고, 상기 제4 그룹의 4개의 심볼들(w₈, w₉, w₁₀, w₁₁)에 상응하는 벡터는 conj(w)일 수 있다.

이 때, 상기 제1 그룹의 4개의 심볼들 중 둘은 서로 실수 성분의 크기(amplitude)와 허수 성분의 크기(amplitude)가 대칭적일 수 있다.

이 때, 상기 16개 심볼들은 하기 표와 같이 정의될 수 있다.

[표]

또한, 본 발명에 따른 비균등 16-심볼 신호성상을 이용한 변조 방법은, 부호율이 2/15인 LDPC 부호(LDPC code)에 상응하는 부호어(codeword)를 수신하는 단계; 상기 부호어를 4비트 단위로 비균등 16-심볼 신호성상의 16개 심볼들 중 하나에 맵핑하는 단계; 및 상기 맵핑에 상응하여 반송파의 진폭 및 위상 중 어느 하나 이상을 조정하는 단계를 포함한다.

또한, 본 발명에 따른 BICM 장치는 부호율이 2/15인 LDPC 부호어를 출력하는 오류정정 부호화기; 상기 LDPC 부호어를 상기 LDPC 부호어의 패러럴 팩터(parallel factor)에 상응하는 사이즈의 비트그룹 단위로 인터리빙하여 인터리빙된 부호어를 출력하는 비트 인터리버; 및 상기 인터리빙된 부호어를 4비트 단위로 비균등 16-심볼 신호성상의 16개 심볼들로 맵핑하는 변조기를 포함한다.

본 발명에 따르면, 차세대 방송 시스템에서 오류정정 부호화된 데이터를 전송하기 위한 신호성상(signal constellation)을 의도적으로 왜곡시킴으로써 균등 신호성상에 비해 현저히 향상된 성능을 얻을 수 있다.

또한, 본 발명은 부호율이 2/15인 LDPC 부호기에 최적화되어 ATSC 3.0 등 차세대 방송시스템에 적용될 수 있는 비균등 16-심볼 신호성상이 제공된다.

도 1은 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템을 나타낸 블록도이다.
도 2는 본 발명의 일실시예에 따른 방송 신호 송/수신 방법을 나타낸 동작 흐름도이다.
도 3은 본 발명의 일실시예에 따른 LDPC 부호에 상응하는 패러티 검사 행렬의 구조를 나타낸 도면이다.
도 4는 길이가 64800인 LDPC 부호어의 비트그룹들을 나타낸 도면이다.
도 5는 길이가 16200인 LDPC 부호어의 비트그룹들을 나타낸 도면이다.
도 6은 인터리빙 시퀀스에 따른 비트 그룹들 단위의 인터리빙을 나타낸 도면이다.
도 7은 16-QAM의 신호성상을 나타낸 도면이다.
도 8a 및 도 8b는 부호율이 2/15인 LDPC 부호에 최적화된 비균등 16-심볼 신호성상을 나타낸 도면이다.
도 9는 부호율이 2/15인 LDPC 부호에 대하여 도 7에 도시된 균등 신호성상과 도 8a에 도시된 비균등 신호성상의 성능을 나타낸 도면이다.
도 10은 본 발명의 일실시예에 따른 16-심볼 비균등 신호성상을 이용한 변조기를 나타낸 블록도이다.
도 11은 본 발명의 일실시예에 따른 16-심볼 비균등 신호성상을 이용한 변조 방법을 나타낸 동작 흐름도이다.

본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.

도 1은 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템을 나타낸 블록도이다.

도 1을 참조하면, BICM 장치(10)와 BICM 수신 장치(30)가 무선 채널(20)을 매개로 통신을 수행하는 것을 알 수 있다.

BICM 장치(10)는 k비트의 정보 비트들(information bits; 11)을 오류정정 부호화기(13)에서 부호화(encoding)하여 n비트의 부호어(codeword)를 생성한다. 이 때, 오류정정 부호화기(13)는 LDPC 부호화기 또는 터보 부호화기 등일 수 있다.

부호어는 비트 인터리버(14)에 의하여 인터리빙되어 인터리빙된 부호어가 생성된다.

이 때, 인터리빙은 비트그룹 단위로 수행될 수 있다. 이 때, 오류정정 부호화기(13)는 길이가 16200이고 부호율이 2/15인 LDPC 부호화기일 수 있고, 길이 16200의 부호어는 총 45개의 비트그룹들로 구분될 수 있고, 비트그룹들 각각은 LDPC 부호어의 패러럴 팩터(parallel factor)인 360개의 비트들을 포함할 수 있다.

이 때, 인터리빙은 후술할 인터리빙 시퀀스에 상응하여 비트그룹 단위로 수행될 수 있다.

이 때, 비트 인터리버(14)는 채널에서 발생한 군집오류를 효과적으로 분산시켜서 오류정정부호의 성능열화를 방지한다. 이 때, 비트 인터리버(14)는 오류정정부호의 길이 및 부호율, 그리고 변조차수에 따라서 개별적으로 설계될 수 있다.

인터리빙된 부호어는 변조기(15)에 의해 변조되어 안테나(17)를 통해 전송된다.

이 때, 변조기(15)는 심볼 맵핑장치를 포함하는 개념이다. 이 때, 변조기(15)는 16개의 컨스틸레이션(constellation)들에 코드들을 맵핑하는 16-심볼 맵핑을 수행하는 심볼 맵핑 장치일 수 있다.

이 때, 변조기(15)는 QAM(Quadrature Amplitude Modulation) 변조기 등의 균등(uniform) 변조기일 수도 있고, 비균등(non-uniform) 변조기일 수도 있다.

특히, 변조기(15)는 16개의 컨스틸레이션(constellation)들을 가지는 NUC(Non-Uniform Constellation) 심볼맵핑을 수행하는 심볼 맵핑 장치일 수 있다. 즉, 변조기(15)는 인터리빙된 부호어를 4비트 단위로 비균등 16-심볼 신호성상의 16개 심볼들로 맵핑할 수 있다.

무선 채널(20)을 통해 전송된 신호는 BICM 수신 장치(30)의 안테나(31)를 통해 수신되고, BICM 수신 장치(30)에서는 BICM 장치(10)에서 일어났던 과정의 역과정을 거친다. 즉, 수신된 데이터가 복조기(33)에 의해 복조되고, 비트 디인터리버(34)에 의해 디인터리빙되고, 오류정정 복호화기(35)에 의해 복호되어 최종적으로 정보 비트들을 복원할 수 있다.

전술한 바와 같은 송/수신 과정은 본 발명의 특징을 설명하기 위해 필요한 최소한의 범위 내에서 설명된 것으로 이외에도 데이터 전송을 위해 필요한 많은 과정이 추가될 수 있음은 당업자에게 자명하다.

도 2는 본 발명의 일실시예에 따른 방송 신호 송/수신 방법을 나타낸 동작 흐름도이다.

도 2를 참조하면, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 먼저 입력 비트들(information bits)을 오류정정 부호화한다(S210).

즉, 단계(S210)는 k비트의 정보 비트들(information bits)을 오류정정 부호화기에서 부호화하여 n비트의 부호어(codeword)를 생성한다.

이 때, 단계(S210)는 후술할 LDPC 부호화 방법과 같이 수행될 수 있다.

또한, 방송 신호 송/수신 방법은 n비트의 부호어를 비트그룹 단위로 인터리빙하여 인터리빙된 부호어를 생성한다(S220).

이 때, n비트의 부호어는 길이가 16200이고 부호율이 2/15인 LDPC 부호어일 수 있고, 길이 16200의 부호어는 총 45개의 비트그룹들로 구분될 수 있고, 비트그룹들 각각은 LDPC 부호어의 패러럴 팩터(parallel factor)에 상응하는 360개의 비트들을 포함할 수 있다.

또한, 방송 신호 송/수신 방법은 부호화된 데이터를 변조한다(S230).

즉, 단계(S230)는 인터리빙된 부호어를 변조기에 의해 변조한다.

이 때, 변조기는 심볼 맵핑장치를 포함하는 개념이다. 이 때, 변조기는 16개의 컨스틸레이션(constellation)들에 코드들을 맵핑하는 16-심볼 맵핑을 수행하는 심볼 맵핑 장치일 수 있다.

이 때, 변조기는 QAM(Quadrature Amplitude Modulation) 변조기 등의 균등(uniform) 변조기일 수도 있고, 비균등(non-uniform) 변조기일 수도 있다.

특히, 변조기는 16개의 컨스틸레이션(constellation)들을 가지는 NUC(Non-Uniform Constellation) 심볼맵핑을 수행하는 심볼 맵핑 장치일 수 있다. 즉, 변조기는 인터리빙된 부호어를 4비트 단위로 비균등 16-심볼 신호성상의 16개 심볼들로 맵핑할 수 있다.

또한, 방송 신호 송/수신 방법은 변조된 데이터를 송신한다(S240).

즉, 단계(S240)는 변조된 부호어를 안테나를 통해 무선 채널로 전송한다.

또한, 방송 신호 송/수신 방법은 수신된 데이터를 복조(demodulation)한다(S250).

즉, 단계(S250)는 수신기의 안테나를 통해 무선 채널을 통해 전송된 신호를 수신하고 수신된 데이터를 복조기에 의하여 복조한다.

또한, 방송 신호 송/수신 방법은 복조된 데이터를 디인터리빙한다(S260). 이 때, 단계(S260)의 디인터리빙은 단계(S220)의 역과정에 해당하는 것일 수 있다.

또한, 방송 신호 송/수신 방법은 디인터리빙된 부호어를 오류정정 복호화한다(S270).

즉, 단계(S270)는 수신기의 오류정정 복호기를 통해 오류정정 복호화를 수행하여 최종적으로 정보 비트들을 복원한다.

이 때, 단계(S270)는 후술할 LDPC 부호화 방법의 역과정에 해당하는 것일 수 있다.

LDPC(Low Density Parity Check) 부호는 AWGN(Additive White Gaussian Noise) 채널에서 쉐넌(Shannon) 한계에 근접하는 부호로 알려져 있으며, 터보부호보다 근사적으로(asymptotically) 우수한 성능, 병렬복호(parallelizable decoding) 등의 장점이 있다.

일반적으로, LDPC 부호는 랜덤하게 생성된 낮은 밀도의 PCM(Parity Check Matrix)에 의해 정의된다. 그러나, 랜덤하게 생성된 LDPC 부호는 PCM을 저장하기 위해 많은 메모리가 필요할 뿐만 아니라, 메모리를 액세스하는데 많은 시간이 소요된다. 이와 같은 문제를 해결하기 위해 쿼시-사이클릭(Quasi-cyclic) LDPC(QC-LDPC) 부호가 제안되었으며, 제로 메트릭스(zero matrix) 또는 CPM(Circulant Permutation Matrix)으로 구성된 QC-LDPC 부호는 하기 수학식 1에 의해 표현되는 PCM에 의해 정의된다.

[수학식 1]

여기서, J는 크기가 L x L인 CPM이며 하기 수학식 2와 같이 주어진다. 이하에서, L은 360일 수 있다.

[수학식 2]

또한, Jⁱ는 L x L 항등행렬(identity matrix) I(=J⁰)를 오른쪽으로 i(0=i<L)번 이동시킨 것이며, J^∞는 L x L 영행렬(zero matrix)이다. 따라서, QC-LDPC 부호에서는 Jⁱ를 저장하기 위해 지수(exponent) i만 저장하면 되기 때문에, PCM를 저장하기 위해 요구되는 메모리가 크게 줄어든다.

도 3은 본 발명의 일실시예에 따른 LDPC 부호에 상응하는 패러티 검사 행렬의 구조를 나타낸 도면이다.

도 3을 참조하면, 행렬 A와 C의 크기는 각각 g x K와 (N-K-g) x (K+g)이며, 크기가 L x L인 영행렬과 CPM으로 구성된다. 또한, 행렬 z는 크기가 g x (N-K-g)인 영행렬이고, 행렬 D는 크기가 (N-K-g) x (N-K-g)인 항등행렬(identity matrix)이며, 행렬 B는 크기가 g x g인 이중 대각행렬(dual diagonal matrix)이다. 이 때, 행렬 B는 대각선의 원소와 대각선의 아래쪽에 이웃하는 원소들 이외의 모든 원소들이 모두 0인 행렬일 수도 있고, 하기 수학식 3과 같이 정의될 수도 있다.

[수학식 3]

여기서, I_LxL는 크기가 L x L인 항등행렬이다.

즉, 행렬 B는 일반적인(bit-wise) 이중 대각행렬일 수도 있고, 상기 수학식 3에 표기된 바와 같이 항등행렬을 블록으로 하는 블럭와이즈(block-wise) 이중 대각행렬일 수도 있다. 일반적인(bit-wise) 이중 대각행렬에 대해서는 한국공개특허 2007-0058438호 등에 상세히 개시되어 있다.

특히, 행렬 B가 일반적인(bit-wise) 이중 대각행렬인 경우, 이러한 행렬 B를 포함하는 도 3에 도시된 구조의 PCM에 행 퍼뮤테이션(row permutation) 또는 열 퍼뮤테이션(column permutation)을 적용하여 쿼시 사이클릭으로 변환할 수 있음은 당업자에게 자명하다.

이 때, N은 부호어(codeword)의 길이이며, K는 정보(information)의 길이를 각각 나타낸다.

본 발명에서는 아래 표 1과 같이 부호율(code rate)이 2/15이며, 부호어의 길이가 16200인 새롭게 설계된 QC-LDPC 부호를 제안한다. 즉, 길이가 2160인 정보를 입력 받아, 길이가 16200인 LDPC 부호어를 생성하는 LDPC 부호를 제안한다.

표 1은 본 발명의 QC-LDPC 부호의 A, B, C, D, Z 행렬의 크기를 나타낸다.

새롭게 설계된 LDPC 부호는 수열 형태로 표시될 수 있으며, 수열과 행렬(패러티 비트 체크 행렬)은 등가(equivalent) 관계가 성립하고, 수열은 하기 테이블과 같이 표현될 수 있다.

[테이블]

제1행: 2889 3122 3208 4324 5968 7241 13215

제2행: 281 923 1077 5252 6099 10309 11114

*제3행: 727 2413 2676 6151 6796 8945 12528

제4행: 2252 2322 3093 3329 8443 12170 13748

제5행: 575 2489 2944 6577 8772 11253 11657

제6행: 310 1461 2482 4643 4780 6936 11970

제7행: 8691 9746 10794 13582

제8행: 3717 6535 12470 12752

제9행: 6011 6547 7020 11746

제10행: 5309 6481 10244 13824

제11행: 5327 8773 8824 13343

제12행: 3506 3575 9915 13609

제13행: 3393 7089 11048 12816

제14행: 3651 4902 6118 12048

제15행: 4210 10132 13375 13377

수열형태로 표기된 LDPC 부호는 DVB 표준에서 널리 사용되고 있다.

본 발명의 일실시예에 따르면, 수열형태로 표기된 LDPC 부호는 다음과 같이 부호화(encoding)된다. 정보크기(information size)가 K인 정보블록(information block) S=(s₀, s₁, ..., s_K _- ₁)를 가정하자. LDPC 부호화기(encoder)는 크기가 K인 정보블록 S를 이용하여 크기가 N=K+M₁+M₂인 부호어(codeword)

를 생성한다. 여기서, M₁=g, M₂=N-K-g이다. 또한, M₁은 이중 대각행렬(dual diagonal matrix) B에 대응하는 패러티(parity)의 크기이며, M₂는 항등행렬 D에 대응하는 패러티의 크기이다. 부호화 과정은 다음과 같다.

-초기화(initialization):

[수학식 4]

-첫 번째

를 상기 테이블의 수열의 제1행에 명시된 패러티 비트 주소들(parity bit addresses)에서 누적(accumulate)한다. 예를 들어, 길이가 16200이며, 부호율이 2/15인 LDPC 부호에서의 누적 과정은 다음과 같다.

여기서 덧셈(

)은 GF(2)에서 일어난다.

-다음 L-1개의 정보비트, 즉

들에 대해서는, 하기 수학식 5에서 계산된 패러티 비트 주소들에서 누적한다.

[수학식 5]

여기서, x는 첫 번째 비트

에 대응되는 패러티 비트 주소들, 즉 상기 테이블의 수열의 제1행에 표기된 패러티 비트 주소들을 나타내며, Q₁ = M₁/L, Q₂ = M₂/L, L = 360이다. 또한, Q₁과 Q₂는 하기 표 2에 정의된다. 예를 들어, 길이가 16200이며, 부호율이 2/15인 LDPC 부호는 M₁ = 3240, Q₁ = 9, M₂ = 10800, Q₂ = 30, L = 360이므로, 두 번째 비트

에 대해서는 상기 수학식 5를 이용하면 다음과 같은 연산이 수행된다.

표 2는 설계된 QC-LDPC 부호의 M₁, M₂, Q₁, Q₂의 크기를 나타낸다.

-다음의

부터

까지의 새로운 360개의 정보비트들은 상기 수열의 제2행을 이용하여, 상기 수학식 5로부터 패러티 비트 누적기들의 주소를 계산하고, 누적한다.

-비슷한 방법으로, 새로운 L개의 정보비트들로 구성된 모든 그룹(group)들에 대해서, 상기 수열들의 새로운 행을 이용하여, 상기 수학식 5로부터 패러티 비트 누적기들의 주소를 계산하고, 누적한다.

-

에서

까지의 모든 정보비트들이 사용된 후, i = 1부터 시작하여 하기 수학식 6의 연산을 순차적으로 수행한다.

[수학식 6]

-다음으로, 하기 수학식 7과 같은 패러티 인터리빙(interleaving)을 수행하면, 이중 대각행렬 B에 대응하는 패러티 생성이 완료된다.

[수학식 7]

K개의 정보비트(

)를 이용하여 이중 대각행렬 B에 대응하는 패러티 생성이 완료되면, M₁개의 생성된 패러티(

)을 이용하여, 항등행렬 D에 대응하는 패러티를 생성한다.

-

에서

까지의 L개의 비트들로 구성된 모든 그룹(group)들에 대해서, 상기 수열들의 새로운 행(이중 대각행렬 B에 대응하는 패러티를 생성할 때 이용한 마지막 행의 바로 다음 행부터 시작)과 상기 수학식 5를 이용하여 패러티 비트 누적기들의 주소를 계산하고, 관련 연산을 수행한다.

-

에서

까지의 모든 비트들이 사용된 후, 하기 수학식 8과 같은 패러티 인터리빙을 수행하면, 항등행렬 D에 대응하는 패러티 생성이 완료된다.

[수학식 8]

도 4는 길이가 64800인 LDPC 부호어의 비트그룹들을 나타낸 도면이다.

도 4를 참조하면, 길이가 64800인 LDPC 부호어가 180개의 비트그룹들(0^th group ~ 179^th group)로 구분되는 것을 알 수 있다.

이 때, 360은 LDPC 부호어의 패러럴 팩터(Parallel Factor; PF)일수 있다. 즉, PF가 360이기 때문에, 길이가 64800인 LDPC 부호어는 도 4에 도시된 바와 같이 180개의 비트그룹들로 구분되고, 각각의 비트그룹들은 360비트들을 포함한다.

도 5는 길이가 16200인 LDPC 부호어의 비트그룹들을 나타낸 도면이다.

도 5를 참조하면, 길이가 16200인 LDPC 부호어가 45개의 비트그룹들(0^th group ~ 44^th group)으로 구분되는 것을 알 수 있다.

이 때, 360은 LDPC 부호어의 패러럴 팩터(Parallel Factor; PF)일수 있다. 즉, PF가 360이기 때문에, 길이가 16200인 LDPC 부호어는 도 5에 도시된 바와 같이 45개의 비트그룹들로 구분되고, 각각의 비트그룹들은 360비트들을 포함한다.

도 6은 인터리빙 시퀀스에 따른 비트 그룹들 단위의 인터리빙을 나타낸 도면이다.

도 6을 참조하면, 설계된 인터리빙 시퀀스에 의해 비트그룹의 순서를 바꿈으로써 인터리빙이 수행되는 것을 알 수 있다.

예를 들어, 길이가 16200인 LDPC 부호어에 대한 인터리빙 시퀀스가 아래와 같다고 가정하자.

인터리빙 시퀀스 = {24 34 15 11 2 28 17 25 5 38 19 13 6 39 1 14 33 37 29 12 42 31 30 32 36 40 26 35 44 4 16 8 20 43 21 7 0 18 23 3 10 41 9 27 22}

그러면, 도 4에 도시된 것과 같은 LDPC 부호어의 비트그룹들의 순서는 인터리빙 시퀀스에 의해 도 6에 도시된 것처럼 바뀐다.

즉, LDPC 부호어(610) 및 인터리빙된 부호어(620)가 각각 45개의 비트그룹들을 포함하고, 인터리빙 시퀀스에 의해 LDPC 부호어(610)의 24번째 비트그룹이 인터리빙된 LDPC 부호어(620)의 0번째 비트그룹이 되고, LDPC 부호어(610)의 34번째 비트그룹이 인터리빙된 LDPC 부호어(620)의 1번째 비트그룹이 되고, LDPC 부호어(610)의 15번째 비트그룹이 인터리빙된 LDPC 부호어(620)의 2번째 비트그룹이 되고, LDPC 부호어(610)의 11번째 비트그룹이 인터리빙된 LDPC 부호어(620)의 3번째 비트그룹이 되고, LDPC 부호어(610)의 2번째 비트그룹이 인터리빙된 LDPC 부호어(620)의 4번째 비트그룹이 되는 것을 알 수 있다.

길이가 N _ldpc 인 LDPC 부호어

는 N _group = N _ldpc / 360 개의 비트그룹들로 쪼개어진다. 이 때, N _ldpc 는 16200일 수 있다.

[수학식 9]

여기서, X _j 는 j번째 비트그룹을 나타내며, 각각의 X _j 는 360 비트들로 구성된다.

비트그룹들로 분할된 LDPC 부호어는 하기 수학식 10과 같이 인터리빙된다.

[수학식 10]

여기서, Y _j 는 인터리빙된 j번째 비트그룹을 나타내며, π(j)는 비트그룹 단위 인터리빙을 위한 퍼뮤테이션 오더(permutation order)이다. 퍼뮤테이션 오더는 하기 수학식 11의 인터리빙 시퀀스에 대응한다.

[수학식 11]

인터리빙 시퀀스

={5 33 18 8 29 10 21 14 30 26 11 23 27 4 7 6 24 44 38 31 34 43 13 0 15 42 17 2 20 12 40 39 35 32 1 3 41 37 9 25 19 22 16 28 36}

즉, 부호어 및 인터리빙된 부호어 각각이 0번째 비트그룹부터 44번째 비트그룹까지 45개의 비트그룹들을 포함한다고 할 때, 수학식 11의 인터리빙 시퀀스는 부호어의 5번째 비트그룹이 인터리빙된 부호어의 0번째 비트그룹이 되고, 부호어의 33번째 비트그룹이 인터리빙된 부호어의 1번째 비트그룹이 되고, 부호어의 18번째 비트그룹이 인터리빙된 부호어의 2번째 비트그룹이 되고, 부호어의 8번째 비트그룹이 인터리빙된 부호어의 3번째 비트그룹이 되고, ..., 부호어의 28번째 비트그룹이 인터리빙된 부호어의 43번째 비트그룹이 되고, 부호어의 36번째 비트그룹이 인터리빙된 부호어의 44번째 비트그룹이 됨을 의미한다.

특히, 수학식 11에 나타내어진 인터리빙 시퀀스는 16-심볼 맵핑(특히, NUC 심볼 맵핑)이 사용되고, 길이가 16200이고 부호율이 2/15인 LDPC 부호기가 사용되는 경우에 최적화된 것이다.

일반적으로, 방송 및 통신 시스템에서 오류정정 부호화된 데이터를 전송하기 위해 균등(uniform) QAM(Quadrature Amplitude Modulation)을 사용한다.

도 7은 16-QAM의 신호성상을 나타낸 도면이다.

도 7을 참조하면, 4비트가 맵핑(mapping)되는 16-QAM의 신호성상의 16개의 심볼들이 균등(uniform)하게 분포되어 있는 것을 알 수 있다.

도 7에서 각 심볼간 비트열 맵핑은 그레이 맵핑(gray mapping)을 적용하였으나, 다른 종류의 비트열 맵핑도 사용 가능하다.

도 7에 도시된 균등 16-QAM은 성상점(constellation point)들 사이의 거리가 일정하다. 이러한 균등 QAM은 오류정정 부호의 부호율과 상관 없이 사용될 수 있다는 장점이 있으나, 특정 부호율에 특화된 비균등(non-uniform) 신호성상에 비해 낮은 퍼포먼스를 보여줄 수 밖에 없다. 이론적으로, AWGN(Addictive White Gaussian Noise) 채널환경에서 채널 입력신호(송신신호)의 크기(amplitude)와 채널 자체의 크기(amplitude)가 동시에 가우시안(Gaussian) 분포를 따를 때, 송신신호와 수신신호 사이의 상호 정보(mutual information)인 커패시티(capacity)가 최대가 됨이 알려져 있다. 이러한 이론적 배경을 바탕으로, 의도적인 신호성상의 왜곡을 통해 균등 성상에 비해 더 좋은 성능을 얻을 수 있다.

비균등 신호 성상의 설계는 대칭형 설계 기술이 사용될 수 있다.

즉, 16-QAM의 경우, 1사분면의 4개의 신호성상 심볼들을 우선적으로 설계한 후, 나머지 3개의 사분면에 대한 신호성상 심볼들은 대칭적으로 설계할 수 있다.

예를 들어, 1사분면의 4개의 신호성상 심볼들의 벡터를 w=(w₀, w₁, w₂, w₃)라 하면, 나머지 사분면에 대한 신호성상 심볼들의 벡터는 아래와 같이 정해질 수 있다.

- 1사분면 : (w₀, w₁, w₂, w₃) = w

- 2사분면 : (w₄, w₅, w₆, w₇) = -conj(w)

- 3사분면 : (w₁₂, w₁₃, w₁₄, w₁₅) = -w

- 4사분면 : (w₈, w₉, w₁₀, w₁₁) = conj(w)

여기서, conj(w)는 w의 모든 요소의 켤레복소수를 출력하는 함수일 수 있다.

물론, 신호성상 심볼들의 벡터는 이와 다른 다양한 방식으로 정해질 수도 있다.

심볼 w_i는 10진수 값(decimal value) i에 대응하는 비트열 맵핑값을 가질 수 있다. 예를 들어, w₃ = 3₍₁₀₎ = 0010₍₂₎일 수 있다.

비균등 신호성상을 설계할 때, 대칭형 설계 기술을 사용하면 복잡도를 크게 낮출 수 있는 장점이 있다.

설계 복잡도를 더 낮추기 위해, 1사분면의 4개의 신호성상 심볼들에 상응하는 벡터 w의 real과 imaginary의 크기(amplitude)가 대칭적(symmetric)이라고 가정할 수 있다. 즉, 1사분면의 4개의 심볼들 중 둘은 서로 실수 성분의 크기(amplitude)와 허수 성분의 크기가 대칭적일 수 있다.

이 경우, 4개의 복소수를 설계하는 대신, 4개의 PAM(Pulse Amplitude Modulation) 포인트를 설계하는 것이 된다. 이 때, 가장 작은 PAM 값을 1로 설정하고, 나머지 3개의 PAM 값을 찾은 후 파워(power)를 정규화(normalization)할 수 있다. 결과적으로, 위에 언급된 대칭성을 이용함으로써, 3개의 PAM 값을 설계하면 총 16개의 신호성상을 생성할 수 있다.

일반적으로는 L = M²개의 신호성상을 설계하기 위해서는 M-1개의 PAM 값들을 설계하면 된다.

M-1개의 PAM 값들이 얻어졌으면, 얻어진 M-1개의 PAM 값들과 가장 작은 PAM 값을 파워 정규화(power normalization)하고 난 결과를 PAM_norm = [P₁ P₂ ... P_M]이라고 정의한다. PAM _norm을 이용하여 w를 구함에 있어서, real과 imaginary의 PAM 값이 대칭적(symmetric)이라는 가정을 이용하여, 아래와 같이 표현할 수 있다.

|real(w₀)| = |imaginary(w₁)|

|real(w₁)| = |imaginary(w₀)|

|real(w₂)| = |imaginary(w₃)|

|real(w₃)| = |imaginary(w₂)|

(real(i)는 i의 실수성분을 출력하는 함수, imaginary(i)는 i의 허수성분을 출력하는 함수, i는 임의의 복소수)

즉, 1사분면 심볼들에 상응하는 벡터 w의 실수값을 정의하면, 이에 따라 w의 모든 허수값도 정의된다. 1사분면에 총 4개의 심볼들을 가지는 16-QAM의 경우, 아래의 표 3과 같이 총 4!(factorial) = 4 X 3 X 2 X 1 = 24개의 조합 방법을 가지게 된다. 하기 표 3은 1사분면 심볼들에 상응하는 벡터인 w를 구하는 24가지 방법을 나타낸다.

방법	w_{0의 Real}	w_{0의 Imaginary}	w_{1의 Real}	w_{1의 Imaginary}	w_{2의 Real}	w_{2의 Imaginary}	w_{3의 Real}	w_{3의 Imaginary}
1	P₁	P₂	P₂	P₁	P₃	P₄	P₄	P₃
2	P₁	P₂	P₂	P₁	P₄	P₃	P₃	P₄
3	P₁	P₃	P₃	P₁	P₂	P₄	P₄	P₂
4	P₁	P₃	P₃	P₁	P₄	P₂	P₂	P₄
5	P₁	P₄	P₄	P₁	P₂	P₃	P₃	P₂
6	P₁	P₄	P₄	P₁	P₃	P₂	P₂	P₃
7	P₂	P₁	P₁	P₂	P₃	P₄	P₄	P₃
8	P₂	P₁	P₁	P₂	P₄	P₃	P₃	P₄
9	P₂	P₃	P₃	P₂	P₁	P₄	P₄	P₁
10	P₂	P₃	P₃	P₂	P₄	P₁	P₁	P₄
11	P₂	P₄	P₄	P₂	P₁	P₃	P₃	P₁
12	P₂	P₄	P₄	P₂	P₃	P₁	P₁	P₃
13	P₃	P₁	P₁	P₃	P₂	P₄	P₄	P₂
14	P₃	P₁	P₁	P₃	P₄	P₂	P₂	P₄
15	P₃	P₂	P₂	P₃	P₁	P₄	P₄	P₁
16	P₃	P₂	P₂	P₃	P₄	P₁	P₁	P₄
17	P₃	P₄	P₄	P₃	P₁	P₂	P₂	P₁
18	P₃	P₄	P₄	P₃	P₂	P₁	P₁	P₂
19	P₄	P₁	P₁	P₄	P₂	P₃	P₃	P₂
20	P₄	P₁	P₁	P₄	P₃	P₂	P₂	P₃
21	P₄	P₂	P₂	P₄	P₁	P₃	P₃	P₁
22	P₄	P₂	P₂	P₄	P₃	P₁	P₁	P₃
23	P₄	P₃	P₃	P₄	P₁	P₂	P₂	P₁
24	P₄	P₃	P₃	P₄	P₂	P₁	P₁	P₂

예를 들어, 부호율이 2/15인 LDPC 부호에 대하여 설계된 최적의 PAM_norm 값은 [0.7062 0.7075 0.7072 0.7077]일 수 있다.

이 때, 얻어진 PAM_norm을 상기 표 3의 방법 1을 이용하여 1사분면 심볼들에 상응하는 벡터 w로 변환하면 w=[0.7062+0.7075i 0.7075+0.7062i 0.7072+0.7077i 0.7077+0.7072i]를 얻을 수 있다.

하기 표 4는 부호율 2/15인 LDPC 부호에 최적화된 비균등 16-심볼 신호성상의 16개의 심볼들을 나타낸다. 일반적으로 오류정정부호는 부호율에 따라 작동 SNR과 오류정정능력이 다르기 때문에, 각각의 부호율 별로 최적화된 벡터 w 값을 사용해야 BICM의 성능을 극대화시킬 수 있다. 만약, 특정 부호율에서 최적화된 비균등 신호성상을 다른 부호율에 사용하게 되면, BICM의 성능을 크게 저하시킬 수 있으므로 LDPC 부호의 부호율에 맞는 비균등 신호성상을 사용하는 것이 중요하다.

w	Constellation
0	0.7062 + 0.7075i
1	0.7075 + 0.7062i
2	0.7072 + 0.7077i
3	0.7077 + 0.7072i
4	-0.7062 + 0.7075i
5	-0.7075 + 0.7062i
6	-0.7072 + 0.7077i
7	-0.7077 + 0.7072i
8	0.7062 - 0.7075i
9	0.7075 - 0.7062i
10	0.7072 - 0.7077i
11	0.7077 - 0.7072i
12	-0.7062 - 0.7075i
13	-0.7075 - 0.7062i
14	-0.7072 - 0.7077i
15	-0.7077 - 0.7072i

도 8a 및 도 8b는 부호율이 2/15인 LDPC 부호에 최적화된 비균등 16-심볼 신호성상을 나타낸 도면이다.

도 8a 및 도 8b를 참조하면, 4비트가 맵핑(mapping)되는 16-심볼 비균등 신호성상의 16개의 심볼들이 비균등(non-uniform)하게 분포되어 있는 것을 알 수 있다. 도 8a의 경우 사분면마다 4개의 심볼들이 너무 몰려있어서 마치 하나의 심볼처럼 보이지만, 이를 확대하여 보면 도 8b와 같다.

도 8a 및 도 8b는 설계된 w를 기반으로 계산된 비균등 16-심볼 신호성상을 나타낸다. 이 때, 도 8a 및 도 8b에 도시된 각 심볼들의 비트열은 그래이 맵핑(gray mapping)을 기반으로 표현되어 있으나, 다른 종류의 비트열 맵핑도 적용 가능하다.

특히, 도 8b는 1사분면의 경우만을 도시하고 있으나, 1사분면의 심볼들의 위치로부터 다른 사분면들의 심볼들의 위치를 얻을 수 있음은 이미 설명한 바와 같다.

도 9는 부호율이 2/15인 LDPC 부호에 대하여 도 7에 도시된 균등 신호성상과 도 8a 및 도 8b에 도시된 비균등 신호성상의 성능을 나타낸 도면이다.

도 9를 참조하면, 본 발명에 따른 비균등 신호성상과 균등 16-QAM의 BER(Bit Error Rate)와 FER(Frame Error Rate)가 도시되어 있는 것을 알 수 있다. 도 9에서 비균등 신호성상은 균등 16-QAM에 비해 월등하게 좋은 성능을 보인다.

도 10은 본 발명의 일실시예에 따른 16-심볼 비균등 신호성상을 이용한 변조기를 나타낸 블록도이다.

도 10을 참조하면, 본 발명의 일실시예에 따른 16-심볼 비균등 신호성상을 이용한 변조기는 메모리들(1010, 1030) 및 프로세서(1020)를 포함한다. 이 때, 도 10에 도시된 변조기는 도 1에 도시된 변조기(15)에 상응하는 것일 수 있다.

메모리(1010)는 부호율이 2/15인 LDPC 부호(LDPC code)에 상응하는 부호어(codeword)를 수신한다.

이 때, 부호어는 오류정정부호화된 LDPC 부호어일 수도 있고, LDPC 부호어가 인터리빙된 부호어일 수도 있다.

프로세서(1020)는 부호어를 4비트 단위로 비균등 16-심볼 신호성상의 16개 심볼들에 맵핑한다.

이 때, 프로세서(1020)는 심볼 맵핑에 상응하여 반송파(carrier)의 진폭 및 위상 중 어느 하나 이상을 조정할 수 있다.

이 때, 16개 심볼들은 심볼들 사이의 거리가 비균등(non-uniform)하고, 1사분면의 4개의 심볼들의 제1 그룹, 상기 제1 그룹의 4개의 심볼들과 허수축을 기준으로 대칭인 4개의 심볼들의 제2 그룹, 상기 제1 그룹의 4개의 심볼들과 원점을 기준으로 대칭인 4개의 심볼들의 제3 그룹 및 상기 제1 그룹의 4개의 심볼들과 실수축을 기준으로 대칭인 제4 그룹을 포함할 수 있다.

이 때, 상기 16개 심볼들은 상기 표 4와 같이 정의될 수 있다.

메모리(1030)는 프로세서(1020)의 동작에 필요한 부가 정보를 저장할 수 있다. 예를 들어, 메모리(1030)는 반송파 주파수, 진폭 등을 저장할 수 있다.

메모리(1010) 및 메모리(1030)는 비트들의 집합을 저장하기 위한 다양한 하드웨어에 상응하는 것일 수도 있고, 어레이(array), 리스트(list), 스택(stack), 큐(queue) 등의 자료구조(data structure)에 상응하는 것일 수도 있다.

이 때, 메모리(1010) 및 메모리(1030)는 물리적으로 별개의 장치가 아니라, 물리적으로는 하나의 장치의 서로 다른 주소에 상응하는 것일 수 있다. 즉, 메모리(1010) 및 메모리(1030)는 물리적으로는 구분되지 않고, 논리적으로만 구분되는 것일 수 있다.

도 11은 본 발명의 일실시예에 따른 16-심볼 비균등 신호성상을 이용한 변조 방법을 나타낸 동작 흐름도이다.

도 11을 참조하면, 본 발명의 일실시예에 따른 16-심볼 비균등 신호성상을 이용한 변조 방법은, 먼저 부호율이 2/15인 LDPC 부호(LDPC code)에 상응하는 부호어(codeword)를 수신한다(S1110).

이 때, 부호어는 오류정정부호화된 LDPC 부호어일 수도 있고, LDPC 부호어가 인터리빙된 부호어일 수도 있다. 즉, 단계(S1110)는 LDPC 부호화기에서 바로 부호어를 수신할 수도 있고, 중간에 비트 인터리버를 거쳐서 부호어를 수신할 수도 있다.

또한, 본 발명의 일실시예에 따른 16-심볼 비균등 신호성상을 이용한 변조 방법은 상기 부호어를 4비트 단위로 비균등 16-심볼 신호성상의 16개 심볼들에 맵핑한다(S1120).

이 때, 상기 16개 심볼들은 상기 표 4와 같이 정의될 수 있다.

또한, 본 발명의 일실시예에 따른 16-심볼 비균등 신호성상을 이용한 변조 방법은 상기 맵핑에 상응하여 반송파(carrier)의 진폭 및 위상 중 어느 하나 이상을 조정한다(S1130).

도 1에 도시된 오류정정 부호화기(13)는 도 10과 같은 구조로 구현될 수도 있다.

즉, 오류정정 부호화기는 메모리들 및 프로세서를 포함할 수 있다. 이 때, 제1 메모리는 길이가 16200이고 부호율이 2/15인 LDPC 부호어(codeword)를 저장하기 위한 메모리이고, 제2 메모리는 0으로 초기화되는 메모리일 수 있다.

메모리들은 각각 λ_i(i=0, 1, ..., N-1) 및 P_j(j=0, 1, ..., M₁+M₂-1)에 상응하는 것일 수 있다.

프로세서는 패러티 검사 행렬(parity check matrix)에 상응하는 수열을 이용하여 상기 메모리에 대한 누적(accumulation)을 수행하여, 정보 비트들(information bits)에 상응하는 상기 LDPC 부호어를 생성할 수 있다.

이 때, 누적은 상기 테이블의 수열을 이용하여 갱신되는 패러티 비트 주소들(parity bit addresses)에서 수행될 수 있다.

이 때, LDPC 부호어는 상기 정보 비트들에 상응하고 길이가 2160(=K)인 시스터매틱(systematic) 파트(λ₀, λ₁, ..., λ_K _-1), 패러티 검사 행렬에 포함된 이중 대각행렬에 상응하고 길이가 3240(=M₁=g)인 제1 패러티 파트(λ_K, λ_K ₊ ₁, ..., λ_K _+M1-1) 및 상기 패러티 검사 행렬에 포함된 항등행렬에 상응하고 길이가 10800(=M₂)인 제2 패러티 파트(λ_K+M1, λ_K+M1+1, ..., λ_K+M1+M2-1)를 포함할 수 있다.

이 때, 수열은 상기 시스터매틱 파트의 길이인 2160을 상기 패러티 검사 행렬에 상응하는 CPM 사이즈(L)인 360으로 나눈 값에 제1 패러티 파트의 길이(M₁)인 3240을 360으로 나눈 값을 더한 수(2160/360+3240/360=15)만큼의 행들(rows)을 가질 수 있다.

전술한 바와 같이, 수열은 상기 테이블로 표현될 수 있다.

이 때, 제2 메모리는 제1 패러티 파트의 길이(M₁) 및 제2 패러티 파트의 길이(M₂)의 합(M₁+M₂)에 상응하는 사이즈를 가질 수 있다.

이 때, 패러티 비트 주소들은 상기 수열의 각각의 행에 나타내진 이전 패러티 비트 주소들 각각(x)과 제1 패러티 파트의 길이(M₁)를 비교한 결과에 기반하여 갱신될 수 있다.

즉, 패러티 비트 주소들은 상기 수학식 5에 의하여 갱신될 수 있다. 이 때, x는 이전 패러티 비트 주소, m은 정보 비트 인덱스로 0보다 크고 L보다 작은 정수, L은 상기 패러티 검사 행렬의 CPM 사이즈, Q₁은 M₁/L, M₁은 상기 제1 패러티 파트의 사이즈, Q₂는 M₂/L, M₂는 상기 제2 패러티 파트의 사이즈일 수 있다.

이 때, 상기 누적은 전술한 바와 같이 상기 패러티 검사 행렬의 CPM 사이즈 L=360 단위로 수열의 행을 바꿔가면서 수행될 수 있다.

이 때, 제1 패러티 파트(λ_K, λ_K+1, ..., λ_K+M1-1)는 상기 수학식 7을 통하여 설명한 바와 같이, 제1 메모리 및 제2 메모리를 이용한, 패러티 인터리빙(parity interleaving)을 수행하여 생성될 수 있다.

이 때, 제2 패러티 파트(λ_K _+M1, λ_K _+M1+ ₁, ..., λ_K _+M1+M2- ₁)는 상기 수학식 8을 통하여 설명한 바와 같이 제1 패러티 파트(λ_K, λ_K+1, ..., λ_K+M1-1)의 생성이 완료된 후 상기 제1 패러티 파트(λ_K, λ_K+1, ..., λ_K+M1-1)와 상기 수열을 이용하여 수행되는 상기 누적이 완료된 후, 제1 메모리 및 제2 메모리를 이용한 패러티 인터리빙(parity interleaving)을 수행하여 생성될 수 있다.

도 1에 도시된 비트 인터리버(14)도 도 10과 같은 구조로 구현될 수 있다.

즉, 제1 메모리는 길이가 16200이고 부호율이 2/15인 LDPC 부호어를 저장할 수 있다. 프로세서는 상기 LDPC 부호어를, 상기 LDPC 부호어의 패러럴 팩터(parallel factor)에 상응하는 비트그룹 단위로 인터리빙하여 인터리빙된 부호어를 생성할 수 있다. 이 때, 패러럴 팩터는 360일 수 있다. 이 때, 비트그룹은 360 비트들을 포함할 수 있다. 이 때, LDPC 부호어는 상기 수학식 9와 같이 45개의 비트그룹들로 분할될 수 있다.

이 때, 인터리빙은 퍼뮤테이션 오더(permutation order)를 이용한 상기 수학식 10을 이용하여 수행될 수 있다.

이 때, 퍼뮤테이션 오더는 상기 수학식 11에 의하여 표현되는 인터리빙 시퀀스에 상응하는 것일 수 있다.

제2 메모리는 상기 인터리빙된 부호어를 16-심볼 맵핑을 위한 변조기로 제공한다.

이 때, 변조기는 도 10을 통하여 설명한 바와 같이 NUC(Non-Uniform Constellation) 심볼 맵핑을 수행하는 심볼 맵핑 장치일 수 있다.

이상에서와 같이 본 발명에 따른 비균등 16-심볼 신호성상을 이용한 변조기, 변조 방법 및 BICM 장치는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

1010, 1030: 메모리
1020: 프로세서

Claims

부호율이 2/15인 LDPC 부호(LDPC code)에 상응하는 부호어(codeword)를 수신하는 메모리; 및
상기 부호어를 4비트 단위로 비균등 16-심볼 신호성상의 16개 심볼들에 맵핑하는 프로세서
를 포함하는 것을 특징으로 하는 비균등 16-심볼 신호성상을 이용한 변조기.
청구항 1에 있어서,
상기 16개 심볼들은 심볼들 사이의 거리가 비균등(non-uniform)하고, 1사분면의 4개의 심볼들의 제1 그룹, 상기 제1 그룹의 4개의 심볼들과 허수축을 기준으로 대칭인 4개의 심볼들의 제2 그룹, 상기 제1 그룹의 4개의 심볼들과 원점을 기준으로 대칭인 4개의 심볼들의 제3 그룹 및 상기 제1 그룹의 4개의 심볼들과 실수축을 기준으로 대칭인 제4 그룹을 포함하는 것을 특징으로 하는 비균등 16-심볼 신호성상을 이용한 변조기.
청구항 2에 있어서,
상기 제1 그룹의 4개의 심볼들(w₀, w₁, w₂, w₃)에 상응하는 벡터는 w이고, 상기 제2 그룹의 4개의 심볼들(w₄, w₅, w₆, w₇)에 상응하는 벡터는 -conj(w)(conj(w)는 w의 모든 요소의 켤레복소수를 출력하는 함수)이고, 상기 제3 그룹의 4개의 심볼들(w₁₂, w₁₃, w₁₄, w₁₅)에 상응하는 벡터는 -w이고, 상기 제4 그룹의 4개의 심볼들(w₈, w₉, w₁₀, w₁₁)에 상응하는 벡터는 conj(w)인 것을 특징으로 하는 비균등 16-심볼 신호성상을 이용한 변조기.
청구항 3에 있어서,
상기 제1 그룹의 4개의 심볼들 중 둘은 서로 실수 성분의 크기(amplitude)와 허수 성분의 크기(amplitude)가 대칭적인 것을 특징으로 하는 비균등 16-심볼 신호성상을 이용한 변조기.
청구항 4에 있어서,
상기 제1 그룹의 4개의 심볼들은 w₀, w₁, w₂ 및 w₃이고, |real(w₀)| = |imaginary(w₁)|(real(i)는 i의 실수성분을 출력하는 함수, imaginary(i)는 i의 허수성분을 출력하는 함수, i는 임의의 복소수)이고, |real(w₁)| = |imaginary(w₀)|이고, |real(w₂)| = |imaginary(w₃)|이고, |real(w₃)| = |imaginary(w₂)|인 것을 특징으로 하는 비균등 16-심볼 신호성상을 이용한 변조기.
청구항 5에 있어서,
상기 16개 심볼들은 하기 표와 같이 정의되는 것을 특징으로 하는 비균등 16-심볼 신호성상을 이용한 변조기.
[표]