KR20150094320A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR20150094320A
KR20150094320A KR1020140015459A KR20140015459A KR20150094320A KR 20150094320 A KR20150094320 A KR 20150094320A KR 1020140015459 A KR1020140015459 A KR 1020140015459A KR 20140015459 A KR20140015459 A KR 20140015459A KR 20150094320 A KR20150094320 A KR 20150094320A
Authority
KR
South Korea
Prior art keywords
layer
electrode
electrode layer
light emitting
reflective film
Prior art date
Application number
KR1020140015459A
Other languages
Korean (ko)
Other versions
KR101628244B1 (en
Inventor
전수근
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020140015459A priority Critical patent/KR101628244B1/en
Priority to CN201580007808.5A priority patent/CN105981185A/en
Priority to PCT/KR2015/001394 priority patent/WO2015122694A1/en
Priority to US15/118,235 priority patent/US10205060B2/en
Publication of KR20150094320A publication Critical patent/KR20150094320A/en
Application granted granted Critical
Publication of KR101628244B1 publication Critical patent/KR101628244B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

A semiconductor light emitting device is disclosed. The semiconductor light emitting device comprises: a plurality of semiconductor layers; a non-conductive reflection film which is coupled to the semiconductor layer in a side opposite to a growth substrate; at least one electrode which is electrically connected with the semiconductor layers and is formed on the non-conductive reflection film; and at least one electrode which has the lower electrode layers, which are respectively generated in the active layer to reflect light passing through the non-conductive reflection film, and has the upper electrode layer formed on the lower electrode layer to prevent an external substance from penetrating the lower electrode layer; and an electrical connecting part which electrically connects the semiconductor layers and at least one electrode.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 전극에 의한 광 흡수를 줄인 전극 구조를 가진 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having an electrode structure that reduces light absorption by an electrode.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The Group III nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0? X? 1, 0? Y? 1, 0? X + y? A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.1 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436.

반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.The semiconductor light emitting device includes a substrate 100, an n-type semiconductor layer 300 grown on the substrate 100, an active layer 400 grown on the n-type semiconductor layer 300, p An n-side bonding pad 800 formed on the n-type semiconductor layer 300 exposed by etching, electrodes 901, 902, and 903 functioning as a reflective film formed on the n-type semiconductor layer 500, the p-type semiconductor layer 500, .

이러한 구조의 칩, 즉 기판(100)의 일측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.A chip having such a structure, that is, a chip in which both the electrodes 901, 902, 903 and the electrode 800 are formed on one side of the substrate 100 and the electrodes 901, 902, 903 function as a reflection film, is called a flip chip. Electrodes 901,902 and 903 may be formed of a highly reflective electrode 901 (e.g., Ag), an electrode 903 (e.g., Au) for bonding, and an electrode 902 (not shown) to prevent diffusion between the electrode 901 material and the electrode 903 material. For example, Ni). Such a metal reflection film structure has a high reflectance and an advantage of current diffusion, but has a disadvantage of light absorption by a metal.

도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-20913.

반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.The semiconductor light emitting device includes a substrate 100, a buffer layer 200 grown on the substrate 100, an n-type semiconductor layer 300 grown on the buffer layer 200, an active layer 400 grown on the n-type semiconductor layer 300, A p-type semiconductor layer 500 formed on the active layer 400 and a p-type semiconductor layer 500 formed on the p-type semiconductor layer 500 and formed on the transparent conductive film 600, A bonding pad 700 and an n-side bonding pad 800 formed on the n-type semiconductor layer 300 exposed by etching. A DBR (Distributed Bragg Reflector) 900 and a metal reflection film 904 are provided on the transmissive conductive film 600. According to this structure, although the absorption of light by the metal reflection film 904 is reduced, the current diffusion is less smooth than that using the electrodes 901, 902, and 903.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 복수의 반도체층에 결합되는 비도전성 반사막; 복수의 반도체층과 전기적으로 연결되며, 비도전성 반사막 위에 형성되는 적어도 하나의 전극;으로서, 각각이 활성층에서 생성되어 비도전성 반사막을 지나온 빛을 반사하는 하부 전극층과, 외부 물질이 하부 전극층으로 침투하는 것을 방지하도록 하부 전극층 위에 형성되는 상부 전극층을 구비하는 적어도 하나의 전극; 그리고, 복수의 반도체층과 적어도 하나의 전극을 전기적으로 연결하는 전기적 연결부(Electrical Connecting Part);를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, in a semiconductor light emitting device, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, A plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer for generating light through recombination of electrons and holes, the semiconductor layers being grown using a growth substrate; A non-conductive reflective film coupled to the plurality of semiconductor layers at an opposite side of the growth substrate; At least one electrode electrically connected to the plurality of semiconductor layers and formed on the nonconductive reflective film, the at least one electrode comprising: a lower electrode layer, each of which is formed in the active layer and reflects light that has passed through the nonconductive reflective film; At least one electrode having an upper electrode layer formed on the lower electrode layer so as to prevent the lower electrode layer; The semiconductor light emitting device may further include an electrical connecting part electrically connecting the plurality of semiconductor layers and the at least one electrode.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 일 예를 설명하는 도면,
도 4는 도 3에서 설명된 반도체 발광소자의 제조방법의 일 예를 설명하는 도면,
도 5는 건식 식각 공정에 의해 형성된 개구의 일부(R1)를 확대한 도면,
도 6은 습식 식각 공정이 수행된 전극의 상면을 설명하는 도면,
도 7은 개구에 형성된 전기적 연결을 설명하는 도면,
도 8은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 다른 예를 설명하는 도면,
도 9는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면,
도 10은 도 9에서 A-A 선을 따라 절단한 단면의 일 예를 설명하는 도면,
도 11은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면,
도 12는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 14는 도 13의 A-A 라인을 따라 취한 단면도,
도 15는 도 13의 B-B 라인을 따라 취한 단면도,
도 16은 도 13의 반도체 발광소자에서 p측 전극 및 n측 전극과 비도전성 반사막을 제거한 상태를 나타내는 도면,
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 18은 도 17의 D-D 라인을 따라 취한 단면도,
도 19는 도 17의 E-E 라인을 따라 취한 단면도,
도 20은 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리되기 이전 상태를 나타낸 도면,
도 21은 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리된 상태를 나타낸 도면,
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 23은 도 22의 A-A'라인을 따른 단면도,
도 24는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 25는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 27은 반도체 발광소자가 외부 전극에 고정된 상태의 일 예를 나타내는 도면,
도 28은 외부 전극에 접합된 반도체 발광소자에 발생한 크랙을 보여주는 사진,
도 29는 액상 주석의 금 위에서 퍼짐의 정도를 나타내는 사진,
도 30은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 일 예를 나타내는 도면,
도 31은 장시간 전류를 인가한 경우에 하부 전극층이 터져나와 있는 것을 나타내는 사진,
도 32는 본 개시에 따른 전극 또는 범프의 두께에 따른 생산 수율의 변화를 나타내는 도면,
도 33은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면,
도 34는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면,
도 35는 최상층의 두께에 따른 DST 결과를 나타내는 그래프.
1 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436,
2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-20913,
3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same,
FIG. 4 is a view for explaining an example of a method of manufacturing the semiconductor light emitting device shown in FIG. 3,
5 is an enlarged view of a portion R1 of the opening formed by the dry etching process,
6 is a view for explaining the top surface of the electrode subjected to the wet etching process,
7 is a view for explaining an electrical connection formed in the opening,
8 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same,
9 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same,
FIG. 10 is a view for explaining an example of a cross section taken along line AA in FIG. 9,
11 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same,
12 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same,
13 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
14 is a cross-sectional view taken along line AA of Fig. 13,
FIG. 15 is a cross-sectional view taken along line BB of FIG. 13,
16 is a view showing a state in which the p-side electrode, the n-side electrode, and the non-conductive reflective film are removed in the semiconductor light emitting device of Fig. 13,
17 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
18 is a cross-sectional view taken along line DD of Fig. 17,
19 is a cross-sectional view taken along line EE of Fig. 17,
20 is a view showing a state before two semiconductor light emitting devices are separated into independent semiconductor light emitting devices during a semiconductor light emitting device manufacturing process,
21 is a view illustrating a state in which two semiconductor light emitting devices are separated into independent semiconductor light emitting devices during a semiconductor light emitting device manufacturing process,
22 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
23 is a sectional view taken along the line A-A 'in FIG. 22,
24 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
25 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
26 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
27 is a view showing an example of a state in which the semiconductor light emitting element is fixed to the external electrode,
28 is a photograph showing a crack occurring in the semiconductor light emitting element bonded to the external electrode,
29 is a photograph showing the degree of spreading of liquid tin on gold,
30 is a view showing an example of an n-side electrode and / or a p-side electrode configuration according to the present disclosure,
31 is a photograph showing that the lower electrode layer is blown out when a long-time current is applied,
32 is a view showing a change in production yield depending on the thickness of an electrode or a bump according to the present disclosure,
33 is a view showing still another example of the n-side electrode and / or the p-side electrode configuration according to the present disclosure,
34 is a view showing still another example of the n-side electrode and / or the p-side electrode configuration according to the present disclosure,
35 is a graph showing DST results according to the thickness of the uppermost layer;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 3은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 일 예를 설명하는 도면이다.3 is a view for explaining an example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.

반도체 발광소자의 제조방법에서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층이 기판 위에 형성된다(S11). 이후, 제1 반도체층 또는 제2 반도체층에 전기적으로 연결되는 전극이 형성된다(S21). 다음으로, 전극을 덮으며 복수의 반도체층과 마주하도록 위치하며, 활성층으로부터의 빛을 반사하는 비도전성 막이 형성된다(S31). 계속해서, 비도전성 막에 전극과의 전기적 연결 통로용 개구가 형성되는 과정으로서, 제1 식각 공정에 의해 전극을 노출하는 개구가 형성된다(S41). 이후, 제2 식각 공정에 의해 개구로 노출된 전극의 상면에 형성된 물질이 제거된다(S51). 전극과 접촉하는 전기적 연결이 개구에 형성된다(S61). A method of manufacturing a semiconductor light emitting device, comprising the steps of: forming a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a second semiconductor layer interposed between the first and second semiconductor layers, A plurality of semiconductor layers having an active layer that generates light through recombination are formed on the substrate (S11). Thereafter, an electrode electrically connected to the first semiconductor layer or the second semiconductor layer is formed (S21). Next, a non-conductive film is formed to cover the electrode and to face the plurality of semiconductor layers and reflect light from the active layer (S31). Subsequently, an opening for exposing the electrode by the first etching process is formed in the process of forming the opening for electrical connection with the electrode in the non-conductive film (S41). Subsequently, the material formed on the upper surface of the electrode exposed by the opening by the second etching process is removed (S51). An electrical connection is formed in the opening in contact with the electrode (S61).

도 4는 도 3에서 설명된 반도체 발광소자의 제조방법의 일 예를 설명하는 도면이다.FIG. 4 is a view for explaining an example of a method of manufacturing the semiconductor light emitting device described in FIG. 3. FIG.

반도체 발광소자의 제조방법에서, 먼저 기판(10) 위에 버퍼층(20)이 성장되며, 버퍼층(20)위에 n형 반도체층(30; 제1 반도체층), 활성층(40), p형 반도체층(50; 제2 반도체층)이 순차로 성장된다(도 3의 S11).A buffer layer 20 is grown on a substrate 10 and an n-type semiconductor layer 30 (first semiconductor layer), an active layer 40, a p-type semiconductor layer 50; the second semiconductor layer) are sequentially grown (S11 in FIG. 3).

기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있고, 버퍼층(20)은 생략될 수 있다. The substrate 10 is mainly made of sapphire, SiC, Si, GaN or the like, and the substrate 10 can be finally removed, and the buffer layer 20 can be omitted.

p형 반도체층(50) 및 활성층(40)이 메사 식각되어 n형 반도체층이 일부 노출된다. 메사 식각의 순서는 변경될 수 있다.the p-type semiconductor layer 50 and the active layer 40 are mesa-etched to partially expose the n-type semiconductor layer. The order of the mesa etch can be changed.

이후 과정에서 형성될 전극(93)에 대응하는 p형 반도체층 위에 빛흡수 방지부(65)가 형성된다. 빛흡수 방지부(65)는 생략될 수 있다. 빛흡수 방지부(65)는 p형 반도체층(50)보다 굴절률이 낮은 투광성 물질로 된 단일층(예: SiO2), 다층막(예: Si02/TiO2/SiO2), 분포 브래그 리플렉터, 단일층과 분포 브래그 리플렉터의 결합 등으로 이루어질 수 있다. 또한, 빛흡수 방지부(65)는 비도전성 물질(예: SiOx, TiOx와 같은 유전체 막)로 이루어질 수 있다.The light absorption preventing portion 65 is formed on the p-type semiconductor layer corresponding to the electrode 93 to be formed in the subsequent process. The light absorption preventing portion 65 may be omitted. The light absorption preventing portion 65 is formed of a single layer (e.g., SiO 2 ), a multilayer film (e.g., SiO 2 / TiO 2 / SiO 2 ), a distributed Bragg reflector, A combination of a single layer and a distributed Bragg reflector, and the like. In addition, the light absorption preventing portion 65 may be made of a non-conductive material (e.g., a dielectric film such as SiO x , TiO x ).

빛흡수 방지부(65)을 덮으며 p형 반도체층(50) 위에 p형 반도체층(50)으로 전류확산을 위한 투광성 도전막(60)이 형성되는 것이 바람직하다. 예를 들어, ITO, Ni/Au와 같은 물질로 투광성 도전막(60)이 형성될 수 있다. It is preferable that the light transmitting conductive film 60 for current diffusion is formed on the p-type semiconductor layer 50 on the p-type semiconductor layer 50 while covering the light absorption preventing portion 65. For example, the transmissive conductive film 60 may be formed of a material such as ITO or Ni / Au.

이후, 투광성 도전막(60) 위에 전극(93)이 형성된다(도 3의 S21). 전극(93)은 투광성 도전막(60)에 의해 p형 반도체층(50)과 전기적으로 연결된다. 노출된 n형 반도체층(30) 위에 n형 반도체층(30)으로 전자를 공급하는 n측 본딩 패드(80)가 전극(93)의 형성과 함께 형성될 수 있다. n측 본딩패드(80)는 후술될 반사 전극(92)과 함께 형성될 수도 있다.Thereafter, the electrode 93 is formed on the transmissive conductive film 60 (S21 in Fig. 3). The electrode 93 is electrically connected to the p-type semiconductor layer 50 by the transmissive conductive film 60. An n-side bonding pad 80 for supplying electrons to the n-type semiconductor layer 30 on the exposed n-type semiconductor layer 30 may be formed together with the electrode 93. The n-side bonding pad 80 may be formed together with the reflective electrode 92 to be described later.

후술될 전기적 연결(94; 도 7 참조)이 투광성 도전막(60)에 직접 연결되면 후술될 반사 전극(92; 도 7 참조)과 투광성 도전막(60) 사이에 좋은 전기적 접촉을 형성하기가 쉽지 않을 수 있다. 본 예에서는 전극(93)에 의해 투광성 도전막(60)과 반사 전극(92) 간에 안정적인 전기적 접촉을 얻는다. 7) is directly connected to the transmissive conductive film 60, it is easy to form a good electrical contact between the reflective electrode 92 (see FIG. 7) and the transmissive conductive film 60 to be described later . In this example, the electrode 93 provides stable electrical contact between the transmissive conductive film 60 and the reflective electrode 92.

계속해서, 비도전성 막으로서, 전극(93)을 덮는 비도전성 반사막(91)이 형성된다(도 3의 S31). 비도전성 반사막(91)은 식각되어 노출된 n형 반도체층(30) 및 n측 본딩 패드(80) 일부의 위에도 형성될 수 있다. 비도전성 반사막(91)이 n형 반도체층(30) 및 p형 반도체층(50) 위의 모든 영역을 반드시 덮을 필요는 없다. 비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 형성되는 것이 바람직하다. 비도전성 반사막(91)은 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 형성될 수 있다. 비도전성 반사막(91)이 SiOx로 이루어지는 경우에, p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로, 임계각 이상의 입사각을 가진 빛을 복수의 반도체층(30, 40, 50) 측으로 일부 반사할 수 있게 된다. Subsequently, a non-conductive reflective film 91 covering the electrode 93 is formed as a non-conductive film (S31 in Fig. 3). The non-conductive reflective film 91 may also be formed on a part of the n-type semiconductor layer 30 and the n-side bonding pad 80 which are etched and exposed. The nonconductive reflective film 91 does not necessarily cover all the regions on the n-type semiconductor layer 30 and the p-type semiconductor layer 50. The non-conductive reflective film 91 preferably functions as a reflective film, and is preferably formed of a light transmitting material to prevent absorption of light. The non-conductive reflective film 91 may be formed of a translucent dielectric material such as, for example, SiO x , TiO x , Ta 2 O 5 , and MgF 2 . Since the non-conductive reflective film 91 has a refractive index lower than that of the p-type semiconductor layer 50 (e.g., GaN) in the case where the non-conductive reflective film 91 is made of SiO x , light having an incident angle equal to or greater than the critical angle is formed in the plurality of semiconductor layers 30, ) Side.

한편, 비도전성 반사막(91)이 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR)로 이루어지면 더 많은 양의 빛을 복수의 반도체층(30, 40, 50) 측으로 반사할 수 있다. On the other hand, if the non-conductive reflective film 91 is made of a distributed Bragg reflector (DBR) (e.g., a combination of SiO 2 and TiO 2 ), a larger amount of light can be transmitted through the plurality of semiconductor layers 30, 50).

도 5는 건식 식각 공정에 의해 형성된 개구의 일부(R2)를 확대한 도면이고, 도 6은 습식 식각 공정이 수행된 전극의 상면을 설명하는 도면이다.FIG. 5 is an enlarged view of a portion R2 of the opening formed by the dry etching process, and FIG. 6 is a view for explaining the top surface of the electrode subjected to the wet etching process.

계속해서, 건식 식각 공정(제1 식각 공정)에 의해 전극(93)의 일부를 노출하는 개구(102)가 비도전성 반사막(91)에 형성된다(도 3의 S41). 건식 식각 공정에는 식각 가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6 등)가 사용될 수 있다. 전극(93)은 복수의 층을 포함할 수 있다. 예를 들어, 전극(93)은 p형 반도체층(50)과 전기적으로 연결되는 접촉층(95)과, 접촉층(95) 위에 형성되는 산화 방지층(98) 및 산화 방지층(98) 위에 형성되는 식각 방지층(99)을 포함한다. 본 예에서는 전극(93)은 투광성 도전막(60) 위에 순차로 형성된 접촉층(95), 반사층(96), 확산 방지층(97), 산화 방지층(98) 및 식각 방지층(99)을 포함한다.Subsequently, an opening 102 for exposing a part of the electrode 93 is formed in the non-conductive reflective film 91 by the dry etching process (first etching process) (S41 in FIG. 3). For the dry etching process, a halogen gas (eg, CF 4 , C 2 F 6 , C 3 F 8 , SF 6, etc.) containing an F group as the etching gas may be used. The electrode 93 may comprise a plurality of layers. For example, the electrode 93 is formed on the contact layer 95 electrically connected to the p-type semiconductor layer 50, and on the anti-oxidation layer 98 and the anti-oxidation layer 98 formed on the contact layer 95 And an etching prevention layer 99. In this example, the electrode 93 includes a contact layer 95, a reflection layer 96, a diffusion prevention layer 97, an oxidation prevention layer 98, and an etching prevention layer 99 formed sequentially on the transparent conductive film 60.

접촉층(95)은 투광성 도전막(60)과의 좋은 전기적 접촉을 이루는 물질로 이루어지는 것이 바람직하다. 접촉층(95)으로는 Cr, Ti와 같은 물질이 주로 사용되며, Ni, TiW 등도 사용될 수 있으며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다.The contact layer 95 is preferably made of a material that makes good electrical contact with the transparent conductive film 60. As the contact layer 95, materials such as Cr and Ti are mainly used, and Ni, TiW and the like can be used, and Al and Ag having good reflectivity can be used.

반사층(96)은 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(96)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사한다. 반사층(96)은 생략될 수 있다.The reflective layer 96 may be made of a metal having a high reflectance (e.g., Ag, Al, or a combination thereof). The reflective layer 96 reflects light generated in the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50. The reflective layer 96 may be omitted.

확산 방지층(97)은 반사층(96)을 이루는 물질 또는 산화 방지층(98)을 이루는 물질이 다른 층으로 확산되는 것을 방지한다. 확산 방지층(97)은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다.The diffusion preventing layer 97 prevents the material forming the reflection layer 96 or the material forming the oxidation preventing layer 98 from diffusing into another layer. The diffusion preventive layer 97 may be made of at least one selected from Ti, Ni, Cr, W and TiW, and Al and Ag may be used when high reflectance is required.

산화 방지층(98)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화 방지층(98)으로는 전기 전도도가 좋은 Au가 주로 사용된다.The oxidation preventive layer 98 may be made of Au, Pt, or the like, and may be any material as long as it is exposed to the outside and does not oxidize in contact with oxygen. As the oxidation preventing layer 98, Au having good electric conductivity is mainly used.

식각 방지층(99)은 개구(102) 형성을 위한 건식 식각 공정에서 노출되는 층으로서 본 예에서 식각 방지층(99)이 전극(93)의 최상층이다. 식각 방지층(99)으로 Au를 사용하는 경우 비도전성 반사막(91)과 접합력이 약할 뿐만아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각 방지층(99)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 비도전성 반사막(91)과의 접합력이 유지되어 신뢰성이 향상될 수 있다.The etch stop layer 99 is a layer exposed in the dry etching process for forming the openings 102, and in this example, the etch stop layer 99 is the top layer of the electrodes 93. When Au is used as the etch stopping layer 99, not only the bonding strength with the non-conductive reflective layer 91 is weak, but a part of Au may be damaged or damaged at the time of etching. Therefore, if the etch stopping layer 99 is made of a material such as Ni, W, TiW, Cr, Pd, or Mo instead of Au, the bonding strength with the non-conductive reflective film 91 can be maintained and reliability can be improved.

한편, 건식 식각 공정에서 식각 방지층(99)은 전극(93)을 보호하며 특히, 산화 방지층(98)의 손상을 방지한다. 건식 식각 공정에는 식각 가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6)가 사용될 수 있다. 따라서, 산화 방지층(98)의 손상을 방지하기 위해 식각 방지층(99)은 이러한 건식 식각 공정에서 식각 선택비가 우수한 재질로 이루어지는 것이 바람직하다. 식각 방지층(99)의 식각 선택비가 좋지 않은 경우 건식 식각 공정에서 산화 방지층(98)이 손상 또는 훼손될 수 있다. 따라서 식각 선택비 관점에서 Cr 또는 Ni 등이 식각 방지층(99)의 재질로 적합하다. Ni 또는 Cr은 상기 건식 식각 공정의 식각 가스와 반응하지 않거나 미미하게 반응하며, 식각되지 않아서 전극(93)을 보호하는 역할을 하게 된다.On the other hand, in the dry etching process, the etch stop layer 99 protects the electrode 93, and in particular, prevents the oxidation preventive layer 98 from being damaged. For the dry etching process, a halogen gas (eg, CF 4 , C 2 F 6 , C 3 F 8 , or SF 6 ) containing an F group may be used as an etching gas. Therefore, in order to prevent damage to the oxidation preventing layer 98, it is preferable that the etching preventing layer 99 is made of a material having an excellent etching selectivity in this dry etching process. If the etch selectivity ratio of the etch stopping layer 99 is poor, the oxidation preventive layer 98 may be damaged or damaged in the dry etching process. Therefore, Cr or Ni is suitable as the material of the etch stopping layer 99 from the viewpoint of etching selectivity. The Ni or Cr reacts with the etching gas in the dry etching process or does not react with the etching gas, and protects the electrode 93 because it is not etched.

또 다른 한편, 개구(102) 형성을 위한 건식 식각 공정에서 식각 가스로 인해 전극(93)의 상층부에 절연 물질 또는 불순물과 같은 물질(107)이 형성될 수 있다. 예를 들어, F기를 포함하는 상기 할로겐 식각 가스와 전극의 상층 금속이 반응하여 물질(107)이 형성될 수 있다. 예를 들어, 식각 방지층(99)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 적어도 일부는, 도 5에 도시된 것과 같이, 건식 식각 공정의 식각 가스와 반응하여 물질(107; 예: NiF)이 형성될 수 있다. 이와 같이 형성된 물질(107)은 반도체 발광소자의 전기적 특성의 저하(예: 동작전압의 상승)를 야기할 수 있다. 식각 방지층(99)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 다른 일부는 식각 가스와 반응하여 물질을 형성하지 않거나 매우 적은 양의 물질을 형성한다. 물질 생성을 억제하거나 작은 양이 형성되는 것이 바람직하며, 이러한 관점에서 Ni보다 Cr이 식각 방지층(99)의 재질로 적합하다.On the other hand, in the dry etching process for forming the openings 102, a material 107 such as an insulating material or an impurity may be formed on the upper portion of the electrode 93 due to the etching gas. For example, the halogen etch gas including the F group may react with the upper layer metal of the electrode to form the material 107. For example, at least some of Ni, W, TiW, Cr, Pd, Mo, etc. as the material of the etch stop layer 99 react with the etching gas in the dry etching process to form a material 107 (Fig. For example, NiF) may be formed. The material 107 thus formed may cause a decrease in the electrical characteristics of the semiconductor light emitting device (for example, an increase in the operating voltage). A part of Ni, W, TiW, Cr, Pd, or Mo as a material of the etch stopping layer 99 reacts with the etching gas to form a very small amount of material. It is preferable that a material is inhibited or a small amount is formed. From this point of view, Cr is more suitable for the material of the etch stopping layer 99 than Ni.

본 예에서는 물질이 형성되는 것을 고려하여 전극(93)의 상층, 즉 식각 방지층(99)의 개구(102)에 대응하는 부분을 습식 식각 공정(제2 식각 공정)으로 제거하여, 도 6에 도시된 것과 같이, 개구(102)에 대응하는 산화 방지층(98)이 노출된다. 물질(107)은 식각 방지층(99)과 함께 식각되어 제거된다. 이와 같이, 물질(107)이 제거됨으로써 전극(93)과 전기적 연결(94; 도 7참조) 간의 전기적 접촉이 좋아지고, 반도체 발광소자의 전기적 특성이 저하되는 것이 방지된다. In this embodiment, the upper layer of the electrode 93, that is, the portion corresponding to the opening 102 of the etching prevention layer 99 is removed by a wet etching process (second etching process) The antioxidant layer 98 corresponding to the opening 102 is exposed. The material 107 is etched away together with the etch stop layer 99. Thus, removal of the material 107 improves electrical contact between the electrode 93 and the electrical connection 94 (see FIG. 7) and prevents the electrical characteristics of the semiconductor light emitting device from degrading.

한편, 개구(102) 형성을 위해 제1 식각공정이 습식 식각으로 수행될 수도 있다. 이 경우, 비도전성 반사막(91)의 식각액으로 HF, BOE, NHO3, HCl 등이 단독으로 또는 적절한 농도의 조합으로 사용될 수 있다. 전술된 건식 식각 공정에서와 마찬가지로, 비도전성 반사막(91)에 습식 식각 공정으로 개구(102)를 형성할 때, 산화 방지층(98) 보호를 위해 식각 방지층(99)의 식각 선택비가 우수한 것이 바람직하다. 이러한 관점에서 Cr이 식각 방지층(99)의 재질로 적합하다. 이후, 후속되는 다른 습식 식각공정(제2 식각공정)에 의해 개구(102)에 대응하는 식각 방지층(99)이 제거될 수 있다.On the other hand, the first etching process may be performed by wet etching to form the opening 102. In this case, HF, BOE, NH 3 , HCl, and the like may be used alone or in combination of appropriate concentrations as the etchant of the non-conductive reflective film 91. It is preferable that the etch selectivity ratio of the etch stopping layer 99 is excellent for protecting the antioxidant layer 98 when the openings 102 are formed in the wet etching process in the nonconductive reflective film 91 as in the dry etching process described above . From this viewpoint, Cr is suitable as the material of the etching preventive layer 99. Thereafter, the etch stop layer 99 corresponding to the opening 102 may be removed by another subsequent wet etching process (second etching process).

상기 개구(102) 형성 공정과 개구(102)에 대응하는 식각 방지층(99)을 제거하는 공정에 의해, 개구(102) 이외의 부분에서는 비도전성 반사막(91)과 접합력이 좋은 식각 방지층(99)이 접하고, 일 예로, 전극(93)은 순차로 적층된 Cr(접촉층)/Al(반사층)/Ni(확산 방지층)/Au(산화 방지층)/Cr(식각 방지층)와 같은 구성을 가진다. 또한, 전극(93)은 개구(102)에서는 전기적 특성 저하 방지를 위해 식각 방지층(99)이 제거되고, 일 예로, 순차로 적층된 Cr(접촉층)/Al(반사층)/Ni(확산 방지층)/Au(산화 방지층)와 같은 구성을 가지며, 산화 방지층(98)과 후술될 전기적 연결(94)이 접촉할 수 있다.The etch stopping layer 99 having a good bonding strength with the nonconductive reflective film 91 is formed at a portion other than the opening 102 by the step of forming the opening 102 and the step of removing the etching preventing layer 99 corresponding to the opening 102. [ The electrode 93 has the same structure as the sequentially stacked Cr (contact layer) / Al (reflection layer) / Ni (diffusion prevention layer) / Au (oxidation prevention layer) / Cr (etching prevention layer). The etching stopper layer 99 is removed in order to prevent deterioration of electrical characteristics in the opening 102 of the electrode 93. For example, Cr (contact layer) / Al (reflective layer) / Ni (diffusion barrier layer) / Au (antioxidant layer), and the antioxidant layer 98 and the electrical connection 94 described later can be in contact with each other.

도 6에 도시된 것과 다르게, 개구(102)에 대응하는 부분에서 식각 방지층(99)의 일부 두께만 습식 식각되어 식각 방지층(99)이 일부 남는 것도 고려할 수 있으며, 식각 방지층의 상면에 집중된 물질이 제거될 수 있다.6, it is also possible to consider that only a part of the thickness of the etching preventive layer 99 at the portion corresponding to the opening 102 is wet-etched to leave a part of the etching preventive layer 99, and a material concentrated on the upper surface of the etching preventive layer Can be removed.

도 7은 개구에 형성되는 전기적 연결을 설명하는 도면이다.7 is a view for explaining an electrical connection formed in the opening.

계속해서, 도 7에 도시되 것과 같이, 전극(93)과 접촉하는 전기적 연결(94)이 개구(102)에 형성된다(도 3의 S61). 전기적 연결(94)은 개구(102)로 노출된 산화 방지층(98)에 전기적 연결(94)이 접하게 형성될 수 있다.Subsequently, as shown in Fig. 7, an electrical connection 94 is formed in the opening 102 to contact the electrode 93 (S61 in Fig. 3). The electrical connection 94 may be formed such that the electrical connection 94 is in contact with the oxidation resistant layer 98 exposed in the opening 102.

이후, 반사율이 높은 Al, Ag와 같은 금속을 사용하여 비도전성 반사막(91) 위에 전기적 연결(94)과 접촉하는 반사 전극(92)이 형성될 수 있다. 예를 들어, 반사 전극(92)을 형성하는 과정은 증착 또는 도금의 방법이 사용될 수 있다. 한편, 반사 전극(92)과 전기적 연결(94)은 별개의 것이 아니라 함께 형성되는 것일 수 있다. 예를 들어, 반사 전극(92)을 형성하는 과정에서 개구(102)가 채워져 전기적 연결(94)이 형성된다. 안정적 전기적 접촉을 위해 반사 전극(92)이 Cr, Ti, Ni 또는 이들의 합금을 사용하여 형성될 수도 있다. 반사 전극(92)은 외부와 전기적으로 연결되어 p형 반도체층(50)으로 정공을 공급할 수 있고, 비도전성 반사막(91)에 의해 반사되지 못한 빛을 반사한다.Thereafter, the reflective electrode 92 contacting the electrical connection 94 may be formed on the non-conductive reflective film 91 using a metal such as Al or Ag having high reflectance. For example, the process of forming the reflective electrode 92 may be a deposition or plating method. On the other hand, the reflective electrode 92 and the electrical connection 94 may be formed together but not separately. For example, in the process of forming the reflective electrode 92, the opening 102 is filled and an electrical connection 94 is formed. For stable electrical contact, the reflective electrode 92 may be formed using Cr, Ti, Ni, or an alloy thereof. The reflective electrode 92 is electrically connected to the outside to supply holes to the p-type semiconductor layer 50, and reflects light that is not reflected by the non-conductive reflective film 91.

기판(10)이 제거되거나 도전성을 가지는 경우에 n측 본딩 패드(80)는 기판(10)이 제거된 n형 반도체층(30)측 또는 도전성 기판측에 형성될 수 있다. n형 반도체층(30)과 p형 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 각각의 반도체층(20, 30, 40, 50)이 다층으로 구성될 수 있으며, 추가의 층이 구비될 수도 있다. When the substrate 10 is removed or has conductivity, the n-side bonding pad 80 may be formed on the side of the n-type semiconductor layer 30 from which the substrate 10 is removed or the side of the conductive substrate. The positions of the n-type semiconductor layer 30 and the p-type semiconductor layer 50 can be changed, and they are mainly composed of GaN in the III-nitride semiconductor light emitting device. Each semiconductor layer 20, 30, 40, 50 may be composed of multiple layers, and additional layers may be provided.

전극(93), n측 본딩 패드(80) 및 반사 전극(92)은 전류확산을 위해 가지(branch)를 가지도록 형성될 수 있다. n측 본딩 패드(80)는 별도의 범프를 이용하여 패키지와 결합할 정도의 높이를 가져도 좋고, 도 2에서와 같이 자체가 패키지와 결합될 정도의 높이로 증착되어도 좋다.The electrode 93, the n-side bonding pad 80, and the reflective electrode 92 may be formed to have a branch for current diffusion. The n-side bonding pad 80 may have a height enough to be coupled to the package by using a separate bump, or may be deposited to a height sufficient to bond itself to the package as shown in FIG.

이와 같은 반도체 발광소자의 제조방법에 의하면, 전극(93)과 전기적 연결(94) 사이에 물질(199)이 제거되어 반도체 발광소자의 전기적 특성 저하가 방지된다.According to such a method for manufacturing a semiconductor light emitting device, the material 199 is removed between the electrode 93 and the electrical connection 94, thereby preventing a deterioration in electrical characteristics of the semiconductor light emitting device.

또한, 비도전성 반사막(91)과의 접합력이 좋으면서 전기적 연결(94)과 좋은 전기적 접촉을 이루는 전극(93)을 구비하는 반도체 발광소자를 제조할 수 있다.In addition, a semiconductor light emitting device having an electrode 93 having a good bonding strength with the non-conductive reflective film 91 and making good electrical contact with the electrical connection 94 can be manufactured.

도 8은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면이다.8 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same.

반도체 발광소자의 제조방법은 전극(93)이 교대로 반복 적층된 반사층(96) 및 확산 방지층(97)을 구비하는 것을 제외하고는 도 3 내지 도 7에서 설명된 반도체 발광소자의 제조방법과 실질적으로 동일하므로 중복된 설명은 생략한다.The manufacturing method of the semiconductor light emitting device is substantially the same as the manufacturing method of the semiconductor light emitting device described with reference to FIGS. 3 to 7 except that the electrode 93 is provided with the reflective layer 96 and the diffusion preventing layer 97, So that redundant description will be omitted.

전극(93)은 투광성 도전막(60) 위에 형성된 접촉층(95), 접촉층(95) 위에 반복 적층된 반사층(96) 및 확산 방지층(97), 확산 방지층(97) 위에 형성된 산화 방지층(98), 산화 방지층(98) 위에 형성되며 비도전성 반사막(91)과 접촉하는 식각 방지층(99)을 포함한다. 개구에 대응하는 식각 방지층(99)이 제거되어 산화 방지층(98)이 노출되고, 전기적 연결(94)이 산화 방지층(98)과 접하도록 형성되어 있다.The electrode 93 includes a contact layer 95 formed on the light-transmitting conductive film 60, a reflection layer 96 and a diffusion preventing layer 97 repeatedly stacked on the contact layer 95, an oxidation preventing layer 98 formed on the diffusion preventing layer 97 And an anti-etching layer 99 formed on the anti-oxidation layer 98 and in contact with the non-conductive reflective layer 91. The etch stop layer 99 corresponding to the opening is removed to expose the antioxidant layer 98 and the electrical connection 94 to contact the antioxidant layer 98.

예를 들어, 반사층(96)/확산 방지층(97)은 Al/Ni/Al/Ni/Al/Ni와 같이 형성될 수 있다. 전극(93)과 p측 본딩 패드와의 전기적 연결(94)이 다수 형성되는 경우, 전극(94)의 면적이 증가할 수 있다. 이로 인해 전극(93)에 의한 빛흡수 방지가 더 중요해 질 수 있고, 반사층(96)이 중요해진다. Al과 같은 반사층(96)을 높은 두께로 형성하는 것이 Al층의 터짐 등 여러 문제를 야기할 수 있기 때문에 본 예와 같이 반사층(96)/확산 방지층(97)의 반복 적층을 하면 절연 물질 또는 불순물과 같은 물질이 제거되어 좋은 전기적 접촉을 제공하면서 반사율도 향상하여 문제를 방지할 수 있다.For example, the reflective layer 96 / diffusion barrier layer 97 may be formed of Al / Ni / Al / Ni / Al / Ni. When a large number of electrical connections 94 between the electrode 93 and the p-side bonding pad are formed, the area of the electrode 94 may be increased. As a result, the prevention of light absorption by the electrode 93 can be more important, and the reflective layer 96 becomes important. The reflective layer 96 having a high thickness may cause various problems such as the breakage of the Al layer. Therefore, when the reflective layer 96 and the diffusion preventing layer 97 are repeatedly stacked as in this example, Can be removed to provide good electrical contact while improving the reflectivity, thereby preventing the problem.

도 9는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면이고, 도 10은 도 9에서 A-A 선을 따라 절단한 단면의 일 예를 설명하는 도면이다.FIG. 9 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure and a method for manufacturing the same, and FIG. 10 is a view for explaining an example of a cross section cut along the line A-A in FIG.

반도체 발광소자의 제조방법은 대면적 반도체 발광소자에도 적용될 수 있다. 반도체 발광소자의 제조방법은 전극(93)의 면적이 커지고 또는 가지 전극 형태로 뻗어 있고, 복수의 개구 및 복수의 전기적 연결(94)이 형성된 것과, 비도전성 반사막(91)이 유전체 막(91b)과 분포 브래그 리플렉터(91a; DBR : Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR)로 이루어진 것을 제외하고는 도 3 내지 도 7에서 설명된 반도체 발광소자의 제조방법과 실질적으로 동일하므로 중복된 설명은 생략한다.The method of manufacturing a semiconductor light emitting device can also be applied to a large area semiconductor light emitting device. A method of manufacturing a semiconductor light emitting device includes a step of forming a plurality of openings and a plurality of electrical connections 94 and a step of forming a nonconductive reflective film 91 on the dielectric film 91b, and is substantially the same as the method of manufacturing the semiconductor light-emitting device described in Figs. 3 to 7, except that consisting of (a DBR with a combination of SiO 2 and TiO 2 91a;::; DBR example distributed Bragg reflector) and distributed Bragg reflector Therefore, redundant description will be omitted.

비도전성 반사막(91)이 분포 브래그 리플렉터를 포함하므로 더 많은 양의 빛을 복수의 반도체층(30, 40, 50) 측으로 반사할 수 있다. Since the non-conductive reflective film 91 includes the distributed Bragg reflector, a larger amount of light can be reflected to the side of the plurality of semiconductor layers 30, 40 and 50.

유전체 막(91b)의 경우에 물질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 적당하다. SiO2로 된 유전체 막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. In the case of the dielectric film 91b, SiO 2 is suitable as the material, and the thickness is suitably from 0.2 탆 to 1.0 탆. The dielectric film 91b made of SiO 2 is preferably formed by CVD (Chemical Vapor Deposition), in particular, plasma enhanced CVD (PECVD).

분포 브래그 리플렉터(91a)의 경우에 TiO2/SiO2로 구성되는 경우 각 층은 주어진 파장의 1/4의 광학 두께를 가지도록 설계되며, 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)는, 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다. In the case of the distributed Bragg reflector 91a, when composed of TiO 2 / SiO 2 , each layer is designed to have an optical thickness of 1/4 of a given wavelength, the number of which is 4 to 20 pairs Do. The distribution Bragg reflector 91a is preferably formed by physical vapor deposition (PVD), in particular by E-Beam Evaporation, sputtering or thermal evaporation.

반사 전극(92) 형성 전에 분포 브래그 리플렉터(91a) 위에 추가의 유전체 막이 형성될 수도 있다. 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 추가의 유전체 막은 광가이드 구조를 형성한다.An additional dielectric film may be formed on the distributed Bragg reflector 91a before the reflection electrode 92 is formed. The dielectric film 91b, the distributed Bragg reflector 91a, and the additional dielectric film form a light guide structure.

전류확산을 위해 전극(93)과 p측 반사전극(92) 간의 전기적 연결(94)을 복수개 형성한다. 따라서 비도전성 반사막(91)에 복수의 개구를 형성하기 위한 건식 식각 공정에서 복수의 개구로 노출된 전극(93)의 상면에 물질이 형성될 수 있다.A plurality of electrical connections 94 between the electrode 93 and the p-side reflective electrode 92 are formed for current diffusion. Therefore, in the dry etching process for forming a plurality of openings in the non-conductive reflective film 91, a material can be formed on the upper surface of the electrode 93 exposed as a plurality of openings.

습식 식각 공정에 의해 물질이 전극(93)의 상층, 예를 들어, 식각 방지층과 함께 개구에 대응하는 부분이 제거된다. 이후 복수의 개구에 전기적 연결(94)이 형성된다. 따라서 대면적 반도체 발광소자의 전기적 특성의 저하가 방지된다.By the wet etching process, the material is removed from the upper layer of the electrode 93, for example, the portion corresponding to the opening together with the etching prevention layer. An electrical connection 94 is then formed in the plurality of openings. Therefore, deterioration of the electrical characteristics of the large area semiconductor light emitting device is prevented.

도 11은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면이다. 11 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same.

반도체 발광소자의 제조방법은 n측 본딩 패드(80)가 비도전성 반사막(91) 위에 형성된 점, n측 본딩 패드(80)와 n측 가지 전극(81)의 전기적 연결(82)을 형성하기 위해 개구를 형성하는 공정과, 방열 및 반사 전극(108)이 구비된 점을 제외하고는 도 3 내지 도 7에서 설명된 반도체 발광소자의 제조방법과 실질적으로 동일하므로 중복된 설명은 생략한다.The method of manufacturing a semiconductor light emitting device is characterized in that the n-side bonding pad 80 is formed on the nonconductive reflective film 91 and the electrical connection 82 of the n-side bonding pad 80 and the n- And the manufacturing method of the semiconductor light emitting device described with reference to FIGS. 3 to 7 except that the heat dissipation and reflective electrode 108 is provided. Therefore, a duplicated description will be omitted.

개구 형성을 위한 건식 식각 공정에서 전극(793)과 n측 가지 전극(781)의 일부를 노출하는 개구가 각각 형성된다. 따라서 n측 가지 전극(81)도 전극(93)과 마찬가지로 상면에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다.Openings are formed to expose portions of the electrode 793 and the n-side branch electrode 781 in the dry etching process for forming the openings. Accordingly, the n-side branch electrode 81 may be formed with a material such as an insulating material or an impurity on the upper surface in the same manner as the electrode 93.

후속하는 습식 식각 공정에 의해 각각 개구로 노출된 전극(93)과 n측 가지 전극(81)의 상면의 물질이 식각 방지층과 함께 제거될 수 있다. 이후, 전기적 연결(94, 82)이 형성된다. 전기적 연결(94, 82)은 식각 방지층이 제거되어 노출된 전극(93)과 n측 가지 전극(81)의 산화 방지층에 접하도록 형성될 수 있다. p측 본딩 패드(92)와, n측 본딩 패드(80)가 각각 전기적 연결(94, 82)을 통해 p형 반도체층(50) 및 n형 반도체층(30)에 전기적으로 연결된다.The material on the upper surface of the electrode 93 and the n-side branch electrode 81 exposed to the openings by the subsequent wet etching process can be removed together with the etch stop layer. Thereafter, electrical connections 94 and 82 are formed. The electrical connections 94 and 82 may be formed so as to contact the oxidation prevention layer of the exposed electrode 93 and the n-side branch electrode 81 by removing the etch stop layer. the p-side bonding pad 92 and the n-side bonding pad 80 are electrically connected to the p-type semiconductor layer 50 and the n-type semiconductor layer 30 through the electrical connections 94 and 82, respectively.

도 12는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면이다. 12 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same.

반도체 발광소자의 제조방법은 투광성 도전막 및 빛흡수 방지부가 생략되고 전극(93)이 반사막 및 전류확산 도전막으로 기능하도록 p형 반도체층(50) 위에 전면적으로 형성된 점, 2층 구조로 형성된 점, n측 가지 전극(81)을 더 구비하는 점을 제외하고는 도 3 내지 도 7에서 설명된 반도체 발광소자의 제조방법과 실질적으로 동일하므로 중복된 설명은 생략한다.The method of manufacturing a semiconductor light emitting device is characterized in that a light transmitting conductive film and a light absorption preventing portion are omitted and the electrode 93 is formed on the p-type semiconductor layer 50 so as to function as a reflective film and a current diffusion conductive film, , and an n-side branch electrode 81 are further included, so that a duplicate description will be omitted.

전극(93)은 Ag나 Al과 같은 반사율이 우수한 재질로 형성된 반사층(96)을 구비하며, 반사층(96)은 p형 반도체층(50)과 오믹 접촉층으로도 기능한다. 전극(93)은 반사층(96) 위에 비도전성 막(91)과 접합력이 좋은 물질로 형성된 식각 방지층(99)을 구비한다. 예를 들어, 전극(93)은 Ag층 또는 Al층과 같은 반사층(93a) 위에 Ni, W, TiW, Cr, Pd, Mo와 같은 물질로 이루어진 식각 방지층(93b)을 포함할 수 있다. 식각 방지층(99)은 Ag층 또는 Al층 위에 전면적으로 형성되거나 개구에 대응하는 부분에만 형성될 수도 있다. 식각 방지층(99)은 개구 형성을 위한 건식 식각 공정에서 식각 선택비가 좋아야 한다는 점과, 식각 가스와 반응하지 않거나 절연 물질 또는 불순물과 같은 물질의 형성이 작을수록 좋은 점을 고려하여 선택되는 것이 바람직하며, 이러한 관점에서 Cr 또는 Ni이 적당하다.The electrode 93 has a reflective layer 96 formed of a material having a high reflectance such as Ag or Al and the reflective layer 96 also functions as a p-type semiconductor layer 50 and an ohmic contact layer. The electrode 93 is provided on the reflective layer 96 with an etch stopping layer 99 formed of a material having good bonding strength with the non-conductive film 91. For example, the electrode 93 may include an anti-etching layer 93b made of a material such as Ni, W, TiW, Cr, Pd or Mo on a reflective layer 93a such as an Ag layer or an Al layer. The etch stopping layer 99 may be formed entirely on the Ag layer or the Al layer, or may be formed only on the portion corresponding to the opening. It is preferable that the etching preventive layer 99 is selected in consideration of the fact that the etching selectivity ratio in the dry etching process for forming the openings should be good and the smaller the formation of the material such as the insulating material or the impurity does not react with the etching gas, From this viewpoint, Cr or Ni is suitable.

본 예에서는 비도전성 막으로서 유전체 막(91)이 형성된다. 유전체 막(91)은 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 형성될 수 있다. In this example, the dielectric film 91 is formed as a non-conductive film. The dielectric film 91 can be formed, for example, a translucent dielectric material such as SiO x, TiO x, Ta 2 O 5, MgF 2.

유전체 막(91)에 건식 식각 공정에 의해 개구가 형성된다. 개구 형성을 위한 건식 식각 공정에서 전극(93)의 상면에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다. 이후 습식 식각 공정에 의해 물질이 제거된다. 습식 식각 공정에 의해 물질이 제거되는 과정에서 전극(93)의 일부, 예를 들어, 개구에 대응하는 식각 방지층(99)의 적어도 일부가 제거될 수 있다. 개구에는 전기적 연결(94)이 형성된다. 따라서 물질로 인한 반도체 발광소자의 동작전압 상승이 방지된다.An opening is formed in the dielectric film 91 by a dry etching process. A material such as an insulating material or an impurity may be formed on the upper surface of the electrode 93 in the dry etching process for forming the opening. Subsequently, the material is removed by a wet etching process. During the removal of the material by the wet etching process, at least a portion of the electrode 93, for example, at least a portion of the etch stop layer 99 corresponding to the opening, may be removed. An electrical connection 94 is formed in the opening. Therefore, an increase in the operating voltage of the semiconductor light emitting device due to the material is prevented.

도 13는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이고, 도 14는 도 13의 A-A 라인을 따라 취한 단면도이며, 도 15은 도 13의 B-B 라인을 따라 취한 단면도이며, 도 16은 도 13의 반도체 발광소자에서 p측 전극 및 n측 전극과 비도전성 반사막을 제거한 상태를 나타내는 도면이다. 13 is a cross-sectional view taken along line AA of FIG. 13, FIG. 15 is a cross-sectional view taken along line BB of FIG. 13, and FIG. 13 is a view showing a state in which the p-side electrode, the n-side electrode, and the non-conductive reflective film are removed in the semiconductor light emitting device of Fig.

반도체 발광소자(1)는 기판(10), 기판(10)에 성장되는 버퍼층(20), 버퍼층(20)위에 성장되는 n형 반도체층(30), n형 반도체층(30) 위에 성장되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 활성층(40) 위에 성장되는 p형 반도체층(50)을 구비한다. The semiconductor light emitting element 1 is grown on the substrate 10, the buffer layer 20 grown on the substrate 10, the n-type semiconductor layer 30 grown on the buffer layer 20 and the n-type semiconductor layer 30, An active layer 40 for generating light through recombination of holes and a p-type semiconductor layer 50 grown on the active layer 40.

기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있고, 버퍼층(20)은 생략될 수 있다. 기판(10)이 제거되거나 도전성을 가지는 경우에 n측 전극(80)은 기판(10)이 제거된 n형 반도체층(30) 측 또는 도전성 기판(10) 측에 형성될 수 있다. n형 반도체층(30)과 p형 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 각각의 반도체층(20,30,40,50)이 다층으로 구성될 수 있으며, 추가의 층이 구비될 수도 있다. The substrate 10 is mainly made of sapphire, SiC, Si, GaN or the like, and the substrate 10 can be finally removed, and the buffer layer 20 can be omitted. The n-side electrode 80 may be formed on the side of the n-type semiconductor layer 30 from which the substrate 10 is removed or the side of the conductive substrate 10 when the substrate 10 is removed or has conductivity. The positions of the n-type semiconductor layer 30 and the p-type semiconductor layer 50 can be changed, and they are mainly composed of GaN in the III-nitride semiconductor light emitting device. Each semiconductor layer 20, 30, 40, 50 may be composed of multiple layers, and additional layers may be provided.

메사식각 공정을 통해 p형 반도체층(50)과 활성층(40)이 부분적으로 제거되어 n형 반도체층(30)이 노출되는 2개의 n측 접촉영역(31)이 형성되며, 각 n측 접촉영역(31) 내의 n형 반도체층(30) 위에 n측 가지 전극(81)이 형성된다. n측 접촉영역(31)은 반도체 발광소자의 일 측면(C)과 나란하도록 길게 연장된다. n측 접촉영역(31)은 반도체 발광소자의 측면 방향으로 개방될 수도 있지만, 어느 한 측면으로도 개방되지 않고 그 둘레가 활성층(40)과 p형 반도체층(50)으로 둘러싸여 막혀 있는 것이 바람직하다. n측 접촉영역(31)의 수는 증가하거나 감소할 수 있으며, 배열 형태는 변경될 수 있다. n측 가지 전극(81)은 길게 연장되는 가지부(88)와 가지부(88)의 일측단부에 넓은 폭을 갖도록 형성되는 연결부(89)를 구비하는 것이 바람직하다. 이에 대응하여, n측 접촉영역(31)은 n측 가지 전극(81)의 가지부(88)가 위치하는 부분에서 좁은 폭으로 형성되고, n측 가지 전극(81)의 연결부(89)가 위치하는 부분에서 넓은 폭으로 형성된다. Two n-side contact regions 31 are formed in which the p-type semiconductor layer 50 and the active layer 40 are partially removed through the mesa etching process to expose the n-type semiconductor layer 30, The n-side branched electrode 81 is formed on the n-type semiconductor layer 30 in the n-type semiconductor layer 31. The n-side contact region 31 is elongated so as to be parallel to one side surface (C) of the semiconductor light emitting element. Although the n-side contact region 31 may be opened in the lateral direction of the semiconductor light emitting device, it is preferable that the n-side contact region 31 is not opened to any one side but is surrounded by the active layer 40 and the p- . the number of the n-side contact regions 31 can be increased or decreased, and the arrangement form can be changed. The n-side branch electrode 81 preferably has a branch portion 88 extending long and a connecting portion 89 formed at one end of the branch portion 88 to have a wide width. The n-side contact region 31 is formed to have a narrow width at the portion where the branch portion 88 of the n-side branch electrode 81 is located and the connection portion 89 of the n-side branch electrode 81 is located at the position In the width direction.

p형 반도체층(50) 위에 3개의 p측 가지 전극(93)이 형성된다. p측 가지 전극(93)은 n측 가지 전극(81)과 나란하게 형성되며, 2개의 n측 가지 전극(81) 사이 및 양 측부에 각각 배열된다. 따라서, 3개의 p측 가지 전극(93) 사이사이에 각각 n측 가지 전극(81)이 위치하게 된다. p측 가지 전극(93) 또한 길쭉하게 연장되는 가지부(98)와 가지부(98)의 일측단부에 넓은 폭을 갖도록 형성되는 연결부(99)를 구비하는 것이 바람직하다. 다만, 도 13에 도시된 것과 같이, p측 가지 전극(93)의 연결부(99)는, 반도체 발광소자를 위에서 봤을 때, n측 가지 전극(81)의 연결부(89) 반대 측에 위치한다. 즉, p측 가지 전극(93)의 연결부(99)는 좌측에 위치하고, n측 가지 전극(81)의 연결부(89)는 우측에 위치한다. p측 가지 전극(93)은 반도체 발광소자의 일 측면(C) 방향을 따라 길게 뻗어 있다. 예를 들어, 도 13 및 도 16에서, 좌측에서 우측으로 길게 뻗어 있다. 이렇게 길게 뻗어 있는 복수의 p측 가지 전극(93)에 의해 소자가 뒤집혀 탑재부(예: 서브마운트, 패키지, COB(Chip on Board))에 놓였을 때, 기울어짐 없이 놓이게 할 수 있다. 이러한 관점에서, p측 가지 전극(93)은 가능한 한 길게 형성하는 것이 바람직하다. Three p-side branch electrodes 93 are formed on the p-type semiconductor layer 50. The p-side branch electrodes 93 are formed in parallel with the n-side branch electrodes 81, and are arranged between the two n-side branch electrodes 81 and on both sides, respectively. Therefore, the n-side branch electrodes 81 are positioned between the three p-side branch electrodes 93, respectively. The p-side branch electrode 93 also has a branch portion 98 extending elongated and a connecting portion 99 formed at one end of the branch portion 98 to have a wide width. 13, the connecting portion 99 of the p-side branch electrode 93 is located on the side opposite to the connecting portion 89 of the n-side branched electrode 81 when viewed from above. That is, the connection portion 99 of the p-side branch electrode 93 is located on the left side and the connection portion 89 of the n side branch electrode 81 is located on the right side. The p-side branch electrode (93) extends along the direction of one side (C) of the semiconductor light emitting element. For example, in FIG. 13 and FIG. 16, they are elongated from left to right. When the device is turned upside down by a plurality of p-side branch electrodes 93 extending so long, it can be placed without tilting when placed on a mounting portion (e.g., a submount, a package, or a COB (Chip on Board)). From this point of view, the p-side branch electrode 93 is preferably formed as long as possible.

p측 가지 전극(93)과 n측 가지 전극(81)의 높이는 2um ~ 3um가 적당하다. 너무 얇은 두께의 경우 동작전압의 상승을 야기하며, 너무 두꺼운 가지 전극은 공정의 안정성과 재료비 상승을 야기할 수 있기 때문이다. The height of the p-side branch electrode 93 and the n-side branch electrode 81 is preferably from 2 [mu] m to 3 [mu] m. Too thin a thickness causes an increase in the operating voltage, while an excessively thick branch electrode can cause process stability and material cost increase.

바람직하게, p측 가지 전극(93)의 형성에 앞서, 광 흡수 방지막(95)이 p측 가지 전극(93) 아래에 해당하는 p형 반도체층(50) 위에 형성된다. 광 흡수 방지막(95)은 p측 가지 전극(93)보다 조금 넓은 폭으로 형성된다. 광 흡수 방지막(95)은 활성층(40)에서 생성된 빛이 p측 가지 전극(93)에 의해 흡수되는 것을 방지한다. 광 흡수 방지막(95)은 활성층(40)에서 발생한 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, p측 가지 전극(93)으로부터의 전류가 p측 가지 전극(93)의 바로 아래로 흐르지 못하도록 하는 기능만을 가져도 좋으며, 양자의 기능을 모두 가져도 좋다. 이들의 기능을 위해, 광 흡수 방지막(95)은 p형 반도체층(50)보다 굴절률이 낮은 투광성 물질로 된 단일층(예: SiO2) 또는 다층(예: Si02/TiO2/SiO2), 또는 분포 브래그 리플렉터, 또는 단일층과 분포 브래그 리플렉터의 결합 등으로 이루어질 수 있다. 또한, 광 흡수 방지막(95)은 비도전성 물질(예: SiOx, TiOx와 같은 유전물질)로 이루어질 수 있다. 광 흡수 방지막(95)의 두께는 구조에 따라 0.2um ~ 3.0um가 적당하다. 광 흡수 방지막(95)의 두께가 너무 얇으면 기능이 약하고, 너무 두꺼우면 광 흡수 방지막(95) 위에 형성되는 투광성 전도막(60)의 증착이 어려워질 수 있다. 광 흡수 방지막(95)이 반드시 투광성 물질로 구성될 필요는 없으며, 또한 반드시 비도전성 물질로 구성될 필요도 없다. 다만 투광성 유전체 물질을 이용함으로써, 보다 그 효과를 높일 수 있게 된다. Preferably, a light absorption prevention film 95 is formed on the p-type semiconductor layer 50 below the p-side branch electrode 93 prior to formation of the p-side branch electrode 93. The light absorption prevention film 95 is formed to have a slightly wider width than the p-side branch electrode 93. The light absorption prevention film 95 prevents light generated in the active layer 40 from being absorbed by the p-side branch electrode 93. The light absorption preventing film 95 may have a function of reflecting a part or all of the light generated in the active layer 40 and the current from the p side branch electrode 93 flows just below the p side branch electrode 93 It may have only the function of preventing it, and both functions may be carried out. For these functions, the light absorbing film 95 is a single layer of a p-type semiconductor layer 50, the low light-transmissive material than the refractive index (for example: SiO 2) or multiple layers (for example: Si0 2 / TiO 2 / SiO 2) , Or a distributed Bragg reflector, or a combination of a single layer and a distributed Bragg reflector, and the like. In addition, the light absorption preventing film 95 may be made of a non-conductive material (e.g., a dielectric material such as SiO x , TiO x ). The thickness of the light absorption preventing film 95 is suitably from 0.2 탆 to 3.0 탆, depending on the structure. If the thickness of the light absorption preventing film 95 is too small, the function is weak. If the thickness is too large, deposition of the light transmitting conductive film 60 formed on the light absorption preventing film 95 may be difficult. The light absorption preventing film 95 does not necessarily need to be made of a light transmitting material, and it is not necessarily made of a non-conductive material. However, by using a translucent dielectric material, the effect can be further enhanced.

바람직하게, 광 흡수 방지막(95)의 형성에 이어 p측 가지 전극(93)을 형성하기 이전에, 투광성 전도막(60)이 p형 반도체층(50) 위에 형성된다. 투광성 전도막(60)은 메사식각 공정을 통해 형성되는 n측 접촉영역(31)을 제외한 p형 반도체층(50) 위의 거의 대부분을 덮도록 형성된다. 따라서, 투광성 전도막(60)과 p형 반도체층(50) 사이에 광 흡수 방지막(95)이 놓이게 된다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 투광성 전도막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 투광성 전도막(60)으로 사용될 수 있다. 투광성 전도막(60) 형성에 이어 광 흡수 방지막(95)이 위치하는 투광성 전도막(60) 위에 상기한 p측 가지 전극(93)이 형성된다. The transmissive conductive film 60 is formed on the p-type semiconductor layer 50 before the p-side branch electrode 93 is formed subsequent to the formation of the light absorption prevention film 95. [ The transmissive conductive film 60 is formed so as to cover almost all of the p-type semiconductor layer 50 except for the n-side contact region 31 formed through the mesa etching process. Therefore, the light absorption preventing film 95 is placed between the light transmissive conductive film 60 and the p-type semiconductor layer 50. In particular, in the case of p-type GaN, the current diffusion ability is lowered. In the case where the p-type semiconductor layer 50 is made of GaN, most of the light transmitting conductive film 60 should be assisted. For example, a material such as ITO, Ni / Au may be used as the translucent conductive film 60. The above-described p-side branch electrode 93 is formed on the translucent conductive film 60 on which the light absorption barrier film 95 is formed, following the formation of the translucent conductive film 60.

n측 가지 전극(81)과 p측 가지 전극(93)이 형성된 후, n측 가지 전극(81)을 포함한 n측 접촉영역(31)과 p측 가지 전극(93)을 포함한 p형 반도체층(50)을 전체적으로 덮도록 비도전성 반사막(91)이 형성된다. 비도전성 반사막(91)은 활성층(40)으로부터의 빛을, 성장에 사용되는 기판(10) 측 또는 기판(10)이 제거된 경우에 n형 반도체층(30) 측으로 반사하는 역할을 수행한다. 비도전성 반사막(91)은 p형 반도체층(50)의 상면과 n측 접촉영역(31)의 상면을 연결하는 p형 반도체층(50)과 활성층(40)의 노출된 측면을 또한 덮는 것이 바람직하다. 그러나, 비도전성 반사막(91)이 반드시 기판(10) 반대 측의 식각으로 노출된 n형 반도체층(30)과 p형 반도체층(50) 위의 모든 영역을 덮어야 하는 것은 아니라는 점을 당업자는 염두에 두어야 한다. After the n-side branch electrode 81 and the p-side branch electrode 93 are formed, the p-type semiconductor layer (including the n-side branch electrode 31 and the p- The non-conductive reflective film 91 is formed so as to cover the entirety of the non-conductive reflective film 50. The non-conductive reflective film 91 serves to reflect light from the active layer 40 toward the substrate 10 used for growth or toward the n-type semiconductor layer 30 when the substrate 10 is removed. The nonconductive reflective film 91 preferably covers the exposed side of the active layer 40 and the p-type semiconductor layer 50 connecting the upper surface of the p-type semiconductor layer 50 and the upper surface of the n-side contact region 31 Do. However, it should be understood by those skilled in the art that the non-conductive reflective film 91 does not necessarily cover all the regions on the n-type semiconductor layer 30 and the p-type semiconductor layer 50 exposed by etching on the opposite side of the substrate 10 .

비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)은, 예를 들어 SiOx 등과 같은 투광성 유전체 물질로 구성되는 단일 유전체 막, 예를 들어 SiO2와 TiO2의 조합으로 된 단일의 분포 브래그 리플렉터, 이질적인 복수의 유전체 막 또는 유전체 막과 분포 브래그 리플렉터의 조합 등 다양한 구조로 이루어질 수 있으며, 예를 들어 3 ~ 8um의 두께로 형성될 수 있다. 유전체 막은 p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로 임계각 이상의 빛을 기판(10) 측으로 일부 반사시킬 수 있게 되고, 분포 브래그 리플렉터는 보다 많은 양의 빛을 기판(10) 측으로 반사시킬 수 있으며 특정 파장에 대한 설계가 가능하여 발생되는 빛의 파장에 대응하여 효과적으로 반사시킬 수 있다. Non-conductive reflective film 91, but functions as a reflection film, and preferably made of a translucent material so as to prevent the absorption of light, for example, a translucent dielectric material such as SiO x, TiO x, Ta 2 O 5, MgF 2 Lt; / RTI > The non-conductive reflective film 91 may be formed of a single dielectric film made of a light transmitting dielectric material such as SiO x or the like, for example, a single distributed Bragg reflector in combination of SiO 2 and TiO 2 , a plurality of different dielectric films or dielectrics A combination of a film and a distributed Bragg reflector, and may be formed to have a thickness of 3 to 8 袖 m, for example. Since the dielectric film has a lower refractive index than that of the p-type semiconductor layer 50 (for example, GaN), it is possible to partially reflect the light with a critical angle or more toward the substrate 10, and the distributed Bragg reflector emits a larger amount of light to the substrate 10, And it is possible to design a specific wavelength so that it can be effectively reflected according to the wavelength of generated light.

바람직하게, 도 14 및 도 15에 도시된 것과 같이, 비도전성 반사막(91)은 분포 브래그 리플렉터(91a)와 유전체 막(91b)으로 된 이중 구조를 가진다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. Preferably, as shown in Figs. 14 and 15, the non-conductive reflective film 91 has a double structure consisting of the distributed Bragg reflector 91a and the dielectric film 91b. By forming the dielectric film 91b having a certain thickness prior to the deposition of the distribution Bragg reflector 91a requiring precision, it is possible to stably manufacture the distribution Bragg reflector 91a and also to help the reflection of light have.

본 개시에 따라 반도체 발광소자를 형성함에 있어서, n측 접촉영역(31)을 형성하기 위한 메사식각으로 단차가 존재하게 되고, p측 가지 전극(93) 또는 n측 가지 전극(81)과 같은 단차를 수반하는 구성요소가 필요하며, 비도전성 반사막(91)을 형성한 후에도 이하에 상세히 설명되는 것과 같이 비도전성 반사막(91)에 구멍을 뚫는 공정을 필요로 하므로, 유전체 막(91b)을 형성할 때 특히 주의를 할 필요가 있다. In forming the semiconductor light emitting device according to the present disclosure, a step is formed by a mesa etching for forming the n-side contact region 31, and a stepped portion such as the p-side branch electrode 93 or the n- It is necessary to form a hole in the non-conductive reflective film 91 as described in detail below even after the non-conductive reflective film 91 is formed, so that the dielectric film 91b is formed You need to pay particular attention when.

유전체 막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체 막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 n측 가지 전극(81)과 p측 가지 전극(93)을 충분히 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 구멍 형성공정에 부담이 될 수 있다. 유전체 막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 디플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체 막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체 막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 메사식각으로 형성되는 n측 접촉영역(31), p측 가지 전극(93) 및 n측 가지 전극(81)을 형성함에 따라 단차가 존재하게 되고, 단차 영역을 덮는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체 막(91b)를 형성하면, 단차를 갖는 p측 가지 전극(93) 및 n측 가지 전극(81)의 측면이나 메사식각으로 인해 생성되는 경사진 단차면 등에서 유전체 막(91b)이 얇게 형성될 수 있고, 이와 같이 단차면에 유전체 막(91b)이 얇게 형성되면, 특히 p측 가지 전극(93)과 n측 가지 전극(81)이 이하에 설명되는 바와 같이 p측 전극(92)과 n측 전극(80) 아래에 놓이는 경우, 전극들 간에 단락(short)이 발생할 수 있기 때문에, 유전체 막(91b)은 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 비도전성 반사막(91)으로서의 기능을 확보할 수 있게 된다. SiO 2 is suitable as the material of the dielectric film 91b, and its thickness is preferably 0.2 um to 1.0 um. If the thickness of the dielectric film 91b is too thin, it may be insufficient to sufficiently cover the n-side branch electrode 81 and the p-side branch electrode 93 having a height of about 2 탆 to 3 탆. If the thickness is too thick, It may become a burden on the hole forming process. The thickness of the dielectric film 91b may then be thicker than the thickness of the subsequent distributed Bragg deflector 91a. Further, the dielectric film 91b needs to be formed by a method that is more suitable for ensuring reliability of the device. For example, the dielectric film 91b made of SiO 2 is preferably formed by CVD (Chemical Vapor Deposition), in particular, plasma enhanced chemical vapor deposition (PECVD). A step is formed by forming the n-side contact region 31, the p-side branch electrode 93, and the n-side branch electrode 81 formed by the mesa etching, and the step coverage is covered by the chemical vapor phase This is because the evaporation method is more advantageous than physical vapor deposition (PVD) such as electron beam evaporation (E-Beam Evaporation). Specifically, when the dielectric film 91b is formed by E-Beam Evaporation, the side surface of the p-side branch electrode 93 and the n-side branch electrode 81 having stepped portions, The p-side branch electrode 93 and the n-side branch electrode 81 can be formed on the stepped surface in the same manner as the first embodiment except that the dielectric film 91b is formed thinly on the stepped surface, The dielectric film 91b is formed by chemical vapor deposition (CVD) for reliable insulation, because a short may occur between the electrodes when placed under the p-side electrode 92 and the n-side electrode 80 as shown in FIG. . Therefore, it is possible to secure the function as the nonconductive reflective film 91 while ensuring the reliability of the semiconductor light emitting element.

분포 브래그 리플렉터(91a)는 유전체 막(91b) 위에 형성되어 유전체 막(91b)과 함께 비도전성 반사막(91)을 구성한다. 예를 들어, TiO2/SiO2의 조합으로 이루어지는 반복 적층 구조의 분포 브래그 리플렉터(91a)는, 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2의 조합으로 구성되는 경우, 각 층은 주어진 파장의 1/4의 광학 두께를 가지도록 설계되며, 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. 조합의 수가 너무 적으면 분포 브래그 리플렉터(91a)의 반사효율이 떨어지고, 조합의 수가 너무 많으면 두께가 과도하게 두꺼워지기 때문이다. The distributed Bragg reflector 91a is formed on the dielectric film 91b to form the non-conductive reflective film 91 together with the dielectric film 91b. For example, the distributed Bragg reflector 91a having a repetitive lamination structure composed of a combination of TiO 2 / SiO 2 can be formed by physical vapor deposition (PVD), in particular, E-Beam Evaporation or Sputtering ) Or thermal evaporation (thermal evaporation). When the distributed Bragg reflector 91a is composed of a combination of TiO 2 / SiO 2 , each layer is designed to have an optical thickness of 1/4 of a given wavelength, the number of which is 4 to 20 pairs Suitable. If the number of combinations is too small, the reflection efficiency of the distributed Bragg reflector 91a is lowered, and if the number of combinations is too large, the thickness becomes excessively thick.

이와 같은 비도전성 반사막(91)의 형성으로 인해 p측 가지 전극(93)과 n측 가지 전극(81)은 비도전성 반사막(91)에 의해 완전히 덮이게 된다. p측 가지 전극(93) 및 n측 가지 전극(81)이 이하에 설명되는 p측 전극(92) 및 n측 전극(80)과 전기적으로 연통될 수 있도록 하기 위해, 비도전성 반사막(91)을 관통하는 형태의 구멍이 형성되고, 구멍 내에 전극 물질로 채워진 형태의 전기적 연결(94,82)이 형성된다. 이러한 구멍은 건식 식각 또는 혹은 습식 식각, 또는 이 둘을 병행하는 방법으로 형성되는 것이 바람직하다. p측 가지 전극(93) 및 n측 가지 전극(81) 각각의 가지부(98,88)는 좁은 폭으로 형성되기 때문에, 전기적 연결(94)은 p측 가지 전극(93) 및 n측 가지 전극(81) 각각의 연결부(99,89) 위에 위치하는 것이 바람직하다. p측 가지 전극(93)이 없다면 많은 수의 전기적 연결(94)을 형성하여 p형 반도체층(50)의 거의 전면에 마련된 투광성 전도막(60)에 직접 연결해야 하고, n측 가지 전극(81)이 없다면 많은 수의 전기적 연결(82)을 형성하여 n측 접촉영역(31)에 직접 연결해야 하지만, p측 전극(92)과 투광성 전도막(60) 사이 및 n측 전극(80)과 n형 반도체층(30) 사이에 좋은 전기적 접촉을 형성하기가 쉽지 않을 뿐만 아니라, 제조 공정상 많은 문제점을 야기한다. 본 개시는 비도전성 반사막(91) 형성에 앞서, n측 가지 전극(81)을 n측 접촉영역(31) 위에 형성하고, p측 가지 전극(93)을 p형 반도체층(50) 또는 바람직하게는 투광성 전도막(60) 위에 형성한 다음 열처리함으로써, 양자 간에 안정적인 전기적 접촉을 만들어낼 수 있게 된다. The p-side branch electrode 93 and the n-side branch electrode 81 are completely covered by the non-conductive reflective film 91 due to the formation of the non-conductive reflective film 91. the non-conductive reflective film 91 is formed so as to be in electrical communication with the p-side branch electrode 93 and the n-side branched electrode 81, which will be described below, with the p-side electrode 92 and the n- A through hole is formed and an electrical connection (94, 82) in the form of an electrode material filled in the hole is formed. Such holes are preferably formed by dry etching or wet etching, or a combination of both. Since the branch portions 98 and 88 of the p side branch electrode 93 and the n side branch electrode 81 are formed to have a narrow width, the electrical connection 94 is formed between the p side branch electrode 93 and the n- (99, 89) of the first connector (81). If there is no p-side branch electrode 93, a large number of electrical connections 94 should be formed to directly connect to the transparent conductive film 60 provided on almost the entire surface of the p-type semiconductor layer 50, Side contact region 31 and the n-side electrode 80 and the n-side contact region 31 are connected to each other by a large number of electrical connections 82, -Type semiconductor layer 30, it also causes many problems in the manufacturing process. The present embodiment is characterized in that the n-side branch electrode 81 is formed on the n-side contact region 31 and the p-side branch electrode 93 is formed on the p-type semiconductor layer 50 Is formed on the translucent conductive film 60 and then subjected to a heat treatment, thereby making it possible to make stable electrical contact therebetween.

전기적 연결(94, 82)의 형성에 이어, 비도전성 반사막(91) 위에 p측 전극(92)과 n측 전극(80)이 형성되는 것이 바람직하다. p측 전극(92)과 n측 전극(80)은, 활성층(40)으로부터의 빛을 기판(10) 측으로 반사하는데 일조한다는 관점에서, 비도전성 반사막(91) 위의 전부 또는 거의 대부분을 덮도록 넓은 면적에 걸쳐 형성되어, 도전성 반사막의 역할을 수행한다. 다만, p측 전극(92)과 n측 전극(80)은 단락을 방지하기 위해 비도전성 반사막(91) 위에서 서로 거리를 두고 떨어져 있는 것이 바람직하며, 따라서 비도전성 반사막(91) 위에 p측 전극(92) 또는 n측 전극(80)으로 덮이지 않는 부분이 존재하게 된다. p측 전극(92)과 n측 전극(80)의 재질은 반사율이 좋은 Al, Ag 등이 적합하지만, 안정적 전기적 접촉을 위해 Cr, Ti, Ni, Au 또는 이들의 합금 등의 물질들과 조합으로, Al, Ag 등과 같은 고반사 금속이 사용되는 것이 바람직하다. 이와 같은 p측 전극(92)과 n측 전극(80)은 p측 가지 전극(93) 및 n측 가지 전극(81)에 전류를 공급하는 역할, 반도체 발광소자를 외부 기기와 연결하는 기능, 넓은 면적에 걸쳐 형성되어, 활성층(40)으로부터의 빛을 반사하는 기능 및/또는 방열 기능을 수행한다. 이와 같이 p측 전극(92)과 n측 전극(80)이 모두 비도전성 반사막(91) 위에 형성됨에 따라, p측 전극(92) 측과 n측 전극(80) 측의 높이 차가 최소화되며, 따라서 본 개시에 따른 반도체 발광소자를 탑재부(예: 서브마운트, 패키지, COB)에 결합할 때 이점을 가지게 된다. 이러한 이점은 유테틱 본딩(eutectic bonding) 방식의 결합을 이용하는 경우에 특히 커진다. It is preferable that the p-side electrode 92 and the n-side electrode 80 are formed on the non-conductive reflective film 91 following the formation of the electrical connections 94 and 82. the p-side electrode 92 and the n-side electrode 80 are formed so as to cover all or almost all of the non-conductive reflective film 91 from the viewpoint of helping to reflect light from the active layer 40 toward the substrate 10. [ And is formed over a large area to serve as a conductive reflective film. It is preferable that the p-side electrode 92 and the n-side electrode 80 are spaced apart from each other on the non-conductive reflective film 91 in order to prevent short-circuiting, 92 or the portion not covered with the n-side electrode 80 exists. The p-side electrode 92 and the n-side electrode 80 are preferably made of Al, Ag or the like having good reflectivity. However, in order to make stable electrical contact, materials such as Cr, Ti, Ni, Au, , Al, Ag or the like is preferably used. The p-side electrode 92 and the n-side electrode 80 function to supply current to the p-side branch electrode 93 and the n-side branch electrode 81, to connect the semiconductor light emitting element to an external device, And performs a function of reflecting light from the active layer 40 and / or a heat dissipation function. Since the p-side electrode 92 and the n-side electrode 80 are both formed on the non-conductive reflective film 91, the height difference between the p-side electrode 92 side and the n-side electrode 80 side is minimized, The advantage is obtained when the semiconductor light emitting device according to the present disclosure is coupled to a mount (e.g., submount, package, COB). This advantage is particularly large when using a combination of eutectic bonding methods.

이와 같이 p측 전극(92)과 n측 전극(80)이 비도전성 반사막(91) 위에 넓게 형성됨에 따라, p측 가지 전극(93)과 n측 가지 전극(81)은 모두 비도전성 반사막(91)의 아래에 놓이게 되며, p측 가지 전극(93)은 비도전성 반사막(91)의 위에 놓이는 n측 전극(80) 아래를 통과하여 길게 뻗게 되고, n측 가지 전극(81)은 비도전성 반사막(91)의 위에 놓이는 p측 전극(92) 아래를 통과하여 길게 뻗게 된다. p측 전극(92) 및 n측 전극(80)과 p측 가지 전극(93) 및 n측 가지 전극(81) 사이에 비도전성 반사막(91)이 존재함에 따라, 전극(92,80)과 가지 전극(93,81) 간의 단락이 방지된다. 또한 이상과 같은 p측 가지 전극(93)과 n측 가지 전극(81)을 도입함으로써, 플립 칩을 구성함에 있어서, 제약 없이 요구되는 반도체층 영역에 전류를 공급할 수 있게 된다. As the p-side electrode 92 and the n-side electrode 80 are formed on the non-conductive reflective film 91 in this manner, the p-side branch electrode 93 and the n-side branch electrode 81 are all formed of the non- And the n-side branch electrodes 81 extend below the n-side electrode 80 lying on the non-conductive reflective film 91. The n-side branched electrodes 81 are disposed under the non-conductive reflective film 91 Side electrode 92 lying on top of the p-side electrode 91. The p- the presence of the non-conductive reflective film 91 between the p-side electrode 92 and the n-side electrode 80 and the p-side branch electrode 93 and the n-side branched electrode 81 causes the electrodes 92, Shorting between the electrodes 93 and 81 is prevented. Further, by introducing the p-side branch electrode 93 and the n-side branch electrode 81 as described above, current can be supplied to the semiconductor layer region which is required without any restriction in constituting the flip chip.

일반적으로, p측 전극(92), n측 전극(80), p측 가지 전극(93) 및 n측 가지 전극(81)은 복수의 금속 층으로 구성된다. p측 가지 전극(93)의 경우 최하층은 투광성 전도막(60)과 결합력이 높아야 하며, Cr, Ti와 같은 물질이 주로 사용되며, Ni, Ti, TiW 등도 사용될 수 있으며, 특별히 제한되는 것은 아니다. 당업자는 p측 가지 전극(93)과 n측 가지 전극(81)에도 반사율이 좋은 Al, Ag 등을 사용할 수 있음을 염두에 두어야 한다. p측 전극(92)과 n측 전극(80)의 경우 최상층은 와이어 본딩 또는 외부 전극과 연결을 위해, Au이 사용된다. 그리고, Au의 양을 줄이고, 상대적으로 무른 Au의 특성을 보완하기 위해, 최하층과 최상층 사이에, 요구되는 사양에 따라, Ni, Ti, TiW, W 등이 사용되거나, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용된다. 본 개시에 있어서, p측 가지 전극(93) 및 n측 가지 전극(81)은 전기적 연결(94,82)과 전기적으로 연결되어야 하므로, 최상층으로 Au를 고려할 수 있을 것이다. 그러나 본 발명자들은 p측 가지 전극(93) 및 n측 가지 전극(81)의 최상층으로서 Au을 사용하는 것이 부적합하다는 것을 알게 되었다. Au 위에 비도전성 반사막(91) 증착시에 양자 간의 결합력이 약해서 쉽게 벗겨지는 문제가 있었다. 이러한 문제점을 해결하기 위해, Au 대신에 Ni, Ti, W, TiW, Cr, Pd, Mo와 같은 물질로 가지 전극의 최상층을 구성하게 되면 그 위에 증착될 비도전성 반사막(91)과의 접착력이 유지되어 신뢰성이 향상될 수 있다. 또한 비도전성 반사막(91)에 전기적 연결(94)을 위한 구멍을 형성하는 공정에서 위 금속이 디퓨전 장벽(diffusion barrier) 역할을 충분히 하여 후속공정 및 전기적 연결(94,82)의 안정성을 확보하는데 도움이 된다.In general, the p-side electrode 92, the n-side electrode 80, the p-side branch electrode 93, and the n-side branch electrode 81 are formed of a plurality of metal layers. In the case of the p-side branch electrode 93, the lowest layer should have a high bonding force with the transparent conductive film 60, and materials such as Cr and Ti are mainly used. Ni, Ti, TiW and the like may also be used. It should be noted that a person skilled in the art can use Al, Ag or the like having high reflectance also in the p-side branch electrode 93 and the n-side branch electrode 81. In the case of the p-side electrode 92 and the n-side electrode 80, Au is used as the uppermost layer for wire bonding or connection with an external electrode. When Ni, Ti, TiW, W or the like is used in accordance with the required specification between the lowest and the uppermost layers in order to reduce the amount of Au and to complement the characteristics of Au, , Al, Ag and the like are used. In this disclosure, the p-side branch electrode 93 and the n-side branch electrode 81 should be electrically connected to the electrical connections 94 and 82, so that Au may be considered as the uppermost layer. However, the present inventors have found that it is not suitable to use Au as the uppermost layer of the p-side branch electrode 93 and the n-side branch electrode 81. There is a problem in that when the non-conductive reflective film 91 is deposited on Au, the bonding force between the two is weak, so that it easily peels off. In order to solve such a problem, if the uppermost layer of the branch electrodes is made of a material such as Ni, Ti, W, TiW, Cr, Pd, or Mo instead of Au, the adhesive force to the non-conductive reflective film 91 to be deposited is maintained So that the reliability can be improved. In addition, in the process of forming holes for the electrical connection 94 in the non-conductive reflective film 91, the above metal is sufficient to serve as a diffusion barrier to help ensure the stability of the subsequent processes and electrical connections 94, .

도 17은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이고, 도 18는 도 17의 D-D 라인을 따라 취한 단면도이며, 도 19은 도 17의 E-E 라인을 따라 취한 단면도이다. 17 is a cross-sectional view taken along the line D-D in FIG. 17, and FIG. 19 is a cross-sectional view taken along the line E-E in FIG.

본 개시에 따른 반도체 발광소자(2)에서, 도 18 및 도 19에 도시된 것과 같이, 비도전성 반사막(91)은 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 더하여 분포 브래그 리플렉터(91a) 위에 형성되는 클래드 막(91f)을 더 포함한다. 활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에서 의해 n형 반도체층(30) 측으로 반사되지만, 유전체 막(91b)과 분포 브래그 리플렉터(91a)도 일정한 두께를 가지므로, 일부의 빛이 그 내부에 갇히거나, 유전체 막(91b)과 분포 브래그 리플렉터(91a) 측면을 통해 방출된다. 본 발명자들은 유전체 막(91b), 분포 브래그 리플렉터(91a), 및 클래드 막(91f)의 관계를 광 웨이브가이드(optical waveguide)의 관점에서, 분석해 보았다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91f)은 전파부를 둘러싸는 구성의 일부로 볼 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터(91a)의 유효 굴절률(여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미하며, 1,46과 2.4 사이의 값을 가진다.)이 SiO2로 된 유전체 막(91b)의 경우보다 높은 굴절률을 갖게 된다. 클래드 막(91f) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질로 구성된다. 바람직하게는, 클래드 막(91f)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다(여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91f)을 이루는 물질의 굴절률이다). 예를 들어, 클래드 막(91f)을 1.46의 굴절률을 가지는 유전체인 SiO2로 형성할 수 있다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성할 수 있다. 다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 디플랙터(91a)의 최상층이 λ/4n의 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려하여, 클래드 막(91f)은 아래에 위치하게 되는 분포 브래그 디플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하며, 후속하는 구멍 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않지만, 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다. 분포 브래그 리플렉터(91a)와 p측 전극(92) 및 n측 전극(80)이 바로 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 p측 전극(92)과 n측 전극(80)에 영향을 받으면서 흡수가 일어날 수 있는데, 이때 p측 전극(92) 및 n측 전극(80)과 분포 브래그 리플렉터(91a) 사이에 분포 브래그 리플렉터(91a)보다 낮은 굴절율을 가지는 클래드 막(91f)을 삽입하게 되면, 분포 브래그 리플렉터(91a)를 통해 진행하는 빛의 일부가 p측 전극(92) 및 n측 전극(80)에서 흡수되는 것을 최소화할 수 있으므로, 빛의 효율을 증가시키는 장점이 있다. 따라서, 일반적으로 빛의 파장에 대응하는 두께 이상이 되어야 전술한 바와 같은 효과를 거둘 수가 있으므로, 클래드 막(91f)의 두께는 λ/4n이상인 것이 바람직한 것이다. 하지만, 분포 브래그 리플렉터(91a)와 클래드 막(91f) 간의 굴절률의 차이가 크면 빛이 분포 브래그 리플렉터(91a)에 의해 좀 더 강하게 구속되기 때문에 얇은 두께의 클래드 막(91f)을 사용할 수 있지만, 그 굴절률의 차이가 작으면 클래드 막(91f)의 두께는 충분히 두꺼워져야 전술한 효과를 얻을 수 있다. 따라서 클래드 막(91f)의 두께는 클래드 막(91f)을 이루는 물질의 굴절률 및 분포 브래그 리플렉터(91a)의 유효굴절률 간의 차이가 얼마인가를 충분히 고려를 해야 한다. 예를 들어, 클래드 막(91f)이 SiO2로 이루어지고 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 이루어져 있다면, SiO2로 이루어진 분포 브래그 리플렉터(91a)의 최상층과 구별될 수 있도록 클래드 막(91f)의 두께는 0.3um이상인 것이 적당할 것이다. 하지만 후속 구멍 형성공정에 부담을 주지 않기 위해, 클래드 막(91f) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 18 and 19, the non-conductive reflective film 91 includes the distributed Bragg reflector 91a in addition to the dielectric film 91b and the distributed Bragg reflector 91a. In the semiconductor light emitting device 2 according to the present disclosure, And a clad film 91f formed on the substrate. A large part of the light generated in the active layer 40 is reflected toward the n-type semiconductor layer 30 side by the dielectric film 91b and the distributed Bragg reflector 91a while the dielectric film 91b and the distributed Bragg reflector 91a are also constant A part of the light is trapped inside thereof or is discharged through the dielectric film 91b and the side surface of the distribution Bragg reflector 91a. The present inventors have analyzed the relationship between the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91f from the viewpoint of an optical waveguide. The optical waveguide is a structure for guiding light by surrounding the propagating portion of the light with a material having a lower refractive index than that of the light guiding portion. From this point of view, when the distributed Bragg reflector 91a is regarded as a propagation portion, the dielectric film 91b and the clad film 91f can be seen as a part of the configuration surrounding the propagation portion. Distributed Bragg reflector (91a) has a case consisting of a SiO 2 / TiO 2, in which the refractive index of SiO 2 is 1.46, is another effective refractive index (where the effective refractive index of the because the refractive index of TiO 2 is 2.4, distributed Bragg reflector (91a) Means an equivalent refractive index of light capable of traveling in a waveguide made of materials having different refractive indexes and has a value between 1,46 and 2.4). In the case of the dielectric film 91b made of SiO 2 , the refractive index . The clad film 91f is also made of a material lower than the effective refractive index of the distributed Bragg reflector 91a. Preferably, the clad film 91f has a thickness of? / 4n to 3.0um (where? Is the wavelength of light generated in the active layer 40 and n is the wavelength of the material of the clad film 91f) Refractive index). For example, the clad film 91f may be formed of SiO 2 , which is a dielectric having a refractive index of 1.46. the thickness can be 4500/4 * 1.46 = 771A or more when? is 450 nm (4500 A). Considering that the uppermost layer of the distributed Bragg diffractor 91a composed of a large number of pairs of SiO 2 / TiO 2 can be made of an SiO 2 layer having a thickness of? / 4n, the clad film 91f is positioned below Is preferably thicker than lambda / 4n so as to be differentiated from the uppermost layer of the distribution Bragg deformer 91a. In addition to being burdensome to the subsequent hole forming process, the thickness increase does not contribute to the improvement of the efficiency, It is not preferable that the thickness is too thick to be more than um, but it is not impossible in some cases to be formed to be not less than 3.0um. When the distributed Bragg reflector 91a is in direct contact with the p-side electrode 92 and the n-side electrode 80, a part of the light traveling through the distributed Bragg reflector 91a contacts the p-side electrode 92 and the n- Side electrode 80 and the distributed Bragg reflector 91a may be absorbed while being influenced by the waveguide 80. In this case, a clad film having a lower refractive index than the distributed Bragg reflector 91a It is possible to minimize the absorption of a part of the light traveling through the distributed Bragg reflector 91a by the p-side electrode 92 and the n-side electrode 80, . Therefore, in general, the thickness of the clad film 91f should be equal to or larger than the thickness corresponding to the wavelength of light, so that the thickness of the clad film 91f is preferably? / 4n or more. However, if the refractive index difference between the distributed Bragg reflector 91a and the clad film 91f is large, the light can be confined more strongly by the distributed Bragg reflector 91a, so that the clad film 91f having a thin thickness can be used. If the difference in the refractive index is small, the thickness of the clad film 91f must be sufficiently thick to obtain the above-mentioned effect. Therefore, the thickness of the clad film 91f should be sufficiently considered as to what the difference between the refractive index of the material constituting the clad film 91f and the effective refractive index of the distribution Bragg reflector 91a is. For example, if the clad film 91f is made of SiO 2 and the distributed Bragg reflector 91a is made of SiO 2 / TiO 2 , then the clad film 91 b can be distinguished from the uppermost layer of the distributed Bragg reflector 91 a made of SiO 2 , It is appropriate that the thickness of the electrode 91f is 0.3 mu m or more. However, in order not to burden the subsequent hole forming process, it is appropriate that the maximum thickness of the clad film 91f is formed within 1 to 3 mu m.

클래드 막(91f)은 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 굴절률을 가지면 특별히 제한되지 않으며, Al2O3와 같은 금속 산화물, SiO2, SiON 와 같은 유전체 막, MgF, CaF, 등의 물질로 이루어질 수 있다. 굴절률의 차이가 작은 경우에, 그 두께를 두껍게 하여 효과를 거둘 수 있다. 또한 SiO2를 사용하는 경우에, 1.46보다 낮은 굴절률을 가지는 SiO2를 사용함으로써 효율을 높일 수 있게 된다. Cladding layer (91f) is has the lower refractive index than the effective refractive index of the distributed Bragg reflector (91a) is not particularly limited, the material of the dielectric film, MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3 ≪ / RTI > When the difference in the refractive index is small, the thickness can be increased to obtain an effect. In addition, it is possible to increase the efficiency in the case of using the SiO 2, using SiO 2 having a refractive index lower than 1.46.

유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 분포 브래그 리플렉터(91a)와 클래드 막(91f)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91f)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. It is possible to consider the case where the dielectric film 91b is omitted and it is not preferable from the viewpoint of the optical waveguide. However, from the viewpoint of the entire technical idea of the present disclosure, the configuration including the distributed Bragg reflector 91a and the clad film 91f There is no reason to exclude. It may be considered to include a dielectric film made of TiO 2 which is a dielectric instead of the distributed Bragg reflector 91a. It is also conceivable to omit the clad film 91f when the distributed Bragg reflector 91a has the SiO 2 layer as the uppermost layer.

비도전성 반사막(91)은 높은 유효 굴절률의 분포 브래그 리플렉터(91a) 및 분포 브래그 리플렉터(91a)를 사이에 두고 위아래에 위치하는 낮은 굴절률의 유전체 막(91b)과 클래드 막(91f)으로 이루어져 광 웨이브가이드의 역할을 수행하며, 전체 두께가 3 ~ 8um인 것이 바람직하다. 또한, 비도전성 반사막(91)은 가장자리에 경사면(91m)을 갖는 것이 바람직하다. 이와 같은 가장자리의 경사면(91m)은 예를 들어 건식 식각 공정을 통해 형성될 수 있다. 광 웨이브가이드의 역할을 수행하는 비도전성 반사막(91)으로 입사하는 빛 중에서, 수직 또는 수직에 가까운 각도로 비도전성 반사막(91)으로 입사하는 빛은 기판(10) 측으로 잘 반사되지만, 비스듬한 각도로 비도전성 반사막(91)으로 입사하는 빛을 포함하는 일부의 빛은 기판(10) 측으로 반사되지 못하고 전파부 역할의 분포 브래그 리플렉터(91a) 내에 갇혀 측면으로 전파될 수 있다. 이와 같이, 분포 브래그 리플렉터(91a)의 측면으로 전파되는 빛은 비도전성 반사막(91) 가장자리의 경사면(91m)에서 외부로 방출되거나 기판(10) 측으로 반사된다. 즉, 비도전성 반사막(91) 가장자리의 경사면(91m)은 코너 리플렉터(corner reflector) 역할을 수행하며, 반도체 발광소자의 휘도 향상에 기여하게 된다. 경사면(91m)은 원활한 기판(10) 측으로의 반사를 위해 50°~ 70°범위 이내의 각도를 가지는 것이 적당하다. 경사면(91m)은 습식 식각 또는 건식 식각, 또는 이 둘을 병행한 방법에 의해서 용이하게 형성될 수 있다. The nonconductive reflective film 91 is composed of the distribution Bragg reflector 91a having a high effective refractive index and the dielectric film 91b and the clad film 91f having a low refractive index positioned above and below the distributed Bragg reflector 91a, Guide, and preferably has a total thickness of 3 to 8 mu m. It is also preferable that the non-conductive reflective film 91 has an inclined surface 91m at its edge. Such an inclined surface 91m of the edge can be formed through, for example, a dry etching process. Light incident on the non-conductive reflective film 91 at an angle close to vertical or vertical among the light incident on the non-conductive reflective film 91 serving as the optical waveguide is well reflected toward the substrate 10 side, A part of the light including the light incident on the non-conductive reflective film 91 may not be reflected toward the substrate 10, but may be confined in the distribution Bragg reflector 91a serving as a propagation part and propagate to the side. Thus, light propagating to the side surface of the distributed Bragg reflector 91a is emitted to the outside or reflected toward the substrate 10 side at the inclined surface 91m of the edge of the non-conductive reflective film 91. [ That is, the sloped surface 91m at the edge of the non-conductive reflective film 91 serves as a corner reflector, contributing to improvement of the luminance of the semiconductor light emitting device. It is appropriate that the inclined surface 91m has an angle within a range of 50 DEG to 70 DEG for the reflection to the substrate 10 side smoothly. The inclined surface 91m can be easily formed by wet etching or dry etching, or a combination of both.

도 20은 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리되기 이전 상태를 나타낸 도면이고, 도 21는 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리된 상태를 나타낸 도면이다. 참고로, 도 20 및 도 21는 제조 공정을 설명하기 위해 p측 전극(92), n측 전극(80) 및 본딩 패드(97)가 형성되지 않은 상태의 반도체 발광소자(3)를 나타내고 있다. FIG. 20 is a view showing a state before two semiconductor light emitting devices are separated into independent semiconductor light emitting devices during a semiconductor light emitting device manufacturing process, and FIG. 21 is a view illustrating a state in which two semiconductor light emitting devices are separated into independent semiconductor light emitting devices Fig. 20 and 21 show the semiconductor light emitting element 3 in a state where the p-side electrode 92, the n-side electrode 80, and the bonding pad 97 are not formed in order to explain the manufacturing process.

반도체 발광소자는 다수의 반도체 발광소자를 포함하는 웨이퍼 형태로 제작된 다음, 브레이킹, 쏘잉, 또는 스크라이빙&브레이킹 등과 같은 방법으로 절단하여 개별적인 반도체 발광소자로 분리된다. 스크라이빙&브레이킹에서, 스크라이빙 공정은 레이저를 이용하며, 반도체 발광소자의 기판 표면과 기판 내부를 포함하는 기판측에 초점을 맞춰 레이저를 적용하는 방식으로 수행될 수 있다. 레이저를 이용한 스크라이빙 공정에서, 반도체 발광소자(3)의 가장자리 경계선(G), 즉 반도체 발광소자(3)와 반도체 발광소자(3) 사이의 경계선(G)을 따라 반도체 발광소자가 예비적으로 절단된다. 스크라이빙 공정에 이어 수행되는 브레이킹 공정을 통해 예비적으로 절단된 반도체 발광소자가 개별적인 반도체 발광소자로 완전히 분리된다. 브레이킹 공정은, 예를 들어 도 20에 화살표(F)로 지시되는 기판(10) 방향이나 그 반대 방향에서, 반도체 발광소자(3)와 반도체 발광소자(3) 사이의 경계선(G)을 따라 외력을 가하는 방식으로 수행된다. 이와 같은 브레이킹 공정에서, 기판(10)과 반도체층들(20,30,40,50)은 결정질임에 따라 경계선(G)을 따라 정확하게 절단될 수 있지만, p형 반도체층(50) 위의 비도전성 반사막(91)은 비정질임에 따라 경계선(G)을 따라 정확하게 절단되지 못하고, 비도전성 반사막(91)의 가장자리 주변 영역에 균열(crack)이 발생하는 등 손상되기 쉽다. 이와 같은 비도전성 반사막(91)의 가장자리 주변 영역의 손상은 외관불량에 따른 수율저하를 초래하는 문제가 있었다. 바람직하게, 반도체 발광소자 제조시 복수의 반도체 발광소자를 포함하는 웨이퍼 형태로 제작된 다음 개별적인 반도체 발광소자로 분리하기 위한 레이저를 이용한 스크라이빙 공정 및 브레이킹 공정 이전에, 반도체 발광소자와 반도체 발광소자 사이의 경계선(G) 주변의 비도전성 반사막(91)의 일부 영역(H)이 제거된다. 반도체 발광소자(3)의 경계선(G)을 따라 제거되는 비도전성 반사막(91)의 일부 영역(H)은 개별적인 반도체 발광소자의 관점에서는 비도전성 반사막(91)의 가장자리 영역에 대응한다. 경계선(G) 주변의 비도전성 반사막(91)의 일부 영역(H)이 제거된다는 것은 개별적인 반도체 발광소자로 분리되기 이전에, 하나의 반도체 발광소자에 구비되는 비도전성 반사막(91)과 인접한 다른 하나의 반도체 발광소자에 구비되는 비도전성 반사막(91)이 경계선(G) 영역에서 서로 떨어지게 된다는 것을 의미하기도 한다. 비도전성 반사막(91)의 가장자리 영역을 부분적으로 제거함으로써, 이후 레이저를 이용한 스크라이빙 공정 및 브레이킹 공정을 수행하더라도, 각 반도체 발광소자의 비도전성 반사막(91) 가장자리가 손상되어 외관이 불량해지는 것을 방지할 수 있으며, 따라서 수율 향상 효과를 얻을 수 있다. 비도전성 반사막(91)의 일부 영역(H)의 제거는 건식 식각 등의 방법으로 수행될 수 있으며, 전체 반도체 제조 공정 중 브레이킹 공정을 수행하기 이전에 수행되면 된다. 그러나, 전기적 연결(94,82)을 형성하기 위해 비도전성 반사막(91)을 관통하는 형태의 구멍을 건식 식각 등의 방법으로 형성할 때, 함께 형성되는 것이 바람직하다. 코너 리플렉터 역할을 수행하는 상기한 경사면(91m)은 별도의 식각 공정을 통해 형성될 수 있지만, 손상 방지를 위해 비도전성 반사막(91)의 가장자리 영역을 제거하는 공정에서 개별적인 반도체 발광소자의 비도전성 반사막(91) 가장자리 부분이 경사면(91m)이 되도록 식각함으로써 동시에 형성될 수도 있다. The semiconductor light emitting device is manufactured in the form of a wafer including a plurality of semiconductor light emitting devices, and is then separated into individual semiconductor light emitting devices by cutting by braking, sawing, or scribing and breaking. In scribing and breaking, the scribing process may be performed in such a manner that a laser is used and a laser is applied while focusing on the substrate surface of the semiconductor light emitting element and the substrate side including the inside of the substrate. In the scribing process using the laser, along the edge line G of the semiconductor light emitting element 3, that is, the boundary line G between the semiconductor light emitting element 3 and the semiconductor light emitting element 3, . The semiconductor light emitting device that has been preliminarily cut through the braking process performed subsequent to the scribing process is completely separated into individual semiconductor light emitting devices. The braking process is carried out in the direction of the substrate 10 indicated by an arrow F in Fig. 20, for example, or in the opposite direction, along the boundary line G between the semiconductor light emitting element 3 and the semiconductor light emitting element 3, Is applied. In the braking process, the substrate 10 and the semiconductor layers 20, 30, 40, and 50 can be precisely cut along the boundary line G due to the crystalline state, The conductive reflective film 91 can not be accurately cut along the boundary line G due to the amorphous state and is liable to be damaged due to a crack occurring in the peripheral region of the non-conductive reflective film 91. Such damage to the peripheral region of the non-conductive reflective film 91 has a problem in that the yield is lowered due to poor appearance. Preferably, the semiconductor light emitting device and the semiconductor light emitting device are fabricated in the form of a wafer including a plurality of semiconductor light emitting devices during the manufacture of the semiconductor light emitting device, and then, before the scribing process and the braking process using the laser for separating into individual semiconductor light emitting devices, A part of the area H of the non-conductive reflective film 91 in the vicinity of the boundary line G is removed. A part of the region H of the nonconductive reflective film 91 removed along the boundary line G of the semiconductor light emitting element 3 corresponds to the edge region of the nonconductive reflective film 91 from the viewpoint of the individual semiconductor light emitting element. The removal of a part of the region H of the nonconductive reflective film 91 around the boundary line G means that before the semiconductor light emitting device is separated into individual semiconductor light emitting devices, The non-conductive reflective films 91 provided on the semiconductor light emitting devices of the first and second semiconductor light emitting devices are separated from each other in the boundary G region. The edge portions of the nonconductive reflective film 91 are partially removed so that the edge of the nonconductive reflective film 91 of each semiconductor light emitting device is damaged and the appearance becomes poor even if the scribing process and the braking process are subsequently performed using a laser It is possible to obtain the effect of improving the yield. The removal of the portion H of the non-conductive reflective film 91 may be performed by a method such as dry etching or the like and may be performed before the braking process is performed in the entire semiconductor manufacturing process. However, when the holes penetrating the nonconductive reflective film 91 are formed by a method such as dry etching to form the electrical connections 94 and 82, it is preferable that they are formed together. The inclined surface 91m serving as a corner reflector may be formed through a separate etching process. However, in the process of removing the edge region of the non-conductive reflective film 91 to prevent damage, the non- Or by etching the edge portion 91 to be the inclined surface 91m.

도 17 및 도 19에 도시된 것과 같이, p측 전극(92) 및 n측 전극(80) 위에 각각 p측 전극(92)과 n측 전극(80)의 일부로서 본딩 패드(97)가 구비될 수 있다. p측 전극(92) 위의 본딩 패드(97)의 상면과 n측 전극(80) 위의 본딩 패드(97)의 상면은 동일한 높이를 가진다. 즉, p측 전극(92) 위의 본딩 패드(97)의 상면과 n측 전극(80) 위의 본딩 패드(97)의 상면은 동일한 평면상에 놓이게 된다. 이와 같은 본딩 패드(97)는, 반도체 발광소자를 예를 들어 유태틱 본딩 방식으로 외부기기와 결합할 때, p측 전극(92) 측 및 n측 전극(80) 측이 동일한 최종 높이를 가지도록 하여 탑재부 위에서의 기울어짐을 방지하고, 넓고 평평한 결합면을 제공하여 양호한 결합력을 얻을 수 있도록 하며, 반도체 발광소자 내부의 열을 외부로 방출하는 기능을 수행한다. 본딩 패드(97)는 p측 전극(92) 및 n측 전극(80) 위에 각각 복수개로 구비될 수 있으며, p측 전극(92) 및 n측 전극(80) 위에서도 n측 가지 전극(81) 및 p측 가지 전극(93)과 중첩되지 않는 위치, 즉 n측 가지 전극(81)과 p측 가지 전극(93) 사이사이의 위치에 형성되는 것이 바람직하다. 달리 표현하면, 본딩 패드(97)는 가장 위로 돌출하는 부분인 p측 가지 전극(93) 부분과 가장 아래로 움푹 들어가는 부분인 n측 가지 전극(81) 부분을 제외한 영역에 형성된다. 또한, 본딩 패드(97)는 아래의 스페이서층(97a)과 스페이서층(97a) 위의 접합층(97b)을 포함하는 복층 구조로 형성될 수 있으며, 예를 들어 5 ~ 6um의 전체 두께를 가진다. 예를 들어, 스페이서층(97a)은 Ni, Cu 및 이들의 조합 등과 같은 금속층으로 이루어지며, 접합층(97b)은 대략 수um 정도 두께를 갖도록 Ni/Sn, Ag/Sn/Cu, Ag/Sn, Cu/Sn, Au/Sn 조합 등으로 이루어지는 유테틱 본딩층으로 이루어질 수 있다. 스페이서층(97a)은 유테틱 본딩에 사용되는 솔더에 대한 디퓨전 배리어(Diffusion Barrier)및 왯팅(wetting)층으로서의 기능을 수행하며, 본딩 패드(97)를 전체적으로 고가의 Au를 포함하는 유태틱 본딩층(97b)으로 형성하는 것에 비해 원가부담을 줄여주기도 한다. 본딩 패드(97)는, 본딩(예: 유테틱 본딩) 시 접합면의 최종 높이를 맞추기 위해, p측 전극(92) 및 n측 전극(80) 중 가장 위로 돌출하게 되는 부분, 즉 p측 가지 전극(93) 위의 부분의 높이보다 1 ~ 3um 더 높게 형성되는 것이 바람직하다. 따라서, 본딩 시에, 반도체 발광소자와 탑재부 간의 양호한 결합을 얻을 수 있고, 반도체 발광소자의 열 방출을 돕게 된다. 이때 스페이서층(97a)과 접합층(97b)은 도금, 전자선 증착법(E-Beam Evaporation), 열 증착법(Thermal Evaporation) 등의 다양한 방법에 의해서 형성될 수 있다.The p-side electrode 92 and the bonding pad 97 are provided as part of the n-side electrode 80 on the p-side electrode 92 and the n-side electrode 80, respectively, as shown in Figs. 17 and 19 . The upper surface of the bonding pad 97 on the p-side electrode 92 and the upper surface of the bonding pad 97 on the n-side electrode 80 have the same height. That is, the upper surface of the bonding pad 97 on the p-side electrode 92 and the upper surface of the bonding pad 97 on the n-side electrode 80 are on the same plane. When the semiconductor light emitting device is bonded to an external device by a eutectic bonding method, for example, the bonding pad 97 may be formed so that the p-side electrode 92 side and the n-side electrode 80 side have the same final height Thereby preventing a tilting of the semiconductor light emitting device on the mounting portion and providing a wide and flat bonding surface to obtain a good bonding force and to discharge the heat inside the semiconductor light emitting device to the outside. The bonding pads 97 may be provided on the p-side electrode 92 and the n-side electrode 80, respectively, and the n-side branch electrodes 81 and the n- side branch electrode 81 and the p-side branch electrode 93 at a position not overlapping with the p-side branch electrode 93, i.e., between the n-side branch electrode 81 and the p- In other words, the bonding pad 97 is formed in a region except for the portion of the p-side branch electrode 93 which is the protruding portion at the uppermost portion and the portion of the n-side branch electrode 81 which is the lowest recessed portion. The bonding pad 97 may be formed in a multilayer structure including a lower spacer layer 97a and a bonding layer 97b on the spacer layer 97a and has a total thickness of, for example, 5 to 6 um . For example, the spacer layer 97a is made of a metal layer such as Ni, Cu, or a combination thereof, and the bonding layer 97b is made of Ni / Sn, Ag / Sn / Cu, Ag / Sn , Cu / Sn, Au / Sn combination, and the like. The spacer layer 97a functions as a diffusion barrier and a wetting layer for the solder used in the eutectic bonding. The bonding pad 97 may be formed as a whole using a jutic bonding layer (97b), the cost burden can be reduced. The bonding pad 97 is a portion which protrudes to the uppermost one of the p-side electrode 92 and the n-side electrode 80, that is, the p-side electrode 92, It is preferable that the height of the portion above the electrode 93 is 1 to 3 mu m higher than the height of the portion above the electrode 93. Therefore, at the time of bonding, good bonding between the semiconductor light emitting element and the mount portion can be obtained, and heat emission of the semiconductor light emitting element is assured. At this time, the spacer layer 97a and the bonding layer 97b may be formed by various methods such as plating, electron beam evaporation (E-Beam Evaporation), and thermal evaporation.

도 14 및 도 15에 나타낸 것과 같이, n형 반도체층(30)은 n측 접촉영역(31)을 제외한 모든 영역이 활성층(40)과 p형 반도체층(50)에 의해 덮여 있는 것이 바람직하다. 즉, 반도체 발광소자(100)에서 식각되는 영역은 n측 접촉영역(31)으로 제한되고, 가장자리 등에 식각되는 다른 부분이 존재하지 않으며, 반도체 발광소자(100) 둘레의 측면들은 모두 스크라이빙 및 브레이킹 공정 등에 의한 절단면으로 이루어진다. 이로 인해, 빛을 생성하는 활성층(40)의 면적이 증가하여 광 추출 효율이 향상된다. 또한, 식각 공정에서 생성되는 단차면은, 즉 p형 반도체층(50)의 상면과 n측 접촉영역(31)의 상면을 연결하는 활성층(40)과 p형 반도체층(50)의 노출된 측면으로 최소화된다. 활성층(40)과 p형 반도체층(50)의 노출된 측면은, 비도전성 반사막(91)을 형성할 때, 특히 비도전성 반사막(91)을 구성하는 분포 브래그 리플렉터(91a)의 증착이 어려운 부분이다. 따라서, 활성층(40)과 p형 반도체층(50)의 노출된 측면 영역의 분포 브래그 리플렉터(91a)는 반사효율이 상대적으로 낮을 수 있다. 활성층(40)과 p형 반도체층(50)의 노출된 측면이 최소화됨에 따라, 분포 브래그 리플렉터(91a) 중에서 반사효율이 낮은 영역이 최소화되어, 전체적으로 반사효율이 향상될 수 있다.It is preferable that all the regions of the n-type semiconductor layer 30 except for the n-side contact region 31 are covered with the active layer 40 and the p-type semiconductor layer 50, as shown in Fig. 14 and Fig. That is, the region to be etched in the semiconductor light emitting device 100 is limited to the n-side contact region 31, there are no other portions to be etched on the edge, and the side surfaces around the semiconductor light emitting device 100 are all scribed and And a cutting surface by a breaking process or the like. As a result, the area of the active layer 40 that generates light is increased, and the light extraction efficiency is improved. The active layer 40 connecting the upper surface of the p-type semiconductor layer 50 and the upper surface of the n-side contact region 31 and the exposed side surface of the p-type semiconductor layer 50, . The exposed side surfaces of the active layer 40 and the p-type semiconductor layer 50 are formed in a region where the distribution Bragg reflector 91a constituting the non-conductive reflective film 91 is difficult to deposit, to be. Therefore, the distribution Bragg reflector 91a in the exposed side region of the active layer 40 and the p-type semiconductor layer 50 can have a relatively low reflection efficiency. As the exposed side surfaces of the active layer 40 and the p-type semiconductor layer 50 are minimized, a region having low reflection efficiency in the distributed Bragg reflector 91a is minimized, and the reflection efficiency as a whole can be improved.

도 22는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이고, 도 23은 도 22의 A-A'라인을 따른 단면도이다. 이 실시예의 첫 번째 특징은 p형 반도체층(50) 상의 가지 전극(93)이 서로 분리되어 있으며, 각각의 전기적 연결(94)을 통한 다음, 전극(92)에 의해 서로 연결되어 있다. 전극(92)은 가지 전극(93)에 전류를 공급하는 역할, 빛을 반사하는 기능, 방열 기능 및/또는 소자와 외부를 연결하는 기능을 가진다. 가지 전극(93) 모두가 분리되어 있는 것이 가장 바람직하지만, 둘 이상의 가지 전극(93)이 분리됨으로써, 가지 전극(93)을 서로 연결하는 가지 부분을 제거함으로써, 소자 상부에서 높이가 불균일하게 되는 것을 감소시킬 수 있게 된다. 이 실시예의 두 번째 특징은 가지 전극(93)이 소자의 일 측면(C) 방향을 따라 길게 뻗어 있다는 것이다. 예를 들어, 도 22에서, 전극(92) 측으로부터 전극(80)을 향하여 길게 뻗어 있다. 이렇게 길게 뻗어 있는 가지 전극(93)에 의해 소자가 뒤집혀 탑재부(예: 서브마운트, 패키지, COB(Chip on Board))에 놓였을 때, 기울어짐 없이 놓이게 할 수 있다. 이러한 관점에 소자의 구성이 허락하는 한 가지 전극(93)을 길게 하는 것이 바람직하다. 본 개시에서, 가지 전극(93)이 비도전성 반사막(91)의 아래 놓이므로, 전극(80)을 지나서 길게 뻗는 것도 가능하다. 이 실시예의 세 번째 특징은 전극(80)이 비도전성 반사막(91) 위에 위치하는 것이다. 전극(80)은 전기적 연결(82)을 통해 가지 전극(81)과 연결된다. 전극(80)은 전극(92)과 동일한 기능을 가진다. 이러한 구성을 통해, 도 3과 비교할 때, 전극(80)이 위치하는 측의 높이가 높아져, 소자를 탑재부와 결합 때, 전극(92) 측과 전극(80) 측의 높이 차가 감소하여, 결합에 이점을 가지게 되며, 이러한 이점은 유테틱 본딩을 이용하는 경우에, 특히 커진다. 이 실시예의 네 번째 특징은 가지 전극(81)을 가지 전극(93)과 마찬가지의 방식으로 배치할 수 있다는 것이다. 이 실시예의 다섯 번째 특징은 보조 방열 패드(97)를 구비하는 것이다. 보조 방열 패드(97)는 소자 내의 열을 외부로 방출하는 기능 및/또는 빛의 반사 기능을 가지는 한편, 전극(92) 및/또는 전극(80)과 전기적으로 분리됨으로써, 전극(92)과 전극(80) 간의 전기적 접촉을 방지하는 기능을 한다. 보조 방열 패드(93)가 본딩에 이용되어도 좋다. 특히, 전극(92) 및 전극(80) 모두와 전기적으로 분리되어 있는 경우에, 전극(92) 및 전극(80) 중 어느 한쪽과 보조 방열 패드(93)가 우발적으로 전기적으로 접촉되더라도, 소자 전체의 전기적 동작에는 문제를 야기하기 않는다. 이 실시예가 위 다섯 특징 모두를 구비해야 하는 것은 아님을 당업자는 염두에 두어야 한다. FIG. 22 is a view showing another example of the semiconductor light emitting device according to the present disclosure, and FIG. 23 is a sectional view taken along the line A-A 'in FIG. The first feature of this embodiment is that the branch electrodes 93 on the p-type semiconductor layer 50 are separated from each other and are connected to each other by the electrodes 92 through the respective electrical connections 94. The electrode 92 has a role of supplying a current to the branch electrode 93, a function of reflecting light, a function of dissipating heat, and a function of connecting the element and the outside. It is most preferable that all of the branch electrodes 93 are separated from each other. However, since two or more branch electrodes 93 are separated, branch portions connecting the branch electrodes 93 are removed, . The second feature of this embodiment is that the branch electrode 93 is elongated along one side (C) direction of the device. For example, in FIG. 22, the electrode 92 extends long toward the electrode 80. When the device is turned upside down by the elongate branch electrodes 93 and placed on a mounting portion (e.g., submount, package, COB (Chip on Board)), it can be placed without tilting. From this point of view, it is preferable to lengthen one electrode 93 to which the configuration of the device is permitted. In this disclosure, since the branch electrode 93 is placed under the non-conductive reflective film 91, it is also possible to extend long beyond the electrode 80. [ A third feature of this embodiment is that the electrode 80 is located on the non-conductive reflective film 91. [ The electrode 80 is connected to the branch electrode 81 through an electrical connection 82. The electrode 80 has the same function as the electrode 92. 3, the height of the side where the electrode 80 is located becomes higher, so that the height difference between the electrode 92 side and the electrode 80 side is reduced when the element is coupled with the mount portion, And this advantage is particularly large when using eutectic bonding. The fourth characteristic of this embodiment is that the branch electrode 81 can be arranged in the same manner as the branch electrode 93. [ The fifth feature of this embodiment is that the auxiliary heat-radiating pad 97 is provided. The auxiliary heat sink pad 97 has a function of emitting heat to the outside and / or a function of reflecting light, and is electrically separated from the electrode 92 and / or the electrode 80, (80). The auxiliary heat radiating pad 93 may be used for bonding. Particularly, in the case where the electrode 92 and the electrode 80 are electrically separated from each other, even if the electrode 92 and the electrode 80 are accidentally brought into electrical contact with the auxiliary radiating pad 93, There is no problem in the electrical operation of the battery. It should be borne in mind by those skilled in the art that this embodiment does not have to have all of the above five features.

도 24는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 전극(92)과 전극(80) 사이에, 보조 방열 패드(121,122,123,124)의 예들이 도시되어 있다. 바람직하게는 보조 방열 패드(121,122,123,124)가 가지 전극(92) 사이 또는 가지 전극(92)과 가지 전극(81) 사이에 위치한다. 보조 방열 패드(121,122,123,124)를 가지 전극(92) 위에 형성하지 않음으로써, 본딩(예: 유테틱 본딩) 시에, 소자 전면이 탑재부와 잘 붙을 수 있게 되어, 소자의 열방출을 돕게 된다. 보조 방열 패드(121)와 보조 방열 패드(122)는 전극(92)과 전극(80)으로부터 분리되어 있고, 보조 방열 패드(123)는 전극(92)과 연결되어 있으며, 보조 방열 패드(124)는 전극(80)과 연결되어 있다.24 shows another example of the semiconductor light emitting device according to the present disclosure, in which examples of the auxiliary heat radiation pads 121, 122, 123, and 124 are shown between the electrode 92 and the electrode 80. FIG. Preferably the auxiliary radiator pads 121, 122, 123 and 124 are located between the branch electrodes 92 or between the branch electrodes 92 and the branch electrodes 81. Since the auxiliary heat radiating pads 121, 122, 123 and 124 are not formed on the branched electrodes 92, the entire surface of the element can be adhered to the mounting portion at a time of bonding (e.g., eutectic bonding). The auxiliary heat sink pad 121 and the auxiliary heat sink pad 122 are separated from the electrode 92 and the electrode 80. The auxiliary heat sink pad 123 is connected to the electrode 92, Is connected to the electrode (80).

도 25는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 가지 전극(93)이 전극(80)의 아래에 까지(참고선(B)를 지나서) 뻗어 있다. p형 반도체층(50) 상에 가지 전극(93)을 도입함으로써, 플립 칩을 구성함에 있어서, 제약 없이 요구되는 소자 영역에 전류를 공급할 수 있게 된다. 두 개의 전기적 연결이(94,94)이 구비되어 있으며, 전류 확산에 요구되는 조건에 따라 필요한 곳에 전기적 연결(94)을 위치시킬 수 있다. 좌측의 전기적 연결(94)이 생략되어도 좋다. 전극(92)이 보조 방열 패드(97; 도 22 참조)의 기능을 겸하고 있다. 가지 전극(93)이 없는 경우에라도, 투광성 도전막(60)에 전기적 연결(94)을 직접 연결하여, 전류를 공급할 수 있으나, 전극(80) 아래의 p형 반도체(50)에는 직접 전류를 공급할 수 없으며, 가지 전극(93)을 도입함으로써, n형 반도체층(30)에 전류를 공급하는 전극(80) 아래로도 전류를 공급할 수 있게 된다. 전기적 연결(82)의 경우에도 마찬가지다.25 shows another example of the semiconductor light emitting device according to the present disclosure, in which a branch electrode 93 extends under the electrode 80 (beyond the reference line B). By introducing the branched electrodes 93 on the p-type semiconductor layer 50, current can be supplied to the required element region without restriction in the construction of the flip chip. Two electrical connections 94 and 94 are provided and the electrical connection 94 can be positioned where it is needed according to the requirements for current spreading. The left electrical connection 94 may be omitted. The electrode 92 also serves as the auxiliary heat radiating pad 97 (see FIG. 22). The current can be supplied by directly connecting the electrical connection 94 to the transmissive conductive film 60 even when there is no branched electrode 93. However, By introducing the branched electrode 93, it becomes possible to supply current even under the electrode 80 that supplies current to the n-type semiconductor layer 30. This also applies to the case of the electrical connection 82.

도 26은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 비도전성 반사막(91)이 다층의 유전체 막(91c,91d,91e)으로 되어 있다. 예를 들어, 비도전성 반사막(91)을 SiO2로 된 유전체 막(91c), TiO2로 된 유전체 막(91d) 및 SiO2로 된 유전체 막(91e)으로 구성하여 반사막의 역할을 할 수 있다. 바람직하게는 비도전성 반사막(91)이 DBR 구조를 포함하도록 형성된다. 본 개시에 따라 반도체 발광소자를 형성함에 있어서, 가지 전극(93) 또는 가지 전극(81)과 같은 구조물을 필요로 하고, 비도전성 반사막(91)을 형성한 후에도 전기적 연결(94) 또는 전기적 연결(82)을 형성하는 공정을 필요로 하므로, 반도체 발광소자의 제조 후에, 누설 전류의 발생 등, 소자 신뢰성에 영향을 줄 수 있으므로, SiO2로 된 유전체 막(91c)을 형성함에 있어서, 특히 주의를 할 필요가 있다. 이를 위해, 첫째로, 유전체 막(91c)의 두께를 그 뒤에 후속하는 유전체 막(91d,91e)의 두께보다 두껍게 형성할 필요가 있다. 둘째로, 유전체 막(91c)을 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체 막(91c)을 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도(바람직하게는) 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하고, TiO2/SiO2 DBR로 된 유전체 막(91d)/유전체 막(91e) 반복 적층 구조를 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도(바람직하게는) 전자선 증착법(Electron Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성함으로써, 본 개시에 따른 반도체 발광소자의 신뢰성을 확보하면서도 비도전성 반사막(91)으로서의 기능을 확보할 수 있게 된다. 메사식각된 영역 등의 단차 영역을 덮는데(step coverage), 화학 기상 증착법이 물리 증착법, 특히 전자선 증착법에 비해 유리하기 때문이다.26 shows another example of the semiconductor light emitting device according to the present disclosure in which the nonconductive reflective film 91 is a multilayer dielectric film 91c, 91d, 91e. For example, the non-conductive reflective film 91 may be composed of a dielectric film 91c made of SiO 2 , a dielectric film 91d made of TiO 2 , and a dielectric film 91e made of SiO 2 , . Preferably, the non-conductive reflective film 91 is formed to include the DBR structure. The formation of the semiconductor light emitting device according to the present disclosure requires a structure such as the branch electrode 93 or the branch electrode 81 and the electrical connection 94 or the electrical connection 82). Therefore, after the production of the semiconductor light emitting device, the reliability of the device, such as the generation of leakage current, may be affected. Therefore, in forming the dielectric film 91c made of SiO 2 , Needs to be. For this purpose, first, it is necessary to form the dielectric film 91c thicker than the thickness of the subsequent dielectric films 91d and 91e. Secondly, it is necessary to form the dielectric film 91c by a method more suitable for securing device reliability. For example, the chemical vapor deposition of a dielectric film (91c) with a SiO 2 (CVD; Chemical Vapor Deposition), among them (preferably) plasma enhanced chemical vapor deposition; formed by (PECVD Plasma Enhanced CVD), and TiO 2 A dielectric film 91d / SiO 2 DBR / dielectric film 91e may be formed by physical vapor deposition (PVD), electron beam evaporation (Electron Beam Evaporation) or sputtering (sputtering) ) Or a thermal evaporation method, the function of the nonconductive reflective film 91 can be ensured while securing the reliability of the semiconductor light emitting device according to the present disclosure. (Step coverage) such as mesa etched regions because chemical vapor deposition is more advantageous than physical vapor deposition, especially electron beam deposition.

도 27은 반도체 발광소자가 외부 전극에 고정된 상태의 일 예를 나타내는 도면으로서, 반도체 발광소자(C)의 n측 전극(80) 및 p측 전극(92)이 각각 외부 전극(1000,2000)에 고정되어 있다. 외부 전극(1000,2000)은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자(C)와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 전극(80,92)과 외부 전극(1000,2000)의 결합에는 페이스트를 이용한 접합, ACF(Anisotropic Conductive Film)를 이용한 접합, 유텍틱 본딩(예: AuSn, AnCu, CuSn), 납땜(soldering)을 이용한 접합 등 당업계에 알려진 다양한 방법이 사용될 수 있다. 그러나, 도 28에 도시된 바와 같이, 고정 내지 접합의 과정에서, 열 충격 등에 의해 반도체 발광소자에 크랙(화살표로 표시)이 발생할 가능성이 있다. 한편 전극(80,92)의 최상층으로 금(Au)이 사용되는 것이 일반적인데, 도 29에 도시된 바와 같이, 남땜시 솔더 물질로 주로 사용되는 주석(Sn)과 금(Au)간의 퍼짐이 좋지 않아, 금(Au)이 전극(80,92)의 최상층으로 사용되는 경우에, 납땜의 수율이 좋지 않을 수 있다(실험에는, Reflow 온도(땜납을 용융시키는 공정온도): 275℃, Reflow 시간: 3초 이내, 솔더 물질 양: 범프(전극) 면적의 1/3,의 조건이 사용되었다.).27 shows an example of a state in which the semiconductor light emitting element is fixed to the external electrode. The n-side electrode 80 and the p-side electrode 92 of the semiconductor light emitting element C are connected to the external electrodes 1000, As shown in FIG. The external electrodes 1000 and 2000 may be a conductive part provided on the submount, a lead frame of the package, an electric pattern formed on the PCB, or the like. If the lead wire is provided independently of the semiconductor light emitting element C, It is not. Anisotropic conductive film (ACF), eutectic bonding (eg, AuSn, AnCu, CuSn), and soldering are used for bonding the electrodes 80 and 92 to the external electrodes 1000 and 2000 Various methods known in the art can be used. However, as shown in Fig. 28, cracks (indicated by arrows) may occur in the semiconductor light emitting elements due to thermal shock or the like in the process of fixing or bonding. On the other hand, gold (Au) is generally used as the uppermost layer of the electrodes 80 and 92. As shown in FIG. 29, the spread between tin (Sn) and gold (Au) (Reflow temperature (process temperature for melting the solder): 275 캜, Reflow time: 10 min), and gold (Au) is used as the uppermost layer of the electrodes 80 and 92. [ Less than 3 seconds, the amount of solder material: 1/3 of the area of the bump (electrode)).

도 30은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 일 예를 나타내는 도면으로서, 비도전성 반사막(91) 위에 p측 전극(92)이 구비되어 있다. p측 전극(92)은 하부 전극층(92-2)과 상부 전극층(92-3)을 구비한다. 하부 전극층(92-2)은 반도체 발광소자가 외부 전극에 고정될 때, 크랙을 방지하기 하는 응력 완화층 또는 크랙 방지층으로 형성될 수 있으며, 이 때 상부 전극층(92-3)은 하부 전극층(92-2)의 터짐을 방지하는 터짐 방지층으로 형성될 수 있다. 또한 하부 전극층(92-2)은 비도전성 반사막(91)을 지나온 빛을 반사시키는 반사층으로 형성될 수 있다. 또한 상부 전극층(92-3)은 납땜과 같은 접합시 솔더 물질이 반도체 발광소자 측으로 침투하는 것을 방지하는 확산 방지층(Barrier Layer)으로 형성될 수 있다. 하부 전극층(92-2)과 상부 전극층(92-3)은 이 기능들의 다양한 조합으로 형성될 수 있다.FIG. 30 shows an example of the n-side electrode and / or the p-side electrode structure according to the present disclosure, in which a p-side electrode 92 is provided on a non-conductive reflective film 91. The p-side electrode 92 has a lower electrode layer 92-2 and an upper electrode layer 92-3. The lower electrode layer 92-2 may be formed of a stress relieving layer or a crack preventing layer to prevent cracking when the semiconductor light emitting element is fixed to the external electrode, -2), which prevents the blowing of the blowing agent. The lower electrode layer 92-2 may be formed as a reflective layer that reflects light that has passed through the nonconductive reflective film 91. [ The upper electrode layer 92-3 may be formed of a barrier layer that prevents the solder material from penetrating into the semiconductor light emitting device when soldering. The lower electrode layer 92-2 and the upper electrode layer 92-3 may be formed in various combinations of these functions.

예를 들어, 하부 전극층(92-2)으로 Al, Ag과 같이 반사율이 높은 금속을 사용될 수 있으며, 크랙 방지 기능의 관점에서 열팽창계수가 큰 Al, Ag와 같은 물질이 사용될 수 있다(선형 열팽창계수: Al: 22.2, Ag: 19.5, Ni: 13, Ti: 8.6, 단위 10-6 m/mK). 여러 관점에서 Al가 가장 바람직하다. For example, a metal having a high reflectance such as Al and Ag may be used for the lower electrode layer 92-2, and materials such as Al and Ag having a large thermal expansion coefficient may be used from the viewpoint of a crack prevention function (linear thermal expansion coefficient : Al: 22.2, Ag: 19.5, Ni: 13, Ti: 8.6, unit 10 -6 m / mK). Al is most preferred in many respects.

예를 들어, 상부 전극층(92-3)은 터짐 방지의 관점 및/또는 확산 방지의 관점에서 Ti, Ni, Cr, W, TiW와 같은 물질이 사용될 수 있으며, 이러한 기능을 하는 금속이라면 특별히 제한되지 않는다.For example, the upper electrode layer 92-3 may be made of a material such as Ti, Ni, Cr, W and TiW in view of prevention of breakdown and / or prevention of diffusion. Do not.

바람직하게는, 전극(92)은 접촉층(92-1)을 더 구비할 수도 있다. 접촉층(92-1)을 구비함으로써, 비도전성 반사막(91)과의 결합력을 향상시킬 수 있다. 접촉층(92-1)은 Cr, Ti 등과 같은 금속으로 형성될 수 있으며, 하부 전극층(92-2)보다 높은 결합력을 가진다면 특별히 제한되지 않는다, 다만, 접촉층(92-1)에 의한 광 흡수를 줄여야 하므로, 얇게 형성되는 것이 일반적이다(예: 20Å의 Cr). 이 때, 하부 전극층이 결합력을 가질 수 있다면 접촉층은 제거될 수 있다. 접촉층(92-1)d은 생략될 수 있으며, 전극(92)의 증착 조건(증착방식, 증착압력, 증착온도 등)을 적절히 조절함으로써, 비도전성 반사막(91)과 하부 전극층(92-3) 간의 결합력을 높일 수 있다. 광 반사 효율의 관점에서는 구비되지 않는 것이 좋다.Preferably, the electrode 92 may further comprise a contact layer 92-1. By providing the contact layer 92-1, the bonding strength with the non-conductive reflective film 91 can be improved. The contact layer 92-1 may be formed of a metal such as Cr or Ti and is not particularly limited as long as it has a higher bonding force than the lower electrode layer 92-2. Because absorption is to be reduced, it is common to form thin films (for example, 20 Å of Cr). At this time, if the lower electrode layer can have a bonding force, the contact layer can be removed. The contact layer 92-1 d may be omitted and the nonconductive reflective film 91 and the lower electrode layer 92-3 may be omitted by appropriately adjusting the deposition conditions (deposition method, deposition pressure, deposition temperature, etc.) ) Can be increased. It is preferable not to be provided from the viewpoint of light reflection efficiency.

바람직하게는, 그리고 일반적으로, p측 전극(92)은 최상층(92-4)을 구비한다. 최상층(92-4)은 접착력이 좋고, 전기 전도도가 우수하며, 산화에 강한 금속으로 이루어지는 것이 일반적이다. 예를 들어, Au, Sn, AuSn, Ag, Pt 및 이들의 합금 또는 이들의 조합(예: Au/Sn, Au/AuSn)으로 이루어질 수 있으며, 이러한 조건을 만족하는 한 특별히 제한되는 것은 아니다.Preferably, and generally, the p-side electrode 92 has an uppermost layer 92-4. The uppermost layer 92-4 is generally made of a metal having good adhesive strength, excellent electrical conductivity, and resistance to oxidation. For example, Au, Sn, AuSn, Ag, Pt, an alloy thereof, or a combination thereof (Au / Sn, Au / AuSn, for example).

바람직한 실시예로서, p측 전극(92)은 1000Å 이상, 바람직하게는 5000Å 이상의 크랙 방지층으로 기능하는 하부 전극층(92-2)을 도입하여(열팽창계수가 큰 금속층(예: Al)을 도입하여), 납땜과 같은 외부 전극과의 결합에서 반도체 발광소자의 크랙을 방지하는 한편, 열팽창계수가 커 이것이 삐져 나오는 것 또는 터져나오는 것을 방지하기 위하여(도 31에, 1000Å 이상으로 두껍게 형성한 Al 전극이 소자 작동시에 터져 나와 있는 모습(화살표)을 나타내었다.), 이보다 열팽창계수가 작은 상부 전극층(92-3)을 도입한 구조를 가진다. 이때 상부 전극층(92-3)은 확산 방지 기능을 겸하는 것이 더욱 바람직하며, Ni, Ti가 특히 적합하다. 예를 들어, 1㎛의 Al과 2㎛의 Ni을 사용하는 것이 가능하다. 하부 전극층(92-2)의 상한에 특별히 제한이 있는 것은 아니지만, 너무 두꺼워지면 상부 전극층(92-3)으로 제어하는 것이 어려지므로, 1㎛ 정도까지를 사용하는 것이 바람직하다. 한편, 1000Å이하로 얇아지면 크랙 방지층으로서의 기능이 낮아진다. 후술하는 바와 같이, p측 전극(92)dp 복수의 하부 전극층(92-2)이 구비되는 경우에는 이보다 얇은 두께를 사용하는 것도 나쁘지 않다. 상부 전극층(92-3)의 두께는 하부 전극층(92-2)의 두께를 고려하여 선택될 수 있으며, 3㎛를 초과하면 불필요하거나 반도체 발광소자의 전기적 특성을 저해할 우려가 있다. 한편, 최상층(92-4)이 구비될 때, 납땜으로 외부 전극에 고정되는 경우에, 최상층(92-4)이 두꺼우면, 보이드(Void)가 과다하게 형성되어 연결 부위의 결합력이 약해질 수 있다. 이러한 관점에서 최상층(92-4)은 5000Å미만의 두께를 가지는 것이 바람직하다. 도 35에 최상층(92-4)의 두께에 따른 DST 결과를 나타내었다. 1000Å~1500Å의 두께에서 우수한 성능을 나타내었으며, 8000Å에서 상대적으로 좋지 못한 결과를 보였다. 2500 내지 3000 이상의 값을 유지하기 위해 5000Å미만의 두께를 가지는 것이 바람직하다. 한편 구비되는 경우에 기능을 발휘하기 위해서 100Å이상의 두께는 가지는 것이 좋다.As a preferred embodiment, the p-side electrode 92 is formed by introducing a lower electrode layer 92-2 (introducing a metal layer having a large thermal expansion coefficient (for example, Al)) functioning as a crack prevention layer of 1000 ANGSTROM or more, preferably 5000 ANGSTROM or more, In order to prevent cracking of the semiconductor light emitting element in bonding with an external electrode such as soldering, and to prevent the semiconductor light emitting element from cracking and having a large thermal expansion coefficient (see Fig. 31, (Arrow) in operation), and an upper electrode layer 92-3 having a smaller coefficient of thermal expansion is introduced. At this time, it is more preferable that the upper electrode layer 92-3 also serves as a diffusion preventing function, and Ni and Ti are particularly suitable. For example, it is possible to use Al of 1 탆 and Ni of 2 탆. Although the upper limit of the lower electrode layer 92-2 is not particularly limited, it is difficult to control the upper electrode layer 92-3 if it is too thick, so it is preferable to use up to about 1 mu m. On the other hand, if the thickness is reduced to 1000 Å or less, the function as a crack preventing layer becomes low. As will be described later, when the p-side electrode 92 and the plurality of lower electrode layers 92-2 are provided, it is not too bad to use a thinner thickness. The thickness of the upper electrode layer 92-3 may be selected in consideration of the thickness of the lower electrode layer 92-2, and if it is more than 3 mu m, it may be unnecessary or the electrical characteristics of the semiconductor light emitting device may be deteriorated. On the other hand, when the uppermost layer 92-4 is provided, when the uppermost layer 92-4 is fixed to the external electrode by soldering, if the uppermost layer 92-4 is thick, the voids are excessively formed, have. In this respect, the top layer 92-4 preferably has a thickness of less than 5000 angstroms. 35 shows DST results according to the thickness of the uppermost layer 92-4. It showed excellent performance at thickness of 1000 Å ~ 1500 Å, and relatively poor results at 8000 Å. It is preferable to have a thickness of less than 5000 ANGSTROM to maintain a value of 2500 to 3000 or more. On the other hand, it is preferable to have a thickness of 100 ANGSTROM or more in order to exert its function when it is provided.

도 32는 본 개시에 따른 전극 또는 범프의 두께에 따른 생산 수율의 변화를 나타내는 도면으로서, 실험은 Cr(10Å) - n-pair(s) Al(5000Å)/Ni(3000Å) - Au(8000Å)의 구조를 기본으로 서브-층들의 두께를 변경하면서 이루어졌으며, 납땜(무연납)에 대해 테스트되었다. 전극(80,92)이 2㎛의 두께를 가질 때 50%의 생산 수율을 보였으며, 2.5㎛의 두께에서 거의 100%에 이르는 생산 수율을 보였다. 테스트에는 도 13 및 도 29에 도시된 것과 같은 형태의 전극(80,92)이 패턴이 사용되었으나, 다른 형태의 패턴이 사용되는 경우에도 유효한 의미를 가진다. 전극(80,92)이 차지하는 면적의 관점에서, 전극(80,92)이 비도전성 반사막(91) 면적의 50%의 이상을 덮고 있어야 접합시 발생하는 열 충격 등으로부터 보다 효과적으로 대응을 할 수 있게 된다. 32 (a) and 32 (b) are graphs showing changes in production yields depending on the thicknesses of the electrodes or bumps according to the present disclosure. Experiments were performed on Cr (10 Å) Layer thickness of the sub-layers, and tested for soldering (non-solder). When the electrodes 80 and 92 had a thickness of 2 탆, they showed a yield of 50% and a yield of almost 100% at a thickness of 2.5 탆. In the test, the electrodes 80 and 92 of the type shown in FIGS. 13 and 29 are used for the pattern, but they are also effective when other patterns are used. In view of the area occupied by the electrodes 80 and 92, the electrodes 80 and 92 must cover at least 50% of the area of the non-conductive reflective film 91 so that the electrodes 80 and 92 can more effectively respond to thermal shocks generated during bonding do.

도 33은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면으로서, p측 전극(92)에 의해 개구(102)가 메워져 전기적 연결(94)이 p측 전극(92)에 의해 형성되어 있다. 이러한 구성을 통해, 비도전성 반사막(91)을 지나온 빛을 하부 전극층(92-2)에 의해 반사시켜, 전기적 연결(94)에 의한 빛의 흡수를 줄일 수 있게 된다. 참고로, 접촉층(92-1)은 구비되는 경우에는 그 두께가 얇아 하부 전극층(92-2)이 반사막으로 기능하는 것이 가능하다. 한편, 전기적 연결(94)은 증착, 도금, 및/또는 도전성 페이스트 등을 통해 p측 전극(92)과 별도로 형성하는 것이 가능하다.33 shows another example of the n-side electrode and / or the p-side electrode structure according to the present disclosure, in which the opening 102 is filled with the p-side electrode 92, and the electrical connection 94 is formed between the p- 92, respectively. With this configuration, light passing through the non-conductive reflective film 91 can be reflected by the lower electrode layer 92-2, and absorption of light by the electrical connection 94 can be reduced. For reference, when the contact layer 92-1 is provided, the thickness of the contact layer 92-1 is thin, and the lower electrode layer 92-2 can function as a reflection film. On the other hand, the electrical connection 94 can be formed separately from the p-side electrode 92 through deposition, plating, and / or conductive paste.

도 34는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면으로서, 하부 전극층(92-2)과 상부 전극층(92-3)이 각각 복수 회 반복 적층되어 있다. 예를 들어, p측 전극(92)은 접촉층(92-1; 20Å 두께의 Cr), 4쌍의 하부 접촉층(92-2; 5000Å 두께의 Al)/상부 접촉층(92-3; 3000Å 두께의 Ni) 그리고 최상층(92-4; 1㎛ 두께의 Au)으로 이루어질 수 있다. 하부 전극층(92-2)과 상부 전극층(92-3) 중 하나만 복수 회로 구비될 수 있다. 또한 모든 하부 전극층(92-2)과 상부 전극층(92-3)이 동일한 물질로 구성될 필요는 없다. 예를 들어, 하부 전극층(92-2)이 Al과 Ag의 조합으로 구성될 수 있다. 또한 하나의 하부 전극층(92-2)이 복수의 금속으로 구성될 수 있다. 또한 접촉층(92-1), 하부 전극층(92-2), 상부 전극층(92-3) 그리고 최상층(92-4) 이외에 추가로 물질 층이 구비될 수 있음은 물론이다. 또한 도 33에 도시된 구조를 가질 수 있음은 물론이다. 반복 적층 구조를 통해 하부 전극층(92-2)이 삐져나오는 것 내지 터져나오는 것을 보다 확실히 방지할 수 있게 된다.34 shows another example of the structure of the n-side electrode and / or the p-side electrode according to the present disclosure, in which the lower electrode layer 92-2 and the upper electrode layer 92-3 are repeatedly laminated a plurality of times. For example, the p-side electrode 92 includes a contact layer 92-1 (Cr having a thickness of 20A), four pairs of a lower contact layer 92-2 (Al having a thickness of 5000A) / an upper contact layer 92-3 Thickness Ni) and the top layer 92-4 (1 mu m thick Au). Only one of the lower electrode layer 92-2 and the upper electrode layer 92-3 may be provided. In addition, all the lower electrode layers 92-2 and the upper electrode layers 92-3 need not be made of the same material. For example, the lower electrode layer 92-2 may be composed of a combination of Al and Ag. Also, one lower electrode layer 92-2 may be composed of a plurality of metals. It is needless to say that a material layer may be additionally provided in addition to the contact layer 92-1, the lower electrode layer 92-2, the upper electrode layer 92-3 and the uppermost layer 92-4. Needless to say, it is also possible to have the structure shown in FIG. It is possible to more reliably prevent the lower electrode layer 92-2 from being pushed out or coming out through the repeated laminated structure.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 복수의 반도체층에 결합되는 비도전성 반사막; 복수의 반도체층과 전기적으로 연결되며, 비도전성 반사막 위에 형성되는 적어도 하나의 전극;으로서, 각각이 활성층에서 생성되어 비도전성 반사막을 지나온 빛을 반사하는 하부 전극층과, 외부 물질이 하부 전극층으로 침투하는 것을 방지하도록 하부 전극층 위에 형성되는 상부 전극층을 구비하는 적어도 하나의 전극; 그리고, 복수의 반도체층과 적어도 하나의 전극을 전기적으로 연결하는 전기적 연결부(Electrical Connecting Part);를 포함하는 것을 특징으로 하는 반도체 발광소자. 여기서 전기적 연결부는 하나 이상의 전기적 연결을 집합체를 일컫는다.(1) A semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; a first semiconductor layer interposed between the first semiconductor layer and the second semiconductor layer, A plurality of semiconductor layers which are grown using a growth substrate and have an active layer which generates light through recombination of the semiconductor layers; A non-conductive reflective film coupled to the plurality of semiconductor layers at an opposite side of the growth substrate; At least one electrode electrically connected to the plurality of semiconductor layers and formed on the nonconductive reflective film, the at least one electrode comprising: a lower electrode layer, each of which is formed in the active layer and reflects light that has passed through the nonconductive reflective film; At least one electrode having an upper electrode layer formed on the lower electrode layer so as to prevent the lower electrode layer; And an electrical connecting part electrically connecting the plurality of semiconductor layers to at least one of the electrodes. An electrical connection here refers to one or more electrical connections as an aggregate.

(2) 적어도 하나의 전극 각각은 하부 전극층과 상부 전극층이 반복 적층된 구조를 가지는 것을 특징으로 하는 반도체 발광소자.(2) The semiconductor light emitting device according to (1), wherein each of the at least one electrode has a structure in which a lower electrode layer and an upper electrode layer are repeatedly stacked.

(3) 전기적 연결부는 비도전성 반사막을 관통하여 형성되어 있으며, 적어도 하나의 전극이 비도전성 반사막 위 및 전기적 연결부내에 형성되어 있고, 하부 전극층은 전기적 연결부 내에서 활성층에서 생성되어 비도전성 반사막을 지나온 빛을 반사하는 것을 특징으로 하는 반도체 발광소자.(3) The electrical connection part is formed through the non-conductive reflective film, and at least one electrode is formed on the non-conductive reflective film and the electrical connection part, and the lower electrode layer is formed in the active connection part, To the semiconductor light emitting device.

(4) 적어도 하나의 전극은 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극과 전자와 정공 중의 나머지 하나를 공급하는 제2 전극을 구비하며, 적어도 하나의 전극은 비도전성 반사막 면적의 50% 이상을 덮고 있는 것을 특징으로 하는 반도체 발광소자.(4) at least one electrode includes a first electrode for supplying one of electrons and holes to the first semiconductor layer, and a second electrode for supplying the remaining one of electrons and holes, and at least one electrode has a non- Of the semiconductor light emitting device.

(5) 적어도 하나의 전극은 2㎛이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.(5) The semiconductor light emitting device according to any one of (1) to (5), wherein at least one electrode has a thickness of 2 탆 or more.

(6) 하부 전극층은 1000Å이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자. 전극 내에서 하부 전극층이 복수 회 구비될 수 있으며, 하부 전극층은 단일의 층으로 1000Å이상으로 구비될 수 있지만, 복수회 층이 합쳐서 1000Å이상으로 구비될 수 있다.(6) The lower electrode layer has a thickness of 1000 ANGSTROM or more. The lower electrode layer may be provided in a plurality of times within the electrode, and the lower electrode layer may be formed as a single layer with a thickness of 1000 angstroms or more. However, the plurality of times may be 1000 angstroms or more.

(7) 하부 전극층은 5000Å이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자. 전극 내에서 하부 전극층이 복수 회 구비될 수 있으며, 하부 전극층은 단일의 층으로 1000Å이상으로 구비될 수 있지만, 복수회 층이 합쳐서 1000Å이상으로 구비될 수 있다.(7) The lower electrode layer has a thickness of 5000 ANGSTROM or more. The lower electrode layer may be provided in a plurality of times within the electrode, and the lower electrode layer may be formed as a single layer with a thickness of 1000 angstroms or more. However, the plurality of times may be 1000 angstroms or more.

(8) 적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며, 하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 1㎛이상인 것을 특징으로 하는 반도체 발광소자. 하부 전극층은 단일의 층 또는 복수의 층으로서 바람직하게는 1000Å이상, 더욱 바람직하게는 5000Å이상의 두께를 가지며, 하나의 이상의 상부 전극층은 하부 전극층의 터짐을 방지하는 기능 및/또는 확산 방지층으로서의 기능을 해야 하므로, 이를 고려할 때, 적어도 하나의 전극은 전체로서 1㎛이상의 두께를 가지는 것이 바람직하며, 2㎛이상의 두께를 가지는 것이 더욱 바람직하다.(8) Each of the at least one electrode has at least one lower electrode layer and at least one upper electrode layer, and the sum of the thicknesses of the at least one lower electrode layer and the at least one upper electrode layer is 1 占 퐉 or more. The lower electrode layer has a thickness of at least 1000 angstroms, more preferably at least 5000 angstroms, as a single layer or a plurality of layers, and at least one upper electrode layer has a function of preventing breakdown of the lower electrode layer and / Therefore, in consideration of this, at least one electrode preferably has a thickness of 1 탆 or more as a whole, more preferably 2 탆 or more.

(9) 적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며, 하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 2㎛이상인 것을 특징으로 하는 반도체 발광소자. 하나의 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합 자체가 2㎛이상의 두께를 가짐으로써, 접촉층, 최상층 및 기타의 층의 두께에 관계없이, 반도체 발광소자가 접합시 열 충격 등으로부터 보호될 수 있다.(9) The semiconductor light emitting device according to (9), wherein each of at least one electrode has at least one lower electrode layer and at least one upper electrode layer, and the sum of thicknesses of at least one lower electrode layer and at least one upper electrode layer is 2 탆 or more. The total thickness of one or more lower electrode layers and one or more upper electrode layers has a thickness of 2 占 퐉 or more so that the semiconductor light emitting element is protected from thermal shock or the like at the time of bonding regardless of the thicknesses of the contact layer, .

(10) 적어도 하나의 전극 각각은 5000Å미만의 최상층을 구비하는 것을 특징으로 하는 반도체 발광소자.(10) The semiconductor light emitting device according to claim 1, wherein each of the at least one electrode has an uppermost layer of less than 5000 angstroms.

(11) 하부 전극층은 Al, Ag 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 반도체 반도체 발광소자.(11) The semiconductor light emitting device according to any one of (1) to (7), wherein the lower electrode layer comprises at least one selected from Al and Ag.

(12) 상부 전극층은 Ti, Ni 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 반도체 반도체 발광소자.(12) The semiconductor light emitting device according to any one of the preceding claims, wherein the upper electrode layer comprises at least one selected from Ti and Ni.

(13) 최상층은 Au, Pt 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 반도체 반도체 발광소자.(13) The semiconductor light emitting device according to any one of (1) to (7), wherein the uppermost layer comprises at least one selected from the group consisting of Au and Pt.

(14) 비도전성 반사막은 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.(14) The semiconductor light emitting device as described in any one of (1) to (3), wherein the non-conductive reflective film includes a distributed Bragg reflector.

(15) 적어도 하나의 전극은 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극과 전자와 정공 중의 나머지 하나를 공급하는 제2 전극을 구비하며, 전기적 연결부는 비도전성 반사막을 관통하여 형성되어 있고, 적어도 하나의 전극이 비도전성 반사막 위 및 전기적 연결부내에 형성되어 있으며, 하부 전극층은 전기적 연결부 내에서 활성층에서 생성되어 비도전성 반사막을 지나온 빛을 반사하는 것을 특징으로 하는 반도체 발광소자.(15) At least one electrode includes a first electrode for supplying one of electrons and holes to the first semiconductor layer, and a second electrode for supplying the remaining one of electrons and holes, and the electrical connection part penetrates the non- Wherein at least one electrode is formed on the nonconductive reflective layer and the electrical connection portion, and the lower electrode layer reflects light generated in the active layer and passed through the nonconductive reflective layer in the electrical connection portion.

(16) 적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며, 하나 이상의 하부 전극층은 Al을 포함하며, 하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 1㎛이상인 것을 특징으로 하는 반도체 발광소자.(16) Each of at least one electrode has at least one lower electrode layer and at least one upper electrode layer, at least one lower electrode layer includes Al, and the sum of thicknesses of at least one lower electrode layer and at least one upper electrode layer is 1 탆 or more .

(17) 적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며, 하나 이상의 하부 전극층은 Al을 포함하며, 하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 2㎛이상인 것을 특징으로 하는 반도체 발광소자.(17) Each of at least one electrode has at least one lower electrode layer and at least one upper electrode layer, at least one lower electrode layer includes Al, and the sum of the thicknesses of at least one lower electrode layer and at least one upper electrode layer is 2 [ .

(18) 적어도 하나의 전극 각각은 5000Å미만의 최상층을 구비하는 것을 특징으로 하는 반도체 발광소자.(18) Each of the at least one electrode has an uppermost layer of less than 5000 angstroms.

(19) 적어도 하나의 전극 각각은 5000Å미만의 최상층을 구비하며, 적어도 하나의 전극은 2㎛이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.(19) The semiconductor light emitting device according to any one of (1) to (19), wherein each of the at least one electrode has an uppermost layer of less than 5000 Å, and at least one electrode has a thickness of 2 탆 or more.

(20) 하부 전극층이 전극의 최하층인 것을 특징으로 하는 반도체 발광소자.(20) The semiconductor light emitting device according to any one of (1) to (4), wherein the lower electrode layer is the lowest layer of the electrode.

(21) 도 30, 도 33 및 도 34에 도시된 전극 구조의 도 1 내지 도 26에 도시된 반도체 발광소자와의 조합.(21) Combination with the semiconductor light emitting element shown in Figs. 1 to 26 of the electrode structure shown in Figs. 30, 33, and 34.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 광 반사를 통해 광취출효율을 향상할 수 있게 된다.According to one semiconductor light emitting device according to the present disclosure, light extraction efficiency can be improved through reflection of light.

본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 접합시 반도체 발광소자의 깨짐을 방지할 수 있게 된다. According to another semiconductor light emitting device according to the present disclosure, breaking of the semiconductor light emitting device can be prevented at the time of bonding.

기판(10), 버퍼층(20), n형 반도체층(30), 활성층(40), p형 반도체층(50)The substrate 10, the buffer layer 20, the n-type semiconductor layer 30, the active layer 40, the p-type semiconductor layer 50,

Claims (21)

반도체 발광소자에 있어서,
제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층;
성장 기판의 반대 측에서 복수의 반도체층에 결합되는 비도전성 반사막;
복수의 반도체층과 전기적으로 연결되며, 비도전성 반사막 위에 형성되는 적어도 하나의 전극;으로서, 각각이 활성층에서 생성되어 비도전성 반사막을 지나온 빛을 반사하는 하부 전극층과, 외부 물질이 하부 전극층으로 침투하는 것을 방지하도록 하부 전극층 위에 형성되는 상부 전극층을 구비하는 적어도 하나의 전극; 그리고,
복수의 반도체층과 적어도 하나의 전극을 전기적으로 연결하는 전기적 연결부(Electrical Connecting Part);를 포함하는 것을 특징으로 하는 반도체 발광소자.
In the semiconductor light emitting device,
A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, an active layer disposed between the first semiconductor layer and the second semiconductor layer and generating light through recombination of electrons and holes, A plurality of semiconductor layers grown using a growth substrate;
A non-conductive reflective film coupled to the plurality of semiconductor layers at an opposite side of the growth substrate;
At least one electrode electrically connected to the plurality of semiconductor layers and formed on the nonconductive reflective film, the at least one electrode comprising: a lower electrode layer, each of which is formed in the active layer and reflects light that has passed through the nonconductive reflective film; At least one electrode having an upper electrode layer formed on the lower electrode layer so as to prevent the lower electrode layer; And,
And an electrical connecting part electrically connecting the plurality of semiconductor layers and the at least one electrode.
청구항 1에 있어서,
적어도 하나의 전극 각각은 하부 전극층과 상부 전극층이 반복 적층된 구조를 가지는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Wherein each of the at least one electrode has a structure in which a lower electrode layer and an upper electrode layer are repeatedly stacked.
청구항 1에 있어서,
전기적 연결부는 비도전성 반사막을 관통하여 형성되어 있으며,
적어도 하나의 전극이 비도전성 반사막 위 및 전기적 연결부내에 형성되어 있고,
하부 전극층은 전기적 연결부 내에서 활성층에서 생성되어 비도전성 반사막을 지나온 빛을 반사하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
The electrical connection portion is formed through the non-conductive reflective film,
At least one electrode is formed on the nonconductive reflective film and in the electrical connection portion,
And the lower electrode layer reflects light generated in the active layer in the electrical connection portion and passed through the non-conductive reflective film.
청구항 1에 있어서,
적어도 하나의 전극은 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극과 전자와 정공 중의 나머지 하나를 공급하는 제2 전극을 구비하며,
적어도 하나의 전극은 비도전성 반사막 면적의 50% 이상을 덮고 있는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
At least one electrode includes a first electrode for supplying one of electrons and holes to the first semiconductor layer, and a second electrode for supplying the remaining one of electrons and holes,
And at least one of the electrodes covers at least 50% of the area of the non-conductive reflective film.
청구항 1 또는 청구항 4에 있어서,
적어도 하나의 전극은 2㎛이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1 or 4,
And at least one electrode has a thickness of 2 占 퐉 or more.
청구항 1에 있어서,
하부 전극층은 1000Å이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
And the lower electrode layer has a thickness of 1000 ANGSTROM or more.
청구항 1에 있어서,
하부 전극층은 5000Å이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
And the lower electrode layer has a thickness of 5000 ANGSTROM or more.
청구항 1에 있어서,
적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며,
하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 1㎛이상인 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Each of the at least one electrode having at least one lower electrode layer and at least one upper electrode layer,
Wherein a sum of thicknesses of at least one lower electrode layer and at least one upper electrode layer is 1 占 퐉 or more.
청구항 1에 있어서,
적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며,
하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 2㎛이상인 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Each of the at least one electrode having at least one lower electrode layer and at least one upper electrode layer,
Wherein a sum of thicknesses of at least one lower electrode layer and at least one upper electrode layer is 2 占 퐉 or more.
청구항 1에 있어서,
적어도 하나의 전극 각각은 5000Å미만의 최상층을 구비하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Wherein each of the at least one electrode has an uppermost layer of less than 5000 angstroms.
청구항 1에 있어서,
하부 전극층은 Al, Ag 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 반도체 반도체 발광소자.
The method according to claim 1,
Wherein the lower electrode layer comprises at least one selected from Al and Ag.
청구항 1에 있어서,
상부 전극층은 Ti, Ni 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 반도체 반도체 발광소자.
The method according to claim 1,
Wherein the upper electrode layer comprises at least one selected from Ti and Ni.
청구항 1에 있어서,
최상층은 Au, Pt 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 반도체 반도체 발광소자.
The method according to claim 1,
And the uppermost layer comprises at least one selected from Au and Pt.
청구항 1에 있어서,
비도전성 반사막은 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
Wherein the non-conductive reflective film comprises a distributed Bragg reflector.
청구항 1에 있어서,
적어도 하나의 전극은 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극과 전자와 정공 중의 나머지 하나를 공급하는 제2 전극을 구비하며,
전기적 연결부는 비도전성 반사막을 관통하여 형성되어 있고,
적어도 하나의 전극이 비도전성 반사막 위 및 전기적 연결부내에 형성되어 있으며,
하부 전극층은 전기적 연결부 내에서 활성층에서 생성되어 비도전성 반사막을 지나온 빛을 반사하는 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
At least one electrode includes a first electrode for supplying one of electrons and holes to the first semiconductor layer, and a second electrode for supplying the remaining one of electrons and holes,
The electrical connection portion is formed through the nonconductive reflective film,
At least one electrode is formed on the nonconductive reflective film and in the electrical connection,
And the lower electrode layer reflects light generated in the active layer in the electrical connection portion and passed through the non-conductive reflective film.
청구항 15에 있어서,
적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며,
하나 이상의 하부 전극층은 Al을 포함하며,
하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 1㎛이상인 것을 특징으로 하는 반도체 발광소자.
16. The method of claim 15,
Each of the at least one electrode having at least one lower electrode layer and at least one upper electrode layer,
Wherein the at least one lower electrode layer comprises Al,
Wherein a sum of thicknesses of at least one lower electrode layer and at least one upper electrode layer is 1 占 퐉 or more.
청구항 15에 있어서,
적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며,
하나 이상의 하부 전극층은 Al을 포함하며,
하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 2㎛이상인 것을 특징으로 하는 반도체 발광소자.
16. The method of claim 15,
Each of the at least one electrode having at least one lower electrode layer and at least one upper electrode layer,
Wherein the at least one lower electrode layer comprises Al,
Wherein a sum of thicknesses of at least one lower electrode layer and at least one upper electrode layer is 2 占 퐉 or more.
청구항 16에 있어서,
적어도 하나의 전극 각각은 5000Å미만의 최상층을 구비하는 것을 특징으로 하는 반도체 발광소자.
18. The method of claim 16,
Wherein each of the at least one electrode has an uppermost layer of less than 5000 angstroms.
청구항 17에 있어서,
적어도 하나의 전극 각각은 5000Å미만의 최상층을 구비하는 것을 특징으로 하는 반도체 발광소자.
18. The method of claim 17,
Wherein each of the at least one electrode has an uppermost layer of less than 5000 angstroms.
청구항 15에 있어서,
적어도 하나의 전극 각각은 5000Å미만의 최상층을 구비하며,
적어도 하나의 전극은 2㎛이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
16. The method of claim 15,
Each of the at least one electrode has an uppermost layer of less than 5000 angstroms,
And at least one electrode has a thickness of 2 占 퐉 or more.
청구항 1에 있어서,
하부 전극층이 전극의 최하층인 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
And the lower electrode layer is the lowest layer of the electrode.
KR1020140015459A 2014-02-11 2014-02-11 Semiconductor light emitting device KR101628244B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140015459A KR101628244B1 (en) 2014-02-11 2014-02-11 Semiconductor light emitting device
CN201580007808.5A CN105981185A (en) 2014-02-11 2015-02-11 Semiconductor light-emitting element
PCT/KR2015/001394 WO2015122694A1 (en) 2014-02-11 2015-02-11 Semiconductor light-emitting element
US15/118,235 US10205060B2 (en) 2014-02-11 2015-02-11 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140015459A KR101628244B1 (en) 2014-02-11 2014-02-11 Semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150147342A Division KR20150127556A (en) 2015-10-22 2015-10-22 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20150094320A true KR20150094320A (en) 2015-08-19
KR101628244B1 KR101628244B1 (en) 2016-06-21

Family

ID=54057833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140015459A KR101628244B1 (en) 2014-02-11 2014-02-11 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101628244B1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070041506A (en) * 2004-07-29 2007-04-18 쇼와 덴코 가부시키가이샤 Positive electrode for semiconductor light-emitting device
KR20110006714A (en) * 2008-05-20 2011-01-20 쇼와 덴코 가부시키가이샤 Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp
KR20130071834A (en) * 2011-12-21 2013-07-01 주식회사 세미콘라이트 Semiconductor light emitting device
KR20130071832A (en) * 2011-12-21 2013-07-01 주식회사 세미콘라이트 Semiconductor light emitting device
JP2013214426A (en) * 2012-04-03 2013-10-17 Nippon Electric Glass Co Ltd Wavelength conversion member and light emitting device
KR20140011651A (en) * 2012-07-18 2014-01-29 주식회사 세미콘라이트 Method of manufacturing semiconductor light emimitting device
KR20140011650A (en) * 2012-07-18 2014-01-29 주식회사 세미콘라이트 Semiconductor light emimitting device
KR20140016512A (en) * 2012-07-30 2014-02-10 주식회사 세미콘라이트 Semiconductor light emimitting device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070041506A (en) * 2004-07-29 2007-04-18 쇼와 덴코 가부시키가이샤 Positive electrode for semiconductor light-emitting device
KR20110006714A (en) * 2008-05-20 2011-01-20 쇼와 덴코 가부시키가이샤 Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp
KR20130071834A (en) * 2011-12-21 2013-07-01 주식회사 세미콘라이트 Semiconductor light emitting device
KR20130071832A (en) * 2011-12-21 2013-07-01 주식회사 세미콘라이트 Semiconductor light emitting device
JP2013214426A (en) * 2012-04-03 2013-10-17 Nippon Electric Glass Co Ltd Wavelength conversion member and light emitting device
KR20140011651A (en) * 2012-07-18 2014-01-29 주식회사 세미콘라이트 Method of manufacturing semiconductor light emimitting device
KR20140011650A (en) * 2012-07-18 2014-01-29 주식회사 세미콘라이트 Semiconductor light emimitting device
KR20140016512A (en) * 2012-07-30 2014-02-10 주식회사 세미콘라이트 Semiconductor light emimitting device

Also Published As

Publication number Publication date
KR101628244B1 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
KR101561203B1 (en) Semiconductor light emitting device
KR101368720B1 (en) Semiconductor light emimitting device
CN108389946B (en) Semiconductor light emitting element
US10008635B2 (en) Semiconductor light-emitting element
US10032960B2 (en) Semiconductor light emitting device of a flip chip and method for manufacturing same
CN108475715B (en) Semiconductor light emitting element
US9466768B2 (en) Semiconductor light emitting device with a light-reflecting face
US10205060B2 (en) Semiconductor light emitting device
US9691944B2 (en) Semiconductor light-emitting device and method for manufacturing the same
KR101638120B1 (en) Semiconductor light emitting device
KR101378948B1 (en) Semiconductor light emimitting device
KR20150141198A (en) Semiconductor light emitting device
KR101604092B1 (en) Semiconductor light emitting device
KR101704456B1 (en) Semiconductor light emitting device and method of manufactruring the same
KR101611481B1 (en) Semiconductor light emitting device
KR20150114446A (en) Semiconductor light emitting device
KR101541430B1 (en) Semiconductor light emitting device
KR101403641B1 (en) Semiconductor light emimitting device
KR101591969B1 (en) Semiconductor light emitting device
KR101628244B1 (en) Semiconductor light emitting device
KR101591966B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101689344B1 (en) Semiconductor light emitting device
KR101578485B1 (en) Semiconductor light emitting device
KR20150127556A (en) Semiconductor light emitting device
KR101378950B1 (en) Semiconductor light emimitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 4