KR20150092795A - 생체 어트랙터 기반 다중고장 자가복구 디지털 장치 - Google Patents

Abstract

복수 개의 상태값을 출력하며, 1-비트 오류를 복구할 수 있는 자가고장복구회로에 대하여 공개한다. 이 회로는 N개의 고정값을 순차적으로 출력하도록 되어있는 자가고장복구회로, 상기 N개의 고정값 중 상기 자가고장복구회로에서 출력된 k번째 고정값을 입력받으면 k+1번째 고정값을 출력하도록 되어 있는 조합회로; k+1번째 고정값을 입력받았을 때에 자가고장복구회로가 상기 k+1번째 고정값을 출력할 수 있도록 자가고장복구회로의 내부회로를 선택하도록 하는 회로구조변경 결정회로를 포함한다.

Description

생체 어트랙터 기반 다중고장 자가복구 디지털 장치{Self-reparable digital device for multiple faults based on biological attractor concepts}

본 발명은 다중고장 자가복구 기능을 갖는 디지털회로구조 및 디지털회로 설계방법에 관한 것이다.

본 발명은 생물의 어트랙터 개념으로부터 영감을 받았다. 특히, 부울리언 네트워크의 어트렉터 랜드스케이프(attractor landscape)로부터 영감을 얻었다.

도 1 내지 도 3은 생물의 유전자발현시스템의 섭동에 대한 강건함을 어트랙터 랜드스케이프를 이용하여 설명하기 위한 것이다. 생물의 유전자발현 시스템에 있어서, 임의의 유전자 또는 단백질의 발현여부를 발현 및 미발현이라는 두 가지 상태로 정의할 수 있다. 이 때 임의의 유전자 또는 단백질의 발현 여부는 하나 이상의 다른 유전자 또는 단백질의 발현 여부에 의하여 결정될 수 있다. 도 1은 생체 조절 네트워크를 부울리언 네트워크 모델로 모델링 한 것이다. 도 1의 노드(동그란 부분)에 대응하는 유전자 또는 단백질의 활성화 수준(activation level)이 임계치를 넘은 경우에 해당 노드가 '1'의 값을 갖고, 임계치보다 작은 경우에 해당 노드가 '0'의 값을 갖는 것으로 모델링할 수 있다.

또한, 도 1의 각 노드를 연결하는 링크(화살표 부분)는 각 단백질끼리 영향을 주고받는 과정을 나타낸다. 구체적으로 상기 링크에 있어서 활성화 관계 또는 저해관계를 나타낸다. 상기 노드 중 임의의 하나의 노드의 상태는 해당 노드에 화살표로 연결된 링크의 제어타입(활성화 또는 저해관계)과 이러한 링크를 통해 연결된 노드의 과거 상태값에 의해 결정 될 수 있다.

상기 네트워크는 상기 N개의 노드가 갖는 N개의 상태값의 조합에 의하여 정의되는 최대 2^N개의 상태 중 어느 하나의 상태를 가질 수 있다. 예컨대, 10개의 노드로 모델링되는 네트워크가 가질 수 있는 최대 2^N개의 상태값 중 한 개의 상태값은 "1100100101"일 수 있다. 이때, 상기 네트워크가 갖는 상태는, '어트랙터 상태' 및 '논-어트랙터 상태'를 포함하는 상태분류기준에 의하여 분류될 수 있다. 이때 '어트랙터 상태'는 시간이 흐름에도 불구하고 다른 상태로 천이하지 않거나, 또는 몇 개의 상태값들을 통해 다시 자신의 상태값으로 되돌아온다.

상기 '논-어트랙터 상태'는 시간의 흐름에 따라 다른 상태로 천이되지만, 다시 상기 '논-어트랙터 상태'로 되돌아오지 않고 상기 '어트랙터 상태'에 도달하게 되는 상태이다.

이때 특정 '어트랙터 베이신'은 '논-어트랙터 상태' 중 시간이 흐름에 따라 특정 '어트랙터 상태'에 도달하는 모든 상태를 포함하는 집합으로 정의될 수 있다.

상기 네트워크는, 상기 N개의 노드 및 상기 M개의 링크에 의하여, 상기 '논-어트랙터 상태' 중 시간이 흐름에 따라 상기 '어트랙터 상태'에 도달하는 모든 '논-어트랙터 상태'를 포함하는 집합인 '어트랙터 베이신'이 정의될 수 있는 특징을 갖는다.

도 2의 3차원 공간에 표시된 각 교차점들은 임의의 네트워크가 갖는 노드들의 값의 조합에 의해 정의될 수 있는 각각의 네트워크 상태를 나타낸다. z축에 표시한 '잠재적 에너지(Potential Energy)'는 상태 간의 천이관계를 나타낸 것으로서, 예컨대 상태 중 제1의 상태(201)로부터 제2의 상태(202)로 천이되는 경우, 제1의 상태(201)가 제2의 상태(202)보다 높은 'Potential Energy'를 가지고 있는 것으로 정의할 수 있다. 따라서 도 2에서 '봉우리'에 위치한 상태는 결국 '골짜기'에 위치한 상태로 천이될 수 있다.

도 3은 도 2의 어트랙터 랜드스케이프(attractor landscape)로 나타낸 생물의 유전자발현시스템의 섭동에 대한 강건함을 설명하기 위한 상태천이도이다.

도 3은 도 1의 네트워크의 노드가 총 4개인 경우를 나타내며, 가능한 2^4개의 상태 중 7개의 상태 및 그 천이관계를 나타낸 것이다. 도 3의 각 상태는 도 2와 같이 봉우리-골짜리 형태로 나타낸 랜드스케이프의 일부 영역에 대응될 수 있다.

비정상적인 일시적인 외부섭동에 의해 한 노드의 단백질 발현량이 비정상적으로 변화할 수 있는데, 이렇게 변화된 상태가 상태천이도에 존재하는 임의의 베이신 상태로 가게 된다면, 결국에는 이 베이신이 수렴하는 어트랙터 상태로 수렴하게 된다. 이때 변화된 상태와 변화전의 상태가 동일한 베이신에 속해 있다면, 결국은 동일한 어트렉터로 다시 수렴하게 된다. 따라서 외부섭동의 교란정도가 크지 않다면, 네트워크의 상태가 일시적으로 변화할 뿐 결국은 원래의 상태(즉, 어트렉터)로 다시 수렴하게 된다. 단, 일시적인 외부섭동은 어트랙터 랜드스케이프의 형태를 바꾸지는 않는다는 것을 전제로 한다.

본 발명의 목적은 복수 개의 상태값을 출력하는 디지털회로에서, 한 개 혹은 두 개의 상태값에 일시적으로 오류가 생긴 경우에 스스로 복구하도록 하는 기술을 제공하는 것이다.

또한, 본 발명의 다른 목적은 상기 목적의 장점을 가지면서도 디지털회로의 고장복구를 위한 구조 및 방법을 최대한 간단하고 효율적으로 제공하는 것이다.

또한, 본 발명의 다른 목적은 일시적인 고장발생 시 이를 빠른 시간 안에 복구하는 기술을 제공하는 것이다.

본 발명의 범위가 상술한 과제에 의해 한정되는 것은 아니다.

본 발명의 일 실시예에서는 디지털회로를 복수 개의 단위회로를 이용하여 제공한다. 각 단위회로는 서로 다른 부울리언 네트워크에 대응한다. 그리고, 각 단위회로는 최대 2-비트 오류상태를 정상으로 복구할 수 있는 회로이다.

복수 개의 비트값을 순차적으로 출력하는 디지털회로와 같이, 복수 개의 상태값을 갖는 디지털회로에 있어서 최대 2개의 비트값이 비정상적으로 변화할 수 있다. 본 발명에서는, 상술한 생물의 유전자발현 시스템의 외부섭동에 강건한 구조로부터 영감을 받아 최대 2개의 비트값의 비정상적인 일시적 변화에 강건한 디지털회로 시스템을 제공한다.

상술한 과제를 해결하기 위한 본 발명의 일 양상에 따른 자가고장복구회로는, N개의 고정값을 순차적으로 출력하도록 되어있는 자가고장복구회로로서, 상기 각각의 고정값을 출력하도록 되어있으며 최대 2비트-오류를 복원하도록 되어 있는 복수 개의 단위고장복구회로 및 상기 복수 개의 단위고장복구회로의 출력값을 선택하도록 되어 있는 멀티플렉서를 포함하는, 자가고장복구회로를 포함한다. 또한, 상기 N개의 고정값 중 상기 자가고장복구회로에서 출력된 k번째 고정값을 입력받으면 k+1번째 고정값을 출력하도록 되어 있는 조합회로; 및 상기 k+1번째 고정값을 입력받았을 때에, 상기 자가고장복구회로가 상기 k+1번째 고정값을 출력할 수 있도록, 상기 복수 개의 단위고장복구회로들로부터의 출력값들을 선택하기 위하여, 상기 멀티플렉서의 선택비트를 제어하는 값을 출력하도록 되어 있는 회로구조변경 결정회로; 및 미리 결정된 규칙에 의해 상기 자가고장복구회로의 출력값을 상기 k번째 고정값에서 상기 k+1번째 고정값으로 변경하도록 트리거하는 트리거 신호를 제공하는 신호제공부를 포함한다.

이때, 상기 고정값은 m-비트 값이고, 상기 자가고장복구회로는 상기 m-비트의 각 비트를 출력하도록 되어 있는 m개의 논리모듈을 포함하며, 상기 각각의 논리모듈은, 다른 논리모듈의 출력과 상기 조합회로의 출력을 입력받도록 되어 있고, 상기 다른 논리모듈의 출력과 상기 조합회로의 출력 중 하나를 상기 트리거 신호에 의해 선택하도록 되어 있는 멀티플렉서를 포함할 수 있다.

이때, 상기 각각의 논리모듀의 출력은 지연소자를 통해 출력되도록 되어 있을 수 있다.

본 발명의 다른 양상에 따른 자가고장복구회로는, 복수 비트의 제1고정값과 상기 제2고정값을 순차적으로 출력한다. 이 회로는, 상기 제1고정값을 출력하는 제1 자가고장복구회로로서, 상기 제1고정값 중 임의의 한 개 비트에 오류가 생긴 경우 상기 오류를 복구하도록 되어 있는, 제1 자가고장복구회로; 상기 제2고정값을 출력하는 제2 자가고장복구회로로서, 상기 제2고정값 중 임의의 한 개 비트에 오류가 생긴 경우 상기 오류를 복구하도록 되어 있는, 제2 자가고장복구회로; 및 상기 제1고정값을 입력받는 제1 입력단자 및 상기 제2고정값을 입력받는 제2 입력단자를 포함하는 멀티플렉서를 포함한다. 그리고, 상기 멀티플렉서의 선택입력단자에는 상기 제1 입력단자와 상기 제2 입력단자를 선택하도록 되어 있는 선택신호가 입력되도록 되어 있다.

본 발명에 의하여, 출력상태 단위별로 나누어 설계한 복수 개의 단위회로들을 조합하여 만든 디지털회로를 제공함으로써, 한 개의 단위회로 내부의 임의 부분에 한 개의 일시적인 고장이 발생 시 이를 복구함으로써 높은 고장복구 보장률을 가질 수 있다. 또한 본 발명에 의한 디지털회로에 포함된 각 단위회로가 고장을 비동기적으로 복구함으로써 디지털회로의 신뢰도를 증가시킬 수 있다.

본 발명의 범위가 상술한 효과에 의해 제한되는 것은 아니다.

도 1 내지 도 3은 생물의 유전자발현시스템의 섭동에 대한 강건함을 어트랙터 랜드스케이프를 이용하여 설명하기 위한 것이다.
도 4는 본 발명의 일 실시예에 따른 디지털 순차회로의 상태천이를 나타낸 결합-상태천이도이다.
도 5는 본 발명의 일 실시예에 따른 단위회로를 설명하기 위한 것이다.
도 6은 본 발명의 일 실시예에 따라 여러 개의 단위회로가 결합된 결합회로를 제공하는 방식을 설명하기 위한 것이다.
도 7은 본 발명의 일 실시에에 따른 결합회로(10)가 포함된 디지털 순차회로(20)를 설명하기 위한 것이다.
도 8a는 본 발명의 일 실시예에 따른, 4개의 비트로 구성된 3개의 고정값을 갖는 상태천이도를 나타낸다.
도 8b는 본 발명의 일 실시예에 따라 자기고장복구 기능을 갖는 회로를 나타낸 것이다.
도 8d는 도 8b에 포함되는 내부로직(21, 22)의 진리표를 나타낸 것이다.
도 8e는 결합회로(10)의 출력을 받아 결합회로의 입력에 데이터를 제공할 수 있도록 되어 있는 조합회로(11)의 구성을 나타낸 것이다.
도 8f는 결합회로(10)에 포함된 멀티플렉서의 선택비트를 출력하는 회로구조변경 결정회로를 도시한 것이다.
도 9는 본 발명의 일 실시예에 따라, 복수 개의 상태값을 출력하며 최대 2-비트 오류에 대한 자가복구기능을 갖는 디지털회로의 구성을 나타낸 것이다.
도 10는 본 발명의 모든 가능한 상태값의 1-비트 오류에 대한 자가복구기능을 시뮬레이션을 통해 복구한 것을 보여주는 그래프이다.
도 11는 본 발명의 모든 가능한 상태값의 2-비트 오류에 대한 자가복구기능을 시뮬레이션을 통해 복구한 것을 보여주는 그래프이다.
도 12는 본 발명의 방법이 구현된 하드웨어를 보여준다.
도 13은 본 발명의 일 실시예에 따른 어트렉터 순차회로를 설명하는 도면이다.
도 14는 도 13의 회로 중 기존 일반 디지털 순차회로와 기존 자가고장복구 메모리 회로에 대한 부가설명을 위한 도면이다.
도 15는 도 13의 회로 중 본 발명의 일 실시예에 따른 자가고장복구 디지털 순차회로에 대한 부가설명을 위한 도면이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 이하에서 사용되는 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.

도 4는 본 발명의 일 실시예에 따른 디지털 순차회로의 상태천이를 나타낸 결합-상태천이도이다. 이 디지털 순차회로는 4-비트값을 순차적으로 출력하도록 되어있다. 즉, 3개의 상태값인 4-비트값 '0011', '0110', '0001'을 순차적으로 출력하도록 되어 있다. 여기서 한 개의 4-비트값은 이 디지털 순차회로의 일 상태를 대표하는 것으로 간주할 수 있다. 이 예에서는 3개의 상태값인 '0011', '0110', '0001' 이 이 디지털 순차회로가 나타낼 수 있는 정상상태인 것으로 가정하고 있는데, 이 3개의 상태값들은 실선으로 된 원 내에 표현되어 있다. 이 3개의 상태값들 간의 천이관계는 이 디지털 순차회로의 정상상태 간의 천이관계를 나타낸다. 한편, 점선으로 된 원 내에 표현되어 있는 상태들은 이 디지털 순차회로가 나타낼 수 있는 비정상적인 출력값을 나타낸다. 한 개의 정상상태가 나타내는 4-비트값 중 임의의 한 개의 비트에만 오류가 생긴 경우를 1-비트 오류상태로 정의할 수 있고 두 개의 비트에 오류가 생긴 경우를 2-비트 오류상태로 정의할 수 있다. 이때, 한 개의 정상상태에 대하여 총 10개의 1-비트 오류상태 및 2-비트 오류가 발생할 수 있음을 알 수 있다. 본 발명에서는 위의 1-비트 혹은 2-비트 오류상태가 발생한 경우 이에 대응하는 정상상태로 복구되는 기술을 제공하고자 한다.

도 4에서 특정 한 개의 정상상태 및 이로부터 파생되는 10개의 1-비트 및 2-비트 오류상태는 한 개의 단위-네트워크(즉, 단의 부울리언 네트워크)가 가질 수 있는 상태인 것으로 간주될 수 있다. 이 때 이 특정 한 개의 정상상태는 이 단위-네트워크의 어트렉터인 것으로 해석하고, 위의 10개의 1-비트 및 2-비트 오류상태는 이 어트렉터에 대한 베이신에 속하는 것으로 해석할 수 있다.

도 4의 경우 3개의 정상상태가 존재하므로, 이 디지털 순차회로는 총 3개의 단위-네트워크가 독립적으로 결합된 결합-네트워크를 표현하는 것으로 해석할 수 있다. 또한 이때, 이 디지털 순차회로가 3개의 상태값을 시간에 따라 출력하는 것은, 상술한 3개의 단위-네트워크가 시간에 따라 활성화 되는 것으로 해석할 수 있다. 이때, 위의 각 단위-네트워크는 별개의 단위회로로 구현할 수 있으며, 이렇게 구성된 3개의 단위회로를, 예컨대 멀티플렉서를 이용하여 상호 결합함으로써, 상기 결합-네트워크를 표현하는 결합회로를 제공할 수 있다.

도 4에 나타낸 결합-상태천이도는 3개의 단위-상태천이도(41, 42, 43)가 결합된 것이다. 각 단위-상태천이도는 상술한 각각의 단위-네트워크가 가질 수 있는 한 개의 어트렉터와 이 어트렉터에 대한 한 개의 베이신을 나타낸 것이다. 이때, 서로 다른 단위-상태천이도에 속한 서로 다른 베이신에는 동일한 상태값이 공통으로 존재할 수 있다. 예컨대, 도 4에서 제2 단위-상태천이도(42)와 제3 단위-상태천이도(43)에 속한 베이신에는 '1011'이라는 1-비트 오류상태가 중복하여 존재하는데, 이 1-비트 오류상태를 2개의 정상상태 '0110'과 '0001' 중 어느 정상상태로 복구할지 문제가 된다. 이 경우 각 단위-네트워크가 독립적으로 제공되지 않으면, 즉, 각 단위회로가 독립적으로 제공되지 않으면 이 문제를 해결하기 어렵다. 따라서 본 발명의 일 실시예에서는, 각 단위-네트워크를 별개의 독립된 단위회로로 제공하고, 이 단위회로들 간을 스위칭하는 방식을 이용하면 위와 같은 문제를 해결하고, 모든 1-비트 및 2비트 오류상태를 복구할 수 있다는 것을 이해할 수 있다.

도 5는 본 발명의 일 실시예에 따른 단위회로를 설명하기 위한 것이다. 제1 단위회로(620)는 도 4에 나타낸 하나의 단위-상태천이도(41)를 나타내는 단위-네트워크가 구현된 회로이다. 제1 단위회로(61)에서 출력하는 4개의 비트는 논리모듈(Q1~Q4)로부터 출력된 값이다. 제1 단위회로(61)는 '0011'을 출력하도록 되어 있는데, 4개의 논리모듈(Q1~Q4) 각각의 내부구조 및 4개의 논리모듈(Q1~Q4) 간의 연결관계는 '0011' 중 한 개 혹은 두 개의 비트에 오류가 생긴 경우에 이를 바로 잡을 수 있도록 구성되어 있다.

도 6은 본 발명의 일 실시예에 따라 여러 개의 단위회로가 결합된 결합회로를 제공하는 방식을 설명하기 위한 것이다. 이 결합회로(10)는 총 4개의 4-비트 출력을 순차적으로 출력하도록 되어 있다. 각 4-비트 출력은 도 4에 도시한 각각의 정상상태를 나타낸다. 도 6에서 설명하고자 하는 결합회로(10)는, 총 3개의 단위회로(61~63)를 포함하게 되며, 각 단위회로(61~63)는 각 단위-네트워크를 표현한 것이다. 총 4개의 단위회로(61~63)는 순차적으로 선택되게 되며, 따라서 선택된 시구간 동안에는 각 단위회로(61~63)에서 의도한 한 개의 출력값만이 출력되게 된다. 이때, 각 단위회로(61~63)는 1-비트 및 2-비트 오류상태를 복구할 수 있는 회로로서, 이러한 회로는 다양한 방법으로 구현될 수 있다는 것을 이해할 수 있다.

도 7은 본 발명의 일 실시에에 따른 결합회로(10)가 포함된 디지털 순차회로(20)를 설명하기 위한 것이다. 도 6을 통해 설명한 결합회로(10)는 디지털 순차회로(20)의 일 구성요소로서 포함되는데, 이 결합회로(10)의 출력은 조합회로(11)에 입력되고, 조합회로(11)의 출력은 결합회로(10)에 입력되게 된다. 조합회로(11)는 결합회로(10) 내 포함된 4개의 기본회로가 미리 결정된 순서대로 선택될 수 있도록 제어하는 역할을 할 수 있다.

<실시예>

이하, 4개의 비트로 구성된 3개의 고정값을 갖는 상태천이를 기반으로, 본 발명의 일 실시예에 따라 자가고장복구 기능을 갖는 디지털 순차회로(20)의 동작을 분석할 수 있다.

도 8a는 본 발명의 일 실시예에 따른, 4개의 비트로 구성된 3개의 고정값을 갖는 상태천이도를 나타낸다.

도 8b는 본 발명의 일 실시예에 따라 자기고장복구 기능을 갖는 회로를 나타낸 것이다.

도 8d는 도 8b에 포함되는 내부로직(2211, 2221)의 진리표를 나타낸 것이다.

도 8e는 결합회로(10)의 출력을 받아 결합회로의 입력에 데이터를 제공할 수 있도록 되어 있는 조합회로(11)의 구성을 나타낸 것이다.

도 8f는 결합회로(10)에 포함된 멀티플렉서의 선택비트를 출력하는 회로구조변경 결정회로를 도시한 것이다.

이하, 도 8a 내지 도 8f를 참조하여 본 발명의 일 실시예를 설명한다.

도 8a는 상태천이도로서 본 실시예에 따른 디지털 순차회로는 X가 '0'일 때는 4개의 비트로 구성된 3개의 고정값 '0000', '0101', '1010'들 중 하나의 고정값을 유지하도록 되어 있다. 이때, 유지되어야 하는 고정값 중 1-비트 혹은 2-비트 오류가 생긴 경우 도 8b의 자가고장복구회로(즉, 결합회로)를 이용하여 1-비트 혹은 2-비트 오류를 복구하도록 되어 있다. X가 '1'일 때에는 3개의 고정값 '0000', '0101', '1010' 사이를 연속적으로 천이하도록 되어 있다. 각 유지하는 고정값에 따라 사용되는 회로 내의 로직(21,22)의 종류는 바뀌게 되며 이는 멀티플렉서의 선택비트인 Y1, Y2값에 의해 선택되어질 수 있다. 이러한 각 고정값에 대응하여 설계된 각 로직에 따라 고정값을 유지할 시에는 일시적인 고장을 복구할 수 있게 된다.

'일시적인 고장'이라 함은 비트값이 의도하지 않은 값으로 바뀐 것으로 새로운 비트값을 일시적인 고장이 발생한 곳에 넣을 경우 의도치 않은 비트값을 새로운 비트값으로 바꿀 수 있게 된다. 'X'의 값은 외부에서 임의로 줄 수 있는 값이다.

도 8a의 상태천이도는 4개의 비트로 구성된 3개의 고정값 '0000', '0101', '1010'이 순차적으로 계속 돌며 천이되는 것을 나타내며, X가 '1' 일 때는 천이가 연속적으로 일어나며 X가 '0'일 때는 천이를 멈추고 현재의 고정값으로 유지를 하게된다.

도 8b는 자가고장복구회로를 나타내며 X가 '0'이고 하나의 고정값 '0000'을 유지할 때에는 자가고장복구회로의 출력 A, B, C, D들이 '0000'의 값을 가지고 있으며, 이 4개의 비트 중 하나 혹은 두개의 비트 값이 0 또는 1로 바뀌더라도, 즉, '0000'의 값이 '1000', '0100', '0010', '0001', '1100', '1010', '1001', '0110', '0101', '0011' 중 하나의 값으로 바뀌더라도 다시 '0000'의 값으로 돌아오게 만들어주게 된다. 이때, 멀티플렉서(231,232)의 선택비트인 Y1, Y2는 '0'으로 선택되어 있다. 따라서, 멀티플랙서의 선택에 의해 XOR논리소자와 AND 논리소자의 출력은 NOT 논리소자(2311,2321)를 통과할지 않할지를 결정되게 된다. 이러한 멀티플랙서의 선택비트는 현재의 정상상태에 따라 달라지며 이는 도8d의 표에 의해 정해지게 된다.

도 8d의 입력과 출력은 특정한 정상상태에서 한 단위회로의 입력과 출력을 의미하며 바뀌는 정상상태에 따라서 그에 맞는 멀티플랙서의 선택비트가 결정되며 Y1과 Y2의 값을 표로 나타내었다.

도 8b의 단위회로인 2101에는 정상상태가 바뀔시 바뀐 정상상태의 값을 새로 대입해주고 정상상태가 잘못된 상태로 천이가 일어날 시에도 이를 정상상태의 값으로 되돌려주는 정상상태유지회로(25)가 존재한다. 정상상태유지회로는 S값을 하나의 입력값으로 받으며 S의 입력값으로는 현재 상태값 A,B,C,D 과 다음 상태값인 A+,B+,C+,D+가 즉시 대입된다. 즉, S값은 조합회로에 의해 결정된 다음 정상상태를 나타낸다. 223의 출력은 25에 또다른 입력으로 들어가 25의 출력으로 213의 출력을 내보낼지 25의 S값을 내보낼지를 결정하게 되며. 만약 정상상태에서 잘못된 상태로 상태천이가 일어날 시에는 S의 값이 25의 출력으로 나오게 되며, 정상상태가 유지될 시에는 213의 출력이 25의 출력으로 나오게 된다.

도 8b의 OR 논리소자(24)는 다음 정상상태의 값을 새로 대입해주기 위한 소자로서 X의 값이 1일시에 25의 새로운 상태값인 S값이 강제적으로 대입되어 출력으로 나오게 된다. 따라서, 정상상태가 다음 정상상태로 천이 시에는 X의 값을 1로 짧게 유지시켜 다음 정상상태인 S값을 출력으로 내보내 전체회로의 상태값을 변화시키며 정상상태가 비 정상상태로 천이가 일어날 시에도 223의 출력에 의해 25의 S값이 2101의 출력으로 나오게 된다.

도 9는 본 발명의 일 실시예에 따라, 복수 개의 상태값을 출력하며 1-비트 오류에 대한 자가복구기능을 갖는 디지털회로의 구성을 나타낸 것이다.

도 9는 도 8a 내지 도 8f를 통해 설명한 결합회로(10), 조합회로(11), 및 회로구조변경 결정회로(13)를 포함한다. 이때, 결합회로(10)의 출력값은 조합회로(11)로 입력되고, 조합회로(11)의 출력값은 회로구조변경 결정회로(13) 및 결합회로(10)로 입력되고, 상태제어신호(X)는 결합회로(10)와 조합회로(11)에 함께 입력되고, 회로구조변경 결정회로(13)의 출력값(Y)은 결합회로(10)로 입력된다. 출력값(Y)는 결합회로(10)에 포함된 멀티플렉서의 선택비트로서 입력된다. 조합회로(11)의 출력값인 A+, B+, C+, D+는 결합회로(10)의 다음 상태에서의 출력값을 나타낸다. 예컨대, 결합회로(10)가 제1상태 다음에 제2상태의 값을 출력하기로 되어 있다면, 조합회로(11)에 제1상태값이 입력되면 조합회로(11)는 제2상태의 값을 출력하도록 되어 있다. 또한, 회로구조변경 결정회로(13)에 제2상태값이 입력되면, 회로구조변경 결정회로(13)는 결합회로(10)가 제2상태값을 출력할 수 있도록, 결합회로(10)의 멀티플렉서를 출력값(Y)을 이용하여 제어한다. 이때 상태제어신호(X)가 '0'에서 '1'로 변경되면 결합회로(10)는, 출력값(Y)과 조합회로(11)의 출력값에 의해 제2상태값을 출력하게 된다. 도 10는 본 발명의 1-비트 오류에 대한 자가복구기능을 갖는 디지털회로의 시뮬레이션을 나타낸 것이다. 네 개의 단위회로가 모인 하나의 결합회로 내에서 1-비트의 오류를 발생 시켰을 때 원래의 정상상태로 돌아가는 것을 보여주는 그래프이다.

도 11는 본 발명의 2-비트 오류에 대한 자가복구기능을 갖는 디지털회로의 시뮬레이션을 나타낸 것이다. 네 개의 단위회로가 모인 하나의 결합회로 내에서 2-비트의 오류를 발생 시켰을 때 원래의 정상상태로 돌아가는 것을 보여주는 그래프이다.

도 12는 본 발명의 자가복구기능을 갖는 디지털회로가 구현된 실제회로기판을 보여준다.

이하, 도 8a, 도 8b, 도 8e, 도 8f, 및 도 9를 참조하여, 본 발명의 일 실시예에 따른 자가고장복구회로 및 자가복구 순차회로를 설명한다.

본 발명의 일 실시예에 따른 자가고장복구회로(10)는, 복수 비트의 제1고정값(ex: '0000')과 제2고정값(ex: '0101')을 순차적으로 출력하도록 되어 있으며, 제1 자가고장복구회로, 제2 자가고장복구회로, 및 멀티플렉서를 포함한다. 제1 자가고장복구회로(ex: 선택논리모듈 A1, B1, C1, 및 D1)는 상기 제1고정값을 출력하도록 되어 있으며 상기 제1고정값 중 임의의 한 개 비트에 오류가 생긴 경우 상기 오류를 복구하도록 되어 있다. 제2 자가고장복구회로(ex: 선택논리모듈 A2, B2, C2, 및 D2)는 상기 제2고정값을 출력하도록 되어 있으며 상기 제2고정값 중 임의의 한 개 비트에 오류가 생긴 경우 상기 오류를 복구하도록 되어 있다. 상기 멀티플렉서는 상기 제1고정값을 입력받는 제1 입력단자 및 상기 제2고정값을 입력받는 제2 입력단자를 포함하며, 상기 멀티플렉서의 선택입력단자에는 상기 제1 입력단자와 상기 제2 입력단자를 선택하도록 되어 있는 선택신호(Y)가 입력되도록 되어 있다.

본 발명의 다른 실시예에 따른 자가고장복구회로(10)는, N비트(4비트)의 출력값(A, B, C, D)을 미리 결정된 스케쥴에 따라 순차적으로 변환(0000, 0101, 1010)하여 출력할 수 있다. 자가고장복구회로(10)는, 상기 N비트의 각 비트를 출력하는 서로 다른 N개의 논리모듈(2101~2104)을 포함할 수 있다. 상기 각각의 논리모듈(ex: 2101)은, 복수 개의 선택논리모듈(ex: 212, 213), 상기 N비트의 값에 따라 상기 복수 개의 선택논리모듈의 출력값 중 한 개를 선택하도록 되어 있는 멀티플렉서(214), 및 상기 멀티플렉서(214)의 출력값을 지연하도록 되어 있는 지연소자(33)를 포함할 수 있다, 이때, 상기 각각의 논리모듈의 출력값은 다른 논리모듈에 입력되도록 되어 있다.

이때, 상기 N개의 논리모듈 중 제1 논리모듈(ex: 2102)에 포함된 제1 지연소자(2168)의 지연값은, 상기 N개의 논리모듈 중 제2 논리모듈(ex: 2104)에 포함된 제2 지연소자(215)의 지연값과는 다를 수 있다.

본 발명의 또 다른 실시예에 따른 자가복구 순차회로는 자가고장복구회로(10), 조합회로(11), 및 회로구조변경 결정회로(13)를 포함할 수 있다. 자가고장복구회로(10)의 구성은 상술한 본 발명의 다른 실시예에 따른 구조와 같다. 조합회로(11)는, 자가고장복구회로(10)의 출력값(A, B, C, D)을 입력받아 자가고장복구회로(10)가 나타내야하는 다음 상태값(A+, B+, C+. D+)을 출력하여 자가고장복구회로(10)에게 제공하도록 되어 있다. 회로구조변경 결정회로(13)는, 상기 다음 상태값(A+, B+, C+. D+)을 입력받도록 되어 있고, 상기 다음 상태값(A+, B+, C+. D+)에 따라 자가고장복구회로(10) 내의 멀티플렉서의 선택비트 제어하는 신호(Y)를 출력하도록 되어 있다.

도 13은 본 발명의 일 실시예에 따른 어트렉터 순차회로를 설명하는 도면이다. 새로운 방법은 기존의 방법들의 조합이라고 볼 때, 본 발명의 일 실시예에 따른 자가고장복구 디지털순차회로는 일반디지털순차회로에 자가고장복구회로를 결합한 것으로 볼 수 있다.

일반디지털순차회로는 <조합회로>와 <메모리 로직>을 포함하며, <조합회로>는 전 상태를 기반으로 다음 상태를 결정하는 회로이고 <메모리 로직>은 Flip-flops으로 구성될 수 있다.

자가고장복구회로는 4개의 값을 가지며 그중 1개의 값이 fault날 경우 이를 복구가능하도록 할 수 있다.

자가고장복구 디지털 순차회로는, 전 상태를 기반으로 다음 상태를 결정하는 <조합회로>, 조합회로의 다음상태 값을 자가고장복구회로에 할당하는 회로, 자가고장복구회로에 일부분을 상태값에 따라 Reconfiguration 해주는 회로, 및 4개의 값을 가지며 그중 1개의 값이 fault날 경우 이를 복구가능하게 하는 <자가고장복구회로>가 결합하여 완성될 수 있다.

도 14는 도 13의 회로 중 기존 일반 디지털 순차회로와 기존 자가고장복구 메모리 회로에 대한 부가설명을 위한 도면이다.

기존 일반 디지털 순차회로는 <조합회로>와 <메모리 로직>을 포함하며, <조합회로>는 전 상태를 기반으로 다음 상태를 결정하는 회로이고 <메모리 로직>은 Flip-flops으로 구성될 수 있다. <메모리 로직>를 통해 출력과 제어입력이 이루어질 수 있다. <일반 디지털 순차회로>는 외부 제어입력에 따라 변하는 비트 출력 값 들을 만들어 주는 회로이다. 구성요소로서 조합회로 및 메모리회로가 포함될 수 있다. 조합회로는 입력에 따라 정해져 있는 출력을 내보내는 회로이고, 메모리회로는, 한 출력 값을 그대로 유지시키는 회로이며, 출력 비트 값들을 외부 제어입력이 주어질 때 현재 입력 값들을 새로운 출력으로 유지시킬 수 있다. 위 구성요소들 간의 연결관계를 살펴보면, 조합회로는 메모리회로의 출력 값을 입력으로 받아 이에 따른 새로운 출력을 내보내고, 메모리회로는 이 값을 받아 외부 제어입력이 주어질 때 새로운 출력으로 내보낸다. 입출력 포트는 다음과 같이 정의될 수 있다. 입력은 제어입력 하나가 존재할 수 있으며 조합회로로 만들어진 새로운 값으로 대체 해주게 한다. 출력은 메모리회로에 의해 유지되는 값일 수 있다.

기존 자가고장복구 메모리 회로는 비트 값들을 유지하며 그중 1개의 값이 fault날 경우 이를 복구가능하도록 하는 <고장복구 메모리회로>와 <입력회로>를 포함하여 이루어질 수 있다. 이때, 출력은 <고장복구 메모리회로>에 의해 이루어지고, 입력 및 제어입력은 <입력회로>에 의해 이루어질 수 있다. <기존 자가고장복구 메모리회로>는 비트 값들을 유지하며 이 중 한 개의 값이 fault가 날 경우 원래 값으로 복구하는 회로일 수 있다. 이 회의 구성요소로는 비트 값 유지 및 고장 복구하는 메모리 회로 및 메모리회로 값 입력회로를 들 수 있다. 상기 비트 값 유지 및 고장 복구하는 메모리 회로는 비트 값들을 유지하며 그 중 한 값이 fault가 날 경우 원래 값으로 복구하는 기능을 수행할 수 있다. 상기 메모리회로 값 입력회로는 제어입력에 따라 입력을 메모리회로 값으로 저장시키는 기능을 수행할 수 있다. 위 구성요소간의 연결관계를 살펴보면, 입력회로는 외부 제어입력에 따라 입력 값을 메모리회로에 넣어 유지시킬 수 있다. 입출력 포트는 다음과 같이 정의될 수 있다. 입력은 외부 제어입력과 외부입력 두 개가 있을 수 있으며, 외부입력을 제어입력에 따라 메모리 회로에 새로운 값으로 넣어줄 수 있다. 출력은 메모리회로에 의해 유지되는 값을 외부에서 사용할 수 있다.

도 15는 도 13의 회로 중 본 발명의 일 실시예에 따른 자가고장복구 디지털 순차회로에 대한 부가설명을 위한 도면이다.

자가고장복구 디지털 순차회로는 <조합회로>, 입력회로, 회로변경 제어회로, <고장복구 메모리회로>를 포함할 수 있다.

<조합회로>는 전 상태를 기반으로 다음 상태를 결정하는 기능을 수행할 수 있다.

입력회로는 조합회로의 다음상태 값을 자가고장복구회로에 할당하는 회로일 수 있다.

<고장복구 메모리회로>는 비트 값들을 유지하며 그 중 1개의 값이 fault날 경우 이를 복구가능하도록 하는 기능을 수행할 수 있다. 자가고장복구회로에 일부분을 상태값에 따라 Reconfiguration 해주는 기능을 수행할 수 있다.

자가고장복구 디지털 순차회로의 출력은 <고장복구 메모리회로>로부터 나올 수 있고, 자가고장복구 디지털 순차회로의 제어입력은 회로변경 제어회로 및 입력회로를 통해 이루어질 수 있다.

<자가고장복구 디지털 순차회로>는 고장복구 메모리회로 내에 한가지의 상태로 존재하는 값들은 1개의 값에서 FAULT가 발생하더라도 이를 복구하여 유지하며, 외부 제어입력에 의해 상태는 정해진 다음 상태로 언제든지 바뀔 수 있다.

<자가고장복구 디지털 순차회로>의 구성요소로는, 조합회로, 고장 복구 메모리 회로, 입력회로, 및 회로변경제어회로가 포함될 수 있다. 조합회로는 입력에 따라 정해져 있는 출력을 내보내는 회로일 수 있다. 고장 복구 메모리 회로는 비트 값들을 유지하며 그 중 한 값이 fault가 날 경우 원래 값으로 복구할 수 있는 기능을 수행할 수 있다. 입력회로는 제어입력에 따라 입력을 메모리회로 값으로 저장시키는 기능을 수행할 수 있다. 회로변경제어회로는 제어입력과 다음상태값(또다른입력)에 따라 고장복구메모리회로 내의 구조변경 가능한 로직들을 변경시키는 기능을 수행할 수 있다.

위 구성요소간의 연결관계를 살펴보면, 조합회로는 메모리회로의 출력 값을 입력으로 받아 이에 따른 새로운 출력을 내보내고, 제어입력에 특정 신호가 들어올 시에, 입력회로를 통해 고장복구메모리회로 내의 값을 바꿔주고, 회로변경제어회로를 통해 고장복구메모리회로 내의 로직을 변경시켜 줄 수 있다. 따라서 결국에는 고장복구메모리회로 내의 값이 바뀌어 유지되어 이 값들이 출력으로 사용될 수 있다.

전체회로의 입출력 포트를 살펴보면, 입력은 제어입력 하나가 입력될 수 있다. 이 입력은 고장복구메모리회로가 조합회로로 만들어진 새로운 값으로 대체 해주게 하는 기능을 수행할 수 있다. 이러한 새로운 값으로 FAULT가 유입되더라도 유지시켜 줄 수 있는 회로구조로 변경을 시켜줄 수 있다. 출력은 고장복구 메모리회로에 의해 유지되는 값일 수 있다.

상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.

Claims (8)

1. N개의 고정값을 순차적으로 출력하도록 되어있는 자가고장복구회로로서, 상기 각각의 고정값을 출력하도록 되어있으며 1비트-오류를 복원하도록 되어 있는 복수 개의 단위고장복구회로 및 상기 복수 개의 단위고장복구회로의 출력값을 선택하도록 되어 있는 멀티플렉서를 포함하는, 자가고장복구회로;
   상기 N개의 고정값 중 상기 자가고장복구회로에서 출력된 k번째 고정값을 입력받으면 k+1번째 고정값을 출력하도록 되어 있는 조합회로;
   상기 k+1번째 고정값을 입력받았을 때에, 상기 자가고장복구회로가 상기 k+1번째 고정값을 출력할 수 있도록, 상기 복수 개의 단위고장복구회로들로부터의 출력값들을 선택하기 위하여, 상기 멀티플렉서의 선택비트를 제어하는 값을 출력하도록 되어 있는 회로구조변경 결정회로; 및
   미리 결정된 규칙에 의해 상기 자가고장복구회로의 출력값을 상기 k번째 고정값에서 상기 k+1번째 고정값으로 변경하도록 트리거하는 트리거 신호를 제공하는 신호제공부
   를 포함하는
   자가고장복구회로.
2. 제1항에 있어서,
   상기 고정값은 m-비트 값이고,
   상기 자가고장복구회로는 상기 m-비트의 각 비트를 출력하도록 되어 있는 m개의 논리모듈을 포함하며,
   상기 각각의 논리모듈은, 다른 논리모듈의 출력과 상기 조합회로의 출력을 입력받도록 되어 있고, 상기 다른 논리모듈의 출력과 상기 조합회로의 출력 중 하나를 상기 트리거 신호에 의해 선택하도록 되어 있는 멀티플렉서를 포함하는,
   자가고장복구회로.
3. 제2항에 있어서, 상기 각각의 논리모듈의 출력은 지연소자를 통해 출력되도록 되어 있는, 자가고장복구회로.
4. 복수 비트의 제1고정값과 상기 제2고정값을 순차적으로 출력하는 자가고장복구회로 로서,
   상기 제1고정값을 출력하는 제1 자가고장복구회로로서, 상기 제1고정값 중 임의의 한 개 비트에 오류가 생긴 경우 상기 오류를 복구하도록 되어 있는, 제1 자가고장복구회로;
   상기 제2고정값을 출력하는 제2 자가고장복구회로로서, 상기 제2고정값 중 임의의 한 개 비트에 오류가 생긴 경우 상기 오류를 복구하도록 되어 있는, 제2 자가고장복구회로 및
   상기 제1고정값을 입력받는 제1 입력단자 및 상기 제2고정값을 입력받는 제2 입력단자를 포함하는 멀티플렉서;
   를 포함하며,
   상기 멀티플렉서의 선택입력단자에는 상기 제1 입력단자와 상기 제2 입력단자를 선택하도록 되어 있는 선택신호가 입력되도록 되어 있는,
   자가고장복구회로.
5. N비트의 출력값을 미리 결정된 스케쥴에 따라 순차적으로 변환하여 출력하는 자가고장복구회로로서,
   상기 N비트의 각 비트를 출력하는 서로 다른 N개의 논리모듈을 포함하며,
   상기 각각의 논리모듈은, 복수 개의 선택논리모듈, 상기 N비트의 값에 따라 상기 복수 개의 선택논리모듈의 출력값 중 한 개를 선택하도록 되어 있는 멀티플렉서, 및 상기 멀티플렉서의 출력값을 지연하도록 되어 있는 지연소자를 포함하며,
   상기 각각의 논리모듈의 출력값은 다른 논리모듈에 입력되도록 되어 있는,
   자가고장복구회로.
6. 제5항에 있어서, 상기 N개의 논리모듈 중 제1 논리모듈에 포함된 제1 지연소자의 지연값은, 상기 N개의 논리모듈 중 제2 논리모듈에 포함된 제2 지연소자의 지연값과는 다른, 자가고장복구회로.
7. 자가고장복구회로; 조합회로; 및 회로구조변경 결정회로를 포함하며,
   상기 자가고장복구회로는 N비트의 각 비트를 출력하는 서로 다른 N개의 논리모듈을 포함하고, 상기 각각의 논리모듈의 출력값은 다른 논리모듈에 입력되도록 되어 있으며,
   상기 각각의 논리모듈은 복수 개의 선택논리모듈, 상기 N비트의 값에 따라 상기 복수 개의 선택논리모듈의 출력값 중 한 개를 선택하도록 되어 있는 멀티플렉서, 및 상기 멀티플렉서의 출력값을 지연하도록 되어 있는 지연소자를 포함하며,
   상기 조합회로는, 상기 자가고장복구회로의 출력값을 입력받아 상기 자가고장복구회로의 다음 상태값을 출력하여 상기 자가고장복구회로에게 제공하도록 되어 있고,
   상기 회로구조변경 결정회로는, 상기 다음 상태값을 입력받도록 되어 있고, 상기 다음 상태값에 따라 상기 멀티플렉서를 제어하는 신호를 출력하도록 되어 있는,
   자가복구 순차회로.
8. 제7항에 있어서, 상기 자가고장복구회로는 상태제어신호(X)가 제1상태에서 제2상태로 변경될 때에 출력값을 변경하도록 되어 있는, 자가복구 순차회로.

Images