KR101939387B1 - 암세포의 어트랙터 변화기작에 기반하여 실시간 회로전환 가능한 자가복구 디지털장치 - Google Patents

Abstract

제1내부회로노드값을 제공하는 제1스위칭부, 제1내부회로노드값을 지연시킨 제2내부회로노드값을 출력하는 제1지연회로부, 제1내부회로노드값과 제2내부회로노드값을 서로 AND 조합하여 생성한 제1복구신호를 출력하는 제1AND로직, 제1내부회로노드값과 제2내부회로노드값을 서로 OR 조합하여 생성한 제2복구신호를 출력하는 제1OR로직, 및 제1복구신호와 제2복구신호를 서로 AND 조합하여 생성한 제3내부회로노드값에 따라 제1복구신호와 제2복구신호 중 어느 하나를 선택하여 출력단자에 출력신호로서 제공하는 제2스위칭부를 포함하는 전자장치를 공개한다.

Description

암세포의 어트랙터 변화기작에 기반하여 실시간 회로전환 가능한 자가복구 디지털장치{Self-repairing digital device with real-time circuit switching inspired by attractor-conversion characteristics of a cancer cell}

본 발명은 전자장치에 관한 것으로서, 특히 상기 전자장치에 발생한 오류를 복원하여 상기 전자장치의 출력뿐만 아니라 회로내부 상태값이 잘못된 상태로 변화되지 않도록 하는 기술에 관한 것이다.

IC(Integrated Circuit)의 소프트 에러(soft error)의 발생의 주요 요인은 방사선 물질(particle radiation)이다. 이러한 방사선 물질의 주요 소스(source)는 패키징 재료로부터의 방사성 붕괴(radioactive decay)이다. 패키징 재료들 방사성 오염물을 방출하고, 이러한 재료들로부터의 알파 방사물질들은 반도체를 통해 통과할 수 있다. 우주감마선(cosmic ray)은 방사선 물질의 또 다른 주요 소스이다. 우주감마선은 지표면(ground level)에 거의 도달하지 않지만, 우주감마선은 지표면에서 프로톤(proton)들 및 파이온(pion)들과 같은 강력한 방사선 물질들을 많이 만들어낼 수 있다. 따라서 지표면에서 방사선 물질에 의해 유발되는 소프트 에러의 수준은 무시할 수 없다. 반도체 재료 내의 두 종류의 방사선 물질의 이온화(ionization)에 의해 유발되는 에너지 전달은 전자-홀 쌍(electron-hole pair)들을 생성하고, 트랜지스터 내의 전기장은 회로 노드에서의 추가적인 전하의 축적을 야기한다. 상기 추가적인 전하가 충분한 시간 동안 지속된다면, 그것은 상기 회로 노드의 디지털값을 반전시키는(flip) 과도 전압 펄스를 생성할 수 있다. 상기 소프트 에러로부터 유발되는 변화는 보통 SEU(Single-Event-Upset)이라고 불린다.

SEU가 메모리 소자들, 순차회로 소자(sequential element)들, 및 조합회로 소자(combinational element)들에서 발생할 수 있지만, 이 중 상기 순차회로 소자들은 SEU에 가장 취약한 것이다. 플립플롭과 랫치(latch) 내의 크로스-커플링된 연결부 때문에, 순차회로 소자 내의 하나의 노드 상의 SET(Single-Event-Transient)에 의한 1비트 반전(flip)은 다른 노드들에서의 비트 반전(bit flip)을 유발할 수 있으며, 그 다음 이러한 상기 다른 노드들에서의 잘못된 값들은 상기 SET가 처음 발생한 상기 노드의 잘못된 값을 유지시킬 수 있다. 이런식으로, 상기 순차회로 소자 내의 반전된 비트 값들이 지속되며, 그것은 그 다음 비트 값이 상기 소자에 새로운 값이 인가 될 때까지 SEU로 된다. 또한, 순차회로 소자들에서, 이러한 방사선-유발된 에러들의 에러율은 보호되지 않은 SRAM에서의 에러율을 초과할 수 있다. 따라서 순차회로 소자를 SEU에 대해 강인하게 만드는 기술이 요구된다.

순차회로 소자들에서의 SEU를 다루기 위한 기술로서, RAZOR II라는 기술이 개발되었다. 이 기술은 랫치의 클럭-to-Q 딜레이 동안 값이 바뀔 경우 하나의 에러로서 검출될 수 있는 유효 트랜지션(valid transition)을 방지하는 트랜지션 디텍터 회로를 포함한다. 그 결과, 트랜지션 디텍터라고 불리는 상기 회로는 무효 트랜지션(invalid transition)만을 검출할 수 있으며, 에러를 저장할 수는 없다.

순차회로 소자들에서의 SEU를 다루기 위한 또 다른 기술로서, SETTOFF라는 기술이 개발되었다. 이 기술은 입력으로부터 전파되는 하나의 에러를 검출할 수 있다. 또한, 검출 클럭 및 트랜지션 검출 회로를 포함하는 것에 추가하여, XOR 로직으로 플립플롭의 출력을 수정할 수 있다. 그러나 이 기술은 각 클럭 주기의 절반 동안에만 에러를 수정할 수 있다.

그 밖에 순차회로 소자들에서의 SEU를 다루기 위한 또 다른 기술로서, BISER라는 기술이 개발되었다.

순차회로 소자에 대하여 상술한 SEU를 다루는 종래기술들은, 에러 발생 중 한정된 경우에 대해서만 에러를 수정할 수 있다. 또한, 기존의 시스템에서, 순차회로 소자 하드웨어와 에러-복구 하드웨어가 서로 구분되어 구현되기 때문에 신뢰도는 제한적이다. 상기 복구 하드웨어는 상기 순차회로 소자와 독립적으로 개발되었기 때문에, 그리고 순차회로 소자 내의 에러 복구에 접근하기 위해서만 개발되었기 때문에, 기존의 시스템들은 복구 하드웨어에서 발생하는 에러를 복구할 수 없다. 따라서 상기 복구 하드웨어 내에 에러가 발생할 때에, 상기 에러 처리 시스템은 순차회로 소자 내에 발생하는 에러를 적절히 복구할 수 없게 된다. 또한, 복구 하드웨어는 또한 많은 추가적인 트랜지스터들을 필요로 하기 때문에, 상기 복구 하드웨어 내의 잠재적인 에러율도 무시할 수 없다.

본 발명은, 상술한 문제를 해결하기 위하여, 단독의 IC 내의 에러 복구 하드웨어 및 데이터 저장 하드웨어에서 발생하는 에러를 모두 복원할 수 있도록 하는 새로운 기술을 제공하고자

본 발명의 일 양상에 따라 제공되는 RTLS(Real-Time Logic Switching)을 갖는 자가복구 시스템은 강인한 생물학의 세포 시스템으로부터 영감을 받은 것이다. 특히, 암 세포 내의 유전자 규제 네트워크의 강인한 특성에 주목하였다.

본 발명의 일 양상에 따라 제공되는 자가복구 시스템은, 암 세포들이 구조적 변화에 대하여 어떻게 강인성을 갖는지에 초점을 맞춤으로써, 하나의 IC 내에 데이터 저장 및 에러 복구 모두를 갖는 RTLS를 갖는 새로운 회로 아키텍쳐를 포함한다. 그 결과 도출된 RTLS 기반의 자가복구 시스템은, 종래 기술에 따른 시스템과 비교하여 유사한 하드웨어 오버헤드를 갖지만 더 큰 신뢰도를 보장하면서, 상기 회로의 임의의 정상 상태(normal state)를 위한 복구 하드웨어를 포함하는 전체회로 내의 임의의 장소에서 발생하는 에러를 교정할 수 있다.

본 발명의 일 양상에 따라 제공되는 RTLS 기반의 자가복구 회로는 암 세포의 기본적인 강인한 특징을 기초로 개발되었다. 암 세포는 보통, 그 증식 상태를 악성 특징으로서 유지한다. 암세포의 증식 상태를 유지하기 위하여, 암세포는 결국에는 원래의 증식 상태('어트랙터(attractor)')로 트랜지션하는 엑스트라 상태(생물학의 세포 시스템에서 '어트렉션'의 베이신(basin)으로 알려짐)들을 갖는다. 따라서 환경적 섭동(environmental perturbation)이 암세포의 상태를 변화시킬 때에도, 상기 섭동된 상태가 상기 엑스트라 상태들에 포함된 경우, 암세포의 상태를 탄력적으로 상기 원래의 증식 상태로 되돌린다. 이러한 강인한 특징으로 전자회로에 구현함으로써, 임의의 SEU 에러들을 복구하는 새로운 회로 아키텍쳐가 개발될 수 있다.

본 발명의 일 양상에 따라 제공되는 시스템은 잘못된 상태가 상기 엑스트라 상태들에 속하는 경우, SEU에 의해 야기된 잘못된 상태를 정상 상태로 복구할 수 있다. 또한, 상기 RTLS 기반의 자가복구 시스템은 암세포의 어트랙터-변환 특징을 채용하도록 설계되었다. 암세포를 치료하기 위하여, 상기 증식 상태를 안정 상태로서 유지하는 약물처치가 암세포에 가해질 수 있으며, 이로써 암세포 내의 유전적 상호작용이 유의미하게 변화된다. 그러나 암세포의 약물 저항 때문에, 암세포의 어트랙터 상태는 하나의 증식 상태에서 다른 증식 상태로 단순히 바뀔 뿐이다. 이 경우, 암세포에 대한 약물처치에도 불구하고, 암세포의 상태는 여전히 또 다른 증식 상태로 트랜지션될 뿐이다. 이러한 어트랙터-변환 특징을 본 발명의 일 양상에 따라 제공되는 회로에 적용함으로써, 새로운 RTLS 기반의 회로구조가 개발될 수 있다. 본 발명의 일 양상에 따라 제공되는 시스템 내에 새로운 로직 스위칭 방법 및 데이터 저장 구조를 도입함으로써, 본 발명의 일 양상에 따라 제공되는 상기 에러-복구 하드웨어 및 상기 순차회로 소자는, 종래 기술과 같이 서로 구분되는 별개의 부분들로 구현되는 것이 아니라, 하나의 통합된 시스템으로서 개발된다. 본 발명의 일 양상에 따른 시스템이 하나의 시스템으로 콤팩트하게 구현됨에도 불구하고, 현재의 저장 데이터가 무엇인지와는 상관없이, 최대의 신뢰성을 보장하면서 임의의 데이터를 저장할 수 있다. 일반적으로, 보통의 순차회로 회로는 여러 개의 정상 상태들 간을 전환하며 동작하므로, SEU 때문에 발생하는 모든 가능성 있는 잘못된 상태들인, 상기 정상 상태들에 대한 엑스트라 상태들은 하나의 단독 오퍼레이팅 시스템 내의 모든 정상 상태들을 위해 할당될 수 없다. 따라서 하나의 정상 상태로부터 변화된 하나의 잘못된 상태는 또 다른 정상 상태로 트랜지션할 수 있다.

이러한 문제를 극복하기 위하여, 본 발명의 일 양상에 따른 RTLS 방법은, 현재의 정상 상태에 따라 현제의 작동 회로를 전환한다. 최초에는, SEU에 의해 야기되는 잘못된 상태에 대처하기 위하여, RTLS 기반의 자가복구 시스템은 상기 현재의 정상 상태만을 위해 요구되는 많은 수의 엑스트라 상태들을 갖는다. 상기 정상 상태가 외부 입력의 변화에 의해 또 다른 정상 상태로 트랜지션할 때에, 상기 회로 구조는 많은 수의 추가적인 엑스트라 상태들을 갖도록 변환되며, 상기 추가적인 엑스트라 상태들은 상기 변환된 정상 상태를 복구하는 데에 필요하다. 마지막으로, 본 발명의 일 양상에 따라 제공되는 회로는, 임의의 정상 상태를 저장함으로써, 종래 기술과는 달리, 현재 정상 데이터와 상관없이, 많은 수의 SEU가 유발한 잘못된 상태들을 정상 상태로 복구할 수 있다.

본 발명의 일 양상에 따라 제공되는 RTLS 기반의 자가복구 시스템은 시뮬레이션 및 하드웨어 테스트에 의해 평가되었고, 그 성능은 종래기술들과 비교되었다. 상기 RTLS 기반의 자가복구 시스템을 시뮬레이션하기 위하여, 전체 회로에 걸쳐 임의의 노드에 다양한 에러들을 만들어냈다. 상기 회로 내의 모든 노드들의 잘못된 상태들은 즉시 복구되었고, 상기 잘못된 상태는 출력 노드로 노출되지 않았다. 특히, 에러가 데이터 저장 하드웨어 및 에러 복구 하드웨어 중 어디에 위치하는지와 관계없이 상기 에러는 언제나 복구되었다. 또한, RTLS 기반의 자가복구 시스템의 하드웨어 오버헤드는 종래기술과 비교하여 유사하지만, 더 높은 에러 관용도를 나타냈다.

<암세포의 어트랙터-변환 특성을 기초로 한 자가복구 방식>

생물학 시스템의 환경적 섭동에 대한 강인한 특징들 때문에, 암세포의 어트랙터-변환 메커니즘은 특별히 강한 강인함을 나타낸다.

도 1은 어트랙터 랜드스케이프 및 부울리언 네트워크(boolean network)를 나타낸다. 도 1의 (a)는 암세포의 최초의 어트랙터 랜드스케이프를 나타내고, 도 1의 (b)는 약물처치 이후의 암세포의 어트랙터 랜드스케이프를 나타낸다.

도 1의 (a)의 어트랙터 랜드스케이프라고 지칭되는 개념적 시스템은 부울리언 네트워크를 이용하는 분석을 수행하기 위하여 자주 채택된다. 도 1의 (a)의 부울리언 네트워크는, 표현되거나(expressed) 또는 침묵하는(silenced) 각 유전자에게 부울리언 값을 할당함으로써 유전자 규제 네트워크의 동적인 변화를 나타낸다. 도 1에서 백색 노드는 단백질이 발현된 것을 나타내고, 회색 노드는 단백질이 발현되지 않은 것을 나타낸다. 전체 부울리언 네트워크의 현재 상태는 잠재 상태들 간을 변화하며, 상기 상태는 도 1의 (a)에 나타낸 상기 어트랙터 랜드스케이프 상의 하나의 격자(grid)로 표현된다. 도 1의 (a)에 나타낸 암세포의 상기 어트랙터 랜드스케이프 내에서, 상기 상태는 어트랙터(상기 어트랙터 랜드스케이프에서 가장 낮은 격자)로 불리는 안정된 상태로 트랜지션된다. 상기 어트랙터 상태는, 암의 악성 특징인 증식 상태를 나타낸다. 상기 안정 상태를 둘러싼 다른 격자들은 '어트랙션의 베이신'이라고 지칭되며, 이들은 어트랙터로 트랜지션된다. 따라서 환경적 섭동이 암세포의 상태를 강제로 다른 상태(도 1의 (a)의 얇은 화살표 선)로 이동시키더라도, 상기 상태는 도 1의 (a)에 나타낸 대쉬 형태의 화살표 선의 경로를 따라 어트랙터로 트랜지션한다. 결국 상기 암세포는 계속 증식한다.

이러한 강인한 암세포 특성에 영감을 받아 개발한 본 발명의 일 양상에 따른 자가복구 회로는, 그 정상 상태가 어트랙터이며, 그 엑스트라 상태들이 SEU 복구를 위한 어트렉션의 베이신에 대응한다. 보통, 에러에 관용적인 시스템을 개발하기 위하여, 상기 시스템은 엑스트라 상태들 및 정상 상태를 포함하도록 설계된다.

도 2는 상태 트랜지션 다이어그램의 예이다.

도 2의 (a)는 정상 상태에 추가하여 엑스트라 상태들을 갖는 상태 트랜지션 다이어그램의 예를 나타낸다.

도 2의 (b)는 본 발명에서 제안한 시스템의 예로서, 현재의 정상 상태에 따라 변화하는 어트랙터와 베이신 상태들을 나타낸다. 도 2의 (b)에서 회색 타원은 정상 상태 즉, 어트랙터를 나타내고, 백색 타원은 엑스트라 상태들, 즉 베이신 상태를 나타낸다.

만일 하나의 에러가 상기 정상 상태를 잘못된 상태로 변화시킨다면, 상기 잘못된 상태는 상기 엑스트라 상태들에 속하기 때문에, 상기 상태는 상기 정상 상태로 복구될 수 있다. 예컨대, 하나의 상태로서 3비트를 저장하는 도 2의 (a)에 나타낸 순차회로 회로는, 설계자의 선택에 따라 두 개의 정상 상태들에게 6개의 엑스트라 상태들을 할당할 수 있으며, 그 결과 어떤 잘못된 상태들은 정상 상태로 복구될 수 있다. 그러나 이러한 엑스트라 상태들의 할당 때문에, 상기 할당된 엑스트라 상태들 중에 포함되지 않은 어떤 잘못된 상태들은 또 다른 정상 상태로 변환될 수 있다. 도 2의 (a)에 나타낸 것과 같이, X가 '0'일 때에 정상 상태 "001"이 잘못된 상태 "000"으로 변환되면, "001"을 대신하여 "010"으로 모여든다.

이러한 현상을 극복하기 위하여, 암세포의 어트랙터-변환 특징으로부터 영감을 얻어, 새로운 회로 설계에 RTLS 방법을 도입한다. 암세포는 보통 증식 상태로 모여드는 큰 베이신을 갖는다. 그러나 약물처지 이후, 유전자 규제 네트워크의 다이나믹스가 변화한다. 따라서 도 1에 나타낸 것과 같이 전체 어트랙터 랜드스케이프가 변화하여, 약물 저항 때문에 또 다른 증식 상태로 트랜지션하는 또 다른 큰 베이신을 생성한다. 어트랙터-변환 특징을 디지털 회로에 구현함으로써, RTLS 기반의 자가복구 시스템은 현재의 정상 상태가 다른 정상 상태로 트랜지션할 때에 그 아키텍쳐를 변환한다. 이런 식으로, 정상 상태들 간의 상태 트랜지션 이후에 새로운 정상 상태 및 새로운 엑스트라 상태를 갖는 본 발명의 일 양상에 따른 회로를 제공할 수 있다. 예컨대 도 2의 (b)에 나타낸 것과 같이, 만일 정상 상태 "001"이 잘못된 상태로 변환되면, 6개의 엑스트라 상태들에 속하는 상기 잘못된 상태는 정상 어트랙터 상태 "001"로 트랜지션될 수 있다. X의 값이 0에서 1로 변환되었기 때문에 상기 정상 상태가 "001"에서 "010"으로 변환된 이후, 만일 정상 상태 "010"이 잘못된 상태로 변화된 경우, 6개의 엑스트라 상태들에 속한 상기 잘못된 상태는 정상 어트랙터 상태 "010"으로 트랜지션할 수 있다. 여기서 X='1'은 현재의 정상 상태를 다른 정상 상태로 트랜지션하라는 신호이고, X='0'은 현재의 정상 상태를 그대로 유지하라는 신호일 수 있다. 본 발명의 일 양상에 따라 제공되는 시스템은 상기 현재의 정상 상태를 제외한 임의의 엑스트라 상태들을 할당할 수 있다. 정상 상태는 상기 정상 상태의 트랜지션 이후 엑스트라 상태로서 할당될 수 있다. 그 결과, 본 발명의 일 양상에 따른 시스템은 종래의 에러 교정 시스템보다 더 큰 신뢰성을 갖는다.

본 발명의 일 관점에 따라 제공되는 전자장치는, 제1내부회로노드값(Q1)를 제공하는 제1스위칭부(15); 상기 제1내부회로노드값을 지연시킨 제2내부회로노드값(Q2)를 출력하는 제1지연회로부(16); 상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 AND 조합하여 생성한 제1복구신호(N1)를 출력하는 제1AND로직(13); 상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 OR 조합하여 생성한 제2복구신호(N2)를 출력하는 제1OR로직(14); 및 상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 제3내부회로노드값(N3)에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 출력단자(OUT)에 출력신호(Q)로서 제공하는 제2스위칭부(25);를 포함한다. 이때, 상기 제1스위칭부는 상기 출력신호에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 상기 제1내부회로노드값을 제공한다.

이때, 상기 제1스위칭부는, 상기 출력신호가 '0'일 때에 상기 제1복구신호를 선택하고, 상기 출력신호가 '1'일 때에 상기 제2복구신호를 선택하도록 되어 있을 수 있다.

이때, 상기 전자장치는, 상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 중간신호를 출력하는 제2AND로직(23); 및 상기 중간신호를 지연시켜 상기 제3내부회로노드값을 출력하는 제2지연회로부(26)를 더 포함할 수 있다.

이때, 상기 제2지연회로부의 제2지연시간(D_b2)은 상기 제1지연회로부의 제1지연시간(D_b1)의 절반일 수 있다.

이때, 상기 저장장치는, 외부입력값(D)가 입력되는 제1입력단자(IN1); 상기 외부입력값과 상기 제1스위칭부(15)에서 출력되는 피드백신호(Q3) 중 어느 하나를 선택하는 제3스위칭부(30); 및 상기 제3스위치부의 스위칭동작을 제어하는 경로제어신호(EN)가 입력되는 제2입력단자(IN2);를 더 포함할 수 있다.

이때, 상기 제3스위칭부는, 상기 외부입력값을 입력받는 제1트라이스테이트 버퍼(31); 및 상기 피드백신호를 입력받는 제2트라이스테이트 버퍼(32)를 포함할 수 있다. 그리고 상기 제1트라이스테이트 버퍼의 출력과 상기 제2트라이스테이트 버퍼의 출력은 서로 연결되어 상기 제1내부회로노드값을 제공하고, 상기 제1트라이스테이트 버퍼와 상기 제2트라이스테이트 버퍼의 상태는 상기 경로제어신호에 의해 제어될 수 있다.

이때, 상기 경로제어신호는, 클럭신호(CLK)와 상기 클럭신호를 지연시킨 신호를 AND 조합하여 생성된 것일 수 있다.

본 발명의 다른 관점에 따라 제공되는 전자장치는, 제1내부회로노드값(Q1)를 제공하는 제1스위칭부(15); 상기 제1내부회로노드값을 입력받아 제1복구신호(N1)를 출력하는 제1상기천이저장로직(130); 상기 제1내부회로노드값을 입력받아 제2복구신호(N2)를 출력하는 제2상기천이저장로직(140); 및 상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 제3내부회로노드값(N3)에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 출력단자(OUT)에 출력신호(Q)로서 제공하는 제2스위칭부(25);를 포함한다. 이때, 상기 제1스위칭부는 상기 출력신호에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 상기 제1내부회로노드값을 제공한다.

이때, 상기 제1상기천이저장로직은, 상기 제1내부회로노드값을 지연시킨 제5내부회로노드값(Q5)를 출력하는 제3지연회로부(136); 및 상기 제1내부회로노드값과 상기 제5내부회로노드값을 서로 AND 조합하여 상기 제1복구신호를 출력하는 제1AND로직(13);을 포함할 수 있다. 그리고 상기 제2상기천이저장로직은, 상기 제1내부회로노드값을 지연시킨 제4내부회로노드값(Q4)를 출력하는 제4지연회로부(146); 및 상기 제1내부회로노드값과 상기 제4내부회로노드값을 서로 OR 조합하여 상기 제2복구신호를 출력하는 제1OR로직(14);을 포함할 수 있다.

본 발명의 또 다른 관점에 따라 제공되는 전자장치는, 제1내부회로노드값(Q1)를 제공하는 제1스위칭부(15); 상기 제1내부회로노드값을 지연시킨 제2내부회로노드값(Q2)를 출력하는 제1지연회로부(16); 상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 AND 조합하여 생성한 제1복구신호(N1)를 출력하는 제1AND로직(13); 상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 OR 조합하여 생성한 제2복구신호(N2)를 출력하는 제1OR로직(14); 및 상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 제3내부회로노드값(N3)에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 출력단자(OUT)에 출력신호(Q)로서 제공하는 제2스위칭부(25);를 포함하는 전자회로를 포함한다. 이때, 상기 제1스위칭부는 상기 출력신호에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 상기 제1내부회로노드값을 제공한다.

본 발명의 또 다른 관점에 따른 데이터 저장장치는, 제1내부회로노드값(Q1)를 제공하는 제1스위칭부(15); 상기 제1내부회로노드값을 지연시킨 제2내부회로노드값(Q2)를 출력하는 제1지연회로부(16); 상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 AND 조합하여 생성한 제1복구신호(N1)를 출력하는 제1AND로직(13); 상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 OR 조합하여 생성한 제2복구신호(N2)를 출력하는 제1OR로직(14); 및 상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 제3내부회로노드값(N3)에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 출력단자(OUT)에 출력신호(Q)로서 제공하는 제2스위칭부(25);를 포함한다. 이때, 상기 제1스위칭부는 상기 출력신호에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 상기 제1내부회로노드값을 제공한다.

본 발명에 따르면, 상술한 문제를 해결하기 위하여, 단독의 IC 내의 에러 복구 및 데이터 저장 모두로서 기능할 수 있는 새로운 시스템을 제공할 수 있다.

도 1은 어트랙터 랜드스케이프 및 부울리언 네트워크를 나타낸다.
도 2는 상태 트랜지션 다이어그램의 예이다.
도 3은 상기 ABC 시스템의 개념적 다이어그램을 나타낸다.
도 4의 (a)는 본 발명의 일 실시예에 따른 통합된 RTLS 기반의 자가복구 시스템의 회로 구조를 나타낸 것이다.
도 4의 (b)는 비교 실시예에 따른 일반적인 D-플립플롭의 회로구조를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템의 복구 프로세스를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 복구 프로세스의 흐름을 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 에러복구의 시간 분석에 따른 시뮬레이션 결과를 나타낸다.
도 8은 종래 기술에 따른 다른 SEU 하드닝 방법들과 본 발명의 일 실시예에 따라 제공되는 RTLS 기반의 자가복구 시스템를 비교한 표이다.
도 9는 본 발명의 일 실시예에 따라 제공되는 전자장치(1)의 구성을 나타낸 것이다.
도 10은 도 9에 나타낸 제3스위칭부의 구현예를 나타낸 것이다.
도 11은 도 9에 나타낸 경로제어신호(EN)를 생성하는 회로(40)의 구성예를 나타낸 것이다.
도 12는 본 발명의 다른 실시예에 따라 제공되는 전자장치(1)의 구성을 나타낸 것이다.

이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.

<암세포의 어트랙터-변환 특정으로부터 영감받은 RTLS 기반의 자가복구 시스템>

어트랙터 기반 회로의 비교실시예

SEU 경화된 순차회로 소자를 개발하기 위하여, ABC(Attractor-Based Circuit) 시스템이라고 지칭되는 데이터-저장 하드웨어 및 에러-복구 하드웨어 모두에서 발생하는 에러를 복구하기 위한 시도가 있었다. 그러나 이 시스템은 에러-복구을 위해 사용되는 몇몇 중요한 회로들에서 발생하는 에러를 복구할 수 없었다.

도 3은 상기 ABC 시스템의 개념적 다이어그램을 나타낸다.

도 3에 나타낸 ABC 시스템은 4개의 자가복구 모듈들(401, 402, 403, 404), 제어신호 생성 회로(410), 새로운 상태 생성 회로(420), 및 상태 트랜지션을 위한 외부 입력(430)을 포함하여 구성된다.

네 개의 모듈들 간에 피드백 루프들을 도입함으로써, 네 개의 디지털 비트들을 저장하는 네 개의 자가복구 모듈들 내에서 발생하는 에러를 교정할 수 있다. 한 개의 자가복구 모듈의 출력에서 에러가 발생할 때에, 그 에러는 두 개의 다른 모듈들에서 검출된다. 상기 두 개의 모듈들이 상기 에러를 포획한 후에, 각 모듈은 상기 에러를 고립시키고 "새로운 상태 생성 회로"라고 불리는 또 다른 하드웨어로부터 정상 대체 값을 가져온다. 이런 방식으로, 상기 시스템은 상기 네 개의 자가복구 모듈들 내의 잘못된 상태를 수정할 수 있다. 그러나 상기 ABC 시스템은, 다른 기존의 시스템들과 같이 상기 순차회로 소자에 더불어 분리되어 있는 복구 하드웨어를 여전히 포함한다. 따라서 "새로운 상태 생성 회로" 또는 "제어 신호 생성 회로" 내에 발생하는 에러에 대처할 수 없다. 이러한 회로들 내의 에러는 비정상적인 작동 상태를 일으킬 수 있다. 복구 프로세스가 적절히 동작할 때에도, 복구되는 잘못된 값이 출력값에 반영될 수 있다. 따라서 그 다음의 로직은 상기 잘못된 값을 정상 입력 값으로서 수신할 수 있다. 나아가 이 시스템은 4개의 디지털 비트들을 저장하는 네 개의 자가복구 모듈들을 요구하는데, 이 때문에 이 시스템의 일반적인 요구에 제한이 있다.

실시예1-본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템

본 발명의 일 실시예에 따른, 암세포의 강인한 메커니즘을 기초로 한 RTLS 기반의 자가복구 디지털 시스템은 상기 ABC 시스템과 비교하여 다른 회로 구조를 가질 수 있다. 데이터 저장을 위한 하드웨어와 에러 복구를 위한 하드웨어를 구분하여 구현하는 대신에, 상기 RTLS 기반의 자가복구 디지털 시스템은 데이터를 저장하면서 에러를 복구할 수 있는 하나의 통합된 시스템을 포함한다. 그 결과, 전체 회로 내에서의 에러의 위치와 관계없이 상기 에러가 복구될 수 있다.

나아가, 상기 RTLS 기반의 자가복구 디지털 시스템은 폴트-마스킹(fault-masking) 기능을 갖고 있어서, SEU 복구를 위해 회로의 다른 내부 노드들이 변화하는 동안에도 상기 시스템의 출력이 유효하다.

마지막으로, 상기 RTLS 기반의 자가복구 디지털 시스템은 1개의 디지털 비트를 저장한다. 상기 시스템은 플립플롭과 동일한 역할을 함으로써 다양한 어플리케이션에 범용으로 채용될 수 있다.

도 4의 (a)는 본 발명의 일 실시예에 따른 통합된 RTLS 기반의 자가복구 시스템의 회로 구조를 나타낸 것이다.

도 4의 (b)는 비교 실시예에 따른 일반적인 D-플립플롭의 회로구조를 나타낸 것이다.

도 4의 (a)에 나타낸 것과 같이, RTLS 기반의 자가복구 시스템(1)은 데이터 트랜지션을 위한 '펄스 생성 회로', 변화된 정상 상태에 따라 복구 회로를 스위치하고 에러복구를 하는 '에러 완화 및 로직 스위칭 회로(10)', 그리고 에러 고립을 위한 '에러 마스킹 회로(20)'를 포함한다.

상기 RTLS 기반의 자가복구 시스템(1)은 하나의 통합된 시스템과 같이 동작하므로, 위와 같이 3개의 블록을 서로 식별한 것은 단순히 설명의 편의를 위한 것이다.

기본적으로, 상기 RTLS 기반의 자가복구 시스템(1)은 플립플롭과 같이 출력값 Q에 1비트의 값을 저장한다.

상기 RTLS 기반의 자가복구 시스템(1)에 1 비트를 저장하는 동안, 상기 '에러 완화 및 로직 스위칭 회로(10)'는, 임의의 노드에 발생한 임의의 잘못된 비트를 정상 비트 값으로 복원한다.

상기 RTLS 기반의 자가복구 시스템(1)의 상기 '펄스 생성 회로(40)'는, 클럭의 상승에지에서, 어떤 주기를 갖는 하이펄스(high pulse)를 생성한다. 상기 펄스가 하이 값을 가질 때에, 새로운 값 D가 상기 RTLS 기반의 자가복구 시스템(1)의 출력 노드 Q에 로딩된다.

상기 '에러 완화 및 로직 스위칭 회로(10)'는 상기 변화된 Q를 기초로, 로직을 스위치함으로써 상기 에러에 의해 새로운 값으로부터 변화될 수 있는 잘못된 값을 복원한다.

출력값 Q는 상기 '에러 마스킹 회로(20)'로부터 나올 수 있다.

따라서 회로 내의 내부 노드들 Q1, Q2, Q3 내에 발생하는 에러는 마스킹되며, 상기 에러는 출력 Q에 노출되지 않는다.

그러나 도 4의 (b)에 나타낸 일반적인 플립플롭은 에러를 복원할 수 없으며, 반전된 상태에 머무른다. 상기 일반적인 플립플롭에서, 클럭 변화와 함께 노드 D에 입력된 새로운 값이 노드 Q에 다시 저장되지 않는 한, 출력 Q 상의 에러는 정상 값으로 복원될 수 없다. 예컨대, 플립플롭이 노드 Q에 값 '0'을 저장하는 동안, 일시적 에러 때문에 노드 Q의 값 '0'이 '1'로 변하면, 노드 M의 값 '1'이 '0'으로 변한다. 따라서 다른 잘못된 노드들로부터, 상기 에러가 최초로 발생한 잘못된 노드로의 로지컬할 효과 때문에, 상기 에러가 일시적으로 발생한 것임에도 불구하고, 노드 Q의 잘못된 값 '1'은 정상 값 '0'으로 변화될 수 없다.

이와 대조적으로, 도 4의 (a)에 나타낸 RTLS 기반의 자가복구 시스템(1)에서는, 상기 시스템 내의 모든 노드가 에러-복구 로직의 정상 값에 의해 계속해서 피드(feed)되므로, 에러 값이 즉각적으로 복구된다.

도 5는 본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템(1)의 복구 프로세스를 나타낸 것이다.

도 5의 (a)는 RTLS 기반의 자가복구 시스템(1)이 비트값 '0'을 저장하는 동안 다양한 에러가 발생한 이후의 타이밍도를 나타낸다.

도 5의 (b)는 RTLS 기반의 자가복구 시스템(1)이 비트값 '1'을 저장하는 동안 다양한 에러가 발생한 이후의 타이밍도를 나타낸다.

도 5의 (c)는 내부 상태 (Q1, Q2, Q3) 의 어트랙터-수렴 특징을 나타낸다. 점선 화살표는 에러 발생 이후의 상태 트랜지션을 나타내고, 실선 화살표는 에러 복구를 위한 상태 트랜지션을 나타내고, 회색 타원은 어트랙터를 나타내고, 그리고 백색 타원은 베이신 상태를 나타낸다.

RTLS 기반의 자가복구 회로의 정상상태에서의 에러복구

도 4의 (a)에 나타낸 RTLS 기반의 자가복구 시스템(1)은 상기 회로가 비트값 '0'를 저장할 때에 임의의 노드 상에서의 에러를 복구한다.

도 5의 (a)에 나타낸 것과 같이, 최초에, 모든 노드들 (Q1, Q2, Q3, N1, N2, N3)은 비트값 '0'을 저장한다. 두 개의 멀티플렉서들은, 상기 두 개의 멀티플렉서들의 선택 비트인 비트 Q 및 비트 N3가 '0'이기 때문에, 상기 두 개의 멀티플렉서의 출력으로서 AND 게이트(13)의 출력을 선택한다.

도 5의 (a)에 나타낸 것과 같이 노드 Q2에 에러가 발생하면, Q2 의 잘못된 값 '1'은 '에러 완화 및 로직 스위칭 회로(10)' 내의 AND 게이트(13)에 의해 완화된다. 그 순간, '에러 마스킹 회로(20)' 내의 멀티플렉서(25)는 N2 대신에 N1을 선택하며, 따라서 노드 N2 상의 잘못된 값은 출력노드 Q에 도달하지 않는다.

노드 Q1 또는 Q3에 에러가 발생할 때에, Q1과 Q2를 입력으로 받는 '에러 완화 및 로직 스위칭 회로(10)' 내의 AND 게이트(13)의 출력은 언제나 '0'인데, 왜냐하면 제1지연버퍼(16)에 의한 지연시간 때문이다.

또한, 노드 N3에서의 지속되는 값 '0' 때문에, '에러 마스킹 회로(20) 내의 멀티플렉서(25)는 출력으로서 노드 N1 상의 값 '0'을 선택하여, 노드 Q 의 값은 언제나 '0' 이 된다.

내부 노드들 Q1, Q2, Q3의 에러는 노드 Q의 값에 에러를 일으키지 않는다.

따라서 손상입지 않은 값 Q는 언제나 '에러 완화 및 로직 스위칭 회로(10)' 내의 AND 게이트(13)를 선택함으로써 다른 노드들 상의 잘못된 값을 언제나 완화한다.

노드 Q에서 에러가 발생한다고 하더라도, '에러 완화 및 로직 스위칭 회로(10)' 내의 AND 게이트(13)의 출력값은 정상 값 '0'을 갖는데, 이는 노드 N2의 값이 '0'이기 때문이다.

그 후, 노드 Q의 잘못된 값은 그 이전의 로직들에 의해 즉각적으로 복구된다.

로직 스위칭 이후의 에러복구

본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템(1)은, 값 '0' 대신에 값 '1'을 저장할 때에 또 다른 어트랙터(즉, 값 '1')를 생성하도록 회로 구조를 스위칭한다. 클럭의 상승에지와 함께, 상기 RTLS 기반의 자가복구 시스템(1)은 도 5의 (b)에 도시한 것과 같이 전체 회로에 걸쳐 값 '1'을 수신한다. 노드 Q의 값이 '1'이기 때문에, 상기 RTLS 기반의 자가복구 시스템(1)은 그 출력으로서 OR 게이트(14)의 출력을 선택한다.

노드 Q2에 에러가 발생할 때에, 잘못된 값은 OR 게이트(14)에 의해 복원되며 노드 Q3의 값은 '1'이다. Q1 및 Q2의 잘못된 값은 N1 및 N3로 전파된다. '에러 마스킹 회로(20) 내의 멀티플렉서(25)의 선택비트(N3)가 '0'인 동안에 노드 N1의 값은 '1'이다. '에러 마스킹 회로(20)' 내의 멀티플렉서(25)의 선택비트(N3)가 '1'인 동안에 노드 N2의 값은 '1'이다. 따라서 Q값은 언제나 '1'이다.

노드 Q1과 Q3에 에러가 발생할 때에, 잘못된 값 '0'은 지연시간을 갖고 Q2로 전파된다. 노드 Q1과 Q2의 잘못된 값은 OR 게이트(14)에 의해 완화된다. Q값은 정상 값 '1'을 유지한다. 그러나 노드 Q1 및 Q2의 잘못된 값들은 노드 N1 및 N3로 전달된다.

'에러 마스킹 회로(20)' 내의 멀티플렉서(25)의 선택비트(N3)가 '0'인 동안에 노드 N1의 값은 '1'이다. '에러 마스킹 회로(20)' 내의 멀티플렉서(25)의 선택비트(N3)가 '1'인 동안에 노드 N2의 값은 '1'이다. 따라서 Q값은 언제나 '1'이다.

내부의 잘못된 상태는 노드 Q의 유효값에 영향을 미치지 않는다. Q가 정상 값을 유지하기 때문에, OR 게이트(14)는 '에러 완화 및 로직 스위칭 회로(10)' 내의 에러를 복원할 수 있다.

노드 Q에 직접 발생하는 에러는 이전 회로들에 의해 즉각적으로 복구될 수 있다.

결국, 본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템(1)은 도 5의 (c)에 나타낸 것과 같이 회로 내의 내부 노드들에 발생한 에러들을 복구할 수 있다. 정상 상태가 도 5의 (c)에 나타낸 백색 타원이 나타내는 잘못된 상태들로 변하는 경우에도, 상기 잘못된 상태는 도 5의 (c)에 나타낸 회색 타원이 나타내는 상기 정상 상태로 다시 변화한다.

노직 스위칭 기술을 구현함으로써, 상기 RTLS 기반의 자가복구 시스템(1)은, 현재의 정상 상태와 상관없이 발생하는 동일한 잘못된 상태를 복구할 수 있다. 예컨대, 내부 상태 "010"은, 현재의 정상 상태 "000" 또는 "111"과 관계없이 상기 정상 상태로 복구될 수 있다. 이는 만일 상기 상태들이 하나의 정적인 회로에 할당된 경우라면 가능하지 않다.

RTLS 기반의 자가복구 회로의 설계를 위한 몇 가지 조건

도 6은 본 발명의 일 실시예에 따른 복구 프로세스의 흐름을 나타낸 것이다.

도 6의 (a)는 본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템(1)이 값 '0'을 저장하는 동안의 설계 조건을 나타낸다.

도 6의 (b)는 본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템(1)이 값 '1'을 저장하는 동안의 설계 조건을 나타낸다.

본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템(1)이 값 '0'을 저장할 때에, 에러 발생의 지속시간이 제1지연버퍼(16)에 의해 유발되는 버퍼 딜레이 보다 작기만 하다면, 회로의 내부 노드들에서의 임의의 에러를 복원할 수 있다. '에러 마스킹 회로(20)' 때문에, Q 값은 손상되지 않는다. 상기 RTLS 기반의 자가복구 시스템(1)이 '0'을 저장할 때에, 상기 유효한 Q값은 상기 RTLS 기반의 자가복구 시스템(1)으로 하여금 언제나 OR 게이트(14) 대신에 AND 게이트(13)를 선택하도록 한다. 따라서 '에러 완화 및 로직 스위칭 회로(10)' 의 내부 값 (Q1, Q2, Q3)의 에러는 상기 AND 게이트(13)에 의해 완화된다. 또한, '에러 마스킹 회로(20)' 내의 멀티플렉서(25)의 선택비트(N3)가 언제나 '0'이기 때문에, 도 6의 (a)에 나타낸 것과 같이, 노드 N1의 정상 값은 언제나 출력 Q로 전파된다.

상기 RTLS 기반의 자가복구 시스템(1)이 값 '1'을 저장하는 동안 잘못된 값을 완화하기 위하여, 상기 RTLS 기반의 자가복구 시스템(1)은 에러 마스킹 회로(20) 내에 또 다른 제2지연버퍼(26)를 필요로 한다. 도 4의 (a)의 제2지연버퍼(26)에 의해 야기되는 제2지연의 제2지속시간은, 도 4의 (a)의 제1지연버퍼(16)에 의해 야기되는 제1지연의 제1지속시간의 절반인 것이 바람직하다. 제2지연버퍼(26)의 제2지연 때문에, 노드 N1의 잘못된 값은 지연시간을 갖고 노드 N3로 전파된다. '에러 마스킹 회로(20) 내의 멀티플렉서(25)의 선택비트인 노드 N3의 값이 '1'이 아니라 '0'이더라도, 노드 N1의 정상 값 '1'이 출력값 Q로서 선택된다. 따라서 Q는 언제나 정상 값 '1'을 갖는다.

결과적으로, 상기 RTLS 기반의 자가복구 시스템(1)의 주된 조건 방정식은 수식 1과 같이 주어질 수 있다.

[수식 1]

T _e < D _b1 /2 (D _b2 =D _b1 /2)

단,

T_e 는 에러발생의 지속시간

D_b1 은 '에러 완화 및 로직 스위칭 회로(10)' 내의 제1지연버퍼(16)에 의한 제1지연시간

D_b2 은 '에러 마스킹 회로(20)' 내의 제2지연버퍼(26)에 의한 제2지연시간

이온화 방사선이 회로 노드들에게 어떤 지속시간을 갖고 여향을 미칠 때에 SET(Single Event Transient)는 연속적으로 발생되므로, 보통의 순차회로 소자의 SEU는 상기 순차회로 소자 내의 값을 뒤집을 수 있다. 상기 보통의 순차회로 소자의 크로스-커플링된 연결부 때문에, 상기 회로 내의 비트 값들은 그 다음 데이터 전송이 이루어질 때까지 반전된 값으로 고정된다.

그러나 본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템(1)이 적용된 순차회로 소자에서는, 잘못된 비트 값들이 끊임없이 복구되며, SEU는 즉각적으로 복구된다. 그러나 방사선 소스가 회로 내의 동일한 노드를 어떤 시간 동안 계속하여 영향을 주는 경우에는, 상기 제2지연버퍼(26)가 상기 방사선의 지속시간보다 더 길 필요가 있다.

도 7은 본 발명의 일 실시예에 따른 에러복구의 시간 분석에 따른 시뮬레이션 결과를 나타낸다.

도 7의 (a)는 본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템(1)이 값 '0'을 저장하는 동안에 회로 내의 노드들에 다양한 에러를 발생시킨 경우를 나타낸다.

RTLS 기반의 자가복구 시스템(1)이 값 '0'을 저장할 때에, 내부 노드 Q2에 주입된 에러는 바로 복구되며, 노드 Q로 노출되지 않는다.

RTLS 기반의 자가복구 시스템(1)이 값 '0'을 저장할 때에, 내부 노드 Q1 또는 Q3에 에러가 주입될 때에, 어떤 지속시간 이후에 복구된다. 그러나 내부 노드들의 에러는 출력 노드 Q로 전파되지 않는다.

도 7의 (b)는 본 발명의 일 실시예에 따른 RTLS 기반의 자가복구 시스템(1)이 값 '1'을 저장하는 동안에 회로 내의 노드들에 다양한 에러를 발생시킨 경우를 나타낸다.

데이터 전송 이후, RTLS 기반의 자가복구 시스템(1)이 값 '1'을 저장하는 동안, 내부 노드 Q2에 주입된 에러 역시 바로 복구되며, 노드 Q로 노출되지 않는다.

RTLS 기반의 자가복구 시스템(1)이 값 '1'을 저장할 때에, 내부 노드 Q1 또는 Q3에 에러가 주입될 때에, 어떤 지속시간 이후에 복구된다. 그러나 내부 노드들의 에러는 출력 노드 Q로 전파되지 않는다.

노드 Q에 직접 주입된 에러는 에러주입 이후 빠르게 사라진다.

또한 RTLS 기반의 자가복구 시스템(1)은 순차회로 회로로서 1개 비트를 저장하며, 그 회로의 내부 노드들에 발생한 에러를 복구한다.

도 8은 종래 기술에 따른 다른 SEU 하드닝(hardening) 방법들과 본 발명의 일 실시예에 따라 제공되는 RTLS 기반의 자가복구 시스템(1)를 비교한 표이다.

표의 제1행은 필드들을 나타내고, 표의 제2행은 본 발명의 일 실시예에 따라 제공되는 RTLS 기반의 자가복구 시스템(1)을 나타내고, 표의 제3행 내지 제7행은 각각 종래기술로서 TMR, ABC, RAZORII, SEOFF, 및 BISER라고 불리는 기술들을 나타낸다.

표의 제1열은 비교대상 방법의 식별자를 나타내고, 제2열은 데이터 저장을 위해 요구되는 트랜지스터들의 개수를 나타내고 제3열은 에러복구를 위해 요구되는 트랜지스터들의 개수를 나타내고, 제4열은 트랜지스터 오버헤드를 나타내고, 제5열은 전력 오버헤드를 나타내고, 제6열은 복구 하드웨어와 데이터 저장 하드웨어 모두를 자가복구 가능한지 여부를 나타내며, 그리고 제7열은 에러 복구를 위한 조건을 나타낸다.

도 9는 본 발명의 일 실시예에 따라 제공되는 전자장치(1)의 구성을 나타낸 것이다.

전자장치(1)는, 제1내부회로노드값(Q1)를 제공하는 제1스위칭부(15), 상기 제1내부회로노드값(Q1)를 지연시킨 제2내부회로노드값(Q2)를 출력하는 제1지연회로부(16), 상기 제1내부회로노드값(Q1)와 상기 제2내부회로노드값(Q2)을 서로 AND 조합하여 생성한 제1복구신호(N1)를 출력하는 제1AND로직(13), 상기 제1내부회로노드값(Q1)와 상기 제2내부회로노드값(Q2)을 서로 OR 조합하여 생성한 제2복구신호(N2)를 출력하는 제1OR로직(14), 및 상기 제1복구신호(N1)와 상기 제2복구신호(N2)를 서로 AND 조합하여 생성한 제3내부회로노드값(N3)에 따라 상기 제1복구신호(N1)와 상기 제2복구신호(N2) 중 어느 하나를 선택하여 출력단자(OUT)에 출력신호(Q)로서 제공하는 제2스위칭부(25)를 포함할 수 있다. 이때 상기 1스위칭부(15)는 상기 출력신호(Q)에 따라 상기 제1복구신호(N1)와 상기 제2복구신호(N2) 중 어느 하나를 선택하여 상기 제1내부회로노드값(Q1)를 제공할 수 있다.

이때, 상기 제1스위칭부(15)는, 상기 출력신호(Q)가 '0'일 때에 상기 제1복구신호(N1)를 선택하고, 상기 출력신호(Q)가 '1'일 때에 상기 제2복구신호(N2)를 선택하도록 되어 있을 수 있다.

이때, 상기 전자장치(1)는, 상기 제1복구신호(N1)와 상기 제2복구신호(N2)를 서로 AND 조합하여 생성한 중간신호(N6)를 출력하는 제2AND로직(23), 및 상기 중간신호(N6)를 지연시켜 상기 제3내부회로노드값(N3)를 출력하는 제2지연회로부(26)를 더 포함할 수 있다.

이때, 상기 제2지연회로부(26)의 제2지연시간(D_b2)은 상기 제1지연회로부(16)의 제1지연시간(D_b1)의 절반일 수 있다.

이때, 상기 전자장치(1)는, 외부입력값(D)가 입력되는 제1입력단자(IN1), 상기 외부입력값(D)와 상기 제1스위칭부(15)에서 출력되는 피드백신호(Q3) 중 어느 하나를 선택하는 제3스위칭부(30), 및 상기 제3스위치부(30)의 스위칭동작을 제어하는 경로제어신호(EN)가 입력되는 제2입력단자(IN2)를 더 포함할 수 있다.

도 10은 도 9에 나타낸 제3스위칭부의 구현예를 나타낸 것이다.

상기 제3스위칭부(30)는, 상기 외부입력값(D)를 입력받는 제1트라이스테이트 버퍼(31), 및 상기 피드백신호(Q3)를 입력받는 제2트라이스테이트 버퍼(32)를 포함할 수 있다. 이때, 상기 제1트라이스테이트 버퍼(31)의 출력과 상기 제2트라이스테이트 버퍼(32)의 출력은 서로 연결되어 상기 제1내부회로노드값(Q1)를 제공할 수 있다. 그리고 상기 제1트라이스테이트 버퍼(31)와 상기 제2트라이스테이트 버퍼(32)의 제어상태는 상기 경로제어신호(EN)에 의해 제어될 수 있다.

도 11은 도 9에 나타낸 경로제어신호(EN)를 생성하는 회로(40)의 구성예를 나타낸 것이다.

상기 경로제어신호(EN)는, 클럭신호(CLK)와 상기 클럭신호를 지연시킨 신호를 AND 조합하여 생성된 것일 수 있다. 이때 상기 지연은 제5버퍼(41) 및 제6버퍼(42)를 이용하여 생성할 수 있다.

도 12는 본 발명의 다른 실시예에 따라 제공되는 전자장치(1)의 구성을 나타낸 것이다.

전자장치(1)는, 제1내부회로노드값(Q1)를 제공하는 제1스위칭부(15), 상기 제1내부회로노드값(Q1)를 입력받아 제1복구신호(N1)를 출력하는 제1상기천이저장로직(130), 상기 제1내부회로노드값(Q1)를 입력받아 제2복구신호(N2)를 출력하는 제2상기천이저장로직(140), 상기 제1복구신호(N1)와 상기 제2복구신호(N2)를 서로 AND 조합하여 생성한 제3내부회로노드값(N3)에 따라 상기 제1복구신호(N1)와 상기 제2복구신호(N2) 중 어느 하나를 선택하여 출력단자(OUT)에 출력신호(Q)로서 제공하는 제2스위칭부(25)를 포함할 수 있다. 이때, 상기 제1스위칭부(15)는 상기 출력신호(Q)에 따라 상기 제1복구신호(N1)와 상기 제2복구신호(N2) 중 어느 하나를 선택하여 상기 제1내부회로노드값(Q1)를 제공할 수 있다.

이때 상기 제1상기천이저장로직(130)은, 상기 제1내부회로노드값(Q1)를 지연시킨 제5내부회로노드값(Q5)를 출력하는 제3지연회로부(136), 및 상기 제1내부회로노드값(Q1)와 상기 제5내부회로노드값(Q5)을 서로 AND 조합하여 상기 제1복구신호(N1)를 출력하는 제1AND로직(13)을 포함할 수 있다.

그리고 상기 제2상기천이저장로직(140)은, 상기 제1내부회로노드값(Q1)를 지연시킨 제4내부회로노드값(Q4)를 출력하는 제4지연회로부(146), 및 상기 제1내부회로노드값(Q1)와 상기 제4내부회로노드값(Q4)을 서로 OR 조합하여 상기 제2복구신호(N2)를 출력하는 제1OR로직(14)을 포함할 수 있다.

상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.

1: 전자장치
13: 제1AND로직
14: 제1OR로직
15: 제1스위칭부
16: 제1지연회로부
23: 제2AND로직
25: 제2스위칭부
26: 제2지연회로부
31: 제1트라이스테이트 버퍼
32: 제2트라이스테이트 버퍼
30: 제3스위칭부
130: 제1상기천이저장로직
136: 제3지연회로부
140: 제2상기천이저장로직
146: 제4지연회로부
CLK: 클럭신호
D: 외부입력값
EN: 경로제어신호
IN1: 제1입력단자
IN2: 제2입력단자
N1: 제1복구신호
N2: 제2복구신호
N3: 제3내부회로노드값
OUT: 출력단자
Q: 출력신호
Q1: 제1내부회로노드값
Q2: 제2내부회로노드값
Q3: 피드백신호
Q5: 제5내부회로노드값

Claims (11)

1. 제1내부회로노드값을 제공하는 제1스위칭부;
   상기 제1내부회로노드값을 지연시킨 제2내부회로노드값을 출력하는 제1지연회로부;
   상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 AND 조합하여 생성한 제1복구신호를 출력하는 제1AND로직;
   상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 OR 조합하여 생성한 제2복구신호를 출력하는 제1OR로직; 및
   상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 제3내부회로노드값에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 출력단자에 출력신호로서 제공하는 제2스위칭부;
   를 포함하며,
   상기 제1스위칭부는 상기 출력신호에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 상기 제1내부회로노드값을 제공하는,
   전자장치.
2. 제1항에 있어서, 상기 제1스위칭부는, 상기 출력신호가 '0'일 때에 상기 제1복구신호를 선택하고, 상기 출력신호가 '1'일 때에 상기 제2복구신호를 선택하도록 되어 있는, 전자장치.
3. 제1항에 있어서,
   상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 중간신호를 출력하는 제2AND로직; 및
   상기 중간신호를 지연시켜 상기 제3내부회로노드값을 출력하는 제2지연회로부;
   를 더 포함하는,
   전자장치.
4. 제3항에 있어서, 상기 제2지연회로부의 제2지연시간(D_b2)은 상기 제1지연회로부의 제1지연시간(D_b1)의 절반인 것을 특징으로 하는, 전자장치.
5. 제1항에 있어서,
   외부입력값(D)가 입력되는 제1입력단자(IN1);
   상기 외부입력값과 상기 제1스위칭부에서 출력되는 피드백신호 중 어느 하나를 선택하는 제3스위칭부; 및
   상기 제3스위칭부의 스위칭동작을 제어하는 경로제어신호(EN)가 입력되는 제2입력단자(IN2);
   를 더 포함하는,
   전자장치.
6. 제5항에 있어서,
   상기 제3스위칭부는,
   상기 외부입력값을 입력받는 제1트라이스테이트 버퍼; 및
   상기 피드백신호를 입력받는 제2트라이스테이트 버퍼
   를 포함하며,
   상기 제1트라이스테이트 버퍼의 출력과 상기 제2트라이스테이트 버퍼의 출력은 서로 연결되어 상기 제1내부회로노드값을 제공하고,
   상기 제1트라이스테이트 버퍼와 상기 제2트라이스테이트 버퍼의 상태는 상기 경로제어신호에 의해 제어되는,
   전자장치.
7. 제5항에 있어서, 상기 경로제어신호는, 클럭신호와 상기 클럭신호를 지연시킨 신호를 AND 조합하여 생성된 것인, 전자장치.
8. 제1내부회로노드값(Q1)를 제공하는 제1스위칭부;
   상기 제1내부회로노드값을 입력받아 제1복구신호(N1)를 출력하는 제1천이저장로직;
   상기 제1내부회로노드값을 입력받아 제2복구신호(N2)를 출력하는 제2천이저장로직;
   상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 제3내부회로노드값(N3)에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 출력단자에 출력신호(Q)로서 제공하는 제2스위칭부;
   를 포함하며,
   상기 제1스위칭부는 상기 출력신호에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 상기 제1내부회로노드값을 제공하는,
   전자장치.
9. 제8항에 있어서,
   상기 제1상기천이저장로직은, 상기 제1내부회로노드값을 지연시킨 제5내부회로노드값을 출력하는 제3지연회로부; 및 상기 제1내부회로노드값과 상기 제5내부회로노드값을 서로 AND 조합하여 상기 제1복구신호를 출력하는 제1AND로직;을 포함하며,
   상기 제2상기천이저장로직은, 상기 제1내부회로노드값을 지연시킨 제4내부회로노드값를 출력하는 제4지연회로부; 및 상기 제1내부회로노드값과 상기 제4내부회로노드값을 서로 OR 조합하여 상기 제2복구신호를 출력하는 제1OR로직;을 포함하는,
   전자장치.
10. 제1내부회로노드값(Q1)를 제공하는 제1스위칭부;
    상기 제1내부회로노드값을 지연시킨 제2내부회로노드값(Q2)를 출력하는 제1지연회로부;
    상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 AND 조합하여 생성한 제1복구신호(N1)를 출력하는 제1AND로직;
    상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 OR 조합하여 생성한 제2복구신호(N2)를 출력하는 제1OR로직; 및
    상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 제3내부회로노드값(N3)에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 출력단자에 출력신호(Q)로서 제공하는 제2스위칭부;
    를 포함하는 전자회로로서,
    상기 제1스위칭부는 상기 출력신호에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 상기 제1내부회로노드값을 제공하는 상기 전자회로를 포함하는 전자장치.
11. 제1내부회로노드값(Q1)를 제공하는 제1스위칭부;
    상기 제1내부회로노드값을 지연시킨 제2내부회로노드값(Q2)를 출력하는 제1지연회로부;
    상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 AND 조합하여 생성한 제1복구신호(N1)를 출력하는 제1AND로직;
    상기 제1내부회로노드값과 상기 제2내부회로노드값을 서로 OR 조합하여 생성한 제2복구신호(N2)를 출력하는 제1OR로직; 및
    상기 제1복구신호와 상기 제2복구신호를 서로 AND 조합하여 생성한 제3내부회로노드값(N3)에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 출력단자(OUT)에 출력신호(Q)로서 제공하는 제2스위칭부;
    를 포함하는 데이터 저장장치로서,
    상기 제1스위칭부는 상기 출력신호에 따라 상기 제1복구신호와 상기 제2복구신호 중 어느 하나를 선택하여 상기 제1내부회로노드값을 제공하며,
    상기 데이터 저장장치에 저장된 데이터는 상기 출력신호인,
    데이터 저장장치.

Images