KR20150092528A - Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same - Google Patents

Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same Download PDF

Info

Publication number
KR20150092528A
KR20150092528A KR1020140013008A KR20140013008A KR20150092528A KR 20150092528 A KR20150092528 A KR 20150092528A KR 1020140013008 A KR1020140013008 A KR 1020140013008A KR 20140013008 A KR20140013008 A KR 20140013008A KR 20150092528 A KR20150092528 A KR 20150092528A
Authority
KR
South Korea
Prior art keywords
electromagnetic wave
wave shielding
shielding means
molding compound
compound resin
Prior art date
Application number
KR1020140013008A
Other languages
Korean (ko)
Other versions
KR101573283B1 (en
Inventor
박철우
김근수
김기정
홍성준
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140013008A priority Critical patent/KR101573283B1/en
Publication of KR20150092528A publication Critical patent/KR20150092528A/en
Application granted granted Critical
Publication of KR101573283B1 publication Critical patent/KR101573283B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

The present invention relates to a semiconductor package having an electromagnetic wave shielding means, and a method for manufacturing the same, and more specifically, relates to a semiconductor package having an electromagnetic wave shielding means, which independently block each semiconductor chip attached to a substrate to shield an electromagnetic wave, and a method for manufacturing the semiconductor package. The semiconductor package having the electromagnetic wave shielding means, which includes the substrate, a plurality of semiconductor chips attached to the substrate in such a manner that the semiconductor chip can be conductive, and a passive element, comprises: a grounding means blocking the semiconductor chips and the passive element and attached to the substrate in such a manner that the grounding means can be conductive; a molding compound resin molded on the substrate while sealing the semiconductor chips and the passive element and simultaneously exposing an upper surface of the grounding means; and an electromagnetic shield material applied to a surface of the molding compound resin and the upper surface of the grounding means.

Description

전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법{Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same}[0001] The present invention relates to a semiconductor package having electromagnetic wave shielding means and a manufacturing method thereof.

본 발명은 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 패키지 유닛별로 전자파 차폐가 가능함은 물론 각 반도체 칩을 독립적으로 전자파 차폐시킬 수 있도록 라우팅이 가능한 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor package having electromagnetic wave shielding means and a method of manufacturing the same. More particularly, the present invention relates to an electromagnetic wave shielding means capable of shielding electromagnetic waves for each semiconductor package unit, And a method of manufacturing the same.

잘 알려진 바와 같이, 각종 전자기기에는 다양한 구조로 제조된 다수개의 반도체 패키지 뿐만아니라, 각종 신호 교환용 전자소자들이 한꺼번에 설치되는 바, 이러한 반도체 패키지와 전자소자들은 전기적인 작동중에 전자파를 발산시키는 것으로 알려져 있다.As is well known, various electronic apparatuses are provided with a plurality of semiconductor packages manufactured in various structures, as well as various signal exchange electronic elements at once. Such semiconductor packages and electronic elements are known to radiate electromagnetic waves during electrical operation have.

통상, 전자파는 전계(電界)와 자계(磁界)의 합성파로 정의되는데, 도체를 통하여 전류가 흐르게 되면, 이 전류에 의하여 형성되는 전계와 자계를 합쳐서 전자파라고 부른다.Generally, an electromagnetic wave is defined as a composite wave of an electric field and a magnetic field. When an electric current flows through a conductor, an electric field formed by this electric current and a magnetic field are collectively called an electromagnetic wave.

이러한 전자파들은 인체에 유해한 것으로 밝혀지고 있고, 특히 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 패키지와 기기들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 직간접으로 영향이 미치게 되어, 칩 회로에 손상을 입히는 것으로 밝혀지고 있다.These electromagnetic waves are found to be harmful to the human body. Particularly, when electromagnetic waves are emitted from a semiconductor package and devices mounted at narrow intervals on a motherboard of various electronic devices, the electromagnetic waves are directly or indirectly influenced to a semiconductor package mounted on the periphery thereof, It is known to damage the chip circuit.

즉, 마더보드와 같은 기판상의 각 반도체 패키지 및 회로기기들은 전자파를 발생하게 되고, 이러한 전자파의 간섭으로 인하여 전자장치 자체에 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다.That is, each semiconductor package and circuit devices on a substrate, such as a mother board, generates electromagnetic waves, and the interference of such electromagnetic waves causes a malfunction and failure of the electronic device itself, such as weakening of circuit function and malfunction.

최근에는 반도체 제품의 고속화, 고성능화 추세에 따라, 더욱이 시스템-인-패키지(system-in-package; SIP), 멀티 스택 패키지(multi stack package)와 같이 시스템 자체가 패키지 안에 집적되는 구조가 제안되면서 패키지 레벨에서도 전자파 장해 문제가 발생하고 있다.In recent years, a system has been proposed in which a system itself is integrated into a package, such as a system-in-package (SIP) and a multi-stack package, The electromagnetic interference problem is also occurring.

이러한 전자파 장애를 해결하기 위하여, 기판에 칩을 커버하는 메탈 캔(metal can)을 접지 가능하게 탑재하여 전자파를 접지시켜 제거하는 방식과, 전자파 차폐물질을 패키지의 표면에 도포하는 동시에 기판과 전자파 차폐물질을 구리포스트로 접지 가능하게 연결하는 방식 등 여러가지 방안 등이 모색되고 있다.In order to solve such electromagnetic interference, a method of grounding and removing an electromagnetic wave by mounting a metal can covering the chip on the substrate so as to be grounded, a method of applying electromagnetic wave shielding material to the surface of the package, And a method of connecting the material to a copper post in a groundable manner.

첨부한 도 9 및 도 10은 종래의 전자파 차폐용 반도체 패키지를 나타내는 단면도이다.9 and 10 are cross-sectional views showing a conventional semiconductor package for shielding electromagnetic waves.

도 9에서 보듯이, 전자파 차폐를 위한 볼 그리드 어레이 반도체 패키지의 일례로서, 기판(100, PCB) 상에 로직 칩(101, logic chip), 메모리 칩(102), 각종 수동소자(103: 저항, 인덕터, 커패시터 등) 등이 도전 가능하게 부착되고, 기판(100) 상에 몰딩되는 몰딩 컴파운드 수지(104)에 의하여 로직 칩(101) 및 메모리 칩(102)을 비롯한 수동소자(103)가 봉지되며, 기판(100)의 저면에 노출된 볼랜드에 솔더볼(105)이 융착된다.9, a ball grid array semiconductor package for shielding electromagnetic waves includes a logic chip 101, a memory chip 102, various passive elements 103 (resistance, A passive element 103 including a logic chip 101 and a memory chip 102 is sealed by a molding compound resin 104 that is molded on the substrate 100 The solder ball 105 is fused to the borland exposed on the bottom surface of the substrate 100.

특히, 상기 몰딩 컴파운드 수지(104)의 전체 표면 및 기판(100)의 측면에 걸쳐 전자파 차폐물질(106)이 코팅된다.In particular, the electromagnetic wave shielding material 106 is coated over the entire surface of the molding compound resin 104 and the side surface of the substrate 100.

따라서, 상기 몰딩 컴파운드 수지(104)내의 로직 칩(101), 메모리 칩(102), 각종 수동소자(103) 등에서 발생된 전자파가 전자파 차폐물질(16)에 의하여 외부로 발산되지 않게 차폐되고, 또한 외부로부터 전달되어 온 전자파도 몰딩 컴파운드 수지(104)내의 로직 칩(101), 메모리 칩(102), 각종 수동소자(103) 등으로 침입되지 않게 차폐된다.Therefore, the electromagnetic wave generated from the logic chip 101, the memory chip 102, the various passive elements 103, and the like in the molding compound resin 104 is shielded by the electromagnetic wave shielding material 16 from being diverted to the outside, The electromagnetic wave transmitted from the outside is also shielded from intrusion into the logic chip 101, the memory chip 102, the various passive elements 103, etc. in the molding compound resin 104.

또는, 도 10에서 보듯이 기판(100, PCB) 상에 로직 칩(101), 메모리 칩(102), 각종 수동소자(103) 등이 도전 가능하게 부착된 상태에서, 기판(100)에 접지 가능하게 탑재되는 하나의 메탈 캔(107)에 의하여 감싸여져 전자파 차폐를 받을 수 있다.10, the logic chip 101, the memory chip 102, the various passive elements 103, and the like are electroconductively attached to the substrate 100, So that it can be shielded by electromagnetic waves.

그러나, 하나의 기판 위에 로직 칩(logic chip), 복수의 메모리 칩, 수동소자(저항, 인덕터, 커패시터 등) 등의 구성들이 한꺼번에 탑재된 시스템 인 패키지의 경우에는 각 구성들이 전자파 차폐물질 또는 메탈 캔에 의하여 감싸여져 전자파 차폐를 받을 수 있으나, 각 구성들(로직칩, 메모리 칩, 수동소자)로부터 발산되는 전자파가 각 구성들(로직칩, 메모리 칩, 수동소자) 상호 간에 영향을 미칠 수 있는 문제점이 있다.However, in the case of a package in which a logic chip, a plurality of memory chips, passive elements (resistors, inductors, capacitors, and the like) are mounted on one substrate all at once, (Logic chip, memory chip, passive device) can be influenced by electromagnetic wave emitted from each of the components (logic chip, memory chip, passive device) .

즉, 로직 칩, 메모리 칩, 수동소자 등이 하나의 전자파 차폐를 위한 전자파 차폐물질 또는 메탈 캔으로 감싸여진 상태에서, 외부로부터의 전자파는 전자파 차폐물질 및 메탈 캔에 의하여 차폐될 수 있으나, 로직 칩에서 발산되는 전자파가 인접한 메모리 칩에 영향을 미치거나 메모리 칩에서 발산되는 전자파가 로직 칩에 영향을 미치는 등의 문제점이 있다.That is, the electromagnetic wave from the outside can be shielded by the electromagnetic wave shielding material and the metal can while the logic chip, the memory chip, the passive element, and the like are enclosed in the electromagnetic wave shielding material or the metal can for electromagnetic wave shielding, There is a problem that the electromagnetic wave emitted from the memory chip affects the adjacent memory chip or the electromagnetic wave emitted from the memory chip affects the logic chip.

또한, 종래의 전자파 차폐용 반도체 패키지는 하나의 단위로 반도체 패키지가 완성된 상태에서, 몰딩 컴파운드 수지의 표면에 전자파 차폐물질을 도포하거나, 또는 메탈 캔을 부착함에 따라, 단위 생산성이 크게 떨어지고, 제조 비용이 증가하는 문제점이 있다.
In addition, in the conventional semiconductor package for shielding electromagnetic wave, when the electromagnetic wave shielding material is applied to the surface of the molding compound resin or the metal can is attached to the surface of the molding compound resin in a state where the semiconductor package is completed as one unit, There is a problem that the cost increases.

본 발명은 상기와 같은 점을 해결하기 위하여 안출한 것으로서, 하나의 기판에 여러개의 반도체 칩과 수동소자 등이 부착된 경우, 각 반도체 칩과 수동소자를 독립적으로 구획하는 전자파 차폐수단을 기판에 접지 가능하게 형성함으로써, 외부로부터의 전자파 차폐는 물론 기판에 부착된 칩과 칩 또는 칩과 수동소자 끼리도 전자파 차폐가 용이하게 이루어질 수 있도록 한 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems as described above, and it is an object of the present invention to provide a semiconductor device and a method of manufacturing the same, in which, when a plurality of semiconductor chips and passive elements are attached to one substrate, The present invention provides a semiconductor package having an electromagnetic wave shielding means for easily shielding electromagnetic waves from outside, as well as chip, chip or chip and passive elements attached to a substrate, and a manufacturing method thereof .

본 발명의 다른 목적은 개개 단위의 반도체 패키지가 아닌 다수의 반도체 패키지를 한꺼번에 제조하는 스트립 단위의 반도체 패키지에 전자파 차폐수단을 일시에 형성할 수 있도록 함으로써, 기존 대비 단위 생산성 및 공정 시간을 크게 단축시킬 수 있도록 한 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법을 제공하는데 있다.
Another object of the present invention is to provide a semiconductor package which is capable of simultaneously forming an electromagnetic wave shielding means in a semiconductor package of a strip unit for manufacturing a plurality of semiconductor packages at a time rather than an individual semiconductor package, thereby greatly reducing unit productivity and process time And a method of manufacturing the semiconductor package.

상기한 목적을 달성하기 위한 본 발명은: 소잉라인을 경계로 다수의 반도체 패키징 영역이 형성된 스트립 기판과, 스트립 기판의 각 반도체 패키징 영역에 도전 가능하게 부착되는 복수의 반도체 칩 및 수동소자와, 스트립 기판의 전체 표면에 오버몰딩되어 각 반도체 칩과 수동소자를 봉지하는 몰딩 컴파운드 수지를 포함하는 전자파 차폐수단을 갖는 반도체 패키지에 있어서, 상기 스트립 기판의 소잉라인 또는 소잉라인의 양쪽 인접부에 형성되는 제1전자파 차폐수단과; 상기 각 반도체 칩과, 반도체 칩과 수동소자와, 각 수동소자 간의 경계부에 독립적으로 구분 가능한 구조로 형성되는 제2전자파 차폐수단과; 상기 제1 및 제2전자파 차폐수단과 도전 가능하게 코팅되는 동시에 몰딩 컴파운드 수지의 전체 표면에 걸쳐 코팅되는 전자파 차폐물질; 을 포함하여 구성된 것을 특징으로 하는 전자파 차폐수단을 갖는 반도체 패키지를 제공한다.According to an aspect of the present invention, there is provided a semiconductor device comprising: a strip substrate on which a plurality of semiconductor packaging regions are formed at a boundary of a sawing line; a plurality of semiconductor chips and passive elements conductively attached to the respective semiconductor packaging regions of the strip substrate; A semiconductor package having an electromagnetic wave shielding means comprising a molding compound resin which is overmolded on an entire surface of a substrate to seal each semiconductor chip and a passive element, 1 electromagnetic wave shielding means; A second electromagnetic wave shielding means formed in a structure capable of independently distinguishing between the respective semiconductor chips, the semiconductor chip, the passive elements, and the passive elements; An electromagnetic shielding material that is coated on the entire surface of the molding compound resin to be conductively coated with the first and second electromagnetic shielding means; The present invention also provides a semiconductor package having the electromagnetic wave shielding means.

본 발명의 일 구현예에 따른 상기 제1전자파 차폐수단은: 스트립 기판의 소잉라인 또는 소잉라인의 양쪽 인접부를 따라 몰딩 컴파운드 수지에 가공되는 제1레이저 드릴링홀과; 제1레이저 드릴링홀을 통하여 외부로 노출되어, 몰딩 컴파운드 수지의 전체 표면에 걸쳐 코팅된 전자파 차폐물질과 도전 가능하게 연결되는 스트립 기판의 그라운드 패턴; 으로 구성된 것을 특징으로 한다.The first electromagnetic wave shielding means according to an embodiment of the present invention includes: a first laser drilling hole that is processed into a molding compound resin along both adjacent portions of a sawing line or a sawing line of a strip substrate; A ground pattern of the strip substrate which is exposed to the outside through the first laser drilling hole and conductively connected to the electromagnetic shielding material coated over the entire surface of the molding compound resin; .

본 발명의 일 구현예에 따른 상기 2전자파 차폐수단은: 각 반도체 칩 간의 경계 라인과, 반도체 칩과 수동소자 간의 경계 라인과, 각 수동소자 간의 경계 라인 중 선택된 하나 이상의 경계라인을 따라 몰딩 컴파운드 수지에 가공되는 제2레이저 드릴링홀과; 제2레이저 드릴링홀을 통하여 외부로 노출되어, 몰딩 컴파운드 수지의 전체 표면에 걸쳐 코팅된 전자파 차폐물질과 도전 가능하게 연결되는 스트립 기판의 그라운드 패턴; 으로 구성된 것을 특징으로 한다.The two-electromagnetic wave shielding means according to an embodiment of the present invention is characterized in that: the boundary line between each of the semiconductor chips, the boundary line between the semiconductor chip and the passive element, and the boundary line between the passive elements, A second laser drilling hole to be machined into the second laser drilling hole; A ground pattern of a strip substrate that is exposed to the outside through the second laser drilling hole and is conductively connected to the electromagnetic shielding material coated over the entire surface of the molding compound resin; .

본 발명의 다른 구현예에 따른 상기 제1전자파 차폐수단은: 스트립 기판의 소잉라인에 노출된 그라운드 패턴과; 그라운드 패턴에 적층 부착되어, 몰딩 컴파운드 수지의 전체 표면에 걸쳐 코팅된 전자파 차폐물질과 도전 가능하게 연결되는 제1금속기둥; 으로 구성된 것을 특징으로 한다.The first electromagnetic wave shielding means according to another embodiment of the present invention includes: a ground pattern exposed on a sawing line of a strip substrate; A first metal pillar laminated to the ground pattern, the first metal pillar being conductively connected to the electromagnetic wave shielding material coated over the entire surface of the molding compound resin; .

바람직하게는, 상기 제1금속기둥에는 스트립 기판의 소잉라인과 일치하는 소잉용 홈이 형성되고, 소잉용 홈내에는 몰딩 컴파운드 수지가 채워진 것을 특징으로 한다.Preferably, the first metal column is formed with a grooving groove conforming to a sawing line of the strip substrate, and the grooving groove is filled with a molding compound resin.

본 발명의 다른 구현예에 따른 상기 제2전자파 차폐수단은: 스트립 기판의 각 소자의 경계부를 통하여 노출된 그라운드 패턴과; 각 반도체 칩 사이, 반도체 칩과 수동소자 사이, 각 수동소자 사이를 구분하면서 그라운드 패턴에 적층 부착되어, 몰딩 컴파운드 수지의 전체 표면에 걸쳐 코팅된 전자파 차폐물질과 도전 가능하게 연결되는 제2금속기둥; 으로 구성된 것을 특징으로 한다.The second electromagnetic wave shielding means according to another embodiment of the present invention includes: a ground pattern exposed through a boundary of each element of the strip substrate; A second metal pillar which is stacked on each of the semiconductor chips, between the semiconductor chip and the passive element and between the passive elements while being separated from the ground pattern, and is electrically connected to the electromagnetic shielding material coated over the entire surface of the molding compound resin; .

바람직하게는, 상기 제2금속기둥에는 스트립 기판의 소잉라인과 일치하는 소잉용 홈이 형성되고, 소잉용 홈내에는 몰딩 컴파운드 수지가 채워지는 수지 결합용 홈이 형성된 것을 특징으로 한다.
Preferably, the second metal column is formed with grooves for grooves matching the grooving lines of the strip substrate, and groove for resin bonding is formed in the groove for grooving to fill the molding compound resin.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above-mentioned means for solving the problems, the present invention provides the following effects.

첫째, 하나의 기판에 여러개의 반도체 칩과 수동소자 등이 부착되는 반도체 패키지의 경우, 각 반도체 칩과 수동소자 등을 각기 독립적인 공간으로 만들어주는 구획형 전자파 차폐수단을 기판에 접지 가능하게 형성함으로써, 외부로부터의 전자파를 접지시켜 제거함은 물론 기판에 부착된 칩과 칩 또는 칩과 수동소자 끼리도 전자파 차폐가 용이하게 이루어질 수 있다.First, in the case of a semiconductor package in which a plurality of semiconductor chips and a passive element are attached to one substrate, a partition type electromagnetic wave shielding means for making each semiconductor chip and a passive element into independent spaces is formed so as to be groundable on a substrate Electromagnetic waves from the outside can be grounded and removed, and electromagnetic waves can be easily shielded between the chip, chip, and passive elements attached to the substrate.

둘째, 다수의 반도체 패키지 영역을 갖는 스트립 기판에 전자파 차폐수단을 한꺼번에 형성하여 개개 단위로 분리되도록 함으로써, 기존 대비 단위 생산성을 향상시키는 동시에 제조 비용을 줄일 수 있는 장점이 있다.
Secondly, the electromagnetic wave shielding means is formed at one time on the strip substrate having a plurality of semiconductor package regions and is separated into individual units, thereby improving unit productivity and reducing manufacturing cost.

도 1은 본 발명의 제1실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지및 그 제조 과정을 나타낸 단면도,
도 2는 본 발명의 제2실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지및 그 제조 과정을 나타낸 단면도,
도 3은 본 발명의 제3실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지및 그 제조 과정을 나타낸 단면도,
도 4는 본 발명의 제4실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지및 그 제조 과정을 나타낸 단면도,
도 5 및 도 6은 본 발명의 제5실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지및 그 제조 과정을 나타낸 단면도,
도 7 및 도 8은 본 발명의 제6실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지및 그 제조 과정을 나타낸 단면도,
도 9 및 도 10은 종래의 전자파 차폐수단을 갖는 반도체 패키지를 나타내는 단면도.1 is a cross-sectional view illustrating a semiconductor package having an electromagnetic wave shielding unit according to a first embodiment of the present invention and a manufacturing process thereof,
2 is a cross-sectional view illustrating a semiconductor package having an electromagnetic wave shielding unit according to a second embodiment of the present invention and a manufacturing process thereof,
3 is a cross-sectional view illustrating a semiconductor package having an electromagnetic wave shielding unit according to a third embodiment of the present invention and a manufacturing process thereof,
4 is a cross-sectional view illustrating a semiconductor package having an electromagnetic wave shielding unit according to a fourth embodiment of the present invention and a manufacturing process thereof,
5 and 6 are sectional views showing a semiconductor package having an electromagnetic wave shielding unit according to a fifth embodiment of the present invention and a manufacturing process thereof,
7 and 8 are sectional views showing a semiconductor package having an electromagnetic wave shielding unit according to a sixth embodiment of the present invention and a manufacturing process thereof,
9 and 10 are sectional views showing a semiconductor package having a conventional electromagnetic wave shielding means.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 스트립 기판을 이용하여 다수의 반도체 패키지를 제조할 때, 전자파 차폐수단을 용이하게 형성할 수 있도록 함으로써, 기존에 개개 단위의 패키징에서 전자파 차폐수단을 형성하던 것과 달리 스트립 단위에서 전자파 차폐수단을 갖는 패키징이 가능하여 기존 대비 단위 생산성 및 공정 시간을 단축시킬 수 있도록 한 점에 주안점이 있다.The present invention can easily form the electromagnetic wave shielding means when a plurality of semiconductor packages are manufactured using the strip substrate, and thus the electromagnetic wave shielding means can be easily formed in strip units, And thus it is possible to shorten the unit productivity and the process time compared with the conventional method.

또한, 본 발명은 하나의 기판에 여러개의 반도체 칩과 수동소자 등이 부착된 경우, 각 반도체 칩과 수동소자를 독립적으로 구획하는 전자파 차폐수단을 기판에 접지 가능하게 형성하여, 칩과 칩 또는 칩과 수동소자 끼리도 전자파 차폐가 용이하게 이루어질 수 있도록 한 점에 주안점이 있다.Further, in the present invention, when several semiconductor chips and passive elements are attached to one substrate, electromagnetic wave shielding means for independently dividing each semiconductor chip and a passive element are formed so as to be grounded on the substrate, And passive elements can easily be shielded from electromagnetic waves.

제1실시예First Embodiment

첨부한 도 1은 본 발명의 제1실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 과정을 나타낸 단면도이다.FIG. 1 is a cross-sectional view illustrating a semiconductor package having an electromagnetic wave shielding unit according to a first embodiment of the present invention and a manufacturing process thereof.

도 1에서, 도면부호 10은 스트립 기판을 나타낸다.In Fig. 1, reference numeral 10 denotes a strip substrate.

상기 스트립 기판(10)은 다수의 반도체 패키지 영역이 가로 및 세로 방향을 따라 매트릭스 배열(예를 들어, 4×5, 5×5)을 이루는 PCB(Printed Circuit Board)기판으로서, 각 반도체 패키지 영역 간의 경계부에는 추후에 개개 패키지 단위로의 분리를 위한 소잉라인이 형성되어 있다.The strip substrate 10 is a PCB (Printed Circuit Board) substrate having a plurality of semiconductor package regions arranged in a matrix array (for example, 4 × 5, 5 × 5) along the lateral and longitudinal directions, At the boundary portion, a sawing line for separating each individual package is formed later.

상기 스트립 기판(10)의 각 반도체 패키지 영역에는 서로 수평 배열을 이루면서 복수의 반도체 칩(16) 및 수동소자(18, 예를 들어 저항, 인덕터, 커패시터 등)들이 도전 가능하게 부착된다.A plurality of semiconductor chips 16 and passive elements 18 (for example, resistors, inductors, capacitors, etc.) are electrically connected to each other in the semiconductor package regions of the strip substrate 10 in a horizontal arrangement.

다음으로, 상기 스트립 기판(10)의 전체 표면에 걸쳐 몰딩 컴파운드 수지(20)에 의한 오버 몰딩이 이루어짐으로써, 각 반도체 칩(16) 및 수동소자(18)들이 몰딩 컴파운드 수지(20)에 의하여 봉지되는 상태가 된다.The semiconductor chip 16 and the passive elements 18 are overmolded by the molding compound resin 20 over the entire surface of the strip substrate 10 so that the semiconductor chip 16 and the passive elements 18 are sealed by the molding compound resin 20, .

본 발명의 제1실시예는 상기 스트립 기판(10)의 소잉라인(12)을 따라 개개 단위의 반도체 패키지에 대한 전자파 차폐를 수행하는 제1전자파 차폐수단(30)이 형성된 점에 특징이 있다.The first embodiment of the present invention is characterized in that a first electromagnetic wave shielding means 30 for performing electromagnetic wave shielding for individual semiconductor packages along the sawing line 12 of the strip substrate 10 is formed.

먼저, 상기 제1전자파 차폐수단(30)을 형성하기 위하여 소잉라인(12)과 일치하는 몰딩 컴파운드 수지(20)에 레이저 가공을 이용하여 제1레이저 드릴링홀(31)을 형성한다.First, a first laser drilling hole 31 is formed in the molding compound resin 20 corresponding to the sawing line 12 by laser processing to form the first electromagnetic wave shielding means 30.

이때, 상기 제1레이저 드릴링홀(31)을 통하여 스트립 기판(10)의 소잉라인(12)의 표면에 형성된 그라운드 패턴(32)이 외부로 노출되는 상태가 된다.At this time, the ground pattern 32 formed on the surface of the sawing line 12 of the strip substrate 10 is exposed through the first laser drilling hole 31 to the outside.

이어서, 상기 몰딩 컴파운드 수지(20)의 전체 표면을 비롯하여 제1레이저 드릴링홀(31)의 내경 및 그라운드 패턴(32)에 전자파 차폐물질(50, 예를 들어 금속 분말이 혼합된 도전성 페이스트)이 코팅된다.Next, an electromagnetic shielding material 50 (for example, a conductive paste in which metal powder is mixed) is coated on the entire surface of the molding compound resin 20, the inner diameter of the first laser drilling hole 31 and the ground pattern 32 do.

위와 같이, 상기 제1전자파 차폐수단(30)은 스트립 기판(10)의 소잉라인(12)를 따라 몰딩 컴파운드 수지(20)에 가공되는 제1레이저 드릴링홀(31)과, 이 제1레이저 드릴링홀(31)을 통하여 외부로 노출되어 몰딩 컴파운드 수지(20)의 전체 표면에 걸쳐 코팅된 전자파 차폐물질(50)과 도전 가능하게 연결되는 스트립 기판(10)의 그라운드 패턴(32)으로 구성된다.The first electromagnetic wave shielding means 30 includes a first laser drilling hole 31 formed in the molding compound resin 20 along the sawing line 12 of the strip substrate 10, And a ground pattern 32 of the strip substrate 10 which is exposed to the outside through the hole 31 and conductively connected to the electromagnetic shielding material 50 coated over the entire surface of the molding compound resin 20. [

최종적으로, 상기 스트립 기판(10)의 소잉라인(12)을 따라 소잉(sawing)이 이루어짐으로써, 스트립 단위의 패키지가 개개 단위의 패키지로 분리되어 완성된다.Finally, sawing is performed along the sawing line 12 of the strip substrate 10, whereby the package of the strip unit is separated into individual packages and completed.

이렇게 제조된 본 발명의 제1실시예에 따른 개개 단위의 패키지를 보면, 몰딩 컴파운드 수지 및 스트립 기판의 그라운드 패턴 표면에 전자파 차폐물질이 코팅된 상태가 되어, 내부의 반도체 칩 및 수동소자 들이 외부로 전자파를 발산하거나, 외부로부터의 전자파가 내부의 반도체 칩 및 수동소자 들로 전달되는 것을 용이하게 차폐하는 역할을 하게 된다.In the package of the individual unit according to the first embodiment of the present invention thus manufactured, the electromagnetic wave shielding material is coated on the surface of the ground pattern of the molding compound resin and the strip substrate, And serves to easily dissipate electromagnetic waves or easily shield electromagnetic waves from the outside from being transmitted to the internal semiconductor chips and passive elements.

또한, 본 발명의 제1실시예에 따르면 다수의 반도체 패키지 영역을 갖는 스트립 기판에 전자파 차폐수단을 한꺼번에 형성하여 개개 단위로 분리되도록 함으로써, 기존 대비 단위 생산성을 향상시키는 동시에 제조 비용을 줄일 수 있는 장점을 제공할 수 있다.According to the first embodiment of the present invention, the electromagnetic wave shielding means is formed at one time on the strip substrate having a plurality of semiconductor package regions to be separated into individual units, thereby improving unit productivity and reducing manufacturing cost Can be provided.

제2실시예Second Embodiment

첨부한 도 2는 본 발명의 제2실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 과정을 나타낸 단면도이다.FIG. 2 is a cross-sectional view illustrating a semiconductor package having an electromagnetic wave shielding unit according to a second embodiment of the present invention and a manufacturing process thereof.

본 발명의 제2실시예는 제1실시예의 패키지와 동일하게 상기 스트립 기판(10)의 소잉라인(12)을 따라 개개 단위의 반도체 패키지에 대한 전자파 차폐를 수행하는 제1전자파 차폐수단(30)이 형성된 점에 특징이 있다.The second embodiment of the present invention is similar to the package of the first embodiment except that the first electromagnetic wave shielding means 30 for performing electromagnetic wave shielding on individual semiconductor packages along the sawing line 12 of the strip substrate 10, Is formed.

단지, 본 발명의 제2실시예는 상기 제1전자파 차폐수단(30)을 형성하기 위하여 스트립 기판(10)의 소잉라인(12)의 양쪽 인접부와 일치하는 몰딩 컴파운드 수지(20)에 레이저 가공을 이용한 제1레이저 드릴링홀(31)이 2열 배열로 형성된 점에 차이가 있다.The second embodiment of the present invention is characterized in that the molding compound resin 20 coinciding with both adjacent portions of the sawing line 12 of the strip substrate 10 to form the first electromagnetic wave shielding means 30 is laser- There is a difference in that the first laser drilling holes 31 are formed in a two-row arrangement.

따라서, 몰딩 컴파운드 수지(20)의 표면에 전자파 차폐물질(50)이 코팅되는 동시에 제1레이저 드릴링홀(31)내에 전자파 차폐물질(50)이 충진되는 상태가 되며, 소잉후에는 2열의 제1레이저 드릴링홀(31)내에 충진된 전자파 차폐물질(50)의 측부가 제1실시예와 달리 외부로 노출되지 않아 전자파 차폐물질(50)의 보호가 이루어질 수 있다.Therefore, the electromagnetic shielding material 50 is coated on the surface of the molding compound resin 20 and the electromagnetic shielding material 50 is filled in the first laser drilling hole 31, and after the sowing, The sides of the electromagnetic shielding material 50 filled in the laser drilling hole 31 are not exposed to the outside as in the first embodiment, so that the electromagnetic shielding material 50 can be protected.

마찬가지로, 본 발명의 제2실시예에 따른 개개 단위의 패키지도 몰딩 컴파운드 수지 및 스트립 기판의 그라운드 패턴 표면에 전자파 차폐물질이 코팅된 상태가 되어, 내부의 반도체 칩 및 수동소자 들이 외부로 전자파를 발산하거나, 외부로부터의 전자파가 내부의 반도체 칩 및 수동소자 들로 전달되는 것을 용이하게 차폐하는 역할을 하게 된다.Likewise, the packages of individual units according to the second embodiment of the present invention are also coated with electromagnetic shielding material on the surface of the ground pattern of the molding compound resin and the strip substrate, and the semiconductor chips and the passive elements therein radiate electromagnetic waves to the outside Or to easily shield electromagnetic waves from the outside from being transmitted to the internal semiconductor chips and passive elements.

제3실시예 및 제4실시예Third Embodiment and Fourth Embodiment

첨부한 도 3 및 도 4는 본 발명의 제3실시예 및 제4실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 과정을 나타낸 단면도이다.3 and 4 are cross-sectional views illustrating a semiconductor package having an electromagnetic wave shielding unit according to a third embodiment and a fourth embodiment of the present invention and a manufacturing process thereof.

본 발명의 제3실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지는 상기한 제1실시예의 패키지 구조와 동일하게 구성하되, 각 반도체 칩(16)과, 반도체 칩(16) 및 수동소자(18)와, 각 수동소자(18) 간의 경계부에 독립적으로 구분 가능한 제2전자파 차폐수단(40)이 더 형성된 점에 특징이 있고, 제4실시예에 따른 패키지는 제2실시예와 동일하게 구성하되, 마찬가지로 각 반도체 칩(16)과, 반도체 칩(16) 및 수동소자(18)와, 각 수동소자(18) 간의 경계부에 독립적으로 구분 가능한 제2전자파 차폐수단(40)이 더 형성된 점에 특징이 있다.The semiconductor package having the electromagnetic wave shielding means according to the third embodiment of the present invention is constructed in the same manner as the package structure of the first embodiment except that each semiconductor chip 16, the semiconductor chip 16, And a second electromagnetic wave shielding means 40 which is independently distinguishable at a boundary portion between the passive elements 18 is further formed. The package according to the fourth embodiment is configured in the same manner as the second embodiment, The second electromagnetic wave shielding means 40 is further formed such that the second electromagnetic wave shielding means 40 can be independently distinguished from each semiconductor chip 16, the semiconductor chip 16, the passive elements 18 and the respective passive elements 18 have.

이를 위해, 상기한 제1실시예 또는 제2실시예의 패키지 제조 공정 중, 레이저 가공 공정시 각 반도체 칩(16) 간의 경계 라인과, 반도체 칩(16)과 수동소자(18) 간의 경계 라인과, 각 수동소자(18) 간의 경계 라인 중 선택된 하나 이상의 경계라인을 따라 몰딩 컴파운드 수지(20)에 제2레이저 드릴링홀(41)을 형성하는 과정이 더 진행된다.For this purpose, in the package manufacturing process of the first embodiment or the second embodiment described above, a boundary line between each semiconductor chip 16 in the laser processing step, a boundary line between the semiconductor chip 16 and the passive element 18, The process of forming the second laser drilling hole 41 in the molding compound resin 20 along the selected one or more boundary lines among the boundary lines between the passive elements 18 is further performed.

이때, 상기 제2레이저 드릴링홀(41)을 통하여 스트립 기판(10)의 각 반도체 패키지 영역에 형성된 그라운드 패턴(42)이 노출되는 상태가 된다.At this time, the ground pattern 42 formed in each semiconductor package area of the strip substrate 10 is exposed through the second laser drilling hole 41.

또한, 전자파 차폐물질(50)을 코팅하는 과정 중, 제2레이저 드릴링홀(41)내에 전자파 차폐물질(50)이 충진되어 그라운드 패턴(42)과 도전 가능하게 연결되는 상태가 된다.In addition, during the process of coating the electromagnetic shielding material 50, the electromagnetic shielding material 50 is filled in the second laser drilling hole 41 to become conductive with the ground pattern 42.

이렇게 본 발명의 제3 및 제4실시예에 따른 반도체 패키지의 2전자파 차폐수단(40)은 각 반도체 칩(16) 간의 경계 라인과, 반도체 칩(16)과 수동소자(18) 간의 경계 라인과, 각 수동소자(18) 간의 경계 라인 중 선택된 하나 이상의 경계라인을 따라 몰딩 컴파운드 수지(20)에 가공되는 제2레이저 드릴링홀(41)과, 이 제2레이저 드릴링홀(41)을 통하여 외부로 노출되어, 몰딩 컴파운드 수지(20)의 전체 표면에 걸쳐 코팅된 전자파 차폐물질(50)과 도전 가능하게 연결되는 스트립 기판(10)의 그라운드 패턴(42)으로 구성된다.Thus, the two electromagnetic wave shielding means 40 of the semiconductor package according to the third and fourth embodiments of the present invention has a boundary line between each semiconductor chip 16, a boundary line between the semiconductor chip 16 and the passive element 18, A second laser drilling hole 41 that is machined into the molding compound resin 20 along at least one selected boundary line among the boundary lines between the respective passive elements 18, And a ground pattern 42 of the strip substrate 10 which is exposed and connected electrically to the electromagnetic shielding material 50 coated over the entire surface of the molding compound resin 20. [

따라서, 하나의 기판에 여러개의 반도체 칩과 수동소자 등이 부착되는 반도체 패키지의 경우, 각 반도체 칩과 수동소자 등을 각기 독립적인 공간으로 만들어주는 구획형의 제2전자파 차폐수단(40)을 스트립 기판(10)에 접지 가능하게 형성함으로써, 외부로부터의 전자파를 접지시켜 제거함은 물론 기판에 부착된 칩과 칩 또는 칩과 수동소자 끼리도 전자파 차폐가 용이하게 이루어질 수 있다.Therefore, in the case of a semiconductor package in which a plurality of semiconductor chips and a passive element are attached to one substrate, the second electromagnetic wave shielding means 40 of the partition type, which makes each semiconductor chip and passive elements into independent spaces, By forming the substrate 10 so as to be able to be grounded, electromagnetic waves from the outside can be grounded and removed, and electromagnetic waves can be easily shielded between chips, chips, and passive elements attached to the substrate.

제5실시예Fifth Embodiment

도 5 및 도 6은는 본 발명의 제5실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지및 그 제조 과정을 나타낸 단면도이다.5 and 6 are cross-sectional views illustrating a semiconductor package having electromagnetic wave shielding means according to a fifth embodiment of the present invention and a manufacturing process thereof.

본 발명의 제5실시예에 따른 패키지는 상기한 제1실시예와 같이 스트립 기판(10)의 소잉라인(12)을 따라 개개 단위의 반도체 패키지에 대한 전자파 차폐를 수행하는 다른 형태의 제1전자파 차폐수단(30)이 형성된 점에 특징이 있다.The package according to the fifth embodiment of the present invention is similar to the first embodiment described above except that the first electromagnetic wave of another type that performs electromagnetic wave shielding for individual semiconductor packages along the sawing line 12 of the strip substrate 10 And the shielding means 30 is formed.

먼저, 상기 스트립 기판(10)의 각 반도체 패키지 영역에는 서로 수평 배열을 이루면서 복수의 반도체 칩(16) 및 수동소자(18, 예를 들어 저항, 인덕터, 커패시터 등)들이 도전 가능하게 부착된다.First, a plurality of semiconductor chips 16 and passive elements 18 (for example, resistors, inductors, capacitors, and the like) are electrically connected to each other in the semiconductor package regions of the strip substrate 10 in a horizontal arrangement.

이때, 상기 스트립 기판(10)에 다른 형태의 제1전자파 차폐수단(30)이 몰딩 전에 부착된다.At this time, another type of first electromagnetic wave shielding means 30 is attached to the strip substrate 10 before molding.

본 발명의 제5실시예에 따른 제1전자파 차폐수단(30)은 스트립 기판(10)의 소잉라인(12)을 통하여 노출된 그라운드 패턴(33)과, 이 그라운드 패턴(33)에 적층 부착되어 몰딩 컴파운드 수지(20)의 전체 표면에 걸쳐 코팅된 전자파 차폐물질(50)과 도전 가능하게 연결되는 제1금속기둥(34)으로 구성된다.The first electromagnetic wave shielding means 30 according to the fifth embodiment of the present invention includes the ground pattern 33 exposed through the sawing line 12 of the strip substrate 10 and the ground pattern 33 laminated to the ground pattern 33 And a first metal pillar (34) that is conductively connected to the electromagnetic shielding material (50) coated over the entire surface of the molding compound resin (20).

다음으로, 상기 스트립 기판(10)의 전체 표면에 걸쳐 몰딩 컴파운드 수지(20)에 의한 오버 몰딩이 이루어짐으로써, 각 반도체 칩(16) 및 수동소자(18)들이 몰딩 컴파운드 수지(20)에 의하여 봉지되는 상태가 되고, 동시에 제1금속기둥(34)의 둘레부도 봉지되는 상태가 된다.The semiconductor chip 16 and the passive elements 18 are overmolded by the molding compound resin 20 over the entire surface of the strip substrate 10 so that the semiconductor chip 16 and the passive elements 18 are sealed by the molding compound resin 20, And at the same time, the periphery of the first metal column 34 is also sealed.

이렇게 몰딩 공정후, 몰딩 컴파운드 수지(20) 및 제1금속기둥(34)의 상부 표면에 전자파 차폐물질(50)을 코팅한 다음, 스트립 기판(10)의 소잉라인을 비롯하여 그 위의 제1금속기둥(34)을 절반으로 분리시키는 소잉공정을 진행함으로써, 제1금속기둥(34)과 전자파 차폐물질(50)에 의한 전자파 차폐가 이루어지는 제5실시예에 따른 패키지가 완성된다.After the molding process, the electromagnetic shielding material 50 is coated on the upper surfaces of the molding compound resin 20 and the first metal pillar 34, and then the stripping substrate 10, The package according to the fifth embodiment in which electromagnetic waves are shielded by the first metal column 34 and the electromagnetic shielding material 50 is completed by proceeding the sowing process of separating the pillars 34 in half.

즉, 본 발명의 제5실시예에 따른 소잉후의 개개 단위 패키지를 보면, 몰딩 컴파운드 수지 및 제1금속기둥의 표면에 전자파 차폐물질이 코팅된 상태가 되어, 내부의 반도체 칩 및 수동소자 들이 외부로 전자파를 발산하거나, 외부로부터의 전자파가 내부의 반도체 칩 및 수동소자 들로 전달되는 것을 용이하게 차폐하는 역할을 하게 된다.That is, in the individual unit package according to the fifth embodiment of the present invention, the electromagnetic shielding material is coated on the surface of the molding compound resin and the first metal column, And serves to easily dissipate electromagnetic waves or easily shield electromagnetic waves from the outside from being transmitted to the internal semiconductor chips and passive elements.

한편, 본 발명의 제5실시예에 따른 상기 제1금속기둥(34)에는 첨부한 도 6에서 보듯이 스트립 기판(10)의 소잉라인(12)과 일치하는 소잉용 홈(35)이 형성되고, 소잉용 홈(35)내에는 몰딩 컴파운드 수지(20)가 채워지도록 하는 것이 바람직하며, 그 이유는 소잉 공정시 제1금속기둥(34)을 절반으로 소잉하는 것에 비하여 몰딩 컴파운드 수지를 소잉하는 것을 보다 용이하기 때문이다.Meanwhile, in the first metal pillar 34 according to the fifth embodiment of the present invention, grooves 35 corresponding to the sawing lines 12 of the strip substrate 10 are formed as shown in FIG. 6 , It is preferable to fill the molding compound resin 20 in the ingot groove 35 because the molding compound resin is sagged compared to half sagging the first metal column 34 in the soaking process Because it is easier.

즉, 제1금속기둥을 직접 소잉하면 소잉수단(예를 들어, 블레이드 등)에 금속이 직접 닿는 시간이 증가하여 소잉수단의 손상이 발생될 수 있지만, 제1금속기둥(34)에 소잉라인과 일치하는 소잉용 홈(35)을 형성하고, 이 소잉용 홈(35)내에 몰딩시 몰딩 컴파운드 수지(20)가 채워지도록 함으로써, 소잉 공정시 몰딩 컴파운드 수지 및 제1금속기둥의 하단부만을 용이하게 소잉하면 되므로, 보다 원활한 소잉 공정이 이루어질 수 있다.That is, if the first metal column is directly sowed, the time for the metal to directly touch the sawing means (for example, a blade or the like) may increase and damage to the sawing means may occur. However, The molding compound resin 20 is filled in the grooving groove 35 so that only the molding compound resin and the lower end of the first metal column can be easily sowed Therefore, a smooth sawing process can be performed.

제6실시예Sixth Embodiment

도 7 및 도 8은 본 발명의 제6실시예에 따른 전자파 차폐수단을 갖는 반도체 패키지를 나타낸 단면도이다.7 and 8 are sectional views showing a semiconductor package having electromagnetic wave shielding means according to a sixth embodiment of the present invention.

본 발명의 제6실시예는 상기한 제5실시예와 동일하고, 단지 각 반도체 칩(16)과, 반도체 칩(16) 및 수동소자(18)와, 각 수동소자(18) 간의 경계부에 독립적으로 구분 가능한 제2전자파 차폐수단(40)으로서 제2금속기둥(44)이 더 형성된 점에 특징이 있다.The sixth embodiment of the present invention is the same as the fifth embodiment described above except that only the semiconductor chip 16, the semiconductor chip 16, the passive elements 18, And the second metal pillar 44 is further formed as the second electromagnetic wave shielding means 40 which can be divided into the first electromagnetic wave shielding means 40 and the second electromagnetic wave shielding means 40. [

본 발명의 제6실시예에 따른 제2전자파 차폐수단(40)은 도 7에서 보듯이, 스트립 기판(10)의 각 소자의 경계부를 통하여 노출된 그라운드 패턴(43)과, 각 반도체 칩(16) 사이, 반도체 칩(16)과 수동소자(18) 사이, 각 수동소자(18) 사이를 구분하면서 그라운드 패턴(43)에 적층 부착되어, 몰딩 컴파운드 수지(20)의 전체 표면에 걸쳐 코팅된 전자파 차폐물질(50)과 도전 가능하게 연결되는 제2금속기둥(44)으로 구성된다.7, the second electromagnetic wave shielding unit 40 according to the sixth embodiment of the present invention includes a ground pattern 43 exposed through a boundary of each element of the strip substrate 10, And the passive elements 18 and the ground pattern 43 while being separated from each other between the semiconductor chip 16 and the passive elements 18 and between the passive elements 18 and between the semiconductor chip 16 and the passive elements 18, And a second metal post 44 that is conductively connected to the shielding material 50.

바람직하게는, 도 8에서 보듯이 상기 제2금속기둥(44)의 상면에는 결합용 홈(45)을 형성하여 몰딩 컴파운드 수지(20)가 채워지도록 함으로써, 제2금속기둥(44)이 몰딩 컴파운드 수지(20)와 견고한 결합력을 유지하도록 한다.8, a coupling groove 45 is formed on the upper surface of the second metal column 44 to fill the molding compound resin 20, so that the second metal column 44 is filled with the molding compound So that a firm bonding force with the resin 20 is maintained.

따라서, 본 발명의 제6실시예에 따르면 하나의 기판에 여러개의 반도체 칩과 수동소자 등이 부착되는 반도체 패키지의 경우, 각 반도체 칩과 수동소자 등을 각기 독립적인 공간으로 만들어주는 제2금속기둥(44)을 포함하는 제2전자파 차폐수단(40)을 스트립 기판(10)에 접지 가능하게 형성함으로써, 외부로부터의 전자파를 접지시켜 제거함은 물론 기판에 부착된 칩과 칩 또는 칩과 수동소자 끼리도 전자파 차폐가 용이하게 이루어질 수 있다.
Therefore, according to the sixth embodiment of the present invention, in the case of a semiconductor package in which a plurality of semiconductor chips and a passive element are attached to one substrate, a second metal pillar The second electromagnetic wave shielding means 40 including the second electromagnetic wave shielding means 44 can be grounded on the strip substrate 10 to ground and remove electromagnetic waves from the outside, Electromagnetic wave shielding can be easily performed.

10 : 스트립 기판
12 : 소잉라인
14 : 반도체 패키징 영역
16 : 반도체 칩
18 : 수동소자
20 : 몰딩 컴파운드 수지
30 : 제1전자파 차폐수단
31 : 제1레이저 드릴링홀
32, 33 : 그라운드 패턴
34 : 제1금속기둥
35 : 소잉용 홈
40 : 제2전자파 차폐수단
41 : 제2레이저 드릴링홀
42,43 : 그라운드 패턴
44 : 제2금속기둥
45 : 결합용 홈
50 : 전자파 차폐물질10: strip substrate
12: Sowing line
14: Semiconductor packaging area
16: semiconductor chip
18: Passive element
20: Molding compound resin
30: first electromagnetic wave shielding means
31: First laser drilling hole
32, 33: ground pattern
34: 1st metal column
35: grooving groove
40: second electromagnetic wave shielding means
41: second laser drilling hole
42, 43: Ground pattern
44: second metal pole
45: coupling groove
50: electromagnetic wave shielding material

Claims (7)

소잉라인(12)을 경계로 다수의 반도체 패키징 영역(14)이 형성된 스트립 기판(10)과, 스트립 기판(10)의 각 반도체 패키징 영역(14)에 도전 가능하게 부착되는 복수의 반도체 칩(16) 및 수동소자(18)와, 스트립 기판(10)의 전체 표면에 오버몰딩되어 각 반도체 칩(16)과 수동소자(18)를 봉지하는 몰딩 컴파운드 수지(20)를 포함하는 전자파 차폐수단을 갖는 반도체 패키지에 있어서,
상기 스트립 기판(10)의 소잉라인 또는 소잉라인의 양쪽 인접부에 형성되는 제1전자파 차폐수단(30)과;
상기 각 반도체 칩(16)과, 반도체 칩(16) 및 수동소자(18)와, 각 수동소자(18) 간의 경계부에 독립적으로 구분 가능한 구조로 형성되는 제2전자파 차폐수단(40)과;
상기 제1 및 제2전자파 차폐수단(30,40)과 도전 가능하게 코팅되는 동시에 몰딩 컴파운드 수지(20)의 전체 표면에 걸쳐 코팅되는 전자파 차폐물질(50);
을 포함하여 구성된 것을 특징으로 하는 전자파 차폐수단을 갖는 반도체 패키지.
A strip substrate 10 on which a plurality of semiconductor packaging regions 14 are formed with the sowing line 12 as a boundary and a plurality of semiconductor chips 16 electrically conductive to each semiconductor packaging region 14 of the strip substrate 10 And a molding compound resin 20 which is overmolded on the entire surface of the strip substrate 10 to seal each semiconductor chip 16 and the passive elements 18 A semiconductor package comprising:
A first electromagnetic wave shielding means 30 formed on both adjacent portions of a sawing line or a sawing line of the strip substrate 10;
A second electromagnetic wave shielding means 40 formed in a structure capable of independently distinguishing between the semiconductor chip 16, the semiconductor chip 16, the passive elements 18 and the respective passive elements 18;
An electromagnetic wave shielding material 50 which is coated with the first and second electromagnetic wave shielding means 30 and 40 and coated over the entire surface of the molding compound resin 20;
Wherein the electromagnetic wave shielding means comprises:
청구항 1에 있어서,
상기 제1전자파 차폐수단(30)은:
스트립 기판(10)의 소잉라인 또는 소잉라인의 양쪽 인접부를 따라 몰딩 컴파운드 수지(20)에 가공되는 제1레이저 드릴링홀(31)과;
제1레이저 드릴링홀(31)을 통하여 외부로 노출되어, 몰딩 컴파운드 수지(20)의 전체 표면에 걸쳐 코팅된 전자파 차폐물질(50)과 도전 가능하게 연결되는 스트립 기판(10)의 그라운드 패턴(32);
으로 구성된 것을 특징으로 하는 전자파 차폐수단을 갖는 반도체 패키지.
The method according to claim 1,
The first electromagnetic wave shielding means (30) comprises:
A first laser drilling hole (31) machined into a molding compound resin (20) along both adjacent portions of a sawing line or a sawing line of the strip substrate (10);
The ground pattern 32 of the strip substrate 10 which is exposed to the outside through the first laser drilling hole 31 and is electrically connected to the electromagnetic shielding material 50 coated over the entire surface of the molding compound resin 20 );
And an electromagnetic wave shielding means for shielding the electromagnetic wave.
청구항 1에 있어서,
상기 2전자파 차폐수단(40)은:
각 반도체 칩(16) 간의 경계 라인과, 반도체 칩(16)과 수동소자(18) 간의 경계 라인과, 각 수동소자(18) 간의 경계 라인 중 선택된 하나 이상의 경계라인을 따라 몰딩 컴파운드 수지(20)에 가공되는 제2레이저 드릴링홀(41)과;
제2레이저 드릴링홀(41)을 통하여 외부로 노출되어, 몰딩 컴파운드 수지(20)의 전체 표면에 걸쳐 코팅된 전자파 차폐물질과 도전 가능하게 연결되는 스트립 기판(10)의 그라운드 패턴(42);
으로 구성된 것을 특징으로 하는 전자파 차폐수단을 갖는 반도체 패키지.
The method according to claim 1,
The two electromagnetic wave shielding means (40) comprises:
The molding compound resin 20 is formed along a boundary line between the semiconductor chips 16 and a boundary line between the semiconductor chip 16 and the passive element 18 and a boundary line between the passive elements 18, A second laser drilling hole 41 to be machined into the second laser drilling hole 41;
A ground pattern (42) of the strip substrate (10) exposed to the outside through the second laser drilling hole (41) and electrically connected to the electromagnetic shielding material coated over the entire surface of the molding compound resin (20);
And an electromagnetic wave shielding means for shielding the electromagnetic wave.
청구항 1에 있어서,
상기 제1전자파 차폐수단(30)은:
스트립 기판(10)의 소잉라인(12)을 통하여 노출된 그라운드 패턴(33)과;
그라운드 패턴(33)에 적층 부착되어, 몰딩 컴파운드 수지(20)의 전체 표면에 걸쳐 코팅된 전자파 차폐물질(50)과 도전 가능하게 연결되는 제1금속기둥(34);
으로 구성된 것을 특징으로 하는 전자파 차폐수단을 갖는 반도체 패키지.
The method according to claim 1,
The first electromagnetic wave shielding means (30) comprises:
A ground pattern (33) exposed through a sawing line (12) of the strip substrate (10);
A first metal pillar 34 laminated on the ground pattern 33 and electrically connected to the electromagnetic shielding material 50 coated over the entire surface of the molding compound resin 20;
And an electromagnetic wave shielding means for shielding the electromagnetic wave.
청구항 4에 있어서,
상기 제1금속기둥(34)에는 스트립 기판(10)의 소잉라인(12)과 일치하는 소잉용 홈(35)이 형성되고, 소잉용 홈(35)내에는 몰딩 컴파운드 수지(20)가 채워진 것을 특징으로 하는 전자파 차폐수단을 갖는 반도체 패키지.
The method of claim 4,
The first metal column 34 is formed with a grooving groove 35 corresponding to the sawing line 12 of the strip substrate 10 and a molding compound resin 20 filled in the grooving groove 35 Wherein the electromagnetic wave shielding means is a semiconductor package.
청구항 1에 있어서,
상기 제2전자파 차폐수단(40)은:
스트립 기판(10)의 각 소자의 경계부를 통하여 노출된 그라운드 패턴(43)과;
각 반도체 칩(16) 사이, 반도체 칩(16)과 수동소자(18) 사이, 각 수동소자(18) 사이를 구분하면서 그라운드 패턴(43)에 적층 부착되어, 몰딩 컴파운드 수지(20)의 전체 표면에 걸쳐 코팅된 전자파 차폐물질(50)과 도전 가능하게 연결되는 제2금속기둥(44);
으로 구성된 것을 특징으로 하는 전자파 차폐수단을 갖는 반도체 패키지.
The method according to claim 1,
The second electromagnetic wave shielding means (40) comprises:
A ground pattern 43 exposed through a boundary of each element of the strip substrate 10;
The entire surface of the molding compound resin 20 is laminated and adhered to the ground pattern 43 between the respective semiconductor chips 16, between the semiconductor chip 16 and the passive elements 18 and between the passive elements 18, A second metal pillar 44 electrically connected to the electromagnetic shielding material 50 coated over the first metal pillar 44;
And an electromagnetic wave shielding means for shielding the electromagnetic wave.
청구항 6에 있어서,
상기 제2금속기둥(44)에는 몰딩 컴파운드 수지(20)가 채워지는 결합용 홈(45)이 형성된 것을 특징으로 하는 전자파 차폐수단을 갖는 반도체 패키지.The method of claim 6,
Wherein the second metal column (44) is provided with a coupling groove (45) for filling the molding compound resin (20).
KR1020140013008A 2014-02-05 2014-02-05 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same KR101573283B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140013008A KR101573283B1 (en) 2014-02-05 2014-02-05 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140013008A KR101573283B1 (en) 2014-02-05 2014-02-05 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20150092528A true KR20150092528A (en) 2015-08-13
KR101573283B1 KR101573283B1 (en) 2015-12-02

Family

ID=54056794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140013008A KR101573283B1 (en) 2014-02-05 2014-02-05 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101573283B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109479A (en) * 2016-03-21 2017-09-29 삼성에스디아이 주식회사 Semiconductor package and method for manufacturing the same
KR20180077028A (en) * 2016-12-28 2018-07-06 가부시기가이샤 디스코 Method of manufacturing semiconductor package
CN113471175A (en) * 2021-06-29 2021-10-01 荣成歌尔微电子有限公司 Conformal shielding structure and preparation method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698292B1 (en) * 2016-01-05 2017-01-19 앰코 테크놀로지 코리아 주식회사 Semiconductor module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046254B1 (en) 2010-02-05 2011-07-04 앰코 테크놀로지 코리아 주식회사 Semiconductor package having electromagnetic waves shielding means and, method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109479A (en) * 2016-03-21 2017-09-29 삼성에스디아이 주식회사 Semiconductor package and method for manufacturing the same
KR20180077028A (en) * 2016-12-28 2018-07-06 가부시기가이샤 디스코 Method of manufacturing semiconductor package
CN113471175A (en) * 2021-06-29 2021-10-01 荣成歌尔微电子有限公司 Conformal shielding structure and preparation method thereof

Also Published As

Publication number Publication date
KR101573283B1 (en) 2015-12-02

Similar Documents

Publication Publication Date Title
KR101332332B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
TWI585937B (en) Semiconductor package with conformal em shielding structure and manufacturing method of same
US9935083B2 (en) Semiconductor package and manufacturing method thereof
US9780081B2 (en) Chip package structure and manufacturing method therefor
JP5512566B2 (en) Semiconductor device
JP5400094B2 (en) Semiconductor package and mounting method thereof
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
US8102032B1 (en) System and method for compartmental shielding of stacked packages
KR101048717B1 (en) Pcb strip and manufacturing method for printed circuit board having electro device embedded therein
KR20170113743A (en) Semiconductor package
US9397074B1 (en) Semiconductor device package and method of manufacturing the same
US20150062854A1 (en) Electronic component module and method of manufacturing the same
US20130234337A1 (en) Semiconductor package and fabrication method thereof
US9589908B1 (en) Methods to improve BGA package isolation in radio frequency and millimeter wave products
TW202142072A (en) System-in-package and method of assembly of a system-in-package
KR101563910B1 (en) EMI shielding device for semiconductor package and method for manufacturing the same
US11127645B2 (en) Grounding lids in integrated circuit devices
KR101573283B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
EP2937900A2 (en) Reconstitution techniques for semiconductor packages
US20130133940A1 (en) System in package module and method of fabricating the same
KR20140083084A (en) Semiconductor chip package having Electromagnetic interference shielding layer and method for manufacturing the same
KR101653563B1 (en) Stack type semiconductor package and method for manufacturing the same
TWI553818B (en) Method of manufacturing electronic package module and structure of electronic package module
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
KR101478510B1 (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 5