KR20150089769A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20150089769A
KR20150089769A KR1020140010763A KR20140010763A KR20150089769A KR 20150089769 A KR20150089769 A KR 20150089769A KR 1020140010763 A KR1020140010763 A KR 1020140010763A KR 20140010763 A KR20140010763 A KR 20140010763A KR 20150089769 A KR20150089769 A KR 20150089769A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
electrode
disposed
emitting device
Prior art date
Application number
KR1020140010763A
Other languages
English (en)
Other versions
KR102119851B1 (ko
Inventor
최정현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140010763A priority Critical patent/KR102119851B1/ko
Publication of KR20150089769A publication Critical patent/KR20150089769A/ko
Application granted granted Critical
Publication of KR102119851B1 publication Critical patent/KR102119851B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

실시 예는 기판, 상기 기판 상에 배치되며, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물 및 상기 제1 반도체층과 전기적으로 연결된 제1 전극 및 상기 제2 반도체층과 전기적으로 연결된 제2 전극을 포함하고, 상기 측면 홈의 깊이는, 상기 측면 홈의 폭보다 작게 형성된 발광소자를 제공한다.

Description

발광소자{Light emitting device}
실시 예는 발광소자에 관한 것이다.
발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
실시 예의 목적은, 발광구조물에 접촉된 전극들을 통한 전류의 확산 및 열 방출이 용이한 구조를 갖는 발광소자를 제공함에 있다.
제1 실시 예에 따른 발광소자는, 기판, 상기 기판 상에 배치되며, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물 및 상기 제1 반도체층과 전기적으로 연결된 제1 전극 및 상기 제2 반도체층과 전기적으로 연결된 제2 전극을 포함하고, 상기 측면 홈의 깊이는, 상기 측면 홈의 폭보다 작게 형성될 수 있다.
제2 실시 예에 따른 발광소자는, 기판, 상기 기판 상에 배치되며, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물 및 상기 제1 반도체층과 전기적으로 연결된 제1 전극 및 상기 제2 반도체층과 전기적으로 연결된 제2 전극을 포함하고, 상기 제1 반도체층은, 상기 기판 상에 인접하며 제1 폭을 갖는 제1 영역 및 상기 활성층 및 상기 제2 반도체층이 배치되고, 상기 제1 폭보다 좁은 제2 폭을 가지는 제2 영역을 포함하며, 상기 제1 전극은, 상기 제2 영역에 전기적으로 연결될 수 있다.
제3 실시 예에 따른 발광소자는, 기판, 상기 기판 상에 배치되며, 전극배치홈이 형성된 제1 반도체층, 상기 전극배치홈을 제외한 상기 제1 반도체층에 배치된 활성층 및 상기 활성층 상에 배치된 제2 반도체층을 포함하는 발광구조물, 상기 발광구조물의 측면 상에 배치된 제1 패시베이션, 상기 전극배치홈에 배치되어, 상기 제1 반도체층과 전기적으로 연결된 제1 전극 및 상기 제1 패시베이션 상에 배치되며, 상기 제2 반도체층과 전기적으로 연결된 제2 전극을 포함할 수 있다.
실시 예에 따른 발광소자는, 제1 반도체층의 측면에 제1 전극 및 제2 반도체층의 상면에 제2 전극을 배치함으로써, 제1, 2 전극 사이에 전류 확산이 용이한 이점이 있다.
또한, 실시 예에 따른 발광소자는, 제1 반도체층의 측면에 배치된 제1 전극을 통하여 발광구조물에서 발생된 열을 방출하기 용이한 이점이 있다.
도 1은 제1 실시 에에 따른 발광소자를 나타낸 단면도이다.
도 2는 도 1에 나타낸 발광소자의 제조과정을 나타낸 공정도이다.
도 3 내지 도 5는 도 1에 나타낸 발광소자에 대한 다양한 실시 예를 나타낸 단면도이다.
도 6은 제2 실시 예에 따른 발광소자를 나타낸 단면도이다.
도 7 내지 도 9는 도 6에 나타낸 발광소자에 대한 다양한 실시 예를 나타낸 단면도이다.
도 10은 제3 실시 예에 따른 발광소자를 나타낸 단면도이다.
도 11 내지 도 13은 도 10에 나타낸 발광소자에 대한 다양한 실시 예를 나타낸 단면도이다.
도 14는 실시 예에 따른 발광소자를 포함하는 발광소자 패키지에 대한 제1 실시 예를 나타낸 사시도이다.
도 15는 도 14에 나타낸 발광소자 패키지를 나타낸 단면도이다.
도 16은 실시 예에 따른 발광소자를 포함하는 발광소자 패키지에 대한 제2 실시 예를 나타낸 사시도이다.
도 17은 제1 실시 예에 따른 표시 장치를 나타낸 분해 사시도이다.
도 18은 제2 실시 예에 따른 표시 장치를 나타낸 단면도이다.
도 19는 실시 예에 따른 조명장치를 나타낸 분해 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 제1 실시 예에 따른 발광소자를 나타낸 단면도이다.
도 1을 참조하면, 발광소자(100)는 기판(110), 기판(110) 상에 배치되며, 제1 반도체층(120), 제2 반도체층(140) 및 제1, 2 반도체층(120, 140) 사이에 활성층(130)을 포함하는 발광구조물(150) 및 제1 반도체층(120)에 전기적으로 연결된 제1 전극(162) 및 제2 반도체층(140)에 전기적으로 연결된 제2 전극(164)를 포함할 수 있다.
기판(110)은 반도체 단결정을 성장시키기에 적합하며 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), Si, GaAs, Si, GaP, InP, Ge, Ga203, ZnO, GaN, SiC 및 AlN 중 적어도 어느 하나로 형성될 수 있으며, 이에 한정을 두지 않는다.
기판(110)은 습식세척을 하여 표면의 불순물을 제거할 수 있고, 기판(110)은 광 추출 효과를 향상시키기 위해 표면에 광추출 패턴이 패터닝 될 수 있으나, 이에 한정을 두지 않는다.
또한, 기판(110)은 열의 방출을 용이하게 하여 열적 안정성을 향상시킬 수 있는 재질을 사용할 수 있다.
한편 기판(110) 상에는 광추출 효율을 향상시키는 반사 방지층(미도시)이 배치될 수 있으며, 상기 반사 방지층은 AR 코팅층(Anti-Reflective Coating Layer)이라고 불리는 것으로, 기본적으로 복수의 계면으로부터의 반사광끼리의 간섭 현상을 이용한다. 즉, 다른 계면으로부터 반사되어 오는 광의 위상을 180도 어긋나도록 해서, 서로 상쇄되도록 하여, 반사광의 강도를 약하게 하고자 하는 것으로, 이에 한정을 두지 않는다.
기판(110) 상에는 기판(110)과 발광구조물(150) 사이의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(111)이 위치할 수 있다.
버퍼층(111)은 저온 분위기에서 형성할 수 있으며, 기판(110)과 발광구조물(150)과 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다.
버퍼층(111)은 기판(110) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(111)은 버퍼층(111) 상에 성장하는 발광구조물(150)의 결정성을 향상시킬 수 있다.
또한, 버퍼층(111)은 저온 분위기에서 형성될 수 있으며, 예를 들어, 단층구조로 형성되는 경우 GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 중 적어도 하나를 포함할 수 있으며, 이에 한정을 두지 않는다.
즉, 버퍼층(111)은 적층 구조로 AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN의 적층 구조 등의 구조로 형성될 수 있다.
발광구조물(150)에 포함된 제1 반도체층(120)은 기판(110) 또는 버퍼층(111) 상에 배치될 수 있으며, 활성층(130)으로 전자를 제공하는 n형 반도체층으로 구현될 수 있다.
제1 반도체층(120)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있다.
제1 반도체층(120)과 기판(110) 또는 제1 반도체층(120)과 버퍼층(111) 사이에는 도펀트가 도핑되지 않은 언도프트 반도체층(미도시)이 배치될 수 있으며, 상기 언도프트 반도체층은 제1 반도체층(120)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 반도체층(120)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 반도체층(120)과 같을 수 있으며, 이에 한정을 두지 않는다..
제1 반도체층(120) 상에는 활성층(130)이 배치될 수 있으며, 활성층(130)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(130)은 양자우물구조로 형성된 경우 예컨데, InxGa1-xN (0≤x≤1), AlyGa1-yN (0 ≤y≤1) 또는 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과, InxGa1-xN (0≤x≤1), AlyGa1-yN (0 ≤y≤1) 또는 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 우물층은 상기 장벽층의 에너지 밴드갭보다 작은 에너지 밴드갭을 갖는 물질로 형성될 수 있다.
또한, 활성층(130)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 배치될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 활성층(130)의 밴드 갭 보다는 큰 밴드 갭을 가질 수 있다.
활성층(130) 상에는 제2 반도체층(140)이 배치될 수 있으며, 제2 반도체층(140)은 활성층(130)으로 정공을 제공하는 p형 반도체층으로 구현될 수 있다.
제2 반도체층(140)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 활성층(130)과 제2 반도체층(140) 사이에는 활성층(130)에서 공급된 정공과 재결합되지 않는 전자가 제2 반도체층(140)으로 공급되는 것을 방지하기 위하 전자 파단층(Electron blocking layer, 미도시)을 포함할 수 있으며, 이에 한정을 두지 않는다.
상술한 제1 반도체층(120), 활성층(130) 및 제2 반도체층(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(120) 및 제2 반도체층(140) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(120)은 p형 반도체층으로 구현되고, 제2 반도체층(140)은 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(150) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
제1 반도체층(120)은 측면에 측면 홈(미도시)이 형성되며, 제1 전극(162)은 상기 측면 홈에 배치되어 제1 반도체층(120)과 전기적으로 연결될 수 있다.
즉, 제1 전극(162)은 제1 반도체층(120)의 상기 측면 홈 내에 배치됨으로써, 제2 전극(164)에 공급되는 캐리어가 제1 반도체층(120)의 측면 방향으로 확산되기 용이하게 할 수 있는 이점이 있다.
이때, 상기 측면 홈은 제1 반도체층(120)의 측면 둘레를 감싸도록 형성될 수 있으며, 이에 한정을 두지 않는다.
제1 전극(162)은 제1 반도체층(120)의 상기 측면 홈 내에 배치됨으로써, 적어도 일면이 노출되어 활성층(130)에서 발생된 광에 의한 열을 외부로 방출할 수 있는 이점이 있다.
또한, 제2 반도체층(140) 상에는 제2 전극(164)이 형성될 수 있으며, 제2 전극(164)은 제2 반도체층(140)의 중앙 영역에 배치되어, 제1 반도체층(120)의 상기 측면 홈에 배치된 제1 전극(162)으로 캐리어를 전달하기 용이하게 할 수 있다.
한편, 제1, 2 전극(162, 164)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며, 이에 한정을 두지 않는다.
또한, 제2 반도체층(140)과 제2 전극(164) 사이에는 투광성전극(170)이 배치될 수 있다.
투광성전극(170)은 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있으며, 제2 반도체층(140)에 캐리어의 주입을 원활히 하기 위한 것으로 전류군집현상을 방지할 수 있다.
도 2는 도 1에 나타낸 발광소자의 제조과정을 나타낸 공정도이다.
도 2(a) 내지 도 2(d)는 발광소자의 제조과정을 간략하게 나타낸 공정도이다.
도 2(a)를 참조하면, 발광소자(100)는 기판(110), 기판(110) 상에 버퍼층(111) 및 버퍼층(111) 상에 제1 반도체층(120)이 순차적으로 적층될 수 있다.
이때, 버퍼층(111)은 기판(110)과 제1 반도체층(120) 사이에 격자 부정합을 완화시킬 수 있는 물질로 이루어질 수 있으며, 이에 한정을 두지 않는다.
제1 반도체층(120)은 도 1에 나타낸 측면 홈(g)을 형성하기 위하여, 우선 제1 두께(d1)만큼 버퍼층(111) 상에 적층할 수 있다.
이때, 제1 반도체층(120)은 도 1에서 설명한 바와 같이 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있으며, 이에 한정을 두지 않는다.
도 2(b)를 참조하면, 발광소자(100)는 제1 반도체층(120)을 제1 폭(b1) 만큼 식각(etching)하여 제1 반도체층(120)에 단차 구조를 형성할 수 있다.
이때, 제1 폭(b1)은 제1 반도체층(120)의 제1 두께(d1) 대비 0.5배 내지 0.9배일 수 있다.
따라서, 제1 반도체층(120)은 측면 둘레에 단차 구조를 형성할 수 있음으로써, 제1 전극(162)이 배치될 수 있도록 할 수 있다.
도 2(c)를 참조하면, 발광소자(100)는 제1 반도체층(120)이 식각되어 형성된 단차 구조에 제1 전극(120)이 배치될 수 있다.
즉, 제1 전극(120)은 제2 폭(b2)으로 배치될 수 있으며, 제2 폭(b2)은 상기 단차 구조의 깊이(b3), 즉 측면 홈(g)의 깊이(b3) 대비 1배 내지 2배일 수 있으며, 제1 반도체층(120)의 측면 및 단차면에 접촉될 수 있다.
이후, 도 2(d)를 참조하면, 발광소자(110)는 제1 전극(120) 및 도 2(c)의 제1 반도체층(120) 상에 다시 제1 반도체층(120)을 적층할 수 있으며, 결과적으로 제1 반도체층(120)에 측면 홈(g)이 형성됨을 알 수 있다.
이후, 발광소자(110)는 제1 반도체층(120) 상에 활성층(130), 제2 반도체층(140), 투광성전극(170) 및 제2 전극(164)을 순차적으로 적층할 수 있다.
도 3 내지 도 5는 도 1에 나타낸 발광소자에 대한 다양한 실시 예를 나타낸 단면도이다.
도 3을 참조하면, 발광소자(100)는 기판(110), 발광구조물(150), 투광성전극(170) 및 제1, 2 전극(162, 164)를 포함할 수 있다.
도 3의 발광소자는 도 1에 나타낸 발광소자와 동일한 구성에 대하여 설명을 생략하거나 간략하게 설명한다.
즉, 도 3에 나타낸 기판(110), 발광구조물(150) 및 제1 전극(162)은 도 1에 나타낸 기판(110), 발광구조물(150) 및 제1 전극(162)과 동일한 구성 및 결합 관계를 가지므로, 설명을 생략한다.
투광성전극(170)은 제2 전극(164)이 배치되는 전극 홈(g1)이 형성될 수 있으며, 예를 들어 제2 반도체층(140)의 중앙 영역에 형성될 수 있으며, 이에 한정을 두지 않는다.
이때, 투광성전극(170)은 제2 전극(164)의 측면 및 하면과 접촉됨으로써, 제2 전극(164)으로부터 공급되는 전류를 제2 반도체층(140)으로 확산시킬 수 있다.
도 4를 참조하면, 발광소자(100)는 제2 반도체층(140)과 투광성전극(170) 사이에 배치된 전류제한층(180)을 포함할 수 있다.
여기서, 전류제한층(180)은 도 3에 나타낸 전극 홈(g1)의 하부에 배치될 수 있으며, 이에 한정을 두지 않는다.
즉, 전류제한층(180)은 제2 전극(164)의 사이즈, 즉 폭과 동일하거나 크게 형성될 수 있으며, 제2 전극(164)의 하부면으로 전류가 집중되는 현상을 방지할 수 있는 이점이 있다.
도 5를 참조하면, 발광소자(100)는 기판(110), 발광구조물(150), 투광성전극(170) 및 제1, 2 전극(162, 164)를 포함할 수 있다.
이때, 발광구조물(150)은 적어도 2이상의 발광 영역으로 구획하는 절연부재(190)를 포함할 수 있다.
실시 예에서, 절연부재(190)는 발광구조물(150) 및 투광성전극(170) 내부에 배치되어, 적어도 2이상의 발광 영역을 구획하는 것으로 나타내었으나, 제1 반도체층(120), 활성층(130), 제2 반도체층(140) 및 투광성전극(170) 중 적어도 2이상을 구획할 수 있으며, 이에 한정을 두지 않는다.
이때, 절연부재(190)은 발광소자(100)의 상부에서 바라보는 경우, 일자 형(미도시) 또는 십자 형(미도시)으로 형성될 수 있으며, 이에 한정을 두지 않는다.
도 6은 제2 실시 예에 따른 발광소자를 나타낸 단면도이다.
도 6을 참조하면, 발광소자(200)는 기판(210), 기판(210) 상에 배치되며, 제1 반도체층(220), 제2 반도체층(240) 및 제1, 2 반도체층(220, 240) 사이에 활성층(230)을 포함하는 발광구조물(250) 및 제1 반도체층(220)에 전기적으로 연결된 제1 전극(262), 제2 반도체층(240)에 전기적으로 연결된 제2 전극(264) 및 제2 반도체층(240)과 제2 전극(264) 사이에 배치된 투광성전극(270)을 포함할 수 있다.
실시 예에서, 기판(210) 및 기판(210) 상에 배치된 버퍼층(211)은 도 1에서 설명한 기판(110) 및 버퍼층(111)에서 설명한 바, 자세한 설명을 생략하기로 한다.
제1 반도체층(220)은 기판(210) 또는 버퍼층(211) 상에 제1 폭(w1)을 갖는 제1 영역(s1) 및 제1 폭(w1)보다 좁은 제2 폭(w2)을 갖는 제2 영역(s2)을 포함할 수 있으며, 제1, 2 영역(s1, s2)에 의해 단차 구조가 형성될 수 있다.
실시 예에서, 제2 영역(s2)은 제1 영역(s1)의 중앙 부분에 배치되는 것으로 설명하며, 이에 한정을 두지 않는다.
여기서, 발광소자(200)는 제2 영역(s2), 활성층(230) 및 제2 반도체층(240)의 측면상에 배치된 패시베이션(295)을 포함할 수 있다.
실시 예에서, 패시베이션(295)는 제2 영역(s2), 활성층(230), 제2 반도체층(240) 및 투광성전극(270)의 측면에 배치되며, 제2 반도체층(140)의 상부면에 배치되는 것으로 나타내고 설명하지만, 제2 영역(s2), 활성층(130), 제2 반도체층(240) 및 투광성전극(270) 중 적어도 2 이상의 측면에 배치될 수 있으며, 이에 한정을 두지 않는다.
즉, 패시베이션(295)은 제1 전극(262)이 활성층(230), 제2 반도체층(240) 및 투광성전극(270) 중 적어도 하나와 접촉되는 것을 방지하기 위한 절연물질로 이루어질 수 있다.
또한, 제1 전극(262)는 제1 영역(s1) 및 패시베이션(295) 상에 배치될 수 있으며, 제1 전극(262)은 제1 영역(s1) 상에만 배치될 수 있으며, 이에 한정을 두지 않는다.
실시 예에서 제1 전극(262)은 제1 영역(s1) 및 패시베이션(295) 상에 배치되는 것으로 나타내고 설명하였으나, 제1 영역(s1)의 측면 및 기판(210)의 측면과 하면에도 배치될 수 있으며, 이에 한정을 두지 않는다.
제2 전극(264)는 도 1에 나타낸 바와 같이 제2 반도체층(264)의 중앙 영역에 배치될 수 있으며, 이에 한정을 두지 않는다.
도 7 내지 도 9는 도 6에 나타낸 발광소자에 대한 다양한 실시 예를 나타낸 단면도이다.
도 7을 참조하면, 발광소자(200)는 기판(210), 발광구조물(250), 투광성전극(270), 패시베이션(295) 및 제1, 2 전극(262, 264)를 포함할 수 있다.
도 7의 발광소자(200)는 도 6에 나타낸 발광소자(200)와 중복되는 설명에 대하여 생략하거나 간략하게 설명한다.
즉, 도 7에 나타낸 기판(210), 발광구조물(250) 및 제1 전극(262)은 도 6에 나타낸 기판(210), 발광구조물(250) 및 제1 전극(262)과 동일한 구성 및 결합 관계를 가지므로, 설명을 생략한다.
투광성전극(270)은 제2 반도체층(240)의 중앙 영역에 대응되며, 제2 전극(264)이 배치되는 전극 홈(g2)이 형성될 수 있다.
이때, 투광성전극(270)은 제2 전극(264)의 측면 및 하면과 접척됨으로써, 제2 전극(274)으로부터 공급되는 전류를 제2 반도체층(240)으로 확산시킬 수 있다.
도 8를 참조하면, 발광소자(200)는 제2 반도체층(240)과 투광성전극(270) 사이에 배치된 전류제한층(280)을 포함할 수 있다.
여기서, 전류제한층(280)은 도 7에 나타낸 전극 홈(g2)의 하부에 배치될 수 있으며, 이에 한정을 두지 않는다.
즉, 전류제한층(280)은 제2 전극(264)의 사이즈, 즉 폭 보다 크게 형성될 수 있으며, 제2 전극(24)의 하부면으로 전류가 집중되는 현상을 방지할 수 있는 이점이 있다.
도 9를 참조하면, 발광소자(200)는 기판(210), 발광구조물(250), 투광성전극(270), 패시베이션(295) 및 제1, 2 전극(262, 264)를 포함할 수 있다.
이때, 발광구조물(250)은 적어도 2이상의 발광 영역으로 구획하는 절연부재(290)를 포함할 수 있다.
실시 예에서, 절연부재(290)는 발광구조물(250) 및 투광성전극(270) 내부에 배치되어, 적어도 2이상의 발광 영역을 구획하는 것으로 나타내었으나, 제1 반도체층(220), 활성층(230), 제2 반도체층(240) 및 투광성전극(270) 중 적어도 2이상을 구획할 수 있으며, 이에 한정을 두지 않는다.
이때, 절연부재(290)은 발광소자(200)의 상부에서 바라보는 경우, 일자 형 또는 십자 형으로 형성될 수 있으며, 이에 한정을 두지 않는다.
도 10은 제3 실시 예에 따른 발광소자를 나타낸 단면도이다.
도 10을 참조하면, 발광소자(300)는 기판(310), 기판(310) 상에 배치되고 제1 반도체층(320), 활성층(330) 및 제2 반도체층(340)을 포함하는 발광구조물(350), 제1 반도체층(320)과 전기적으로 연결된 제1 전극(362), 제2 반도체층(340)에 전기적으로 연결된 제2 전극(364) 및 제2 반도체층(340)과 제2 전극(364) 사이에 배치된 투광성전극(370)을 포함할 수 있다.
발광소자(300)는 기판(310)과 제1 반도체층(320) 사이에 버퍼층(311)을 포함할 수 있으며, 기판(310) 및 버퍼층(311)에 대한 자세한 설명은 도 1에서 설명한 바 생략하기로 한다.
제1 반도체층(320)은 전극배치홈(g4)을 기준으로 제1, 2 적층영역(ss1, ss2)으로 구분될 수 있다.
이때, 제1, 2 적층영역(ss1, ss2)에는 활성층(330), 제2 반도체층(340) 및 투광성전극(370)이 구분되어 적층될 수 있으며, 이에 한정을 두지 않는다.
제1, 2 적층영역(ss1, ss2)은 서로 동일한 크기 또는 사이즈로 형성될 수 있으며, 경우에 따라서는 다른 크기 또는 사이즈로 형성될 수 있으며, 이에 한정을 두지 않는다.
여기서, 전극배치홈(g4)는 제1 반도체층(320)을 상부에서 바라보는 경우, 제1 반도체층(320)의 중앙 영역에 형성된 것으로, 상면 형상에 대하여 한정을 두지 않는다.
이때, 전극배치홈(g4)에는 제1 전극(362)이 배치될 수 있다.
제1 전극(362)은 전극배치홈(g4)에 삽입배치되며, 제1 반도체층(320)과 하부면 및 측면 중 적어도 일면이 접촉될 수 있으며, 이에 한정을 두지 않는다.
전극배치홈(g4)의 깊이(q)는 제1 반도체층(320)의 두께(q1) 대비 0.2배 내지 04배 이거나, 또는 2 ㎛ 내지 4 ㎛ 일 수 있으며, 이에 한정을 두지 않는다.
즉, 전극배치홈(g4)의 깊이(q)는 제1 반도체층(320)의 두께(q1) 대비 0.2배 미만 또는 2 ㎛ 미만인 경우 전극배치홈(g4)을 형성하기 어려우며 제1 전극(362)이 활성층(330) 또는 제2 반도체층(340)에 접촉될 우려가 높으며, 제1 반도체층(320)의 두께(q1) 대비 0.5배 이상 또는 5 ㎛ 이상인 경우 제1 전극(362)이 활성층(330) 또는 제2 반도체층(340)에 접촉되는 것을 방지할 수 있으나 발광소자 패키지(미도시) 형성시 제1 전극(362)과 리드프레임 사이의 와이어 본딩이 어려울 수 있다.
또한, 전극배치홈(g4)의 폭(r)은 200 ㎛ 내지 300 ㎛일 수 있으며, 200 ㎛ 미만인 경우 제1 전극(362)의 형성이 어려우며, 300 ㎛ 보다 큰 경우 활성층(330)의 면적이 감소되어 발광 효율이 낮아질 수 있다.
제1 전극(362)의 폭(r1)은 전극배치홈(g4)의 폭(r) 대비 1배 내지 0.8배이며, 제1 전극(362)의 두께(q2)는 전극배치홈(g4)의 깊이(q) 대비 0.5배 내지 0.9배일 수 있다.
즉, 제1 전극(362)의 폭(r1) 및 두께(q2)는 전극배치홈(g4)의 폭(r) 및 깊이(q)와 동일하거나, 작게 형성되어 활성층(330) 및 제2 반도체층(340)에 접촉되지 않도록 할 수 있다.
여기서, 발광소자(300)는 기판(310) 및 발광구조물(350) 중 적어도 하나의 일측면에 배치된 제1 패시베이션(395)을 포함할 수 있으며, 제1 패시베이션(395)은 투광성전극(370)의 상부면 상에도 배치될 수 있으며, 이에 한정을 두지 않는다.
제2 전극(364)은 제1 패시베이션(395) 상에 배치되며, 제2 반도체층(240)의 상면 상에 배치될 수 있다.
이때, 제2 전극(364)은 전극배치홈(g4)에 배치된 제1 전극(362)의 둘레를 감싸거나, 제1 전극(362)의 양 측면에 배치되며 제1 전극(362)과 수평방향으로 동일한 이격거리를 가지고 배치될 수 있으며, 이에 한정을 두지 않는다.
도 11 내지 도 13은 도 10에 나타낸 발광소자에 대한 다양한 실시 예를 나타낸 단면도이다.
도 11을 참조하면, 발광소자(300)는 도 10과 동일한 구조로 형성되며, 제2 반도체층(340) 및 제2 전극(364) 사이에 배치된 전류제한층(380)을 포함할 수 있다.
전류제한층(380)은 제2 반도체층(340)의 상부면에 접촉된 제2 전극(364)의 폭과 동일하거나 크게 형성될 수 있으며, 제2 전극(364)의 하부면으로 전류가 집중되는 현상을 방지할 수 있는 이점이 있다.
도 12를 참조하면, 발광소자(300)는 도 10과 동일한 구조로 형성되며, 전극배치홈(g4), 활성층(330) 및 제2 반도체층(340)의 내측면에 배치된 제2 패시베이션(396)을 포함할 수 있다.
즉, 제2 패시베이션(396)은 도 10에서 나타낸 바와 같이 전극배치홈(g4) 내에 배치된 제1 전극(362)이 제조 공성상 문제로 인하여 활성층(330) 및 제2 반도체층(340)에 접촉되는 것을 방지할 수 있다.
제2 패시베이션(396)은 제1 패시베이션(395)과 동일한 재질로 이루어질 수 있으며, 이에 한정을 두지 않는다.
도 13을 참조하면, 발광소자(300)는 제1 전극(362)과 중첩되게 제1 반도체층(320)을 제1, 2 영역으로 구획하는 절연부재(390)를 포함할 수 있다.
이때, 절연부재(390)은 제1 반도체층(320)의 상부에서 바라보는 경우, 일자 형 또는 십자 형으로 형성될 수 있으며, 이에 한정을 두지 않는다.
도 14는 실시 예에 따른 발광소자를 포함하는 발광소자 패키지에 대한 제1 실시 예를 나타낸 사시도이다.
도 14에 나타낸 발광소자 패키지(400)는 도 1에 나타낸 발광소자(100)를 포함하는 것으로 설명하지만, 다른 실시 예에 따른 발광소자를 포함할 수 있으며, 이에 한정을 두지 않는다.
도 14를 참조하면, 발광소자 패키지(400)는 발광소자(410), 발광소자(410)가 배치되는 발광소자홈(미도시)이 형성된 메탈몸체(420) 및 발광소자(410)을 덮으며 메탈몸체(420)에 결합 또는 배치된 렌즈(430)를 포함할 수 있다.
도 14에 나타낸 발광소자(410)는 도 1에 나타낸 발광소자(100)와 동일한 구성 또는 구조를 가지는 것으로 설명하며, 자세한 설명을 생략한다.
메탈몸체(420)는 발광소자(410)의 일부분, 즉 활성층(미도시)이 메탈몸체(420)의 상면으로 노출되는 깊이로 상기 발광소자홈이 형성된다.
우선, 메탈몸체(420)는 발광소자(410)의 제1 반도체층(미도시)에 전기적으로 연결된 제1 전극(미도시)와 솔더링을 통하여 전기적으로 연결되며, 일부분이 단차를 형성하는 메탈기판(422), 메탈기판(422) 상에 제1 절연층(423), 메탈기판(422)의 단차진 면에 배치된 제1 절연층(423)에 배치되며 발광소자(410)의 제2 반도체층(미도시)에 전기적으로 연결된 제2 전극(미도시)과 솔더링을 통하여 전기적으로 연결되는 동박패턴(424) 및 동박패턴(424) 상에 배치되며 제1 절연층(423)와 연결되는 제2 절연층(425)를 포함할 수 있다.
여기서, 메탈기판(422)은 전기전도성 및 열전도성이 우수한 금속재질을 사용할 수 있으며, 예를 들어 Cu 및 Al 중 적어도 하나일 수 있으며, 이에 한정을 두지 않는다.
제1, 2 절연층(423, 425)는 메탈기판(422)과 동박패턴(424) 사이에 전기적으로 절연할 수 있는 재질로 형성될 수 있으며, 이에 한정을 두지 않는다.
메탈몸체(420)는 발광소자(410) 발광 시, 발광소자(410)의 측면에 배치된 상기 제1 전극으로부터 열을 흡수하여 외부로 방열할 수 있다.
또한, 메탈몸체(420)는 발광소자(410)의 상기 제2 전극과 동박패턴(424)이 와이어 본딩되게 제2 절연층(425)이 일부분 오픈될 수 있으며, 이에 한정을 두지 않는다.
또한, 메탈몸체(420)는 제1, 2 절연층(423, 425) 각각에 일부분이 오픈되어 외부의 전원 단자가 솔더링될 수 있으며, 이에 한정을 두지 않는다.
실시 예에 따른 발광소자 패키지(400)는 하나의 발광소자(410)가 배치된 것으로 나타내고 설명하였으나, 적어도 2이상의 발광소자(410)가 배치될 수 있으며, 이에 한정을 두지 않는다.
도 15는 도 14에 나타낸 발광소자 패키지를 나타낸 단면도이다.
도 15를 참조하면, 발광소자 패키지(400)는 도 14에서 나타낸 바와 같이 발광소자(410), 발광소자(410)가 배치되는 발광소자홈(미도시)이 형성된 메탈몸체(420) 및 발광소자(410)을 덮으며 메탈몸체(420)에 결합 또는 배치된 렌즈(430)를 포함할 수 있다.
여기서, 발광소자(410)는 기판(411), 버퍼층(412), 제1 반도체층(413), 활성층(414), 제2 반도체층(415), 제1 반도체층(413) 측면에 제1 전극(416), 제2 반도체층(415) 상에 투광성전극(417) 및 투광성전극(417) 상에 제2 전극(419)를 포함할 수 있으며, 자세한 설명은 도 1에서 설명한 바 생략하기로 한다.
이때, 발광소자(410)는 제1 전극(416)이 메탈몸체(420)에 형성된 상기 발광소자홈의 내측면에 접촉될 수 있다.
즉, 메탈몸체(420)는 제1 전극(416)와 솔더(solder, 429)에 의해 전기적으로 연결될 수 있으며, 제1 전극(416)을 통하여 흡수된 열을 방열할 수 있다.
이때, 제2 전극(419)는 제2 절연층(425)에 의해 오픈된 동박패턴(424)와 와이어 본딩되어 전기적으로 연결될 수 있다.
도 16은 실시 예에 따른 발광소자를 포함하는 발광소자 패키지에 대한 제2 실시 예를 나타낸 사시도이다.
도 16에 나타낸 발광소자 패키지(500)는 도 1에 나타낸 발광소자(100)를 포함하는 것으로 설명하지만, 다른 실시 예에 따른 발광소자를 포함할 수 있으며, 이에 한정을 두지 않는다.
도 16에 나타낸 발광소자 패키지(500)는 도 14에 나타낸 발광소자 패키지(400)와 다르게 리드프레임 타입인 것으로 설명한다.
도 16을 참조하면, 발광소자 패키지(500)는 발광소자(512) 및 발광소자(512)가 배치된 몸체(520)를 포함할 수 있다.
몸체(520)는 제1 격벽(522) 및 제1 격벽(522)과 교차하는 방향으로 연장된 제2 격벽(524)을 포함할 수 있으며, 제1, 2 격벽(522, 524)은 서로 일체형으로 형성될 수 있으며, 사출 성형, 에칭 공정 등에 의해 형성될 수 있으며, 이에 대하여 한정을 두지 않는다.
즉, 제1, 2 격벽(522, 524)은 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), AlOx, 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 세라믹, 및 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다.
그리고, 제1, 2 격벽(522, 524)의 상면 형상은 발광소자(512)의 용도 및 설계에 따라 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.
또한, 제1, 2 격벽(522, 524)은 발광소자(512)가 배치되는 캐비티(s)를 형성할 수 있으며, 캐비티(s)의 단면 형상은 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(s)를 이루는 제1, 2 격벽(522, 524)은 하부 방향으로 경사지게 형성될 수 있다.
그리고, 캐비티(s)의 평면 형상은 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.
몸체(520)는 캐비티(s)의 하부면을 형성하는 제1, 2 리드프레임(532, 534)을 포함할 수 있으며, 제1, 2 리드프레임(532, 534)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru) 및 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다.
그리고, 제1, 2 리드프레임(532, 534)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 한정을 두지 않는다.
또한, 몸체(520)는 제1, 2 리드프레임(532, 534)을 전기적으로 절연하는 절연댐(526)을 포함할 수 있으며, 이에 한정을 두지 않는다.
여기서, 절연댐(526)의 단면 형상은 버섯 모양, 우산 모양 등과 같은 형상을 가질 수 있으며, 이에 한정을 두지 않는다.
제1, 2 격벽(522, 524)의 내측면은 제1, 2 리드프레임(532, 534) 중 어느 하나의 상부면을 기준으로 소정의 경사각을 가지고 경사지게 형성될 수 있으며, 상기 경사각에 따라 발광소자(512)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. 여기서, 광의 지향각이 줄어들도록 발광소자(512)에서 방출되는 광의 집중성은 증가하는 반면, 광의 지향각이 클수록 발광소자(512)에서 외부로 방출되는 광의 집중성이 감소될 수 있다.
제1, 2 격벽(522, 524)의 내측면은 복수의 경사각을 가질 수 있으며, 이에 따라 복수의 캐비티(미도시)를 형성할 수 있으며, 이에 한정을 두지 않는다.
제1, 2 리드프레임(532, 534)은 발광소자(512)에 전기적으로 연결되며, 외부 전원(미도시)의 양(+)극 및 음(-)극에 각각 연결되어, 발광소자(512)로 전원을 공급할 수 있다.
실시 예에서, 제1 리드프레임(532) 상에는 발광소자(512)가 배치되는 발광소자홈(미도시)이 형성되며, 제2 리드프레임(534)은 제1 리드프레임(532)과 이격된 것으로 설명하며, 이에 한정을 두지 않는다.
또한, 실시 예에서 발광소자(512)는 제1, 2 리드프레임(532, 534)과 와이어 본딩되는 것으로 나타내었으나, 이에 한정을 두지 않다.
발광소자(512)는 서로 동일한 광 또는 서로 다른 광을 방출할 수 있으며, 이에 한정을 두지 않는다.
몸체(520)에 형성된 캐비티(s) 내에는 발광소자(512)를 덮을 수 있는 봉지재(540)가 충진될 수 있다.
봉지재(540)는 투광성 재질, 예를 들면 실리콘, 에폭시 및 기타 수지 재질을 포함할 수 있으며, 자외선 또는 열 경화 방식에 따라 경화시킬 수 있다.
또한, 봉지재(540)는 형광체 및 광확산재 중 적어도 하나를 포함할 수 있으며, 발광소자(512)에서 방출되는 광의 종류에 따라 형광체를 선택할 수 있다.
실시 예에서, 발광소자(512)는 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 다이오드 또는 자외선을 방출하는 UV(Ultra Violet) 발광 다이오드일 수 있으며, 이에 한정을 두지 않는다.
여기서, 발광소자는 기판(511), 버퍼층(512), 제1 반도체층(513), 활성층(514), 제2 반도체층(515), 제1 반도체층(513) 측면에 제1 전극(516), 제2 반도체층(515) 상에 투광성전극(517) 및 투광성전극(517) 상에 제2 전극(519)를 포함할 수 있으며, 자세한 설명은 도 1에서 설명한 바 생략하기로 한다.
발광소자(512)는 제1 리드프레임(532)에 형서오딘 상기 발광소자홈의 내측면과 제1 전극(516)이 솔더에 의해 전기적으로 연결될 수 있다.
따라서, 제1 리드프레임(532)는 제1 전극(516)을 통하여 직접적으로 열을 흡수하여 방열할 수 있으며, 이에 한정을 두지 않는다.
도 17은 제1 실시 예에 따른 표시 장치를 나타낸 분해 사시도이다.
도 17을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041), 도광판(1041)에 빛을 제공하는 광원 모듈(1031), 도광판(1041) 아래에 반사 부재(1022), 도광판(1041) 위에 광학 시트(1051), 광학 시트(1051) 위에 표시 패널(1061) 및 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으며, 이에 한정되지 않는다.
바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트유닛(1050)으로 정의될 수 있다.
도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethylmethacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthalate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphtha late) 수지 중 하나를 포함할 수 있다.
광원 모듈(1031)은 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
광원 모듈(1031)은 적어도 하나를 포함하며, 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 광원 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광소자 패키지(1035)를 포함하며, 발광소자 패키지(1035)는 기판(1033) 상에 소정 간격으로 어레이될 수 있다.
기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 발광소자 패키지(1035)는 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 복수의 발광소자 패키지(1035)는 기판(1033) 상에 빛이 방출되는 출사면이 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 발광소자 패키지(1035)는 도광판(1041)의 일측 면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
도광판(1041) 아래에는 반사 부재(1022)가 배치될 수 있다. 반사 부재(1022)는 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 라이트유닛(1050)의 휘도를 향상시킬 수 있다. 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
바텀 커버(1011)는 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
광학 시트(1051)는 표시 패널(1061)과 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 광원 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 18은 제2 실시 예에 따른 표시 장치를 나타낸 단면도이다.
도 18을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(1124)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
기판(1120)과 발광소자 패키지(1124)는 광원 모듈(1160)로 정의될 수 있다. 바텀 커버(1152), 적어도 하나의 광원 모듈(1160), 광학 부재(1154)는 라이트유닛(1150)으로 정의될 수 있다. 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다. 광원 모듈(1160)은 기판(1120) 및 상기 기판(1120) 위에 배열된 복수의 발광 소자(1124)를 포함한다.
여기서, 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(polymethyl methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
광학 부재(1154)는 상기 광원 모듈(1160) 위에 배치되며, 상기 광원 모듈(1160)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 19는 실시 예에 따른 조명장치를 나타낸 분해 사시도이다.
도 19를 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
예컨대, 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 커버(2100)는 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(2100)는 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 커버(2100)는 일종의 광학 부재일 수 있다. 커버(2100)는 방열체(2400)와 결합될 수 있다. 커버(2100)는 방열체(2400)와 결합하는 결합부를 가질 수 있다.
커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는내광성, 내열성, 강도가 뛰어나다. 커버(2100)는 외부에서 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(2200)은 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 광원 모듈(2200)은 발광소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
부재(2300)는 방열체(2400)의 상면 위에 배치되고, 복수의 발광소자 패키지(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 가이드홈(2310)은 발광소자 패키지(2210)의 기판 및 커넥터(2250)와 대응된다.
부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(2300)는 커버(2100)의 내면에 반사되어 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(2400)와 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(2300)는 절연 물질로 구성되어 연결 플레이트(2230)와 방열체(2400)의 전기적 단락을 차단할 수 있다. 방열체(2400)는 광원 모듈(2200)로부터의 열과 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 내부 케이스(2700)의 절연부(2710)에 수납되는 전원 제공부(2600)는 밀폐된다. 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 가이드 돌출부(2510)는 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(2200)로 제공한다. 전원 제공부(2600)는 내부 케이스(2700)의 수납홈(2719)에 수납되고, 홀더(2500)에 의해 내부 케이스(2700)의 내부에 밀폐된다.
전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 돌출부(2670)를 포함할 수 있다.
가이드부(2630)는 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 가이드부(2630)는 홀더(2500)에 삽입될 수 있다. 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(2200)의 구동을 제어하는 구동칩, 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
돌출부(2670)는 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 돌출부(2670)는 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 돌출부(2670)는 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 돌출부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(2600)가 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
실시예에 따른 발광소자 패키지는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (13)

  1. 기판;
    상기 기판 상에 배치되며, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물; 및
    상기 제1 반도체층과 전기적으로 연결된 제1 전극; 및
    상기 제2 반도체층과 전기적으로 연결된 제2 전극;을 포함하고,
    상기 측면 홈의 깊이는,
    상기 측면 홈의 폭보다 작게 형성된 발광소자.
  2. 제 1 항에 있어서,
    상기 측면 홈은,
    상기 제1 반도체층의 측면 둘레에 형성된 발광소자.
  3. 제 1 항에 잇어서,
    상기 측면 홈의 폭은,
    상기 제1 반도체층의 두께 대비 0.5배 내지 0.9배인 발광소자.
  4. 제 1 항에 있어서,
    상기 측면 홈의 단면 형상은,
    다각형 형상인 발광소자.
  5. 제 1 항에 있어서,
    상기 제1 전극의 폭은,
    상기 측면 홈의 깊이 대비 1배 내지 2배인 발광소자.
  6. 기판;
    상기 기판 상에 배치되며, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물; 및
    상기 제1 반도체층과 전기적으로 연결된 제1 전극; 및
    상기 제2 반도체층과 전기적으로 연결된 제2 전극;을 포함하고,
    상기 제1 반도체층은,
    상기 기판 상에 인접하며 제1 폭을 갖는 제1 영역; 및
    상기 활성층 및 상기 제2 반도체층이 배치되고, 상기 제1 폭보다 좁은 제2 폭을 가지는 제2 영역;을 포함하며,
    상기 제1 전극은,
    상기 제2 영역에 전기적으로 연결된 발광소자.
  7. 제 6 항에 있어서,
    상기 제1 전극은,
    상기 기판의 측면, 상기 제2 영역의 측면 및 상면 중 적어도 일면에 접촉된 발광소자.
  8. 제 6 항에 있어서,
    상기 제2 영역, 상기 활성층 및 상기 제2 반도체층 중 적어도 2이상의 측면에 배치된 패시베이션을 포함하고,
    상기 제1 전극은,
    상기 패시베이션의 측면, 상기 기판의 측면 및 상기 제2 영역 중 적어도 2 이상에 접촉된 배치된 발광소자.
  9. 제 1 항 또는 제 6 항에 있어서,
    상기 발광구조물을 적어도 2이상의 발광 영역으로 구획하는 절연부재;를 포함하는 발광소자.
  10. 제 1 항 또는 제 6 항에 있어서,
    상기 제2 반도체층 및 상기 제2 전극 사이에 배치된 투광성 전극; 및
    상기 제2 반도체층 및 상기 투광성 전극 사이에서 상기 제2 전극과 중첩되게 배치된 전류제한층;을 포함하고,
    상기 전류제한층은,
    상기 제2 전극의 사이즈와 동일하거나 큰 발광소자.
  11. 기판;
    상기 기판 상에 배치되며, 전극배치홈이 형성된 제1 반도체층, 상기 전극배치홈을 제외한 상기 제1 반도체층에 배치된 활성층 및 상기 활성층 상에 배치된 제2 반도체층을 포함하는 발광구조물;
    상기 발광구조물의 측면 상에 배치된 제1 패시베이션;
    상기 전극배치홈에 배치되어, 상기 제1 반도체층과 전기적으로 연결된 제1 전극; 및
    상기 제1 패시베이션 상에 배치되며, 상기 제2 반도체층과 전기적으로 연결된 제2 전극;을 포함하는 발광소자.
  12. 제 11 항에 있어서,
    상기 전극배치홈의 내측면과 상기 제1 전극의 측면 사이에 배치된 제2 패시베이션;을 포함하는 발광소자.
  13. 제 11 항에 있어서,
    상기 제1 전극의 하부를 기준으로 상기 제1 반도체층을 적어도 2이상의 발광영역으로 구획하는 절연부재;를 포함하는 발광소자.
KR1020140010763A 2014-01-28 2014-01-28 발광소자 KR102119851B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140010763A KR102119851B1 (ko) 2014-01-28 2014-01-28 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140010763A KR102119851B1 (ko) 2014-01-28 2014-01-28 발광소자

Publications (2)

Publication Number Publication Date
KR20150089769A true KR20150089769A (ko) 2015-08-05
KR102119851B1 KR102119851B1 (ko) 2020-06-05

Family

ID=53886138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140010763A KR102119851B1 (ko) 2014-01-28 2014-01-28 발광소자

Country Status (1)

Country Link
KR (1) KR102119851B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783436A (zh) * 2019-11-08 2020-02-11 厦门乾照光电股份有限公司 一种具有隐形扩展电极的大尺寸发光二极管及制作方法
US11515449B2 (en) 2019-11-21 2022-11-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030004755A (ko) * 2001-07-06 2003-01-15 주식회사 옵토웨이퍼테크 반도체 발광소자 및 그 제조방법
KR20090113450A (ko) * 2008-04-28 2009-11-02 주식회사 이츠웰 수직 전극 구조 발광 소자 및 그 제조 방법
KR101007128B1 (ko) * 2009-02-19 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20120111758A (ko) * 2011-03-25 2012-10-11 엘지이노텍 주식회사 발광소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030004755A (ko) * 2001-07-06 2003-01-15 주식회사 옵토웨이퍼테크 반도체 발광소자 및 그 제조방법
KR20090113450A (ko) * 2008-04-28 2009-11-02 주식회사 이츠웰 수직 전극 구조 발광 소자 및 그 제조 방법
KR101007128B1 (ko) * 2009-02-19 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20120111758A (ko) * 2011-03-25 2012-10-11 엘지이노텍 주식회사 발광소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783436A (zh) * 2019-11-08 2020-02-11 厦门乾照光电股份有限公司 一种具有隐形扩展电极的大尺寸发光二极管及制作方法
CN110783436B (zh) * 2019-11-08 2020-11-24 厦门乾照光电股份有限公司 一种具有隐形扩展电极的大尺寸发光二极管及制作方法
US11515449B2 (en) 2019-11-21 2022-11-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method of fabricating the same

Also Published As

Publication number Publication date
KR102119851B1 (ko) 2020-06-05

Similar Documents

Publication Publication Date Title
KR20140032163A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20150116252A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20150039475A (ko) 발광소자
KR101916144B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101916140B1 (ko) 발광소자
KR101929891B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102119851B1 (ko) 발광소자
KR20150032115A (ko) 발광소자
KR102019849B1 (ko) 발광소자
KR101936267B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101946919B1 (ko) 발광소자
KR20150062530A (ko) 발광소자
KR20140099687A (ko) 발광소자
KR102187474B1 (ko) 발광소자
KR102218719B1 (ko) 발광소자
KR102142716B1 (ko) 발광소자
KR101936258B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956096B1 (ko) 발광소자
KR102131334B1 (ko) 발광소자
KR102212730B1 (ko) 발광소자
KR20150017241A (ko) 발광소자
KR102019835B1 (ko) 발광소자
KR20150068174A (ko) 발광소자
KR20150012552A (ko) 발광소자
KR102163949B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant