KR20150089163A - Chip electronic component and manufacturing method thereof - Google Patents
Chip electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- KR20150089163A KR20150089163A KR1020140009430A KR20140009430A KR20150089163A KR 20150089163 A KR20150089163 A KR 20150089163A KR 1020140009430 A KR1020140009430 A KR 1020140009430A KR 20140009430 A KR20140009430 A KR 20140009430A KR 20150089163 A KR20150089163 A KR 20150089163A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- inner coil
- core
- width
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 238000000034 method Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 35
- 229920005989 resin Polymers 0.000 claims description 25
- 239000011347 resin Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000003822 epoxy resin Substances 0.000 claims description 17
- 229920000647 polyepoxide Polymers 0.000 claims description 17
- 239000000696 magnetic material Substances 0.000 claims description 13
- 229920001971 elastomer Polymers 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 4
- 239000004843 novolac epoxy resin Substances 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 98
- 230000007547 defect Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910000859 α-Fe Inorganic materials 0.000 description 12
- 238000009413 insulation Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229920000642 polymer Polymers 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000007598 dipping method Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000004696 Poly ether ether ketone Substances 0.000 description 4
- 239000004697 Polyetherimide Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229920002530 polyetherether ketone Polymers 0.000 description 4
- 229920001601 polyetherimide Polymers 0.000 description 4
- 229920001955 polyphenylene ether Polymers 0.000 description 4
- 229920001451 polypropylene glycol Polymers 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 239000012745 toughening agent Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000009489 vacuum treatment Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920006287 phenoxy resin Polymers 0.000 description 2
- 239000013034 phenoxy resin Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920002492 poly(sulfone) Polymers 0.000 description 2
- 229920002312 polyamide-imide Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007565 Zn—Cu Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
- H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/33—Arrangements for noise damping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
Description
본 발명은 칩 전자부품 및 그 제조방법에 관한 것이다.
The present invention relates to a chip electronic component and a manufacturing method thereof.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
An inductor, which is one of chip electronic components, is a typical passive element that removes noise by forming an electronic circuit together with a resistor and a capacitor. The inductor amplifies a signal of a specific frequency band in combination with a capacitor using electromagnetic characteristics A resonance circuit, a filter circuit, and the like.
최근 들어, 각종 통신 디바이스 또는 디스플레이 디바이스 등 IT 디바이스의 소형화 및 박막화가 가속화되고 있는데, 이러한 IT 디바이스에 채용되는 인덕터, 캐패시터, 트랜지스터 등의 각종 소자들 또한 소형화 및 박형화하기 위한 연구가 지속적으로 이루어지고 있다. 이에, 인덕터도 소형이면서 고밀도의 자동 표면 실장이 가능한 칩으로의 전환이 급속도로 이루어져 왔으며, 박막의 절연 기판의 상하면에 도금으로 형성되는 코일 패턴 위에 자성 분말을 수지와 혼합시켜 형성시킨 박막형 인덕터의 개발이 이어지고 있다.
In recent years, miniaturization and thinning of IT devices such as various communication devices and display devices have been accelerated. Researches for miniaturization and thinning of various devices such as inductors, capacitors, and transistors employed in IT devices have been continuously carried out . Thus, the inductor has been rapidly switched to a chip capable of miniaturization and high density automatic surface mounting, and the development of a thin film type inductor in which a magnetic powder is mixed with a resin on a coil pattern formed by plating on the upper and lower surfaces of a thin insulating substrate .
이러한 박막형 인덕터는 절연 기판 상에 코일 패턴을 형성한 후 외부 자성체 재료와의 접촉을 방지하기 위하여 절연막을 형성시킨다.Such a thin film type inductor forms a coil pattern on an insulating substrate and then forms an insulating film to prevent contact with an external magnetic material.
절연막이 제대로 형성되지 않을 경우 자성체 본체로 전류가 누설되면서 손실 계수가 증가하고 효율이 저하되게 된다. 또한, 누설 전류의 발생으로 인하여 1MHz에서는 인덕턴스(Inductance)가 정상이나 고주파 사용 조건 하에서 인덕턴스(Inductance)가 급격히 낮아지고 파형 불량의 문제가 발생한다.If the insulating film is not formed properly, the leakage current is leaked to the magnetic body, thereby increasing the loss factor and decreasing the efficiency. In addition, due to the leakage current, the inductance is normal at 1 MHz, but the inductance is drastically lowered under the high frequency use condition and the problem of waveform defect occurs.
특히, 외부전극과 연결되는 부분의 외곽부 코일 패턴은 측면으로의 누설 경로가 짧아 절연 기판의 상, 하부에 형성된 코일 간의 쇼트(short) 불량이 발생할 가능성이 커진다.
Particularly, since the outer coil pattern of the portion connected to the external electrode has a short leakage path to the side face, there is a high possibility that a short failure occurs between the coils formed on the upper and lower sides of the insulating substrate.
이러한 누설 전류의 개선을 위해서 절연막의 폭을 증가시키게 되었으나, 절연막의 폭이 커질수록 자성체가 차지하는 부피가 감소하기 때문에 인덕터의 용량이 저하되는 등의 문제가 발생하였다.
In order to improve the leakage current, the width of the insulating film is increased. However, as the width of the insulating film increases, the volume occupied by the magnetic body decreases. As a result, the capacity of the inductor decreases.
본 발명의 일 실시형태는 누설 전류로 인한 손실 계수의 증가 및 쇼트(short) 불량을 방지하면서도 인덕터 용량의 저하를 방지할 수 있는 구조의 절연막을 가지는 칩 전자부품 및 그 제조방법에 관한 것이다.
An embodiment of the present invention relates to a chip electronic component having an insulating film having a structure capable of preventing a decrease in inductor capacity while preventing an increase in a loss coefficient due to a leakage current and a short defect, and a manufacturing method thereof.
본 발명의 일 실시형태는 중앙부에 관통홀이 형성된 절연 기판을 포함하는 본체; 상기 절연 기판의 적어도 일면에 형성되는 내부 코일부; 상기 내부 코일부를 피복하는 절연막; 및 상기 본체의 적어도 일 단면에 형성되며, 상기 내부 코일부와 접속하는 외부전극;을 포함하고, 상기 절연막은 외곽부 절연막의 폭이 코어부 절연막의 폭보다 큰 칩 전자부품을 제공한다.
According to one embodiment of the present invention, there is provided a semiconductor device comprising: a body including an insulating substrate having a through hole formed at a central portion thereof; An inner coil portion formed on at least one surface of the insulating substrate; An insulating film covering the inner coil part; And an external electrode formed on at least one end surface of the main body and connected to the internal coil part, wherein the insulating film has a width of the outer insulating film larger than a width of the core insulating film.
상기 외곽부 절연막의 평균 폭은 10㎛ 내지 25㎛일 수 있다.
The average width of the outer insulating film may be 10 탆 to 25 탆.
상기 코어부 절연막의 평균 폭은 5㎛ 내지 10㎛일 수 있다.
The average width of the core insulating layer may be 5 탆 to 10 탆.
상기 코어부 절연막의 평균 폭에 대한 상기 외곽부 절연막의 평균 폭의 비는 1.5 내지 5일 수 있다.
The ratio of the average width of the outer insulating film to the average width of the core insulating film may be 1.5 to 5.
상기 절연막은 상기 내부 코일부를 피복하는 제 1 절연막 및 상기 내부 코일부의 측면부에 형성되는 제 2 절연막을 포함할 수 있다.
The insulating layer may include a first insulating layer covering the inner coil part and a second insulating layer formed on a side surface of the inner coil part.
상기 제 2 절연막은 노볼락(Novolac) 계열 에폭시(epoxy) 수지 및 러버(rubber)계 고분자 에폭시(epoxy) 수지로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
The second insulating layer may include at least one selected from the group consisting of a Novolac epoxy resin and a rubber epoxy resin.
상기 제 2 절연막은 코어부 절연막에는 형성되지 않고, 외곽부 절연막에만 형성될 수 있다.
The second insulating film is not formed in the core insulating film but may be formed only in the outer insulating film.
본 발명의 다른 일 실시형태는 절연 기판의 적어도 일면에 내부 코일부를 형성하는 단계; 상기 내부 코일부를 피복하는 절연막을 형성하는 단계; 상기 내부 코일부가 형성된 절연 기판의 상부 및 하부에 자성체 층을 적층하여 본체를 형성하는 단계; 및 상기 본체의 적어도 일 단면에 상기 내부 코일부와 접속되도록 외부전극을 형성하는 단계;를 포함하며, 상기 절연막은 외곽부 절연막의 폭을 코어부 절연막의 폭보다 크게 형성하는 칩 전자부품의 제조방법을 제공한다.
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an inner coil part on at least one surface of an insulating substrate; Forming an insulating film covering the inner coil part; Forming a main body by laminating a magnetic material layer on upper and lower portions of the insulating substrate on which the inner coil portion is formed; And forming an external electrode on at least one end surface of the main body so as to be connected to the inner coil part, wherein the insulating film has a width of the outer insulating film larger than a width of the core insulating film .
상기 외곽부 절연막의 평균 폭은 10㎛ 내지 25㎛일 수 있다.
The average width of the outer insulating film may be 10 탆 to 25 탆.
상기 코어부 절연막의 평균 폭은 5㎛ 내지 10㎛일 수 있다.
The average width of the core insulating layer may be 5 탆 to 10 탆.
상기 코어부 절연막의 평균 폭에 대한 상기 외곽부 절연막의 평균 폭의 비는 1.5 내지 5일 수 있다.
The ratio of the average width of the outer insulating film to the average width of the core insulating film may be 1.5 to 5.
상기 절연막을 형성하는 단계는, 상기 내부 코일부를 피복하는 제 1 절연막을 형성하고, 상기 내부 코일부의 측면부에 제 2 절연막을 형성하는 공정을 더 포함할 수 있다.
The forming of the insulating film may further include forming a first insulating film covering the inner coil part and forming a second insulating film on the side surface of the inner coil part.
상기 제 2 절연막을 형성하는 공정은 상기 내부 코일부를 제 2 절연막을 형성할 수지에 딥핑한 후 진공 처리할 수 있다.
In the step of forming the second insulating film, the inner coil part may be dipped in the resin for forming the second insulating film and then subjected to a vacuum treatment.
상기 수지는 노볼락(Novolac) 계열 에폭시(epoxy) 수지 및 러버(rubber)계 고분자 에폭시(epoxy) 수지로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
The resin may include at least one selected from the group consisting of a Novolac epoxy resin and a rubber epoxy resin.
상기 제 1 절연막은 포토레지스트(photo resist, PR)을 포함할 수 있다.
The first insulating layer may include a photoresist (PR).
상기 제 2 절연막은 코어부 절연막에는 형성하지 않고, 외곽부 절연막에만 형성할 수 있다.
The second insulating film may be formed only on the outer insulating film, not on the core insulating film.
본 발명의 일 실시형태의 칩 전자부품 및 그 제조방법에 따르면, 내부 코일의 외곽부에 형성되는 절연막과 코어부 쪽에 형성되는 절연막의 폭을 다르게 형성하여 누설 전류로 인한 손실 계수의 증가 및 쇼트(short) 불량을 방지하면서도 인덕터 용량의 저하를 방지할 수 있다.
According to the chip electronic component and the method of manufacturing the same of the embodiment of the present invention, the width of the insulating film formed on the outer peripheral portion of the inner coil and the insulating film formed on the core portion side are formed differently to increase the loss coefficient due to leakage current, short) defects can be prevented while the inductor capacity can be prevented from decreasing.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 1의 I-I'선에 의한 본 발명의 다른 일 실시형태의 단면도이다.
도 4는 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 5는 본 발명의 일 실시형태의 칩 전자부품의 제조방법을 나타내는 공정도이다.1 is a schematic perspective view showing an inner coil portion of a chip electronic component according to an embodiment of the present invention.
2 is a sectional view taken along a line I-I 'in Fig.
3 is a cross-sectional view of another embodiment of the present invention taken along line I-I 'of FIG.
4 is an enlarged schematic view of an embodiment of the portion A in Fig.
5 is a process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.It is to be understood that, although the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Will be described using the symbols.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.
칩 전자부품Chip electronic components
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만 이에 제한되는 것은 아니다.
Hereinafter, a chip electronic component according to an embodiment of the present invention will be described, but the present invention is not limited thereto.
도 1은 본 발명의 일 실시형태의 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이고, 도 2는 도 1의 I-I'선에 의한 단면도이다.
FIG. 1 is a schematic perspective view showing an inner coil portion of a chip electronic component according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along line I-I 'of FIG.
도 1을 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 칩 인덕터(100)가 개시된다. 상기 칩 전자부품은 칩 인덕터 이외에도 칩 비드(chip bead), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다.
Referring to FIG. 1, a thin
상기 박막형 인덕터(100)는 본체(50), 절연 기판(20), 내부 코일부(40) 및 외부전극(80)을 포함한다.
The thin
본체(50)는 박막형 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고 예를 들어, 페라이트 또는 금속계 연자성 재료가 충진되어 형성될 수 있다. The
상기 페라이트로, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등의 공지된 페라이트를 포함할 수 있다.The ferrite may include a known ferrite such as Mn-Zn ferrite, Ni-Zn ferrite, Ni-Zn-Cu ferrite, Mn-Mg ferrite, Ba ferrite or Li ferrite.
상기 금속계 연자성 재료로, Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있고 예를 들어, Fe-Si-B-Cr 계 비정질 금속 입자를 포함할 수 있으며, 이에 제한되는 것은 아니다. The metal-based soft magnetic material may be an alloy containing at least one selected from the group consisting of Fe, Si, Cr, Al and Ni, and may include, for example, Fe-Si- But is not limited thereto.
상기 금속계 연자성 재료의 입자 직경은 0.1㎛ 내지 30㎛일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 고분자 상에 분산된 형태로 포함될 수 있다.
The metal-based soft magnetic material may have a particle diameter of 0.1 to 30 μm and may be dispersed on a polymer such as an epoxy resin or polyimide.
본체(50)는 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다. 상기 본체(50)는 길이 방향의 길이가 폭 방향의 길이보다 큰 직육면체의 형상을 가질 수 있다.
The
상기 본체(50)의 내부에 형성되는 절연 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성될 수 있다.
The
상기 절연 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 관통홀은 페라이트 또는 금속계 연자성 재료 등의 자성체로 충진되어 코어부(55)를 형성할 수 있다. 자성체로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(Inductance, L)를 향상시킬 수 있다.
The central portion of the
상기 절연 기판(20)의 일면에는 코일 형상의 패턴을 가지는 내부 코일부(40)가 형성될 수 있으며, 상기 절연 기판(20)의 반대 면에도 코일 형상 패턴의 내부 코일부(40)가 형성될 수 있다.An
상기 내부 코일부(40)는 스파이럴(spiral) 형상으로 코일 패턴이 형성될 수 있으며, 상기 절연 기판(20)의 일면과 반대 면에 형성되는 내부 코일부(40)는 상기 절연 기판(20)에 형성되는 비아 전극(45)을 통해 전기적으로 접속될 수 있다.
A coil pattern may be formed in a spiral shape on the
상기 내부 코일부(40) 및 비아 전극(45)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
The
상기 내부 코일부(40)의 표면에는 내부 코일부(40)를 피복하는 절연막(30)이 형성될 수 있다.An
절연막(30)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있으며, 이에 제한되지는 않는다.
The
상기 절연막(30)은 외곽부 절연막(33)의 폭이 코어부 절연막(35)의 폭보다 크게 형성될 수 있다.The
외곽부 절연막(33)의 폭은 비교적 크게 형성함으로써 외부 전극(80) 쪽으로 누설 전류가 발생하여 상, 하 내부 코일부(40) 간의 쇼트(short) 불량이 발생하는 것을 방지하면서도 코어부 절연막(35)의 폭은 외곽부 절연막(33)의 폭보다 작게 형성함으써 코어부(55)에 충진되는 자성체의 면적을 증가시켜 높은 인덕턴스(L) 값을 구현할 수 있다.
By forming the outer insulating
도 3은 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.3 is an enlarged schematic view of an embodiment of the portion A in Fig.
도 3을 참조하면, 외곽부 절연막(33)의 평균 폭(w3)은 10㎛ 내지 25㎛일 수 있다. Referring to FIG. 3, the average width w 3 of the outer insulating
외곽부 절연막(33)의 평균 폭(w3)이 10㎛ 미만일 경우 외부 전극(80) 쪽으로 누설 전류가 발생하여 상, 하 내부 코일부(40) 간의 쇼트(short) 불량이 발생하고, 손실 계수가 증가할 수 있으며, 외곽부 절연막(33)의 평균 폭(w3)이 25㎛를 초과할 경우 쇼트(short) 불량은 방지할 수 있으나 용량이 현저히 저하되는 문제가 있을 수 있다.
If the average width w 3 of the outer insulating
코어부 절연막(35)의 평균 폭(w5)은 5㎛ 내지 10㎛일 수 있다. The average width w 5 of the core
코어부 절연막(35)의 평균 폭(w5)이 5㎛ 미만일 경우 내부 코일부(40)가 외부 자성체 재료와 직접 접촉하여 고주파 하에서 인덕턴스가 급격히 낮아지고, 파형 불량이 발생할 수 있으며, 코어부 절연막(35)의 평균 폭(w5)이 10㎛를 초과할 경우 코어부(55)에 충진되는 자성체의 면적이 감소하여 인덕턴스가 현저히 저하될 수 있다.
When the average width w 5 of the
상기 코어부 절연막(35)의 평균 폭(w5)에 대한 외곽부 절연막(33)의 평균 폭(w3)의 비는 1.5 내지 5일 수 있다.The ratio of the average width (w 3) of the outer frame
코어부 절연막(35)의 평균 폭(w5)에 대한 외곽부 절연막(33)의 평균 폭(w3)의 비가 상기 범위를 만족함으로써 누설 전류 발생으로 인한 쇼트(short) 불량 및 파형 불량을 방지하면서도 절연막(30)의 두께로 인해 용량이 저하되는 것을 방지하고 고용량을 구현할 수 있다.
The ratio of the average width w 3 of the outer insulating
도 4는 도 1의 I-I'선에 의한 본 발명의 다른 일 실시형태의 단면도이다.4 is a cross-sectional view of another embodiment of the present invention taken along line I-I 'of FIG.
도 4를 참조하면, 상기 절연막(30)은 내부 코일부(40)를 피복하는 제 1 절연막(31) 및 내부 코일부(40)의 측면부에 형성되는 제 2 절연막(32)을 포함할 수 있다.
4, the insulating
상기 제 1 절연막(31)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다. 포토레지스트(PR)의 노광, 현상 공정으로 제 1 절연막(31)을 형성한 경우 제 1 절연막(31)은 포토레지스트(PR)를 포함할 수 있다.
The first insulating layer 31 may be formed by a known method such as a screen printing method, a photoresist (PR) exposure process, a developing process, a spray coating process, or the like. In the case where the first insulating film 31 is formed by the exposure and development processes of the photoresist PR, the first insulating film 31 may include a photoresist PR.
상기 제 1 절연막(31)은 내부 코일부(40)의 측면 하부로 갈수록 폭이 좁게 형성되어 내부 코일부(40)의 측면 하부의 절연이 미흡할 수 있기 때문에 내부 코일부(40)의 측면부에 제 2 절연막(32)을 더 형성할 수 있다.
Since the first insulating layer 31 is formed to have a narrow width toward the lower side of the
제 2 절연막(32)은 제 1 절연막(31)을 형성한 후, 에폭시(epoxy)계 수지 등을 사용하는 진공 딥핑(dipping) 공정을 추가로 수행하여 형성할 수 있다. The second insulating
상기 제 2 절연막(32)은 노볼락(Novolac) 계열 에폭시(epoxy) 수지 또는 러버(rubber)계 고분자 에폭시(epoxy) 수지의 단독 또는 혼합 형태를 포함할 수 있으며, 이에 특별히 제한되지는 않는다.The second insulating
상기 러버(rubber)계 고분자 에폭시(epoxy) 수지는 분자량 15000 이상이 바람직하며, 상기 고분자는 페녹시 수지, 폴리이미드 수지, 폴리아미드이미드(PAI) 수지, 폴리에테르이미드(PEI) 수지, 폴리설폰(PS) 수지, 폴리에테르설폰(PES) 수지, 폴리페닐렌에테르(PPE) 수지, 폴리카보네이트(PC) 수지, 폴리에테르에테르케톤(PEEK) 수지 또는 폴리에스테르 수지의 단독 또는 혼합 형태일 수 있다.
The rubber-based polymer epoxy resin is preferably at least 15,000 in molecular weight, and the polymer may be at least one selected from the group consisting of phenoxy resin, polyimide resin, polyamideimide (PAI) resin, polyetherimide (PEI) resin, polysulfone PS resin, polyethersulfone (PES) resin, polyphenylene ether (PPE) resin, polycarbonate (PC) resin, polyetheretherketone (PEEK) resin or polyester resin.
또한, 제 2 절연막(32)은 러버(rubber)계 인성 강화제(toughening agent)를 더 포함할 수 있으며, 상기 인성 강화제의 함량은 에폭시(epoxy)계 수지의 1 내지 30 PHR(part per hundred resin)일 수 있다.
The second insulating
이때, 제 2 절연막(32)은 코어부 절연막(35) 쪽에는 형성되지 않고, 외곽부 절연막(33) 쪽에만 형성될 수 있다.At this time, the second insulating
제 2 절연막(32)이 외곽부 절연막(33)에만 형성됨으로써 코어부 절연막(35)보다 외곽부 절연막(33)의 폭을 크게 형성하여 누설 전류 발생으로 인한 쇼트(short) 불량 및 파형 불량을 방지하면서도 절연막(30)의 두께로 인해 용량이 저하되는 것을 방지하고 고용량을 구현할 수 있다.
The second insulating
절연 기판(20)의 일면에 형성되는 내부 코일부(40)의 일 단부는 본체(50)의 길이 방향의 일 단면으로 노출될 수 있으며, 절연 기판(20)의 반대 면에 형성되는 내부 코일부(40)의 일 단부는 본체(50)의 길이 방향의 타 단면으로 노출될 수 있다.
One end of the
상기 본체(50)의 양 단면으로 노출되는 상기 내부 코일부(40)의 인출부와 각각 접속하도록 본체(50)의 양 단면에 외부전극(80)이 형성될 수 있다.
상기 외부전극(80)은 본체(50)의 길이 방향의 양 단면에 형성되고, 본체(50)의 두께 방향의 양 단면 및/또는 폭 방향의 양 단면으로 연장되어 형성될 수 있다.The
상기 외부전극(80)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
The
하기 표 1은 외곽부 절연막(33) 및 코어부 절연막(35)의 폭에 따른 절연 저항 값, 쇼트 발생 정도 및 인덕턴스(L) 값의 결과를 나타낸 것이다.
Table 1 below shows the results of the insulation resistance value, the degree of short circuit, and the inductance (L) value according to the widths of the
평균 폭(㎛)The outer-
Average width (탆)
평균 폭(㎛)The core-
Average width (탆)
발생 확률(ppm)Shot bad
Probability of occurrence (ppm)
상기 표 1에서 알 수 있듯이, 코어부 절연막(35)의 폭보다 외곽부 절연막(33)의 폭이 크게 형성될 경우 절연 저항이 증가하고, 쇼트(short) 불량이 감소하면서도 높은 인덕턴스 값이 구현되었다.
As can be seen from Table 1, when the width of the outer insulating
칩 전자부품의 제조방법Method of manufacturing chip electronic components
도 5는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 공정도이다.
5 is a process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.
도 5를 참조하면, 먼저 절연 기판(20)의 적어도 일면에 내부 코일부(40)를 형성할 수 있다.Referring to FIG. 5, the
상기 절연 기판(20)은 특별하게 제한되지 않으며 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등을 사용할 수 있고, 40 내지 100 ㎛의 두께일 수 있다.
The insulating
상기 내부 코일부(40)의 형성 방법으로는 예를 들면, 전기 도금법을 들 수 있지만 이에 제한되지는 않으며, 내부 코일부(40)는 전기 전도성이 뛰어난 금속을 포함하여 형성할 수 있고 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등을 사용할 수 있다.
The
상기 절연 기판(20)의 일부에는 홀을 형성하고 전도성 물질을 충진하여 비아 전극(45)을 형성할 수 있으며, 상기 비아 전극(45)을 통해 절연 기판(20)의 일면과 반대 면에 형성되는 내부 코일부(40)를 전기적으로 접속시킬 수 있다.
A hole is formed in a part of the insulating
상기 절연 기판(20)의 중앙부에는 드릴, 레이저, 샌드 블래스트, 펀칭 가공 등을 수행하여 절연 기판(20)을 관통하는 관통홀을 형성할 수 있다.
A drill, a laser, a sandblast, a punching process, or the like may be performed on the central portion of the insulating
다음으로, 내부 코일부(40)를 피복하는 절연막(30)을 형성할 수 있다.Next, the insulating
상기 절연막(30)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있으며, 이에 제한되지는 않는다.
The insulating
상기 절연막(30)은 외곽부 절연막(33)의 폭을 코어부 절연막(35)의 폭보다 크게 형성할 수 있다.The insulating
외곽부 절연막(33)의 폭을 비교적 크게 형성함으로써 외부 전극(80) 쪽으로 누설 전류가 발생하여 상, 하 내부 코일부(40) 간의 쇼트(short) 불량이 발생하는 것을 방지하면서도 코어부 절연막(35)의 폭은 외곽부 절연막(33)의 폭보다 작게 형성함으써 코어부(55)에 충진되는 자성체의 면적을 증가시켜 높은 인덕턴스(L) 값을 구현할 수 있다.
By forming the outer insulating
외곽부 절연막(33)의 평균 폭(w3)은 10㎛ 내지 25㎛일 수 있다. The average width w 3 of the outer insulating
외곽부 절연막(33)의 평균 폭(w3)이 10㎛ 미만일 경우 외부 전극(80) 쪽으로 누설 전류가 발생하여 상, 하 내부 코일부(40) 간의 쇼트(short) 불량이 발생하고, 손실 계수가 증가할 수 있으며, 외곽부 절연막(33)의 평균 폭(w3)이 25㎛를 초과할 경우 쇼트(short) 불량은 방지할 수 있으나 용량이 현저히 저하되는 문제가 있을 수 있다.
If the average width w 3 of the outer insulating
코어부 절연막(35)의 평균 폭(w5)은 5㎛ 내지 10㎛일 수 있다. The average width w 5 of the core
코어부 절연막(35)의 평균 폭(w5)이 5㎛ 미만일 경우 내부 코일부(40)가 외부 자성체 재료와 직접 접촉하여 고주파 하에서 인덕턴스가 급격히 낮아지고, 파형 불량이 발생할 수 있으며, 코어부 절연막(35)의 평균 폭(w5)이 10㎛를 초과할 경우 코어부(55)에 충진되는 자성체의 면적이 감소하여 인덕턴스가 현저히 저하될 수 있다.
When the average width w 5 of the
상기 코어부 절연막(35)의 평균 폭(w5)에 대한 외곽부 절연막(33)의 평균 폭(w3)의 비는 1.5 내지 5일 수 있다.The ratio of the average width (w 3) of the outer frame
코어부 절연막(35)의 평균 폭(w5)에 대한 외곽부 절연막(33)의 평균 폭(w3)의 비가 상기 범위를 만족함으로써 누설 전류 발생으로 인한 쇼트(short) 불량 및 파형 불량을 방지하면서도 절연막(30)의 두께로 인해 용량이 저하되는 것을 방지하고 고용량을 구현할 수 있다.
The ratio of the average width w 3 of the outer insulating
상기 절연막(30)은 내부 코일부(40)를 피복하는 제 1 절연막(31)을 형성하고, 내부 코일부(40)의 측면부에 제 2 절연막(32)을 더 형성할 수 있다.
The insulating
상기 제 1 절연막(31)을 형성하는 방법으로는 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등을 적용할 수 있다. 포토레지스트(PR)의 노광, 현상 공정으로 제 1 절연막(31)을 형성한 경우 제 1 절연막(31)은 포토레지스트(PR)를 포함할 수 있다.
The first insulating layer 31 may be formed by a screen printing method, a photoresist (PR) exposure process, a developing process, a spray coating process, or the like. In the case where the first insulating film 31 is formed by the exposure and development processes of the photoresist PR, the first insulating film 31 may include a photoresist PR.
상기 제 1 절연막(31)은 내부 코일부(40)의 측면 하부로 갈수록 폭이 좁게 형성되어 내부 코일부(40)의 측면 하부의 절연이 미흡할 수 있기 때문에 내부 코일부(40)의 측면부에 제 2 절연막(32)을 더 형성할 수 있다.
Since the first insulating layer 31 is formed to have a narrow width toward the lower side of the
제 2 절연막(32)은 제 1 절연막(31)을 형성한 후, 내부 코일부(40)를 제 2 절연막(32)을 형성할 수지에 딥핑(dipping)한 후 진공 처리하는 공정을 추가로 수행하여 형성할 수 있다.
The second insulating
이때, 상기 제 2 절연막(32)을 형성할 수지는 노볼락(Novolac) 계열 에폭시(epoxy) 수지 또는 러버(rubber)계 고분자 에폭시(epoxy) 수지의 단독 또는 혼합 형태를 포함할 수 있으며, 이에 특별히 제한되지는 않는다.The resin forming the second insulating
상기 러버(rubber)계 고분자 에폭시(epoxy) 수지는 분자량 15000 이상이 바람직하며, 상기 고분자는 페녹시 수지, 폴리이미드 수지, 폴리아미드이미드(PAI) 수지, 폴리에테르이미드(PEI) 수지, 폴리설폰(PS) 수지, 폴리에테르설폰(PES) 수지, 폴리페닐렌에테르(PPE) 수지, 폴리카보네이트(PC) 수지, 폴리에테르에테르케톤(PEEK) 수지 또는 폴리에스테르 수지의 단독 또는 혼합 형태일 수 있다.
The rubber-based polymer epoxy resin is preferably at least 15,000 in molecular weight, and the polymer may be at least one selected from the group consisting of phenoxy resin, polyimide resin, polyamideimide (PAI) resin, polyetherimide (PEI) resin, polysulfone PS resin, polyethersulfone (PES) resin, polyphenylene ether (PPE) resin, polycarbonate (PC) resin, polyetheretherketone (PEEK) resin or polyester resin.
상기 제 2 절연막(32)을 형성할 에폭시(epoxy)계 수지의 농도는 10 내지 35 중량% 일 수 있다. 농도가 10 중량% 미만일 경우 제 2 절연막(32)이 너무 얇게 형성될 수 있으며, 35 중량%를 초과하는 경우 제 2 절연막(32)이 지나치게 두껍게 형성될 수 있다.
The concentration of the epoxy resin to form the second insulating
또한, 제 2 절연막(32)은 러버(rubber)계 인성 강화제(toughening agent)를 더 포함할 수 있으며, 상기 인성 강화제의 함량은 에폭시(epoxy)계 수지의 1 내지 30 PHR(part per hundred resin)일 수 있다.
The second insulating
상기 수지에 딥핑한 후 85 내지 0 torr가 되도록 진공 처리를 수행할 수 있다. 85 torr 가 초과될 경우 절연이 균일하게 되지 않을 수 있으며, 0 torr 미만이 될 경우 용제 휘발에 의하여 에폭시(epoxy)계 수지의 농도가 높아져 제 2 절연막(32)이 지나치게 두껍게 형성될 수 있다.
After dipping into the resin, a vacuum treatment may be performed to achieve a vacuum of 85 to 0 torr. If the insulation resistance is more than 85 torr, the insulation may not be uniform. If the insulation resistance is less than 0 torr, the concentration of the epoxy resin may increase due to volatilization of the solvent, so that the
상기 수지에 딥핑한 후 진공 처리하는 시간은 2 내지 10 분일 수 있다. 2분 미만으로 할 경우 기포가 제거되지 않아 제 2 절연막(32)이 균일하게 형성되지 않을 수 있으며, 10분을 초과할 경우 용제 휘발에 의하여 에폭시(epoxy)계 수지의 농도가 높아져 제 2 절연막(32)이 지나치게 두껍게 형성될 수 있다.
The time for performing the vacuum treatment after dipping in the resin may be 2 to 10 minutes. If it is less than 2 minutes, the bubbles may not be removed and the second insulating
이때, 제 2 절연막(32)은 코어부 절연막(35) 쪽에는 형성하지 않고, 외곽부 절연막(33) 쪽에만 형성할 수 있다.At this time, the second insulating
제 2 절연막(32)을 외곽부 절연막(33)에만 형성함으로써 코어부 절연막(35)보다 외곽부 절연막(33)의 폭을 크게 형성하여 누설 전류 발생으로 인한 쇼트(short) 불량 및 파형 불량을 방지하면서도 절연막(30)의 두께로 인해 용량이 저하되는 것을 방지하고 고용량을 구현할 수 있다.
The second insulating
다음으로, 내부 코일부(40)가 형성된 절연 기판(20)의 상부 및 하부에 자성체 층을 적층하여 본체(50)를 형성한다.Next, the
자성체 층을 절연 기판(20)의 양면에 적층하고 라미네이트법이나 정수압 프레스법을 통해 압착하여 본체(50)를 형성할 수 있다. 이때, 상기 관통홀이 자성체로 충진될 수 있도록 하여 코어부(55)를 형성할 수 있다.
The
다음으로, 상기 본체(50)의 적어도 일 단면에 노출되는 내부 코일부(40)의 인출부와 접속되도록 본체(50)의 단면에 외부전극(80)을 형성할 수 있다.Next, an
상기 외부전극(80)은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성할 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다.
The
외부전극(80)을 형성하는 방법은 외부전극(80)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.
The method of forming the
그 외 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
In addition, the same parts as those of the above-described chip electronic component according to the embodiment of the present invention will be omitted here.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.
100 : 박막형 인덕터 40 : 내부 코일부
20 : 절연 기판 45 : 비아 전극
30 : 절연막 50 : 본체
31 : 제 1 절연막 55 : 코어부
32 : 제 2 절연막 80 : 외부전극
33 : 외곽부 절연막
35 : 코어부 절연막100: Thin film type inductor 40: Internal coil part
20: insulating substrate 45: via electrode
30: insulating film 50:
31: first insulating film 55:
32: second insulating film 80: external electrode
33:
35: core insulating film
Claims (16)
상기 절연 기판의 적어도 일면에 형성되는 내부 코일부;
상기 내부 코일부를 피복하는 절연막; 및
상기 본체의 적어도 일 단면에 형성되며, 상기 내부 코일부와 접속하는 외부전극;을 포함하고,
상기 절연막은 외곽부 절연막의 폭이 코어부 절연막의 폭보다 큰 칩 전자부품.
A body including an insulating substrate having a through hole formed at a central portion thereof;
An inner coil portion formed on at least one surface of the insulating substrate;
An insulating film covering the inner coil part; And
And an external electrode formed on at least one end face of the body and connected to the internal coil part,
Wherein the insulating film has a width of an outer insulating film larger than a width of a core insulating film.
상기 외곽부 절연막의 평균 폭은 10㎛ 내지 25㎛인 칩 전자부품.
The method according to claim 1,
And the average width of the outer insulating film is 10 占 퐉 to 25 占 퐉.
상기 코어부 절연막의 평균 폭은 5㎛ 내지 10㎛인 칩 전자부품.
The method according to claim 1,
And an average width of the core portion insulating film is 5 占 퐉 to 10 占 퐉.
상기 코어부 절연막의 평균 폭에 대한 상기 외곽부 절연막의 평균 폭의 비는 1.5 내지 5인 칩 전자부품.
The method according to claim 1,
Wherein the ratio of the average width of the outer insulating film to the average width of the core insulating film is 1.5 to 5. [
상기 절연막은 상기 내부 코일부를 피복하는 제 1 절연막 및 상기 내부 코일부의 측면부에 형성되는 제 2 절연막을 포함하는 칩 전자부품.
The method according to claim 1,
Wherein the insulating film includes a first insulating film covering the inner coil part and a second insulating film formed on a side surface of the inner coil part.
상기 제 2 절연막은 노볼락(Novolac) 계열 에폭시(epoxy) 수지 및 러버(rubber)계 고분자 에폭시(epoxy) 수지로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 칩 전자부품.
6. The method of claim 5,
Wherein the second insulating layer comprises at least one selected from the group consisting of a Novolac epoxy resin and a rubber epoxy resin.
상기 제 2 절연막은 코어부 절연막에는 형성되지 않고, 외곽부 절연막에만 형성되는 칩 전자부품.
6. The method of claim 5,
Wherein the second insulating film is not formed in the core portion insulating film but only in the outer portion insulating film.
상기 내부 코일부를 피복하는 절연막을 형성하는 단계;
상기 내부 코일부가 형성된 절연 기판의 상부 및 하부에 자성체 층을 적층하여 본체를 형성하는 단계; 및
상기 본체의 적어도 일 단면에 상기 내부 코일부와 접속되도록 외부전극을 형성하는 단계;를 포함하며,
상기 절연막은 외곽부 절연막의 폭을 코어부 절연막의 폭보다 크게 형성하는 칩 전자부품의 제조방법.
Forming an inner coil portion on at least one surface of the insulating substrate;
Forming an insulating film covering the inner coil part;
Forming a main body by laminating a magnetic material layer on upper and lower portions of the insulating substrate on which the inner coil portion is formed; And
And forming an external electrode on at least one end face of the body so as to be connected to the internal coil part,
Wherein the insulating film has a width of the outer insulating film larger than a width of the core insulating film.
상기 외곽부 절연막의 평균 폭은 10㎛ 내지 25㎛인 칩 전자부품의 제조방법.
9. The method of claim 8,
Wherein an average width of the outer insulating film is 10 占 퐉 to 25 占 퐉.
상기 코어부 절연막의 평균 폭은 5㎛ 내지 10㎛인 칩 전자부품의 제조방법.
9. The method of claim 8,
And an average width of the core portion insulating film is 5 占 퐉 to 10 占 퐉.
상기 코어부 절연막의 평균 폭에 대한 상기 외곽부 절연막의 평균 폭의 비는 1.5 내지 5인 칩 전자부품의 제조방법.
9. The method of claim 8,
And the ratio of the average width of the outer insulating film to the average width of the core insulating film is 1.5 to 5. [
상기 절연막을 형성하는 단계는,
상기 내부 코일부를 피복하는 제 1 절연막을 형성하고, 상기 내부 코일부의 측면부에 제 2 절연막을 형성하는 공정을 더 포함하는 칩 전자부품의 제조방법.
9. The method of claim 8,
The step of forming the insulating film may include:
Further comprising forming a first insulating film covering the inner coil portion and forming a second insulating film on a side portion of the inner coil portion.
상기 제 2 절연막을 형성하는 공정은 상기 내부 코일부를 제 2 절연막을 형성할 수지에 딥핑한 후 진공 처리하는 칩 전자부품의 제조방법.
13. The method of claim 12,
Wherein the step of forming the second insulating film dips the inner coil part into a resin for forming the second insulating film and then performs the vacuum processing.
상기 수지는 노볼락(Novolac) 계열 에폭시(epoxy) 수지 및 러버(rubber)계 고분자 에폭시(epoxy) 수지로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 칩 전자부품의 제조방법.
14. The method of claim 13,
Wherein the resin comprises at least one selected from the group consisting of a Novolac epoxy resin and a rubber epoxy resin.
상기 제 1 절연막은 포토레지스트(photo resist, PR)을 포함하는 칩 전자부품의 제조방법.
13. The method of claim 12,
Wherein the first insulating film comprises a photoresist (PR).
상기 제 2 절연막은 코어부 절연막에는 형성하지 않고, 외곽부 절연막에만 형성하는 칩 전자부품의 제조방법.
13. The method of claim 12,
Wherein the second insulating film is formed only on the outer insulating film, not on the core insulating film.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140009430A KR101994731B1 (en) | 2014-01-27 | 2014-01-27 | Chip electronic component and manufacturing method thereof |
| CN201410177494.0A CN104810131B (en) | 2014-01-27 | 2014-04-29 | Chip electronic component and its manufacture method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140009430A KR101994731B1 (en) | 2014-01-27 | 2014-01-27 | Chip electronic component and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150089163A true KR20150089163A (en) | 2015-08-05 |
| KR101994731B1 KR101994731B1 (en) | 2019-07-01 |
Family
ID=53694901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140009430A KR101994731B1 (en) | 2014-01-27 | 2014-01-27 | Chip electronic component and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101994731B1 (en) |
| CN (1) | CN104810131B (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190044980A (en) * | 2017-10-23 | 2019-05-02 | 삼성전기주식회사 | Coil component |
| US20210398740A1 (en) * | 2020-06-18 | 2021-12-23 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101823191B1 (en) * | 2014-05-07 | 2018-01-29 | 삼성전기주식회사 | Chip electronic component and manufacturing method thereof |
| KR101792365B1 (en) * | 2015-12-18 | 2017-11-01 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
| JP7338213B2 (en) * | 2019-04-10 | 2023-09-05 | Tdk株式会社 | inductor element |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005210010A (en) | 2004-01-26 | 2005-08-04 | Tdk Corp | Coil substrate, manufacturing method thereof, and surface-mounting coil element |
| JP2008041833A (en) * | 2006-08-03 | 2008-02-21 | Sony Corp | Planar-inductor manufacturing method, and planar-inductor inspection method |
| JP2008166455A (en) | 2006-12-28 | 2008-07-17 | Tdk Corp | Coil device, and manufacturing method of coil device |
| JP2011071457A (en) * | 2008-12-22 | 2011-04-07 | Tdk Corp | Electronic component and manufacturing method of electronic component |
| KR20130049207A (en) * | 2010-10-21 | 2013-05-13 | 티디케이가부시기가이샤 | Coil component and method for producing same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07320939A (en) * | 1994-05-19 | 1995-12-08 | Matsushita Electric Ind Co Ltd | Inductance component and manufacture thereof |
| TW362222B (en) * | 1995-11-27 | 1999-06-21 | Matsushita Electric Ind Co Ltd | Coiled component and its production method |
| JP2004327612A (en) * | 2003-04-23 | 2004-11-18 | Tdk Corp | Substrate having conductor line, its manufacturing method and electronic component |
| JP2004349468A (en) * | 2003-05-22 | 2004-12-09 | Tdk Corp | Coil substrate and surface mounting type coil element |
| JP5339398B2 (en) * | 2006-07-12 | 2013-11-13 | Ｆｄｋ株式会社 | Multilayer inductor |
| KR101514491B1 (en) * | 2011-12-08 | 2015-04-23 | 삼성전기주식회사 | Coil Parts And Method of Manufacturing The Same |
-
2014
- 2014-01-27 KR KR1020140009430A patent/KR101994731B1/en active IP Right Grant
- 2014-04-29 CN CN201410177494.0A patent/CN104810131B/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005210010A (en) | 2004-01-26 | 2005-08-04 | Tdk Corp | Coil substrate, manufacturing method thereof, and surface-mounting coil element |
| JP2008041833A (en) * | 2006-08-03 | 2008-02-21 | Sony Corp | Planar-inductor manufacturing method, and planar-inductor inspection method |
| JP2008166455A (en) | 2006-12-28 | 2008-07-17 | Tdk Corp | Coil device, and manufacturing method of coil device |
| JP2011071457A (en) * | 2008-12-22 | 2011-04-07 | Tdk Corp | Electronic component and manufacturing method of electronic component |
| KR20130049207A (en) * | 2010-10-21 | 2013-05-13 | 티디케이가부시기가이샤 | Coil component and method for producing same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190044980A (en) * | 2017-10-23 | 2019-05-02 | 삼성전기주식회사 | Coil component |
| US11017926B2 (en) | 2017-10-23 | 2021-05-25 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
| US20210398740A1 (en) * | 2020-06-18 | 2021-12-23 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
| KR20210156572A (en) * | 2020-06-18 | 2021-12-27 | 삼성전기주식회사 | Coil component |
| US12040123B2 (en) | 2020-06-18 | 2024-07-16 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101994731B1 (en) | 2019-07-01 |
| CN104810131B (en) | 2017-09-01 |
| CN104810131A (en) | 2015-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101474166B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR101539879B1 (en) | Chip electronic component | |
| KR101565703B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR101598256B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR101525703B1 (en) | Chip electronic component and manufacturing method thereof | |
| US9773611B2 (en) | Chip electronic component and manufacturing method thereof | |
| KR101565700B1 (en) | Chip electronic component, manufacturing method thereof and board having the same mounted thereon | |
| KR101558092B1 (en) | Chip electronic component and board having the same mounted thereon | |
| KR101994731B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR102004238B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR20160019266A (en) | Chip electronic component and board having the same mounted thereon | |
| KR20150108518A (en) | Chip electronic component and manufacturing method thereof | |
| KR101565673B1 (en) | Manufacturing method of chip electronic component | |
| KR101532172B1 (en) | Chip electronic component and board having the same mounted thereon | |
| KR20170045629A (en) | Multilayered electronic component and manufacturing method thereof | |
| KR20160140153A (en) | Coil electronic component and manufacturing method thereof | |
| KR20160043796A (en) | Chip electronic component | |
| KR20160136048A (en) | Chip electronic component and board having the same mounted thereon | |
| KR101994729B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR101912275B1 (en) | Coil electronic component and manufacturing method thereof | |
| KR20150127999A (en) | Chip electronic component and manufacturing method thereof | |
| KR20150105787A (en) | Chip electronic component and manufacturing method thereof | |
| KR20160057785A (en) | Chip electronic component and manufacturing method thereof | |
| KR101823194B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR20150134858A (en) | Chip electronic component and board having the same mounted thereon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |