KR20150084517A - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR20150084517A
KR20150084517A KR1020140004617A KR20140004617A KR20150084517A KR 20150084517 A KR20150084517 A KR 20150084517A KR 1020140004617 A KR1020140004617 A KR 1020140004617A KR 20140004617 A KR20140004617 A KR 20140004617A KR 20150084517 A KR20150084517 A KR 20150084517A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
auxiliary
semiconductor substrate
auxiliary electrode
Prior art date
Application number
KR1020140004617A
Other languages
Korean (ko)
Inventor
양혜영
유정훈
김민표
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140004617A priority Critical patent/KR20150084517A/en
Publication of KR20150084517A publication Critical patent/KR20150084517A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to a solar cell, including a semiconductor substrate which forms a p-n connection; a first electrode and a second electrode which are located at a different position on the rear surface of the semiconductor substrate; a first auxiliary electrode which is located on the rear surface of the semiconductor and is connected to the first electrodes; and a second auxiliary electrode which is located at a different position of the first auxiliary electrode on the rear surface of the semiconductor where the first electrodes are installed at a different position in a first direction, the second electrode are installed at a different position in a first direction, and the first electrodes arranged in the first direction are located at a different position of the second electrode in the second direction crossed with the first direction.

Description

태양 전지{SOLAR CELL}Solar cell {SOLAR CELL}

본 발명은 태양 전지에 관한 것이다.The present invention relates to a solar cell.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.A typical solar cell has a substrate made of different conductivity type semiconductors, such as p-type and n-type, an emitter, and an electrode connected to the substrate and the emitter, respectively. At this time, a p-n junction is formed at the interface between the substrate and the emitter.

특히, 태양전지의 효율을 높이기 위해 실리콘 기판의 수광면에 전극을 형성하지 않고, 실리콘 기판의 이면 만으로 n 전극 및 p 전극을 형성한 이면 전극 형 태양 전지 셀에 대한 연구 개발이 진행되고 있다. 이와 같은 이면 전극 형 태양전지 셀을 복수 개 연결하여 전기적으로 접속하는 모듈화 기술도 진행되고 있다.Particularly, research and development on a back electrode type solar cell having an n-electrode and a p-electrode formed only on the back surface of a silicon substrate without forming an electrode on the light receiving surface of a silicon substrate for increasing the efficiency of the solar cell is underway. A modularization technique of connecting a plurality of such back electrode type solar cell cells and electrically connecting them is also in progress.

상기 모듈과 기술에는 복수 개의 태양전지 셀을 금속 인터커넥터로 전기적으로 연결하는 방법과, 미리 배선이 형성된 배선기판을 이용해 전기적으로 연결하는 방법이 대표적이다.The module and the technique are typical of a method of electrically connecting a plurality of solar cells with a metal interconnection, and a method of electrically connecting a plurality of solar cells with a metal interconnection using a wiring board on which wiring is previously formed.

본 발명은 태양 전지를 제공하는데 그 목적이 있다.The object of the present invention is to provide a solar cell.

본 발명에 따른 태양 전지는 p-n 접합을 형성한 반도체 기판; 반도체 기판의 후면에 서로 이격되어 배치되는 제1 전극과 제2 전극; 반도체 기판의 후면에 배치되며, 복수의 제1 전극에 접속되는 제1 보조 전극; 및 반도체 기판의 후면에 제1 보조 전극과 이격되어 배치되며, 복수의 제2 전극에 접속되는 제2 보조 전극;을 포함하고, 제1 전극은 제1 방향으로 서로 이격되어 복수 개로 배열되고, 제2 전극은 제1 방향으로 서로 이격되어 복수 개로 배열되며, 제1 방향으로 배열된 복수 개의 제1 전극과 제1 방향으로 배열된 복수 개의 제2 전극은 제1 방향과 교차하는 제2 방향으로 서로 이격된다.A solar cell according to the present invention includes: a semiconductor substrate on which a p-n junction is formed; A first electrode and a second electrode disposed on a rear surface of the semiconductor substrate so as to be spaced apart from each other; A first auxiliary electrode disposed on a rear surface of the semiconductor substrate and connected to the plurality of first electrodes; And a second auxiliary electrode spaced apart from the first auxiliary electrode on the rear surface of the semiconductor substrate and connected to the plurality of second electrodes, wherein the first electrodes are arranged in a plurality of locations spaced apart from each other in the first direction, A plurality of first electrodes arranged in a first direction and a plurality of second electrodes arranged in a first direction are arranged in a second direction intersecting with the first direction, It is separated.

여기서, 복수의 개의 제1, 2 전극은 도트 형태로 구비될 수 있으며, 복수 개의 제1, 2 전극에서 각 도트의 평면 형상은 사각형, 타원형, 또는 원형 중 적어도 어느 하나일 수 있다.Here, the plurality of first and second electrodes may be provided in a dot shape, and the planar shape of each dot in the plurality of first and second electrodes may be at least one of a rectangle, an ellipse, and a circle.

여기서, 제1 실시예로, 반도체 기판의 후면은 제2 방향으로 경계선이 형성되는 제1 기판 영역과 제2 기판 영역으로 구분되며, 제1 보조 전극은 제1 기판 영역 위에 배치되고, 제2 보조 전극은 제2 기판 영역 위에 배치될 수 있다.In the first embodiment, the rear surface of the semiconductor substrate is divided into a first substrate region and a second substrate region in which a boundary line is formed in the second direction, the first auxiliary electrode is disposed on the first substrate region, The electrode may be disposed over the second substrate region.

이때, 제1, 2 보조 전극 각각은 복수 개의 제1, 2 개구홀이 구비된 통전극으로 형성될 수 있으며, 여기서, 제1 기판 영역에서 제1 보조 전극에 구비된 복수 개의 제1 개구홀의 위치는 적어도 복수 개의 제1 전극의 위치와 중첩되고, 제2 기판 영역에서 제2 보조 전극에 구비된 복수 개의 제2 개구홀의 위치는 적어도 복수 개의 제2 전극의 위치와 중첩될 수 있다.Here, each of the first and second auxiliary electrodes may be formed as a tubular electrode having a plurality of first and second opening holes, wherein the first and second auxiliary electrodes have a plurality of first aperture holes And the positions of the plurality of second opening holes provided in the second auxiliary electrode in the second substrate region overlap with the positions of at least the plurality of second electrodes.

또한, 제1 기판 영역에서 제1 전극과 제1 보조 전극 사이는 도전성 재질의 전극 접착제에 의해 서로 접속되고, 제2 기판 영역에서 제2 전극과 제2 보조 전극 사이는 전극 접착제에 의해 서로 접속될 수 있다.Further, in the first substrate region, the first electrode and the first auxiliary electrode are connected to each other by an electrode adhesive of a conductive material, and the second electrode and the second auxiliary electrode in the second substrate region are connected to each other by an electrode adhesive .

여기서, 제1 보조 전극은 복수 개의 제1 개구홀에 전극 접착제가 채워져 제1 전극에 접속되고, 제2 보조 전극은 복수 개의 제2 개구홀에 전극 접착제가 채워져 제2 전극에 접속될 수 있다.Here, the first auxiliary electrode may be connected to the first electrode by filling the plurality of first opening holes with the electrode adhesive, and the second auxiliary electrode may be connected to the second electrode by filling the plurality of second opening holes with the electrode adhesive.

그리고, 제1 기판 영역에서 제2 전극과 제1 보조 전극 사이, 및 제2 전극과 제1 전극 사이에는 절연성 재질의 절연층이 형성되고, 제2 기판 영역에서 제1 전극과 제2 보조 전극 사이, 및 제1 전극과 제2 전극 사이에는 절연층이 형성될 수 있다.An insulating layer of an insulating material is formed between the second electrode and the first auxiliary electrode and between the second electrode and the first electrode in the first substrate region and between the first electrode and the second auxiliary electrode in the second substrate region, And an insulating layer may be formed between the first electrode and the second electrode.

또한, 제2 실시예로, 반도체 기판의 후면에는 복수 개의 제1, 2 전극의 위치와 중첩되는 부분에 복수 개의 개구홀이 형성되는 절연성 접착층;을 더 포함할 수 있고, 절연성 접착층에 형성되는 복수 개의 개구홀 각각의 평면적의 크기는 복수의 제1, 2 전극 각각의 평면적의 크기보다 클 수 있다.The second embodiment may further include an insulating adhesive layer having a plurality of opening holes formed in the rear surface of the semiconductor substrate so as to overlap the positions of the plurality of first and second electrodes, The size of the planar area of each of the opening holes may be larger than the planar size of each of the first and second electrodes.

이에 따라, 절연성 접착층에 형성되는 복수 개의 개구홀 내에는 복수의 제1, 2 전극이 위치할 수 있고, 제1, 2 보조 전극은 절연성 접착층 위에 배치될 수 있다.As a result, a plurality of first and second electrodes can be positioned in the plurality of opening holes formed in the insulating adhesive layer, and the first and second auxiliary electrodes can be disposed on the insulating adhesive layer.

이때, 제1 보조 전극은 복수의 제1 전극과 접속되며, 제1 방향으로 뻗어 있는 복수 개의 제1 접속부와 복수 개의 제1 접속부의 끝단에 연결되며, 제2 방향으로 뻗어 있는 제1 패드부를 포함하고, 제2 보조 전극은 복수의 제2 전극과 접속되며, 제1 방향으로 뻗어 있는 복수 개의 제2 접속부와 복수 개의 제2 접속부의 끝단에 연결되며, 제2 방향으로 뻗어 있는 제2 패드부를 포함할 수 있다.The first auxiliary electrode is connected to the plurality of first electrodes and includes a plurality of first connecting portions extending in the first direction and a first pad portion connected to the ends of the plurality of first connecting portions and extending in the second direction And the second auxiliary electrode is connected to the plurality of second electrodes and includes a plurality of second connection portions extending in the first direction and a second pad portion connected to the ends of the plurality of second connection portions and extending in the second direction can do.

이때, 복수 개의 제1, 2 접속부 각각은 절연성 접착층에서 복수 개의 개구홀이 형성되지 않은 영역에 위치할 수 있다.At this time, each of the plurality of first and second connection portions may be located in an area where the plurality of opening holes are not formed in the insulating adhesive layer.

아울러, 제1 전극과 제1 접속부 사이는 도전성 재질의 전극 접착제에 의해 서로 접속되고, 제2 전극과 제2 접속부 사이는 전극 접착제에 의해 서로 접속되며, 제1 전극과 제2 접속부 사이 및 제2 전극과 제1 접속부 사이에는 절연성 재질의 절연층이 형성될 수 있다.Further, the first electrode and the first connection portion are connected to each other by an electrode adhesive of a conductive material, the second electrode and the second connection portion are connected to each other by an electrode adhesive, and between the first electrode and the second connection portion, An insulating layer made of an insulating material may be formed between the electrode and the first connection portion.

이와 같이 본 발명에 따른 태양 전지는 제1, 2 전극 이외에 별도의 제1, 2 보조 전극을 더 구비하여 전극의 저항을 보다 감소시킬 수 있으며, 제1, 2 전극이 도트 형태로 구비되어 반도체 기판의 밴딩을 보다 줄일 수 있다.As described above, the solar cell according to the present invention further includes additional first and second auxiliary electrodes in addition to the first and second electrodes to further reduce the resistance of the electrode. The first and second electrodes are provided in a dot shape, It is possible to further reduce the banding.

도 1 내지 도 5b는 본 발명의 제1 실시예에 따른 태양 전지를 설명하기 위한 도이다.
도 6은 도 1 내지 도 5b에서 설명한 제1 실시예에 따른 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.
도 7 내지 도 11은 본 발명의 제2 실시예에 따른 태양 전지를 설명하기 위한 도이다.
도 12는 도 7 내지 도 11에서 설명한 제2 실시예에 따른 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.
FIGS. 1 to 5B illustrate a solar cell according to a first embodiment of the present invention.
FIG. 6 is a view for explaining an example of a method of manufacturing a solar cell according to the first embodiment shown in FIGS. 1 to 5B.
FIGS. 7 to 11 are views for explaining a solar cell according to a second embodiment of the present invention.
FIG. 12 is a view for explaining an example of a method of manufacturing a solar cell according to the second embodiment described in FIGS. 7 to 11. FIG.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 다양한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 부여하였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention in the drawings, portions not related to the description are omitted, and like reference numerals are given to similar portions throughout the specification.

이하에서, 전면이라 함은 직사광이 입사되는 태양 전지의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 태양 전지의 반대면일 수 있다.Hereinafter, the front surface may be a surface of a solar cell to which direct light is incident, and the rear surface may be a surface opposite to a solar cell in which direct light is not incident, or reflected light other than direct light may be incident.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1 내지 도 5b는 본 발명의 제1 실시예에 따른 태양 전지를 설명하기 위한 도이다.FIGS. 1 to 5B illustrate a solar cell according to a first embodiment of the present invention.

여기서, 도 1은 제1 실시예에 따른 태양 전지의 전체 사시도이고, 도 2a는 도 1에서 제1, 2 보조 전극(P141, P142)이 제거된 반도체 기판(110)의 후면 패턴을 설명하기 위한 도이고, 도 2b는 도 2a에서 반도체 기판(110)의 후면에 절연층(IL)이 형성된 패턴이고, 도 3a은 도 2b에 도시된 반도체 기판(110)의 후면에 배치될 제1, 2 보조 전극(P141, P142)을 설명하기 위한 도이고, 도 3b는 도 3a에 도시된 제1, 2 보조 전극(P141, P142)이 반도체 기판(110)의 후면에 배치되는 상태를 설명하기 위한 도이고, 도 4는 반도체 기판(110)의 후면에 제1, 2 보조 전극(P141, P142)이 접속된 상태를 설명하기 위한 도이고, 도 5a는 도 4에서 5a-5a 라인의 단면을 도시한 것이고, 도 5b는 도 4에서 5b-5b 라인의 단면을 도시한 것이다.1 is a perspective view of a solar cell according to a first embodiment of the present invention. FIG. 2A is a cross-sectional view illustrating a back surface pattern of a semiconductor substrate 110 in which first and second auxiliary electrodes P141 and P142 are removed in FIG. FIG. 2B is a pattern in which an insulating layer IL is formed on the rear surface of the semiconductor substrate 110 in FIG. 2A, and FIGS. 3A and 3B are patterns of first and second 3A and 3B illustrate a state in which the first and second auxiliary electrodes P141 and P142 shown in FIG. 3A are disposed on the rear surface of the semiconductor substrate 110. FIGS. 3A and 3B are views for explaining the electrodes P141 and P142, 4A and 4B are diagrams for explaining a state in which the first and second auxiliary electrodes P141 and P142 are connected to the rear surface of the semiconductor substrate 110. FIG.5A shows a cross section of the line 5A-5A in FIG.4 And Fig. 5B is a cross-sectional view taken along the line 5b-5b in Fig.

도 1 내지 도 5b에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 태양 전지는 반도체 기판(110), 반도체 기판(110)의 일면에 형성되며, 반도체 기판(110)과 p-n 접합을 형성하는 에미터부(121), 반도체 기판(110)의 후면에 형성되는 후면 전계부(172), 반도체 기판(110)의 후면에 서로 이격되어 배치되는 복수의 제1, 2 전극(C141, C142), 반도체 기판(110)의 후면에 배치되며, 복수의 제1 전극(C141)에 접속되는 제1 보조 전극(P141) 및 반도체 기판(110)의 후면에 제1 보조 전극(P141)과 이격되어 배치되며, 복수의 제2 전극(C142)에 접속되는 제2 보조 전극(P142)을 포함할 수 있다.1 to 5B, a solar cell according to a first embodiment of the present invention includes a semiconductor substrate 110, a semiconductor substrate 110 formed on one surface thereof, and a pn junction formed between the semiconductor substrate 110 and the semiconductor substrate 110 A plurality of first and second electrodes C141 and C142 spaced apart from each other on the rear surface of the semiconductor substrate 110, A first auxiliary electrode P141 disposed on the rear surface of the semiconductor substrate 110 and connected to the plurality of first electrodes C141 and a first auxiliary electrode P141 disposed on the rear surface of the semiconductor substrate 110, And a second auxiliary electrode P142 connected to the plurality of second electrodes C142.

아울러, 도 1 내지 도 5b에는 도시되지는 않았지만, 본 발명에 따른 태양 전지는 반도체 기판(110)의 전면에는 입사되는 빛의 반사를 최소화하기 위한 반사 방지막(미도시)이 더 구비될 수 있다.Although not shown in FIGS. 1 to 5B, the solar cell according to the present invention may further include an antireflection film (not shown) for minimizing the reflection of light incident on the front surface of the semiconductor substrate 110.

여기서, 제1 실시예에 따른 태양 전지는 도 1에 도시된 바와 같이, 반도체 기판(110)의 후면에 복수 개의 제1 개구홀(H1)이 형성된 제1 보조 전극(P141) 및 복수 개의 제2 개구홀(H2)이 형성된 제2 보조 전극(P142)이 접속될 수 있다.1, the solar cell according to the first embodiment includes a first auxiliary electrode P141 having a plurality of first opening holes H1 formed on a rear surface of a semiconductor substrate 110, And a second auxiliary electrode P142 formed with an opening hole H2 may be connected.

여기서, 반도체 기판(110)은 p-n 접합을 형성하는 반도체 기판(110)이다. 보다 구체적으로 설명하면, 반도체 기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 반도체 기판(110)일 수 있다. 이와 같은 반도체 기판(110)은 실리콘 재질로 형성되는 웨이퍼에 제1 도전성 타입의 불순물이 도핑되어 형성될 수 있다.Here, the semiconductor substrate 110 is a semiconductor substrate 110 that forms a p-n junction. More specifically, the semiconductor substrate 110 may be a semiconductor substrate 110 of a first conductivity type, for example, n-type conductivity type silicon. The semiconductor substrate 110 may be formed by doping a first conductivity type impurity into a wafer formed of a silicon material.

아울러, 이와 같은 반도체 기판(110)의 후면에는 도 2a에 도시된 바와 같이, 복수의 에미터부(121)와 복수의 후면 전계부(172)가 형성될 수 있다.In addition, a plurality of emitter portions 121 and a plurality of rear electric fields 172 may be formed on the rear surface of the semiconductor substrate 110, as shown in FIG. 2A.

구체적으로 도 2a에 도시된 바와 같이, 각각의 에미터부(121)는 반도체 기판(110)의 후면에 서로 이격되어 위치하며, 서로 나란하게 제1 방향(x)으로 뻗어 있을 수 있다. 이와 같은 에미터부(121)는 복수 개일 수 있으며, 복수의 에미터부(121)는 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어 p형 불순물이 도핑되어 형성될 수 있다. 따라서, 에미터부(121)와 반도체 기판(110)은 p-n 접합을 형성할 수 있다.Specifically, as shown in FIG. 2A, each of the emitter portions 121 may be spaced apart from each other on the rear surface of the semiconductor substrate 110, and may extend in a first direction x in parallel with each other. The plurality of emitter sections 121 may be formed by doping a second conductivity type, for example, a p-type impurity opposite to the conductivity type of the semiconductor substrate 110 . Accordingly, the emitter 121 and the semiconductor substrate 110 can form a p-n junction.

각각의 후면 전계부(172)는 반도체 기판(110)의 후면 내부에 복수 개가 위치할 수 있으며, 복수의 에미터부(121)와 이격되어 형성되며, 복수의 에미터부(121)와 동일한 제1 방향(x)으로 뻗어 있을 수 있다. 따라서, 도 2a에 도시한 것처럼, 반도체 기판(110)의 후면에서 복수의 에미터부(121)와 복수의 후면 전계부(172)는 교대로 위치할 수 있다.The plurality of emitter portions 121 may be spaced apart from each other in a plurality of positions in the back surface of the semiconductor substrate 110. The plurality of emitter portions 121 may be formed in the same direction as the plurality of emitter portions 121, (x). < / RTI > Therefore, as shown in FIG. 2A, a plurality of emitter portions 121 and a plurality of rear electric sections 172 may be alternately arranged on the rear surface of the semiconductor substrate 110. [

복수의 후면 전계부(172)는 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 함유한 불순물, 예를 들어 n++ 부이다.The plurality of rear electric fields 172 are impurities, for example, n ++ parts, which contain impurities of the same conductivity type as that of the semiconductor substrate 110 at a higher concentration than the semiconductor substrate 110.

아울러, 제1 전극(C141)은 에미터부(121)와 각각 물리적 및 전기적으로 연결되어 에미터부(121)를 따라서 반도체 기판(110)의 후면에 형성될 수 있다. The first electrode C141 may be physically and electrically connected to the emitter section 121 and may be formed on the rear surface of the semiconductor substrate 110 along the emitter section 121. [

또한, 제2 전극(C142)은 후면 전계부(172)를 통하여 반도체 기판(110)과 각각 물리적 및 전기적으로 연결되어 복수의 후면 전계부(172)를 따라서 반도체 기판(110)의 후면에 형성될 수 있다.The second electrode C142 is physically and electrically connected to the semiconductor substrate 110 through the rear electric part 172 and is formed on the rear surface of the semiconductor substrate 110 along the plurality of rear electric parts 172 .

여기서, 제1 전극(C141)은 에미터부(121)를 따라서 반도체 기판(110)의 후면에 제1 방향(x)으로 DC1x 만큼 서로 이격되어 복수 개의 도트 형태로 배열될 수 있다. 이때, 제1 전극(C141)은 제1 방향(x)으로 뻗어 있는 하나의 에미터부(121) 위에서 도 2a에 도시된 바와 같이 복수 개의 라인(C1L1, C1L2)을 따라 도트 형태로 배열될 수도 있지만, 도시된 바와 다르게 하나의 라인을 따라 형성되는 것도 가능하다. 일례로, C1L2 라인을 따라 배열되는 도트 형태의 제1 전극(C141)이 생략되는 것도 가능하다.The first electrodes C141 may be arranged in a plurality of dots spaced apart from each other by a distance DC1x in the first direction x on the rear surface of the semiconductor substrate 110 along the emitter layer 121. [ At this time, the first electrode C141 may be arranged in a dot shape along the plurality of lines C1L1 and C1L2 as shown in Fig. 2A on one emitter section 121 extending in the first direction x , But may be formed along one line as shown. For example, it is also possible to omit the dot-shaped first electrode C141 arranged along the C1L2 line.

아울러, 제2 전극(C142)은 후면 전계부(172)를 따라서 반도체 기판(110)의 후면에 제1 방향(x)으로 DC2x 만큼 서로 이격되어 복수 개의 도트 형태로 배열될 수 있다. 이때, 제2 전극(C142)도 제1 방향(x)으로 뻗어 있는 하나의 후면 전계부(172) 위에서 도 2a에 도시된 바와 같이 복수 개의 라인(C2L1, C2L2)을 따라 도트 형태로 배열될 수도 있지만, 도시된 바와 다르게 하나의 라인을 따라 형성되는 것도 가능하다. 일례로, C2L2 라인을 따라 배열되는 도트 형태의 제2 전극(C142)이 생략되는 것도 가능하다.The second electrodes C142 may be arranged in the form of a plurality of dots spaced apart from each other by DC2x in the first direction x on the rear surface of the semiconductor substrate 110 along the rear electric field portion 172. [ At this time, the second electrode C142 may also be arranged in a dot shape along the plurality of lines C2L1 and C2L2 as shown in FIG. 2A on one rear electric line 172 extending in the first direction x However, it is also possible to form along one line as shown. For example, it is also possible to omit the second electrode C142 in the form of a dot arranged along the C2L2 line.

아울러, 여기서, 제1 방향(x)으로 배열된 복수 개의 제1 전극(C141)과 제1 방향(x)으로 배열된 복수 개의 제2 전극(C142)은 제1 방향(x)과 교차하는 제2 방향(y)으로 DCy 만큼 서로 이격되어 배치될 수 있다.The plurality of first electrodes C141 arranged in the first direction x and the plurality of second electrodes C142 arranged in the first direction x are arranged in the first direction x, And can be disposed apart from each other by DCy in two directions (y).

여기서, 복수 개의 제1, 2 전극(C141, C142)에서 각 도트의 평면 형상은 사각형, 타원형, 또는 원형 중 적어도 어느 하나일 수 있다.Here, the planar shape of each dot in the plurality of first and second electrodes C141 and C142 may be at least one of a rectangle, an ellipse, and a circle.

이와 같이, 복수의 제1, 2 전극(C141, C142)을 구비한 반도체 기판(110)의 후면은 도 2a의 (a)에 도시된 바와 같이, 제2 방향(y)으로 경계선이 형성되는 제1 기판 영역(AP1)과 제2 기판 영역(AP2)으로 구분될 수 있으며, 도 1에 도시된 바와 같이, 제1 보조 전극(P141)은 제1 기판 영역(AP1) 위에 배치되고, 제2 보조 전극(P142)은 제2 기판 영역(AP2) 위에 배치될 수 있다.2A, the rear surface of the semiconductor substrate 110 having the plurality of first and second electrodes C141 and C142 is divided into the first and second electrodes C141 and C142, 1, the first auxiliary electrode P141 may be disposed on the first substrate region AP1 and the second auxiliary electrode P141 may be disposed on the second substrate region AP1, The electrode P142 may be disposed on the second substrate region AP2.

이와 같이, 복수의 제1, 2 전극(C141, C142)을 구비한 반도체 기판(110)의 후면에는 도 2b에 도시된 바와 같이 절연층(IL)이 형성될 수 있다.2B, the insulating layer IL may be formed on the rear surface of the semiconductor substrate 110 having the plurality of first and second electrodes C141 and C142.

보다 구체적으로, 이와 같은 절연층(IL)은 일례로, 반도체 기판(110)의 후면 중에서 제1 기판 영역(AP1)에서는 복수의 제2 전극(C142)과 후면 전계부(172)를 덮도록 도포되어 형성될 수 있으며, 제2 기판 영역(AP2)에서는 복수의 제1 전극(C141)과 에미터부(121)를 덮도록 도포되어 형성될 수 있다.More specifically, the insulating layer IL is formed on the rear surface of the semiconductor substrate 110 so as to cover the plurality of second electrodes C142 and the rear electric section 172 in the first substrate region AP1, In the second substrate region AP2, a plurality of first electrodes C141 and an emitter portion 121 may be formed so as to cover the first electrode C141.

이와 같은 절연층(IL)의 재질로는 일례로 에폭시(epoxy)와 같은 열경화성 절연성 수지가 이용될 수 있다. 이와 같은 절연층(IL)은 복수의 제1 전극(C141)과 제2 보조 전극(P142)이 서로 단락되거나 복수의 제2 전극(C142)과 제1 보조 전극(P141)이 서로 단락되는 것을 방지하는 역할을 할 수 있다.As the material of the insulating layer IL, for example, a thermosetting insulating resin such as an epoxy may be used. The insulating layer IL prevents the plurality of first electrodes C141 and the second auxiliary electrode P142 from shorting to each other or the plurality of second electrodes C142 and the first auxiliary electrode P141 from being short- Can play a role.

이와 같이, 반도체 기판(110)의 후면에 절연층(IL)이 도포된 상태에서 도 3a에 도시된 바와 같은 제1, 2 보조 전극(P141, P142) 각각이 반도체 기판(110)의 후면 중 제1, 2 기판 영역(AP1, AP2) 각각 위에 배치될 수 있다.3A, the first and second auxiliary electrodes P141 and P142 are formed on the rear surface of the semiconductor substrate 110 in a state where the insulating layer IL is coated on the rear surface of the semiconductor substrate 110. Thus, 1 and 2 substrate regions AP1 and AP2, respectively.

도 3a에 도시된 바와 같이, 제1, 2 보조 전극(P141, P142) 각각은 복수 개의 제1, 2 개구홀(H1, H2)이 구비된 통전극으로 형성될 수 있다.3A, each of the first and second auxiliary electrodes P141 and P142 may be formed as a tubular electrode having a plurality of first and second opening holes H1 and H2.

보다 구체적으로, 제1 보조 전극(P141) 각각에는 제1 방향(x)과 제2 방향(y)으로 서로 이격되는 복수 개의 제1 개구홀(H1)이 구비될 수 있으며, 제2 보조 전극(P142) 각각에도 제1 방향(x)과 제2 방향(y)으로 서로 이격되는 복수 개의 제2 개구홀(H2)이 구비될 수 있다.More specifically, each of the first auxiliary electrodes P141 may be provided with a plurality of first opening holes H1 that are spaced apart from each other in the first direction x and the second direction y, P142 may be provided with a plurality of second opening holes H2 spaced apart from each other in the first direction x and the second direction y.

이때, 제1, 2 보조 전극(P141, P142) 각각에 구비되는 복수 개의 제1, 2 개구홀(H1, H2) 각각의 패턴은 전술한 복수 개의 제1, 2 전극(C141, C142)의 패턴과 동일할 수 있다. 따라서, 복수의 제1, 2 개구홀(H1, H2) 각각의 위치는 복수의 제1, 2 전극(C141, C142) 각각의 위치와 중첩될 수 있다.The pattern of each of the first and second aperture holes H1 and H2 provided in the first and second auxiliary electrodes P141 and P142 may be a pattern of the first and second electrodes C141 and C142 . ≪ / RTI > Therefore, the positions of each of the first and second opening holes H1 and H2 may overlap with the positions of the first and second electrodes C141 and C142, respectively.

따라서, 복수의 제1 개구홀(H1)에서 제1 방향(x)으로의 이격 간격(DP1x) 및 복수의 제2 개구홀(H2)에서 제1 방향(x)으로의 이격 간격(DP2x)은 서로 동일할 수 있으며, 복수의 제1, 2 개구홀(H1, H2)의 제1 방향(x)으로의 이격 간격(DP1x, DP2x)은 복수의 제1, 2 전극(C141, C142) 각각의 제1 방향(x)으로의 이격 간격(DC1x, DC2x)과 동일할 수 있다.Therefore, the spacing DP1x in the first direction x and the spacing DP2x in the plurality of second opening holes H2 in the first direction x from the first opening H1 are And the separation distances DP1x and DP2x of the first and second aperture holes H1 and H2 in the first direction x can be the same as the distances DP1x and DP2x of the first and second electrodes C141 and C142, May be equal to the spacing distance (DC1x, DC2x) in the first direction (x).

이와 같은 도 3a에 도시된 제1, 2 보조 전극(P141, P142) 각각은 도 3b에 도시된 바와 같이, 반도체 기판(110)의 후면에 중 제1 기판 영역(AP1) 및 제2 기판 영역(AP2) 각각에 배치될 수 있다. 3A, each of the first and second auxiliary electrodes P141 and P142 may include a first substrate region AP1 and a second substrate region AP1 on the rear surface of the semiconductor substrate 110, AP2).

이에 따라, 제1 기판 영역(AP1)에서 제1 보조 전극(P141)에 구비된 복수 개의 제1 개구홀(H1)의 위치는 적어도 복수 개의 제1, 2 전극(C141, C142)의 위치와 중첩되고, 제2 기판 영역(AP2)에서 제2 보조 전극(P142)에 구비된 복수 개의 제2 개구홀(H2)의 위치는 적어도 복수 개의 제1, 2 전극(C141, C142)의 위치와 중첩될 수 있다.The positions of the plurality of first opening holes H1 provided in the first auxiliary electrode P141 in the first substrate region AP1 overlap with the positions of the plurality of first and second electrodes C141 and C142 And the positions of the plurality of second opening holes H2 provided in the second auxiliary electrode P142 in the second substrate region AP2 overlap with the positions of the plurality of first and second electrodes C141 and C142 .

이에 따라, 복수의 제1 개구홀(H1) 내에는 복수의 제1 전극(C141)이 위치되고, 복수의 제2 개구홀(H2) 내에는 복수의 제2 전극(C142)이 위치될 수 있다.Accordingly, a plurality of first electrodes C141 may be positioned in the plurality of first opening holes H1, and a plurality of second electrodes C142 may be positioned in the plurality of second opening holes H2 .

여기서, 반도체 기판(110)의 후면은 도 2b에서 설명한 바와 같이, 절연층(IL)이 형성된 상태이므로, 제1 기판 영역(AP1)에서 제1 보조 전극(P141)과 제2 전극(C142) 사이는 절연층(IL)에 의해 절연되고, 제2 기판 영역(AP2)에서 제2 보조 전극(P142)과 제1 전극(C141) 사이도 절연층(IL)에 의해 절연될 수 있다.Since the insulating layer IL is formed on the rear surface of the semiconductor substrate 110 as shown in FIG. 2B, the first auxiliary electrode P141 and the second auxiliary electrode C142 in the first substrate region AP1 And the second auxiliary electrode P142 and the first electrode C141 in the second substrate region AP2 may be insulated by the insulating layer IL.

따라서, 도 4 내지 도 5b에 도시된 바와 같이, 제1 기판 영역(AP1)에서는 제2 전극(C142)과 위치가 중첩되는 복수 개의 제1 개구홀(H1)을 통해 절연층(IL)이 노출될 수 있고, 제2 기판 영역(AP2)에서는 제1 전극(C141)과 위치가 중첩되는 복수 개의 제2 개구홀(H2)을 통해 절연층(IL)이 노출될 수 있다.4 to 5B, in the first substrate region AP1, the insulating layer IL is exposed through the plurality of first opening holes H1, which are overlapped with the second electrode C142, In the second substrate region AP2, the insulating layer IL may be exposed through the plurality of second opening holes H2 overlapping the first electrode C141.

아울러, 도 4에 도시된 바와 같이, 제1 기판 영역(AP1)에서는 복수 개의 제1 개구홀(H1)을 통해 복수 개의 제1 전극(C141)이 노출될 수 있으며, 제2 기판 영역(AP2)에서는 복수 개의 제2 개구홀(H2)을 통해 복수 개의 제2 전극(C142)이 노출될 수 있다.4, a plurality of first electrodes C141 may be exposed through a plurality of first opening holes H1 in the first substrate region AP1, a plurality of first electrodes C141 may be exposed through the plurality of first opening holes H1, The plurality of second electrodes C142 may be exposed through the plurality of second opening holes H2.

이와 같이, 복수 개의 제1, 2 전극(C141, C142)이 각각 위치하는 복수 개의 제1, 2 개구홀(H1, H2)에 도전성 재질의 전극 접착제(ECA)를 도포하여, 복수 개의 제1 전극(C141)과 제1 보조 전극(P141)과, 복수 개의 제2 전극(C142)과 제2 보조 전극(P142)을 서로 접속시킬 수 있다.As described above, the electrode adhesive (ECA) of a conductive material is applied to the plurality of first and second opening holes (H1, H2) in which the plurality of first and second electrodes (C141, C142) The first electrode C141 and the first auxiliary electrode P141 and the plurality of second electrodes C142 and the second auxiliary electrode P142 may be connected to each other.

이와 같이, 복수의 제1, 2 전극(C141, C142)이 노출되는 복수의 제1, 2 개구홀(H1, H2)에 전극 접착제(ECA)가 채워져, 제1, 2 전극(C141, C142)과 제1, 2 보조 전극(P141, P142)이 서로 접속된 단면은 다음의 도 5a 및 도 5b와 같다.As described above, the first and second openings H1 and H2 in which the plurality of first and second electrodes C141 and C142 are exposed are filled with the electrode adhesive ECA to form the first and second electrodes C141 and C142, And the first and second auxiliary electrodes P141 and P142 are connected to each other as shown in FIGS. 5A and 5B.

따라서, 제1 전극(C141)과 제1 보조 전극(P141)은 도 5a에 도시된 바와 같이, 제1 개구홀(H1)에 전극 접착제(ECA)가 채워져 서로 접속될 수 있고, 제2 전극(C142)과 제2 보조 전극(P142)은 도 5b에 도시된 바와 같이, 개구홀에 전극 접착제(ECA)가 채워져 서로 접속될 수 있다.5A, the first electrode C141 and the first auxiliary electrode P141 may be connected to each other by filling the first opening hole H1 with an electrode adhesive ECA, C142 and the second auxiliary electrode P142 may be connected to each other by filling the opening hole with an electrode adhesive (ECA), as shown in Fig. 5B.

여기서, 전극 접착제(ECA)는 솔더 페이스트(solder paste)나 도전성 페이스트(conductive paste)와 같은 도전성 물질이 이용될 수 있다.Here, as the electrode adhesive (ECA), a conductive material such as a solder paste or a conductive paste may be used.

여기의 제1 실시예에서는 제1 보조 전극(P141)에 구비되는 복수 개의 제1 개구홀(H1)이 제1 기판 영역(AP1)에 위치하는 복수의 제1 전극(C141)뿐만 아니라 복수의 제2 전극(C142)에 중첩되는 위치에 형성된 경우를 일례로 설명하였으나, 제1 보조 전극(P141)에서는 복수의 제2 전극(C142)에 중첩되는 위치에는 복수의 제1 개구홀(H1)이 형성되지 않을 수도 있다.In the first embodiment, a plurality of first opening holes H1 provided in the first auxiliary electrode P141 are not limited to the plurality of first electrodes C141 located in the first substrate region AP1, A plurality of first opening holes H1 are formed at positions overlapping the plurality of second electrodes C142 in the first auxiliary electrode P141, .

아울러, 제2 보조 전극(P142)에 구비되는 복수 개의 제2 개구홀(H2)도 제2 기판 영역(AP2)에 위치하는 복수의 제1 전극(C141)뿐만 아니라 복수의 제2 전극(C142)에 중첩되는 위치에 형성된 경우를 일례로 설명하였으나, 제2 보조 전극(P142)에서는 복수의 제1 전극(C141)에 중첩되는 위치에는 복수의 제2 개구홀(H2)이 형성되지 않을 수도 있다. The plurality of second openings H2 provided in the second auxiliary electrode P142 may include not only the plurality of first electrodes C141 located in the second substrate region AP2 but also the plurality of second electrodes C142, The second auxiliary electrode P142 may not have a plurality of second opening holes H2 formed at positions overlapping the plurality of first electrodes C141.

그러나, 제1 실시예와 같이, 복수의 제1, 2 개구홀(H1, H2)이 형성된 경우, 개구홀의 개수가 상대적으로 많아 제1, 2 보조 전극(P141, P142)의 열팽창률을 보다 감소시킬 수 있다.However, when a plurality of first and second opening holes H1 and H2 are formed as in the first embodiment, the number of the opening holes is relatively large, so that the coefficient of thermal expansion of the first and second auxiliary electrodes P141 and P142 is reduced .

이와 같은 제1 실시예에 따른 태양 전지를 제조하는 방법은 다음과 같다.A method of manufacturing the solar cell according to the first embodiment is as follows.

도 6은 도 1 내지 도 5b에서 설명한 제1 실시예에 따른 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.FIG. 6 is a view for explaining an example of a method of manufacturing a solar cell according to the first embodiment shown in FIGS. 1 to 5B.

본 발명의 제1 실시예에 따른 태양 전지의 제조 방법은 도 6에 기재된 순서도와 같을 수 있다. 그러나 이는 일례이고, 반드시 이에 한정되는 것은 아니다.The manufacturing method of the solar cell according to the first embodiment of the present invention may be the same as the flowchart shown in Fig. However, this is an example and is not necessarily limited thereto.

도 6과 같이, 먼저, 앞선 도 2에서 설명한 도트 형태로 제1, 2 전극(C141, C142)이 구비된 반도체 기판(110)의 후면 중에서 제1 기판 영역(AP1)에 위치한 복수의 제2 전극(C142) 위와 제2 기판 영역(AP2)에 위치한 복수의 제1 전극(C141) 위에 절연층(IL)을 형성하기 위한 페이스트를 도 2b와 같이 도포할 수 있다(S1).As shown in FIG. 6, first, a plurality of second electrodes (not shown) disposed in the first substrate region AP1 of the rear surface of the semiconductor substrate 110 provided with the first and second electrodes C141 and C142 in the dot- A paste for forming the insulating layer IL on the plurality of first electrodes C141 located on the second substrate region C142 and on the second substrate region AP2 may be applied as shown in FIG.

이후, 도 3a에서 설명한 제1, 2 보조 전극(P141, P142) 각각을 제1, 2 기판 영역(AP1, AP2) 위에 도 3b와 같이 얼라인하여 배치할 수 있다(S2).The first and second auxiliary electrodes P141 and P142 described in FIG. 3A may be arranged on the first and second substrate regions AP1 and AP2 as shown in FIG. 3B (S2).

다음, 도 4와 같이 제1, 2 보조 전극(P141, P142)이 배치된 상태에서, 제1, 2 전극(C141, C142)이 노출되는 제1, 2 개구홀(H1, H2) 내로 전극 접착제(ECA)를 형성하기 위한 페이스트를 도포할 수 있다.Next, in the state where the first and second auxiliary electrodes P141 and P142 are arranged as shown in FIG. 4, the first and second openings H1 and H2, in which the first and second electrodes C141 and C142 are exposed, (ECA) can be applied.

이후, 열처리하여 절연층(IL)을 형성하기 위한 페이스트와 전극 접착제(ECA)를 형성하기 위한 페이스트를 각각 경화하여, 제1, 2 전극(C141, C142) 각각을 제1, 2 보조 전극(P141, P142) 각각에 접속시킬 수 있다.Thereafter, the paste for forming the insulating layer IL and the paste for forming the electrode adhesive (ECA) are each cured by heat treatment to form the first and second electrodes C141 and C142 respectively on the first and second auxiliary electrodes P141 , And P142, respectively.

여기서, 열처리 공정은 S1 단계와 S2 단계 사이에도 진행될 수 있으며, 이와 같은 경우, S1 단계 이후에 절연층(IL)을 형성하기 위한 페이스트가 미리 경화될 수도 있다.Here, the heat treatment may be performed between steps S1 and S2. In such a case, the paste for forming the insulating layer IL may be cured in advance after step S1.

이와 같이, 본 발명의 제1 실시예에 따른 태양 전지는 제1, 2 전극(C141, C142) 이외에 별도의 제1, 2 보조 전극(P141, P142)을 더 구비하여, 전극의 저항을 보다 감소시킬 수 있다.As described above, the solar cell according to the first embodiment of the present invention further includes additional first and second auxiliary electrodes P141 and P142 in addition to the first and second electrodes C141 and C142, .

아울러, 본 발명의 제1 실시예에 따른 태양 전지는 반도체 기판(110)의 후면에 제1, 2 전극(C141, C142)이 도트 형태로 형성된 상태에서 제1, 2 보조 전극(P141, P142) 각각에 구비된 복수의 제1, 2 개구홀(H1, H2)을 통해 제1, 2 전극(C141, C142)의 위치를 확인하면서 배치할 수 있어, 얼라인 문제를 보다 쉽게 해결할 수 있다.The solar cell according to the first embodiment of the present invention includes first and second auxiliary electrodes P141 and P142 in a state where first and second electrodes C141 and C142 are formed in a dot shape on the rear surface of the semiconductor substrate 110, It is possible to arrange the first and second electrodes C141 and C142 while confirming the positions of the first and second openings H1 and H2 provided in the first and second openings H1 and H2.

아울러, 본 발명의 제1 실시예에 따른 태양 전지는 반도체 기판(110)의 후면에 제1, 2 전극(C141, C142)이 복수 개의 도트 형태로 구비되도록 함으로써, 반도체 기판(110)의 후면에 제1, 2 보조 전극(P141, P142)을 접속하기 위한 열처리 공정에서, 반도체 기판(110)과 제1, 2 전극(C141, C142) 사이의 열팽창 계수 차이로 인하여, 반도체 기판(110)이 밴딩되는 것을 보다 감소시킬 수 있다. 이에 따라, 반도체 기판(110)의 열팽창 스트레스를 보다 줄일 수 있다.In addition, the solar cell according to the first embodiment of the present invention has a structure in which the first and second electrodes C141 and C142 are provided in the form of a plurality of dots on the rear surface of the semiconductor substrate 110, In the heat treatment process for connecting the first and second auxiliary electrodes P141 and P142, due to the difference in thermal expansion coefficient between the semiconductor substrate 110 and the first and second electrodes C141 and C142, Can be further reduced. Accordingly, the thermal expansion stress of the semiconductor substrate 110 can be further reduced.

아울러, 이때, 제1, 2 보조 전극(P141, P142) 각각에 복수 개의 제1, 2 개구홀(H1, H2)은 제1, 2 보조 전극(P141, P142) 자체의 열팽창률을 줄이는 역할을 하므로, 반도체 기판(110)의 열팽창 스트레스를 보다 더 줄일 수 있다.At this time, the plurality of first and second opening holes H1 and H2 on the first and second auxiliary electrodes P141 and P142 serve to reduce the thermal expansion rate of the first and second auxiliary electrodes P141 and P142 themselves The thermal expansion stress of the semiconductor substrate 110 can be further reduced.

이와 같이, 제1, 2 전극(C141, C142)이 복수 개의 도트 형태로 구비된 반도체 기판(110)의 후면에 제1, 2 보조 전극(P141, P142)을 형성하는 구조와 방법은 제1 실시예와 다른 방식으로도 가능하다. The structure and the method of forming the first and second auxiliary electrodes P141 and P142 on the rear surface of the semiconductor substrate 110 in which the first and second electrodes C141 and C142 are provided in a plurality of dot- It can be done in other ways as well.

도 7 내지 도 11은 본 발명의 제2 실시예에 따른 태양 전지를 설명하기 위한 도이다.FIGS. 7 to 11 are views for explaining a solar cell according to a second embodiment of the present invention.

여기서, 도 7은 제2 실시예에 따른 태양 전지의 일부 사시도이고, 도 8은 도 7에 도시된 반도체 기판(110)의 구조와 절연성 접착층(IAL)을 설명하기 위한 도이고, 도 9는 도 8에 도시된 절연성 접착층(IAL)이 배치된 반도체 기판(110)의 후면에 제1, 2 전극(C141, C142)이 배치된 상태를 설명하기 위한 도이고, 도 10은 도 9에 도시된 제1, 2 전극(C141, C142)이 배치된 반도체 기판(110)의 후면에 전극 접착제(ECA)와 절연층(IL)이 더 형성된 상태를 설명하기 위한 도이고, 도 11은 도 10에서 11-11라인에 따른 단면을 설명하기 위한 도이다.8 is a view for explaining the structure of the semiconductor substrate 110 shown in FIG. 7 and the insulating adhesive layer (IAL), and FIG. 9 is a cross-sectional view of the solar cell according to the second embodiment. 8 is a view for explaining a state in which the first and second electrodes C141 and C142 are disposed on the rear surface of the semiconductor substrate 110 on which the insulating adhesive layer IAL shown in FIG. 11A and 11B illustrate a state in which an electrode adhesive ECA and an insulating layer IL are further formed on the rear surface of the semiconductor substrate 110 on which the first and second electrodes C141 and C142 are disposed. 11 is a diagram for explaining a cross section along a line.

도 7 이하에서는 도 1 내지 도 6과 동일한 부분에 대한 설명은 생략한다.In the following description of FIG. 7, the description of the same parts as those of FIGS. 1 to 6 will be omitted.

도 7에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 태양 전지는 반도체 기판(110), 에미터부(121), 후면 전계부(172), 제1, 2 전극(C141, C142), 제1, 2 보조 전극(P141, P142)를 포함하고, 이외에 절연성 접착층(IAL)을 더 포함할 수 있다.7, the solar cell according to the second embodiment of the present invention includes a semiconductor substrate 110, an emitter section 121, a rear electric section 172, first and second electrodes C141 and C142, First and second auxiliary electrodes P141 and P142, and may further include an insulating adhesive layer (IAL).

여기서, 반도체 기판(110), 에미터부(121)와 후면 전계부(172)는 앞서 제1 실시예에서 설명한 바와 동일하며, 제1, 2 전극(C141, C142)은 반도체 기판(110)의 후면에 서로 이격되어 배치될 수 있으며, 제1, 2 보조 전극(P141, P142)은 반도체 기판(110)의 후면에 배치되어, 복수의 제1, 2 전극(C141, C142) 각각에 접속될 수 있다.The semiconductor substrate 110, the emitter section 121 and the rear electric section 172 are the same as those described in the first embodiment. The first and second electrodes C141 and C142 are formed on the rear surface of the semiconductor substrate 110 And the first and second auxiliary electrodes P141 and P142 may be disposed on the rear surface of the semiconductor substrate 110 and connected to the first and second electrodes C141 and C142, .

여기서, 제1, 2 전극(C141, C142) 각각은 도 2a에서 설명한 바와 같이 구성될 수도 있으나, 도 7 및 도 8에 도시된 바와 같이, 제1 전극(C141)은 제1 방향(x)으로 하나의 C1L 라인을 따라 DC1 간격만큼 서로 이격되어 복수 개의 도트 형태로 배열될 수 있고, 제2 전극(C142)도 제1 방향(x)으로 하나의 C2L 라인을 따라 DC2 간격만큼 서로 이격되어 복수 개의 도트 형태로 배열될 수 있다. 여기서, DC1 간격과 DC2 간격은 서로 동일하거나 다를 수 있다.Here, each of the first and second electrodes C141 and C142 may be configured as described with reference to FIG. 2A. However, as shown in FIGS. 7 and 8, the first electrode C141 may be formed in the first direction x The second electrodes C142 may be arranged in a plurality of dots spaced apart from each other by a distance of DC1 along one C1L line and the second electrodes C142 may be arranged in a first direction x along a single C2L line, And may be arranged in a dot shape. Here, the DC1 interval and the DC2 interval may be the same or different from each other.

아울러, 제1 방향(x)으로 배열된 복수 개의 제1 전극(C141)과 제1 방향(x)으로 배열된 복수 개의 제2 전극(C142)은 제1 방향(x)과 교차하는 제2 방향(y)으로 DCy만큼 서로 이격될 수 있다.A plurality of first electrodes C141 arranged in a first direction x and a plurality of second electrodes C142 arranged in a first direction x are arranged in a second direction X intersecting with the first direction x, (y) by DCy.

여기서, 복수 개의 제1, 2 전극(C141, C142)에서 각 도트의 평면 형상은 사각형, 타원형, 또는 원형 중 적어도 어느 하나일 수 있다.Here, the planar shape of each dot in the plurality of first and second electrodes C141 and C142 may be at least one of a rectangle, an ellipse, and a circle.

아울러, 도 8에 도시된 바와 같이, 절연성 접착층(IAL)은 반도체 기판(110)의 후면에 배치되되, 도 7에 도시된 바와 같이, 추후에 제1, 2 보조 전극(P141, P142)이 절연성 접착층(IAL) 위에 형성되어, 결국 절연성 접착층(IAL)은 반도체 기판(110)과 제1 보조 전극(P141) 사이 및 반도체 기판(110)과 제2 보조 전극(P142) 사이에 배치될 수 있다.8, the insulating adhesive layer IAL is disposed on the rear surface of the semiconductor substrate 110. As shown in FIG. 7, the first and second auxiliary electrodes P141 and P142 are electrically insulated The insulating adhesive layer IAL may be disposed between the semiconductor substrate 110 and the first auxiliary electrode P141 and between the semiconductor substrate 110 and the second auxiliary electrode P142.

이와 같은 절연성 접착층(IAL)은 절연성 특성을 갖는 재질이면 어떠한 물질이든 가능하고, 일례로, 절연성 접착층(IAL)은 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)와 같은 열경화성 수지 재질을 포함하여 형성될 수 있다.The insulating adhesive layer (IAL) may be formed of any material having an insulating property. For example, the insulating adhesive layer (IAL) may be formed of a thermosetting resin material such as ethylene vinyl acetate (EVA) have.

아울러, 이와 같은 절연성 접착층(IAL)은 도 7 및 도 8에 도시된 바와 같이, 복수 개의 개구홀(IH)이 형성될 수 있다.In addition, as shown in FIGS. 7 and 8, the insulating adhesive layer IAL may be formed with a plurality of opening holes IH.

이와 같은 개구홀(IH) 각각의 평면적의 크기는 복수의 제1, 2 전극(C141, C142) 각각의 평면적의 크기보다 클 수 있으며, 개구홀(IH) 각각의 위치는 복수 개의 제1, 2 전극(C141, C142)의 위치와 중첩되는 부분에 형성될 수 있다.The size of each of the opening holes IH may be larger than the planar size of each of the plurality of first and second electrodes C141 and C142 and the position of each of the opening holes IH may be a plurality of first and second May be formed in a portion overlapping the positions of the electrodes (C141, C142).

따라서, 도 8과 같이, 절연성 접착층(IAL)이 반도체 기판(110)의 후면에 배치되는 경우, 절연성 접착층(IAL)에 형성되는 복수 개의 개구홀(IH) 내에는 복수의 제1, 2 전극(C141, C142)이 위치할 수 있다.8, when the insulating adhesive layer IAL is disposed on the rear surface of the semiconductor substrate 110, a plurality of first and second electrodes (not shown) are formed in the plurality of opening holes IH formed in the insulating adhesive layer IAL C141, C142) can be located.

아울러, 제1, 2 보조 전극(P141, P142)은 도 9에 도시된 바와 같은 형태로 절연성 접착층(IAL)에서 복수 개의 개구홀(IH)이 형성되지 않은 영역 위에 위치할 수 있다.In addition, the first and second auxiliary electrodes P141 and P142 may be located on the region where the plurality of opening holes IH are not formed in the insulating adhesive layer IAL in the form shown in FIG.

여기서, 도 9에 도시된 바와 같이, 제1 보조 전극(P141)은 복수 개의 제1 접속부(PC141)와 제1 패드부(PP141)를 구비할 수 있으며, 제2 보조 전극(P142)도 복수 개의 제2 접속부(PC142)와 제2 패드부(PP142)를 구비할 수 있다.9, the first auxiliary electrode P141 may include a plurality of first connecting portions PC141 and a first pad portion PP141, and the second auxiliary electrode P142 may include a plurality of A second connection unit PC 142 and a second pad unit PP142.

여기서, 복수 개의 제1 접속부(PC141)는 복수의 제1 전극(C141)과 접속되며, 제1 방향(x)으로 서로 이격되어 뻗어 있을 수 있으며, 제1 패드부(PP141)는 복수 개의 제1 접속부(PC141)의 끝단에 연결되며, 제2 방향(y)으로 뻗어 있을 수 있다.Here, the plurality of first connection parts PC141 may be connected to the plurality of first electrodes C141 and may extend apart from each other in the first direction x, and the first pad part PP141 may include a plurality of first May be connected to the end of the connection unit (PC 141) and may extend in the second direction (y).

아울러, 복수 개의 제2 접속부(PC142)는 복수의 제2 전극(C142)과 접속되며, 제1 방향(x)으로 서로 이격되어 뻗어 있을 수 있으며, 제2 패드부(PP142)는 복수 개의 제2 접속부(PC142)의 끝단에 연결되며, 제2 방향(y)으로 뻗어 있을 수 있다.The plurality of second connection parts PC 142 may be connected to the plurality of second electrodes C142 and may extend apart from each other in the first direction x and the second pad part PP142 may extend from the plurality of second electrodes C142, May be connected to the end of the connection unit (PC 142) and may extend in the second direction (y).

여기서, 복수 개의 제1, 2 접속부(PC141, PC142) 각각은 도 9에 도시된 바와 같이, 절연성 접착층(IAL)에서 복수 개의 개구홀(IH)이 형성되지 않은 영역에 위치할 수 있다.Here, each of the first and second connection portions PC141 and PC142 may be located in an area where the plurality of opening holes IH are not formed in the insulating adhesive layer IAL, as shown in FIG.

이와 같이, 절연성 접착층(IAL)의 후면 위에 배치되는 제1, 2 보조 전극(P141, P142) 각각은 도전성 재질의 전극 접착제(ECA)에 의해 제1, 2 전극(C141, C142)에 접속될 수 있다.As described above, the first and second auxiliary electrodes P141 and P142 disposed on the rear surface of the insulating adhesive layer IAL can be connected to the first and second electrodes C141 and C142 by an electrode adhesive (ECA) of a conductive material have.

구체적으로, 도 10 및 도 11에 도시된 바와 같이, 제1 전극(C141)과 제1 접속부(PC141) 사이는 도전성 재질의 전극 접착제(ECA)에 의해 서로 접속되고, 제2 전극(C142)과 제2 접속부(PC142) 사이는 전극 접착제(ECA)에 의해 서로 접속될 수 있다.10 and 11, the first electrode C141 and the first connection portion PC141 are connected to each other by an electrode adhesive (ECA) made of a conductive material, and the second electrode C142 and the first connection portion And the second connecting portions (PC 142) can be connected to each other by an electrode adhesive (ECA).

보다 구체적으로, 도 10 및 도 11에 도시된 바와 같이, 제1 보조 전극(P141)에 포함되는 제1 접속부(PC141)의 일측면과 절연성 접착제의 개구홀(IH)을 통해 노출되는 제1 전극(C141)의 일측면 및 후면 일부 위에 전극 접착제(ECA)가 형성되어, 제1 보조 전극(P141)과 제1 전극(C141)이 서로 접속될 수 있다.10 and 11, the first electrode P141 of the first auxiliary electrode P141 and the first electrode PC141 exposed through the opening HH of the insulating adhesive, An electrode adhesive (ECA) is formed on one side surface and a part of the rear surface of the first electrode C141 so that the first auxiliary electrode P141 and the first electrode C141 can be connected to each other.

아울러, 제2 보조 전극(P142)에 포함되는 제2 접속부(PC142)의 일측면과 절연성 접착제의 개구홀(IH)을 통해 노출되는 제2 전극(C142)의 일측면 및 후면 일부 위에 전극 접착제(ECA)가 형성되어, 제2 보조 전극(P142)과 제2 전극(C142)이 서로 접속될 수 있다.An electrode adhesive (not shown) is formed on one side surface and the rear surface of the second electrode C142 exposed through one side of the second connection part PC 142 included in the second auxiliary electrode P142 and the opening hole IH of the insulating adhesive ECA) is formed, and the second auxiliary electrode P142 and the second electrode C142 can be connected to each other.

아울러, 도 10 및 도 11에 도시된 바와 같이, 제1 전극(C141)과 제2 접속부(PC142) 사이 및 제2 전극(C142)과 제1 접속부(PC141) 사이에는 절연성 재질의 절연층(IL)이 형성될 수 있다.10 and 11, between the first electrode C141 and the second connection unit PC 142 and between the second electrode C142 and the first connection unit PC141, an insulating layer IL May be formed.

보다 구체적으로, 도 11에 도시된 바와 같이, 제1 보조 전극(P141)의 타측면, 전극 접착제(ECA)의 측면 및 제2 전극(C142)의 타측면 및 후면 나머지 일부 위에 절연층(IL)이 형성되어, 제1 보조 전극(P141)과 제2 전극(C142)이 서로 절연될 수 있다.11, the insulating layer IL is formed on the other side of the first auxiliary electrode P141, the side of the electrode adhesive (ECA), the other side of the second electrode (C142) and the rest of the rear surface, So that the first auxiliary electrode P141 and the second electrode C142 can be insulated from each other.

아울러, 제2 보조 전극(P142)의 타측면, 전극 접착제(ECA)의 측면 및 제1 전극(C141)의 타측면 및 후면 나머지 일부 위에 절연층(IL)이 형성되어, 제2 보조 전극(P142)과 제1 전극(C141)이 서로 절연될 수 있다.The insulating layer IL is formed on the other side of the second auxiliary electrode P142, the side surface of the electrode adhesive ECA, the other side of the first electrode C141, and the rest of the rear surface, And the first electrode C141 may be insulated from each other.

여기서, 전극 접착제(ECA) 및 절연층(IL)의 재질은 앞선 제1 실시예에서 설명한 바와 동일하다.Here, the materials of the electrode adhesive (ECA) and the insulating layer (IL) are the same as those described in the first embodiment.

이와 같은 구조를 갖는 본 발명의 제2 실시예에 따른 태양 전지도 제1, 2 전극(C141, C142) 이외에 별도의 제1, 2 보조 전극(P141, P142)을 더 구비하여 전극의 저항을 보다 감소시킬 수 있으며, 제1, 2 전극(C141, C142)이 도트 형태로 구비되어 반도체 기판(110)의 밴딩을 보다 줄일 수 있다.The solar cell according to the second embodiment of the present invention having such a structure also has additional first and second auxiliary electrodes P141 and P142 in addition to the first and second electrodes C141 and C142, And the first and second electrodes C141 and C142 are provided in the form of a dot, so that the banding of the semiconductor substrate 110 can be further reduced.

아울러, 공정 과정 중에 제1, 2 전극(C141, C142)이 도트 형태로 구비되는 반도체 기판(110)의 후면에 복수 개의 개구홀(IH)이 구비된 절연성 접착층(IAL)을 미리 형성한 다음, 개구홀(IH)을 통해 노출되는 제1, 2 전극(C141, C142)의 위치를 확인하면서, 제1, 2 보조 전극(P141, P142)을 배치할 수 있어, 얼라인을 보다 용이하게 할 수 있다.In addition, an insulating adhesive layer (IAL) having a plurality of opening holes (IH) is formed on the back surface of the semiconductor substrate (110) having the first and second electrodes (C141, C142) The first and second auxiliary electrodes P141 and P142 can be disposed while confirming the positions of the first and second electrodes C141 and C142 exposed through the opening hole IH, have.

이와 같은 제2 실시예에 따른 태양 전지의 제조 방법은 일례로, 다음과 같을 수 있다.The manufacturing method of the solar cell according to the second embodiment is one example as follows.

도 12는 도 7 내지 도 11에서 설명한 제2 실시예에 따른 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.FIG. 12 is a view for explaining an example of a method of manufacturing a solar cell according to the second embodiment described in FIGS. 7 to 11. FIG.

먼저, 도 12에 기재된 바와 같이, 도트 형태로 제1, 2 전극(C141, C142)이 구비된 반도체 기판(110)의 후면 위에 복수 개의 개구홀(IH)을 구비한 절연성 접착층(IAL)을 형성하기 위한 시트를 도 8과 같이, 얼라인하여 배치할 수 있다(S1’)12, an insulating adhesive layer IAL having a plurality of opening holes IH is formed on the rear surface of a semiconductor substrate 110 provided with first and second electrodes C141 and C142 in a dot shape The sheet for alignment can be aligned and aligned as shown in Fig. 8 (S1 ')

이후, 제1, 2 보조 전극(P141, P142)을 도 9와 같이 개구홀(IH)이 형성되지 않은 시트 위의 부분에 얼라인하여 배치할 수 있다(S2’).Then, the first and second auxiliary electrodes P141 and P142 can be arranged at a position on the sheet on which the opening hole IH is not formed as shown in FIG. 9 (S2 ').

다음, 도 10 및 도 11과 같이, 제1, 2 전극(C141, C142)과 제1, 2 보조 전극(P141, P142)이 서로 전기적으로 연결되도록 전극 접착제(ECA)를 형성하기 위한 페이스트를 도포(S3’)하고, 전극 접착제(ECA)를 형성하기 위한 페이스트가 형성되지 않은 부분에 절연층(IL)을 형성하기 위한 페이스트를 도포(S4’)할 수 있다. Next, as shown in FIGS. 10 and 11, a paste for forming an electrode adhesive (ECA) is applied so that the first and second electrodes C141 and C142 and the first and second auxiliary electrodes P141 and P142 are electrically connected to each other (S3 '), and a paste for forming the insulating layer (IL) can be applied (S4') to a portion where no paste is formed for forming the electrode adhesive (ECA).

이후, 열처리 공정을 수행하여, 전극 접착제(ECA)를 형성하기 위한 페이스트와 절연층(IL)을 형성하기 위한 페이스트를 각각 경화하여, 제1, 2 전극(C141, C142) 각각을 각각의 제1, 2 보조 전극(P141, P142)에 접속시킬 수 있다(S5’).Thereafter, the paste for forming the electrode adhesive (ECA) and the paste for forming the insulating layer (IL) are each cured by performing the heat treatment process so that the first and second electrodes (C141, C142) , And the two auxiliary electrodes P141 and P142 (S5 ').

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications, substitutions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. will be. Therefore, the embodiments disclosed in the present invention and the accompanying drawings are intended to illustrate and not to limit the technical spirit of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments and the accompanying drawings . The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

Claims (17)

p-n 접합을 형성한 반도체 기판;
상기 반도체 기판의 후면에 서로 이격되어 배치되는 제1 전극과 제2 전극;
상기 반도체 기판의 후면에 배치되며, 상기 복수의 제1 전극에 접속되는 제1 보조 전극; 및
상기 반도체 기판의 후면에 상기 제1 보조 전극과 이격되어 배치되며, 상기 복수의 제2 전극에 접속되는 제2 보조 전극;을 포함하고,
상기 제1 전극은 제1 방향으로 서로 이격되어 복수 개로 배열되고,
상기 제2 전극은 상기 제1 방향으로 서로 이격되어 복수 개로 배열되며,
상기 제1 방향으로 배열된 복수 개의 제1 전극과 상기 제1 방향으로 배열된 복수 개의 제2 전극은 상기 제1 방향과 교차하는 제2 방향으로 서로 이격되는 태양 전지.
a semiconductor substrate on which a pn junction is formed;
A first electrode and a second electrode spaced apart from each other on a rear surface of the semiconductor substrate;
A first auxiliary electrode disposed on a rear surface of the semiconductor substrate and connected to the plurality of first electrodes; And
And a second auxiliary electrode disposed on a rear surface of the semiconductor substrate and spaced apart from the first auxiliary electrode and connected to the plurality of second electrodes,
Wherein the first electrodes are arranged in a plurality of locations spaced apart from each other in the first direction,
The second electrodes are arranged in a plurality of locations spaced apart from each other in the first direction,
Wherein the plurality of first electrodes arranged in the first direction and the plurality of second electrodes arranged in the first direction are spaced apart from each other in a second direction intersecting the first direction.
제1 항에 있어서,
상기 복수의 개의 제1, 2 전극은 도트 형태로 구비되는 태양 전지.
The method according to claim 1,
Wherein the plurality of first and second electrodes are provided in a dot shape.
제2 항에 있어서,
상기 복수 개의 제1, 2 전극에서 각 도트의 평면 형상은 사각형, 타원형, 또는 원형 중 적어도 어느 하나인 태양 전지.
3. The method of claim 2,
Wherein the planar shape of each dot in the plurality of first and second electrodes is at least one of a rectangle, an ellipse, and a circle.
제1 항에 있어서,
상기 반도체 기판의 후면은 상기 제2 방향으로 경계선이 형성되는 제1 기판 영역과 제2 기판 영역으로 구분되며,
상기 제1 보조 전극은 상기 제1 기판 영역 위에 배치되고, 상기 제2 보조 전극은 상기 제2 기판 영역 위에 배치되는 태양 전지.
The method according to claim 1,
Wherein a rear surface of the semiconductor substrate is divided into a first substrate region and a second substrate region in which a boundary line is formed in the second direction,
Wherein the first auxiliary electrode is disposed on the first substrate region, and the second auxiliary electrode is disposed on the second substrate region.
제4 항에 있어서,
상기 제1, 2 보조 전극 각각은 복수 개의 제1, 2 개구홀이 구비된 통전극으로 형성되는 태양 전지.
5. The method of claim 4,
Wherein each of the first and second auxiliary electrodes is formed as a tubular electrode having a plurality of first and second opening holes.
제5 항에 있어서,
상기 제1 기판 영역에서 상기 제1 보조 전극에 구비된 복수 개의 제1 개구홀의 위치는 적어도 상기 복수 개의 제1 전극의 위치와 중첩되고,
상기 제2 기판 영역에서 상기 제2 보조 전극에 구비된 복수 개의 제2 개구홀의 위치는 적어도 상기 복수 개의 제2 전극의 위치와 중첩되는 태양 전지.
6. The method of claim 5,
Wherein a position of the plurality of first opening holes provided in the first auxiliary electrode in the first substrate region overlaps at least a position of the plurality of first electrodes,
Wherein a position of the plurality of second opening holes provided in the second auxiliary electrode in the second substrate region overlaps at least a position of the plurality of second electrodes.
제5 항에 있어서,
상기 제1 기판 영역에서 상기 제1 전극과 상기 제1 보조 전극 사이는 도전성 재질의 전극 접착제에 의해 서로 접속되고,
상기 제2 기판 영역에서 상기 제2 전극과 상기 제2 보조 전극 사이는 상기 전극 접착제에 의해 서로 접속되는 태양 전지.
6. The method of claim 5,
Wherein the first electrode and the first auxiliary electrode are connected to each other by an electrode adhesive of a conductive material in the first substrate region,
And the second electrode and the second auxiliary electrode in the second substrate region are connected to each other by the electrode adhesive.
제5 항에 있어서,
상기 제1 보조 전극은 상기 복수 개의 제1 개구홀에 상기 전극 접착제가 채워져 상기 제1 전극에 접속되고,
상기 제2 보조 전극은 상기 복수 개의 제2 개구홀에 상기 전극 접착제가 채워져 상기 제2 전극에 접속되는 태양 전지.
6. The method of claim 5,
Wherein the first auxiliary electrode is connected to the first electrode by filling the plurality of first opening holes with the electrode adhesive,
And the second auxiliary electrode is filled with the electrode adhesive in the plurality of second opening holes and connected to the second electrode.
제5 항에 있어서,
상기 제1 기판 영역에서 상기 제2 전극과 상기 제1 보조 전극 사이, 및 상기 제2 전극과 상기 제1 전극 사이에는 절연성 재질의 절연층이 형성되고,
상기 제2 기판 영역에서 상기 제1 전극과 상기 제2 보조 전극 사이, 및 상기 제1 전극과 상기 제2 전극 사이에는 상기 절연층이 형성되는 태양 전지.
6. The method of claim 5,
An insulating layer of an insulating material is formed between the second electrode and the first auxiliary electrode in the first substrate region and between the second electrode and the first electrode,
Wherein the insulating layer is formed between the first electrode and the second auxiliary electrode in the second substrate region, and between the first electrode and the second electrode.
제1 항에 있어서,
상기 반도체 기판의 후면에는 상기 복수 개의 제1, 2 전극의 위치와 중첩되는 부분에 복수 개의 개구홀이 형성되는 절연성 접착층;을 더 포함하는 태양 전지.
The method according to claim 1,
And an insulating adhesive layer on the rear surface of the semiconductor substrate, the insulating adhesive layer having a plurality of opening holes formed in a portion overlapping the positions of the plurality of first and second electrodes.
제10 항에 있어서,
상기 절연성 접착층에 형성되는 복수 개의 개구홀 각각의 평면적의 크기는 상기 복수의 제1, 2 전극 각각의 평면적의 크기보다 큰 태양 전지.
11. The method of claim 10,
Wherein the planar size of each of the plurality of opening holes formed in the insulating adhesive layer is larger than the planar size of each of the first and second electrodes.
제10 항에 있어서,
상기 절연성 접착층에 형성되는 복수 개의 개구홀 내에는 상기 복수의 제1, 2 전극이 위치하는 태양 전지.
11. The method of claim 10,
Wherein the plurality of first and second electrodes are located in a plurality of opening holes formed in the insulating adhesive layer.
제10 항에 있어서,
상기 제1, 2 보조 전극은 상기 절연성 접착층 위에 배치되는 태양 전지.
11. The method of claim 10,
Wherein the first and second auxiliary electrodes are disposed on the insulating adhesive layer.
제10 항에 있어서,
상기 제1 보조 전극은
상기 복수의 제1 전극과 접속되며, 상기 제1 방향으로 뻗어 있는 복수 개의 제1 접속부와
상기 복수 개의 제1 접속부의 끝단에 연결되며, 상기 제2 방향으로 뻗어 있는 제1 패드부를 포함하고,
상기 제2 보조 전극은
상기 복수의 제2 전극과 접속되며, 상기 제1 방향으로 뻗어 있는 복수 개의 제2 접속부와
상기 복수 개의 제2 접속부의 끝단에 연결되며, 상기 제2 방향으로 뻗어 있는 제2 패드부를 포함하는 태양 전지.
11. The method of claim 10,
The first auxiliary electrode
A plurality of first connection portions connected to the plurality of first electrodes and extending in the first direction,
And a first pad portion connected to an end of the plurality of first connection portions and extending in the second direction,
The second auxiliary electrode
A plurality of second connection portions connected to the plurality of second electrodes and extending in the first direction,
And a second pad portion connected to an end of the plurality of second connection portions and extending in the second direction.
제14 항에 있어서,
상기 복수 개의 제1, 2 접속부 각각은 상기 절연성 접착층에서 상기 복수 개의 개구홀이 형성되지 않은 영역에 위치하는 태양 전지.
15. The method of claim 14,
Wherein each of the plurality of first and second connection portions is located in a region of the insulating adhesive layer where the plurality of opening holes are not formed.
제14 항에 있어서,
상기 제1 전극과 제1 접속부 사이는 도전성 재질의 전극 접착제에 의해 서로 접속되고,
상기 제2 전극과 상기 제2 접속부 사이는 상기 전극 접착제에 의해 서로 접속되는 태양 전지.
15. The method of claim 14,
The first electrode and the first connection portion are connected to each other by an electrode adhesive of a conductive material,
And the second electrode and the second connection portion are connected to each other by the electrode adhesive.
제14 항에 있어서,
상기 제1 전극과 상기 제2 접속부 사이 및 상기 제2 전극과 상기 제1 접속부 사이에는 절연성 재질의 절연층이 형성되는 태양 전지.
15. The method of claim 14,
Wherein an insulating layer of an insulating material is formed between the first electrode and the second connecting portion and between the second electrode and the first connecting portion.
KR1020140004617A 2014-01-14 2014-01-14 Solar cell KR20150084517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140004617A KR20150084517A (en) 2014-01-14 2014-01-14 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140004617A KR20150084517A (en) 2014-01-14 2014-01-14 Solar cell

Publications (1)

Publication Number Publication Date
KR20150084517A true KR20150084517A (en) 2015-07-22

Family

ID=53874452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140004617A KR20150084517A (en) 2014-01-14 2014-01-14 Solar cell

Country Status (1)

Country Link
KR (1) KR20150084517A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169676A (en) * 2018-03-26 2019-10-03 シャープ株式会社 Photoelectric conversion element
JPWO2019017281A1 (en) * 2017-07-18 2020-06-25 シャープ株式会社 Photoelectric conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019017281A1 (en) * 2017-07-18 2020-06-25 シャープ株式会社 Photoelectric conversion device
JP2019169676A (en) * 2018-03-26 2019-10-03 シャープ株式会社 Photoelectric conversion element

Similar Documents

Publication Publication Date Title
US20200044105A1 (en) Solar cell module and method for manufacturing the same
JP6139581B2 (en) Solar cell module
US11862745B2 (en) One-dimensional metallization for solar cells
US9537018B2 (en) Photovoltaic cell
WO2016095859A1 (en) Solar cell slice, solar cell assembly and assembling method for bypass diode
EP2879188A1 (en) Solar cell and method for manufacturing the same
KR101747339B1 (en) Solar cell module
KR20150084517A (en) Solar cell
KR101714778B1 (en) Solar cell module
US20150243813A1 (en) Solar cell, method for manufacturing the same, and solar cell module
KR102162720B1 (en) Solar cell
WO2018186180A1 (en) Back-electrode-type solar cell having wiring sheet, solar cell module, and method for manufacturing back-electrode-type solar cell having wiring sheet
KR102327041B1 (en) Solar cell module
KR20150086119A (en) Solar cell module
US11282969B2 (en) Back contact solar cell assemblies
KR101816183B1 (en) Solar cell module
KR20150100144A (en) Solar cell module
KR101760009B1 (en) Solar cell module
KR101788170B1 (en) Solar cell and solar cell module
KR102132939B1 (en) Solar cell
KR20150092603A (en) Solar cell module
KR20150062792A (en) Solar cell module and solar cell
KR20150100142A (en) Solar cell
KR20150086121A (en) Solar cell module
JP2016100494A (en) Back electrode solar cell with wiring sheet

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application