KR20150082936A - Multi-layered ceramic capacitor and method for the same - Google Patents
Multi-layered ceramic capacitor and method for the same Download PDFInfo
- Publication number
- KR20150082936A KR20150082936A KR1020140002478A KR20140002478A KR20150082936A KR 20150082936 A KR20150082936 A KR 20150082936A KR 1020140002478 A KR1020140002478 A KR 1020140002478A KR 20140002478 A KR20140002478 A KR 20140002478A KR 20150082936 A KR20150082936 A KR 20150082936A
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- electrostatic protection
- protection layer
- electrode
- dielectric
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 239000003985 ceramic capacitor Substances 0.000 title abstract description 34
- 239000000919 ceramic Substances 0.000 claims abstract description 30
- 230000005611 electricity Effects 0.000 claims abstract description 15
- 230000003068 static effect Effects 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 140
- 239000011575 calcium Substances 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- 239000011701 zinc Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 14
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 14
- 229910052788 barium Inorganic materials 0.000 claims description 14
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052791 calcium Inorganic materials 0.000 claims description 14
- 229910052746 lanthanum Inorganic materials 0.000 claims description 14
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 14
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 14
- 229910052712 strontium Inorganic materials 0.000 claims description 14
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- 229910052725 zinc Inorganic materials 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000002003 electrode paste Substances 0.000 claims description 9
- 238000005245 sintering Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 239000003989 dielectric material Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- -1 (Sr) Chemical compound 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/22—Electrostatic or magnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
본 발명은 적층형 세라믹 캐패시터 및 그 제조 방법에 관한 것이다.
The present invention relates to a multilayer ceramic capacitor and a manufacturing method thereof.
일반적으로 적층형 세라믹 캐패시터(Multi-Layered Ceramic Capacitor: MLCC)는 이동통신 단말기, 노트북, 컴퓨터, 개인 휴대용 단말기(PDA) 등의 여러 전자제품의 인쇄회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이며, 그 사용 용도 및 용량에 따라 다양한 크기 및 적층 형태를 취하고 있다.In general, a multi-layer ceramic capacitor (MLCC) is mounted on a printed circuit board of various electronic products such as a mobile communication terminal, a notebook computer, a personal computer, and a personal digital assistant (PDA) And is of various sizes and laminations depending on the application and capacity of the capacitor.
전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다. 이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께가 얇아지면서 적층수가 늘어나는 적층 세라믹 전자 부품들이 제조되고 있다.In accordance with the miniaturization trend of electronic products, multilayer ceramic electronic parts are also required to be miniaturized and have a large capacity. As a result, attempts have been made to various methods of making the dielectric and internal electrodes thinner and multilayered. Recently, multilayer ceramic electronic devices have been produced in which the thickness of the dielectric layer becomes thinner and the number of layers increases.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2012-0045373호(적층형 세라믹 캐패시터 및 이의 제조방법, 2012.05.29 공개)에 개시되어 있다.
BACKGROUND ART [0002] The background art of the present invention is disclosed in Korean Patent Laid-Open Publication No. 10-2012-0045373 (Multilayer Ceramic Capacitor and Manufacturing Method Thereof, May 22, 2012).
본 발명의 목적은, 정전기 보호층이 내부에 형성되는 적층형 세라믹 캐패시터 및 그 제조 방법을 제공하는 것이다.
An object of the present invention is to provide a multilayer ceramic capacitor in which an electrostatic protection layer is formed, and a method of manufacturing the same.
본 발명의 일 측면에 따르면, 복수의 유전체층이 적층된 세라믹체; 상기 유전체층과 교대로 적층되도록 상기 유전체층 상면에 형성되는 복수의 내부전극; 상기 내부전극과 전기적으로 연결되도록 상기 세라믹체 표면에 형성되는 외부전극; 및 상기 외부전극으로 유입되는 정전기로부터 상기 내부전극을 보호하기 위하여, 상기 복수의 유전체층 사이에 개재되는 정전기 보호층을 포함하는 적층형 세라믹 캐패시터가 제공된다.According to an aspect of the present invention, there is provided a plasma processing apparatus comprising: a ceramic body having a plurality of dielectric layers stacked; A plurality of internal electrodes formed on the dielectric layer so as to be alternately stacked with the dielectric layer; An external electrode formed on a surface of the ceramic body to be electrically connected to the internal electrode; And an electrostatic protection layer interposed between the plurality of dielectric layers to protect the internal electrodes from static electricity flowing into the external electrodes.
상기 정전기 보호층은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함할 수 있다.The electrostatic protection layer may be formed of at least one selected from the group consisting of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, silicon, ) Or zirconium (Zr).
상기 정전기 보호층은, 상기 내부전극에 접촉될 수 있다.The electrostatic protection layer may be in contact with the internal electrode.
상기 유전체층에는 수용홈이 형성되고, 상기 내부전극은 상기 수용홈 내에 형성될 수 있다. A receiving groove may be formed in the dielectric layer, and the internal electrode may be formed in the receiving groove.
상기 수용홈의 깊이는 상기 내부전극의 두께와 동일하게 형성될 수 있다. The depth of the receiving groove may be equal to the thickness of the internal electrode.
상기 정전기 보호층의 길이는 상기 내부전극의 길이보다 길게 형성될 수 있다.The length of the electrostatic protection layer may be longer than the length of the internal electrode.
상기 정전기 보호층은 상기 내부전극의 측면을 커버할 수 있다. The electrostatic protection layer may cover a side surface of the internal electrode.
상기 내부전극과 상기 정전기 보호층 사이에는 유전시트가 개재될 수 있다.A dielectric sheet may be interposed between the internal electrode and the electrostatic protection layer.
상기 정전기 보호층은, 상기 세라믹체의 하부에 형성될 수 있다.The electrostatic protection layer may be formed under the ceramic body.
본 발명의 다른 실시예에 따르면, 복수의 유전체층이 적층된 세라믹체; 상기 유전체층과 교대로 적층되도록 상기 유전체층 상에 형성되는 복수의 내부전극; 상기 내부전극과 전기적으로 연결되도록 상기 세라믹체 표면에 형성되는 외부전극; 및 상기 외부전극으로 유입되는 정전기로부터 상기 내부전극을 보호하기 위하여, 상기 내부전극을 둘러싸도록 상기 내부전극 표면에 형성되는 정전기 보호층을 포함하는 적층형 세라믹 캐패시터가 제공된다.According to another embodiment of the present invention, there is provided a plasma processing apparatus comprising: a ceramic body having a plurality of dielectric layers stacked; A plurality of internal electrodes formed on the dielectric layer so as to be alternately stacked with the dielectric layers; An external electrode formed on a surface of the ceramic body to be electrically connected to the internal electrode; And an electrostatic protection layer formed on a surface of the internal electrode to surround the internal electrode to protect the internal electrode from static electricity flowing into the external electrode.
상기 정전기 보호층은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함할 수 있다.The electrostatic protection layer may be formed of at least one selected from the group consisting of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, silicon, ) Or zirconium (Zr).
본 발명의 또 다른 실시예에 따르면, 복수의 유전체층 및 정전기 보호층을 준비하는 단계; 상기 유전체층 상면에 내부전극을 인쇄하는 단계; 상기 유전체층 사이에 상기 정전기 보호층이 개재되도록 상기 유전체층과 상기 정전기 보호층을 적층하여 적층체를 형성하는 단계; 및 상기 적층체 표면에 상기 내부전극과 전기적으로 연결되는 외부전극을 형성하는 단계를 포함하는 적층형 세라믹 캐패시터 제조 방법이 제공된다.According to still another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a plurality of dielectric layers and an electrostatic protection layer; Printing an internal electrode on the dielectric layer; Stacking the dielectric layer and the electrostatic protection layer such that the electrostatic protection layer is interposed between the dielectric layers to form a laminate; And forming external electrodes electrically connected to the internal electrodes on the surface of the laminate.
상기 정전기 보호층은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함할 수 있다.The electrostatic protection layer may be formed of at least one selected from the group consisting of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, silicon, ) Or zirconium (Zr).
복수의 유전체층 및 정전기 보호층을 준비하는 단계는, 상기 유전체층에 수용홈을 형성하는 단계를 포함하고, 상기 내부전극을 인쇄하는 단계는, 상기 내부전극을 상기 수용홈에 인쇄하는 단계를 포함할 수 있다.Preparing the plurality of dielectric layers and the electrostatic protection layer includes forming a receiving groove in the dielectric layer, and printing the inner electrodes may include printing the inner electrodes in the receiving recesses have.
상기 내부전극을 인쇄하는 단계에서, 상기 내부전극의 두께는 상기 수용홈의 깊이와 동일하게 형성될 수 있다.In the step of printing the internal electrode, the thickness of the internal electrode may be the same as the depth of the receiving groove.
상기 적층체를 형성하는 단계에서, 상기 내부전극과 상기 정전기 보호층 사이에 유전시트를 개재시키는 단계를 포함할 수 있다. In the step of forming the laminate, a step of interposing a dielectric sheet between the internal electrode and the electrostatic protection layer may be included.
본 발명의 또 다른 실시예에 따르면, 복수의 유전체층을 준비하는 단계; 전극 페이스트에 정전기 보호 물질을 혼합하여 혼합 페이스트를 제조하는 단계; 상기 유전체층 상에 상기 혼합 페이스트를 인쇄하여 내부전극을 형성하는 단계; 상기 유전체층을 적층하여 적층체를 형성하는 단계; 및 상기 정전기 보호 물질이 상기 내부전극의 표면층에 상기 내부전극을 정전기로부터 보호하는 정전기 보호층을 형성하도록, 상기 적층체를 소결하는 단계를 포함하는 적층형 세라믹 캐패시터 제조 방법이 제공된다.According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a plurality of dielectric layers; Mixing the electrode paste with an electrostatic protective material to produce a mixed paste; Printing the mixed paste on the dielectric layer to form an internal electrode; Forming a laminate by laminating the dielectric layers; And sintering the stacked body so that the electrostatic shielding material forms an electrostatic protection layer on the surface layer of the internal electrode to protect the internal electrode from static electricity.
상기 정전기 보호 물질은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함할 수 있다.The electrostatic protection material may be at least one selected from the group consisting of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, silicon, ) Or zirconium (Zr).
상기 적층체를 소결하는 단계 이후에, 상기 적층체 측면에 상기 내부전극과 전기적으로 연결되는 외부전극을 형성하는 단계를 더 포함할 수 있다.
And forming an external electrode electrically connected to the internal electrode on the side surface of the laminate after the step of sintering the laminate.
본 발명의 실시예에 따르면, 적층형 세라믹 캐패시터가 정전기에 견디는 능력이 향상될 수 있다.
According to the embodiment of the present invention, the ability of the multilayer ceramic capacitor to withstand static electricity can be improved.
도 1 내지 도 4는 본 발명의 실시예들에 따른 적층형 세라믹 캐패시터를 나타낸 도면.
도 5는 본 발명의 일 실시예에 따른 적층형 세라믹 캐패시터 제조 방법을 나타낸 순서도.
도 6은 본 발명의 일 실시예에 따른 적층형 세라믹 캐패시터 제조 방법을 나타낸 공정도.
도 7 및 도 8은 본 발명의 다른 실시예들에 따른 적층형 세라믹 캐패시터 제조 방법을 나타낸 공정도.
도 9는 본 발명의 또 다른 실시예에 따른 적층형 세라믹 캐패시터 제조 방법을 나타낸 순서도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention; FIG.
5 is a flowchart illustrating a method of manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention.
6 is a process diagram showing a method of manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention.
7 and 8 are process drawings showing a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention.
9 is a flowchart showing a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention.
본 발명에 따른 적층형 세라믹 캐패시터 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a multilayer ceramic capacitor and a method of manufacturing the same according to the present invention will now be described in detail with reference to the accompanying drawings, wherein like reference numerals refer to like or corresponding components throughout. A duplicate description will be omitted.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.It is also to be understood that the terms first, second, etc. used hereinafter are merely reference numerals for distinguishing between identical or corresponding components, and the same or corresponding components are defined by terms such as first, second, no.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.
도 1 은 본 발명의 일 실시예에 따른 적층형 세라믹 캐패시터를 나타낸 도면이고, 도 2 내지 도 4는 본 발명의 다른 실시예들에 따른 적층형 세라믹 캐패시터를 나타낸 도면이다.FIG. 1 is a view showing a multilayer ceramic capacitor according to an embodiment of the present invention, and FIGS. 2 to 4 are views showing a multilayer ceramic capacitor according to another embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층형 세라믹 캐패시터(100)는, 세라믹체(110), 외부전극(140), 내부전극(120) 및 정전기 보호층(130)을 포함할 수 있다.Referring to FIG. 1, a multilayer
세라믹체(110)는 복수의 유전층이 적층되어 형성된다. 유전체층(111)은 티탄산바륨(BaTiO3)을 기반으로하는 재료에 첨가제를 혼합하여 시트 형상으로 제작한 것이다. 세라믹체(110)는 직육면체 형상을 가질 수 있다.The
내부전극(120)은 세라믹체(110)의 유전체층(111) 상면에 형성되는 전극이다. 내부전극(120)은 제1 내부전극(121)과 제2 내부전극(122)을 포함할 수 있다. 제1 내부전극(121)과 제2 내부전극(122)은 서로 교대로 적층되며, 제1 내부전극(121)과 제2 내부전극(122)은 서로 다른 극을 가지게 된다. 제1 내부전극(121)은 세라믹체(110)의 일면으로 노출되고, 제2 내부전극(122)은 세라믹체(110)의 일면과 마주보는 타면으로 노출되도록 형성된다. 한편, 내부전극(120)은 유전체층(111)의 길이보다 짧게 형성된다.The
외부전극(140)은 세라믹체(110)의 표면에 형성되는 전극으로, 세라믹체(110)의 측면에 형성될 수 있다. 외부전극(140)은 내부전극(120)과 전기적으로 연결된다. 외부전극(140)은 제1 외부전극(141)과 제2 외부전극(142)을 포함하고, 제1 외부전극(141)은 제1 내부전극(121)과 연결되며, 제2 외부전극(142)은 제2 내부전극(122)과 연결된다. 세라믹체(110)가 직육면체 형상을 가지는 경우, 제1 외부전극(141)은 세라믹체(110)의 일면에, 제2 외부전극(142)은 일면과 마주보는 타면에 형성될 수 있다.The
정전기 보호층(130)은 복수의 유전체층(111) 사이에 개재되어, 외부전극(140)으로 유입되는 정전기로부터 내부전극(120)을 보호할 수 있다. The
정전기 보호층(130)은, 정전기에 잘 견디는 특징을 가지는 층으로, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함할 수 있다.The
정전기 보호층(130)은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 등의 산화물을 포함할 수 있다.The
예를 들어, 정전기 보호층(130)은, 산화알루미늄(Al2O3), 산화지르코늄(ZrO2), 탄화규소(SiC) 등을 포함할 수 있다.For example, the
도 1을 참조하면, 정전기 보호층(130)은 유전체층(111)의 길이와 동일한 길이로 형성될 수 있다. 즉, 정전기 보호층(130)에 의하여, 제1 내부전극(121)과 제2 외부전극(142)은 서로 공간적으로 분리될 수 있다.Referring to FIG. 1, the
정전기 보호층(130)은 내부전극(120)과 접촉되게 형성될 수 있다. 이 경우, 유전체층(111)과 정전기 보호층(130) 사이에는 내부전극(120) 이외에 어떤 물질도 존재하지 않는다.The
여기서, 유전체층(111)에는 수용홈(112)이 마련되고, 내부전극(120)은 수용홈(112) 내에 형성될 수 있다. 수용홈(112)의 깊이와 내부전극(120)의 두께는 동일하게 형성될 수 있다.Here, the
이에 의하면, 유전체층(111)과 내부전극(120)은 평평한 표면을 만들게 되며, 평평한 표면 상에 정전기 보호층(130)이 형성될 수 있다.According to this, the
정전기 보호층(130)은 세라믹체(110)의 하부에 형성될 수 있다. 정전기에 의한 내부전극(120)의 손상은 세라믹체(110)의 하부에서 주로 일어나므로, 효율적인 공간 활용을 위하여 세라믹체(110)의 하부에 형성될 수 있다. The
다만, 세라믹체(110)의 최하층에 위치하는 내부전극(120)에서부터 최상층에 위치하는 정전기 보호층(130)까지로 구획되는 단면적은, 캐패시터의 용량을 구현하는 유효 면적의 일정 이상이 되어야 한다. 예를 들어, 세라믹체(110)의 최하층에 위치하는 내부전극(120)에서부터 최상층에 위치하는 정전기 보호층(130)까지로 구획되는 단면적은 유효 면적의 3% 이상이 될 수 있다.However, the cross-sectional area of the
도 2를 참조하면, 본 발명의 다른 실시예에 따른, 적층형 세라믹 캐패시터(100)에서, 정전기 보호층(130)은 내부전극(120)의 길이보다 길게 형성되고, 내부전극(120)의 측면을 커버할 수 있다. 2, in the multilayer
도 3을 참조하면, 본 발명의 또 다른 실시예에 따른, 적층형 세라믹 캐패시터(100)에서, 내부전극(120)과 정전기 보호층(130) 사이에는 유전시트(113)가 개재될 수 있다. 유전시트(113)는 상술한 유전체층(111)과 동일한 유전물질로 만들어질 수 있다. 이러한 유전시트(113)에 의하면, 정전기 보호층(130)은 내부전극(120)과 이격되게 형성될 수 있다.Referring to FIG. 3, in the multilayer
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른, 적층형 세라믹 캐패시터(100)에서는, 내부전극(120)이 유전체층(111) 상에 형성되고, 정전기 보호층(130)은 내부전극(120)을 둘러싸도록 내부전극(120) 표면에 형성될 수 있다.4, an
상술한 바와 같이, 본 발명의 실시예들에 따른 적층형 세라믹 캐패시터에 의하면, 내부전극과 인접하게 정전기 보호층이 형성됨으로써, 정전기에 강한 적층형 세라믹 캐패시터가 제공될 수 있다.As described above, according to the multilayer ceramic capacitor according to the embodiments of the present invention, the electrostatic protection layer is formed adjacent to the internal electrode, so that a multilayer ceramic capacitor strong against static electricity can be provided.
이상, 본 발명의 실시예들에 따른 적층형 세라믹 캐패시터에 대하여 설명하였다. 다음으로 본 발명의 실시예들에 따른 적층형 세라믹 캐패시터 제조 방법에 대하여 설명한다.The multilayer ceramic capacitor according to the embodiments of the present invention has been described above. Next, a method of manufacturing a multilayer ceramic capacitor according to embodiments of the present invention will be described.
도 5는 본 발명의 일 실시예에 따른 적층형 세라믹 캐패시터 제조 방법을 나타낸 순서도이고, 도 6은 본 발명의 일 실시예에 따른 적층형 세라믹 캐패시터 제조 방법을 나타낸 공정도이고, 도 7 및 도 8은 본 발명의 다른 실시예들에 따른 적층형 세라믹 캐패시터 제조 방법을 나타낸 공정도이다.FIG. 5 is a flowchart illustrating a method of manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention. FIG. 6 is a process diagram illustrating a method of manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention. FIG. 3 is a process diagram showing a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention. FIG.
도 5를 참조하면, 본 발명의 일 실시예에 따른 적층형 세라믹 캐패시터 제조 방법은, 복수의 유전체층 및 정전기 보호층을 준비하는 단계(S110), 유전체층 상면에 내부전극을 인쇄하는 단계(S120), 유전체층 사이에 정전기 보호층이 개재되도록 적층체를 형성하는 단계(S130) 및 외부전극을 형성하는 단계(S140)를 포함할 수 있다.Referring to FIG. 5, a method of fabricating a multilayer ceramic capacitor according to an embodiment of the present invention includes a step (S110) of preparing a plurality of dielectric layers and an electrostatic protection layer, a step S120 of printing an internal electrode on the dielectric layer, A step S130 of forming a laminate so that an electrostatic protection layer is interposed therebetween, and a step S140 of forming an external electrode.
도 6을 참조하면, 복수의 유전체층(111) 및 정전기 보호층(130)을 준비하는 단계(S110)는, 유전물질로 이루어진 복수의 유전체층(111)과 정전기 보호 물질로 이루어진 복수의 정전기 보호층(130)을 준비하는 단계이다.6, step S110 of preparing a plurality of
정전기 보호층(130)은, 정전기에 잘 견디는 특징을 가지는 층으로, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함할 수 있다.The
정전기 보호층(130)은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 등의 산화물을 포함할 수 있다.The
예를 들어, 정전기 보호층(130)은, 산화알루미늄(Al2O3), 산화지르코늄(ZrO2), 탄화규소(SiC) 등을 포함할 수 있다.For example, the
본 실시예에서는 유전체층(111)에 수용홈(112)을 형성할 수 있다. 수용홈(112)은 유전체층(111) 일면 측으로 개구되는 형상일 수 있다.In this embodiment, the receiving
유전체층(111) 상면에 내부전극(120)을 인쇄하는 단계(S120)는 유전체 상면에 전극 페이스트를 인쇄하여 내부전극(120)을 형성하는 단계이다. 내부전극(120)은 수용홈(112) 내에 형성될 수 있으며, 수용홈(112)의 깊이와 동일한 두께로 형성될 수 있다.In step S120 of printing the
유전체층(111) 사이에 정전기 보호층(130)이 개재되도록 적층체를 형성하는 단계(S130)는, 유전체층(111)과 정전기 보호층(130)을 모두 적층하되, 유전체층(111) 사이에 정전기 보호층(130)이 개재되도록 하는 단계이다. 모두 적층된 결과물을 적층체라고 일컫을 수 있다. 적층체는 적층된 후에 압착될 수 있다.A step S130 of forming a laminate such that the
외부전극(140)을 형성하는 단계(S140)는 적층체 표면에 내부전극(120)과 전기적으로 연결되는 외부전극(140)을 형성하는 단계이다. 외부전극(140)은 적층체 양측 표면에 형성될 수 있다.Step S140 of forming the
한편, 도 7을 참조하면, 본 발명의 다른 실시예에 따른 적층형 세라믹 캐패시터(100) 제조 방법에서는, 유전체에 수용홈(112)이 형성되지 않고, 내부전극(120)이 유전체 상면에 형성된다. 적층체가 적층되는 경우, 적층체가 압착되면, 탄성을 가지는 정전기 보호층(130)은 유전체층(111) 표면과 맞닿게 된다. 여기서, 적층체의 양단의 두께는 중앙부의 두께보다 얇아질 수 있다.7, in the method of fabricating a multilayer
또한, 도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 적층형 세라믹 캐패시터 제조 방법에서는, 적층체를 형성하는 단계(S130)에서, 내부전극(120)과 정전기 보호층(130) 사이에 유전시트(113)를 개재시키는 단계를 포함할 수 있다. 유전시트(113)는 유전체층(111)과 동일한 유전물질로 형성되는 시트일 수 있다.Referring to FIG. 8, in the method of fabricating a multilayer ceramic capacitor according to still another embodiment of the present invention, in the step of forming a laminate (S130), a dielectric material is formed between the
도 9는 본 발명의 또 다른 실시예에 따른 적층형 세라믹 캐패시터 제조 방법을 나타낸 순서도이다. 9 is a flowchart illustrating a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention.
도 9를 참조하면, 복수의 유전체층를 준비하는 단계(S210), 혼합 페이스트를 제조하는 단계(S220), 내부전극을 형성하는 단계(S230), 적층체를 형성하는 단계(S240), 적층체를 소결하는 단계(S250) 및 외부전극을 형성하는 단계(S260)를 포함할 수 있다. 9, a plurality of dielectric layers are prepared (S210), a mixed paste is prepared (S220), an internal electrode is formed (S230), a laminate is formed (S240), a laminate is sintered (S250) and forming an external electrode (S260).
복수의 유전체층(111)를 준비하는 단계(S210)는 유전물질로 이루어진 복수의 층을 준비하는 단계이다.The step of preparing a plurality of dielectric layers 111 (S210) is a step of preparing a plurality of layers made of a dielectric material.
혼합 페이스트를 제조하는 단계(S220)는 전극 페이스트에 정전기 보호 물질을 혼합하여 혼합 페이스트를 형성하는 단계이다.In the step S220 of manufacturing the mixed paste, an electrostatic protective material is mixed with the electrode paste to form a mixed paste.
전극 페이스트는 전도성을 가지는 페이스트이다. 유동성을 가지는 전극 페이스트는 인쇄 및 경화 후 전극이 될 수 있다. 전극 페이스트는 니켈(Ni), 팔라듐(Pd) 또는 구리(Cu) 중 적어도 어느 하나를 포함할 수 있다.The electrode paste is a conductive paste. The electrode paste having fluidity can be an electrode after printing and curing. The electrode paste may include at least one of nickel (Ni), palladium (Pd), and copper (Cu).
정전기 보호 물질은, 정전기에 잘 견디는 특징을 가지는 물질로, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함할 수 있다.The electrostatic protection material is a material having a static-proof characteristic and is made of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, , Silicon (Si), aluminum (Al), or zirconium (Zr).
정전기 보호 물질은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 등의 산화물을 포함할 수 있다.The electrostatic protection material may be at least one selected from the group consisting of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, silicon, aluminum, Or an oxide such as zirconium (Zr).
예를 들어, 정전기 보호 물질은, 산화알루미늄(Al2O3), 산화지르코늄(ZrO2), 탄화규소(SiC) 등을 포함할 수 있다.For example, the electrostatic protection material may include aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), silicon carbide (SiC), and the like.
내부전극(120)을 형성하는 단계(S230)는, 유전체층(111) 상에 혼합 페이스트를 인쇄하여 내부전극(120)을 형성하는 단계이다.The step of forming the internal electrode 120 (S230) is a step of printing the mixed paste on the
적층체를 형성하는 단계(S240)는 복수의 유전체층(111)을 적층하여 적층체를 형성하는 단계이다.The step of forming a laminate (S240) is a step of laminating a plurality of
적층체를 소결하는 단계(S250)는 적층체를 기설정된 고온에서 소성시키는 단계이다. 이 경우, 전극 페이스트의 성분과 정전기 보호 물질의 성분 간에 소결 개시 온도 차이가 발생하고, 소결이 먼저 일어나게 되는 전극 페이스트는 내부를 향하여 수축되고, 정전기 보호 물질은 내부전극(120)의 표면층에서 소결됨으로써 정전기로부터 내부전극(120)을 보호하는 정전기 보호층(130)을 형성하게 된다. The step of sintering the layered product (S250) is a step of firing the layered product at a predetermined high temperature. In this case, a sintering initiation temperature difference occurs between the components of the electrode paste and the components of the electrostatic protection material, and the electrode paste, which is to be sintered first, is shrunk inward, and the electrostatic protection material is sintered in the surface layer of the
외부전극(140)을 형성하는 단계(S260)는, 소결된 적층체에 외부전극(140)을 인쇄하고, 전극을 소결시키는 단계이다. 외부전극(140)은 상술한 바와 같이, 내부전극(120)과 전기적으로 연결되는 전극으로 적층체의 표면 상에 형성된다.The step of forming the external electrode 140 (S260) is a step of printing the
이와 같은 방법에 의하면, 정전기 보호층(130)을 별도로 형성하는 단계가 생략될 수 있으며, 소결 개시 온도 차이에 의하여 자연스럽게 정전기 보호층(130)이 형성될 수 있으므로 공정이 단순해질 수 있다.According to this method, the step of separately forming the
상술한 바와 같이, 본 발명의 실시예들에 따른 적층형 세라믹 캐패시터 제조 방법에 의하면, 내부전극과 인접하게 정전기 보호층이 형성됨으로써, 정전기에 강한 적층형 세라믹 캐패시터가 제공될 수 있다.As described above, according to the method for manufacturing a multilayer ceramic capacitor according to the embodiments of the present invention, the electrostatic protection layer is formed adjacent to the internal electrode, thereby providing a multilayer ceramic capacitor which is resistant to static electricity.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.
100: 적층형 세라믹 캐패시터
110: 세라믹체
111: 유전체층
112: 수용홈
113: 유전시트
120: 내부전극
121: 제1 내부전극
122: 제2 내부전극
130: 정전기 보호층
140: 외부전극
141: 제1 외부전극
142: 제2 외부전극100: Multilayer Ceramic Capacitor
110: ceramic body
111: dielectric layer
112: receiving groove
113: Oil sheet
120: internal electrode
121: first internal electrode
122: second internal electrode
130: Electrostatic protection layer
140: external electrode
141: first outer electrode
142: second outer electrode
Claims (19)
상기 유전체층과 교대로 적층되도록 상기 유전체층 상면에 형성되는 복수의 내부전극;
상기 내부전극과 전기적으로 연결되도록 상기 세라믹체 표면에 형성되는 외부전극; 및
상기 외부전극으로 유입되는 정전기로부터 상기 내부전극을 보호하기 위하여, 상기 복수의 유전체층 사이에 개재되는 정전기 보호층을 포함하는 적층형 세라믹 캐패시터.
A ceramic body in which a plurality of dielectric layers are stacked;
A plurality of internal electrodes formed on the dielectric layer so as to be alternately stacked with the dielectric layer;
An external electrode formed on a surface of the ceramic body to be electrically connected to the internal electrode; And
And an electrostatic protection layer interposed between the plurality of dielectric layers to protect the internal electrodes from static electricity flowing into the external electrodes.
상기 정전기 보호층은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 적층형 세라믹 캐패시터.
The method according to claim 1,
The electrostatic protection layer may be formed of at least one selected from the group consisting of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, silicon, ) Or zirconium (Zr). ≪ / RTI >
상기 정전기 보호층은, 상기 내부전극에 접촉되는 것을 특징으로 하는 적층형 세라믹 캐패시터.
The method according to claim 1,
Wherein the electrostatic protection layer is in contact with the internal electrode.
상기 유전체층에는 수용홈이 형성되고, 상기 내부전극은 상기 수용홈 내에 형성되는 것을 특징으로 하는 적층형 세라믹 캐패시터.
The method of claim 3,
Wherein a receiving groove is formed in the dielectric layer, and the internal electrode is formed in the receiving groove.
상기 수용홈의 깊이는 상기 내부전극의 두께와 동일하게 형성되는 것을 특징으로 하는 적층형 세라믹 캐패시터.
5. The method of claim 4,
Wherein a depth of the receiving groove is equal to a thickness of the internal electrode.
상기 정전기 보호층의 길이는 상기 내부전극의 길이보다 길게 형성되는 것을 특징으로 하는 적층형 세라믹 캐패시터.
The method according to claim 1,
And the length of the electrostatic protection layer is longer than the length of the internal electrode.
상기 정전기 보호층은 상기 내부전극의 측면을 커버하는 것을 특징으로 하는 적층형 세라믹 캐패시터.
The method according to claim 6,
Wherein the electrostatic protection layer covers a side surface of the internal electrode.
상기 내부전극과 상기 정전기 보호층 사이에는 유전시트가 개재되는 것을 특징으로 하는 적층형 세라믹 캐패시터.
The method according to claim 1,
Wherein a dielectric sheet is interposed between the internal electrode and the electrostatic protection layer.
상기 정전기 보호층은, 상기 세라믹체의 하부에 형성되는 것을 특징으로 하는 적층형 세라믹 캐패시터.
The method according to claim 1,
Wherein the electrostatic protection layer is formed under the ceramic body.
상기 유전체층과 교대로 적층되도록 상기 유전체층 상에 형성되는 복수의 내부전극;
상기 내부전극과 전기적으로 연결되도록 상기 세라믹체 표면에 형성되는 외부전극; 및
상기 외부전극으로 유입되는 정전기로부터 상기 내부전극을 보호하기 위하여, 상기 내부전극을 둘러싸도록 상기 내부전극 표면에 형성되는 정전기 보호층을 포함하는 적층형 세라믹 캐패시터.
A ceramic body in which a plurality of dielectric layers are stacked;
A plurality of internal electrodes formed on the dielectric layer so as to be alternately stacked with the dielectric layers;
An external electrode formed on a surface of the ceramic body to be electrically connected to the internal electrode; And
And an electrostatic protection layer formed on a surface of the internal electrode to surround the internal electrode to protect the internal electrode from static electricity flowing into the external electrode.
상기 정전기 보호층은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 적층형 세라믹 캐패시터.
11. The method of claim 10,
The electrostatic protection layer may be formed of at least one selected from the group consisting of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, silicon, ) Or zirconium (Zr). ≪ / RTI >
상기 유전체층 상면에 내부전극을 인쇄하는 단계;
상기 유전체층 사이에 상기 정전기 보호층이 개재되도록 상기 유전체층과 상기 정전기 보호층을 적층하여 적층체를 형성하는 단계; 및
상기 적층체 표면에 상기 내부전극과 전기적으로 연결되는 외부전극을 형성하는 단계를 포함하는 적층형 세라믹 캐패시터 제조 방법.
Preparing a plurality of dielectric layers and an electrostatic protection layer;
Printing an internal electrode on the dielectric layer;
Stacking the dielectric layer and the electrostatic protection layer such that the electrostatic protection layer is interposed between the dielectric layers to form a laminate; And
And forming external electrodes electrically connected to the internal electrodes on the surface of the laminate.
상기 정전기 보호층은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 적층형 세라믹 캐패시터 제조 방법.
13. The method of claim 12,
The electrostatic protection layer may be formed of at least one selected from the group consisting of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, silicon, ) Or zirconium (Zr). ≪ / RTI >
복수의 유전체층 및 정전기 보호층을 준비하는 단계는,
상기 유전체층에 수용홈을 형성하는 단계를 포함하고,
상기 내부전극을 인쇄하는 단계는,
상기 내부전극을 상기 수용홈에 인쇄하는 단계를 포함하는 것을 특징으로 하는 적층형 세라믹 캐패시터 제조 방법.
13. The method of claim 12,
Preparing a plurality of dielectric layers and an electrostatic protection layer,
And forming a receiving groove in the dielectric layer,
Wherein the step of printing the internal electrodes comprises:
And printing the internal electrode on the receiving groove. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 내부전극을 인쇄하는 단계에서,
상기 내부전극의 두께는 상기 수용홈의 깊이와 동일하게 형성되는 것을 특징으로 하는 적층형 세라믹 캐패시터 제조 방법.
15. The method of claim 14,
In the step of printing the internal electrode,
Wherein the thickness of the internal electrode is equal to the depth of the receiving groove.
상기 적층체를 형성하는 단계에서,
상기 내부전극과 상기 정전기 보호층 사이에 유전시트를 개재시키는 단계를 포함하는 것을 특징으로 하는 적층형 세라믹 캐패시터 제조 방법.
13. The method of claim 12,
In the step of forming the laminate,
And interposing a dielectric sheet between the internal electrode and the electrostatic protection layer.
전극 페이스트에 정전기 보호 물질을 혼합하여 혼합 페이스트를 제조하는 단계;
상기 유전체층 상에 상기 혼합 페이스트를 인쇄하여 내부전극을 형성하는 단계;
상기 유전체층을 적층하여 적층체를 형성하는 단계; 및
상기 정전기 보호 물질이 상기 내부전극의 표면층에 상기 내부전극을 정전기로부터 보호하는 정전기 보호층을 형성하도록, 상기 적층체를 소결하는 단계를 포함하는 적층형 세라믹 캐패시터 제조 방법.
Preparing a plurality of dielectric layers;
Mixing the electrode paste with an electrostatic protective material to produce a mixed paste;
Printing the mixed paste on the dielectric layer to form an internal electrode;
Forming a laminate by laminating the dielectric layers; And
And sintering the stacked body so that the electrostatic shielding material forms an electrostatic protection layer that protects the internal electrodes from static electricity on the surface layer of the internal electrodes.
상기 정전기 보호 물질은, 바륨(Ba), 티타늄(Ti), 칼슘(Ca), 아연(Zn), 망간(Mn), 란타넘(La), 스트론튬(Sr), 규소(Si), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 적층형 세라믹 캐패시터 제조 방법.
18. The method of claim 17,
The electrostatic protection material may be at least one selected from the group consisting of barium, titanium, calcium, zinc, manganese, lanthanum, strontium, silicon, ) Or zirconium (Zr). ≪ / RTI >
상기 적층체를 소결하는 단계 이후에,
상기 적층체 측면에 상기 내부전극과 전기적으로 연결되는 외부전극을 형성하는 단계를 더 포함하는 적층형 세라믹 캐패시터 제조 방법.18. The method of claim 17,
After the step of sintering the laminate,
And forming an external electrode electrically connected to the internal electrode on a side surface of the laminate. ≪ RTI ID = 0.0 > 11. < / RTI >
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140002478A KR102078014B1 (en) | 2014-01-08 | 2014-01-08 | Multi-layered ceramic capacitor and method for the same |
| JP2014077814A JP2015130475A (en) | 2014-01-08 | 2014-04-04 | Multilayer ceramic capacitor and manufacturing method therefor |
| CN201410853834.7A CN104766721A (en) | 2014-01-08 | 2014-12-31 | Multi-layered ceramic capacitor and method for same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140002478A KR102078014B1 (en) | 2014-01-08 | 2014-01-08 | Multi-layered ceramic capacitor and method for the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150082936A true KR20150082936A (en) | 2015-07-16 |
| KR102078014B1 KR102078014B1 (en) | 2020-02-17 |
Family
ID=53648490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140002478A KR102078014B1 (en) | 2014-01-08 | 2014-01-08 | Multi-layered ceramic capacitor and method for the same |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2015130475A (en) |
| KR (1) | KR102078014B1 (en) |
| CN (1) | CN104766721A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9978520B2 (en) | 2015-12-29 | 2018-05-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| US11087923B2 (en) | 2018-11-02 | 2021-08-10 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190116164A (en) * | 2019-09-02 | 2019-10-14 | 삼성전기주식회사 | Multi-layer ceramic electronic component |
| CN117275943B (en) * | 2023-09-26 | 2024-05-28 | 德阳三环科技有限公司 | Method for improving bending resistance of multilayer chip ceramic capacitor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340450A (en) * | 1999-05-26 | 2000-12-08 | Kyocera Corp | Laminated ceramic capacitor and manufacture thereof |
| JP2010177630A (en) * | 2009-02-02 | 2010-08-12 | Fujitsu Ltd | Multilayered capacitor and method of manufacturing the same |
-
2014
- 2014-01-08 KR KR1020140002478A patent/KR102078014B1/en active IP Right Grant
- 2014-04-04 JP JP2014077814A patent/JP2015130475A/en active Pending
- 2014-12-31 CN CN201410853834.7A patent/CN104766721A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340450A (en) * | 1999-05-26 | 2000-12-08 | Kyocera Corp | Laminated ceramic capacitor and manufacture thereof |
| JP2010177630A (en) * | 2009-02-02 | 2010-08-12 | Fujitsu Ltd | Multilayered capacitor and method of manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9978520B2 (en) | 2015-12-29 | 2018-05-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| US11087923B2 (en) | 2018-11-02 | 2021-08-10 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015130475A (en) | 2015-07-16 |
| CN104766721A (en) | 2015-07-08 |
| KR102078014B1 (en) | 2020-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101462798B1 (en) | Conductive paste composition for external electrode and multilayer ceramic components using the same | |
| US9875850B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
| US10170246B2 (en) | Capacitor component with metallic protection pattern for improved mechanical strength and moisture proof reliability | |
| CN104282433B (en) | Multi-layered capacitor | |
| KR20140142848A (en) | Multi-layered ceramic electronic component and method of manufacturing the same | |
| KR101939083B1 (en) | Multi-layered capacitor and method for manufacturing the same | |
| CN112420386B (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR20140075459A (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| US11031186B2 (en) | Capacitor component | |
| CN109935467B (en) | Capacitor assembly | |
| KR20150082936A (en) | Multi-layered ceramic capacitor and method for the same | |
| JP2022016003A (en) | Electronic component | |
| US20140177126A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US20140290993A1 (en) | Multilayer ceramic capacitor, manufacturing method thereof, and circuit board for mounting electronic component | |
| CN103871734B (en) | Multilayered ceramic capacitor and method of manufacturing the same | |
| KR101539852B1 (en) | Multi-Layered Ceramic Electronic Component | |
| JP6626966B2 (en) | Multilayer capacitors | |
| KR101853133B1 (en) | Multi-Layered Capacitor | |
| US11087923B2 (en) | Multi-layered ceramic capacitor | |
| JP2022101469A (en) | Multilayer electronic component | |
| US9324496B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| KR101933426B1 (en) | Multilayer ceramic electronic component | |
| KR20160125121A (en) | Multi-layered ceramic capacitor and manufacturing method the same | |
| KR101994708B1 (en) | Multilayer ceramic electronic component | |
| KR20190006060A (en) | Multilayered capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |