KR20150080230A - Flat panel display and driving method the same - Google Patents

Flat panel display and driving method the same Download PDF

Info

Publication number
KR20150080230A
KR20150080230A KR1020130168347A KR20130168347A KR20150080230A KR 20150080230 A KR20150080230 A KR 20150080230A KR 1020130168347 A KR1020130168347 A KR 1020130168347A KR 20130168347 A KR20130168347 A KR 20130168347A KR 20150080230 A KR20150080230 A KR 20150080230A
Authority
KR
South Korea
Prior art keywords
gamma
buffers
voltage
gamma tap
timing controller
Prior art date
Application number
KR1020130168347A
Other languages
Korean (ko)
Other versions
KR102135930B1 (en
Inventor
김현철
강정호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130168347A priority Critical patent/KR102135930B1/en
Publication of KR20150080230A publication Critical patent/KR20150080230A/en
Application granted granted Critical
Publication of KR102135930B1 publication Critical patent/KR102135930B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Abstract

The present invention relates to a flat panel display and a driving method thereof. It includes a gamma voltage generation circuit which generates gamma tap voltages and supplies it to a data driver; and a timing controller which analyzes inputted image data, classifies the gamma tap voltages used form displaying the image data among the gamma tap voltages as a first group, and outputs a buffer control signal for activating buffers which output a corresponding gamma tap voltage to the first group among the buffers having the gamma voltage generation circuit.

Description

평판 표시 장치 및 그의 구동 방법{FLAT PANEL DISPLAY AND DRIVING METHOD THE SAME}Technical Field [0001] The present invention relates to a flat panel display,

본 발명은 평판 표시 장치 및 그의 구동 방법에 관한 것이다.The present invention relates to a flat panel display and a driving method thereof.

평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 불활성 가스의 방전을 이용한 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 유기 발광 다이오드를 이용한 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치 등이 있다.2. Description of the Related Art Flat panel displays include a liquid crystal display (LCD) using a liquid crystal, a plasma display panel (PDP) using an inert gas discharge, an organic light emitting diode (OLED) OLED) display devices.

평판 표시 장치는 표시 패널과, 표시 패널의 게이트 라인들을 구동하는 게이트 드라이버와, 표시 패널의 데이터 라인들을 구동하는 데이터 드라이버와, 데이터 드라이버에 감마 탭 전압(기준 감마 전압)들을 공급하는 감마 전압 발생 회로를 구비한다.The flat panel display device includes a display panel, a gate driver for driving the gate lines of the display panel, a data driver for driving the data lines of the display panel, and a gamma voltage generating circuit for supplying a gamma tap voltage (reference gamma voltages) Respectively.

감마 전압 발생 회로는 다수의 감마 탭 전압 각각에 대응하는 다수의 버퍼를 구비한다. 종래 기술의 감마 전압 발생 회로는 입력되는 영상 데이터와는 무관하게 모든 버퍼들이 활성화 상태이다. 따라서, 종래 기술의 감마 전압 발생 회로는 일부 감마 탭 전압만으로도 표시할 수 있는 영상 데이터가 입력되더라도 모든 버퍼들이 활성화 상태이므로 소비 전력이 낭비된다.The gamma voltage generating circuit has a plurality of buffers corresponding to each of a plurality of gamma tap voltages. In the conventional gamma voltage generating circuit, all the buffers are activated regardless of the input image data. Therefore, in the conventional gamma voltage generating circuit, power consumption is wasted because all the buffers are activated even if image data that can be displayed by only a part of the gamma tap voltage is inputted.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 입력되는 영상 데이터의 분석 결과에 따라 다수의 버퍼를 선택적으로 구동하여 소비 전력을 절감할 수 있는 평판 표시 장치와 그의 구동 방법을 제공하는데 목적이 있다.An object of the present invention is to provide a flat panel display capable of selectively driving a plurality of buffers according to a result of analysis of inputted image data to reduce power consumption and a driving method thereof .

상기와 같은 목적을 달성하기 위해, 본 발명의 실시 예에 따른 평판 표시 장치는 다수의 감마 탭 전압을 생성하여 데이터 드라이버에 공급하는 감마 전압 발생 회로와; 입력된 영상 데이터를 분석하여, 상기 다수의 감마 탭 전압 중에서 상기 영상 데이터를 표현하기 위해 사용되는 감마 탭 전압들을 제1 그룹으로 분류하고, 나머지 감마 탭 전압들을 제2 그룹으로 분류하고, 상기 감마 전압 발생 회로에 구비된 다수의 버퍼 중에서 상기 제1 그룹에 해당된 감마 탭 전압을 출력하는 버퍼들만 활성화시키기 위한 버퍼 제어 신호를 출력하는 타이밍 컨트롤러를 구비하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a flat panel display comprising: a gamma voltage generating circuit for generating a plurality of gamma tap voltages and supplying them to a data driver; The gamma tap voltages used for expressing the image data among the plurality of gamma tap voltages are classified into a first group and the remaining gamma tap voltages are classified into a second group by analyzing the input image data, And a timing controller for outputting a buffer control signal for activating only the buffers outputting the gamma tap voltage corresponding to the first group among the plurality of buffers provided in the generating circuit.

상기 감마 전압 발생 회로는 상기 타이밍 컨트롤러로부터 제공된 감마 전압 제어 신호에 따라 상기 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부와; 상기 다수의 감마 탭 전압 정보에 따라 상기 다수의 감마 탭 전압을 가변하여 출력하는 디지털 아날로그 컨버터와; 상기 디지털 아날로그 컨버터의 출력단들 각각에 연결된 상기 다수의 버퍼를 구비하고; 상기 버퍼 제어 신호는 상기 각 버퍼에 개별적으로 인가되는 것을 특징으로 한다.Wherein the gamma voltage generating circuit includes: a voltage setting unit for varying the plurality of gamma tap voltage information according to a gamma voltage control signal provided from the timing controller; A digital-to-analog converter for varying the plurality of gamma tap voltages according to the plurality of gamma tap voltage information; A plurality of buffers connected to each of the output terminals of the digital-to-analog converter; And the buffer control signals are individually applied to the respective buffers.

상기 각 버퍼의 출력단은 상기 버퍼 제어 신호의 인가 여부에 따라 해당된 버퍼를 활성화 또는 비활성화시키는 버퍼 출력 스위치를 구비하는 것을 특징으로 한다.And an output terminal of each of the buffers includes a buffer output switch for activating or deactivating the corresponding buffer according to whether the buffer control signal is applied.

또한, 상기와 같은 목적을 달성하기 위해, 본 발명의 실시 예에 따른 평판 표시 장치의 구동 방법은 감마 전압 발생 회로가 다수의 감마 탭 전압을 생성하여 데이터 드라이버에 공급하는 단계와; 타이밍 컨트롤러가 입력된 영상 데이터를 분석하여, 상기 다수의 감마 탭 전압 중에서 상기 영상 데이터를 표현하기 위해 사용되는 감마 탭 전압들을 제1 그룹으로 분류하고, 나머지 감마 탭 전압들을 제2 그룹으로 분류하는 단계와; 상기 타이밍 컨트롤러가 상기 감마 전압 발생 회로에 구비된 다수의 버퍼 중에서 상기 제1 그룹에 해당된 감마 탭 전압을 출력하는 버퍼들만 활성화시키기 위한 버퍼 제어 신호를 출력하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of driving a flat panel display, the method comprising: generating a plurality of gamma tap voltages and supplying the plurality of gamma tap voltages to a data driver; The timing controller analyzes the inputted image data, classifies the gamma tap voltages used for expressing the image data among the plurality of gamma tap voltages into a first group, and classifies the remaining gamma tap voltages into a second group Wow; And the timing controller outputs a buffer control signal for activating only the buffers outputting the gamma tap voltage corresponding to the first group among the plurality of buffers included in the gamma voltage generating circuit.

상기 감마 전압 발생 회로는 상기 타이밍 컨트롤러로부터 제공된 감마 전압 제어 신호에 따라 상기 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부와; 상기 다수의 감마 탭 전압 정보에 따라 상기 다수의 감마 탭 전압을 가변하여 출력하는 디지털 아날로그 컨버터와; 상기 디지털 아날로그 컨버터의 출력단들 각각에 연결된 상기 다수의 버퍼를 구비하고; 상기 버퍼 제어 신호는 상기 각 버퍼에 개별적으로 인가되는 것을 특징으로 한다.Wherein the gamma voltage generating circuit includes: a voltage setting unit for varying the plurality of gamma tap voltage information according to a gamma voltage control signal provided from the timing controller; A digital-to-analog converter for varying the plurality of gamma tap voltages according to the plurality of gamma tap voltage information; A plurality of buffers connected to each of the output terminals of the digital-to-analog converter; And the buffer control signals are individually applied to the respective buffers.

상기 각 버퍼의 출력단은 상기 버퍼 제어 신호의 인가 여부에 따라 해당된 버퍼를 활성화 또는 비활성화시키는 버퍼 출력 스위치를 구비하는 것을 특징으로 한다.And an output terminal of each of the buffers includes a buffer output switch for activating or deactivating the corresponding buffer according to whether the buffer control signal is applied.

상기 감마 전압 발생 회로는 상기 데이터 드라이버 또는 상기 타이밍 컨트롤러에 내장되는 것을 특징으로 한다.And the gamma voltage generating circuit is incorporated in the data driver or the timing controller.

본 발명은 입력된 영상 데이터를 분석하고, 분석 결과에 따라 다수의 감마 탭 전압을 제1 및 제2 그룹으로 나눈다. 그리고 입력된 영상 데이터에 포함된 계조들을 표현하기 위해 사용되는 감마 탭 전압들을 제1 그룹으로 분류하고, 입력된 영상 데이터에 포함된 계조들을 표현하기 위해 사용되지 않는 감마 탭 전압들을 제2 그룹으로 분류한다. 그리고 제1 그룹에 해당된 감마 탭 전압을 출력하는 버퍼들만 활성화시키고 나머지 버퍼들은 비활성화시킨다. 따라서, 본 발명은 영상 데이터의 종류에 따라 불필요한 버퍼를 비활성화시켜 소비 전력과 발열량을 줄일 수 있다.The present invention analyzes input image data and divides a plurality of gamma tap voltages into first and second groups according to the analysis result. The gamma tap voltages used for expressing the gradations included in the input image data are classified into the first group and the unused gamma tap voltages for expressing the gradations included in the input image data are classified into the second group do. Only the buffers outputting the gamma tap voltage corresponding to the first group are activated and the remaining buffers are deactivated. Accordingly, the present invention can reduce unnecessary buffers according to the type of image data, thereby reducing power consumption and heat generation.

도 1은 본 발명의 평판 표시 장치의 구성도이다.
도 2는 데이터 드라이버(6)에 내장된 저항열을 나타낸 도면이다.
도 3은 감마 보상 전압 커브의 예를 나타낸 그래프이다.
도 4는 도 1에 도시된 감마 전압 발생 회로(10)의 구성도이다.
도 5는 감마 전압 발생 회로의 구동 방법을 설명한 도면이다.1 is a configuration diagram of a flat panel display device according to the present invention.
Fig. 2 is a diagram showing a resistance column embedded in the data driver 6. Fig.
3 is a graph showing an example of a gamma compensation voltage curve.
4 is a configuration diagram of the gamma voltage generating circuit 10 shown in Fig.
5 is a view for explaining a driving method of the gamma voltage generating circuit.

이하, 본 발명의 실시 예에 따른 평판 표시 장치와 그의 구동 방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a flat panel display device and a driving method thereof according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 평판 표시 장치의 구성도이다. 도 2는 데이터 드라이버(6)에 내장된 저항열을 나타낸 도면이다. 도 3은 감마 보상 전압 커브의 예를 나타낸 그래프이다.1 is a configuration diagram of a flat panel display device according to the present invention. Fig. 2 is a diagram showing a resistance column embedded in the data driver 6. Fig. 3 is a graph showing an example of a gamma compensation voltage curve.

도 1에 도시된 평판 표시 장치는 표시 패널(2)과, 게이트 드라이버(4)와, 데이터 드라이버(6)와, 타이밍 컨트롤러(8)와, 감마 전압 발생 회로(10)를 구비한다.The flat panel display device shown in Fig. 1 includes a display panel 2, a gate driver 4, a data driver 6, a timing controller 8, and a gamma voltage generating circuit 10.

표시 패널(2)은 서로 교차하는 다수의 게이트 라인(GL1~GLn)과 다수의 데이터 라인(DL1~DLm)을 구비한다. 게이트 라인(GL)과 데이터 라인(DL)의 교차 영역에는 다수의 화소(P)들이 배치된다. 각 화소(P)들은 게이트 라인(GL)으로부터 공급되는 스캔 펄스에 응답하여 데이터 라인(DL)으로부터 공급되는 데이터 전압에 따른 영상을 표시 한다. 이를 위해, 각 화소(P)는 게이트 라인(GL) 및 데이터 라인(DL)에 접속된 박막 트랜지스터(Thin Film Transistor; 이하 TFT)를 구비한다. 이러한 표시 패널(2)은 액정 표시 장치의 액정 표시 패널일 수 있고, 또는 OLED 표시 장치의 OLED 표시 패널일 수 있다.The display panel 2 includes a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm intersecting with each other. A plurality of pixels P are arranged in a crossing region of the gate line GL and the data line DL. Each pixel P displays an image according to a data voltage supplied from the data line DL in response to a scan pulse supplied from the gate line GL. To this end, each pixel P includes a thin film transistor (TFT) connected to the gate line GL and the data line DL. The display panel 2 may be a liquid crystal display panel of a liquid crystal display or an OLED display panel of an OLED display.

게이트 드라이버(4)는 도 1에 도시한 바와 같이, 표시 패널(2)의 비표시 영역에 내장될 수 있다. 또한, 게이트 드라이버(4)는 도시하지 않았지만, 집적화되어 표시 패널(2)의 일측에 연결될 수 있다. 이러한 게이트 드라이버(4)는 타이밍 컨트롤러(8)로부터 제공된 다수의 게이트 제어 신호(GCS)에 따라 다수의 게이트 라인(GL1~GLn)에 스캔 펄스를 공급하는 게이트 쉬프트 레지스터를 구비한다.The gate driver 4 can be embedded in the non-display area of the display panel 2, as shown in Fig. Although not shown, the gate driver 4 may be integrated and connected to one side of the display panel 2. The gate driver 4 includes a gate shift register for supplying a scan pulse to the plurality of gate lines GL1 to GLn according to a plurality of gate control signals GCS provided from the timing controller 8. [

데이터 드라이버(6)는 감마 전압 발생 회로(10)로부터 제공된 감마 전압(GMA1~GMA10)을 분압하여 다수의 감마 보상 전압들을 발생한다. 이를 위해, 데이터 드라이버(6)는 도 2와 같이 직렬로 연결된 다수의 저항들(R)로 구성된 분압 회로를 구비한다. 데이터 드라이버(6)에 내장된 분압 회로는 감마 탭 전압들(GMA1~GMA10)을 분압하여 입력 영상 데이터의 계조별로 세분화된 다수의 감마 보상 전압들을 발생한다.The data driver 6 divides the gamma voltages GMA1 to GMA10 provided from the gamma voltage generating circuit 10 to generate a plurality of gamma compensation voltages. To this end, the data driver 6 has a voltage dividing circuit composed of a plurality of resistors R connected in series as shown in FIG. The voltage divider circuit built in the data driver 6 divides the gamma tap voltages GMA1 to GMA10 to generate a plurality of gamma compensation voltages subdivided by the gradation of the input image data.

감마 보상 전압들은 예를 들어, 도 3과 같이, 6 비트의 영상 데이터(RGB) 기준으로 10개의 감마 탭 전압을 갖는 감마 커브에 따른 전압으로 설정될 수 있다. 감마 탭 전압들(GMA1~GMA10)은 감마 보상 전압을 최저 감마 보상 전압으로부터 최대 감마 보상 전압까지 여러 단계로 나눌때, 각 단계의 전압으로 설정된다.The gamma compensation voltages may be set to a voltage according to a gamma curve having 10 gamma tap voltages on the basis of 6-bit image data (RGB), for example, as shown in FIG. The gamma tap voltages GMA1 to GMA10 are set to the voltages of the respective stages when the gamma compensation voltage is divided into several stages from the lowest gamma compensation voltage to the maximum gamma compensation voltage.

데이터 드라이버(6)는 타이밍 컨트롤러(8)로부터 제공된 다수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(8)로부터 입력되는 디지털 영상 데이터(RGB)를 다수의 감마 보상 전압들을 이용하여 데이터 전압으로 변환하고, 변환된 데이터 전압을 다수의 데이터 라인(DL)에 공급한다. 이를 위해, 데이터 드라이버(6)는 샘플링 신호를 출력하는 데이터 쉬프트 레지스터와, 영상 데이터를 래치하는 래치와, 디지털 아날로그 컨버터 등을 구비한다.The data driver 6 converts the digital image data RGB input from the timing controller 8 into a data voltage using a plurality of gamma compensation voltages in accordance with a plurality of data control signals DCS provided from the timing controller 8 And supplies the converted data voltage to the plurality of data lines DL. To this end, the data driver 6 includes a data shift register for outputting a sampling signal, a latch for latching image data, and a digital-to-analog converter.

타이밍 컨트롤러(8)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(2)의 크기 및 해상도에 알맞게 정렬하여 데이터 드라이버(6)에 공급한다.The timing controller 8 arranges image data (RGB) input from the outside in accordance with the size and resolution of the display panel 2 and supplies the image data to the data driver 6.

타이밍 컨트롤러(8)는 외부로부터 입력되는 동기 신호들(SYNC)을 이용해 다수의 제어 신호(GCS, DCS)를 출력한다. 다수의 제어 신호(GCS, DCS)는 게이트 제어 신호(GCS)와, 데이터 제어 신호(DCS)를 포함한다. 게이트 제어 신호(GCS)는 게이트 드라이버(4)를 제어하기 위한 신호이고, 데이터 제어 신호(DCS)는 데이터 드라이버(6)를 제어하기 위한 신호이다. 동기 신호들(SYNC)은 도트 클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync) 등을 포함한다.The timing controller 8 outputs a plurality of control signals GCS and DCS using synchronous signals SYNC input from the outside. The plurality of control signals GCS and DCS include a gate control signal GCS and a data control signal DCS. The gate control signal GCS is a signal for controlling the gate driver 4 and the data control signal DCS is a signal for controlling the data driver 6. [ The synchronization signals SYNC include a dot clock DCLK, a data enable signal DE, a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, and the like.

타이밍 컨트롤러(8)는 입력된 영상 데이터(RGB)의 평균 화상 휘도에 따라 감마 전압 제어 신호(GMCS)를 출력한다. 타이밍 컨트롤러(8)는 외부 조도를 센싱한 결과 또는 사용자의 입력 신호에 따라 감마 전압 제어 신호(GMCS)를 가변할 수 있다. 감마 전압 제어 신호(GMCS)는 감마 전압 발생 회로(10)로부터 출력되는 감마 탭 전압(GMA1~GMA10)의 크기를 조절하는 신호이다.The timing controller 8 outputs the gamma voltage control signal GMCS according to the average image brightness of the input image data RGB. The timing controller 8 can change the gamma voltage control signal GMCS according to the result of sensing the external illuminance or according to the input signal of the user. The gamma voltage control signal GMCS is a signal for controlling the magnitude of the gamma tap voltages GMA1 to GMA10 output from the gamma voltage generation circuit 10. [

본 발명은 감마 전압 발생 회로(10)에 구비된 다수의 버퍼(B1~B10)가 타이밍 컨트롤러(8)로부터 제공된 버퍼 제어 신호(BCS)에 응답하여 선택적으로 활성화 또는 비활성화 상태가 된다. 따라서, 본 발명은 종래 기술의 감마 전압 발생 회로 대비 소비 전력과 발열량을 줄일 수 있다.A plurality of buffers B1 to B10 provided in the gamma voltage generating circuit 10 are selectively activated or deactivated in response to the buffer control signal BCS provided from the timing controller 8. [ Therefore, the present invention can reduce power consumption and heat generation amount compared with the conventional gamma voltage generating circuit.

이를 위해, 본 발명의 타이밍 컨트롤러(8)는 입력된 영상 데이터(RGB)를 분석하고, 분석 결과에 따라 다수의 감마 탭 전압(GMA1~GMA10)을 제1 및 제2 그룹으로 나눈다. 타이밍 컨트롤러(8)는 입력된 영상 데이터(RGB)에 포함된 계조들을 표현하기 위해 사용되는 감마 탭 전압들을 제1 그룹으로 분류하고, 입력된 영상 데이터(RGB)에 포함된 계조들을 표현하기 위해 사용되지 않는 감마 탭 전압들을 제2 그룹으로 분류한다. 예를 들어, 타이밍 컨트롤러(8)는 표 1에 나타낸 바와 같이, 10개의 감마 탭 전압(GMA1~GMA10)을 제1 및 제2 그룹으로 나눌 수 있다.To this end, the timing controller 8 of the present invention analyzes input image data (RGB) and divides a plurality of gamma tap voltages GMA1 to GMA10 into first and second groups according to an analysis result. The timing controller 8 classifies the gamma tap voltages used for expressing the gradations included in the input image data RGB into a first group and uses the gradation voltages included in the input image data RGB Lt; / RTI > voltages into the second group. For example, as shown in Table 1, the timing controller 8 divides the ten gamma tap voltages GMA1 to GMA10 into first and second groups.

Figure pat00001
Figure pat00001

예를 들어, 표 1에 나타낸 바와 같이, 타이밍 컨트롤러(8)가 입력된 영상 데이터(RGB)를 분석한 결과, 입력 영상 데이터(RGB)에 포함된 계조들이 1 계조 내지 15 계조에 분포하고 있는 경우를 살펴보자. 이 경우, 타이밍 컨트롤러(8)는 제4 내지 제7 감마 탭 전압(GMA4~7)을 제1 그룹으로 분류하고, 제1 내지 제3 감마 탭 전압(GMA1~3) 및 제8 내지 제10 감마 탭 전압(GMA8~10)을 제2 그룹으로 분류한다.For example, as shown in Table 1, when the timing controller 8 analyzes the inputted image data (RGB), if the gradations included in the input image data (RGB) are distributed from 1 gradation to 15 gradation Let's take a look. In this case, the timing controller 8 divides the fourth to seventh gamma tap voltages GMA4 to GMA7 into the first group, and divides the first to third gamma tap voltages GMA1 to GMA3 and the eighth to tenth gamma And classifies the tap voltages (GMA8 to 10) into the second group.

타이밍 컨트롤러(8)는 감마 전압 발생 회로(10)의 버퍼들 중에서 제1 그룹에 포함된 감마 탭 전압(GMA)과 관련된 것들은 활성화시키고, 제2 그룹에 포함된 감마 탭 전압(GMA)과 관련된 것들은 비활성화시키기 위하여 버퍼 제어 신호(BCS)를 발생한다. 버퍼 제어 신호(BCS)는 감마 전압 발생 회로(10)의 버퍼들에 개별적으로 인가되어, 각 버퍼들을 활성화 또는 비활성화시킨다.The timing controller 8 activates those associated with the gamma tap voltage GMA included in the first group among the buffers of the gamma voltage generating circuit 10 and those associated with the gamma tap voltage GMA included in the second group And generates a buffer control signal (BCS) for deactivation. The buffer control signal BCS is separately applied to the buffers of the gamma voltage generating circuit 10 to activate or deactivate the respective buffers.

도 1에서 감마 전압 발생 회로(10)는 데이터 드라이버(6)와 별도로 구성되었으나, 감마 전압 발생 회로(10)는 타이밍 컨트롤러(8) 또는 데이터 드라이버(6)에 내장될 수도 있다.1, the gamma voltage generating circuit 10 is configured separately from the data driver 6, but the gamma voltage generating circuit 10 may be incorporated in the timing controller 8 or the data driver 6. [

도 4는 도 1에 도시된 감마 전압 발생 회로(10)의 구성도이다.4 is a configuration diagram of the gamma voltage generating circuit 10 shown in Fig.

감마 전압 발생 회로(10)는 타이밍 컨트롤러(8)로부터 제공된 감마 전압 제어 신호(GMCS)에 응답하여 감마 탭 전압(GMA1~GMA10)을 가변하여 데이터 드라이버(6)에 공급한다.The gamma voltage generating circuit 10 varies the gamma tap voltages GMA1 to GMA10 in response to the gamma voltage control signal GMCS provided from the timing controller 8 and supplies the gamma tap voltages GMA1 to GMA10 to the data driver 6. [

도 4를 참조하면, 감마 전압 발생 회로(10)는 타이밍 컨트롤러(8)로부터 제공된 전압 제어 신호에 따라 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부(12)와, 다수의 감마 탭 전압 정보에 따라 다수의 감마 탭 전압(GMA0~GMA8)을 가변하여 출력하는 디지털 아날로그 컨버터(14)와, 디지털 아날로그 컨버터(14)의 출력단들 각각에 연결되는 다수의 버퍼(B1~B10)를 구비한다.4, the gamma voltage generating circuit 10 includes a voltage setting unit 12 for varying a plurality of gamma tap voltage information according to a voltage control signal provided from the timing controller 8, A digital to analog converter 14 for varying and outputting a plurality of gamma tap voltages GMA0 to GMA8 according to information and a plurality of buffers B1 to B10 connected to output terminals of the digital to analog converter 14 .

전압 설정부(12)는 감마 전압 제어 신호(GMCS)에 포함된 감마 탭 전압 정보를 내부 레지스터(미도시)에 저장하고, 감마 탭 전압 정보를 디지털 아날로그 컨버터(14)에 공급한다.The voltage setting unit 12 stores the gamma tap voltage information included in the gamma voltage control signal GMCS in an internal register (not shown), and supplies the gamma tap voltage information to the digital-to-analog converter 14.

디지털 아날로그 컨버터(14)는 전압 설정부(12)로부터 제공된 감마 탭 전압 정보에 따라 다수의 감마 탭 전압(GMA1~GMA10)을 출력한다.The digital-to-analog converter 14 outputs a plurality of gamma tap voltages GMA1 to GMA10 according to the gamma tap voltage information provided from the voltage setting unit 12. [

다수의 버퍼(B1~B10)는 최대 감마 탭 전압의 출력단 각각에 연결된다. 도 4는 디지털 아날로그 컨버터(14)의 출력단들에 연결된 제1 내지 제10 버퍼(B1~B10)를 예를 들어 도시하고 있다.The plurality of buffers B1 to B10 are connected to the respective output terminals of the maximum gamma tap voltage. FIG. 4 illustrates first to tenth buffers B1 to B10 connected to the output terminals of the digital-to-analog converter 14, for example.

각 버퍼(B1~B10)의 출력단에는 타이밍 컨트롤러(8)로부터 제공된 버퍼 제어 신호(BCS)에 응답하여 스위칭되는 버퍼 출력 스위치(BS)가 구비된다. 버퍼 출력 스위치(BS)는 해당된 버퍼(B)를 활성화 또는 비활성화시키는 역할을 한다. 예를 들어, 버퍼(B)에 구비된 버퍼 출력 스위치(BS)가 온(ON) 상태가 되면, 상기 버퍼(B)는 활성화 상태가 된다. 반대로, 버퍼(B)에 구비된 버퍼 출력 스위치(BS)가 오프(OFF) 상태가 되면, 상기 버퍼(B)는 비활성화 상태가 된다. 이러한 버퍼 출력 스위치(BS)는 타이밍 컨트롤러(8)로부터 제공된 버퍼 제어 신호(BCS)에 응답하여 온(ON)된다. 도 4는 제1 내지 제10 버퍼(B1~B10) 각각에 구비된 제1 내지 제10 버퍼 출력 스위치(BS1~B10)를 도시하고 있다.A buffer output switch BS is provided at an output terminal of each of the buffers B1 to B10 for switching in response to a buffer control signal BCS provided from the timing controller 8. The buffer output switch (BS) serves to activate or deactivate the corresponding buffer (B). For example, when the buffer output switch BS provided in the buffer B is turned on, the buffer B is activated. Conversely, when the buffer output switch BS provided in the buffer B is turned off, the buffer B is inactivated. The buffer output switch BS is turned on in response to the buffer control signal BCS provided from the timing controller 8. [ FIG. 4 shows first to tenth buffer output switches BS1 to B10 provided in the first to tenth buffers B1 to B10, respectively.

제1 내지 제10 버퍼 출력 스위치(BS1~B10)는 개별적으로 인가되는 제1 내지 제10 버퍼 제어 신호(BCS1~10)에 따라 제어된다.The first to tenth buffer output switches BS1 to BS10 are controlled according to first to tenth buffer control signals BCS1 to BCS10 individually applied.

한편, 전술한 바와 같이, 타이밍 컨트롤러(8)는 감마 전압 발생 회로(10)의 버퍼들 중에서 제1 그룹에 포함된 감마 탭 전압(GMA)과 관련된 것들은 활성화시키고, 제2 그룹에 포함된 감마 탭 전압(GMA)과 관련된 것들은 비활성화시킨다. 이를 위해, 타이밍 컨트롤러(8)는 제1 그룹에 포함된 감마 탭 전압(GMA)을 출력하는 버퍼들에 대하여 버퍼 제어 신호(BCS)를 공급하고, 제2 그룹에 포함된 감마 탭 전압(GMA)을 출력하는 버퍼들에 대하여서는 버퍼 제어 신호(BCS)를 공급하지 않는다. 따라서, 감마 전압 발생 회로(10)는 제1 그룹에 포함된 감마 탭 전압(GMA)을 출력하는 버퍼들만 활성화 상태가 되고, 제1 그룹에 포함된 감마 탭 전압(GMA)을 출력하는 버퍼들은 비활성화 상태가 된다.On the other hand, as described above, the timing controller 8 activates the gamma tap voltage (GMA) included in the first group among the buffers of the gamma voltage generating circuit 10, Deactivate those associated with voltage (GMA). To this end, the timing controller 8 supplies the buffer control signal BCS to the buffers outputting the gamma tap voltage GMA included in the first group, and supplies the gamma tap voltage GMA included in the second group The buffer control signal BCS is not supplied to the buffers outputting the buffer control signal BCS. Therefore, only the buffers outputting the gamma tap voltage (GMA) included in the first group are activated, and the buffers outputting the gamma tap voltage (GMA) included in the first group are deactivated State.

예를 들어, 표 1에 나타낸 바와 같이, 타이밍 컨트롤러(8)가 입력된 영상 데이터(RGB)를 분석한 결과에 따라, 제4 내지 제7 감마 탭 전압(GMA4~7)을 제1 그룹으로 분류하고, 제1 내지 제3 감마 탭 전압(GMA1~3) 및 제8 내지 제10 감마 탭 전압(GMA8~10)을 제2 그룹으로 분류한 경우를 살펴보자. 이 경우, 타이밍 컨트롤러(8)는 제1 그룹으로 분류된 제4 내지 제7 감마 탭 전압(GMA4~7)을 출력하는 버퍼들에만 버퍼 제어 신호(BCS)를 출력한다. 따라서, 타이밍 컨트롤러(8)는 제1 내지 제10 버퍼 제어 신호(BCS1~10) 중에서 제4 내지 제7 버퍼 제어 신호(BCS4~7)만을 출력한다. 그러면, 감마 전압 발생 회로(10)는 도 5에 도시한 바와 같이, 제1 내지 제10 버퍼(B1~B10) 중에서 제4 내지 제7 버퍼(B4~B7)만 활성화되고, 제1 내지 제3 버퍼(B1~B3)와, 제8 내지 제10 버퍼(B8~B10)는 비활성화된다.For example, as shown in Table 1, the timing controller 8 classifies the fourth to seventh gamma tap voltages (GMA4 to GMA7) into a first group according to the result of analyzing the input image data (RGB) And the first to third gamma tap voltages GMA1 to GMA3 and the eighth to tenth gamma tap voltages GMA8 to 10 are classified into a second group. In this case, the timing controller 8 outputs the buffer control signal BCS only to the buffers outputting the fourth to seventh gamma tap voltages GMA4 to GMA7 classified into the first group. Therefore, the timing controller 8 outputs only the fourth to seventh buffer control signals BCS4 to BCS7 among the first to tenth buffer control signals BCS1 to BCS10. 5, the gamma voltage generating circuit 10 activates only the fourth to seventh buffers B4 to B7 among the first to tenth buffers B1 to B10, and the first to third The buffers B1 to B3 and the eighth to tenth buffers B8 to B10 are inactivated.

상술한 바와 같이, 본 발명은 입력된 영상 데이터(RGB)를 분석하고, 분석 결과에 따라 다수의 감마 탭 전압(GMA1~GMA10)을 제1 및 제2 그룹으로 나눈다. 그리고 입력된 영상 데이터(RGB)에 포함된 계조들을 표현하기 위해 사용되는 감마 탭 전압들을 제1 그룹으로 분류하고, 입력된 영상 데이터(RGB)에 포함된 계조들을 표현하기 위해 사용되지 않는 감마 탭 전압들을 제2 그룹으로 분류한다. 그리고 제1 그룹에 해당된 감마 탭 전압을 출력하는 버퍼들만 활성화시키고 나머지 버퍼들은 비활성화시킨다. 따라서, 본 발명은 영상 데이터의 종류에 따라 불필요한 버퍼를 비활성화시켜 소비 전력과 발열량을 줄일 수 있다.As described above, the present invention analyzes inputted image data (RGB) and divides a plurality of gamma tap voltages (GMA1 to GMA10) into first and second groups according to the analysis result. The gamma tap voltages used for expressing the gradations included in the input image data RGB are classified into the first group and the unused gamma tap voltages Into a second group. Only the buffers outputting the gamma tap voltage corresponding to the first group are activated and the remaining buffers are deactivated. Accordingly, the present invention can reduce unnecessary buffers according to the type of image data, thereby reducing power consumption and heat generation.

Figure pat00002
Figure pat00002

표 2는 본 발명의 효과를 실험한 결과이다. 구체적으로, 표 2에는 종래 기술과 본 발명에 따른 감마 전압 발생 회로의 소비 전류를 측정한 결과이며, 각 수치의 단위는 ㎃이다.Table 2 shows the results of experiments of the effects of the present invention. Specifically, Table 2 shows the result of measuring the consumption current of the conventional technique and the gamma voltage generating circuit according to the present invention, and the unit of each value is mA.

표 2를 참조하면, 본 발명은 화이트 패턴에서, 종래 기술 대비 15.22% 소비 전류가 절감되고, 적색 패턴에서, 종래 기술 대비 4.93% 소비 전류가 절감되는 등 모든 영상 패턴에서 소비 전류가 절감되는 것을 확인할 수 있다.Referring to Table 2, it can be seen that consumption current is reduced in all image patterns, such as 15.22% consumption current is reduced compared to the prior art in the white pattern and 4.93% consumption current is reduced in the red pattern compared to the prior art. .

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents. Will be clear to those who have knowledge of.

10: 감마 전압 발생 회로 12: 전압 설정부
14: 디지털 아날로그 컨버터 GMA1~GMA10: 감마 탭 전압
B1~B10: 버퍼10: gamma voltage generating circuit 12: voltage setting unit
14: Digital analog converter GMA1 to GMA10: Gamma tap voltage
B1 to B10: Buffers

Claims (8)

다수의 감마 탭 전압을 생성하여 데이터 드라이버에 공급하는 감마 전압 발생 회로와;
입력된 영상 데이터를 분석하여, 상기 다수의 감마 탭 전압 중에서 상기 영상 데이터를 표현하기 위해 사용되는 감마 탭 전압들을 제1 그룹으로 분류하고, 나머지 감마 탭 전압들을 제2 그룹으로 분류하고, 상기 감마 전압 발생 회로에 구비된 다수의 버퍼 중에서 상기 제1 그룹에 해당된 감마 탭 전압을 출력하는 버퍼들만 활성화시키기 위한 버퍼 제어 신호를 출력하는 타이밍 컨트롤러를 구비하는 것을 특징으로 하는 평판 표시 장치.A gamma voltage generating circuit for generating and supplying a plurality of gamma tap voltages to the data driver;
The gamma tap voltages used for expressing the image data among the plurality of gamma tap voltages are classified into a first group and the remaining gamma tap voltages are classified into a second group by analyzing the input image data, And a timing controller for outputting a buffer control signal for activating only the buffers outputting the gamma tap voltage corresponding to the first group among the plurality of buffers provided in the generating circuit. 청구항 1에 있어서,
상기 감마 전압 발생 회로는
상기 타이밍 컨트롤러로부터 제공된 감마 전압 제어 신호에 따라 상기 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부와;
상기 다수의 감마 탭 전압 정보에 따라 상기 다수의 감마 탭 전압을 가변하여 출력하는 디지털 아날로그 컨버터와;
상기 디지털 아날로그 컨버터의 출력단들 각각에 연결된 상기 다수의 버퍼를 구비하고;
상기 버퍼 제어 신호는 상기 각 버퍼에 개별적으로 인가되는 것을 특징으로 하는 평판 표시 장치.The method according to claim 1,
The gamma voltage generating circuit
A voltage setting unit for varying the plurality of gamma tap voltage information according to a gamma voltage control signal provided from the timing controller;
A digital-to-analog converter for varying the plurality of gamma tap voltages according to the plurality of gamma tap voltage information;
A plurality of buffers connected to each of the output terminals of the digital-to-analog converter;
Wherein the buffer control signal is individually applied to each of the buffers. 청구항 2에 있어서,
상기 각 버퍼의 출력단은 상기 버퍼 제어 신호의 인가 여부에 따라 해당된 버퍼를 활성화 또는 비활성화시키는 버퍼 출력 스위치를 구비하는 것을 특징으로 하는 평판 표시 장치.The method of claim 2,
Wherein the output terminal of each of the buffers has a buffer output switch for activating or deactivating the corresponding buffer according to whether the buffer control signal is applied or not. 청구항 1에 있어서,
상기 감마 전압 발생 회로는 상기 데이터 드라이버 또는 상기 타이밍 컨트롤러에 내장되는 것을 특징으로 하는 평판 표시 장치.The method according to claim 1,
Wherein the gamma voltage generating circuit is incorporated in the data driver or the timing controller. 감마 전압 발생 회로가 다수의 감마 탭 전압을 생성하여 데이터 드라이버에 공급하는 단계와;
타이밍 컨트롤러가 입력된 영상 데이터를 분석하여, 상기 다수의 감마 탭 전압 중에서 상기 영상 데이터를 표현하기 위해 사용되는 감마 탭 전압들을 제1 그룹으로 분류하고, 나머지 감마 탭 전압들을 제2 그룹으로 분류하는 단계와;
상기 타이밍 컨트롤러가 상기 감마 전압 발생 회로에 구비된 다수의 버퍼 중에서 상기 제1 그룹에 해당된 감마 탭 전압을 출력하는 버퍼들만 활성화시키기 위한 버퍼 제어 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 구동 방법.Generating a plurality of gamma tap voltages and supplying them to the data driver;
The timing controller analyzes the inputted image data, classifies the gamma tap voltages used for expressing the image data among the plurality of gamma tap voltages into a first group, and classifies the remaining gamma tap voltages into a second group Wow;
And the timing controller outputting a buffer control signal for activating only the buffers outputting the gamma tap voltage corresponding to the first group among the plurality of buffers provided in the gamma voltage generating circuit. A method of driving a device. 청구항 5에 있어서,
상기 감마 전압 발생 회로는
상기 타이밍 컨트롤러로부터 제공된 감마 전압 제어 신호에 따라 상기 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부와;
상기 다수의 감마 탭 전압 정보에 따라 상기 다수의 감마 탭 전압을 가변하여 출력하는 디지털 아날로그 컨버터와;
상기 디지털 아날로그 컨버터의 출력단들 각각에 연결된 상기 다수의 버퍼를 구비하고;
상기 버퍼 제어 신호는 상기 각 버퍼에 개별적으로 인가되는 것을 특징으로 하는 평판 표시 장치의 구동 방법.The method of claim 5,
The gamma voltage generating circuit
A voltage setting unit for varying the plurality of gamma tap voltage information according to a gamma voltage control signal provided from the timing controller;
A digital-to-analog converter for varying the plurality of gamma tap voltages according to the plurality of gamma tap voltage information;
A plurality of buffers connected to each of the output terminals of the digital-to-analog converter;
And the buffer control signals are individually applied to the respective buffers. 청구항 6에 있어서,
상기 각 버퍼의 출력단은 상기 버퍼 제어 신호의 인가 여부에 따라 해당된 버퍼를 활성화 또는 비활성화시키는 버퍼 출력 스위치를 구비하는 것을 특징으로 하는 평판 표시 장치의 구동 방법.The method of claim 6,
Wherein the output terminal of each of the buffers has a buffer output switch for activating or deactivating the corresponding buffer depending on whether the buffer control signal is applied or not. 청구항 5에 있어서,
상기 감마 전압 발생 회로는 상기 게이트 드라이버 또는 상기 타이밍 컨트롤러에 내장되는 것을 특징으로 하는 평판 표시 장치의 구동 방법.The method of claim 5,
Wherein the gamma voltage generating circuit is incorporated in the gate driver or the timing controller.
KR1020130168347A 2013-12-31 2013-12-31 Flat panel display and driving method the same KR102135930B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130168347A KR102135930B1 (en) 2013-12-31 2013-12-31 Flat panel display and driving method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168347A KR102135930B1 (en) 2013-12-31 2013-12-31 Flat panel display and driving method the same

Publications (2)

Publication Number Publication Date
KR20150080230A true KR20150080230A (en) 2015-07-09
KR102135930B1 KR102135930B1 (en) 2020-07-21

Family

ID=53792077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168347A KR102135930B1 (en) 2013-12-31 2013-12-31 Flat panel display and driving method the same

Country Status (1)

Country Link
KR (1) KR102135930B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050015035A (en) * 2003-08-01 2005-02-21 비오이 하이디스 테크놀로지 주식회사 Driving circuit for LCD
KR20060037755A (en) * 2004-10-28 2006-05-03 삼성에스디아이 주식회사 A liquid crystal display
KR20080072370A (en) * 2007-02-02 2008-08-06 엘지디스플레이 주식회사 Lcd and drive method thereof
KR20120077078A (en) * 2010-12-30 2012-07-10 엘지디스플레이 주식회사 Liquid crystal display device
KR20130061597A (en) * 2011-12-01 2013-06-11 엘지디스플레이 주식회사 Liquid crystal display device
KR20130107958A (en) * 2012-03-23 2013-10-02 엘지디스플레이 주식회사 Liquid crystal display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050015035A (en) * 2003-08-01 2005-02-21 비오이 하이디스 테크놀로지 주식회사 Driving circuit for LCD
KR20060037755A (en) * 2004-10-28 2006-05-03 삼성에스디아이 주식회사 A liquid crystal display
KR20080072370A (en) * 2007-02-02 2008-08-06 엘지디스플레이 주식회사 Lcd and drive method thereof
KR20120077078A (en) * 2010-12-30 2012-07-10 엘지디스플레이 주식회사 Liquid crystal display device
KR20130061597A (en) * 2011-12-01 2013-06-11 엘지디스플레이 주식회사 Liquid crystal display device
KR20130107958A (en) * 2012-03-23 2013-10-02 엘지디스플레이 주식회사 Liquid crystal display device

Also Published As

Publication number Publication date
KR102135930B1 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
KR101451589B1 (en) Driving apparatus for image display device and method for driving the same
US10255871B2 (en) Display device including a MUX to vary voltage levels of a switching circuit used to drive a display panel
US10147374B2 (en) Liquid crystal display device with a standby mode controller for storing a standby screen image
KR20150078833A (en) Display Device Capable Of Driving In Low-Speed
KR20130067193A (en) Display device and methode of driving the same
EP2447936B1 (en) Liquid crystal display device and driving method of the same
US10522107B2 (en) Data driver and method of driving the data driver
US9922612B2 (en) Display device and display method
KR20140129622A (en) Display Device For Low-speed Driving And Driving Method Of The Same
KR20180033001A (en) Organic light emitting display panel, organic light emitting display device, data driver, and low power driving method
KR20140058168A (en) Display device and driving method the same
KR20180078996A (en) Circuit for driving data of the display device
KR101388350B1 (en) Source driver integrated circuit and liquid crystal display using the same
KR101973405B1 (en) Liquid crystal display device
KR102135930B1 (en) Flat panel display and driving method the same
KR102098879B1 (en) Driving circuit of display device and method for driving the same
KR101735398B1 (en) Driving apparatus for image display device and method for driving the same
KR101735389B1 (en) Flat panel display device and method for driving the same
KR101177581B1 (en) LCD and drive method thereof
KR102126542B1 (en) Gamma voltage generation circuit and flat panel display including the same
KR101885930B1 (en) Lcd device and method for driving the same
KR101419241B1 (en) Liquid crystal display, and method of driving the same
KR20090047296A (en) Liquid crystal display device having improved response time
KR101383279B1 (en) Driving circuit for display and display having the same and method for drivintg the same
KR102409075B1 (en) Display device and method for driving thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant