KR20150078766A - display panel - Google Patents

display panel Download PDF

Info

Publication number
KR20150078766A
KR20150078766A KR1020130168461A KR20130168461A KR20150078766A KR 20150078766 A KR20150078766 A KR 20150078766A KR 1020130168461 A KR1020130168461 A KR 1020130168461A KR 20130168461 A KR20130168461 A KR 20130168461A KR 20150078766 A KR20150078766 A KR 20150078766A
Authority
KR
South Korea
Prior art keywords
pad electrode
pad
electrode
electrodes
adjacent
Prior art date
Application number
KR1020130168461A
Other languages
Korean (ko)
Other versions
KR102201224B1 (en
Inventor
김근영
오두환
황순재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130168461A priority Critical patent/KR102201224B1/en
Publication of KR20150078766A publication Critical patent/KR20150078766A/en
Application granted granted Critical
Publication of KR102201224B1 publication Critical patent/KR102201224B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

Provided is a display panel. It includes a display region of displaying an image and a non-display region of surrounding the display region; first and second pad electrodes which are formed in the upper part of the non-display region; and a first and a second link line which are electrically connected to the first and second pad electrodes. A gap between the first pad electrode and an adjacent pad electrode is larger than that between the second pad electrodes.

Description

디스플레이 패널{display panel}Display panel < RTI ID = 0.0 >

본 발명은 디스플레이 패널에 관한 것으로, 특히 패드전극이 서로 다른 간격으로 형성되는 디스플레이 패널에 관한 것이다.
The present invention relates to a display panel, and more particularly to a display panel in which pad electrodes are formed at different intervals.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 디스플레이장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시장치(liquid crystal display: LCD), 플라즈마 표시장치(plasma display panel: PDP), 유기발광 디스플레이장치(organic light emitting diode: OLED)와 같은 여러 가지 평판 디스플레이장치(flat panel display: FPD)가 활용되고 있다.2. Description of the Related Art [0002] As an information-oriented society develops, there is an increasing demand for a display device for displaying images. Recently, a liquid crystal display (LCD), a plasma display panel (PDP) Various flat panel displays (FPDs) such as organic light emitting diodes (OLED) are being utilized.

이러한 디스플레이장치의 표시패널은 영상이 표시되는 표시영역과, 표시영역을 둘러싸는 비표시영역을 포함한다.A display panel of such a display device includes a display area where an image is displayed and a non-display area surrounding the display area.

표시영역은 다수의 게이트 배선 및 데이터 배선이 매트릭스 형태로 교차하며 다수의 화소영역을 정의하며, 각 화소영역은 스위칭 및 구동 박막트랜지스터, 스토리지 캐패시터 그리고 유기발광 다이오드 또는 액정층을 구비한다.The display region includes a plurality of gate wirings and data wirings intersecting each other in a matrix to define a plurality of pixel regions, each pixel region including a switching and driving thin film transistor, a storage capacitor, and an organic light emitting diode or a liquid crystal layer.

이하 도면을 참조하여 일반적인 디스플레이장치를 설명한다.Hereinafter, a general display device will be described with reference to the drawings.

도 1은 일반적인 디스플레이장치의 비표시영역을 도시한 평면도이고, 도 2는 도1 의 A를 확대 도시한 단면도이다.FIG. 1 is a plan view showing a non-display region of a general display device, and FIG. 2 is an enlarged cross-sectional view of FIG.

도시한 바와 같이, 일반적인 디스플레이장치의 패널(10)에는 다수의 게이트 및 데이터 드라이버(미도시, 13)가 패드부(pad)에 부착되는데, 데이터 드라이버(13)를 통해 인쇄회로기판(PCB)(11)이 패널(10)과 전기적으로 연결된다.As shown, a plurality of gates and data drivers (not shown) 13 are attached to a pad on a panel 10 of a typical display device. The data driver 13 is connected to a printed circuit board (PCB) 11 are electrically connected to the panel 10.

좀 더 상세하게는 게이트 및 데이터 드라이버(미도시, 13)는 패드부(pad) 내부에 형성된 패드전극(미도시)에 전기적으로 연결되며 부착된다.In more detail, the gate and data driver (not shown) are electrically connected to and attached to a pad electrode (not shown) formed in the pad.

한편, 인쇄회로기판(11)에서 제어신호 및 데이터 신호를 게이트 및 데이터 드라이버(미도시, 13)로 인가하고, 게이트 및 데이터 드라이버(미도시, 13)에서 비표시영역에 형성된 링크배선(LL)을 통해 표시영역의 게이트 및 데이터 배선(미도시, DL)로 제어신호 및 데이터 신호를 인가한다.On the other hand, a control signal and a data signal are applied to a gate and a data driver (not shown) in the printed circuit board 11 and a link wiring LL formed in a non-display area in a gate and data driver (not shown) The control signal and the data signal are applied to the gate and the data line (not shown) of the display region through the gate line and the data line.

즉, 링크배선(LL)은 다수의 게이트 드라이버(미도시)과 데이터 드라이버(13)를 각각 게이트 배선(미도시)과 데이터 배선(DL)과 전기적으로 연결한다.That is, the link wiring LL electrically connects a plurality of gate drivers (not shown) and the data driver 13 to the gate wiring (not shown) and the data wiring DL, respectively.

이때, 도 2를 참조하면, 데이터 드라이버(도 1의 13)와 접촉되는 패드부(pad)의 패드전극(15a, 17a, 19a)들은 제1 간격(d)으로 일정하게 배치된다.Referring to FIG. 2, pad electrodes 15a, 17a, and 19a of the pads in contact with the data driver (13 in FIG. 1) are uniformly arranged at the first interval d.

이때, 패드전극(15a, 17a, 19a)은 인가되는 신호 또는 전압에 따라 제1 내지 제3 패드전극(15a, 17a, 19a)로 나뉜다.At this time, the pad electrodes 15a, 17a, and 19a are divided into first to third pad electrodes 15a, 17a, and 19a according to applied signals or voltages.

좀 더 상세하게는, 데이터 드라이버(13)에서 제1 패드전극(15a)에 전원전압(VDD)이 인가되고, 제2 패드전극(17a)에는 공통전압(Vcom)이 인가되며, 제3 패드전극(19a)에는 데이터 신호 전압이 인가된다.More specifically, the power supply voltage VDD is applied to the first pad electrode 15a in the data driver 13, the common voltage Vcom is applied to the second pad electrode 17a, The data signal voltage is applied to the data line 19a.

한편, 데이터 드라이버(13)의 패드부(pad)와 접촉하는 부분의 패드전극(미도시) 또한 제1 간격(d)으로 배치되어 패드부(pad)와 전기적으로 연결된다.A pad electrode (not shown) in a portion contacting the pad of the data driver 13 is also disposed at a first interval d and electrically connected to the pad.

이때, 제1 내지 제3 패드전극(15a, 17a, 19a)은 각각 제1 내지 제3 링크배선(15b, 17b, 19b)와 연결되어 전원전압(VDD)과, 공통전압(Vcom) 및 데이터 신호 전압을 표시영역(AA)의 데이터 배선(DL) 또는 게이트 배선(GL)으로 인가한다.The first to third pad electrodes 15a, 17a and 19a are connected to the first to third link wirings 15b, 17b and 19b to supply the power voltage VDD, the common voltage Vcom, A voltage is applied to the data line DL or the gate line GL in the display area AA.

그런데, 각 패드전극(15a, 17a, 19a)간의 간격이 제1 간격(d)으로 동일하게 형성되면, 패드전극(15a, 17a, 19a)에 인가되는 전원전압(VDD)과, 공통전압(Vcom) 및 데이터 신호 전압에 따라 인접한 패드전극(15a, 17a, 19a)간의 단락이 발생한다.When the interval between the pad electrodes 15a, 17a and 19a is equal to the first interval d, the power supply voltage VDD applied to the pad electrodes 15a, 17a and 19a and the common voltage Vcom And short-circuiting occurs between the adjacent pad electrodes 15a, 17a, and 19a according to the data signal voltage.

좀 더 상세하게 설명하면, 제1 패드전극(15a)와 제2 패드전극(17a)에 인가되는 전원전압(VDD) 및 공통전압(Vcom)은 제3 링크배선(19)에 인가되는 데이터 신호 전압보다 전류 및 전압 세기가 크기 때문에 제1 및 제2 패드전극(15a, 17a)은 인접한 제3 패드전극(19a)과의 단락 발생확률이 크다.More specifically, the power supply voltage VDD and the common voltage Vcom applied to the first pad electrode 15a and the second pad electrode 17a are the same as the data signal voltage Vcc applied to the third link wiring 19 The first and second pad electrodes 15a and 17a are more likely to be short-circuited with the adjacent third pad electrode 19a because of greater current and voltage strength.

즉, 제1 패드전극(15a)과 인접한 제2 패드전극(17a) 또는, 제2 패드전극(17a)와 인접한 제3 패드전극(19a)에서 단락이 발생할 가능성이 높다.That is, there is a high possibility that a short circuit occurs between the first pad electrode 15a and the adjacent second pad electrode 17a or the third pad electrode 19a adjacent to the second pad electrode 17a.

이때, 제1 패드전극(15a)와 제3 패드전극(19a)의 단락이 발생할 경우, 단락 된 제2 링크배선(17)이 연결된 데이터 배선에 신호가 제대로 인가되지 않아 데이터 배선이 연결된 화소의 계조가 제대로 표시되지 않는 선 결함(line defect)과, 제1 및 제2 링크배선(15, 17) 간의 단락으로 인한 제1 및 제2 링크배선(15, 17)의 번트(burnt)가 발생할 수 있다.In this case, when a short circuit occurs between the first pad electrode 15a and the third pad electrode 19a, a signal is not properly applied to the data line to which the second link line 17 is short-circuited, A burnt of the first and second link wirings 15 and 17 may occur due to a line defect that is not properly displayed and a short circuit between the first and second link wirings 15 and 17 .

그리고, 제2 링크배선(17)과 제3 링크배선(19)간의 단락이 발생할 경우, 공통전압(Vcom)의 변동이 발생하여 패널에서 다수의 선 결함이 발생할 수 있다.When a short circuit occurs between the second link wiring 17 and the third link wiring 19, a variation in the common voltage Vcom may occur and a plurality of line defects may occur in the panel.

이와 같은, 선 결함 및 번트는 패널(미도시)에 표시되는 영상이 바르게 표시되지 않는 불량으로 영상을 표시하는 디스플레이 패널에 있어서 큰 문제이다.
Such line defects and bunts are a big problem in a display panel that displays an image with a defect that the image displayed on the panel (not shown) is not displayed correctly.

본 발명에서는 위와 같이 패드전극의 간격이 좁아 인접한 패드전극이 단락 되어 패널에서 표시되는 영상이 바르게 표시되지 않는 불량이 발생하는 문제를 해결하고자 한다.
In the present invention, the gap between the pad electrodes is short and the adjacent pad electrodes are short-circuited, so that the problem that the image displayed on the panel is not displayed correctly is solved.

위와 같은 과제의 해결을 위해, 본 발명은, 영상이 표시되는 표시영역과 상기 표시영역을 둘러싸는 비표시영역; 상기 비표시영역 상부에 형성되는 다수의 제1 내지 제2 패드전극; 및 상기 제1 내지 제2 패드전극과 전기적으로 연결되는 제1 내지 제2 링크배선을 포함하며 상기 제1 패드전극과 인접한 패드전극 사이의 간격이 상기 제2 패드전극간의 사이의 간격보다 큰 것을 특징으로 하는 디스플레이 패널을 제공한다.In order to solve the above problems, the present invention provides a display device comprising: a display area for displaying an image; a non-display area surrounding the display area; A plurality of first and second pad electrodes formed on the non-display region; And first to second link wirings electrically connected to the first and second pad electrodes, wherein a gap between the first pad electrode and the adjacent pad electrode is larger than an interval between the second pad electrodes And a display panel.

이때, 제3 패드전극을 포함하며 상기 제1 패드전극과 인접한 패드전극 사이의 간격이 상기 제3 패드전극과 인접한 패드전극 사이의 간격보다 큰 것을 특징으로 한다.In this case, the third pad electrode includes a third pad electrode, and the gap between the first pad electrode and the adjacent pad electrode is larger than the gap between the third pad electrode and the adjacent pad electrode.

그리고, 상기 제1 패드전극과 인접한 패드전극 사이의 간격은 20um 보다 크고, 상기 제2 패드전극간의 사이의 간격은 20um 보다 작은 것을 특징으로 한다.The spacing between the first pad electrode and the adjacent pad electrode is greater than 20 um and the spacing between the second pad electrodes is less than 20 um.

그리고, 상기 제1 패드전극은 전원전압(VDD) 패드전극이고, 상기 제2 패드전극은 게이트 또는 데이터 신호 패드전극인 것을 특징으로 한다.The first pad electrode is a power supply voltage (VDD) pad electrode, and the second pad electrode is a gate or a data signal pad electrode.

이때, 상기 제1 패드전극은 전원전압(VDD) 패드전극이고, 상기 제2 패드전극은 게이트 또는 데이터 신호 패드전극이고, 상기 제3 패드전극은 공통전압(Vcom) 패드전극인 것을 포함한다.Here, the first pad electrode may be a power supply voltage (VDD) pad electrode, the second pad electrode may be a gate or a data signal pad electrode, and the third pad electrode may be a common voltage (Vcom) pad electrode.

그리고, 상기 제1 내지 제2 패드전극과 전기적으로 연결되는 데이터 드라이버를 포함하며, 상기 데이터 드라이버의 데이터 드라이버 전극이 상기 제1 내지 제2 패드전극과 대응되어 형성되는 것을 포함한다.
And a data driver electrically connected to the first and second pad electrodes, wherein a data driver electrode of the data driver is formed to correspond to the first and second pad electrodes.

본 발명은 디스플레이 패널 제작 시, 패드전극에 인가되는 신호에 따라 인접한 패드전극의 간격을 조절하여 단락발생을 방지하는 효과가 있다.
According to the present invention, when the display panel is fabricated, the interval between adjacent pad electrodes is adjusted according to a signal applied to the pad electrode, thereby preventing a short circuit from occurring.

도 1은 일반적인 디스플레이장치의 비표시영역을 도시한 평면도이다.
도 2는 도1 의 A를 확대 도시한 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 디스플레이 장치의 일부를 도시한 평면도이다.
도 5는 도 4의 B을 확대 도시한 평면도이다.
도 6은 본 발명의 제2 실시예에 따른 디스플레이 장치의 일부를 확대도시한 평면도이다.1 is a plan view showing a non-display region of a general display device.
FIG. 2 is an enlarged cross-sectional view of FIG. 1 A. FIG.
3 is a plan view showing a display device according to the first embodiment of the present invention.
4 is a plan view showing a part of a display device according to the first embodiment of the present invention.
5 is an enlarged plan view of FIG. 4B.
6 is an enlarged plan view of a part of a display device according to a second embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 디스플레이 패널에 대해 자세히 설명한다. Hereinafter, the display panel of the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 제1 실시예에 따른 디스플레이 장치의 평면도이고, 도 4는 본 발명의 제1 실시예에 따른 디스플레이 장치의 일부를 도시한 평면도이다. FIG. 3 is a plan view of a display device according to a first embodiment of the present invention, and FIG. 4 is a plan view showing a part of a display device according to the first embodiment of the present invention.

도시한 바와 같이, 본 발명의 제1 실시예에 따른 디스플레이 장치의 표시패널(110)은 영상이 표시되는 표시영역(AA)과, 표시영역(AA)를 둘러싸는 비표시영역(NAA)을 포함한다.The display panel 110 of the display device according to the first embodiment of the present invention includes a display area AA in which an image is displayed and a non-display area NAA surrounding the display area AA do.

도시하지 않았지만, 본 발명의 제1 실시예에 따른 디스플레이 장치는 표시영역(AA) 상부로 다수의 게이트 배선(GL) 및 데이터 배선(DL)과 데이터 배선(DL)과 평행한 전원배선이 매트릭스 형태로 교차하며 정의하는 화소영역에 스위칭 박막트랜지스터와 스토리지 캐패시터 및 액정층을 구비한 액정디스플레이장치 또는 스위칭 및 구동 박막트랜지스터, 스토리지 캐패시터 그리고 유기발광 다이오드를 구비한 유기발광 디스플레이 장치 등 다양한 평판 디스플레이 장치 중 하나 일 수 있다. Although not shown, in the display device according to the first embodiment of the present invention, a plurality of gate wirings GL and data wirings DL and a power supply wiring parallel to the data wirings DL are formed in a matrix form over the display area AA One of a variety of flat panel display devices such as a liquid crystal display device having a switching thin film transistor, a storage capacitor, and a liquid crystal layer in a pixel region which defines and intersects the organic light emitting display device, or an organic light emitting display device including a switching and driving thin film transistor, a storage capacitor, Lt; / RTI >

한편, 비표시영역(NAA)에는 다수의 게이트 및 데이터 드라이버(112, 113)가 구성되는데, 데이터 드라이버(113)에 인쇄회로기판(111)이 부착되어 인쇄회로기판(111)에서 제어신호 및 데이터 신호와 전원전압이 데이터 드라이버(113)으로 인가된다.A plurality of gates and data drivers 112 and 113 are formed in the non-display area NAA. A printed circuit board 111 is attached to the data driver 113, and control signals and data A signal and a power supply voltage are applied to the data driver 113.

그리고, 데이터 드라이버(113)에서 비표시영역(NAA)에 형성된 로그배선(114)을 통해 게이트 드라이버(112)에 제어신호가 인가된다.A control signal is applied to the gate driver 112 through the log wiring 114 formed in the non-display area NAA in the data driver 113.

게이트 및 데이터 드라이버(112, 113)는 각각 비표시영역(NAA)에 형성된 링크배선(LL)을 통해 표시영역(AA)의 게이트 배선(GL) 및 데이터 배선(DL)과 전기적으로 연결되어 게이트 및 데이터 드라이버(112, 113)에서 인가되는 제어신호 및 데이터 신호를 표시영역에 고르게 분배한다.The gate and data drivers 112 and 113 are electrically connected to the gate wiring GL and the data wiring DL of the display area AA through the link wiring LL formed in the non-display area NAA, And distributes the control signal and the data signal applied from the data drivers 112 and 113 to the display area evenly.

도 4에 도시한 바와 같이, 링크배선(LL)은 게이트 및 데이터 드라이버(112, 113) 중 하나에서 인가되는 제어신호 및 데이터 신호와 전원전압을 다수의 게이트 배선(GL) 또는 데이터 배선(DL)에 전달하기 위해 매우 많은 수의 링크배선(LL)이 집적되어 형성된다.4, the link wiring LL connects the control signal and the data signal applied from one of the gate and data drivers 112 and 113 and the power supply voltage to a plurality of gate lines GL or data lines DL, A very large number of link wirings LL are integrated and formed.

이와 같은, 링크배선(LL)은 패드부(미도시)와 연결된다.The link wiring LL is connected to a pad portion (not shown).

이때, 패드부(미도시)에는 데이터 드라이버(113)와 전기적으로 연결되기 위해 패드전극(미도시)이 형성되며, 각각의 패드전극(미도시)에 인가되는 신호와 전압에 따라 각각의 간격이 다르게 형성된다.At this time, a pad electrode (not shown) is formed in the pad portion (not shown) to be electrically connected to the data driver 113, and a gap is formed between the pad electrode (not shown) .

이하 도면을 참조하여 패드전극(미도시) 간의 간격을 설명한다.
Hereinafter, the interval between the pad electrodes (not shown) will be described with reference to the drawings.

도 5는 도 4의 B을 확대 도시한 평면도이다.5 is an enlarged plan view of FIG. 4B.

도시한 바와 같이, 데이터 드라이버(113)와 접촉되는 패드부(pad)에는 제1 내지 제2 패드전극(115a, 117a)이 각각 제1 내지 제2 간격(d1, d2)으로 배치된다.The first and second pad electrodes 115a and 117a are disposed at first and second intervals d1 and d2 in a pad contacting the data driver 113. As shown in FIG.

도시하지 않았지만, 데이터 드라이버(113)가 패드부(pad)와 접촉하는 데이터 드라이버 전극 또한 제1 내지 제2 간격(d1, d2)으로 형성된다.Although not shown, a data driver electrode in which the data driver 113 is in contact with the pad is also formed with first to second intervals d1 and d2.

이때, 패드부(pad)는 인가되는 신호 또는 전압에 따라 제1 내지 제2 패드전극(115a, 117a)으로 나뉜다.At this time, the pad is divided into the first and second pad electrodes 115a and 117a according to an applied signal or voltage.

좀 더 상세하게 설명하면, 데이터 드라이버(113)에서 제1 패드전극(115a)에 전원전압(VDD) 또는 공통전압(Vcom)을 인가하고, 제2 패드전극(117a)에는 데이터 신호 전압을 인가한다.More specifically, the data driver 113 applies the power supply voltage VDD or the common voltage Vcom to the first pad electrode 115a and applies the data signal voltage to the second pad electrode 117a .

이때, 제1 내지 제2 간격은 전원전압(VDD) 또는 공통전압(Vcom) 및 데이터 신호 전압에 의해 결정될 수 있다.At this time, the first to second intervals may be determined by the power supply voltage VDD or the common voltage Vcom and the data signal voltage.

예를 들어 전원 전압(VDD) 또는 공통전압(Vcom)이 인가되는 전극은 데이터 신호 전압에 비해 전압 또는 전류가 크기 때문에 인접한 전극 또는 배선간 단락이 발생할 확률이 크다.For example, an electrode to which a power supply voltage (VDD) or a common voltage (Vcom) is applied has a larger voltage or current than a data signal voltage.

이때, 전원 전압(VDD) 또는 공통전압(Vcom)이 인가되는 전극이 서로 인접하도록 형성하면, 인접한 전극 또는 배선간 단락 발생 확률이 더 크게 발생한다.At this time, if the electrodes to which the power source voltage VDD or the common voltage Vcom is applied are formed to be adjacent to each other, a probability of occurrence of short-circuiting between adjacent electrodes or wirings is larger.

따라서, 전원 전압(VDD) 또는 공통전압(Vcom)이 인가되는 전극이 인접한 전극은 일정거리 이상 이격하여 형성하는 것이 바람직하며, 전원 전압(VDD)또는 공통전압(Vcom)이 인가되는 전극은 데이터 신호전압이 인가되는 전극 또는 배선을 사이에 두고 형성하는 것이 바람직하다.Therefore, it is preferable that the electrode to which the power supply voltage VDD or the common voltage Vcom is applied is formed so as to be spaced apart from the adjacent electrode by a predetermined distance or more. An electrode to which the power supply voltage VDD or the common voltage Vcom is applied, It is preferable to form an electrode or a wiring to which a voltage is applied with a space therebetween.

한편, 데이터 드라이버(113)가 제1 내지 제2 패드전극(115a, 117a)과 접촉하는 부분 또한 제1 내지 제2 간격(d1, d2)으로 배치되어 제1 내지 제2 패드전극(115a, 117a)와 전기적으로 연결된다.The portion where the data driver 113 contacts the first and second pad electrodes 115a and 117a is also disposed at the first and second intervals d1 and d2 so that the first and second pad electrodes 115a and 117a ).

이때, 제1 내지 제2 패드전극(115a, 117a)는 각각 제1 내지 제2 링크배선(115b, 117b)과 연결되어 전원전압(VDD) 또는 공통전압(Vcom) 및 데이터 신호 전압을 표시영역(도 3의 AA)의 데이터 배선(도 3의 DL) 또는 게이트 배선(도 3의 GL)으로 인가한다.At this time, the first and second pad electrodes 115a and 117a are connected to the first and second link wirings 115b and 117b, respectively, to connect the power supply voltage VDD or the common voltage Vcom and the data signal voltage to the display region (DL in Fig. 3) or the gate wiring (GL in Fig. 3) shown in Fig. 3A.

그리고, 제1 패드전극(115a)는 인접한 패드전극과 제1 간격(d1)을 두고 형성되고, 제2 패드전극(117a)은 인접한 전극과 제2 간격(d2)을 두고 형성된다.The first pad electrode 115a is formed at a first interval d1 from the adjacent pad electrode and the second pad electrode 117a is formed at a second interval d2 from the adjacent electrode.

이와 같이, 제1 내지 제2 패드전극(115a, 117a)의 간격을 제1 내지 제3 간격(d1, d2)으로 형성하면, 제1 내지 제2 패드전극(115a, 117a)에 인가되는 전원전압(VDD) 또는 공통전압(Vcom) 및 데이터 신호 전압에 따른 인접한 패드부(115a, 117a)의 단락을 방지할 수 있다.When the first and second pad electrodes 115a and 117a are spaced apart from each other by the first to third spacings d1 and d2 as described above, the power source voltage applied to the first and second pad electrodes 115a and 117a It is possible to prevent the adjacent pad portions 115a and 117a from short-circuiting according to the voltage VDD or the common voltage Vcom and the data signal voltage.

좀 더 상세하게 설명하면, 제1 패드전극(115a)에 인가되는 전원전압(VDD) 또는 공통전압(Vcom)은 제2 패드전극(117a)에 인가되는 데이터 신호 전압보다 전류 및 전압 세기가 크기 때문에 제1 패드전극(115a)은 인접한 전극과 단락 발생확률이 크다.More specifically, since the power supply voltage VDD or the common voltage Vcom applied to the first pad electrode 115a is larger than the data signal voltage applied to the second pad electrode 117a The first pad electrode 115a has a high probability of short-circuiting with the adjacent electrode.

따라서, 제1 패드전극(115a)과 제2 패드전극(117a) 중 인가되는 전류 및 전압의 세기가 큰 제1 패드전극(115a)패드부 사이 간격을 크게 하여 단락발생을 방지한다.Therefore, the interval between the pad portions of the first pad electrode 115a, which is higher than the current and voltage applied to the first pad electrode 115a and the second pad electrode 117a, is increased to prevent a short circuit.

즉, 제1 패드전극(115a)과 인접한 제2 패드전극(117a) 사이를 제1 간격(d1)으로 형성하고, 서로 인접한 제2 패드전극(117a) 간의 사이를 제2 간격(d2)으로 형성하여 단락발생을 방지할 수 있다.That is, the first pad electrode 115a and the adjacent second pad electrode 117a are formed at a first interval d1 and the second pad electrode 117a adjacent to each other is formed at a second interval d2 So that the occurrence of a short circuit can be prevented.

이와 같은, 제1 내지 제2 간격(d1, d2)은 제1 내지 제3 패드전극(115a, 117a)에 인가되는 전류 및 전압의 세기에 따라 달라질 수 있으며, 예를들어, 각 간격의 크기는 제1 간격(d1)>제2 간격(d2)으로 형성될 수 있다.The first to second spacings d1 and d2 may vary depending on the current and voltage applied to the first to third pad electrodes 115a and 117a. For example, The first spacing d1 may be greater than the second spacing d2.

좀 더 상세하게 설명하면, 제1 간격(d1)은 24um, 제2 간격(d2)은 22um으로 형성될 수 있다.More specifically, the first spacing d1 may be 24 um and the second spacing d2 may be 22 um.

한편, 제1 간격(d1)은 20um보다 크게 형성하고, 제2 간격(d2)은 20um보다 작게 형성하면, 제1 패드전극에 인가되는 전원전압(VDD) 또는 공통전압(Vcom)으로 인한 인접 전극간의 단락을 방지할 수 있으며, 제2 패드전극에 인가되는 데이터 신호 전압으로 인한 제2 전극간의 단락을 방지할 수 있다.On the other hand, if the first interval d1 is formed to be larger than 20um and the second interval d2 is formed to be smaller than 20um, the power supply voltage VDD or the common voltage Vcom applied to the first pad electrode, It is possible to prevent a short circuit between the second electrodes due to the data signal voltage applied to the second pad electrode.

이와 같이, 인접한 패드(pad)를 인가되는 신호 및 전압에 따라 일정거리 이격하여 형성하면, 패드(pad) 간에 발생하는 단락을 방지할 수 있는 효과가 있다.If the adjacent pads are spaced apart from each other according to a signal and a voltage to be applied, a short circuit between the pads can be prevented.

한편, 본 발명은 이에 제한되지 않고 인가되는 전압 또는 신호에 따라각 패드전극 사이의 간격을 조절할 수 있으며, 본 발명의 제2 실시예로 제1 내지 제3 패드전극이 형성되는 경우를 설명한다.In the meantime, the present invention is not limited to this, and the interval between the pad electrodes can be adjusted according to the applied voltage or signal, and the first to third pad electrodes are formed according to the second embodiment of the present invention.

이하 도면을 참조하여 설명한다.
The following description will be made with reference to the drawings.

도 6은 본 발명의 제2 실시예에 따른 디스플레이 장치의 일부를 확대도시한 평면도이다.6 is an enlarged plan view of a part of a display device according to a second embodiment of the present invention.

도시한 바와 같이, 데이터 드라이버(113)와 접촉되는 패드부(pad)에는 제1 내지 제3 패드전극(215a, 217a, 219a)이 각각 제1 내지 제3 간격(d1, d2, d3)으로 배치된다.As shown in the figure, the first to third pad electrodes 215a, 217a and 219a are arranged in first to third intervals d1, d2 and d3, respectively, in a pad in contact with the data driver 113 do.

도시하지 않았지만, 데이터 드라이버(113)가 패드부(pad)와 접촉하는 데이터 드라이버 전극 또한 제1 내지 제3 간격(d1, d2, d3)으로 형성된다.Although not shown, a data driver electrode in which the data driver 113 is in contact with a pad is also formed with first to third intervals d1, d2, and d3.

이때, 패드부(pad)는 인가되는 신호 또는 전압에 따라 제1 내지 제3 패드전극(215a, 217a, 219a)로 나뉜다.At this time, the pad is divided into first to third pad electrodes 215a, 217a, and 219a according to an applied signal or voltage.

좀 더 상세하게 설명하면, 데이터 드라이버(113)에서 제1 패드전극(215a)에 전원전압(VDD)을 인가하고, 제2 패드전극(217a)에는 데이터 신호 전압을 인가하며, 제3 패드전극(219a)에는 공통전압(Vcom)데이터 신호 전압을 인가한다.More specifically, the data driver 113 applies a power voltage VDD to the first pad electrode 215a, applies a data signal voltage to the second pad electrode 217a, 219a to the common voltage (Vcom) data signal voltage.

이때, 제1 내지 제3 간격은 전원전압(VDD), 데이터 신호 전압 및 공통전압(Vcom)에 의해 결정될 수 있다.At this time, the first to third intervals may be determined by the power supply voltage VDD, the data signal voltage, and the common voltage Vcom.

예를 들어 전원 전압(VDD) 또는 공통전압(Vcom)이 인가되는 전극은 데이터 신호 전압에 비해 전압 또는 전류가 크기 때문에 인접한 전극 또는 배선간 단락이 발생할 확률이 크다.For example, an electrode to which a power supply voltage (VDD) or a common voltage (Vcom) is applied has a larger voltage or current than a data signal voltage.

따라서, 전원 전압(VDD)과 공통전압(Vcom)이 인가되는 전극이 서로 인접하도록 형성하면, 인접한 전극 또는 배선간 단락 발생 확률이 더 크게 발생한다.Therefore, when the electrodes to which the power supply voltage VDD and the common voltage Vcom are applied are formed to be adjacent to each other, the probability of occurrence of short-circuiting between adjacent electrodes or wirings is greater.

이에 따라, 전원 전압(VDD)또는 공통전압(Vcom)이 인가되는 전극이 인접한 전극은 일정거리 이상 이격하여 형성하는 것이 바람직하며, 전원 전압(VDD)또는 공통전압(Vcom)이 인가되는 전극은 데이터 신호전압이 인가되는 전극 또는 배선을 사이에 두고 형성하는 것이 바람직하다.The electrodes to which the power supply voltage VDD or the common voltage Vcom is applied are preferably spaced apart from the adjacent electrodes by a predetermined distance or more. It is preferable that the electrode or the wiring to which the signal voltage is applied is formed to be interposed therebetween.

한편, 데이터 드라이버(113)가 제1 내지 제3 패드전극(215a, 217a, 219a)과 접촉하는 부분 또한 제1 내지 제3 간격(d1, d2, d3)으로 배치되어 제1 내지 제3 패드전극(215a, 217a, 219a)과 전기적으로 연결된다.The portion where the data driver 113 is in contact with the first to third pad electrodes 215a, 217a and 219a is also arranged at the first to third intervals d1, d2 and d3, (215a, 217a, 219a).

이때, 제1 내지 제3 패드전극(215a, 217a, 219a)은 각각 제1 내지 제3 링크배선(215b, 217b, 219b)과 연결되어 전원전압(VDD)과, 공통전압(Vcom) 및 데이터 신호 전압을 표시영역(도 3의 AA)의 데이터 배선(도 3의 DL) 또는 게이트 배선(도 3의 GL)으로 인가한다.The first to third pad electrodes 215a, 217a and 219a are connected to the first to third link wirings 215b, 217b and 219b so as to supply the power voltage VDD, the common voltage Vcom, The voltage is applied to the data wiring (DL in Fig. 3) or the gate wiring (GL in Fig. 3) in the display area (AA in Fig. 3).

그리고, 제1 패드전극(215a)는 인접한 패드전극과 제1 간격(d1)을 두고 형성되고, 제2 패드전극(217a)은 인접한 전극과 제2 간격(d2)을 두고 형성되고, 제3 패드전극(219a)은 인접한 패드전극과 제3 간격(d3)을 두고 형성된다.The first pad electrode 215a is formed at a first interval d1 from the adjacent pad electrode and the second pad electrode 217a is formed at a second interval d2 from the adjacent pad. The electrode 219a is formed at a third interval d3 from the adjacent pad electrode.

이때, 제1 패드전극(215a)과 제3 패드전극(219a)은 사이에 제2 패드전극(217a)를 두고 형성된다.At this time, a second pad electrode 217a is formed between the first pad electrode 215a and the third pad electrode 219a.

이와 같이, 제1 내지 제3 패드전극(215a, 217a, 219a)의 간격을 제1 내지 제3 간격(d1, d2, d3)으로 형성하면, 제1 내지 제3 패드전극(215a, 217a, 219a)에 인가되는 전원전압(VDD)과, 공통전압(Vcom) 및 데이터 신호 전압에 따른 인접한 패드부(215a, 217a, 219a)의 단락을 방지할 수 있다.If the first to third pad electrodes 215a, 217a and 219a are spaced from each other by the first to third spacings d1, d2 and d3, the first to third pad electrodes 215a, 217a and 219a It is possible to prevent a short circuit between the adjacent pad portions 215a, 217a, and 219a according to the power supply voltage VDD applied to the common voltage Vcom and the data signal voltage.

좀 더 상세하게 설명하면, 제1 패드전극(215a)와 제3 패드전극(219a)에 인가되는 전원전압(VDD) 및 공통전압(Vcom)은 제2 패드전극(217a)에 인가되는 데이터 신호 전압보다 전류 및 전압 세기가 크기 때문에 제1 및 제3 패드전극(215a, 219a)은 인접한 제2 패드전극(217a)과 단락 발생확률이 크다.More specifically, the power supply voltage VDD and the common voltage Vcom applied to the first pad electrode 215a and the third pad electrode 219a are applied to the second pad electrode 217a, The first and third pad electrodes 215a and 219a are more likely to be short-circuited with the adjacent second pad electrode 217a.

따라서, 제1 내지 제3 패드전극(215a, 217a, 219a) 중 인가되는 전류 및 전압의 세기가 큰 패드부 사이 간격을 크게 하여 단락발생을 방지한다.Accordingly, the gap between the pad portions having a large intensity of the current and voltage applied to the first to third pad electrodes 215a, 217a, and 219a is increased to prevent short-circuiting.

즉, 제1 패드전극(215a)와 인접한 제2 패드전극(217a) 사이를 제1 간격(d1)으로 형성하고, 제2 패드전극(217a)간의 간격을 제2 간격(d2)으로 형성하고, 제3 패드전극(219a)과 인접한 제2 패드전극(217a) 사이를 제3 간격(d3)으로 형성하여 단락발생을 방지할 수 있다.That is, a first gap d1 is formed between the first pad electrode 215a and the adjacent second pad electrode 217a, a second gap d2 is formed between the second pad electrode 217a, A third gap d3 may be formed between the third pad electrode 219a and the adjacent second pad electrode 217a to prevent a short circuit.

이와 같은, 제1 내지 제3 간격(d1, d2, d3)은 제1 내지 제3 패드전극(215a, 217a, 219a)에 인가되는 전류 및 전압의 세기에 따라 달라질 수 있으며, 예를들어, 각 간격의 크기는 제1 간격(d1)>제3 간격(d3)>제2 간격(d2)으로 형성될 수 있다.The first to third spacings d1, d2 and d3 may vary depending on the current and voltage applied to the first to third pad electrodes 215a, 217a and 219a. For example, The size of the interval may be formed by the first interval d1> the third interval d3> the second interval d2.

좀 더 상세하게 설명하면, 제1 간격(d1)은 24um, 제2 간격(d2)은 22um, 제3 간격(d3)은 18um으로 형성될 수 있다.More specifically, the first spacing d1 may be 24 μm, the second spacing d2 may be 22 μm, and the third spacing d3 may be 18 μm.

이와 같이, 인접한 패드(pad)를 인가되는 신호 및 전압에 따라 일정거리 이격하여 형성하면, 패드(pad) 간에 발생하는 단락을 방지할 수 있는 효과가 있다.If the adjacent pads are spaced apart from each other according to a signal and a voltage to be applied, a short circuit between the pads can be prevented.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It can be understood that

115a : 제1 패드전극 117a : 제2 패드전극
119a : 제3 패드전극 d1 : 제1 간격
d2 : 제2 간격 d3 : 제3 간격115a: first pad electrode 117a: second pad electrode
119a: third pad electrode d1: first gap
d2: second spacing d3: third spacing

Claims (6)

영상이 표시되는 표시영역과 상기 표시영역을 둘러싸는 비표시영역;
상기 비표시영역 상부에 형성되는 다수의 제1 내지 제2 패드전극; 및
상기 제1 내지 제2 패드전극과 전기적으로 연결되는 제1 내지 제2 링크배선을 포함하며
상기 제1 패드전극과 인접한 패드전극 사이의 간격이 상기 제2 패드전극간의 사이의 간격보다 큰 것을 특징으로 하는 디스플레이 패널.
A display area in which an image is displayed and a non-display area surrounding the display area;
A plurality of first and second pad electrodes formed on the non-display region; And
And first and second link wirings electrically connected to the first and second pad electrodes,
Wherein a distance between the first pad electrode and the adjacent pad electrode is greater than an interval between the second pad electrode.
제 1 항에 있어서,
제3 패드전극을 포함하며
상기 제1 패드전극과 인접한 패드전극 사이의 간격이 상기 제3 패드전극과 인접한 패드전극 사이의 간격보다 큰 것을 특징으로 하는 디스플레이 패널.
The method according to claim 1,
And a third pad electrode
Wherein the interval between the first pad electrode and the adjacent pad electrode is greater than the interval between the third pad electrode and the adjacent pad electrode.
제 1 항에 있어서,
상기 제1 패드전극과 인접한 패드전극 사이의 간격은 20um 보다 크고, 상기 제2 패드전극간의 사이의 간격은 20um 보다 작은 것을 특징으로 하는 디스플레이 패널.
The method according to claim 1,
Wherein a distance between the first pad electrode and the adjacent pad electrode is larger than 20 mu m and an interval between the second pad electrode is smaller than 20 mu m.
제 1 항에 있어서,
상기 제1 패드전극은 전원전압(VDD) 패드전극이고, 상기 제2 패드전극은 게이트 또는 데이터 신호 패드전극인 것을 특징으로 하는 디스플레이 패널
The method according to claim 1,
Wherein the first pad electrode is a power source voltage (VDD) pad electrode, and the second pad electrode is a gate or a data signal pad electrode.
제 2 항에 있어서,
상기 제1 패드전극은 전원전압(VDD) 패드전극이고, 상기 제2 패드전극은 게이트 또는 데이터 신호 패드전극이고, 상기 제3 패드전극은 공통전압(Vcom) 패드전극인 것을 포함하는 디스플레이 패널.
3. The method of claim 2,
Wherein the first pad electrode is a power supply voltage (VDD) pad electrode, the second pad electrode is a gate or a data signal pad electrode, and the third pad electrode is a common voltage (Vcom) pad electrode.
제 1 항에 있어서,
상기 제1 내지 제2 패드전극과 전기적으로 연결되는 데이터 드라이버를 포함하며,
상기 데이터 드라이버의 데이터 드라이버 전극이 상기 제1 내지 제2 패드전극과 대응되어 형성되는 것을 포함하는 디스플레이 패널.
The method according to claim 1,
And a data driver electrically connected to the first and second pad electrodes,
And a data driver electrode of the data driver is formed in correspondence with the first and second pad electrodes.
KR1020130168461A 2013-12-31 2013-12-31 display panel KR102201224B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130168461A KR102201224B1 (en) 2013-12-31 2013-12-31 display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168461A KR102201224B1 (en) 2013-12-31 2013-12-31 display panel

Publications (2)

Publication Number Publication Date
KR20150078766A true KR20150078766A (en) 2015-07-08
KR102201224B1 KR102201224B1 (en) 2021-01-08

Family

ID=53791242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168461A KR102201224B1 (en) 2013-12-31 2013-12-31 display panel

Country Status (1)

Country Link
KR (1) KR102201224B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170114034A (en) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 Display devcie

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070044664A (en) * 2005-10-25 2007-04-30 엘지.필립스 엘시디 주식회사 Liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070044664A (en) * 2005-10-25 2007-04-30 엘지.필립스 엘시디 주식회사 Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170114034A (en) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 Display devcie

Also Published As

Publication number Publication date
KR102201224B1 (en) 2021-01-08

Similar Documents

Publication Publication Date Title
US9905626B2 (en) Array substrate, display panel and display apparatus
JP6324499B2 (en) Active matrix substrate and display device
US9261741B2 (en) Liquid crystal display device including trunk lines
KR101990115B1 (en) Display panel
KR102283806B1 (en) Display apparatus
KR20080048627A (en) Array substrate and display panel having the same
US10831076B2 (en) Display device and substrate of display device
CN104749844A (en) Electrostatic protection circuit, array substrate, display panel and display device
US10845658B2 (en) Display device having a plurality of peripheral wirings
CN108242213B (en) Display device
KR102421145B1 (en) Display apparatus
US20160349585A1 (en) Thin film transistor array substrate and liquid crystal display panel
KR101978936B1 (en) Organic light emitting display device
KR20070120388A (en) Liquid crystal display device
US10969637B2 (en) Electrostatic discharging circuit and display panel
KR20210085642A (en) Display device
KR102201224B1 (en) display panel
KR102052741B1 (en) Liquid crystal display device
KR20140081482A (en) Flexibel liquid crystal display device
KR20070077989A (en) Thin film transistor substrate and liquid crystal display panel
KR102521759B1 (en) Liquid crystal display device
KR102403688B1 (en) Display device
KR102185256B1 (en) Display device
US10416516B2 (en) Liquid crystal display panel and liquid crystal display device
JP6164554B2 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant