KR20150078590A - Thin film transistor substrate - Google Patents

Thin film transistor substrate Download PDF

Info

Publication number
KR20150078590A
KR20150078590A KR1020130168085A KR20130168085A KR20150078590A KR 20150078590 A KR20150078590 A KR 20150078590A KR 1020130168085 A KR1020130168085 A KR 1020130168085A KR 20130168085 A KR20130168085 A KR 20130168085A KR 20150078590 A KR20150078590 A KR 20150078590A
Authority
KR
South Korea
Prior art keywords
gate
protruding structure
metal layer
gate metal
protruding
Prior art date
Application number
KR1020130168085A
Other languages
Korean (ko)
Other versions
KR102153000B1 (en
Inventor
박원근
이준동
김강일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130168085A priority Critical patent/KR102153000B1/en
Publication of KR20150078590A publication Critical patent/KR20150078590A/en
Application granted granted Critical
Publication of KR102153000B1 publication Critical patent/KR102153000B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

A thin film transistor substrate includes a protruding structure formed on a substrate; a gate metal layer formed on the protruding structure; a semiconductor layer which is activated by a gate voltage applied to the gate metal layer; and a source electrode and a drain electrode which are connected to the semiconductor layer and are separated from each other. The gate metal layer is overlapped with the protruding structure. According to the present invention, since a protruding structure is formed on a substrate and then a gate metal layer is formed on the protruding structure, the gate metal layer has a 3D structure for preventing the reduction of an opening ratio. Moreover, the resistance of the gate metal layer is reduced without increasing the thickness of the gate metal layer.

Description

박막 트랜지스터 기판{Thin film transistor substrate}[0001] The present invention relates to a thin film transistor substrate,

본 발명은 박막 트랜지스터 기판에 관한 것으로서, 보다 구체적으로는 게이트 배선의 저항을 줄일 수 있는 박막 트랜지스터 기판에 관한 것이다. The present invention relates to a thin film transistor substrate, and more particularly, to a thin film transistor substrate capable of reducing a resistance of a gate wiring.

박막 트랜지스터는 액정표시장치(Liquid Crystal Display Device) 또는 유기 발광 표시장치(Organic Light Emitting Display Device) 등과 같은 표시장치의 소위칭 소자로서 널리 이용되고 있다. BACKGROUND ART [0002] Thin film transistors are widely used as display devices for display devices such as a liquid crystal display device or an organic light emitting display device.

상기 박막 트랜지스터는 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함하여 이루어지는데, 이하, 도면을 참조로 종래의 박막 트랜지스터 기판에 대해서 설명하기로 한다. The thin film transistor includes a gate electrode, a semiconductor layer, a source electrode, and a drain electrode. Hereinafter, a conventional thin film transistor substrate will be described with reference to the drawings.

도 1은 종래의 박막 트랜지스터 기판의 개략적인 평면도이다. 1 is a schematic plan view of a conventional thin film transistor substrate.

도 1에서 알 수 있듯이, 종래의 박막 트랜지스터 기판은 게이트 배선(10), 게이트 전극(12), 반도체층(30), 데이터 배선(50), 소스 전극(52), 드레인 전극(54), 및 화소 전극(70)을 포함하여 이루어진다. 1, a conventional thin film transistor substrate includes a gate wiring 10, a gate electrode 12, a semiconductor layer 30, a data wiring 50, a source electrode 52, a drain electrode 54, And a pixel electrode (70).

상기 게이트 배선(10)은 가로 방향으로 배열되어 있다. The gate wirings 10 are arranged in the lateral direction.

상기 게이트 전극(12)은 상기 게이트 배선(10)에서 돌출되어 있다. The gate electrode (12) protrudes from the gate wiring (10).

상기 반도체층(30)은 상기 게이트 전극(12)과 오버랩되면서 상기 게이트 전극(12) 위에 형성되어 있다. The semiconductor layer 30 is formed on the gate electrode 12 while overlapping the gate electrode 12.

상기 데이터 배선(50)은 상기 게이트 배선(10)과 교차하면서 세로 방향으로 배열되어 있다. 상기 게이트 배선(10)과 데이터 배선(50)이 교차하여 화소 영역이 정의된다. The data lines 50 are arranged in the vertical direction while intersecting with the gate lines 10. The gate line 10 and the data line 50 intersect to define a pixel region.

상기 소스 전극(52)은 상기 데이터 배선(50)에서 돌출되어 있고, 상기 드레인 전극(54)은 상기 소스 전극(52)과 마주하면서 상기 소스 전극(52)과 이격되어 있다. The source electrode 52 protrudes from the data line 50 and the drain electrode 54 is spaced apart from the source electrode 52 while facing the source electrode 52.

상기 소스 전극(52)과 드레인 전극(54)은 상기 반도체층(30)과 오버랩되면서 상기 반도체층(30) 위에 형성되어 있다. The source electrode 52 and the drain electrode 54 are formed on the semiconductor layer 30 while overlapping the semiconductor layer 30.

상기 화소 전극(70)은 상기 게이트 배선(10)과 데이터 배선(50)에 의해서 정의된 화소 영역 내에 형성되어 있다. 상기 화소 전극(70)은 소정의 콘택홀(H)을 통해서 상기 드레인 전극(54)과 연결되어 있다. The pixel electrode 70 is formed in a pixel region defined by the gate line 10 and the data line 50. The pixel electrode 70 is connected to the drain electrode 54 through a predetermined contact hole H.

이와 같은 종래의 박막 트랜지스터 기판에서 상기 게이트 배선(10)의 저항을 줄이기 위한 노력이 꾸준히 이루어지고 있다. Efforts to reduce the resistance of the gate wiring 10 in the conventional thin film transistor substrate have been made steadily.

이와 같은 게이트 배선(10)의 저항을 줄이기 위한 하나의 방법으로서 상기 게이트 배선(10)의 폭을 증가시키는 방법이 있다. 그러나 이와 같이 상기 게이트 배선(10)의 폭을 증가시킬 경우 화상을 디스플레이하는 화소 영역이 줄어들어 개구율이 감소하는 문제가 있다. As one method for reducing the resistance of the gate wiring 10, there is a method of increasing the width of the gate wiring 10. However, when the width of the gate line 10 is increased, the pixel area for displaying an image is reduced, thereby reducing the aperture ratio.

상기 게이트 배선(10)의 저항을 줄이기 위한 다른 방법으로서 상기 게이트 배선(10)의 두께를 증가시키는 방법이 있다. 그러나 이와 같은 게이트 배선(10)의 두께를 증가시키는 방법은 기판의 스트레스를 증가시키고 공정 시간이 오래 걸리며 재료비도 증가하는 문제가 있다. As another method for reducing the resistance of the gate wiring 10, there is a method of increasing the thickness of the gate wiring 10. However, the method of increasing the thickness of the gate wiring 10 increases the stress of the substrate, takes a long time, and increases the material cost.

본 발명은 전술한 종래의 문제를 해결하기 위해 고안된 것으로서, 본 발명은 게이트 배선의 두께를 증가시키지 않고 개구율이 줄어들지 않으면서 게이트 배선의 저항을 줄일 수 있는 박막 트랜지스터 기판을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film transistor substrate capable of reducing the resistance of a gate wiring without reducing the aperture ratio without increasing the thickness of the gate wiring.

본 발명은 상기 목적을 달성하기 위해서, 기판 상에 형성된 돌출 구조물; 상기 돌출 구조물 상에 형성된 게이트 금속층; 상기 게이트 금속층에서 인가된 게이트 전압에 의해서 활성화되는 반도체층; 및 상기 반도체층과 연결되면서 서로 이격 형성된 소스 전극과 드레인 전극을 포함하여 이루어지고, 상기 게이트 금속층은 상기 돌출 구조물과 오버랩되도록 형성된 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다. In order to achieve the above object, the present invention provides a semiconductor device comprising: a protruding structure formed on a substrate; A gate metal layer formed on the protruding structure; A semiconductor layer activated by a gate voltage applied to the gate metal layer; And a source electrode and a drain electrode spaced apart from each other and connected to the semiconductor layer, wherein the gate metal layer overlaps with the protruding structure.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.

본 발명에 따르면 기판 상에 돌출 구조물을 형성하고 상기 돌출 구조물 상에 게이트 금속층을 형성하기 때문에, 상기 게이트 금속층이 3차원 구조로 이루어져 개구율이 줄어들지 않고 또한 상기 게이트 금속층의 두께를 증가시키지 않아도 게이트 금속층의 저항이 줄어든다. According to the present invention, since the protruding structure is formed on the substrate and the gate metal layer is formed on the protruding structure, the gate metal layer is formed in a three-dimensional structure so that the opening ratio is not reduced and the thickness of the gate metal layer is not increased. The resistance is reduced.

도 1은 종래의 박막 트랜지스터 기판의 개략적인 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 5a는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이고, 도 5b는 도 5a의 I-I라인의 단면도이다.
도 6a는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이고, 도 6b는 도 6a의 I-I라인의 단면도이다. 1 is a schematic plan view of a conventional thin film transistor substrate.
FIG. 2A is a schematic plan view of a thin film transistor substrate according to an embodiment of the present invention, and FIG. 2B is a sectional view of a line II in FIG. 2A.
3 is a schematic plan view of a thin film transistor substrate according to another embodiment of the present invention.
4 is a schematic plan view of a thin film transistor substrate according to another embodiment of the present invention.
FIG. 5A is a schematic plan view of a thin film transistor substrate according to another embodiment of the present invention, and FIG. 5B is a sectional view of a line II in FIG. 5A.
6A is a schematic plan view of a thin film transistor substrate according to another embodiment of the present invention, and FIG. 6B is a sectional view of a line II in FIG. 6A.

본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 표면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다. The term "on " as used herein is meant to encompass not only when a configuration is formed on the immediate surface of another configuration, but also to the extent that a third configuration is interposed between these configurations.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 2a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 단면도이다. FIG. 2A is a schematic plan view of a thin film transistor substrate according to an embodiment of the present invention, and FIG. 2B is a cross-sectional view of a line I-I in FIG. 2A.

도 2a에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 기판(1), 돌출 구조물(100), 게이트 배선(200), 게이트 전극(220), 반도체층(400), 데이터 배선(500), 소스 전극(520), 드레인 전극(540), 및 화소 전극(700)을 포함하여 이루어진다. 2A, a thin film transistor substrate according to an embodiment of the present invention includes a substrate 1, a protruding structure 100, a gate wiring 200, a gate electrode 220, a semiconductor layer 400, A wiring 500, a source electrode 520, a drain electrode 540, and a pixel electrode 700.

상기 기판(1)은 유리 또는 투명한 플라스틱과 같은 투명한 재료로 이루어질 수 있다. 상기 기판(1)은 플렉시블(flexible)한 투명한 재료로 이루어질 수 있다. The substrate 1 may be made of a transparent material such as glass or transparent plastic. The substrate 1 may be made of a transparent transparent material.

상기 돌출 구조물(100)은 상기 기판(1) 상에서 상기 게이트 배선(200)과 오버랩되도록 형성된다. 보다 구체적으로, 상기 돌출 구조물(100)은 상기 게이트 배선(200)의 길이 방향으로 연장된 직선 구조로 이루어진다. 상기 돌출 구조물(100)이 반드시 일직선 구조로 이루어져야 하는 것은 아니다. The protruding structure 100 is formed on the substrate 1 so as to overlap with the gate wiring 200. More specifically, the protruding structure 100 has a linear structure extending in the longitudinal direction of the gate wiring 200. The protruding structure 100 does not necessarily have a straight structure.

상기 돌출 구조물(100)은 그 폭 방향에서 일단(A)과 타단(B)을 가지는데, 상기 일단(A)과 타단(B) 중에서 적어도 하나는 상기 게이트 배선(200)에 의해 덮이는 것이 상기 게이트 배선(200)의 저항을 줄이는데 바람직한데, 이에 대해서는 후술하는 단면도를 참고하여 설명하기로 한다. The protruding structure 100 has one end A and the other end B in the width direction and at least one of the one end A and the other end B is covered by the gate wiring 200 It is preferable to reduce the resistance of the gate wiring 200, which will be described with reference to cross-sectional views to be described later.

상기 돌출 구조물(100)은 포토 아크릴과 같은 유기 절연물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 질화물과 같은 무기 절연물로 이루어질 수도 있다. The protruding structure 100 may be made of an organic insulating material such as photo-acryl, but is not necessarily limited to, and may be made of an inorganic insulating material such as silicon nitride.

상기 게이트 배선(200)은 상기 기판(1) 상에서 제1 방향, 예로서 가로 방향으로 배열되어 있다. 상기 게이트 배선(200)은 상기 돌출 구조물(100)과 오버랩되면서 상기 돌출 구조물(100)의 상면 상에 형성되어 있다. 상기 게이트 배선(200)의 폭(D2)은 상기 돌출 구조물(100)의 폭(D1)보다 크게 형성하는 것이 바람직하다. The gate wiring 200 is arranged on the substrate 1 in a first direction, for example, in the horizontal direction. The gate wiring 200 overlaps the protruding structure 100 and is formed on the upper surface of the protruding structure 100. The width D2 of the gate wiring 200 is preferably larger than the width D1 of the protruding structure 100.

이와 같이 게이트 배선(200)이 상기 돌출 구조물(100)과 오버랩되도록 형성됨으로써 상기 게이트 배선(200)이 2차원 구조가 아닌 3차원 구조로 이루어진다. 따라서, 2차원 평면 구조에서 게이트 배선(200)의 폭이 증가하지 않기 때문에 개구율이 감소하지 않으면서도 실제로는 게이트 배선(200)의 폭이 증가하기 때문에 저항이 줄어들게 된다. Since the gate wiring 200 is formed to overlap the protruding structure 100, the gate wiring 200 has a three-dimensional structure rather than a two-dimensional structure. Therefore, since the width of the gate wiring 200 does not increase in the two-dimensional planar structure, the width of the gate wiring 200 actually increases without decreasing the aperture ratio, thereby reducing the resistance.

상기 게이트 배선(200)은 게이트 금속층으로 이루어지며, 상기 게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다. The gate wiring 200 is formed of a gate metal layer and the gate metal layer is formed of a metal such as molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium Nd), copper (Cu), or an alloy thereof, and may be a single layer of the metal or alloy, or multiple layers of two or more layers.

상기 게이트 전극(220)은 상기 게이트 배선(200)에서 돌출되어 있다. 상기 게이트 전극(220)은 상기 게이트 배선(200)과 동일한 게이트 금속층으로 이루어질 수 있다. 즉, 상기 게이트 전극(220)은 상기 게이트 배선(200)과 동일한 재료로 동일한 공정에 의해서 형성될 수 있지만, 반드시 그에 한정되는 것은 아니고, 상기 게이트 전극(220)과 상기 게이트 배선(200)이 서로 상이한 층에 형성되면서 서로 연결될 수도 있다. The gate electrode 220 protrudes from the gate wiring 200. The gate electrode 220 may be formed of the same gate metal layer as the gate wiring 200. That is, although the gate electrode 220 may be formed by the same process using the same material as the gate wiring 200, the gate electrode 220 and the gate wiring 200 may be formed by the same process, They may be connected to each other while being formed on different layers.

한편, 상기 게이트 배선(200) 자체가 박막 트랜지스터의 게이트 전극으로 기능함으로써 별도의 돌출된 게이트 전극이 구성되지 않을 수도 있다. 이 경우에는, 상기 반도체층(400), 소스 전극(520), 및 드레인 전극(540)이 상기 게이트 배선(200)과 오버랩되도록 쉬프트(shift)된다. On the other hand, the gate wiring 200 itself functions as the gate electrode of the thin film transistor, so that a separate protruded gate electrode may not be formed. In this case, the semiconductor layer 400, the source electrode 520, and the drain electrode 540 are shifted to overlap with the gate wiring 200.

상기 반도체층(400)은 상기 게이트 배선(200)과 게이트 전극(220)을 통해 인가되는 게이트 전압에 의해서 활성화된다. The semiconductor layer 400 is activated by a gate voltage applied through the gate line 200 and the gate electrode 220.

상기 반도체층(400)은 상기 게이트 전극(220)과 오버랩되면서 상기 게이트 전극(220)의 상면 상에 형성되어 있다. 도시된 바와 같이, 상기 반도체층(400)은 상기 데이터 배선(500)과 오버랩되지 않으면서 섬(island) 구조로 패턴 형성될 수 있지만, 반드시 그에 한정되는 것은 아니고, 상기 데이터 배선(500)과 오버랩되도록 패턴 형성될 수도 있다. 경우에 따라서, 하프톤(halftone) 마스크를 이용하여 상기 반도체층(400), 데이터 배선(500), 소스 전극(520), 및 드레인 전극(540)을 1회의 노광 공정으로 패턴형성할 수도 있으며, 이 경우 상기 반도체층(400)은 상기 소스 전극(520)과 드레인 전극(540) 사이의 채널 영역을 제외하고 상기 데이터 배선(500), 소스 전극(520) 및 드레인 전극(540)의 전체 패턴과 동일한 패턴으로 형성될 수 있다. The semiconductor layer 400 is formed on the upper surface of the gate electrode 220 while overlapping the gate electrode 220. As shown in the figure, the semiconductor layer 400 may be patterned in an island structure without overlapping with the data line 500. However, the present invention is not limited thereto, May be patterned so as to be formed. The semiconductor layer 400, the data line 500, the source electrode 520, and the drain electrode 540 may be patterned by a single exposure process using a halftone mask, In this case, the semiconductor layer 400 may have a pattern of the entire data line 500, the source electrode 520, and the drain electrode 540 except for a channel region between the source electrode 520 and the drain electrode 540. Can be formed in the same pattern.

상기 반도체층(400)은 실리콘계 반도체 물질로 이루어질 수도 있고 산화물 반도체 물질로 이루어질 수도 있다. The semiconductor layer 400 may be formed of a silicon-based semiconductor material or an oxide semiconductor material.

상기 데이터 배선(500)은 상기 게이트 배선(200)과 교차하면서 제2 방향, 예로서 세로 방향으로 배열되어 있다. 상기 게이트 배선(200)과 데이터 배선(500)이 교차하여 화소 영역이 정의된다. 상기 데이터 배선(500)은 도시된 바와 같이 곧은 직선 구조로 이루어질 수도 있지만, 경우에 따라서 지그재그 구조로 이루어질 수도 있다. The data lines 500 intersect the gate lines 200 and are arranged in a second direction, for example, a longitudinal direction. The gate line 200 and the data line 500 intersect to define a pixel region. The data line 500 may have a straight line structure as shown, but may also have a zigzag structure.

상기 데이터 배선(500)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다. The data line 500 may be formed of one selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Ne, Alloy, and may be composed of a single layer of the metal or alloy or multiple layers of two or more layers.

상기 소스 전극(520)은 상기 데이터 배선(500)에서 돌출되어 있다. 상기 소스 전극(520)은 상기 데이터 배선(500)과 동일한 재료로 동일한 공정에 의해서 형성될 수 있다. 상기 돌출된 소스 전극(520)의 구조는 당업계에 공지된 다양한 구조로 변경될 수 있다. 예로서, 상기 소스 전극(520)은 U자 구조로 형성될 수도 있다. The source electrode 520 protrudes from the data line 500. The source electrode 520 may be formed of the same material as the data line 500 by the same process. The structure of the protruding source electrode 520 may be changed into various structures known in the art. For example, the source electrode 520 may have a U-shaped structure.

한편, 상기 데이터 배선(500) 자체가 박막 트랜지스터의 소스 전극으로 기능함으로써 별도의 돌출된 소스 전극이 구성되지 않을 수도 있다. 이 경우에는, 상기 게이트 전극(220) 및 반도체층(400)이 상기 데이터 배선(500)과 오버랩되도록 쉬프트(shift)된다. On the other hand, the data line 500 itself may function as a source electrode of the thin film transistor, so that a separate projected source electrode may not be formed. In this case, the gate electrode 220 and the semiconductor layer 400 are shifted to overlap the data line 500.

상기 드레인 전극(540)은 상기 소스 전극(520)과 마주하면서 상기 소스 전극(520)과 이격되어 있다. 상기 드레인 전극(540)은 상기 데이터 배선(500) 및 소스 전극(520)과 동일한 재료로 동일한 공정에 의해서 형성될 수 있다. The drain electrode 540 is spaced apart from the source electrode 520 while facing the source electrode 520. The drain electrode 540 may be formed of the same material as the data line 500 and the source electrode 520 by the same process.

상기 소스 전극(520)과 드레인 전극(540)은 상기 반도체층(400)과 오버랩되면서 상기 반도체층(400)의 상면 상에 형성되며, 특히 상기 소스 전극(520)과 드레인 전극(540)은 상기 반도체층(400)과 연결되어 있다. The source electrode 520 and the drain electrode 540 are formed on the upper surface of the semiconductor layer 400 while overlapping the semiconductor layer 400. The source electrode 520 and the drain electrode 540 are formed on the upper surface of the semiconductor layer 400, And is connected to the semiconductor layer 400.

상기 화소 전극(700)은 상기 게이트 배선(200)과 데이터 배선(500)에 의해서 정의된 화소 영역 내에 형성되어 있다. 상기 화소 전극(700)은 소정의 콘택홀(H)을 통해서 상기 드레인 전극(540)과 연결되어 있다. The pixel electrode 700 is formed in a pixel region defined by the gate line 200 and the data line 500. The pixel electrode 700 is connected to the drain electrode 540 through a predetermined contact hole H.

상기 화소 전극(700)의 구조는 다양하게 변경될 수 있다. 예로서, 본 발명에 따른 박막 트랜지스터 기판이 IPS(In-plane switching) 모드 액정표시장치 또는 FFS(Fringe field switching) 모드 액정표시장치에 적용될 경우, 상기 화소 전극(700)은 포크(fork) 구조로 이루어질 수 있다. The structure of the pixel electrode 700 may be variously changed. For example, when the thin film transistor substrate according to the present invention is applied to an IPS (In-plane switching) mode liquid crystal display device or an FFS (Fringe field switching) mode liquid crystal display device, the pixel electrode 700 has a fork structure Lt; / RTI >

상기 화소 전극(700)은 ITO와 같은 투명한 도전물질로 이루어진다. The pixel electrode 700 is made of a transparent conductive material such as ITO.

도 2b에서 알 수 있듯이, 기판(1) 상에는 돌출 구조물(100)이 형성되어 있고, 상기 돌출 구조물(100) 상에는 게이트 배선(200)이 형성되어 있다. 2B, a protruding structure 100 is formed on a substrate 1, and a gate wiring 200 is formed on the protruding structure 100. As shown in FIG.

상기 돌출 구조물(100)은 그 폭 방향에서 일단(A)과 타단(B)을 가지는데, 상기 일단(A)에서 상면(C)까지 경사진 제1 단면 구조로 이루어지고, 상기 타단(B)에서 상면(C)까지도 경사진 제2 단면 구조로 이루어진다. The protruding structure 100 has one end A and the other end B in the width direction and has a first sectional structure inclined from the one end A to the top face C, To the upper surface (C).

상기 게이트 배선(200)은 상기 돌출 구조물(100)의 상면 상에 형성되며 특히 상기 돌출 구조물(100)의 일단(A), 타단(B), 및 상면(C)을 덮도록 형성된다. 상기 게이트 배선(200)의 폭(D2)은 상기 돌출 구조물(100)의 폭(D1)보다 크게 형성된다. The gate wiring 200 is formed on the upper surface of the protruding structure 100 and is formed to cover one end A, the other end B and the top surface C of the protruding structure 100. The width D2 of the gate wiring 200 is formed to be larger than the width D1 of the protruding structure 100. [

따라서, 상기 게이트 배선(200)이 상기 돌출 구조물(100)의 일단(A)에서 상면(C)까지의 경사진 제1 단면 구조 상에 형성됨과 더불어 상기 돌출 구조물(100)의 타단(B)에서 상면(C)까지의 경사진 제2 단면 구조 상에 형성되므로, 전체적으로 3차원 구조로 이루어진다. 이와 같이 게이트 배선(200)이 3차원 구조로 이루어지므로 개구율은 줄어들지 않으면서도 게이트 배선(200)의 저항은 줄어드는 효과가 있다. The gate wiring 200 is formed on the inclined first sectional structure from one end A to the upper surface C of the protruding structure 100 and at the other end B of the protruding structure 100 And is formed on the inclined second cross-sectional structure up to the upper surface (C), and thus has a three-dimensional structure as a whole. Since the gate wiring 200 has a three-dimensional structure, the resistance of the gate wiring 200 can be reduced without reducing the aperture ratio.

한편, 상기 게이트 배선(200)이 상기 돌출 구조물(100)의 일단(A)에서 상면(C)까지의 경사진 제1 단면 구조와 상기 돌출 구조물(100)의 타단(B)에서 상면(C)까지의 경사진 제2 단면 구조 중 어느 하나의 단면 구조 상에만 형성되는 것도 가능하다. 이 경우, 상기 게이트 배선(200)은 상기 돌출 구조물(100)의 일단(A)과 타단(B) 중 어느 하나만을 덮게 된다. The gate wiring 200 has a first sectional structure inclined from one end A to the upper surface C of the protruding structure 100 and a second sectional structure extending from the other end B of the protruding structure 100 to the top surface C, The second cross-sectional structure may be formed only on one of the cross-sectional structures. In this case, the gate wiring 200 covers only one end (A) and the other end (B) of the protruding structure 100.

상기 게이트 배선(200) 상에는 게이트 절연막(300)이 형성되어 있다. 상기 게이트 절연막(300)은 실리콘 산화물 또는 실리콘 질화물 등과 같은 무기 절연물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. A gate insulating film 300 is formed on the gate wiring 200. The gate insulating layer 300 may be formed of an inorganic insulating material such as silicon oxide or silicon nitride, but is not limited thereto.

상기 게이트 절연막(300) 상에는 데이터 배선(500)이 형성되어 있다. A data line 500 is formed on the gate insulating layer 300.

상기 게이트 배선(200)과 상기 데이터 배선(500)이 교차하는 영역에 상기 돌출 구조물(100)이 형성되어 있기 때문에, 상기 게이트 배선(200)과 교차하는 상기 데이터 배선(500)의 영역도 상기 게이트 배선(200)과 마찬가지로 3차원 구조로 이루어진다. Since the protruding structure 100 is formed in the region where the gate wiring 200 and the data wiring 500 intersect with each other, the region of the data wiring 500 intersecting the gate wiring 200 is also formed in the gate And has a three-dimensional structure like the wiring 200.

도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도로서, 이는 돌출 구조물(100)의 구조가 변경된 것을 제외하고 전술한 도 2에 따른 박막 트랜지스터 기판과 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다. FIG. 3 is a schematic plan view of a thin film transistor substrate according to another embodiment of the present invention, which is the same as the thin film transistor substrate according to FIG. 2 described above except that the structure of the protruding structure 100 is changed. Therefore, the same reference numerals are assigned to the same components, and only the different components will be described below.

도 3에서 알 수 있듯이, 돌출 구조물(100)은 전술한 실시예와 마찬가지로 게이트 배선(200)의 길이 방향으로 연장된 직선 구조로 이루어지며 상기 게이트 배선(200)과 오버랩되도록 형성되는데, 이와 같은 돌출 구조물(100)이 그 폭 방향으로 이격되면서 복수 개가 형성된다. 3, the protruding structure 100 has a linear structure extending in the longitudinal direction of the gate wiring 200 and is formed to overlap with the gate wiring 200, as in the above-described embodiment. A plurality of structures 100 are formed while being spaced apart in the width direction.

도면에는 돌출 구조물(100)이 2개가 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니다. Although two protruding structures 100 are shown in the figure, the present invention is not limited thereto.

도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도로서, 이는 돌출 구조물(100)의 구조가 변경된 것을 제외하고 전술한 도 2에 따른 박막 트랜지스터 기판과 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다. FIG. 4 is a schematic plan view of a thin film transistor substrate according to another embodiment of the present invention, which is the same as the thin film transistor substrate according to FIG. 2 described above except that the structure of the protruding structure 100 is changed. Therefore, the same reference numerals are assigned to the same components, and only the different components will be described below.

전술한 도 2에 따르면, 돌출 구조물(100)이 게이트 배선(200)의 길이 방향으로 연장된 연속적인 직선 구조로 이루어져 있다. 2, the protruding structure 100 is formed of a continuous linear structure extending in the longitudinal direction of the gate wiring 200.

그에 반하여, 도 4에 따르면, 복수 개의 돌출 구조물(100)이 그 길이 방향으로 이격되면서 형성된다. 즉, 도 4에 따른 돌출 구조물(100)은 게이트 배선(200)의 길이 방향으로 연장된 불연속적인 직선 구조로 이루어진다. On the other hand, according to FIG. 4, a plurality of protruding structures 100 are formed while being spaced apart in the longitudinal direction thereof. That is, the protruding structure 100 according to FIG. 4 has a discontinuous linear structure extending in the longitudinal direction of the gate wiring 200.

도 5a는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이고, 도 5b는 도 5a의 I-I라인의 단면도로서, 이는 돌출 구조물(100a, 100b)의 구조가 변경된 것을 제외하고 전술한 도 2에 따른 박막 트랜지스터 기판과 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다. FIG. 5A is a schematic plan view of a thin film transistor substrate according to another embodiment of the present invention, and FIG. 5B is a sectional view of a line II in FIG. 5A, Is the same as the thin film transistor substrate according to Fig. Therefore, the same reference numerals are assigned to the same components, and only the different components will be described below.

도 5a에서 알 수 있듯이, 돌출 구조물(100a, 100b)은 제1 돌출 구조물(100a) 및 제2 돌출 구조물(100b)로 이루어진다. As can be seen from FIG. 5A, the protruding structures 100a and 100b are composed of the first protruding structure 100a and the second protruding structure 100b.

상기 제1 돌출 구조물(100a)은 전술한 도 2에 따른 돌출 구조물(100)과 마찬가지로 게이트 배선(200)의 길이 방향으로 연장된 직선 구조로 이루어지며 상기 게이트 배선(200)과 오버랩되도록 형성된다. 도시하지는 않았지만, 상기 제1 돌출 구조물(100a)은 전술한 도 3 또는 도 4에 따른 돌출 구조물(100)과 같이 변경될 수도 있다. Like the protruding structure 100 shown in FIG. 2, the first protruding structure 100a has a linear structure extending in the longitudinal direction of the gate wiring 200, and is formed to overlap with the gate wiring 200. Although not shown, the first protruding structure 100a may be modified as the protruding structure 100 according to FIG. 3 or 4 described above.

상기 제2 돌출 구조물(100b)은 게이트 전극(220)의 길이 방향으로 연장된 직선 구조로 이루어지며 상기 게이트 전극(220)과 오버랩되도록 형성된다.The second protruding structure 100b has a linear structure extending in the longitudinal direction of the gate electrode 220 and overlaps with the gate electrode 220.

도시하지는 않았지만, 상기 게이트 전극(220)의 길이 방향으로 연장된 직선 구조로 이루어진 제2 돌출 구조물(100b)이 그 폭 방향으로 이격되면서 복수 개가 형성될 수도 있다. 또한, 상기 제2 돌출 구조물(100b)이 상기 게이트 전극(220)의 길이 방향으로 연장된 불연속적인 직선 구조로 이루어질 수도 있다. Although not shown, a plurality of the second protruding structures 100b may be formed while the second protruding structures 100b extending in the longitudinal direction of the gate electrode 220 are spaced apart in the width direction. In addition, the second protruding structure 100b may have a discontinuous straight line structure extending in the longitudinal direction of the gate electrode 220.

도 5b에서 알 수 있듯이, 기판(1) 상에는 제2 돌출 구조물(100b)이 형성되어 있고, 상기 제2 돌출 구조물(100b) 상에는 게이트 전극(220)이 형성되어 있다. 5B, a second protruding structure 100b is formed on the substrate 1, and a gate electrode 220 is formed on the second protruded structure 100b.

상기 제2 돌출 구조물(100b)은 그 폭 방향에서 일단(D)과 타단(E)을 가지는데, 상기 일단(D)에서 상면(F)까지 경사진 제1 단면 구조로 이루어지고, 상기 타단(E)에서 상면(F)까지도 경사진 제2 단면 구조로 이루어진다. The second protruding structure 100b has one end D and the other end E in the width direction and has a first sectional structure inclined from the one end D to the top face F, E) to the upper surface (F).

상기 게이트 전극(220)은 상기 제2 돌출 구조물(100b)의 상면 상에 형성되며 특히 상기 제2 돌출 구조물(100b)의 일단(D), 타단(E), 및 상면(F)을 덮도록 형성된다. 상기 게이트 전극(220)의 폭(D4)은 상기 제2 돌출 구조물(100b)의 폭(D3)보다 크게 형성된다. The gate electrode 220 is formed on the upper surface of the second protruding structure 100b and is formed so as to cover one end D, the other end E, and the upper surface F of the second protruding structure 100b. do. The width D4 of the gate electrode 220 is greater than the width D3 of the second protruding structure 100b.

따라서, 상기 게이트 전극(220)이 상기 제2 돌출 구조물(100b)의 일단(D)에서 상면(F)까지의 경사진 제1 단면 구조 상에 형성됨과 더불어 상기 제2 돌출 구조물(100b)의 타단(E)에서 상면(F)까지의 경사진 제2 단면 구조 상에 형성된다. Therefore, the gate electrode 220 is formed on the inclined first cross-sectional structure from the one end D to the top face F of the second protruding structure 100b, and the other end of the second protruding structure 100b Is formed on the inclined second sectional structure from the upper surface (E) to the upper surface (F).

한편, 상기 게이트 전극(220)이 상기 제2 돌출 구조물(100b)의 일단(D)에서 상면(F)까지의 경사진 제1 단면 구조와 상기 제2 돌출 구조물(100b)의 타단(E)에서 상면(F)까지의 경사진 제2 단면 구조 중 어느 하나의 단면 구조 상에만 형성되는 것도 가능하다. 이 경우, 상기 게이트 전극(220)은 상기 제2 돌출 구조물(100b)의 일단(D)과 타단(E) 중 어느 하나만을 덮게 된다. The gate electrode 220 has a first cross-sectional structure inclined from one end D to the top surface F of the second protruding structure 100b and a second cross-sectional structure inclined from the other end E of the second protruding structure 100b Or may be formed only on one of the cross-sectional structures of the inclined second sectional structure up to the top surface F. In this case, the gate electrode 220 covers only one end (D) and the other end (E) of the second protruding structure 100b.

상기 게이트 전극(220) 상에는 게이트 절연막(300)이 형성되어 있고, 상기 게이트 절연막(300) 상에는 반도체층(400)이 형성되어 있다. 상기 제2 돌출 구조물(100b)은 상기 반도체층(400)과 오버랩되므로, 상기 반도체층(400)은 3차원 구조로 이루어진다. A gate insulating layer 300 is formed on the gate electrode 220 and a semiconductor layer 400 is formed on the gate insulating layer 300. Since the second protruding structure 100b overlaps with the semiconductor layer 400, the semiconductor layer 400 has a three-dimensional structure.

상기 반도체층(400) 상에는 소스 전극(520) 및 드레인 전극(540)이 형성되어 있다. A source electrode 520 and a drain electrode 540 are formed on the semiconductor layer 400.

상기 제2 돌출 구조물(100b)은 상기 소스 전극(520) 및 드레인 전극(540)과 오버랩되므로, 상기 소스 전극(520) 및 드레인 전극(540)도 상기 게이트 전극(220)과 마찬가지로 3차원 구조로 이루어진다. The source electrode 520 and the drain electrode 540 overlap with the source electrode 520 and the drain electrode 540 so that the second protruding structure 100b has a three dimensional structure similar to the gate electrode 220 .

한편, 도 5a 및 도 5b에는 돌출 구조물(100a, 100b)이 제1 돌출 구조물(100a)과 제2 돌출 구조물(100b)로 이루어진 모습을 도시하였는데, 경우에 따라서, 상기 제2 돌출 구조물(100b)은 생략하는 것도 가능하다. 5A and 5B show the protruding structures 100a and 100b formed of the first protruding structure 100a and the second protruding structure 100b. In some cases, the second protruding structure 100b, Can be omitted.

도 6a는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이고, 도 6b는 도 6a의 I-I라인의 단면도로서, 이는 돌출 구조물(100a, 100b)의 구조가 변경된 것을 제외하고 전술한 도 2에 따른 박막 트랜지스터 기판과 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다. 6A is a schematic plan view of a thin film transistor substrate according to another embodiment of the present invention, and FIG. 6B is a cross-sectional view of a line II in FIG. 6A, Is the same as the thin film transistor substrate according to Fig. Therefore, the same reference numerals are assigned to the same components, and only the different components will be described below.

도 6a에서 알 수 있듯이, 돌출 구조물(100a, 100b)은 제1 돌출 구조물(100a) 및 제2 돌출 구조물(100b)로 이루어진다. As can be seen from FIG. 6A, the protruding structures 100a and 100b are composed of the first protruding structure 100a and the second protruding structure 100b.

상기 제1 돌출 구조물(100a)은 전술한 도 2에 따른 돌출 구조물(100)과 마찬가지로 게이트 배선(200)의 길이 방향으로 연장된 직선 구조로 이루어지며 상기 게이트 배선(200)과 오버랩되도록 형성된다. 도시하지는 않았지만, 상기 제1 돌출 구조물(100a)은 전술한 도 3 또는 도 4에 따른 돌출 구조물(100)과 같이 변경될 수도 있다. Like the protruding structure 100 shown in FIG. 2, the first protruding structure 100a has a linear structure extending in the longitudinal direction of the gate wiring 200, and is formed to overlap with the gate wiring 200. Although not shown, the first protruding structure 100a may be modified as the protruding structure 100 according to FIG. 3 or 4 described above.

상기 제2 돌출 구조물(100b)은 게이트 전극(220)의 폭 방향으로 연장된 직선 구조로 이루어지며 상기 게이트 전극(220)과 오버랩되도록 형성된다. 또한, 상기 제2 돌출 구조물(100b)은 소스 전극(520) 및 드레인 전극(540)과도 오버랩되도록 형성된다. The second protruding structure 100b has a linear structure extending in the width direction of the gate electrode 220 and overlaps with the gate electrode 220. Also, the second protruding structure 100b is formed so as to overlap the source electrode 520 and the drain electrode 540 as well.

도시하지는 않았지만, 상기 게이트 전극(220)의 폭 방향으로 연장된 직선 구조로 이루어진 제2 돌출 구조물(100b)이 그 폭 방향으로 이격되면서 복수 개가 형성될 수도 있다. 또한, 상기 제2 돌출 구조물(100b)이 상기 게이트 전극(220)의 폭 방향으로 연장된 불연속적인 직선 구조로 이루어질 수도 있다. Although not shown, a plurality of second protruding structures 100b may be formed while being spaced apart from each other in the width direction of the gate electrode 220 and extending in the width direction. In addition, the second protruding structure 100b may have a discontinuous straight line structure extending in the width direction of the gate electrode 220.

도 6b에서 알 수 있듯이, 기판(1) 상에는 제2 돌출 구조물(100b)이 형성되어 있고, 상기 제2 돌출 구조물(100b) 상에는 게이트 전극(220)이 형성되어 있다. 상기 게이트 전극(220)은 3차원 구조로 이루어진다. 6B, a second protruding structure 100b is formed on the substrate 1, and a gate electrode 220 is formed on the second protruding structure 100b. The gate electrode 220 has a three-dimensional structure.

상기 게이트 전극(220) 상에는 게이트 절연막(300)이 형성되어 있고, 상기 게이트 절연막(300) 상에는 반도체층(400)이 형성되어 있다. 상기 제2 돌출 구조물(100b)은 상기 반도체층(400)과 오버랩되므로, 상기 반도체층(400)은 3차원 구조로 이루어진다. A gate insulating layer 300 is formed on the gate electrode 220 and a semiconductor layer 400 is formed on the gate insulating layer 300. Since the second protruding structure 100b overlaps with the semiconductor layer 400, the semiconductor layer 400 has a three-dimensional structure.

상기 반도체층(400) 상에는 드레인 전극(540)이 형성되어 있다. A drain electrode 540 is formed on the semiconductor layer 400.

상기 제2 돌출 구조물(100b)은 상기 드레인 전극(540)과 오버랩되므로, 상기 드레인 전극(540)도 상기 게이트 전극(220)과 마찬가지로 3차원 구조로 이루어진다. 도시하지는 않았지만, 상기 제2 돌출 구조물(100b)은 상기 소스 전극(520)과도 오버랩되므로, 상기 소스 전극(520)도 3차원 구조로 이루어진다.Since the second protruding structure 100b overlaps with the drain electrode 540, the drain electrode 540 has a three-dimensional structure like the gate electrode 220. Although not shown, the second protruding structure 100b overlaps with the source electrode 520, so that the source electrode 520 also has a three-dimensional structure.

한편, 도 6a 및 도 6b에는 돌출 구조물(100a, 100b)이 제1 돌출 구조물(100a)과 제2 돌출 구조물(100b)로 이루어진 모습을 도시하였는데, 경우에 따라서, 상기 제2 돌출 구조물(100b)은 생략하는 것도 가능하다. 6A and 6B show a state in which the protruding structures 100a and 100b are formed of the first protruding structure 100a and the second protruding structure 100b. In some cases, the second protruding structure 100b, Can be omitted.

이상은 화소 영역에 형성된 박막 트랜지스터에 대해서 설명하였는데, 본 발명에 따른 박막 트랜지스터가 반드시 화소 영역에 형성된 것만으로 한정되는 것은 아니다. 예로서, 디스플레이 장치의 경우 화소 영역 주변의 비화소 영역에 게이트 구동부를 직접 형성하는 GIP(Gate In Panel) 구조가 있는데, 본 발명에 따른 박막 트랜지스터는 상기 GIP 구조 내의 박막 트랜지스터에도 적용 가능한다. Though the thin film transistor formed in the pixel region has been described above, the thin film transistor according to the present invention is not necessarily formed in the pixel region. For example, in the case of a display device, there is a GIP (Gate In Panel) structure in which a gate driver is directly formed in a non-pixel region around a pixel region. The thin film transistor according to the present invention is also applicable to a thin film transistor in the GIP structure.

또한, 이상은 게이트 전극(220)이 반도체층(400)의 아래에 형성되는 바텀 게이트(Bottom Gate) 구조에 대해서 설명하였지만, 본 발명이 반드시 그에 한정되는 것은 아니고, 본 발명은 게이트 전극(220)이 반도체층(400)의 위에 형성되는 탑 게이트(Top gate) 구조를 포함한다. Although the present invention has been described with reference to a bottom gate structure in which the gate electrode 220 is formed under the semiconductor layer 400, the present invention is not limited thereto, And a top gate structure formed on the semiconductor layer 400.

탑 게이트 구조의 경우에도, 전술한 다양한 실시예에 따른 돌출 구조물(100, 100a, 100b)이 게이트 배선(200) 및/또는 게이트 전극(220)의 아래에 형성됨으로써, 상기 게이트 배선(200) 및/또는 게이트 전극(220)이 3차원 구조로 이루어져 개구율이 감소하지 않으면서 저항이 줄어드는 효과를 얻을 수 있다. In the case of the top gate structure, the protruding structures 100, 100a and 100b according to the above-described various embodiments are formed under the gate wiring 200 and / or the gate electrode 220, Or the gate electrode 220 is formed in a three-dimensional structure, the resistance can be reduced without decreasing the aperture ratio.

1: 기판 100: 돌출 구조물
100a: 제1 돌출 구조물 100b: 제2 돌출 구조물
200: 게이트 배선 220: 게이트 전극
300: 게이트 절연막 400: 반도체층
500: 데이터 배선 520: 소스 전극
540: 드레인 전극 700: 화소 전극1: substrate 100: protruding structure
100a: first projecting structure 100b: second projecting structure
200: gate wiring 220: gate electrode
300: gate insulating film 400: semiconductor layer
500: data line 520: source electrode
540: drain electrode 700: pixel electrode

Claims (10)

기판 상에 형성된 돌출 구조물;
상기 돌출 구조물 상에 형성된 게이트 금속층;
상기 게이트 금속층에서 인가된 게이트 전압에 의해서 활성화되는 반도체층; 및
상기 반도체층과 연결되면서 서로 이격 형성된 소스 전극과 드레인 전극을 포함하여 이루어지고,
상기 게이트 금속층은 상기 돌출 구조물과 오버랩되도록 형성된 것을 특징으로 하는 박막 트랜지스터 기판. A protruding structure formed on a substrate;
A gate metal layer formed on the protruding structure;
A semiconductor layer activated by a gate voltage applied to the gate metal layer; And
And a source electrode and a drain electrode spaced apart from each other and connected to the semiconductor layer,
Wherein the gate metal layer overlaps with the protruding structure. 제1항에 있어서,
상기 돌출 구조물의 일단에서 상면까지는 경사진 제1 단면 구조로 이루어지고, 상기 게이트 금속층은 상기 경사진 제1 단면 구조 상에 형성된 것을 특징으로 하는 박막 트랜지스터 기판. The method according to claim 1,
Wherein the protruding structure has a first cross-sectional structure inclined from one end to an upper surface, and the gate metal layer is formed on the inclined first cross-sectional structure. 제2항에 있어서,
상기 돌출 구조물의 타단에서 상면까지는 경사진 제2 단면 구조로 이루어지고, 상기 게이트 금속층은 상기 경사진 제2 단면 구조 상에 형성된 것을 특징으로 하는 박막 트랜지스터 기판.3. The method of claim 2,
Wherein the protruding structure has a second sectional structure inclined from the other end to an upper surface, and the gate metal layer is formed on the inclined second sectional structure. 제1항에 있어서,
상기 게이트 금속층의 폭은 상기 돌출 구조물의 폭보다 큰 것을 특징으로 하는 박막 트랜지스터 기판. The method according to claim 1,
Wherein the width of the gate metal layer is greater than the width of the protruding structure. 제1항에 있어서,
상기 게이트 금속층은 소정의 길이 방향으로 연장되어 있고,
상기 돌출 구조물은 상기 게이트 금속층의 길이 방향으로 연장된 직선 구조로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. The method according to claim 1,
Wherein the gate metal layer extends in a predetermined longitudinal direction,
Wherein the protruding structure has a linear structure extending in the longitudinal direction of the gate metal layer. 제1항에 있어서,
상기 게이트 금속층은 소정의 길이 방향으로 연장되어 있고,
상기 돌출 구조물은 상기 게이트 금속층의 폭 방향으로 연장된 직선 구조로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. The method according to claim 1,
Wherein the gate metal layer extends in a predetermined longitudinal direction,
Wherein the protruding structure has a linear structure extending in the width direction of the gate metal layer. 제1항에 있어서,
상기 돌출 구조물은 복수 개가 서로 이격 형성된 것을 특징으로 하는 박막 트랜지스터 기판. The method according to claim 1,
Wherein a plurality of the protruding structures are spaced apart from each other. 제1항에 있어서,
상기 게이트 금속층은 제1 방향으로 배열된 게이트 배선인 것을 특징으로 하는 박막 트랜지스터 기판. The method according to claim 1,
Wherein the gate metal layer is a gate wiring arranged in a first direction. 제1항에 있어서,
상기 게이트 금속층은 상기 반도체층과 오버랩되는 게이트 전극인 것을 특징으로 하는 박막 트랜지스터 기판. The method according to claim 1,
Wherein the gate metal layer is a gate electrode overlapping the semiconductor layer. 제9항에 있어서,
상기 돌출 구조물은 상기 소스 전극 또는 드레인 전극과 오버랩되도록 형성된 것을 특징으로 하는 박막 트랜지스터 기판. 10. The method of claim 9,
Wherein the protruding structure is formed to overlap the source electrode or the drain electrode.
KR1020130168085A 2013-12-31 2013-12-31 Thin film transistor substrate KR102153000B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130168085A KR102153000B1 (en) 2013-12-31 2013-12-31 Thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168085A KR102153000B1 (en) 2013-12-31 2013-12-31 Thin film transistor substrate

Publications (2)

Publication Number Publication Date
KR20150078590A true KR20150078590A (en) 2015-07-08
KR102153000B1 KR102153000B1 (en) 2020-09-07

Family

ID=53791092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168085A KR102153000B1 (en) 2013-12-31 2013-12-31 Thin film transistor substrate

Country Status (1)

Country Link
KR (1) KR102153000B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129335A (en) * 1991-10-31 1993-05-25 Sharp Corp Manufacture of vertical-type transistor
KR100375600B1 (en) * 1999-12-28 2003-03-15 주식회사 하이닉스반도체 Transistor and method for manufacturing the same
KR20050049993A (en) * 2003-11-24 2005-05-27 삼성전자주식회사 Transistor and method of fabricating the same
KR20050122989A (en) * 2004-06-26 2005-12-29 엘지.필립스 엘시디 주식회사 Liquid crystal display panel and method for fabricating thereof
KR20060079271A (en) * 2004-12-30 2006-07-06 동부일렉트로닉스 주식회사 A method for fabricating a fin-fet
KR20130015069A (en) * 2011-08-02 2013-02-13 엘지디스플레이 주식회사 Thin film transistor substrate and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129335A (en) * 1991-10-31 1993-05-25 Sharp Corp Manufacture of vertical-type transistor
KR100375600B1 (en) * 1999-12-28 2003-03-15 주식회사 하이닉스반도체 Transistor and method for manufacturing the same
KR20050049993A (en) * 2003-11-24 2005-05-27 삼성전자주식회사 Transistor and method of fabricating the same
KR20050122989A (en) * 2004-06-26 2005-12-29 엘지.필립스 엘시디 주식회사 Liquid crystal display panel and method for fabricating thereof
KR20060079271A (en) * 2004-12-30 2006-07-06 동부일렉트로닉스 주식회사 A method for fabricating a fin-fet
KR20130015069A (en) * 2011-08-02 2013-02-13 엘지디스플레이 주식회사 Thin film transistor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
KR102153000B1 (en) 2020-09-07

Similar Documents

Publication Publication Date Title
KR102404944B1 (en) Display substrate and liquid crystal display comprising the same
KR101607635B1 (en) Display panel and liquid crystal display including the same
JP6460584B2 (en) LTPS array substrate
KR102164308B1 (en) Thin film transistor substrate and Liquid Crystal Display Device using the same
CN107290904B (en) Display device
US10032800B2 (en) Array substrate and display device
WO2014054569A1 (en) Semiconductor device and display device
KR20130101330A (en) Thin film transistor display panel and manufacturing method thereof
KR102373687B1 (en) Display device and method for fabricating the same
JP2009053478A5 (en)
KR20150078593A (en) Thin film transistor substrate and Liquid crystal display device using the same
KR101323477B1 (en) Liquid crystal display and fabricating method thereof
US20170219899A1 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
KR20100059508A (en) Pad array of liquid crystal display device
KR102384192B1 (en) In-cell touch type liquid crystal display device
KR20150051351A (en) Thin film transistor substrate and Display Device and Method of manufacturing the sames
WO2014054558A1 (en) Semiconductor device and display device
WO2014054563A1 (en) Semiconductor device and display device
US10845907B2 (en) Display panel
US11061263B2 (en) Touch-panel-equipped display device
JP2009053479A5 (en)
CN106876405B (en) Liquid crystal display and method of manufacturing the same
KR102469790B1 (en) Display substrate and method of manufacturing the same
KR102431348B1 (en) Display device
KR102423436B1 (en) Oxide Thin film transistor substrate and Display Device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant