KR20150078309A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150078309A
KR20150078309A KR1020130167563A KR20130167563A KR20150078309A KR 20150078309 A KR20150078309 A KR 20150078309A KR 1020130167563 A KR1020130167563 A KR 1020130167563A KR 20130167563 A KR20130167563 A KR 20130167563A KR 20150078309 A KR20150078309 A KR 20150078309A
Authority
KR
South Korea
Prior art keywords
display device
pixel electrode
color filter
shielding member
electrode
Prior art date
Application number
KR1020130167563A
Other languages
English (en)
Other versions
KR101682079B1 (ko
Inventor
이대호
김용석
원성환
유한준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130167563A priority Critical patent/KR101682079B1/ko
Priority to US14/291,923 priority patent/US9377659B2/en
Priority to EP14176507.3A priority patent/EP2889676B1/en
Priority to CN201410437193.7A priority patent/CN104749813B/zh
Publication of KR20150078309A publication Critical patent/KR20150078309A/ko
Application granted granted Critical
Publication of KR101682079B1 publication Critical patent/KR101682079B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1334—Constructional arrangements; Manufacturing methods based on polymer dispersed liquid crystals, e.g. microencapsulated liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K19/00—Liquid crystal materials
    • C09K19/52—Liquid crystal materials characterised by components which are not liquid crystals, e.g. additives with special physical aspect: solvents, solid particles
    • C09K19/54—Additives having no specific mesophase characterised by their chemical composition
    • C09K19/542—Macromolecular compounds
    • C09K19/544—Macromolecular compounds as dispersing or encapsulating medium around the liquid crystal
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 박막 트랜지스터의 일부 영역에서 반사광이 발생하는 것을 방지할 수 있는 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 화소 전극, 상기 화소 전극 위에 상기 박막 트랜지스터와 중첩하도록 형성되어 있는 차광 부재, 상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 공통 전극, 상기 공통 전극 위에 형성되어 있는 지붕층, 상기 미세 공간의 일부를 노출시키는 주입구, 상기 미세 공간을 채우고 있는 액정층, 및 상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는 것을 특징으로 한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 박막 트랜지스터의 일부 영역에서 반사광이 발생하는 것을 방지할 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색 필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색 필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 박막 트랜지스터의 일부 영역에서 반사광이 발생하는 것을 방지할 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 화소 전극, 상기 화소 전극 위에 상기 박막 트랜지스터와 중첩하도록 형성되어 있는 차광 부재, 상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 공통 전극, 상기 공통 전극 위에 형성되어 있는 지붕층, 상기 미세 공간의 일부를 노출시키는 주입구, 상기 미세 공간을 채우고 있는 액정층, 및 상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는 것을 특징으로 한다.
상기 미세 공간은 매트릭스 형태로 배치되어 있고, 열 방향으로 인접한 미세 공간들 사이에 위치하는 제1 골짜기, 및 행 방향으로 인접한 미세 공간들 사이에 위치하는 제2 골짜기를 더 포함할 수 있다.
상기 차광 부재는 상기 제1 골짜기에 형성될 수 있다.
상기 차광 부재는 상기 제2 골짜기에 형성되지 않을 수 있다.
상기 차광 부재는 상기 화소 전극 아래에는 형성되지 않을 수 있다.
상기 차광 부재 위에 형성되어 있는 차광 부재 보호층을 더 포함할 수 있다.
상기 차광 부재 보호층은 실리콘 질화물 또는 실리콘 산화물을 포함할 수 있다.
상기 화소 전극과 중첩하는 색필터를 더 포함할 수 있다.
상기 색필터는 제1 색필터 및 제2 색필터를 포함하고, 상기 제1 색필터와 상기 제2 색필터는 상기 제2 골짜기에서 서로 중첩할 수 있다.
상기 색필터는 상기 화소 전극 아래에 형성될 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터에 연결되도록 화소 전극을 형성하는 단계, 상기 화소 전극 위에 상기 박막 트랜지스터와 중첩하도록 차광 부재를 형성하는 단계, 상기 화소 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 공통 전극을 형성하는 단계, 상기 공통 전극 위에 지붕층을 형성하는 단계, 상기 희생층의 일부가 노출되도록 상기 공통 전극 및 상기 지붕층을 패터닝하는 단계, 상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계, 상기 미세 공간 내부로 액정 물질을 주입하여 액정층을 형성하는 단계, 및 상기 미세 공간이 노출된 부분을 덮도록 덮개막을 형성하여 미세 공간을 밀봉하는 단계를 포함하는 것을 특징으로 한다.
상기 미세 공간은 매트릭스 형태로 배치되어 있고, 열 방향으로 인접한 미세 공간들 사이에는 제1 골짜기가 형성되고, 행 방향으로 인접한 미세 공간들 사이에는 제2 골짜기가 형성될 수 있다.
상기 차광 부재를 상기 제1 골짜기에 형성할 수 있다.
상기 차광 부재를 상기 제2 골짜기에 형성하지 않을 수 있다.
상기 화소 전극을 형성한 후에 상기 차광 부재를 형성하고, 상기 화소 전극을 형성하기 전에는 상기 차광 부재를 형성하지 않을 수 있다.
상기 차광 부재 위에 차광 부재 보호층을 형성하는 단계를 더 포함할 수 있다.
상기 차광 부재 보호층은 실리콘 질화물 또는 실리콘 산화물을 포함할 수 있다.
상기 화소 전극과 중첩하는 색필터를 형성하는 단계를 더 포함할 수 있다.
상기 색필터는 제1 색필터 및 제2 색필터를 포함하고, 상기 제1 색필터와 상기 제2 색필터는 상기 제2 골짜기에서 서로 중첩할 수 있다.
상기 색필터를 형성한 후에 상기 화소 전극을 형성할 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있다.
또한, 화소 전극을 형성한 후에 차광 부재를 형성함으로써, 박막 트랜지스터와 화소 전극의 접촉부에서 반사광이 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 배치도이다.
도 4는 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이다.
도 5는 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이다.
도 6은 본 발명의 일 실시예에 의한 표시 장치의 일부 층을 나타낸 배치도이다.
도 7은 비교예에 의한 표시 장치를 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 9는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 10은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 11은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 12는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 13 내지 도 20은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110)을 포함한다.
기판(110) 위에는 지붕층(360)에 의해 덮여있는 미세 공간(305)이 형성되어 있다. 지붕층(360)은 행 방향으로 뻗어있고, 하나의 지붕층(360) 아래에는 복수의 미세 공간(305)이 형성되어 있다.
미세 공간(305)은 매트릭스 형태로 배치될 수 있으며, 열 방향으로 인접한 미세 공간(305)들 사이에는 제1 골짜기(V1)가 위치하고 있고, 행 방향으로 인접한 미세 공간(305)들 사이에는 제2 골짜기(V2)가 위치하고 있다.
복수의 지붕층(360)은 제1 골짜기(V1)를 사이에 두고 분리되어 있다. 제1 골짜기(V1)와 접하는 부분에서 미세 공간(305)은 지붕층(360)에 의해 덮여있지 않고, 외부로 노출될 수 있다. 이를 주입구(307a, 307b)라 한다.
주입구(307a, 307b)는 미세 공간(305)의 양측 가장자리에 형성되어 있다. 주입구(307a, 307b)는 제1 주입구(307a)와 제2 주입구(307b)로 이루어지고, 제1 주입구(307a)는 미세 공간(305)의 제1 가장자리의 측면을 노출시키도록 형성되고, 제2 주입구(307b)는 미세 공간(305)의 제2 가장자리의 측면을 노출시키도록 형성된다. 미세 공간(305)의 제1 가장자리의 측면과 제2 가장자리의 측면은 서로 마주본다.
각 지붕층(360)은 인접한 제2 골짜기(V2)들 사이에서 기판(110)으로부터 떨어지도록 형성되어, 미세 공간(305)을 형성한다. 즉, 지붕층(360)은 주입구(307a, 307b)가 형성되어 있는 제1 가장자리 및 제2 가장자리의 측면을 제외한 나머지 측면들을 덮도록 형성되어 있다.
상기에서 설명한 본 발명의 일 실시예에 의한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 미세 공간(305), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)이 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부가 제2 골짜기(V2)에서 기판(110)으로부터 떨어지도록 형성되어 인접한 미세 공간(305)이 서로 연결될 수도 있다.
이하에서 도 2를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 한 화소에 대해 개략적으로 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소의 등가 회로도이다.
본 발명의 일 실시예에 의한 표시 장치는 복수의 신호선(121, 171h, 171l)과 이에 연결되어 있는 화소(PX)를 포함한다. 도시는 생략하였으나, 복수의 화소(PX)가 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치될 수 있다.
각 화소(PX)는 제1 부화소(PXa) 및 제2 부화소(PXb)를 포함할 수 있다. 제1 부화소(PXa) 및 제2 부화소(PXb)은 상하로 배치될 수 있다. 이때, 제1 부화소(PXa)와 제2 부화소(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치할 수 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치할 수 있다.
신호선(121, 171h, 171l)은 게이트 신호를 전달하는 게이트선(121), 서로 다른 데이터 전압을 전달하는 제1 데이터선(171h) 및 제2 데이터선(171l)을 포함한다.
게이트선(121) 및 제1 데이터선(171h)에 연결되어 있는 제1 스위칭 소자(Qh)가 형성되어 있고, 게이트선(121) 및 제2 데이터선(171l)에 연결되어 있는 제2 스위칭 소자(Ql)가 형성되어 있다.
제1 부화소(PXa)에는 제1 스위칭 소자(Qh)와 연결되어 있는 제1 액정 축전기(Clch)가 형성되어 있고, 제2 부화소(PXb)에는 제2 스위칭 소자(Ql)와 연결되어 있는 제2 액정 축전기(Clcl)가 형성되어 있다.
제1 스위칭 소자(Qh)의 제1 단자는 게이트선(121)에 연결되어 있고, 제2 단자는 제1 데이터선(171h)에 연결되어 있으며, 제3 단자는 제1 액정 축전기(Clch)에 연결되어 있다.
제2 스위칭 소자(Ql)의 제1 단자는 게이트선(121)에 연결되어 있고, 제2 단자는 제2 데이터선(171l)에 연결되어 있으며, 제3 단자는 제2 액정 축전기(Clcl)에 연결되어 있다.
본 발명의 일 실시예에 의한 액정 표시 장치의 동작을 살펴보면, 게이트선(121)에 게이트 온 전압이 인가되면, 이에 연결된 제1 스위칭 소자(Qh)와 제2 스위칭 소자(Ql)가 턴 온 상태가 되고, 제1 및 제2 데이터선(171h, 171l)을 통해 전달된 서로 다른 데이터 전압에 의해 제1 및 제2 액정 축전기(Clch, Clcl)가 충전된다. 제2 데이터선(171l)에 의해 전달되는 데이터 전압은 제1 데이터선(171h)에 의해 전달되는 데이터 전압보다 낮다. 따라서, 제2 액정 축전기(Clcl)는 제1 액정 축전기(Clch)보다 낮은 전압으로 충전되도록 하여 측면 시인성을 향상시킬 수 있다.
이하에서 도 3 내지 도 6을 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치의 한 화소의 구조에 대해 설명한다.
도 3은 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 배치도이고, 도 4는 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이다. 도 5는 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이고, 도 6은 본 발명의 일 실시예에 의한 표시 장치의 일부 층을 나타낸 배치도이다.
도 3 내지 도 5를 참조하면, 기판(110) 위에 게이트선(121, gate line) 및 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h, first gate electrode) 및 제2 게이트 전극(124l, second gate electrode)이 형성되어 있다.
게이트선(121)은 제1 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121)은 열 방향으로 인접하는 두 개의 미세 공간(305) 사이에 위치한다. 즉, 게이트선(121)은 제1 골짜기(V1)에 위치한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 평면도 상에서 게이트선(121)의 상측으로 돌출되어 있다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룰 수 있다. 다만, 본 발명은 이에 한정되지 아니하며, 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)의 돌출 형태는 다양하게 변형이 가능하다.
기판(110) 위에는 유지 전극선(131) 및 유지 전극선(131)으로부터 돌출되는 유지 전극(133, 135)이 더 형성될 수 있다.
유지 전극선(131)은 게이트선(121)과 나란한 방향으로 뻗어 있으며, 게이트선(121)과 이격되도록 형성된다. 유지 전극선(131)에는 일정한 전압이 인가될 수 있다. 유지 전극선(131)의 위로 돌출되는 유지 전극(133)은 제1 부화소(PXa)의 가장자리를 둘러싸도록 형성된다. 유지 전극선(131)의 아래로 돌출되는 유지 전극(135)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)과 인접하도록 형성된다.
게이트선(121), 제1 게이트 전극(124h), 제2 게이트 전극(124l), 유지 전극선(131), 및 유지 전극(133, 135) 위에는 게이트 절연막(140, gate insulating layer)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h, first semiconductor) 및 제2 반도체(154l, second semiconductor)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있다. 제1 반도체(154h)는 제1 데이터선(171h)의 아래에도 형성될 수 있고, 제2 반도체(154l)는 제2 데이터선(171l)의 아래에도 형성될 수 있다. 제1 반도체(154h) 및 제2 반도체(154l)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 반도체(154h) 및 제2 반도체(154l) 위에는 각각 저항성 접촉 부재(ohmic contact member)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
제1 반도체(154h), 제2 반도체(154l), 및 게이트 절연막(140) 위에는 제1 데이터선(171h, first data line), 제2 데이터선(171l, second data line), 제1 소스 전극(173h, first source electrode), 제1 드레인 전극(175h, first drain electrode), 제2 소스 전극(173l, second electrode), 및 제2 드레인 전극(175l, second electrode)이 형성되어 있다.
제1 데이터선(171h) 및 제2 데이터선(171l)은 데이터 신호를 전달하며 제2 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차한다. 데이터선(171)은 행 방향으로 인접하는 두 개의 미세 공간(305) 사이에 위치한다. 즉, 데이터선(171)은 제2 골짜기(V2)에 위치한다.
제1 데이터선(171h)과 제2 데이터선(171l)는 서로 다른 데이터 전압을 전달한다. 제2 데이터선(171l)에 의해 전달되는 데이터 전압은 제1 데이터선(171h)에 의해 전달되는 데이터 전압보다 낮다.
제1 소스 전극(173h)은 제1 데이터선(171h)으로부터 제1 게이트 전극(124h) 위로 돌출되도록 형성되고, 제2 소스 전극(173l)은 제2 데이터선(171l)으로부터 제2 게이트 전극(124l) 위로 돌출되도록 형성되어 있다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 넓은 끝 부분은 유지 전극선(131)의 아래로 돌출되어 있는 유지 전극(135)과 중첩하고 있다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 각각 제1 소스 전극(173h) 및 제2 소스 전극(173l)에 의해 일부 둘러싸여 있다.
제1 및 제2 게이트 전극(124h, 124l), 제1 및 제2 소스 전극(173h, 173l), 제1 및 제2 드레인 전극(175h, 175l)은 제1 및 제2 반도체(154h, 154l)와 함께 각각 제1 및 제2 박막 트랜지스터(thin film transistor, TFT)(Qh, Ql)를 이루며, 박막 트랜지스터의 채널(channel)은 각 소스 전극(173h, 173l)과 각 드레인 전극(175h, 175l) 사이의 각 반도체(154h, 154l)에 형성되어 있다.
제1 데이터선(171h), 제2 데이터선(171l), 제1 소스 전극(173h), 제1 드레인 전극(175h), 제1 소스 전극(173h)과 제1 드레인 전극(175h) 사이로 노출되어 있는 제1 반도체(154h), 제2 소스 전극(173l), 제2 드레인 전극(175l), 제2 소스 전극(173l)과 제2 드레인 전극(175l) 사이로 노출되어 있는 제2 반도체(154l) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 이루어질 수 있다.
보호막(180) 위에는 각 화소(PX) 내에 색필터(230)가 형성되어 있다. 색필터(230)는 도 6을 참조하면 제1 색필터(230R), 제2 색필터(230G), 및 제3 색필터(230B)를 포함할 수 있다. 도 6은 인접하는 세 개의 화소(PX)에 형성되어 있는 색필터(230)를 도시하고 있다. 이때, 제1 색필터(230R), 제2 색필터(230G), 및 제3 색필터(230B)는 각각 적색, 녹색 및 청색의 삼원색을 표시할 수 있다.
제1 색필터(230R)와 제2 색필터(230G)는 서로 중첩한다. 제1 색필터(230R)의 가장자리와 제2 색필터(230B)의 가장자리가 서로 중첩하게 된다. 제1 색필터(230R)와 제2 색필터(230G)는 제2 골짜기(V2)에서 서로 중첩한다. 제1 색필터(230R)와 제2 색필터(230G)의 중첩에 의해, 제1 색필터(230R)와 제2 색필터(230G) 사이에 빈 공간이 형성되지 않도록 할 수 있으며, 단차가 발생하는 것을 방지할 수 있다.
마찬가지로, 제2 색필터(230G)와 제3 색필터(230G)는 제2 골짜기(V2)에서 서로 중첩한다. 또한, 제3 색필터(230G)와 제1 색필터(230R)는 제2 골짜기(V2)에서 서로 중첩한다.
색필터(230)는 제1 골짜기(V1)에는 형성되지 않을 수 있다.
상기에서 색필터(230)가 세 가지 색을 나타내는 색필터(230)들로 이루어짐을 설명하였으나, 본 발명은 이에 한정되지 않고, 더 많은 색을 나타내는 색필터(230)들로 이루어질 수도 있다. 예를 들면, 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 황색(yellow), 백색 계열의 색 등을 표시할 수도 있다.
색필터(230) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 유기 절연 물질로 이루어질 수 있으며, 색필터(230)들을 평탄화시키는 역할을 할 수 있다.
제1 절연층(240) 위에는 제2 절연층(250)이 더 형성될 수 있다. 제2 절연층(250)은 무기 절연 물질로 이루어질 수 있으며, 색필터(230) 및 제1 절연층(240)을 보호하는 역할을 할 수 있다.
보호막(180), 제1 절연층(240), 및 제2 절연층(250)에는 제1 드레인 전극(175h)의 넓은 끝 부분을 드러내는 제1 접촉 구멍(181h)이 형성되어 있고, 제2 드레인 전극(175l)의 넓은 끝 부분을 드러내는 제2 접촉 구멍(181l)이 형성되어 있다.
제2 절연층(250) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 유지 전극선(131)을 사이에 두고 서로 분리되어 있는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 게이트선(121) 및 유지 전극선(131)을 중심으로 화소(PX)의 위와 아래에 배치되어 있다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소(PXb)에 위치한다.
제1 부화소 전극(191h)은 제1 접촉 구멍(181h)을 통해 제1 드레인 전극(175h)과 연결되어 있고, 제2 부화소 전극(191l)은 제2 접촉 구멍(181l)을 통해 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 서로 다른 데이터 전압을 인가 받게 된다. 화소 전극(191)과 공통 전극(270) 사이에는 전계가 형성될 수 있다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각의 전체적인 모양은 사각형이며 제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각은 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 복수의 미세 가지부(194h, 194l)를 포함한다.
화소 전극(191)은 가로 줄기부(193h, 193l)와 세로 줄기부(192h, 192l)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194h, 194l)는 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어 있으며 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193h, 193l)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194h, 194l)가 뻗어 있는 방향은 서로 직교할 수 있다.
본 실시예에서 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 제1 부화소(PXa) 및 제2 부화소(PXb)의 외곽을 둘러싸는 외곽 줄기부를 더 포함할 수 있다.
상기에서 설명한 화소의 배치 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
화소 전극(191) 및 제2 절연층(250) 위에는 차광 부재(225)가 형성되어 있다. 차광 부재(225)는 광을 차단할 수 있는 물질로 이루어져, 빛샘을 방지하는 역할을 할 수 있다.
차광 부재(225)는 제1 골짜기(V1)에 위치한다. 제1 골짜기(V1)에는 박막 트랜지스터(Qh, Ql)가 위치하고, 차광 부재(225)는 박막 트랜지스터(Qh, Ql)와 중첩하도록 형성되어 있다. 나아가 차광 부재(225)는 게이트선(121) 및 유지 전극선(131)과 더 중첩하도록 형성될 수 있다. 특히, 차광 부재(225)는 박막 트랜지스터(Qh, Ql)와 화소 전극(191)의 연결을 위해 형성되는 제1 접촉 구멍(181h) 및 제2 접촉 구멍(181l)을 덮도록 형성된다.
본 실시예에서는 차광 부재(225)가 화소 전극(191) 위에 형성되어 있고, 화소 전극(191) 아래에는 형성되어 있지 않다.
차광 부재(225)가 화소 전극(191) 아래에만 형성되어 있는 구조의 경우, 제1 접촉 구멍(191h) 및 제2 접촉 구멍(191l)이 형성되는 부분에서 차광 부재(255)가 제거된다. 따라서, 제1 접촉 구멍(191h) 및 제2 접촉 구멍(191l)에 의해 노출되어 있는 드레인 전극(175h, 175l)에 입사하는 광이 반사되어 시인될 수 있다. 본 실시예에서는 차광 부재(225)가 화소 전극(191) 위에 형성되어 있으므로, 제1 접촉 구멍(191h) 및 제2 접촉 구멍(191l)에 의해 노출되어 있는 드레인 전극(175h, 175l)을 덮을 수 있다. 따라서, 박막 트랜지스터(Qh, Ql)와 화소 전극(191)의 접촉부에서 반사광이 발생하는 것을 방지할 수 있다.
차광 부재(225)가 화소 전극(191)의 위에도 형성되어 있고, 아래에도 형성되어 있는 구조의 경우, 차광 부재(225)를 패터닝하는 공정이 2차례에 걸쳐 이루어진다. 따라서, 공정의 추가에 따른 비용 및 시간이 증가하게 된다. 본 실시예에서는 차광 부재(225)를 화소 전극(191) 위에만 형성함으로써, 별도의 공정의 추가 없이 박막 트랜지스터(Qh, Ql)와 화소 전극(191)의 접촉부에서 반사광이 발생하는 것을 방지할 수 있다.
차광 부재(225) 위에는 차광 부재 보호층(229)이 형성되어 있다. 차광 부재 보호층(229)은 제1 골짜기(V1)에 위치한다. 차광 부재 보호층(229)은 박막 트랜지스터(Qh, Ql), 게이트선(121), 및 유지 전극선(131)과 중첩하도록 형성되어 있다. 차광 부재 보호층(229)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 차광 부재(225)를 보호하는 역할을 한다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 즉, 미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 공통 전극(270)은 행 방향으로 형성되어 있고, 미세 공간(305) 위와 제2 골짜기(V2)에 형성되어 있다. 공통 전극(270)은 미세 공간(305)의 상부면과 측면을 덮도록 형성되어 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 크기 및 해상도에 따라 다양하게 변경될 수 있다.
다만, 본 발명은 이에 한정되지 아니하고 공통 전극(270)이 화소 전극(191)과 절연막을 사이에 두고 형성될 수도 있다. 이때, 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(305)이 형성되지 않고, 미세 공간(305)은 공통 전극(270) 위에 형성될 수 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
화소 전극(191) 위에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제2 절연층(250) 바로 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 가장자리의 측벽에서 연결될 수 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제3 절연층(350)이 더 형성될 수 있다. 제3 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 필요에 따라 생략될 수도 있다.
제3 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)은 행 방향으로 형성되어 있고, 미세 공간(305) 위와 제2 골짜기(V2)에 형성되어 있다. 지붕층(360)은 미세 공간(305)의 상부면과 측면을 덮도록 형성되어 있다. 지붕층(360)은 경화 공정에 의해 단단해져 미세 공간(305)의 형상을 유지시키는 역할을 할 수 있다. 지붕층(360)은 화소 전극(191)과 미세 공간(305)을 사이에 두고 이격되도록 형성되어 있다.
공통 전극(270) 및 지붕층(360)은 미세 공간(305)의 가장자리의 측면을 노출시키도록 형성되며, 미세 공간(305)이 공통 전극(270) 및 지붕층(360)에 의해 덮여있지 않은 부분을 주입구(307a, 307b)라 한다. 주입구(307a, 307b)는 미세 공간(305)의 제1 가장자리의 측면을 노출시키는 제1 주입구(307a) 및 미세 공간(305)의 제2 가장자리의 측면의 노출시키는 제2 주입구(307b)를 포함한다. 제1 가장자리와 제2 가장자리는 서로 마주보는 가장자리로써, 예를 들면, 평면도 상에서 제1 가장자리가 미세 공간(305)의 상측 가장자리이고, 제2 가장자리가 미세 공간(305)의 하측 가장자리일 수 있다. 주입구(307a, 307b)에 의해 미세 공간(305)이 노출되어 있으므로, 주입구(307a, 307b)를 통해 미세 공간(305) 내부로 배향액 또는 액정 물질 등을 주입할 수 있다.
지붕층(360) 위에는 제4 절연층(370)이 더 형성될 수 있다. 제4 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제4 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제4 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제4 절연층(370) 위에는 덮개막(390)이 형성되어 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 주입구(307a, 307b)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다.
이하에서는 도 7 내지 도 12를 참조하여 본 발명의 일 실시예에 의한 표시 장치를 실제 제조한 사례에 대해 살펴본다.
먼저, 도 7 및 도 8를 참조하여 본 발명의 일 실시예에 의한 표시 장치에서 반사광이 발생하지 않음을 확인할 수 있다.
도 7은 비교예에 의한 표시 장치를 나타낸 평면도이고, 도 8은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다. 도 7 및 도 8은 차광 부재까지 형성된 상태를 촬영한 SEM(scanning electron microscope) 영상이다.
도 7에 도시된 표시 장치에서는 화소 전극 아래에만 차광 부재를 형성하였다. 이때, 제1 접촉 구멍(181h) 및 제2 접촉 구멍(181l)이 형성된 부분에서 반사광이 발생하고 있는 것을 확인할 수 있다.
본 발명의 일 실시예에서는 도 8에 도시된 바와 같이 화소 전극 위에 차광 부재(225)를 형성함으로써, 제1 접촉 구멍(181h) 및 제2 접촉 구멍(181l)이 형성된 부분에서 반사광이 발생하지 않는 것을 확인할 수 있다.
다음으로, 도 9 및 도 10을 참조하여 본 발명의 일 실시예에 의한 표시 장치에서 색필터가 중첩되는 부분을 살펴본다.
도 9는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 단면도이고, 도 10은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다. 도 9 및 도 10은 제1 절연층 위에 이후에 설명할 희생층이 형성된 상태를 촬영한 SEM 영상이다.
도 9 및 도 10에 도시된 바와 같이 제1 색필터(230R)와 제2 색필터(230G)가 서로 중첩하고, 제2 색필터(230G)와 제3 색필터(230B)가 서로 중첩하며, 제3 색필터(230B)와 제1 색필터(230R)가 서로 중첩한다. 색필터(230)들이 서로 중첩하도록 형성됨으로써, 색필터(230)들 사이에 공간이 발생하지 않아, 단차가 발생하는 것을 방지할 수 있다. 또한, 색필터(230) 위에는 제1 절연층(240)이 형성됨으로써, 평탄화가 이루어지는 것을 확인할 수 있다.
다음으로, 도 11 및 도 12를 참조하여 본 발명의 일 실시예에 의한 표시 장치에서 지붕층 및 미세 공간이 형성된 모습을 살펴본다.
도 11은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이고, 도 12는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 단면도이다. 도 11 및 도 12는 지붕층 아래에 미세 공간이 형성된 상태를 촬영한 SEM 영상이다.
도 11 및 도 12에 도시된 바와 같이, 인접한 두 미세 공간(305) 사이의 영역에 차광 부재(225)가 형성되어 있다. 차광 부재(225)는 미세 공간(305)의 가장자리 일부 영역에까지 형성될 수 있다. 이때, 색필터(230)와 차광 부재(225)가 일부 중첩하게 되고 단차가 발생할 수도 있다. 미세 공간(305)의 형성을 위해서는 희생층을 제거하는 공정이 필요하고, 상기 단차에도 불구하고 희생층의 제거가 잘 이루어짐을 확인할 수 있다. 즉, 지붕층(360) 아래에 미세 공간(305)이 형성되어 있음을 확인할 수 있다.
이하에서는 도 13 내지 도 20을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 아울러, 도 1 내지 도 6을 함께 참조하여 설명한다.
도 13 내지 도 20은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다. 도 13, 도 15, 도 17, 및 도 19은 동일한 선을 따라 나타낸 단면도이고, 도 14, 도 16, 도 18, 및 도 20은 동일한 선을 따라 나타낸 단면도이다.
먼저, 도 13 및 도 14에 도시된 바와 같이, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 제1 방향으로 뻗어 있는 게이트선(121), 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 형성한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룰 수 있다.
또한, 게이트선(121)과 이격되도록 유지 전극선(131) 및 유지 전극선(131)으로부터 돌출되는 유지 전극(133, 135)을 함께 형성할 수 있다. 유지 전극선(131)은 게이트선(121)과 나란한 방향으로 뻗어 있다. 유지 전극선(131)의 위로 돌출되는 유지 전극(133)은 제1 부화소 영역(PXa)의 가장자리를 둘러싸도록 형성하고, 유지 전극선(131)의 아래로 돌출되는 유지 전극(135)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)과 인접하도록 형성할 수 있다.
이어, 게이트선(121), 제1 게이트 전극(124h), 제2 게이트 전극(124l), 유지 전극선(131), 및 유지 전극(133,135) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
이어, 게이트 절연막(140) 위에 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한 후 이를 패터닝하여 제1 반도체(154h) 및 제2 반도체(154l)를 형성한다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치하도록 형성하고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치하도록 형성할 수 있다.
이어, 금속 물질을 증착한 후 이를 패터닝하여 제2 방향으로 뻗어 있는 제1 데이터선(171h) 및 제2 데이터선(171l)을 형성한다. 금속 물질은 단일막 또는 다중막으로 이루어질 수 있다.
또한, 제1 데이터선(171h)으로부터 제1 게이트 전극(124h) 위로 돌출되는 제1 소스 전극(173h) 및 제1 소스 전극(173h)과 이격되는 제1 드레인 전극(175h)을 함께 형성한다. 또한, 제2 데이터선(171l)으로부터 제2 게이트 전극(124l) 위로 돌출되는 제2 소스 전극(173l) 및 제2 소스 전극(173l)과 이격되는 제2 드레인 전극(175l)을 함께 형성한다.
반도체 물질과 금속 물질을 연속으로 증착한 후 이를 동시에 패터닝하여 제1 및 제2 반도체(154h, 154l), 제1 및 제2 데이터선(171h, 171l), 제1 및 제2 소스 전극(173h, 173l), 및 제1 및 제2 드레인 전극(175h, 175l)을 형성할 수도 있다. 이때, 제1 반도체(154h)는 제1 데이터선(171h)의 아래에도 형성되고, 제2 반도체(154l)는 제2 데이터선(171l)의 아래에도 형성된다.
제1 및 제2 게이트 전극(124h, 124l), 제1 및 제2 소스 전극(173h, 173l), 제1 및 제2 드레인 전극(175h, 175l)은 제1 및 제2 반도체(154h, 154l)와 함께 각각 제1 및 제2 박막 트랜지스터(thin film transistor, TFT)(Qh, Ql)를 구성한다.
이어, 제1 데이터선(171h), 제2 데이터선(171l), 제1 소스 전극(173h), 제1 드레인 전극(175h), 제1 소스 전극(173h)과 제1 드레인 전극(175h) 사이로 노출되어 있는 제1 반도체(154h), 제2 소스 전극(173l), 제2 드레인 전극(175l), 제2 소스 전극(173l)과 제2 드레인 전극(175l) 사이로 노출되어 있는 제2 반도체(154l) 위에 보호막(180)을 형성한다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 형성할 수 있고, 단일막 또는 다중막으로 이루어질 수 있다.
이어, 보호막(180) 위에 색필터(230)를 형성한다. 색필터(230)는 제1 부화소(PXa)와 제2 부화소(PXb) 내에 형성하고, 제1 골짜기(V1)에는 형성하지 않을 수 있다. 복수의 화소 영역(PX)의 열 방향을 따라 동일한 색의 색필터(230)를 형성할 수 있다. 세 가지 색의 색필터(230)를 형성하는 경우 제1 색필터(230R)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색필터(230G)를 형성할 수 있다. 이어, 제2 색필터(230G)를 형성한 후 마스크를 쉬프트시켜 제3 색필터(230B)를 형성할 수 있다.
제1 색필터(230R)와 제2 색필터(230G)는 제2 골짜기(V2)에서 서로 중첩하도록 형성한다. 또한, 제2 색필터(230G)와 제3 색필터(230G)는 제2 골짜기(V2)에서 서로 중첩하도록 형성하고, 제3 색필터(230G)와 제1 색필터(230R)는 제2 골짜기(V2)에서 서로 중첩하도록 형성한다.
이어, 색필터(230) 위에 유기 절연 물질로 제1 절연층(240)을 형성하고, 제1 절연층(240) 위에 무기 절연 물질로 제2 절연층(250)을 형성한다.
보호막(180), 제1 절연층(240), 및 제2 절연층(250)을 패터닝하여 제1 드레인 전극(175h)의 적어도 일부를 노출시키도록 제1 접촉 구멍(181h)을 형성하고, 제2 드레인 전극(175l)의 적어도 일부를 노출시키도록 제2 접촉 구멍(181l)을 형성한다. 이때, 보호막(180), 제1 절연층(240), 및 제2 절연층(250)을 동시에 패터닝할 수도 있고, 각각 별도의 공정을 통해 패터닝할 수도 있으며, 일부 층만 동시에 패터닝할 수도 있다.
제2 절연층(250) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착한 후 이를 패터닝하여 화소 영역(PX) 내에 화소 전극(191)을 형성한다. 화소 전극(191)은 제1 부화소 영역(PXa) 내에 위치하는 제1 부화소 전극(191h) 및 제2 부화소 영역(PXb) 내에 위치하는 제2 부화소 전극(191l)을 포함한다. 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되도록 위치할 수 있다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각에 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)를 형성한다. 또한, 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어있는 복수의 미세 가지부(194h, 194l)를 형성한다.
도 15 및 도 16에 도시된 바와 같이, 광을 차단할 수 있는 물질을 이용하여 화소 전극(191) 및 제2 절연층(250) 위에 차광 부재(225)를 형성한다.
차광 부재(225)는 제1 골짜기(V1)에 위치한다. 제1 골짜기(V1)에는 박막 트랜지스터(Qh, Ql)가 위치하고, 차광 부재(225)는 박막 트랜지스터(Qh, Ql)와 중첩하도록 형성되어 있다. 나아가 차광 부재(225)는 게이트선(121) 및 유지 전극선(131)과 더 중첩하도록 형성될 수 있다. 특히, 차광 부재(225)는 박막 트랜지스터(Qh, Ql)와 화소 전극(191)의 연결을 위해 형성되는 제1 접촉 구멍(181h) 및 제2 접촉 구멍(181l)을 덮도록 형성된다.
본 실시예에서는 차광 부재(225)가 화소 전극(191) 위에 형성되어 있고, 화소 전극(191) 아래에는 형성되어 있지 않다.
이어, 차광 부재(225) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질을 이용하여 차광 부재 보호층(229)을 형성한다. 차광 부재 보호층(229)은 제1 골짜기(V1)에 위치하여, 차광 부재(225)의 상부면 및 측면을 덮도록 형성된다.
이어, 화소 전극(191) 및 차광 부재 보호층(229) 위에 감광성 유기 물질을 도포하고, 포토 공정을 통해 희생층(300)을 형성한다. 희생층(300)은 열 방향으로 형성할 수 있다. 희생층(300)은 각 화소(PX) 및 제1 골짜기(V1)에 형성하고, 제2 골짜기(V2)에는 형성하지 않을 수 있다.
도 17 및 도 18에 도시된 바와 같이, 희생층(300) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착하여 공통 전극(270)을 형성한다.
이어, 공통 전극(270) 위에 실리콘 산화물 또는 실리콘 질화물과 같은 무기 절연 물질로 제3 절연층(350)을 형성할 수 있다.
이어, 제3 절연층(350) 위에 유기 물질을 도포하고, 패터닝하여 지붕층(360)을 형성한다. 이때, 제1 골짜기(V1)에 위치한 유기 물질이 제거되도록 패터닝할 수 있다. 이에 따라 지붕층(360)은 복수의 화소 행을 따라 연결되는 형태로 이루어지게 된다.
이어, 지붕층(360)을 마스크로 이용하여 제3 절연층(350) 및 공통 전극(270)을 패터닝하여, 제1 골짜기(V1)에 위치하는 제3 절연층(350) 및 공통 전극(270)을 제거한다.
이어, 지붕층(360) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제4 절연층(370)을 형성할 수 있다. 제4 절연층(370)을 패터닝하여, 제1 골짜기(V1)에 위치하는 제4 절연층(370)을 제거한다. 이때, 도시된 바와 같이 제4 절연층(370)이 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다.
지붕층(360), 제3 절연층(350), 공통 전극(270), 및 제4 절연층(370)을 패터닝함에 따라 제1 골짜기(V1)에 위치한 희생층(300)이 외부로 노출된다.
도 19 및 도 20에 도시된 바와 같이, 희생층(300)이 노출된 기판(110) 위에 현상액 또는 스트리퍼 용액 등을 공급하여 희생층(300)을 전면 제거하거나, 애싱(ashing) 공정을 이용하여 희생층(300)을 전면 제거한다.
희생층(300)이 제거되면, 희생층(300)이 위치하였던 자리에 미세 공간(305)이 생긴다.
화소 전극(191)과 공통 전극(270)은 미세 공간(305)을 사이에 두고 서로 이격되고, 화소 전극(191)과 지붕층(360)은 미세 공간(305)을 사이에 두고 서로 이격된다. 공통 전극(270)과 지붕층(360)은 미세 공간(305)의 상부면과 양측면을 덮도록 형성된다.
지붕층(360) 및 공통 전극(270)이 제거된 부분을 통해 미세 공간(305)은 외부로 노출되어 있으며, 미세 공간(305)이 노출되어 있는 부분을 주입구(307a, 307b)라 한다. 하나의 미세 공간(305)에는 두 개의 주입구(307a, 307b)를 형성할 수 있으며, 예를 들면, 미세 공간(305)의 제1 가장자리의 측면을 노출시키는 제1 주입구(307a) 및 미세 공간(305)의 제2 가장자리의 측면의 노출시키는 제2 주입구(307b)를 형성할 수 있다. 제1 가장자리 및 제2 가장자리는 서로 마주보는 가장자리로써, 예를 들면, 제1 가장자리가 미세 공간(305)의 상측 가장자리이고, 제2 가장자리가 미세 공간(305)의 하측 가장자리일 수 있다.
이어, 스핀 코팅 방식 또는 잉크젯 방식으로 배향 물질이 포함되어 있는 배향액을 기판(110) 위에 떨어뜨리면, 배향액이 주입구(307a, 307b)를 통해 미세 공간(305) 내부로 주입된다. 배향액을 미세 공간(305)의 내부로 주입한 후 경화 공정을 진행하면 용액 성분은 증발하고, 배향 물질이 미세 공간(305) 내부의 벽면에 남게 된다.
따라서, 화소 전극(191) 위에 제1 배향막(11)을 형성하고, 공통 전극(270) 아래에 제2 배향막(21)을 형성할 수 있다. 제1 배향막(11)과 제2 배향막(21)은 미세 공간(305)을 사이에 두고 서로 마주보도록 형성되고, 미세 공간(305)의 가장자리의 측벽에서는 서로 연결되도록 형성된다.
이때, 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 측면을 제외하고는 기판(110)에 대해 수직한 방향으로 배향이 이루어질 수 있다.
이어, 잉크젯 방식 또는 디스펜싱 방식으로 액정 물질을 기판(110) 위에 떨어뜨리면, 모세관력(capillary force)에 의해 액정 물질이 주입구(307a, 307b)를 통해 미세 공간(305) 내부로 주입된다.
이어, 제4 절연층(370) 위에 액정 분자(310)와 반응하지 않는 물질을 증착하여 덮개막(390)을 형성한다. 덮개막(390)은 주입구(307a, 307b)를 덮도록 형성되어, 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11: 제1 배향막 21: 제2 배향막
110: 기판 121: 게이트선
124h: 제1 게이트 전극 124l: 제2 게이트 전극
131: 유지 전극선 133, 135: 유지 전극
140: 게이트 절연막 154h: 제1 반도체
154l: 제2 반도체 171: 데이터선
171h: 제1 데이터선 171l: 제2 데이터선
173h: 제1 소스 전극 173l: 제2 소스 전극
175h: 제1 드레인 전극 175l: 제2 드레인 전극
180: 보호막 181h: 제1 접촉 구멍
181l: 제2 접촉 구멍 191: 화소 전극
225: 차광 부재 229: 차광 부재 보호층
230: 색필터 240: 제1 절연층
250: 제2 절연층 270: 공통 전극
300: 희생층 305: 미세 공간
307a, 307b: 주입구 310: 액정 분자
350: 제3 절연층 360: 지붕층
370: 제4 절연층

Claims (20)

  1. 기판,
    상기 기판 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되어 있는 화소 전극,
    상기 화소 전극 위에 상기 박막 트랜지스터와 중첩하도록 형성되어 있는 차광 부재,
    상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 공통 전극,
    상기 공통 전극 위에 형성되어 있는 지붕층,
    상기 미세 공간의 일부를 노출시키는 주입구,
    상기 미세 공간을 채우고 있는 액정층, 및
    상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는,
    표시 장치.
  2. 제1 항에 있어서,
    상기 미세 공간은 매트릭스 형태로 배치되어 있고,
    열 방향으로 인접한 미세 공간들 사이에 위치하는 제1 골짜기, 및
    행 방향으로 인접한 미세 공간들 사이에 위치하는 제2 골짜기를 더 포함하는,
    표시 장치.
  3. 제2 항에 있어서,
    상기 차광 부재는 상기 제1 골짜기에 형성되어 있는,
    표시 장치.
  4. 제3 항에 있어서,
    상기 차광 부재는 상기 제2 골짜기에 형성되어 있지 않는,
    표시 장치.
  5. 제3 항에 있어서,
    상기 차광 부재는 상기 화소 전극 아래에는 형성되어 있지 않는,
    표시 장치.
  6. 제3 항에 있어서,
    상기 차광 부재 위에 형성되어 있는 차광 부재 보호층을 더 포함하는,
    표시 장치.
  7. 제6 항에 있어서,
    상기 차광 부재 보호층은 실리콘 질화물 또는 실리콘 산화물을 포함하는,
    표시 장치.
  8. 제3 항에 있어서,
    상기 화소 전극과 중첩하는 색필터를 더 포함하는,
    표시 장치.
  9. 제8 항에 있어서,
    상기 색필터는 제1 색필터 및 제2 색필터를 포함하고,
    상기 제1 색필터와 상기 제2 색필터는 상기 제2 골짜기에서 서로 중첩하는,
    표시 장치.
  10. 제9 항에 있어서,
    상기 색필터는 상기 화소 전극 아래에 형성되어 있는,
    표시 장치.
  11. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터에 연결되도록 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 상기 박막 트랜지스터와 중첩하도록 차광 부재를 형성하는 단계,
    상기 화소 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 공통 전극을 형성하는 단계,
    상기 공통 전극 위에 지붕층을 형성하는 단계,
    상기 희생층의 일부가 노출되도록 상기 공통 전극 및 상기 지붕층을 패터닝하는 단계,
    상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계,
    상기 미세 공간 내부로 액정 물질을 주입하여 액정층을 형성하는 단계, 및
    상기 미세 공간이 노출된 부분을 덮도록 덮개막을 형성하여 미세 공간을 밀봉하는 단계를 포함하는,
    표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 미세 공간은 매트릭스 형태로 배치되어 있고,
    열 방향으로 인접한 미세 공간들 사이에는 제1 골짜기가 형성되고,
    행 방향으로 인접한 미세 공간들 사이에는 제2 골짜기가 형성되는,
    표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 차광 부재를 상기 제1 골짜기에 형성하는,
    표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 차광 부재를 상기 제2 골짜기에 형성하지 않는,
    표시 장치의 제조 방법.
  15. 제13 항에 있어서,
    상기 화소 전극을 형성한 후에 상기 차광 부재를 형성하고,
    상기 화소 전극을 형성하기 전에는 상기 차광 부재를 형성하지 않는,
    표시 장치의 제조 방법.
  16. 제13 항에 있어서,
    상기 차광 부재 위에 차광 부재 보호층을 형성하는 단계를 더 포함하는,
    표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 차광 부재 보호층은 실리콘 질화물 또는 실리콘 산화물을 포함하는,
    표시 장치의 제조 방법.
  18. 제13 항에 있어서,
    상기 화소 전극과 중첩하는 색필터를 형성하는 단계를 더 포함하는,
    표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 색필터는 제1 색필터 및 제2 색필터를 포함하고,
    상기 제1 색필터와 상기 제2 색필터는 상기 제2 골짜기에서 서로 중첩하는,
    표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 색필터를 형성한 후에 상기 화소 전극을 형성하는,
    표시 장치의 제조 방법.
KR1020130167563A 2013-12-30 2013-12-30 표시 장치 및 그 제조 방법 KR101682079B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130167563A KR101682079B1 (ko) 2013-12-30 2013-12-30 표시 장치 및 그 제조 방법
US14/291,923 US9377659B2 (en) 2013-12-30 2014-05-30 Display device and manufacturing method thereof
EP14176507.3A EP2889676B1 (en) 2013-12-30 2014-07-10 Display device and manufacturing method thereof
CN201410437193.7A CN104749813B (zh) 2013-12-30 2014-08-29 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167563A KR101682079B1 (ko) 2013-12-30 2013-12-30 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150078309A true KR20150078309A (ko) 2015-07-08
KR101682079B1 KR101682079B1 (ko) 2016-12-05

Family

ID=51210273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167563A KR101682079B1 (ko) 2013-12-30 2013-12-30 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9377659B2 (ko)
EP (1) EP2889676B1 (ko)
KR (1) KR101682079B1 (ko)
CN (1) CN104749813B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103969875B (zh) * 2014-05-04 2016-06-29 京东方科技集团股份有限公司 显示基板及其制作方法、掩膜板、掩膜板组
KR102276698B1 (ko) * 2014-12-26 2021-07-13 삼성디스플레이 주식회사 표시 장치용 어레이 기판
KR20170044783A (ko) * 2015-10-15 2017-04-26 삼성디스플레이 주식회사 표시 장치
KR20170070367A (ko) * 2015-12-11 2017-06-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102589859B1 (ko) * 2016-03-22 2023-10-16 삼성디스플레이 주식회사 색필터 표시판 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130019570A (ko) * 2011-08-17 2013-02-27 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20130042307A (ko) * 2011-10-18 2013-04-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20130107952A (ko) * 2012-03-23 2013-10-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20130121545A (ko) * 2012-04-27 2013-11-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280020A (ja) * 2002-03-22 2003-10-02 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
KR101216688B1 (ko) * 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR20100019666A (ko) * 2008-08-11 2010-02-19 삼성전자주식회사 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치, 그리고 액정 표시 장치의 제조 방법
JP5782676B2 (ja) * 2010-03-10 2015-09-24 セイコーエプソン株式会社 電気光学装置及び電子機器、並びに電気光学装置の製造方法
KR101605821B1 (ko) * 2010-09-10 2016-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101218191B1 (ko) 2011-02-10 2013-01-03 고등기술연구원연구조합 고체산화물연료전지용 전극의 슬러리 제조장치
KR101904211B1 (ko) 2012-05-30 2018-10-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101703985B1 (ko) 2012-08-22 2017-02-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103474432B (zh) * 2013-08-28 2016-01-06 合肥京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130019570A (ko) * 2011-08-17 2013-02-27 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20130042307A (ko) * 2011-10-18 2013-04-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20130107952A (ko) * 2012-03-23 2013-10-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20130121545A (ko) * 2012-04-27 2013-11-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20150185567A1 (en) 2015-07-02
EP2889676B1 (en) 2017-01-04
CN104749813B (zh) 2019-08-23
EP2889676A1 (en) 2015-07-01
US9377659B2 (en) 2016-06-28
CN104749813A (zh) 2015-07-01
KR101682079B1 (ko) 2016-12-05

Similar Documents

Publication Publication Date Title
KR20150058609A (ko) 표시 장치
KR20150000610A (ko) 표시 장치 및 그 제조 방법
KR20150097897A (ko) 표시 장치
KR20150015767A (ko) 표시 장치 및 그 제조 방법
KR20140094880A (ko) 표시 장치 및 그 제조 방법
KR20140089015A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR20160010808A (ko) 슬롯 다이 코터 및 이를 이용한 코팅 방법
KR20150089264A (ko) 표시 장치 및 그 제조 방법
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR20140140926A (ko) 표시 장치 및 그 제조 방법
US20150185543A1 (en) Display device
KR20140120713A (ko) 표시 장치 및 그 제조 방법
KR20150086821A (ko) 액정 표시 장치 및 그 제조 방법
KR20150085732A (ko) 표시 장치 및 그 제조 방법
KR20150109010A (ko) 표시 장치
US9389478B2 (en) Display device and method of manufacturing the same
KR20160002449A (ko) 표시 장치 및 그 제조 방법
KR102183564B1 (ko) 표시 장치 및 이의 제조 방법
KR20160092107A (ko) 표시 장치 및 그 제조 방법
KR101676771B1 (ko) 표시 장치 및 그 제조 방법
KR20160086015A (ko) 액정 표시 장치 및 이의 제조 방법
KR20170070367A (ko) 표시 장치 및 그 제조 방법
KR20150050997A (ko) 표시 장치 및 그 제조 방법
KR20160086009A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant