KR20150078308A - 표시 장치 및 그 리페어 방법 - Google Patents

표시 장치 및 그 리페어 방법 Download PDF

Info

Publication number
KR20150078308A
KR20150078308A KR1020130167562A KR20130167562A KR20150078308A KR 20150078308 A KR20150078308 A KR 20150078308A KR 1020130167562 A KR1020130167562 A KR 1020130167562A KR 20130167562 A KR20130167562 A KR 20130167562A KR 20150078308 A KR20150078308 A KR 20150078308A
Authority
KR
South Korea
Prior art keywords
electrode
display device
gate
line
drain electrode
Prior art date
Application number
KR1020130167562A
Other languages
English (en)
Inventor
유동현
이성영
김보영
박형준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130167562A priority Critical patent/KR20150078308A/ko
Priority to US14/293,585 priority patent/US20150187798A1/en
Publication of KR20150078308A publication Critical patent/KR20150078308A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 개구율의 감소를 최소화하면서 리페어 공정을 진행할 수 있는 표시 장치 및 그 리페어 방법에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극과 이격되어 있는 제1 전극, 상기 게이트 전극 및 상기 제1 전극 위에 형성되어 있는 게이트 절연층, 상기 게이트 전극 위에 위치하는 반도체, 상기 반도체 위에 서로 이격되도록 형성되어 있는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 보호막, 상기 드레인 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제1 접촉 구멍, 상기 제1 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제2 접촉 구멍, 상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되도록 상기 보호막 위에 형성되어 있는 화소 전극, 및 상기 제2 접촉 구멍을 통해 상기 제1 전극과 연결되도록 상기 보호막 위에 형성되어 있는 제2 전극을 포함하고, 상기 제1 전극은 상기 드레인 전극과 중첩하는 것을 특징으로 한다.

Description

표시 장치 및 그 리페어 방법{DISPLAY DEVICE AND REPAIRING METHOD THEREOF}
본 발명은 표시 장치 및 그 리페어 방법에 관한 것으로, 보다 상세하게는 개구율의 감소를 최소화하면서 리페어 공정을 진행할 수 있는 표시 장치 및 그 리페어 방법에 관한 것이다.
액정 표시 장치(LCD: Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 신호를 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치를 이루는 두 기판 중 하나인, 박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 발광 표시 장치(OLED : Organic Light Emitting Diode) 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.
박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등으로 이루어져 있다.
이러한 박막 트랜지스터 표시판의 배선이 단선되거나 단락되는 경우 해당 화소는 불량 화소가 되어 리페어 공정을 진행할 필요가 있다. 리페어 공정을 위한 전극 패턴 형성으로 인해 개구율이 감소하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 개구율의 감소를 최소화하면서 리페어 공정을 진행할 수 있는 표시 장치 및 그 리페어 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극과 이격되어 있는 제1 전극, 상기 게이트 전극 및 상기 제1 전극 위에 형성되어 있는 게이트 절연층, 상기 게이트 전극 위에 위치하는 반도체, 상기 반도체 위에 서로 이격되도록 형성되어 있는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 보호막, 상기 드레인 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제1 접촉 구멍, 상기 제1 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제2 접촉 구멍, 상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되도록 상기 보호막 위에 형성되어 있는 화소 전극, 및 상기 제2 접촉 구멍을 통해 상기 제1 전극과 연결되도록 상기 보호막 위에 형성되어 있는 제2 전극을 포함하고, 상기 제1 전극은 상기 드레인 전극과 중첩하는 것을 특징으로 한다.
상기 제1 전극은 상기 제2 전극과 중첩하는 제1 단부, 상기 드레인 전극과 중첩하는 제2 단부, 및 상기 제1 부분과 상기 제2 부분을 연결하는 연결부를 포함할 수 있다.
상기 드레인 전극은 상기 게이트 전극과 중첩하는 제1 부분, 상기 화소 전극과 중첩하는 제2 부분, 및 상기 제1 전극의 상기 제2 단부와 중첩하는 제3 부분을 포함할 수 있다.
상기 제1 전극은 상기 게이트 전극과 동일한 층에 형성될 수 있다.
상기 제2 전극은 상기 화소 전극과 동일한 층에 형성될 수 있다.
상기 보호막 위에 형성되어 있는 유지 전극선을 더 포함하고, 상기 제2 전극은 상기 유지 전극선에 연결될 수 있다.
상기 기판 위에 형성되어 있는 게이트선 및 데이터선을 더 포함하고, 상기 게이트 전극은 상기 게이트선에 연결되어 있고, 상기 소스 전극은 상기 데이터선에 연결될 수 있다.
상기 유지 전극선은 상기 데이터선과 나란한 방향으로 형성될 수 있다.
상기 유지 전극선은 상기 데이터선과 중첩할 수 있다.
상기 제1 전극은 상기 제2 전극과 중첩하는 제1 단부, 상기 드레인 전극과 중첩하는 제2 단부, 및 상기 제1 부분과 상기 제2 부분을 연결하는 연결부를 포함하고, 상기 연결부는 상기 유지 전극선과 나란한 방향으로 형성될 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 리페어 방법은 기판, 상기 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극과 이격되어 있는 제1 전극, 상기 게이트 전극 및 상기 제1 전극 위에 형성되어 있는 게이트 절연층, 상기 게이트 전극 위에 위치하는 반도체, 상기 반도체 위에서 이격되도록 형성되어 있는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 보호막, 상기 드레인 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제1 접촉 구멍, 상기 제1 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제2 접촉 구멍, 상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되도록 상기 보호막 위에 형성되어 있는 화소 전극, 및 상기 제2 접촉 구멍을 통해 상기 제1 전극과 연결되도록 상기 보호막 위에 형성되어 있는 제2 전극을 포함하고, 상기 제1 전극은 상기 드레인 전극과 중첩하는 표시 장치의 리페어 방법으로서, 상기 제1 전극과 상기 드레인 전극을 단락시키는 단계를 포함하는 것을 특징으로 한다.
상기 제1 전극은 상기 제2 전극과 중첩하는 제1 단부, 상기 드레인 전극과 중첩하는 제2 단부, 및 상기 제1 부분과 상기 제2 부분을 연결하는 연결부를 포함하고, 상기 제1 전극과 상기 드레인 전극을 단락시키는 단계에서 상기 제1 전극의 상기 제2 단부에 레이저를 조사할 수 있다.
상기 드레인 전극은 상기 게이트 전극과 중첩하는 제1 부분, 상기 화소 전극과 중첩하는 제2 부분, 및 상기 제1 전극의 상기 제2 단부와 중첩하는 제3 부분을 포함하고, 상기 제1 전극과 상기 드레인 전극을 단락시키는 단계에서 상기 드레인 전극의 상기 제3 부분에 레이저를 조사할 수 있다.
상기 제1 전극은 상기 게이트 전극과 동일한 층에 형성될 수 있다.
상기 제2 전극은 상기 화소 전극과 동일한 층에 형성될 수 있다.
상기 보호막 위에 형성되어 있는 유지 전극선을 더 포함하고, 상기 제2 전극은 상기 유지 전극선에 연결될 수 있다.
상기 기판 위에 형성되어 있는 게이트선 및 데이터선을 더 포함하고, 상기 게이트 전극은 상기 게이트선에 연결되어 있고, 상기 소스 전극은 상기 데이터선에 연결될 수 있다.
상기 유지 전극선은 상기 데이터선과 나란한 방향으로 형성될 수 있다.
상기 유지 전극선은 상기 데이터선과 중첩할 수 있다.
상기 제1 전극은 상기 제2 전극과 중첩하는 제1 단부, 상기 드레인 전극과 중첩하는 제2 단부, 및 상기 제1 부분과 상기 제2 부분을 연결하는 연결부를 포함하고, 상기 연결부는 상기 유지 전극선과 나란한 방향으로 형성될 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 표시 장치 및 그 리페어 방법은 개구율의 감소를 최소화하면서 리페어 공정을 진행할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 일부를 확대하여 나타내는 평면도이다.
도 3은 도 2의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이다.
도 4는 도 2에서 일부 층만을 도시한 평면도이다.
도 5는 도 2에서 일부 층만을 도시한 평면도이다.
도 6은 본 발명의 일 실시예에 의한 표시 장치의 리페어 위치를 나타내는 평면도이다.
도 7은 도 6의 VII-VII선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 5를 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이고, 도 2는 본 발명의 일 실시예에 의한 표시 장치의 일부를 확대하여 나타내는 평면도이며, 도 3은 도 2의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이다. 도 4는 도 2에서 일부 층만을 도시한 평면도이고, 도 5는 도 2에서 일부 층만을 도시한 평면도이다.
본 발명의 일 실시예에 의한 표시 장치는 서로 마주보는 하부 표시판(100)과 상부 표시판(200), 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
먼저, 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 이루어진 제1 기판(110) 위에는 제1 방향으로 게이트선(121, gate line)이 형성되어 있다. 또한, 게이트선(121)과 연결되어 있는 게이트 전극(124, gate electrode)이 형성되어 있다. 이때, 복수의 게이트선(121)이 대략 가로 방향으로 뻗어있을 수 있고, 일정한 간격으로 배치될 수 있다. 게이트 전극(124)은 인접한 두 게이트선(121) 사이의 대략 중간에 배치될 수 있다.
제1 기판(110) 위에는 게이트선(121) 및 게이트 전극(124)과 이격되도록 제1 전극(130, first electrode)이 형성되어 있다. 제1 전극(130)은 게이트선(121) 및 게이트 전극(124)과 동일한 층에 형성될 수 있고, 동일한 물질로 이루어질 수 있다. 제1 전극(130)은 게이트선(121) 및 게이트 전극(124)을 형성하는 공정에서 함께 형성될 수 있다.
제1 전극(130)은 게이트 전극(124)의 양측에 위치하는 제1 단부(132) 및 제2 단부(134)와, 제1 단부(132)와 제2 단부(134)를 연결하는 연결부(136)를 포함한다. 예를 들면, 제1 단부(132)는 게이트 전극(124)의 일측에 게이트 전극(124)과 이격되도록 형성되고, 제2 단부(134)는 게이트 전극(124)의 타측에 게이트 전극(124)과 이격되도록 형성된다. 연결부(136)는 게이트 전극(124)과 이격되면서 게이트 전극(124)을 둘러싸도록 형성되어 제1 단부(132)와 제2 단부(134)를 연결한다.
도 4에는 동일층에 형성되어 있는 게이트선(121), 게이트 전극(124), 제1 전극(130)이 도시되어 있다.
게이트선(121), 게이트 전극(124), 및 제1 전극(130)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등으로 이루어질 수 있다. 게이트선(121), 게이트 전극(124), 및 제1 전극(130)은 단일막으로 이루어질 수도 있고, 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막으로 이루어질 수도 있다.
게이트선(121), 게이트 전극(124), 및 제1 전극(130) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140, gate insulating layer)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 반도체(154, semiconductor)가 형성되어 있다. 반도체(154)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
반도체(154) 위에는 저항성 접촉 부재(ohmic contact member)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
반도체(154) 및 게이트 절연막(140) 위에는 제2 방향으로 데이터선(171, data line)이 형성되고, 데이터선(171)과 연결되어 있는 소스 전극(173, source electrode), 소스 전극(173)과 이격되어 있는 드레인 전극(175, drain electrode)이 형성되어 있다. 소스 전극(173)과 드레인 전극(175)은 게이트 전극(124) 위에서 서로 이격되어 있다.
복수의 데이터선(171)이 대략 세로 방향으로 뻗어있을 수 있고, 일정한 간격으로 배치될 수 있다. 소스 전극(173)은 데이터선(171)으로부터 돌출되어 'C'자형으로 이루어질 수 있으며, 게이트 전극(124) 위에 위치할 수 있다.
드레인 전극(175)은 게이트 전극(124)과 중첩하는 제1 부분(175a), 게이트 전극(124)과 제1 전극(130) 사이에 위치하는 제2 부분(175b), 및 제1 전극(130)과 중첩하는 제3 부분(175c)을 포함한다.
드레인 전극(175)의 제1 부분(175a)은 소스 전극에 의해 둘러싸여 있을 수 있다. 드레인 전극(175)의 제2 부분(175b)은 게이트 전극(124)과 제1 전극(130)의 제2 단부(134) 사이에 위치할 수 있으며, 게이트 전극(124) 및 제1 전극(130)과 중첩하지 않을 수 있다. 드레인 전극(175)의 제3 부분(175c)은 제1 전극(130)의 제2 단부(134)와 중첩할 수 있다. 드레인 전극(175)의 제2 부분(175b)은 제1 부분(175a)과 제3 부분(175c) 사이에 위치할 수 있다.
데이터선(171), 소스 전극(173), 드레인 전극(175)은 저저항 금속 물질로 이루어질 수 있다. 예를 들면, 소스 전극(173) 및 드레인 전극(175)은 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 및 이들의 합금 중 어느 하나 이상으로 이루어질 수 있다. 또한, 소스 전극(173) 및 드레인 전극(175)은 단일층 또는 다중층으로 이루어질 수 있다. 즉, 물리적 성질이 서로 다른 물질로 이루어진 이중층, 삼중층 등으로 이루어질 수 있다.
게이트 전극(124), 소스 전극(173), 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171), 소스 전극(173), 드레인 전극(175), 소스 전극(173)과 드레인 전극(175) 사이로 노출되어 있는 반도체(154) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
보호막(180)에는 드레인 전극(175)의 적어도 일부를 노출시키도록 제1 접촉 구멍(185a)이 형성되어 있다. 이때, 드레인 전극(175)의 제2 부분(175b)이 제1 접촉 구멍(185a)에 의해 노출될 수 있다.
게이트 절연막(140) 및 보호막(180)에는 제1 전극(130)의 적어도 일부를 노출시키도록 제2 접촉 구멍(185b)이 형성되어 있다. 이때, 제1 전극(130)의 제1 단부(132)가 노출될 수 있다.
보호막(180) 위에는 제1 접촉 구멍(185a)을 통해 드레인 전극(175)과 연결되는 화소 전극(191)이 형성되어 있다. 또한, 보호막(180) 위에는 제2 방향으로 유지 전극선(196)이 형성되고, 유지 전극선(196)과 연결되어 있는 제2 전극(198)이 형성되어 있다. 제2 전극(198)은 제2 접촉 구멍(185b)을 통해 제1 전극(130)과 연결되어 있다.
화소 전극(191)은 드레인 전극(175)의 제2 부분(175b)과 중첩할 수 있고, 드레인 전극(175)의 제2 부분(175b)과 연결될 수 있다. 화소 전극(191)은 드레인 전극(175)의 제1 부분(175a) 및 제3 부분(175c)과는 중첩되지 않을 수 있다.
화소 전극(191)은 전체적으로 대략 사각형으로 이루어질 수 있다. 화소 전극(191)은 드레인 전극(175)과 중첩되어 있고, 드레인 전극(175)과 연결되어 있는 연결부(192), 연결부(192)와 연결되어 있는 복수의 단위 화소 전극(193, 194)을 포함한다. 복수의 단위 화소 전극(193, 194)은 서로 연결되어 있다.
하나의 화소에는 복수의 단위 화소 전극(193, 194)이 형성되어 있고, 각 단위 화소 전극(193, 194)은 중앙 전극(193)과 중앙 전극(193)의 가장자리로부터 바깥쪽으로 뻗어 있는 복수의 미세 가지부(194)를 포함한다. 중앙 전극(193)은 대략 마름모 형상으로 이루어질 수 있다. 복수의 미세 가지부(194)는 가로 방향 또는 세로 방향에 대하여 45도의 각도를 가질 수 있으며, 40도 이상 50도 이하의 각도로 형성될 수 있다. 또한, 중앙 전극(193)의 일 변과 미세 가지부(194)는 직교할 수도 있다.
상기에서 설명한 화소 전극(191)의 형상은 하나의 예시에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
유지 전극선(196)은 데이터선(171)과 나란한 방향으로 형성될 수 있고, 데이터선(171)과 중첩할 수 있다. 유지 전극선(196)에는 일정한 전압이 인가될 수 있다.
제2 전극(198)은 유지 전극선(196)으로부터 돌출되어 있으며, 제1 전극(130)과 중첩한다. 제2 전극(198)은 제1 전극(130)의 제1 단부(132)와 중첩할 수 있고, 제1 전극(130)의 제1 단부(132)와 연결될 수 있다. 제1 전극(130)은 유지 전극선(196), 제2 전극(198)을 통해 일정한 전압을 인가 받는다.
도 5에는 동일층에 형성되어 있는 화소 전극(191), 유지 전극선(196), 및 제2 전극(198)이 더욱 도시되어 있다.
화소 전극(191), 유지 전극선(196), 및 제2 전극(198)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
도시는 생략하였으나, 화소 전극(191) 위에는 제1 배향막이 형성될 수 있다.
그러면, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 공통 전극(270)이 형성되어 있다.
공통 전극(270)에는 도메인 분할 수단인 개구부(72, 73, 78)가 형성될 수 있다. 개구부(72, 73, 78)는 가로 개구부(72) 및 이와 교차하는 세로 개구부(73)로 이루어진 십자형 개구부를 포함하고, 십자형 개구부의 중심 부분에 위치하는 중앙 개구부(78)를 더 포함할 수 있다. 중앙 개구부(78)는 십자형 개구부에 의하여 나뉘는 네 부영역에 각각 위치하는 네 직선변을 포함하는 다각형 구조를 가지며, 본 실시예에서는 마름모 구조를 가진다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
도시는 생략하였으나, 공통 전극(270) 위에는 제2 배향막이 형성될 수 있다.
상기에서 공통 전극(270)은 상부 표시판(200)에 형성되어 있는 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 공통 전극(270)은 하부 표시판(100)에 형성될 수도 있다.
하부 표시판(100)과 상부 표시판(200) 사이에는 액정층(3)이 형성되어 있다. 액정층(3)은 액정 분자들로 이루어지며, 액정 분자는 음의 유전율 이방성을 가질 수 있고, 전계가 인가되지 않은 상태에서 제1 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
화소 전극(191)은 박막 트랜지스터가 온 상태일 때 데이터선(171), 드레인 전극(175)을 통해 데이터 전압을 인가 받고, 공통 전극(270)은 일정한 크기의 공통 전압을 인가 받는다. 화소 전극(191)과 공통 전극(270)이 전기장을 생성함으로써, 액정층(3)을 구성하는 액정 분자들의 방향을 결정한다. 이와 같이 결정된 액정 분자들의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
상기에서 본 발명의 일 실시예에 의한 표시 장치가 액정 표시 장치인 경우에 대해 설명하였으나, 본 발명은 이에 한정되지 않는다. 본 발명은 박막 트랜지스터 표시판이 사용되는 표시 장치에 모두 적용이 가능하며, 예를 들면, 플라즈마 표시 장치, 유기 발광 표시 장치 등이 있다.
다음으로, 도 6 및 도 7을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 리페어 방법에 대해 설명하면 다음과 같다.
도 6은 본 발명의 일 실시예에 의한 표시 장치의 리페어 위치를 나타내는 평면도이고, 도 7은 도 6의 VII-VII선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이다.
본 발명의 일 실시예에 의한 표시 장치에서 화소 전극(191)은 게이트 전극(124), 게이트선(121) 등과 단락 되어 게이트 전압을 인가 받게 될 수 있다. 또한, 화소 전극(191)은 데이터선(171), 드레인 전극(175) 등과 단락 되어 데이터 전압을 인가 받게 될 수도 있다. 이러한 경우 해당 화소는 불량으로써, 이러한 불량은 화면 전체가 블랙 또는 단색 패턴을 나타내는 영상에서 잘 시인된다. 본 발명의 일 실시예에서는 이러한 불량이 시인되지 않도록 하기 위해 화소 전극(191)이 유지 전극선(196)과 전기적으로 연결될 수 있도록 한다.
본 발명의 일 실시예에 의한 표시 장치에서 제1 전극(130)과 드레인 전극(175)은 중첩한다. 제1 전극(130)과 드레인 전극(175)이 중첩하는 부분에 레이저를 조사(500)함으로써, 제1 전극(130)과 드레인 전극(175)을 단락시킨다. 이때, 제1 전극(130)의 제2 단부(134)가 드레인 전극(175)과 중첩하고 있으므로, 제1 전극(130)의 제2 단부(134)에 레이저를 조사(500)한다. 또한, 드레인 전극(175)의 제3 부분(175c)이 제1 전극(130)과 중첩하고 있으므로, 드레인 전극(175)의 제3 부분(175c)에 레이저를 조사(500)한다.
불량이 발생한 화소에서 제1 전극(130)과 드레인 전극(175)을 단락시키면, 화소 전극(191)에 충전되어 있던 전압이 드레인 전극(175), 제1 전극(130), 제2 전극(198), 유지 전극선(196)을 통해 빠져나갈 수 있다. 즉, 불량이 발생한 화소를 오프(off)시킴으로써, 불량이 시인되는 것을 방지할 수 있다.
본 발명의 일 실시예에서는 게이트선(121)과 동일한 층에 제1 전극(130)을 형성하고, 화소 전극(191)과 동일한 층에 형성되어 있는 유지 전극선(196)과 제1 전극(130)을 전기적으로 연결시킴으로써, 리페어용 전극 패턴의 형성으로 인한 개구율의 감소를 최소화할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층 100: 하부 표시판
110: 제1 기판 121: 게이트선
124: 게이트 전극 130: 제1 전극
132: 제1 전극의 제1 단부 134: 제1 전극의 제2 단부
136: 제1 전극의 연결부 140: 게이트 절연막
154: 반도체 171: 데이터선
173: 소스 전극 175: 드레인 전극
175a: 드레인 전극의 제1 부분 175b: 드레인 전극의 제2 부분
175c: 드레인 전극의 제3 부분 180: 보호막
185a: 제1 접촉 구멍 185b: 제2 접촉 구멍
191: 화소 전극 192: 연결부
193: 중앙 전극 194: 미세 가지부
196: 유지 전극선 198: 제2 전극
200: 상부 표시판 210: 제2 기판
270: 공통 전극

Claims (20)

  1. 기판,
    상기 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극과 이격되어 있는 제1 전극,
    상기 게이트 전극 및 상기 제1 전극 위에 형성되어 있는 게이트 절연층,
    상기 게이트 전극 위에 위치하는 반도체,
    상기 반도체 위에 서로 이격되도록 형성되어 있는 소스 전극 및 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 보호막,
    상기 드레인 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제1 접촉 구멍,
    상기 제1 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제2 접촉 구멍,
    상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되도록 상기 보호막 위에 형성되어 있는 화소 전극, 및
    상기 제2 접촉 구멍을 통해 상기 제1 전극과 연결되도록 상기 보호막 위에 형성되어 있는 제2 전극을 포함하고,
    상기 제1 전극은 상기 드레인 전극과 중첩하는,
    표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극은,
    상기 제2 전극과 중첩하는 제1 단부,
    상기 드레인 전극과 중첩하는 제2 단부, 및
    상기 제1 부분과 상기 제2 부분을 연결하는 연결부를 포함하는,
    표시 장치.
  3. 제2 항에 있어서,
    상기 드레인 전극은,
    상기 게이트 전극과 중첩하는 제1 부분,
    상기 화소 전극과 중첩하는 제2 부분, 및
    상기 제1 전극의 상기 제2 단부와 중첩하는 제3 부분을 포함하는,
    표시 장치.
  4. 제1 항에 있어서,
    상기 제1 전극은 상기 게이트 전극과 동일한 층에 형성되어 있는,
    표시 장치.
  5. 제4 항에 있어서,
    상기 제2 전극은 상기 화소 전극과 동일한 층에 형성되어 있는,
    표시 장치.
  6. 제1 항에 있어서,
    상기 보호막 위에 형성되어 있는 유지 전극선을 더 포함하고,
    상기 제2 전극은 상기 유지 전극선에 연결되어 있는,
    표시 장치.
  7. 제6 항에 있어서,
    상기 기판 위에 형성되어 있는 게이트선 및 데이터선을 더 포함하고,
    상기 게이트 전극은 상기 게이트선에 연결되어 있고,
    상기 소스 전극은 상기 데이터선에 연결되어 있는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 유지 전극선은 상기 데이터선과 나란한 방향으로 형성되어 있는,
    표시 장치.
  9. 제8 항에 있어서,
    상기 유지 전극선은 상기 데이터선과 중첩하는,
    표시 장치.
  10. 제9 항에 있어서,
    상기 제1 전극은,
    상기 제2 전극과 중첩하는 제1 단부,
    상기 드레인 전극과 중첩하는 제2 단부, 및
    상기 제1 부분과 상기 제2 부분을 연결하는 연결부를 포함하고,
    상기 연결부는 상기 유지 전극선과 나란한 방향으로 형성되어 있는,
    표시 장치.
  11. 기판, 상기 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극과 이격되어 있는 제1 전극, 상기 게이트 전극 및 상기 제1 전극 위에 형성되어 있는 게이트 절연층, 상기 게이트 전극 위에 위치하는 반도체, 상기 반도체 위에서 이격되도록 형성되어 있는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 보호막, 상기 드레인 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제1 접촉 구멍, 상기 제1 전극의 적어도 일부를 노출시키도록 상기 보호막에 형성되어 있는 제2 접촉 구멍, 상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되도록 상기 보호막 위에 형성되어 있는 화소 전극, 및 상기 제2 접촉 구멍을 통해 상기 제1 전극과 연결되도록 상기 보호막 위에 형성되어 있는 제2 전극을 포함하고, 상기 제1 전극은 상기 드레인 전극과 중첩하는 표시 장치의 리페어 방법으로서,
    상기 제1 전극과 상기 드레인 전극을 단락시키는 단계를 포함하는,
    표시 장치의 리페어 방법.
  12. 제11 항에 있어서,
    상기 제1 전극은,
    상기 제2 전극과 중첩하는 제1 단부,
    상기 드레인 전극과 중첩하는 제2 단부, 및
    상기 제1 부분과 상기 제2 부분을 연결하는 연결부를 포함하고,
    상기 제1 전극과 상기 드레인 전극을 단락시키는 단계에서 상기 제1 전극의 상기 제2 단부에 레이저를 조사하는,
    표시 장치의 리페어 방법.
  13. 제12 항에 있어서,
    상기 드레인 전극은,
    상기 게이트 전극과 중첩하는 제1 부분,
    상기 화소 전극과 중첩하는 제2 부분, 및
    상기 제1 전극의 상기 제2 단부와 중첩하는 제3 부분을 포함하고,
    상기 제1 전극과 상기 드레인 전극을 단락시키는 단계에서 상기 드레인 전극의 상기 제3 부분에 레이저를 조사하는,
    표시 장치의 리페어 방법.
  14. 제11 항에 있어서,
    상기 제1 전극은 상기 게이트 전극과 동일한 층에 형성되어 있는,
    표시 장치의 리페어 방법.
  15. 제14 항에 있어서,
    상기 제2 전극은 상기 화소 전극과 동일한 층에 형성되어 있는,
    표시 장치의 리페어 방법.
  16. 제11 항에 있어서,
    상기 보호막 위에 형성되어 있는 유지 전극선을 더 포함하고,
    상기 제2 전극은 상기 유지 전극선에 연결되어 있는,
    표시 장치의 리페어 방법.
  17. 제16 항에 있어서,
    상기 기판 위에 형성되어 있는 게이트선 및 데이터선을 더 포함하고,
    상기 게이트 전극은 상기 게이트선에 연결되어 있고,
    상기 소스 전극은 상기 데이터선에 연결되어 있는,
    표시 장치의 리페어 방법.
  18. 제17 항에 있어서,
    상기 유지 전극선은 상기 데이터선과 나란한 방향으로 형성되어 있는,
    표시 장치의 리페어 방법.
  19. 제18 항에 있어서,
    상기 유지 전극선은 상기 데이터선과 중첩하는,
    표시 장치의 리페어 방법.
  20. 제19 항에 있어서,
    상기 제1 전극은,
    상기 제2 전극과 중첩하는 제1 단부,
    상기 드레인 전극과 중첩하는 제2 단부, 및
    상기 제1 부분과 상기 제2 부분을 연결하는 연결부를 포함하고,
    상기 연결부는 상기 유지 전극선과 나란한 방향으로 형성되어 있는,
    표시 장치의 리페어 방법.
KR1020130167562A 2013-12-30 2013-12-30 표시 장치 및 그 리페어 방법 KR20150078308A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130167562A KR20150078308A (ko) 2013-12-30 2013-12-30 표시 장치 및 그 리페어 방법
US14/293,585 US20150187798A1 (en) 2013-12-30 2014-06-02 Display device and repair method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167562A KR20150078308A (ko) 2013-12-30 2013-12-30 표시 장치 및 그 리페어 방법

Publications (1)

Publication Number Publication Date
KR20150078308A true KR20150078308A (ko) 2015-07-08

Family

ID=53482736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167562A KR20150078308A (ko) 2013-12-30 2013-12-30 표시 장치 및 그 리페어 방법

Country Status (2)

Country Link
US (1) US20150187798A1 (ko)
KR (1) KR20150078308A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
TWI222047B (en) * 2000-04-21 2004-10-11 Seiko Epson Corp Electro-optical device
JP2002189228A (ja) * 2000-09-29 2002-07-05 Seiko Epson Corp 電気光学装置及びその製造方法、並びに投射型表示装置
JP3881248B2 (ja) * 2002-01-17 2007-02-14 株式会社日立製作所 液晶表示装置および画像表示装置
US7304692B2 (en) * 2004-06-02 2007-12-04 Chunghwa Picture Tubes, Ltd. Liquid crystal display with defect reparability
KR101163622B1 (ko) * 2005-07-07 2012-07-09 삼성전자주식회사 박막 트랜지스터 표시판
KR20080009889A (ko) * 2006-07-25 2008-01-30 삼성전자주식회사 액정 표시 장치
US8400599B2 (en) * 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
US7768000B2 (en) * 2006-09-29 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101306239B1 (ko) * 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
KR101384142B1 (ko) * 2007-12-28 2014-04-14 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
US8975638B2 (en) * 2010-12-28 2015-03-10 Sharp Kabushiki Kaisha High-performance active matrix substrate with high signal quality
US20140192308A1 (en) * 2011-08-10 2014-07-10 Sharp Kabushiki Kaisha Liquid crystal display
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode

Also Published As

Publication number Publication date
US20150187798A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
KR101968257B1 (ko) 액정 표시 장치
KR20150026544A (ko) 액정 표시 장치
KR101382481B1 (ko) 표시 장치
US8754999B2 (en) Liquid crystal display and method for repairing defective pixel
KR20150061772A (ko) 표시장치용 표시패널
US20070139572A1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
US10096686B2 (en) Thin film transistor, fabrication method thereof, repair method thereof and array substrate
KR20150028088A (ko) 액정 표시 장치
KR102261760B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20100177256A1 (en) Thin film transistor substrate and liquid crystal display having the same
KR20080047025A (ko) 액정 표시 장치
US10126619B2 (en) Display device
US9455276B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20160130000A (ko) 액정 표시 장치
US10216051B2 (en) Liquid crystal display and a method of measuring a capacitance of a liquid crystal display
US10886355B2 (en) Liquid crystal display device
US9459505B2 (en) Display device and manufacturing method thereof
KR20080051536A (ko) 액정 표시 장치
US20150098049A1 (en) Liquid crystal display and manufacturing method thereof
KR20150078308A (ko) 표시 장치 및 그 리페어 방법
KR20160087471A (ko) 박막 트랜지스터 표시판
US9559127B2 (en) Thin film transistor array panel
KR101938627B1 (ko) 박막트랜지스터 기판 및 그 제조방법
KR20150024646A (ko) 액정 표시 장치
US8940565B1 (en) Methods of manufacturing thin-film transistor array substrate and liquid crystal display

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid