KR20150077456A

KR20150077456A - 포락선 추적을 위한 부스트 변환기 제어

Info

Publication number: KR20150077456A
Application number: KR1020157013121A
Authority: KR
Inventors: 레나트 칼-악셀 마테; 송 스톤 시; 윤페이 시
Original assignee: 퀄컴 인코포레이티드
Priority date: 2012-10-24
Filing date: 2013-10-24
Publication date: 2015-07-07
Also published as: SA515360320B1; WO2014066694A1; EP2912768A1; ECSP15020416A; AP2015008397A0; US20140111276A1; JP6324981B2; CN104737441A; CN104737441B; US8754707B2; MA38035B1; JP2015534411A; EP2912768B1

Abstract

포락선 추적(ET) 시스템에서 부스트 변환기 동작을 제어하기 위한 기술들이 기재된다. 일 양상에서, 인에이블 생성 블록은, 부스트 변환기(110)에 대한 인에이블 신호(Ven)을 생성하도록 제공되며, 여기서, 인에이블 신호(Ven)는, 추적 공급 전압(Vamp)의 인에이블 피크와 제 1 헤드룸 전압의 합이 ET 시스템의 증폭기 공급 전압(VDD_Amp)보다 크다는 것을 검출하는 것에 응답하여 턴 온된다. 인에이블 신호(Ven)는, 미리결정된 인에이블 온 지속기간 동안 턴 온될 수도 있다. 다른 양상에서, 목표 생성 블록은, 부스트 변환기(110)에 대한 목표 전압(Vtarget)을 생성하도록 제공되며, 여기서, 목표 전압(Vtarget)은, 추적 공급 전압(Vamp)의 목표 피크와 제 2 헤드룸 전압의 합을 포함한다.

Description

포락선 추적을 위한 부스트 변환기 제어{BOOST CONVERTER CONTROL FOR ENVELOPE TRACKING}

[0001] 본 발명은 전력 증폭기들에 대한 포락선(envelope) 추적에 관한 것이다.

[0002] 포락선 추적은, 전력 증폭기들의 효율성을 증가시키기 위한 기술이다. 포락선 추적(ET) 시스템에서, 전력 증폭기의 공급 전압은, 전력 증폭기가 선형성을 유지할 충분한 헤드룸(headroom)으로 동작하도록 유지시키면서 그럼에도 불구하고 DC 전력 소모를 최소화하도록 동적으로 조정된다. 전력 증폭기의 공급 전압은, 전력 증폭기 출력의 포락선을 추적하는 별개의 선형 증폭기를 사용하여 생성될 수도 있다. 특정한 구현들에서, 선형 증폭기는, 부스트 변환기에 의해 생성되는 증폭기 공급 전압에 그 자체로 커플링되며, 부스트 변환기는, 선형 증폭기에 대해, 그렇지 않으면 시스템에 대해 이용가능한 최대 공급 전압, 예컨대 배터리 전압을 초과하는 부스팅된 공급 전압을 생성할 수 있다. 이러한 방식에서, 전력 증폭기 출력은 배터리 전압에 이를 수 있고, 필요한 경우, 심지어 배터리 전압을 초과할 수 있다.

[0003] 효율성을 증가시키기 위해, 부스트 변환기는, 전력 증폭기에 충분한 헤드룸(headroom)을 제공할 필요가 있을 경우에만 선형 증폭기에 대한 부스팅된 공급 전압을 생성할 수도 있다. 부스트 변환기가 턴 온(turn on)되지 않은 경우, 배터리 전압이 증폭기 공급 전압으로서 증폭기에 직접 커플링되는 우회(bypass) 모드가 제공될 수도 있다.

[0004] ET 시스템들에 대해 개선된 효율성을 제공하기를 소망하는 관점에서, 부스팅된 공급 전압을 생성하도록 부스트 변환기를 인에이블링(enable)하는 경우를 결정하고, 추가적으로, 부스트 변환기가 인에이블링되는 경우, 부스팅된 공급 전압이 드라이빙(drive)되어야 하는 목표(target) 전압을 결정하기 위한 기술들을 제공하는 것이 바람직할 것이다.

[0005] 도 1은 포락선 추적(ET) 시스템의 구현을 도시한다.
[0006] 도 2는, Ven 및 Vtarget이, Vamp를 입력으로서 사용하여 생성되는 ET 시스템의 구현을 도시한다.
[0007] 도 3은 본 발명에 따른, 인에이블 생성 블록의 예시적인 실시예를 도시한다.
[0008] 도 4는, 전압 Pk_detect로부터 인에이블 전압 Ven을 생성하는 타이머 로직 블록의 예시적인 실시예를 도시한다.
[0009] 도 5는, 도 4에 도시된 방법을 구현하는 타이머 로직 블록에 대응하는 예시적인 신호 타이밍 선도(diagram)들을 도시한다.
[0010] 도 6은 본 발명에 따른, 목표 생성 블록의 예시적인 실시예를 도시한다.
[0011] 도 7은 본 발명에 따른 방법의 예시적인 실시예를 도시한다.
[0012] 도 8은 본 발명의 대안적인 예시적 실시예를 도시하며, 여기서, 벅 변환기(buck converter)가 Vamp에 추가적으로 커플링된다.

[0013] 본 발명의 다양한 양상들이 첨부된 도면들을 참조하여 아래에서 더 완전히 설명된다. 그러나 본 발명은 많은 상이한 형태들로 구현될 수도 있으며, 본 발명 전반에 걸쳐 제시된 임의의 특정한 구조 또는 기능으로 제한되는 것으로서 해석되지는 않아야 한다. 오히려, 이들 양상들은, 본 발명이 철저하고 완전하며, 당업자들에게 본 발명의 범위를 완전히 전달하기 위해 제공된다. 본 명세서에서의 교시들에 기초하여, 당업자는, 본 발명의 임의의 다른 양상들과 독립적으로 구현되든지 또는 그 양상들과 결합되든지에 관계없이, 본 발명의 범위가 본 명세서에 기재된 본 발명의 임의의 양상을 커버하도록 의도됨을 인식해야 한다. 예를 들어, 본 명세서에 기재된 임의의 수의 양상들을 사용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 부가적으로, 본 발명의 범위는, 본 명세서에 기재된 본 발명의 다양한 양상들에 부가하여 또는 그 이외에 다른 구조, 기능, 또는 구조 및 기능을 사용하여 실시되는 그러한 장치 또는 방법을 커버하도록 의도된다. 본 명세서에 기재된 본 발명의 임의의 양상이 청구항의 하나 또는 그 초과의 엘리먼트들에 의해 구현될 수도 있음이 이해되어야 한다.

[0014] 첨부된 도면들과 관련하여 아래에 기재되는 상세한 설명은, 본 발명의 예시적인 양상들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 예시적인 양상들만을 표현하도록 의도되지 않는다. 본 명세서 전반에 걸쳐 사용된 용어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하고, 다른 예시적인 양상들에 비해 반드시 바람직하거나 유리한 것으로서 해석되지는 않아야 한다. 상세한 설명은 본 발명의 예시적인 양상들의 철저한 이해를 제공하려는 목적을 위해 특정한 세부사항들을 포함한다. 본 발명의 예시적인 양상들이 이들 특정한 세부사항들 없이 실시될 수도 있다는 것은 당업자들에게 명백할 것이다. 몇몇 예시들에서, 본 명세서에 제시된 예시적인 양상들의 신규성을 불명료하게 하는 것을 회피하기 위해, 잘-알려진 구조들 및 디바이스들은 블록도 형태로 도시되어 있다. 본 명세서에서 및 청구항들에서, 용어 "모듈" 및 "블록"은 설명된 동작들을 수행하도록 구성된 엔티티를 나타내기 위해 상호교환가능하게 사용될 수도 있다.

[0015] 본 명세서에서 및 청구항들에서, "하이(high)" 또는 "로우(low)"와 같은 신호 또는 전압의 표시는, 그러한 신호 또는 전압이 로직 "하이" 또는 "로우"에 있는 것을 지칭할 수도 있으며, 이는 신호 또는 전압에 대한 "참"(예를 들어, = 1) 또는 "거짓"(예를 들어, = 0) 상태에 대응할 수도 있음(그러나, 대응할 필요는 없음)을 유의한다. 당업자는, 본 명세서에 설명된 로직 관례(convention)들을, 본 명세서에 설명된 것과 실질적으로 등가인 기능을 갖는 회로를 도출하도록 용이하게 변형(예를 들어, "로우"에 대해 "하이"로 및/또는 "하이"에 대해 "로우"로 치환)시킬 수도 있음이 인식될 것이다. 그러한 대안적인 예시적 실시예들은 본 발명의 범위 내인 것으로 고려된다.

[0016] 도 1은 포락선 추적(ET) 시스템(100)의 구현을 도시한다. 도 1은 예시적인 목적들만을 위해 도시되었으며, ET 시스템의 임의의 특정한 구현으로 본 발명의 범위를 제한하도록 의도되지 않음을 유의한다. 예를 들어, 아래에서 설명되는 기술들은, 도 1에 도시되지 않은 대안적이거나 부가적인 모듈들, 예컨대 전력 증폭기에 대해 점감된(stepped-down) 전압 공급을 생성하기 위해 Vbatt를 Vamp에 커플링시키는 벅 변환기를 포함하는 시스템들에 용이하게 적용될 수도 있다.

[0017] 도 1에서, 전력 증폭기(PA)(130)는 입력 전압 IN을 수신하고, 증폭된 출력 전압 OUT을 생성한다. "추적 공급 전압"으로 또한 표시되는 전압 Vamp가 PA(130)에 공급 전압으로 제공된다. Vamp는, 증폭기(140)에 의해 적어도 부분적으로 생성된다. 증폭기(140)는, "증폭기 공급 전압"으로 또한 표시되는 전압 VDD_Amp를 공급받는다. ET 시스템의 특정한 구현들에서, Vamp를 생성하기 위해, 증폭기(140)는 PA 출력 전압 OUT의 포락선을 추적하는 전압 Env를 증폭시킬 수도 있다.

[0018] 일반적으로, 증폭기(140)는 당업계에 알려진 임의의 타입의 증폭기, 예컨대 클래스 A, 클래스 B, 클래스 AB 등일 수도 있음을 유의한다. 그러한 예시적인 실시예들은 본 발명의 범위 내인 것으로 고려된다.

[0019] PA(130)에 제공되는 추적 공급 전압 Vamp는, PA(130)의 선형 동작을 보장하기에 충분한 레벨에서 유지될 수도 있지만(즉, 충분한 "헤드룸"을 제공받음), 불필요한 DC 전력 소모를 감소시킨다. 위에서 설명된 바와 같이, 특정한 구현들에서, PA(130)를 공급하기 위해 벅 변환기(도시되지 않음)가 함께 제공될 수도 있는데, 예를 들어, Vamp에서 PA(130)에 커플링되어 PA(130)의 전력 드라이빙 능력을 증가시킬 수도 있음을 유의한다.

[0020] 특정한 동작 시나리오들에서, PA에 대한 충분한 헤드룸을 유지하기 위해, 그렇지 않으면 시스템에 대해 이용가능한 최대 공급 전압, 예컨대 시스템의 배터리로부터의 공급 전압인 Vbatt의 레벨을 초과하는 레벨로 Vamp를 드라이빙할 필요가 있을 수도 있다. Vbatt는, 본 명세서에서 "부스트 공급 전압"으로 또한 표시될 수도 있음을 유의한다. 증폭기(140)가 Vbatt보다 높은 출력 Vamp를 생성하게 하기 위해, 부스트 변환기(110)가 제공되어 VDD_Amp를 생성할 수도 있다. 부스트 변환기(110)는, 도 1에 도시되진 않지만 당업계에 알려져 있는 동작 원리들에 따라, 예를 들어, 인덕터를 충전 및 방전시켜 부스팅된 출력 전압을 생성하도록 대안적으로 구성되는 복수의 스위치들을 사용하여, VDD_Amp를 Vbatt보다 높은 레벨로 부스팅할 수도 있다.

[0021] ET 시스템의 효율성을 증가시키기 위해, 부스트 변환기(110)는, 필요한 경우, 예컨대 VDD_Amp를 Vbatt 위로 상승시켜 PA(130)에 대해 충분한 헤드룸을 유지할 필요가 있다고 결정하는 경우에만 턴 온 또는 인에이블링될 수도 있다. 그러므로, 부스트 변환기(110)는, VDD_Amp가 VBatt보다 높은 레벨로 부스팅되어야 하는 경우, 즉, 부스트 변환기(110)가 인에이블링되거나 턴 온되어야 하는 경우를 표시하는 "인에이블" 신호 전압 Ven을 입력으로서 수신할 수도 있다. 본 명세서에서 및 청구항들에서, 부스트 변환기(110)가 인에이블링되어야 하는 Ven 시그널링에 대응하는 이벤트는, "인에이블 신호"가 "턴 온된" 이벤트로 또한 표시될 수도 있다.

[0022] 부스트 변환기(110)는, 부스트 변환기(110)가 인에이블링되는 경우 VDD_Amp가 부스팅되어야 하는 레벨을 표시하는 목표 전압 Vtarget을 또한 제공받을 수도 있다. Vbatt보다 높은 VDD_Amp를 제공할 필요가 없는 경우, 부스트 변환기(110)는, 턴 오프 또는 디스에이블링(disable)될 수도 있거나, 그렇지 않으면, Vbatt를 VDD_Amp에 직접 커플링시키는 "우회" 모드로 제공될 수도 있음이 인식될 것이다.

[0023] 도 2는, Ven 및 Vtarget이 Vamp를 입력으로서 사용하여 생성되는 ET 시스템(200)의 구현을 도시한다. 도 2는 예시적인 목적들만을 위해 도시되었으며, Ven 및/또는 Vtarget을 생성하기 위한 임의의 특정한 기술들로 본 발명의 범위를 제한하도록 의도되지 않음을 유의한다.

[0024] 도 2에서, 인에이블 생성 블록(210)은 Vamp에 커플링되어 인에이블 전압 Ven을 생성한다. 목표 생성 블록(220)은 Vamp에 커플링되어 타켓 전압 Vtarget을 생성한다.

[0025] 도 2는 예시적인 목적들만을 위해 도시되었으며, Ven 및 Vtarget이 반드시 도시된 바와 같이 생성되는 ET 시스템들로 본 발명의 범위를 제한하도록 의도되지 않음을 유의한다. 예를 들어, 특정한 구현들(도시되지 않음)에서, Vtarget은 도 2에 도시된 바와 같이 Vamp로부터 생성될 수도 있지만, Ven은 당업계에 알려져 있는 다른 기술들을 사용하여 (예를 들어, Vamp와 독립적으로, 그리고/또는 소프트웨어-기반 이벤트-구동형(driven) 기술들을 사용하여) 생성될 수도 있으며; 유사하게, Ven은 Vamp로부터 생성되고, Vtarget은 다른 기술들을 사용하여 생성될 수도 있다. 그러한 대안적인 구현들은 본 발명의 범위 내인 것으로 고려된다.

[0026] 도 3은 본 발명에 따른, 인에이블 생성 블록(210)의 예시적인 실시예(210.1)를 도시한다. 도 3은 예시적인 목적들만을 위해 도시되었으며, 도시된 기술들을 포함하는 예시적인 실시예들로 본 발명의 범위를 제한하도록 의도되지 않음을 유의한다.

[0027] 도 3에서, Vamp는, 제 1 미리결정된 시간 윈도우(window), 예를 들어, TWIN1에 걸쳐 Vamp에서의 피크 값을 검출하도록 구성되는 피크 검출기(320)에 커플링된다. Vamp에서의 검출된 피크 값은, 전압 Pk_Vamp1로서 출력되고, 본 명세서에서 "인에이블 피크"로서 또한 표시된다. 또한, 프로그래밍가능 헤드룸 블록(310)은, 미리결정된 헤드룸 전압 HR_1 또는 "제 1 헤드룸 전압"을 생성한다. HR_1은, 고정(static) 값일 수도 있거나, 예를 들어, 마이크로프로세서 등(도 3에 도시되지 않음)을 사용하여 동적으로 기입될 수도 있는 레지스터(도시되지 않음)의 컨텐츠들에 대응할 수도 있다.

[0028] 가산기(330)는, Pk_Vamp1을 HR_1에 더하여 신호(330a)를 생성하고, 신호(330a)는 비교기(340)의 포지티브(+) 입력에 커플링된다. 비교기(340)의 네거티브(-) 입력은 Vbatt에 커플링된다. 비교기(340)는 출력 전압 Pk_detect를 생성한다. Pk_detect는, Vamp의 피크 값 Pk_Vamp1과 헤드룸 전압 HR_1의 합이 전압 Vbatt를 초과하는지의 표시를 제공한다. Pk_detect가 하이라면, PA(130)에 충분한 헤드룸을 제공하기 위해, 부스트 변환기(110)가 인에이블링되어 Vbatt보다 높은 VDD_Amp를 생성해야 한다.

[0029] 전압 Pk_detect로부터 인에이블 전압 Ven을 생성하는 타이머 로직 블록(350)이 도 3에 추가적으로 도시된다. 타이머 로직 블록(350)의 동작이 도 4의 방법(400)을 참조하여 설명된다. 방법(400)은 예시적인 목적들만을 위해 도시되었으며, 도시된 방법을 반드시 포함하는 타이머 로직 블록들의 예시적인 실시예들로 본 발명의 범위를 제한하는 것으로 의도되지 않음을 유의한다.

[0030] 도 4의 블록(410)에서, Ven은, 초기에, 부스트 변환기(110)가 디스에이블링되는 것 또는 우회 모드로 구성되는 것에 대응하는 0으로 셋팅된다.

[0031] 블록(420)에서, Pk_detect가 하이인지가 검출된다. 하이라면, 방법은 블록(430)으로 진행한다. 하이가 아니라면, 방법은 블록(420)에서 계속 대기한다.

[0032] 블록(430)에서, Ven은 1로 셋팅된다. 일 예시적인 실시예에서, 부스트 변환기(110)는, Ven이 1로 셋팅된 경우 인에이블링되어, 예를 들어, VDD_Amp를 Vbatt보다 높은 레벨로 부스팅할 수도 있음이 인식될 것이다.

[0033] 방법은, 블록(440)에서, 지속기간 TON 동안 VEN을 1로 동일하게 유지한다. 일 예시적인 실시예에서, TON은 "인에이블 온 지속기간(enable on duration)"으로 표시되고, 예를 들어, 예컨대 마이크로프로세서 등(도 4에 도시되지 않음)을 사용하여 기입될 수도 있는 레지스터(도시되지 않음)의 컨텐츠들에 대응하는 사전-프로그래밍된 지속기간일 수도 있다. TON이 경과한 이후, 방법은 다시 블록(410)으로 진행할 수도 있고, 여기서 Ven은 다시 0으로 셋팅될 수도 있다.

[0034] 일 예시적인 실시예에서, TON의 지속기간은, 미리결정된 주파수를 갖는 클록에 의해 구동되는 카운터(도시되지 않음)를 사용하여 측정될(measured out) 수도 있다. 당업자는, 대안적인 기술들이 TON을 측정하는데 용이하게 이용될 수도 있고, 그러한 대안적인 예시적 실시예들은 본 발명의 범위 내인 것으로 고려됨을 인식할 것이다.

[0035] 도 5는, 방법(400)을 구현하는 타이머 로직 블록(350)에 대응하는 예시적인 신호 타이밍 선도들을 도시한다. 도 5는 예시적인 목적들만을 위해 도시되었으며, 도시된 특정한 타이밍 관계들을 갖는 신호들로 본 발명의 범위를 제한하도록 의도되지 않음을 유의한다.

[0036] 도 5의 시간 t0에서, Pk_detect는 로우로부터 하이로 트랜지셔닝(transition)하는 것으로 관측된다. 이것은, 예를 들어, 도 3의 전압(330a)이 (t0 이전에) Vbatt보다 적은 것으로부터 (t0에서) Vbatt보다 큰 것으로 트랜지셔닝하는 것에 대응할 수도 있다.

[0037] 시간 t0에서, 대응하게, Ven은 Pk_detect가 하이로 트랜지셔닝하는 것에 응답하여 로우로부터 하이로 트랜지셔닝하는 것으로 관측된다. Ven = 1의 셋팅이, 예를 들어, 도 4의 블록(430)에 따라 수행될 수도 있다.

[0038] Ven은, Ven이 하이로부터 로우로 트랜지셔닝할 때, 시간 t2까지 하이를 유지하는 것으로 관측된다. t0과 t2 사이의 지속기간은, 도 4의 블록(440)을 참조하여 위에서 먼저 설명된 TON(인에이블 온 지속기간)에 대응한다. 특히, Ven은 Pk_detect가 하이인 것을 검출하는 것에 응답하여 t0에서 로우로부터 하이로 트랜지셔닝하고, Ven은 로우로 복귀하기 이전에 지속기간 TON 동안 하이에 머무른다. Ven은, t0과 t2 사이의 Pk_detect에서의 임의의 트랜지셔닝에 상관없이 Pk_detect의 상승 에지에 후속하여 하이에 머무름(예를 들어, Ven은, t1에서 Pk_detect의 하강 에지가 발생할 때 하이에 머무름)을 유의한다.

[0039] 일 예시적인 실시예에서, 전압(330a)을 생성하기 위해 가산기(330)에 의해 수행되는 부가는, 심지어 부스트 변환기(110)가 차단(shut off)된 경우에도 발생할 수도 있으며, 즉, 가산기(330) 및 비교기(340)는 Ven이 하이로 어써팅(assert)될 필요가 있는지를 평가하기 위해 부스트 변환기(110)의 온-오프 상태에 상관없이 계속해서 기능할 수도 있음이 인식될 것이다.

[0040] 인에이블 생성 블록(210.1)의 타이머 로직 블록(350)에 의해 실행되는 방법(400)의 예시적인 실시예가 본 명세서에 설명되었지만, 대안적인 방법들이 본 발명의 관점에서 용이하게 도출될 수도 있음이 인식될 것이다. 예를 들어, 대안적인 예시적 실시예들(도시되지 않음)에서, 인에이블 온 지속기간 TON은, "인에이블 온 지속기간" 레지스터(도시되지 않음)의 컨텐츠들 내에 기입함으로써 재-프로그래밍될 수도 있는 파라미터이다. 또한, 예를 들어, 도 4의 블록(440)에 도시된 바와 같이, 그리고 도 5의 시간들 t0과 t2 사이에서, Ven이 하이인 때에 대응하는 "인에이블 온 간격(enable on interval)"이 Pk_detect가 하이가 된 이후에 지속기간 TON 동안 지속하는 것으로 도시되지만, 대안적인 예시적 실시예들에서, 인에이블 온 간격은 다른 이벤트들에 기초하여 시작 또는 중단되도록 선택될 수도 있다. 예를 들어, 인에이블 온 간격은, Pk_detect의 상승 에지에서 개시되고 Pk_detect의 하강 에지 이후에 지속기간 TON'까지 지속될 수도 있으며, 즉, 인에이블 온 간격은 t1 - t0 + TON'의 지속기간 동안 지속될 수도 있다. 그러한 대안적인 예시적 실시예들, 및 본 발명의 관점에서 당업자에 의해 도출가능한 (그러나, 본 명세서에 명시적으로 설명되지 않은) 다른 대안적인 예시적 실시예들은, 본 발명의 범위 내인 것으로 고려된다.

[0041] 도 6은 본 발명에 따른 목표 생성 블록(220)의 예시적인 실시예(220.1)를 도시한다. 도 6은 예시적인 목적들만을 위해 도시되었으며, 도시된 기술들을 포함하는 예시적인 실시예들로 본 발명의 범위를 제한하도록 의도되지 않음을 유의한다.

[0042] 도 6에서, Vamp는, 제 2 미리결정된 시간 윈도우, 예컨대 TWIN2에 걸쳐 Vamp의 피크 값을 검출하도록 구성되는 피크 검출기(620)에 커플링된다. 일반적으로, 목표 생성 블록(220.1)의 피크 검출기(620)에 의해 이용되는 시간 윈도우 TWIN2는, 인에이블 생성 블록(210.1)의 피크 검출기(320)에 의해 이용되는 시간 윈도우 TWIN1과 독립적일 수도 있고, 즉, 인에이블 및 목표 생성에 사용되는 피크 검출 시간 윈도우들은 서로 상이할 수도 있음을 유의한다. 그러나, 특정한 대안적인 예시적 실시예들에서, 시간 윈도우들은 동일할 수도 있다. 모든 그러한 대안적인 예시적 실시예들은 본 발명의 범위 내인 것으로 고려된다.

[0043] 피크 검출기(620)의 출력 Pk_Vamp2(본 명세서에서 "목표 피크"로 또한 표시됨)는 가산기(630)에 커플링되고, 가산기(630)는 Pk_Vamp2를 프로그래밍가능 헤드룸 블록(610)에 의해 생성되는 헤드룸 전압 HR_2 또는 "제 2 헤드룸 전압"과 더하여 Vtarget을 생성한다. 블록(610)에 의해 생성되는 HR_2는, 인에이블 생성 블록(210.1)의 프로그래밍가능 헤드룸 블록(310)에 의해 생성되는 HR_1과 독립적일 수도 있고, 즉, 인에이블 및 목표 생성에 사용되는 헤드룸 전압들은 일반적으로 서로 독립적일수도 있음을 유의한다. 그러나, 특정한 대안적인 예시적 실시예들에서, 헤드룸 전압들은 동일할 수도 있다. 모든 그러한 대안적인 예시적 실시예들은 본 발명의 범위 내인 것으로 고려된다. 가산기(630)의 출력은, 부스트 변환기(110)에 대해 목표 전압 Vtarget으로서 제공될 수도 있다.

[0044] 도 7은 본 발명에 따른 방법(700)의 예시적인 실시예를 도시한다. 도 7은 예시적인 목적들만을 위해 도시되었으며, 설명된 방법의 임의의 특정한 예시적인 실시예로 본 발명의 범위를 제한하는 것으로 의도되지 않음을 유의한다.

[0045] 도 7의 블록(710)에서, 부스트 공급 전압보다 높도록 구성가능한 증폭기 공급 전압이 생성된다.

[0046] 블록(720)에서, 인에이블 신호는, 추적 공급 전압의 인에이블 피크와 제 1 헤드룸 전압의 합이 증폭기 공급 전압보다 크다는 것을 검출하는 것에 응답하여 턴 온된다.

[0047] 블록(730)에서, 추적 공급 전압의 목표 피크와 제 2 헤드룸 전압의 합을 포함하는 목표 전압이 생성된다.

[0048] 블록(740)에서, 인에이블 신호가 턴 온되는 것에 응답하여, 증폭기 공급 전압이 목표 전압으로 드라이빙된다.

[0049] 도 8은 본 발명의 대안적인 예시적 실시예(800)를 도시하며, 여기서, 벅 변환기가 Vamp에 추가적으로 커플링된다. 도 8은 예시적인 목적들만을 위해 도시되었으며, 벅 변환기를 포함하는 예시적인 실시예들로 본 발명의 범위를 제한하는 것으로 의도되지 않음을 유의한다. 추가적으로, 도 2 및 도 8에서 유사하게 라벨링된 엘리먼트들은, 달리 언급되지 않으면 유사한 기능을 수행하는 엘리먼트들에 대응할 수도 있음을 유의한다.

[0050] 도 8에서, 벅 변환기(810)는, PA(130)의 추적 공급 전압 Vamp에 커플링된다. 벅 변환기(810)는, 필요한 경우, Vbatt를 Vbatt보다 낮은 레벨의 Vamp로 변환할 수도 있다. 벅 변환기(810)는, 도 1에 도시되진 않지만 당업계에 알려져 있는 동작 원리들에 따라, 예를 들어, 인덕터를 충전 및 방전시켜 점감된 출력 전압을 생성하도록 대안적으로 구성되는 복수의 스위치들을 사용하여 Vbatt보다 적은 레벨의 Vamp를 생성할 수도 있다. 벅 변환기(810)는, 예를 들어, 전력 공급부의 저-주파수 컨텐츠를 PA(130)에 공급할 수도 있지만, 증폭기(140)는, 예를 들어, PA출력 전압의 포락선의 변동(fluctuation)으로부터 발생하는 전력 공급부의 더 높은-주파수 컨텐츠를 PA(130)에 공급할 수도 있음이 인식될 것이다.

[0051] 본 명세서에서 그리고 청구항들에서, 엘리먼트가 다른 엘리먼트 "에 접속된" 또는 "에 커플링된" 것으로서 지칭되는 경우, 그것이 다른 엘리먼트에 직접 접속 또는 커플링될 수 있거나 개재(intervening) 엘리먼트들이 존재할 수도 있음이 이해될 것이다. 대조적으로, 엘리먼트가 다른 엘리먼트 "에 직접 접속된" 또는 "에 직접 커플링된" 것으로서 지칭되는 경우, 어느 개재 엘리먼트들도 존재하지 않는다. 또한, 엘리먼트가 다른 엘리먼트에 "전기적으로 커플링된" 것으로서 지칭되는 경우, 그것은 그러한 엘리먼트들 사이에 낮은 저항 경로가 존재한다는 것을 나타내지만, 엘리먼트가 다른 엘리먼트에 단순히 "커플링된" 것으로서 지칭되는 경우, 그러한 엘리먼트들 사이에 낮은 저항 경로가 존재할 수도 있거나 존재하지 않을 수도 있다.

[0052] 당업자들은, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 기술 및 기법을 사용하여 표현될 수도 있음을 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수도 있다.

[0053] 당업자들은 본 명세서에 기재된 예시적인 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수도 있음을 추가적으로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제한들에 의존한다. 당업자들은 설명된 기능을 각각의 특정한 애플리케이션에 대해 다양한 방식들로 구현할 수도 있지만, 그러한 구현 결정들이 본 발명의 예시적인 양상들의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.

[0054] 본 명세서에 기재된 예시적인 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예를 들어 DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다.

[0055] 본 명세서에 기재된 예시적인 양상들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독 전용 메모리(ROM), 전기적으로 프로그래밍가능 ROM(EPROM), 전기적으로 소거가능한 프로그래밍가능 ROM(EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수도 있다. ASIC은 사용자 단말에 상주할 수도 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말 내의 별개의 컴포넌트들로서 상주할 수도 있다.

[0056] 하나 또는 그 초과의 예시적인 양상들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나 이들을 통해 송신될 수도 있다. 컴퓨터-판독가능 매체들은, 일 장소에서 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함한 통신 매체들 및 컴퓨터 저장 매체들 양자를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 반송 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속수단(connection)이 컴퓨터-판독가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들이 매체의 정의에 포함된다. 본 명세서에 사용되는 바와 같이, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광 디스크(disc), 디지털 다목적 디스크(digital versatile disc)(DVD), 플로피 디스크(disk) 및 Blu-Ray 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 또한, 상기의 결합들은 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.

[0057] 기재된 예시적인 양상들의 이전 설명은 당업자가 본 발명을 사용 또는 실시할 수 있도록 제공된다. 이들 예시적인 양상들에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에 정의된 일반적인 원리들은 본 발명의 사상 또는 범위를 벗어나지 않으면서 다른 예시적인 양상들에 적용될 수도 있다. 따라서, 본 발명은 본 명세서에 설명된 예시적인 양상들로 제한되도록 의도되는 것이 아니라, 본 명세서에 기재된 원리들 및 신규한 특성들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims

장치로서,
추적(tracking) 공급 전압의 인에이블(enable) 피크와 제 1 헤드룸(headroom) 전압의 합이 증폭기 공급 전압보다 크다는 것을 검출하는 것에 응답하여, 인에이블 신호를 턴 온(turn on)하도록 구성되는 인에이블 생성 블록; 및
상기 추적 공급 전압의 목표 피크와 제 2 헤드룸 전압의 합을 포함하는 목표 전압을 생성하도록 구성되는 목표 생성 블록을 포함하며,
부스트 변환기는, 상기 부스트 변환기에 커플링되는 부스트 공급 전압보다 높은 상기 증폭기 공급 전압을 생성하도록 구성가능하고,
상기 부스트 변환기는, 상기 인에이블 신호가 턴 온되는 것에 응답하여 인에이블링되고, 인에이블링된 경우, 상기 증폭기 공급 전압을 상기 목표 전압으로 드라이빙(dirve)하도록 구성되는, 장치.
제 1 항에 있어서,
상기 증폭기 공급 전압을 공급받는 증폭기를 더 포함하며,
상기 증폭기는, 상기 추적 공급 전압을 출력하도록 구성되는 클래스 AB 증폭기이고, 상기 추적 공급 전압은, 입력 전압을 증폭하여 출력 전압을 생성하도록 구성되는 전력 증폭기에 공급되는, 장치.
제 2 항에 있어서,
상기 전력 증폭기를 더 포함하며,
상기 증폭기는, 상기 전력 증폭기 출력 전압의 포락선(envelope)을 추적하는 포락선 신호로부터 상기 추적 공급 전압을 생성하도록 구성되는, 장치.
제 1 항에 있어서,
상기 추적 공급 전압의 상기 인에이블 피크는, 제 1 미리결정된 시간 간격에 걸친 상기 추적 공급 전압의 피크에 대응하는, 장치.
제 4 항에 있어서,
상기 추적 공급 전압의 상기 목표 피크는, 제 2 미리결정된 시간 간격에 걸친 상기 추적 공급 전압의 피크에 대응하고,
상기 제 1 미리결정된 시간 간격 및 상기 제 2 미리결정된 시간 간격은 서로 상이한, 장치.
제 4 항에 있어서,
상기 목표 피크 및 상기 인에이블 피크는 동일한, 장치.
제 1 항에 있어서,
상기 제 1 헤드룸 전압 및 상기 제 2 헤드룸 전압은 서로 상이한, 장치.
제 1 항에 있어서,
상기 인에이블 생성 블록은, 미리결정된 인에이블 온 지속기간(enable on duration) 동안 상기 인에이블 신호를 턴 온하도록 구성되는, 장치.
제 1 항에 있어서,
상기 추적 공급 전압에 커플링되는 벅 변환기(buck converter)를 더 포함하는, 장치.
제 1 항에 있어서,
상기 인에이블 생성 블록은, 상기 부스트 변환기가 디스에이블링(disable)되는 경우, 상기 증폭기 공급 전압보다 큰 상기 합을 검출하도록 구성되는, 장치.
방법으로서,
부스트 공급 전압보다 더 높도록 구성가능한 증폭기 공급 전압을 생성하는 단계;
추적 공급 전압의 인에이블 피크와 제 1 헤드룸 전압의 합이 상기 증폭기 공급 전압보다 크다는 것을 검출하는 것에 응답하여 인에이블 신호를 턴 온하는 단계;
상기 추적 공급 전압의 목표 피크와 제 2 헤드룸 전압의 합을 포함하는 목표 전압을 생성하는 단계;
상기 인에이블 신호가 턴 온되는 것에 응답하여 상기 증폭기 공급 전압을 상기 목표 전압으로 드라이빙하는 단계를 포함하는, 방법.
제 11 항에 있어서,
상기 증폭기 공급 전압을, 상기 추적 공급 전압을 출력하도록 구성되는 증폭기에 공급하는 단계; 및
입력 전압을 증폭하여 출력 전압을 생성하도록 구성되는 전력 증폭기에 상기 추적 공급 전압을 공급하는 단계를 더 포함하며,
상기 증폭기는, 상기 전력 증폭기 출력 전압의 포락선을 추적하는 포락선 신호로부터 상기 추적 공급 전압을 생성하도록 구성되는, 방법.
제 11 항에 있어서,
미리결정된 인에이블 온 지속기간 동안 상기 인에이블 신호를 온으로 유지하는 단계를 더 포함하는, 방법.
제 11 항에 있어서,
제 1 미리결정된 시간 간격에 걸쳐 상기 추적 공급 전압의 피크를 검출함으로써 상기 인에이블 피크를 생성하는 단계; 및
상기 제 1 미리결정된 시간 간격과는 상이한 제 2 미리결정된 시간 간격에 걸쳐 상기 추적 공급 전압의 피크를 검출함으로써 상기 목표 피크를 생성하는 단계를 더 포함하는, 방법.
제 11 항에 있어서,
상기 증폭기 공급 전압이 상기 부스트 공급 전압보다 높도록 구성되지 않는 경우, 상기 증폭기 공급 전압보다 큰 상기 제 1 헤드룸 전압과 상기 인에이블 피크의 합을 검출하는 단계를 더 포함하는, 방법.
장치로서,
부스트 공급 전압보다 더 높도록 구성가능한 증폭기 공급 전압을 생성하기 위한 수단;
추적 공급 전압의 인에이블 피크와 제 1 헤드룸 전압의 합이 상기 증폭기 공급 전압보다 크다는 것을 검출하는 것에 응답하여 인에이블 신호를 턴 온하기 위한 수단;
상기 추적 공급 전압의 목표 피크와 제 2 헤드룸 전압의 합을 포함하는 목표 전압을 생성하기 위한 수단;
상기 인에이블 신호가 턴 온되는 것에 응답하여 상기 증폭기 공급 전압을 상기 목표 전압으로 드라이빙하기 위한 수단을 포함하는, 장치.
제 16 항에 있어서,
상기 증폭기 공급 전압을, 상기 추적 공급 전압을 출력하도록 구성되는 증폭기에 공급하기 위한 수단;
입력 전압을 증폭하여 출력 전압을 생성하도록 구성되는 전력 증폭기에 상기 추적 공급 전압을 공급하기 위한 수단을 더 포함하며,
상기 증폭기는, 상기 전력 증폭기 출력 전압의 포락선을 추적하는 포락선 신호로부터 상기 추적 공급 전압을 생성하도록 구성되는, 장치.
제 16 항에 있어서,
미리결정된 인에이블 온 지속기간 동안 상기 인에이블 신호를 온으로 유지하기 위한 수단을 더 포함하는, 장치.
제 16 항에 있어서,
제 1 미리결정된 시간 간격에 걸쳐 상기 추적 공급 전압의 피크를 검출함으로써 상기 인에이블 피크를 생성하기 위한 수단; 및
상기 제 1 미리결정된 시간 간격과는 상이한 제 2 미리결정된 시간 간격에 걸쳐 상기 추적 공급 전압의 피크를 검출함으로써 상기 목표 피크를 생성하기 위한 수단을 더 포함하는, 장치.
제 16 항에 있어서,
상기 증폭기 공급 전압이 상기 부스트 공급 전압보다 높도록 구성되지 않는 경우, 상기 증폭기 공급 전압보다 큰 상기 제 1 헤드룸 전압과 상기 인에이블 피크의 합을 검출하기 위한 수단을 더 포함하는, 장치.