KR20150075947A - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR20150075947A
KR20150075947A KR1020130164405A KR20130164405A KR20150075947A KR 20150075947 A KR20150075947 A KR 20150075947A KR 1020130164405 A KR1020130164405 A KR 1020130164405A KR 20130164405 A KR20130164405 A KR 20130164405A KR 20150075947 A KR20150075947 A KR 20150075947A
Authority
KR
South Korea
Prior art keywords
lines
horizontal
line
light emitting
organic light
Prior art date
Application number
KR1020130164405A
Other languages
Korean (ko)
Other versions
KR102132864B1 (en
Inventor
나상현
최지민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130164405A priority Critical patent/KR102132864B1/en
Publication of KR20150075947A publication Critical patent/KR20150075947A/en
Application granted granted Critical
Publication of KR102132864B1 publication Critical patent/KR102132864B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

The present invention relates to an organic light emitting display device. More specifically, in the organic light emitting display device, the number of the vertical signal lines which are connected to a gate driver arranged to face a data driver is smaller than the number of the lines which are formed to be perpendicular to the vertical signal lines and are connected to the vertical signal lines. Accordingly, the organic light emitting display device includes: an organic light emitting panel; a data driver; and a gate driver. The organic light emitting panel has g horizontal signal lines made of k-lines, g/k vertical signal lines which are formed to be perpendicular to the horizontal signal lines and connected to the horizontal signal lines, d data lines perpendicular to the horizontal signal lines, and organic light emitting diodes. The data driver is formed on a first non-display area of the organic light emitting panel and supplies a data voltage to the data lines. The gate driver is formed on a second non-display area among the non-display areas of the organic light emitting area facing the first non-display area and is connected to the g/k vertical signal lines.

Description

유기발광표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 발명은 유기발광표시장치에 관한 것으로서, 특히, 네로우 베젤(narrow bezel)의 구현이 가능한 유기발광표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light emitting display, and more particularly, to an organic light emitting display capable of implementing a narrow bezel.

휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD : Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP : Plasma Display Panel), 유기발광표시장치(OLED : Organic Light Emitting Display Device) 등이 있으며, 최근에는 전기영동표시장치(EPD : ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다. Flat panel displays (FPDs) are used in various types of electronic products including mobile phones, tablet PCs, and notebook computers. Examples of flat panel display devices include a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting display (OLED) (EPD: ELECTROPHORETIC DISPLAY) are also widely used.

평판표시장치(이하, 간단히 '표시장치'라 함)들 중에서, 액정표시장치(LCD)는 액정의 광학적 이방성을 이용하여 화상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점이 있기 때문에, 널리 이용되고 있다. 또한, 표시장치들 중에서, 유기발광표시장치(Organic Light Emitting Display Device)는, 응답속도가 1ms 이하로서 고속의 응답속도를 갖고, 소비 전력이 낮으며, 자체 발광함으로 시야각에 문제가 없기 때문에, 차세대 평판표시장치로 주목받고 있다.Among flat panel display devices (hereinafter, simply referred to as 'display devices'), a liquid crystal display (LCD) is an apparatus for displaying an image using the optical anisotropy of liquid crystal, and has advantages of thinness, small size, low power consumption, Because it is widely used. Of the display devices, an organic light emitting display device has a response speed of 1 ms or less, a high response speed, low power consumption, and self-emission, so that there is no problem in viewing angle. Therefore, And is attracting attention as a flat panel display device.

표시장치에 대한 연구는 기술적인 면과, 디자인적인 면으로 구분될 수 있으며, 최근에는, 수요자들에게 보다 어필할 수 있는 디자인적인 면에서의 연구개발의 필요성이 특히 부각되고 있다. 이에 따라, 표시장치의 두께를 최소화(슬림화)하는 노력이 꾸준히 진행되고 있다. 또한, 표시장치의 테두리 부분을 좁게 형성하는 기술(Narrow bezel)에 대한 연구도 활발히 진행되고 있다. 이에 따라, 최근에는, 게이트 드라이버가 데이터 드라이버(30)와 마주보는 방향에 형성되는 게이트 링크 인 어레이(GLA : Gate Link in Array) 방식이 이용되고 있다.Research on display devices can be classified into technical aspects and design aspects. In recent years, the need for research and development in design aspects that appeal to consumers has been particularly emphasized. Accordingly, efforts to minimize (thin) the thickness of the display device have been steadily progressing. In addition, a technique for forming a narrow edge portion of a display device (narrow bezel) has been actively researched. Accordingly, in recent years, a gate link in array (GLA) method in which a gate driver is formed in a direction facing the data driver 30 is used.

도 1은 종래의 표시장치의 구성을 나타낸 예시도로서, 특히, 게이트 링크 인 어레이(GLA) 방식을 이용하는 표시장치의 구성을 나타내고 있다. FIG. 1 is a diagram showing a configuration of a conventional display device, and particularly shows a configuration of a display device using an array (GLA) system which is a gate link.

종래의 게이트 링크 인 어레이(GLA) 방식을 이용한 표시장치는, 도 1에 도시된 바와 같이, 영상을 출력하는 표시영역과, 표시영역 주변의 비표시영역으로 형성된 패널(10), 상기 패널(10)에 형성된 수평 신호 라인들(HL1 to HLg)과 수직 신호 라인들(VL1 to VLg)을 구동하기 위한 게이트 드라이버(20), 상기 패널에 형성된 데이터 라인들(미도시)을 구동하기 위한 데이터 드라이버(30) 및 상기 데이터 드라이버(30)와 상기 게이트 드라이버(20)를 구동하기 위한 타이밍 컨트롤러(40)를 포함한다. As shown in Fig. 1, a display device using a conventional gate link array (GLA) system includes a panel 10 formed of a display area for outputting an image and a non-display area around the display area, A gate driver 20 for driving the horizontal signal lines HL1 to HLg and the vertical signal lines VL1 to VLg formed on the panel, a data driver (not shown) for driving the data lines 30 and a timing controller 40 for driving the data driver 30 and the gate driver 20.

이 경우, 상기 게이트 드라이버(20)는 상기 데이터 드라이버(30)와 마주보도록, 상기 패널(10)에 형성된다. In this case, the gate driver 20 is formed on the panel 10 so as to face the data driver 30.

상기 타이밍 컨트롤러(40)는 상기 패널(10)에 장착될 수도 있으나, 도 1에 도시된 바와 같이, 인쇄회로기판(50)에 장착될 수 있다. 이 경우, 상기 인쇄회로기판(50)은, 상기 게이트 드라이버(20)가 장착되는 비표시영역에서, 상기 패널(10)과 전기적으로 연결될 수 있다. The timing controller 40 may be mounted on the panel 10, but may be mounted on the printed circuit board 50, as shown in FIG. In this case, the printed circuit board 50 may be electrically connected to the panel 10 in a non-display area where the gate driver 20 is mounted.

상기한 바와 같이, 최근에는, 표시장치의 테두리 부분을 좁게 형성하는 기술(Narrow bezel)에 대한 연구가 활발히 진행되고 있다. 이에 따라, 도 1에 도시된 바와 같이, 게이트 드라이버(20)가 데이터 드라이버(30)와 마주보는 방향에 형성되는 게이트 링크 인 어레이(GLA : Gate Link in Array) 방식이 이용되고 있다.[0004] As described above, in recent years, research has been actively conducted on a narrow bezel in which the edge portion of the display device is narrowly formed. Accordingly, as shown in FIG. 1, a Gate Link in Array (GLA) scheme is used in which the gate driver 20 is formed in a direction facing the data driver 30.

상기 게이트 링크 인 어레이(GLA) 방식을 이용한 표시장치에서는, 상기 게이트 드라이버(20)로부터 연장되어 있는 수직 신호 라인들(VL1 to VLg)이, 상기 데이터 드라이버(30)로부터 연장되어 있는 데이터 라인들(미도시)과 나란하게 상기 패널(10)에 형성되어 있다. 상기 수직 신호 라인들(VL1 to VLg)은, 상기 데이터 라인과 수직하게 상기 패널(10)에 형성되어 있는 수평 신호 라인들(HL1 to HLg)에 연결되어 있다. The vertical signal lines VL1 to VLg extending from the gate driver 20 are connected to the data lines 30 extending from the data driver 30 in the display device using the gate- (Not shown) formed on the panel 10 in parallel. The vertical signal lines VL1 to VLg are connected to the horizontal signal lines HL1 to HLg formed on the panel 10 perpendicularly to the data lines.

상기 패널(10)이, 유기발광다이오드로 형성된 유기발광패널인 경우, 상기 유기발광다이오드의 보상 또는 상기 유기발광다이오드의 구동을 위해, 상기 패널(10)의 각 수평라인에 형성되어 있는 픽셀들에는, 적어도 두 개 이상의 제어신호들이 공급될 수 있다. In the case where the panel 10 is an organic light emitting panel formed of an organic light emitting diode, in order to compensate the organic light emitting diode or to drive the organic light emitting diode, pixels formed on each horizontal line of the panel 10 , At least two or more control signals may be supplied.

예를 들어, 상기 패널(10)의 각 수평라인에 형성되어 있는 픽셀들로, 스캔펄스, 초기화 제어신호 및 센싱 제어신호가 공급되어야 하는 경우, 상기 수평 신호 라인들(HL1 to HLg) 각각은, 상기 패널(10)의 수평라인에 형성되어 있는 픽셀들로 스캔펄스를 공급하기 위한 수평 게이트 라인(HGL), 상기 픽셀에 형성되어 있는 초기화용 트랜지스터의 구동을 위해 초기화 제어신호를 공급하기 위한 수평 초기화 라인(HILa) 및 상기 픽셀에 형성되어 있는 센싱용 트랜지스터의 구동을 위해 센싱 제어신호를 공급하기 위한 수평 센싱 라인(HILb)을 포함한다.For example, when the scan pulse, the initialization control signal, and the sensing control signal are supplied to the pixels formed on the respective horizontal lines of the panel 10, each of the horizontal signal lines HL1 to HLg, A horizontal gate line HGL for supplying scan pulses to the pixels formed in the horizontal line of the panel 10, a horizontal initializing line HGL for supplying an initialization control signal for driving the initializing transistor formed in the pixel, And a horizontal sensing line HILb for supplying a sensing control signal for driving the sensing transistor formed in the pixel HILa and the pixel.

이 경우, 상기 패널(10)에, 도 1에 도시된 바와 같이, g개의 수평라인이 형성되어 있는 경우, 상기 패널(10)에는 g개의 상기 수평 신호 라인들(HL1 to HLg) 및 g개의 상기 수직 신호 라인들(VL1 to VLg)이 형성되어 있다. 상기 g개의 상기 수평 신호 라인들(HL1 to HLg) 각각은 상기 수평 게이트 라인(HGL), 상기 수평 초기화 라인(HILa) 및 상기 수평 센싱 라인(HILb)를 포함하고 있으며, g개의 상기 수직 신호 라인들(VL1 to VLg) 각각은, 상기 수평 게이트 라인(HGL)과 연결되어 있는 수직 게이트 라인(VGL), 상기 수평 초기화 라인(HILa)과 연결되어 있는 수직 초기화 라인(VELa) 및 상기 수평 센싱 라인(HILb)과 연결되어 있는 수직 센싱 라인(VELb)을 포함하고 있다. In this case, when g horizontal lines are formed on the panel 10 as shown in FIG. 1, the panel 10 includes g horizontal signal lines (HL1 to HLg) and g vertical lines Vertical signal lines VL1 to VLg are formed. Each of the g horizontal signal lines HL1 to HLg includes the horizontal gate line HGL, the horizontal initialization line HILa and the horizontal sensing line HILb, Each of the vertical sensing lines VL1 to VLg includes a vertical gate line VGL connected to the horizontal gate line HGL, a vertical initialization line VELa connected to the horizontal initialization line HILa, And a vertical sensing line VELb connected to the vertical sensing line VELb.

즉, 게이트 링크 인 어레이(GLA) 방식을 이용한 종래의 표시장치에 적용되는 상기 게이트 드라이버(200)는, 상기한 설명 및 도 1에 도시된 바와 같이, g개의 각 수평라인마다 형성되어 있는 세 개의 라인들(HGL, HILa, HILb)로 세 개의 제어신호를 전송하기 위해, g개의 상기 수직 신호 라인들(VL1 to VLg)과 연결되어 있으며, g개의 상기 수직 신호 라인들은 세 개의 라인들(VGL, VELa, VELb)을 포함하고 있다.That is, the gate driver 200 applied to the conventional display device using the gate-line array (GLA) method has three gates formed for each g horizontal lines, as shown in the above description and FIG. 1 The g vertical signal lines are connected to the g vertical signal lines VL1 to VLg to transmit three control signals to the lines HGL, HILa and HILb, VELa, and VELb).

따라서, g개의 상기 수평 신호 라인들(HL1 to HLg)이 상기 패널(10)에 형성되어 있는 경우, 상기 게이트 드라이버(20)에는 총 3 x g개의 라인들이 연결되어야 한다. 이에 따라, 상기 게이트 드라이버(20)의 제조 비용이 상승되고 있다. 또한, 상기 패널(10)에 형성되어 있는 상기 3 x g개의 라인들을 상기 게이트 드라이버(20)에 연결시키는 과정도 복잡해 지고 있다. Therefore, when the g horizontal signal lines (HL1 to HLg) are formed on the panel 10, a total of 3 x g lines must be connected to the gate driver 20. As a result, the manufacturing cost of the gate driver 20 is increased. Also, the process of connecting the 3 x g lines formed in the panel 10 to the gate driver 20 is also complicated.

또한, 종래의 유기발광표시장치에서는, 상기 패널(10)을 형성하는 수직배선이 많아짐에 따라, 상기 패널(10)의 비표시영역들 중, 상기 게이트 드라이버(20)가 장착되는 상단 베젤의 공간 자유도가 감소되며, 이에 따라, 상하 메탈 배선간의 쇼트 위험성이 늘어나고 있다.In the conventional organic light emitting diode display, as the number of vertical wirings for forming the panel 10 increases, the width of the space (not shown) of the upper bezel, on which the gate driver 20 is mounted, The degree of freedom is reduced, whereby the risk of short-circuiting between the upper and lower metal wirings is increased.

본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 데이터 드라이버와 마주보도록 배치되어 있는 게이트 드라이버에 연결되어 있는 수직 신호 라인들의 갯수가, 상기 수직 신호 라인들과 수직하게 형성되어 있으며, 상기 수직 신호 라인들과 연결되어 있는, 라인들의 갯수보다 작게 형성되어 있는, 유기발광표시장치를 제공하는 것을 기술적 과제로 한다. SUMMARY OF THE INVENTION The present invention has been proposed in order to solve the above-mentioned problems, and it is an object of the present invention to provide a vertical signal line driver circuit, Wherein the number of lines is smaller than the number of lines connected to the lines.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기발광표시장치는, k개의 라인들로 형성되어 있는 수평 신호 라인들이 g개 형성되어 있고, 상기 수평 신호 라인들과 수직하게 형성되어 상기 수평 신호 라인들과 연결되는 g/k개의 수직 신호 라인들이 형성되어 있고, 상기 수평 신호 라인들과 수직한 d개의 데이터 라인들이 형성되어 있으며, 유기발광다이오드들로 형성되어 있는 유기발광패널; 상기 유기발광패널의 제1비표시영역에 형성되어 있으며, 상기 데이터 라인들로 데이터 전압을 공급하는 데이터 드라이버; 및 상기 유기발광패널의 비표시영역들 중 상기 제1비표시영역과 마주보고 있는 제2비표시영역에 형성되어 있으며, g/k개의 상기 수직 신호 라인들과 연결되어 있는 게이트 드라이버를 포함한다.According to an aspect of the present invention, there is provided an organic light emitting diode display having g horizontal signal lines formed by k lines and being formed perpendicular to the horizontal signal lines, An organic light emitting diode (OLED) panel including g / k vertical signal lines connected to the horizontal signal lines and d data lines perpendicular to the horizontal signal lines; A data driver formed in a first non-display region of the organic light emitting panel and supplying a data voltage to the data lines; And a gate driver formed in a second non-display region of the non-display regions of the organic light emitting panel facing the first non-display region, the gate driver being connected to the g / k vertical signal lines.

본 발명에 의하면, 게이트 드라이버와 데이터 드라이버가 유기발광패널의 상측과 하측에 형성되기 때문에, 상기 유기발광패널의 좌우측 베젤의 폭이 감소될 수 있다. According to the present invention, since the gate driver and the data driver are formed on the upper and lower sides of the organic luminescent panel, the widths of the left and right bezels of the organic luminescent panel can be reduced.

또한, 본 발명에 의하면, 게이트 드라이버에 연결되어 있는 수직 신호 라인들의 갯수가, 각 픽셀들에 제어신호들을 공급하기 위해 상기 수직 신호 라인들과 수직한 방향으로 형성되어 있는 라인들의 갯수보다 작기 때문에, 상기 게이트 드라이버를 제조하는 비용이 절감될 수 있으며, 상기 게이트 드라이버를 상기 수직 신호 라인들에 연결시키는 공정이 간편해 질 수 있다. According to the present invention, since the number of vertical signal lines connected to the gate driver is smaller than the number of lines formed in a direction perpendicular to the vertical signal lines for supplying control signals to the respective pixels, The cost of manufacturing the gate driver can be reduced and the process of connecting the gate driver to the vertical signal lines can be simplified.

도 1은 종래의 표시장치의 구성을 나타낸 예시도.
도 2는 본 발명에 따른 유기발광표시장치의 일실시예 구성도.
도 3은 본 발명의 제1실시예에 따른 유기발광표시장치에 적용되는 유기발광패널의 구조를 나타낸 예시도.
도 4는 본 발명의 제2실시예에 따른 유기발광표시장치에 적용되는 유기발광패널의 구조를 나타낸 예시도.
도 5는 본 발명에 따른 유기발광표시장치에 적용되는 픽셀 회로의 예시도.
도 6은 본 발명에 따른 유기발광표시장치에 적용되는 제어신호들을 나타낸 타이밍도.
도 7 내지 도 10은 본 발명에 따른 유기발광표시장치의 구동방법을 설명하기 위한 예시도들. BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is an exemplary view showing a configuration of a conventional display device. Fig.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light emitting display.
4 is a view illustrating a structure of an organic light emitting display panel applied to an organic light emitting display according to a second embodiment of the present invention.
5 is an illustration of a pixel circuit applied to an organic light emitting display according to the present invention.
6 is a timing diagram showing control signals applied to the organic light emitting display according to the present invention.
7 to 10 are views for explaining a driving method of an organic light emitting display according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 유기발광표시장치의 일실시예 구성도이다. 2 is a block diagram of an organic light emitting display according to an embodiment of the present invention.

본 발명에 따른 유기발광표시장치는, 도 2에 도시된 바와 같이, 표시영역(101)의 외곽의 하상좌우 측면에 제1, 제2, 제3 및 제4비표시영역이 형성되어 있고, k개의 라인들로 형성되어 있는 수평 신호 라인(HL)들이 g개 형성되어 있고, 상기 수평 신호 라인(HL)들과 수직하게 형성되어 상기 수평 신호 라인(HL)들과 연결되는 g/k개의 수직 신호 라인(VSL)들이 형성되어 있고, 상기 수평 신호 라인(HL)들과 수직한 d개의 데이터 라인(DL)들이 형성되어 있으며, 유기발광다이오드(OLED)들로 형성되어 있는 유기발광패널(100), 상기 표시영역(101)에서 제1방향으로 형성되어 있는 데이터 라인들(DL1 to DLd)로 데이터 전압을 공급하기 위해 상기 제1비표시영역에 형성되어 있는 데이터 드라이버(300), 상기 유기발광패널(100)의 상기 비표시영역들 중 상기 제1비표시영역과 마주보고 있는 상기 제2비표시영역에 형성되어 있으며, g/k개의 상기 수직 신호 라인(VSL)들과 연결되어 있는 게이트 드라이버(200) 및 상기 데이터 드라이버(300)와 상기 게이트 드라이버(200)를 구동시키기 위한 타이밍 컨트롤러(400)를 포함한다.
2, the first, second, third, and fourth non-display regions are formed on the left and right sides of the bottom of the outer region of the display region 101, and k G vertical signal lines HL formed vertically to the horizontal signal lines HL and connected to the horizontal signal lines HL, The OLED panel 100 is formed with organic light emitting diodes (OLEDs), in which d lines DL are formed perpendicular to the horizontal signal lines HL, A data driver 300 formed in the first non-display region to supply a data voltage to the data lines DL1 to DLd formed in the first direction in the display region 101, 100) facing the first non-display area of the non-display areas The gate driver 200 and the gate driver 200, which are formed in the second non-display area and connected to the g / k vertical signal lines VSL, And a timing controller (400).

우선, 상기 유기발광패널(100)에는 상기 수평 신호 라인(HL)들과, 상기 수직 신호 라인(VSL) 및 상기 데이터 라인(DL)들이 형성되어 있으며, 상기 수평 신호 라인(HL)들과, 상기 데이터 라인(DL)들이 교차하는 영역마다 픽셀(110)이 형성되어 있다. First, the organic light emitting panel 100 is formed with the horizontal signal lines HL, the vertical signal lines VSL and the data lines DL, and the horizontal signal lines HL, A pixel 110 is formed in each region where the data lines DL intersect.

첫째, 상기 픽셀(110)들 각각은, 광을 출력하는 유기발광다이오드(OLED) 및 상기 유기발광다이오드를 구동하기 위한 픽셀 회로를 포함한다. First, each of the pixels 110 includes an organic light emitting diode (OLED) for outputting light and a pixel circuit for driving the organic light emitting diode.

상기 유기발광다이오드는, 기판, 상기 기판 상에 형성되는 애노드(Anode), 상기 애노드 상에 형성되는 유기발광층 및 상기 유기발광층 상에 형성되는 캐소드(Cathode)를 포함한다. The organic light emitting diode includes a substrate, an anode formed on the substrate, an organic light emitting layer formed on the anode, and a cathode formed on the organic light emitting layer.

상기 애노드(Anode)는, 상기 픽셀 회로에 형성되어 있는 구동 트랜지스터에 의해 전송되는 전류에 의해 광을 출력하며, 상기 캐소드 상단에는 상부 기판이 합착되어 있다. 상기 애노드는, 투명한 전도성 물질, 예를 들어, 인듐 주석 산화물(ITO : Indium Tin Oxide)(이하, 간단히 'ITO'라 함)로 구성될 수 있다. 상기 캐소드(Cathode) 역시 상기 ITO로 구성될 수 있다. The anode outputs light by a current transmitted by a driving transistor formed in the pixel circuit, and an upper substrate is bonded to the cathode upper end. The anode may be formed of a transparent conductive material, for example, indium tin oxide (ITO) (hereinafter, simply referred to as ITO). The cathode may also be made of the ITO.

상기 유기발광부는, 정공수송층(hole transport layer : HTL), 발광물질층(emission material layer : EML) 및 전자수송층(electron transport layer : ETL)을 포함하여 구성될 수 있다. The organic light emitting unit may include a hole transport layer (HTL), an emission material layer (EML), and an electron transport layer (ETL).

상기 유기발광부의 발광 효율을 향상시키기 위하여, 상기 애노드(Anode)와 상기 정공수송층(HTL) 사이에는, 정공주입층(hole injection layer : HIL)이 형성될 수 있으며, 상기 캐소드와 상기 전자수송층(ETL) 사이에는 전자주입층(electron injection layer : EIL)이 형성될 수 있다. A hole injection layer (HIL) may be formed between the anode and the hole transport layer (HTL) to improve the luminous efficiency of the organic light emitting portion. The cathode and the electron transport layer An electron injection layer (EIL) may be formed.

상기 유기발광다이오드의 구조 및 기능은, 현재 일반적인 유기발광표시장치에 적용되는 픽셀 회로의 구조 및 기능과 동일함으로, 이에 대한 상세한 설명은 생략된다. The structure and function of the organic light emitting diode are the same as the structure and function of a pixel circuit applied to general organic light emitting display devices, and a detailed description thereof will be omitted.

상기 픽셀 회로는, 상기 데이터 라인(DL)과 상기 게이트 라인(GL)에 접속되어 상기 유기발광다이오드(OLED)를 제어하기 위한 적어도 두 개 이상의 트랜지스터들 및 스토리지 캐패시터를 포함하여 구성될 수 있다. The pixel circuit may include at least two transistors and a storage capacitor connected to the data line DL and the gate line GL to control the organic light emitting diode OLED.

상기 유기발광다이오드(OLED)의 애노드는, 상기 픽셀 회로의 제1전원(EVDD)에 접속되고, 상기 캐소드는 상기 픽셀 회로의 제2전원(EVSS)에 접속된다. 상기 유기발광다이오드(OLED)는, 상기 구동 트랜지스터로부터 공급되는 전류에 대응되어 소정 휘도의 광을 출력한다.The anode of the organic light emitting diode (OLED) is connected to a first power supply (EVDD) of the pixel circuit, and the cathode is connected to a second power supply (EVSS) of the pixel circuit. The organic light emitting diode OLED outputs light having a predetermined luminance corresponding to the current supplied from the driving transistor.

상기 픽셀 회로는, 상기 수평 신호 라인을 형성하는 게이트 라인에 스캔펄스가 공급될 때, 상기 데이터 라인으로 공급되는 데이터 전압에 따라, 상기 유기발광다이오드(OLED)로 공급되는 전류량을 제어한다. The pixel circuit controls an amount of current supplied to the organic light emitting diode (OLED) according to a data voltage supplied to the data line when a scan pulse is supplied to a gate line forming the horizontal signal line.

이를 위해, 상기 구동트랜지스터는, 상기 제1전원(EVDD)과 상기 유기발광다이오드(OLED)의 애노드 사이에 접속되며, 상기 스위칭 트랜지스터는, 상기 구동 트랜지스터와 상기 데이터 라인과 상기 게이트 라인 사이에 접속된다. To this end, the driving transistor is connected between the first power source (EVDD) and the anode of the organic light emitting diode (OLED), and the switching transistor is connected between the driving transistor, the data line and the gate line .

특히, 본 발명에 따른 유기발광표시장치에 적용되는 상기 픽셀 회로는, 상기 유기발광다이오드(OLED)의 특성을 보상하여, 상기 유기발광다이오드가 정상적으로 광을 출력하도록 하는 기능을 수행할 수 있다. In particular, the pixel circuit applied to the organic light emitting diode display according to the present invention may perform a function of compensating the characteristics of the organic light emitting diode (OLED) so that the organic light emitting diode normally outputs light.

상기 유기발광다이오드(OLED)의 특성을 보상하는 방법에는, 내부 보상 방법과 외부 보상 방법이 있으며, 본 발명에 따른 유기발광표시장치는 내부 보상 방법을 이용하고 있다. Methods for compensating the characteristics of the organic light emitting diode (OLED) include an internal compensation method and an external compensation method. The organic light emitting display according to the present invention uses an internal compensation method.

상기 내부 보상 기능을 수행하기 위해, 상기 픽셀 회로에는, 적어도 두 개 이상의 박막트랜지스터들이 추가적으로 형성되어 있다. 또한, 상기 픽셀 회로를 구동하기 위해, 상기 스캔펄스를 포함한 적어도 세 개 이상의 제어신호들이, 상기 픽셀 회로로 공급된다. 또한, 상기 세 개 이상의 제어신호들을 공급하기 위해, 상기 픽셀 회로에는 세 개의 라인들이 연결되어 있다.In order to perform the internal compensation function, at least two or more thin film transistors are additionally formed in the pixel circuit. Further, in order to drive the pixel circuit, at least three control signals including the scan pulse are supplied to the pixel circuit. Further, in order to supply the three or more control signals, three lines are connected to the pixel circuit.

즉, 본 발명에 따른 유기발광표시장치에 적용되는 상기 픽셀 회로는, 내부 보상 방법을 이용하여 상기 유기발광다이오드를 구동할 수 있으며, 특히, 세 개 이상의 라인들을 통해 공급되는 세 개 이상의 제어신호들을 이용하여 상기 픽셀 회로를 구동할 수 있다. 세 개 이상의 제어신호들을 이용하여, 상기 유기발광다이오드를 구동하는 상기 픽셀 회로는 다양한 구조로 형성될 수 있다. That is, the pixel circuit applied to the organic light emitting diode display according to the present invention can drive the organic light emitting diode using an internal compensation method. In particular, the pixel circuit can drive three or more control signals supplied through three or more lines To drive the pixel circuit. By using three or more control signals, the pixel circuit for driving the organic light emitting diode can be formed in various structures.

상기 픽셀 회로의 구조 및 동작 방법의 일예는, 도 5 내지 도 9를 참조하여 설명된다. An example of the structure and operation method of the pixel circuit will be described with reference to Figs. 5 to 9. Fig.

둘째, 상기 수평 신호 라인(HL)들은, 상기 유기발광패널(100)의 수평라인의 갯수와 대응되는 갯수만큼 상기 유기발광패널(100)에 형성되어 있다. 상기 수평라인은, 상기 유기발광패널(100)의 가로 방향의 하나의 라인을 말하는 것으로서, 상기 수평라인에는 d개의 픽셀들이 형성되어 있다. Second, the horizontal signal lines HL are formed on the organic light emitting panel 100 by a number corresponding to the number of horizontal lines of the organic light emitting panel 100. The horizontal line refers to one horizontal line of the organic light emitting panel 100, and d pixels are formed on the horizontal line.

예를 들어, 상기 수평라인이 1080개인 경우, 상기 수평 신호 라인(HL)들의 갯수인 g는 1080이 된다. 상기 수평 신호 라인들(HL1 to HLg)의 갯수는 상기 유기발광패널(100)의 해상도 및 크기 등에 따라 다양하게 설정될 수 있다.For example, if the number of horizontal lines is 1080, the number g of the horizontal signal lines HL is 1080. The number of the horizontal signal lines HL1 to HLg may be variously set according to the resolution and size of the organic light emitting panel 100. [

상기 수평 신호 라인들(HL1 to HLg) 각각은, k 개의 라인들을 포함할 수 있다. 상기 k는 상기 픽셀 회로에 공급되는 제어신호의 갯수와 동일하다. Each of the horizontal signal lines HL1 to HLg may include k lines. K is equal to the number of control signals supplied to the pixel circuit.

따라서, 상기 유기발광패널(100)의 수평라인 방향으로 형성되어 있는 라인은, 총 k x g가 될 수 있다. 도 2에 도시된 상기 수평 신호 라인들 각각에서는, 상기 k가 3이다. 따라서, 상기 수평 신호 라인들 각각은 세 개의 라인들을 포함하고 있으며, 상기 유기발광패널(100)의 수평라인 방향으로 형성되어 있는 라인들의 총 갯수는 k x 3이 된다. Therefore, a line formed in the horizontal line direction of the organic light emitting panel 100 may be a total of k x g. In each of the horizontal signal lines shown in Fig. 2, k is 3. Accordingly, each of the horizontal signal lines includes three lines, and the total number of lines formed in the horizontal line direction of the organic light emitting panel 100 is k x 3.

셋째, 상기 수직 신호 라인(VSL)들은, 상기 유기발광패널(100) 상에서, 상기 수평 신호 라인들과 수직하게 형성되어 있으며, 상기 수평 신호 라인들(HL1 to HLg)과 연결되어 있다. 상기 수직 신호 라인(VSL)들의 갯수는, g/k개이다. 상기 예에서 상기 k가 3이므로, 상기 수직 신호 라인들(VSL)의 갯수는 g/3개 이다.Third, the vertical signal lines VSL are formed on the organic light emitting panel 100 in a direction perpendicular to the horizontal signal lines and are connected to the horizontal signal lines HL1 to HLg. The number of the vertical signal lines VSL is g / k. In the above example, since k is 3, the number of the vertical signal lines VSL is g / 3.

상기 수직 신호 라인(VSL)들은, 상기 게이트 드라이버(200)와 연결되어 있으며, 상기 게이트 드라이버(200)로부터 공급되는 제어신호들을 상기 수평 신호 라인들(HL1 to HLg)로 공급하는 기능을 수행한다. The vertical signal lines VSL are connected to the gate driver 200 and supply control signals supplied from the gate driver 200 to the horizontal signal lines HL1 to HLg.

상기 수직 신호 라인(VSL)들과, 상기 수평 신호 라인들(HL1 to HLg) 간의 연결 구조는, 도 3 및 도 4를 참조하여 상세히 설명된다.
The connection structure between the vertical signal lines (VSL) and the horizontal signal lines (HL1 to HLg) will be described in detail with reference to FIG. 3 and FIG.

다음, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 입력된 상기 영상데이터를 데이터 전압으로 변환하여, 상기 수평 신호 라인(HL)에 스캔펄스가 공급되는 1수평기간마다 1수평라인분의 데이터 전압을 상기 데이터라인들(DL1 to DLd)에 공급한다. 즉, 상기 데이터 드라이버(300)는 감마전압 발생부(미도시)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 데이터 전압으로 변환시킨 후 상기 데이터라인들로 출력시킨다.Next, the data driver 300 converts the image data inputted from the timing controller 400 into a data voltage, and supplies the data voltage to the horizontal signal line HL in units of one horizontal line And supplies a data voltage to the data lines DL1 to DLd. That is, the data driver 300 converts the image data into data voltages using gamma voltages supplied from a gamma voltage generator (not shown), and outputs the data voltages to the data lines.

상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스 스타트 펄스를 소스 쉬프트 클럭에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 상기 데이터 드라이버(300)는 상기 소스 쉬프트 클럭에 따라 입력되는 상기 영상데이터를 상기 샘플링 신호에 따라 래치하여, 상기 데이터 전압으로 변경한 후, 상기 소스 출력 인에이블 신호에 응답하여 수평 라인 단위로 상기 데이터 전압을 상기 데이터라인들에 공급한다. The data driver 300 generates a sampling signal by shifting the source start pulse transmitted from the timing controller 400 according to the source shift clock. The data driver 300 latches the image data input according to the source shift clock according to the sampling signal, changes the data voltage to the data voltage, and outputs the data voltage in units of horizontal lines in response to the source output enable signal. And supplies the data voltage to the data lines.

이를 위해, 상기 데이터 드라이버(300)는 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부 및 출력버퍼 등을 포함하여 구성될 수 있다.For this, the data driver 300 may include a shift register unit, a latch unit, a digital-analog converter, and an output buffer.

상기 데이터 드라이버(300)의 구성 및 기능은 현재 일반적인 유기발광표시장치에 적용되는 데이터 드라이버의 구성 및 기능과 동일함으로, 이에 대한 상세한 설명은 생략된다. The configuration and function of the data driver 300 are the same as the configuration and function of a data driver applied to general organic light emitting display devices, and a detailed description thereof will be omitted.

상기 데이터 드라이버(300)는, 상기 게이트 드라이버(200)가 형성되어 있는 제2비표시영역과 마주보고 있는 제1비표시영역에 형성되어 있다.The data driver 300 is formed in a first non-display area facing the second non-display area where the gate driver 200 is formed.

상기 데이터 드라이버(300)로부터 연장되어 있는 상기 데이터 라인들(DL1 to DLd)은 상기 수평 신호 라인들(HL1 to HLg)과는 수직을 이루고 있으며, 상기 게이트 드라이버(200)로부터 연장되어 있는 상기 수직 신호 라인(VSL)들과는 평행을 이루고 있다. The data lines DL1 to DLd extending from the data driver 300 are perpendicular to the horizontal signal lines HL1 to HLg and the vertical signal Lines (VSL).

상기 데이터드라이버(300)는, COG(Chip On Glass) 방식으로 상기 제1비표시영역에 형성될 수도 있으나, 도 2에 도시된 바와 같이, TCP(Tape Carrier Package)의 IC 영역에 실장되거나, 또는, COF(Chip On Film) 방식으로 베이스필름 상에 실장되어, TAB(Tape Automated Bonding) 방식으로 상기 제1비표시영역에 전기적으로 연결될 수 있다.The data driver 300 may be formed on the first non-display area by a COG (Chip On Glass) method, but may be mounted on an IC area of a TCP (Tape Carrier Package) , A COF (Chip On Film) method, and may be electrically connected to the first non-display region by a TAB (Tape Automated Bonding) method.

상기 데이터 드라이버(300)는, 하나의 집적회로로 구성될 수도 있으나, 도 2에 도시된 바와 같이, 두 개의 집적회로로 구성될 수도 있으며, 세 개 이상의 집적회로로 구성될 수도 있다.
The data driver 300 may be formed of one integrated circuit, but may be composed of two integrated circuits or three or more integrated circuits as shown in FIG.

다음, 상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(400)에서 생성된 게이트 제어신호들을 이용하여 상기 수평 신호 라인들(HL1 to HLg)에 순차적으로 제어신호들을 공급한다. Next, the gate driver 200 sequentially supplies control signals to the horizontal signal lines HL1 to HLg using the gate control signals generated by the timing controller 400. FIG.

상기 제어신호들에는, 상기 픽셀들에 형성되어 있는 박막트랜지스터들을 턴온시키기 위한 스캔펄스가 포함되어 있다. The control signals include scan pulses for turning on the thin film transistors formed in the pixels.

상기 스캔펄스에 응답하여 상기 패널(100)의 박막트랜지스터들(TFT)은 상기 패널(100)의 수평라인 단위로 구동된다. The thin film transistors (TFT) of the panel 100 are driven in units of horizontal lines of the panel 100 in response to the scan pulse.

상기 게이트 드라이버(200)는, 도 2에 도시된 바와 같이, 상기 데이터 드라이버(300)가 형성되어 있는 상기 제1비표시영역과 마주보고 있는 상기 제2비표시영역에 형성되어 있다. 즉, 상기 게이트 드라이버(200)는 상기 데이터 드라이버(300)와 마주보도록, 상기 패널(100)에 형성된다. The gate driver 200 is formed in the second non-display region facing the first non-display region in which the data driver 300 is formed, as shown in FIG. That is, the gate driver 200 is formed on the panel 100 so as to face the data driver 300.

상기 게이트 드라이버(200)로부터 연장되어 있는 상기 수직 신호 라인(VSL)들은, 상기 데이터 라인들(DL)과 평행하게, 상기 표시영역(101)에 형성되어 있다. The vertical signal lines VSL extending from the gate driver 200 are formed in the display region 101 in parallel with the data lines DL.

상기 게이트 드라이버(200)로부터 순차적으로 출력되는 스캔펄스들은, 상기 수직 신호 라인(VSL)을 통해 순차적으로 출력되어, 상기 수직 신호 라인(VSL)들에 연결되어 있는 상기 수평 신호 라인(HL)들에 형성되어 있는 어느 하나의 라인을 통해, 해당 수평라인의 각 픽셀 회로로 공급된다. The scan pulses sequentially output from the gate driver 200 are sequentially output through the vertical signal line VSL and sequentially applied to the horizontal signal lines HL connected to the vertical signal lines VSL. Is supplied to each pixel circuit of the corresponding horizontal line through any one of the formed lines.

상기 게이트 드라이버(200)는 TCP(Tape Carrier Package)의 IC 영역에 실장되거나, 또는, COF(Chip On Film) 방식으로 베이스필름상에 실장되어, TAB(Tape Automated Bonding) 방식으로 상기 패널(100)에 접속될 수도 있다. 그러나, 도 3에 도시된 바와 같이, 상기 게이트 드라이버(200)는, 게이트 인 패널(GIP : Gate In Panel) 방식으로 상기 패널(100)의 제2비표시영역에 형성될 수도 있으며, 집적회로(IC)로 구성되어 상기 제2비표시영역에 장착될 수 있다. The gate driver 200 is mounted on an IC area of a TCP (Tape Carrier Package) or mounted on a base film by a COF (Chip On Film) method, and is mounted on the panel 100 by a TAB (Tape Automated Bonding) As shown in FIG. However, as shown in FIG. 3, the gate driver 200 may be formed in a second non-display area of the panel 100 in a gate in panel (GIP) IC) and mounted on the second non-display area.

부연하여 설명하면, 상기 게이트 드라이버(200)는, 필름에 장착되어 상기 필름을 통해 상기 제2비표시영역에서 상기 패널(100)과 전기적으로 연결될 수 있고, 집적회로(IC)로 형성되어 상기 제2비표시영역에 장착될 수도 있으며, 게이트 인 패널(GIP) 방식으로 상기 제2비표시영역에 형성될 수도 있다.The gate driver 200 may be mounted on the film and electrically connected to the panel 100 in the second non-display region through the film, and may be formed of an integrated circuit (IC) 2 non-display area, or may be formed in the second non-display area by a gate-in-panel (GIP) method.

상기 게이트 드라이버(200)는, 멀티 블럭(Multi Block)으로 구성될 수 있다. 즉, 상기 게이트 드라이버(200)는, 두 개 이상의 블럭으로 구분되어 개별적으로 구동될 수 있다. 이 경우, 하나의 수평 신호 라인(HL)에 두 개 이상의 상기 수직 신호 라인(VSL)이 연결될 수 있으며, 이에 따라, 멀티 피딩(Multi Feeding) 방식이 적용될 수 있다.
The gate driver 200 may be configured as a multi-block. That is, the gate driver 200 may be separately driven into two or more blocks. In this case, two or more of the vertical signal lines VSL may be connected to one horizontal signal line HL, and thus a multi feeding method may be applied.

마지막으로, 상기 타이밍 컨트롤러(400)는 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 표시장치에서 기준클럭으로 이용되는 도트클럭, 수직동기신호, 수평동기신호 및 데이터 인에이블 신호 등을 이용하여, 상기 게이트 드라이버(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호 및 상기 데이터 드라이버(300)의 동작 타이밍을 제어하기 위한 데이터 제어신호를 생성하고, 상기 데이터 드라이버(300)에 영상데이터를 공급한다.Lastly, the timing controller 400 uses a timing signal input from an external system, that is, a dot clock, a vertical synchronizing signal, a horizontal synchronizing signal, and a data enable signal used as a reference clock in a display device, Generates a gate control signal for controlling the operation timing of the driver 200 and a data control signal for controlling the operation timing of the data driver 300 and supplies the image data to the data driver 300.

상기 타이밍 컨트롤러(400)에서 발생되는 상기 게이트 제어신호들에는 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호, 게이트 스타트 신호, 클럭, 리셋신호 등이 있다. The gate control signals generated by the timing controller 400 include a gate start pulse, a gate shift clock, a gate output enable signal, a gate start signal, a clock, a reset signal, and the like.

상기 타이밍 컨트롤러(400)에서 발생되는 상기 데이터 제어신호들에는 소스 스타트 펄스, 소스 쉬프트 클럭신호, 소스 출력 이네이블 신호, 극성제어신호 등이 포함된다. The data control signals generated by the timing controller 400 include a source start pulse, a source shift clock signal, a source output enable signal, a polarity control signal, and the like.

상기 타이밍 컨트롤러(400)는, 도 3에 도시된 바와 같이, 상기 인쇄회로기판(500)에 장착될 수도 있으나, 상기 제1비표시영역에서, 상기 데이터 드라이버(300)와 일체로 형성될 수도 있다.
3, the timing controller 400 may be mounted on the printed circuit board 500, but may be integrally formed with the data driver 300 in the first non-display area .

도 3은 본 발명의 제1실시예에 따른 유기발광표시장치에 적용되는 유기발광패널의 구조를 나타낸 예시도이다. 3 is a view illustrating the structure of an organic light emitting display panel applied to the OLED display according to the first embodiment of the present invention.

상기 유기발광패널(100)에는, k개의 라인들로 형성되어 있는 수평 신호 라인(HL)들이 g개 형성되어 있고, 상기 수평 신호 라인(HL)들과 수직하게 형성되어 상기 수평 신호 라인(HL)들과 연결되는 g/k개의 수직 신호 라인(VSL)들이 형성되어 있고, 상기 수평 신호 라인(HL)들과 수직한 d개의 데이터 라인(DL)들이 형성되어 있으며, 각 픽셀(110)에는 유기발광다이오드(OLED)가 형성되어 있다.In the organic light emitting panel 100, g horizontal signal lines HL formed of k lines are formed, and the horizontal signal lines HL are formed perpendicular to the horizontal signal lines HL, G vertical signal lines VSL connected to the horizontal signal lines HL are formed and d data lines DL perpendicular to the horizontal signal lines HL are formed. A diode OLED is formed.

이하에서는, 설명의 편의상, 도 3에 도시된 바와 같이, 상기 제어신호의 갯수가 세 개 이고, 상기 수평 신호 라인들(HL1 to HLg)의 갯수가 9이고, 상기 수평 신호 라인들 각각에 형성되어 있는 라인들(HGL, HILa, HILb)의 갯수가 세 개이고, 상기 유기발광패널(100)에 형성되어 있는 상기 라인들의 총 갯수가 27개 이며, 상기 수직 신호 라인들(VSL1 to VSL(g/k))의 갯수가 9인 경우를 일예로 하여 본 발명이 설명된다. 3, the number of the control signals is three, the number of the horizontal signal lines HL1 to HLg is nine, and the horizontal signal lines HL1 to HLg are formed in each of the horizontal signal lines The total number of lines formed in the organic light emitting panel 100 is 27 and the number of the vertical signal lines VSL1 to VSL g / )) Is 9, the present invention will be described as an example.

상기한 바와 같이, 상기 픽셀 회로에 세 개의 제어신호들이 공급되는 경우, 상기 수평 신호 라인들(HL1 to HLg) 각각은, 세 개의 라인들을 포함한다. 즉, 상기 수평 신호 라인들(HL1 to HLg) 각각은, k 개의 라인들을 포함할 수 있으며, 이하에서는, 상기 k가 3인 경우를 일예로 하여 본 발명이 설명된다. As described above, when three control signals are supplied to the pixel circuit, each of the horizontal signal lines HL1 to HLg includes three lines. That is, each of the horizontal signal lines HL1 to HLg may include k lines. Hereinafter, the present invention will be described as an example in which k is three.

상기 수평 신호 라인들 각각이 세 개의 라인들을 포함하고 있는 경우, 세 개의 상기 라인들은, 상기 유기발광패널(100)의 수평라인에 형성되어 있는 픽셀(110)들로 스캔펄스를 공급하기 위한 수평 게이트 라인(HGL), 상기 픽셀(110)에 형성되어 있는 초기화용 트랜지스터의 구동을 위해 초기화 제어신호를 공급하기 위한 수평 초기화 라인(HILa), 및 상기 픽셀(110)에 형성되어 있는 센싱용 트랜지스터의 구동을 위해 센싱 제어신호를 공급하기 위한 수평 센싱 라인(HILb)이 될 수 있다. When each of the horizontal signal lines includes three lines, the three lines are connected to a horizontal gate (not shown) for supplying a scan pulse to the pixels 110 formed on the horizontal line of the organic light emitting panel 100, A horizontal initializing line HILa for supplying an initialization control signal for driving the initializing transistor formed in the pixel 110, and a driving circuit for driving the sensing transistor formed in the pixel 110, And a horizontal sensing line HILb for supplying a sensing control signal for the sensing operation.

상기 수평 신호 라인(HL)을 구성하는 상기 세 개의 라인들(HILa, HILb, HGL에는, 순차적으로 세 개의 상기 제어신호들이 공급된다. 상기 세 개의 라인들(HILa, HILb, HGL)로 세 개의 상기 제어신호들이 순차적으로 공급되는 방법은, 이하에서, 도 6 내지 도 9를 참조하여 설명된다. 이하에서는, 우선, 9개의 상기 수평 신호 라인들(HL1 to HL9)과 9개의 상기 수직 신호 라인들(VSL1 to VSL9)의 연결 구조가 설명된다.
Three control signals are sequentially supplied to the three lines HILa, HILb and HGL constituting the horizontal signal line HL. The three lines HILa, HILb, 6 to 9. Hereinafter, nine horizontal signal lines (HL1 to HL9) and nine vertical signal lines (HL1 to HL9) will be described. VSL1 to VSL9) will be described.

첫째, 상기 유기발광다이오드들의 보상을 위해, 수평라인을 따라 형성되는 9(=g)개의 상기 수평 신호 라인들(HL1 to HL9) 각각은, 3개의 라인들을 포함하고 있다. First, for compensation of the organic light emitting diodes, each of the 9 (= g) horizontal signal lines HL1 to HL9 formed along the horizontal line includes three lines.

예를 들어, 상기 수평 신호 라인들(HL1 to HL9) 각각에는, 상기 유기발광패널(100)의 수평라인에 형성되어 있는 픽셀(110)들로 스캔펄스를 공급하기 위한 수평 게이트 라인(HGL), 상기 픽셀(110)에 형성되어 있는 초기화용 트랜지스터의 구동을 위해 초기화 제어신호를 공급하기 위한 수평 초기화 라인(HILa), 및 상기 픽셀(110)에 형성되어 있는 센싱용 트랜지스터의 구동을 위해 센싱 제어신호를 공급하기 위한 수평 센싱 라인(HILb)이 될 수 있다. For example, each of the horizontal signal lines HL1 to HL9 includes a horizontal gate line HGL for supplying a scan pulse to the pixels 110 formed on the horizontal line of the organic light emitting panel 100, A horizontal initialization line HILa for supplying an initialization control signal for driving the initialization transistor formed in the pixel 110 and a sensing control signal for driving the sensing transistor formed in the pixel 110, And a horizontal sensing line HILb for supplying the horizontal sensing line HILb.

이 경우, 상기 유기발광패널(100)의 상기 수평라인 방향으로는, 총 27(= 3(k) x 9(g))개의 라인들이 형성된다.
In this case, a total of 27 (= 3 (k) x 9 (g)) lines are formed in the horizontal line direction of the organic luminescent panel 100.

둘째, 상기 수직 신호 라인들(VSL1 to VSL9) 각각은, 상기 유기발광패널의 모든 수평라인들에 형성되어 있는 27개의 상기 라인들 중, 3개의 라인들과 연결되어 있다.Second, each of the vertical signal lines VSL1 to VSL9 is connected to three of the 27 lines formed on all the horizontal lines of the organic light emitting panel.

예를 들어, 도 3에 도시된 바와 같이, 제1수직 신호 라인(VSL1)은, 제1수평 신호 라인(HL1)을 형성하는 제1수평 초기화 라인(HILa), 제8수평 신호 라인(HL8)을 형성하는 제8 수평 게이트 라인 및 제9수평 신호 라인(HL9)을 형성하는 제9수평 센싱 라인(HILb9)과 연결되어 있다.For example, as shown in FIG. 3, the first vertical signal line VSL1 includes a first horizontal initialization line HILa, an eighth horizontal signal line HL8, And a ninth horizontal sensing line HILb9 forming a ninth horizontal signal line HL9.

또한, 제5수직 신호 라인(VSL5)은, 제3수평 신호 라인(HL3)을 형성하는 제3수평 게이트 라인, 제4수평 신호 라인(HL4)을 형성하는 제4수평 센싱 라인 및 제5수평 신호 라인(HL5)을 형성하는 제5수평 초기화 라인과 연결되어 있다.The fifth vertical signal line VSL5 is connected to a third horizontal signal line forming the third horizontal signal line HL3, a fourth horizontal sensing line forming the fourth horizontal signal line HL4, And a fifth horizontal initialization line forming a line HL5.

즉, 상기 수직 신호 라인들 각각은, 3개의 라인들과 연결되어 있다.
That is, each of the vertical signal lines is connected to three lines.

셋째, 제n수직 신호 라인에 연결되어 있는 3개의 상기 라인들 사이에는, 상기 제n수직 신호 라인과 연결되어 있지 않은 또 다른 라인이 형성되어 있다. Third, another line not connected to the n-th vertical signal line is formed between the three lines connected to the n-th vertical signal line.

예를 들어, 제3수직 신호 라인(VSL3)은, 제1수평 신호 라인(HL1)을 형성하는 제1수평 게이트 라인(HGL1), 제2수평 신호 라인(HL2)을 형성하는 제2수평 센싱 라인(HILb) 및 제3수평 신호 라인(HL3)을 형성하는 제3수평 초기화 라인(HILa)과 연결되어 있다.For example, the third vertical signal line VSL3 includes a first horizontal gate line HGL1 forming a first horizontal signal line HL1, a second horizontal sensing line HL2 forming a second horizontal signal line HL2, And a third horizontal initialization line HILa forming the third horizontal signal line HILb and the third horizontal signal line HL3.

이 경우, 상기 제1수평 게이트 라인(HHL1)과, 상기 제2수평 센싱 라인(HILb)의 사이에는, 상기 제2수평 신호 라인(HL2)을 형성하는 제2수평 초기화 라인(HILa)이 형성되어 있다. 즉, 상기 제1수평 게이트 라인(HGL1)과, 상기 제2수평 센싱 라인(HILb)의 사이에는 상기 제3수직 신호 라인(VSL3)과 연결되어 있지 않은 라인(제2수평 초기화 라인(HILa))이 형성되어 있다.In this case, a second horizontal initialization line HILa for forming the second horizontal signal line HL2 is formed between the first horizontal gate line HHL1 and the second horizontal sensing line HILb have. That is, a line (a second horizontal initialization line HILa) not connected to the third vertical signal line VSL3 is connected between the first horizontal gate line HGL1 and the second horizontal sensing line HILb, Respectively.

또한, 상기 제2수평 센싱 라인(HILb)과 상기 제3수평 초기화 라인(HILa)의 사이에는, 상기 제2수평 신호 라인(HI2)을 형성하는 제2수평 게이트 라인(HHL2)이 형성되어 있다. 즉, 상기 제2수평 센싱 라인(HILb)과, 상기 제3수평 초기화 라인(HILa)의 사이에는 상기 제3수직 신호 라인(VSL3)과 연결되어 있지 않은 라인(제2수평 게이트 라인(HGL))이 형성되어 있다.A second horizontal gate line HHL2 for forming the second horizontal signal line HI2 is formed between the second horizontal sensing line HILb and the third horizontal initialization line HILa. That is, a line (a second horizontal gate line HGL) not connected to the third vertical signal line VSL3 is connected between the second horizontal sensing line HILb and the third horizontal initialization line HILa, Respectively.

도 3에서, 제1수직 신호 라인(VSL1)에 연결되어 있는 3개의 라인들 중, 하나는, 상기 유기발광패널(100)의 상단에 형성되어 있고, 나머지 두 개는 하단에 형성되어 있다. 그러나, 상기 유기발광패널(100)의 최하단에 형성되어 있는 라인(HGL9)으로 제어신호가 입력된 이후에는, 상기 유기발광패널(100)의 최상단에 형성되어 있는 라인(HILa)으로 제어신호가 형성된다.In FIG. 3, one of the three lines connected to the first vertical signal line VSL1 is formed at the upper end of the organic light emitting panel 100, and the other two are formed at the lower end. However, after the control signal is inputted to the line HGL9 formed at the lowermost end of the organic light emitting panel 100, a control signal is formed on the line HILa formed at the uppermost end of the organic light emitting panel 100 do.

즉, 도 3에서, 제1수직 신호 라인(VSL1)에 연결되어 있는 3개의 라인들은, 물리적으로는 서로 이격되어 있으나, 동작 순서에 있어서는 서로 인접되어 있다. 따라서, 제1수직 신호 라인(VSL1)에 연결되어 있는 3개의 라인들 사이에서도, 상기에서 설명된 구조, 즉, 제n수직 신호 라인에 연결되어 있는 3개의 상기 라인들 사이에는, 상기 제n수직 신호 라인과 연결되어 있지 않은 또 다른 라인이 형성되어 있는 구조가, 동일하게 적용될 수 있다. That is, in FIG. 3, the three lines connected to the first vertical signal line VSL1 are physically separated from each other, but are adjacent to each other in the operation order. Therefore, also between the three lines connected to the first vertical signal line VSL1, between the three lines connected to the above-described structure, that is, the n-th vertical signal line, A structure in which another line which is not connected to the signal line is formed can be similarly applied.

또한, 도 3에서, 2수직 신호 라인(VSL2)에 연결되어 있는 3개의 라인들 중, 두 개는, 상기 유기발광패널(100)의 상단에 형성되어 있고, 나머지 하나는 하단에 형성되어 있다. 그러나, 상기 유기발광패널(100)의 최하단에 형성되어 있는 라인(HGL9)으로 제어신호가 입력된 이후에는, 상기 유기발광패널(100)의 최상단에 형성되어 있는 라인(HILa)으로 제어신호가 형성된다.In FIG. 3, two of the three lines connected to the two vertical signal lines VSL2 are formed at the upper end of the organic light emitting panel 100, and the other is formed at the lower end. However, after the control signal is inputted to the line HGL9 formed at the lowermost end of the organic light emitting panel 100, a control signal is formed on the line HILa formed at the uppermost end of the organic light emitting panel 100 do.

즉, 도 3에서, 제2수직 신호 라인(VSL2)에 연결되어 있는 3개의 라인들은, 물리적으로는 서로 이격되어 있으나, 동작 순서에 있어서는 서로 인접되어 있다. 따라서, 제2수직 신호 라인(VSL2)에 연결되어 있는 3개의 라인들 사이에서도, 상기에서 설명된 구조, 즉, 제n수직 신호 라인에 연결되어 있는 3개의 상기 라인들 사이에는, 상기 제n수직 신호 라인과 연결되어 있지 않은 또 다른 라인이 형성되어 있는 구조가, 동일하게 적용될 수 있다.
That is, in FIG. 3, the three lines connected to the second vertical signal line VSL2 are physically separated from each other, but are adjacent to each other in the operation order. Therefore, also between the three lines connected to the second vertical signal line VSL2, between the three lines connected to the above-described structure, that is, the n-th vertical signal line, A structure in which another line which is not connected to the signal line is formed can be similarly applied.

넷째, 1개의 상기 수직 신호 라인(VSL)은, 인접되어 있는 세 개의 수평 신호 라인(HL)들 각각에 형성되어 있는 3개의 라인들(HILa, HILb, HGL) 중, 1개의 라인들 각각에 연결되어 있다.Fourth, one vertical signal line VSL is connected to one of three lines HILa, HILb, and HGL formed in each of the three adjacent horizontal signal lines HL. .

예를 들어, 1개의 상기 수직 신호 라인은, 제m수평 신호 라인에 포함되는 3개의 라인들 중 1개의 라인, 제m+1수평 신호 라인에 포함되는 3개의 라인들 중 1개의 라인, 및 제m+2수평 신호 라인에 포함되는 3개의 라인들 중 1개의 라인에 연결되어 있다.For example, one of the vertical signal lines may be one of three lines included in the m-th horizontal signal line, one of three lines included in the m + 1-th horizontal signal line, and is connected to one of the three lines included in the m + 2 horizontal signal line.

구체적인 예로 설명하면, 도 3에서, 상기 제3수직 신호 라인(VSL3)은, 제1수평 신호 라인(HL1)에 포함되는 3개의 라인들 중 하나의 라인, 즉, 제1수평 게이트 라인(HGL)에 연결되어 있다. 또한, 상기 제3수직 신호 라인(VSL3)은, 제2수평 신호 라인(HL3)에 포함되어 있는 3개의 라인들 중 하나의 라인, 즉, 제2수평 센싱 라인(HILb2)에 연결되어 있다. 또한, 상기 제3수직 신호 라인(VSL3)은, 제3수평 신호 라인(HL3)에 포함되어 있는 3개의 라인들 중 하나의 라인, 즉, 제3수평 초기화 라인(HILa)에 연결되어 있다.
3, the third vertical signal line VSL3 is connected to one of the three lines included in the first horizontal signal line HL1, that is, the first horizontal gate line HGL, Respectively. The third vertical signal line VSL3 is connected to one of the three lines included in the second horizontal signal line HL3, that is, the second horizontal sensing line HILb2. The third vertical signal line VSL3 is connected to one of the three lines included in the third horizontal signal line HL3, that is, the third horizontal initialization line HILa.

다섯째, 인접되어 있는 3개의 수직 신호 라인들 중 인접되어 있는 2개의 수직 신호 라인들 각각은, 인접되어 있는 2개의 수평 신호 라인들과 연결되어 있으며, 상기 3개의 수직 신호 라인들 중 나머지 하나는, 인접되어 있는 2개의 상기 수평 신호 라인들 중 어느 하나와만 연결되어 있다.Fifth, adjacent two vertical signal lines among the three adjacent vertical signal lines are connected to adjacent two horizontal signal lines, and the other one of the three vertical signal lines is connected to the other horizontal signal lines, And is connected to only one of the two adjacent horizontal signal lines.

예를 들어, 제3수직 신호 라인(VSL3), 제4수직 신호 라인(VSL4) 및 제5수직 신호 라인(VSL5)는 서로 인접되어 있다.For example, the third vertical signal line VSL3, the fourth vertical signal line VSL4, and the fifth vertical signal line VSL5 are adjacent to each other.

세 개의 상기 수직 신호 라인들(VSL3, VSL4, VSL5) 중 상기 제3수직 신호 라인(VSL3) 및 상기 제4수직 신호 라인(VSL4)들은, 인접되어 있는 2개의 수평 신호 라인들, 즉, 제2수평 신호 라인(HL2) 및 제3수평 신호 라인(HL3)에 연결되어 있다. 이 경우, 상기 제3수직 신호 라인(VSL3)은 상기 제2수평 신호 라인(HL2)을 형성하는 제2수평 센싱 라인(HILb) 및 상기 제3수평 신호 라인(HL3)을 형성하는 제3수평 초기화 라인(HILa3)에 연결되어 있다.The third vertical signal line VSL3 and the fourth vertical signal line VSL4 among the three vertical signal lines VSL3, VSL4 and VSL5 are connected to two adjacent horizontal signal lines, that is, The horizontal signal line HL2 and the third horizontal signal line HL3. In this case, the third vertical signal line VSL3 is connected to a second horizontal sensing line HILb forming the second horizontal signal line HL2 and a third horizontal initializing line HLb forming the third horizontal signal line HL3. Line HILa3.

세 개의 상기 수직 신호 라인들(VSL3, VSL4, VSL5) 중 나머지 하나, 즉, 상기 제5수직 신호 라인(VSL5)은, 인접되어 있는 상기 제2수평 신호 라인(HL2) 및 상기 제3수평 신호 라인(HL3)들 중 제3수평 신호 라인(HL3)과만 연결되어 있다. 이 경우, 상기 제5수직 신호 라인(VSL5)은 상기 제3수평 신호 라인(HL3)을 형성하는 제3수평 게이트 라인(HGL3)에 연결되어 있다.
The other one of the three vertical signal lines VSL3, VSL4 and VSL5, that is, the fifth vertical signal line VSL5, is connected to the second horizontal signal line HL2 and the third horizontal signal line HL2, And the third horizontal signal line HL3 among the horizontal signal lines HL3. In this case, the fifth vertical signal line VSL5 is connected to the third horizontal gate line HGL3 forming the third horizontal signal line HL3.

여섯째, 인접되어 있는 3개의 상기 수직 신호 라인들에는, 순차적으로 제어신호가 공급된다. Sixth, control signals are sequentially supplied to the adjacent three vertical signal lines.

예를 들어, 상기 제1수직 신호 라인(VSL1)에 제1제어신호가 공급되면, 상기 제2수직 신호 라인(VSL2)에는 제2제어신호가 공급되며, 상기 제3수직 신호 라인(VSL3)에는 제3제어신호가 공급된다. For example, when a first control signal is supplied to the first vertical signal line VSL1, a second control signal is supplied to the second vertical signal line VSL2, and a second control signal is supplied to the third vertical signal line VSL3. A third control signal is supplied.

또한, 상기 제2수직 신호 라인(VSL2)에 상기 제2제어신호가 공급되면, 상기 제3수직 신호 라인(VSL3)에는 상기 제3제어신호가 공급되며, 상기 제4수직 신호 라인(VSL4)에는 상기 제1제어신호가 공급된다. When the second control signal is supplied to the second vertical signal line VSL2, the third control signal is supplied to the third vertical signal line VSL3, and the third control signal is supplied to the fourth vertical signal line VSL4. The first control signal is supplied.

또한, 상기 제3수직 신호 라인(VSL3)에 상기 제3제어신호가 공급되면, 상기 제4수직 신호 라인(VSL4)에는 상기 제1제어신호가 공급되며, 상기 제5수직 신호 라인(VSL5)에는 상기 제2제어신호가 공급된다.
When the third control signal is supplied to the third vertical signal line VSL3, the first vertical signal line VSL4 is supplied with the first control signal, and the fifth vertical signal line VSL5 is supplied with the third control signal And the second control signal is supplied.

일곱째, 상기 게이트 드라이버(200)는, 상기 수평 신호 라인들(HL1 to HL9) 중 인접되어 있는 두 개의 수평 신호 라인들로, 하나의 상기 수직 신호 라인을 통해, 동시에 하나의 제어신호를 공급한다.Seventh, the gate driver 200 simultaneously supplies one control signal to two adjacent horizontal signal lines among the horizontal signal lines HL1 to HL9 through one vertical signal line.

예를 들어, 도 3에 도시된 바와 같이, 상기 제3수직 신호 라인(VSL3)은, 인접되어 있는 상기 제2수평 신호 라인(HL2) 및 상기 제3수평 신호 라인(HL3)에 연결되어 있다. 특히, 상기 제3수직 신호 라인(VSL3)은, 제2수평 센싱 라인(HILb) 및 제3수평 초기화 라인(HILa)에 연결되어 있다.For example, as shown in FIG. 3, the third vertical signal line VSL3 is connected to the second horizontal signal line HL2 and the third horizontal signal line HL3 which are adjacent to each other. In particular, the third vertical signal line VSL3 is connected to the second horizontal sensing line HILb and the third horizontal initialization line HILa.

따라서, 상기 제3수직 신호 라인(VSL3)을 통해 공급되는 상기 제3제어신호는, 상기 제2수평 신호 라인(HL2) 및 상기 제3수평 신호 라인(HL3)들로 공급된다.
Therefore, the third control signal supplied through the third vertical signal line VSL3 is supplied to the second horizontal signal line HL2 and the third horizontal signal line HL3.

여덟째, 1개의 상기 수평 신호 라인을 형성하는 3개의 상기 라인들은, 상기 유기발광패널의 수평라인에 형성되어 있는 픽셀들로 스캔펄스를 공급하기 위한 수평 게이트 라인, 상기 픽셀에 형성되어 있는 초기화용 트랜지스터의 구동을 위해 초기화 제어신호를 공급하기 위한 수평 초기화 라인, 및 상기 픽셀에 형성되어 있는 센싱용 트랜지스터의 구동을 위해 센싱 제어신호를 공급하기 위한 수평 센싱 라인이 될 수 있다. Eighth, the three lines forming one horizontal signal line include a horizontal gate line for supplying a scan pulse to pixels formed in a horizontal line of the organic light emitting panel, an initialization transistor And a horizontal sensing line for supplying a sensing control signal for driving the sensing transistor formed in the pixel.

즉, 3개의 상기 라인들 중 어느 하나는, 상기 수평라인에 형성되어 있는 픽셀들로 상기 스캔펄스를 공급하기 위한 수평 게이트 라인(HGL)이 될 수 있다.That is, one of the three lines may be a horizontal gate line (HGL) for supplying the scan pulse to the pixels formed in the horizontal line.

그러나, 상기에서 설명된 나머지 두 개의 라인들은, 본 발명의 일예로서 설명된 것이다. 따라서, 나머지 두 개의 라인들로는, 상기 픽셀 회로에 구성되어 있는 다양한 트랜지스터들을 구동하기 위한 다양한 제어신호들이 공급될 수 있다.
However, the remaining two lines described above are described as an example of the present invention. Accordingly, the remaining two lines may be supplied with various control signals for driving various transistors constituting the pixel circuit.

아홉째, 인접되어 있는 3개의 상기 수직 신호 라인들을 통해, 제n수평 신호 라인으로 순차적으로 공급된 제1제어신호, 제2제어신호 및 제3제어신호들 중, 상기 제2제어신호 및 상기 제3제어신호는, 제n+1수평 신호 라인의 제1제어신호 및 제2제어신호로 공급된다. Ninth, among the first control signal, the second control signal and the third control signals sequentially supplied to the nth horizontal signal line through the three adjacent vertical signal lines, the second control signal and the third The control signal is supplied to the first control signal and the second control signal of the (n + 1) th horizontal signal line.

예를 들어, 상기 제1수직 신호 라인(VSL1), 상기 제2수직 신호 라인(VSL2) 및 상기 제3수직 신호 라인(VSL3)은 서로 인접되어 있다. For example, the first vertical signal line VSL1, the second vertical signal line VSL2, and the third vertical signal line VSL3 are adjacent to each other.

이 경우, 도 3에 도시된 바와 같이, 상기 제1 내지 상기 제3수직 신호 라인들(VSL1 to VSL3)을 통해, 상기 제1수평 신호 라인(HL1)으로, 제1제어신호, 제2제어신호 및 제3제어신호가 순차적으로 공급된다.In this case, as shown in FIG. 3, the first to third vertical signal lines VSL1 to VSL3 are connected to the first horizontal signal line HL1 by a first control signal, a second control signal And the third control signal are sequentially supplied.

상기 제1제어신호가, 상기 제1수직 신호 라인(VSL1)을 통해 상기 제1수평 신호 라인(HL1)으로 공급된 후, 상기 제2수직 신호 라인(VSL1)을 통해 상기 제1수평 신호 라인(HL1)으로 공급되는 상기 제2제어신호는, 상기 제2수평 신호 라인(HL2)으로도 공급된다.The first control signal is supplied to the first horizontal signal line HL1 through the first vertical signal line VSL1 and is then supplied to the first horizontal signal line HL1 through the second vertical signal line VSL1, The second control signal supplied to the second horizontal signal line HL1 is also supplied to the second horizontal signal line HL2.

또한, 상기 제2제어신호가 상기 제2수직 신호 라인(VSL2)을 통해 상기 제1수평 신호 라인(HL1)으로 공급된 후, 상기 제3수직 신호 라인(VSL3)을 통해 상기 제1수평 신호 라인(HL1)으로 공급되는 상기 제3제어신호는, 상기 제2수평 신호 라인(HL2)으로도 공급된다.
In addition, after the second control signal is supplied to the first horizontal signal line HL1 through the second vertical signal line VSL2, the second horizontal signal line HL1 is connected to the first horizontal signal line HL1 through the third vertical signal line VSL3, The third control signal supplied to the second horizontal signal line HL1 is also supplied to the second horizontal signal line HL2.

도 4는 본 발명의 제2실시예에 따른 유기발광표시장치에 적용되는 유기발광패널의 구조를 나타낸 예시도이다. 4 is a view illustrating a structure of an organic light emitting display panel applied to an organic light emitting display according to a second embodiment of the present invention.

본 발명의 제2실시예에 따른 유기발광표시장치는, 상기 유기발광패널(100)에, 상기 게이트 드라이버(200)가 두 개 장착되어 있다는 점을 제외하고는, 본 발명의 제1실시예에 따른 유기발광표시장치의 구성 및 기능과 동일하다.The organic light emitting display according to the second embodiment of the present invention is similar to the first embodiment except that the organic light emitting panel 100 is provided with two gate drivers 200 Is the same as the configuration and function of the organic light emitting display device according to the first embodiment.

예를 들어, 두 개의 상기 게이트 드라이버(200)들 중 제1게이트 드라이버에는 제1수직 신호 라인(VSL1a) 내지 제9수직 신호 라인(VSL9a)들이 연결되어 있으며, 제2게이트 드라이버에는 또 다른 제1수직 신호 라인(VSL1b) 내지 제9수직 신호 라인(VSL9b)들이 연결되어 있다. For example, the first vertical signal line (VSL1a) to the ninth vertical signal line (VSL9a) are connected to the first gate driver of the two gate drivers (200), and the second gate driver The vertical signal lines VSL1b to VSL9b are connected.

상기 제1게이트 드라이버에 연결되어 있는 상기 제1수직 신호 라인(VSL1a) 내지 상기 제9수직 신호 라인(VSL9a)들은, 제1실시예에서 설명된 구조와 동일한 형태로 상기 수평 신호 라인들과 연결되어 있다. 또한, 상기 제1게이트 드라이버에 연결되어 있는 또 다른 상기 제1수직 신호 라인(VSL1a) 내지 제9수직 신호 라인(VSL9a)들 역시, 제1실시예에서 설명된 구조와 동일한 형태로 상기 수평 신호 라인들과 연결되어 있다. 즉, 도 4에서는, 상기 제1게이트 드라이버(200)에 연결되어 있는 상기 수직 신호 라인들의 배치 구조가, 도 3에 도시된 상기 수직 신호 라인들 및 상기 제2게이트 드라이버에 연결되어 있는 수직 신호 라인들의 배치 구조와 반대 구조로 형성되어 있으나, 실질적으로는 동일한 구조이다.The first vertical signal line VSL1a to the ninth vertical signal line VSL9a connected to the first gate driver are connected to the horizontal signal lines in the same manner as the structure described in the first embodiment have. Further, the first vertical signal lines VSL1a to VSL9a connected to the first gate driver may also have the same structure as that described in the first embodiment, . 4, the arrangement of the vertical signal lines connected to the first gate driver 200 is different from that of the vertical signal lines shown in FIG. 3 and the vertical signal lines But they have substantially the same structure.

본 발명의 제2실시예에서와 같이, 상기 게이트 드라이버(200)가 두 개 이상구비되면, 멀티 피딩(Multi Feeding) 방식이 적용될 수 있다. As in the second embodiment of the present invention, if two or more gate drivers 200 are provided, a multi feeding scheme may be applied.

즉, 상기 수평 신호 라인(HL)을 형성하는 세 개의 라인들 각각은, 상기 제1게이트 드라이버와 연결되어 있는 수직 신호 라인 및 상기 제2게이트 드라이버와 연결되어 있는 수직 신호 라인과 연결되어 있다. 따라서, 상기 제1게이트 드라이버와 상기 제2게이트 드라이버는, 하나의 라인으로 동일한 제어신호를 동시에 공급할 수 있다.That is, each of the three lines forming the horizontal signal line HL is connected to a vertical signal line connected to the first gate driver and a vertical signal line connected to the second gate driver. Therefore, the first gate driver and the second gate driver can simultaneously supply the same control signal to one line.

동일한 제어신호가 상기 유기발광패널의 좌우측 방향에서 하나의 라인으로 동시에 공급되기 때문에, 상기 라인에 형성되어 있는 픽셀들로, 일정한 크기의 상기 제어신호가 공급될 수 있다. 따라서, 상기 유기발광패널로부터 출력되는 영상의 품질이 개선될 수 있다.
Since the same control signal is simultaneously supplied to one line in the left and right direction of the organic luminescent panel, the control signal of a predetermined size can be supplied to the pixels formed in the line. Therefore, the quality of the image output from the organic luminescent panel can be improved.

도 5는 본 발명에 따른 유기발광표시장치에 적용되는 픽셀 회로의 예시도이다. 도 6은 본 발명에 따른 유기발광표시장치에 적용되는 제어신호들을 나타낸 타이밍도로서, (a)는 제1수평 신호 라인(HL1)에 공급되는 제어신호들의 파형을 나타낸 예시도이며, (b)는 제2수평 신호 라인(HL2)에 공급되는 제어신호들의 파형을 나타낸 예시도이다. 도 7 내지 도 10은 본 발명에 따른 유기발광표시장치의 구동방법을 설명하기 위한 예시도들로서, 특히, 도 5에 도시된 픽셀 회로에 도 6에 도시된 바와 같은 제어신호들이 공급될 때, 상기 픽셀 회로가 동작되는 방법을 나타낸 예시도이다. 5 is an exemplary view of a pixel circuit applied to an organic light emitting display according to the present invention. FIG. 6 is a timing chart showing control signals applied to the OLED display according to the present invention, wherein FIG. 6A is a waveform diagram of control signals supplied to the first horizontal signal line HL1, FIG. Is a diagram illustrating waveforms of control signals supplied to the second horizontal signal line HL2. 7 to 10 are diagrams for explaining a driving method of the organic light emitting diode display according to the present invention. In particular, when the control signals as shown in FIG. 6 are supplied to the pixel circuit shown in FIG. 5, Fig. 8 is an exemplary view showing how a pixel circuit is operated. Fig.

본 발명에 따른 유기발광표시장치에 적용되는 픽셀들 각각에는, 세 개의 서로 다른 제어신호가 순차적으로 공급된다. 즉, 도 5에 도시된 픽셀 회로 이외에도 다양한 형태의 픽셀 회로가 본 발명에 적용될 수 있다. 따라서, 이하에서는, 도 5에 도시된 픽셀 회로를 일예로 하여, 본 발명에 따른 유기발광표시장치의 구동방법이 간단히 설명된다.
In each of the pixels applied to the organic light emitting display according to the present invention, three different control signals are sequentially supplied. That is, in addition to the pixel circuit shown in Fig. 5, various types of pixel circuits can be applied to the present invention. Therefore, in the following, a method of driving the organic light emitting diode display according to the present invention will be briefly described as an example of the pixel circuit shown in FIG.

우선, 도 5 및 도 6을 참조하여 상기 픽셀 회로의 구조 및 상기에서 설명된 세 개의 제어신호들이 간단히 설명된다. First, the structure of the pixel circuit and the three control signals described above will be briefly described with reference to Figs. 5 and 6. Fig.

첫째, 도 5를 참조하며, 본 발명에 따른 유기발광표시장치에 적용되는 상기 픽셀 회로는, 다섯 개의 박막트랜지스터들(T1 to T5)과, 하나의 캐패시터(Cst) 및 하나의 유기발광다이오드(OLED)를 포함한다.5, the pixel circuit applied to the OLED display according to the present invention includes five thin film transistors (T1 to T5), one capacitor (Cst), and one organic light emitting diode (OLED ).

제1트랜지스터(T1)의 게이트 단자는 상기 수평 게이트 라인(HGL)과 연결되어 있고, 제3트랜지스터(T3)와 제5트랜지스터(T5)의 게이트 단자들은 상기 수평 초기화 라인(HILa)에 연결되어 있고, 제4트랜지스터(T4)의 게이트 단자는 상기 수평 센싱 라인(HILb)에 연결되어 있으며, 제2트랜지스터(T2)는 상기 제1트랜지스터(T1)와 연결되어 있다.The gate terminal of the first transistor T1 is connected to the horizontal gate line HGL and the gate terminals of the third transistor T3 and the fifth transistor T5 are connected to the horizontal initialization line HILa The gate terminal of the fourth transistor T4 is connected to the horizontal sensing line HILb and the second transistor T2 is connected to the first transistor T1.

상기 제2트랜지스터(T2)는 제1전원(EVDD)과 제2전원(EVSS) 사이에 연결되어 있으며, 상기 유기발광다이오드(OLED)는 상기 제2트랜지스터(T2)와 상기 제2전원(EVSS) 사이에 연결되어 있다. The second transistor T2 is coupled between a first power source EVDD and a second power source EVSS and the organic light emitting diode OLED is coupled between the second transistor T2 and the second power source EVSS, Respectively.

상기 수평 게이트 라인(HGL)으로는 상기 스캔펄스(SP)가 공급되고, 상기 수평 초기화 라인(HILa)으로는 제1제어신호(In1)가 입력되며, 상기 수평 센싱 라인(HILb)으로는 제2제어신호(In2)가 입력된다. The scan pulse SP is supplied to the horizontal gate line HGL and the first control signal In1 is input to the horizontal initialization line HILa and the second control signal In1 is input to the horizontal sensing line HILb. The control signal In2 is input.

상기한 바와 같이, 상기 픽셀 회로의 구조는, 상기에서 설명된 구조 이외에도 다양한 형태로 변경될 수 있다.
As described above, the structure of the pixel circuit may be changed into various forms other than the structure described above.

둘째, 도 6을 참조하면, 상기 제1수평 신호 라인(HL1)을 형성하는 상기 제1수평 초기화 라인(HILa)으로 초기화 제어신호(제1제어신호(In1))가 공급된 후, 상기 수평 센싱 라인(HILb)으로 센싱 제어신호(제2제어신호(In2))가 공급되며, 이후, 상기 수평 게이트 라인(HGL)을 통해 상기 스캔펄스(제3제어신호(SP))가 공급될 때, 상기 데이터 라인(DL)을 통해 데이터 전압(Vdata)이 상기 픽셀로 공급된다. 6, after the initialization control signal (the first control signal In1) is supplied to the first horizontal initialization line HILa forming the first horizontal signal line HL1, When a scan control signal (second control signal In2) is supplied to the line HILb and then the scan pulse (third control signal SP) is supplied through the horizontal gate line HGL, A data voltage Vdata is supplied to the pixel via the data line DL.

즉, 이하의 설명에서는, 각각의 수평 신호 라인(HL)으로 제1제어신호, 제2제어신호 및 제3제어신호가 순차적으로 공급된다. 이 경우, 상기 제1제어신호(In1)는, 상기 수평 초기화 라인(HILa)으로 공급되는 초기화 제어신호이고, 상기 제2제어신호(In2)는 상기 수평 센싱 라인(HILb)으로 공급되는 센싱 제어신호이며, 상기 제3제어신호(SP)는 상기 수평 게이트 라인(HGL)으로 공급되는 상기 스캔펄스이다. That is, in the following description, the first control signal, the second control signal, and the third control signal are sequentially supplied to the respective horizontal signal lines HL. In this case, the first control signal In1 is an initialization control signal supplied to the horizontal initialization line HILa, the second control signal In2 is a sensing control signal supplied to the horizontal sensing line HILb, And the third control signal SP is the scan pulse supplied to the horizontal gate line HGL.

이 경우, 상기 제1수평 신호 라인(HL1)의 상기 제1수평 센싱 라인(HILb1)을 통해 공급되는 제2제어신호(센싱 제어신호)는, 상기 제2수평 신호 라인(HL2)의 상기 제2수평 초기화 라인(HILa2)으로 공급되어 초기화 제어신호로서 동작한다. In this case, the second control signal (sensing control signal) supplied through the first horizontal sensing line HILb1 of the first horizontal signal line HL1 is the second control signal And supplied to the horizontal initialization line HILa2 to operate as an initialization control signal.

또한, 상기 제1수평 신호 라인(HL1)의 상기 제1수평 게이트 라인(HGL1)을 통해 공급되는 상기 제3제어신호(스캔펄스)는, 상기 제2수평 신호 라인(HL2)의 상기 제2수평 센싱 라인(HILb2)으로 공급되어 센싱 제어신호로서 동작한다. The third control signal (scan pulse) supplied through the first horizontal gate line HGL1 of the first horizontal signal line HL1 is supplied to the second horizontal signal line HL2, And is supplied to the sensing line HILb2 to operate as a sensing control signal.

즉, 상기 게이트 드라이버(200)는, 상기 수평 신호 라인들(HL1 to HL9) 중 인접되어 있는 두 개의 수평 신호 라인들로, 하나의 상기 수직 신호 라인을 통해, 동시에 하나의 제어신호를 공급한다.
That is, the gate driver 200 simultaneously supplies one control signal to two adjacent horizontal signal lines among the horizontal signal lines HL1 to HL9 through one vertical signal line.

다음, 이하에서는, 하나의 픽셀 회로에서, 상기 제1제어신호, 상기 제2제어신호 및 상기 제3제어신호가 이용되는 방법이 간단히 설명된다. 즉, 본 발명에 따른 유기발광표시장치에 적용되는 상기 픽셀 회로의 구조는 다양하게 변경될 수 있으며, 상기 픽셀 회로의 구조가 변경됨에 따라 상기 픽셀 회로의 구동 방법도 다양하게 변경될 수 있다. 따라서, 이하에서는, 도 7 내지 도 10을 참조하여 본 발명에 따른 유기발광표시장치의 구동방법이 간단히 설명된다. Next, in the following, in one pixel circuit, how the first control signal, the second control signal and the third control signal are used will be briefly described. That is, the structure of the pixel circuit applied to the OLED display according to the present invention can be variously changed, and the driving method of the pixel circuit can be variously changed as the structure of the pixel circuit is changed. Therefore, a driving method of an OLED display according to the present invention will be briefly described with reference to FIGS. 7 to 10. FIG.

첫째, 도 7을 참조하면, 상기 수평 초기화 라인(HILa)을 통해 상기 제1제어신호(초기화 제어신호)(In1)가 공급됨에 따라, 상기 픽셀 회로가 초기화된다. First, referring to FIG. 7, as the first control signal (initialization control signal) In1 is supplied through the horizontal initialization line HILa, the pixel circuit is initialized.

예를 들어, 상기 제1제어신호(In1)가 하이(High)이고, 상기 제2제어신호(In2) 및 상기 제3제어신호(SP)는 로우(Low)임으로, 상기 제3트랜지스터(T3)와 제5트랜지스터(T5)만이 턴온되고, 나머지 트랜지스터들(T1, T2, T4)은 턴오프된다.For example, when the first control signal In1 is high and the second control signal In2 and the third control signal SP are low, And the fifth transistor T5 are turned on and the remaining transistors T1, T2, and T4 are turned off.

상기 제3트랜지스터(T3)가 턴온되어, 상기 제3트랜지스터(T3)로 -5V의 기준전압이 공급되면, 상기 캐패시터(Cst)의 A노드는 1V가 되며, B노드는 -5V가 된다. 따라서, 상기 유기발광다이오드(OLED)는 꺼지며, 상기 A노드 및 상기 B노드는 초기화된다.
When the third transistor T3 is turned on and the reference voltage of -5V is supplied to the third transistor T3, the A node of the capacitor Cst becomes 1V and the B node becomes -5V. Accordingly, the organic light emitting diode (OLED) is turned off, and the A node and the B node are initialized.

둘째, 도 8을 참조하면, 상기 수평 센싱 라인(HILb)을 통해 상기 제2제어신호(센싱 제어신호)(In2)가 공급됨에 따라, 상기 픽셀 회로에 대한 센싱 동작이 수행된다.Second, referring to FIG. 8, the second control signal (sensing control signal) In2 is supplied through the horizontal sensing line HILb, and the sensing operation for the pixel circuit is performed.

예를 들어, 상기 제2제어신호(In2)가 하이(High)이고, 상기 제1제어신호(In1) 및 상기 제3제어신호(SP)는 로우(Low)임으로, 상기 제4트랜지스터(T4)는 턴온되고, 나머지 트랜지스터들(T1, T3, T5)은 턴오프된다.For example, when the second control signal In2 is high and the first control signal In1 and the third control signal SP are low, And the remaining transistors T1, T3, and T5 are turned off.

상기 제4트랜지스터(T4)가 턴온되면, 상기 A노드는 1V를 유지하며, 상기 제3트랜지스터(T3)가 턴오프됨에 따라 소스-플로우(Source-follow)에 의해 상기 B노드는 -5V에서 1V-Vth로 상승되고, 상기 제2트랜지스터(T2)는 턴오프된다.
When the fourth transistor T4 is turned on, the A node maintains a voltage of 1V. As the third transistor T3 is turned off, the B-node changes from -5V to 1V -Vth, and the second transistor T2 is turned off.

셋째, 도 9를 참조하면, 상기 수평 게이트 라인(HGL)을 통해 상기 제3제어신호(스캔펄스)(SP)가 공급됨에 따라, 상기 픽셀 회로로 데이터 전압이 공급된다. Referring to FIG. 9, as the third control signal (scan pulse) SP is supplied through the horizontal gate line HGL, a data voltage is supplied to the pixel circuit.

예를 들어, 상기 제3제어신호(SP)가 하이(High)이고, 상기 제1제어신호(In1) 및 상기 제2제어신호(In2)는 로우(Low)임으로, 상기 제1트랜지스터(T1) 및 상기 제2트랜지스터(T2)는 턴온되면, 나머지 트랜지스터들(T3, T4, T5)은 턴오프된다.For example, when the third control signal SP is high and the first control signal In1 and the second control signal In2 are low, And the second transistor T2 are turned on, the remaining transistors T3, T4, and T5 are turned off.

상기 제1트랜지스터(T1)가 턴온됨에 따라, 상기 A노드는 1V에서 상기 데이터 전압(Vdata)으로 변한다. 상기 데이터 전압(Vdata)이 입력되면, 상기 제2트랜지스터(T2)는 턴온되며, 상기 데이터 전압(Vdata)이 인가되는 시간에, 상기 제2트랜지스터(T2)의 모빌리티(Mobility)에 따라 ΔMo만큼 상기 B노드의 전압이 추가로 상승한다.
As the first transistor (T1) is turned on, the A node changes from 1V to the data voltage (Vdata). When the data voltage Vdata is input, the second transistor T2 is turned on. When the data voltage Vdata is applied, the data voltage Vdata is applied to the second transistor T2 in accordance with the mobility of the second transistor T2. The voltage of the B node rises further.

넷째, 도 10을 참조하면, 상기 제3제어신호가 공급된 후, 상기 유기발광다이오드가 발광을 시작한다. Fourth, referring to FIG. 10, after the third control signal is supplied, the organic light emitting diode starts emitting light.

예를 들어, 상기 유기발광다이오드(OLED)의 Vth 만큼, 상기 B노드의 전압이 상승함에 따라(ΔK), 상기 유기발광다이오드(OLED)가 발광한다.
For example, the organic light emitting diode OLED emits light as the voltage of the B node rises by the amount of Vth of the organic light emitting diode OLT.

본 발명에 따른 유기발광표시장치는, 상기 제1제어신호 내지 상기 제3제어신호들과 같이, 연속적으로 출력되는 제어신호들에 의해 구동되는 것으로서, 상기 제1제어신호 내지 제3제어신호들 중, 하나의 상기 수평 신호 라인으로 공급되는 두 개의 제어신호들은, 도 6에 도시된 바와 같이, 인접되어 있는 또 다른 수평 신호 라인으로 공급된다. The organic light emitting diode display according to the present invention is driven by control signals continuously output, such as the first control signal to the third control signals, , The two control signals supplied to one horizontal signal line are supplied to another adjacent horizontal signal line as shown in Fig.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러
VSL : 수직 신호 라인 HL : 수평 신호 라인
HGL : 수평 게이트 라인 HILa : 수평 초기화 라인
HILb : 수평 센싱 라인100: panel 200: gate driver
300: Data driver 400: Timing controller
VSL: vertical signal line HL: horizontal signal line
HGL: Horizontal gate line HILa: Horizontal initialization line
HILb: Horizontal sensing line

Claims (10)

k개의 라인들로 형성되어 있는 수평 신호 라인들이 g개 형성되어 있고, 상기 수평 신호 라인들과 수직하게 형성되어 상기 수평 신호 라인들과 연결되는 g/k개의 수직 신호 라인들이 형성되어 있고, 상기 수평 신호 라인들과 수직한 d개의 데이터 라인들이 형성되어 있으며, 유기발광다이오드들로 형성되어 있는 유기발광패널;
상기 유기발광패널의 제1비표시영역에 형성되어 있으며, 상기 데이터 라인들로 데이터 전압을 공급하는 데이터 드라이버; 및
상기 유기발광패널의 비표시영역들 중 상기 제1비표시영역과 마주보고 있는 제2비표시영역에 형성되어 있으며, g/k개의 상기 수직 신호 라인들과 연결되어 있는 게이트 드라이버를 포함하는 유기발광표시장치. g / k vertical signal lines formed perpendicular to the horizontal signal lines and connected to the horizontal signal lines are formed, g horizontal signal lines formed of k lines are formed, An organic light emitting panel formed with d data lines perpendicular to the signal lines and formed of organic light emitting diodes;
A data driver formed in a first non-display region of the organic light emitting panel and supplying a data voltage to the data lines; And
And a gate driver formed in a second non-display region of the non-display regions of the organic light emitting panel facing the first non-display region, the gate driver being connected to the g / k vertical signal lines Display device. 제 1 항에 있어서,
상기 유기발광다이오드들의 보상을 위해, 수평라인을 따라 형성되는 g개의 상기 수평 신호 라인들 각각은, 3개의 라인들을 포함하고 있으며,
상기 수직 신호 라인들 각각은, 상기 유기발광패널의 모든 수평라인들에 형성되어 있는 3 x g개의 상기 라인들 중, 3개의 라인들과 연결되어 있는 것을 특징으로 하는 유기발광표시장치.The method according to claim 1,
In order to compensate for the organic light emitting diodes, each of the g horizontal signal lines formed along the horizontal line includes three lines,
Wherein each of the vertical signal lines is connected to three lines among the 3 x g lines formed on all the horizontal lines of the organic light emitting display panel. 제 2 항에 있어서,
제n수직 신호 라인에 연결되어 있는 3개의 상기 라인들 사이에는, 상기 제n수직 신호 라인과 연결되어 있지 않은 또 다른 라인이 형성되어 있는 것을 특징으로 하는 유기발광표시장치. 3. The method of claim 2,
And another line not connected to the n th vertical signal line is formed between the three lines connected to the n th vertical signal line. 제 2 항에 있어서,
1개의 상기 수직 신호 라인은, 인접되어 있는 세 개의 수평 신호 라인들 각각에 형성되어 있는 3개의 라인들 중, 1개의 라인들 각각에 연결되어 있는 것을 특징으로 하는 유기발광표시장치. 3. The method of claim 2,
Wherein one vertical signal line is connected to one of three lines formed in each of three adjacent horizontal signal lines. 제 4 항에 있어서,
1개의 상기 수직 신호 라인은, 제m수평 신호 라인에 포함되는 3개의 라인들 중 1개의 라인, 제m+1수평 신호 라인에 포함되는 3개의 라인들 중 1개의 라인, 및 제m+2수평 신호 라인에 포함되는 3개의 라인들 중 1개의 라인에 연결되어 있는 것을 특징으로 하는 유기발광표시장치. 5. The method of claim 4,
One of the three lines included in the mth horizontal signal line, one line out of the three lines included in the (m + 1) th horizontal signal line, and one line of the m + And the second electrode is connected to one of the three lines included in the signal line. 제 2 항에 있어서,
인접되어 있는 3개의 수직 신호 라인들 중 인접되어 있는 2개의 수직 신호 라인들 각각은, 인접되어 있는 2개의 수평 신호 라인들과 연결되어 있으며,
상기 3개의 수직 신호 라인들 중 나머지 하나는, 인접되어 있는 2개의 상기 수평 신호 라인들 중 어느 하나와만 연결되어 있는 것을 특징으로 하는 유기발광표시장치.3. The method of claim 2,
Each of the two adjacent vertical signal lines among adjacent three vertical signal lines is connected to two adjacent horizontal signal lines,
And the other one of the three vertical signal lines is connected to only one of the two adjacent horizontal signal lines. 제 6 항에 있어서,
인접되어 있는 3개의 상기 수직 신호 라인들에는, 순차적으로 제어신호가 공급되는 것을 특징으로 하는 유기발광표시장치. The method according to claim 6,
And the control signal is sequentially supplied to the adjacent three vertical signal lines. 제 2 항에 있어서,
상기 게이트 드라이버는,
상기 수평 신호 라인들 중 인접되어 있는 두 개의 수평 신호 라인들로, 하나의 상기 수직 신호 라인을 통해, 동시에 하나의 제어신호를 공급하는 것을 특징으로 하는 유기발광표시장치.3. The method of claim 2,
The gate driver includes:
Wherein one control signal is simultaneously supplied to two adjacent horizontal signal lines among the horizontal signal lines through one vertical signal line. 제 2 항에 있어서,
1개의 상기 수평 신호 라인을 형성하는 3개의 상기 라인들은, 상기 유기발광패널의 수평라인에 형성되어 있는 픽셀들로 스캔펄스를 공급하기 위한 수평 게이트 라인, 상기 픽셀에 형성되어 있는 초기화용 트랜지스터의 구동을 위해 초기화 제어신호를 공급하기 위한 수평 초기화 라인 및 상기 픽셀에 형성되어 있는 센싱용 트랜지스터의 구동을 위해 센싱 제어신호를 공급하기 위한 수평 센싱 라인인 것을 특징으로 하는 유기발광표시장치. 3. The method of claim 2,
Wherein the three lines forming the one horizontal signal line include a horizontal gate line for supplying a scan pulse to pixels formed in a horizontal line of the organic light emitting panel, And a horizontal sensing line for supplying a sensing control signal for driving a sensing transistor formed in the pixel. 제 2 항에 있어서,
인접되어 있는 3개의 상기 수직 신호 라인들을 통해, 제n수평 신호 라인으로 순차적으로 공급된 제1제어신호, 제2제어신호 및 제3제어신호들 중, 상기 제2제어신호 및 상기 제3제어신호는, 제n+1수평 신호 라인의 제1제어신호 및 제2제어신호로 공급되는 것을 특징으로 하는 유기발광표시장치. 3. The method of claim 2,
The first control signal, the second control signal, and the third control signal, which are sequentially supplied to the nth horizontal signal line through the three adjacent vertical signal lines, Is supplied as a first control signal and a second control signal of an (n + 1) th horizontal signal line.
KR1020130164405A 2013-12-26 2013-12-26 Organic light emitting display device KR102132864B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130164405A KR102132864B1 (en) 2013-12-26 2013-12-26 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130164405A KR102132864B1 (en) 2013-12-26 2013-12-26 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20150075947A true KR20150075947A (en) 2015-07-06
KR102132864B1 KR102132864B1 (en) 2020-07-10

Family

ID=53788979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130164405A KR102132864B1 (en) 2013-12-26 2013-12-26 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR102132864B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170049798A (en) * 2015-10-28 2017-05-11 엘지디스플레이 주식회사 Organic light emitting display device, and the method for driving therof
KR20170080900A (en) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Gip driving device and organic light emitting display comprising the same
WO2022116199A1 (en) * 2020-12-04 2022-06-09 京东方科技集团股份有限公司 Display panel and electronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220132718A (en) 2021-03-23 2022-10-04 삼성디스플레이 주식회사 Display device and tiled display device including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897172B1 (en) * 2007-10-25 2009-05-14 삼성모바일디스플레이주식회사 Pixel and organic lightemitting display using the same
KR20120054683A (en) * 2010-11-20 2012-05-31 엘지디스플레이 주식회사 Narrow bezel type array substrate and liquid crystal display device using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897172B1 (en) * 2007-10-25 2009-05-14 삼성모바일디스플레이주식회사 Pixel and organic lightemitting display using the same
KR20120054683A (en) * 2010-11-20 2012-05-31 엘지디스플레이 주식회사 Narrow bezel type array substrate and liquid crystal display device using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170049798A (en) * 2015-10-28 2017-05-11 엘지디스플레이 주식회사 Organic light emitting display device, and the method for driving therof
KR20170080900A (en) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Gip driving device and organic light emitting display comprising the same
WO2022116199A1 (en) * 2020-12-04 2022-06-09 京东方科技集团股份有限公司 Display panel and electronic device
CN114938678A (en) * 2020-12-04 2022-08-23 京东方科技集团股份有限公司 Display panel and electronic device
CN114938678B (en) * 2020-12-04 2024-03-08 京东方科技集团股份有限公司 Display panel and electronic equipment

Also Published As

Publication number Publication date
KR102132864B1 (en) 2020-07-10

Similar Documents

Publication Publication Date Title
US9373299B2 (en) Display device and method of forming a display device
US9368064B2 (en) Display panel, display apparatus, and electronic system
KR20150078648A (en) Display and method of driving the same
US20240045474A1 (en) Display Device
KR102132864B1 (en) Organic light emitting display device
JP6031652B2 (en) Display device and electronic device
US20050259490A1 (en) Switching control circuit for data driver of display device and method thereof
KR100635495B1 (en) Flat Panel Display Device for having Lighting Test Part
KR102077794B1 (en) Organic light emitting diode display device and method for aging the same
KR101977607B1 (en) Gate drive integrated circuit and organic light emitting display apparatus using the same
KR20230046712A (en) Gate driving circuit and display device including the same
KR102211065B1 (en) Display device
KR20150071813A (en) Display device
KR100589383B1 (en) Clock control device and light emitting display device using the control device
KR102181298B1 (en) Display device
KR102171465B1 (en) Display device
US12027080B1 (en) Display device, display panel, and subpixel circuit
KR100590239B1 (en) organic electroluminescent display device and method of driving the same
US20240203364A1 (en) Display device and display panel
US20240204006A1 (en) Cutting display panel
US11694631B2 (en) Gate driving circuit having a repair circuit and display device including the same
US11862057B2 (en) Gate driver and display device using the same
US20240203358A1 (en) Display device, display panel, and subpixel circuit
KR101953173B1 (en) Organic light emitting decvice
KR20240076024A (en) Pixel circuit and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant