KR20150073128A

KR20150073128A - 전자 디바이스들을 위한 온라인 설계 확인

Info

Publication number: KR20150073128A
Application number: KR1020140186158A
Authority: KR
Inventors: 진레이 리우; 주-리앙 장; 슈 리
Original assignee: 주식회사 아도반테스토
Priority date: 2013-12-20
Filing date: 2014-12-22
Publication date: 2015-06-30
Also published as: CN104732001B; US20150180618A1; KR102210038B1; US9689922B2; CN104732001A

Abstract

다수의 피시험 전자 디바이스(DUT)들을 테스팅하기 위한 컴퓨터 구현 프로세스가 설명된다. 설계 테스트 패턴 또는 명령/명령어가 전자 설계 자동화 도구(EDA)를 이용하여 생성된다. 생성된 설계 테스트 패턴 및 명령/명령어는, UNIX 또는 스크립트 언어 기반, 및/또는 네트워크 기반, 통신 파이프라인을 통해 자동화된 테스트 장비 장치(ATE)에 직접 전송된다. ATE는 전송된 설계 테스트 패턴을 ATE에 의해 직접 실행가능한 테스트 패턴의 인스턴스로 변환한다. ATE 장치는 실행가능한 테스트 패턴에 기초하여 다수의 전자 DUT들 각각에 테스트 신호들을 입력한다. 그리고 나서, ATE 장치는 입력된 테스트 신호들에 기초한 테스트 결과를 다수의 전자 DUT들의 각각으로부터 수신한다. ATE는 수신된 테스트 결과, 및 명령/명령어에 응답하는 조치의 보고를 EDA 도구에 반환하고, EDA 도구는 그 후에 테스트 결과들 및 보고를 프로세싱할 수 있다.

Description

전자 디바이스들을 위한 온라인 설계 확인{ONLINE DESIGN VALIDATION FOR ELECTRONIC DEVICES}

본 발명의 실시예들은 일반적으로 전자 디바이스들을 설계하고 테스팅하는 것에 관련된다. 보다 구체적으로는, 본 발명의 예시적인 실시예들은 집적 회로 및 기타 전자 디바이스들의 설계를 확인하기 위한 시스템 및 방법에 관련된다.

자동화된 테스트 장비(ATE)는 집적 회로(IC) 칩들과 같은 반도체 디바이스들에 대한 고속 테스팅을 수행하도록 동작가능한 장치를 포함한다. 테스팅은, 개발, 제작, 제조 및 생산 프로세스 동안에 그리고 그 이후에 메모리, 로직 및 다른 IC 디바이스들이 적절히 기능하는지를 검증하도록 수행된다. 그것의 개발 동안에, 반도체 기술 분야의 설계자들, 엔지니어들 및 다른 당업자들은 전자 설계 자동화(EDA) 및/또는 시뮬레이션 도구를 이용하여, ATE 상에서 실행하는 테스트 패턴들을 생성한다.

테스트 패턴들은, ATE가 통상적으로 다수의 피시험 IC 디바이스들(DUTs(devices under test))에 대해 입력하는 데이터 신호들의 특정 시퀀스를 포함한다. 특정 데이터 신호 시퀀스의 각각은 DUT들로부터 특정한 응답 출력을 자극하거나(stimulate) 일으키도록(evoke) 생성되며, 이를 ATE가 모니터링하고 평가하여 각각의 DUT의 하나 이상의 양태 또는 특징을 특징짓는다. 테스팅은 다수의 특별하게 생성된 테스트 패턴을 포함할 수 있고, 각각이 DUT들의 설계에 기초한 테스트 포커스 및 테스트 패턴들의 변형을 갖는 다수의 순환반복(iteration), 반복(repetition) 및/또는 생성을 포괄할 수 있다.

예를 들어, 메모리 및 다른 IC 디바이스들을 개발하는 것은 다수의 EDA 단계들을 포함할 수 있다. 초기의 하이 레벨 알고리즘 및 거동 합성(behavioral syntheses) 이후에 추상적 로직 언어를 로직 게이트들 및/또는 메모리 셀들, 스키매틱 캡쳐(schematic capture) 및 레이아웃(layout)의 개별 네트리스트들로 합성 변환이 후속할 수 있다. 그리고 나서 디바이스 레벨 또는 "트랜지스터", 불린 레벨(Boolean level) 및 하이 레벨 아키텍처 시뮬레이션 단계들, 클록킹, 하드웨어 및 인-서킷 에뮬레이션(in-circuit emulation), 컴퓨터 보조 설계(CAD) 시뮬레이션이 수행되며, 이후에 분석, 기능 검증 및 동작 평가가 후속한다.

메모리 및 다른 IC 디바이스들의 개발에 있어서, 설계자들은 EDA 또는 시뮬레이션 도구들을 사용하여 특정 디바이스의 특정한 특징, 특성 또는 거동을 검사하고 생성된 테스트 패턴들과 연관된 파일들을 설계 그룹에 의해 파일 서버들에 저장하도록 요망되는 특정 테스트 패턴들을 생성한다. 어떤 점에서는, 파일 서버에 저장된 설계자들의 테스트 패턴들은 확인을 위해 테스트 엔지니어링 그룹 내의 엔지니어들에게 전달되고, 설계자들에 의해 제안되고 저장된 테스트 패턴들은 ATE에 의해 후속하여 판독될 수 있는 형식들로 변환된다.

예를 들어, 도 1은 종래의 접근법에 의한 테스트 패턴들을 전달하기 위한 통상적인 경로(10)를 도시한다. 메모리 및 다른 IC 디바이스들의 하이 레벨 거동 및 알고리즘 설계를 합성하면, 설계자들은 하이 레벨 설계와 연관된 추상적 로직 언어를 개별 게이트들 및 셀들 및 관련 스키매틱, 레이아웃 및/또는 다른 표현들의 네트리스트로 변환하고 변환된 설계들을 검증하기 위한 테스트 패턴들을 개발한다. 개발의 이러한 단계들 동안에, 설계자들에 의해 개발된 다양한 EDA 관련 파일들이 통상적으로 설계 그룹에 대해 로컬인 설계 데이터베이스(11)에 저장되고 그로부터 액세스된다.

파일들은 설계의 추상화 및 변환에 사용되는 다양한 형식들을 포함할 수 있다. 설계 개발 및 개선이 계속됨에 따라, 이러한 파일들에 저장된 데이터의 볼륨이 커지고, 분기들(branches), 시퀀스(sequences) 및 버전들(versions)로 진전될 수 있다. 설계의 검증을 구현하기 위해, EDA 관련 파일들은 통상적으로 엔지니어링 데이터베이스(12)에 전달된다. 따라서, 엔지니어들은 데이터베이스(11)로부터 추출된 많은 양의 파일들을 다양한 형식들로 직면할 수 있다. 파일 형식들은 그래픽 언어들(예를 들어, GL, GDSII 등), 소스 코드(예를 들어, W 등), 하드웨어 기술 언어들(예를 들어, 베릴로그(Verilog) 및 VCD, VHDL 또는 "VHSIC-HDL", HDL 등)과 같은 관련 언어들) 및 STIL과 같은 테스트 인터페이스 언어들로 작성된 데이터를 포함할 수 있다.

엔지니어들 및 관련 테스트 기술자들은 엔지니어링 데이터베이스(12)에 저장된 파일들을 액세스하고, 임의의 수의 자동화된 테스팅 또는 "ATE" 파일들을 컴파일 또는 생성하기 위해 이들 데이터를 해석 또는 이용할 수 있으며, 이들 파일들은 ATE 환경에 의해 판독될 수 있고 테스트 데이터베이스(13)에 저장된다. ATE 장치(15)는 저장된 ATE 파일들을 데이터베이스(13)로부터 액세스하고, 다수의 DUT들(14)에 대한 단일 또는 연속의, 관련 테스트 패턴들의 시퀀스 또는 그룹을 프로그램가능하게 제어 또는 실행하도록 동작가능할 수 있다. ATE(15)가 DUT들(14)에 대해 테스트를 실행하면, 테스트 결과들에 관련되는 데이터(16)는 설계 데이터베이스(11)에 반환되고, 이것은 하나의 단일 순환반복을 완료하도록 액세스되고 평가된다.

전술한 바와 같이 생성되고, 저장되고, 전달되고, 변환된 모든 것들이 이제 계획, 제안 및 기대에 따라 순조롭게 실행하는 경우, 변환된 테스트 패턴들은 ATE의 테스팅 하드웨어 컴포넌트들에 다운로드되어 판독되고 실행된다. 그리고 나서 테스트 결과 데이터는 해석 및 평가를 위해 설계자들에게 다시 전송될 수 있고, 이는 테스트 패턴 및/또는 그에 기초한 DUT를 디버깅하기 위한 하나의 단일 순환반복을 완료한다. 이러한 점에서, IC 설계를 확인하기 위한 종래의 프로세스 루프는 원점으로 되돌아간다.

설계 그룹과 관련하여 원점에서, IC 디바이스를 개발하기 위한 프로세스 루프는 후속하는 순환반복을 시작한다. 이러한 종래의 접근법의 재순환반복적(reiterative) 특성은 온라인 및 오프라인 프로세스 모두를 요구하며, IC 디바이스 설계를 위한 개발 프로세스에 현저한 레이턴시(수일에서 수주) 및 비용을 부가하고, 종래의 프로세스가 비효율적이고 오류가 발생하기 쉽게 한다. 또한, 반도체 당업자들의 다양한 작업 그룹들 사이에서 왕래하는, 예를 들어, 잠재적 네트워크 또는 엔티티 경계들을 넘나드는 테스트 패턴들 및 테스트 결과들의 반복적 전송은, 설계 보안 및 관련 지적 재산권이 위태롭게 될 수 있는 여러 단계들 또는 기회들을 제공한다.

본 섹션에서 기술된 접근법들은 이전에 고안되었거나 추구되었던 것은 아닐 수 있다. 달리 나타내지 않으면, 전술한 접근법들(또는 그와 연관하여 식별된 이슈들)은 단순히 본 섹션에 포함함으로써 임의의 주장된 선행 기술로 받아들이거나 인식된 것으로 가정되어서는 아니된다.

전자 디바이스 구현의 확인을 위한 테스팅의 시간, 비용 및 노력을 저감하는 것이 유용할 것이다. 따라서, 진행하고 있는 개발과 동시에 전자 디바이스 설계 구현을 테스트하기 위한 설계 구현자들의 능력을 간소화하고, 단순화하고 순조롭게 하는 것이 또한 유용할 것이다. 따라서, 다수의 피시험 전자 디바이스들(DUT들)에 대해 필수적으로 즉각 실행될 수 있는, 동시 설계 개발을 확인하기 위한 테스트 패턴들을 제작하는 것이 설계 구현에 있어서 또한 유용할 것이다.

본 발명의 예시적인 실시예는, 전자 디바이스 설계 구현의 확인을 위한 테스팅의 시간, 비용 및 노력을 저감한다. 예시적인 실시예는 또한 진행하고 있는 개발들과 동시에 전자 디바이스 설계 구현을 테스트하기 위한 설계 구현자들의 능력을 간소화하고, 단순화하고, 순조롭게 한다. 또한, 예시적인 실시예는, 설계 구현자들로 하여금 다수의 전자 DUT들에 대해 필수적으로 즉각 실행될 수 있는, 동시 설계 개발을 확인하기 위한 테스트 패턴들을 제작하게 한다.

본 발명의 예시적인 실시예는 다수의 전자 DUT들을 테스팅하기 위한 컴퓨터 구현 방법에 관련된다. 본 방법은 전자 설계 자동화 관련(EDA) 도구를 이용하여 설계 테스트 패턴을, 예를 들어, 그의 네이티브(native) 형식으로 생성하는 것을 포함할 수 있다. 명령들 및/또는 명령어들은 또한 ATE에 전송될 수 있고, 이에 의해 ATE는 설계 환경 내에서 제어될 수 있다. 생성된 설계 테스트 패턴은 통신 파이프라인을 통해 자동화된 테스트 장비 관련(ATE) 장치에 직접 전송된다. ATE 장치는 다수의 저자 DUT들을 테스트하도록 동작가능하다.

수신 시에, ATE는 설계 관련 명령들을 실행하고, 설계 관련 명령어를 구현하고 및/또는 전송된 설계 테스트 패턴을 ATE 장치에 의해 직접 실행가능한 테스트 패턴의 형식 또는 인스턴스로 변환한다. ATE 장치는 실행가능한 테스트 패턴에 기초하여 테스트 신호들을 다수의 전자 DUT들 각각에 입력한다. 그리고 나서, ATE 장치는 입력된 테스트 신호들에 기초한 테스트 결과를 다수의 전자 DUT들 각각으로부터 수신하고, 수신된 테스트 결과를 EDA 도구에 반환하여, EDA 도구는 그후에 그의 평가를 연산 또는 프로세싱할 수 있다.

예시적인 실시예는 TCL-TK, Perl, Python 등과 같은 스크립트 언어를 포함하는, 컴퓨터들 사이의 데이터 교환을 지원하는 UNIX 기반 채널 또는 운영 체제를 포함하는 통신 파이프라인을 포함하도록 구현될 수 있다. UNIX 기반 채널은 소켓(sockets), 포크(forks) 및/또는 파이프(pipes)을 포함할 수 있다. 통신 파이프라인은 패킷 스위치형 네트워크를 포함할 수 있다. 패킷 스위치형 네트워크는 하나 이상의 관련 클라이언트를 ATE 장치로 향하게 하도록 동작가능한 서버 프로그램과, EDA 도구를 포함하고 서버와 데이터 신호들을 교환하도록 동작가능한 클라이언트 프로그램을 포함할 수 있다.

서버 프로그램은, ATE 장치가 전송된 설계 테스트 패턴을 실행가능한 테스트 패턴의 인스턴스로 변환하도록 동작가능한 클라이언트 프로그램과 데이터 신호들을 교환하도록 동작가능한 다수의 인터페이스를 포함할 수 있다. 복수의 전자 DUT로부터 대응하는 테스트 결과를 수신하면, 서버 프로그램은 수신된 테스트 결과를 클라이언트 프로그램에 반환하도록 동작가능하다.

서버 프로그램의 동작 또는 클라이언트 프로그램의 동작은 상대적이고 상호교환가능하다. 따라서, 서버 프로그램 및 클라이언트 프로그램은 선별적으로(electively), 선택적으로(optionally) 및/또는 자유롭게 역할을 전환할 수 있다.

직접 실행가능한 테스트 패턴의 제작은 파라미터화되거나 파라미터화되지 않은 테스트 패턴 중 하나 이상을 클라이언트와의 데이터 신호들의 교환에 기초하여 즉각 생성하는 것을 포함할 수 있다.

컴퓨터 구현 프로세스는 UNIX 문법, 스크립트 언어(예를 들어, TCL-TK, Perl, Python)와 관련된 문법 및/또는 생성된 설계 테스트 패턴을 전송하고 수신된 테스트 결과를 반환하기 위한 네트워킹 프로토콜(예를 들어, TCP/IP)과 같은 운영 체제(OS)에 대한 규칙들의 세트를 정의하는 것을 더 포함할 수 있다. 통신 파이프라인이 개방되고, 정의된 규칙 세트들에 따라 전송 및 반환이 수행된다.

생성된 설계 테스트 패턴을 전송하는 것은 송신 효율 또는 속도를 위해 그리고 대역을 보존하기 위해, 생성된 설계 테스트 패턴을 압축하는 것을 포함할 수 있다. 따라서, 전송된 설계 테스트 패턴을 ATE 장치에 의해 직접 실행가능한 테스트 패턴의 형식 또는 인스턴스로 변환하는 것은 압축된 설계 테스트 패턴을 압축해제하는 것을 수반할 수 있다.

예시적인 실시예들은 또한, 프로세서와, 메모리, 드라이브, 레지스터, 버퍼 등과 같은 비-일시적인 데이터 저장 매체를 포함하는, 컴퓨터 기반 통신 또는 테스팅 시스템들에 관련된다. 또한, 예시적인 실시예들은 또한 비-일시적인 데이터 저장 매체와도 관련된다. 비-일시적인 데이터 저장 매체는 실체적으로 저장된 명령어들을 포함하고, 명령어들은 하나 이상의 컴퓨터 시스템 프로세서들에 의해 실행되는 경우, 하나 이상의 프로세서로 하여금 다수의 전자 DUT들을 테스팅하기 위한 프로세스 방법을 수행하거나 제어하게 한다.

따라서, 본 발명의 예시적인 실시예는 전자 디바이스 설계 구현을 확인하기 위한 테스팅의 시간, 비용 및 노력을 저감한다. 예시적인 실시예는 또한, 진행하고 있는 개발들과 동시에 전자 디바이스 설계 구현들을 테스트하기 위한 설계 구현자들의 능력을 간소화하고, 단순화하고, 순조롭게 한다. 또한, 예시적인 실시예는 설계 구현자들로 하여금 다수의 전자 DUT들에 대해 필수적으로 즉각 실행될 수 있는, 동시 설계 개발을 확인하기 위한 테스트 패턴들을 제작하게 한다.

본 발명의 실시예는 다수의 전자 디바이스를 테스팅하는 것에 관련된다. 이하의 첨부하는 도면들은 본 발명의 예시적인 실시예들의 명세서의 일부를 포함하고, 그의 특징들, 구성요소들 및 속성들을 설명하는데 이용된다. 예시적인 실시예의 원리들이 이들 도면들의 그림(FIG.)과 관련하여 설명되고, 유사한 숫자들은 유사한 항목들을 지칭하도록 사용된다.
도 1은 테스트 패턴 개발 및 응용에 대한 통상적인 종래의 구성을 도시한다;
도 2는 본 발명의 실시예에 따른 예시적인 컴퓨터 제어 테스트 프로세스에 대한 흐름도를 도시한다;
도 3은 본 발명의 실시예에 따른 예시적인 컴퓨터 제어 테스트 프로세스에 대한 흐름도를 도시한다; 및
도 4는 본 발명의 실시예에 따른, 예시적인 컴퓨터 기반 테스트 시스템을 도시한다.
(본원에서 달리 언급하지 않는 한) 어떤 특정 비율이 이러한 도면들에 적용되지 않는다.

다수의 피시험 전자 디바이스들(DUT들)을 테스팅하기 위한 컴퓨터 구현 방법들, 통신 시스템들 및 비-일시적인 데이터 저장 매체와 관련하여 본 발명의 예시적인 실시예들이 이하에 설명된다. 예를 들어, 본 방법은 전자 설계 자동화(EDA) 도구를 사용하여 설계 테스트 패턴을 생성하는 것을 포함한다. 생성된 설계 테스트 패턴은 통신 파이프라인을 통해 자동화된 테스트 장비(ATE) 장치에 직접 전송된다. ATE 장치는 다수의 전자 DUT들을 테스팅하도록 동작가능하다. 수신 시에, ATE는 전송된 설계 테스트 패턴을 ATE 장치에 의해 직접 실행가능한 테스트 패턴의 형식 또는 인스턴스로 변환한다. ATE 장치는 실행가능한 테스트 패턴에 기초하여 테스트 신호들을 다수의 전자 DUT들 각각에 입력한다. 그리고 나서, ATE 장치는, 입력된 테스트 신호들에 기초한 테스트 결과를 다수의 전자 DUT들 각각으로부터 수신하고, 수신된 테스트 결과를 EDA 도구에 반환하여, EDA 도구는 그의 평가를 연산 또는 프로세싱할 수 있다.

첨부하는 도면들에서 예시하는 바와 같이, 예시적인 실시예들의 구현들에 대해 이제 상세하게 참조가 이루어질 것이다. 동일하거나 유사한 항목들을 지칭하기 위해 도면들 및 이하의 설명 전체에 걸쳐 가능한 정도까지 동일한 참조 번호가 사용될 것이다. 그러나, 메모리 및 다른 반도체 디바이스를 테스팅하는 것과 관련된 기술분야의 당업자에게는 본 발명의 예시적인 실시예들이 구체적으로 설명된 이러한 상세들의 일부가 없이도 실시될 수 있다는 것이 명백해야 한다. 본 발명의 예시적인 실시예들은 다수의 전자 DUT들을 테스팅하기 위한 컴퓨터 구현 방법, 통신 시스템 및 비-일시적인 데이터 저장 매체와 관련하여 설명된다.

본 발명의 예시적인 실시예들을 설명하는데 있어서 보다 밀접하고, 중요할 수 있는 특징들을 불필요하게 가리고(occluding), 모호하게 하고(obscuring), 방해하거나(obstructing) 애매하게 하는 것(obfuscating)을 회피할 뿐 아니라, 명확성 및 간결함을 위해, 본 설명에서는 일부 공지된 프로세스들, 구조들, 컴포넌트들 및 디바이스들은 철저히 상세하게 설명하지 않을 수 있다. IC들 및 다른 전자 디바이스들의 설계 및 테스트에, 그리고 데이터 통신에 관련된 기술분야의 당업자는 이하의 상세한 설명이 설명 및 예시를 위한 것이며 임의의 방식으로 제한하려는 의도가 아니라는 것을 인식해야 한다. 반대로, 본원에서 설명된 예시적인 특징들 및 구성요소들 및 그러한 실시예들이 달성할 수 있는 임의의 상응하는 이점들과 관련하여 그러한 기술분야의 당업자는 다른 실시예들이 가능하다는 것을 즉각 이해할 수 있어야 한다. 본 발명의 예시적인 실시예는 다수의 전자 DUT들을 테스팅하기 위한 컴퓨터 구현 방법, 통신 시스템 및 비-일시적인 데이터 저장 매체와 관련하여 설명된다.

실시예들이 예시적인 컴퓨터 구현 방법들, 통신 시스템들 및 비-일시적인 데이터 저장 매체를 참조하여 본원에서 설명되지만, 이는 예시에 의해, 예를 들어, 설명의 명확성, 간결성 및 단순성을 위한 것임을 이해해야 한다. 또한, IC 및 다른 전자 디바이스들의 설계 및 테스트에, 그리고 컴퓨터 및 데이터 통신에 관련된 기술분야의 당업자는, 본 발명의 범주가 본원에서 설명된 것보다 더 일반적으로 설계 확인 및 데이터 통신을 포함하고, 보다 구체적으로는 그와 상이한 설계 확인, 테스트 및 데이터 통신 기법들 및 구현들에 관련된다는 것을 이해해야 한다.

다수의 전자 DUT들을 테스팅하기 위한 컴퓨터 구현 방법과 관련하여 본 발명의 예시적인 실시예가 전술되었다. 본 방법은 EDA 도구를 이용하여 설계 테스트 패턴을 생성하는 것을 포함한다. 생성된 설계 테스트 패턴은 통신 파이프라인을 통해 ATE 장치에 전송된다. ATE 장치는 다수의 전자 DUT들을 테스팅하도록 동작가능하다. 수신 시에, ATE는 전송된 설계 테스트 패턴을 ATE 장치에 의해 직접 실행가능한 형식(또는 테스트 패턴의 인스턴스)으로 변환한다. ATE 장치는 실행가능한 테스트 패턴에 기초하여 테스트 신호들을 다수의 전자 DUT들 각각에 입력한다. 그리고 나서, ATE 장치는 입력된 테스트 신호들에 기초한 테스트 결과를 다수의 전자 DUT들 각각으로부터 수신하고, 수신된 테스트 결과를 EDA 도구에 반환하여, EDA 도구는 그의 평가를 연산 또는 프로세싱할 수 있다.

예시적인 프로세스들

도 2는 본 발명의 실시예에 따른, 다수의(예를 들어, 복수의) 피시험 전자 디바이스(DUT들)를 테스팅하는 예시적인 컴퓨터 구현 방법에 대한 흐름도를 도시한다. 프로세스 단계(21)에서, 설계 테스트 패턴, 명령들 및/또는 명령어들은 전자 설계 자동화 관련(EDA) 도구를 사용하여 그의 네이티브 형식으로 생성된다.

프로세스 단계(22)에서, 생성된 설계 테스트 패턴은 통신 파이프라인을 통해 자동화된 테스트 장비 관련(ATE) 장치에 전송된다. ATE 장치는 다수의 전자 DUT들을 테스팅하도록 동작가능하다. 수신 시에, ATE 장치는 프로세스 단계(23)에서 설계 테스트 패턴 및 명령어들 또는 명령들을 ATE 장치에 의해 직접 실행가능한 형식(및/또는 테스트 패턴의 인스턴스)으로 변환한다.

프로세스 단계(24)에서, ATE는 직접 실행가능한 테스트 패턴에 기초하여 테스트 신호들을 다수의 전자 DUT들의 각각에 입력한다. 프로세스 단계(25)에서, ATE 장치는 입력된 테스트 신호들에 기초한 테스트 결과 또는 출력을 다수의 전자 DUT들의 각각으로부터 수신한다. 프로세스 단계(26)에서, ATE는 명령/명령어에 응답하는 조치와 관련한 보고 및/또는 테스트 결과를 통신 파이프라인을 통해 EDA 도구에 반환한다.

수신 시에, EDA 도구는 프로세스 단계(27)에서, 반환된 테스트 결과 및 보고들을 프로세싱한다. 예를 들어, 프로세싱은 반환된 테스트 결과들을 분석하는 것, 오류 리스트 등을 컴파일하는 것, 및/또는 테스트 결과들의 프로세싱에 기초하여 전자 DUT들을 평가하는 것과 관련될 수 있다. 프로세싱은 또한 추가의 또는 후속하는 테스팅을 위해 파라미터들 또는 다른 속성들을 연산하는 것에 관련될 수 있다.

후속 테스트를 진행할 지 여부가 프로세스 단계(28)에서 결정된다. 그리고 나서, 어떠한 추가적인 테스팅도 선택되지 않으면, 프로세스(20)는 종료될 수 있다. 한편, 추가의 테스팅을 진행하는 것으로 결정되면, 그 후에 프로세스 방법(30)은 되돌아가서, 프로세스 단계(21)에서 시작하는 것을 반복하고, 그 후에 후속 설계 테스트 패턴은 ATE 장치에 전송되기 위해 연산될 수 있다.

통신 파이프라인은 EDA 도구 및 ATE 장치가 데이터를 자유롭게 교환하고 서로 직접 상호작용하는 데이터 채널을 포함할 수 있다는 것이 이해될 것이다. 예시적인 실시예는, OS, UNIX 또는 스크립트 언어(예를 들어, TCL-TK, Perl, Python) 기반 채널을 포함하고 및/또는 소켓, 포크 및/또는 파이프 중 하나 이상을 포함하는 데이터 채널을 포함하도록 구현될 수 있다. 통신 파이프라인은 또한 네트워크를 포함할 수 있다.

따라서, 예시적인 실시예는 하나 이상의 패킷 스위치형 네트워크를 포함하는 통신 파이프라인을 포함하도록 구현될 수 있다. 패킷 스위치형 네트워크는 전송 제어 프로토콜/인터넷 프로토콜(TCP/IP)과 같은 프로토콜 또는 다른 규칙들의 세트에 따라 동작가능할 수 있다. 패킷 스위치형 네트워크는 하나 이상의 관련 클라이언트를 ATE 장치로 향하게 하도록 동작가능한 서버 프로그램을 포함할 수 있다. 패킷 스위치형 네트워크는 또한 서버와 데이터 신호들을 교환하도록 동작가능한, 클라이언트 프로그램, 예를 들어, EDA 도구를 포함할 수 있다.

서버 프로그램은 클라이언트 프로그램과 데이터 신호들을 교환하도록 동작가능한 다수의 인터페이스를 포함한다. 예를 들어, ATE 장치는 전송된 설계 테스트 패턴을 테스트 패턴의 실행가능한 인스턴스 또는 형식으로 변환하고, 그것으로 다수의 전자 DUT들을 테스팅하도록 동작가능하다. 다수의 전자 DUT들로부터 테스트 결과를 수신하면, 서버 프로그램은 수신된 테스트 결과들을 클라이언트 프로그램, 예를 들어, EDA 도구에 반환하도록 동작가능하다. 직접 실행가능한 테스트 패턴의 제작은 클라이언트 EDA 도구를 이용한 설계 테스트 패턴을 포함하는 파라미터화되거나 파라미터화되지 않은 테스트 패턴 중 하나 이상을 패킷화된 데이터 신호들의 교환에 기초하여 즉각(즉흥적으로) 생성하는 것을 포함한다.

서버 프로그램의 동작 또는 클라이언트 프로그램의 동작은 상대적이거나 상호교환가능할 수 있다는 것이 이해되어야 한다. 따라서, 예시적인 실시예는, 서버 프로그램 및 클라이언트 프로그램이 선택적으로(selectively), 선택적으로(optionally), 또는 자유롭게 역할을 전환할 수 있도록 구현될 수 있다.

생성된 설계 테스트 패턴을 전송하는 것은 생성된 설계 테스트 패턴을 압축하는 것을 포함할 수 있다. 따라서, 전송된 설계 테스트 패턴을 ATE 장치에 의해 직접 실행가능한 테스트 패턴의 형식 또는 인스턴스로 변환하는 것은 압축된 설계 테스트 패턴을 압축해제하는 것을 포함할 수 있다.

데이터는 하나 이상의 프로토콜, 문법, 코드 및/또는 규칙 세트에 기초하여 통신 파이프라인을 통해 교환 또는 트랜잭션될 수 있다(transacted). 도 3은 본 발명의 예시적인 실시예에 따른, 예시적인 컴퓨터 구현 프로세스 방법(30)에 대한 흐름도를 도시한다. 프로세스 단계(31)에서, 통신 파이프라인을 통해 생성된 설계 테스트 패턴을 전송하고 수신된 테스트 결과를 반환하기 위한 규칙들의 세트가 정의된다.

예를 들어, 규칙 세트는 UNIX 또는 스크립트 언어(예를 들어, TCL-TK, Perl Python)를 이용하는 효율적이고 신뢰성있는 통신을 위해 도입된 규칙들을 포함할 수 있고, 파이프라인 채널은 소켓, 포크 및/또는 파이프를 가질 수 있다. 규칙 세트는 TCP/IP를 이용하는 패킷 스위치형 네트워크 파이프라인, 유사한 프로토콜 또는 규칙 세트 등을 규정할 수 있다.

프로세스 단계(32)에서, 통신 파이프라인이 개방된다. 프로세스 단계(33)에서, 생성된 설계 테스트 패턴을 전송하는 것과 테스트 결과들을 반환하는 것을 포함하는, EDA 도구와 ATE 장치 사이의 통신 파이프라인을 통한 데이터 교환들은 정의된 규칙들의 세트에 따라 수행된다.

예시적인 시스템

도 4는 본 발명의 실시예에 따른, 예시적인 컴퓨터 기반 통신 시스템(400)을 도시한다. 통신 시스템(400)은 다수의 전자 DUT들을 테스팅하도록 동작가능하다.

시스템(400)은 제1 종단과, 제1 종단에 대향하는 제2 종단을 갖는 통신 파이프라인(410)을 포함한다. 전자 설계 자동화 관련(EDA) 도구(401)는 통신 파이프라인(410)의 제1 종단에 결합된다. EDA 도구(401)는, 다수의 DUT들을 테스팅하는 것과 관련하여 설계 테스트 패턴들(402)을 네이티브하게 생성하는 것을 포함하는, 다양한 설계 관련 프로세스들을 연산하도록 동작가능하다.

자동화된 테스트 장비-관련(ATE) 장치(420)는 통신 파이프라인(410)의 제2 종단에 결합된다. ATE 장치(420)는 생성된 설계 테스트 패턴(402)을 통신 파이프라인(410)을 통해 EDA 도구(401)로부터 수신하고, 수신된 설계 테스트 패턴을 ATE 장치(420)를 이용하여 직접 실행가능한, 테스트 패턴(422)의 형식 또는 인스턴스로 변환하도록 동작가능하다.

EDA 도구(401)는 또한, ATE 장치(420)에 의해 실행가능한 명령들 및 ATE 장치(420)가 프로그램될 수 있는 명령어들을 생성하도록 동작가능하다.

전자 설계 프로세스는 다양한, 때로는 중첩되는 단계들을 통해 진행할 수 있다. 예를 들어, 초기 또는 조기의 설계 단계는 거동 및/또는 알고리즘 합성을 수반할 수 있다. 초기 또는 조기 합성 설계 단계는 합성 변환 단계로 진행할 수 있고, 디바이스 레벨 아키텍처의 시뮬레이션, 인-서킷 에뮬레이션, CAD 단계들, 및 다른 단계들이 대략 각각 후속한다. 다양한 설계 단계들의 각각을 구현하는 것은 하나 이상의 별개의 설계 애플리케이션을 수반할 수 있다. 본 발명의 예시적인 실시예에서, EDA 도구(401)는 각각 적절한 응용 프로그램 인터페이스(API)를 이용하여 설계 프로세스의 다양한 단계들의 각각에 대해 설계 애플리케이션들과 함께 동작가능하다. 따라서, EDA 도구(401)는, 다양한 설계 단계들의 각각을 확인하기에 적절한 테스트 패턴을 생성하고, 각각의 설계 단계에 가장 적절한 테스팅 동작성을 위해 ATE 장치에 의해 실행될 수 있는 명령들 및 명령어들을 반포하도록 동작가능하다.

(임의의 다른 수의 ATE 장치를 나타낼 수 있는) 다른 ATE 장치(430)가 또한 제1 종단으로부터 통신가능하게 대향하는, 다른 종단에서 통신 파이프라인에 결합될 수 있다. 다른 ATE 장치(430)는 ATE 장치(420)의 것들과 유사한, 동일한, 또는 적어도 마찬가지인 하나 이상의 특징, 기능 또는 동작가능한 속성을 포함할 수 있다.

ATE 장치는 테스트 제어기 컴포넌트(424)를 포함할 수 있다. 예를 들어, 직접 실행가능한 테스트 패턴(422)은 테스트 제어기(424)의 모니터 디스플레이 상에 렌더링되는 것으로서 도시된다. 링크(423)는 통신을 위해, 데이터 교환, 전원 공급, 제어 등을 통합된 냉각부 및/또는 다른 특징들을 포함할 수 있는 테스터 프레임 컴포넌트(425)에 제공한다. 테스터 프레임(425)은 다수의 DUT들(499)의 어레이를 구비한 테스트 헤드 및 인터페이스(427)를 지원한다.

테스트 헤드 및 인터페이스(427)는 직접 실행가능한 테스트 패턴(422)에 대응하는 데이터 신호들을 다수의 전자 DUT들(499)에 입력한다. 인터페이스 및 테스트 헤드(427)는 입력된 직접 실행가능한 테스트 패턴(422)에 기초하여 다수의 전자 DUT들로부터 테스트 결과를 수신한다. ATE 장치(420)는 수신된 테스트 결과를 통신 파이프라인(410)을 통해 EDA 도구(401)에 반환한다. 그 후에 EDA 도구(401)는 반환된 테스트 결과를 프로세싱할 수 있다.

시스템(400)은 프로세스(20) 및/또는 프로세스(30)(각각 도 2, 도 3)과 같은 하나 이상의 컴퓨터 구현 프로세싱 방법을 수행할 수 있다. EDA 도구(401), ATE 장치(420) 및/또는 통신 파이프라인(410)의 하나 이상의 컴포넌트는 프로세서들과, 메모리, 드라이브들, 레지스터들, 래치들, 버퍼들, 어드레스가능한 트랜지스터 메모리 셀들 등과 같은 비-일시적인 데이터 저장 매체를 포함한다. 비-일시적 데이터 저장 매체는 실체적으로 저장되고 및/또는 코딩된 명령어들을 포함하고, 명령어들은 프로세서들에 의해 실행되는 경우, 프로세스들(20 및/또는 30)과 같은 하나 이상의 컴퓨터 구현 프로세싱 방법들의 수행 및/또는 제어를 야기한다.

예시적인 실시예는 컴퓨터 기반 데이터 채널을 포함하는 통신 파이프라인(410)을 포함하도록 구현될 수 있다. 데이터 채널은, 소켓, 포크 및/또는 파이프 중 하나 이상을 포함하는, UNIX 또는 스크립트 언어(예를 들어, TCL-TK, Perl, Python) 기반 채널을 포함할 수 있다. 통신 파이프라인은 네트워크 기반일 수 있다.

따라서, 예시적인 실시예는 하나 이상의 패킷 스위치형 네트워크를 포함하는 통신 파이프라인(410)을 포함하도록 구현될 수 있다. 패킷 스위치형 네트워크는 하나 이상의 관련 클라이언트를 ATE 장치로 향하게 하도록 동작가능한 서버 프로그램을 포함할 수 있다. 패킷 스위치형 네트워크는 또한, 서버와 데이터 신호들을 교환하도록 동작가능한 클라이언트 프로그램, 예를 들어, EDA 도구(401)를 포함할 수 있다.

서버 프로그램은 클라이언트 프로그램과 데이터 신호들을 교환하도록 동작가능한 다수의 인터페이스를 포함한다. 예를 들어, ATE 장치(420)는 전송된 설계 테스트 패턴을 테스트 패턴의 실행가능한 인스턴스 또는 형식으로 변환하고 그것으로 다수의 전자 DUT들(499)을 테스팅하도록 동작가능하다. 다수의 전자 DUT들(499)로부터 테스트 결과를 수신하면, 서버 프로그램은 수신된 테스트 결과들을 클라이언트 프로그램, 예를 들어, EDA 도구(402)에 반환하도록 동작가능하다.

서버 프로그램의 동작과 클라이언트 프로그램의 동작은 상대적이거나 상호교환가능하다. 따라서, 예시적인 실시예는 서버 프로그램 및 클라이언트 프로그램이 선택적으로(selectively), 선택적으로(optionally) 또는 자유롭게 역할을 전환할 수 있도록 구현될 수 있다.

직접 실행가능한 테스트 패턴을 제작하는 것은, 클라이언트 EDA 도구(401)를 이용한 설계 테스트 패턴(402)을 포함하는 파라미터화되거나 파라미터화되지 않은 테스트 패턴 중 하나 이상을 패킷화된 데이터 신호들의 교환에 기초하여 즉각 생성하는 것을 수반한다.

송신 효율 및 대역 소모를 위해, EDA 도구(401)는 설계 테스트 패턴을 ATE 장치(420)에 전송하기 전에 생성된 설계 테스트 패턴을 압축할 수 있다. 전송된 설계 테스트 패턴은 수신 시에, 또는 ATE 장치에 의해 직접 실행가능한 테스트 패턴의 형식 또는 인스턴스로 즉각 변환하기 전에 압축해제될 수 있다.

따라서, 본 발명의 예시적인 실시예는 전자 디바이스 설계 구현들의 확인을 위한 테스팅의 시간, 비용 및 노력을 저감한다. 예시적인 실시예는 또한, 진행하고 있는 개발과 동시에 전자 디바이스 설계 구현들을 테스트하기 위한 설계 구현자들의 능력을 간소화하고, 단순화하고 순조롭게 한다. 또한, 예시적인 실시예는 설계 구현자들로 하여금 다수의 전자 DUT들에 대해 필수적으로 즉각 실행될 수 있는, 동시 설계 개발을 확인하기 위한 테스트 패턴들을 제작하게 한다.

따라서, 본 발명의 예시적인 실시예는 다수의 전자 DUT들을 테스팅하기 위한 컴퓨터 구현 방법과 관련하여 설명된다. 본 방법은 전자 설계 자동화 관련(EDA) 도구를 이용하여 설계 테스트 패턴을, 예를 들어, 그의 네이티브 형식으로 생성하는 것을 포함할 수 있다. 생성된 설계 테스트 패턴은 통신 파이프라인을 통해 자동화된 테스트 장비 관련(ATE) 장치에 직접 전송된다. ATE 장치는 다수의 전자 DUT들을 테스팅하도록 동작가능하다.

수신 시에, ATE는 전송된 설계 테스트 패턴을 ATE 장치에 의해 직접 실행가능한 테스트 패턴의 형식 또는 인스턴스로 변환한다. ATE 장치는 실행가능한 테스트 패턴에 기초하여 테스트 신호들을 다수의 전자 DUT들 각각에 입력한다. 그리고 나서, ATE 장치는 입력된 테스트 신호들에 기초한 테스트 결과를 다수의 전자 DUT들 각각으로부터 수신하고, 수신된 테스트 결과를 EDA 도구에 반환하여, EDA 도구는 그후에 그의 평가를 연산 또는 프로세싱할 수 있다.

예시적인 실시예는 UNIX 또는 스크립트 언어(예를 들어, TCL-TK, Perl, Python) 기반 채널 또는 OS를 포함하는 통신 파이프라인을 포함하도록 구현될 수 있다. UNIX 또는 스크립트 언어 기반 채널은 소켓, 포크 및/또는 파이프를 포함할 수 있다. 추가적으로 또는 대안적으로, 통신 파이프라인은 패킷 스위치형 네트워크를 포함할 수 있다. 패킷 스위치형 네트워크는 하나 이상의 관련 클라이언트를 ATE 장치로 향하게 하도록 동작가능한 서버 프로그램과, EDA를 포함하고 서버와 데이터 신호들을 교환하도록 동작가능한 클라이언트 프로그램을 포함할 수 있다.

서버 프로그램은, ATE 장치가 전송된 설계 테스트 패턴을 테스트 패턴의 실행가능한 인스턴스로 변환하도록 동작가능한 클라이언트 프로그램과 데이터 신호들을 교환하도록 동작가능한 다수의 인터페이스를 포함할 수 있다. 복수의 전자 DUT로부터 대응하는 테스트 결과를 수신하면, 서버 프로그램은 수신된 테스트 결과를 클라이언트 프로그램에 반환하도록 동작가능하다.

서버 프로그램 및 클라이언트 프로그램은 선별적으로(electively), 선택적으로(optionally) 및/또는 자유롭게 역할을 전환할 수 있다.

컴퓨터 구현 프로세스 방법은 UNIX 문법 및/또는 생성된 테스트 패턴을 전송하고 수신된 테스트 결과를 반환하기 위한 네트워킹 프로토콜(예를 들어, TCP/IP)과 같은 규칙들의 세트를 더 포함할 수 있다. 통신 파이프라인이 개방되고, 정의된 규칙 세트들에 따라 전송 및 반환이 수행된다.

생성된 설계 테스트 패턴을 전송하는 것은 전송 효율 또는 속도를 위해 그리고 대역을 보존하기 위해, 생성된 설계 테스트 패턴을 압축하는 것을 포함할 수 있다. 따라서, 전송된 설계 테스트 패턴을 ATE 장치에 의해 직접 실행가능한 테스트 패턴의 형식 또는 인스턴스로 변환하는 것은 압축된 설계 테스트 패턴의 압축해제를 포함할 수 있다.

예시적인 실시예들은 또한, 프로세서와, 메모리, 드라이브들, 레지스터들, 버퍼들 등과 같은 비-일시적인 데이터 저장 매체를 포함하는, 컴퓨터 기반 통신 또는 테스팅 시스템들에 관련된다. 또한, 예시적인 실시예들은 비-일시적인 데이터 저장 매체와도 관련된다. 비-일시적인 데이터 저장 매체는 실체적으로 저장된 명령어들을 포함하고, 명령어들은 하나 이상의 컴퓨터 시스템 프로세서들에 의해 실행되는 경우, 하나 이상의 프로세서로 하여금 다수의 전자 DUT들을 테스팅하기 위한 프로세스 방법들을 수행하거나 제어하게 한다.

본 발명의 예시적인 실시예들은, 진행하고 있는 개발과 동시에 전자 디바이스 설계 구현들을 테스트하기 위한 설계 구현자들의 능력을, 투명하게(transparently), 끊김없이(seamlessly) 그리고 복잡하지 않게(straightforwardly), 간소화하고, 단순화하고, 순조롭게 한다. 설계 확인 테스트들은 DUT들에 대해 설계되고 구현되며, 반복되고 연속적인 상호통신 및 순환반복 동안에 위태로울 수 있는 디바이스 특성의 노출 없이 대응하는 테스트 결과들이 보고되고 프로세싱되며, 이는 가치있는 관련 지적 재산을 보호할 수 있다.

또한, 테스팅을 위한 설계(DFT) 엔지니어링이 테스트 패턴들을 제작하고 구동할 수 있는 것 보다 더 빠르고 쉽게 직접 ATE 장치 플랫폼 상으로 테스트 케이스들이 올려지고 턴 어라운드(turn around)될 수 있고, 테스트 패턴들은 일괄 프로세싱을 이용하여 자동적으로 순환반복하여(iteratively) 미세 조정될 수 있다. 따라서 ATE 장치로의 전달을 위한 컴퓨터 보조 설계(CAD) DFT 기반 테스트 패턴 제작의 레이턴시 및 복잡성이 경감된다.

본 발명의 실시예들은 디지털, 혼합 신호(mixed signal), 무선 주파수(RF), 고속, 직류(DC) 및 다른 테스트 케이스들과 관련된 설계 확인에 적용가능하다. 본원에서 설명된 예시적인 프로세스 방법들, 시스템들 및 데이터 저장 매체는 설계 개념들의 빈번한 확인을 신속하고 저 비용으로 가능하게 한다. 따라서, 설계 결함들의 검출 또는 설계 개선들의 제안과 관련된 DFT 엔지니어링은 전자 디바이스들의 설계 흐름에서 조기에 일어날 수 있다. 테스트 엔지니어링을 위해 적절한 테스트 커버리지의 프로비저닝이 개선되고 고성능 테스트 패턴이 효율적으로 그리고 신속하게 배포될 수 있으며, 따라서 이는 고품질의, 강력한 테스팅 프로그램들을 제작할 수 있다.

이러한 특징들은 전자 디바이스를 개발하는데 있어서 테스트 엔지니어링 및 설계 엔지니어링이 협업할 수 있는 효율성을 개선하고, 이는 엔지니어링 자원 관리 효율성 및 전반적인 생산성을 개선한다. 본 발명의 예시적인 실시예들은 또한 테스트 시간 및 비용 및 시장 진입 시간을 저감하는 한편, 동시에 고장 검출율(fault coverage)을 증가시키고, 후속하는 디바이스 신뢰성 이슈들을 야기할 수 있는 검출되지 않은 설계 결함을 가질 수 있는 디바이스들을 배포하는 위험을 저감한다.

따라서, 본 발명의 예시적인 실시예는 전자 디바이스 설계 구현들의 확인을 위한 테스팅의 시간, 비용 및 노력을 저감한다. 따라서, 예시적인 실시예는 또한, 진행하고 있는 개발과 동시에 전자 디바이스 설계 구현들을 테스트하기 위한 설계 구현자들의 능력을 간소화하고, 단순화하고, 순조롭게 한다. 또한, 예시적인 실시예는 설계 구현자들로 하여금 다수의 전자 DUT들에 대해 필수적으로 즉각 실행될 수 있는, 동시 설계 개발을 확인하기 위한 테스트 패턴들을 제작하게 한다.

따라서, 본 발명의 예시적인 실시예는 다수의 전자 DUT들을 테스팅하기 위한 컴퓨터 구현 방법과 관련하여 전술되었다. 본 방법은 EDA 도구를 이용하여 설계 테스트 패턴을 생성하는 것을 포함할 수 있다. 생성된 설계 테스트 패턴은 통신 파이프라인을 통해 ATE 장치에 직접 전송된다. ATE 장치는 다수의 전자 DUT들을 테스팅하도록 동작가능하다. 수신 시에, ATE는 전송된 설계 테스트 패턴을 ATE 장치에 의해 직접 실행가능한 테스트 패턴의 형식 또는 인스턴스로 변환한다. ATE 장치는 실행가능한 테스트 패턴에 기초하여 테스트 신호들을 다수의 전자 DUT들 각각에 입력한다. 그리고 나서, ATE 장치는 입력된 테스트 신호들에 기초한 테스트 결과를 다수의 전자 DUT들 각각으로부터 수신하고, 수신된 테스트 결과를 EDA 도구에 반환하여, EDA 도구는 그후에 그의 평가를 연산 또는 프로세싱할 수 있다.

청구항들의 특징들과 관련하여 포함된 용어들에 대해, 구체적으로 또는 본원에서 예로써 각각의 또는 임의의 청구항에 명백하게 개시된 정의들은 그러한 용어들의 의미를 지배하도록 의도된다. 따라서, 청구항에 명백하게 언급되지 않은 어떠한 한정, 구성요소, 특성(property), 특징, 장점 또는 속성도 그러한 청구항의 범주를 어떤 방식으로든 한정할 수 없다. 따라서, 상세한 설명 및 도면들은, 한정적인 의미보다는 예시적인 것으로서 간주되어야 한다.

11: 설계 데이터베이스
12: 엔지니어링 데이터베이스
13: 테스트 데이터베이스
14: DUT들
15: ATE
400: 시스템
401: EDA 도구
402: 설계 테스트 패턴
410: 통신 파이프라인
420: ATE 장치
424: 테스트 제어기 컴포넌트
425: 테스터 프레임 컴포넌트
427: 테스트 헤드 및 인터페이스
430: ATE 장치

Claims

복수의 피시험 전자 디바이스(DUT)들을 테스트하기 위한 컴퓨터 구현 방법으로서,
전자 설계 자동화 관련(EDA) 도구를 이용하여 설계 테스트 패턴, 명령 또는 명령어 중 하나 이상을 그의 네이티브(native) 형식으로 생성하는 단계;
상기 생성된 설계 테스트 패턴, 명령 또는 명령어를 통신 파이프라인을 통해 자동화된 테스트 장비 관련(ATE) 장치에 전송하는 단계 - 상기 ATE 장치는 상기 복수의 DUT들을 테스트하도록 동작가능함 - ;
수신 시에, 상기 전송된 설계 테스트 패턴, 명령 또는 명령어를 상기 ATE 장치에 의해 직접 실행가능한 형식의 테스트 패턴, 명령 또는 명령어의 인스턴스로 변환하는 단계;
상기 실행가능한 테스트 패턴에 기초하여 상기 복수의 전자 DUT들의 각각에 테스트 신호들 중 하나 이상을 입력하는 단계;
상기 입력된 테스트 신호들에 기초한 테스트 결과들을 상기 복수의 전자 DUT들의 각각으로부터 수신하는 단계; 및
상기 수신된 테스트 결과들 및 상기 전송된 명령 또는 명령어에 응답하는 상기 ATE 장치의 조치의 보고 중 하나 이상을 상기 EDA 도구에 반환하는 단계
를 포함하는 컴퓨터 구현 방법.
제1항에 있어서,
상기 반환된 테스트 결과들 및 상기 응답 보고를 프로세싱하는 단계를 더 포함하는 컴퓨터 구현 방법.
제1항에 있어서,
상기 통신 파이프라인은 UNIX 기반 채널, 또는 스크립트 언어 기반 채널 중 하나 이상을 포함하고, 상기 UNIX 기반 채널은 소켓(socket), 포크(fork) 및 파이프(pipe) 중 하나 이상을 포함하는, 컴퓨터 구현 방법.
제1항에 있어서,
상기 통신 파이프라인은 패킷 스위치형 네트워크(packet switched network)를 포함하고, 상기 패킷 스위치형 네트워크는,
하나 이상의 관련 클라이언트들을 ATE 장치로 향하게 하도록 동작가능한 서버 프로그램; 및
상기 EDA 도구를 포함하고 상기 서버와 데이터 신호들을 교환하도록 동작가능한 클라이언트 프로그램
을 포함하는, 컴퓨터 구현 방법.
제4항에 있어서,
상기 서버 프로그램은 상기 클라이언트 프로그램과 상기 데이터 신호들을 교환하도록 동작가능한 복수의 인터페이스들을 포함하고, 상기 ATE 장치는 상기 전송된 설계 테스트 패턴을 그것이 갖고 있는 상기 테스트 패턴의 실행가능한 인스턴스로 변환하도록 동작가능하고, 상기 복수의 전자 DUT들로부터 상기 테스트 결과를 수신하는 경우, 상기 서버 프로그램은 상기 수신된 테스트 결과들을 상기 클라이언트 프로그램에 반환하도록 동작가능한, 컴퓨터 구현 방법.
제4항에 있어서,
상기 서버 프로그램의 동작 중 적어도 하나와 상기 클라이언트 프로그램의 적어도 하나의 동작은 상호교환가능한, 컴퓨터 구현 방법.
제1항에 있어서,
상기 직접 실행가능한 테스트 패턴을 제작하는 단계는 파라미터화되거나 파라미터화되지 않은 테스트 패턴 중 하나 이상을 상기 클라이언트와의 상기 데이터 신호들의 교환에 기초하여 즉각 생성하는 단계를 포함하는, 컴퓨터 구현 방법.
제1항에 있어서,
상기 생성된 설계 테스트 패턴을 전송하는 단계 및 상기 수신된 테스트 결과들을 반환하는 단계를 위한 규칙들의 세트를 정의하는 단계; 및
상기 통신 파이프라인을 개방하는 단계 - 상기 전송하는 단계 및 상기 반환하는 단계는 상기 규칙들의 세트에 따라 그와 함께 수행됨 -
를 더 포함하는 컴퓨터 구현 방법.
제1항에 있어서,
상기 생성된 설계 테스트 패턴을 전송하는 단계는, 상기 생성된 설계 테스트 패턴을 압축하는 단계를 포함하고, 상기 전송된 설계 테스트 패턴을 상기 ATE 장치에 의해 직접 실행가능한 상기 테스트 패턴의 인스턴스로 변환하는 단계는 상기 압축된 설계 테스트 패턴을 압축해제하는 단계를 포함하는, 컴퓨터 구현 방법.
복수의 피시험 전자 디바이스(DUT)들을 테스트하도록 동작가능한 통신 시스템으로서,
제1 종단 및 제2 종단을 포함하는 통신 파이프라인;
상기 통신 파이프라인의 상기 제1 종단에 결합되고 상기 복수의 DUT들을 테스트하는 것과 관련된 설계 테스트 패턴을 네이티브하게(natively) 생성하도록 동작가능한 전자 설계 자동화 관련(EDA) 도구;
상기 통신 파이프라인의 상기 제2 종단에 결합된 자동화된 테스트 장비 관련(ATE) 장치
를 포함하고,
상기 ATE 장치는,
상기 생성된 설계 테스트 패턴을 상기 통신 파이프라인을 통해 상기 EDA 도구로부터 수신하고,
상기 수신된 설계 테스트 패턴을 상기 ATE 장치를 이용하여 직접 실행가능한 형식의 상기 테스트 패턴의 인스턴스로 변환하고,
상기 직접 실행가능한 테스트 패턴을 상기 복수의 DUT들에 입력하고,
상기 입력된 실행가능한 테스트 패턴에 기초한 테스트 결과를 상기 복수의 DUT들로부터 수신하고,
상기 수신된 테스트 결과를 상기 통신 파이프라인을 통해 상기 EDA 도구에 반환하도록 동작가능한, 통신 시스템.
제10항에 있어서,
상기 통신 파이프라인은 UNIX 기반 채널 또는 스크립트 언어 기반 채널 중 하나 이상을 포함하고, 상기 UNIX 기반 채널은 소켓, 포크 및 파이프 중 하나 이상을 포함하는, 통신 시스템.
제10항에 있어서,
상기 통신 파이프라인은 패킷 스위치형 네트워크를 포함하고,
상기 패킷 스위치형 네트워크는,
하나 이상의 관련 클라이언트들을 상기 ATE 장치로 향하게 하도록 동작가능한 서버 프로그램; 및
상기 EDA 도구를 포함하고 상기 서버와 데이터 신호들을 교환하도록 동작가능한 클라이언트 프로그램을 포함하는, 통신 시스템.
제12항에 있어서,
상기 서버 프로그램은 상기 클라이언트 프로그램과 상기 데이터 신호들을 교환하도록 동작가능한 복수의 인터페이스들을 포함하고, 상기 ATE 장치는 그것이 갖고 있는 상기 테스트 패턴의 실행가능한 인스턴스를 변환하도록 동작가능하고, 상기 테스트 결과를 상기 복수의 전자 DUT들로부터 수신 시에, 상기 서버는 상기 수신된 테스트 결과들을 상기 클라이언트에 반환하도록 동작가능한, 통신 시스템.
제12항에 있어서,
상기 서버 프로그램의 동작 중 적어도 하나 및 상기 클라이언트 프로그램의 적어도 하나의 동작은 상호교환가능한, 통신 시스템.
실체적으로 저장된 명령어들을 포함하는 비-일시적인 데이터 저장 매체로서, 상기 명령어들은 하나 이상의 컴퓨터 시스템 프로세서에 의해 실행되는 경우, 상기 하나 이상의 프로세서들로 하여금 복수의 피시험 전자 디바이스(DUT)들을 테스트하기 위한 방법을 수행 또는 제어하게 하며,
상기 방법은,
전자 설계 자동화 관련(EDA) 도구를 이용하여 설계 테스트 패턴을 그의 네이티브 형식으로 생성하는 단계;
상기 생성된 설계 테스트 패턴을 통신 파이프라인을 통해 자동화된 테스트 장비 관련(ATE) 장치에 전송하는 단계 - 상기 ATE 장치는 상기 복수의 전자 DUT들을 테스트하도록 동작가능함 - ;
상기 전송된 설계 테스트 패턴을 상기 ATE 장치에 의해 직접 실행가능한 상기 테스트 패턴의 인스턴스로 변환하는 단계;
상기 복수의 전자 DUT들의 각각에 상기 실행가능한 테스트 패턴을 입력하는 단계;
상기 입력된 실행가능한 테스트 패턴에 기초한 테스트 결과를 상기 복수의 전자 DUT들의 각각으로부터 수신하는 단계; 및
상기 수신된 테스트 결과를 상기 EDA 도구에 반환하는 단계
를 포함하는, 비-일시적 저장 매체.
제15항에 있어서,
상기 통신 파이프라인은 UNIX 기반 채널 또는 스크립트 언어 기반 채널을 포함하고, 상기 UNIX 기반 채널은 소켓, 포크 및 파이프 중 하나 이상을 포함하는, 비-일시적인 저장 매체.
제15항에 있어서,
상기 통신 파이프라인은 패킷 스위치형 네트워크를 포함하고, 상기 패킷 스위치형 네트워크는,
하나 이상의 관련 클라이언트들을 상기 ATE 장치로 향하게 하도록 동작가능한 서버 프로그램; 및
상기 EDA 도구를 포함하고 상기 서버와 데이터 신호들을 교환하도록 동작가능한 클라이언트 프로그램
을 포함하고, 상기 서버 프로그램의 동작 중 적어도 하나와 상기 클라이언트 프로그램의 적어도 하나의 동작은 상호교환가능한, 비-일시적인 저장 매체.
제17항에 있어서,
상기 서버 프로그램은 상기 클라이언트 프로그램과 상기 데이터 신호들을 교환하도록 동작가능한 복수의 인터페이스들을 포함하고, 상기 ATE 장치는 상기 전송된 설계 테스트 패턴을 그것이 갖고 있는 상기 테스트 패턴의 실행가능한 인스턴스로 변환하도록 동작가능하고, 상기 복수의 전자 DUT들로부터 상기 테스트 결과를 수신 시에, 상기 서버 프로그램은 상기 수신된 테스트 결과들을 상기 클라이언트 프로그램에 반환하도록 동작가능한, 비-일시적인 저장 매체.
제15항에 있어서,
상기 직접 실행가능한 테스트 패턴을 제작하는 단계는 파라미터화되거나 파라미터화되지 않은 테스트 패턴 중 하나 이상을 상기 클라이언트와의 상기 데이터 신호들의 교환에 기초하여 즉각 생성하는 단계를 포함하는, 비-일시적인 저장 매체.
제15항에 있어서,
상기 방법은,
상기 생성된 설계 테스트 패턴을 전송하는 단계 및 상기 수신된 테스트 결과들을 반환하는 단계를 위한 규칙들의 세트를 정의하는 단계; 및
상기 통신 파이프라인을 개방하는 단계 - 상기 전송하는 단계 및 상기 반환하는 단계는 상기 규칙들의 세트에 따라 그와 함께 수행됨 -
를 더 포함하는, 비-일시적인 저장 매체.