CN104732001A - 电子器件的在线设计验证 - Google Patents

电子器件的在线设计验证 Download PDF

Info

Publication number
CN104732001A
CN104732001A CN201410800122.9A CN201410800122A CN104732001A CN 104732001 A CN104732001 A CN 104732001A CN 201410800122 A CN201410800122 A CN 201410800122A CN 104732001 A CN104732001 A CN 104732001A
Authority
CN
China
Prior art keywords
test
test pattern
dut
design
ate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410800122.9A
Other languages
English (en)
Other versions
CN104732001B (zh
Inventor
留今雷
张祖良
李姝�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN104732001A publication Critical patent/CN104732001A/zh
Application granted granted Critical
Publication of CN104732001B publication Critical patent/CN104732001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318335—Test pattern compression or decompression
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及电子器件的在线设计验证。描述了用于测试多个电子被测器件(DUT)的计算机实现的处理。利用电子设计自动化(EDA)工具生成设计测试模式或命令/指令。所生成的设计测试模式和命令/指令通过基于UNIX或基于脚本语言和/或基于网络的通信管线被直接发送至自动测试设备(ATE)装置。ATE将所发送的设计测试模式转换为可由ATE直接运行的测试模式的实例。ATE装置基于可运行的测试模式将测试信号输入至多个电子DUT中的每个电子DUT。ATE装置然后从多个电子DUT中的每个电子DUT接收基于所输入的测试信号的测试结果。ATE将所接收的测试结果和响应于命令/指令的动作的报告返回至EDA工具，EDA工具然后处理这些测试结果和报告。

Description

电子器件的在线设计验证
技术领域
本发明的实施例总体涉及设计并测试电子器件。更具体地，本发明的示例实施例涉及用于验证集成电路和其他电子器件的设计的系统和方法。
背景技术
自动测试设备(ATE)包括可操作来在半导体器件(例如，集成电路(IC)芯片)上执行高速测试的装置。该测试被实施以核查存储器、逻辑和其他IC器件在其开发、加工、制造和生成过程中以及在其开发、加工、制造和生成过程之后能正常运转。在其开发过程中，设计师、工程师以及半导体技术领域的其他技术人员使用电子设计自动化(EDA)和/或仿真工具来生成在ATE上运行的测试模式。
测试模式包括具体的数据信号序列，ATE一般将这些具体的数据信号序列输入到多个IC被测器件(DUT)。每个具体的数据信号序列被生成以激励或诱发来自DUT的特定响应输出，ATE对来自DUT的特定响应输出进行监控和评估以表征每个DUT的一个或多个方面或特征。该测试可以包括多个专门生成的测试模式，并且跨多次迭代、重复和/或生成，基于DUT的设计，每次迭代、重复和/或生成具有各种测试重点和测试模式。
例如，开发存储器和其他IC器件可以包括多个EDA阶段。初始高级算法和行为合成之后可以是将抽象逻辑语言人工翻译为逻辑门和/或存储器单元的离散网表、原理图捕获以及布局。然后执行以下各项：器件级或“晶体管”、布尔级以及高级架构仿真阶段，计时，硬件和内部电路仿真，计算机辅助设计(CAD)仿真，之后是分析、功能验证以及操作评估。
在开发存储器和其他IC器件时，设计师使用EDA或仿真工具来生成检查特定器件的特定特征、特点或行为所需要的特定测试模型，并且由设计组在文件服务器中存储与所生成的测试模式相关联的文件。在某些时候，存储在文件服务器中的设计师的测试模式被传送至测试工程组中的工程师以供验证，其中，由设计师提出并存储的测试模式被转换为格式，这些格式后续被ATE读取。
例如，图1描绘出通过常规方法传送测试模式的典型途径10。在合成存储器和其他IC器件的高级行为和算法设计后，设计师将与高级设计相关联的抽象逻辑语言翻译为离散的门和单元的网表以及相关的原理图、布局和/或其他表示方法，并且开发用于验证所翻译的设计的测试模式。在这些开发阶段期间，由设计师开发的与各种EDA相关的文件通常被存储在设计组本地的设计数据库11中，并且从设计数据库11中访问这些与各种EDA相关的文件。
这些文件可以包括用于对设计进行抽象和翻译的各种格式。随着持续进行设计开发和求精，存储在这些文件中的数据量增长并且可以演变为分支、序列和版本。为实现对设计的验证，与EDA相关的文件通常被传送至工程数据库12。于是工程师可能面对从数据库11导出的采用各种格式的大量文件。这些文件格式可以包括以图形语言(例如，GL、GDSII等)、源代码(例如，W等)、硬件描述性语言(例如，Verilog和相关联的语言(例如，VCD、VHDL或“VHSIC-HDL”、HDL等))以及测试接口语言(例如，STIL)写入的数据。
工程师和相关联的测试技术人员访问存储于工程数据库12中的文件，并且可以解译或使用这些数据进行编译或生成任意数目的自动测试文件或“ATE”文件，这些文件能够由ATE环境进行读取，并且被存储在测试数据库13中。ATE装置15可操作来从数据库13访问所存储的ATE文件，并且在多个相似的DUT上可编程地控制或运行单个或一系列相关联的测试模式序列或群组。在ATE 15在DUT 14上运行测试后，与测试结果相关的数据16被返回至设计数据库11，在设计数据库11中，数据16可以被访问并被评估来完成一次、单次迭代。
在如上讨论的所生成、所存储、所传递、所转换的每件事物现在平稳平稳地并且根据计划、提案和预期来运行的情况下，所转换的测试模式然后可以被下载至ATE的测试硬件部件中，随后被读取和运行。然后测试结果数据可以被发送回设计师以供解译和评估，于是完成了用于调试测试模式和/或基于该测试模式的DUT的单次迭代。此时，用于验证IC设计的常规处理循环返回至起始点。
在设计组的起始点处，用于开发IC器件的处理循环然后开始后续的迭代。该常规方法需要在线处理和离线处理二者，并且该常规方法的重复迭代特点向IC器件设计的开发过程添加了显著延时(几天至几周)和成本，并且使得常规处理效率低下并且容易产生误差。而且，(例如，跨潜在网络或实体边界)在半导体技术人员的各个工作组之间来回重复发送测试模式和测试结果存在使得设计安全性和相关的知识产权可能大打折扣的多个阶段或机会。
本部分所描述的方法可以但不一定是先前设想或从事的。除非另有指示，否则所提及的方法(或与其相关地标识的问题)不应当仅通过被包含在本部分中而被假设为承认或认为属于任何所谓现有技术。
发明内容
降低用于验证电子器件设计实现方式的测试时间、花费和工作量将是有用的。因此，流线化、简化并且平稳设计实现人员在进行开发的同时测试其电子器件设计实现方式的能力也将十分有用。此外，设计实现人员精制(craft)用于验证同时期的设计开发的测试模式也十分有用，这些测试模式可以在多个电子被测器件(DUT)上基本上即时(on-the-fly)地被运行。
本发明的示例实施例降低了用于验证电子器件设计实现方式的测试时间、花费和工作量。示例实施例还流线化、简化并且平稳了设计实现人员在进行开发的同时测试其电子器件设计实现方式的能力。此外，示例实施例允许设计实现人员创建用于验证同时期的设计开发的测试模式，这些测试模式可以在多个电子DUT上基本上即时地被运行。
本发明的示例实施例涉及用于测试多个电子DUT的计算机实现的方法。该方法包括利用相关电子设计自动化(EDA)工具(例如，采用其本机格式)生成设计测试模式。因此，命令和/或指令还可以被发送至ATE，可以在设计环境内利用这些命令和/或指令控制ATE。所生成的设计测试模式通过通信管线被直接发送至相关自动测试设备(ATE)装置。该ATE装置可操作来测试多个电子DUT。
在接收后，ATE运行设计相关的命令、实现设计相关的指令和/或将所发送的设计测试模式转换为可由ATE装置直接运行的测试模式的格式或实例。ATE装置基于可运行的测试模式将测试信号输入至多个电子DUT中的每个电子DUT。ATE装置然后从多个电子DUT中的每个电子DUT接收基于所输入的测试信号的测试结果，并且将所接收的测试结果返回至EDA工具，该EDA工具然后可以计算或处理对这些测试结果的评估。
可以实现这样的示例实施例，其中，通信管线包括基于UNIX的通道或支持计算机之间进行数据交换的操作系统(包括诸如TCL-TK、Perl、Python等之类的脚本语言)。基于UNIX的通道可以包括套接字、叉形指令(fork)和/或管道(pipe)。通信管线可以包括分组交换网络。分组交换网络可以包括服务器程序和客户端程序，该服务器程序可操作来将一个或多个相关联的客户端指向ATE装置，客户端程序包括EDA工具并且可操作来与服务器交换数据信号。
服务器程序可以包括多个接口，这些接口可操作来与客户端程序交换数据信号，其中，ATE装置可操作来将所发送的设计测试模式转换为测试模式的可运行实例。在从多个电子DUT接收到相应的测试结果后，服务器程序可操作来将所接收的测试结果返回至客户端程序。
服务器程序的操作或客户端程序的操作是相对的并且是可互换的。因此，服务器程序和客户端程序可以选择性地、可选地和/或自由地切换角色。
创建可直接运行的测试模式可以包括：基于与客户端交换数据信号，即时生成参数化测试模式或非参数化测试模式中的一个或多个。
计算机实现的处理还可以包括针对操作系统(OS)定义规则集(例如，UNIX语法、与(例如，TCL-TK、Perl、Python的)脚本语言相关联的语法和/或联网协议(例如，TCP/IP))以用于发送所生成的设计测试模式并且返回所接收的测试结果。通信管线被开启，在该通信管线中、根据所定义的规则集来执行发送和接收。
为传输效率或速率并且为节约带宽，发送所生成的设计测试模式可以包括对所生成的设计测试模式进行压缩。因而，将所发送的设计测试模式转换为可由ATE装置直接运行的测试模式的格式或实例涉及对经压缩的设计测试模式进行解压缩。
示例实施例还涉及基于计算机的通信或测试系统，基于计算机的通信或测试系统包括处理器和非易失性数据存储介质(例如，存储器、驱动器、寄存器、缓冲器等)。其他示例实施例也涉及非易失性数据存储介质。非易失性数据存储介质包括被有形地存储于其中的指令，当这些指令被一个或多个计算机系统处理器运行时，使得这一个或多个处理器执行或控制用于测试多个电子DUT的处理方法。
因此，本发明的示例实施例降低了用于验证电子器件设计实现方式的测试时间、花费和工作量。示例实施例还流线化、简化并且平稳了设计实现人员在进行开发的同时测试其电子器件设计实现方式的能力。此外，示例实施例允许设计实现人员创建用于验证同时期的设计开发的测试模式，这些测试模式可以在多个电子DUT上基本上即时地被运行。
附图说明
本发明的实施例涉及测试多个电子器件。以下附图包括本发明的示例实施例的本说明书的一部分，并且用于解释其特征、要素以及属性。结合这些附图中的图对示例实施例的原理进行描述，其中，相同的标号被用来指代相同的项目，并且其中：
图1描绘用于测试模式开发和应用的典型常规配置；
图2根据本发明的实施例描绘了示例计算机控制的测试处理的流程图；
图3根据本发明的实施例描绘了示例计算机控制的测试处理的流程图；以及
图4根据本发明的实施例描绘了示例基于示例计算机的测试系统。
这些附图中未采用特定标度(除非本文另有说明)。
具体实施方式
以下针对用于测试多个电子被测器件(DUT)的计算机实现的方法、通信系统以及非易失性数据存储介质对本发明的示例实施例进行了描述。用于实例的方法包括利用电子设计自动化(EDA)工具来生成设计测试模式。所生成的设计测试模式通过通信管线被直接发送至自动测试设备(ATE)装置。ATE装置可操作来测试多个电子DUT。在接收后，ATE将所接收的设计测试模式转换为可由ATE装置直接运行的测试模式的格式或实例。ATE装置基于可运行的测试模式将测试信号输入到多个电子DUT中的每个电子DUT中。ATE装置然后从多个电子DUT中的每个电子DUT接收基于所输入的测试信号的测试结果，并且将所接收的测试结果返回至EDA工具，然后EDA工具可以计算或处理对这些测试结果的评估。
现将详细参照如附图中所示的示例实施例的实现方式。相同的参考标号将被尽可能用到全部附图以及以下描述来指代相同的或相似的项目。然而，与测试存储器和其他半导体器件有关的技术领域的普通技术人员应当清楚的是：本发明的示例实施例可以在无需这些具体描述的细节中的一些细节的情况下被实施。针对用于测试多个电子DUT的计算机实现的方法、通信系统以及非易失性数据存储介质对本发明的示例实施例进行描述。
为突出重点、清楚和简洁，也为避免对可能在解释本发明的示例实施例方面更加贴切或更有意义的特征的不必要的闭塞、模糊、妨碍或混淆，本说明书可以避免详尽地描述一些熟知的处理、结构、部件和器件。与IC和其他电子器件的设计和测试以及涉及数据通信有关的技术领域的普通技术人员应当认识到：以下描述是出于解释和说明的目的，并且不意欲以任何方式进行限制。相反，对于具有与本文所描述的示例特征和要素有关的技术的技术人员而言，其他实施例应当易于表明自身，并且可以获得这样的实施例的任何相应益处。针对用于测试多个电子DUT的计算机实现的方法、通信系统以及非易失性数据存储介质对本发明的示例实施例进行描述。
尽管本文参照示例计算机实现的方法、通信系统和非易失性数据存储介质对实施例进行描述，但应当理解，这是通过对说明书的说明、示例、清楚、简洁以及简化的方式进行的。而且，涉及IC和其他电子器件的设计和测试以及涉及计算机和数据通信的技术领域中的普通技术人员应当尤其理解和明白，本发明的实施例的范围覆盖比本文所描述的更加普遍的设计验证和数据通信，更具体地，比并非不同于此的设计验证、测试以及数据通信技术和实现方式更加普遍。
上面针对用于测试多个电子DUT的计算机实现的方法对本发明的示例实施例进行了描述。该方法包括利用EDA工具来生成设计测试模式。所生成的设计测试模式通过通信管线被发送至ATE装置。ATE装置可操作来测试多个电子DUT。在接收后，ATE将所发送的设计测试模式转换为可由ATE装置直接运行的格式(或测试模式的实例)。ATE装置基于可运行的测试模式将测试信号输入到多个电子DUT中的每个电子DUT中。ATE装置然后从多个电子DUT中的每个电子DUT接收基于所输入的测试信号的测试结果，并且将所接收的测试结果返回至EDA工具，然后EDA工具计算或处理对这些测试结果的评估。
示例处理
图2根据本发明的实施例描绘了用于测试多个电子被测器件(DUT)的示例计算机实现的方法的流程图。在处理步骤21中，利用相关电子设计自动化(EDA)工具采用其本机格式生成设计测试模式、命令和/或指令。
在处理步骤22中，所生成的设计测试模式通过通信管线被发送至自动测试设备(ATE)装置。ATE装置可操作来测试多个电子DUT。在接收后，ATE装置在处理步骤23中将设计测试模式和指令或命令转换为可由ATE装置直接运行的格式(和/或测试模式的实例)。
在处理步骤24中，ATE基于可直接运行的测试模式将测试信号输入到多个电子DUT中的每个电子DUT中。在处理步骤25中，基于所输入的测试信号，ATE装置从多个电子DUT中的每个电子DUT接收测试结果或输出。在处理步骤26中，ATE通过通信管线将测试结果和/或与响应于命令/指令的动作有关的报告返回至EDA工具。
在接收后，EDA工具在处理步骤27中处理所返回的测试结果和报告。例如，该处理可以涉及：分析所返回的测试结果、编译故障列表等和/或基于对测试结果的处理来评估电子DUT。该处理还可以涉及计算参数或其他属性以供进一步或后续的测试。
在处理步骤28中确定是否继续进行后续的测试。如果然后没有选择进一步的测试，则处理20可以终止。如果另一方面决定到达至继续进行进一步的测试，则处理方法30可以返回并重复，开始于处理步骤21，并且然后可以计算后续的设计测试模式以发送至ATE装置。
应当理解，通信管线可以包括数据通道，通过该数据通道EDA工具和ATE装置自由地交换数据并且直接一起进行交互。可以实现这样的示例实施例，其中，数据通道包括基于OS、UNIX或脚本语言(例如，TCL-TK、Perl、Python)的通道和/或包括套接字、叉形指令和/或管道中的一个或多个。通信管线还可以包括网络。
因此，可以实现这样的示例实施例，其中，通信管线包括一个或多个分组交换网络。该分组交换网络可以根据诸如传输控制协议/互联网协议(TCP/IP)之类的协议或另一规则集进行操作。该分组交换网络可以包括服务器程序，该服务器程序可操作来将一个或多个相关联的客户端指向ATE装置。该分组交换网络还可以包括客户端程序(例如，EDA工具)，该客户端程序可操作来与服务器交换数据信号。
服务器程序包括多个接口，这些接口可操作来与客户端程序交换数据信号。例如，ATE装置可操作来将所发送的设计测试模式转换为测试模式的可运行实例或格式，并且测试多个电子DUT。在从多个电子DUT接收到测试结果后，服务器程序可操作来将所接收的测试结果返回至客户端程序(例如，EDA工具)。创建可直接运行的测试模式包括：基于分组化的数据信号的交换，即时(即兴地)生成参数化或非参数化测试模式中的一个或多个，这些测试模式包括利用客户端EDA工具的设计测试模式。
应当理解，服务器程序的操作或客户端程序的操作是相对的并且是可互换的。因此，可以实现这样的示例实施例，其中，服务器程序和客户端程序能够选择性地、可选地或自由地切换角色。
发送所生成的设计测试模式可以包括对所生成的设计测试模式进行压缩。因而，将所发送的设计测试模式转换为可由ATE装置直接运行的测试模式的格式或实例可以包括对经压缩的设计测试模式进行解压缩。
数据可以基于一个或多个协议、语法、代码和/或规则集通过通信管线进行交换或交易。图3根据本发明的示例实施例描绘了示例计算机实现的处理方法30的流程图。在处理步骤31中，规则集被定义以通过通信管线发送所生成的设计测试模式并且返回所接收的测试结果。
例如，规则集可以包括使用UNIX或脚本语言(例如，TCL-TK、Perl、Python)的、施加于高效且可靠的通信的规则，并且管线通道可以具有套接字、叉形指令和/或管道。规则集可以使用TCP/IP、类似的协议或规则集等来规定分组交换网络管线。
在处理步骤32中，通信管线被开启。在处理步骤33中，通过通信管线在EDA工具和ATE装置之间进行的数据交换(包括发送所生成的设计测试模式和返回测试结果)根据所定义的规则集来执行。
示例系统
图4根据本发明的实施例描绘了示例基于计算机的通信系统400。通信系统400可操作来测试多个电子DUT。
系统400包括通信管线410，通信管线410具有第一端和与第一端相对的第二端。相关电子设计自动化(EDA)工具401被耦合至通信管线410的第一端。EDA工具401可操作来计算各种设计相关的处理，这些处理包括本机生成与测试多个DUT相关的设计测试模式402。
相关自动测试设备(ATE)装置420被耦合至通信管线410的第二端。ATE装置420可操作来通过通信管线410从EDA工具401接收所生成的设计测试模式402，并且将所接收的设计测试模式转换为测试模式的格式或实例422，测试模式的格式或实例422可随ATE装置420直接运行。
EDA工具401还可操作来生成可由ATE装置420运行的命令和指令，ATE装置420可以利用这些指令被编程。
电子设计处理可以行进通过各个阶段(有时为重叠阶段)。例如，初始或早期的设计阶段可以涉及行为和/或算法合成。初始或早期的合成设计阶段可以行进至人工翻译阶段，随后或多或少分别为器件级架构仿真、内部电路仿真、CAD阶段以及其他阶段。实现各个设计阶段中的每个设计阶段可以涉及一个或多个独立的设计应用。在本发明的示例实施例中，EDA工具401可以使用各自适合的应用程序接口(API)、在设计处理的各个阶段中的每个阶段中、利用设计应用进行操作。因而，EDA工具401可操作来生成适用于对各个设计阶段中的每个设计阶段进行验证的测试模式，并且传播可以由ATE装置运行的用于测试最适于每个设计阶段的可操作性的命令和指令。
另一ATE装置430(这可以表示任意其他数目的ATE装置)还可以在(在通信上与第一端相对的)另一端处被耦合至通信管线。其他ATE装置430可以包括与ATE装置420的特征、功能或可操作的属性相似的、等同的或至少类似的一个或多个特征、功能或可操作的属性。
ATE装置可以包括测试控制器部件424。可直接运行的测试模式422被描绘为呈现在测试控制器424的监控显示器上的示例。链路423提供与测试器机架部件425的通信、数据交换、供电、控制等，测试器机架部件425可以包括集成冷却和/或其他特征。测试器机架425支撑具有多个DUT499阵列的测试头和接口427。
测试头和接口427将与可直接运行的测试模式422相对应的数据信号输入到多个电子DUT 499中。测试头和接口427从多个电子DUT接收基于所输入的可直接运行的测试模式422的测试结果。ATE装置420通过通信管线410将所接收的测试结果返回至EDA工具401。EDA工具401然后可以处理所返回的测试结果。
系统400可以执行一个或多个计算机实现的处理方法(例如，(分别在图2、图3中的)处理20和/或处理30)。EDA工具401、ATE装置420和/或通信管线410的一个或多个部件包括处理器和非易失性数据存储介质(例如，存储器、驱动器、寄存器、锁存器、缓冲器、可寻址晶体管存储器单元等)。非易失性数据存储介质包括被有形存储和/或通过其进行编码的指令，当这些指令被处理器运行时，使得通过这些指令来对一个或多个计算机实现的处理方法(例如，处理20和/或处理30)进行执行和/或控制。
可以实现这样的示例实施例，其中，通信管线410包括基于计算机的数据通道。该数据通道可以包括基于UNIX或脚本语言(例如，TCL-TK、Perl、Python)的通道，该通道包括套接字、叉形指令和/或管道中的一个或多个。通信管线还可以是基于网络的。
因而，可以实现这样的示例实施例，其中，通信管线410包括一个或多个分组交换网络。该分组交换网络可以包括服务器程序，该服务器程序可操作来将一个或多个相关联的客户端指向ATE装置。该分组交换网络还可以包括客户端程序(例如，EDA工具401)，该客户端程序可操作来与服务器交换数据信号。
服务器程序包括多个接口，这些接口可操作来与客户端程序交换数据信号。举例来说，ATE装置420可操作来将所发送的设计测试模式转换为测试模式的可运行的实例或格式，并且通过该可运行的实例或格式对多个电子DUT 499进行测试。在从多个电子DUT 499接收到测试结果后，服务器程序可操作来将所接收到的测试结果返回至客户端程序(例如，EDA工具401)。
应当理解，服务器程序的操作或客户端程序的操作是相对的并且是可互换的。因此，可以实现这样的示例实施例，其中，服务器程序和客户端程序能够选择性地、可选地或自由地切换角色。
创建可直接运行的测试模式可以涉及：基于分组化的数据信号的交换，即时生成参数化或非参数化测试模式中的一个或多个，其中，这些测试模式包括利用客户端EDA工具401的设计测试模式402。
对于传输效率和带宽消耗，EDA工具401可以在将设计测试模式发送至ATE装置420之前对所生成的设计测试模式进行压缩。所发送的设计测试模式可以在被接收之后或在被即时转换为可由ATE装置直接运行的测试模式的格式或实例之前被压缩。
因此，本发明的示例实施例降低了用于验证电子器件设计实现方式的测试时间、花费和工作量。示例实施例还流线化、简化并且平稳设计实现人员在进行开发的同时测试其电子器件设计实现方式的能力。此外，示例实施例允许设计实现人员创建用于验证同时期的设计开发的测试模式，这些测试模式可以在多个电子DUT上基本上即时地被运行。
因而，针对用于测试多个电子DUT的计算机实现方法描述了本发明的示例实施例。该方法包括利用相关电子设计自动化(EDA)工具(例如，采用其本机格式)生成设计测试模式。所生成的设计测试模式通过通信管线被直接发送至相关自动测试设备(ATE)装置。该ATE装置可操作来测试多个电子DUT。
在接收后，ATE将所发送的设计测试模式转换为可由ATE装置直接运行的测试模式的格式或实例。ATE装置基于可运行的测试模式将测试信号输入至多个电子DUT中的每个电子DUT。ATE装置然后从多个电子DUT中的每个电子DUT接收基于所输入的测试信号的测试结果，并且将所接收的测试结果返回至EDA工具，该EDA工具然后可以计算或处理对这些测试结果的评估。
可以实现这样的示例实施例，其中，通信管线包括基于UNIX或脚本语言(例如，TCL-TK、Perl、Python)的通道或者OS。基于UNIX或脚本语言的通道可以包括套接字、叉形指令和/或管道。附加地或可替代地，通信管线包括分组交换网络。该分组交换网络可以包括服务器程序和客户端程序，该服务器程序可操作来将一个或多个相关联的客户端指向ATE装置，该客户端程序包括EDA工具并且可操作来与服务器交换数据信号。
服务器程序可以包括多个接口，这些接口可操作来与客户端程序交换数据信号，其中，ATE装置可操作来将所发送的设计测试模式转换为测试模式的可运行实例。在从多个电子DUT接收到相应的测试结果后，服务器程序可操作来将所接收到的测试结果返回至客户端程序。
服务器程序和客户端程序可以选择性地、可选地和/或自由地切换角色。
创建可直接运行的测试模式可以包括：基于与客户端交换数据信号，即时生成参数化或非参数化测试模式中的一个或多个。
计算机实现的处理方法还可以包括定义规则集(例如，UNIX语法和/或联网协议(例如，TCP/IP))以用于发送所生成的设计测试模式并且返回所接收的测试结果。通信管线被开启，在该通信管线中，根据所定义的规则集来执行发送和接收。
为传输效率或速率并且为节约带宽，发送所生成的设计测试模式可以包括对所生成的设计测试模式进行压缩。因而，将所发送的设计测试模式转换为可由ATE装置直接运行的测试模式的格式或实例包括对经压缩的设计测试模式进行解压缩。
示例实施例还涉及基于计算机的通信或测试系统，该基于计算机的通信或测试系统包括处理器和非易失性数据存储介质(例如，存储器、驱动器、寄存器、缓冲器等)。其他示例实施例也涉及非易失性数据存储介质。非易失性数据存储介质包括被有形存储于其中的指令，当这些指令被一个或多个计算机系统处理器运行时，使得这一个或多个处理器执行或控制用于测试多个电子DUT的处理方法。
本发明的示例实施例明显地、无缝地且直接地流线化、简化并且平稳了设计实现人员在进行开发的同时测试其电子器件设计实现方式的能力。设计并实现了对DUT进行的设计验证，以及在无需在重复的连续内部通信和迭代期间暴露器件特点以做出让步的情况下对相应的测试结进行报告和处理，这可以保护有价值的、相关联的知识产权。
而且，测试用例可以被更快且更容易地提出和更改，因为用于测试的设计(DFT)工程可以直接在ATE装置平台上创建并驱动测试模式，并且可以使用批处理自动地对这些测试模式进行迭代式微调。因而，消除了基于计算机辅助设计(CAD)DFT的用于传送至ATE装置的测试模式创建的延时和复杂度。
本发明的实施例可应用于利用数字、混合信号、射频(RF)、高速、直流(DC)以及其他测试用例进行的设计验证。本文所描述的示例处理方法、系统以及数据存储介质允许对设计理念快速并且低成本地进行频繁验证。因此，可以在电子器件的设计流程早期进行与DFT工程有关的对设计缺陷的检测或对设计改进的提议。改善了对充足的测试覆盖的配设，并且可以针对测试工程高效且迅速地发布高性能测试模式，从而可以创建高质量、强大的测试程序。
这些特征提高了效率，利用这些特征，测试工程和设计工程可以在开发电子器件上进行合作，这提高了工程资源管理效率和整体生产力。本发明的示例实施例在增加故障覆盖并降低发布可能具有未被检测到的设计缺陷的器件的风险(这可能另外导致后续的器件可靠性问题)的同时还降低了测试时间和开销以及投入市场的时间。
因此，本发明的示例实施例降低了用于验证电子器件设计实现方式的测试时间、花费和工作量。因而，示例实施例还流线化、简化并且平稳了设计实现人员在进行开发的同时测试其电子器件设计实现方式的能力。此外，示例实施例允许设计实现人员创建用于验证同时期的设计开发的测试模式，这些测试模式可以在多个电子DUT上基本上即时地被运行。
因此，以上针对用于测试多个电子DUT的计算机实现方法对本发明的示例实施例进行了描述。该方法包括利用EDA工具生成设计测试模式。所生成的设计测试模式通过通信管线被直接发送至ATE装置。ATE装置可操作来测试多个电子DUT。在接收后，ATE将所发送的设计测试模式转换为可由ATE装置直接运行的测试模式的格式或实例。ATE装置基于可运行的测试模式将测试信号输入至多个电子DUT中的每个电子DUT。ATE装置然后从多个电子DUT中的每个电子DUT接收基于所输入的测试信号的测试结果，并且将所接收的测试结果返回至EDA工具，该EDA工具然后可以计算或处理对这些测试结果的评估。
针对所包含的与权利要求的特征相关的术语，本文具体地或通过的示例的方式在每个权利要求中或任意权利要求中明确提出的定义旨在规定这样的术语的含义。因此，权利要求中未明确记载的限制、要素、性质、特征、优点或属性不应该以任何方式限制该权利要求的范围。因此，说明书和附图被看做是说明性意义而非限制性意义的。

Claims (20)

1.一种用于测试多个电子被测器件DUT的计算机实现的方法，该方法包括：
利用相关电子设计自动化EDA工具采用其本机格式生成设计测试模式、命令或指令中的一个或多个；
将所生成的设计测试模式、命令或指令通过通信管线发送至相关自动测试设备ATE装置，其中，所述ATE装置能操作来测试所述多个电子DUT；
在接收后，将所发送的设计测试模式、命令或指令转换为所述测试模式、命令或指令的采用能够由所述ATE装置直接运行的格式的实例；
基于能够运行的测试模式，将一个或多个测试信号输入至所述多个电子DUT中的每个电子DUT；
从所述多个电子DUT中的每个电子DUT接收基于所输入的测试信号的测试结果；以及
将一个或多个所接收的测试结果和所述ATE装置响应于所发送的命令或指令的动作的报告返回至所述EDA工具。
2.如权利要求1所述的计算机实现的方法，还包括处理所返回的测试结果和响应报告。
3.如权利要求1所述的计算机实现的方法，其中，所述通信管线包括基于UNIX的通道或基于脚本语言的通道中的一个或多个，其中，所述基于UNIX的通道包括套接字、叉形指令和管道中的一个或多个。
4.如权利要求1所述的计算机实现的方法，其中，所述通信管线包括分组交换网络，所述分组交换网络包括：
服务器程序，所述服务器程序能操作来将一个或多个相关联的客户端指向所述ATE装置；以及
客户端程序，所述客户端程序包括所述EDA工具并且能操作来与所述服务器交换数据信号。
5.如权利要求4所述的计算机实现的方法，其中，所述服务器程序包括多个接口，所述多个接口能操作来与所述客户端程序交换数据信号，其中，所述ATE装置能操作来将所发送的设计测试模式转换为所述测试模式的能够运行的实例，并且其中，在从所述多个电子DUT接收到所述测试结果后，所述服务器程序能操作来将所接收的测试结果返回至所述客户端程序。
6.如权利要求4所述的计算机实现的方法，其中，所述服务器程序的操作中的至少一个操作和所述客户端程序的操作中的至少一个操作能够互换。
7.如权利要求1所述的计算机实现的方法，其中，创建能够直接运行的测试模式包括：基于与所述客户端交换所述数据信号，即时生成参数化测试模式或非参数化测试模式中的一个或多个。
8.如权利要求1所述的计算机实现的方法，还包括：
定义用于发送所生成的设计测试模式并返回所接收的测试结果的规则集；以及
开启所述通信管线，其中，通过所述通信管线、根据所述规则集执行所述发送和所述返回。
9.如权利要求1所述的计算机实现的方法，其中，所述发送所生成的设计测试模式包括：对所生成的设计测试模式进行压缩，并且其中，所述将所发送的设计测试模式转换为能够由所述ATE装置直接运行的所述测试模式的实例包括：对经压缩的设计测试模式进行解压缩。
10.一种通信系统，所述通信系统能操作来测试多个电子被测器件DUT，所述通信系统包括：
通信管线，所述通信管线包括第一端和第二端；
相关电子设计自动化EDA工具，所述EDA工具被耦合至所述通信管线的所述第一端，并且能操作来本机生成与测试所述多个电子DUT相关的设计测试模式；
相关自动测试设备ATE装置，所述ATE装置被耦合至所述通信管线的所述第二端，并且能操作来：
通过所述通信管线从所述EDA工具接收所生成的设计测试模式；
将所接收的设计测试模式转换为所述测试模式的采用能够由所述ATE装置直接运行的格式的实例；
将所述能够直接运行的测试模式输入至所述多个电子DUT；
从所述多个电子DUT接收基于所输入的能够运行的测试模式的测试结果；以及
通过所述通信管线将所接收的测试结果返回至所述EDA工具。
11.如权利要求10所述的通信系统，其中，所述通信管线包括基于UNIX的通道或基于脚本语言的通道中的一个或多个，所述基于UNIX的通道包括套接字、叉形指令和管道中的一个或多个。
12.如权利要求10所述的通信系统，其中，所述通信管线包括分组交换网络，所述分组交换网络包括：
服务器程序，所述服务器程序能操作来将一个或多个相关联的客户端指向所述ATE装置；以及
客户端程序，所述客户端程序包括所述EDA工具并且能操作来与所述服务器交换数据信号。
13.如权利要求12所述的通信系统，其中，所述服务器程序包括多个接口，所述多个接口能操作来与所述客户端程序交换数据信号，其中，所述ATE装置能操作来转换所述测试模式的能够运行的实例，并且其中，在从所述多个电子DUT接收到所述测试结果后，所述服务器能操作来将所接收的测试结果返回至所述客户端。
14.如权利要求12所述的通信系统，其中，所述服务器程序的操作中的至少一个操作和所述客户端程序的操作中的至少一个操作能够互换。
15.一种非易失性数据存储介质，所述非易失性数据存储介质包括有形地存储在其中的指令，当所述指令被一个或多个计算机系统处理器运行时，使得所述一个或多个处理器执行或控制用于测试多个电子被测器件DUT的方法，所述方法包括：
利用相关电子设计自动化EDA工具采用其本机格式生成设计测试模式；
将所生成的设计测试模式通过通信管线发送至相关自动测试设备ATE装置，其中，所述ATE装置能操作来测试所述多个电子DUT；
将所发送的设计测试模式转换为所述测试模式的能够由所述ATE装置直接运行的实例；
将所述能够运行的测试模式输入至所述多个电子DUT中的每个电子DUT；
从所述多个电子DUT中的每个电子DUT接收基于所输入的能够运行的测试模式的测试结果；以及
将所接收的测试结果返回至所述EDA工具。
16.如权利要求15所述的非易失性数据存储介质，其中，所述通信管线包括基于UNIX的通道或基于脚本语言的通道，其中，所述基于UNIX的通道包括套接字、叉形指令和管道中的一个或多个。
17.如权利要求15所述的非易失性数据存储介质，其中，所述通信管线包括分组交换网络，所述分组交换网络包括：
服务器程序，所述服务器程序能操作来将一个或多个相关联的客户端指向所述ATE装置；以及
客户端程序，所述客户端程序包括所述EDA工具并且能操作来与所述服务器交换数据信号，其中，所述服务器程序的操作中的至少一个操作和所述客户端程序的至少一个操作能够互换。
18.如权利要求17所述的非易失性数据存储介质，其中，所述服务器程序包括多个接口，所述多个接口能操作来与所述客户端程序交换数据信号，其中，所述ATE装置能操作来将所发送的设计测试模式转换为所述测试模式的能够运行的实例，并且其中，在从所述多个电子DUT接收到所述测试结果后，所述服务器程序能操作来将所接收的测试结果返回至所述客户端程序。
19.如权利要求15所述的非易失性数据存储介质，其中，所述创建所能够直接运行的所述测试模式包括：基于与所述客户端交换所述数据信号，即时生成参数化测试模式或非参数化测试模式中的一个或多个。
20.如权利要求15所述的非易失性数据存储介质，其中，所述方法还包括：
定义用于发送所生成的设计测试模式并返回所接收的测试结果的规则集；
开启所述通信管线，其中，通过所述通信管线、根据所述规则集执行所述发送和所述返回。
CN201410800122.9A 2013-12-20 2014-12-19 电子器件的在线设计验证 Active CN104732001B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/137,518 US9689922B2 (en) 2013-12-20 2013-12-20 Online design validation for electronic devices
US14/137,518 2013-12-20

Publications (2)

Publication Number Publication Date
CN104732001A true CN104732001A (zh) 2015-06-24
CN104732001B CN104732001B (zh) 2019-08-30

Family

ID=53401303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410800122.9A Active CN104732001B (zh) 2013-12-20 2014-12-19 电子器件的在线设计验证

Country Status (3)

Country Link
US (1) US9689922B2 (zh)
KR (1) KR102210038B1 (zh)
CN (1) CN104732001B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108268679A (zh) * 2016-12-30 2018-07-10 无锡天芯互联科技有限公司 一种ate测试板快速布局系统和方法
CN109885902A (zh) * 2019-01-29 2019-06-14 华南理工大学 一种基于Python语言的EDA开发平台及其使用方法
CN112710947A (zh) * 2020-12-22 2021-04-27 上海华岭集成电路技术股份有限公司 基于ate的功能测试方法及工具
WO2022247663A1 (zh) * 2021-05-25 2022-12-01 爱德万测试股份有限公司 自动化测试系统及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101860276B1 (ko) * 2017-12-19 2018-06-27 이승호 스마트플랜트 협업시스템에 적용되는 3d 배관설계지원 프로그램 장치
CN111105839B (zh) * 2018-10-26 2022-04-15 长鑫存储技术有限公司 芯片测试方法、装置、电子设备及计算机可读介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020162066A1 (en) * 2001-03-09 2002-10-31 Ajay Khoche Test vector compression method
US6480979B1 (en) * 1999-03-23 2002-11-12 Oki Electric Industry Co, Ltd. Semiconductor integrated circuits and efficient parallel test methods
US20030084413A1 (en) * 2001-10-30 2003-05-01 Robert Varney Scan diagnosis system and method
US20070250570A1 (en) * 2004-10-08 2007-10-25 Verigy (Singapore) Pte.Ltd. Feature-oriented test program development and execution
US20110078525A1 (en) * 2009-09-30 2011-03-31 Integrated Device Technology, Inc. Method and Apparatus of ATE IC Scan Test Using FPGA-Based System

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195776B1 (en) * 1998-11-02 2001-02-27 Synopsys, Inc. Method and system for transforming scan-based sequential circuits with multiple skewed capture events into combinational circuits for more efficient automatic test pattern generation
US6269463B1 (en) * 1998-11-02 2001-07-31 Synopsys, Inc. Method and system for automatically determining transparency behavior of non-scan cells for combinational automatic test pattern generation
US6321356B1 (en) * 1999-05-18 2001-11-20 Micron Technology, Inc. Programmable pattern generator
US6978410B1 (en) * 1999-09-25 2005-12-20 Advantest Corp. Test language conversion method
KR100936855B1 (ko) * 2002-04-11 2010-01-14 가부시키가이샤 어드밴티스트 Ａｓｉｃ/ｓｏｃ 제조시에 프로토타입-홀드를 방지하기위한 제조 방법 및 장치
US20040153926A1 (en) * 2002-10-30 2004-08-05 Abdel-Hafez Khader S. Method and apparatus for testing asynchronous set/reset faults in a scan-based integrated circuit
US7139955B2 (en) * 2002-12-17 2006-11-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Hierarchically-controlled automatic test pattern generation
US7058869B2 (en) * 2003-01-28 2006-06-06 Syntest Technologies, Inc. Method and apparatus for debug, diagnosis, and yield improvement of scan-based integrated circuits
US7124342B2 (en) * 2004-05-21 2006-10-17 Syntest Technologies, Inc. Smart capture for ATPG (automatic test pattern generation) and fault simulation of scan-based integrated circuits
US7823035B2 (en) * 2007-05-15 2010-10-26 International Business Machines Corporation System and methods of balancing scan chains and inserting the balanced-length scan chains into hierarchically designed integrated circuits
US8839063B2 (en) * 2013-01-24 2014-09-16 Texas Instruments Incorporated Circuits and methods for dynamic allocation of scan test resources

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480979B1 (en) * 1999-03-23 2002-11-12 Oki Electric Industry Co, Ltd. Semiconductor integrated circuits and efficient parallel test methods
US20020162066A1 (en) * 2001-03-09 2002-10-31 Ajay Khoche Test vector compression method
US20030084413A1 (en) * 2001-10-30 2003-05-01 Robert Varney Scan diagnosis system and method
US20070250570A1 (en) * 2004-10-08 2007-10-25 Verigy (Singapore) Pte.Ltd. Feature-oriented test program development and execution
US20110078525A1 (en) * 2009-09-30 2011-03-31 Integrated Device Technology, Inc. Method and Apparatus of ATE IC Scan Test Using FPGA-Based System

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108268679A (zh) * 2016-12-30 2018-07-10 无锡天芯互联科技有限公司 一种ate测试板快速布局系统和方法
CN109885902A (zh) * 2019-01-29 2019-06-14 华南理工大学 一种基于Python语言的EDA开发平台及其使用方法
CN112710947A (zh) * 2020-12-22 2021-04-27 上海华岭集成电路技术股份有限公司 基于ate的功能测试方法及工具
WO2022247663A1 (zh) * 2021-05-25 2022-12-01 爱德万测试股份有限公司 自动化测试系统及方法

Also Published As

Publication number Publication date
KR102210038B1 (ko) 2021-02-01
KR20150073128A (ko) 2015-06-30
US20150180618A1 (en) 2015-06-25
CN104732001B (zh) 2019-08-30
US9689922B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
CN104732001A (zh) 电子器件的在线设计验证
Chen et al. Platform choices and design demands for IoT platforms: cost, power, and performance tradeoffs
CN101828120B (zh) 提高ic设计仿真速度并测试扫描电路
EP1093619B1 (en) System and method for identifying finite state machines and verifying circuit designs
US8214195B2 (en) Testing in a hardware emulation environment
CN112818621B (zh) 用于预测软ip部件的性能、功率和面积表现的系统和方法
CN115315702A (zh) 早期阶段电路设计中基于机器学习的度量的预测
JP2000207440A (ja) 半導体集積回路の設計検証装置、方法及び記憶媒体
Di Guglielmo et al. Semi-formal functional verification by EFSM traversing via NuSMV
Letychevskyi et al. Modeling method for development of digital system algorithms based on programmable logic devices
Walker et al. A simulation environment for ITER PCS development
US20210374314A1 (en) Engineering Change Order Scenario Compression by Applying Hybrid of Live and Static Timing Views
US11023635B1 (en) Sequence of frames generated by emulation and waveform reconstruction using the sequence of frames
JP2020521124A (ja) 集積回路テスト装置および方法
US9202004B1 (en) System, method, and computer program product for ensuring that each simulation in a regression is running a unique configuration
Bos et al. Automatic verification of a manufacturing system
Caba et al. Testing framework for on-board verification of HLS modules using grey-box technique and FPGA overlays
Hsieh et al. On application of data mining in functional debug
US9619597B1 (en) System, method, and computer program product for electronic design configuration space determination and verification
JP5328447B2 (ja) 高位合成装置および高位合成方法、半導体集積回路の製造方法、制御プログラム、可読記憶媒体
Borrione et al. Property-based dynamic verification and test
WO2007000806A1 (ja) 半導体集積回路開発支援システム
US9477800B1 (en) System, method, and computer program product for automatically selecting a constraint solver algorithm in a design verification environment
Anilkumar et al. Automation of Translating Unit-Level Verification Scenarios for Test Vector Generation of SoC
US20230244512A1 (en) Fast waveform capture with low hardware footprint enabling full visibility

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant