KR20150072938A - Mold for Packaging Semiconductor, Method of Manufacturing using the same - Google Patents

Mold for Packaging Semiconductor, Method of Manufacturing using the same Download PDF

Info

Publication number
KR20150072938A
KR20150072938A KR1020130160653A KR20130160653A KR20150072938A KR 20150072938 A KR20150072938 A KR 20150072938A KR 1020130160653 A KR1020130160653 A KR 1020130160653A KR 20130160653 A KR20130160653 A KR 20130160653A KR 20150072938 A KR20150072938 A KR 20150072938A
Authority
KR
South Korea
Prior art keywords
mold
substrate
electromagnet
contact
cavity
Prior art date
Application number
KR1020130160653A
Other languages
Korean (ko)
Inventor
명준우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130160653A priority Critical patent/KR20150072938A/en
Publication of KR20150072938A publication Critical patent/KR20150072938A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

The present invention relates to a mold for a semiconductor package and a method for manufacturing the semiconductor package using the same. The mold for the semiconductor package according to one embodiment of the present invention includes a bottom mold which includes a first cavity, a top mold which includes a second cavity, and a first electromagnet which is mounted in the bottom mold to correspond to a bonding surface between the top mold and the bottom mold, and a second electromagnet which is connected to the first electromagnet and is mounted in the bottom mold to correspond to the inner side of the first cavity. The substrate mounting the device is received in the mold.

Description

반도체 패키지용 몰드 금형 및 이를 이용한 반도체 패키지 제조 방법{Mold for Packaging Semiconductor, Method of Manufacturing using the same}Technical Field [0001] The present invention relates to a mold for a semiconductor package and a manufacturing method of the semiconductor package using the same,

본 발명은 반도체 패키지용 몰드 금형 및 이를 이용한 반도체 패키지 제조 방법에 관한 것이다.The present invention relates to a mold die for a semiconductor package and a method of manufacturing a semiconductor package using the same.

반도체 패키지 제조용 몰드금형 구조에 대한 것으로, 더욱 상세하게는 리드프레임에 실장된 반도체 회로를 패키징 하기 위한 캐비티 인서트 금형의 개량에 관한 것이다.The present invention relates to a mold structure for manufacturing a semiconductor package, and more particularly to an improvement of a cavity insert mold for packaging a semiconductor circuit mounted on a lead frame.

작동 시 높은 열이 발생하는 패키지의 경우, 발생되는 내부의 열을 패키지 외부로 빨리 방출 시키기 위하여, 금속물질의 히트 싱크 또는 기판을 삽입하는 구조를 적용하고 있다.In the case of a package in which high heat is generated during operation, a structure for inserting a heat sink or a substrate of a metal material is applied in order to quickly release generated internal heat to the outside of the package.

몰드 공정 시 기판을 눌러주는 서포트 핀을 몰드 금형 내 장착함으로써, 기판의 기울기와 휨을 방지고 있다.The support pins for pressing the substrate during the molding process are mounted in the mold to prevent the inclination and warping of the substrate.

일본 공개 특허 공보 2008-54524Japanese Patent Application Laid-Open No. 2008-54524

본 발명의 일 측면으로는 몰드 금형에 전자석을 장착하여, 기판의 휨을 방지하며, 기존의 서포트 핀 사용에 의한, 절연층 파괴 불량을 억제 할 수 있는 반도체 패키지용 몰드 금형 및 이를 이용한 반도체 패키지 제조 방법을 제공하는 데 있다. According to one aspect of the present invention, there is provided a mold mold for a semiconductor package, in which an electromagnet is mounted on a mold mold to prevent deflection of the substrate and to suppress failure of the insulation layer by use of a conventional support pin, .

다른 측면으로는 몰드 금형에 전자석을 장착하여, 기판의 휨을 방치하며, 기존의 서포트 핀 사용에 의한, 빈 공간에 수분이 침투하는 현상을 억제 할 수 있는 반도체 패키지용 몰드 금형 및 이를 이용한 반도체 패키지 제조 방법을 제공하는 데 있다.
Another aspect of the present invention is a mold mold for a semiconductor package capable of suppressing a phenomenon in which an electromagnet is mounted on a mold mold and moisture is allowed to permeate into an empty space due to the use of a conventional support pin, Method.

본 발명의 일 실시예에 따른 반도체 패키지용 몰드 금형은 제 1 캐비티를 갖는 하부 몰드 금형, 상기 하부 몰드 금형 상부에 형성된 캐비티를 갖는 상부 몰드 금형, 상기 상부 몰드 금형과 상기 하부 몰드 금형의 접합면과 대응되도록, 하부 몰드 금형 내에 장착된 제 1 전자석, 상기 제 1 전자석과 연결되며, 상기 캐비티 내측면과 대응되도록, 하부 몰드 금형 내에 장착된 제 2 전자석을 포함하며, 상기 몰드 금형 내에 소자가 실장된 기판이 안착되어 상기 소자 및 기판을 감싸는 몰딩부를 형성할 수 있다.The mold mold for a semiconductor package according to an embodiment of the present invention includes a lower mold die having a first cavity, an upper mold die having a cavity formed on the upper mold die, a joint surface between the upper mold die and the lower mold die, And a second electromagnet mounted in the lower mold so as to correspond to the inner side surface of the cavity, wherein the second electromagnet is connected to the first electromagnet, and the element is mounted in the mold, The substrate is seated to form a molding part that surrounds the device and the substrate.

상기 기판은 양측에 형성된 리드프레임을 포함할 수 있다.The substrate may include a lead frame formed on both sides.

상기 기판의 리드프레임 하부와 상기 제 1 전자석은 접할 수 있다.The lower portion of the lead frame of the substrate and the first electromagnet may be in contact with each other.

상기 기판 하부와 상기 제 2 전자석은 접할 수 있다.The lower portion of the substrate and the second electromagnet may be in contact with each other.

상기 제 2 전자석은 상기 기판 하부 모서리에 부분적으로 접하도록 형성될 수 있다.The second electromagnet may be formed to partially abut the lower edge of the substrate.

상기 제 2 전자석은 상기 기판 하부 중앙에 접하도록 형성될 수 있다.The second electromagnet may be formed in contact with the center of the lower portion of the substrate.

상기 제 2 전자석은 상기 기판 하부 테두리에 접하도록 형성 될 수 있다.
The second electromagnet may be formed in contact with the lower edge of the substrate.

본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법은 제 1 캐비티를 갖는 하부 몰드 금형, 상기 하부 몰드 금형 상부에 형성된 제 2 캐비티를 갖는 상부 몰드 금형, 상기 상부 몰드 금형과 상기 하부 몰드 금형의 접합면과 대응되도록, 하부 몰드 금형 내에 장착된 제 1 전자석, 상기 제 1 전자석과 연결되며, 상기 캐비티 내측면과 대응되도록, 하부 몰드 금형 내에 장착된 제 2 전자석을 포함하는 몰드 금형을 준비하는 단계, 하부 몰드 금형 내에 소자가 실장된 기판을 안착시키는 단계, 상부 몰드 금형을 상기 하부 몰드 금형과 마주보도록, 상기 상부 몰드 금형 상에 위치시켜 몰드 금형을 클램핑(Clamping)하는 단계, 상기 하부 몰드 금형 내의 제 1 및 제 2 전자석에 전류를 인가하는 단계, 상기 몰드 금형 내부에 몰딩재를 주입하는 단계, 상기 하부 몰드 금형 내의 제 1 및 제 2 전자석에 전류를 차단하는 단계 및 상기 몰드 금형을 분리하는 단계를 포함한다.
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, including: forming a lower mold having a first cavity, an upper mold having a second cavity formed on the lower mold, Preparing a mold mold including a first electromagnet mounted in the lower mold metal, a second electromagnet connected to the first electromagnet, the second electromagnet mounted in the lower mold mold so as to correspond to the inner side surface of the cavity, Placing a substrate on which a device is mounted in a mold, placing the upper mold on the upper mold so that the upper mold faces the lower mold, clamping the mold, Applying a current to the first and second electromagnets, injecting a molding material into the mold, Steps to block current to the first and second electromagnets in a mold and a step of separating the mold tooling.

상기 기판을 안착시키는 단계에서, 상기 기판은 리드프레임을 포함할 수 있다.In the step of seating the substrate, the substrate may comprise a lead frame.

상기 리드프레임 하부와 상기 제 1 전자석은 접하도록 형성될 수 있다.The lower portion of the lead frame and the first electromagnet may be formed to be in contact with each other.

상기 기판 하부와 상기 제 2 전자석은 접하도록 형성될 수 있다.The lower portion of the substrate and the second electromagnet may be formed to be in contact with each other.

상기 제 2 전자석은 상기 기판 하부 모서리에 부분적으로 접하도록 형성될 수 있다.The second electromagnet may be formed to partially abut the lower edge of the substrate.

상기 제 2 전자석은 상기 기판 하부 중앙에 접하도록 형성될 수 있다.The second electromagnet may be formed in contact with the center of the lower portion of the substrate.

상기 제 2 전자석은 기판 하부 테두리에 접하도록 형성될 수 있다.
The second electromagnet may be formed in contact with the lower edge of the substrate.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명의 일 실시예에 따른 반도체 패키지용 몰드 금형 및 이를 이용한 반도체 패키지 제조 방법은 몰드 금형에 전자석을 장착하여, 기판의 하부면의 몰드 플래시를 방지 할 수 있으며, 기존의 서포트 핀 사용에 의한 기판 절연층 파괴로 인한 불량을 억제 할 수 있다.The mold mold for a semiconductor package and the method for manufacturing a semiconductor package using the same according to an embodiment of the present invention can prevent the mold flash on the lower surface of the substrate by mounting an electromagnet in the mold mold, It is possible to suppress the defect caused by the breakage of the insulating layer.

또한, 기존의 서포트 핀 사용에 의한 빈 공간에 수분이 침투하는 현상을 억제 할 수 있다. In addition, it is possible to suppress the phenomenon that moisture penetrates into the empty space by using the conventional support pin.

그리고, 외부로 돌출된 리드프레임과 대응되는 위치에 몰드 금형에 전자석을 장착하여, 외부로 돌출된 리드프레임을 고정해 줄 수 있다.
In addition, an electromagnet may be mounted on the mold die at a position corresponding to the lead frame protruding to the outside to fix the lead frame protruding to the outside.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지용 몰드 금형 및 기판의 단면도이다.
도 2 내지 도 3은 본 발명의 일 실시예에 따른 반도체 패키지용 몰드 금형 및 기판의 평면도이다.
도 4 내지 도 10은 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법의 공정 흐름도이다.1 is a cross-sectional view of a mold mold for a semiconductor package and a substrate according to an embodiment of the present invention.
2 to 3 are plan views of a mold for a semiconductor package and a substrate according to an embodiment of the present invention.
4 to 10 are process flow diagrams of a method of manufacturing a semiconductor package according to another embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. It will be further understood that terms such as " first, "" second," " one side, "" other," and the like are used to distinguish one element from another, no. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of the present invention, detailed description of related arts which may unnecessarily obscure the gist of the present invention will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

반도체 패키지용 몰드 금형Mold for semiconductor package mold

도 1은 본 발명의 일 실시예에 따른 반도체 패키지용 몰드 금형 및 기판의 단면도를 나타낸 것이다.
1 is a cross-sectional view of a mold mold for a semiconductor package and a substrate according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지용 몰드 금형(100)은 제 1 캐비티(103)를 갖는 하부 몰드 금형(102), 상기 하부 몰드 금형(102) 상부에 형성된 제 2 캐비티(104)를 갖는 상부 몰드 금형(101), 상기 상부 몰드 금형(101)과 상기 하부 몰드 금형(102)의 접합면과 대응되도록, 하부 몰드 금형(102) 내에 장착된 제 1 전자석(201), 상기 제 1 전자석(201)과 연결되며, 상기 제 1 캐비티(103) 내측면과 대응되도록, 하부 몰드 금형(102) 내에 장착된 제 2 전자석(202)을 포함하며, 상기 몰드 금형(100) 내에 소자(340)가 실장된 기판(310)이 안착될 수 있다.
1, a mold 100 for a semiconductor package according to an embodiment of the present invention includes a lower mold 102 having a first cavity 103, a lower mold 102 formed on the lower mold 102, The upper mold metal 101 having the second cavity 104 and the first electromagnet 102 mounted in the lower mold 102 so as to correspond to the joining surfaces of the upper mold metal 101 and the lower mold metal 102, And a second electromagnet 202 connected to the first electromagnet 201 and mounted in the lower mold 102 so as to correspond to the inner surface of the first cavity 103, The substrate 310 on which the device 340 is mounted can be seated.

상기 기판(310)은 인쇄회로기판, 세라믹 기판, 양극산화층을 갖는 금속기판 일 수 있으나, 특별히 이에 한정되는 것은 아니다.
The substrate 310 may be a printed circuit board, a ceramic substrate, or a metal substrate having an anodized layer, but is not limited thereto.

상기 기판(310)은 절연층에 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 기판(310)으로서 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다. The substrate 310 may be a printed circuit board, preferably a printed circuit board, having at least one circuit formed on the insulating layer. Although a specific inner layer circuit structure is omitted for the sake of convenience of description, those skilled in the art will appreciate that a conventional circuit board can be used as the substrate 310. [

절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프레프레그가 사용될 수 있고, 또한 열경화성 수지 및 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다. As the insulating layer, a resin insulating layer may be used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, for example, a prepreg can be used, And a photo-curing resin may be used, but the present invention is not limited thereto.

회로는 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
The circuit is not limited as long as it is used as a conductive metal for a circuit, and copper is typically used for a printed circuit board.

상기 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
The ceramic substrate may be made of a metal nitride or a ceramic material and may include, for example, aluminum nitride (AlN) or silicon nitride (SiN) as the metal nitride, and aluminum oxide (Al 2 O 3 ) Or beryllium oxide (BeO), but it is not particularly limited thereto.

한편, 금속기판으로는 예를 들어, 비교적 저가로 손쉽게 얻을 수 있는 금속 재료일 뿐 아니라, 열전달 특성이 매우 우수한 알루미늄(Al) 또는 알루미늄 합금이 사용될 수 있다.
On the other hand, for example, aluminum (Al) or aluminum alloy, which is not only a metal material that can be easily obtained at a relatively low cost but also an excellent heat transfer property, can be used as the metal substrate.

또한, 양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 상기 금속기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성되는 것으로, 절연 성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성을 갖는다.The anodization layer is formed by, for example, immersing a metal substrate made of aluminum or an aluminum alloy in an electrolytic solution such as boric acid, phosphoric acid, sulfuric acid, or chromic acid, applying a positive electrode to the metal substrate, and applying a negative electrode to the electrolytic solution. Insulation performance, but has a relatively high heat transfer characteristic of about 10 to 30 W / mk.

상술한 바와 같이, 알루미늄 또는 알루미늄 합금을 사용하여 생성된 양극산화층은 알루미늄 양극산화막(Al2O3)일 수 있다.
As described above, the anodization layer produced using aluminum or an aluminum alloy may be an aluminum anodization film (Al 2 O 3 ).

여기서, 상기 기판(310)하부에 도시되진 않았으나, 히트싱크(heatsink)를 더 형성하여 방열을 효과적으로 할 수 있다.
Here, although not shown in the lower part of the substrate 310, a heat sink may be further formed to effectively dissipate heat.

또한, 상기 기판(310) 상면부에 패드(330)가 형성될 수 있는데, 상기 기판(310)와 상기 패드(330) 사이에 절연을 위한 절연층(320)이 형성될 수 있다.
A pad 330 may be formed on the upper surface of the substrate 310 and an insulating layer 320 may be formed between the substrate 310 and the pad 330 for insulation.

그리고, 상기 패드(330) 상에 소자(340)가 형성될 수 있으며, 상기 소자(340)에 접착재가 개재됨으로써, 부착될 수 있다.The device 340 may be formed on the pad 330 and may be attached to the device 340 by interposing an adhesive therebetween.

상기 소자(340)는 전력 소자와 제어 소자를 포함할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 전력 소자는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등과 같이 발열량이 큰 소자이며, 제어 소자는 제어 IC(Control Integrated Circuit)와 같이 발열량이 작은 소자이다.
The device 340 may include, but is not limited to, a power device and a control device. For example, a power device is a device having a large heating value such as an insulated gate bipolar transistor (IGBT) or a diode, and a control device is a device having a small heating value, such as a control integrated circuit (IC).

또한, 상기 패드(330) 양 측 상에 리드프레임(360)을 형성 할 수 있다.In addition, the lead frame 360 may be formed on both sides of the pad 330.

여기서, 상기 리드프레임(360)은 상기 기판(310)의 외부로 돌출 되도록 형성될 수 있다.Here, the lead frame 360 may protrude to the outside of the substrate 310.

본 실시예에서는 상기 우측 리드프레임(360)은 상기 기판(310)과 이격되도록 형성되었으나, 당업자의 선택에 따라 리드프레임의 위치 및 형상이 다양하게 형성될 수 있다.
In the present embodiment, the right lead frame 360 is formed to be spaced apart from the substrate 310, but the position and shape of the lead frame may be variously formed according to the choice of a person skilled in the art.

여기서, 상기 소자(340)와 상기 리드프레임(360)을 전기적으로 연결하기 위하여, 와이어(350) 본딩이 더 형성될 수 있다. Here, to electrically connect the device 340 and the lead frame 360, a wire 350 bonding may be further formed.

이 때, 상기 와이어(350)는 알루미늄(Al), 금(Au), 구리(Cu) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니며, 일반적으로는 전력소자인 반도체 부품으로 고전압의 정격전압을 인가하는 와이어로는 알루미늄(Al)을 사용할 수 있다.
In this case, the wire 350 may be made of aluminum (Al), gold (Au), copper (Cu) or the like, but the present invention is not limited thereto. Generally, the wire 350 is a high- Aluminum (Al) may be used as the wire.

상기 몰드 금형(100)은 제 1 및 제 2 캐비티(103,104)를 가질 수 있다. 여기서, 상기 제 1 및 제 2 캐비티(103,104)의 크기 및 형태는 다양할 수 있으며, 앞서 서술한 소자(340)가 실장된 기판(310) 및 와이어(350)를 포함할 수 있는 적당한 크기면 바람직 할 수 있다.
The mold 100 may have first and second cavities 103 and 104. The size and shape of the first and second cavities 103 and 104 may vary and may be appropriately sized so as to include the substrate 310 and the wire 350 on which the device 340 described above is mounted can do.

그리고, 상기 하부 몰드 금형(102)에 제 1 전자석(201)이 장착 될 수 있다. The first electromagnet 201 may be mounted on the lower mold 102.

여기서, 상기 제 1 전자석(201)의 위치는 상기 상부 몰드 금형(101)의 접합면 일 수 있다.Here, the position of the first electromagnet 201 may be a joint surface of the upper mold 101.

본 실시예에서는 상기 상부 몰드 금형(101)의 접합면과 대응되며, 상기 리드프레임(360) 하부와 접하는 면에 장착될 수 있다.
In the present embodiment, it may be mounted on a surface of the lead frame 360 that corresponds to the joint surface of the upper mold die 101 and in contact with the lower surface of the lead frame 360.

또한, 상기 하부 몰드 금형(102)에 제 2 전자석(202)이 장착 될 수 있다.Further, the second electromagnet 202 may be mounted on the lower mold 102.

여기서, 상기 제 2 전자석(202)의 위치는 상기 기판(101)의 하부와 접하는 면에 장착될 수 있다.Here, the position of the second electromagnet 202 may be mounted on a surface of the substrate 101 which is in contact with the lower surface of the substrate 101.

본 실시예에서는 상기 제 2 전자석(202)이 상기 기판(101) 양 측과 접하는 면에 장착될 수 있으나, 특별히 그 위치를 한정하지 않는다.In the present embodiment, the second electromagnet 202 may be mounted on a surface contacting both sides of the substrate 101, but its position is not particularly limited.

이 때, 상기 제 1 전자석(101) 및 제 2 전자석(102)는 서로 연결될 수 있으며, 연결부분에 전류(210)가 전달 될 수 있다.
At this time, the first and second electromagnets 101 and 102 may be connected to each other, and the current 210 may be transmitted to the connecting portion.

도 2 내지 도 3은 본 발명의 일 실시예에 따른 하부 몰드 금형(102) 및 기판(310)의 하면부의 평면도 이다.
2 to 3 are plan views of a lower portion of a lower mold 102 and a substrate 310 according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 상기 기판(310) 하면부 테두리에 상기 제 2 전자석(202)이 형성될 수 있다.
As shown in FIG. 2, the second electromagnet 202 may be formed on a bottom edge of the substrate 310.

도 3에 도시된 바와 같이, 상기 기판(310) 하면부에 모서리에 부분적으로 접하도록 제 2 전자석(202)이 형성될 수 있다.
As shown in FIG. 3, the second electromagnet 202 may be formed so as to partially contact an edge of the lower surface of the substrate 310.

또한, 상기 기판(310) 하면부에 하부 중앙에 접하도록 제 2 전자석(202)이 형성될 수 있다.
The second electromagnet 202 may be formed on the lower surface of the substrate 310 so as to be in contact with the lower center.

본 실시예에서는 기판(310) 하면부에 접합되는 제 2 전자석(202)이 도시되었으나, 특별히 이에 한정되지 않고, 기판(310) 하부에 형성된 히트싱크(heatsink)에 접합되는 전자석이 형성될 수 있다.In this embodiment, the second electromagnet 202 bonded to the lower surface of the substrate 310 is shown, but the present invention is not limited thereto. An electromagnet may be formed to be bonded to a heatsink formed under the substrate 310 .

또한, 기판(310)위치에 히트싱크(heatsink)를 적용하여, 상기 히트싱크(heatsink)에 접합되는 전자석이 형성될 수 있다.
Also, a heatsink may be applied to the substrate 310 to form an electromagnet to be bonded to the heatsink.

반도체 패키지 제조 방법Semiconductor package manufacturing method

도 4 내지 도 10은 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법의 공정 흐름도이다.
4 to 10 are process flow diagrams of a method of manufacturing a semiconductor package according to another embodiment of the present invention.

도 4에 도시한 바와 같이, 몰드 금형(100)을 준비한다.
As shown in Fig. 4, the mold 100 is prepared.

여기서, 상기 몰드 금형(100)은 제 1 캐비티(103)를 갖는 하부 몰드 금형(102), 상기 하부 몰드 금형(102) 상부에 형성된 제 2 캐비티(103)를 갖는 상부 몰드 금형(101), 상기 상부 몰드 금형(101)과 상기 하부 몰드 금형(102)의 접합면과 대응되도록, 하부 몰드 금형(102) 내에 장착된 제 1 전자석(201), 상기 제 1 전자석(201)과 연결되며, 상기 제 1 캐비티(103) 내측면과 대응되도록, 하부 몰드 금형(102) 내에 장착된 제 2 전자석(202)을 포함할 수 있다.
The mold 100 includes a lower mold 102 having a first cavity 103, an upper mold 101 having a second cavity 103 formed on the lower mold 102, The first electromagnet 201 mounted in the lower mold 102 is connected to the first electromagnet 201 so as to correspond to the joining surface of the upper mold die 101 and the lower mold die 102, And a second electromagnet 202 mounted in the lower mold 102 so as to correspond to the inner surface of the cavity 103. [

도 5에 도시한 바와 같이, 소자(340)가 실장된 기판(310)을 준비한다.
As shown in Fig. 5, the substrate 310 on which the element 340 is mounted is prepared.

상기 기판(310)은 인쇄회로기판, 세라믹 기판, 양극산화층을 갖는 금속기판 일 수 있으나, 특별히 이에 한정되는 것은 아니다.
The substrate 310 may be a printed circuit board, a ceramic substrate, or a metal substrate having an anodized layer, but is not limited thereto.

상기 기판(310)은 절연층에 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 기판(310)으로서 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.The substrate 310 may be a printed circuit board, preferably a printed circuit board, having at least one circuit formed on the insulating layer. Although a specific inner layer circuit structure is omitted for the sake of convenience of description, those skilled in the art will appreciate that a normal circuit board can be used as the substrate 310. [

절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프레프레그가 사용될 수 있고, 또한 열경화성 수지 및 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.As the insulating layer, a resin insulating layer may be used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, for example, a prepreg can be used, And a photo-curing resin may be used, but the present invention is not limited thereto.

회로는 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
The circuit is not limited as long as it is used as a conductive metal for a circuit, and copper is typically used for a printed circuit board.

상기 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
The ceramic substrate may be made of a metal nitride or a ceramic material and may include, for example, aluminum nitride (AlN) or silicon nitride (SiN) as the metal nitride, and aluminum oxide (Al 2 O 3 ) Or beryllium oxide (BeO), but it is not particularly limited thereto.

한편, 금속기판으로는 예를 들어, 비교적 저가로 손쉽게 얻을 수 있는 금속 재료일 뿐 아니라, 열전달 특성이 매우 우수한 알루미늄(Al) 또는 알루미늄 합금이 사용될 수 있다.
On the other hand, for example, aluminum (Al) or aluminum alloy, which is not only a metal material that can be easily obtained at a relatively low cost but also an excellent heat transfer property, can be used as the metal substrate.

또한, 양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 상기 금속기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성되는 것으로, 절연 성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성을 갖는다.The anodization layer is formed by, for example, immersing a metal substrate made of aluminum or an aluminum alloy in an electrolytic solution such as boric acid, phosphoric acid, sulfuric acid, or chromic acid, applying a positive electrode to the metal substrate, and applying a negative electrode to the electrolytic solution. Insulation performance, but has a relatively high heat transfer characteristic of about 10 to 30 W / mk.

상술한 바와 같이, 알루미늄 또는 알루미늄 합금을 사용하여 생성된 양극산화층은 알루미늄 양극산화막(Al2O3)일 수 있다.
As described above, the anodization layer produced using aluminum or an aluminum alloy may be an aluminum anodization film (Al 2 O 3 ).

여기서, 상기 기판(310)하부에 도시되진 않았으나, 히트싱크(heatsink)를 더 형성하여 방열을 효과적으로 할 수 있다.
Here, although not shown in the lower part of the substrate 310, a heat sink may be further formed to effectively dissipate heat.

또한, 상기 기판(310) 상면부에 패드(330)가 형성될 수 있는데, 상기 기판(310)와 상기 패드(330) 사이에 절연을 위한 절연층(320)이 형성될 수 있다.
A pad 330 may be formed on the upper surface of the substrate 310 and an insulating layer 320 may be formed between the substrate 310 and the pad 330 for insulation.

그리고, 상기 패드(330) 상에 소자(340)가 형성될 수 있으며, 상기 소자(340)에 접착재가 개재됨으로써, 부착될 수 있다.The device 340 may be formed on the pad 330 and may be attached to the device 340 by interposing an adhesive therebetween.

상기 소자(340)는 전력 소자와 제어 소자를 포함할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 전력 소자는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등과 같이 발열량이 큰 소자이며, 제어 소자는 제어 IC(Control Integrated Circuit)와 같이 발열량이 작은 소자이다.
The device 340 may include, but is not limited to, a power device and a control device. For example, a power device is a device having a large heating value such as an insulated gate bipolar transistor (IGBT) or a diode, and a control device is a device having a small heating value, such as a control integrated circuit (IC).

또한, 상기 패드(330) 양 측 상에 리드프레임(360)을 형성 할 수 있다.In addition, the lead frame 360 may be formed on both sides of the pad 330.

여기서, 상기 리드프레임(360)은 상기 기판(310)의 외부로 돌출 되도록 형성될 수 있다.Here, the lead frame 360 may protrude to the outside of the substrate 310.

본 실시예에서는 상기 우측 리드프레임(360)은 상기 기판(310)과 이격되도록 형성되었으나, 당업자의 선택에 따라 리드프레임의 위치 및 형상이 다양하게 형성될 수 있다.
In the present embodiment, the right lead frame 360 is formed to be spaced apart from the substrate 310, but the position and shape of the lead frame may be variously formed according to the choice of a person skilled in the art.

여기서, 상기 소자(340)와 상기 리드프레임(360)을 전기적으로 연결하기 위하여, 와이어(350) 본딩이 더 형성될 수 있다. Here, to electrically connect the device 340 and the lead frame 360, a wire 350 bonding may be further formed.

이 때, 상기 와이어(350)는 알루미늄(Al), 금(Au), 구리(Cu) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니며, 일반적으로는 전력소자인 반도체 부품으로 고전압의 정격전압을 인가하는 와이어로는 알루미늄(Al)을 사용할 수 있다.
In this case, the wire 350 may be made of aluminum (Al), gold (Au), copper (Cu) or the like, but the present invention is not limited thereto. Generally, the wire 350 is a high- Aluminum (Al) may be used as the wire.

도 6에 도시한 바와 같이, 상기 하부 몰드 금형(102)의 제 1 캐비티(103) 내부에 상기 기판(310)을 안착시킬 수 있다. The substrate 310 may be placed inside the first cavity 103 of the lower mold 102, as shown in FIG.

여기서, 상기 기판(310)은 상기 하부 몰드 금형(102)에 장착된 제 2 전자석(202)과 접하도록 형성할 수 있다.Here, the substrate 310 may be in contact with the second electromagnet 202 mounted on the lower mold 102.

또한, 상기 기판(310) 하면부 테두리에 접하도록 상기 제 2 전자석(202)이 형성될 수 있다.In addition, the second electromagnet 202 may be formed to contact the bottom edge of the substrate 310.

그리고, 상기 기판(310) 하면부에 모서리에 부분적으로 접하도록 제 2 전자석(202)이 형성될 수 있다.The second electromagnet 202 may be formed on the lower surface of the substrate 310 so as to partially contact the corner.

또한, 상기 기판(310) 하면부에 하부 중앙에 접하도록 제 2 전자석(202)이 형성될 수 있다.
The second electromagnet 202 may be formed on the lower surface of the substrate 310 so as to be in contact with the lower center.

본 실시예에서는 기판(310) 하면부에 접합되는 제 2 전자석(202)이 도시되었으나, 특별히 이에 한정되지 않고, 기판(310) 하부에 형성된 히트싱크(heatsink)에 접합되는 전자석이 형성될 수 있다.
In this embodiment, the second electromagnet 202 bonded to the lower surface of the substrate 310 is shown, but the present invention is not limited thereto. An electromagnet may be formed to be bonded to a heatsink formed under the substrate 310 .

이때, 상기 기판(310)의 양 측에 형성된 리드프레임(360) 하면부가 상기 하부 몰드 금형(102)과 접할 수 있다.At this time, the lower surface of the lead frame 360 formed on both sides of the substrate 310 may be in contact with the lower mold 102.

여기서, 상기 리드프레임(360)은 상기 하부 몰드 금형(102)에 장착된 제 1 전자석(201)과 접합하도록 형성할 수 있다.
Here, the lead frame 360 may be formed to be connected to the first electromagnet 201 mounted on the lower mold 102.

그리고, 상부 몰드 금형(101)을 상기 하부 몰드 금형(102)과 마주보는 위치에 형성할 수 있다. 즉, 상기 상부 몰드 금형(101)의 제 2 캐비티(104)가 상기 하부 몰드 금형(102)의 제 1 캐비티(103)과 마주볼 수 있다.
The upper mold metal mold 101 can be formed at a position facing the lower mold metal mold 102. That is, the second cavity 104 of the upper mold die 101 may face the first cavity 103 of the lower mold die 102.

도 7에 도시한 바와 같이, 상기 몰드 금형(100)에 클램핑(Clamping)을 수행할 수 있다.
As shown in FIG. 7, the mold 100 may be clamped.

도 8에 도시한 바와 같이, 상기 클램핑(Clamping) 공정 후, 상기 전자석(201,202)에 전류(210)를 흘려 줄 수 있다. As shown in FIG. 8, after the clamping process, a current 210 may flow through the electromagnets 201 and 202.

이로 인해, 상기 기판(310) 내의 베이스 메탈(Base metal)부와 자장을 형성하여, 상기 기판(310)의 하면부가 상기 하부 몰드 금형(102)에 흡착될 수 있다.Accordingly, the lower surface of the substrate 310 can be attracted to the lower mold 102 by forming a magnetic field with the base metal portion of the substrate 310.

이때, 상기 기판(310)과 상기 하부 몰드 금형(102)으로부터 들뜸 현상이 없기 때문에 몰드 플래시(Mold flash) 현상을 개선 할 수 있다.At this time, since there is no lifting phenomenon from the substrate 310 and the lower mold 102, the mold flash phenomenon can be improved.

또한, 기판(310)의 휨을 방지 할 수 있다.
In addition, it is possible to prevent the substrate 310 from being warped.

여기서, 상기 리드프레임(360)의 하면부와 상기 하부 몰드 금형(102)이 흡착될 수 있다. 이로 인해, 상기 리드프레임(360)을 고정하여, 신뢰성을 향상 시킬 수 있다.
Here, the lower surface of the lead frame 360 and the lower mold 102 can be adsorbed. Thus, the lead frame 360 can be fixed and reliability can be improved.

도 9에 도시한 바와 같이, 싱기 몰드 금형(100) 내부에 몰딩재(370)를 주입할 수 있다. 이때, 상기 전류(210)가 제 1 및 제 2 전자석(201,202)에 연속적으로 흐름으로써, 상기 기판(310) 하면부를 상기 하부 몰드 금형(102)에 흠착 될 수 있다.
As shown in Fig. 9, the molding material 370 can be injected into the mold 120 of the mold. At this time, the current 210 flows continuously to the first and second electromagnets 201 and 202, so that the lower surface of the substrate 310 can be adhered to the lower mold 102.

상기 몰딩재(370)는 기판(310) 상부에 채워지는 형태로 형성되기 때문에, 몰딩과 기판(310) 간의 접착력을 증가시키며, 이로 인해 기판과 몰딩제 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 기판의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.Since the molding material 370 is formed on the upper surface of the substrate 310, the adhesion between the molding material and the substrate 310 is increased, thereby causing problems such as delamination between the substrate and the molding material. And the long-term reliability of the substrate can be improved.

또한, 몰딩으로 인한 열 차단이 이루어지기 때문에, 방열 효과를 더욱 향상시킬 수 있는 것이다.In addition, since the heat shielding is performed by molding, the heat radiating effect can be further improved.

이때, 몰딩재(370)로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
As the molding material 370, a silicone gel or an epoxy molding compound (EMC) may be used. However, the molding material is not limited thereto.

도 10에 도시한 바와 같이, 몰딩재(370)가 채워진 것을 확인한 후 전류(210)를 차단할 수 있다.As shown in FIG. 10, after confirming that the molding material 370 is filled, the current 210 can be cut off.

상기 전류(210)를 차단한 후, 몰드 금형(100)을 분리하여 반도체 패키지(300)를 형성할 수 있다.
After the current 210 is cut off, the mold 100 may be separated to form the semiconductor package 300.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100 : 몰드 금형
101 : 상부 몰드 금형
102 : 하부 몰드 금형
103 : 제 1 캐비티
104 : 제 2 캐비티
201 : 제 1 전자석
202 : 제 2 전자석
210 : 전류
300 : 반도체 패키지
310 : 기판
320 : 절연층
330 : 패드
340 : 소자
350 : 와이어
360 : 리드프레임
370 : 몰딩재 100: Mold mold
101: Upper mold mold
102: Lower mold
103: first cavity
104: second cavity
201: first electromagnet
202: second electromagnet
210: Current
300: semiconductor package
310: substrate
320: insulating layer
330: Pad
340: Element
350: wire
360: Lead frame
370: Molding material

Claims (14)

제 1 캐비티를 갖는 하부 몰드 금형;
상기 하부 몰드 금형 상부에 형성된 제 2 캐비티를 갖는 상부 몰드 금형;
상기 상부 몰드 금형과 상기 하부 몰드 금형의 접합면과 대응되도록, 하부 몰드 금형 내에 장착된 제 1 전자석; 및
상기 제 1 전자석과 연결되며, 상기 제 1 캐비티 내측면과 대응되도록, 하부 몰드 금형 내에 장착된 제 2 전자석;
을 포함하며, 상기 몰드 금형 내에 소자가 실장된 기판이 안착되어 상기 소자 및 기판을 감싸는 몰딩부를 형성하는 반도체 패키지용 몰드 금형.
A lower mold having a first cavity;
An upper mold die having a second cavity formed on the upper mold die;
A first electromagnet mounted in the lower mold to correspond to the joint surface of the upper mold and the lower mold; And
A second electromagnet connected to the first electromagnet, the second electromagnet mounted in the lower mold to correspond to the inner surface of the first cavity;
Wherein the substrate on which the device is mounted is placed in the mold die to form a molding part that surrounds the device and the substrate.
청구항 1에 있어서,
상기 기판은 양측에 형성된 리드프레임을 포함하는 반도체 패키지용 몰드 금형.
The method according to claim 1,
Wherein the substrate includes lead frames formed on both sides thereof.
청구항 2에 있어서,
상기 기판의 리드프레임 하부와 상기 제 1 전자석이 접하도록 형성된 반도체 패키지용 몰드 금형.
The method of claim 2,
And the first electromagnet is in contact with a lower portion of the lead frame of the substrate.
청구항 1에 있어서,
상기 기판 하부와 상기 제 2 전자석은 접하는 반도체 패키지용 몰드 금형.
The method according to claim 1,
And a lower portion of the substrate is in contact with the second electromagnet.
청구항 1에 있어서,
상기 제 2 전자석은 상기 기판 하부 모서리에 부분적으로 접하도록 형성되는 반도체 패키지용 몰드 금형.
The method according to claim 1,
And the second electromagnet is formed to partially abut the lower edge of the substrate.
청구항 1에 있어서,
상기 제 2 전자석은 상기 기판 하부 중앙에 접하도록 형성되는 반도체 패키지용 몰드 금형.
The method according to claim 1,
And the second electromagnet is formed in contact with the center of the lower portion of the substrate.
청구항 1에 있어서,
상기 제 2 전자석은 상기 기판 하부 테두리에 접하도록 형성되는 반도체 패키지용 몰드 금형.
The method according to claim 1,
And the second electromagnet is formed in contact with the lower edge of the substrate.
제 1 캐비티를 갖는 하부 몰드 금형, 상기 하부 몰드 금형 상부에 형성된 제 2 캐비티를 갖는 상부 몰드 금형, 상기 상부 몰드 금형과 상기 하부 몰드 금형의 접합면과 대응되도록, 하부 몰드 금형 내에 장착된 제 1 전자석, 상기 제 1 전자석과 연결되며, 상기 제 1 캐비티 내측면과 대응되도록, 하부 몰드 금형 내에 장착된 제 2 전자석을 포함하는 몰드 금형을 준비하는 단계;
하부 몰드 금형 내에 소자가 실장된 기판을 안착시키는 단계;
상부 몰드 금형을 상기 하부 몰드 금형과 마주보도록, 상기 상부 몰드 금형 상에 위치시켜 몰드 금형을 클램핑(Clamping)하는 단계;
상기 하부 몰드 금형 내의 제 1 및 제 2 전자석에 전류를 인가하는 단계;
상기 몰드 금형 내부에 몰딩재를 주입하는 단계;
상기 하부 몰드 금형 내의 제 1 및 제 2전자석에 전류를 차단하는 단계; 및
상기 몰드 금형을 분리하는 단계;
를 포함하는 반도체 패키지 제조 방법.
An upper mold metal mold having a first cavity and a second cavity formed on an upper portion of the lower mold metal; a second electromagnet disposed in the lower mold metal so as to correspond to a joint surface between the upper mold metal and the lower mold metal; Preparing a mold mold including a second electromagnet connected to the first electromagnet and corresponding to a side surface of the first cavity, the second electromagnet mounted in the lower mold;
Placing a substrate on which the device is mounted in a lower mold mold;
Placing an upper mold die on the upper mold die so as to face the lower mold die, and clamping the mold die;
Applying a current to the first and second electromagnets in the lower mold mold;
Injecting a molding material into the mold;
Blocking a current in the first and second electromagnets in the lower mold metal; And
Separating the mold mold;
≪ / RTI >
청구항 8에 있어서,
상기 기판을 안착시키는 단계에서,
상기 기판은 리드프레임을 포함하는 반도체 패키지 제조 방법.
The method of claim 8,
In the step of seating the substrate,
Wherein the substrate comprises a leadframe.
청구항 9에 있어서,
상기 리드프레임 하부와 상기 제 1 전자석은 접하도록 반도체 패키지 제조 방법.
The method of claim 9,
And the lower portion of the lead frame and the first electromagnet are in contact with each other.
청구항 8에 있어서,
상기 기판 하부와 상기 제 2 전자석은 접하도록 형성된 반도체 패키지 제조 방법.
The method of claim 8,
Wherein the lower portion of the substrate and the second electromagnet are in contact with each other.
청구항 8에 있어서,
상기 제 2 전자석은 상기 기판 하부 모서리에 부분적으로 접하도록 형성되는 반도체 패키지 제조 방법.
The method of claim 8,
And the second electromagnet is formed to partially contact the bottom edge of the substrate.
청구항 8에 있어서,
상기 제 2 전자석은 상기 기판 하부 중앙에 접하도록 형성되는 반도체 패키지 제조 방법.
The method of claim 8,
And the second electromagnet is formed to be in contact with the center of the lower portion of the substrate.
청구항 8에 있어서,
상기 제 2 전자석은 기판 하부 테두리에 접하도록 형성되는 반도체 패키지 제조 방법.The method of claim 8,
And the second electromagnet is formed so as to be in contact with the lower edge of the substrate.
KR1020130160653A 2013-12-20 2013-12-20 Mold for Packaging Semiconductor, Method of Manufacturing using the same KR20150072938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130160653A KR20150072938A (en) 2013-12-20 2013-12-20 Mold for Packaging Semiconductor, Method of Manufacturing using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130160653A KR20150072938A (en) 2013-12-20 2013-12-20 Mold for Packaging Semiconductor, Method of Manufacturing using the same

Publications (1)

Publication Number Publication Date
KR20150072938A true KR20150072938A (en) 2015-06-30

Family

ID=53518776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130160653A KR20150072938A (en) 2013-12-20 2013-12-20 Mold for Packaging Semiconductor, Method of Manufacturing using the same

Country Status (1)

Country Link
KR (1) KR20150072938A (en)

Similar Documents

Publication Publication Date Title
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
TWI604568B (en) Package module, stack structure of package madule, and fabricating methods thereof
KR101928681B1 (en) Power semiconductor device and method for manufacturing same
US9728484B2 (en) Power module package and method for manufacturing the same
US8841166B2 (en) Manufacturing method of semiconductor device, and semiconductor device
WO2016166834A1 (en) Semiconductor device
US9735100B2 (en) Semiconductor device and method of manufacturing the same
KR101561934B1 (en) Semiconductor package and method for fabricating the same
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
JP2016181536A (en) Power semiconductor device
JP6813259B2 (en) Semiconductor device
CN111696938A (en) Electronic module comprising a semiconductor package with integrated clamp and fixing element
JP4906650B2 (en) Power semiconductor module and manufacturing method thereof
US20130001759A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP2017092056A (en) Power semiconductor device
CN111834346A (en) Transistor power module packaging structure and packaging method thereof
JP4458260B2 (en) Hollow package manufacturing method and semiconductor package manufacturing method
JP7135293B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9397053B2 (en) Molded device with anti-delamination structure providing multi-layered compression forces
KR20150072938A (en) Mold for Packaging Semiconductor, Method of Manufacturing using the same
US9379050B2 (en) Electronic device
CN112310006A (en) Encapsulated package with carrier, laminate and member therebetween
KR20150078319A (en) Molding apparatus for manufacturing semi-conductor package
KR20150061441A (en) Package Substrate and Manufacturing Method for the same and Power module Package using the same
KR102410257B1 (en) Double side cooling power semiconductor discrete package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid