KR20150070380A - 표면 처리 동박 및 그것을 사용한 적층판, 구리 피복 적층판, 프린트 배선판 그리고 전자 기기 - Google Patents

Abstract

수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판, 구리 피복 적층판, 프린트 배선판 그리고 전자 기기를 제공한다.
적어도 일방의 표면에 조화 처리에 의해 조화 입자가 형성된 표면 처리 동박으로서, 동박을, 폴리이미드 수지 기판의 양면에 첩합한 후, 에칭으로 양면의 동박을 제거하고, 라인 형상의 마크를 인쇄한 인쇄물을 노출된 폴리이미드 기판 아래에 깔아, 인쇄물을 폴리이미드 기판 너머로 CCD 카메라로 촬영했을 때, 촬영에 의해 얻어진 화상에 대하여, 관찰된 라인 형상의 마크가 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서, 마크의 단부로부터 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상인 표면 처리 동박.

Description

표면 처리 동박 및 그것을 사용한 적층판, 구리 피복 적층판, 프린트 배선판 그리고 전자 기기{SURFACE-TREATED COPPER FOIL AND LAMINATE USING SAME, COPPER-CLAD LAMINATE, PRINTED CIRCUIT BOARD, AND ELECTRONIC DEVICE}

본 발명은, 표면 처리 동박 및 그것을 사용한 적층판에 관한 것으로, 특히, 동박을 에칭한 후의 잔부의 수지의 투명성이 요구되는 분야에 적합한 표면 처리 동박 및 그것을 사용한 적층판, 구리 피복 적층판, 프린트 배선판 그리고 전자 기기에 관한 것이다.

스마트폰이나 태블릿 PC 와 같은 소형 전자 기기에는, 배선의 용이성이나 경량성에서 플렉시블 프린트 배선판 (이하, FPC) 이 채용되고 있다. 최근, 이들 전자 기기의 고기능화에 따라 신호 전송 속도의 고속화가 진행되어, FPC 에 있어서도 임피던스 정합이 중요한 요소가 되고 있다. 신호 용량의 증가에 대한 임피던스 정합의 방책으로서, FPC 의 베이스가 되는 수지 절연층 (예를 들어, 폴리이미드) 의 후층화 (厚層化) 가 진행되고 있다. 또 배선의 고밀도화 요구에 의해 FPC 의 다층화가 보다 한층 진행되고 있다. 한편, FPC 는 액정 기재로의 접합이나 IC 칩의 탑재 등의 가공이 실시되는데, 이 때의 위치 맞춤은 동박과 수지 절연층의 적층판에 있어서의 동박을 에칭한 후에 남는 수지 절연층을 투과하여 시인되는 위치 결정 패턴을 개재하여 실시되기 때문에, 수지 절연층의 시인성이 중요해진다.

또, 동박과 수지 절연층의 적층판인 구리 피복 적층판은, 표면에 조화 (粗化) 도금이 실시된 압연 동박을 사용해도 제조할 수 있다. 이 압연 동박은, 통상적으로 터프 피치 구리 (산소 함유량 100 ∼ 500 중량 ppm) 또는 무산소 구리 (산소 함유량 10 중량 ppm 이하) 를 소재로서 사용하고, 이들 잉곳을 열간 압연한 후, 소정의 두께까지 냉간 압연과 어닐링을 반복하여 제조된다.

이와 같은 기술로서, 예를 들어, 특허문헌 1 에는, 폴리이미드 필름과 저조도 동박이 적층되어 이루어지고, 동박 에칭 후의 필름의 파장 600 ㎚ 에서의 광 투과율이 40 ％ 이상, 담가 (曇價) (HAZE) 가 30 ％ 이하이고, 접착 강도가 500 N/m 이상인 구리 피복 적층판에 관련된 발명이 개시되어 있다.

또, 특허문헌 2 에는, 전해 동박에 의한 도체층이 적층된 절연층을 갖고, 당해 도체층을 에칭하여 회로 형성했을 때의 에칭 영역에 있어서의 절연층의 광 투과성이 50 ％ 이상인 칩 온 플렉시블 (COF) 용 플렉시블 프린트 배선판에 있어서, 상기 전해 동박은, 절연층에 접착되는 접착면에 니켈-아연 합금에 의한 방청 처리층을 구비하고, 그 접착면의 표면 조도 (Rz) 는 0.05 ∼ 1.5 ㎛ 임과 함께 입사각 60° 에 있어서의 경면 광택도가 250 이상인 것을 특징으로 하는 COF 용 플렉시블 프린트 배선판에 관련된 발명이 개시되어 있다.

또, 특허문헌 3 에는, 인쇄 회로용 동박의 처리 방법에 있어서, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 또한 아연-니켈 합금 도금층을 형성하는 것을 특징으로 하는 인쇄 회로용 동박의 처리 방법에 관련된 발명이 개시되어 있다.

일본 공개특허공보 2004-98659호 WO2003/096776 일본 특허공보 제2849059호

특허문헌 1 에 있어서, 흑화 처리 또는 도금 처리 후의 유기 처리제에 의해 접착성이 개량 처리되어 얻어지는 저조도 동박은, 구리 피복 적층판에 굴곡성이 요구되는 용도에서는, 피로에 의해 단선되는 경우가 있어, 수지 투시성이 떨어지는 경우가 있다.

또, 특허문헌 2 에서는, 조화 처리가 이루어지지 않아, COF 용 플렉시블 프린트 배선판 이외의 용도에 있어서는 동박과 수지의 밀착 강도가 낮아 불충분하다.

또한, 특허문헌 3 에 기재된 처리 방법에서는, 동박에 대한 Cu-Co-Ni 에 의한 미세 처리는 가능했지만, 당해 동박을 수지와 접착시켜 에칭으로 제거한 후의 수지에 대하여, 우수한 투명성을 실현할 수 없었다.

본 발명은, 수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판, 구리 피복 적층판, 프린트 배선판 그리고 전자 기기를 제공한다.

본 발명자들은 예의 연구를 거듭한 결과, 동박을 첩합 (貼合) 하여 제거한 폴리이미드 기판에 대하여, 마크를 붙인 인쇄물을 아래에 두고, 당해 인쇄물을 폴리이미드 기판 너머로 CCD 카메라로 촬영한 당해 마크 부분의 화상으로부터 얻어지는 관찰 지점-명도 그래프에 있어서 그려지는 마크 단부 (端部) 부근의 명도 곡선에 주목하고, 당해 명도 곡선을 제어하는 것이, 기판 수지 필름의 종류나 기판 수지 필름의 두께의 영향을 받지 않고, 동박을 에칭 제거한 후의 수지 투명성에 영향을 미치는 것을 알아내었다.

이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 적어도 일방의 표면에 조화 처리에 의해 조화 입자가 형성된 표면 처리 동박으로서, 상기 동박을, 폴리이미드 수지 기판의 양면에 첩합한 후, 에칭으로 상기 양면의 동박을 제거하고, 라인 형상의 마크를 인쇄한 인쇄물을 노출된 상기 폴리이미드 기판 아래에 깔아, 상기 인쇄물을 상기 폴리이미드 기판 너머로 CCD 카메라로 촬영했을 때, 상기 촬영에 의해 얻어진 화상에 대하여, 관찰된 상기 라인 형상의 마크가 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서, 상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상인 표면 처리 동박이다.

본 발명에 관련된 표면 처리 동박의 다른 실시형태에 있어서는, 상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 50 이상이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 60 이상이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인 형상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1 ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1 ΔB 의 교점 중, 상기 라인 형상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식으로 정의되는 Sv 가 3.5 이상이 된다.

Sv = (ΔB × 0.1)/(t1 － t2) (1)

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 명도 곡선에 있어서의 (1) 식으로 정의되는 Sv 가 3.9 이상이 된다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 명도 곡선에 있어서의 (1) 식으로 정의되는 Sv 가 5.0 이상이 된다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이고, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 ％ 이며, 상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 MD 의 60 도 광택도가 90 ∼ 250 ％ 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 TD 의 평균 조도 Rz 가 0.30 ∼ 0.60 ㎛ 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 A/B 가 2.00 ∼ 2.20 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.90 ∼ 1.35 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 조화 처리 표면에 수지층을 구비한다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 수지층이 유전체를 포함한다.

본 발명은 또 다른 측면에 있어서, 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 상기 극박 구리층이 본 발명의 표면 처리 동박인 캐리어 부착 동박이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박과 수지 기판을 적층하여 구성한 적층판이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박을 사용한 프린트 배선판이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 캐리어 부착 동박과 수지 기판을 적층하여 구성한 적층판이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.

본 발명은 또 다른 측면에 있어서, 절연 수지 기판과, 표면 처리가 실시되어 있는 표면측으로부터 상기 절연 기판에 적층되고, 구리 회로가 형성된 표면 처리 동박으로 구성된 프린트 배선판으로서, 상기 구리 회로를, 표면 처리가 실시되어 있는 표면측으로부터 적층시킨 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때, 상기 촬영에 의해 얻어진 화상에 대하여, 관찰된 상기 구리 회로가 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서, 상기 구리 회로의 단부로부터 상기 구리 회로가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상인 프린트 배선판이다.

본 발명은 또 다른 측면에 있어서, 절연 수지 기판과, 표면 처리가 실시되어 있는 표면측으로부터 상기 절연 기판에 적층된 표면 처리 동박으로 구성된 구리 피복 적층판으로서, 상기 구리 피복 적층판의 상기 표면 처리 동박을, 에칭에 의해 라인 형상의 표면 처리 동박으로 한 후에, 표면 처리가 실시되어 있는 표면측으로부터 적층시킨 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때, 상기 촬영에 의해 얻어진 화상에 대하여, 관찰된 상기 라인 형상의 표면 처리 동박이 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서, 상기 라인 형상의 표면 처리 동박의 단부로부터 상기 라인 형상의 표면 처리 동박이 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상인 구리 피복 적층판이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 구리 피복 적층판을 사용한 프린트 배선판이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속한 프린트 배선판을 제조하는 방법이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정을 포함하는, 프린트 배선판이 2 개 이상 접속한 프린트 배선판을 제조하는 방법이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판이 적어도 1 개 접속한 프린트 배선판 또는 본 발명의 프린트 배선판을 1 개 이상 사용한 전자 기기이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판이 적어도 1 개 접속한 프린트 배선판 또는 본 발명의 프린트 배선판과, 부품을 접속하는 공정을 적어도 포함하는, 프린트 배선판을 제조하는 방법이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정, 및,

본 발명의 프린트 배선판이 적어도 1 개 접속한 프린트 배선판 또는 본 발명의 프린트 배선판과, 부품을 접속하는 공정

을 적어도 포함하는, 프린트 배선판이 2 개 이상 접속한 프린트 배선판을 제조하는 방법이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,

그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,

상기 수지층 상에 회로를 형성하는 공정,

상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,

상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명에 의하면, 수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판, 구리 피복 적층판, 프린트 배선판 그리고 전자 기기를 제공할 수 있다.

도 1 은, Bt 및 Bb 를 정의하는 모식도이다.
도 2 는, t1 및 t2 및 Sv 를 정의하는 모식도이다.
도 3 은, 명도 곡선의 기울기 평가시의, 촬영 장치의 구성 및 명도 곡선의 기울기의 측정 방법을 나타내는 모식도이다.
도 4a 는, Rz 평가시의, (a) 비교예 1 의 동박 표면의 SEM 관찰 사진이다.
도 4b 는, Rz 평가시의, (b) 비교예 3 의 동박 표면의 SEM 관찰 사진이다.
도 4c 는, Rz 평가시의, (c) 비교예 5 의 동박 표면의 SEM 관찰 사진이다.
도 4d 는, Rz 평가시의, (d) 비교예 6 의 동박 표면의 SEM 관찰 사진이다.
도 4e 는, Rz 평가시의, (e) 실시예 1 의 동박 표면의 SEM 관찰 사진이다.
도 4f 는, Rz 평가시의, (f) 실시예 2 의 동박 표면의 SEM 관찰 사진이다.
도 5 의 A ∼ C 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 6 의 D ∼ F 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 수지 및 2 층째 캐리어 부착 동박 적층부터 레이저 구멍 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 7 의 G ∼ I 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 비아 필 형성부터 1 층째의 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 8 의 J ∼ K 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 플래시 에칭부터 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 9 는, 실시예에서 사용한 협잡물의 외관 사진이다.
도 10 은, 실시예에서 사용한 협잡물의 외관 사진이다.

[표면 처리 동박의 형태 및 제조 방법]

본 발명에 있어서 사용하는 동박은, 수지 기판과 접착시켜 적층체를 제조하고, 에칭에 의해 제거함으로써 사용되는 동박에 유용하다.

본 발명에 있어서 사용하는 동박은, 전해 동박 혹은 압연 동박 어느 것이어도 된다. 통상적으로 동박의, 수지 기판과 접착하는 면, 즉 조화면에는 적층 후의 동박의 박리 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 동박의 표면에 울퉁불퉁한 형상의 전착을 실시하는 조화 처리가 실시된다. 전해 동박은 제조 시점에서 요철을 갖고 있지만, 조화 처리에 의해 전해 동박의 볼록부를 증강시켜 요철을 한층 크게 한다. 본 발명에 있어서는, 이 조화 처리는 구리-코발트-니켈 합금 도금이나 구리-니켈-인 합금 도금 니켈-아연 합금 도금 등의 합금 도금에 의해 실시한다. 또, 바람직하게는 구리 합금 도금에 의해 실시할 수 있다. 구리 합금 도금욕으로는, 예를 들어 구리와 구리 이외의 원소를 1 종 이상 함유하는 도금욕, 보다 바람직하게는 구리와 코발트, 니켈, 비소, 텅스텐, 크롬, 아연, 인, 망간 및 몰리브덴으로 이루어지는 군에서 선택된 어느 1 종 이상을 포함하는 도금욕을 사용하는 것이 바람직하다. 그리고, 본 발명에 있어서는, 당해 조화 처리를 종래의 조화 처리보다 전류 밀도를 높게 하여, 조화 처리 시간을 단축한다. 조화 전의 전 처리로서 통상적인 구리 도금 등이 실시되는 경우가 있으며, 조화 후의 마무리 처리로서 전착물의 탈락을 방지하기 위해서 통상적인 구리 도금 등이 실시되는 경우도 있다. 본 발명에 있어서는, 이러한 전 처리 및 마무리 처리도 포함하고, 동박 조화와 관련되는 공지된 처리를 필요에 따라 포함하여, 총칭해서 조화 처리라고 하기로 한다.

또한, 본원 발명에 관련된 압연 동박에는 Ag, Sn, In, Ti, Zn, Zr, Fe, P, Ni, Si, Te, Cr, Nb, V, B 등의 원소를 1 종 이상 함유하는 구리 합금박도 포함된다. 상기 원소의 농도가 높아지면 (예를 들어, 합계로 10 질량％ 이상), 도전율이 저하되는 경우가 있다. 압연 동박의 도전율은, 바람직하게는 50 ％ IACS 이상, 보다 바람직하게는 60 ％ IACS 이상, 더욱 바람직하게는 80 ％ IACS 이상이다. 상기 구리 합금박은 구리 이외의 원소를 합계로 0 mass％ 이상 50 mass％ 이하 포함해도 되고, 0.0001 mass％ 이상 40 mass％ 이하 포함해도 되고, 0.0005 mass％ 이상 30 mass％ 이하 포함해도 되며, 0.001 mass％ 이상 20 mass％ 이하 포함해도 된다.

또, 본 발명에 있어서 사용하는 동박은, 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박이어도 된다. 본 발명에 있어서 캐리어 부착 동박을 사용하는 경우, 극박 구리층 표면에 상기 조화 처리를 실시한다. 또한, 캐리어 부착 동박의 다른 실시형태에 대해서는 후술한다.

또, 본원 발명에 사용할 수 있는 전해 동박의 제조 조건의 일례는, 이하에 나타낸다.

＜전해액 조성＞

구리：90 ∼ 110 g/ℓ

황산：90 ∼ 110 g/ℓ

염소：50 ∼ 100 ppm

레벨링제 1 (비스(3술포프로필)디술파이드)：10 ∼ 30 ppm

레벨링제 2 (아민 화합물)：10 ∼ 30 ppm

상기 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.

(상기 화학식 중, R₁ 및 R₂ 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)

＜제조 조건＞

전류 밀도：70 ∼ 100 A/d㎡

전해액 온도：50 ∼ 60 ℃

전해액 선속：3 ∼ 5 m/sec

전해 시간：0.5 ∼ 10 분간

또, 본원 발명에 사용할 수 있는 전해 동박으로서 JX 닛코 닛세키 금속 주식회사 제조 HLP 박을 들 수 있다.

조화 처리로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해, 부착량이 15 ∼ 40 mg/d㎡ 의 구리-100 ∼ 3000 ㎍/d㎡ 의 코발트-50 ∼ 1500 ㎍/d㎡ 의 니켈인 3 원계 합금층을 형성하도록 실시할 수 있고, 부착량이 15 ∼ 40 mg/d㎡ 의 구리-100 ∼ 3000 ㎍/d㎡ 의 코발트-100 ∼ 1500 ㎍/d㎡ 의 니켈인 3 원계 합금층을 형성하도록 실시하는 것이 바람직하다. Co 부착량이 100 ㎍/d㎡ 미만에서는, 내열성이 악화되어, 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기고, 또, 내산성 및 내약품성이 악화되는 경우가 있다. Ni 부착량이 50 ㎍/d㎡ 미만이면, 내열성이 나빠지는 경우가 있다. 한편, Ni 부착량이 1500 ㎍/d㎡ 를 초과하면, 에칭 잔류물이 많아지는 경우가 있다. 바람직한 Co 부착량은 1000 ∼ 2500 ㎍/d㎡ 이고, 바람직한 니켈 부착량은 500 ∼ 1200 ㎍/d㎡ 이다. 여기서, 에칭 얼룩이란, 염화구리로 에칭했을 경우, Co 가 용해되지 않고 남게 되는 것을 의미하며, 그리고 에칭 잔류물이란, 염화암모늄으로 알칼리 에칭했을 경우, Ni 가 용해되지 않고 남게 되는 것을 의미하는 것이다.

이와 같은 3 원계 구리-코발트-니켈 합금 도금을 형성하기 위한 도금욕 및 도금 조건은 다음과 같다：

도금욕 조성：Cu 10 ∼ 20 g/ℓ, Co 1 ∼ 10 g/ℓ, Ni 1 ∼ 10 g/ℓ

pH：1 ∼ 4

온도：30 ∼ 50 ℃

전류 밀도 D_k：25 ∼ 50 A/d㎡

도금 시간：0.3 ∼ 3 초

또한, 본 발명의 일 실시형태에 관련된 표면 처리 동박은, 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시된다. 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시됨으로써, 종래보다 미세한 조화 입자가 동박 표면에 형성된다.

또, 본 발명의 조화 처리로서의 구리-니켈-인 합금 도금 조건을 이하에 나타낸다.

도금욕 조성：Cu 10 ∼ 50 g/ℓ, Ni 3 ∼ 20 g/ℓ, P 1 ∼ 10 g/ℓ

pH：1 ∼ 4

온도：30 ∼ 40 ℃

전류 밀도 D_k：30 ∼ 50 A/d㎡

도금 시간：0.3 ∼ 3 초

또한, 본 발명의 일 실시형태에 관련된 표면 처리 동박은, 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시된다. 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시됨으로써, 종래보다 미세한 조화 입자가 동박 표면에 형성된다.

또, 본 발명의 조화 처리로서의 구리-니켈-코발트-텅스텐 합금 도금 조건을 이하에 나타낸다.

도금욕 조성：Cu 5 ∼ 20 g/ℓ, Ni 5 ∼ 20 g/ℓ, Co 5 ∼ 20 g/ℓ, W 1 ∼ 10 g/ℓ

pH：1 ∼ 5

온도：30 ∼ 50 ℃

전류 밀도 D_k：30 ∼ 50 A/d㎡

도금 시간：0.3 ∼ 3 초

또한, 본 발명의 일 실시형태에 관련된 표면 처리 동박은, 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시된다. 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시됨으로써, 종래보다 미세한 조화 입자가 동박 표면에 형성된다.

또, 본 발명의 조화 처리로서의 구리-니켈-몰리브덴-인 합금 도금 조건을 이하에 나타낸다.

도금욕 조성：Cu 5 ∼ 20 g/ℓ, Ni 5 ∼ 20 g/ℓ, Mo 1 ∼ 10 g/ℓ, P 1 ∼ 10 g/ℓ

pH：1 ∼ 5

온도：30 ∼ 50 ℃

전류 밀도 D_k：30 ∼ 50 A/d㎡

도금 시간：0.3 ∼ 3 초

또한, 본 발명의 일 실시형태에 관련된 표면 처리 동박은, 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시된다. 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시됨으로써, 종래보다 미세한 조화 입자가 동박 표면에 형성된다.

조화 처리 후, 조화 처리면 상에 내열층, 방청층 및 내후성층의 군에서 선택되는 층 중 1 종 이상을 형성해도 된다. 또, 각 층은 2 층, 3 층 등, 복수의 층이어도 되며, 각 층을 적층하는 순서는 어떠한 순서여도 되고, 각 층을 번갈아 적층해도 된다.

여기서, 내열층으로는 공지된 내열층을 사용할 수 있다. 또, 예를 들어 이하의 표면 처리를 이용할 수 있다.

내열층, 방청층으로는 공지된 내열층, 방청층을 사용할 수 있다. 예를 들어, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 포함하는 층이어도 되고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 된다. 또, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈을 50 wt％ ∼ 99 wt％, 아연을 50 wt％ ∼ 1 wt％ 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5 ∼ 1000 ㎎/㎡, 바람직하게는 10 ∼ 500 ㎎/㎡, 바람직하게는 20 ∼ 100 ㎎/㎡ 여도 된다. 또, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비 (= 니켈의 부착량/아연의 부착량) 가 1.5 ∼ 10 인 것이 바람직하다. 또, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5 ㎎/㎡ ∼ 500 ㎎/㎡ 인 것이 바람직하고, 1 ㎎/㎡ ∼ 50 ㎎/㎡ 인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 포함하는 층인 경우, 스루홀이나 비아홀 등의 내벽부가 디스미어액과 접촉했을 때에 동박과 수지 기판의 계면이 디스미어액에 잘 침식되지 않고, 동박과 수지 기판의 밀착성이 향상된다. 방청층은 크로메이트 처리층이어도 된다. 크로메이트 처리층에는 공지된 크로메이트 처리층을 사용할 수 있다. 예를 들어 크로메이트 처리층이란, 무수 크롬산, 크롬산, 2크롬산, 크롬산염 또는 2크롬산염을 포함하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티탄 등의 원소 (금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태여도 된다) 를 포함해도 된다. 크로메이트 처리층의 구체예로는, 순 크로메이트 처리층이나 아연 크로메이트 처리층 등을 들 수 있다. 본 발명에 있어서는, 무수 크롬산 또는 2크롬산칼륨 수용액으로 처리한 크로메이트 처리층을 순 크로메이트 처리층이라고 한다. 또, 본 발명에 있어서는 무수 크롬산 또는 2크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층을 아연 크로메이트 처리층이라고 한다.

예를 들어 내열층 및/또는 방청층은, 부착량이 1 ㎎/㎡ ∼ 100 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 50 ㎎/㎡ 인 니켈 또는 니켈 합금층과, 부착량이 1 ㎎/㎡ ∼ 80 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 40 ㎎/㎡ 인 주석층을 순차 적층한 것이어도 되고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트 중 어느 1 종에 의해 구성되어도 된다. 또, 내열층 및/또는 방청층은, 니켈 또는 니켈 합금과 주석의 합계 부착량이 2 ㎎/㎡ ∼ 150 ㎎/㎡ 인 것이 바람직하고, 10 ㎎/㎡ ∼ 70 ㎎/㎡ 인 것이 보다 바람직하다. 또, 내열층 및/또는 방청층은,［니켈 또는 니켈 합금 중의 니켈 부착량］/［주석 부착량］= 0.25 ∼ 10 인 것이 바람직하고, 0.33 ∼ 3 인 것이 보다 바람직하다. 당해 내열층 및/또는 방청층을 사용하면, 캐리어 부착 동박을 프린트 배선판에 가공한 이후의 회로의 박리 강도, 당해 박리 강도의 내약품성 열화율 등이 양호해진다.

또, 내열층 및/또는 방청층으로서, 부착량이 200 ∼ 2000 ㎍/d㎡ 인 코발트-50 ∼ 700 ㎍/d㎡ 인 니켈의 코발트-니켈 합금 도금층을 형성할 수 있다. 이 처리는 넓은 의미에서 일종의 방청 처리라고 볼 수 있다. 이 코발트-니켈 합금 도금층은, 동박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 악화되는 경우가 있다. 또한, 또 하나의 이유로서, 코발트량이 적으면, 처리 표면이 불그스름하게 되어 버리므로 바람직하지 않다.

조화 처리 후, 조화면 상에 부착량이 200 ∼ 3000 ㎍/d㎡ 인 코발트-100 ∼ 700 ㎍/d㎡ 인 니켈의 코발트-니켈 합금 도금층을 형성할 수 있다. 이 처리는 넓은 의미에서 일종의 방청 처리라고 볼 수 있다. 이 코발트-니켈 합금 도금층은, 동박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 악화되는 경우가 있다. 또한, 또 하나의 이유로서, 코발트량이 적으면, 처리 표면이 불그스름하게 되어 버리므로 바람직하지 않다. 코발트 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기는 경우가 있고, 또, 내산성 및 내약품성이 악화되는 경우가 있다. 바람직한 코발트 부착량은 500 ∼ 2500 ㎍/d㎡ 이다. 한편, 니켈 부착량이 100 ㎍/d㎡ 미만에서는 내열 박리 강도가 저하되고 내산화성 및 내약품성이 악화되는 경우가 있다. 니켈이 1300 ㎍/d㎡ 를 초과하면, 알칼리 에칭성이 나빠진다. 바람직한 니켈 부착량은 200 ∼ 1200 ㎍/d㎡ 이다.

또, 코발트-니켈 합금 도금의 조건의 일례는 다음과 같다：

도금욕 조성：Co 1 ∼ 20 g/ℓ, Ni 1 ∼ 20 g/ℓ

pH：1.5 ∼ 3.5

온도：30 ∼ 80 ℃

전류 밀도 D_k：1.0 ∼ 20.0 A/d㎡

도금 시간：0.5 ∼ 4 초

본 발명에 따르면, 코발트-니켈 합금 도금 상에 추가로 부착량이 30 ∼ 250 ㎍/d㎡ 인 아연 도금층이 형성된다. 아연 부착량이 30 ㎍/d㎡ 미만에서는 내열 열화율 개선 효과가 없어지는 경우가 있다. 한편, 아연 부착량이 250 ㎍/d㎡ 를 초과하면, 내염산 열화율이 극단적으로 나빠지는 경우가 있다. 바람직하게는 아연 부착량은 30 ∼ 240 ㎍/d㎡ 이고, 보다 바람직하게는 80 ∼ 220 ㎍/d㎡ 이다.

상기 아연 도금의 조건의 일례는 다음과 같다：

도금욕 조성：Zn 100 ∼ 300 g/ℓ

pH：3 ∼ 4

온도：50 ∼ 60 ℃

전류 밀도 D_k：0.1 ∼ 0.5 A/d㎡

도금 시간：1 ∼ 3 초

또한, 아연 도금층 대신에 아연-니켈 합금 도금 등의 아연 합금 도금층을 형성해도 되고, 추가로 최표면에는 크로메이트 처리나 실란 커플링제의 도포 등에 의해 방청층이나 내후성층을 형성해도 된다.

내후성층으로는 공지된 내후성층을 사용할 수 있다. 또, 내후성층으로는 예를 들어 공지된 실란 커플링 처리층을 사용할 수 있으며, 또 이하의 실란을 사용하여 형성하는 실란 커플링 처리층을 사용할 수 있다.

실란 커플링 처리에 사용되는 실란 커플링제에는 공지된 실란 커플링제를 사용해도 되고, 예를 들어 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제, 메르캅토계 실란 커플링제를 사용해도 된다. 또, 실란 커플링제에는 비닐트리메톡시실란, 비닐페닐트리메톡시란, γ-메타크릴옥시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 사용해도 된다.

상기 실란 커플링 처리층은, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란 등의 실란 커플링제 등을 사용하여 형성해도 된다. 또한, 이와 같은 실란 커플링제는, 2 종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 사용하여 형성한 것인 것이 바람직하다.

여기서 말하는 아미노계 실란 커플링제란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-하이드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥스옥시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, (N,N-디에틸-3-아미노프로필)트리메톡시실란, (N,N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군에서 선택되는 것이어도 된다.

실란 커플링 처리층은, 규소 원자 환산으로, 0.05 ㎎/㎡ ∼ 200 ㎎/㎡, 바람직하게는 0.15 ㎎/㎡ ∼ 20 ㎎/㎡, 바람직하게는 0.3 ㎎/㎡ ∼ 2.0 ㎎/㎡ 의 범위에서 형성되어 있는 것이 바람직하다. 전술한 범위인 경우, 기재 수지와 표면 처리 동박의 밀착성을 보다 향상시킬 수 있다.

[표면 조도 Rz]

본 발명의 표면 처리 동박은, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 또한, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 인 것이 바람직하다. 이와 같은 구성에 의해, 필 강도가 높아져 수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 높아진다. 이 결과, 당해 수지를 투과하여 시인되는 위치 결정 패턴을 개재하여 실시하는 IC 칩 탑재시의 위치 맞춤 등이 보다 용이해진다. TD 의 평균 조도 Rz 가 0.20 ㎛ 미만이면, 초평활 표면을 제조하기 위한 제조 코스트의 염려를 발생할 우려가 있다. 한편, TD 의 평균 조도 Rz 가 0.80 ㎛ 초과이면, 동박을 에칭으로 제거한 후의 수지 표면의 요철이 커질 우려가 있어, 그 결과 수지의 투명성이 불량해지는 문제가 발생할 우려가 있다. 조화 처리 표면의 TD 의 평균 조도 Rz 는, 0.30 ∼ 0.70 ㎛ 가 보다 바람직하고, 0.35 ∼ 0.60 ㎛ 가 보다 더 바람직하고, 0.35 ∼ 0.55 ㎛ 가 보다 더 바람직하며, 0.35 ∼ 0.50 ㎛ 가 보다 더 바람직하다.

또한, Rz 를 작게 하는 것이 필요한 용도에 본 발명의 표면 처리 동박이 사용되는 경우에는, 본 발명의 표면 처리 동박의 조화 처리 표면의 TD 의 평균 조도 Rz 는, 0.20 ∼ 0.70 ㎛ 가 바람직하고, 0.25 ∼ 0.60 ㎛ 가 보다 바람직하고, 0.30 ∼ 0.60 ㎛ 가 보다 더 바람직하고, 0.30 ∼ 0.55 ㎛ 가 보다 더 바람직하며, 0.30 ∼ 0.50 ㎛ 가 보다 더 바람직하다.

또한 본 발명의 표면 처리 동박에 있어서 「조화 처리 표면」 이란, 조화 처리 후, 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 표면 처리 동박의 표면을 말한다. 또, 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 「조화 처리 표면」 이란, 조화 처리 후, 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 극박 구리층의 표면을 말한다.

[광택도]

표면 처리 동박의 조화면의 압연 방향 (MD) 의 입사각 60 도에서의 광택도는, 상기 서술한 수지의 투명성에 크게 영향을 미친다. 즉, 조화면의 광택도가 큰 동박일수록 상기 서술한 수지의 투명성이 양호해진다. 이 때문에, 본 발명의 표면 처리 동박은, 조화면의 광택도가 76 ∼ 350 ％ 인 것이 바람직하고, 80 ∼ 350 ％ 인 것이 바람직하고, 90 ∼ 300 ％ 인 것이 보다 바람직하고, 90 ∼ 250 ％ 인 것이 보다 더 바람직하며, 100 ∼ 250 ％ 인 것이 보다 더 바람직하다.

여기서, 본 발명의 시인성 효과를 얻기 위해서, 표면 처리 전의 동박의 처리측의 표면 (표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 중간층 형성 전의 캐리어의 중간층을 형성하는 측의 표면 또는 극박 구리층 표면) 의 TD (압연 방향에 수직인 방향 (동박의 폭 방향), 전해 동박에 있어서는 전해 동박 제조 장치에 있어서의 동박의 통박 (通箔) 방향에 수직인 방향) 의 조도 (Rz) 및 광택도를 제어해도 된다. 구체적으로는, 표면 처리 전의 동박의 TD 의 표면 조도 (Rz) 가 바람직하게는 0.20 ∼ 0.80 ㎛, 바람직하게는 0.30 ∼ 0.80 ㎛, 보다 바람직하게는 0.30 ∼ 0.50 ㎛ 이며, 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 바람직하게는 350 ∼ 800 ％, 보다 바람직하게는 500 ∼ 800 ％ 로서, 더욱 종래의 조화 처리보다 전류 밀도를 높게 하고, 조화 처리 시간을 단축하면, 표면 처리를 실시한 후의, 표면 처리 동박의 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 90 ∼ 350 ％ 가 된다. 이와 같은 동박으로는, 압연유의 유막 당량을 조정하여 압연을 실시하거나 (고광택 압연), 혹은, 케미컬 에칭과 같은 화학 연마나 인산 용액 중의 전해 연마에 의해 제조할 수 있다. 이와 같이, 처리 전의 동박의 TD 의 표면 조도 (Rz) 와 광택도를 상기 범위로 함으로써, 처리 후의 동박의 표면 조도 (Rz) 및 표면적을 제어하기 쉽게 할 수 있다.

또한, 표면 처리 후의 동박의 표면 조도 (Rz) 를 보다 작게 (예를 들어, Rz = 0.20 ㎛) 하고자 하는 경우에는, 표면 처리 전의 동박의 처리측 표면의 TD 의 조도 (Rz) 를 0.18 ∼ 0.80 ㎛, 바람직하게는 0.25 ∼ 0.50 ㎛ 로 하고, 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 350 ∼ 800 ％, 바람직하게는 500 ∼ 800 ％ 이며, 또한 종래의 조화 처리보다 전류 밀도를 높게 하고, 조화 처리 시간을 단축한다.

또, 조화 처리 전의 동박은, MD 의 60 도 광택도가 500 ∼ 800 ％ 인 것이 바람직하고, 501 ∼ 800 ％ 인 것이 보다 바람직하고, 510 ∼ 750 ％ 인 것이 보다 더 바람직하다. 조화 처리 전의 동박의 MD 의 60 도 광택도가 500 ％ 미만이면, 500 ％ 이상인 경우보다 상기 서술한 수지의 투명성이 불량해질 우려가 있고, 800 ％ 를 초과하면, 제조하는 것이 어려워진다는 문제가 발생할 우려가 있다.

또한, 고광택 압연은 이하의 식으로 규정되는 유막 당량을 13000 ∼ 24000 이하로 함으로써 실시할 수 있다. 또한, 표면 처리 후의 동박의 표면 조도 (Rz) 를 보다 작게 (예를 들어, Rz = 0.20 ㎛) 하고자 하는 경우에는, 고광택 압연을 이하의 식으로 규정되는 유막 당량을 12000 이상 24000 이하로 함으로써 실시한다.

유막 당량 = {(압연유 점도 [cSt]) × (통판 속도 [mpm] ＋ 롤 주속도 [mpm])} / {(롤의 물림각 [rad]) × (재료의 항복 응력 [kg/㎟])}

압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다.

유막 당량을 12000 ∼ 24000 으로 하기 위해서는, 저점도의 압연유를 사용하거나, 통판 속도를 늦추거나 하는 등, 공지된 방법을 이용하면 된다.

화학 연마는 황산-과산화수소-수계 또는 암모니아-과산화수소-수계 등의 에칭액으로, 통상보다 농도를 낮게 하여 장시간에 걸쳐 실시한다.

조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 인 것이 바람직하다. 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C 가 0.80 미만이면, 0.80 이상인 경우보다 수지의 투명성이 저하될 우려가 있다. 또, 당해 비 C 가 1.40 초과이면, 1.40 이하인 경우보다 수지의 투명성이 저하될 우려가 있다. 당해 비 C 는, 0.90 ∼ 1.35 인 것이 보다 바람직하고, 1.00 ∼ 1.30 인 것이 보다 더 바람직하다.

[명도 곡선]

본 발명의 표면 처리 동박은, 폴리이미드 수지 기판의 양면에 첩합한 후, 에칭으로 상기 양면의 동박을 제거하고, 라인 형상의 마크를 인쇄한 인쇄물을 노출된 상기 폴리이미드 기판 아래에 깔아, 인쇄물을 상기 폴리이미드 기판 너머로 CCD 카메라로 촬영했을 때, 촬영에 의해 얻어진 화상에 대하여, 관찰된 상기 라인 형상의 마크가 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서, 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상이다.

또, 본 발명의 표면 처리 동박은, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 라인 형상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1 ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1 ΔB 의 교점 중, 상기 라인 형상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식으로 정의되는 Sv 가 3.5 이상이 되는 것이 바람직하다.

Sv = (ΔB × 0.1)/(t1 － t2) (1)

또한, 상기 관찰 위치-명도 그래프에 있어서, 가로축은 위치 정보 (픽셀 × 0.1), 세로축은 명도 (계조) 의 값을 나타낸다.

여기서, 「명도 곡선의 탑 평균값 Bt」, 「명도 곡선의 보텀 평균값 Bb」, 및, 후술하는 「t1」, 「t2」, 「Sv」 에 대하여, 도면을 이용하여 설명한다.

도 1(a) 및 도 1(b) 에, 마크의 폭을 약 0.3 ㎜ 로 했을 경우의 Bt 및 Bb 를 정의하는 모식도를 나타낸다. 마크의 폭을 약 0.3 ㎜ 로 했을 경우, 도 1(a) 에 나타내는 바와 같이 V 형의 명도 곡선이 되는 경우와, 도 1(b) 에 나타내는 바와 같이 저부를 갖는 명도 곡선이 되는 경우가 있다. 어느 경우도 「명도 곡선의 탑 평균값 Bt」 는, 마크의 양측의 단부 위치로부터 50 ㎛ 떨어진 위치로부터 30 ㎛ 간격으로 5 개 지점 (양측으로 합계 10 개 지점) 측정했을 때의 명도의 평균값을 나타낸다. 한편, 「명도 곡선의 보텀 평균값 Bb」 는, 명도 곡선이 도 1(a) 에 나타내는 바와 같이 V 형이 되는 경우에는, 이 V 자의 골 (谷) 의 선단부에 있어서의 명도의 최저값을 나타내고, 도 1(b) 의 저부를 갖는 경우에는, 약 0.3 ㎜ 의 중심부의 값을 나타낸다. 또한, 마크의 폭은, 0.2 ㎜, 0.16 ㎜, 0.1 ㎜ 정도로 해도 된다. 또한, 「명도 곡선의 탑 평균값 Bt」 는, 마크의 양측의 단부 위치로부터 100 ㎛ 떨어진 위치, 300 ㎛ 떨어진 위치, 혹은, 500 ㎛ 떨어진 위치로부터, 각각 30 ㎛ 간격으로 5 개 지점 (양측으로 합계 10 개 지점) 측정했을 때의 명도의 평균값으로 해도 된다.

도 2 에, t1 및 t2 및 Sv 를 정의하는 모식도를 나타낸다. 「t1 (픽셀 × 0.1)」 은, 명도 곡선과 Bt 의 교점 중, 상기 라인 형상 마크에 가장 가까운 교점 그리고 그 교점의 위치를 나타내는 값 (상기 관찰 지점-명도 그래프의 가로축의 값) 을 나타낸다. 「t2 (픽셀 × 0.1)」 는, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1 ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1 ΔB 의 교점 중, 상기 라인 형상 마크에 가장 가까운 교점 그리고 그 교점의 위치를 나타내는 값 (상기 관찰 지점-명도 그래프의 가로축의 값) 을 나타낸다. 이 때, t1 및 t2 를 잇는 선으로 나타내는 명도 곡선의 기울기에 대해서는, y 축 방향으로 0.1 ΔB, x 축 방향으로 (t1-t2) 로 계산되는 Sv (계조/픽셀 × 0.1) 로 정의된다. 또한, 가로축의 1 픽셀은 10 ㎛ 길이에 상당한다. 또, Sv 는, 마크의 양측을 측정하여, 작은 값을 채용한다. 또한, 명도 곡선의 형상이 불안정하고 상기 「명도 곡선과 Bt 의 교점」 이 복수 존재하는 경우에는, 가장 마크에 가까운 교점을 채용한다.

CCD 카메라로 촬영한 상기 화상에 있어서, 마크가 붙어 있지 않은 부분에서는 높은 명도가 되지만, 마크 단부에 도달하자 마자 명도가 저하된다. 폴리이미드 기판의 시인성이 양호하면, 이와 같은 명도의 저하 상태가 명확하게 관찰된다. 한편, 폴리이미드 기판의 시인성이 불량이면, 명도가 마크 단부 부근에서 단번에 「고」 에서 「저」 로 갑자기 내려가는 것이 아니라, 저하 상태가 완만해져, 명도의 저하 상태가 불명확해져 버린다.

본 발명은 이와 같은 지견에 기초하여, 본 발명의 표면 처리 동박을 첩합하여 제거한 폴리이미드 기판에 대하여, 마크를 붙인 인쇄물을 아래에 두고, 폴리이미드 기판 너머로 CCD 카메라로 촬영한 상기 마크 부분의 화상으로부터 얻어지는 관찰 지점-명도 그래프에 있어서 그려지는 마크 단부 부근의 명도 곡선을 제어하고 있다. 보다 상세하게는, 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상이 된다. 이와 같은 구성에 의하면, 기판 수지의 종류나 두께의 영향을 받지 않고, CCD 카메라에 의한 폴리이미드 너머의 마크의 식별력이 향상된다. 이 때문에, 시인성이 우수한 폴리이미드 기판을 제조할 수 있고, 전자 기판 제조 공정 등에서 폴리이미드 기판에 소정의 처리를 실시하는 경우의 마킹에 의한 위치 결정 정밀도가 향상되고, 이에 따라 수율이 향상되는 등의 효과가 얻어진다.

상기 ΔB (ΔB = Bt － Bb) 는, 50 이상으로 하는 것이 바람직하고, 60 이상으로 하는 것이 보다 바람직하다. Sv 는, 보다 바람직하게는 3.9 이상, 보다 바람직하게는 4.5 이상, 보다 바람직하게는 5.0 이상이다. ΔB 의 상한에 대해서는 특별히 한정할 필요는 없지만, 예를 들어 100 이하, 혹은 80 이하, 혹은 70 이하이다. 또, Sv 의 상한은 특별히 한정할 필요는 없지만, 예를 들어 15 이하, 10 이하이다. 이와 같은 구성에 의하면, 마크와 마크가 아닌 부분의 경계가 보다 명확해지고, 위치 결정 정밀도가 향상되고, 마크 화상 인식에 의한 오차가 적어져, 보다 정확하게 위치 맞춤을 할 수 있게 된다.

[입자의 표면적]

조화 입자의 표면적 A 와, 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 는, 상기 서술한 수지의 투명성에 크게 영향을 미친다. 즉, 표면 조도 Rz 가 동일하면, 비 A/B 가 작은 동박일수록 상기 서술한 수지의 투명성이 양호해진다. 이 때문에, 본 발명의 표면 처리 동박은, 당해 비 A/B 가 1.90 ∼ 2.40 인 것이 바람직하고, 2.00 ∼ 2.20 인 것이 보다 바람직하다.

입자 형성시의 전류 밀도와 도금 시간을 제어함으로써, 입자의 형태나 형성 밀도가 결정되어, 상기 마크의 단부로부터 상기 마크가 그려져 있지 않은 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb), Sv, 표면 조도 Rz, 광택도 및 입자의 면적비 A/B 를 제어할 수 있다.

상기 서술한 바와 같이, 조화 입자의 표면적 A 와, 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 를 1.90 ∼ 2.40 으로 제어하여 표면의 요철을 크게 하고, 조화 처리 표면의 TD 의 평균 조도 Rz 를 0.20 ∼ 0.80 ㎛ 로 제어하여 표면에 극단적으로 성긴 부분을 없애고, 그 한편으로, 조화 처리 표면의 광택도를 76 ∼ 350 ％ 로 높게 할 수 있다. 이와 같은 제어를 실시함으로써, 본 발명의 표면 처리 동박에 있어서, 조화 처리 표면에 있어서의 조화 입자의 입경을 작게 할 수 있다. 이 조화 입자의 입경은, 동박을 에칭 제거한 후의 수지 투명성에 영향을 미치지만, 이와 같은 제어하는 것은 조화 입자의 입경을 적절한 범위에서 작게 하는 것을 의미하고 있으며, 이 때문에 동박을 에칭 제거한 후의 수지 투명성이 보다 양호해짐과 함께, 필 강도도 보다 양호해진다.

[에칭 팩터]

동박을 사용하여 회로를 형성할 때의 에칭 팩터의 값이 큰 경우, 에칭시에 발생하는 회로의 보텀부의 늘어짐이 작아지기 때문에, 회로간의 스페이스를 좁게 할 수 있다. 그 때문에, 에칭 팩터의 값은 큰 쪽이 파인 패턴에 의한 회로 형성에 적합하기 때문에 바람직하다. 본 발명의 표면 처리 동박은, 예를 들어, 에칭 팩터의 값은 1.8 이상인 것이 바람직하고, 2.0 이상인 것이 바람직하고, 2.2 이상인 것이 바람직하고, 2.3 이상인 것이 바람직하며, 2.4 이상인 것이 보다 바람직하다.

또한, 프린트 배선판 또는 구리 피복 적층판에 있어서는, 수지를 녹여 제거함으로써, 구리 회로 또는 동박 표면에 대하여, 전술한 입자의 면적비 (A/B), 광택도, 표면 조도 Rz 를 측정할 수 있다.

[전송 손실]

전송 손실이 작은 경우, 고주파로 신호 전송을 실시할 때의 신호의 감쇠가 억제되기 때문에, 고주파로 신호 전송을 실시하는 회로에 있어서, 안정된 신호 전송을 실시할 수 있다. 그 때문에, 전송 손실의 값이 작은 쪽이 고주파로 신호 전송을 실시하는 회로 용도에 사용하기에 적합하기 때문에 바람직하다. 표면 처리 동박을, 시판되는 액정 폴리머 수지 ((주) 쿠라레 제조 Vecstar CTZ-50 ㎛) 와 첩합한 후, 에칭으로 특성 임피던스가 50 Ω 가 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하고, 주파수 20 ㎓ 에서의 전송 손실을 구한 경우에, 주파수 20 ㎓ 에 있어서의 전송 손실이, 5.0 dB/10 ㎝ 미만이 바람직하고, 4.1 dB/10 ㎝ 미만이 보다 바람직하며, 3.7 dB/10 ㎝ 미만이 보다 더 바람직하다.

[캐리어 부착 동박]

본 발명의 다른 실시형태인 캐리어 부착 동박은, 캐리어, 중간층, 극박 구리층을 이 순서로 구비한다. 그리고, 상기 극박 구리층이 전술한 본 발명의 하나의 실시형태인 표면 처리 동박이다.

＜캐리어＞

본 발명에 사용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름이며, 예를 들어 동박, 구리 합금박, 니켈박, 니켈 합금박, 철박, 철 합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름 (예를 들어, 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 폴리에틸렌테레프탈레이트 (PET) 필름, 폴리아미드 필름, 폴리에스테르 필름, 불소 수지 필름 등) 의 형태로 제공된다.

본 발명에 사용할 수 있는 캐리어로는 동박을 사용하는 것이 바람직하다. 동박은 전기 전도도가 높기 때문에, 그 후의 중간층, 극박 구리층의 형성이 용이해지기 때문이다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열 처리를 반복하여 제조된다. 동박 재료로는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다.

본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 완수하는 데에 있어서 적합한 두께로 적절히 조절하면 되며, 예를 들어 5 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 코스트가 높아지기 때문에 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.

또, 본 발명에 사용하는 캐리어는 전술한 바와 같이, 중간층이 형성되는 측의 표면 조도 Rz 그리고 광택도가 제어되고 있을 필요가 있다. 표면 처리한 후의 극박 구리층의 조화 처리 표면의 광택도 그리고 조화 입자의 크기와 개수를 제어하기 위해서이다.

＜중간층＞

캐리어 상에는 중간층을 형성한다. 캐리어와 중간층 사이에 다른 층을 형성해도 된다. 본 발명에서 사용하는 중간층은, 캐리어 부착 동박이 절연 기판으로의 적층 공정 전에는 캐리어로부터 극박 구리층이 잘 박리되지 않는 한편으로, 절연 기판으로의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능해지는 구성이면 특별히 한정되지 않는다. 예를 들어, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 포함해도 된다. 또, 중간층은 복수의 층이어도 된다.

또, 예를 들어, 중간층은 캐리어 측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속 층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소의 수화물 또는 산화물로 이루어지는 층을 형성함으로써 구성할 수 있다.

또, 중간층은 상기 유기물로서 공지된 유기물을 사용할 수 있으며, 또, 질소 함유 유기 화합물, 황 함유 유기 화합물 및 카르복실산 중 어느 1 종 이상을 사용하는 것이 바람직하다. 예를 들어, 구체적인 질소 함유 유기 화합물로는, 치환기를 갖는 트리아졸 화합물인 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 사용하는 것이 바람직하다.

황 함유 유기 화합물에는, 메르캅토벤조티아졸, 2-메르캅토벤조티아졸나트륨, 티오시아누르산 및 2-벤즈이미다졸티올 등을 사용하는 것이 바람직하다.

카르복실산으로는, 특히 모노카르복실산을 사용하는 것이 바람직하고, 그 중에서도 올레산, 리놀산 및 리놀렌산 등을 사용하는 것이 바람직하다.

또, 예를 들어, 중간층은, 캐리어 상에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과, 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때에, 극박 구리층과 크롬의 계면에서 박리하게 된다. 또, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산해 가는 것을 방지하는 배리어 효과가 기대된다. 중간층에 있어서의 니켈의 부착량은 바람직하게는 100 ㎍/d㎡ 이상 40000 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 4000 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 2500 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이며, 중간층에 있어서의 크롬의 부착량은 5 ㎍/d㎡ 이상 100 ㎍/d㎡ 이하인 것이 바람직하다. 중간층을 편면에만 형성하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다.

중간층의 두께가 지나치게 커지면, 중간층의 두께가 표면 처리한 후의 극박 구리층의 조화 처리 표면의 광택도 그리고 조화 입자의 크기와 개수에 영향을 미치는 경우가 있기 때문에, 극박 구리층의 조화 처리 표면의 중간층의 두께는 1 ∼ 1000 ㎚ 인 것이 바람직하고, 1 ∼ 500 ㎚ 인 것이 바람직하고, 2 ∼ 200 ㎚ 인 것이 바람직하고, 2 ∼ 100 ㎚ 인 것이 바람직하며, 3 ∼ 60 ㎚ 인 것이 보다 바람직하다.

＜극박 구리층＞

중간층 상에는 극박 구리층을 형성한다. 중간층과 극박 구리층 사이에는 다른 층을 형성해도 된다. 당해 캐리어를 갖는 극박 구리층은, 본 발명의 하나의 실시형태인 표면 처리 동박이다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이고, 보다 전형적으로는 1.5 ∼ 5 ㎛ 이다. 또, 중간층 상에 극박 구리층을 형성하기 전에, 극박 구리층의 핀홀을 저감시키기 위해서 구리-인 합금에 의한 스트라이크 도금을 실시해도 된다. 스트라이크 도금에는 피롤린산구리 도금액 등을 들 수 있다.

또, 본원의 극박 구리층은 하기의 조건으로 형성한다. 평활한 극박 구리층을 형성함으로써, 조화 처리의 입자의 크기 그리고 개수, 그리고 조화 처리 후의 광택도를 제어하기 위해서이다.

·전해액 조성

구리：80 ∼ 120 g/ℓ

황산：80 ∼ 120 g/ℓ

염소：30 ∼ 100 ppm

레벨링제 1 (비스(3술포프로필)디술파이드)：10 ∼ 30 ppm

레벨링제 2 (아민 화합물)：10 ∼ 30 ppm

상기 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.

(상기 화학식 중, R₁ 및 R₂ 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)

·제조 조건

전류 밀도：70 ∼ 100 A/d㎡

전해액 온도：50 ∼ 65 ℃

전해액 선속：1.5 ∼ 5 m/sec

전해 시간：0.5 ∼ 10 분간 (석출시키는 구리 두께, 전류 밀도에 따라 조정)

[조화 처리 표면 상의 수지층]

본 발명의 표면 처리 동박의 조화 처리 표면 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다. 상기 수지층은 본 발명의 표면 처리 동박의 조화 처리 표면의 일부 또는 전부에 형성되어도 된다. 또한 본 발명의 표면 처리 동박에 있어서 「조화 처리 표면」 이란, 조화 처리 후, 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 표면 처리 동박의 표면을 말한다. 또, 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 「조화 처리 표면」 이란, 조화 처리 후, 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 극박 구리층의 표면을 말한다.

상기 수지층은 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없어, 그 절연 수지층을 중첩하여 보관할 수 있고, 또한 가열 처리를 받으면, 경화 반응이 일어나는 상태를 포함한다.

상기 수지층은 접착용 수지, 즉 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없어, 그 절연 수지층을 중첩하여 보관할 수 있고, 또한 가열 처리를 받으면, 경화 반응이 일어나는 상태를 포함한다.

또 상기 수지층은 열경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개번호 WO2008/004399호, 국제 공개번호 WO2008/053878, 국제 공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개번호 WO2008/114858, 국제 공개번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개번호 WO2009/001850, 국제 공개번호 WO2009/145179, 국제 공개번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 사용하여 형성해도 된다.

또, 상기 수지층은, 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산 에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 아크릴 수지, 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설폰이라고도 한다), 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 카르복실산의 무수물, 다가 카르복실산의 무수물, 가교 가능한 관능기를 갖는 선상 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아나토페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노 에스테르 수지의 군에서 선택되는 1 종 이상을 포함하는 수지를 바람직한 것으로서 들 수 있다.

또 상기 에폭시 수지는, 분자 내에 2 개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도에 사용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또, 상기 에폭시 수지는 분자 내에 2 개 이상의 글리시딜기를 갖는 화합물을 사용하여 에폭시화한 에폭시 수지가 바람직하다. 또, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화 (취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A 형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A 형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라하이드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상을 혼합하여 사용할 수 있으며, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.

상기 인 함유 에폭시 수지로서 공지된 인을 함유하는 에폭시 수지를 사용할 수 있다. 또, 상기 인 함유 에폭시 수지는 예를 들어, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.

(수지층이 유전체 (유전체 필러) 를 포함하는 경우)

상기 수지층은 유전체 (유전체 필러) 를 포함해도 된다.

상기 어느 것의 수지층 또는 수지 조성물에 유전체 (유전체 필러) 를 포함시키는 경우에는, 캐패시터층을 형성하는 용도에 사용하여, 캐패시터 회로의 전기 용량을 증대시킬 수 있는 것이다. 이 유전체 (유전체 필러) 에는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3 (통칭 PZT), PbLaTiO3·PbLaZrO (통칭 PLZT), SrBi2Ta2O9 (통칭 SBT) 등의 페브로스카이트 구조를 갖는 복합 산화물의 유전체 분말을 사용한다.

유전체 (유전체 필러) 는 분말상이어도 된다. 유전체 (유전체 필러) 가 분말상인 경우, 이 유전체 (유전체 필러) 의 분체 특성은, 입경이 0.01 ㎛ ∼ 3.0 ㎛, 바람직하게는 0.02 ㎛ ∼ 2.0 ㎛ 범위의 것인 것이 바람직하다. 또한, 유전체를 주사형 전자 현미경 (SEM) 으로 사진 촬영하고, 당해 사진 상의 유전체의 입자 상에 직선을 그었을 경우에, 유전체의 입자를 가로지르는 직선의 길이가 가장 긴 부분의 유전체의 입자 길이를 그 유전체의 입자 직경으로 한다. 그리고, 측정 시야에 있어서의 유전체의 입자 직경의 평균값을 유전체의 입경으로 한다.

전술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들어 메틸에틸케톤 (MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌글리콜모노메틸에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등의 용제에 용해하여 수지액 (수지 바니시) 으로 하고, 이것을 상기 표면 처리 동박의 조화 처리 표면 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 사용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다. 상기 수지층의 조성물을 용제를 사용하여 용해하고, 수지 고형분 3 wt％ ∼ 70 wt％, 바람직하게는 3 wt％ ∼ 60 wt％, 바람직하게는 10 wt％ ∼ 40 wt％, 보다 바람직하게는 25 wt％ ∼ 40 wt％ 의 수지액으로 해도 된다. 또한, 메틸에틸케톤과 시클로펜타논의 혼합 용제를 사용하여 용해하는 것이, 환경적인 견지에서 현단계에서는 가장 바람직하다. 또한, 용제에는 비점이 50 ℃ ∼ 200 ℃ 의 범위인 용제를 사용하는 것이 바람직하다.

또, 상기 수지층은 MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 ％ ∼ 35 ％ 의 범위에 있는 반경화 수지막인 것이 바람직하다.

본건 명세서에 있어서, 레진 플로우란, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여, 수지 두께를 55 ㎛ 로 한 수지 부착 표면 처리 동박으로부터 가로세로 10 ㎝ 시료를 4 매 샘플링하고, 이 4 매의 시료를 겹친 상태 (적층체) 로 프레스 온도 171 ℃, 프레스압 14 kgf/㎠, 프레스 시간 10 분의 조건으로 접합하고 그 때의 수지 유출 중량을 측정한 결과로부터 수학식 1 에 기초하여 산출한 값이다.

상기 수지층을 구비한 표면 처리 동박 (수지가 부착된 표면 처리 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는 캐리어를 박리하여 극박 구리층을 표출시키고 (당연히 표출하는 것은 그 극박 구리층의 중간층측의 표면이다), 표면 처리 동박의 조화 처리되어 있는 측과는 반대측의 표면으로부터 소정의 배선 패턴을 형성한다는 양태로 사용된다.

이 수지가 부착된 표면 처리 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선할 수도 있다.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 코스트가 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리해지고, 게다가, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.

이 수지층의 두께는 0.1 ∼ 120 ㎛ 인 것이 바람직하다.

수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되어, 프리프레그재를 개재시키지 않고 이 수지가 부착된 표면 처리 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다. 한편, 수지층의 두께를 120 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해져, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해지는 경우가 있다.

또한, 수지층을 갖는 표면 처리 동박이 극박의 다층 프린트 배선판을 제조하는 것에 사용되는 경우에는, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛, 보다 바람직하게는 0.5 ㎛ ∼ 5 ㎛, 보다 바람직하게는 1 ㎛ ∼ 5 ㎛ 로 하는 것이, 다층 프린트 배선판의 두께를 작게 하기 위해서 바람직하다.

이하에, 본 발명에 관련된 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미 애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 삽입된 것으로 하는 것도 가능하다.

본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, 상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

본 발명에 있어서, 모디파이드 세미 애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 형성을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.

따라서, 모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 캐리어를 박리하여 노출된 극박 구리층 표면에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 도금 레지스트를 제거함으로써 노출된 극박 구리층을 플래시 에칭에 의해 제거하는 공정을 포함한다.

또, 상기 수지층 상에 회로를 형성하는 공정이, 상기 수지층 상에 다른 캐리어 부착 동박을 극박 구리층측으로부터 첩합하고, 상기 수지층에 첩합한 캐리어 부착 동박을 사용하여 상기 회로를 형성하는 공정이어도 된다. 또, 상기 수지층 상에 첩합하는 다른 캐리어 부착 동박이, 본 발명의 캐리어 부착 동박이어도 된다. 또, 상기 수지층 상에 회로를 형성하는 공정이, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시되어도 된다. 또, 상기 표면에 회로를 형성하는 캐리어 부착 동박이, 당해 캐리어 부착 동박의 캐리어의 표면에 기판 또는 수지층을 가져도 된다.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 구리층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비아홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비아홀 등에 무전해 도금 처리에 의해 두께 형성을 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.

따라서, 파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매핵을 부여하는 공정, 상기 캐리어를 박리하여 노출된 극박 구리층 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정, 상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 절연 기판 표면에, 솔더레지스트 또는 도금 레지스트를 형성하는 공정, 상기 솔더레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정을 포함한다.

본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요 부분을 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 마스크를 형성하는 공정, 마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

스루홀 또는/및 블라인드 비아를 형성하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 된다.

여기서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 이용하여 상세하게 설명한다. 또한, 여기서는 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박을 예로 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 갖는 캐리어 부착 동박을 사용해도 마찬가지로 하기의 프린트 배선판의 제조 방법을 실시할 수 있다.

먼저, 도 5-A 에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박 (1 층째) 을 준비한다.

다음으로, 도 5-B 에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하여, 레지스트를 소정의 형상으로 에칭한다.

다음으로, 도 5-C 에 나타내는 바와 같이, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.

다음으로, 도 6-D 에 나타내는 바와 같이, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박 (2 층째) 을 극박 구리층측으로부터 접착시킨다.

다음으로, 도 6-E 에 나타내는 바와 같이, 2 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.

다음으로, 도 6-F 에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍 형성을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.

다음으로, 도 7-G 에 나타내는 바와 같이, 블라인드 비아에 구리를 매립하여 비아 필을 형성한다.

다음으로, 도 7-H 에 나타내는 바와 같이, 비아 필 상에, 상기 도 5-B 및 도 5-C 와 같이 하여 회로 도금을 형성한다.

다음으로, 도 7-I 에 나타내는 바와 같이, 1 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.

다음으로, 도 8-J 에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.

다음으로, 도 8-K 에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제조한다.

상기 다른 캐리어 부착 동박 (2 층째) 은, 본 발명의 캐리어 부착 동박을 사용해도 되고, 종래의 캐리어 부착 동박을 사용해도 되며, 또한 통상적인 동박을 사용해도 된다. 또, 도 7-H 에 나타내는 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그들의 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시해도 된다.

본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 표면의 색차가 이하 (1) 을 만족하도록 제어되고 있는 것이 바람직하다. 본 발명에 있어서 「극박 구리층 표면의 색차」 란, 극박 구리층의 표면의 색차, 또는, 조화 처리 등의 각종 표면 처리가 실시되어 있는 경우에는 그 표면 처리층 표면의 색차를 나타낸다. 즉, 본 발명에 관련된 캐리어 부착 동박은, 극박 구리층의 조화 처리 표면의 색차가 이하 (1) 을 만족하도록 제어되고 있는 것이 바람직하다. 또한 본 발명의 표면 처리 동박에 있어서 「조화 처리 표면」 이란, 조화 처리 후, 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 표면 처리 동박 (극박 구리층) 의 표면을 말한다. 또, 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 「조화 처리 표면」 이란, 조화 처리 후, 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 극박 구리층의 표면을 말한다.

(1) 극박 구리층 표면의 식차는 JIS Z8730 에 기초하는 색차 ΔE*ab 가 45 이상이다.

여기서, 색차 ΔL, Δa, Δb 는, 각각 색차계로 측정되고, 흑/백/적/녹/황/청을 가미하고, JIS Z8730 에 기초하는 L*a*b 표색계를 사용하여 나타내는 종합 지표이며, ΔL：흑백, Δa：적록, Δb：황청으로서 나타낸다. 또, ΔE*ab 는 이들 색차를 이용하여 하기 식으로 나타낸다.

상기 서술한 색차는, 극박 구리층 형성시의 전류 밀도를 높게 하고, 도금액중의 구리 농도를 낮게 하고, 도금액의 선유속을 높게 함으로써 조정할 수 있다.

또 상기 서술한 색차는, 극박 구리층의 표면에 조화 처리를 실시하여 조화 처리층을 형성함으로써 조정할 수도 있다. 조화 처리층을 형성하는 경우에는 구리 및 니켈, 코발트, 텅스텐, 몰리브덴으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 포함하는 전해액을 사용하여, 종래보다 전류 밀도를 높게 (예를 들어, 40 ∼ 60 A/d㎡) 하고, 처리 시간을 짧게 (예를 들어, 0.1 ∼ 1.3 초) 함으로써 조정할 수 있다. 극박 구리층의 표면에 조화 처리층을 형성하지 않는 경우에는, Ni 의 농도를 기타 원소의 2 배 이상으로 한 도금욕을 사용하여, 극박 구리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면에 Ni합금 도금 (예를 들어, Ni-W 합금 도금, Ni-Co-P 합금 도금, Ni-Zn 합금 도금) 을 종래보다 저전류 밀도 (0.1 ∼ 1.3 A/d㎡) 로 처리 시간을 길게 (20 초 ∼ 40 초) 설정하여 처리함으로써 달성할 수 있다.

극박 구리층 표면의 식차가 JIS Z8730 에 기초하는 색차 ΔE*ab 가 45 이상이면, 예를 들어, 캐리어 부착 동박의 극박 구리층 표면에 회로를 형성할 때에, 극박 구리층과 회로의 콘트라스트가 선명해지고, 그 결과, 시인성이 양호해져 회로의 위치 맞춤을 양호한 정밀도로 실시할 수 있다. 극박 구리층 표면의 JIS Z8730 에 기초하는 색차 ΔE*ab 는, 바람직하게는 50 이상이고, 보다 바람직하게는 55 이상이며, 보다 더 바람직하게는 60 이상이다.

극박 구리층 표면의 색차가 상기와 같은 제어되고 있는 경우에는, 회로 도금과의 콘트라스트가 선명해져, 시인성이 양호해진다. 따라서, 상기 서술한 바와 같은 프린트 배선판의 예를 들어 도 5-C 에 나타내는 바와 같은 제조 공정에 있어서, 회로 도금을 양호환 정밀도로 소정의 위치에 형성하는 것이 가능해진다. 또, 상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 도 8-J 에 나타내는 바와 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이에 따라 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내 (耐) 마이그레이션성이 향상되고, 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 도 8-J 및 도 8-K 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.

또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.

또, 상기 1 층째에 사용되는 캐리어 부착 동박은, 당해 캐리어 부착 동박의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어 부착 동박은 지지되어, 주름이 생기기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1 층째에 사용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 사용할 수 있다. 예를 들어 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.

본 발명의 표면 처리 동박을 조화 처리면측으로부터 수지 기판에 첩합하여 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어, 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 테플론 (등록상표) 필름, 불소 수지 필름 등을 사용할 수 있다. 또한, 액정 폴리머 (LCP) 필름이나 불소 수지 필름을 사용한 경우, 폴리이미드 필름을 사용한 경우보다, 당해 필름과 표면 처리 동박의 필 강도가 작아지는 경향이 있다. 따라서, 액정 폴리머 (LCP) 필름이나 불소 수지 필름을 사용한 경우에는, 당해 표면 처리 동박을 에칭하여 구리 회로를 형성 후, 당해 구리 회로를 커버레이로 덮음으로써, 당해 필름과 당해 구리 회로가 잘 박리되지 않게 되어, 필 강도의 저하에 따른 당해 필름과 당해 구리 회로의 박리를 방지할 수 있다.

또한, 유전 특성이 좋은 수지 (유전 정접이 작고 (예를 들어, 유전 정접이 0.008 이하) 및/또는, 비유전률이 작은 (예를 들어, 신호 주파수가 25 ㎓ 인 경우에 3 이하) 수지) 나 저유전 수지 (비유전률이 작은 (예를 들어, 신호 주파수가 25 ㎓ 인 경우에 3 이하) 수지) 는 유전 손실이 작다. 그 때문에, 당해 유전 특성이 좋은 수지 또는 저유전 수지 또는 저유전 손실 수지와 본원 발명에 관련된 표면 처리 동박을 사용한 구리 피복 적층판, 프린트 배선판, 프린트 회로판은 고주파 회로 (고주파로 신호 전송을 실시하는 회로) 용도에 적합하다. 여기서, 저유전 손실 수지란, 종래 일반적으로 구리 피복 적층판에 사용되어 온 폴리이미드보다 유전 손실이 작은 수지를 말한다. 또, 본원 발명에 관련된 표면 처리 동박은 표면 조도 Rz 가 작고, 광택도가 높기 때문에 표면이 평활하고, 고주파 회로 용도에 적합하다. 유전 특성이 좋은 수지 또는 저유전 수지 또는 저유전 손실 수지로는 예를 들어, 액정 폴리머 (LCP) 필름이나 불소 수지 필름을 들 수 있다.

또한, 본 발명의 표면 처리 동박은 모든 용도에 적합하게 사용할 수 있다. 예를 들어, 프린트 배선판이나 프린트 회로판, 고주파 회로용의 프린트 배선판이나 프린트 회로판, 반도체 패키지 기판, 2 차 전지나 캐패시터의 전극 등에 사용할 수 있다.

첩합 방법은, 리지드 PWB 용의 경우, 유리포 등의 기재에 수지를 함침시키고, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 피복층의 반대측면으로부터 프리프레그에 겹쳐 가열 가압시킴으로써 실시할 수 있다. FPC 의 경우, 폴리이미드 필름 등의 기재에 접착제를 개재하여, 또는, 접착제를 사용하지 않고 고온 고압하에서 동박에 적층 접착하여, 또는, 폴리이미드 전구체를 도포·건조·경화 등을 실시함으로써 적층판을 제조할 수 있다.

폴리이미드 기재 수지의 두께는 특별히 제한을 받는 것은 아니지만, 일반적으로 25 ㎛ 나 50 ㎛ 를 들 수 있다.

본 발명의 적층체는 각종 프린트 배선판 (PWB) 에 사용 가능하고, 특별히 제한되는 것은 아니지만, 예를 들어, 도체 패턴의 층 수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다. 본 발명의 전자 기기는, 이와 같은 프린트 배선판을 사용하여 제조할 수 있다.

또, 본 발명의 프린트 배선판은, 절연 수지 기판과, 표면 처리가 실시되어 있는 표면측으로부터 절연 기판에 적층되고, 구리 회로가 형성된 표면 처리 동박으로 구성된 프린트 배선판으로서, 구리 회로를, 표면 처리가 실시되어 있는 표면측으로부터 적층시킨 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때, 촬영에 의해 얻어진 화상에 대하여, 관찰된 구리 회로가 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서, 구리 회로의 단부로부터 구리 회로가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상이다. 이와 같은 프린트 배선판을 사용하면, 프린트 배선판의 위치 결정을 보다 정확하게 실시할 수 있다. 그 때문에, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속할 때에, 접속 불량이 저감되고, 수율이 향상되는 것으로 생각된다. 또한, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속하는 방법으로는 납땜이나 이방성 도전 필름 (Anisotropic Conductive Film, ACF) 을 개재한 접속, 이방성 도전 페이스트 (Anisotropic Conductive Paste, ACP) 를 개재한 접속 또는 도전성을 갖는 접착제를 개재한 접속 등 공지된 접속 방법을 이용할 수 있다.

또, 본 발명의 구리 피복 적층판은, 절연 수지 기판과, 표면 처리가 실시되어 있는 표면측으로부터 절연 기판에 적층된 표면 처리 동박으로 구성된 구리 피복 적층판으로서, 구리 피복 적층판의 표면 처리 동박을, 에칭에 의해 라인 형상의 표면 처리 동박으로 한 후에, 표면 처리가 실시되어 있는 표면측으로부터 적층시킨 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때, 촬영에 의해 얻어진 화상에 대하여, 관찰된 상기 라인 형상의 표면 처리 동박이 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서, 라인 형상의 표면 처리 동박의 단부로부터 상기 라인 형상의 표면 처리 동박이 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상이다. 이와 같은 구리 피복 적층판을 사용하여 프린트 배선판을 제조하면, 프린트 배선판의 위치 결정을 보다 정확하게 실시할 수 있다. 그 때문에, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속할 때에, 접속 불량이 저감되고, 수율이 향상되는 것으로 생각된다. 또한, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속하는 방법으로는 납땜이나 이방성 도전 필름 (Anisotropic Conductive Film, ACF) 을 개재한 접속, 이방성 도전 페이스트 (Anisotropic Conductive Paste, ACP) 를 개재한 접속 또는 도전성을 갖는 접착제를 개재한 접속 등 공지된 접속 방법을 이용할 수 있다.

또한, 본 발명에 있어서, 「프린트 배선판」 에는 부품이 장착된 프린트 배선판 및 프린트 기판도 포함되는 것으로 한다.

[적층판 및 그것을 사용한 프린트 배선판의 위치 결정 방법]

본 발명의 표면 처리 동박과 수지 기판의 적층판의 위치 결정을 하는 방법에 대하여 설명한다. 먼저, 표면 처리 동박과 수지 기판의 적층판을 준비한다. 본 발명의 표면 처리 동박과 수지 기판의 적층판의 구체예로는, 본체 기판과 부속 회로 기판과, 그것들을 전기적으로 접속하기 위해서 사용되는, 폴리이미드 등의 수지 기판의 적어도 일방의 표면에 구리 배선이 형성된 플렉시블 프린트 기판으로 구성되는 전자 기기에 있어서, 플렉시블 프린트 기판을 정확하게 위치 결정하여 당해 본체 기판 및 부속 회로 기판의 배선 단부에 압착시켜 제조되는 적층판을 들 수 있다. 즉, 이 경우이면, 적층판은, 플렉시블 프린트 기판 및 본체 기판의 배선 단부가 압착에 의해 첩합된 적층체, 혹은, 플렉시블 프린트 기판 및 회로 기판의 배선 단부가 압착에 의해 첩합된 적층판이 된다. 적층판은, 당해 구리 배선의 일부나 별도 재료로 형성한 마크를 갖고 있다. 마크의 위치에 대해서는, 당해 적층판을 구성하는 수지 너머로 CCD 카메라 등의 촬영 수단으로 촬영 가능한 위치이면 특별히 한정되지 않는다. 여기서, 마크란, 적층판이나 프린트 배선판 등의 위치를 검출하고, 또는, 위치 결정을 하고, 또는, 위치 맞춤을 하기 위해서 사용되는 표 (표시) 를 말한다.

이와 같이 준비된 적층판에 있어서, 상기 서술한 마크를 수지 너머로 촬영 수단으로 촬영하면, 상기 마크의 위치를 양호하게 검출할 수 있다. 그리고, 이와 같이 하여 상기 마크의 위치를 검출하고, 상기 검출된 마크의 위치에 기초하여 표면 처리 동박과 수지 기판의 적층판의 위치 결정을 양호하게 실시할 수 있다. 또, 적층판으로서 프린트 배선판을 사용한 경우도 마찬가지로, 이와 같은 위치 결정 방법에 의해 촬영 수단이 마크의 위치를 양호하게 검출하여, 프린트 배선판의 위치 결정을 보다 정확하게 실시할 수 있다.

그 때문에, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속할 때에, 접속 불량이 저감되어, 수율이 향상되는 것으로 생각된다. 또한, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속하는 방법으로는 납땜이나 이방성 도전 필름 (Anisotropic Conductive Film, ACF) 을 개재한 접속, 이방성 도전 페이스트 (Anisotropic Conductive Paste, ACP) 를 개재한 접속 또는 도전성을 갖는 접착제를 개재한 접속 등 공지된 접속 방법을 이용할 수 있다. 또한, 본 발명에 있어서, 「프린트 배선판」 에는 부품이 장착된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또, 본 발명의 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속한 프린트 배선판을 제조할 수 있고, 또, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속할 수 있고, 이와 같은 프린트 배선판을 사용하여 전자 기기를 제조할 수도 있다. 또한, 본 발명에 있어서, 「구리 회로」 에는 구리 배선도 포함되는 것으로 한다. 또한, 본 발명의 프린트 배선판을 부품과 접속하여 프린트 배선판을 제조해도 된다. 또, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하고, 또한, 본 발명의 프린트 배선판이 2 개 이상 접속한 프린트 배선판과 부품을 접속함으로써, 프린트 배선판이 2 개 이상 접속한 프린트 배선판을 제조해도 된다. 여기서, 「부품」 으로는, 커넥터나 LCD (Liquid Cristal Display), LCD 에 사용되는 유리 기판 등의 전자 부품, IC (Integrated Circuit), LSI (Large scale integrated circuit), VLSI (Very Large scale integrated circuit), ULSI (Ultra-Large Scale Integration) 등의 반도체 집적 회로를 포함하는 전자 부품 (예를 들어, IC 칩, LSI 칩, VLSI 칩, ULSI 칩), 전자 회로를 실드하기 위한 부품 및 프린트 배선판에 커버 등을 고정시키기 위해서 필요한 부품 등을 들 수 있다.

또한, 본 발명의 실시형태에 관련된 위치 결정 방법은 적층판 (동박과 수지 기판의 적층판이나 프린트 배선판을 포함한다) 을 이동시키는 공정을 포함하고 있어도 된다. 이동 공정에 있어서는 예를 들어 벨트 컨베이어나 체인 컨베이어 등의 컨베이어에 의해 이동시켜도 되고, 아암 기구를 구비한 이동 장치에 의해 이동시켜도 되고, 기체를 사용하여 적층판을 부유시킴으로써 이동시키는 이동 장치나 이동 수단에 의해 이동시켜도 되고, 대략 원통형 등의 물건을 회전시켜 적층판을 이동시키는 이동 장치나 이동 수단 (굴림대나 베어링 등을 포함한다), 유압을 동력원으로 한 이동 장치나 이동 수단, 공기압을 동력원으로 한 이동 장치나 이동 수단, 모터를 동력원으로 한 이동 장치나 이동 수단, 갠트리 이동형 리니어 가이드 스테이지, 갠트리 이동형 에어 가이드 스테이지, 스택형 리니어 가이드 스테이지, 리니어 모터 구동 스테이지 등의 스테이지를 갖는 이동 장치나 이동 수단 등에 의해 이동시켜도 된다. 또, 공지된 이동 수단에 의한 이동 공정을 실시해도 된다. 상기, 적층판을 이동시키는 공정에 있어서, 적층판을 이동시켜 위치 맞춤을 할 수 있다. 그리고, 위치 맞춤을 함으로써, 하나의 프린트 배선판과 또 하나의 프린트 배선판이나 부품을 접속할 때에, 접속 불량이 저감되어, 수율이 향상되는 것으로 생각된다.

또한, 본 발명의 실시형태에 관련된 위치 결정 방법은 표면 실장기나 칩 마운터에 사용해도 된다.

또, 본 발명에 있어서 위치 결정되는 표면 처리 동박과 수지 기판의 적층판이, 수지판 및 상기 수지판 상에 형성된 회로를 갖는 프린트 배선판이어도 된다. 또, 그 경우, 상기 마크가 상기 회로여도 된다.

본 발명에 있어서 「위치 결정」 이란, 「마크나 물건의 위치를 검출하는 것」 을 포함한다. 또, 본 발명에 있어서, 「위치 맞춤」 이란, 「마크나 물건의 위치를 검출한 후에, 상기 검출한 위치에 기초하여, 당해 마크나 물건을 소정의 위치로 이동하는 것」 을 포함한다.

실시예

실시예 1 ∼ 35 및 비교예 1 ∼ 14 로서, 표 2 에 기재된 각종 동박을 준비하고, 일방의 표면에, 조화 처리로서 표 1 에 기재된 조건으로 도금 처리를 실시하였다.

또, 실시예 31 ∼ 35 에 대해서는 표 2 에 기재된 각종 캐리어를 준비하고, 하기 조건으로, 캐리어의 표면에 중간층을 형성하고, 중간층의 표면에 극박 구리층을 형성하였다. 그리고, 극박 구리층의 표면에 조화 처리로서 표 1 에 기재된 조건으로 도금을 실시하였다.

·실시예 31

＜중간층＞

(1) Ni 층 (Ni 도금)

캐리어에 대하여, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 1000 ㎍/d㎡ 부착량의 Ni 층을 형성하였다. 구체적인 도금 조건을 이하에 기재한다.

황산니켈：270 ∼ 280 g/ℓ

염화니켈：35 ∼ 45 g/ℓ

아세트산니켈：10 ∼ 20 g/ℓ

붕산：30 ∼ 40 g/ℓ

광택제：사카린, 부틴디올 등

도데실황산나트륨：55 ∼ 75 ppm

pH：4 ∼ 6

욕온 (浴溫)：55 ∼ 65 ℃

전류 밀도：10 A/d㎡

(2) Cr 층 (전해 크로메이트 처리)

다음으로, (1) 에서 형성한 Ni 층 표면을 수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서 Ni 층 상에 11 ㎍/d㎡ 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.

중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 g/ℓ

pH：7 ∼ 10

액온：40 ∼ 60 ℃

전류 밀도：2A/d㎡

＜극박 구리층＞

다음으로, (2) 에서 형성한 Cr 층 표면을 수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 1.5 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 극박 동박을 제조하였다.

구리 농도：90 ∼ 110 g/ℓ

황산 농도：90 ∼ 110 g/ℓ

염화물 이온 농도：50 ∼ 90 ppm

레벨링제 1 (비스(3술포프로필)디술파이드)：10 ∼ 30 ppm

레벨링제 2 (아민 화합물)：10 ∼ 30 ppm

또한, 레벨링제 2 로서 하기의 아민 화합물을 사용하였다.

(상기 화학식 중, R₁ 및 R₂ 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)

전해액 온도：50 ∼ 80 ℃

전류 밀도：100 A/d㎡

전해액 선속：1.5 ∼ 5 m/sec

극박 구리층 표면의 TD 의 표면 조도는 0.55 ㎛, MD 의 60 도 광택도는 519 ％ 였다.

·실시예 32

＜중간층＞

(1) Ni-Mo 층 (니켈몰리브덴 합금 도금)

캐리어에 대하여, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 3000 ㎍/d㎡ 부착량의 Ni-Mo 층을 형성하였다. 구체적인 도금 조건을 이하에 기재한다.

(액 조성) 황산 Ni 6수화물：50 g/d㎥, 몰리브덴산나트륨 2수화물：60 g/d㎥, 시트르산나트륨：90 g/d㎥

(액온) 30 ℃

(전류 밀도) 1 ∼ 4A/d㎡

(통전 시간) 3 ∼ 25 초

＜극박 구리층＞

(1) 에서 형성한 Ni-Mo 층 상에 극박 구리층을 형성하였다. 극박 구리층의 두께를 3 ㎛ 로 한 것 이외에는 실시예 31 과 동일한 조건으로 극박 구리층을 형성하였다. 극박 구리층 표면의 TD 의 표면 조도는 0.26 ㎛, MD 의 60 도 광택도는 770 ％ 였다.

·실시예 33, 34

＜중간층＞

(1) Ni 층 (Ni 도금)

실시예 31 과 동일한 조건으로 Ni 층을 형성하였다.

(2) 유기물층 (유기물층 형성 처리)

다음으로, (1) 에서 형성한 Ni 층 표면을 수세 및 산세 후, 계속해서, 하기의 조건으로 Ni 층 표면에 대해 농도 1 ∼ 30 g/ℓ의 카르복시벤조트리아졸 (CBTA) 을 포함하는, 액온 40 ℃, pH 5 의 수용액을 20 ∼ 120 초간 샤워링하여 분무함으로써 유기물층을 형성하였다.

＜극박 구리층＞

(2) 에서 형성한 유기물층 상에 극박 구리층을 형성하였다. 극박 구리층의 두께를 2 ㎛ 로 한 것 이외에는 실시예 31 과 동일한 조건으로 극박 구리층을 형성하였다. 극박 구리층 표면의 TD 의 표면 조도는 0.40 ㎛, MD 의 60 도 광택도는 528 ％ 였다.

·실시예 35

＜중간층＞

(1) Co-Mo 층 (코발트몰리브덴 합금 도금)

캐리어에 대하여, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 4000 ㎍/d㎡ 부착량의 Co-Mo 층을 형성하였다. 구체적인 도금 조건을 이하에 기재한다.

(액 조성) 황산 Co：50 g/d㎥, 몰리브덴산나트륨 2수화물：60 g/d㎥, 시트르산나트륨：90 g/d㎥

(액온) 30 ℃

(전류 밀도) 1 ∼ 4 A/d㎡

(통전 시간) 3 ∼ 25 초

＜극박 구리층＞

(1) 에서 형성한 Co-Mo 층 상에 극박 구리층을 형성하였다. 극박 구리층의 두께를 8 ㎛ 로 한 것 이외에는 실시예 31 과 동일한 조건으로 극박 구리층을 형성하였다. 극박 구리층 표면의 TD 의 표면 조도는 0.75 ㎛, MD 의 60 도 광택도는 453 ％ 였다.

상기 서술한 조화 도금 처리를 실시한 후, 실시예 1 ∼ 10, 12 ∼ 27, 32 ∼ 35, 비교예 3, 4, 6, 9 ∼ 14 에 대해 다음의 내열층 및 방청층 형성을 위한 도금 처리를 실시하였다.

내열층 1 의 형성 조건을 이하에 나타낸다.

액 조성：니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓ

pH：2 ∼ 3

액온：40 ∼ 60 ℃

전류 밀도：5 ∼ 20 A/d㎡

쿨롬량：10 ∼ 20 As/d㎡

상기 내열층 1 을 실시한 동박 상에 내열층 2 를 형성하였다. 비교예 5, 7, 8 에 대해서는, 조화 도금 처리는 실시하지 않고, 준비한 동박에 이 내열층 2 를 직접 형성하였다. 내열층 2 의 형성 조건을 이하에 나타낸다.

액 조성：니켈 2 ∼ 30 g/ℓ, 아연 2 ∼ 30 g/ℓ

pH：3 ∼ 4

액온：30 ∼ 50 ℃

전류 밀도：1 ∼ 2 A/d㎡

쿨롬량：1 ∼ 2 As/d㎡

상기 내열층 1 및 2 를 실시한 동박 상에 추가로 방청층을 형성하였다. 방청층의 형성 조건을 이하에 나타낸다.

액 조성：중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ

pH：3 ∼ 4

액온：50 ∼ 60 ℃

전류 밀도：0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해)

쿨롬량：0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해)

상기 내열층 1, 2 및 방청층을 실시한 동박 상에 추가로 내후성층을 형성하였다. 형성 조건을 이하에 나타낸다.

아미노기를 갖는 실란 커플링제로서 N-2-(아미노에틸)-3-아미노프로필트리메톡시실란 (실시예 17, 24 ∼ 27), N-2-(아미노에틸)-3-아미노프로필트리에톡시실란 (실시예 1 ∼ 16, 32 ∼ 35), N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란 (실시예 18, 28, 29, 30), 3-아미노프로필트리메톡시실란 (실시예 19), 3-아미노프로필트리에톡시실란 (실시예 20, 21), 3-트리에톡시실릴-N-(1,3-디메틸부틸리덴)프로필아민 (실시예 22), N-페닐-3-아미노프로필트리메톡시실란 (실시예 23) 으로, 도포·건조를 실시하고, 내후성층을 형성하였다. 이들 실란 커플링제를 2 종 이상의 조합으로 사용할 수도 있다. 마찬가지로 비교예 1 ∼ 14 에 있어서는, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란으로 도포·건조를 실시하고, 내후성층을 형성하였다.

또한, 압연 동박은 이하와 같이 제조하였다. 표 2 에 나타내는 조성의 구리 잉곳을 제조하고, 열간 압연을 실시한 후, 300 ∼ 800 ℃ 의 연속 어닐링 라인의 어닐링과 냉간 압연을 반복하여 1 ∼ 2 ㎜ 두께의 압연판을 얻었다. 이 압연판을 300 ∼ 800 ℃ 의 연속 어닐링 라인으로 어닐링하여 재결정시키고, 표 2 의 두께까지 최종 냉간 압연하고, 동박을 얻었다. 표 2 의 「종류」 의 란의 「터프 피치 구리」 는 JIS H3100 C1100 에 규격되어 있는 터프 피치 구리를, 「무산소 구리」 는 JIS H3100 C1020 에 규격되어 있는 무산소 구리를 나타낸다. 또, 「터프 피치 구리 ＋ Ag：100 ppm」 은 터프 피치 구리에 Ag 를 100 질량 ppm 첨가한 것을 의미한다.

전해 동박은 실시예 35 를 제외하고 JX 닛코 닛세키 금속사 제조 전해 동박 HLP 박을 사용하였다. 실시예 35 에 대해서는 전해 동박으로서 JX 닛코 닛세키 금속사 제조 전해 동박 JTC 박을 사용하였다. 전해 연마 또는 화학 연마를 실시한 경우에는, 전해 연마 또는 화학 연마 후의 판두께를 기재하였다.

또한, 표 2 에 표면 처리 전의 동박 또는 캐리어의 제조 공정의 포인트를 기재하였다. 「고광택 압연」 은, 최종 냉간 압연 (최종 재결정 어닐링 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다. 「통상 압연」 은, 최종 냉간 압연 (최종 재결정 어닐링 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다. 「화학 연마」, 「전해 연마」 는, 이하의 조건으로 실시한 것을 의미한다.

「화학 연마」 는 H₂SO₄ 가 1 ∼ 3 질량％, H₂O₂ 가 0.05 ∼ 0.15 질량％, 잔부 물인 에칭액을 사용하고, 연마 시간을 1 시간으로 하였다.

「전해 연마」 는 인산 67 ％ + 황산 10 ％ + 물 23 ％ 의 조건으로, 전압 10 V/㎠, 표 2 에 기재된 시간 (10 초간의 전해 연마를 실시하면, 연마량은 1 ∼ 2 ㎛ 가 된다.) 으로 실시하였다.

상기 서술한 바와 같이 하여 제조한 실시예 및 비교예의 각 샘플에 대하여, 각종 평가를 하기와 같이 실시하였다.

(1) 표면 조도 (Rz) 의 측정；

주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C 를 사용하여 JIS B0601-1994 에 준거하여 10 점 평균 조도를 조화면에 대해 측정하였다. 측정 기준 길이 0.8 ㎜, 평가 길이 4 ㎜, 컷오프값 0.25 ㎜, 이송 속도 0.1 ㎜/초의 조건으로 압연 방향과 수직으로 (TD 로, 전해 동박의 경우에는 통박 방향에 수직으로) 측정 위치를 바꾸어 10 회 실시하고, 10 회 측정에 의한 값을 구하였다.

또한, 표면 처리 전의 동박에 대해서도, 동일하게 하여 표면 조도 (Rz) 를 구해 두었다.

또, 캐리어의 중간층이 형성되는 측의 표면 및 극박 구리층의 표면에 대해서도, 동일하게 하여 표면 조도 (Rz) 를 구해 두었다.

또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해 상기의 측정을 실시하였다.

(2) 입자의 면적비 (A/B)；

조화 입자의 표면적은 레이저 현미경에 의한 측정법을 사용하였다. 주식회사 키엔스 제조 마이크로스코프 VK8500 을 사용하여 조화 처리면의 배율 2000 배에 있어서의 100 × 100 ㎛ 상당 면적 B (실제 데이터에서는 9982.52 ㎛²) 에 있어서의 3 차원 표면적 A 를 측정하고, 3 차원 표면적 A ÷ 2 차원 표면적 B = 면적비 (A/B) 로 하는 수법에 의해 설정을 실시하였다.

또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해 상기 측정을 실시하였다.

(3) 광택도；

JIS Z8741 에 준거한 닛폰 전색 공업 주식회사 제조 광택도계 핸디 글로스 미터 PG-1 을 사용하여, 압연 방향 (MD, 전해 동박의 경우에는 통박 방향) 및 압연 방향에 직각인 방향 (TD, 전해 동박의 경우에는 통박 방향에 직각인 방향) 의 각각의 입사각 60 도로 조화면에 대해 측정하였다.

또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해 상기의 측정을 실시하였다.

또한, 표면 처리 전의 동박에 대해서도, 동일하게 하여 광택도를 구해 두었다.

또, 표면 처리 전의 동박의 표면 처리되는 측의 표면 및 캐리어의 중간층이 형성되는 측의 표면 및 극박 구리층의 표면에 대해서도, 동일하게 하여 광택도를 구해 두었다.

(4) 명도 곡선의 기울기

표면 처리 동박을 당해 표면 처리 동박의 조화 처리 표면측으로부터 폴리이미드 필름 (카네카 제조 두께 25 ㎛ 또는 50 ㎛, 또는 토레 듀퐁 제조 두께 50 ㎛) 의 양면에 첩합하고, 동박을 에칭 (염화 제2철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 또한, 조화 처리를 실시한 동박에 대해서는, 동박의 조화 처리한 면을 전술한 폴리이미드 필름에 첩합하여 전술한 샘플 필름을 제조하였다. 또, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박을, 당해 표면 처리를 한 면측으로부터, 폴리이미드 필름의 양면에 첩합하고, 표면 처리 동박을 에칭 (염화 제2철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 캐리어 부착 동박을 극박 구리층의 조화 처리 표면측으로부터 폴리이미드 필름의 양면에 첩합하고, 그 후, 캐리어를 박리한 후에, 극박 구리층을 에칭 (염화 제2철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 계속해서, 라인 형상의 흑색 마크를 인쇄한 인쇄물을 샘플 필름의 아래에 깔아, 인쇄물을 샘플 필름 너머로 CCD 카메라 (8192 화소의 라인 CCD 카메라) 로 촬영하고, 촬영에 의해 얻어진 화상에 대하여, 관찰된 라인 형상의 마크가 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서, 명도 곡선으로부터 ΔB 및 t1, t2, Sv 를 측정하였다. 이 때 사용한 촬영 장치의 구성 및 명도 곡선의 측정 방법을 나타내는 모식도를 도 3 에 나타낸다.

또, ΔB 및 t1, t2, Sv 는, 도 2 에서 나타내는 바와 같이 하기 촬영 장치로 측정하였다.

상기 「라인 형상의 흑색 마크를 인쇄한 인쇄물」 은, 광택도 43.0±2 의 백색 광택지 상에 JIS P8208 (1998) (도 1 협잡물 계측 도표의 카피) 및 JIS P8145 (2011) (부속서 JA (규정) 육안법 이물질 비교 차트 도 JA. 1-육안법 이물질 비교 차트의 카피) 어느 것에도 채용되고 있는 도 9 에 나타내는 투명 필름에 각종 선 등이 인쇄된 협잡물 (협잡물) (주식회사 쵸요카이 제품명：「협잡물 측정 도표-풀 사이즈판」 품번：JQA160-20151-1 (독립 행정법인 국립 인쇄국에서 제조되었다)) 을 얹은 것을 사용하였다.

상기 광택지의 광택도는, JIS Z8741 에 준거한 닛폰 전색 공업 주식회사 제조 광택도계 핸디 글로스 미터 PG-1 을 사용하고, 입사각 60 도로 측정하였다.

촬영 장치는, CCD 카메라, 마크를 붙인 종이를 아래에 둔 폴리이미드 기판을 두는 스테이지 (백색), 폴리이미드 기판의 촬영부에 광을 조사하는 조명용 전원, 촬영 대상의 마크가 붙은 종이를 아래에 둔 평가용 폴리이미드 기판을 스테이지 상에 반송하는 반송기 (도시 생략) 를 구비하고 있다. 당해 촬영 장치의 주된 사양을 이하에 나타낸다：

·촬영 장치：주식회사 니레코 제조 시트 검사 장치 Mujiken

·라인 CCD 카메라：8192 화소 (160 ㎒), 1024 계조 디지털 (10 비트)

·조명용 전원：고주파 점등 전원 (전원 유닛 × 2)

·조명：형광등 (30 W, 형명：FPL27EX-D, 트윈 형광등)

Sv 측정용 라인은, 0.7 ㎟ 의 도 9 의 협잡물에 그려진 화살표로 나타내는 라인을 사용하였다. 당해 라인의 폭은 0.3 ㎜ 이다. 또, 라인 CCD 카메라 시야는 도 9 의 점선의 배치로 하였다.

라인 CCD 카메라에 의한 촬영에서는, 풀 스케일 256 계조로 신호를 확인하고, 측정 대상의 폴리이미드 필름 (폴리이미드 기판) 을 두지 않는 상태로, 인쇄물의 흑색 마크가 존재하지 않는 지점 (상기 백색 광택지 상에 상기 투명 필름을 얹고, 투명 필름측으로부터 협잡물에 인쇄되어 있는 마크 외의 지점을 CCD 카메라로 측정했을 경우) 의 피크 계조 신호가 230±5 에 들어가도록 렌즈 조리개를 조정하였다. 카메라 스캔 타임 (카메라의 셔터가 열려 있는 시간, 광을 도입하는 시간) 은 250 μ 초 고정으로 하고, 상기 계조 이내에 들어가도록 렌즈 조리개를 조정하였다.

또한, 프린트 배선판 및 구리 피복 적층판에 대하여, 라인 형상의 동박을 마크로 하여 ΔB 그리고 Sv 를 측정하는 경우에는, 라인 형상으로 한 동박의 배면에 광택도 43.0±2 의 백색 광택지를 깔아, 당해 폴리이미드 필름 너머로 CCD 카메라 (8192 화소의 라인 CCD 카메라) 로 촬영하고, 촬영에 의해 얻어진 화상에 대하여, 관찰된 동박이 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서, 마크의 단부로부터 마크가 없는 부분에 걸쳐 생기는 명도 곡선으로부터ΔB 및 t1, t2, Sv 를 측정하는 것 이외에는, 상기 「라인 형상의 흑색 마크를 인쇄한 인쇄물」 을 사용하여 ΔB 그리고 Sv 를 측정한 조건과 동일하게 한다.

또한, 도 3 에 나타난 명도에 대하여, 0 은 「흑」 을 의미하고, 명도 255 는 「백」 을 의미하고, 「흑」 부터 「백」 까지의 회색의 정도 (흑백의 농담, 그레이 스케일) 를 256 계조로 분할하여 표시하고 있다.

(5) 시인성 (수지 투명성)；

표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름 (카네카 제조 두께 25 ㎛ 또는 50 ㎛, 또는 토레 듀퐁 제조 두께 50 ㎛) 의 양면에 첩합하고, 동박을 에칭 (염화 제2철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 또한, 조화 처리를 실시한 동박에 대해서는, 동박의 조화 처리한 면을 전술한 폴리이미드 필름에 첩합하여 전술한 샘플 필름을 제조하였다. 또, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박을, 당해 표면 처리를 한 면측으로부터, 폴리이미드 필름의 양면에 첩합하고, 표면 처리 동박을 에칭 (염화 제2철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 캐리어 부착 동박을 극박 구리층의 조화 처리 표면측으로부터 폴리이미드 필름의 양면에 첩합하고, 그 후, 캐리어를 박리한 후에, 극박 구리층을 에칭 (염화 제2철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 얻어진 수지층의 일면에 인쇄물 (직경 6 ㎝ 의 흑색의 원) 을 첩부 (貼付) 하고, 반대면으로부터 수지층 너머로 인쇄물의 시인성을 판정하였다. 인쇄물의 흑색 원의 윤곽이 원주의 90 ％ 이상의 길이에 있어서는 뚜렷한 것을 「◎」, 흑색 원의 윤곽이 원주의 80 ％ 이상 90 ％ 미만의 길이에 있어서는 뚜렷한 것을 「○」 (이상, 합격), 흑색 원의 윤곽이 원주의 0 ∼ 80 ％ 미만의 길이에 있어서는 뚜렷한 것 및 윤곽이 무너진 것을 「×」 (불합격) 으로 평가하였다.

(6) 필 강도 (접착 강도)；

표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름 (카네카 제조 두께 25 ㎛ 또는 50 ㎛, 또는 토레 듀퐁 제조 두께 50 ㎛) 에 적층한 후, IPC-TM-650 에 준거하여, 인장 시험기 오토 그래프 100 으로 상태 (常態) 필 강도를 측정하고, 상기 상태 필 강도가 0.7 N/㎜ 이상을 적층 기판 용도에 사용할 수 있는 것으로 하였다. 또한, 실시예 31 ∼ 35 에 대해서는, 표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름 (카네카 제조 두께 25 ㎛ 또는 50 ㎛, 또는 토레 듀퐁 제조 두께 50 ㎛) 에 적층한 후, 캐리어를 박리하고, 상기 폴리이미드 필름과 적층되어 있는 극박 구리층의 두께가 12 ㎛ 두께가 되도록 구리 도금을 실시하고 나서 필 강도를 측정하였다. 또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해 상기의 측정을 실시하였다.

(7) 땜납 내열 평가；

표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름 (카네카 제조 두께 25 ㎛ 또는 50 ㎛, 또는 토레 듀퐁 제조 두께 50 ㎛) 의 양면에 첩합하였다. 또한, 조화 처리를 실시한 동박에 대해서는, 동박의 조화 처리한 면을 전술한 폴리이미드 필름에 첩합하였다. 얻어진 양면 적층판에 대하여, JIS C6471 에 준거한 테스트 쿠폰을 제조하였다. 제조한 테스트 쿠폰을 85 ℃, 85 ％RH 의 고온 고습하에서 48 시간 노출시킨 후에, 300 ℃ 의 땜납조에 띄워 땜납 내열 특성을 평가하였다. 땜납 내열 시험 후에, 동박 조화 처리면과 폴리이미드 수지 접착면의 계면에 있어서, 테스트 쿠폰 중의 동박 면적의 5 ％ 이상의 면적에 있어서, 부풀음에 의해 계면이 변색된 것을 × (불합격), 면적이 5 ％ 미만의 부풀음 변색의 경우를 ○, 전혀 부풀음 변색이 발생하지 않은 것을 ◎ 로서 평가하였다.

또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해 상기의 측정을 실시하였다.

(8) 수율

표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름 (카네카 제조 두께 25 ㎛ 또는 50 ㎛, 또는 토레 듀퐁 제조 두께 50 ㎛) 의 양면에 첩합하고, 동박을 에칭 (염화 제2철 수용액) 하고, L/S 가 30 ㎛/30 ㎛ 인 회로폭의 FPC 를 제조하였다. 또한, 조화 처리를 실시한 동박에 대해서는, 동박의 조화 처리한 면을 전술한 폴리이미드 필름에 첩합하였다. 그 후, 가로세로 20 ㎛ ×20 ㎛ 의 마크를 폴리이미드 너머로 CCD 카메라로 검출하는 것을 시도하였다. 10 회중 9 회 이상 검출할 수 있었던 경우에는 「◎」, 7 ∼ 8 회 검출할 수 있었던 경우에는 「○」, 6 회 검출할 수 있었던 경우에는 「△」, 5 회 이하 검출할 수 있던 경우에는 「×」 로 하였다.

또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 평가를 실시하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해 상기의 측정을 실시하였다.

(9) 에칭에 의한 회로 형상 (파인 패턴 특성)

표면 처리 동박의 표면 처리된 측의 표면을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (카네카 제조 두께 25 ㎛ 또는 50 ㎛, 또는 토레 듀퐁 제조 두께 50 ㎛) 의 양면에 첩합하였다. 파인 패턴 회로 형성성을 평가하기 위해서 동박 두께를 동일하게 할 필요가 있고, 여기서는 12 ㎛ 동박 두께를 기준으로 하였다. 즉, 12 ㎛ 보다 두께가 두꺼운 경우에는, 전해 연마에 의해 12 ㎛ 두께까지 두께를 줄였다. 한편 12 ㎛ 보다 두께가 얇은 경우에는, 구리 도금 처리에 의해 12 ㎛ 두께까지 두께를 늘렸다. 얻어진 양면 적층판의 편면측에 대하여, 적층판의 동박 광택면측에 감광성 레지스트 도포 및 노광 공정에 의해, 파인 패턴 회로를 인쇄하고, 동박의 불필요 부분을 하기 조건으로 에칭 처리를 실시하여, L/S = 20/20 ㎛ 가 되는 파인 패턴 회로를 형성하였다. 여기서 회로폭은 회로 단면의 보텀 폭이 20 ㎛ 가 되도록 하였다.

(에칭 조건)

장치：스프레이식 소형 에칭 장치

스프레이압：0.2 ㎫

에칭액：염화 제2철 수용액 (비중 40 보메)

액온：50 ℃

파인 패턴 회로 형성 후에, 45 ℃ 의 NaOH 수용액에 1 분간 침지시켜 감광성 레지스트막을 박리하였다.

(10) 에칭 팩터 (Ef) 의 산출

상기에서 얻어진 파인 패턴 회로 샘플을, 히타치 하이테크놀로지즈사 제조 주사형 전자 현미경 사진 S4700 을 사용하여, 2000 배의 배율로 회로 상부로부터 관찰을 실시하고, 회로 상부의 탑 폭 (Wa) 과 회로 저부의 보텀 폭 (Wb) 을 측정하였다. 동박 두께 (T) 는 12 ㎛ 로 하였다. 에칭 팩터(Ef) 는, 하기 식에 의해 산출하였다.

에칭 팩터 (Ef) = (2 × T)/(Wb － Wa)

또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해 상기의 측정을 실시하였다.

(11) 전송 손실의 측정

각 샘플에 대하여, 표면 처리 동박의 표면 처리된 측의 면을, 시판되는 액정 폴리머 수지 ((주) 쿠라레 제조 Vecstar CTZ-50 ㎛) 와 첩합한 후, 에칭으로 특성 임피던스가 50 Ω 가 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하고, 주파수 20 ㎓ 및 주파수 40 ㎓ 에서의 전송 손실을 구하였다. 또한, 평가 조건을 가능한 한 갖추기 위해서, 표면 처리 동박과 액정 폴리머 수지를 첩합한 후에, 동박 두께를 18 ㎛ 로 하였다. 즉, 18 ㎛ 보다 동박의 두께가 두꺼운 경우에는, 전해 연마에 의해 18 ㎛ 두께까지 두께를 줄였다. 한편 18 ㎛ 보다 두께가 얇은 경우에는, 구리 도금 처리에 의해 18 ㎛ 두께까지 두께를 늘렸다. 주파수 20 ㎓ 에 있어서의 전송 손실의 평가로서, 3.7 dB/10 ㎝ 미만을 ◎, 3.7 dB/10 ㎝ 이상 또한 4.1 dB/10 ㎝ 미만을 ○, 4.1 dB/10 ㎝ 이상 또한 5.0 dB/10 ㎝ 미만을 △, 5.0 dB/10 ㎝ 이상을 × 로 하였다.

또한, 프린트 배선판 또는 구리 피복 적층판 또는 수지층을 갖는 표면 처리 동박에 있어서는, 수지를 녹여 제거함으로써, 구리 회로 또는 동박 표면에 대하여, 전술한 (1) 표면 조도 (Rz), (2) 입자의 면적비 (A/B), (3) 광택도, (4) 명도 곡선의 기울기 (ΔB 및 t1, t2, Sv) 를 측정할 수 있다.

또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해서 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시하였다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해 상기의 측정을 실시하였다.

상기 각 시험의 조건 및 평가를 표 1 ∼ 5 에 나타낸다.

(평가 결과)

실시예 1 ∼ 35 는, 모두 시인성, 필 강도, 땜납 내열 평가 및 수율이 양호하였다. 또, 실시예 1 ∼ 35 는, 모두 에칭 팩터가 크고, 그리고 전송 손실이 작고, 양호하였다.

비교예 1 ∼ 4, 6, 9 ∼ 14 는, ΔB 의 값이 40 미만이었기 때문에, 시인성이 불량이었다.

비교예 5, 7, 8 은, 시인성은 우수했지만, 기판 밀착성이 불량이었다. 또, 비교예 1 ∼ 14 는 땜납 내열 평가가 불량이었다.

또한, 실시예 10 ∼ 12, 14, 32, 35 의 표면 처리 동박에 대하여, 조화 처리 표면에 두께 1 ㎛ 의 아크릴 수지를 도포하여, 상기 서술한 평가를 실시하였다. 그 결과, 실시예 10 ∼ 12, 14, 32, 35 의 표면 처리 동박과 동일한 평가 결과가 되었다.

도 4 에, 상기 Rz 평가시의, (a) 비교예 1, (b) 비교예 3, (c) 비교예 5, (d) 비교예 6, (e) 실시예 1, (f) 실시예 2 의 동박 표면의 SEM 관찰 사진을 각각 나타낸다.

또, 상기 실시예 1 ∼ 35 에 있어서, 마크의 폭을 0.3 ㎜ 로부터 0.16 ㎜ (협잡물 시트의 면적 0.5 ㎟ 의 0.5 의 기재에 가까운 쪽으로부터 3 번째의 마크 (도 10 의 화살표가 가리키는 마크)) 로 변경하여 동일한 ΔB 값 및 Sv 값의 측정을 실시했지만, 모두 ΔB 값 및 Sv 값은 마크의 폭을 0.3 ㎜ 로 했을 경우와 동일한 값이 되었다.

또한, 상기 실시예 1 ∼ 35 에 있어서, 「명도 곡선의 탑 평균값 Bt」 에 대하여, 마크의 양측의 단부 위치로부터 50 ㎛ 떨어진 위치를, 100 ㎛ 떨어진 위치, 300 ㎛ 떨어진 위치, 500 ㎛ 떨어진 위치로 하여, 당해 위치로부터, 각각 30 ㎛ 간격으로 5 개 지점 (양측으로 합계 10 개 지점) 측정했을 때의 명도의 평균값으로 변경하여 동일한 ΔB 값 및 Sv 값의 측정을 실시했지만, 모두 ΔB 값 및 Sv 값은, 마크의 양측의 단부 위치로부터 50 ㎛ 떨어진 위치로부터 30 ㎛ 간격으로 5 개 지점 (양측으로 합계 10 개 지점) 측정했을 때의 명도의 평균값을 「명도 곡선의 탑 평균값 Bt」 라고 했을 경우의 ΔB 값 및 Sv 값과 동일한 값이 되었다.

Claims (31)

1. 적어도 일방의 표면에 조화 처리에 의해 조화 입자가 형성된 표면 처리 동박으로서,
   상기 동박을, 폴리이미드 수지 기판의 양면에 첩합 (貼合) 한 후, 에칭으로 상기 양면의 동박을 제거하고,
   라인 형상의 마크를 인쇄한 인쇄물을 노출된 상기 폴리이미드 기판 아래에 깔아, 상기 인쇄물을 상기 폴리이미드 기판 너머로 CCD 카메라로 촬영했을 때,
   상기 촬영에 의해 얻어진 화상에 대하여, 관찰된 상기 라인 형상의 마크가 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서,
   상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상인 표면 처리 동박.
2. 제 1 항에 있어서,
   상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 50 이상인 표면 처리 동박.
3. 제 2 항에 있어서,
   상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 60 이상인 표면 처리 동박.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인 형상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하여, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1 ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1 ΔB 의 교점 중, 상기 라인 형상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식으로 정의되는 Sv 가 3.5 이상이 되는 표면 처리 동박.
   Sv = (ΔB × 0.1)/(t1 － t2) (1)
5. 제 4 항에 있어서,
   상기 명도 곡선에 있어서의 (1) 식으로 정의되는 Sv 가 3.9 이상이 되는 표면 처리 동박.
6. 제 5 항에 있어서,
   상기 명도 곡선에 있어서의 (1) 식으로 정의되는 Sv 가 5.0 이상이 되는 표면 처리 동박.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
   상기 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이고, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 ％ 이며,
   상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 인 표면 처리 동박.
8. 제 7 항에 있어서,
   상기 MD 의 60 도 광택도가 90 ∼ 250 ％ 인 표면 처리 동박.
9. 제 7 항 또는 제 8 항에 있어서,
   상기 TD 의 평균 조도 Rz 가 0.30 ∼ 0.60 ㎛ 인 표면 처리 동박.
10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 A/B 가 2.00 ∼ 2.20 인 표면 처리 동박.
11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 인 표면 처리 동박.
12. 제 11 항에 있어서,
    조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.90 ∼ 1.35 인 표면 처리 동박.
13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 조화 처리 표면에 수지층을 구비하는 표면 처리 동박.
14. 제 13 항에 있어서,
    상기 수지층이 유전체를 포함하는 표면 처리 동박.
15. 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 상기 극박 구리층이 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박.
16. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 표면 처리 동박과 수지 기판을 적층하여 구성한 적층판.
17. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 표면 처리 동박을 사용한 프린트 배선판.
18. 제 15 항에 기재된 캐리어 부착 동박과 수지 기판을 적층하여 구성한 적층판.
19. 제 15 항에 기재된 캐리어 부착 동박을 사용한 프린트 배선판.
20. 제 17 항 또는 제 19 항에 기재된 프린트 배선판을 사용한 전자 기기.
21. 절연 수지 기판과, 표면 처리가 실시되어 있는 표면측으로부터 상기 절연 기판에 적층되고, 구리 회로가 형성된 표면 처리 동박으로 구성된 프린트 배선판으로서,
    상기 구리 회로를, 표면 처리가 실시되어 있는 표면측으로부터 적층시킨 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때,
    상기 촬영에 의해 얻어진 화상에 대하여, 관찰된 상기 구리 회로가 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서,
    상기 구리 회로의 단부로부터 상기 구리 회로가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상인 프린트 배선판.
22. 절연 수지 기판과, 표면 처리가 실시되어 있는 표면측으로부터 상기 절연 기판에 적층된 표면 처리 동박으로 구성된 구리 피복 적층판으로서,
    상기 구리 피복 적층판의 상기 표면 처리 동박을, 에칭에 의해 라인 형상의 표면 처리 동박으로 한 후에, 표면 처리가 실시되어 있는 표면측으로부터 적층시킨 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때,
    상기 촬영에 의해 얻어진 화상에 대하여, 관찰된 상기 라인 형상의 표면 처리 동박이 신장하는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제조한, 관찰 지점-명도 그래프에 있어서,
    상기 라인 형상의 표면 처리 동박의 단부로부터 상기 라인 형상의 표면 처리 동박이 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균값 Bt 와 보텀 평균값 Bb 의 차 ΔB (ΔB = Bt － Bb) 가 40 이상인 구리 피복 적층판.
23. 제 22 항에 기재된 구리 피복 적층판을 사용한 프린트 배선판.
24. 제 21 항 또는 제 23 항에 기재된 프린트 배선판을 사용한 전자 기기.
25. 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속한 프린트 배선판을 제조하는 방법.
26. 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판을 적어도 1 개와, 또 하나의 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판 또는 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정을 포함하는, 프린트 배선판이 2 개 이상 접속한 프린트 배선판을 제조하는 방법.
27. 제 25 항 또는 제 26 항에 기재된 프린트 배선판이 2 개 이상 접속한 프린트 배선판 또는 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판을 1 개 이상 사용한 전자 기기.
28. 제 25 항 또는 제 26 항에 기재된 프린트 배선판이 2 개 이상 접속한 프린트 배선판 또는 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판과, 부품을 접속하는 공정을 적어도 포함하는, 프린트 배선판을 제조하는 방법.
29. 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판을 적어도 1 개와, 또 하나의 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판 또는 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정, 및,
    제 25 항 또는 제 26 항에 기재된 프린트 배선판이 2 개 이상 접속한 프린트 배선판 또는 제 17 항, 제 19 항, 제 21 항 또는 제 23 항에 기재된 프린트 배선판과, 부품을 접속하는 공정
    을 적어도 포함하는, 프린트 배선판이 2 개 이상 접속한 프린트 배선판을 제조하는 방법.
30. 제 15 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
    그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
31. 제 15 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
    상기 수지층 상에 회로를 형성하는 공정,
    상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,
    상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.

Images